TimeQuest Timing Analyzer report for top
Fri May 17 16:11:23 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'rec_sclk'
 12. Slow 1200mV 85C Model Setup: 'rec_ss_n'
 13. Slow 1200mV 85C Model Setup: 'ecg_sclk'
 14. Slow 1200mV 85C Model Setup: 'i2s_clk'
 15. Slow 1200mV 85C Model Setup: 'ecg_ss_n'
 16. Slow 1200mV 85C Model Hold: 'ecg_ss_n'
 17. Slow 1200mV 85C Model Hold: 'rec_sclk'
 18. Slow 1200mV 85C Model Hold: 'ecg_sclk'
 19. Slow 1200mV 85C Model Hold: 'rec_ss_n'
 20. Slow 1200mV 85C Model Hold: 'i2s_clk'
 21. Slow 1200mV 85C Model Recovery: 'ecg_sclk'
 22. Slow 1200mV 85C Model Recovery: 'rec_sclk'
 23. Slow 1200mV 85C Model Removal: 'rec_sclk'
 24. Slow 1200mV 85C Model Removal: 'ecg_sclk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Slow 1200mV 85C Model Metastability Report
 41. Slow 1200mV 0C Model Fmax Summary
 42. Slow 1200mV 0C Model Setup Summary
 43. Slow 1200mV 0C Model Hold Summary
 44. Slow 1200mV 0C Model Recovery Summary
 45. Slow 1200mV 0C Model Removal Summary
 46. Slow 1200mV 0C Model Minimum Pulse Width Summary
 47. Slow 1200mV 0C Model Setup: 'rec_sclk'
 48. Slow 1200mV 0C Model Setup: 'rec_ss_n'
 49. Slow 1200mV 0C Model Setup: 'ecg_sclk'
 50. Slow 1200mV 0C Model Setup: 'i2s_clk'
 51. Slow 1200mV 0C Model Setup: 'ecg_ss_n'
 52. Slow 1200mV 0C Model Hold: 'ecg_ss_n'
 53. Slow 1200mV 0C Model Hold: 'rec_sclk'
 54. Slow 1200mV 0C Model Hold: 'ecg_sclk'
 55. Slow 1200mV 0C Model Hold: 'i2s_clk'
 56. Slow 1200mV 0C Model Hold: 'rec_ss_n'
 57. Slow 1200mV 0C Model Recovery: 'ecg_sclk'
 58. Slow 1200mV 0C Model Recovery: 'rec_sclk'
 59. Slow 1200mV 0C Model Removal: 'rec_sclk'
 60. Slow 1200mV 0C Model Removal: 'ecg_sclk'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
 65. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Output Enable Times
 73. Minimum Output Enable Times
 74. Output Disable Times
 75. Minimum Output Disable Times
 76. Slow 1200mV 0C Model Metastability Report
 77. Fast 1200mV 0C Model Setup Summary
 78. Fast 1200mV 0C Model Hold Summary
 79. Fast 1200mV 0C Model Recovery Summary
 80. Fast 1200mV 0C Model Removal Summary
 81. Fast 1200mV 0C Model Minimum Pulse Width Summary
 82. Fast 1200mV 0C Model Setup: 'rec_sclk'
 83. Fast 1200mV 0C Model Setup: 'rec_ss_n'
 84. Fast 1200mV 0C Model Setup: 'ecg_sclk'
 85. Fast 1200mV 0C Model Setup: 'i2s_clk'
 86. Fast 1200mV 0C Model Setup: 'ecg_ss_n'
 87. Fast 1200mV 0C Model Hold: 'ecg_ss_n'
 88. Fast 1200mV 0C Model Hold: 'rec_sclk'
 89. Fast 1200mV 0C Model Hold: 'rec_ss_n'
 90. Fast 1200mV 0C Model Hold: 'ecg_sclk'
 91. Fast 1200mV 0C Model Hold: 'i2s_clk'
 92. Fast 1200mV 0C Model Recovery: 'ecg_sclk'
 93. Fast 1200mV 0C Model Recovery: 'rec_sclk'
 94. Fast 1200mV 0C Model Removal: 'rec_sclk'
 95. Fast 1200mV 0C Model Removal: 'ecg_sclk'
 96. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 97. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 98. Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 99. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
100. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
101. Setup Times
102. Hold Times
103. Clock to Output Times
104. Minimum Clock to Output Times
105. Propagation Delay
106. Minimum Propagation Delay
107. Output Enable Times
108. Minimum Output Enable Times
109. Output Disable Times
110. Minimum Output Disable Times
111. Fast 1200mV 0C Model Metastability Report
112. Multicorner Timing Analysis Summary
113. Setup Times
114. Hold Times
115. Clock to Output Times
116. Minimum Clock to Output Times
117. Propagation Delay
118. Minimum Propagation Delay
119. Board Trace Model Assignments
120. Input Transition Times
121. Slow Corner Signal Integrity Metrics
122. Fast Corner Signal Integrity Metrics
123. Setup Transfers
124. Hold Transfers
125. Recovery Transfers
126. Removal Transfers
127. Report TCCS
128. Report RSKM
129. Unconstrained Paths
130. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; ecg_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_sclk } ;
; ecg_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_ss_n } ;
; i2s_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_clk }  ;
; rec_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_sclk } ;
; rec_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_ss_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 136.39 MHz ; 136.39 MHz      ; rec_sclk   ;                                                               ;
; 222.92 MHz ; 222.92 MHz      ; ecg_sclk   ;                                                               ;
; 443.66 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; rec_sclk ; -4.595 ; -139.886        ;
; rec_ss_n ; -4.234 ; -104.997        ;
; ecg_sclk ; -2.867 ; -91.956         ;
; i2s_clk  ; -1.254 ; -45.296         ;
; ecg_ss_n ; -0.603 ; -2.114          ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; ecg_ss_n ; -0.502 ; -7.571         ;
; rec_sclk ; 0.224  ; 0.000          ;
; ecg_sclk ; 0.381  ; 0.000          ;
; rec_ss_n ; 0.431  ; 0.000          ;
; i2s_clk  ; 0.487  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; ecg_sclk ; -1.669 ; -73.072            ;
; rec_sclk ; -0.360 ; -5.431             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; rec_sclk ; -0.082 ; -1.377            ;
; ecg_sclk ; 0.561  ; 0.000             ;
+----------+--------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; rec_sclk ; -3.000 ; -92.000                       ;
; ecg_sclk ; -3.000 ; -90.000                       ;
; i2s_clk  ; -3.000 ; -55.000                       ;
; ecg_ss_n ; -3.000 ; -3.000                        ;
; rec_ss_n ; -3.000 ; -3.000                        ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_sclk'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.595 ; SPI_slave:ecg_spi_ports|rx_data[23]    ; SPI_slave:rec_spi_ports|miso~reg0            ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.666     ; 2.414      ;
; -4.584 ; SPI_slave:ecg_spi_ports|rx_data[23]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.677     ; 2.392      ;
; -4.518 ; SPI_slave:ecg_spi_ports|rx_data[22]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.671     ; 2.332      ;
; -4.348 ; SPI_slave:ecg_spi_ports|rx_data[2]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.543     ; 2.290      ;
; -4.348 ; SPI_slave:ecg_spi_ports|rx_data[5]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.490     ; 2.343      ;
; -4.294 ; SPI_slave:ecg_spi_ports|rx_data[19]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.462     ; 2.317      ;
; -4.291 ; SPI_slave:ecg_spi_ports|rx_data[17]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.445     ; 2.331      ;
; -4.263 ; SPI_slave:ecg_spi_ports|rx_data[11]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.505     ; 2.243      ;
; -4.254 ; SPI_slave:ecg_spi_ports|rx_data[1]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.544     ; 2.195      ;
; -4.243 ; SPI_slave:ecg_spi_ports|rx_data[10]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.486     ; 2.242      ;
; -4.212 ; SPI_slave:ecg_spi_ports|rx_data[16]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.515     ; 2.182      ;
; -4.208 ; SPI_slave:ecg_spi_ports|rx_data[4]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.487     ; 2.206      ;
; -4.193 ; SPI_slave:ecg_spi_ports|rx_data[15]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.518     ; 2.160      ;
; -4.139 ; SPI_slave:ecg_spi_ports|rx_data[21]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.624     ; 2.000      ;
; -4.120 ; SPI_slave:ecg_spi_ports|rx_data[7]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.518     ; 2.087      ;
; -4.117 ; SPI_slave:ecg_spi_ports|rx_data[8]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.519     ; 2.083      ;
; -4.110 ; SPI_slave:ecg_spi_ports|rx_data[12]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.491     ; 2.104      ;
; -4.095 ; SPI_slave:ecg_spi_ports|rx_data[13]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.510     ; 2.070      ;
; -4.081 ; SPI_slave:ecg_spi_ports|rx_data[9]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.518     ; 2.048      ;
; -4.007 ; SPI_slave:ecg_spi_ports|rx_data[3]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.555     ; 1.937      ;
; -3.999 ; SPI_slave:ecg_spi_ports|rx_data[0]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.541     ; 1.943      ;
; -3.980 ; SPI_slave:ecg_spi_ports|rx_data[18]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.465     ; 2.000      ;
; -3.949 ; SPI_slave:ecg_spi_ports|rx_data[14]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.493     ; 1.941      ;
; -3.935 ; SPI_slave:ecg_spi_ports|rx_data[6]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.483     ; 1.937      ;
; -3.930 ; SPI_slave:ecg_spi_ports|rx_data[20]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.618     ; 1.797      ;
; -3.166 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 3.242      ;
; -3.123 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.461     ; 3.177      ;
; -3.097 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.450     ; 3.162      ;
; -3.016 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 3.058      ;
; -2.997 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.400     ; 3.112      ;
; -2.966 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.407     ; 3.074      ;
; -2.948 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.400     ; 3.063      ;
; -2.912 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.461     ; 2.966      ;
; -2.903 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.407     ; 3.011      ;
; -2.901 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.407     ; 3.009      ;
; -2.886 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.450     ; 2.951      ;
; -2.877 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.407     ; 2.985      ;
; -2.859 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.407     ; 2.967      ;
; -2.849 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.407     ; 2.957      ;
; -2.836 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.912      ;
; -2.807 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.883      ;
; -2.801 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.877      ;
; -2.795 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.871      ;
; -2.787 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.863      ;
; -2.785 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.861      ;
; -2.765 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.841      ;
; -2.761 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.400     ; 2.876      ;
; -2.760 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.836      ;
; -2.700 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.776      ;
; -2.690 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.400     ; 2.805      ;
; -2.689 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.400     ; 2.804      ;
; -2.686 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.400     ; 2.801      ;
; -2.686 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.400     ; 2.801      ;
; -2.673 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.400     ; 2.788      ;
; -2.670 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 2.712      ;
; -2.668 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.461     ; 2.722      ;
; -2.667 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.461     ; 2.721      ;
; -2.659 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.735      ;
; -2.658 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.734      ;
; -2.650 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.461     ; 2.704      ;
; -2.639 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.461     ; 2.693      ;
; -2.626 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.461     ; 2.680      ;
; -2.608 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.461     ; 2.662      ;
; -2.607 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.407     ; 2.715      ;
; -2.606 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 2.648      ;
; -2.598 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 2.640      ;
; -2.598 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 2.640      ;
; -2.597 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 2.639      ;
; -2.583 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.407     ; 2.691      ;
; -2.582 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 2.624      ;
; -2.577 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 2.619      ;
; -2.575 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 2.617      ;
; -2.552 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.473     ; 2.594      ;
; -2.515 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.591      ;
; -2.499 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.439     ; 2.575      ;
; -2.355 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.418     ; 2.452      ;
; -2.245 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.344     ; 2.416      ;
; -2.132 ; SPI_slave:rec_spi_ports|trdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.551     ; 2.096      ;
; -2.093 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.153     ; 2.955      ;
; -2.093 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.153     ; 2.955      ;
; -2.093 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.153     ; 2.955      ;
; -2.093 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.153     ; 2.955      ;
; -2.093 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.153     ; 2.955      ;
; -2.075 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.441     ; 2.149      ;
; -2.075 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.441     ; 2.149      ;
; -2.075 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.441     ; 2.149      ;
; -2.075 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.441     ; 2.149      ;
; -2.075 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.441     ; 2.149      ;
; -2.064 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.150     ; 2.929      ;
; -2.064 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.150     ; 2.929      ;
; -2.064 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.150     ; 2.929      ;
; -2.064 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.150     ; 2.929      ;
; -2.064 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.150     ; 2.929      ;
; -2.064 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.150     ; 2.929      ;
; -2.064 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.150     ; 2.929      ;
; -2.061 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.141     ; 2.935      ;
; -2.061 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.141     ; 2.935      ;
; -2.061 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.141     ; 2.935      ;
; -2.061 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.141     ; 2.935      ;
; -2.045 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.437     ; 2.123      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_ss_n'                                                                                                                    ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.234 ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.388     ; 1.500      ;
; -3.960 ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.124     ; 1.794      ;
; -3.756 ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.122     ; 1.706      ;
; -3.707 ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.174     ; 1.600      ;
; -3.684 ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.125     ; 1.392      ;
; -3.684 ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.132     ; 1.633      ;
; -3.663 ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.412     ; 1.088      ;
; -3.635 ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.087     ; 1.662      ;
; -3.630 ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.460     ; 1.236      ;
; -3.629 ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.909     ; 1.836      ;
; -3.588 ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.183     ; 1.233      ;
; -3.489 ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.108     ; 1.646      ;
; -3.461 ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.180     ; 1.238      ;
; -3.402 ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.891     ; 1.779      ;
; -3.371 ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.203     ; 1.283      ;
; -3.350 ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.108     ; 1.501      ;
; -3.330 ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.233     ; 1.212      ;
; -3.328 ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.089     ; 1.500      ;
; -3.224 ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.170     ; 1.245      ;
; -3.200 ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.912     ; 1.551      ;
; -3.158 ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.138     ; 1.102      ;
; -3.155 ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.907     ; 1.516      ;
; -3.095 ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.894     ; 1.470      ;
; -3.062 ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.099     ; 1.231      ;
; -2.954 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.171     ; 2.447      ;
; -2.556 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.195     ; 2.208      ;
; -2.517 ; I2S:i2s_ports|l_sr_in[17]           ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.047     ; 1.928      ;
; -2.514 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.144     ; 2.208      ;
; -2.472 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.171     ; 1.965      ;
; -2.463 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.088     ; 2.218      ;
; -2.445 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.195     ; 2.097      ;
; -2.438 ; I2S:i2s_ports|l_sr_in[22]           ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.138     ; 1.454      ;
; -2.428 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.143     ; 2.252      ;
; -2.405 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.079     ; 2.294      ;
; -2.398 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.079     ; 2.287      ;
; -2.344 ; I2S:i2s_ports|l_sr_in[12]           ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.052     ; 1.625      ;
; -2.337 ; I2S:i2s_ports|l_sr_in[21]           ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.162     ; 1.512      ;
; -2.333 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.144     ; 2.027      ;
; -2.281 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.088     ; 2.036      ;
; -2.175 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.244     ; 2.007      ;
; -2.137 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.090     ; 2.129      ;
; -2.129 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.139     ; 2.115      ;
; -2.125 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.171      ; 2.574      ;
; -2.108 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.087     ; 2.112      ;
; -2.095 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.171      ; 2.544      ;
; -2.090 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.090     ; 2.082      ;
; -2.082 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.087     ; 2.086      ;
; -2.075 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.045     ; 2.154      ;
; -2.073 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.139     ; 2.059      ;
; -2.072 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.025     ; 2.322      ;
; -2.064 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.028     ; 2.305      ;
; -2.064 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.025     ; 2.314      ;
; -2.061 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.143     ; 1.885      ;
; -2.047 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.092     ; 2.032      ;
; -2.042 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.080      ; 2.214      ;
; -2.039 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.028     ; 2.280      ;
; -2.035 ; I2S:i2s_ports|l_sr_in[19]           ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.203      ; 2.006      ;
; -2.031 ; I2S:i2s_ports|l_sr_in[13]           ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.107     ; 1.381      ;
; -2.029 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.092     ; 2.014      ;
; -2.024 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.045     ; 2.103      ;
; -2.024 ; I2S:i2s_ports|l_sr_in[14]           ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.108     ; 1.244      ;
; -2.001 ; I2S:i2s_ports|l_sr_in[11]           ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.058     ; 1.515      ;
; -1.995 ; I2S:i2s_ports|r_sr_in[22]           ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.138     ; 1.011      ;
; -1.992 ; I2S:i2s_ports|l_sr_in[7]            ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.107     ; 1.500      ;
; -1.985 ; I2S:i2s_ports|l_sr_in[15]           ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.055     ; 1.511      ;
; -1.982 ; I2S:i2s_ports|r_sr_in[13]           ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.107     ; 1.332      ;
; -1.975 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.735      ; 2.896      ;
; -1.972 ; I2S:i2s_ports|l_sr_in[5]            ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.007      ; 1.744      ;
; -1.964 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.244     ; 1.796      ;
; -1.953 ; I2S:i2s_ports|l_sr_in[4]            ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.004      ; 1.716      ;
; -1.941 ; I2S:i2s_ports|l_sr_in[16]           ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.013     ; 1.542      ;
; -1.941 ; I2S:i2s_ports|l_sr_in[2]            ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.060     ; 1.448      ;
; -1.939 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.123      ; 2.188      ;
; -1.938 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.151     ; 1.912      ;
; -1.938 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.080      ; 2.110      ;
; -1.936 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.123      ; 2.185      ;
; -1.925 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.153      ; 2.351      ;
; -1.923 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.090     ; 2.034      ;
; -1.912 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.090     ; 2.023      ;
; -1.905 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.153      ; 2.331      ;
; -1.896 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.151     ; 1.870      ;
; -1.876 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.157      ; 2.311      ;
; -1.874 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.157      ; 2.309      ;
; -1.841 ; I2S:i2s_ports|l_sr_in[20]           ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.113      ; 1.536      ;
; -1.841 ; I2S:i2s_ports|r_sr_in[21]           ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.162     ; 1.016      ;
; -1.836 ; I2S:i2s_ports|l_sr_in[10]           ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.155      ; 1.607      ;
; -1.832 ; I2S:i2s_ports|l_sr_in[23]           ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.211     ; 1.187      ;
; -1.827 ; I2S:i2s_ports|l_sr_in[8]            ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.185      ; 1.775      ;
; -1.826 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.171      ; 2.276      ;
; -1.826 ; I2S:i2s_ports|l_sr_in[0]            ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.058     ; 1.459      ;
; -1.824 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.171      ; 2.274      ;
; -1.818 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.734      ; 2.837      ;
; -1.806 ; I2S:i2s_ports|l_sr_in[3]            ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.119     ; 1.302      ;
; -1.785 ; I2S:i2s_ports|l_sr_in[9]            ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.189      ; 1.742      ;
; -1.773 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.023     ; 2.028      ;
; -1.754 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.023     ; 2.009      ;
; -1.744 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.006     ; 2.009      ;
; -1.741 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.006     ; 2.006      ;
; -1.736 ; I2S:i2s_ports|l_sr_in[1]            ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.026      ; 1.523      ;
; -1.728 ; I2S:i2s_ports|r_sr_in[12]           ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.052     ; 1.009      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_sclk'                                                                                                                             ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.867 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.005     ; 1.347      ;
; -2.857 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.919     ; 1.423      ;
; -2.786 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.081     ; 1.190      ;
; -2.778 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.937     ; 1.326      ;
; -2.759 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.079     ; 1.165      ;
; -2.755 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.937     ; 1.303      ;
; -2.709 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.911     ; 1.283      ;
; -2.706 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.082     ; 1.109      ;
; -2.703 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.085     ; 1.103      ;
; -2.656 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.937     ; 1.204      ;
; -2.654 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.081     ; 1.058      ;
; -2.647 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.957     ; 1.175      ;
; -2.643 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.954     ; 1.174      ;
; -2.632 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.908     ; 1.209      ;
; -2.600 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.937     ; 1.148      ;
; -2.592 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.969     ; 1.108      ;
; -2.570 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.910     ; 1.145      ;
; -2.559 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.868     ; 1.176      ;
; -2.529 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.869     ; 1.145      ;
; -2.510 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.954     ; 1.041      ;
; -2.506 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.956     ; 1.035      ;
; -2.502 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.953     ; 1.034      ;
; -2.480 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.938     ; 1.027      ;
; -2.463 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.910     ; 1.038      ;
; -2.401 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.868     ; 1.018      ;
; -2.388 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.866     ; 1.007      ;
; -2.387 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.869     ; 1.003      ;
; -2.319 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.079     ; 0.725      ;
; -2.311 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.081     ; 0.715      ;
; -2.232 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.395      ;
; -2.232 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.395      ;
; -2.232 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.395      ;
; -2.232 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.395      ;
; -2.232 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.395      ;
; -2.232 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.395      ;
; -2.203 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.917     ; 0.771      ;
; -2.178 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.937     ; 0.726      ;
; -2.175 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.937     ; 0.723      ;
; -2.169 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.081     ; 0.573      ;
; -2.162 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.911     ; 0.736      ;
; -2.156 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.838     ; 0.803      ;
; -2.152 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.911     ; 0.726      ;
; -2.152 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.910     ; 0.727      ;
; -2.146 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.910     ; 0.721      ;
; -2.113 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.869     ; 0.729      ;
; -2.109 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.868     ; 0.726      ;
; -2.107 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.869     ; 0.723      ;
; -2.106 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.866     ; 0.725      ;
; -2.075 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.238      ;
; -2.075 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.238      ;
; -2.075 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.238      ;
; -2.075 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.238      ;
; -2.075 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.238      ;
; -2.075 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.238      ;
; -2.036 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.957     ; 0.564      ;
; -2.031 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.954     ; 0.562      ;
; -2.013 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.937     ; 0.561      ;
; -1.965 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.128      ;
; -1.965 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.128      ;
; -1.965 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.128      ;
; -1.965 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.128      ;
; -1.965 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.128      ;
; -1.965 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.128      ;
; -1.960 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.123      ;
; -1.960 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.123      ;
; -1.960 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.123      ;
; -1.960 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.123      ;
; -1.960 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.123      ;
; -1.960 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.123      ;
; -1.947 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.110      ;
; -1.947 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.110      ;
; -1.947 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.110      ;
; -1.947 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.110      ;
; -1.947 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.110      ;
; -1.947 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.110      ;
; -1.924 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.196      ; 3.135      ;
; -1.924 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.196      ; 3.135      ;
; -1.924 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.196      ; 3.135      ;
; -1.924 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.196      ; 3.135      ;
; -1.907 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.199      ; 3.121      ;
; -1.907 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.199      ; 3.121      ;
; -1.907 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.199      ; 3.121      ;
; -1.900 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.956     ; 0.429      ;
; -1.895 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.953     ; 0.427      ;
; -1.893 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.954     ; 0.424      ;
; -1.886 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.036     ; 2.865      ;
; -1.877 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.938     ; 0.424      ;
; -1.875 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.248      ; 3.138      ;
; -1.875 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.248      ; 3.138      ;
; -1.875 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.248      ; 3.138      ;
; -1.875 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.248      ; 3.138      ;
; -1.875 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.248      ; 3.138      ;
; -1.858 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.416      ; 3.289      ;
; -1.858 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.416      ; 3.289      ;
; -1.858 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.416      ; 3.289      ;
; -1.858 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.416      ; 3.289      ;
; -1.858 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.416      ; 3.289      ;
; -1.858 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.416      ; 3.289      ;
; -1.798 ; SPI_slave:ecg_spi_ports|bit_cnt[10]   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.036     ; 2.777      ;
; -1.796 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.112      ; 2.923      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2s_clk'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.254 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.188      ;
; -1.236 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.170      ;
; -1.226 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 2.157      ;
; -1.226 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 2.157      ;
; -1.226 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 2.157      ;
; -1.196 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 2.126      ;
; -1.196 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 2.126      ;
; -1.196 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 2.126      ;
; -1.187 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.121      ;
; -1.103 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 2.036      ;
; -1.103 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 2.036      ;
; -1.103 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 2.036      ;
; -1.103 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 2.036      ;
; -1.011 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.944      ;
; -1.011 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.944      ;
; -1.011 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.944      ;
; -1.011 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.944      ;
; -1.000 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.934      ;
; -0.994 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.927      ;
; -0.994 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.927      ;
; -0.994 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.927      ;
; -0.962 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.894      ;
; -0.962 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.894      ;
; -0.962 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.894      ;
; -0.962 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.894      ;
; -0.962 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.895      ;
; -0.962 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.895      ;
; -0.962 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.895      ;
; -0.962 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.895      ;
; -0.952 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 1.882      ;
; -0.952 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 1.882      ;
; -0.952 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 1.882      ;
; -0.932 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.866      ;
; -0.907 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.841      ;
; -0.891 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.825      ;
; -0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.781      ;
; -0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.781      ;
; -0.849 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.781      ;
; -0.839 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.773      ;
; -0.835 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 1.773      ;
; -0.826 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.760      ;
; -0.817 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.752      ;
; -0.804 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.738      ;
; -0.791 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.725      ;
; -0.770 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.065     ; 1.700      ;
; -0.732 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.666      ;
; -0.729 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.663      ;
; -0.717 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.651      ;
; -0.717 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.651      ;
; -0.717 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.651      ;
; -0.717 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.651      ;
; -0.717 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.651      ;
; -0.717 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.651      ;
; -0.717 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.651      ;
; -0.717 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.651      ;
; -0.717 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.651      ;
; -0.717 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.651      ;
; -0.714 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.648      ;
; -0.615 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.549      ;
; -0.562 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.494      ;
; -0.562 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.496      ;
; -0.562 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.496      ;
; -0.495 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.428      ;
; -0.411 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.346      ;
; -0.347 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.279      ;
; -0.328 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.264      ;
; -0.281 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.215      ;
; -0.280 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.214      ;
; -0.268 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.202      ;
; -0.263 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.197      ;
; -0.262 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.196      ;
; -0.254 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.188      ;
; -0.242 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.176      ;
; -0.241 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.175      ;
; -0.232 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.166      ;
; -0.228 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.162      ;
; -0.049 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.983      ;
; -0.041 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.975      ;
; -0.030 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.964      ;
; -0.030 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.964      ;
; -0.026 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.960      ;
; 0.081  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.853      ;
; 0.081  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.853      ;
; 0.090  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.844      ;
; 0.095  ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.839      ;
; 0.099  ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.835      ;
; 0.100  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.834      ;
; 0.100  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.834      ;
; 0.101  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.833      ;
; 0.101  ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.833      ;
; 0.101  ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.833      ;
; 0.103  ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.831      ;
; 0.103  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.831      ;
; 0.104  ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.830      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.603 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.717      ; 1.939      ;
; -0.538 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.770      ; 1.886      ;
; -0.322 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.930      ; 2.093      ;
; -0.181 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.788      ; 2.054      ;
; -0.152 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.791      ; 2.157      ;
; -0.128 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.735      ; 1.955      ;
; -0.073 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.791      ; 1.953      ;
; -0.069 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.735      ; 1.889      ;
; -0.048 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.733      ; 1.858      ;
; 0.024  ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.719      ; 1.916      ;
; 0.028  ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.886      ; 2.080      ;
; 0.088  ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.723      ; 1.849      ;
; 0.089  ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.810      ; 1.942      ;
; 0.120  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.729      ; 1.851      ;
; 0.126  ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.809      ; 1.902      ;
; 0.161  ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.827      ; 1.916      ;
; 0.183  ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.729      ; 1.790      ;
; 0.207  ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.729      ; 1.740      ;
; 0.275  ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.957      ; 2.066      ;
; 0.309  ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.723      ; 1.786      ;
; 0.321  ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.032      ; 2.095      ;
; 0.337  ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.958      ; 2.009      ;
; 0.360  ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.730      ; 1.749      ;
; 0.401  ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.031      ; 2.017      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_ss_n'                                                                                                                  ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.502 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.280      ; 1.808      ;
; -0.441 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.281      ; 1.870      ;
; -0.433 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.976      ; 1.573      ;
; -0.410 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.978      ; 1.598      ;
; -0.404 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.210      ; 1.836      ;
; -0.380 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.971      ; 1.621      ;
; -0.371 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.976      ; 1.635      ;
; -0.349 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.209      ; 1.890      ;
; -0.339 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.971      ; 1.662      ;
; -0.335 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.980      ; 1.675      ;
; -0.325 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.019      ; 1.724      ;
; -0.324 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.984      ; 1.690      ;
; -0.315 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.056      ; 1.771      ;
; -0.312 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.057      ; 1.775      ;
; -0.310 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.075      ; 1.795      ;
; -0.289 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.986      ; 1.727      ;
; -0.259 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.037      ; 1.808      ;
; -0.258 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.173      ; 1.945      ;
; -0.258 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.987      ; 1.759      ;
; -0.248 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.969      ; 1.751      ;
; -0.242 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.129      ; 1.917      ;
; -0.212 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.968      ; 1.786      ;
; -0.156 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.034      ; 1.908      ;
; -0.099 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.037      ; 1.968      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_sclk'                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.224 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.121      ; 2.532      ;
; 0.224 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.476      ;
; 0.231 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.483      ;
; 0.232 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.484      ;
; 0.247 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.114      ; 2.548      ;
; 0.256 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.121      ; 2.564      ;
; 0.304 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.069      ; 2.560      ;
; 0.320 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.046      ; 2.553      ;
; 0.325 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.121      ; 2.633      ;
; 0.329 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.470      ; 2.986      ;
; 0.333 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.046      ; 2.566      ;
; 0.334 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.121      ; 2.642      ;
; 0.334 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.244      ; 2.765      ;
; 0.342 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.114      ; 2.643      ;
; 0.347 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.114      ; 2.648      ;
; 0.348 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.058      ; 2.593      ;
; 0.360 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.612      ;
; 0.362 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.058      ; 2.607      ;
; 0.363 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.615      ;
; 0.365 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.058      ; 2.610      ;
; 0.369 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.058      ; 2.614      ;
; 0.381 ; SPI_slave:rec_spi_ports|rd_add               ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[0]            ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[1]            ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[2]            ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[3]            ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[4]            ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[5]            ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[6]            ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[7]            ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[8]            ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[9]            ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[10]           ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[11]           ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[12]           ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[13]           ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[14]           ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[15]           ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[16]           ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[17]           ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[18]           ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[19]           ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[20]           ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[21]           ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[22]           ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[23]           ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.382 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.046      ; 2.615      ;
; 0.384 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.046      ; 2.617      ;
; 0.401 ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.601      ;
; 0.403 ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.600      ;
; 0.403 ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.600      ;
; 0.404 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.046      ; 2.637      ;
; 0.404 ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.604      ;
; 0.404 ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.601      ;
; 0.408 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.542      ; 3.137      ;
; 0.412 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.664      ;
; 0.412 ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.612      ;
; 0.413 ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.613      ;
; 0.413 ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.612      ;
; 0.431 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.114      ; 2.732      ;
; 0.458 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.710      ;
; 0.463 ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.115      ; 0.735      ;
; 0.472 ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.467      ; 0.596      ;
; 0.473 ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.467      ; 0.597      ;
; 0.529 ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.729      ;
; 0.543 ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.743      ;
; 0.544 ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.744      ;
; 0.545 ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.742      ;
; 0.555 ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.754      ;
; 0.557 ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.757      ;
; 0.557 ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.756      ;
; 0.561 ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.761      ;
; 0.575 ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.011      ; 0.743      ;
; 0.580 ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.232      ; 0.969      ;
; 0.593 ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.353      ; 0.603      ;
; 0.606 ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.347      ; 0.610      ;
; 0.613 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.470      ; 2.770      ;
; 0.613 ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.473      ; 0.743      ;
; 0.620 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.244      ; 2.551      ;
; 0.638 ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.473      ; 0.768      ;
; 0.669 ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.467      ; 0.793      ;
; 0.670 ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.467      ; 0.794      ;
; 0.693 ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.893      ;
; 0.703 ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.903      ;
; 0.714 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.542      ; 2.943      ;
; 0.720 ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.920      ;
; 0.720 ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.583      ; 0.960      ;
; 0.738 ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.133      ; 1.028      ;
; 0.753 ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.043      ; 0.953      ;
; 0.767 ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.583      ; 1.007      ;
; 0.783 ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.353      ; 0.793      ;
; 0.783 ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.524      ; 0.964      ;
; 0.783 ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.524      ; 0.964      ;
; 0.796 ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.583      ; 1.036      ;
; 0.797 ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.511      ; 0.965      ;
; 0.802 ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.511      ; 0.970      ;
; 0.811 ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.467      ; 0.935      ;
; 0.821 ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.524      ; 1.002      ;
; 0.875 ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 1.074      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_sclk'                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.401 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.599      ;
; 0.402 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.599      ;
; 0.402 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.600      ;
; 0.402 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.600      ;
; 0.402 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.600      ;
; 0.403 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.601      ;
; 0.403 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.601      ;
; 0.417 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.614      ;
; 0.422 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.619      ;
; 0.429 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.626      ;
; 0.523 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.327      ; 1.007      ;
; 0.533 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.734      ;
; 0.533 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.734      ;
; 0.539 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.736      ;
; 0.540 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.737      ;
; 0.547 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.745      ;
; 0.555 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.579      ; 0.791      ;
; 0.556 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.579      ; 0.792      ;
; 0.557 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.754      ;
; 0.557 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.579      ; 0.793      ;
; 0.559 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.757      ;
; 0.610 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.589      ; 3.386      ;
; 0.639 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.840      ;
; 0.644 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.585      ; 3.416      ;
; 0.646 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.588      ; 3.421      ;
; 0.663 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.588      ; 3.438      ;
; 0.671 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.598      ; 0.926      ;
; 0.674 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.598      ; 0.929      ;
; 0.677 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.598      ; 0.932      ;
; 0.680 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.598      ; 0.935      ;
; 0.681 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.882      ;
; 0.682 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.880      ;
; 0.684 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.598      ; 0.939      ;
; 0.685 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.886      ;
; 0.688 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.889      ;
; 0.695 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.588      ; 3.470      ;
; 0.695 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.441      ; 0.793      ;
; 0.697 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.579      ; 0.933      ;
; 0.709 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.441      ; 0.807      ;
; 0.724 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.921      ;
; 0.732 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.441      ; 0.830      ;
; 0.733 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.441      ; 0.831      ;
; 0.733 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.441      ; 0.831      ;
; 0.744 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.517      ; 3.448      ;
; 0.746 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.589      ; 3.522      ;
; 0.765 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.640      ; 3.592      ;
; 0.766 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.640      ; 3.593      ;
; 0.769 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.640      ; 3.596      ;
; 0.771 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.588      ; 3.546      ;
; 0.774 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.640      ; 3.601      ;
; 0.790 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.463      ; 3.440      ;
; 0.797 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.588      ; 3.572      ;
; 0.798 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.640      ; 3.625      ;
; 0.802 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.463      ; 3.452      ;
; 0.825 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.585      ; 3.597      ;
; 0.826 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.585      ; 3.598      ;
; 0.831 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.554      ; 3.572      ;
; 0.849 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.554      ; 3.590      ;
; 0.849 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.588      ; 3.624      ;
; 0.853 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.554      ; 3.594      ;
; 0.855 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.554      ; 3.596      ;
; 0.856 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.053      ;
; 0.856 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.585      ; 3.628      ;
; 0.857 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.554      ; 3.598      ;
; 0.862 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.059      ;
; 0.892 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.459      ; 1.008      ;
; 0.894 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.182      ; 0.733      ;
; 0.916 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.463      ; 3.566      ;
; 0.917 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.117      ;
; 0.920 ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.120      ;
; 0.935 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.191      ; 1.283      ;
; 0.936 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.579      ; 1.172      ;
; 0.956 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.589      ; 3.732      ;
; 0.959 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.191      ; 1.307      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_ss_n'                                                                                                                   ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.431 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.980      ; 2.441      ;
; 0.485 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.117      ; 2.632      ;
; 0.486 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.977      ; 2.493      ;
; 0.516 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.952      ; 2.498      ;
; 0.525 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.948      ; 2.503      ;
; 0.529 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.920      ; 2.479      ;
; 0.557 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.975      ; 2.562      ;
; 0.569 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.954      ; 2.553      ;
; 0.570 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.955      ; 2.555      ;
; 0.574 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.973      ; 2.577      ;
; 0.587 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.951      ; 2.568      ;
; 0.596 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.942      ; 2.568      ;
; 0.604 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.967      ; 2.601      ;
; 0.609 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.922      ; 2.561      ;
; 0.609 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.967      ; 2.606      ;
; 0.617 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.909      ; 2.556      ;
; 0.630 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.980      ; 2.640      ;
; 0.635 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.934      ; 2.599      ;
; 0.637 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.897      ; 2.564      ;
; 0.638 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.955      ; 2.623      ;
; 0.645 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.974      ; 2.649      ;
; 0.660 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.931      ; 2.621      ;
; 0.688 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.923      ; 2.641      ;
; 0.749 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.980      ; 2.759      ;
; 0.932 ; I2S:i2s_ports|r_sr_in[10]          ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.343      ; 0.815      ;
; 0.993 ; I2S:i2s_ports|r_sr_in[19]          ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.391      ; 0.924      ;
; 0.993 ; I2S:i2s_ports|r_sr_in[18]          ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.391      ; 0.924      ;
; 1.005 ; I2S:i2s_ports|r_sr_in[9]           ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.378      ; 0.923      ;
; 1.006 ; I2S:i2s_ports|r_sr_in[20]          ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.272      ; 0.818      ;
; 1.009 ; I2S:i2s_ports|r_sr_in[8]           ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.373      ; 0.922      ;
; 1.172 ; I2S:i2s_ports|r_sr_in[1]           ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.210      ; 0.922      ;
; 1.179 ; I2S:i2s_ports|r_sr_in[15]          ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.099      ; 0.818      ;
; 1.193 ; I2S:i2s_ports|r_sr_in[6]           ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.188      ; 0.921      ;
; 1.195 ; I2S:i2s_ports|r_sr_in[5]           ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.186      ; 0.921      ;
; 1.197 ; I2S:i2s_ports|r_sr_in[4]           ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.183      ; 0.920      ;
; 1.203 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.312      ; 1.545      ;
; 1.208 ; I2S:i2s_ports|r_sr_in[7]           ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.069      ; 0.817      ;
; 1.221 ; I2S:i2s_ports|r_sr_in[3]           ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.056      ; 0.817      ;
; 1.230 ; I2S:i2s_ports|r_sr_in[14]          ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.046      ; 0.816      ;
; 1.235 ; I2S:i2s_ports|r_sr_in[17]          ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.146      ; 0.921      ;
; 1.251 ; I2S:i2s_ports|r_sr_in[16]          ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.167      ; 0.958      ;
; 1.272 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.347      ; 1.649      ;
; 1.276 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.342      ; 1.648      ;
; 1.282 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.065      ; 1.377      ;
; 1.287 ; I2S:i2s_ports|r_sr_in[0]           ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.095      ; 0.922      ;
; 1.302 ; I2S:i2s_ports|r_sr_in[2]           ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.092      ; 0.934      ;
; 1.308 ; I2S:i2s_ports|r_sr_in[12]          ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.105      ; 0.953      ;
; 1.321 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.137      ; 1.488      ;
; 1.354 ; I2S:i2s_ports|r_sr_in[23]          ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.066     ; 0.828      ;
; 1.362 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.181      ; 1.573      ;
; 1.397 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.069      ; 1.496      ;
; 1.401 ; I2S:i2s_ports|r_sr_in[22]          ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.015      ; 0.956      ;
; 1.409 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.027      ; 1.466      ;
; 1.422 ; I2S:i2s_ports|r_sr_in[21]          ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.009     ; 0.953      ;
; 1.433 ; I2S:i2s_ports|r_sr_in[11]          ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.095      ; 1.068      ;
; 1.476 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.066      ; 1.572      ;
; 1.484 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.159      ; 1.673      ;
; 1.490 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.063      ; 1.583      ;
; 1.491 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.157      ; 1.678      ;
; 1.493 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.154      ; 1.677      ;
; 1.499 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.361      ; 1.890      ;
; 1.503 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.040      ; 1.573      ;
; 1.525 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.361      ; 1.916      ;
; 1.536 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.242      ; 1.808      ;
; 1.557 ; I2S:i2s_ports|l_sr_in[14]          ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.046      ; 1.143      ;
; 1.588 ; I2S:i2s_ports|l_sr_in[20]          ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.271      ; 1.399      ;
; 1.604 ; I2S:i2s_ports|r_sr_in[13]          ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.047      ; 1.191      ;
; 1.605 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.015      ; 1.650      ;
; 1.614 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.181      ; 1.825      ;
; 1.624 ; I2S:i2s_ports|l_sr_in[6]           ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.187      ; 1.351      ;
; 1.635 ; I2S:i2s_ports|l_sr_in[10]          ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.340      ; 1.515      ;
; 1.639 ; I2S:i2s_ports|l_sr_in[3]           ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.055      ; 1.234      ;
; 1.644 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.095     ; 1.579      ;
; 1.644 ; I2S:i2s_ports|l_sr_in[1]           ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.209      ; 1.393      ;
; 1.650 ; I2S:i2s_ports|l_sr_in[23]          ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.066     ; 1.124      ;
; 1.656 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.027      ; 1.713      ;
; 1.659 ; I2S:i2s_ports|l_sr_in[13]          ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.047      ; 1.246      ;
; 1.661 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.159      ; 1.850      ;
; 1.663 ; I2S:i2s_ports|l_sr_in[18]          ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.389      ; 1.592      ;
; 1.665 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.312      ; 2.007      ;
; 1.667 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.242      ; 1.939      ;
; 1.694 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.014     ; 1.710      ;
; 1.698 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.361      ; 2.089      ;
; 1.702 ; I2S:i2s_ports|l_sr_in[9]           ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.375      ; 1.617      ;
; 1.712 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.014      ; 1.756      ;
; 1.722 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.015      ; 1.767      ;
; 1.725 ; I2S:i2s_ports|l_sr_in[2]           ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.091      ; 1.356      ;
; 1.726 ; I2S:i2s_ports|l_sr_in[0]           ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.094      ; 1.360      ;
; 1.727 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.038     ; 1.719      ;
; 1.732 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.347      ; 2.109      ;
; 1.735 ; I2S:i2s_ports|l_sr_in[8]           ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.370      ; 1.645      ;
; 1.751 ; I2S:i2s_ports|l_sr_in[16]          ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.165      ; 1.456      ;
; 1.761 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.137      ; 1.928      ;
; 1.761 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.063      ; 1.854      ;
; 1.766 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.116      ; 1.912      ;
; 1.769 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.066      ; 1.865      ;
; 1.772 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.342      ; 2.144      ;
; 1.794 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.073      ; 1.897      ;
; 1.798 ; I2S:i2s_ports|l_sr_in[15]          ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.097      ; 1.435      ;
; 1.803 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.073      ; 1.906      ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2s_clk'                                                                                               ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.487 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.705      ;
; 0.517 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.735      ;
; 0.517 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.735      ;
; 0.518 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.736      ;
; 0.518 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.736      ;
; 0.518 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.736      ;
; 0.519 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.737      ;
; 0.519 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.737      ;
; 0.519 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.737      ;
; 0.520 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.738      ;
; 0.525 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.743      ;
; 0.537 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.755      ;
; 0.538 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.756      ;
; 0.653 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.871      ;
; 0.656 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.874      ;
; 0.661 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.879      ;
; 0.662 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.880      ;
; 0.675 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.893      ;
; 0.855 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.073      ;
; 0.859 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.077      ;
; 0.871 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.089      ;
; 0.875 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.093      ;
; 0.878 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.096      ;
; 0.895 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.113      ;
; 0.896 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.114      ;
; 0.909 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.127      ;
; 0.919 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.137      ;
; 0.931 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.151      ;
; 0.938 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.154      ;
; 1.034 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.253      ;
; 1.113 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.330      ;
; 1.176 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.392      ;
; 1.227 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.445      ;
; 1.280 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.498      ;
; 1.280 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.498      ;
; 1.280 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.498      ;
; 1.280 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.498      ;
; 1.280 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.498      ;
; 1.280 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.498      ;
; 1.280 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.498      ;
; 1.311 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.529      ;
; 1.327 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.545      ;
; 1.352 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.570      ;
; 1.390 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.604      ;
; 1.397 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.615      ;
; 1.398 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.616      ;
; 1.405 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.623      ;
; 1.414 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.065      ; 1.636      ;
; 1.420 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.639      ;
; 1.424 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.642      ;
; 1.424 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.642      ;
; 1.424 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.642      ;
; 1.424 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.642      ;
; 1.424 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.642      ;
; 1.424 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.642      ;
; 1.424 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.642      ;
; 1.424 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.642      ;
; 1.424 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.642      ;
; 1.424 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.642      ;
; 1.430 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.648      ;
; 1.490 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.708      ;
; 1.496 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.714      ;
; 1.540 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.758      ;
; 1.575 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.791      ;
; 1.575 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.791      ;
; 1.575 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.791      ;
; 1.591 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.809      ;
; 1.658 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.872      ;
; 1.658 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.872      ;
; 1.658 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.872      ;
; 1.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.885      ;
; 1.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.885      ;
; 1.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.885      ;
; 1.669 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.885      ;
; 1.678 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.895      ;
; 1.678 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.895      ;
; 1.678 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.895      ;
; 1.678 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.895      ;
; 1.693 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.910      ;
; 1.693 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.910      ;
; 1.693 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.910      ;
; 1.703 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.920      ;
; 1.703 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.920      ;
; 1.703 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.920      ;
; 1.703 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.920      ;
; 1.749 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.967      ;
; 1.776 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.994      ;
; 1.793 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 2.011      ;
; 1.830 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 2.047      ;
; 1.830 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 2.047      ;
; 1.830 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 2.047      ;
; 1.830 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 2.047      ;
; 1.885 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 2.099      ;
; 1.885 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 2.099      ;
; 1.885 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 2.099      ;
; 1.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.058      ; 2.126      ;
; 1.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.058      ; 2.126      ;
; 1.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.058      ; 2.126      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ecg_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.669 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.456      ; 4.610      ;
; -1.669 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.456      ; 4.610      ;
; -1.669 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.456      ; 4.610      ;
; -1.669 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.456      ; 4.610      ;
; -1.669 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.456      ; 4.610      ;
; -1.669 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.456      ; 4.610      ;
; -1.650 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.488      ; 4.623      ;
; -1.650 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.488      ; 4.623      ;
; -1.650 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.488      ; 4.623      ;
; -1.650 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.488      ; 4.623      ;
; -1.650 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.488      ; 4.623      ;
; -1.650 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.488      ; 4.623      ;
; -1.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.488      ; 4.612      ;
; -1.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.488      ; 4.612      ;
; -1.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.488      ; 4.612      ;
; -1.634 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.485      ; 4.604      ;
; -1.634 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.485      ; 4.604      ;
; -1.634 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.485      ; 4.604      ;
; -1.634 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.485      ; 4.604      ;
; -1.582 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.537      ; 4.604      ;
; -1.582 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.537      ; 4.604      ;
; -1.582 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.537      ; 4.604      ;
; -1.582 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.537      ; 4.604      ;
; -1.582 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.537      ; 4.604      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.192      ; 3.901      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.192      ; 3.901      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.192      ; 3.901      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.192      ; 3.901      ;
; -1.224 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.192      ; 3.901      ;
; -1.079 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.983      ; 3.547      ;
; -1.079 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.983      ; 3.547      ;
; -1.079 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.983      ; 3.547      ;
; -1.079 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.983      ; 3.547      ;
; -1.079 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.983      ; 3.547      ;
; -1.079 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.983      ; 3.547      ;
; -1.062 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.509      ;
; -1.062 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.509      ;
; -1.062 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.509      ;
; -1.062 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.509      ;
; -1.062 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.509      ;
; -1.062 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.509      ;
; -1.062 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.509      ;
; -1.062 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.509      ;
; -1.023 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.456      ; 4.464      ;
; -1.023 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.456      ; 4.464      ;
; -1.023 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.456      ; 4.464      ;
; -1.023 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.456      ; 4.464      ;
; -1.023 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.456      ; 4.464      ;
; -1.023 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.456      ; 4.464      ;
; -1.006 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.488      ; 4.479      ;
; -1.006 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.488      ; 4.479      ;
; -1.006 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.488      ; 4.479      ;
; -1.006 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.488      ; 4.479      ;
; -1.006 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.488      ; 4.479      ;
; -1.006 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.488      ; 4.479      ;
; -0.997 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.488      ; 4.470      ;
; -0.997 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.488      ; 4.470      ;
; -0.997 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.488      ; 4.470      ;
; -0.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.485      ; 4.461      ;
; -0.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.485      ; 4.461      ;
; -0.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.485      ; 4.461      ;
; -0.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.485      ; 4.461      ;
; -0.939 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.537      ; 4.461      ;
; -0.939 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.537      ; 4.461      ;
; -0.939 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.537      ; 4.461      ;
; -0.939 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.537      ; 4.461      ;
; -0.939 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.537      ; 4.461      ;
; -0.911 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.272      ; 3.668      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.776 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.220      ; 3.481      ;
; -0.607 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.374      ; 3.466      ;
; -0.577 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.374      ; 3.436      ;
; -0.522 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.374      ; 3.381      ;
; -0.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.192      ; 3.548      ;
; -0.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.192      ; 3.548      ;
; -0.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.192      ; 3.548      ;
; -0.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.192      ; 3.548      ;
; -0.371 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.192      ; 3.548      ;
; -0.306 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.374      ; 3.665      ;
; -0.269 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.983      ; 3.237      ;
; -0.269 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.983      ; 3.237      ;
; -0.269 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.983      ; 3.237      ;
; -0.269 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.983      ; 3.237      ;
; -0.269 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.983      ; 3.237      ;
; -0.269 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.983      ; 3.237      ;
; -0.263 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.374      ; 3.622      ;
; -0.251 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.962      ; 3.198      ;
; -0.251 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.962      ; 3.198      ;
; -0.251 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.962      ; 3.198      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rec_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.360 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.451      ; 3.296      ;
; -0.268 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.382      ; 3.135      ;
; -0.258 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.987      ; 2.730      ;
; -0.258 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.987      ; 2.730      ;
; -0.258 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.987      ; 2.730      ;
; -0.258 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.987      ; 2.730      ;
; -0.258 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.987      ; 2.730      ;
; -0.258 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.987      ; 2.730      ;
; -0.258 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.987      ; 2.730      ;
; -0.257 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.165      ; 2.907      ;
; -0.142 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.612      ;
; -0.142 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.612      ;
; -0.142 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.612      ;
; -0.142 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.612      ;
; -0.142 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.612      ;
; -0.142 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.612      ;
; -0.142 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.612      ;
; -0.142 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.612      ;
; -0.142 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.985      ; 2.612      ;
; -0.119 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.041      ; 2.645      ;
; -0.119 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.041      ; 2.645      ;
; -0.119 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.041      ; 2.645      ;
; -0.119 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.041      ; 2.645      ;
; -0.093 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.038      ; 2.616      ;
; -0.093 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.038      ; 2.616      ;
; -0.093 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.038      ; 2.616      ;
; -0.093 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.038      ; 2.616      ;
; -0.093 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.038      ; 2.616      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.036      ; 2.588      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.036      ; 2.588      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.036      ; 2.588      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.036      ; 2.588      ;
; -0.067 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.036      ; 2.588      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.451      ; 3.479      ;
; -0.038 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.065      ; 2.588      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.980      ; 2.488      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.980      ; 2.488      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.980      ; 2.488      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.980      ; 2.488      ;
; -0.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.034      ; 2.533      ;
; -0.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.034      ; 2.533      ;
; -0.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.034      ; 2.533      ;
; -0.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.034      ; 2.533      ;
; 0.020  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.200      ; 2.665      ;
; 0.027  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.968      ; 2.426      ;
; 0.027  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.968      ; 2.426      ;
; 0.027  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.968      ; 2.426      ;
; 0.027  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.968      ; 2.426      ;
; 0.027  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.968      ; 2.426      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.056      ; 2.509      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.056      ; 2.509      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.056      ; 2.509      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.056      ; 2.509      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.056      ; 2.509      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.056      ; 2.509      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.056      ; 2.509      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.056      ; 2.509      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.056      ; 2.509      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.056      ; 2.509      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.056      ; 2.509      ;
; 0.032  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.056      ; 2.509      ;
; 0.046  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.382      ; 3.321      ;
; 0.057  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.165      ; 3.093      ;
; 0.417  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.987      ; 2.555      ;
; 0.417  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.987      ; 2.555      ;
; 0.417  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.987      ; 2.555      ;
; 0.417  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.987      ; 2.555      ;
; 0.417  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.987      ; 2.555      ;
; 0.417  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.987      ; 2.555      ;
; 0.417  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.987      ; 2.555      ;
; 0.542  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.041      ; 2.484      ;
; 0.542  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.041      ; 2.484      ;
; 0.542  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.041      ; 2.484      ;
; 0.542  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.041      ; 2.484      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.985      ; 2.424      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.985      ; 2.424      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.985      ; 2.424      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.985      ; 2.424      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.985      ; 2.424      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.985      ; 2.424      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.985      ; 2.424      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.985      ; 2.424      ;
; 0.546  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.985      ; 2.424      ;
; 0.595  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.036      ; 2.426      ;
; 0.595  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.036      ; 2.426      ;
; 0.595  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.036      ; 2.426      ;
; 0.595  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.036      ; 2.426      ;
; 0.595  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.036      ; 2.426      ;
; 0.602  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.038      ; 2.421      ;
; 0.602  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.038      ; 2.421      ;
; 0.602  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.038      ; 2.421      ;
; 0.602  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.038      ; 2.421      ;
; 0.602  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.038      ; 2.421      ;
; 0.624  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.065      ; 2.426      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.034      ; 2.385      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.034      ; 2.385      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.034      ; 2.385      ;
; 0.634  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.034      ; 2.385      ;
; 0.654  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.980      ; 2.311      ;
; 0.654  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.980      ; 2.311      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.137      ; 2.242      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.137      ; 2.242      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.137      ; 2.242      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.137      ; 2.242      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.137      ; 2.242      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.137      ; 2.242      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.137      ; 2.242      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.137      ; 2.242      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.137      ; 2.242      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.137      ; 2.242      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.137      ; 2.242      ;
; -0.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.137      ; 2.242      ;
; -0.074 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.287      ; 2.400      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.046      ; 2.178      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.046      ; 2.178      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.046      ; 2.178      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.046      ; 2.178      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.046      ; 2.178      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.058      ; 2.234      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.058      ; 2.234      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.058      ; 2.234      ;
; -0.011 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.058      ; 2.234      ;
; 0.004  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.114      ; 2.305      ;
; 0.004  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.114      ; 2.305      ;
; 0.004  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.114      ; 2.305      ;
; 0.004  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.114      ; 2.305      ;
; 0.012  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.146      ; 2.345      ;
; 0.035  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.118      ; 2.340      ;
; 0.035  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.118      ; 2.340      ;
; 0.035  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.118      ; 2.340      ;
; 0.035  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.118      ; 2.340      ;
; 0.035  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.118      ; 2.340      ;
; 0.042  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.116      ; 2.345      ;
; 0.042  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.116      ; 2.345      ;
; 0.042  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.116      ; 2.345      ;
; 0.042  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.116      ; 2.345      ;
; 0.042  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.116      ; 2.345      ;
; 0.092  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.121      ; 2.400      ;
; 0.092  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.121      ; 2.400      ;
; 0.092  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.121      ; 2.400      ;
; 0.092  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.121      ; 2.400      ;
; 0.093  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.343      ;
; 0.093  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.343      ;
; 0.093  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.343      ;
; 0.093  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.343      ;
; 0.093  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.343      ;
; 0.093  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.343      ;
; 0.093  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.343      ;
; 0.093  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.343      ;
; 0.093  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.063      ; 2.343      ;
; 0.217  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.469      ;
; 0.217  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.469      ;
; 0.217  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.469      ;
; 0.217  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.469      ;
; 0.217  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.469      ;
; 0.217  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.469      ;
; 0.217  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.065      ; 2.469      ;
; 0.456  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.470      ; 3.113      ;
; 0.458  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.244      ; 2.889      ;
; 0.512  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.542      ; 3.241      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.137      ; 2.427      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.137      ; 2.427      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.137      ; 2.427      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.137      ; 2.427      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.137      ; 2.427      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.137      ; 2.427      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.137      ; 2.427      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.137      ; 2.427      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.137      ; 2.427      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.137      ; 2.427      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.137      ; 2.427      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.287      ; 2.577      ;
; 0.603  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.137      ; 2.427      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.046      ; 2.347      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.046      ; 2.347      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.046      ; 2.347      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.046      ; 2.347      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.046      ; 2.347      ;
; 0.648  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.114      ; 2.449      ;
; 0.648  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.114      ; 2.449      ;
; 0.648  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.114      ; 2.449      ;
; 0.648  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.114      ; 2.449      ;
; 0.661  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.058      ; 2.406      ;
; 0.661  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.058      ; 2.406      ;
; 0.661  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.058      ; 2.406      ;
; 0.661  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.058      ; 2.406      ;
; 0.669  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.146      ; 2.502      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.116      ; 2.502      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.116      ; 2.502      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.116      ; 2.502      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.116      ; 2.502      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.116      ; 2.502      ;
; 0.724  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.118      ; 2.529      ;
; 0.724  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.118      ; 2.529      ;
; 0.724  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.118      ; 2.529      ;
; 0.724  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.118      ; 2.529      ;
; 0.724  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.118      ; 2.529      ;
; 0.749  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.121      ; 2.557      ;
; 0.749  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.121      ; 2.557      ;
; 0.749  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.121      ; 2.557      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ecg_sclk'                                                                                              ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.561 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.308      ; 3.056      ;
; 0.641 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.463      ; 3.291      ;
; 0.704 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.363      ; 3.254      ;
; 0.823 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.463      ; 3.473      ;
; 0.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 3.084      ;
; 0.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 3.084      ;
; 0.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 3.084      ;
; 0.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 3.084      ;
; 0.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 3.084      ;
; 0.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 3.084      ;
; 0.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 3.084      ;
; 0.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 3.084      ;
; 0.858 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.463      ; 3.508      ;
; 0.872 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.062      ; 3.121      ;
; 0.872 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.062      ; 3.121      ;
; 0.872 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.062      ; 3.121      ;
; 0.872 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.062      ; 3.121      ;
; 0.872 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.062      ; 3.121      ;
; 0.872 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.062      ; 3.121      ;
; 0.954 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.279      ; 3.420      ;
; 0.954 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.279      ; 3.420      ;
; 0.954 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.279      ; 3.420      ;
; 0.954 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.279      ; 3.420      ;
; 0.954 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.279      ; 3.420      ;
; 0.976 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.463      ; 3.126      ;
; 1.127 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.463      ; 3.277      ;
; 1.149 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.463      ; 3.299      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.308      ; 3.358      ;
; 1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.640      ; 4.297      ;
; 1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.640      ; 4.297      ;
; 1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.640      ; 4.297      ;
; 1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.640      ; 4.297      ;
; 1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.640      ; 4.297      ;
; 1.488 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.363      ; 3.538      ;
; 1.525 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.585      ; 4.297      ;
; 1.525 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.585      ; 4.297      ;
; 1.525 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.585      ; 4.297      ;
; 1.525 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.585      ; 4.297      ;
; 1.529 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.589      ; 4.305      ;
; 1.529 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.589      ; 4.305      ;
; 1.529 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.589      ; 4.305      ;
; 1.539 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.588      ; 4.314      ;
; 1.539 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.588      ; 4.314      ;
; 1.539 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.588      ; 4.314      ;
; 1.539 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.588      ; 4.314      ;
; 1.539 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.588      ; 4.314      ;
; 1.539 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.588      ; 4.314      ;
; 1.559 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.554      ; 4.300      ;
; 1.559 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.554      ; 4.300      ;
; 1.559 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.554      ; 4.300      ;
; 1.559 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.554      ; 4.300      ;
; 1.559 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.554      ; 4.300      ;
; 1.559 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.554      ; 4.300      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.386      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.386      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.386      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.386      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.386      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.386      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.386      ;
; 1.659 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.386      ;
; 1.673 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.062      ; 3.422      ;
; 1.673 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.062      ; 3.422      ;
; 1.673 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.062      ; 3.422      ;
; 1.673 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.062      ; 3.422      ;
; 1.673 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.062      ; 3.422      ;
; 1.673 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.062      ; 3.422      ;
; 1.795 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.279      ; 3.761      ;
; 1.795 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.279      ; 3.761      ;
; 1.795 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.279      ; 3.761      ;
; 1.795 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.279      ; 3.761      ;
; 1.795 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.279      ; 3.761      ;
; 2.108 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.640      ; 4.435      ;
; 2.108 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.640      ; 4.435      ;
; 2.108 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.640      ; 4.435      ;
; 2.108 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.640      ; 4.435      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; 0.093  ; 0.309        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datac           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datac           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datac           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datac           ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|datac           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datac         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datac          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datac         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datac          ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.250  ; 0.250        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.258  ; 0.258        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.258  ; 0.258        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datab          ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datab          ;
; 0.262  ; 0.262        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|datab         ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|datab         ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|datab         ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|dataa         ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|dataa         ;
; 0.295  ; 0.295        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.297  ; 0.297        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|datab         ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datab         ;
; 0.309  ; 0.309        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.310  ; 0.310        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|datac         ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datac         ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|dataa         ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|datac         ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datab          ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datab          ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datab          ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datac          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|dataa          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|dataa          ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datad          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datad          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datac            ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 3.524 ; 3.949 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.639 ; 1.771 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.042 ; 3.471 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.947 ; 4.484 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.836 ; 3.300 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.695 ; 3.146 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.233 ; 2.680 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.196 ; 2.717 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.180 ; 2.656 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.676 ; 3.146 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.026 ; 2.472 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.382 ; 2.833 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 1.911 ; 2.330 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 2.271 ; 2.725 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.407 ; 2.902 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.167 ; 2.617 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 1.880 ; 2.304 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 2.259 ; 2.711 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.481 ; 2.893 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 1.745 ; 2.213 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 1.944 ; 2.474 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.079 ; 2.540 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 1.703 ; 2.176 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.339 ; 2.859 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.062 ; 2.488 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.568 ; 3.037 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.476 ; 3.024 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.695 ; 3.135 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.657 ; 3.145 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.406 ; 2.882 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.476 ; 3.897 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 3.350 ; 3.743 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 3.397 ; 3.832 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.350 ; 1.542 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.813 ; 3.182 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.830 ; 4.357 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.734 ; 3.169 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.187 ; 3.668 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.861 ; 1.276 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.458 ; 0.882 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.125 ; 0.557 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.399 ; 0.813 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.861 ; 1.276 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.344 ; 0.765 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.555 ; 0.971 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.327 ; 0.739 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.703 ; 1.120 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.696 ; 1.130 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.647 ; 1.083 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.340 ; 0.757 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.684 ; 1.104 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.486 ; 0.906 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.138 ; 0.566 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.151 ; 0.571 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.388 ; 0.815 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.088 ; 0.526 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.552 ; 0.969 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.322 ; 0.747 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.452 ; 0.843 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.629 ; 1.140 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.712 ; 1.141 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.817 ; 1.239 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.113 ; 0.540 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 2.295 ; 2.763 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.969 ; 2.433 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 3.412 ; 3.900 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 3.692 ; 4.236 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.051 ; 1.192 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.843 ; 4.361 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.008 ; 3.458 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 3.210 ; 3.646 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.481 ; 3.853 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 3.509 ; 4.048 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.658 ; 0.838 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.578 ; 4.060 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.820 ; 3.275 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.897 ; 3.253 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -2.970 ; -3.402 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.640 ; -0.814 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.542 ; -2.934 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -3.393 ; -3.900 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.316 ; -2.751 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.264 ; -1.682 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.751 ; -2.150 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.712 ; -2.186 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.696 ; -2.124 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -2.172 ; -2.593 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.595 ; -2.009 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.811 ; -2.246 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.491 ; -1.873 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.825 ; -2.246 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.909 ; -2.359 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.729 ; -2.143 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.452 ; -1.841 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.818 ; -2.233 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -2.038 ; -2.439 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.304 ; -1.718 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.441 ; -1.913 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.568 ; -2.024 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.264 ; -1.682 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.825 ; -2.282 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.554 ; -1.978 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -2.035 ; -2.445 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -2.027 ; -2.538 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -2.155 ; -2.594 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -2.153 ; -2.596 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.826 ; -2.245 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.403 ; -2.855 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -1.383 ; -1.870 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -2.819 ; -3.256 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.655 ; -0.820 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.346 ; -2.730 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -3.247 ; -3.749 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.247 ; -2.665 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.510 ; -2.936 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.885  ; 0.475  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.607  ; 0.203  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.820  ; 0.410  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.647  ; 0.242  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.065  ; -0.324 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.563  ; 0.162  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.372  ; -0.019 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.591  ; 0.204  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.366  ; -0.042 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.369  ; -0.055 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.271  ; -0.139 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.568  ; 0.171  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.378  ; -0.034 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.556  ; 0.157  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.761  ; 0.359  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.885  ; 0.475  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.664  ; 0.246  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.808  ; 0.397  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.504  ; 0.096  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.606  ; 0.206  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.501  ; 0.130  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.341  ; -0.145 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.256  ; -0.150 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.111  ; -0.290 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.789  ; 0.383  ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -1.870 ; -2.347 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -1.591 ; -2.044 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -2.357 ; -2.803 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -3.241 ; -3.781 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.254 ; -0.418 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -3.398 ; -3.892 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.581 ; -3.000 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.790 ; -3.204 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -1.240 ; -1.649 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -3.007 ; -3.549 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.143 ; -0.359 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -3.124 ; -3.596 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.349 ; -2.766 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.452 ; -2.794 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 5.807 ; 5.810 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 6.400 ; 6.330 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 6.523 ; 6.433 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 6.096 ; 6.029 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 6.289 ; 5.935 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.987 ; 5.816 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.960 ; 5.948 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.528 ; 5.547 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 6.289 ; 5.935 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.987 ; 5.816 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.960 ; 5.948 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.528 ; 5.547 ; Fall       ; ecg_ss_n        ;
; rec_miso         ; rec_sclk   ; 5.183 ; 5.166 ; Rise       ; rec_sclk        ;
; rec_ch1          ; rec_sclk   ; 5.744 ; 5.715 ; Fall       ; rec_sclk        ;
; rec_ch2          ; rec_sclk   ; 6.099 ; 6.042 ; Fall       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 5.902 ; 5.898 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 7.836 ; 7.922 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 7.772 ; 7.813 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 6.257 ; 5.919 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 5.014 ; 4.908 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 6.693 ; 6.703 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 6.389 ; 6.373 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 6.257 ; 5.919 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 5.014 ; 4.908 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 6.693 ; 6.703 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 9.210 ; 9.333 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 6.970 ; 6.912 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 7.938 ; 7.972 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 7.285 ; 7.260 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 8.392 ; 8.345 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 7.641 ; 7.580 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 7.298 ; 7.227 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 7.416 ; 7.400 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 7.238 ; 7.180 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 8.675 ; 8.721 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 6.996 ; 6.938 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 8.252 ; 8.211 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 7.374 ; 7.293 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 7.236 ; 7.181 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 7.711 ; 7.743 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 6.995 ; 6.942 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 7.486 ; 7.407 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 7.205 ; 7.137 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 7.271 ; 7.204 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 7.550 ; 7.513 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 7.034 ; 6.972 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 7.084 ; 7.053 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 9.210 ; 9.333 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 7.813 ; 7.771 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 7.644 ; 7.612 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 6.389 ; 6.373 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 5.669 ; 5.670 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 6.191 ; 6.090 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 6.309 ; 6.229 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 5.885 ; 5.792 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 6.144 ; 5.799 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.575 ; 5.584 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.708 ; 5.515 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.312 ; 5.152 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 6.144 ; 5.799 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.575 ; 5.584 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.708 ; 5.515 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.312 ; 5.152 ; Fall       ; ecg_ss_n        ;
; rec_miso         ; rec_sclk   ; 5.072 ; 5.054 ; Rise       ; rec_sclk        ;
; rec_ch1          ; rec_sclk   ; 5.617 ; 5.587 ; Fall       ; rec_sclk        ;
; rec_ch2          ; rec_sclk   ; 5.958 ; 5.901 ; Fall       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 5.703 ; 5.669 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 7.627 ; 7.680 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 7.533 ; 7.538 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 6.116 ; 5.787 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 4.639 ; 4.726 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 6.329 ; 6.476 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 6.009 ; 6.085 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 6.116 ; 5.787 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 4.639 ; 4.726 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 6.329 ; 6.476 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 6.801 ; 6.743 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 6.801 ; 6.743 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 7.731 ; 7.762 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 7.104 ; 7.077 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 8.167 ; 8.120 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 7.445 ; 7.385 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 7.117 ; 7.047 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 7.236 ; 7.221 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 7.062 ; 7.005 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 8.490 ; 8.537 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 6.826 ; 6.768 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 8.032 ; 7.991 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 7.190 ; 7.110 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 7.058 ; 7.002 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 7.513 ; 7.541 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 6.826 ; 6.773 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 7.301 ; 7.224 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 7.027 ; 6.960 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 7.090 ; 7.024 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 7.367 ; 7.331 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 6.865 ; 6.803 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 6.911 ; 6.879 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 9.008 ; 9.129 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 7.619 ; 7.577 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 7.456 ; 7.426 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 6.009 ; 6.085 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 7.971 ; 8.498 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.258 ;       ;       ; 7.543 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 8.496 ;       ;       ; 8.931 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.918 ;       ;       ; 7.221 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.563 ; 7.548 ; 8.113 ; 7.942 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.678 ; 7.649 ; 8.163 ; 8.074 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.287 ; 7.097 ; 7.654 ; 7.673 ;
; i2s_lrclk        ; i2s_l_ready ; 5.901 ;       ;       ; 6.293 ;
; i2s_lrclk        ; i2s_r_ready ;       ; 5.892 ; 6.281 ;       ;
; rec_rx_req       ; rec_rrdy    ;       ; 9.468 ; 9.974 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.821 ;       ;       ; 8.267 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.746 ;       ;       ; 9.234 ;
; rec_st_load_trdy ; rec_trdy    ; 8.448 ;       ;       ; 8.827 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 7.679 ; 8.200 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.071 ;       ;       ; 7.349 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 8.191 ;       ;       ; 8.609 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.717 ;       ;       ; 7.017 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.338 ; 7.347 ; 7.898 ; 7.731 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.471 ; 7.370 ; 7.880 ; 7.858 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.075 ; 6.915 ; 7.457 ; 7.467 ;
; i2s_lrclk        ; i2s_l_ready ; 5.766 ;       ;       ; 6.148 ;
; i2s_lrclk        ; i2s_r_ready ;       ; 5.758 ; 6.137 ;       ;
; rec_rx_req       ; rec_rrdy    ;       ; 9.245 ; 9.735 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.613 ;       ;       ; 8.046 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.535 ;       ;       ; 9.004 ;
; rec_st_load_trdy ; rec_trdy    ; 8.217 ;       ;       ; 8.582 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.744 ; 5.744 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.256 ; 5.256 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.430 ; 5.430 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.965 ; 4.965 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.671     ; 5.762     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.187     ; 5.278     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.448     ; 5.456     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.986     ; 4.994     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 151.75 MHz ; 151.75 MHz      ; rec_sclk   ;                                                               ;
; 254.07 MHz ; 250.0 MHz       ; ecg_sclk   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 498.75 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; rec_sclk ; -4.033 ; -119.082       ;
; rec_ss_n ; -3.672 ; -89.783        ;
; ecg_sclk ; -2.476 ; -76.554        ;
; i2s_clk  ; -1.005 ; -35.842        ;
; ecg_ss_n ; -0.499 ; -1.311         ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; ecg_ss_n ; -0.376 ; -5.377        ;
; rec_sclk ; 0.189  ; 0.000         ;
; ecg_sclk ; 0.333  ; 0.000         ;
; i2s_clk  ; 0.440  ; 0.000         ;
; rec_ss_n ; 0.481  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.400 ; -60.903           ;
; rec_sclk ; -0.298 ; -2.845            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; rec_sclk ; -0.088 ; -1.640           ;
; ecg_sclk ; 0.514  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; rec_sclk ; -3.000 ; -92.000                      ;
; ecg_sclk ; -3.000 ; -90.000                      ;
; i2s_clk  ; -3.000 ; -55.000                      ;
; ecg_ss_n ; -3.000 ; -3.000                       ;
; rec_ss_n ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.033 ; SPI_slave:ecg_spi_ports|rx_data[23]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.353     ; 2.165      ;
; -4.007 ; SPI_slave:ecg_spi_ports|rx_data[23]    ; SPI_slave:rec_spi_ports|miso~reg0            ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.347     ; 2.145      ;
; -3.945 ; SPI_slave:ecg_spi_ports|rx_data[22]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.345     ; 2.085      ;
; -3.834 ; SPI_slave:ecg_spi_ports|rx_data[2]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.234     ; 2.085      ;
; -3.789 ; SPI_slave:ecg_spi_ports|rx_data[5]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.189     ; 2.085      ;
; -3.757 ; SPI_slave:ecg_spi_ports|rx_data[17]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.149     ; 2.093      ;
; -3.756 ; SPI_slave:ecg_spi_ports|rx_data[19]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.163     ; 2.078      ;
; -3.728 ; SPI_slave:ecg_spi_ports|rx_data[15]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.212     ; 2.001      ;
; -3.725 ; SPI_slave:ecg_spi_ports|rx_data[11]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.200     ; 2.010      ;
; -3.711 ; SPI_slave:ecg_spi_ports|rx_data[16]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.209     ; 1.987      ;
; -3.703 ; SPI_slave:ecg_spi_ports|rx_data[1]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.234     ; 1.954      ;
; -3.696 ; SPI_slave:ecg_spi_ports|rx_data[10]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.179     ; 2.002      ;
; -3.669 ; SPI_slave:ecg_spi_ports|rx_data[4]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.187     ; 1.967      ;
; -3.637 ; SPI_slave:ecg_spi_ports|rx_data[7]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.207     ; 1.915      ;
; -3.616 ; SPI_slave:ecg_spi_ports|rx_data[21]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.309     ; 1.792      ;
; -3.577 ; SPI_slave:ecg_spi_ports|rx_data[8]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.208     ; 1.854      ;
; -3.573 ; SPI_slave:ecg_spi_ports|rx_data[12]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.184     ; 1.874      ;
; -3.564 ; SPI_slave:ecg_spi_ports|rx_data[13]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.205     ; 1.844      ;
; -3.559 ; SPI_slave:ecg_spi_ports|rx_data[3]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.246     ; 1.798      ;
; -3.546 ; SPI_slave:ecg_spi_ports|rx_data[9]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.207     ; 1.824      ;
; -3.477 ; SPI_slave:ecg_spi_ports|rx_data[18]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.166     ; 1.796      ;
; -3.476 ; SPI_slave:ecg_spi_ports|rx_data[0]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.232     ; 1.729      ;
; -3.422 ; SPI_slave:ecg_spi_ports|rx_data[14]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.185     ; 1.722      ;
; -3.418 ; SPI_slave:ecg_spi_ports|rx_data[6]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.181     ; 1.722      ;
; -3.414 ; SPI_slave:ecg_spi_ports|rx_data[20]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.305     ; 1.594      ;
; -2.795 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.940      ;
; -2.771 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.391     ; 2.895      ;
; -2.744 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.385     ; 2.874      ;
; -2.659 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.403     ; 2.771      ;
; -2.615 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.346     ; 2.784      ;
; -2.607 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.340     ; 2.782      ;
; -2.587 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.340     ; 2.762      ;
; -2.586 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.391     ; 2.710      ;
; -2.559 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.385     ; 2.689      ;
; -2.530 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.346     ; 2.699      ;
; -2.515 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.660      ;
; -2.511 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.346     ; 2.680      ;
; -2.496 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.346     ; 2.665      ;
; -2.486 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.346     ; 2.655      ;
; -2.484 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.346     ; 2.653      ;
; -2.457 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.602      ;
; -2.450 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.595      ;
; -2.436 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.581      ;
; -2.436 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.581      ;
; -2.428 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.573      ;
; -2.421 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.340     ; 2.596      ;
; -2.420 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.565      ;
; -2.381 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.526      ;
; -2.374 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.519      ;
; -2.368 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.340     ; 2.543      ;
; -2.349 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.340     ; 2.524      ;
; -2.339 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.391     ; 2.463      ;
; -2.336 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.403     ; 2.448      ;
; -2.335 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.340     ; 2.510      ;
; -2.335 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.340     ; 2.510      ;
; -2.325 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.340     ; 2.500      ;
; -2.303 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.448      ;
; -2.294 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.391     ; 2.418      ;
; -2.291 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.403     ; 2.403      ;
; -2.290 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.403     ; 2.402      ;
; -2.287 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.391     ; 2.411      ;
; -2.287 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.403     ; 2.399      ;
; -2.284 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.429      ;
; -2.281 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.391     ; 2.405      ;
; -2.264 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.391     ; 2.388      ;
; -2.264 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.403     ; 2.376      ;
; -2.257 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.391     ; 2.381      ;
; -2.246 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.346     ; 2.415      ;
; -2.244 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.403     ; 2.356      ;
; -2.240 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.346     ; 2.409      ;
; -2.236 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.403     ; 2.348      ;
; -2.234 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.403     ; 2.346      ;
; -2.216 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.403     ; 2.328      ;
; -2.190 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.335      ;
; -2.160 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.370     ; 2.305      ;
; -2.040 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.363     ; 2.192      ;
; -1.950 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.294     ; 2.171      ;
; -1.846 ; SPI_slave:rec_spi_ports|trdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.484     ; 1.877      ;
; -1.814 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.381     ; 1.948      ;
; -1.814 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.381     ; 1.948      ;
; -1.814 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.381     ; 1.948      ;
; -1.814 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.381     ; 1.948      ;
; -1.814 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.381     ; 1.948      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.137     ; 2.686      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.137     ; 2.686      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.137     ; 2.686      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.137     ; 2.686      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.137     ; 2.686      ;
; -1.790 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.369     ; 1.936      ;
; -1.790 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.369     ; 1.936      ;
; -1.790 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.369     ; 1.936      ;
; -1.790 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.369     ; 1.936      ;
; -1.784 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.125     ; 2.674      ;
; -1.784 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.125     ; 2.674      ;
; -1.784 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.125     ; 2.674      ;
; -1.784 ; SPI_slave:rec_spi_ports|bit_cnt[2]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.125     ; 2.674      ;
; -1.782 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.372     ; 1.925      ;
; -1.782 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.372     ; 1.925      ;
; -1.782 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.372     ; 1.925      ;
; -1.782 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.372     ; 1.925      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                     ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.672 ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.112     ; 1.359      ;
; -3.436 ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.885     ; 1.615      ;
; -3.276 ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.876     ; 1.566      ;
; -3.227 ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.884     ; 1.519      ;
; -3.193 ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.848     ; 1.544      ;
; -3.191 ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.907     ; 1.451      ;
; -3.180 ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.140     ; 1.000      ;
; -3.149 ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.869     ; 1.238      ;
; -3.144 ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.692     ; 1.655      ;
; -3.109 ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -2.171     ; 1.100      ;
; -3.058 ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.914     ; 1.096      ;
; -3.023 ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.871     ; 1.483      ;
; -2.950 ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.913     ; 1.102      ;
; -2.932 ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.953     ; 1.181      ;
; -2.929 ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.666     ; 1.598      ;
; -2.907 ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.983     ; 1.126      ;
; -2.894 ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.872     ; 1.348      ;
; -2.852 ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.845     ; 1.340      ;
; -2.742 ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.903     ; 1.111      ;
; -2.740 ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.692     ; 1.378      ;
; -2.700 ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.686     ; 1.348      ;
; -2.695 ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.875     ; 0.997      ;
; -2.657 ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.669     ; 1.324      ;
; -2.625 ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.862     ; 1.098      ;
; -2.572 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.149     ; 2.232      ;
; -2.213 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.177     ; 2.006      ;
; -2.197 ; I2S:i2s_ports|l_sr_in[17]           ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.031     ; 1.730      ;
; -2.151 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.149     ; 1.811      ;
; -2.146 ; I2S:i2s_ports|l_sr_in[22]           ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.102     ; 1.343      ;
; -2.127 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.067     ; 2.028      ;
; -2.116 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.111     ; 1.967      ;
; -2.098 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.177     ; 1.891      ;
; -2.082 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.076     ; 2.080      ;
; -2.070 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.111     ; 2.034      ;
; -2.068 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.076     ; 2.066      ;
; -2.018 ; I2S:i2s_ports|l_sr_in[21]           ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.130     ; 1.348      ;
; -2.003 ; I2S:i2s_ports|l_sr_in[12]           ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.017     ; 1.444      ;
; -1.959 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.067     ; 1.860      ;
; -1.952 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.111     ; 1.803      ;
; -1.850 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.209     ; 1.813      ;
; -1.842 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.128     ; 1.926      ;
; -1.835 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.079     ; 1.932      ;
; -1.810 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.075     ; 1.921      ;
; -1.807 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.157      ; 2.309      ;
; -1.800 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.157      ; 2.302      ;
; -1.792 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.042     ; 1.959      ;
; -1.784 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.028     ; 2.097      ;
; -1.776 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.031     ; 2.081      ;
; -1.767 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.079     ; 1.864      ;
; -1.763 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.128     ; 1.847      ;
; -1.763 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.075     ; 1.874      ;
; -1.761 ; I2S:i2s_ports|l_sr_in[19]           ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.202      ; 1.798      ;
; -1.755 ; I2S:i2s_ports|l_sr_in[7]            ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.083     ; 1.374      ;
; -1.751 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.028     ; 2.064      ;
; -1.748 ; I2S:i2s_ports|l_sr_in[11]           ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.034     ; 1.380      ;
; -1.747 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.111     ; 1.711      ;
; -1.746 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.527      ; 2.606      ;
; -1.737 ; I2S:i2s_ports|l_sr_in[15]           ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.030     ; 1.383      ;
; -1.731 ; I2S:i2s_ports|l_sr_in[13]           ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.061     ; 1.235      ;
; -1.729 ; I2S:i2s_ports|r_sr_in[22]           ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.102     ; 0.926      ;
; -1.728 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.090      ; 2.005      ;
; -1.728 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.042     ; 1.895      ;
; -1.725 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.031     ; 2.030      ;
; -1.717 ; I2S:i2s_ports|l_sr_in[14]           ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.061     ; 1.108      ;
; -1.716 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.064     ; 1.829      ;
; -1.714 ; I2S:i2s_ports|l_sr_in[5]            ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.018      ; 1.563      ;
; -1.707 ; I2S:i2s_ports|l_sr_in[16]           ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.003      ; 1.409      ;
; -1.701 ; I2S:i2s_ports|l_sr_in[4]            ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.015      ; 1.542      ;
; -1.682 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.064     ; 1.795      ;
; -1.677 ; I2S:i2s_ports|r_sr_in[13]           ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.061     ; 1.181      ;
; -1.670 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.105      ; 1.988      ;
; -1.665 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.209     ; 1.628      ;
; -1.655 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.140     ; 1.727      ;
; -1.644 ; I2S:i2s_ports|l_sr_in[2]            ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.018     ; 1.293      ;
; -1.637 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.134      ; 2.111      ;
; -1.621 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.105      ; 1.939      ;
; -1.615 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.062     ; 1.835      ;
; -1.615 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.134      ; 2.089      ;
; -1.614 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.139      ; 2.097      ;
; -1.611 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.090      ; 1.888      ;
; -1.602 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.140     ; 1.674      ;
; -1.598 ; I2S:i2s_ports|r_sr_in[21]           ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.130     ; 0.928      ;
; -1.595 ; I2S:i2s_ports|l_sr_in[10]           ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.150      ; 1.448      ;
; -1.584 ; I2S:i2s_ports|l_sr_in[3]            ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.094     ; 1.192      ;
; -1.580 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.062     ; 1.800      ;
; -1.576 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.526      ; 2.557      ;
; -1.567 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.139      ; 2.050      ;
; -1.567 ; I2S:i2s_ports|l_sr_in[23]           ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.162     ; 1.067      ;
; -1.567 ; I2S:i2s_ports|l_sr_in[8]            ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.179      ; 1.576      ;
; -1.561 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.157      ; 2.064      ;
; -1.557 ; I2S:i2s_ports|l_sr_in[20]           ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.137      ; 1.371      ;
; -1.543 ; I2S:i2s_ports|l_sr_in[0]            ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.016     ; 1.299      ;
; -1.535 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.157      ; 2.038      ;
; -1.529 ; I2S:i2s_ports|l_sr_in[9]            ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.184      ; 1.547      ;
; -1.509 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.027     ; 1.827      ;
; -1.486 ; I2S:i2s_ports|l_sr_in[18]           ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.202      ; 1.524      ;
; -1.485 ; I2S:i2s_ports|l_sr_in[1]            ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.044      ; 1.362      ;
; -1.484 ; I2S:i2s_ports|r_sr_in[12]           ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; 0.500        ; -0.017     ; 0.925      ;
; -1.472 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.002     ; 1.813      ;
; -1.467 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.027     ; 1.785      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.476 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.661     ; 1.300      ;
; -2.449 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.735     ; 1.199      ;
; -2.369 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.798     ; 1.056      ;
; -2.360 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.669     ; 1.176      ;
; -2.360 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.796     ; 1.049      ;
; -2.342 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.669     ; 1.158      ;
; -2.314 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.799     ; 1.000      ;
; -2.296 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.800     ; 0.981      ;
; -2.295 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.642     ; 1.138      ;
; -2.266 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.669     ; 1.082      ;
; -2.256 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.798     ; 0.943      ;
; -2.255 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.695     ; 1.045      ;
; -2.251 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.692     ; 1.044      ;
; -2.238 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.641     ; 1.082      ;
; -2.236 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.707     ; 1.014      ;
; -2.208 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.669     ; 1.024      ;
; -2.179 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.641     ; 1.023      ;
; -2.166 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.601     ; 1.050      ;
; -2.140 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.602     ; 1.023      ;
; -2.129 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.692     ; 0.922      ;
; -2.128 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.694     ; 0.919      ;
; -2.123 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.691     ; 0.917      ;
; -2.102 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.670     ; 0.917      ;
; -2.082 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.641     ; 0.926      ;
; -2.027 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.601     ; 0.911      ;
; -2.021 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.602     ; 0.904      ;
; -2.010 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.599     ; 0.896      ;
; -1.952 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.796     ; 0.641      ;
; -1.950 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 3.099      ;
; -1.950 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 3.099      ;
; -1.950 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 3.099      ;
; -1.950 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 3.099      ;
; -1.950 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 3.099      ;
; -1.950 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 3.099      ;
; -1.950 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.798     ; 0.637      ;
; -1.874 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.649     ; 0.710      ;
; -1.831 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.798     ; 0.518      ;
; -1.824 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.669     ; 0.640      ;
; -1.822 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.669     ; 0.638      ;
; -1.813 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.575     ; 0.723      ;
; -1.811 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.960      ;
; -1.811 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.960      ;
; -1.811 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.960      ;
; -1.811 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.960      ;
; -1.811 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.960      ;
; -1.811 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.960      ;
; -1.808 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.642     ; 0.651      ;
; -1.798 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.642     ; 0.641      ;
; -1.797 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.641     ; 0.641      ;
; -1.793 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.641     ; 0.637      ;
; -1.763 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.602     ; 0.646      ;
; -1.756 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.599     ; 0.642      ;
; -1.756 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.601     ; 0.640      ;
; -1.755 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.602     ; 0.638      ;
; -1.715 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.864      ;
; -1.715 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.864      ;
; -1.715 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.864      ;
; -1.715 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.864      ;
; -1.715 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.864      ;
; -1.715 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.864      ;
; -1.712 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.695     ; 0.502      ;
; -1.709 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.858      ;
; -1.709 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.858      ;
; -1.709 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.858      ;
; -1.709 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.858      ;
; -1.709 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.858      ;
; -1.709 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.858      ;
; -1.707 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.692     ; 0.500      ;
; -1.698 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.847      ;
; -1.698 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.847      ;
; -1.698 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.847      ;
; -1.698 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.847      ;
; -1.698 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.847      ;
; -1.698 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.134      ; 2.847      ;
; -1.684 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.669     ; 0.500      ;
; -1.657 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.186      ; 2.858      ;
; -1.657 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.186      ; 2.858      ;
; -1.657 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.186      ; 2.858      ;
; -1.657 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.186      ; 2.858      ;
; -1.642 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.187      ; 2.844      ;
; -1.642 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.187      ; 2.844      ;
; -1.642 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.187      ; 2.844      ;
; -1.612 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.235      ; 2.862      ;
; -1.612 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.235      ; 2.862      ;
; -1.612 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.235      ; 2.862      ;
; -1.612 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.235      ; 2.862      ;
; -1.612 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.235      ; 2.862      ;
; -1.611 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.029     ; 2.597      ;
; -1.606 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.380      ; 3.001      ;
; -1.606 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.380      ; 3.001      ;
; -1.606 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.380      ; 3.001      ;
; -1.606 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.380      ; 3.001      ;
; -1.606 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.380      ; 3.001      ;
; -1.606 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.380      ; 3.001      ;
; -1.597 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.694     ; 0.388      ;
; -1.591 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.691     ; 0.385      ;
; -1.589 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.692     ; 0.382      ;
; -1.567 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.670     ; 0.382      ;
; -1.540 ; SPI_slave:ecg_spi_ports|bit_cnt[10]   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.029     ; 2.526      ;
; -1.532 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.106      ; 2.653      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.005 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.946      ;
; -0.996 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 1.934      ;
; -0.996 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 1.934      ;
; -0.996 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 1.934      ;
; -0.996 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.936      ;
; -0.968 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.909      ;
; -0.967 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.904      ;
; -0.967 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.904      ;
; -0.967 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.904      ;
; -0.897 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.837      ;
; -0.897 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.837      ;
; -0.897 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.837      ;
; -0.897 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.837      ;
; -0.808 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.748      ;
; -0.808 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.748      ;
; -0.808 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.748      ;
; -0.806 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.746      ;
; -0.806 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.746      ;
; -0.806 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.746      ;
; -0.806 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.746      ;
; -0.795 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.735      ;
; -0.776 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.715      ;
; -0.776 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.715      ;
; -0.776 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.715      ;
; -0.776 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.715      ;
; -0.773 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.713      ;
; -0.773 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.713      ;
; -0.773 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.713      ;
; -0.773 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.713      ;
; -0.755 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.692      ;
; -0.755 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.692      ;
; -0.755 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.692      ;
; -0.738 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.679      ;
; -0.721 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.661      ;
; -0.697 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.638      ;
; -0.661 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.600      ;
; -0.661 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.600      ;
; -0.661 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.600      ;
; -0.634 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.575      ;
; -0.630 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 1.575      ;
; -0.626 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.567      ;
; -0.619 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.560      ;
; -0.612 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.553      ;
; -0.609 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.549      ;
; -0.592 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.528      ;
; -0.570 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.511      ;
; -0.544 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.484      ;
; -0.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.482      ;
; -0.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.482      ;
; -0.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.482      ;
; -0.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.482      ;
; -0.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.482      ;
; -0.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.482      ;
; -0.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.482      ;
; -0.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.482      ;
; -0.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.482      ;
; -0.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.482      ;
; -0.531 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.471      ;
; -0.470 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.411      ;
; -0.409 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.350      ;
; -0.407 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 1.345      ;
; -0.345 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.284      ;
; -0.265 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.207      ;
; -0.195 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.134      ;
; -0.183 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.052     ; 1.126      ;
; -0.144 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.085      ;
; -0.141 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.082      ;
; -0.127 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.068      ;
; -0.126 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.067      ;
; -0.126 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.067      ;
; -0.115 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.056      ;
; -0.109 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.049      ;
; -0.104 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.045      ;
; -0.095 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.036      ;
; -0.093 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.034      ;
; 0.062  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.879      ;
; 0.069  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.871      ;
; 0.079  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.862      ;
; 0.081  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.860      ;
; 0.082  ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.859      ;
; 0.173  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.767      ;
; 0.175  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.766      ;
; 0.183  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.758      ;
; 0.189  ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.751      ;
; 0.190  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.750      ;
; 0.191  ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.750      ;
; 0.191  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.750      ;
; 0.192  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.748      ;
; 0.192  ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.748      ;
; 0.192  ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.749      ;
; 0.193  ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.747      ;
; 0.195  ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.746      ;
; 0.195  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.746      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                                  ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.499 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.520      ; 1.730      ;
; -0.456 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.572      ; 1.705      ;
; -0.224 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.700      ; 1.881      ;
; -0.063 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.582      ; 1.827      ;
; -0.037 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.538      ; 1.766      ;
; -0.032 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.585      ; 1.912      ;
; 0.011  ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.585      ; 1.761      ;
; 0.017  ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.537      ; 1.702      ;
; 0.032  ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.536      ; 1.676      ;
; 0.097  ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.521      ; 1.726      ;
; 0.114  ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.663      ; 1.852      ;
; 0.180  ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.600      ; 1.720      ;
; 0.180  ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.601      ; 1.723      ;
; 0.187  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.530      ; 1.655      ;
; 0.188  ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.529      ; 1.636      ;
; 0.216  ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.618      ; 1.726      ;
; 0.250  ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.534      ; 1.601      ;
; 0.297  ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.534      ; 1.536      ;
; 0.325  ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.732      ; 1.846      ;
; 0.360  ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.529      ; 1.595      ;
; 0.379  ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.791      ; 1.851      ;
; 0.381  ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.733      ; 1.795      ;
; 0.389  ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.535      ; 1.579      ;
; 0.438  ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.790      ; 1.794      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                                   ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.376 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.008      ; 1.662      ;
; -0.339 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.750      ; 1.441      ;
; -0.315 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.751      ; 1.466      ;
; -0.310 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.954      ; 1.674      ;
; -0.307 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.009      ; 1.732      ;
; -0.286 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.745      ; 1.489      ;
; -0.283 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.750      ; 1.497      ;
; -0.270 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.952      ; 1.712      ;
; -0.249 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.745      ; 1.526      ;
; -0.243 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.748      ; 1.535      ;
; -0.241 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.789      ; 1.578      ;
; -0.234 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.832      ; 1.628      ;
; -0.231 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.754      ; 1.553      ;
; -0.220 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.814      ; 1.624      ;
; -0.207 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.815      ; 1.638      ;
; -0.197 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.756      ; 1.589      ;
; -0.176 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.756      ; 1.610      ;
; -0.170 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.798      ; 1.658      ;
; -0.160 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.912      ; 1.782      ;
; -0.160 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.739      ; 1.609      ;
; -0.148 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.874      ; 1.756      ;
; -0.128 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.738      ; 1.640      ;
; -0.099 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.795      ; 1.726      ;
; -0.028 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.798      ; 1.800      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.189 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.315      ;
; 0.194 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.997      ; 2.365      ;
; 0.202 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.328      ;
; 0.205 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.331      ;
; 0.218 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.382      ;
; 0.232 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.997      ; 2.403      ;
; 0.268 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.949      ; 2.391      ;
; 0.283 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.300      ; 2.757      ;
; 0.290 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.997      ; 2.461      ;
; 0.290 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.930      ; 2.394      ;
; 0.291 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.563      ;
; 0.292 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.997      ; 2.463      ;
; 0.293 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.930      ; 2.397      ;
; 0.300 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.464      ;
; 0.304 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.468      ;
; 0.307 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.424      ;
; 0.313 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.430      ;
; 0.315 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.441      ;
; 0.316 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.433      ;
; 0.321 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.447      ;
; 0.329 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.446      ;
; 0.333 ; SPI_slave:rec_spi_ports|rd_add               ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[0]            ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[1]            ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[2]            ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[3]            ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[4]            ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[5]            ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[6]            ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[7]            ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[8]            ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[9]            ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[10]           ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[11]           ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[12]           ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[13]           ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[14]           ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[15]           ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[16]           ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[17]           ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[18]           ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[19]           ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[20]           ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[21]           ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[22]           ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[23]           ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.335 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.930      ; 2.439      ;
; 0.345 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.364      ; 2.883      ;
; 0.347 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.930      ; 2.451      ;
; 0.347 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.930      ; 2.451      ;
; 0.351 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.477      ;
; 0.359 ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.542      ;
; 0.363 ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.546      ;
; 0.363 ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.544      ;
; 0.364 ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.545      ;
; 0.365 ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.546      ;
; 0.374 ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.556      ;
; 0.375 ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.375 ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.379 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.543      ;
; 0.417 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.543      ;
; 0.424 ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.108      ; 0.676      ;
; 0.487 ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.670      ;
; 0.490 ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.673      ;
; 0.490 ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.673      ;
; 0.490 ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.671      ;
; 0.491 ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.400      ; 0.535      ;
; 0.492 ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.400      ; 0.536      ;
; 0.500 ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.682      ;
; 0.501 ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.683      ;
; 0.503 ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.684      ;
; 0.505 ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.688      ;
; 0.529 ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.216      ; 0.889      ;
; 0.531 ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.006      ; 0.681      ;
; 0.595 ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.303      ; 0.542      ;
; 0.600 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.098      ; 2.372      ;
; 0.607 ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.296      ; 0.547      ;
; 0.608 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.300      ; 2.582      ;
; 0.618 ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.413      ; 0.675      ;
; 0.637 ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.820      ;
; 0.639 ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.413      ; 0.696      ;
; 0.641 ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.824      ;
; 0.657 ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.840      ;
; 0.665 ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.128      ; 0.937      ;
; 0.672 ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.400      ; 0.716      ;
; 0.673 ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.400      ; 0.717      ;
; 0.691 ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.872      ;
; 0.706 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.364      ; 2.744      ;
; 0.715 ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.518      ; 0.877      ;
; 0.751 ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.518      ; 0.913      ;
; 0.768 ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.303      ; 0.715      ;
; 0.768 ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.463      ; 0.875      ;
; 0.768 ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.463      ; 0.875      ;
; 0.779 ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.518      ; 0.941      ;
; 0.786 ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.968      ;
; 0.786 ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.451      ; 0.881      ;
; 0.794 ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.451      ; 0.889      ;
; 0.807 ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.463      ; 0.914      ;
; 0.809 ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.400      ; 0.853      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.358 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.542      ;
; 0.359 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.543      ;
; 0.361 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.543      ;
; 0.362 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.544      ;
; 0.362 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.544      ;
; 0.363 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.545      ;
; 0.363 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.545      ;
; 0.375 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.557      ;
; 0.380 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.562      ;
; 0.386 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.568      ;
; 0.478 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.301      ; 0.923      ;
; 0.483 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.665      ;
; 0.485 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.668      ;
; 0.488 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.672      ;
; 0.490 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.672      ;
; 0.495 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.678      ;
; 0.499 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.681      ;
; 0.500 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.684      ;
; 0.552 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.159      ;
; 0.571 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.753      ;
; 0.572 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.499      ; 0.715      ;
; 0.573 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.499      ; 0.716      ;
; 0.574 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.499      ; 0.717      ;
; 0.588 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.434      ; 3.196      ;
; 0.591 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.198      ;
; 0.598 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.434      ; 3.206      ;
; 0.612 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.796      ;
; 0.625 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.808      ;
; 0.625 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.808      ;
; 0.626 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.809      ;
; 0.633 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.434      ; 3.241      ;
; 0.658 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.840      ;
; 0.667 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.365      ; 3.206      ;
; 0.680 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.287      ;
; 0.689 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.510      ; 0.843      ;
; 0.694 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.483      ; 3.351      ;
; 0.694 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.510      ; 0.848      ;
; 0.696 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.510      ; 0.850      ;
; 0.697 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.483      ; 3.354      ;
; 0.697 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.483      ; 3.354      ;
; 0.698 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.374      ; 0.716      ;
; 0.699 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.434      ; 3.307      ;
; 0.699 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.483      ; 3.356      ;
; 0.699 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.510      ; 0.853      ;
; 0.701 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.510      ; 0.855      ;
; 0.703 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.499      ; 0.846      ;
; 0.710 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.374      ; 0.728      ;
; 0.718 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.483      ; 3.375      ;
; 0.719 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.434      ; 3.327      ;
; 0.724 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.291      ; 3.189      ;
; 0.726 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.291      ; 3.191      ;
; 0.729 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.374      ; 0.747      ;
; 0.730 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.374      ; 0.748      ;
; 0.730 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.374      ; 0.748      ;
; 0.743 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.350      ;
; 0.748 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.355      ;
; 0.749 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.394      ; 3.317      ;
; 0.763 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.394      ; 3.331      ;
; 0.767 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.394      ; 3.335      ;
; 0.769 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.394      ; 3.337      ;
; 0.771 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.394      ; 3.339      ;
; 0.775 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.382      ;
; 0.779 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.434      ; 3.387      ;
; 0.789 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.971      ;
; 0.795 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.977      ;
; 0.817 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.291      ; 3.282      ;
; 0.820 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.004      ;
; 0.829 ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.013      ;
; 0.863 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.159      ; 1.166      ;
; 0.870 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.148      ; 0.662      ;
; 0.875 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.482      ;
; 0.878 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.402      ; 0.924      ;
; 0.884 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.159      ; 1.187      ;
; 0.884 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.159      ; 1.187      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.638      ;
; 0.466 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.664      ;
; 0.466 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.664      ;
; 0.467 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.666      ;
; 0.468 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.667      ;
; 0.468 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.666      ;
; 0.468 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.666      ;
; 0.473 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.671      ;
; 0.484 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.682      ;
; 0.485 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.684      ;
; 0.592 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.790      ;
; 0.595 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.793      ;
; 0.600 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.799      ;
; 0.603 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.801      ;
; 0.614 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.812      ;
; 0.786 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.984      ;
; 0.788 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.986      ;
; 0.789 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.987      ;
; 0.796 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.994      ;
; 0.806 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.005      ;
; 0.807 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.005      ;
; 0.823 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.021      ;
; 0.826 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.024      ;
; 0.831 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.029      ;
; 0.842 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.040      ;
; 0.854 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.056      ; 1.054      ;
; 0.861 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.057      ;
; 0.946 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.145      ;
; 1.024 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.221      ;
; 1.078 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.274      ;
; 1.126 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.324      ;
; 1.159 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.357      ;
; 1.159 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.357      ;
; 1.159 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.357      ;
; 1.159 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.357      ;
; 1.159 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.357      ;
; 1.159 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.357      ;
; 1.159 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.357      ;
; 1.194 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.392      ;
; 1.210 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.409      ;
; 1.231 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.430      ;
; 1.278 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.472      ;
; 1.282 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.481      ;
; 1.291 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.489      ;
; 1.294 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.493      ;
; 1.297 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.496      ;
; 1.297 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.496      ;
; 1.297 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.496      ;
; 1.297 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.496      ;
; 1.297 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.496      ;
; 1.297 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.496      ;
; 1.297 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.496      ;
; 1.297 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.496      ;
; 1.297 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.496      ;
; 1.297 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.496      ;
; 1.300 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.499      ;
; 1.303 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.506      ;
; 1.318 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.516      ;
; 1.367 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.566      ;
; 1.374 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.573      ;
; 1.401 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.600      ;
; 1.438 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.634      ;
; 1.438 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.634      ;
; 1.438 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 1.634      ;
; 1.460 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.659      ;
; 1.513 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.707      ;
; 1.513 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.707      ;
; 1.513 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.707      ;
; 1.522 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.719      ;
; 1.522 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.719      ;
; 1.522 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.719      ;
; 1.522 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.719      ;
; 1.533 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.730      ;
; 1.533 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.730      ;
; 1.533 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.730      ;
; 1.533 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.730      ;
; 1.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.738      ;
; 1.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.738      ;
; 1.541 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.738      ;
; 1.548 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.746      ;
; 1.548 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.746      ;
; 1.548 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.746      ;
; 1.548 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.746      ;
; 1.614 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.812      ;
; 1.617 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.816      ;
; 1.623 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.821      ;
; 1.660 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.857      ;
; 1.660 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.857      ;
; 1.660 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.857      ;
; 1.660 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.857      ;
; 1.723 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.917      ;
; 1.723 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.917      ;
; 1.723 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.917      ;
; 1.747 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.051      ; 1.942      ;
; 1.747 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.051      ; 1.942      ;
; 1.747 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.051      ; 1.942      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                    ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.481 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.738      ; 2.249      ;
; 0.511 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.869      ; 2.410      ;
; 0.529 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.735      ; 2.294      ;
; 0.562 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.711      ; 2.303      ;
; 0.563 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.707      ; 2.300      ;
; 0.568 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.684      ; 2.282      ;
; 0.597 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.733      ; 2.360      ;
; 0.607 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.732      ; 2.369      ;
; 0.611 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.710      ; 2.351      ;
; 0.613 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.709      ; 2.352      ;
; 0.621 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.714      ; 2.365      ;
; 0.623 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.705      ; 2.358      ;
; 0.631 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.727      ; 2.388      ;
; 0.632 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.727      ; 2.389      ;
; 0.640 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.662      ; 2.332      ;
; 0.649 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.683      ; 2.362      ;
; 0.657 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.673      ; 2.360      ;
; 0.658 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.710      ; 2.398      ;
; 0.662 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.738      ; 2.430      ;
; 0.669 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.732      ; 2.431      ;
; 0.684 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.691      ; 2.405      ;
; 0.695 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.693      ; 2.418      ;
; 0.720 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.684      ; 2.434      ;
; 0.774 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.738      ; 2.542      ;
; 0.871 ; I2S:i2s_ports|r_sr_in[10]          ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.315      ; 0.726      ;
; 0.913 ; I2S:i2s_ports|r_sr_in[20]          ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.277      ; 0.730      ;
; 0.926 ; I2S:i2s_ports|r_sr_in[19]          ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.366      ; 0.832      ;
; 0.927 ; I2S:i2s_ports|r_sr_in[18]          ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.366      ; 0.833      ;
; 0.944 ; I2S:i2s_ports|r_sr_in[9]           ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.348      ; 0.832      ;
; 0.947 ; I2S:i2s_ports|r_sr_in[8]           ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.343      ; 0.830      ;
; 1.084 ; I2S:i2s_ports|r_sr_in[1]           ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.206      ; 0.830      ;
; 1.085 ; I2S:i2s_ports|r_sr_in[15]          ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.105      ; 0.730      ;
; 1.108 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.268      ; 1.406      ;
; 1.111 ; I2S:i2s_ports|r_sr_in[14]          ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.075      ; 0.726      ;
; 1.115 ; I2S:i2s_ports|r_sr_in[6]           ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.174      ; 0.829      ;
; 1.117 ; I2S:i2s_ports|r_sr_in[7]           ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.070      ; 0.727      ;
; 1.118 ; I2S:i2s_ports|r_sr_in[5]           ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.172      ; 0.830      ;
; 1.120 ; I2S:i2s_ports|r_sr_in[4]           ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.169      ; 0.829      ;
; 1.129 ; I2S:i2s_ports|r_sr_in[3]           ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.058      ; 0.727      ;
; 1.150 ; I2S:i2s_ports|r_sr_in[17]          ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.139      ; 0.829      ;
; 1.166 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.301      ; 1.497      ;
; 1.169 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.296      ; 1.495      ;
; 1.169 ; I2S:i2s_ports|r_sr_in[16]          ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.161      ; 0.870      ;
; 1.173 ; I2S:i2s_ports|r_sr_in[0]           ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.117      ; 0.830      ;
; 1.175 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.056      ; 1.261      ;
; 1.186 ; I2S:i2s_ports|r_sr_in[2]           ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.115      ; 0.841      ;
; 1.188 ; I2S:i2s_ports|r_sr_in[12]          ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.120      ; 0.848      ;
; 1.215 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.115      ; 1.360      ;
; 1.230 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.161      ; 1.421      ;
; 1.232 ; I2S:i2s_ports|r_sr_in[23]          ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.035     ; 0.737      ;
; 1.278 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.059      ; 1.367      ;
; 1.279 ; I2S:i2s_ports|r_sr_in[22]          ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.031      ; 0.850      ;
; 1.285 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.013      ; 1.328      ;
; 1.302 ; I2S:i2s_ports|r_sr_in[21]          ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.003      ; 0.845      ;
; 1.318 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.072      ; 1.420      ;
; 1.326 ; I2S:i2s_ports|r_sr_in[11]          ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.102      ; 0.968      ;
; 1.329 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.070      ; 1.429      ;
; 1.351 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.129      ; 1.510      ;
; 1.359 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.127      ; 1.516      ;
; 1.360 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.124      ; 1.514      ;
; 1.369 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.025      ; 1.424      ;
; 1.370 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.320      ; 1.720      ;
; 1.388 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.231      ; 1.649      ;
; 1.393 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.320      ; 1.743      ;
; 1.427 ; I2S:i2s_ports|l_sr_in[14]          ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.075      ; 1.042      ;
; 1.456 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.161      ; 1.647      ;
; 1.457 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.027      ; 1.514      ;
; 1.461 ; I2S:i2s_ports|l_sr_in[20]          ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.276      ; 1.277      ;
; 1.469 ; I2S:i2s_ports|r_sr_in[13]          ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.075      ; 1.084      ;
; 1.482 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.013      ; 1.525      ;
; 1.488 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.231      ; 1.749      ;
; 1.490 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.129      ; 1.649      ;
; 1.490 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.268      ; 1.788      ;
; 1.493 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.080     ; 1.443      ;
; 1.498 ; I2S:i2s_ports|l_sr_in[23]          ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; -0.500       ; -0.035     ; 1.003      ;
; 1.501 ; I2S:i2s_ports|l_sr_in[3]           ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.057      ; 1.098      ;
; 1.506 ; I2S:i2s_ports|l_sr_in[10]          ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.312      ; 1.358      ;
; 1.511 ; I2S:i2s_ports|l_sr_in[6]           ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.173      ; 1.224      ;
; 1.518 ; I2S:i2s_ports|l_sr_in[13]          ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.075      ; 1.133      ;
; 1.525 ; I2S:i2s_ports|l_sr_in[1]           ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.205      ; 1.270      ;
; 1.531 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.320      ; 1.881      ;
; 1.548 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.027      ; 1.605      ;
; 1.548 ; I2S:i2s_ports|l_sr_in[18]          ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.364      ; 1.452      ;
; 1.549 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.027      ; 1.606      ;
; 1.557 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.070      ; 1.657      ;
; 1.558 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.014     ; 1.574      ;
; 1.562 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.072      ; 1.664      ;
; 1.565 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.301      ; 1.896      ;
; 1.577 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.115      ; 1.722      ;
; 1.577 ; I2S:i2s_ports|l_sr_in[2]           ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.114      ; 1.231      ;
; 1.578 ; I2S:i2s_ports|l_sr_in[0]           ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.116      ; 1.234      ;
; 1.589 ; I2S:i2s_ports|l_sr_in[9]           ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.345      ; 1.474      ;
; 1.591 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.042     ; 1.579      ;
; 1.598 ; I2S:i2s_ports|l_sr_in[16]          ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.159      ; 1.297      ;
; 1.606 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.296      ; 1.932      ;
; 1.614 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.059      ; 1.703      ;
; 1.615 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.093      ; 1.738      ;
; 1.615 ; I2S:i2s_ports|l_sr_in[8]           ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.340      ; 1.495      ;
; 1.617 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.056      ; 1.703      ;
; 1.626 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.072      ; 1.728      ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.400 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.306      ; 4.191      ;
; -1.400 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.306      ; 4.191      ;
; -1.400 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.306      ; 4.191      ;
; -1.400 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.306      ; 4.191      ;
; -1.400 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.306      ; 4.191      ;
; -1.400 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.306      ; 4.191      ;
; -1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.344      ; 4.204      ;
; -1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.344      ; 4.204      ;
; -1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.344      ; 4.204      ;
; -1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.344      ; 4.204      ;
; -1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.344      ; 4.204      ;
; -1.375 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.344      ; 4.204      ;
; -1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.344      ; 4.192      ;
; -1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.344      ; 4.192      ;
; -1.363 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.344      ; 4.192      ;
; -1.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.343      ; 4.185      ;
; -1.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.343      ; 4.185      ;
; -1.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.343      ; 4.185      ;
; -1.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.343      ; 4.185      ;
; -1.307 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.392      ; 4.184      ;
; -1.307 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.392      ; 4.184      ;
; -1.307 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.392      ; 4.184      ;
; -1.307 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.392      ; 4.184      ;
; -1.307 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.392      ; 4.184      ;
; -1.040 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.061      ; 3.586      ;
; -1.040 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.061      ; 3.586      ;
; -1.040 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.061      ; 3.586      ;
; -1.040 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.061      ; 3.586      ;
; -1.040 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.061      ; 3.586      ;
; -0.909 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.877      ; 3.271      ;
; -0.909 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.877      ; 3.271      ;
; -0.909 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.877      ; 3.271      ;
; -0.909 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.877      ; 3.271      ;
; -0.909 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.877      ; 3.271      ;
; -0.909 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.877      ; 3.271      ;
; -0.890 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.856      ; 3.231      ;
; -0.890 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.856      ; 3.231      ;
; -0.890 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.856      ; 3.231      ;
; -0.890 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.856      ; 3.231      ;
; -0.890 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.856      ; 3.231      ;
; -0.890 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.856      ; 3.231      ;
; -0.890 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.856      ; 3.231      ;
; -0.890 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.856      ; 3.231      ;
; -0.810 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.306      ; 4.101      ;
; -0.810 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.306      ; 4.101      ;
; -0.810 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.306      ; 4.101      ;
; -0.810 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.306      ; 4.101      ;
; -0.810 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.306      ; 4.101      ;
; -0.810 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.306      ; 4.101      ;
; -0.785 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.344      ; 4.114      ;
; -0.785 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.344      ; 4.114      ;
; -0.785 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.344      ; 4.114      ;
; -0.785 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.344      ; 4.114      ;
; -0.785 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.344      ; 4.114      ;
; -0.785 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.344      ; 4.114      ;
; -0.775 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.344      ; 4.104      ;
; -0.775 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.344      ; 4.104      ;
; -0.775 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.344      ; 4.104      ;
; -0.768 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.343      ; 4.096      ;
; -0.768 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.343      ; 4.096      ;
; -0.768 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.343      ; 4.096      ;
; -0.768 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.343      ; 4.096      ;
; -0.748 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.143      ; 3.376      ;
; -0.719 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.392      ; 4.096      ;
; -0.719 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.392      ; 4.096      ;
; -0.719 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.392      ; 4.096      ;
; -0.719 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.392      ; 4.096      ;
; -0.719 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.392      ; 4.096      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 3.211      ;
; -0.517 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.214      ; 3.216      ;
; -0.488 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.214      ; 3.187      ;
; -0.445 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.214      ; 3.144      ;
; -0.264 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.061      ; 3.310      ;
; -0.264 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.061      ; 3.310      ;
; -0.264 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.061      ; 3.310      ;
; -0.264 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.061      ; 3.310      ;
; -0.264 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.061      ; 3.310      ;
; -0.168 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.214      ; 3.367      ;
; -0.158 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.877      ; 3.020      ;
; -0.158 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.877      ; 3.020      ;
; -0.158 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.877      ; 3.020      ;
; -0.158 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.877      ; 3.020      ;
; -0.158 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.877      ; 3.020      ;
; -0.158 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.877      ; 3.020      ;
; -0.152 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.856      ; 2.993      ;
; -0.152 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.856      ; 2.993      ;
; -0.152 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.856      ; 2.993      ;
; -0.152 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.856      ; 2.993      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.285      ; 3.068      ;
; -0.204 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.224      ; 2.913      ;
; -0.186 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.030      ; 2.701      ;
; -0.167 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.883      ; 2.535      ;
; -0.167 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.883      ; 2.535      ;
; -0.167 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.883      ; 2.535      ;
; -0.167 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.883      ; 2.535      ;
; -0.167 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.883      ; 2.535      ;
; -0.167 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.883      ; 2.535      ;
; -0.167 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.883      ; 2.535      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.872      ; 2.434      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.872      ; 2.434      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.872      ; 2.434      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.872      ; 2.434      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.872      ; 2.434      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.872      ; 2.434      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.872      ; 2.434      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.872      ; 2.434      ;
; -0.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.872      ; 2.434      ;
; -0.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.925      ; 2.455      ;
; -0.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.925      ; 2.455      ;
; -0.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.925      ; 2.455      ;
; -0.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.925      ; 2.455      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.929      ; 2.437      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.929      ; 2.437      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.929      ; 2.437      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.929      ; 2.437      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.929      ; 2.437      ;
; 0.008  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.399      ;
; 0.008  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.399      ;
; 0.008  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.399      ;
; 0.008  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.399      ;
; 0.008  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.922      ; 2.399      ;
; 0.035  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.949      ; 2.399      ;
; 0.042  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.874      ; 2.317      ;
; 0.042  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.874      ; 2.317      ;
; 0.042  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.874      ; 2.317      ;
; 0.042  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.874      ; 2.317      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.919      ; 2.352      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.919      ; 2.352      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.919      ; 2.352      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.919      ; 2.352      ;
; 0.079  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.285      ; 3.191      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.940      ; 2.338      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.940      ; 2.338      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.940      ; 2.338      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.940      ; 2.338      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.940      ; 2.338      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.940      ; 2.338      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.940      ; 2.338      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.940      ; 2.338      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.940      ; 2.338      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.940      ; 2.338      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.940      ; 2.338      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.940      ; 2.338      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.862      ; 2.260      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.862      ; 2.260      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.862      ; 2.260      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.862      ; 2.260      ;
; 0.087  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.862      ; 2.260      ;
; 0.095  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.077      ; 2.467      ;
; 0.147  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.224      ; 3.062      ;
; 0.159  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.030      ; 2.856      ;
; 0.481  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.883      ; 2.387      ;
; 0.481  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.883      ; 2.387      ;
; 0.481  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.883      ; 2.387      ;
; 0.481  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.883      ; 2.387      ;
; 0.481  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.883      ; 2.387      ;
; 0.481  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.883      ; 2.387      ;
; 0.481  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.883      ; 2.387      ;
; 0.592  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.925      ; 2.318      ;
; 0.592  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.925      ; 2.318      ;
; 0.592  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.925      ; 2.318      ;
; 0.592  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.925      ; 2.318      ;
; 0.594  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.872      ; 2.263      ;
; 0.594  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.872      ; 2.263      ;
; 0.594  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.872      ; 2.263      ;
; 0.594  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.872      ; 2.263      ;
; 0.594  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.872      ; 2.263      ;
; 0.594  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.872      ; 2.263      ;
; 0.594  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.872      ; 2.263      ;
; 0.594  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.872      ; 2.263      ;
; 0.594  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.872      ; 2.263      ;
; 0.641  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.266      ;
; 0.641  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.266      ;
; 0.641  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.266      ;
; 0.641  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.266      ;
; 0.641  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.922      ; 2.266      ;
; 0.653  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.929      ; 2.261      ;
; 0.653  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.929      ; 2.261      ;
; 0.653  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.929      ; 2.261      ;
; 0.653  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.929      ; 2.261      ;
; 0.653  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.929      ; 2.261      ;
; 0.668  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.949      ; 2.266      ;
; 0.671  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.919      ; 2.233      ;
; 0.671  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.919      ; 2.233      ;
; 0.671  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.919      ; 2.233      ;
; 0.671  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.919      ; 2.233      ;
; 0.703  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.874      ; 2.156      ;
; 0.703  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.874      ; 2.156      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rec_sclk'                                                                                                ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.012      ; 2.098      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.012      ; 2.098      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.012      ; 2.098      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.012      ; 2.098      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.012      ; 2.098      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.012      ; 2.098      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.012      ; 2.098      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.012      ; 2.098      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.012      ; 2.098      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.012      ; 2.098      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.012      ; 2.098      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.012      ; 2.098      ;
; -0.080 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.154      ; 2.248      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.930      ; 2.032      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.930      ; 2.032      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.930      ; 2.032      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.930      ; 2.032      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.930      ; 2.032      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.086      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.086      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.086      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.943      ; 2.086      ;
; -0.004 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.160      ;
; -0.004 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.160      ;
; -0.004 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.160      ;
; -0.004 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.990      ; 2.160      ;
; -0.004 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.021      ; 2.191      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.000      ; 2.187      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.000      ; 2.187      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.000      ; 2.187      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.000      ; 2.187      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.000      ; 2.187      ;
; 0.024  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.191      ;
; 0.024  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.191      ;
; 0.024  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.191      ;
; 0.024  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.191      ;
; 0.024  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.993      ; 2.191      ;
; 0.071  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.997      ; 2.242      ;
; 0.071  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.997      ; 2.242      ;
; 0.071  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.997      ; 2.242      ;
; 0.071  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.997      ; 2.242      ;
; 0.074  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.941      ; 2.189      ;
; 0.074  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.941      ; 2.189      ;
; 0.074  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.941      ; 2.189      ;
; 0.074  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.941      ; 2.189      ;
; 0.074  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.941      ; 2.189      ;
; 0.074  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.941      ; 2.189      ;
; 0.074  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.941      ; 2.189      ;
; 0.074  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.941      ; 2.189      ;
; 0.074  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.941      ; 2.189      ;
; 0.182  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.308      ;
; 0.182  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.308      ;
; 0.182  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.308      ;
; 0.182  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.308      ;
; 0.182  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.308      ;
; 0.182  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.308      ;
; 0.182  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.952      ; 2.308      ;
; 0.404  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.676      ;
; 0.408  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.300      ; 2.882      ;
; 0.453  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.364      ; 2.991      ;
; 0.559  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.154      ; 2.387      ;
; 0.578  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.012      ; 2.264      ;
; 0.578  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.012      ; 2.264      ;
; 0.578  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.012      ; 2.264      ;
; 0.578  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.012      ; 2.264      ;
; 0.578  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.012      ; 2.264      ;
; 0.578  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.012      ; 2.264      ;
; 0.578  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.012      ; 2.264      ;
; 0.578  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.012      ; 2.264      ;
; 0.578  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.012      ; 2.264      ;
; 0.578  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.012      ; 2.264      ;
; 0.578  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.012      ; 2.264      ;
; 0.578  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.012      ; 2.264      ;
; 0.584  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.930      ; 2.188      ;
; 0.584  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.930      ; 2.188      ;
; 0.584  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.930      ; 2.188      ;
; 0.584  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.930      ; 2.188      ;
; 0.584  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.930      ; 2.188      ;
; 0.613  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.990      ; 2.277      ;
; 0.613  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.990      ; 2.277      ;
; 0.613  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.990      ; 2.277      ;
; 0.613  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.990      ; 2.277      ;
; 0.627  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.943      ; 2.244      ;
; 0.627  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.943      ; 2.244      ;
; 0.627  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.943      ; 2.244      ;
; 0.627  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.943      ; 2.244      ;
; 0.627  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.021      ; 2.322      ;
; 0.655  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.993      ; 2.322      ;
; 0.655  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.993      ; 2.322      ;
; 0.655  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.993      ; 2.322      ;
; 0.655  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.993      ; 2.322      ;
; 0.655  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.993      ; 2.322      ;
; 0.684  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.000      ; 2.358      ;
; 0.684  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.000      ; 2.358      ;
; 0.684  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.000      ; 2.358      ;
; 0.684  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.000      ; 2.358      ;
; 0.684  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.000      ; 2.358      ;
; 0.705  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.997      ; 2.376      ;
; 0.705  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.997      ; 2.376      ;
; 0.705  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.997      ; 2.376      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.860      ;
; 0.562 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.291      ; 3.027      ;
; 0.646 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.224      ; 3.044      ;
; 0.729 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.291      ; 3.194      ;
; 0.759 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.291      ; 3.224      ;
; 0.788 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.926      ; 2.888      ;
; 0.788 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.926      ; 2.888      ;
; 0.788 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.926      ; 2.888      ;
; 0.788 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.926      ; 2.888      ;
; 0.788 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.926      ; 2.888      ;
; 0.788 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.926      ; 2.888      ;
; 0.788 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.926      ; 2.888      ;
; 0.788 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.926      ; 2.888      ;
; 0.793 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.947      ; 2.914      ;
; 0.793 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.947      ; 2.914      ;
; 0.793 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.947      ; 2.914      ;
; 0.793 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.947      ; 2.914      ;
; 0.793 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.947      ; 2.914      ;
; 0.793 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.947      ; 2.914      ;
; 0.880 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.139      ; 3.193      ;
; 0.880 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.139      ; 3.193      ;
; 0.880 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.139      ; 3.193      ;
; 0.880 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.139      ; 3.193      ;
; 0.880 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.139      ; 3.193      ;
; 0.946 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.291      ; 2.911      ;
; 1.074 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.291      ; 3.039      ;
; 1.100 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.291      ; 3.065      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.255 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.101      ;
; 1.291 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.483      ; 3.948      ;
; 1.291 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.483      ; 3.948      ;
; 1.291 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.483      ; 3.948      ;
; 1.291 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.483      ; 3.948      ;
; 1.291 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.483      ; 3.948      ;
; 1.341 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.948      ;
; 1.341 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.948      ;
; 1.341 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.948      ;
; 1.341 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.948      ;
; 1.348 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.955      ;
; 1.348 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.955      ;
; 1.348 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.433      ; 3.955      ;
; 1.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.434      ; 3.965      ;
; 1.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.434      ; 3.965      ;
; 1.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.434      ; 3.965      ;
; 1.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.434      ; 3.965      ;
; 1.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.434      ; 3.965      ;
; 1.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.434      ; 3.965      ;
; 1.360 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.224      ; 3.258      ;
; 1.384 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.394      ; 3.952      ;
; 1.384 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.394      ; 3.952      ;
; 1.384 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.394      ; 3.952      ;
; 1.384 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.394      ; 3.952      ;
; 1.384 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.394      ; 3.952      ;
; 1.384 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.394      ; 3.952      ;
; 1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.926      ; 3.119      ;
; 1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.926      ; 3.119      ;
; 1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.926      ; 3.119      ;
; 1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.926      ; 3.119      ;
; 1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.926      ; 3.119      ;
; 1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.926      ; 3.119      ;
; 1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.926      ; 3.119      ;
; 1.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.926      ; 3.119      ;
; 1.537 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.947      ; 3.158      ;
; 1.537 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.947      ; 3.158      ;
; 1.537 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.947      ; 3.158      ;
; 1.537 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.947      ; 3.158      ;
; 1.537 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.947      ; 3.158      ;
; 1.537 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.947      ; 3.158      ;
; 1.647 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.139      ; 3.460      ;
; 1.647 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.139      ; 3.460      ;
; 1.647 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.139      ; 3.460      ;
; 1.647 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.139      ; 3.460      ;
; 1.647 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.139      ; 3.460      ;
; 1.879 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.483      ; 4.036      ;
; 1.879 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.483      ; 4.036      ;
; 1.879 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.483      ; 4.036      ;
; 1.879 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.483      ; 4.036      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|datac           ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datac           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datac           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datac           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datac           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datac          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datac         ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datac         ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datac          ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|dataa         ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|dataa         ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|datab         ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|datab         ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datab          ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datab          ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|datab         ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|datab         ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datab         ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|datac         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datac         ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|datac         ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datac          ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|dataa         ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datab          ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datab          ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datab          ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|dataa          ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datad          ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datad          ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|dataa          ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datac            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 3.020 ; 3.422 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.445 ; 1.585 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.613 ; 2.937 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.449 ; 3.856 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.413 ; 2.776 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.301 ; 2.648 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 1.871 ; 2.225 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 1.834 ; 2.260 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 1.818 ; 2.199 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.267 ; 2.633 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 1.683 ; 2.041 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 1.997 ; 2.356 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 1.583 ; 1.912 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 1.916 ; 2.275 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.026 ; 2.414 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 1.827 ; 2.161 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 1.552 ; 1.885 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 1.895 ; 2.259 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.119 ; 2.448 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 1.430 ; 1.817 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 1.607 ; 2.045 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 1.741 ; 2.108 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 1.399 ; 1.780 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 1.984 ; 2.391 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 1.697 ; 2.061 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.175 ; 2.538 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.109 ; 2.531 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.301 ; 2.619 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.266 ; 2.648 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.041 ; 2.397 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 2.966 ; 3.363 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 2.898 ; 3.224 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 2.933 ; 3.333 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.233 ; 1.377 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.405 ; 2.725 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.360 ; 3.769 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.334 ; 2.697 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 2.754 ; 3.155 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.713 ; 1.035 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.330 ; 0.675 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.041 ; 0.403 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.280 ; 0.624 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.713 ; 1.035 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.243 ; 0.586 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.435 ; 0.767 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.224 ; 0.557 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.563 ; 0.904 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.552 ; 0.905 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.529 ; 0.862 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.234 ; 0.578 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.544 ; 0.889 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.363 ; 0.717 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.047 ; 0.403 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.052 ; 0.408 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.277 ; 0.622 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.006 ; 0.365 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.435 ; 0.765 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.219 ; 0.568 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.337 ; 0.652 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.513 ; 0.910 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.584 ; 0.905 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.676 ; 1.012 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.026 ; 0.380 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.990 ; 2.377 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.694 ; 2.068 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 3.021 ; 3.369 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 3.220 ; 3.663 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.937 ; 1.054 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.367 ; 3.770 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.580 ; 2.951 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.769 ; 3.127 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.034 ; 3.324 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 3.063 ; 3.493 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.584 ; 0.769 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.130 ; 3.513 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.410 ; 2.794 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.510 ; 2.772 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -2.538 ; -2.931 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.582 ; -0.694 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.166 ; -2.469 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.953 ; -3.349 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.956 ; -2.294 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.007 ; -1.351 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.437 ; -1.763 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.405 ; -1.797 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.388 ; -1.737 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.818 ; -2.154 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.299 ; -1.638 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.495 ; -1.838 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.205 ; -1.516 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.521 ; -1.859 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.587 ; -1.942 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.438 ; -1.752 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.172 ; -1.487 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.501 ; -1.845 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.725 ; -2.041 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.036 ; -1.386 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.159 ; -1.554 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.293 ; -1.654 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.007 ; -1.351 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.527 ; -1.884 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.256 ; -1.605 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.700 ; -2.020 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.709 ; -2.109 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.826 ; -2.140 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.819 ; -2.170 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.514 ; -1.831 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.043 ; -2.400 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -1.157 ; -1.553 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -2.427 ; -2.828 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.589 ; -0.754 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.998 ; -2.327 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.850 ; -3.238 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.905 ; -2.249 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.132 ; -2.521 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.860  ; 0.513  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.610  ; 0.280  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.801  ; 0.456  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.641  ; 0.305  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.114  ; -0.192 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.566  ; 0.239  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.394  ; 0.079  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.595  ; 0.280  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.379  ; 0.046  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.386  ; 0.042  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.289  ; -0.026 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.576  ; 0.247  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.391  ; 0.054  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.562  ; 0.223  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.752  ; 0.414  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.860  ; 0.513  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.650  ; 0.312  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.791  ; 0.451  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.496  ; 0.173  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.610  ; 0.280  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.514  ; 0.214  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.353  ; -0.026 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.282  ; -0.022 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.151  ; -0.170 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.778  ; 0.439  ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -1.623 ; -2.006 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -1.360 ; -1.725 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -2.056 ; -2.409 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -2.824 ; -3.259 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.219 ; -0.352 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.969 ; -3.358 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.206 ; -2.551 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.396 ; -2.739 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -1.000 ; -1.332 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -2.621 ; -3.060 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.130 ; -0.313 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.721 ; -3.103 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.007 ; -2.348 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.113 ; -2.366 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 5.564 ; 5.515 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 6.085 ; 5.971 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 6.187 ; 6.053 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 5.789 ; 5.691 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 5.814 ; 5.515 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.708 ; 5.502 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.675 ; 5.614 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.282 ; 5.250 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 5.814 ; 5.515 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.708 ; 5.502 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.675 ; 5.614 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.282 ; 5.250 ; Fall       ; ecg_ss_n        ;
; rec_miso         ; rec_sclk   ; 4.980 ; 4.962 ; Rise       ; rec_sclk        ;
; rec_ch1          ; rec_sclk   ; 5.478 ; 5.412 ; Fall       ; rec_sclk        ;
; rec_ch2          ; rec_sclk   ; 5.803 ; 5.699 ; Fall       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 5.607 ; 5.586 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 7.487 ; 7.538 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 7.324 ; 7.324 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 5.762 ; 5.506 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 4.812 ; 4.699 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 6.463 ; 6.447 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 6.082 ; 6.032 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 5.762 ; 5.506 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 4.812 ; 4.699 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 6.463 ; 6.447 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 8.699 ; 8.788 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 6.527 ; 6.454 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 7.430 ; 7.398 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 6.821 ; 6.763 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 7.869 ; 7.735 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 7.142 ; 7.043 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 6.835 ; 6.745 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 6.951 ; 6.924 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 6.783 ; 6.707 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 8.212 ; 8.224 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 6.548 ; 6.472 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 7.731 ; 7.636 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 6.901 ; 6.797 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 6.772 ; 6.681 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 7.220 ; 7.193 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 6.549 ; 6.481 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 7.017 ; 6.908 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 6.755 ; 6.664 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 6.803 ; 6.728 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 7.084 ; 7.018 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 6.595 ; 6.516 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 6.628 ; 6.576 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 8.699 ; 8.788 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 7.322 ; 7.250 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 7.163 ; 7.108 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 6.082 ; 6.032 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 5.438 ; 5.390 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 5.900 ; 5.759 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 6.009 ; 5.885 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 5.610 ; 5.492 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 5.691 ; 5.400 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.353 ; 5.321 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.478 ; 5.249 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.110 ; 4.929 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 5.691 ; 5.400 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.353 ; 5.321 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.478 ; 5.249 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.110 ; 4.929 ; Fall       ; ecg_ss_n        ;
; rec_miso         ; rec_sclk   ; 4.881 ; 4.862 ; Rise       ; rec_sclk        ;
; rec_ch1          ; rec_sclk   ; 5.366 ; 5.301 ; Fall       ; rec_sclk        ;
; rec_ch2          ; rec_sclk   ; 5.678 ; 5.576 ; Fall       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 5.439 ; 5.395 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 7.322 ; 7.344 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 7.135 ; 7.104 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 5.643 ; 5.393 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 4.478 ; 4.545 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 6.139 ; 6.253 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 5.740 ; 5.780 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 5.643 ; 5.393 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 4.478 ; 4.545 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 6.139 ; 6.253 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 6.382 ; 6.310 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 6.382 ; 6.310 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 7.249 ; 7.215 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 6.663 ; 6.605 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 7.670 ; 7.539 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 6.972 ; 6.874 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 6.676 ; 6.587 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 6.796 ; 6.769 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 6.629 ; 6.555 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 8.050 ; 8.064 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 6.402 ; 6.326 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 7.536 ; 7.444 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 6.740 ; 6.638 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 6.616 ; 6.527 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 7.047 ; 7.019 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 6.402 ; 6.335 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 6.855 ; 6.749 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 6.600 ; 6.510 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 6.646 ; 6.572 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 6.924 ; 6.861 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 6.448 ; 6.370 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 6.479 ; 6.426 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 8.520 ; 8.610 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 7.151 ; 7.081 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 7.000 ; 6.947 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 5.740 ; 5.780 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 7.338 ; 7.838 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 6.736 ;       ;       ; 6.928 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.865 ;       ;       ; 8.174 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.413 ;       ;       ; 6.627 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.015 ; 6.957 ; 7.486 ; 7.280 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.119 ; 7.030 ; 7.517 ; 7.392 ;
; ecg_tx_load_en   ; ecg_trdy    ; 6.758 ; 6.550 ; 7.060 ; 7.028 ;
; i2s_lrclk        ; i2s_l_ready ; 5.487 ;       ;       ; 5.797 ;
; i2s_lrclk        ; i2s_r_ready ;       ; 5.480 ; 5.786 ;       ;
; rec_rx_req       ; rec_rrdy    ;       ; 8.857 ; 9.269 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.253 ;       ;       ; 7.591 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.186 ;       ;       ; 8.588 ;
; rec_st_load_trdy ; rec_trdy    ; 7.823 ;       ;       ; 8.105 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 7.087 ; 7.575 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 6.572 ;       ;       ; 6.763 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.597 ;       ;       ; 7.898 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.242 ;       ;       ; 6.450 ;
; ecg_tx_load_en   ; ecg_roe     ; 6.814 ; 6.782 ; 7.300 ; 7.097 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 6.939 ; 6.792 ; 7.268 ; 7.206 ;
; ecg_tx_load_en   ; ecg_trdy    ; 6.571 ; 6.390 ; 6.890 ; 6.852 ;
; i2s_lrclk        ; i2s_l_ready ; 5.373 ;       ;       ; 5.675 ;
; i2s_lrclk        ; i2s_r_ready ;       ; 5.366 ; 5.664 ;       ;
; rec_rx_req       ; rec_rrdy    ;       ; 8.662 ; 9.061 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.069 ;       ;       ; 7.399 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.008 ;       ;       ; 8.389 ;
; rec_st_load_trdy ; rec_trdy    ; 7.617 ;       ;       ; 7.891 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.444 ; 5.446 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.993 ; 4.995 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.937 ; 4.937 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.506 ; 4.506 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.412     ; 5.412     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.996     ; 4.996     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.904     ; 5.005     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.507     ; 4.608     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; rec_sclk ; -2.816 ; -70.266        ;
; rec_ss_n ; -2.025 ; -42.105        ;
; ecg_sclk ; -1.865 ; -44.479        ;
; i2s_clk  ; -0.340 ; -5.881         ;
; ecg_ss_n ; 0.019  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; ecg_ss_n ; -0.367 ; -6.655        ;
; rec_sclk ; 0.080  ; 0.000         ;
; rec_ss_n ; 0.129  ; 0.000         ;
; ecg_sclk ; 0.159  ; 0.000         ;
; i2s_clk  ; 0.262  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.173 ; -52.684           ;
; rec_sclk ; -0.287 ; -10.169           ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; rec_sclk ; -0.049 ; -1.168           ;
; ecg_sclk ; 0.333  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; rec_sclk ; -3.000 ; -103.264                     ;
; ecg_sclk ; -3.000 ; -102.637                     ;
; i2s_clk  ; -3.000 ; -57.900                      ;
; ecg_ss_n ; -3.000 ; -3.253                       ;
; rec_ss_n ; -3.000 ; -3.227                       ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.816 ; SPI_slave:ecg_spi_ports|rx_data[23]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.918     ; 1.375      ;
; -2.779 ; SPI_slave:ecg_spi_ports|rx_data[23]    ; SPI_slave:rec_spi_ports|miso~reg0            ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.900     ; 1.356      ;
; -2.749 ; SPI_slave:ecg_spi_ports|rx_data[22]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.902     ; 1.324      ;
; -2.665 ; SPI_slave:ecg_spi_ports|rx_data[5]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.810     ; 1.332      ;
; -2.658 ; SPI_slave:ecg_spi_ports|rx_data[2]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.844     ; 1.291      ;
; -2.632 ; SPI_slave:ecg_spi_ports|rx_data[17]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.780     ; 1.329      ;
; -2.625 ; SPI_slave:ecg_spi_ports|rx_data[19]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.789     ; 1.313      ;
; -2.624 ; SPI_slave:ecg_spi_ports|rx_data[11]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.815     ; 1.286      ;
; -2.616 ; SPI_slave:ecg_spi_ports|rx_data[10]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.798     ; 1.295      ;
; -2.591 ; SPI_slave:ecg_spi_ports|rx_data[1]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.845     ; 1.223      ;
; -2.581 ; SPI_slave:ecg_spi_ports|rx_data[4]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.807     ; 1.251      ;
; -2.577 ; SPI_slave:ecg_spi_ports|rx_data[16]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.820     ; 1.234      ;
; -2.571 ; SPI_slave:ecg_spi_ports|rx_data[15]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.823     ; 1.225      ;
; -2.543 ; SPI_slave:ecg_spi_ports|rx_data[21]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.883     ; 1.137      ;
; -2.539 ; SPI_slave:ecg_spi_ports|rx_data[7]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.816     ; 1.200      ;
; -2.520 ; SPI_slave:ecg_spi_ports|rx_data[8]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.818     ; 1.179      ;
; -2.512 ; SPI_slave:ecg_spi_ports|rx_data[13]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.818     ; 1.171      ;
; -2.503 ; SPI_slave:ecg_spi_ports|rx_data[9]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.816     ; 1.164      ;
; -2.496 ; SPI_slave:ecg_spi_ports|rx_data[12]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.801     ; 1.172      ;
; -2.457 ; SPI_slave:ecg_spi_ports|rx_data[3]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.845     ; 1.089      ;
; -2.455 ; SPI_slave:ecg_spi_ports|rx_data[18]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.791     ; 1.141      ;
; -2.444 ; SPI_slave:ecg_spi_ports|rx_data[0]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.842     ; 1.079      ;
; -2.403 ; SPI_slave:ecg_spi_ports|rx_data[20]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.878     ; 1.002      ;
; -2.401 ; SPI_slave:ecg_spi_ports|rx_data[6]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.804     ; 1.074      ;
; -2.400 ; SPI_slave:ecg_spi_ports|rx_data[14]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.802     ; 1.075      ;
; -1.927 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.620     ; 1.814      ;
; -1.893 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.805      ;
; -1.890 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.602     ; 1.795      ;
; -1.840 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.621     ; 1.726      ;
; -1.832 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.578     ; 1.761      ;
; -1.815 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.620     ; 1.702      ;
; -1.809 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.585     ; 1.731      ;
; -1.793 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.585     ; 1.715      ;
; -1.790 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.578     ; 1.719      ;
; -1.785 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.585     ; 1.707      ;
; -1.778 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.602     ; 1.683      ;
; -1.766 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.585     ; 1.688      ;
; -1.735 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.585     ; 1.657      ;
; -1.731 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.585     ; 1.653      ;
; -1.724 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.636      ;
; -1.723 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.635      ;
; -1.699 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.611      ;
; -1.690 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.621     ; 1.576      ;
; -1.690 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.602      ;
; -1.689 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.601      ;
; -1.686 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.598      ;
; -1.678 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.590      ;
; -1.676 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.578     ; 1.605      ;
; -1.670 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.578     ; 1.599      ;
; -1.664 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.576      ;
; -1.664 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.578     ; 1.593      ;
; -1.662 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.578     ; 1.591      ;
; -1.658 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.570      ;
; -1.652 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.564      ;
; -1.632 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.620     ; 1.519      ;
; -1.631 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.620     ; 1.518      ;
; -1.630 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.542      ;
; -1.616 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.578     ; 1.545      ;
; -1.611 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.578     ; 1.540      ;
; -1.604 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.620     ; 1.491      ;
; -1.599 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.620     ; 1.486      ;
; -1.594 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.621     ; 1.480      ;
; -1.592 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.620     ; 1.479      ;
; -1.592 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.621     ; 1.478      ;
; -1.590 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.621     ; 1.476      ;
; -1.589 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.585     ; 1.511      ;
; -1.573 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.620     ; 1.460      ;
; -1.569 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.621     ; 1.455      ;
; -1.559 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.471      ;
; -1.554 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.585     ; 1.476      ;
; -1.551 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.621     ; 1.437      ;
; -1.545 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.621     ; 1.431      ;
; -1.545 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.621     ; 1.431      ;
; -1.541 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.621     ; 1.427      ;
; -1.503 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.415      ;
; -1.439 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.576     ; 1.370      ;
; -1.399 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.545     ; 1.361      ;
; -1.325 ; SPI_slave:rec_spi_ports|trdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.669     ; 1.163      ;
; -1.260 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.172      ;
; -1.260 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.172      ;
; -1.260 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.172      ;
; -1.260 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.172      ;
; -1.260 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.595     ; 1.172      ;
; -1.254 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.594     ; 1.167      ;
; -1.254 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.594     ; 1.167      ;
; -1.254 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.594     ; 1.167      ;
; -1.254 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.594     ; 1.167      ;
; -1.244 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.587     ; 1.164      ;
; -1.244 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.587     ; 1.164      ;
; -1.244 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.587     ; 1.164      ;
; -1.244 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.587     ; 1.164      ;
; -1.244 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.587     ; 1.164      ;
; -1.244 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.587     ; 1.164      ;
; -1.244 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.587     ; 1.164      ;
; -1.221 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.559     ; 1.169      ;
; -1.221 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.559     ; 1.169      ;
; -1.221 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.559     ; 1.169      ;
; -1.221 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.559     ; 1.169      ;
; -1.080 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.552     ; 1.035      ;
; -1.080 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.552     ; 1.035      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                     ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.025 ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.402     ; 0.843      ;
; -1.875 ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.239     ; 1.036      ;
; -1.796 ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.275     ; 0.990      ;
; -1.741 ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.280     ; 0.933      ;
; -1.709 ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.129     ; 1.073      ;
; -1.702 ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.253     ; 0.941      ;
; -1.698 ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.257     ; 0.899      ;
; -1.697 ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.238     ; 0.782      ;
; -1.695 ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.418     ; 0.605      ;
; -1.667 ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.449     ; 0.683      ;
; -1.640 ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.279     ; 0.683      ;
; -1.599 ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.236     ; 0.943      ;
; -1.557 ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.278     ; 0.681      ;
; -1.555 ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.118     ; 1.018      ;
; -1.519 ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.289     ; 0.722      ;
; -1.515 ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.233     ; 0.857      ;
; -1.509 ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.320     ; 0.681      ;
; -1.502 ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.247     ; 0.836      ;
; -1.434 ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.134     ; 0.879      ;
; -1.413 ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.126     ; 0.867      ;
; -1.407 ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.254     ; 0.688      ;
; -1.385 ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.121     ; 0.846      ;
; -1.380 ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.240     ; 0.614      ;
; -1.328 ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -1.225     ; 0.684      ;
; -1.239 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.104     ; 1.365      ;
; -1.027 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.120     ; 1.245      ;
; -1.001 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.081     ; 1.252      ;
; -0.995 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.104     ; 1.121      ;
; -0.981 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.120     ; 1.199      ;
; -0.954 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.041     ; 1.246      ;
; -0.952 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.081     ; 1.283      ;
; -0.927 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.037     ; 1.300      ;
; -0.919 ; I2S:i2s_ports|l_sr_in[17]           ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.283      ; 1.102      ;
; -0.899 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.081     ; 1.150      ;
; -0.894 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.037     ; 1.267      ;
; -0.882 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.041     ; 1.174      ;
; -0.876 ; I2S:i2s_ports|l_sr_in[22]           ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.218      ; 0.814      ;
; -0.817 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.048      ; 1.786      ;
; -0.808 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.151     ; 1.132      ;
; -0.801 ; I2S:i2s_ports|l_sr_in[21]           ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.202      ; 0.831      ;
; -0.799 ; I2S:i2s_ports|l_sr_in[12]           ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.283      ; 0.905      ;
; -0.782 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.081     ; 1.180      ;
; -0.782 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.078     ; 1.186      ;
; -0.782 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.093      ; 1.466      ;
; -0.766 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.081     ; 1.164      ;
; -0.757 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.047      ; 1.766      ;
; -0.755 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.081     ; 1.086      ;
; -0.749 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.078     ; 1.153      ;
; -0.740 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.093      ; 1.424      ;
; -0.739 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.011     ; 1.318      ;
; -0.739 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.054     ; 1.187      ;
; -0.734 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.077     ; 1.159      ;
; -0.733 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.077     ; 1.158      ;
; -0.725 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.054     ; 1.173      ;
; -0.720 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.011     ; 1.294      ;
; -0.702 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.060      ; 1.246      ;
; -0.694 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.011     ; 1.268      ;
; -0.691 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.033     ; 1.126      ;
; -0.691 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.151     ; 1.015      ;
; -0.689 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.011     ; 1.268      ;
; -0.685 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.033     ; 1.120      ;
; -0.681 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.065      ; 1.249      ;
; -0.666 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.080      ; 1.335      ;
; -0.659 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.060      ; 1.203      ;
; -0.648 ; I2S:i2s_ports|l_sr_in[19]           ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.413      ; 1.142      ;
; -0.644 ; I2S:i2s_ports|l_sr_in[11]           ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.239      ; 0.852      ;
; -0.643 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.096     ; 1.049      ;
; -0.641 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.096     ; 1.047      ;
; -0.641 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.065      ; 1.209      ;
; -0.638 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.086      ; 1.314      ;
; -0.638 ; I2S:i2s_ports|l_sr_in[15]           ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.242      ; 0.852      ;
; -0.625 ; I2S:i2s_ports|r_sr_in[22]           ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.218      ; 0.563      ;
; -0.620 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.092      ; 1.304      ;
; -0.617 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.080      ; 1.286      ;
; -0.616 ; I2S:i2s_ports|l_sr_in[14]           ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.243      ; 0.681      ;
; -0.615 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.032     ; 1.128      ;
; -0.608 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.086      ; 1.284      ;
; -0.607 ; I2S:i2s_ports|l_sr_in[13]           ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.243      ; 0.752      ;
; -0.603 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.032     ; 1.116      ;
; -0.603 ; I2S:i2s_ports|l_sr_in[7]            ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.243      ; 0.838      ;
; -0.600 ; I2S:i2s_ports|l_sr_in[16]           ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.266      ; 0.858      ;
; -0.600 ; I2S:i2s_ports|l_sr_in[5]            ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.310      ; 0.990      ;
; -0.592 ; I2S:i2s_ports|r_sr_in[13]           ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.243      ; 0.737      ;
; -0.589 ; I2S:i2s_ports|l_sr_in[4]            ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.310      ; 0.974      ;
; -0.574 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.092      ; 1.258      ;
; -0.557 ; I2S:i2s_ports|l_sr_in[2]            ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.288      ; 0.803      ;
; -0.536 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.006     ; 1.121      ;
; -0.536 ; I2S:i2s_ports|l_sr_in[10]           ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.385      ; 0.914      ;
; -0.535 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.022     ; 1.104      ;
; -0.530 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.006     ; 1.115      ;
; -0.530 ; I2S:i2s_ports|r_sr_in[21]           ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.202      ; 0.560      ;
; -0.529 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.022     ; 1.098      ;
; -0.523 ; I2S:i2s_ports|l_sr_in[8]            ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.400      ; 1.002      ;
; -0.519 ; I2S:i2s_ports|l_sr_in[23]           ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.171      ; 0.655      ;
; -0.505 ; I2S:i2s_ports|l_sr_in[3]            ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.225      ; 0.722      ;
; -0.504 ; I2S:i2s_ports|l_sr_in[9]            ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.406      ; 0.990      ;
; -0.488 ; I2S:i2s_ports|l_sr_in[20]           ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.382      ; 0.844      ;
; -0.481 ; I2S:i2s_ports|l_sr_in[0]            ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.289      ; 0.805      ;
; -0.476 ; I2S:i2s_ports|l_sr_in[18]           ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.412      ; 0.970      ;
; -0.458 ; I2S:i2s_ports|l_sr_in[1]            ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; 0.500        ; 0.299      ; 0.838      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.865 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.519     ; 0.823      ;
; -1.826 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.553     ; 0.750      ;
; -1.794 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.608     ; 0.663      ;
; -1.788 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.529     ; 0.736      ;
; -1.781 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.607     ; 0.651      ;
; -1.777 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.529     ; 0.725      ;
; -1.758 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.610     ; 0.625      ;
; -1.741 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.594     ; 0.624      ;
; -1.727 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.550     ; 0.654      ;
; -1.726 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.494     ; 0.709      ;
; -1.722 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.523     ; 0.676      ;
; -1.719 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.603     ; 0.593      ;
; -1.717 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.543     ; 0.651      ;
; -1.714 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.540     ; 0.651      ;
; -1.707 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.504     ; 0.680      ;
; -1.686 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.528     ; 0.635      ;
; -1.656 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.479     ; 0.654      ;
; -1.648 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.492     ; 0.633      ;
; -1.639 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.540     ; 0.576      ;
; -1.639 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.542     ; 0.574      ;
; -1.637 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.480     ; 0.634      ;
; -1.637 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.539     ; 0.575      ;
; -1.624 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.530     ; 0.571      ;
; -1.595 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.492     ; 0.580      ;
; -1.567 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.479     ; 0.565      ;
; -1.560 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.477     ; 0.560      ;
; -1.559 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.480     ; 0.556      ;
; -1.526 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.603     ; 0.400      ;
; -1.525 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.602     ; 0.400      ;
; -1.489 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.514     ; 0.452      ;
; -1.459 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.462     ; 0.474      ;
; -1.455 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.529     ; 0.403      ;
; -1.451 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.608     ; 0.320      ;
; -1.450 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.524     ; 0.403      ;
; -1.424 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.493     ; 0.408      ;
; -1.420 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.494     ; 0.403      ;
; -1.418 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.492     ; 0.403      ;
; -1.416 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.492     ; 0.401      ;
; -1.407 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.480     ; 0.404      ;
; -1.406 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.480     ; 0.403      ;
; -1.405 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.479     ; 0.403      ;
; -1.404 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.477     ; 0.404      ;
; -1.374 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.543     ; 0.308      ;
; -1.372 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.540     ; 0.309      ;
; -1.357 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.528     ; 0.306      ;
; -1.302 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.542     ; 0.237      ;
; -1.298 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.539     ; 0.236      ;
; -1.295 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.540     ; 0.232      ;
; -1.285 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.530     ; 0.232      ;
; -1.107 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.383     ; 1.231      ;
; -1.032 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.377     ; 1.162      ;
; -1.032 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.377     ; 1.162      ;
; -1.032 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.377     ; 1.162      ;
; -1.032 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.377     ; 1.162      ;
; -1.032 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.377     ; 1.162      ;
; -1.032 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.377     ; 1.162      ;
; -1.029 ; SPI_slave:ecg_spi_ports|trdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.383     ; 1.153      ;
; -0.981 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.458     ; 1.030      ;
; -0.963 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.379     ; 1.091      ;
; -0.930 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.379     ; 1.058      ;
; -0.865 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.365      ; 2.707      ;
; -0.858 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.348     ; 1.017      ;
; -0.858 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.348     ; 1.017      ;
; -0.858 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.348     ; 1.017      ;
; -0.858 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.348     ; 1.017      ;
; -0.856 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.671      ;
; -0.850 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.359     ; 0.998      ;
; -0.850 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.359     ; 0.998      ;
; -0.850 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.359     ; 0.998      ;
; -0.845 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.336      ; 2.658      ;
; -0.842 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.657      ;
; -0.838 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.329     ; 1.016      ;
; -0.838 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.329     ; 1.016      ;
; -0.838 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.329     ; 1.016      ;
; -0.838 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.329     ; 1.016      ;
; -0.838 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.329     ; 1.016      ;
; -0.838 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.653      ;
; -0.831 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.057      ; 1.895      ;
; -0.831 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.057      ; 1.895      ;
; -0.831 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.057      ; 1.895      ;
; -0.831 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.057      ; 1.895      ;
; -0.831 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.057      ; 1.895      ;
; -0.831 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.057      ; 1.895      ;
; -0.814 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.629      ;
; -0.811 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.360      ; 2.648      ;
; -0.807 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.622      ;
; -0.802 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.617      ;
; -0.782 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.376      ; 2.635      ;
; -0.758 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.376      ; 2.611      ;
; -0.749 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.057      ; 1.813      ;
; -0.749 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.057      ; 1.813      ;
; -0.749 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.057      ; 1.813      ;
; -0.749 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.057      ; 1.813      ;
; -0.749 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.057      ; 1.813      ;
; -0.749 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.057      ; 1.813      ;
; -0.743 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.364     ; 0.886      ;
; -0.743 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.364     ; 0.886      ;
; -0.743 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.364     ; 0.886      ;
; -0.743 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.364     ; 0.886      ;
; -0.743 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.364     ; 0.886      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.340 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.291      ;
; -0.285 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 1.235      ;
; -0.285 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 1.235      ;
; -0.285 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 1.235      ;
; -0.266 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.218      ;
; -0.256 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 1.205      ;
; -0.256 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 1.205      ;
; -0.256 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 1.205      ;
; -0.226 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.178      ;
; -0.190 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.141      ;
; -0.190 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.141      ;
; -0.190 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.141      ;
; -0.190 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.141      ;
; -0.165 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.116      ;
; -0.154 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.105      ;
; -0.154 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.105      ;
; -0.154 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.105      ;
; -0.154 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.105      ;
; -0.153 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.104      ;
; -0.153 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.104      ;
; -0.153 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.104      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.078      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.078      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.078      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.078      ;
; -0.126 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.077      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.077      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.077      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.077      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.077      ;
; -0.111 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 1.062      ;
; -0.110 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 1.059      ;
; -0.110 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 1.059      ;
; -0.110 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 1.059      ;
; -0.110 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.062      ;
; -0.077 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.032     ; 1.032      ;
; -0.062 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.014      ;
; -0.062 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.014      ;
; -0.059 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.011      ;
; -0.053 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.005      ;
; -0.041 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.992      ;
; -0.041 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.992      ;
; -0.041 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.992      ;
; -0.034 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.985      ;
; -0.023 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 0.971      ;
; 0.020  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.932      ;
; 0.031  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.921      ;
; 0.041  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.911      ;
; 0.041  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.911      ;
; 0.041  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.911      ;
; 0.041  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.911      ;
; 0.041  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.911      ;
; 0.041  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.911      ;
; 0.041  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.911      ;
; 0.041  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.911      ;
; 0.041  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.911      ;
; 0.041  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.911      ;
; 0.046  ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.906      ;
; 0.046  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.906      ;
; 0.099  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 0.851      ;
; 0.132  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.820      ;
; 0.132  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.820      ;
; 0.132  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.820      ;
; 0.132  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.820      ;
; 0.132  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.820      ;
; 0.132  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.820      ;
; 0.132  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.820      ;
; 0.136  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 0.814      ;
; 0.174  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.779      ;
; 0.238  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 0.712      ;
; 0.246  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.033     ; 0.708      ;
; 0.284  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.668      ;
; 0.292  ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.660      ;
; 0.295  ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.657      ;
; 0.297  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.654      ;
; 0.301  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.651      ;
; 0.307  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.644      ;
; 0.311  ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.641      ;
; 0.319  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.633      ;
; 0.319  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.633      ;
; 0.327  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.625      ;
; 0.425  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.527      ;
; 0.428  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.523      ;
; 0.433  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.518      ;
; 0.436  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.516      ;
; 0.438  ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.514      ;
; 0.497  ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.455      ;
; 0.500  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.451      ;
; 0.501  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.451      ;
; 0.505  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.447      ;
; 0.510  ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.441      ;
; 0.511  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.440      ;
; 0.511  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.441      ;
; 0.512  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.439      ;
; 0.512  ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.439      ;
; 0.513  ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.438      ;
; 0.513  ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.439      ;
; 0.515  ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.437      ;
; 0.515  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.437      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.019 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.021      ; 1.180      ;
; 0.097 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.061      ; 1.127      ;
; 0.214 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.138      ; 1.256      ;
; 0.310 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.059      ; 1.222      ;
; 0.318 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.033      ; 1.192      ;
; 0.336 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.062      ; 1.275      ;
; 0.347 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.032      ; 1.157      ;
; 0.361 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.031      ; 1.140      ;
; 0.371 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.062      ; 1.165      ;
; 0.404 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.022      ; 1.172      ;
; 0.424 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.119      ; 1.249      ;
; 0.480 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.073      ; 1.147      ;
; 0.492 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.027      ; 1.101      ;
; 0.495 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.072      ; 1.130      ;
; 0.508 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.033      ; 1.074      ;
; 0.524 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.084      ; 1.131      ;
; 0.549 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.036      ; 1.055      ;
; 0.572 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.036      ; 1.015      ;
; 0.581 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.154      ; 1.227      ;
; 0.603 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.192      ; 1.244      ;
; 0.619 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.156      ; 1.194      ;
; 0.627 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.033      ; 1.050      ;
; 0.641 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.037      ; 1.044      ;
; 0.648 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.192      ; 1.200      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                                   ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.367 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.342      ; 1.005      ;
; -0.343 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.184      ; 0.871      ;
; -0.334 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.185      ; 0.881      ;
; -0.326 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.181      ; 0.885      ;
; -0.325 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.308      ; 1.013      ;
; -0.322 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.342      ; 1.050      ;
; -0.314 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.184      ; 0.900      ;
; -0.312 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.306      ; 1.024      ;
; -0.303 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.233      ; 0.960      ;
; -0.300 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.181      ; 0.911      ;
; -0.291 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.178      ; 0.917      ;
; -0.288 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.209      ; 0.951      ;
; -0.277 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.220      ; 0.973      ;
; -0.273 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.221      ; 0.978      ;
; -0.269 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.181      ; 0.942      ;
; -0.258 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.183      ; 0.955      ;
; -0.245 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.284      ; 1.069      ;
; -0.240 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.210      ; 1.000      ;
; -0.236 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.173      ; 0.967      ;
; -0.236 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.264      ; 1.058      ;
; -0.224 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.171      ; 0.977      ;
; -0.219 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.184      ; 0.995      ;
; -0.201 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.207      ; 1.036      ;
; -0.152 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.210      ; 1.088      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                            ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.080 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.358      ;
; 0.081 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.359      ;
; 0.084 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.362      ;
; 0.086 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.390      ;
; 0.091 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.395      ;
; 0.116 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.413      ;
; 0.120 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.380      ;
; 0.124 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.609      ; 0.317      ;
; 0.124 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.609      ; 0.317      ;
; 0.128 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.408      ;
; 0.141 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.739      ; 1.994      ;
; 0.150 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.147      ; 1.411      ;
; 0.150 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.428      ;
; 0.150 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.428      ;
; 0.151 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.448      ;
; 0.154 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.599      ; 1.867      ;
; 0.156 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.416      ;
; 0.156 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.453      ;
; 0.158 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.462      ;
; 0.158 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.147      ; 1.419      ;
; 0.162 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.147      ; 1.423      ;
; 0.164 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.424      ;
; 0.167 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.471      ;
; 0.167 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.739      ; 1.520      ;
; 0.168 ; SPI_slave:rec_spi_ports|bit_cnt[22] ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.573      ; 0.325      ;
; 0.169 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.790      ; 2.073      ;
; 0.170 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.430      ;
; 0.176 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.454      ;
; 0.177 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.147      ; 1.438      ;
; 0.184 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.553      ; 0.321      ;
; 0.184 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.623      ; 0.391      ;
; 0.187 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.447      ;
; 0.190 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.468      ;
; 0.196 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.623      ; 0.403      ;
; 0.199 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.202 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.499      ;
; 0.206 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.599      ; 1.419      ;
; 0.208 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.790      ; 1.612      ;
; 0.212 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.319      ;
; 0.212 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.318      ;
; 0.212 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.318      ;
; 0.214 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.320      ;
; 0.217 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.325      ;
; 0.219 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.326      ;
; 0.219 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.327      ;
; 0.233 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.609      ; 0.426      ;
; 0.233 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.609      ; 0.426      ;
; 0.234 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.697      ; 0.515      ;
; 0.238 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.064      ; 0.386      ;
; 0.260 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.661      ; 0.505      ;
; 0.262 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.697      ; 0.543      ;
; 0.265 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.661      ; 0.510      ;
; 0.274 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.381      ;
; 0.274 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.697      ; 0.555      ;
; 0.281 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.650      ; 0.515      ;
; 0.281 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.650      ; 0.515      ;
; 0.285 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.392      ;
; 0.285 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.391      ;
; 0.286 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.393      ;
; 0.290 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.398      ;
; 0.290 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.553      ; 0.427      ;
; 0.291 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.399      ;
; 0.293 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.401      ;
; 0.295 ; SPI_slave:rec_spi_ports|bit_cnt[9]  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.402      ;
; 0.296 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.009      ; 0.389      ;
; 0.296 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.609      ; 0.489      ;
; 0.297 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.125      ; 0.506      ;
; 0.306 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.650      ; 0.540      ;
; 0.347 ; SPI_slave:rec_spi_ports|bit_cnt[9]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.612      ; 0.543      ;
; 0.358 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.697      ; 0.639      ;
; 0.360 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.467      ;
; 0.363 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.697      ; 0.644      ;
; 0.366 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.670      ; 0.620      ;
; 0.367 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.474      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                    ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.129 ; SPI_slave:rec_spi_ports|rx_buf[1]  ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.187      ; 1.346      ;
; 0.204 ; SPI_slave:rec_spi_ports|rx_buf[5]  ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.264      ; 1.498      ;
; 0.205 ; SPI_slave:rec_spi_ports|rx_buf[23] ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.184      ; 1.419      ;
; 0.214 ; SPI_slave:rec_spi_ports|rx_buf[14] ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.177      ; 1.421      ;
; 0.223 ; SPI_slave:rec_spi_ports|rx_buf[19] ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.150      ; 1.403      ;
; 0.228 ; SPI_slave:rec_spi_ports|rx_buf[11] ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.163      ; 1.421      ;
; 0.234 ; SPI_slave:rec_spi_ports|rx_buf[9]  ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.165      ; 1.429      ;
; 0.237 ; SPI_slave:rec_spi_ports|rx_buf[21] ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.187      ; 1.454      ;
; 0.251 ; SPI_slave:rec_spi_ports|rx_buf[3]  ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.164      ; 1.445      ;
; 0.253 ; SPI_slave:rec_spi_ports|rx_buf[7]  ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.135      ; 1.418      ;
; 0.257 ; SPI_slave:rec_spi_ports|rx_buf[12] ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.192      ; 1.479      ;
; 0.258 ; SPI_slave:rec_spi_ports|rx_buf[10] ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.164      ; 1.452      ;
; 0.259 ; SPI_slave:rec_spi_ports|rx_buf[8]  ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.180      ; 1.469      ;
; 0.263 ; SPI_slave:rec_spi_ports|rx_buf[0]  ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.165      ; 1.458      ;
; 0.265 ; SPI_slave:rec_spi_ports|rx_buf[16] ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.143      ; 1.438      ;
; 0.266 ; SPI_slave:rec_spi_ports|rx_buf[6]  ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.190      ; 1.486      ;
; 0.268 ; SPI_slave:rec_spi_ports|rx_buf[18] ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.148      ; 1.446      ;
; 0.274 ; SPI_slave:rec_spi_ports|rx_buf[13] ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.191      ; 1.495      ;
; 0.276 ; SPI_slave:rec_spi_ports|rx_buf[4]  ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.187      ; 1.493      ;
; 0.281 ; SPI_slave:rec_spi_ports|rx_buf[15] ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.187      ; 1.498      ;
; 0.302 ; SPI_slave:rec_spi_ports|rx_buf[20] ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.156      ; 1.488      ;
; 0.303 ; SPI_slave:rec_spi_ports|rx_buf[22] ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.153      ; 1.486      ;
; 0.318 ; SPI_slave:rec_spi_ports|rx_buf[17] ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.149      ; 1.497      ;
; 0.326 ; SPI_slave:rec_spi_ports|rx_buf[2]  ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.187      ; 1.543      ;
; 0.390 ; I2S:i2s_ports|r_sr_in[10]          ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.501      ; 0.431      ;
; 0.415 ; I2S:i2s_ports|r_sr_in[20]          ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.477      ; 0.432      ;
; 0.427 ; I2S:i2s_ports|r_sr_in[19]          ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.527      ; 0.494      ;
; 0.428 ; I2S:i2s_ports|r_sr_in[18]          ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.527      ; 0.495      ;
; 0.433 ; I2S:i2s_ports|r_sr_in[9]           ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.521      ; 0.494      ;
; 0.436 ; I2S:i2s_ports|r_sr_in[8]           ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.515      ; 0.491      ;
; 0.527 ; I2S:i2s_ports|r_sr_in[6]           ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.424      ; 0.491      ;
; 0.531 ; I2S:i2s_ports|r_sr_in[4]           ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.419      ; 0.490      ;
; 0.532 ; I2S:i2s_ports|r_sr_in[5]           ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.419      ; 0.491      ;
; 0.539 ; I2S:i2s_ports|r_sr_in[7]           ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.352      ; 0.431      ;
; 0.546 ; I2S:i2s_ports|r_sr_in[1]           ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.406      ; 0.492      ;
; 0.553 ; I2S:i2s_ports|r_sr_in[17]          ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.398      ; 0.491      ;
; 0.557 ; I2S:i2s_ports|r_sr_in[14]          ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.334      ; 0.431      ;
; 0.559 ; I2S:i2s_ports|r_sr_in[3]           ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.332      ; 0.431      ;
; 0.561 ; I2S:i2s_ports|r_sr_in[15]          ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.333      ; 0.434      ;
; 0.570 ; I2S:i2s_ports|r_sr_in[0]           ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.381      ; 0.491      ;
; 0.579 ; I2S:i2s_ports|r_sr_in[2]           ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.379      ; 0.498      ;
; 0.589 ; I2S:i2s_ports|r_sr_in[12]          ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.376      ; 0.505      ;
; 0.595 ; I2S:i2s_ports|r_sr_in[16]          ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.376      ; 0.511      ;
; 0.629 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.182      ; 0.841      ;
; 0.643 ; I2S:i2s_ports|r_sr_in[23]          ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.257      ; 0.440      ;
; 0.659 ; I2S:i2s_ports|r_sr_in[22]          ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.308      ; 0.507      ;
; 0.670 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.202      ; 0.902      ;
; 0.673 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.196      ; 0.899      ;
; 0.678 ; I2S:i2s_ports|r_sr_in[21]          ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.291      ; 0.509      ;
; 0.684 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.012      ; 0.726      ;
; 0.703 ; I2S:i2s_ports|r_sr_in[11]          ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.330      ; 0.573      ;
; 0.704 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.058      ; 0.792      ;
; 0.719 ; I2S:i2s_ports|l_sr_in[20]          ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.477      ; 0.736      ;
; 0.721 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.088      ; 0.839      ;
; 0.729 ; I2S:i2s_ports|l_sr_in[14]          ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.334      ; 0.603      ;
; 0.732 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.014      ; 0.776      ;
; 0.743 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.063      ; 0.836      ;
; 0.749 ; I2S:i2s_ports|l_sr_in[6]           ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.423      ; 0.712      ;
; 0.752 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.061      ; 0.843      ;
; 0.752 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.015      ; 0.797      ;
; 0.758 ; I2S:i2s_ports|r_sr_in[13]          ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.334      ; 0.632      ;
; 0.760 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.106      ; 0.896      ;
; 0.770 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.101      ; 0.901      ;
; 0.771 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.101      ; 0.902      ;
; 0.773 ; I2S:i2s_ports|l_sr_in[10]          ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.499      ; 0.812      ;
; 0.776 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.034      ; 0.840      ;
; 0.779 ; I2S:i2s_ports|l_sr_in[3]           ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.331      ; 0.650      ;
; 0.785 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.209      ; 1.024      ;
; 0.786 ; I2S:i2s_ports|l_sr_in[13]          ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.334      ; 0.660      ;
; 0.787 ; I2S:i2s_ports|l_sr_in[1]           ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.405      ; 0.732      ;
; 0.788 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.159      ; 0.977      ;
; 0.791 ; I2S:i2s_ports|l_sr_in[18]          ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.526      ; 0.857      ;
; 0.795 ; I2S:i2s_ports|l_sr_in[0]           ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.380      ; 0.715      ;
; 0.796 ; I2S:i2s_ports|l_sr_in[23]          ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.257      ; 0.593      ;
; 0.798 ; I2S:i2s_ports|l_sr_in[2]           ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.378      ; 0.716      ;
; 0.800 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.209      ; 1.039      ;
; 0.813 ; I2S:i2s_ports|l_sr_in[9]           ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.519      ; 0.872      ;
; 0.829 ; I2S:i2s_ports|l_sr_in[8]           ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.513      ; 0.882      ;
; 0.835 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.088      ; 0.953      ;
; 0.836 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.106      ; 0.972      ;
; 0.850 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.014      ; 0.894      ;
; 0.854 ; I2S:i2s_ports|l_sr_in[16]          ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.375      ; 0.769      ;
; 0.857 ; I2S:i2s_ports|l_sr_in[12]          ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.376      ; 0.773      ;
; 0.860 ; I2S:i2s_ports|l_sr_in[7]           ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.351      ; 0.751      ;
; 0.862 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.159      ; 1.051      ;
; 0.869 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.014      ; 0.913      ;
; 0.875 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.182      ; 1.087      ;
; 0.879 ; I2S:i2s_ports|l_sr_in[22]          ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.308      ; 0.727      ;
; 0.883 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.063      ; 0.976      ;
; 0.886 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.061      ; 0.977      ;
; 0.887 ; I2S:i2s_ports|l_sr_in[15]          ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.332      ; 0.759      ;
; 0.890 ; I2S:i2s_ports|l_sr_in[11]          ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.329      ; 0.759      ;
; 0.893 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.209      ; 1.132      ;
; 0.894 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.061     ; 0.863      ;
; 0.899 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.014      ; 0.943      ;
; 0.899 ; I2S:i2s_ports|l_sr_in[4]           ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.418      ; 0.857      ;
; 0.900 ; I2S:i2s_ports|l_sr_in[21]          ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.291      ; 0.731      ;
; 0.901 ; I2S:i2s_ports|l_sr_in[19]          ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; i2s_clk      ; rec_ss_n    ; -0.500       ; 0.526      ; 0.967      ;
; 0.906 ; SPI_slave:rec_spi_ports|ch_add1    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.202      ; 1.138      ;
; 0.908 ; SPI_slave:rec_spi_ports|ch_add2    ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.010     ; 0.928      ;
+-------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.159 ; SPI_slave:ecg_spi_ports|bit_cnt[16]         ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.682      ; 0.425      ;
; 0.159 ; SPI_slave:ecg_spi_ports|bit_cnt[12]         ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.682      ; 0.425      ;
; 0.161 ; SPI_slave:ecg_spi_ports|bit_cnt[14]         ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.682      ; 0.427      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rd_add              ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|wr_add              ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[23]          ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[22]          ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[21]          ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[20]          ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[19]          ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[18]          ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[17]          ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[15]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[14]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[13]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[12]          ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[11]          ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[10]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[9]           ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[8]           ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[7]           ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[6]           ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[5]           ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[4]           ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[3]           ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[2]           ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[1]           ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[0]           ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.209 ; SPI_slave:ecg_spi_ports|bit_cnt[14]         ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.317      ;
; 0.210 ; SPI_slave:ecg_spi_ports|bit_cnt[12]         ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.318      ;
; 0.211 ; SPI_slave:ecg_spi_ports|bit_cnt[6]          ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.211 ; SPI_slave:ecg_spi_ports|bit_cnt[28]         ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.211 ; SPI_slave:ecg_spi_ports|bit_cnt[27]         ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.211 ; SPI_slave:ecg_spi_ports|bit_cnt[25]         ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.212 ; SPI_slave:ecg_spi_ports|bit_cnt[26]         ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.319      ;
; 0.219 ; SPI_slave:ecg_spi_ports|bit_cnt[21]         ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.688      ; 0.491      ;
; 0.220 ; SPI_slave:ecg_spi_ports|bit_cnt[8]          ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.327      ;
; 0.221 ; SPI_slave:ecg_spi_ports|bit_cnt[18]         ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.688      ; 0.493      ;
; 0.222 ; SPI_slave:ecg_spi_ports|bit_cnt[22]         ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.688      ; 0.494      ;
; 0.223 ; SPI_slave:ecg_spi_ports|bit_cnt[2]          ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.330      ;
; 0.224 ; SPI_slave:ecg_spi_ports|bit_cnt[19]         ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.688      ; 0.496      ;
; 0.225 ; SPI_slave:ecg_spi_ports|bit_cnt[26]         ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.616      ; 0.425      ;
; 0.226 ; SPI_slave:ecg_spi_ports|bit_cnt[9]          ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.333      ;
; 0.226 ; SPI_slave:ecg_spi_ports|bit_cnt[20]         ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.688      ; 0.498      ;
; 0.230 ; SPI_slave:ecg_spi_ports|bit_cnt[15]         ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.682      ; 0.496      ;
; 0.233 ; SPI_slave:ecg_spi_ports|bit_cnt[29]         ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.616      ; 0.433      ;
; 0.248 ; SPI_slave:ecg_spi_ports|bit_cnt[28]         ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.616      ; 0.448      ;
; 0.248 ; SPI_slave:ecg_spi_ports|bit_cnt[25]         ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.616      ; 0.448      ;
; 0.250 ; SPI_slave:ecg_spi_ports|bit_cnt[27]         ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.616      ; 0.450      ;
; 0.276 ; SPI_slave:ecg_spi_ports|bit_cnt[18]         ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.384      ;
; 0.278 ; SPI_slave:ecg_spi_ports|bit_cnt[30]         ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.385      ;
; 0.278 ; SPI_slave:ecg_spi_ports|bit_cnt[21]         ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.386      ;
; 0.279 ; SPI_slave:ecg_spi_ports|bit_cnt[1]          ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.180      ; 0.543      ;
; 0.280 ; SPI_slave:ecg_spi_ports|bit_cnt[5]          ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.387      ;
; 0.286 ; SPI_slave:ecg_spi_ports|bit_cnt[16]         ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.394      ;
; 0.289 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.421      ; 1.824      ;
; 0.291 ; SPI_slave:ecg_spi_ports|bit_cnt[7]          ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.398      ;
; 0.293 ; SPI_slave:ecg_spi_ports|bit_cnt[13]         ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.401      ;
; 0.294 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.433      ; 1.841      ;
; 0.309 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.416      ; 1.839      ;
; 0.312 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.416      ; 1.842      ;
; 0.330 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.416      ; 1.860      ;
; 0.337 ; SPI_slave:ecg_spi_ports|bit_cnt[30]         ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.463      ; 0.384      ;
; 0.339 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.391      ; 1.844      ;
; 0.341 ; SPI_slave:ecg_spi_ports|bit_cnt[1]          ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.616      ; 0.541      ;
; 0.341 ; SPI_slave:ecg_spi_ports|wr_add              ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.027      ; 0.452      ;
; 0.350 ; SPI_slave:ecg_spi_ports|bit_cnt[15]         ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.458      ;
; 0.350 ; SPI_slave:ecg_spi_ports|bit_cnt[17]         ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.682      ; 0.616      ;
; 0.352 ; SPI_slave:ecg_spi_ports|bit_cnt[22]         ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.460      ;
; 0.355 ; SPI_slave:ecg_spi_ports|bit_cnt[20]         ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.463      ;
; 0.355 ; SPI_slave:ecg_spi_ports|bit_cnt[19]         ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.463      ;
; 0.357 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.421      ; 1.892      ;
; 0.369 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.453      ; 1.936      ;
; 0.370 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.453      ; 1.937      ;
; 0.371 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.453      ; 1.938      ;
; 0.371 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.453      ; 1.938      ;
; 0.373 ; SPI_slave:ecg_spi_ports|bit_cnt[3]          ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.480      ;
; 0.381 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.433      ; 1.928      ;
; 0.381 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.433      ; 1.928      ;
; 0.382 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.724      ; 2.220      ;
; 0.384 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.453      ; 1.951      ;
; 0.385 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.728      ; 2.227      ;
; 0.393 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.416      ; 1.923      ;
; 0.399 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.433      ; 1.946      ;
; 0.405 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.416      ; 1.935      ;
; 0.408 ; SPI_slave:ecg_spi_ports|bit_cnt[23]         ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.676      ; 0.668      ;
; 0.429 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 1.936      ;
; 0.436 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.416      ; 1.966      ;
; 0.438 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 1.945      ;
; 0.443 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 1.950      ;
; 0.445 ; SPI_slave:ecg_spi_ports|bit_cnt[4]          ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.552      ;
; 0.446 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 1.953      ;
; 0.448 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.728      ; 2.290      ;
; 0.449 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 1.956      ;
; 0.450 ; SPI_slave:ecg_spi_ports|bit_cnt[31]         ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.557      ;
; 0.454 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.724      ; 1.792      ;
; 0.459 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.728      ; 1.801      ;
; 0.478 ; ecg_ss_n                                    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.421      ; 2.013      ;
; 0.483 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.592      ;
+-------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.262 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.381      ;
; 0.267 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.386      ;
; 0.268 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.387      ;
; 0.269 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.389      ;
; 0.270 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.389      ;
; 0.275 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.394      ;
; 0.279 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.398      ;
; 0.280 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.400      ;
; 0.334 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.453      ;
; 0.336 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.456      ;
; 0.338 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.457      ;
; 0.340 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.460      ;
; 0.348 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.467      ;
; 0.440 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.559      ;
; 0.442 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.561      ;
; 0.443 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.562      ;
; 0.447 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.566      ;
; 0.447 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.566      ;
; 0.448 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.568      ;
; 0.458 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.577      ;
; 0.463 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.582      ;
; 0.470 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.589      ;
; 0.496 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 0.617      ;
; 0.508 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 0.625      ;
; 0.543 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.663      ;
; 0.595 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.713      ;
; 0.622 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.740      ;
; 0.669 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.788      ;
; 0.681 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.800      ;
; 0.688 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.807      ;
; 0.688 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.807      ;
; 0.688 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.807      ;
; 0.688 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.807      ;
; 0.688 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.807      ;
; 0.688 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.807      ;
; 0.688 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.807      ;
; 0.701 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.820      ;
; 0.704 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.823      ;
; 0.728 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 0.844      ;
; 0.750 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.870      ;
; 0.753 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.872      ;
; 0.753 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.872      ;
; 0.759 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.878      ;
; 0.759 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.879      ;
; 0.759 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.879      ;
; 0.759 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.879      ;
; 0.759 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.879      ;
; 0.759 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.879      ;
; 0.759 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.879      ;
; 0.759 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.879      ;
; 0.759 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.879      ;
; 0.759 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.879      ;
; 0.759 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.879      ;
; 0.761 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.880      ;
; 0.778 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.039      ; 0.901      ;
; 0.803 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.923      ;
; 0.808 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.928      ;
; 0.808 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.928      ;
; 0.842 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.960      ;
; 0.842 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.960      ;
; 0.842 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.960      ;
; 0.867 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.987      ;
; 0.902 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 1.018      ;
; 0.902 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 1.018      ;
; 0.902 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 1.018      ;
; 0.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 1.029      ;
; 0.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 1.029      ;
; 0.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 1.029      ;
; 0.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 1.029      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 1.030      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 1.030      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 1.030      ;
; 0.912 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 1.030      ;
; 0.915 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 1.034      ;
; 0.915 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 1.034      ;
; 0.915 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 1.034      ;
; 0.915 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 1.034      ;
; 0.920 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 1.038      ;
; 0.920 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 1.038      ;
; 0.920 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 1.038      ;
; 0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 1.042      ;
; 0.934 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 1.053      ;
; 0.966 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 1.085      ;
; 0.966 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 1.085      ;
; 0.966 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 1.085      ;
; 0.966 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 1.085      ;
; 0.972 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 1.092      ;
; 1.024 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 1.140      ;
; 1.024 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 1.140      ;
; 1.024 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 1.140      ;
; 1.036 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 1.153      ;
; 1.036 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 1.153      ;
; 1.036 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.033      ; 1.153      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.173 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.988      ;
; -1.173 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.988      ;
; -1.173 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.988      ;
; -1.173 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.988      ;
; -1.173 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.988      ;
; -1.173 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.338      ; 2.988      ;
; -1.161 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.360      ; 2.998      ;
; -1.161 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.360      ; 2.998      ;
; -1.161 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.360      ; 2.998      ;
; -1.161 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.360      ; 2.998      ;
; -1.161 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.360      ; 2.998      ;
; -1.161 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.360      ; 2.998      ;
; -1.147 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.365      ; 2.989      ;
; -1.147 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.365      ; 2.989      ;
; -1.147 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.365      ; 2.989      ;
; -1.131 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.376      ; 2.984      ;
; -1.131 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.376      ; 2.984      ;
; -1.131 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.376      ; 2.984      ;
; -1.131 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.376      ; 2.984      ;
; -1.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.395      ; 2.983      ;
; -1.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.395      ; 2.983      ;
; -1.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.395      ; 2.983      ;
; -1.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.395      ; 2.983      ;
; -1.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.395      ; 2.983      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.207      ; 2.614      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.207      ; 2.614      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.207      ; 2.614      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.207      ; 2.614      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.207      ; 2.614      ;
; -0.832 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.405      ;
; -0.832 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.405      ;
; -0.832 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.405      ;
; -0.832 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.405      ;
; -0.832 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.405      ;
; -0.832 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.405      ;
; -0.806 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.090      ; 2.373      ;
; -0.806 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.090      ; 2.373      ;
; -0.806 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.090      ; 2.373      ;
; -0.806 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.090      ; 2.373      ;
; -0.806 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.090      ; 2.373      ;
; -0.806 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.090      ; 2.373      ;
; -0.806 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.090      ; 2.373      ;
; -0.806 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.090      ; 2.373      ;
; -0.724 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.257      ; 2.458      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.642 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.231      ; 2.350      ;
; -0.195 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.338      ; 2.510      ;
; -0.195 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.338      ; 2.510      ;
; -0.195 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.338      ; 2.510      ;
; -0.195 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.338      ; 2.510      ;
; -0.195 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.338      ; 2.510      ;
; -0.195 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.338      ; 2.510      ;
; -0.182 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.360      ; 2.519      ;
; -0.182 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.360      ; 2.519      ;
; -0.182 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.360      ; 2.519      ;
; -0.182 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.360      ; 2.519      ;
; -0.182 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.360      ; 2.519      ;
; -0.182 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.360      ; 2.519      ;
; -0.171 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.365      ; 2.513      ;
; -0.171 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.365      ; 2.513      ;
; -0.171 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.365      ; 2.513      ;
; -0.155 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.376      ; 2.508      ;
; -0.155 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.376      ; 2.508      ;
; -0.155 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.376      ; 2.508      ;
; -0.155 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.376      ; 2.508      ;
; -0.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.395      ; 2.507      ;
; -0.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.395      ; 2.507      ;
; -0.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.395      ; 2.507      ;
; -0.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.395      ; 2.507      ;
; -0.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.395      ; 2.507      ;
; 0.156  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.207      ; 2.028      ;
; 0.156  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.207      ; 2.028      ;
; 0.156  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.207      ; 2.028      ;
; 0.156  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.207      ; 2.028      ;
; 0.156  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.207      ; 2.028      ;
; 0.236  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.096      ; 1.837      ;
; 0.236  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.096      ; 1.837      ;
; 0.236  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.096      ; 1.837      ;
; 0.236  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.096      ; 1.837      ;
; 0.236  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.096      ; 1.837      ;
; 0.236  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.096      ; 1.837      ;
; 0.241  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.090      ; 1.826      ;
; 0.241  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.090      ; 1.826      ;
; 0.241  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.090      ; 1.826      ;
; 0.241  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.090      ; 1.826      ;
; 0.241  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.090      ; 1.826      ;
; 0.241  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.090      ; 1.826      ;
; 0.241  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.090      ; 1.826      ;
; 0.241  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.090      ; 1.826      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.287 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.883      ;
; -0.287 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.883      ;
; -0.287 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.883      ;
; -0.287 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.883      ;
; -0.287 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.883      ;
; -0.287 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.883      ;
; -0.287 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.119      ; 1.883      ;
; -0.241 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.828      ;
; -0.241 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.828      ;
; -0.241 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.828      ;
; -0.241 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.828      ;
; -0.241 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.828      ;
; -0.241 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.828      ;
; -0.241 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.828      ;
; -0.241 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.828      ;
; -0.241 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.110      ; 1.828      ;
; -0.206 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.145      ; 1.828      ;
; -0.206 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.145      ; 1.828      ;
; -0.206 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.145      ; 1.828      ;
; -0.206 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.145      ; 1.828      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.156      ; 1.831      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.156      ; 1.831      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.156      ; 1.831      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.156      ; 1.831      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.156      ; 1.831      ;
; -0.155 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.137      ; 1.769      ;
; -0.155 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.137      ; 1.769      ;
; -0.155 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.137      ; 1.769      ;
; -0.155 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.137      ; 1.769      ;
; -0.155 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.137      ; 1.769      ;
; -0.144 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.225      ; 1.846      ;
; -0.143 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.103      ; 1.723      ;
; -0.143 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.103      ; 1.723      ;
; -0.143 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.103      ; 1.723      ;
; -0.143 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.103      ; 1.723      ;
; -0.140 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.152      ; 1.769      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.144      ; 1.748      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.144      ; 1.748      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.144      ; 1.748      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.144      ; 1.748      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.144      ; 1.748      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.144      ; 1.748      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.144      ; 1.748      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.144      ; 1.748      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.144      ; 1.748      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.144      ; 1.748      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.144      ; 1.748      ;
; -0.127 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.144      ; 1.748      ;
; -0.123 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.138      ; 1.738      ;
; -0.123 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.138      ; 1.738      ;
; -0.123 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.138      ; 1.738      ;
; -0.123 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.138      ; 1.738      ;
; -0.106 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.685      ;
; -0.106 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.685      ;
; -0.106 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.685      ;
; -0.106 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.685      ;
; -0.106 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.102      ; 1.685      ;
; 0.397  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.734      ; 1.814      ;
; 0.410  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.734      ; 2.301      ;
; 0.417  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.551      ; 1.611      ;
; 0.431  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.685      ; 1.731      ;
; 0.461  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.685      ; 2.201      ;
; 0.466  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.551      ; 2.062      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.119      ; 1.430      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.119      ; 1.430      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.119      ; 1.430      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.119      ; 1.430      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.119      ; 1.430      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.119      ; 1.430      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.119      ; 1.430      ;
; 0.717  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.370      ;
; 0.717  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.370      ;
; 0.717  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.370      ;
; 0.717  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.370      ;
; 0.717  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.370      ;
; 0.717  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.370      ;
; 0.717  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.370      ;
; 0.717  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.370      ;
; 0.717  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.110      ; 1.370      ;
; 0.731  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.145      ; 1.391      ;
; 0.731  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.145      ; 1.391      ;
; 0.731  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.145      ; 1.391      ;
; 0.731  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.145      ; 1.391      ;
; 0.764  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.156      ; 1.369      ;
; 0.764  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.156      ; 1.369      ;
; 0.764  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.156      ; 1.369      ;
; 0.764  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.156      ; 1.369      ;
; 0.764  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.156      ; 1.369      ;
; 0.786  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.137      ; 1.328      ;
; 0.786  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.137      ; 1.328      ;
; 0.786  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.137      ; 1.328      ;
; 0.786  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.137      ; 1.328      ;
; 0.786  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.137      ; 1.328      ;
; 0.794  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.103      ; 1.286      ;
; 0.794  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.103      ; 1.286      ;
; 0.794  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.103      ; 1.286      ;
; 0.794  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.103      ; 1.286      ;
; 0.801  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.152      ; 1.328      ;
; 0.803  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.138      ; 1.312      ;
; 0.803  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.138      ; 1.312      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rec_sclk'                                                                                                ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.211      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.211      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.211      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.211      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.146      ; 1.211      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.256      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.256      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.256      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.256      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.256      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.256      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.256      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.256      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.256      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.256      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.256      ;
; -0.048 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.256      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.274      ; 1.342      ;
; -0.030 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.267      ;
; -0.030 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.267      ;
; -0.030 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.267      ;
; -0.030 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.267      ;
; -0.030 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.198      ; 1.282      ;
; -0.019 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.147      ; 1.242      ;
; -0.019 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.147      ; 1.242      ;
; -0.019 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.147      ; 1.242      ;
; -0.019 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.147      ; 1.242      ;
; -0.015 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.282      ;
; -0.015 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.282      ;
; -0.015 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.282      ;
; -0.015 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.282      ;
; -0.015 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.183      ; 1.282      ;
; 0.006  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.202      ; 1.322      ;
; 0.006  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.202      ; 1.322      ;
; 0.006  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.202      ; 1.322      ;
; 0.006  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.202      ; 1.322      ;
; 0.006  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.202      ; 1.322      ;
; 0.038  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.342      ;
; 0.038  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.342      ;
; 0.038  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.342      ;
; 0.038  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.190      ; 1.342      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.323      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.323      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.323      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.323      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.323      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.323      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.323      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.323      ;
; 0.054  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.155      ; 1.323      ;
; 0.102  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.380      ;
; 0.102  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.380      ;
; 0.102  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.380      ;
; 0.102  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.380      ;
; 0.102  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.380      ;
; 0.102  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.380      ;
; 0.102  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.164      ; 1.380      ;
; 0.234  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.599      ; 1.947      ;
; 0.251  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.739      ; 2.104      ;
; 0.274  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.739      ; 1.627      ;
; 0.279  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.790      ; 2.183      ;
; 0.294  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.599      ; 1.507      ;
; 0.298  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.790      ; 1.702      ;
; 0.875  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.635      ;
; 0.875  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.635      ;
; 0.875  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.635      ;
; 0.875  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.635      ;
; 0.875  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.146      ; 1.635      ;
; 0.889  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.183      ; 1.686      ;
; 0.889  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.183      ; 1.686      ;
; 0.889  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.183      ; 1.686      ;
; 0.889  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.183      ; 1.686      ;
; 0.892  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.190      ; 1.696      ;
; 0.892  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.190      ; 1.696      ;
; 0.892  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.190      ; 1.696      ;
; 0.892  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.190      ; 1.696      ;
; 0.892  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.190      ; 1.696      ;
; 0.892  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.190      ; 1.696      ;
; 0.892  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.190      ; 1.696      ;
; 0.892  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.190      ; 1.696      ;
; 0.892  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.190      ; 1.696      ;
; 0.892  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.190      ; 1.696      ;
; 0.892  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.190      ; 1.696      ;
; 0.892  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.190      ; 1.696      ;
; 0.902  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.274      ; 1.790      ;
; 0.903  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.198      ; 1.715      ;
; 0.910  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.147      ; 1.671      ;
; 0.910  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.147      ; 1.671      ;
; 0.910  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.147      ; 1.671      ;
; 0.910  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.147      ; 1.671      ;
; 0.918  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.183      ; 1.715      ;
; 0.918  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.183      ; 1.715      ;
; 0.918  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.183      ; 1.715      ;
; 0.918  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.183      ; 1.715      ;
; 0.918  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.183      ; 1.715      ;
; 0.959  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.202      ; 1.775      ;
; 0.959  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.202      ; 1.775      ;
; 0.959  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.202      ; 1.775      ;
; 0.959  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.202      ; 1.775      ;
; 0.959  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.202      ; 1.775      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.724      ; 2.171      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.281      ; 1.729      ;
; 0.365 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.724      ; 1.703      ;
; 0.405 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.308      ; 1.827      ;
; 0.431 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.728      ; 2.273      ;
; 0.448 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.728      ; 1.790      ;
; 0.450 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.728      ; 2.292      ;
; 0.456 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.728      ; 1.798      ;
; 0.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.135      ; 1.759      ;
; 0.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.135      ; 1.759      ;
; 0.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.135      ; 1.759      ;
; 0.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.135      ; 1.759      ;
; 0.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.135      ; 1.759      ;
; 0.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.135      ; 1.759      ;
; 0.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.135      ; 1.759      ;
; 0.510 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.135      ; 1.759      ;
; 0.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.770      ;
; 0.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.770      ;
; 0.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.770      ;
; 0.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.770      ;
; 0.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.770      ;
; 0.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.770      ;
; 0.583 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.256      ; 1.953      ;
; 0.583 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.256      ; 1.953      ;
; 0.583 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.256      ; 1.953      ;
; 0.583 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.256      ; 1.953      ;
; 0.583 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.256      ; 1.953      ;
; 0.845 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.453      ; 2.412      ;
; 0.845 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.453      ; 2.412      ;
; 0.845 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.453      ; 2.412      ;
; 0.845 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.453      ; 2.412      ;
; 0.845 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.453      ; 2.412      ;
; 0.866 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.433      ; 2.413      ;
; 0.866 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.433      ; 2.413      ;
; 0.866 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.433      ; 2.413      ;
; 0.866 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.433      ; 2.413      ;
; 0.882 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.421      ; 2.417      ;
; 0.882 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.421      ; 2.417      ;
; 0.882 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.421      ; 2.417      ;
; 0.894 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.416      ; 2.424      ;
; 0.894 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.416      ; 2.424      ;
; 0.894 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.416      ; 2.424      ;
; 0.894 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.416      ; 2.424      ;
; 0.894 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.416      ; 2.424      ;
; 0.894 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.416      ; 2.424      ;
; 0.907 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 2.414      ;
; 0.907 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 2.414      ;
; 0.907 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 2.414      ;
; 0.907 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 2.414      ;
; 0.907 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 2.414      ;
; 0.907 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.393      ; 2.414      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.281      ; 2.273      ;
; 1.454 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.308      ; 2.376      ;
; 1.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.135      ; 2.294      ;
; 1.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.135      ; 2.294      ;
; 1.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.135      ; 2.294      ;
; 1.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.135      ; 2.294      ;
; 1.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.135      ; 2.294      ;
; 1.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.135      ; 2.294      ;
; 1.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.135      ; 2.294      ;
; 1.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.135      ; 2.294      ;
; 1.570 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.325      ;
; 1.570 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.325      ;
; 1.570 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.325      ;
; 1.570 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.325      ;
; 1.570 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.325      ;
; 1.570 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.325      ;
; 1.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.256      ; 2.526      ;
; 1.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.256      ; 2.526      ;
; 1.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.256      ; 2.526      ;
; 1.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.256      ; 2.526      ;
; 1.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.256      ; 2.526      ;
; 1.814 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.453      ; 2.881      ;
; 1.814 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.453      ; 2.881      ;
; 1.814 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.453      ; 2.881      ;
; 1.814 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.453      ; 2.881      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; -0.181 ; 0.035        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -0.176 ; 0.040        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -0.176 ; 0.040        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -0.176 ; 0.040        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -0.176 ; 0.040        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -0.176 ; 0.040        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -0.176 ; 0.040        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.184 ; 0.032        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -0.184 ; 0.032        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -0.184 ; 0.032        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -0.184 ; 0.032        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -0.184 ; 0.032        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -0.184 ; 0.032        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -0.184 ; 0.032        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -0.184 ; 0.032        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -0.181 ; 0.003        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -0.181 ; 0.003        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -0.181 ; 0.003        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -0.181 ; 0.003        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; -0.015 ; -0.015       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; -0.015 ; -0.015       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; -0.015 ; -0.015       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; -0.015 ; -0.015       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datac           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datac           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datac           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datac           ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datac         ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datac          ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datac         ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datac          ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datac            ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|datab         ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|datab         ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datab          ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|datab         ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datab          ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|dataa         ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|dataa         ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datad          ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datab         ;
; 0.026  ; 0.026        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datad          ;
; 0.027  ; 0.027        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.027  ; 0.027        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|datab         ;
; 0.030  ; 0.030        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.030  ; 0.030        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.030  ; 0.030        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.031  ; 0.031        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.031  ; 0.031        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datac         ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|datac         ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datab          ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datab          ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|dataa         ;
; 0.038  ; 0.038        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.038  ; 0.038        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|datac         ;
; 0.042  ; 0.042        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.043  ; 0.043        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|dataa          ;
; 0.044  ; 0.044        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|dataa          ;
; 0.045  ; 0.045        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.046  ; 0.046        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datab          ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datac          ;
; 0.051  ; 0.051        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------------+------------+--------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 2.024  ; 2.598 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.888  ; 1.335 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 1.717  ; 2.330 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 2.271  ; 2.999 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 1.598  ; 2.237 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 1.558  ; 2.222 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 1.283  ; 1.929 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 1.282  ; 1.953 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 1.256  ; 1.900 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 1.532  ; 2.192 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 1.169  ; 1.788 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 1.381  ; 2.023 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 1.123  ; 1.735 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 1.332  ; 1.981 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 1.405  ; 2.063 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 1.274  ; 1.912 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 1.092  ; 1.707 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 1.322  ; 1.967 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 1.445  ; 2.088 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 1.032  ; 1.650 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 1.154  ; 1.796 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 1.237  ; 1.843 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 1.021  ; 1.632 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 1.373  ; 2.038 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 1.200  ; 1.810 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 1.461  ; 2.143 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 1.468  ; 2.153 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 1.557  ; 2.201 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 1.558  ; 2.222 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 1.373  ; 2.022 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 1.985  ; 2.579 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 1.572  ; 2.152 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 1.591  ; 2.194 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.342  ; 0.823 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 1.257  ; 1.784 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 1.867  ; 2.566 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 1.198  ; 1.792 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 1.439  ; 2.067 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.109  ; 0.724 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; -0.123 ; 0.479 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; -0.287 ; 0.304 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; -0.139 ; 0.442 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.109  ; 0.724 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; -0.177 ; 0.412 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; -0.084 ; 0.529 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; -0.195 ; 0.398 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.043  ; 0.652 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.029  ; 0.637 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; -0.001 ; 0.618 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; -0.193 ; 0.400 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.029  ; 0.637 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; -0.091 ; 0.498 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; -0.310 ; 0.278 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; -0.281 ; 0.283 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; -0.142 ; 0.433 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; -0.323 ; 0.261 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; -0.061 ; 0.528 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; -0.201 ; 0.392 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; -0.148 ; 0.463 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.000  ; 0.650 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.016  ; 0.635 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.097  ; 0.710 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; -0.311 ; 0.268 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.269  ; 1.922 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.092  ; 1.713 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 1.869  ; 2.572 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 2.133  ; 2.799 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.555  ; 0.982 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.179  ; 2.890 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 1.710  ; 2.337 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 1.767  ; 2.380 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 1.635  ; 2.273 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 1.701  ; 2.363 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.007  ; 0.434 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 1.718  ; 2.388 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 1.274  ; 1.905 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 1.239  ; 1.832 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -1.716 ; -2.288 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.319 ; -0.821 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.441 ; -2.033 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.960 ; -2.668 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.311 ; -1.931 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -0.778 ; -1.353 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.016 ; -1.624 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.012 ; -1.652 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -0.987 ; -1.600 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.251 ; -1.880 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -0.932 ; -1.523 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.064 ; -1.690 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -0.888 ; -1.474 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.088 ; -1.707 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.128 ; -1.755 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.030 ; -1.641 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -0.855 ; -1.443 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.077 ; -1.695 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.197 ; -1.834 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -0.789 ; -1.370 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -0.876 ; -1.486 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -0.955 ; -1.552 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -0.778 ; -1.353 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.089 ; -1.714 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -0.918 ; -1.523 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.167 ; -1.814 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.221 ; -1.875 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.259 ; -1.897 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.278 ; -1.911 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.073 ; -1.675 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.374 ; -2.016 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -0.484 ; -1.127 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -1.268 ; -1.860 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.016  ; -0.412 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -0.989 ; -1.529 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.532 ; -2.220 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -0.918 ; -1.507 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.069 ; -1.651 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.862  ; 0.306  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.720  ; 0.135  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.809  ; 0.237  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.727  ; 0.153  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.405  ; -0.188 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.681  ; 0.107  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.597  ; 0.006  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.704  ; 0.132  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.556  ; -0.043 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.566  ; -0.033 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.511  ; -0.086 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.696  ; 0.120  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.566  ; -0.033 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.673  ; 0.099  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.806  ; 0.240  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.862  ; 0.306  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.730  ; 0.163  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.821  ; 0.258  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.653  ; 0.071  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.715  ; 0.143  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.672  ; 0.080  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.534  ; -0.095 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.518  ; -0.085 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.418  ; -0.177 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.811  ; 0.247  ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -1.044 ; -1.683 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -0.880 ; -1.491 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -1.295 ; -1.893 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -1.882 ; -2.543 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.110 ; -0.551 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.934 ; -2.625 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.472 ; -2.076 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.535 ; -2.134 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.371 ; -0.957 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -1.409 ; -2.057 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.303  ; -0.171 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.464 ; -2.118 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -0.986 ; -1.603 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -0.980 ; -1.571 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 3.364 ; 3.428 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 4.036 ; 4.098 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 4.122 ; 4.169 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 3.882 ; 3.904 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 4.117 ; 3.511 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 3.791 ; 3.797 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 3.796 ; 3.887 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 3.538 ; 3.626 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 4.117 ; 3.511 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 3.791 ; 3.797 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 3.796 ; 3.887 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 3.538 ; 3.626 ; Fall       ; ecg_ss_n        ;
; rec_miso         ; rec_sclk   ; 3.060 ; 3.126 ; Rise       ; rec_sclk        ;
; rec_ch1          ; rec_sclk   ; 3.707 ; 3.765 ; Fall       ; rec_sclk        ;
; rec_ch2          ; rec_sclk   ; 3.889 ; 3.966 ; Fall       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 3.809 ; 3.853 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 5.078 ; 5.260 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 4.901 ; 5.069 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 4.085 ; 3.520 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 3.301 ; 3.300 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 4.417 ; 4.558 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 4.083 ; 4.226 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 4.085 ; 3.520 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 3.301 ; 3.300 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 4.417 ; 4.558 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 5.943 ; 6.168 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 4.466 ; 4.481 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 5.046 ; 5.163 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 4.658 ; 4.707 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 5.268 ; 5.393 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 4.849 ; 4.902 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 4.645 ; 4.670 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 4.803 ; 4.828 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 4.621 ; 4.683 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 5.636 ; 5.770 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 4.481 ; 4.496 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 5.197 ; 5.290 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 4.684 ; 4.719 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 4.611 ; 4.647 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 4.905 ; 5.011 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 4.491 ; 4.509 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 4.763 ; 4.826 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 4.602 ; 4.634 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 4.635 ; 4.672 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 4.872 ; 4.899 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 4.521 ; 4.538 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 4.544 ; 4.573 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 5.943 ; 6.168 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 5.009 ; 5.059 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 4.925 ; 4.967 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 4.083 ; 4.226 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 3.286 ; 3.347 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 3.917 ; 3.957 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 3.978 ; 4.030 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 3.753 ; 3.761 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 4.030 ; 3.434 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 3.205 ; 3.297 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 3.284 ; 3.269 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 3.056 ; 3.028 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 4.030 ; 3.434 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 3.205 ; 3.297 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 3.284 ; 3.269 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 3.056 ; 3.028 ; Fall       ; ecg_ss_n        ;
; rec_miso         ; rec_sclk   ; 2.997 ; 3.060 ; Rise       ; rec_sclk        ;
; rec_ch1          ; rec_sclk   ; 3.632 ; 3.688 ; Fall       ; rec_sclk        ;
; rec_ch2          ; rec_sclk   ; 3.807 ; 3.881 ; Fall       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 3.686 ; 3.716 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 4.938 ; 5.098 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 4.737 ; 4.879 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 4.002 ; 3.445 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 2.765 ; 2.851 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 3.882 ; 4.084 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 3.539 ; 3.709 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 4.002 ; 3.445 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 2.765 ; 2.851 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 3.882 ; 4.084 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 4.368 ; 4.382 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 4.368 ; 4.382 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 4.925 ; 5.037 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 4.551 ; 4.598 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 5.138 ; 5.257 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 4.735 ; 4.785 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 4.538 ; 4.562 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 4.699 ; 4.722 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 4.518 ; 4.578 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 5.528 ; 5.660 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 4.382 ; 4.396 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 5.070 ; 5.158 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 4.576 ; 4.609 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 4.507 ; 4.541 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 4.790 ; 4.890 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 4.392 ; 4.408 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 4.656 ; 4.717 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 4.498 ; 4.528 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 4.530 ; 4.565 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 4.765 ; 4.790 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 4.421 ; 4.437 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 4.442 ; 4.470 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 5.825 ; 6.046 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 4.896 ; 4.944 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 4.816 ; 4.856 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 3.539 ; 3.709 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 4.721 ; 5.304 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 4.225 ;       ;       ; 4.812 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.977 ;       ;       ; 5.696 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.028 ;       ;       ; 4.603 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.383 ; 4.467 ; 5.035 ; 5.041 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.453 ; 4.535 ; 5.086 ; 5.131 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.228 ; 4.186 ; 4.782 ; 4.870 ;
; i2s_lrclk        ; i2s_l_ready ; 3.497 ;       ;       ; 4.086 ;
; i2s_lrclk        ; i2s_r_ready ;       ; 3.488 ; 4.078 ;       ;
; rec_rx_req       ; rec_rrdy    ;       ; 5.846 ; 6.381 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.610 ;       ;       ; 5.313 ;
; rec_st_load_rrdy ; rec_rrdy    ; 5.292 ;       ;       ; 6.050 ;
; rec_st_load_trdy ; rec_trdy    ; 4.916 ;       ;       ; 5.624 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 4.553 ; 5.130 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 4.121 ;       ;       ; 4.699 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.802 ;       ;       ; 5.505 ;
; ecg_st_load_trdy ; ecg_trdy    ; 3.916 ;       ;       ; 4.483 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.260 ; 4.352 ; 4.914 ; 4.919 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.339 ; 4.376 ; 4.921 ; 5.005 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.111 ; 4.083 ; 4.671 ; 4.753 ;
; i2s_lrclk        ; i2s_l_ready ; 3.421 ;       ;       ; 4.001 ;
; i2s_lrclk        ; i2s_r_ready ;       ; 3.412 ; 3.993 ;       ;
; rec_rx_req       ; rec_rrdy    ;       ; 5.718 ; 6.242 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.492 ;       ;       ; 5.182 ;
; rec_st_load_rrdy ; rec_rrdy    ; 5.171 ;       ;       ; 5.912 ;
; rec_st_load_trdy ; rec_trdy    ; 4.781 ;       ;       ; 5.477 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.090 ; 4.087 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.854 ; 3.851 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.177 ; 3.177 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 2.952 ; 2.952 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.167     ; 4.167     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.910     ; 3.910     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.250     ; 3.316     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.006     ; 3.072     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.595   ; -0.502 ; -1.669   ; -0.088  ; -3.000              ;
;  ecg_sclk        ; -2.867   ; 0.159  ; -1.669   ; 0.333   ; -3.000              ;
;  ecg_ss_n        ; -0.603   ; -0.502 ; N/A      ; N/A     ; -3.000              ;
;  i2s_clk         ; -1.254   ; 0.262  ; N/A      ; N/A     ; -3.000              ;
;  rec_sclk        ; -4.595   ; 0.080  ; -0.360   ; -0.088  ; -3.000              ;
;  rec_ss_n        ; -4.234   ; 0.129  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -384.249 ; -7.571 ; -78.503  ; -1.64   ; -270.281            ;
;  ecg_sclk        ; -91.956  ; 0.000  ; -73.072  ; 0.000   ; -102.637            ;
;  ecg_ss_n        ; -2.114   ; -7.571 ; N/A      ; N/A     ; -3.253              ;
;  i2s_clk         ; -45.296  ; 0.000  ; N/A      ; N/A     ; -57.900             ;
;  rec_sclk        ; -139.886 ; 0.000  ; -10.169  ; -1.640  ; -103.264            ;
;  rec_ss_n        ; -104.997 ; 0.000  ; N/A      ; N/A     ; -3.227              ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 3.524 ; 3.949 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.639 ; 1.771 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.042 ; 3.471 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.947 ; 4.484 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.836 ; 3.300 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.695 ; 3.146 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.233 ; 2.680 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.196 ; 2.717 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.180 ; 2.656 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.676 ; 3.146 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.026 ; 2.472 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.382 ; 2.833 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 1.911 ; 2.330 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 2.271 ; 2.725 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.407 ; 2.902 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.167 ; 2.617 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 1.880 ; 2.304 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 2.259 ; 2.711 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.481 ; 2.893 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 1.745 ; 2.213 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 1.944 ; 2.474 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.079 ; 2.540 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 1.703 ; 2.176 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.339 ; 2.859 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.062 ; 2.488 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.568 ; 3.037 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.476 ; 3.024 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.695 ; 3.135 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.657 ; 3.145 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.406 ; 2.882 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.476 ; 3.897 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 3.350 ; 3.743 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 3.397 ; 3.832 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.350 ; 1.542 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.813 ; 3.182 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.830 ; 4.357 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.734 ; 3.169 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.187 ; 3.668 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.861 ; 1.276 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.458 ; 0.882 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.125 ; 0.557 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.399 ; 0.813 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.861 ; 1.276 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.344 ; 0.765 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.555 ; 0.971 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.327 ; 0.739 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.703 ; 1.120 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.696 ; 1.130 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.647 ; 1.083 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.340 ; 0.757 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.684 ; 1.104 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.486 ; 0.906 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.138 ; 0.566 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.151 ; 0.571 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.388 ; 0.815 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.088 ; 0.526 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.552 ; 0.969 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.322 ; 0.747 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.452 ; 0.843 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.629 ; 1.140 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.712 ; 1.141 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.817 ; 1.239 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.113 ; 0.540 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 2.295 ; 2.763 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.969 ; 2.433 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 3.412 ; 3.900 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 3.692 ; 4.236 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.051 ; 1.192 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.843 ; 4.361 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.008 ; 3.458 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 3.210 ; 3.646 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.481 ; 3.853 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 3.509 ; 4.048 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.658 ; 0.838 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.578 ; 4.060 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.820 ; 3.275 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.897 ; 3.253 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -1.716 ; -2.288 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.319 ; -0.694 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.441 ; -2.033 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.960 ; -2.668 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.311 ; -1.931 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -0.778 ; -1.351 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.016 ; -1.624 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.012 ; -1.652 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -0.987 ; -1.600 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.251 ; -1.880 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -0.932 ; -1.523 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.064 ; -1.690 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -0.888 ; -1.474 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.088 ; -1.707 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.128 ; -1.755 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.030 ; -1.641 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -0.855 ; -1.443 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.077 ; -1.695 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.197 ; -1.834 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -0.789 ; -1.370 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -0.876 ; -1.486 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -0.955 ; -1.552 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -0.778 ; -1.351 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.089 ; -1.714 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -0.918 ; -1.523 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.167 ; -1.814 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.221 ; -1.875 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.259 ; -1.897 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.278 ; -1.911 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.073 ; -1.675 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.374 ; -2.016 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -0.484 ; -1.127 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -1.268 ; -1.860 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.016  ; -0.412 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -0.989 ; -1.529 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.532 ; -2.220 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -0.918 ; -1.507 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.069 ; -1.651 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.885  ; 0.513  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.720  ; 0.280  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.820  ; 0.456  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.727  ; 0.305  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.405  ; -0.188 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.681  ; 0.239  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.597  ; 0.079  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.704  ; 0.280  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.556  ; 0.046  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.566  ; 0.042  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.511  ; -0.026 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.696  ; 0.247  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.566  ; 0.054  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.673  ; 0.223  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.806  ; 0.414  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.885  ; 0.513  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.730  ; 0.312  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.821  ; 0.451  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.653  ; 0.173  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.715  ; 0.280  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.672  ; 0.214  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.534  ; -0.026 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.518  ; -0.022 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.418  ; -0.170 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.811  ; 0.439  ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -1.044 ; -1.683 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -0.880 ; -1.491 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -1.295 ; -1.893 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -1.882 ; -2.543 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.110 ; -0.352 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.934 ; -2.625 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.472 ; -2.076 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.535 ; -2.134 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.371 ; -0.957 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -1.409 ; -2.057 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.303  ; -0.171 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.464 ; -2.118 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -0.986 ; -1.603 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -0.980 ; -1.571 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 5.807 ; 5.810 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 6.400 ; 6.330 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 6.523 ; 6.433 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 6.096 ; 6.029 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 6.289 ; 5.935 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.987 ; 5.816 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.960 ; 5.948 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.528 ; 5.547 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 6.289 ; 5.935 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.987 ; 5.816 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.960 ; 5.948 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.528 ; 5.547 ; Fall       ; ecg_ss_n        ;
; rec_miso         ; rec_sclk   ; 5.183 ; 5.166 ; Rise       ; rec_sclk        ;
; rec_ch1          ; rec_sclk   ; 5.744 ; 5.715 ; Fall       ; rec_sclk        ;
; rec_ch2          ; rec_sclk   ; 6.099 ; 6.042 ; Fall       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 5.902 ; 5.898 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 7.836 ; 7.922 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 7.772 ; 7.813 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 6.257 ; 5.919 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 5.014 ; 4.908 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 6.693 ; 6.703 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 6.389 ; 6.373 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 6.257 ; 5.919 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 5.014 ; 4.908 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 6.693 ; 6.703 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 9.210 ; 9.333 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 6.970 ; 6.912 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 7.938 ; 7.972 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 7.285 ; 7.260 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 8.392 ; 8.345 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 7.641 ; 7.580 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 7.298 ; 7.227 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 7.416 ; 7.400 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 7.238 ; 7.180 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 8.675 ; 8.721 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 6.996 ; 6.938 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 8.252 ; 8.211 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 7.374 ; 7.293 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 7.236 ; 7.181 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 7.711 ; 7.743 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 6.995 ; 6.942 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 7.486 ; 7.407 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 7.205 ; 7.137 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 7.271 ; 7.204 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 7.550 ; 7.513 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 7.034 ; 6.972 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 7.084 ; 7.053 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 9.210 ; 9.333 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 7.813 ; 7.771 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 7.644 ; 7.612 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 6.389 ; 6.373 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 3.286 ; 3.347 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 3.917 ; 3.957 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 3.978 ; 4.030 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 3.753 ; 3.761 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 4.030 ; 3.434 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 3.205 ; 3.297 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 3.284 ; 3.269 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 3.056 ; 3.028 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 4.030 ; 3.434 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 3.205 ; 3.297 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 3.284 ; 3.269 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 3.056 ; 3.028 ; Fall       ; ecg_ss_n        ;
; rec_miso         ; rec_sclk   ; 2.997 ; 3.060 ; Rise       ; rec_sclk        ;
; rec_ch1          ; rec_sclk   ; 3.632 ; 3.688 ; Fall       ; rec_sclk        ;
; rec_ch2          ; rec_sclk   ; 3.807 ; 3.881 ; Fall       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 3.686 ; 3.716 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 4.938 ; 5.098 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 4.737 ; 4.879 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 4.002 ; 3.445 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 2.765 ; 2.851 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 3.882 ; 4.084 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 3.539 ; 3.709 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 4.002 ; 3.445 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 2.765 ; 2.851 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 3.882 ; 4.084 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 4.368 ; 4.382 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 4.368 ; 4.382 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 4.925 ; 5.037 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 4.551 ; 4.598 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 5.138 ; 5.257 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 4.735 ; 4.785 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 4.538 ; 4.562 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 4.699 ; 4.722 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 4.518 ; 4.578 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 5.528 ; 5.660 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 4.382 ; 4.396 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 5.070 ; 5.158 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 4.576 ; 4.609 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 4.507 ; 4.541 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 4.790 ; 4.890 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 4.392 ; 4.408 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 4.656 ; 4.717 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 4.498 ; 4.528 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 4.530 ; 4.565 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 4.765 ; 4.790 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 4.421 ; 4.437 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 4.442 ; 4.470 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 5.825 ; 6.046 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 4.896 ; 4.944 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 4.816 ; 4.856 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 3.539 ; 3.709 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 7.971 ; 8.498 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.258 ;       ;       ; 7.543 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 8.496 ;       ;       ; 8.931 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.918 ;       ;       ; 7.221 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.563 ; 7.548 ; 8.113 ; 7.942 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.678 ; 7.649 ; 8.163 ; 8.074 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.287 ; 7.097 ; 7.654 ; 7.673 ;
; i2s_lrclk        ; i2s_l_ready ; 5.901 ;       ;       ; 6.293 ;
; i2s_lrclk        ; i2s_r_ready ;       ; 5.892 ; 6.281 ;       ;
; rec_rx_req       ; rec_rrdy    ;       ; 9.468 ; 9.974 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.821 ;       ;       ; 8.267 ;
; rec_st_load_rrdy ; rec_rrdy    ; 8.746 ;       ;       ; 9.234 ;
; rec_st_load_trdy ; rec_trdy    ; 8.448 ;       ;       ; 8.827 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 4.553 ; 5.130 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 4.121 ;       ;       ; 4.699 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.802 ;       ;       ; 5.505 ;
; ecg_st_load_trdy ; ecg_trdy    ; 3.916 ;       ;       ; 4.483 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.260 ; 4.352 ; 4.914 ; 4.919 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.339 ; 4.376 ; 4.921 ; 5.005 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.111 ; 4.083 ; 4.671 ; 4.753 ;
; i2s_lrclk        ; i2s_l_ready ; 3.421 ;       ;       ; 4.001 ;
; i2s_lrclk        ; i2s_r_ready ;       ; 3.412 ; 3.993 ;       ;
; rec_rx_req       ; rec_rrdy    ;       ; 5.718 ; 6.242 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.492 ;       ;       ; 5.182 ;
; rec_st_load_rrdy ; rec_rrdy    ; 5.171 ;       ;       ; 5.912 ;
; rec_st_load_trdy ; rec_trdy    ; 4.781 ;       ;       ; 5.477 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ecg_trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_ch1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_ch2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_ready       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_ready       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ecg_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_lrclk               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[23]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[22]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[21]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_bclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[20]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[19]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[18]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[17]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[16]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[15]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[14]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[13]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[12]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[11]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_adc_data            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[10]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[9]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[8]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rec_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rec_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk ; 272      ; 30       ; 36       ; 62       ;
; ecg_ss_n   ; ecg_sclk ; 31       ; 80       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n ; 0        ; 0        ; 0        ; 24       ;
; i2s_clk    ; i2s_clk  ; 99       ; 0        ; 0        ; 0        ;
; ecg_ss_n   ; rec_sclk ; 0        ; 25       ; 0        ; 0        ;
; i2s_clk    ; rec_sclk ; 50       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_sclk ; 274      ; 107      ; 38       ; 64       ;
; rec_ss_n   ; rec_sclk ; 31       ; 80       ; 8        ; 8        ;
; ecg_ss_n   ; rec_ss_n ; 0        ; 0        ; 0        ; 24       ;
; i2s_clk    ; rec_ss_n ; 0        ; 0        ; 48       ; 0        ;
; rec_sclk   ; rec_ss_n ; 0        ; 0        ; 0        ; 96       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk ; 272      ; 30       ; 36       ; 62       ;
; ecg_ss_n   ; ecg_sclk ; 31       ; 80       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n ; 0        ; 0        ; 0        ; 24       ;
; i2s_clk    ; i2s_clk  ; 99       ; 0        ; 0        ; 0        ;
; ecg_ss_n   ; rec_sclk ; 0        ; 25       ; 0        ; 0        ;
; i2s_clk    ; rec_sclk ; 50       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_sclk ; 274      ; 107      ; 38       ; 64       ;
; rec_ss_n   ; rec_sclk ; 31       ; 80       ; 8        ; 8        ;
; ecg_ss_n   ; rec_ss_n ; 0        ; 0        ; 0        ; 24       ;
; i2s_clk    ; rec_ss_n ; 0        ; 0        ; 48       ; 0        ;
; rec_sclk   ; rec_ss_n ; 0        ; 0        ; 0        ; 96       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 40    ; 40   ;
; Unconstrained Input Port Paths  ; 240   ; 240  ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 63    ; 63   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri May 17 16:11:16 2019
Info: Command: quartus_sta FPGA_P4 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 102 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ecg_sclk ecg_sclk
    Info (332105): create_clock -period 1.000 -name ecg_ss_n ecg_ss_n
    Info (332105): create_clock -period 1.000 -name rec_ss_n rec_ss_n
    Info (332105): create_clock -period 1.000 -name rec_sclk rec_sclk
    Info (332105): create_clock -period 1.000 -name i2s_clk i2s_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.595
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.595            -139.886 rec_sclk 
    Info (332119):    -4.234            -104.997 rec_ss_n 
    Info (332119):    -2.867             -91.956 ecg_sclk 
    Info (332119):    -1.254             -45.296 i2s_clk 
    Info (332119):    -0.603              -2.114 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.502
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.502              -7.571 ecg_ss_n 
    Info (332119):     0.224               0.000 rec_sclk 
    Info (332119):     0.381               0.000 ecg_sclk 
    Info (332119):     0.431               0.000 rec_ss_n 
    Info (332119):     0.487               0.000 i2s_clk 
Info (332146): Worst-case recovery slack is -1.669
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.669             -73.072 ecg_sclk 
    Info (332119):    -0.360              -5.431 rec_sclk 
Info (332146): Worst-case removal slack is -0.082
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.082              -1.377 rec_sclk 
    Info (332119):     0.561               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -92.000 rec_sclk 
    Info (332119):    -3.000             -90.000 ecg_sclk 
    Info (332119):    -3.000             -55.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.033
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.033            -119.082 rec_sclk 
    Info (332119):    -3.672             -89.783 rec_ss_n 
    Info (332119):    -2.476             -76.554 ecg_sclk 
    Info (332119):    -1.005             -35.842 i2s_clk 
    Info (332119):    -0.499              -1.311 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.376              -5.377 ecg_ss_n 
    Info (332119):     0.189               0.000 rec_sclk 
    Info (332119):     0.333               0.000 ecg_sclk 
    Info (332119):     0.440               0.000 i2s_clk 
    Info (332119):     0.481               0.000 rec_ss_n 
Info (332146): Worst-case recovery slack is -1.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.400             -60.903 ecg_sclk 
    Info (332119):    -0.298              -2.845 rec_sclk 
Info (332146): Worst-case removal slack is -0.088
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.088              -1.640 rec_sclk 
    Info (332119):     0.514               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -92.000 rec_sclk 
    Info (332119):    -3.000             -90.000 ecg_sclk 
    Info (332119):    -3.000             -55.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.816
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.816             -70.266 rec_sclk 
    Info (332119):    -2.025             -42.105 rec_ss_n 
    Info (332119):    -1.865             -44.479 ecg_sclk 
    Info (332119):    -0.340              -5.881 i2s_clk 
    Info (332119):     0.019               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.367              -6.655 ecg_ss_n 
    Info (332119):     0.080               0.000 rec_sclk 
    Info (332119):     0.129               0.000 rec_ss_n 
    Info (332119):     0.159               0.000 ecg_sclk 
    Info (332119):     0.262               0.000 i2s_clk 
Info (332146): Worst-case recovery slack is -1.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.173             -52.684 ecg_sclk 
    Info (332119):    -0.287             -10.169 rec_sclk 
Info (332146): Worst-case removal slack is -0.049
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.049              -1.168 rec_sclk 
    Info (332119):     0.333               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -103.264 rec_sclk 
    Info (332119):    -3.000            -102.637 ecg_sclk 
    Info (332119):    -3.000             -57.900 i2s_clk 
    Info (332119):    -3.000              -3.253 ecg_ss_n 
    Info (332119):    -3.000              -3.227 rec_ss_n 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 494 megabytes
    Info: Processing ended: Fri May 17 16:11:23 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


