Fitter report for pipeline
Mon Dec 30 11:18:27 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 30 11:18:27 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; pipeline                                        ;
; Top-level Entity Name              ; pipeline                                        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 17,523 / 33,216 ( 53 % )                        ;
;     Total combinational functions  ; 16,445 / 33,216 ( 50 % )                        ;
;     Dedicated logic registers      ; 1,701 / 33,216 ( 5 % )                          ;
; Total registers                    ; 1701                                            ;
; Total pins                         ; 399 / 475 ( 84 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 20,516 / 483,840 ( 4 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; AUD_ADCDAT    ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK   ; PIN_C5        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK      ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT    ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK   ; PIN_C6        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK       ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; CLOCK_27      ; PIN_D13       ; QSF Assignment ;
; Location ;                ;              ; CLOCK_50      ; PIN_N2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]  ; PIN_T6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10] ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11] ; PIN_V5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]  ; PIN_V4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]  ; PIN_V3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]  ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]  ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]  ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]  ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]  ; PIN_U5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]  ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]  ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_0     ; PIN_AE2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_1     ; PIN_AE3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N    ; PIN_AB3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE      ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK      ; PIN_AA7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N     ; PIN_AC3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]    ; PIN_V6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]   ; PIN_AB1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]   ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]   ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]   ; PIN_AC2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]   ; PIN_AC1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]   ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]    ; PIN_AA2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]    ; PIN_AA1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]    ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]    ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]    ; PIN_R8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]    ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]    ; PIN_V7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]    ; PIN_W6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]    ; PIN_AB2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM     ; PIN_AD2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N    ; PIN_AB4       ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM     ; PIN_Y5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N     ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; ENET_CLK      ; PIN_B24       ; QSF Assignment ;
; Location ;                ;              ; ENET_CMD      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET_CS_N     ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[0]  ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[10] ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[11] ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[12] ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[13] ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[14] ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[15] ; PIN_D18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[1]  ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[2]  ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[3]  ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[4]  ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[5]  ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[6]  ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[7]  ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[8]  ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[9]  ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; ENET_INT      ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET_RD_N     ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET_RST_N    ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET_WR_N     ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; EXT_CLOCK     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[0]    ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[10]   ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[11]   ; PIN_AF17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[12]   ; PIN_W16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[13]   ; PIN_W15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[14]   ; PIN_AC16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[15]   ; PIN_AD16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[16]   ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[17]   ; PIN_AC15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[18]   ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[19]   ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[1]    ; PIN_AB18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[20]   ; PIN_Y15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[21]   ; PIN_Y14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[2]    ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[3]    ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[4]    ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[5]    ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[6]    ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[7]    ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[8]    ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[9]    ; PIN_AC17      ; QSF Assignment ;
; Location ;                ;              ; FL_CE_N       ; PIN_V17       ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[0]      ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[1]      ; PIN_AC19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[2]      ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[3]      ; PIN_AE20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[4]      ; PIN_AB20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[5]      ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[6]      ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[7]      ; PIN_AE21      ; QSF Assignment ;
; Location ;                ;              ; FL_OE_N       ; PIN_W17       ; QSF Assignment ;
; Location ;                ;              ; FL_RST_N      ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; FL_WE_N       ; PIN_AA17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_N18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_P18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_G23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_G24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_G25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_H24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_J23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_J24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_J22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_H25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_H26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_H19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_K18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_K19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_K21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_K23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_K24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_L21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_L20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_E26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_J25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_J26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_L23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_L19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_E25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_F24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_F23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_J21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_J20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_F25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_F26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_K25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_N24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_P24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_R25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_R24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_R20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_T22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_T23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_T24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_T25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_T18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_K26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_T21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_T20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_U26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_U25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_U23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_U24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_R19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_T19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_U20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_U21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_V26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_V24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_W23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_M23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_M19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_M20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_N20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_M25       ; QSF Assignment ;
; Location ;                ;              ; HEX0[0]       ; PIN_AF10      ; QSF Assignment ;
; Location ;                ;              ; HEX0[1]       ; PIN_AB12      ; QSF Assignment ;
; Location ;                ;              ; HEX0[2]       ; PIN_AC12      ; QSF Assignment ;
; Location ;                ;              ; HEX0[3]       ; PIN_AD11      ; QSF Assignment ;
; Location ;                ;              ; HEX0[4]       ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; HEX0[5]       ; PIN_V14       ; QSF Assignment ;
; Location ;                ;              ; HEX0[6]       ; PIN_V13       ; QSF Assignment ;
; Location ;                ;              ; HEX1[0]       ; PIN_V20       ; QSF Assignment ;
; Location ;                ;              ; HEX1[1]       ; PIN_V21       ; QSF Assignment ;
; Location ;                ;              ; HEX1[2]       ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; HEX1[3]       ; PIN_Y22       ; QSF Assignment ;
; Location ;                ;              ; HEX1[4]       ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; HEX1[5]       ; PIN_AA23      ; QSF Assignment ;
; Location ;                ;              ; HEX1[6]       ; PIN_AB24      ; QSF Assignment ;
; Location ;                ;              ; HEX2[0]       ; PIN_AB23      ; QSF Assignment ;
; Location ;                ;              ; HEX2[1]       ; PIN_V22       ; QSF Assignment ;
; Location ;                ;              ; HEX2[2]       ; PIN_AC25      ; QSF Assignment ;
; Location ;                ;              ; HEX2[3]       ; PIN_AC26      ; QSF Assignment ;
; Location ;                ;              ; HEX2[4]       ; PIN_AB26      ; QSF Assignment ;
; Location ;                ;              ; HEX2[5]       ; PIN_AB25      ; QSF Assignment ;
; Location ;                ;              ; HEX2[6]       ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; HEX3[0]       ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; HEX3[1]       ; PIN_AA25      ; QSF Assignment ;
; Location ;                ;              ; HEX3[2]       ; PIN_AA26      ; QSF Assignment ;
; Location ;                ;              ; HEX3[3]       ; PIN_Y26       ; QSF Assignment ;
; Location ;                ;              ; HEX3[4]       ; PIN_Y25       ; QSF Assignment ;
; Location ;                ;              ; HEX3[5]       ; PIN_U22       ; QSF Assignment ;
; Location ;                ;              ; HEX3[6]       ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]       ; PIN_U9        ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]       ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]       ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]       ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]       ; PIN_R7        ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]       ; PIN_R6        ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]       ; PIN_T3        ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]       ; PIN_T2        ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]       ; PIN_P6        ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]       ; PIN_P7        ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]       ; PIN_T9        ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]       ; PIN_R5        ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]       ; PIN_R4        ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]       ; PIN_R3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[0]       ; PIN_R2        ; QSF Assignment ;
; Location ;                ;              ; HEX6[1]       ; PIN_P4        ; QSF Assignment ;
; Location ;                ;              ; HEX6[2]       ; PIN_P3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[3]       ; PIN_M2        ; QSF Assignment ;
; Location ;                ;              ; HEX6[4]       ; PIN_M3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[5]       ; PIN_M5        ; QSF Assignment ;
; Location ;                ;              ; HEX6[6]       ; PIN_M4        ; QSF Assignment ;
; Location ;                ;              ; HEX7[0]       ; PIN_L3        ; QSF Assignment ;
; Location ;                ;              ; HEX7[1]       ; PIN_L2        ; QSF Assignment ;
; Location ;                ;              ; HEX7[2]       ; PIN_L9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[3]       ; PIN_L6        ; QSF Assignment ;
; Location ;                ;              ; HEX7[4]       ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; HEX7[5]       ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[6]       ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; I2C_SCLK      ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD      ; PIN_AE25      ; QSF Assignment ;
; Location ;                ;              ; IRDA_TXD      ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; KEY[0]        ; PIN_G26       ; QSF Assignment ;
; Location ;                ;              ; KEY[1]        ; PIN_N23       ; QSF Assignment ;
; Location ;                ;              ; KEY[2]        ; PIN_P23       ; QSF Assignment ;
; Location ;                ;              ; KEY[3]        ; PIN_W26       ; QSF Assignment ;
; Location ;                ;              ; LCD_BLON      ; PIN_K2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[0]   ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[1]   ; PIN_J2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[2]   ; PIN_H1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[3]   ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[4]   ; PIN_J4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[5]   ; PIN_J3        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[6]   ; PIN_H4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[7]   ; PIN_H3        ; QSF Assignment ;
; Location ;                ;              ; LCD_EN        ; PIN_K3        ; QSF Assignment ;
; Location ;                ;              ; LCD_ON        ; PIN_L4        ; QSF Assignment ;
; Location ;                ;              ; LCD_RS        ; PIN_K1        ; QSF Assignment ;
; Location ;                ;              ; LCD_RW        ; PIN_K4        ; QSF Assignment ;
; Location ;                ;              ; LEDG[0]       ; PIN_AE22      ; QSF Assignment ;
; Location ;                ;              ; LEDG[1]       ; PIN_AF22      ; QSF Assignment ;
; Location ;                ;              ; LEDG[2]       ; PIN_W19       ; QSF Assignment ;
; Location ;                ;              ; LEDG[3]       ; PIN_V18       ; QSF Assignment ;
; Location ;                ;              ; LEDG[4]       ; PIN_U18       ; QSF Assignment ;
; Location ;                ;              ; LEDG[5]       ; PIN_U17       ; QSF Assignment ;
; Location ;                ;              ; LEDG[6]       ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; LEDG[7]       ; PIN_Y18       ; QSF Assignment ;
; Location ;                ;              ; LEDG[8]       ; PIN_Y12       ; QSF Assignment ;
; Location ;                ;              ; LEDR[0]       ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[10]      ; PIN_AA13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[11]      ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; LEDR[12]      ; PIN_AD15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[13]      ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[14]      ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[15]      ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[16]      ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; LEDR[17]      ; PIN_AD12      ; QSF Assignment ;
; Location ;                ;              ; LEDR[1]       ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[2]       ; PIN_AB21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[3]       ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; LEDR[4]       ; PIN_AD22      ; QSF Assignment ;
; Location ;                ;              ; LEDR[5]       ; PIN_AD23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[6]       ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[7]       ; PIN_AC21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[8]       ; PIN_AA14      ; QSF Assignment ;
; Location ;                ;              ; LEDR[9]       ; PIN_Y13       ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[0]   ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[1]   ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; OTG_CS_N      ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK0_N   ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK1_N   ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[0]   ; PIN_F4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[10]  ; PIN_K6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[11]  ; PIN_K5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[12]  ; PIN_G4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[13]  ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[14]  ; PIN_J6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[15]  ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[1]   ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[2]   ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[3]   ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[4]   ; PIN_J5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[5]   ; PIN_J8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[6]   ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[7]   ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[8]   ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[9]   ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ0     ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ1     ; PIN_E5        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED    ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT0      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT1      ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED    ; PIN_G6        ; QSF Assignment ;
; Location ;                ;              ; OTG_RD_N      ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; OTG_RST_N     ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; OTG_WR_N      ; PIN_G1        ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; SD_CLK        ; PIN_AD25      ; QSF Assignment ;
; Location ;                ;              ; SD_CMD        ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT        ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; SD_DAT3       ; PIN_AC23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[0]  ; PIN_AE4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[10] ; PIN_V10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[11] ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[12] ; PIN_AC7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[13] ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[14] ; PIN_W10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[15] ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[16] ; PIN_AB8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[17] ; PIN_AC8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[1]  ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[2]  ; PIN_AC5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[3]  ; PIN_AC6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[4]  ; PIN_AD4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[5]  ; PIN_AD5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[6]  ; PIN_AE5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[7]  ; PIN_AF5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[8]  ; PIN_AD6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[9]  ; PIN_AD7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_CE_N     ; PIN_AC11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[0]    ; PIN_AD8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[10]   ; PIN_AE8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[11]   ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[12]   ; PIN_W11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[13]   ; PIN_W12       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[14]   ; PIN_AC9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[15]   ; PIN_AC10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[1]    ; PIN_AE6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[2]    ; PIN_AF6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[3]    ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[4]    ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[5]    ; PIN_AB10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[6]    ; PIN_AA11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[7]    ; PIN_Y11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[8]    ; PIN_AE7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[9]    ; PIN_AF7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_LB_N     ; PIN_AE9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_OE_N     ; PIN_AD10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_UB_N     ; PIN_AF9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_WE_N     ; PIN_AE10      ; QSF Assignment ;
; Location ;                ;              ; SW[0]         ; PIN_N25       ; QSF Assignment ;
; Location ;                ;              ; SW[10]        ; PIN_N1        ; QSF Assignment ;
; Location ;                ;              ; SW[11]        ; PIN_P1        ; QSF Assignment ;
; Location ;                ;              ; SW[12]        ; PIN_P2        ; QSF Assignment ;
; Location ;                ;              ; SW[13]        ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; SW[14]        ; PIN_U3        ; QSF Assignment ;
; Location ;                ;              ; SW[15]        ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; SW[16]        ; PIN_V1        ; QSF Assignment ;
; Location ;                ;              ; SW[17]        ; PIN_V2        ; QSF Assignment ;
; Location ;                ;              ; SW[1]         ; PIN_N26       ; QSF Assignment ;
; Location ;                ;              ; SW[2]         ; PIN_P25       ; QSF Assignment ;
; Location ;                ;              ; SW[3]         ; PIN_AE14      ; QSF Assignment ;
; Location ;                ;              ; SW[4]         ; PIN_AF14      ; QSF Assignment ;
; Location ;                ;              ; SW[5]         ; PIN_AD13      ; QSF Assignment ;
; Location ;                ;              ; SW[6]         ; PIN_AC13      ; QSF Assignment ;
; Location ;                ;              ; SW[7]         ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; SW[8]         ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; SW[9]         ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; TCK           ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; TCS           ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; TDI           ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; TDO           ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]    ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]    ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]    ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]    ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]    ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]    ; PIN_F9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]    ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]    ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TD_HS         ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; TD_RESET      ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; TD_VS         ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; UART_RXD      ; PIN_C25       ; QSF Assignment ;
; Location ;                ;              ; UART_TXD      ; PIN_B25       ; QSF Assignment ;
; Location ;                ;              ; VGA_BLANK     ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]      ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]      ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]      ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[4]      ; PIN_J10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[5]      ; PIN_J11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[6]      ; PIN_C11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[7]      ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[8]      ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[9]      ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; VGA_CLK       ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]      ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]      ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]      ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[4]      ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[5]      ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[6]      ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[7]      ; PIN_D11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[8]      ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[9]      ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; VGA_HS        ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]      ; PIN_C8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]      ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]      ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[4]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[5]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[6]      ; PIN_H11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[7]      ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[8]      ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[9]      ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; VGA_SYNC      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; VGA_VS        ; PIN_D8        ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 18658 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 18658 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 18655   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Admin/Downloads/Compressed/pipeline-main/pipeline-main/quartus/pipeline_restored/output_files/pipeline.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 17,523 / 33,216 ( 53 % ) ;
;     -- Combinational with no register       ; 15822                    ;
;     -- Register only                        ; 1078                     ;
;     -- Combinational with a register        ; 623                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 6663                     ;
;     -- 3 input functions                    ; 9068                     ;
;     -- <=2 input functions                  ; 714                      ;
;     -- Register only                        ; 1078                     ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 11900                    ;
;     -- arithmetic mode                      ; 4545                     ;
;                                             ;                          ;
; Total registers*                            ; 1,701 / 34,593 ( 5 % )   ;
;     -- Dedicated logic registers            ; 1,701 / 33,216 ( 5 % )   ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 1,302 / 2,076 ( 63 % )   ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 399 / 475 ( 84 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;                                             ;                          ;
; Global signals                              ; 2                        ;
; M4Ks                                        ; 7 / 105 ( 7 % )          ;
; Total block memory bits                     ; 20,516 / 483,840 ( 4 % ) ;
; Total block memory implementation bits      ; 32,256 / 483,840 ( 7 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 2 / 16 ( 13 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 24% / 22% / 26%          ;
; Peak interconnect usage (total/H/V)         ; 58% / 53% / 65%          ;
; Maximum fan-out                             ; 1711                     ;
; Highest non-global fan-out                  ; 377                      ;
; Total fan-out                               ; 62971                    ;
; Average fan-out                             ; 3.28                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 17523 / 33216 ( 53 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 15822                  ; 0                              ;
;     -- Register only                        ; 1078                   ; 0                              ;
;     -- Combinational with a register        ; 623                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 6663                   ; 0                              ;
;     -- 3 input functions                    ; 9068                   ; 0                              ;
;     -- <=2 input functions                  ; 714                    ; 0                              ;
;     -- Register only                        ; 1078                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 11900                  ; 0                              ;
;     -- arithmetic mode                      ; 4545                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 1701                   ; 0                              ;
;     -- Dedicated logic registers            ; 1701 / 33216 ( 5 % )   ; 0 / 33216 ( 0 % )              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1302 / 2076 ( 63 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 399                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 20516                  ; 0                              ;
; Total RAM block bits                        ; 32256                  ; 0                              ;
; M4K                                         ; 7 / 105 ( 6 % )        ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 2 / 20 ( 10 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 62983                  ; 0                              ;
;     -- Registered Connections               ; 6917                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 34                     ; 0                              ;
;     -- Output Ports                         ; 365                    ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_i       ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[0]  ; H11   ; 3        ; 18           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[10] ; B10   ; 3        ; 22           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[11] ; J13   ; 3        ; 24           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[12] ; AC12  ; 8        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[13] ; V13   ; 8        ; 27           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[14] ; R4    ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[15] ; A10   ; 3        ; 22           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[16] ; R5    ; 1        ; 0            ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[17] ; E12   ; 3        ; 24           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[18] ; AC11  ; 8        ; 22           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[19] ; AE10  ; 8        ; 24           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[1]  ; B9    ; 3        ; 20           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[20] ; D9    ; 3        ; 16           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[21] ; D11   ; 3        ; 22           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[22] ; H12   ; 3        ; 18           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[23] ; T10   ; 1        ; 0            ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[24] ; AF10  ; 8        ; 24           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[25] ; A8    ; 3        ; 16           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[26] ; J14   ; 3        ; 24           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[27] ; G11   ; 3        ; 22           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[28] ; F11   ; 3        ; 18           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[29] ; V14   ; 8        ; 27           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[2]  ; A9    ; 3        ; 20           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[30] ; P3    ; 1        ; 0            ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[31] ; AD10  ; 8        ; 22           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[3]  ; T9    ; 1        ; 0            ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[4]  ; AE11  ; 8        ; 27           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[5]  ; E10   ; 3        ; 18           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[6]  ; D12   ; 3        ; 24           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[7]  ; AB12  ; 8        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[8]  ; AD11  ; 8        ; 27           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; io_sw_i[9]  ; B8    ; 3        ; 16           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rst_ni      ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; io_hex0_o[0]   ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[10]  ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[11]  ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[12]  ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[13]  ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[14]  ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[15]  ; K8    ; 2        ; 0            ; 29           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[16]  ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[17]  ; U26   ; 6        ; 65           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[18]  ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[19]  ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[1]   ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[20]  ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[21]  ; T19   ; 6        ; 65           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[22]  ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[23]  ; W23   ; 6        ; 65           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[24]  ; U25   ; 6        ; 65           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[25]  ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[26]  ; R19   ; 6        ; 65           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[27]  ; U23   ; 6        ; 65           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[28]  ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[29]  ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[2]   ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[30]  ; U24   ; 6        ; 65           ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[31]  ; U20   ; 6        ; 65           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[3]   ; L10   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[4]   ; J1    ; 2        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[5]   ; J2    ; 2        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[6]   ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[7]   ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[8]   ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex0_o[9]   ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[0]   ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[10]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[11]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[12]  ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[13]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[14]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[15]  ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[16]  ; D14   ; 4        ; 33           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[17]  ; B15   ; 4        ; 37           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[18]  ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[19]  ; G14   ; 4        ; 35           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[1]   ; V2    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[20]  ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[21]  ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[22]  ; B14   ; 4        ; 33           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[23]  ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[24]  ; C16   ; 4        ; 37           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[25]  ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[26]  ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[27]  ; F13   ; 4        ; 35           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[28]  ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[29]  ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[2]   ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[30]  ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[31]  ; A14   ; 4        ; 33           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[3]   ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[4]   ; V1    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[5]   ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[6]   ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[7]   ; U10   ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[8]   ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex1_o[9]   ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[0]   ; W11   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[10]  ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[11]  ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[12]  ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[13]  ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[14]  ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[15]  ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[16]  ; B18   ; 4        ; 46           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[17]  ; D15   ; 4        ; 40           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[18]  ; C17   ; 4        ; 46           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[19]  ; B17   ; 4        ; 42           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[1]   ; AC10  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[20]  ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[21]  ; G16   ; 4        ; 44           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[22]  ; A18   ; 4        ; 46           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[23]  ; D17   ; 4        ; 46           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[24]  ; A17   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[25]  ; G15   ; 4        ; 44           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[26]  ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[27]  ; F15   ; 4        ; 44           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[28]  ; H16   ; 4        ; 42           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[29]  ; D16   ; 4        ; 40           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[2]   ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[30]  ; F16   ; 4        ; 44           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[31]  ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[3]   ; AF7   ; 8        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[4]   ; AA11  ; 8        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[5]   ; AE7   ; 8        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[6]   ; W12   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[7]   ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[8]   ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex2_o[9]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[0]   ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[10]  ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[11]  ; J6    ; 2        ; 0            ; 29           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[12]  ; G3    ; 2        ; 0            ; 29           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[13]  ; K7    ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[14]  ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[15]  ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[16]  ; A20   ; 4        ; 55           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[17]  ; C19   ; 4        ; 53           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[18]  ; E20   ; 4        ; 55           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[19]  ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[1]   ; F6    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[20]  ; E18   ; 4        ; 50           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[21]  ; D20   ; 4        ; 57           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[22]  ; D19   ; 4        ; 53           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[23]  ; K17   ; 4        ; 59           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[24]  ; J16   ; 4        ; 57           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[25]  ; B19   ; 4        ; 53           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[26]  ; B21   ; 4        ; 59           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[27]  ; K16   ; 4        ; 57           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[28]  ; A19   ; 4        ; 53           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[29]  ; F18   ; 4        ; 50           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[2]   ; B2    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[30]  ; D18   ; 4        ; 50           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[31]  ; B20   ; 4        ; 55           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[3]   ; B3    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[4]   ; C2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[5]   ; D2    ; 2        ; 0            ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[6]   ; C3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[7]   ; C5    ; 3        ; 1            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[8]   ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex3_o[9]   ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[0]   ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[10]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[11]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[12]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[13]  ; AD8   ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[14]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[15]  ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[16]  ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[17]  ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[18]  ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[19]  ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[1]   ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[20]  ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[21]  ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[22]  ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[23]  ; AC23  ; 6        ; 65           ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[24]  ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[25]  ; AD24  ; 6        ; 65           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[26]  ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[27]  ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[28]  ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[29]  ; AE25  ; 6        ; 65           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[2]   ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[30]  ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[31]  ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[3]   ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[4]   ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[5]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[6]   ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[7]   ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[8]   ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex4_o[9]   ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[0]   ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[10]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[11]  ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[12]  ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[13]  ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[14]  ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[15]  ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[16]  ; T24   ; 6        ; 65           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[17]  ; M24   ; 5        ; 65           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[18]  ; R25   ; 6        ; 65           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[19]  ; T23   ; 6        ; 65           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[1]   ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[20]  ; P23   ; 6        ; 65           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[21]  ; M19   ; 5        ; 65           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[22]  ; T22   ; 6        ; 65           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[23]  ; R24   ; 6        ; 65           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[24]  ; R17   ; 6        ; 65           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[25]  ; P17   ; 6        ; 65           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[26]  ; T25   ; 6        ; 65           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[27]  ; N24   ; 5        ; 65           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[28]  ; N23   ; 5        ; 65           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[29]  ; M25   ; 5        ; 65           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[2]   ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[30]  ; P24   ; 6        ; 65           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[31]  ; R20   ; 6        ; 65           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[3]   ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[4]   ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[5]   ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[6]   ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[7]   ; K5    ; 2        ; 0            ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[8]   ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex5_o[9]   ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[0]   ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[10]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[11]  ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[12]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[13]  ; V7    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[14]  ; AC1   ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[15]  ; R8    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[16]  ; M22   ; 5        ; 65           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[17]  ; K25   ; 5        ; 65           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[18]  ; K24   ; 5        ; 65           ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[19]  ; L25   ; 5        ; 65           ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[1]   ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[20]  ; M23   ; 5        ; 65           ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[21]  ; K18   ; 5        ; 65           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[22]  ; K21   ; 5        ; 65           ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[23]  ; J26   ; 5        ; 65           ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[24]  ; L20   ; 5        ; 65           ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[25]  ; L21   ; 5        ; 65           ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[26]  ; K23   ; 5        ; 65           ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[27]  ; L23   ; 5        ; 65           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[28]  ; L24   ; 5        ; 65           ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[29]  ; L19   ; 5        ; 65           ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[2]   ; U4    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[30]  ; K19   ; 5        ; 65           ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[31]  ; M21   ; 5        ; 65           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[3]   ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[4]   ; U3    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[5]   ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[6]   ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[7]   ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[8]   ; Y3    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex6_o[9]   ; AC2   ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[0]   ; AE8   ; 8        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[10]  ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[11]  ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[12]  ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[13]  ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[14]  ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[15]  ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[16]  ; A22   ; 4        ; 61           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[17]  ; G21   ; 5        ; 65           ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[18]  ; C23   ; 4        ; 63           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[19]  ; F21   ; 5        ; 65           ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[1]   ; AC9   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[20]  ; E23   ; 5        ; 65           ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[21]  ; E24   ; 5        ; 65           ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[22]  ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[23]  ; E22   ; 5        ; 65           ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[24]  ; H21   ; 5        ; 65           ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[25]  ; C21   ; 4        ; 63           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[26]  ; C22   ; 4        ; 63           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[27]  ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[28]  ; G22   ; 5        ; 65           ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[29]  ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[2]   ; AA10  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[30]  ; F20   ; 5        ; 65           ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[31]  ; D21   ; 4        ; 63           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[3]   ; AB10  ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[4]   ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[5]   ; Y11   ; 8        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[6]   ; AF8   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[7]   ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[8]   ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_hex7_o[9]   ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[0]    ; F4    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[10]   ; AA4   ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[11]   ; AA3   ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[12]   ; AB1   ; 1        ; 0            ; 6            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[13]   ; AA2   ; 1        ; 0            ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[14]   ; T8    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[15]   ; V6    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[16]   ; G25   ; 5        ; 65           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[17]   ; H24   ; 5        ; 65           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[18]   ; H25   ; 5        ; 65           ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[19]   ; G24   ; 5        ; 65           ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[1]    ; E5    ; 2        ; 0            ; 34           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[20]   ; G23   ; 5        ; 65           ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[21]   ; H19   ; 5        ; 65           ; 26           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[22]   ; G26   ; 5        ; 65           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[23]   ; J25   ; 5        ; 65           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[24]   ; H23   ; 5        ; 65           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[25]   ; K26   ; 5        ; 65           ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[26]   ; H26   ; 5        ; 65           ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[27]   ; J23   ; 5        ; 65           ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[28]   ; J24   ; 5        ; 65           ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[29]   ; F25   ; 5        ; 65           ; 29           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[2]    ; G6    ; 2        ; 0            ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[30]   ; P18   ; 5        ; 65           ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[31]   ; K22   ; 5        ; 65           ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[3]    ; F3    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[4]    ; C6    ; 3        ; 1            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[5]    ; F7    ; 2        ; 0            ; 32           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[6]    ; D1    ; 2        ; 0            ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[7]    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[8]    ; AA1   ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_lcd_o[9]    ; W6    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[0]   ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[10]  ; H1    ; 2        ; 0            ; 27           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[11]  ; H2    ; 2        ; 0            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[12]  ; H4    ; 2        ; 0            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[13]  ; H6    ; 2        ; 0            ; 31           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[14]  ; J8    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[15]  ; G4    ; 2        ; 0            ; 30           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[16]  ; V25   ; 6        ; 65           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[17]  ; T21   ; 6        ; 65           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[18]  ; V24   ; 6        ; 65           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[19]  ; W25   ; 6        ; 65           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[1]   ; B4    ; 3        ; 1            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[20]  ; W26   ; 6        ; 65           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[21]  ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[22]  ; U21   ; 6        ; 65           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[23]  ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[24]  ; V23   ; 6        ; 65           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[25]  ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[26]  ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[27]  ; Y21   ; 6        ; 65           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[28]  ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[29]  ; V26   ; 6        ; 65           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[2]   ; B6    ; 3        ; 3            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[30]  ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[31]  ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[3]   ; D5    ; 3        ; 5            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[4]   ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[5]   ; C7    ; 3        ; 9            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[6]   ; H10   ; 3        ; 7            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[7]   ; E8    ; 3        ; 7            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[8]   ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledg_o[9]   ; J3    ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[0]   ; G9    ; 3        ; 7            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[10]  ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[11]  ; J7    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[12]  ; H3    ; 2        ; 0            ; 28           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[13]  ; E2    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[14]  ; J5    ; 2        ; 0            ; 31           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[15]  ; K6    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[16]  ; D26   ; 5        ; 65           ; 31           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[17]  ; J20   ; 5        ; 65           ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[18]  ; F24   ; 5        ; 65           ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[19]  ; J22   ; 5        ; 65           ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[1]   ; K9    ; 3        ; 5            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[20]  ; E26   ; 5        ; 65           ; 31           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[21]  ; C25   ; 5        ; 65           ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[22]  ; E25   ; 5        ; 65           ; 31           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[23]  ; F23   ; 5        ; 65           ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[24]  ; D25   ; 5        ; 65           ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[25]  ; D23   ; 5        ; 65           ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[26]  ; C24   ; 5        ; 65           ; 32           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[27]  ; F26   ; 5        ; 65           ; 29           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[28]  ; N18   ; 5        ; 65           ; 29           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[29]  ; J21   ; 5        ; 65           ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[2]   ; F9    ; 3        ; 9            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[30]  ; B24   ; 5        ; 65           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[31]  ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[3]   ; D7    ; 3        ; 9            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[4]   ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[5]   ; B5    ; 3        ; 3            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[6]   ; J9    ; 3        ; 5            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[7]   ; H8    ; 3        ; 7            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[8]   ; E1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; io_ledr_o[9]   ; J4    ; 2        ; 0            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[0]  ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[10] ; T7    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[11] ; V11   ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[12] ; AA12  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[1]  ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[2]  ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[3]  ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[4]  ; U12   ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[5]  ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[6]  ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[7]  ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[8]  ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc_debug_o[9]  ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 61 / 64 ( 95 % ) ; 3.3V          ; --           ;
; 2        ; 57 / 59 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 46 / 56 ( 82 % ) ; 3.3V          ; --           ;
; 4        ; 50 / 58 ( 86 % ) ; 3.3V          ; --           ;
; 5        ; 61 / 65 ( 94 % ) ; 3.3V          ; --           ;
; 6        ; 54 / 59 ( 92 % ) ; 3.3V          ; --           ;
; 7        ; 22 / 58 ( 38 % ) ; 3.3V          ; --           ;
; 8        ; 51 / 56 ( 91 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; io_lcd_o[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 482        ; 3        ; io_ledr_o[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 479        ; 3        ; io_ledg_o[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; io_sw_i[25]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 451        ; 3        ; io_sw_i[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; io_sw_i[15]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; io_hex1_o[31]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; io_hex2_o[24]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; io_hex2_o[22]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 394        ; 4        ; io_hex3_o[28]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 390        ; 4        ; io_hex3_o[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 382        ; 4        ; io_hex3_o[19]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 379        ; 4        ; io_hex7_o[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 378        ; 4        ; io_hex7_o[29]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; io_lcd_o[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; io_lcd_o[13]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; io_lcd_o[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; io_lcd_o[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; io_hex4_o[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; io_hex5_o[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; io_hex5_o[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; io_hex7_o[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; io_hex2_o[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; pc_debug_o[12]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; io_hex7_o[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; io_hex2_o[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; io_hex2_o[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; pc_debug_o[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; io_hex0_o[18]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; io_ledg_o[31]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; io_hex0_o[28]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; io_hex0_o[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; io_lcd_o[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; io_hex6_o[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; io_hex5_o[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; io_hex5_o[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; io_hex5_o[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; io_hex7_o[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; io_sw_i[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; io_hex2_o[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; io_hex0_o[25]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; io_hex0_o[29]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; io_hex4_o[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; io_hex4_o[28]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; io_hex6_o[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; io_hex6_o[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; io_hex4_o[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; io_hex4_o[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; io_hex5_o[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; io_hex4_o[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; io_hex5_o[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; io_hex7_o[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; io_hex2_o[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; io_sw_i[18]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; io_sw_i[12]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; io_hex7_o[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; io_hex2_o[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; io_hex7_o[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; io_hex4_o[19]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; io_hex4_o[23]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; io_hex4_o[20]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; io_hex4_o[27]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; io_hex4_o[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; io_hex5_o[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; io_hex5_o[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; io_hex4_o[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; io_hex5_o[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; io_hex4_o[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; io_hex4_o[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; io_sw_i[31]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; io_sw_i[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; io_hex2_o[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; io_hex2_o[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; io_hex7_o[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; io_hex4_o[22]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; io_hex4_o[25]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; io_hex4_o[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; io_hex4_o[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; io_hex5_o[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; io_hex4_o[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; io_hex4_o[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; io_hex2_o[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; io_hex7_o[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; io_hex2_o[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; io_sw_i[19]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; io_sw_i[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; pc_debug_o[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; pc_debug_o[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; io_hex7_o[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; io_hex7_o[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; io_hex4_o[30]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; io_ledg_o[28]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; io_hex4_o[29]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; io_hex4_o[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; io_hex4_o[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; io_hex2_o[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; io_hex7_o[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; io_hex7_o[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; io_sw_i[24]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; pc_debug_o[8]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; io_hex4_o[31]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; io_ledg_o[21]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; io_hex3_o[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B3       ; 3          ; 2        ; io_hex3_o[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B4       ; 483        ; 3        ; io_ledg_o[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 481        ; 3        ; io_ledr_o[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 480        ; 3        ; io_ledg_o[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; io_sw_i[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; io_sw_i[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; io_sw_i[10]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; io_hex1_o[29]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; pc_debug_o[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; io_hex1_o[22]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; io_hex1_o[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; io_hex2_o[31]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; io_hex2_o[19]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; io_hex2_o[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 393        ; 4        ; io_hex3_o[25]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 389        ; 4        ; io_hex3_o[31]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 381        ; 4        ; io_hex3_o[26]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 380        ; 4        ; io_hex7_o[22]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 377        ; 4        ; io_hex7_o[27]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ; 363        ; 5        ; io_ledr_o[30]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B25      ; 362        ; 5        ; io_ledr_o[31]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; io_hex3_o[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 7          ; 2        ; io_hex3_o[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 478        ; 3        ; io_ledg_o[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 486        ; 3        ; io_hex3_o[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 485        ; 3        ; io_lcd_o[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 468        ; 3        ; io_ledg_o[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; pc_debug_o[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; io_hex1_o[26]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; pc_debug_o[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; io_hex1_o[25]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; io_hex1_o[24]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; io_hex2_o[18]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; io_hex3_o[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; io_hex7_o[25]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 374        ; 4        ; io_hex7_o[26]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C23      ; 373        ; 4        ; io_hex7_o[18]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C24      ; 360        ; 5        ; io_ledr_o[26]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C25      ; 361        ; 5        ; io_ledr_o[21]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; io_lcd_o[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 12         ; 2        ; io_hex3_o[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; io_ledg_o[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; io_ledr_o[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; io_sw_i[20]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 449        ; 3        ; pc_debug_o[9]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; io_sw_i[21]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; io_sw_i[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; io_hex1_o[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; io_hex2_o[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; io_hex2_o[29]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; io_hex2_o[23]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 396        ; 4        ; io_hex3_o[30]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 392        ; 4        ; io_hex3_o[22]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 387        ; 4        ; io_hex3_o[21]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D21      ; 376        ; 4        ; io_hex7_o[31]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; io_ledr_o[25]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; io_ledr_o[24]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D26      ; 359        ; 5        ; io_ledr_o[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 20         ; 2        ; io_ledr_o[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 19         ; 2        ; io_ledr_o[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; io_lcd_o[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; io_ledg_o[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; io_sw_i[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; io_sw_i[17]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; io_hex2_o[20]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; io_hex3_o[20]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; io_hex3_o[18]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; io_hex7_o[23]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E23      ; 365        ; 5        ; io_hex7_o[20]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E24      ; 364        ; 5        ; io_hex7_o[21]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E25      ; 355        ; 5        ; io_ledr_o[22]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E26      ; 356        ; 5        ; io_ledr_o[20]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 29         ; 2        ; io_hex3_o[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 28         ; 2        ; io_hex0_o[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 10         ; 2        ; io_lcd_o[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 11         ; 2        ; io_lcd_o[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; io_hex3_o[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F7       ; 14         ; 2        ; io_lcd_o[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; io_ledr_o[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; io_sw_i[28]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; io_hex1_o[28]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; io_hex1_o[27]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; io_hex1_o[23]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; io_hex2_o[27]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 408        ; 4        ; io_hex2_o[30]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; io_hex3_o[29]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; io_hex7_o[30]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 371        ; 5        ; io_hex7_o[19]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; io_ledr_o[23]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F24      ; 354        ; 5        ; io_ledr_o[18]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F25      ; 350        ; 5        ; io_lcd_o[29]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F26      ; 349        ; 5        ; io_ledr_o[27]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 30         ; 2        ; io_ledr_o[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 31         ; 2        ; io_ledg_o[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 24         ; 2        ; io_hex3_o[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 23         ; 2        ; io_ledg_o[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 8          ; 2        ; io_hex3_o[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ; 9          ; 2        ; io_lcd_o[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; io_ledr_o[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; io_sw_i[27]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; io_hex1_o[20]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; io_hex1_o[18]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; io_hex1_o[19]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; io_hex2_o[25]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; io_hex2_o[21]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; io_hex7_o[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 367        ; 5        ; io_hex7_o[28]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G23      ; 346        ; 5        ; io_lcd_o[20]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G24      ; 345        ; 5        ; io_lcd_o[19]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G25      ; 343        ; 5        ; io_lcd_o[16]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G26      ; 342        ; 5        ; io_lcd_o[22]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 37         ; 2        ; io_ledg_o[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 36         ; 2        ; io_ledg_o[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 32         ; 2        ; io_ledr_o[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 33         ; 2        ; io_ledg_o[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; io_ledg_o[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; io_ledr_o[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; io_ledg_o[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 456        ; 3        ; io_sw_i[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; io_sw_i[22]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; io_hex2_o[26]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; io_hex2_o[28]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; io_lcd_o[21]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; io_hex7_o[24]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; io_lcd_o[24]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H24      ; 340        ; 5        ; io_lcd_o[17]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H25      ; 337        ; 5        ; io_lcd_o[18]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H26      ; 336        ; 5        ; io_lcd_o[26]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 39         ; 2        ; io_hex0_o[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 38         ; 2        ; io_hex0_o[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 34         ; 2        ; io_ledg_o[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 35         ; 2        ; io_ledr_o[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 15         ; 2        ; io_ledr_o[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 25         ; 2        ; io_hex3_o[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 17         ; 2        ; io_ledr_o[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ; 16         ; 2        ; io_ledg_o[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ; 475        ; 3        ; io_ledr_o[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J10      ; 438        ; 3        ; io_hex1_o[30]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; io_hex1_o[21]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; io_sw_i[11]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; io_sw_i[26]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; io_hex3_o[24]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; io_ledr_o[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 352        ; 5        ; io_ledr_o[29]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 357        ; 5        ; io_ledr_o[19]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J23      ; 339        ; 5        ; io_lcd_o[27]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J24      ; 338        ; 5        ; io_lcd_o[28]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 327        ; 5        ; io_lcd_o[23]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 326        ; 5        ; io_hex6_o[23]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 42         ; 2        ; io_hex0_o[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 43         ; 2        ; io_hex0_o[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 41         ; 2        ; io_hex0_o[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 40         ; 2        ; io_hex0_o[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 22         ; 2        ; io_hex5_o[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 21         ; 2        ; io_ledr_o[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ; 27         ; 2        ; io_hex3_o[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 26         ; 2        ; io_hex0_o[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ; 476        ; 3        ; io_ledr_o[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; io_hex3_o[27]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K17      ; 384        ; 4        ; io_hex3_o[23]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K18      ; 334        ; 5        ; io_hex6_o[21]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 333        ; 5        ; io_hex6_o[30]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; io_hex6_o[22]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 344        ; 5        ; io_lcd_o[31]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K23      ; 331        ; 5        ; io_hex6_o[26]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K24      ; 330        ; 5        ; io_hex6_o[18]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K25      ; 321        ; 5        ; io_hex6_o[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 320        ; 5        ; io_lcd_o[25]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; io_hex3_o[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; io_hex3_o[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 44         ; 2        ; io_hex0_o[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; io_hex0_o[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 47         ; 2        ; io_hex3_o[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; io_hex0_o[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ; 52         ; 2        ; io_hex0_o[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; io_hex6_o[29]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 328        ; 5        ; io_hex6_o[24]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 329        ; 5        ; io_hex6_o[25]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; io_hex6_o[27]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 324        ; 5        ; io_hex6_o[28]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 323        ; 5        ; io_hex6_o[19]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; io_hex7_o[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; io_hex0_o[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; io_hex0_o[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; io_hex0_o[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; io_hex5_o[21]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; io_hex6_o[31]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 319        ; 5        ; io_hex6_o[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 318        ; 5        ; io_hex6_o[20]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 313        ; 5        ; io_hex5_o[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 312        ; 5        ; io_hex5_o[29]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; io_hex0_o[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; io_ledr_o[28]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; io_hex5_o[28]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 310        ; 5        ; io_hex5_o[27]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; rst_ni                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; clk_i                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; io_sw_i[30]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; io_hex6_o[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; io_hex1_o[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 77         ; 1        ; io_hex6_o[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; io_hex3_o[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; io_hex5_o[25]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ; 347        ; 5        ; io_lcd_o[30]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; io_hex5_o[20]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 304        ; 6        ; io_hex5_o[30]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; io_hex4_o[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 72         ; 1        ; io_hex1_o[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 73         ; 1        ; io_sw_i[14]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 74         ; 1        ; io_sw_i[16]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 81         ; 1        ; io_hex1_o[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 82         ; 1        ; io_hex1_o[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 110        ; 1        ; io_hex6_o[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; io_hex5_o[24]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; io_hex0_o[26]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R20      ; 297        ; 6        ; io_hex5_o[31]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; io_hex5_o[23]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 303        ; 6        ; io_hex5_o[18]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; io_hex6_o[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 80         ; 1        ; io_hex6_o[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 83         ; 1        ; io_hex6_o[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; io_hex1_o[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 92         ; 1        ; pc_debug_o[10]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 111        ; 1        ; io_lcd_o[14]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T9       ; 76         ; 1        ; io_sw_i[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T10      ; 75         ; 1        ; io_sw_i[23]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; io_hex0_o[21]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; io_ledg_o[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 296        ; 6        ; io_hex5_o[22]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 295        ; 6        ; io_hex5_o[19]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T24      ; 292        ; 6        ; io_hex5_o[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T25      ; 291        ; 6        ; io_hex5_o[26]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; io_hex1_o[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 84         ; 1        ; io_hex2_o[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 88         ; 1        ; io_hex6_o[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 89         ; 1        ; io_hex6_o[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ; 100        ; 1        ; io_hex1_o[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 98         ; 1        ; io_hex1_o[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U7       ; 99         ; 1        ; io_hex1_o[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; io_hex6_o[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U10      ; 87         ; 1        ; io_hex1_o[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; pc_debug_o[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; io_hex0_o[31]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 279        ; 6        ; io_ledg_o[22]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 270        ; 6        ; io_hex0_o[19]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U23      ; 284        ; 6        ; io_hex0_o[27]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 283        ; 6        ; io_hex0_o[30]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U25      ; 285        ; 6        ; io_hex0_o[24]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U26      ; 286        ; 6        ; io_hex0_o[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 90         ; 1        ; io_hex1_o[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 91         ; 1        ; io_hex1_o[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 95         ; 1        ; io_hex1_o[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; io_hex6_o[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V6       ; 105        ; 1        ; io_lcd_o[15]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V7       ; 112        ; 1        ; io_hex6_o[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; io_hex5_o[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 141        ; 8        ; io_hex4_o[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 177        ; 8        ; pc_debug_o[11]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; io_sw_i[13]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 175        ; 8        ; io_sw_i[29]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; io_ledg_o[26]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V21      ; 252        ; 6        ; io_ledg_o[25]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 259        ; 6        ; io_hex4_o[24]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V23      ; 275        ; 6        ; io_ledg_o[24]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V24      ; 276        ; 6        ; io_ledg_o[18]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V25      ; 277        ; 6        ; io_ledg_o[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V26      ; 278        ; 6        ; io_ledg_o[29]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 97         ; 1        ; io_hex1_o[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 96         ; 1        ; io_hex1_o[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 102        ; 1        ; io_hex1_o[15]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; io_lcd_o[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; io_hex5_o[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; io_hex5_o[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ; 161        ; 8        ; io_hex2_o[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 162        ; 8        ; io_hex2_o[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; io_hex7_o[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; io_ledg_o[23]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; io_hex0_o[23]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W24      ; 271        ; 6        ; io_hex0_o[20]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W25      ; 273        ; 6        ; io_ledg_o[19]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W26      ; 274        ; 6        ; io_ledg_o[20]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; io_hex6_o[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; io_hex6_o[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; io_hex4_o[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; io_hex5_o[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; io_hex7_o[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; pc_debug_o[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; io_hex7_o[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; io_hex2_o[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; io_hex2_o[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; io_ledg_o[27]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; io_ledg_o[30]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; io_hex4_o[21]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; io_hex4_o[26]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; io_hex4_o[18]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; io_hex0_o[22]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                          ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pipeline                                    ; 17523 (0)   ; 1701 (0)                  ; 0 (0)         ; 20516       ; 7    ; 0            ; 0       ; 0         ; 399  ; 0            ; 15822 (0)    ; 1078 (0)          ; 623 (0)          ; |pipeline                                                                                                                                                    ; work         ;
;    |add4:plus4|                              ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |pipeline|add4:plus4                                                                                                                                         ; work         ;
;    |alu:al|                                  ; 13687 (816) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13662 (804)  ; 0 (0)             ; 25 (12)          ; |pipeline|alu:al                                                                                                                                             ; work         ;
;       |arith_right_shift:ars|                ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|arith_right_shift:ars                                                                                                                       ; work         ;
;       |non_restoring_div:divu|               ; 3168 (3168) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3167 (3167)  ; 0 (0)             ; 1 (1)            ; |pipeline|alu:al|non_restoring_div:divu                                                                                                                      ; work         ;
;       |signed_non_restoring_div:div|         ; 3363 (3363) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3351 (3351)  ; 0 (0)             ; 12 (12)          ; |pipeline|alu:al|signed_non_restoring_div:div                                                                                                                ; work         ;
;       |signed_vedic_mult_32bit:mulh|         ; 1711 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1711 (0)     ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh                                                                                                                ; work         ;
;          |twos_comp_64bit:t3|                ; 93 (93)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|twos_comp_64bit:t3                                                                                             ; work         ;
;          |vedic_mult_32bit:v1|               ; 1618 (1)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1618 (1)     ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1                                                                                            ; work         ;
;             |CLA_32bit:cla1|                 ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1                                                                             ; work         ;
;                |CLA_16bit:cla1|              ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1                                                              ; work         ;
;                   |CLA_8bit:cla2|            ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla2                                                ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                                  ; work         ;
;                |CLA_16bit:cla2|              ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2                                                              ; work         ;
;                   |CLA_8bit:cla1|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla1                                                ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                                  ; work         ;
;                      |CLA_4bit:cla2|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                                  ; work         ;
;                   |CLA_8bit:cla2|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla2                                                ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                                  ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                                  ; work         ;
;             |CLA_32bit:cla2|                 ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2                                                                             ; work         ;
;                |CLA_16bit:cla1|              ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1                                                              ; work         ;
;                   |CLA_8bit:cla2|            ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2                                                ; work         ;
;                      |CLA_4bit:cla2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                                  ; work         ;
;                |CLA_16bit:cla2|              ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla2                                                              ; work         ;
;                   |CLA_8bit:cla1|            ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla1                                                ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                                  ; work         ;
;                      |CLA_4bit:cla2|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                                  ; work         ;
;                   |CLA_8bit:cla2|            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla2                                                ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                                  ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                                  ; work         ;
;             |CLA_32bit:cla3|                 ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3                                                                             ; work         ;
;                |CLA_16bit:cla1|              ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla1                                                              ; work         ;
;                   |CLA_8bit:cla1|            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla1                                                ; work         ;
;                      |CLA_4bit:cla1|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                                  ; work         ;
;                      |CLA_4bit:cla2|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                                  ; work         ;
;                   |CLA_8bit:cla2|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla2                                                ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                                  ; work         ;
;                      |CLA_4bit:cla2|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                                  ; work         ;
;                |CLA_16bit:cla2|              ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla2                                                              ; work         ;
;                   |CLA_8bit:cla1|            ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla1                                                ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                                  ; work         ;
;                      |CLA_4bit:cla2|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                                  ; work         ;
;                   |CLA_8bit:cla2|            ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla2                                                ; work         ;
;                      |CLA_4bit:cla1|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                                  ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                                  ; work         ;
;             |vedic_mult_16bit:v2|            ; 407 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 407 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2                                                                        ; work         ;
;                |CLA_16bit:cla1|              ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla1                                                         ; work         ;
;                   |CLA_8bit:cla1|            ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla1                                           ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                             ; work         ;
;                   |CLA_8bit:cla2|            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla2                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                             ; work         ;
;                |CLA_16bit:cla2|              ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2                                                         ; work         ;
;                   |CLA_8bit:cla1|            ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla1                                           ; work         ;
;                      |CLA_4bit:cla2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                             ; work         ;
;                   |CLA_8bit:cla2|            ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla2                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                             ; work         ;
;                |CLA_16bit:cla3|              ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla3                                                         ; work         ;
;                   |CLA_8bit:cla1|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla1                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2                             ; work         ;
;                   |CLA_8bit:cla2|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla2                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2                             ; work         ;
;                |vedic_mult_8bit:v2|          ; 99 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2                                                     ; work         ;
;                   |CLA_8bit:cla1|            ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla1                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla2|            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla2                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla3|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla3                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla2                         ; work         ;
;                   |vedic_mult_4bit:v2|       ; 20 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v3|       ; 21 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h2|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v4|       ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                |vedic_mult_8bit:v3|          ; 98 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3                                                     ; work         ;
;                   |CLA_8bit:cla1|            ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla1                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla2|            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla2                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla3|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla3                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla2                         ; work         ;
;                   |vedic_mult_4bit:v2|       ; 20 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v3|       ; 20 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v4|       ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                |vedic_mult_8bit:v4|          ; 154 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4                                                     ; work         ;
;                   |CLA_8bit:cla1|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla1                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla2|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla2                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla3|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla3                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2                         ; work         ;
;                   |vedic_mult_4bit:v1|       ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v2|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v3|       ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v4|       ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;             |vedic_mult_16bit:v3|            ; 408 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 408 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3                                                                        ; work         ;
;                |CLA_16bit:cla1|              ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla1                                                         ; work         ;
;                   |CLA_8bit:cla1|            ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla1                                           ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                             ; work         ;
;                   |CLA_8bit:cla2|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla2                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                             ; work         ;
;                |CLA_16bit:cla2|              ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2                                                         ; work         ;
;                   |CLA_8bit:cla1|            ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla1                                           ; work         ;
;                      |CLA_4bit:cla2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                             ; work         ;
;                   |CLA_8bit:cla2|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla2                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                             ; work         ;
;                |CLA_16bit:cla3|              ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla3                                                         ; work         ;
;                   |CLA_8bit:cla1|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla1                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2                             ; work         ;
;                   |CLA_8bit:cla2|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla2                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2                             ; work         ;
;                |vedic_mult_8bit:v2|          ; 98 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2                                                     ; work         ;
;                   |CLA_8bit:cla1|            ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla1                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla2|            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla2                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla3|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla3                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla2                         ; work         ;
;                   |vedic_mult_4bit:v2|       ; 20 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v3|       ; 20 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v4|       ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                |vedic_mult_8bit:v3|          ; 99 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3                                                     ; work         ;
;                   |CLA_8bit:cla1|            ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla1                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla2|            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla2                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla3|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla3                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla2                         ; work         ;
;                   |vedic_mult_4bit:v2|       ; 21 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h2|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v3|       ; 20 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v4|       ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                |vedic_mult_8bit:v4|          ; 153 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4                                                     ; work         ;
;                   |CLA_8bit:cla1|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla1                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla2|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla2                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla3|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla3                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2                         ; work         ;
;                   |vedic_mult_4bit:v1|       ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v2|       ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v3|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v4|       ; 28 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;             |vedic_mult_16bit:v4|            ; 701 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 701 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4                                                                        ; work         ;
;                |CLA_16bit:cla1|              ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla1                                                         ; work         ;
;                   |CLA_8bit:cla1|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla1                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                             ; work         ;
;                   |CLA_8bit:cla2|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                             ; work         ;
;                |CLA_16bit:cla2|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla2                                                         ; work         ;
;                   |CLA_8bit:cla1|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla1                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                             ; work         ;
;                   |CLA_8bit:cla2|            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla2                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                             ; work         ;
;                |CLA_16bit:cla3|              ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3                                                         ; work         ;
;                   |CLA_8bit:cla1|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2                             ; work         ;
;                   |CLA_8bit:cla2|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2                                           ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1                             ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2                             ; work         ;
;                |vedic_mult_8bit:v1|          ; 155 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1                                                     ; work         ;
;                   |CLA_8bit:cla1|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla1                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla2|            ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla2                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla3|            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla3                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2                         ; work         ;
;                   |vedic_mult_4bit:v1|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v2|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v3|       ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v4|       ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                |vedic_mult_8bit:v2|          ; 155 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2                                                     ; work         ;
;                   |CLA_8bit:cla1|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla1                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla2|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla2                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla3|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla3                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla2                         ; work         ;
;                   |vedic_mult_4bit:v1|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v2|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v3|       ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v4|       ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                |vedic_mult_8bit:v3|          ; 156 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3                                                     ; work         ;
;                   |CLA_8bit:cla1|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla1                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla2|            ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla2                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla3|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla3                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla2                         ; work         ;
;                   |vedic_mult_4bit:v1|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v2|       ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v3|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v4|       ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                |vedic_mult_8bit:v4|          ; 153 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4                                                     ; work         ;
;                   |CLA_8bit:cla1|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla1                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla2|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla2                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla2                         ; work         ;
;                   |CLA_8bit:cla3|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3                                       ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1                         ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2                         ; work         ;
;                   |vedic_mult_4bit:v1|       ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v2|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v3|       ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;                   |vedic_mult_4bit:v4|       ; 28 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4                                  ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1                    ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla2                    ; work         ;
;                      |CLA_4bit:cla3|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla3                    ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2 ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4               ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1 ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2 ; work         ;
;       |signed_vedic_mult_32bit:mul|          ; 1608 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1608 (0)     ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul                                                                                                                 ; work         ;
;          |twos_comp_32bit:t1|                ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1                                                                                              ; work         ;
;          |twos_comp_32bit:t2|                ; 63 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2                                                                                              ; work         ;
;          |twos_comp_64bit:t3|                ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|twos_comp_64bit:t3                                                                                              ; work         ;
;          |vedic_mult_32bit:v1|               ; 1448 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1448 (0)     ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1                                                                                             ; work         ;
;             |CLA_32bit:cla1|                 ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla1                                                                              ; work         ;
;                |CLA_16bit:cla1|              ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1                                                               ; work         ;
;                   |CLA_8bit:cla1|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla1                                                 ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                                   ; work         ;
;                      |CLA_4bit:cla2|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                                   ; work         ;
;                   |CLA_8bit:cla2|            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla2                                                 ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                                   ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                                   ; work         ;
;             |CLA_32bit:cla2|                 ; 110 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (0)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2                                                                              ; work         ;
;                |CLA_16bit:cla1|              ; 110 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (0)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1                                                               ; work         ;
;                   |CLA_8bit:cla1|            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla1                                                 ; work         ;
;                      |CLA_4bit:cla1|         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                                   ; work         ;
;                      |CLA_4bit:cla2|         ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                                   ; work         ;
;                   |CLA_8bit:cla2|            ; 87 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2                                                 ; work         ;
;                      |CLA_4bit:cla1|         ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                                   ; work         ;
;                      |CLA_4bit:cla2|         ; 75 (75)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                                   ; work         ;
;             |vedic_mult_16bit:v1|            ; 733 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 733 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1                                                                         ; work         ;
;                |CLA_16bit:cla1|              ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla1                                                          ; work         ;
;                   |CLA_8bit:cla1|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla1                                            ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                              ; work         ;
;                      |CLA_4bit:cla2|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                              ; work         ;
;                   |CLA_8bit:cla2|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla2                                            ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                              ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                              ; work         ;
;                |CLA_16bit:cla2|              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla2                                                          ; work         ;
;                   |CLA_8bit:cla1|            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla1                                            ; work         ;
;                      |CLA_4bit:cla1|         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                              ; work         ;
;                      |CLA_4bit:cla2|         ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                              ; work         ;
;                   |CLA_8bit:cla2|            ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla2                                            ; work         ;
;                      |CLA_4bit:cla1|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                              ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                              ; work         ;
;                |CLA_16bit:cla3|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3                                                          ; work         ;
;                   |CLA_8bit:cla1|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla1                                            ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla1                              ; work         ;
;                      |CLA_4bit:cla2|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2                              ; work         ;
;                   |CLA_8bit:cla2|            ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla2                                            ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1                              ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2                              ; work         ;
;                |vedic_mult_8bit:v1|          ; 173 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1                                                      ; work         ;
;                   |CLA_8bit:cla1|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla1                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla2                          ; work         ;
;                   |CLA_8bit:cla2|            ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla2                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla2                          ; work         ;
;                   |CLA_8bit:cla3|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla3                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2                          ; work         ;
;                   |vedic_mult_4bit:v1|       ; 37 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 5 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v2|       ; 32 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v3|       ; 31 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v4|       ; 28 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                |vedic_mult_8bit:v2|          ; 158 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2                                                      ; work         ;
;                   |CLA_8bit:cla1|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla1                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla2                          ; work         ;
;                   |CLA_8bit:cla2|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla2                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla2                          ; work         ;
;                   |CLA_8bit:cla3|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla3                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla2                          ; work         ;
;                   |vedic_mult_4bit:v1|       ; 31 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v2|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v3|       ; 31 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v4|       ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                |vedic_mult_8bit:v3|          ; 162 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3                                                      ; work         ;
;                   |CLA_8bit:cla1|            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla1                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla2                          ; work         ;
;                   |CLA_8bit:cla2|            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla2                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla2                          ; work         ;
;                   |CLA_8bit:cla3|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla3                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla2                          ; work         ;
;                   |vedic_mult_4bit:v1|       ; 32 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v2|       ; 33 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 4 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v3|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v4|       ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                |vedic_mult_8bit:v4|          ; 153 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4                                                      ; work         ;
;                   |CLA_8bit:cla1|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla1                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla2                          ; work         ;
;                   |CLA_8bit:cla2|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla2                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla2                          ; work         ;
;                   |CLA_8bit:cla3|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2                          ; work         ;
;                   |vedic_mult_4bit:v1|       ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v2|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v3|       ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v4|       ; 28 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;             |vedic_mult_16bit:v2|            ; 286 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 286 (0)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2                                                                         ; work         ;
;                |CLA_16bit:cla1|              ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla1                                                          ; work         ;
;                   |CLA_8bit:cla1|            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla1                                            ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                              ; work         ;
;                      |CLA_4bit:cla2|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                              ; work         ;
;                |CLA_16bit:cla2|              ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2                                                          ; work         ;
;                   |CLA_8bit:cla1|            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla1                                            ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                              ; work         ;
;                      |CLA_4bit:cla2|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                              ; work         ;
;                |vedic_mult_8bit:v1|          ; 156 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1                                                      ; work         ;
;                   |CLA_8bit:cla1|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla1                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla2                          ; work         ;
;                   |CLA_8bit:cla2|            ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla2                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla2                          ; work         ;
;                   |CLA_8bit:cla3|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla3                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2                          ; work         ;
;                   |vedic_mult_4bit:v1|       ; 31 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v2|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v3|       ; 32 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v4|       ; 27 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                |vedic_mult_8bit:v2|          ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2                                                      ; work         ;
;                   |CLA_8bit:cla1|            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla1                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1                          ; work         ;
;                   |CLA_8bit:cla2|            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla2                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1                          ; work         ;
;                   |vedic_mult_4bit:v1|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v2|       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla2                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v3|       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla2                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                |vedic_mult_8bit:v3|          ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3                                                      ; work         ;
;                   |CLA_8bit:cla1|            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla1                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1                          ; work         ;
;                   |CLA_8bit:cla2|            ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla2                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1                          ; work         ;
;                   |vedic_mult_4bit:v1|       ; 28 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v2|       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v3|       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla2                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;             |vedic_mult_16bit:v3|            ; 290 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 290 (0)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3                                                                         ; work         ;
;                |CLA_16bit:cla1|              ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla1                                                          ; work         ;
;                   |CLA_8bit:cla1|            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla1                                            ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                              ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                              ; work         ;
;                |CLA_16bit:cla2|              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2                                                          ; work         ;
;                   |CLA_8bit:cla1|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla1                                            ; work         ;
;                      |CLA_4bit:cla1|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                              ; work         ;
;                      |CLA_4bit:cla2|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                              ; work         ;
;                |vedic_mult_8bit:v1|          ; 160 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1                                                      ; work         ;
;                   |CLA_8bit:cla1|            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla1                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla2                          ; work         ;
;                   |CLA_8bit:cla2|            ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla2                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla2                          ; work         ;
;                   |CLA_8bit:cla3|            ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla3                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla1                          ; work         ;
;                      |CLA_4bit:cla2|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2                          ; work         ;
;                   |vedic_mult_4bit:v1|       ; 33 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 4 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v2|       ; 32 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 4 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v3|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v4|       ; 27 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                |vedic_mult_8bit:v2|          ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2                                                      ; work         ;
;                   |CLA_8bit:cla1|            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla1                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1                          ; work         ;
;                   |CLA_8bit:cla2|            ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla2                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1                          ; work         ;
;                   |vedic_mult_4bit:v1|       ; 27 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v2|       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla2                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v3|       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla2                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                |vedic_mult_8bit:v3|          ; 54 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3                                                      ; work         ;
;                   |CLA_8bit:cla1|            ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla1                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1                          ; work         ;
;                   |CLA_8bit:cla2|            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla2                                        ; work         ;
;                      |CLA_4bit:cla1|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1                          ; work         ;
;                   |vedic_mult_4bit:v1|       ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla2                     ; work         ;
;                      |CLA_4bit:cla3|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla3                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 4 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v3|    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v4|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2  ; work         ;
;                   |vedic_mult_4bit:v2|       ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;                      |vedic_mult_2bit:v2|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2                ; work         ;
;                   |vedic_mult_4bit:v3|       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3                                   ; work         ;
;                      |CLA_4bit:cla1|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1                     ; work         ;
;                      |CLA_4bit:cla2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla2                     ; work         ;
;                      |vedic_mult_2bit:v1|    ; 3 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1                ; work         ;
;                         |half_adder:h1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1  ; work         ;
;                         |half_adder:h2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2  ; work         ;
;       |vedic_mult_32bit:mulhu|               ; 2981 (1)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2981 (1)     ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu                                                                                                                      ; work         ;
;          |CLA_32bit:cla1|                    ; 62 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1                                                                                                       ; work         ;
;             |CLA_16bit:cla1|                 ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla1                                                                                        ; work         ;
;                |CLA_8bit:cla1|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla1                                                                          ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                                                            ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                                                            ; work         ;
;                |CLA_8bit:cla2|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla2                                                                          ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                                                            ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                                                            ; work         ;
;             |CLA_16bit:cla2|                 ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla2                                                                                        ; work         ;
;                |CLA_8bit:cla1|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla1                                                                          ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                                                            ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                                                            ; work         ;
;                |CLA_8bit:cla2|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla2                                                                          ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                                                            ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                                                            ; work         ;
;          |CLA_32bit:cla2|                    ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2                                                                                                       ; work         ;
;             |CLA_16bit:cla1|                 ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla1                                                                                        ; work         ;
;                |CLA_8bit:cla1|               ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla1                                                                          ; work         ;
;                   |CLA_4bit:cla2|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                                                            ; work         ;
;                |CLA_8bit:cla2|               ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2                                                                          ; work         ;
;                   |CLA_4bit:cla2|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                                                            ; work         ;
;             |CLA_16bit:cla2|                 ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla2                                                                                        ; work         ;
;                |CLA_8bit:cla1|               ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla1                                                                          ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                                                            ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                                                            ; work         ;
;                |CLA_8bit:cla2|               ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla2                                                                          ; work         ;
;                   |CLA_4bit:cla1|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                                                            ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                                                            ; work         ;
;          |CLA_32bit:cla3|                    ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3                                                                                                       ; work         ;
;             |CLA_16bit:cla1|                 ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla1                                                                                        ; work         ;
;                |CLA_8bit:cla1|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla1                                                                          ; work         ;
;                   |CLA_4bit:cla1|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                                                            ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                                                            ; work         ;
;                |CLA_8bit:cla2|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla2                                                                          ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                                                            ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                                                            ; work         ;
;             |CLA_16bit:cla2|                 ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla2                                                                                        ; work         ;
;                |CLA_8bit:cla1|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla1                                                                          ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                                                            ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                                                            ; work         ;
;                |CLA_8bit:cla2|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla2                                                                          ; work         ;
;                   |CLA_4bit:cla1|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                                                            ; work         ;
;                   |CLA_4bit:cla2|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                                                            ; work         ;
;          |vedic_mult_16bit:v1|               ; 721 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 721 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1                                                                                                  ; work         ;
;             |CLA_16bit:cla1|                 ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla1                                                                                   ; work         ;
;                |CLA_8bit:cla1|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla1                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                                                       ; work         ;
;                |CLA_8bit:cla2|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla2                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                                                       ; work         ;
;             |CLA_16bit:cla2|                 ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla2                                                                                   ; work         ;
;                |CLA_8bit:cla1|               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla1                                                                     ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                                                       ; work         ;
;                |CLA_8bit:cla2|               ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla2                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                                                       ; work         ;
;             |CLA_16bit:cla3|                 ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla3                                                                                   ; work         ;
;                |CLA_8bit:cla1|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla1                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2                                                       ; work         ;
;                |CLA_8bit:cla2|               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla2                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2                                                       ; work         ;
;             |vedic_mult_8bit:v1|             ; 180 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 34 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v2|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 33 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 41 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 33 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;             |vedic_mult_8bit:v2|             ; 154 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;             |vedic_mult_8bit:v3|             ; 157 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 4 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 4 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;             |vedic_mult_8bit:v4|             ; 156 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 4 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;          |vedic_mult_16bit:v2|               ; 705 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 705 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2                                                                                                  ; work         ;
;             |CLA_16bit:cla1|                 ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla1                                                                                   ; work         ;
;                |CLA_8bit:cla1|               ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla1                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                                                       ; work         ;
;                |CLA_8bit:cla2|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla2                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                                                       ; work         ;
;             |CLA_16bit:cla2|                 ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla2                                                                                   ; work         ;
;                |CLA_8bit:cla1|               ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla1                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                                                       ; work         ;
;                |CLA_8bit:cla2|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla2                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                                                       ; work         ;
;             |CLA_16bit:cla3|                 ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla3                                                                                   ; work         ;
;                |CLA_8bit:cla1|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla1                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2                                                       ; work         ;
;                |CLA_8bit:cla2|               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla2                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2                                                       ; work         ;
;             |vedic_mult_8bit:v1|             ; 156 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 27 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;             |vedic_mult_8bit:v2|             ; 157 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 31 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;             |vedic_mult_8bit:v3|             ; 155 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;             |vedic_mult_8bit:v4|             ; 153 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 28 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;          |vedic_mult_16bit:v3|               ; 707 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 707 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3                                                                                                  ; work         ;
;             |CLA_16bit:cla1|                 ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla1                                                                                   ; work         ;
;                |CLA_8bit:cla1|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla1                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                                                       ; work         ;
;                |CLA_8bit:cla2|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla2                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                                                       ; work         ;
;             |CLA_16bit:cla2|                 ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla2                                                                                   ; work         ;
;                |CLA_8bit:cla1|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla1                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                                                       ; work         ;
;                |CLA_8bit:cla2|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla2                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                                                       ; work         ;
;             |CLA_16bit:cla3|                 ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla3                                                                                   ; work         ;
;                |CLA_8bit:cla1|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla1                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2                                                       ; work         ;
;                |CLA_8bit:cla2|               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla2                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2                                                       ; work         ;
;             |vedic_mult_8bit:v1|             ; 157 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 28 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;             |vedic_mult_8bit:v2|             ; 156 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;             |vedic_mult_8bit:v3|             ; 159 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 31 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 4 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 31 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;             |vedic_mult_8bit:v4|             ; 152 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 27 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;          |vedic_mult_16bit:v4|               ; 697 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 697 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4                                                                                                  ; work         ;
;             |CLA_16bit:cla1|                 ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla1                                                                                   ; work         ;
;                |CLA_8bit:cla1|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla1                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2                                                       ; work         ;
;                |CLA_8bit:cla2|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2                                                       ; work         ;
;             |CLA_16bit:cla2|                 ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla2                                                                                   ; work         ;
;                |CLA_8bit:cla1|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla1                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2                                                       ; work         ;
;                |CLA_8bit:cla2|               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla2                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2                                                       ; work         ;
;             |CLA_16bit:cla3|                 ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla3                                                                                   ; work         ;
;                |CLA_8bit:cla1|               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2                                                       ; work         ;
;                |CLA_8bit:cla2|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2                                                                     ; work         ;
;                   |CLA_4bit:cla1|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1                                                       ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2                                                       ; work         ;
;             |vedic_mult_8bit:v1|             ; 153 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;             |vedic_mult_8bit:v2|             ; 156 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 30 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;             |vedic_mult_8bit:v3|             ; 154 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;             |vedic_mult_8bit:v4|             ; 152 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (1)      ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4                                                                               ; work         ;
;                |CLA_8bit:cla1|               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla1                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla2|               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla2                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla2                                                   ; work         ;
;                |CLA_8bit:cla3|               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3                                                                 ; work         ;
;                   |CLA_4bit:cla1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1                                                   ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2                                                   ; work         ;
;                |vedic_mult_4bit:v1|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v2|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v3|          ; 29 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;                |vedic_mult_4bit:v4|          ; 26 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (1)       ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4                                                            ; work         ;
;                   |CLA_4bit:cla1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1                                              ; work         ;
;                   |CLA_4bit:cla2|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla2                                              ; work         ;
;                   |CLA_4bit:cla3|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla3                                              ; work         ;
;                   |vedic_mult_2bit:v1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v2|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v2|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v3|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v3|half_adder:h2                           ; work         ;
;                   |vedic_mult_2bit:v4|       ; 3 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4                                         ; work         ;
;                      |half_adder:h1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h1                           ; work         ;
;                      |half_adder:h2|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipeline|alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|half_adder:h2                           ; work         ;
;    |brcomp:brc|                              ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |pipeline|brcomp:brc                                                                                                                                         ; work         ;
;    |ctrl_unit:cu|                            ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 10 (10)          ; |pipeline|ctrl_unit:cu                                                                                                                                       ; work         ;
;    |forward1mux:f1m|                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |pipeline|forward1mux:f1m                                                                                                                                    ; work         ;
;    |forward2mux:f2m|                         ; 106 (106)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 73 (73)          ; |pipeline|forward2mux:f2m                                                                                                                                    ; work         ;
;    |hazard_unit:hu|                          ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 7 (7)            ; |pipeline|hazard_unit:hu                                                                                                                                     ; work         ;
;    |immGen:iG|                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |pipeline|immGen:iG                                                                                                                                          ; work         ;
;    |instr_rom:fetch_data|                    ; 404 (404)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 376 (376)    ; 0 (0)             ; 28 (28)          ; |pipeline|instr_rom:fetch_data                                                                                                                               ; work         ;
;    |lsu:dmem|                                ; 523 (0)     ; 352 (0)                   ; 0 (0)         ; 20480       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 165 (0)      ; 351 (0)           ; 7 (0)            ; |pipeline|lsu:dmem                                                                                                                                           ; work         ;
;       |addr_dec:ad|                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |pipeline|lsu:dmem|addr_dec:ad                                                                                                                               ; work         ;
;       |datamem:dmem|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|lsu:dmem|datamem:dmem                                                                                                                              ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|lsu:dmem|datamem:dmem|altsyncram:altsyncram_component                                                                                              ; work         ;
;             |altsyncram_7uc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|lsu:dmem|datamem:dmem|altsyncram:altsyncram_component|altsyncram_7uc1:auto_generated                                                               ; work         ;
;       |inmem:imem|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|lsu:dmem|inmem:imem                                                                                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|lsu:dmem|inmem:imem|altsyncram:altsyncram_component                                                                                                ; work         ;
;             |altsyncram_7uc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|lsu:dmem|inmem:imem|altsyncram:altsyncram_component|altsyncram_7uc1:auto_generated                                                                 ; work         ;
;       |latch32_cp:sw|                        ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 0 (0)            ; |pipeline|lsu:dmem|latch32_cp:sw                                                                                                                             ; work         ;
;       |ld_mux:loader|                        ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 2 (2)            ; |pipeline|lsu:dmem|ld_mux:loader                                                                                                                             ; work         ;
;       |ld_sel_mux:lsm|                       ; 77 (77)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 3 (3)            ; |pipeline|lsu:dmem|ld_sel_mux:lsm                                                                                                                            ; work         ;
;       |outmem:omem|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|lsu:dmem|outmem:omem                                                                                                                               ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|lsu:dmem|outmem:omem|altsyncram:altsyncram_component                                                                                               ; work         ;
;             |altsyncram_7uc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|lsu:dmem|outmem:omem|altsyncram:altsyncram_component|altsyncram_7uc1:auto_generated                                                                ; work         ;
;       |reg32_cp:hex0|                        ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 32 (32)           ; 0 (0)            ; |pipeline|lsu:dmem|reg32_cp:hex0                                                                                                                             ; work         ;
;       |reg32_cp:hex1|                        ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 31 (31)           ; 1 (1)            ; |pipeline|lsu:dmem|reg32_cp:hex1                                                                                                                             ; work         ;
;       |reg32_cp:hex2|                        ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 0 (0)            ; |pipeline|lsu:dmem|reg32_cp:hex2                                                                                                                             ; work         ;
;       |reg32_cp:hex3|                        ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 0 (0)            ; |pipeline|lsu:dmem|reg32_cp:hex3                                                                                                                             ; work         ;
;       |reg32_cp:hex4|                        ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 0 (0)            ; |pipeline|lsu:dmem|reg32_cp:hex4                                                                                                                             ; work         ;
;       |reg32_cp:hex5|                        ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 0 (0)            ; |pipeline|lsu:dmem|reg32_cp:hex5                                                                                                                             ; work         ;
;       |reg32_cp:hex6|                        ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 0 (0)            ; |pipeline|lsu:dmem|reg32_cp:hex6                                                                                                                             ; work         ;
;       |reg32_cp:hex7|                        ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 0 (0)            ; |pipeline|lsu:dmem|reg32_cp:hex7                                                                                                                             ; work         ;
;       |reg32_cp:lcd|                         ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 32 (32)           ; 0 (0)            ; |pipeline|lsu:dmem|reg32_cp:lcd                                                                                                                              ; work         ;
;       |reg32_cp:ledg|                        ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 0 (0)            ; |pipeline|lsu:dmem|reg32_cp:ledg                                                                                                                             ; work         ;
;       |reg32_cp:ledr|                        ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 0 (0)            ; |pipeline|lsu:dmem|reg32_cp:ledr                                                                                                                             ; work         ;
;    |op_a_mux:oam|                            ; 86 (86)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 27 (27)          ; |pipeline|op_a_mux:oam                                                                                                                                       ; work         ;
;    |op_b_mux:obm|                            ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 29 (29)          ; |pipeline|op_b_mux:obm                                                                                                                                       ; work         ;
;    |pc_reg:fetch_address|                    ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 12 (12)          ; |pipeline|pc_reg:fetch_address                                                                                                                               ; work         ;
;    |reg_dec:regdec|                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |pipeline|reg_dec:regdec                                                                                                                                     ; work         ;
;    |reg_decode_execute:execute|              ; 294 (283)   ; 142 (136)                 ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (136)    ; 7 (5)             ; 146 (142)        ; |pipeline|reg_decode_execute:execute                                                                                                                         ; work         ;
;       |altshift_taps:wb_selE_rtl_0|          ; 11 (0)      ; 6 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 2 (0)             ; 4 (0)            ; |pipeline|reg_decode_execute:execute|altshift_taps:wb_selE_rtl_0                                                                                             ; work         ;
;          |shift_taps_ofm:auto_generated|     ; 11 (4)      ; 6 (3)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 2 (2)             ; 4 (1)            ; |pipeline|reg_decode_execute:execute|altshift_taps:wb_selE_rtl_0|shift_taps_ofm:auto_generated                                                               ; work         ;
;             |altsyncram_7461:altsyncram4|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipeline|reg_decode_execute:execute|altshift_taps:wb_selE_rtl_0|shift_taps_ofm:auto_generated|altsyncram_7461:altsyncram4                                   ; work         ;
;             |cntr_74h:cntr5|                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |pipeline|reg_decode_execute:execute|altshift_taps:wb_selE_rtl_0|shift_taps_ofm:auto_generated|cntr_74h:cntr5                                                ; work         ;
;             |cntr_kkf:cntr1|                 ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |pipeline|reg_decode_execute:execute|altshift_taps:wb_selE_rtl_0|shift_taps_ofm:auto_generated|cntr_kkf:cntr1                                                ; work         ;
;    |reg_execute_memory:memory|               ; 78 (78)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 63 (63)          ; |pipeline|reg_execute_memory:memory                                                                                                                          ; work         ;
;    |reg_fetch_decode:decode|                 ; 53 (53)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 52 (52)          ; |pipeline|reg_fetch_decode:decode                                                                                                                            ; work         ;
;    |reg_memory_writeback:writeback|          ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 60 (60)          ; |pipeline|reg_memory_writeback:writeback                                                                                                                     ; work         ;
;    |regfile:rf|                              ; 2084 (2084) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1091 (1091)  ; 692 (692)         ; 301 (301)        ; |pipeline|regfile:rf                                                                                                                                         ; work         ;
;    |rs1d_mux:rd1m|                           ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 1 (1)            ; |pipeline|rs1d_mux:rd1m                                                                                                                                      ; work         ;
;    |rs2d_mux:rd2m|                           ; 85 (85)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 3 (3)            ; |pipeline|rs2d_mux:rd2m                                                                                                                                      ; work         ;
;    |wb_mux:wbm|                              ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 42 (42)          ; |pipeline|wb_mux:wbm                                                                                                                                         ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; pc_debug_o[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; pc_debug_o[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; pc_debug_o[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; pc_debug_o[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; pc_debug_o[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; pc_debug_o[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; pc_debug_o[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; pc_debug_o[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; pc_debug_o[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; pc_debug_o[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; pc_debug_o[10] ; Output   ; --            ; --            ; --                    ; --  ;
; pc_debug_o[11] ; Output   ; --            ; --            ; --                    ; --  ;
; pc_debug_o[12] ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[24]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[25]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[26]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[27]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[28]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[29]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[30]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_lcd_o[31]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledg_o[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_ledr_o[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex0_o[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex1_o[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex2_o[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex3_o[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex4_o[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex5_o[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex6_o[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[18]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[19]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[20]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[21]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[22]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[23]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[24]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[25]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[26]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[27]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[28]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[29]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[30]  ; Output   ; --            ; --            ; --                    ; --  ;
; io_hex7_o[31]  ; Output   ; --            ; --            ; --                    ; --  ;
; clk_i          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rst_ni         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; io_sw_i[31]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[15]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[7]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[30]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; io_sw_i[29]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[28]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[27]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[26]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[25]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[24]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[23]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; io_sw_i[22]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[21]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[20]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[19]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[18]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[17]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[16]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; io_sw_i[14]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; io_sw_i[13]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[12]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[11]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[10]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[9]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[8]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[6]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[5]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[4]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[3]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; io_sw_i[2]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[1]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; io_sw_i[0]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; clk_i                                     ;                   ;         ;
; rst_ni                                    ;                   ;         ;
; io_sw_i[31]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[31]~0  ; 1                 ; 6       ;
; io_sw_i[15]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[15]~1  ; 0                 ; 6       ;
; io_sw_i[7]                                ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[7]~2   ; 0                 ; 6       ;
; io_sw_i[30]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[30]~3  ; 1                 ; 6       ;
; io_sw_i[29]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[29]~4  ; 0                 ; 6       ;
; io_sw_i[28]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[28]~5  ; 1                 ; 6       ;
; io_sw_i[27]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[27]~6  ; 0                 ; 6       ;
; io_sw_i[26]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[26]~7  ; 1                 ; 6       ;
; io_sw_i[25]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[25]~8  ; 1                 ; 6       ;
; io_sw_i[24]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[24]~9  ; 0                 ; 6       ;
; io_sw_i[23]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[23]~10 ; 0                 ; 6       ;
; io_sw_i[22]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[22]~11 ; 1                 ; 6       ;
; io_sw_i[21]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[21]~12 ; 0                 ; 6       ;
; io_sw_i[20]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[20]~13 ; 0                 ; 6       ;
; io_sw_i[19]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[19]~14 ; 0                 ; 6       ;
; io_sw_i[18]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[18]~15 ; 0                 ; 6       ;
; io_sw_i[17]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[17]~16 ; 0                 ; 6       ;
; io_sw_i[16]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[16]~17 ; 1                 ; 6       ;
; io_sw_i[14]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[14]~18 ; 0                 ; 6       ;
; io_sw_i[13]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[13]~19 ; 0                 ; 6       ;
; io_sw_i[12]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[12]~20 ; 0                 ; 6       ;
; io_sw_i[11]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[11]~21 ; 1                 ; 6       ;
; io_sw_i[10]                               ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[10]~22 ; 0                 ; 6       ;
; io_sw_i[9]                                ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[9]~23  ; 1                 ; 6       ;
; io_sw_i[8]                                ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[8]~24  ; 0                 ; 6       ;
; io_sw_i[6]                                ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[6]~25  ; 0                 ; 6       ;
; io_sw_i[5]                                ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[5]~26  ; 0                 ; 6       ;
; io_sw_i[4]                                ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[4]~27  ; 0                 ; 6       ;
; io_sw_i[3]                                ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[3]~28  ; 1                 ; 6       ;
; io_sw_i[2]                                ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[2]~29  ; 0                 ; 6       ;
; io_sw_i[1]                                ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[1]~30  ; 1                 ; 6       ;
; io_sw_i[0]                                ;                   ;         ;
;      - lsu:dmem|latch32_cp:sw|outs[0]~31  ; 0                 ; 6       ;
+-------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                     ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; clk_i                                                                                                                    ; PIN_P2             ; 1710    ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; hazard_unit:hu|flushE                                                                                                    ; LCCOMB_X30_Y21_N10 ; 128     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|addr_dec:ad|data_en                                                                                             ; LCCOMB_X27_Y18_N0  ; 4       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|addr_dec:ad|in_en~0                                                                                             ; LCCOMB_X25_Y17_N0  ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|addr_dec:ad|out_en                                                                                              ; LCCOMB_X25_Y17_N6  ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex0|outs[0]~1                                                                                         ; LCCOMB_X1_Y23_N2   ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex0|outs[16]~3                                                                                        ; LCCOMB_X1_Y23_N0   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex0|outs[8]~2                                                                                         ; LCCOMB_X1_Y25_N16  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex1|outs[0]~0                                                                                         ; LCCOMB_X1_Y17_N20  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex1|outs[16]~2                                                                                        ; LCCOMB_X1_Y17_N2   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex1|outs[8]~1                                                                                         ; LCCOMB_X1_Y14_N8   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex2|outs[0]~0                                                                                         ; LCCOMB_X1_Y17_N12  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex2|outs[16]~2                                                                                        ; LCCOMB_X1_Y17_N10  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex2|outs[8]~1                                                                                         ; LCCOMB_X19_Y3_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex3|outs[0]~0                                                                                         ; LCCOMB_X1_Y23_N10  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex3|outs[16]~2                                                                                        ; LCCOMB_X1_Y23_N28  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex3|outs[8]~1                                                                                         ; LCCOMB_X1_Y25_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex4|outs[0]~0                                                                                         ; LCCOMB_X1_Y17_N0   ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex4|outs[16]~2                                                                                        ; LCCOMB_X1_Y17_N18  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex4|outs[8]~1                                                                                         ; LCCOMB_X1_Y3_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex5|outs[0]~0                                                                                         ; LCCOMB_X1_Y23_N30  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex5|outs[16]~2                                                                                        ; LCCOMB_X1_Y23_N20  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex5|outs[8]~1                                                                                         ; LCCOMB_X1_Y3_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex6|outs[0]~0                                                                                         ; LCCOMB_X1_Y17_N16  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex6|outs[16]~2                                                                                        ; LCCOMB_X1_Y17_N26  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex6|outs[8]~1                                                                                         ; LCCOMB_X1_Y14_N14  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex7|outs[0]~0                                                                                         ; LCCOMB_X1_Y23_N26  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex7|outs[16]~2                                                                                        ; LCCOMB_X21_Y23_N18 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:hex7|outs[8]~1                                                                                         ; LCCOMB_X19_Y3_N2   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:lcd|outs[0]~2                                                                                          ; LCCOMB_X21_Y23_N28 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:lcd|outs[16]~4                                                                                         ; LCCOMB_X21_Y23_N12 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:lcd|outs[8]~3                                                                                          ; LCCOMB_X21_Y23_N26 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:ledg|outs[0]~0                                                                                         ; LCCOMB_X21_Y23_N2  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:ledg|outs[16]~2                                                                                        ; LCCOMB_X21_Y23_N10 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:ledg|outs[8]~1                                                                                         ; LCCOMB_X21_Y23_N8  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:ledr|outs[0]~0                                                                                         ; LCCOMB_X21_Y23_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:ledr|outs[16]~2                                                                                        ; LCCOMB_X21_Y23_N4  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lsu:dmem|reg32_cp:ledr|outs[8]~1                                                                                         ; LCCOMB_X21_Y23_N14 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; pc_reg:fetch_address|always1~1                                                                                           ; LCCOMB_X29_Y22_N2  ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; reg_decode_execute:execute|altshift_taps:wb_selE_rtl_0|shift_taps_ofm:auto_generated|cntr_74h:cntr5|counter_comb_bita0~0 ; LCCOMB_X25_Y16_N8  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; reg_decode_execute:execute|altshift_taps:wb_selE_rtl_0|shift_taps_ofm:auto_generated|dffe6                               ; LCFF_X25_Y16_N17   ; 1       ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; reg_decode_execute:execute|br_selE                                                                                       ; LCFF_X30_Y13_N9    ; 78      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; reg_fetch_decode:decode|instrD[8]~0                                                                                      ; LCCOMB_X30_Y21_N16 ; 52      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~13                                                                                                   ; LCCOMB_X35_Y21_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~15                                                                                                   ; LCCOMB_X35_Y24_N10 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~17                                                                                                   ; LCCOMB_X35_Y21_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~18                                                                                                   ; LCCOMB_X35_Y24_N8  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~20                                                                                                   ; LCCOMB_X35_Y27_N28 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~21                                                                                                   ; LCCOMB_X35_Y21_N28 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~23                                                                                                   ; LCCOMB_X35_Y21_N16 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~24                                                                                                   ; LCCOMB_X35_Y24_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~25                                                                                                   ; LCCOMB_X35_Y21_N26 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~26                                                                                                   ; LCCOMB_X35_Y27_N26 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~27                                                                                                   ; LCCOMB_X35_Y27_N4  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~28                                                                                                   ; LCCOMB_X35_Y24_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~29                                                                                                   ; LCCOMB_X35_Y21_N8  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~30                                                                                                   ; LCCOMB_X35_Y24_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~32                                                                                                   ; LCCOMB_X35_Y27_N20 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~34                                                                                                   ; LCCOMB_X35_Y27_N14 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~36                                                                                                   ; LCCOMB_X35_Y27_N16 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~38                                                                                                   ; LCCOMB_X33_Y27_N4  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~39                                                                                                   ; LCCOMB_X35_Y27_N10 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~40                                                                                                   ; LCCOMB_X35_Y27_N0  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~41                                                                                                   ; LCCOMB_X35_Y27_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~42                                                                                                   ; LCCOMB_X35_Y27_N8  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~43                                                                                                   ; LCCOMB_X35_Y27_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~44                                                                                                   ; LCCOMB_X35_Y27_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~45                                                                                                   ; LCCOMB_X35_Y27_N22 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~46                                                                                                   ; LCCOMB_X35_Y27_N2  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~47                                                                                                   ; LCCOMB_X35_Y27_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~48                                                                                                   ; LCCOMB_X33_Y27_N14 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~49                                                                                                   ; LCCOMB_X35_Y21_N14 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~50                                                                                                   ; LCCOMB_X35_Y27_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regfile:rf|Decoder0~51                                                                                                   ; LCCOMB_X33_Y27_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rst_ni                                                                                                                   ; PIN_P1             ; 1697    ; Async. clear            ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                       ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; Name   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; clk_i  ; PIN_P2   ; 1710    ; Global Clock         ; GCLK3            ; --                        ;
; rst_ni ; PIN_P1   ; 1697    ; Global Clock         ; GCLK1            ; --                        ;
+--------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                       ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; op_b_mux:obm|operand_b[0]~0                                                                                                                                ; 377     ;
; op_b_mux:obm|operand_b[2]~30                                                                                                                               ; 268     ;
; reg_fetch_decode:decode|instrD[22]                                                                                                                         ; 262     ;
; reg_fetch_decode:decode|instrD[21]                                                                                                                         ; 262     ;
; op_b_mux:obm|operand_b[4]~28                                                                                                                               ; 260     ;
; reg_fetch_decode:decode|instrD[20]                                                                                                                         ; 248     ;
; reg_fetch_decode:decode|instrD[23]                                                                                                                         ; 246     ;
; reg_dec:regdec|rs1_addr[0]~1                                                                                                                               ; 244     ;
; reg_dec:regdec|rs1_addr[1]~0                                                                                                                               ; 244     ;
; op_b_mux:obm|operand_b[3]~29                                                                                                                               ; 244     ;
; reg_dec:regdec|rs1_addr[2]~3                                                                                                                               ; 243     ;
; reg_dec:regdec|rs1_addr[3]~2                                                                                                                               ; 242     ;
; op_b_mux:obm|operand_b[1]~31                                                                                                                               ; 224     ;
; op_a_mux:oam|operand_a[31]~3                                                                                                                               ; 217     ;
; op_b_mux:obm|operand_b[31]~1                                                                                                                               ; 212     ;
; reg_decode_execute:execute|alu_opE[0]                                                                                                                      ; 201     ;
; reg_decode_execute:execute|alu_opE[1]                                                                                                                      ; 196     ;
; pc_reg:fetch_address|pc[4]                                                                                                                                 ; 173     ;
; pc_reg:fetch_address|pc[3]                                                                                                                                 ; 161     ;
; op_b_mux:obm|operand_b[6]~26                                                                                                                               ; 159     ;
; op_b_mux:obm|operand_b[8]~24                                                                                                                               ; 154     ;
; op_b_mux:obm|operand_b[10]~22                                                                                                                              ; 154     ;
; op_b_mux:obm|operand_b[16]~16                                                                                                                              ; 154     ;
; op_b_mux:obm|operand_b[20]~12                                                                                                                              ; 154     ;
; op_b_mux:obm|operand_b[12]~20                                                                                                                              ; 153     ;
; op_b_mux:obm|operand_b[18]~14                                                                                                                              ; 153     ;
; op_b_mux:obm|operand_b[22]~10                                                                                                                              ; 153     ;
; op_b_mux:obm|operand_b[24]~8                                                                                                                               ; 153     ;
; op_b_mux:obm|operand_b[26]~6                                                                                                                               ; 153     ;
; op_b_mux:obm|operand_b[28]~4                                                                                                                               ; 153     ;
; op_b_mux:obm|operand_b[14]~18                                                                                                                              ; 152     ;
; op_b_mux:obm|operand_b[30]~2                                                                                                                               ; 152     ;
; pc_reg:fetch_address|pc[2]                                                                                                                                 ; 150     ;
; pc_reg:fetch_address|pc[5]                                                                                                                                 ; 144     ;
; pc_reg:fetch_address|pc[6]                                                                                                                                 ; 137     ;
; pc_reg:fetch_address|pc[8]                                                                                                                                 ; 132     ;
; hazard_unit:hu|flushE                                                                                                                                      ; 128     ;
; op_b_mux:obm|operand_b[7]~25                                                                                                                               ; 128     ;
; op_b_mux:obm|operand_b[5]~27                                                                                                                               ; 127     ;
; op_b_mux:obm|operand_b[9]~23                                                                                                                               ; 122     ;
; op_b_mux:obm|operand_b[11]~21                                                                                                                              ; 122     ;
; op_b_mux:obm|operand_b[13]~19                                                                                                                              ; 122     ;
; op_b_mux:obm|operand_b[17]~15                                                                                                                              ; 122     ;
; op_b_mux:obm|operand_b[19]~13                                                                                                                              ; 122     ;
; op_b_mux:obm|operand_b[21]~11                                                                                                                              ; 122     ;
; op_b_mux:obm|operand_b[23]~9                                                                                                                               ; 122     ;
; op_b_mux:obm|operand_b[25]~7                                                                                                                               ; 122     ;
; op_b_mux:obm|operand_b[27]~5                                                                                                                               ; 122     ;
; op_b_mux:obm|operand_b[29]~3                                                                                                                               ; 122     ;
; op_b_mux:obm|operand_b[15]~17                                                                                                                              ; 121     ;
; reg_decode_execute:execute|op_a_selE                                                                                                                       ; 112     ;
; pc_reg:fetch_address|pc[7]                                                                                                                                 ; 111     ;
; op_a_mux:oam|operand_a[2]~67                                                                                                                               ; 100     ;
; op_a_mux:oam|operand_a[4]~63                                                                                                                               ; 100     ;
; op_a_mux:oam|operand_a[6]~59                                                                                                                               ; 98      ;
; op_a_mux:oam|operand_a[0]~86                                                                                                                               ; 97      ;
; op_a_mux:oam|operand_a[8]~55                                                                                                                               ; 97      ;
; alu:al|signed_non_restoring_div:div|sign_result                                                                                                            ; 96      ;
; op_a_mux:oam|operand_a[10]~51                                                                                                                              ; 95      ;
; op_a_mux:oam|operand_a[12]~47                                                                                                                              ; 95      ;
; op_a_mux:oam|operand_a[16]~82                                                                                                                              ; 91      ;
; op_a_mux:oam|operand_a[20]~78                                                                                                                              ; 90      ;
; op_a_mux:oam|operand_a[24]~74                                                                                                                              ; 90      ;
; op_a_mux:oam|operand_a[28]~70                                                                                                                              ; 89      ;
; op_a_mux:oam|operand_a[18]~80                                                                                                                              ; 88      ;
; op_a_mux:oam|operand_a[26]~72                                                                                                                              ; 88      ;
; op_a_mux:oam|operand_a[14]~84                                                                                                                              ; 87      ;
; op_a_mux:oam|operand_a[22]~76                                                                                                                              ; 87      ;
; op_a_mux:oam|operand_a[30]~68                                                                                                                              ; 85      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~94                                                                                              ; 80      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~57                                                                                              ; 80      ;
; reg_decode_execute:execute|br_selE                                                                                                                         ; 78      ;
; ctrl_unit:cu|Equal0~0                                                                                                                                      ; 78      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~70                                                                                              ; 77      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~74                                                                                              ; 76      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~65                                                                                              ; 75      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~72                                                                                              ; 75      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~78                                                                                              ; 74      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~45                                                                                              ; 74      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~64                                                                                              ; 73      ;
; op_a_mux:oam|operand_a[3]~65                                                                                                                               ; 73      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~88                                                                                              ; 72      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~86                                                                                              ; 72      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~82                                                                                              ; 71      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~89                                                                                              ; 70      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~59                                                                                              ; 70      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~49                                                                                              ; 70      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~77                                                                                              ; 70      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~52                                                                                              ; 70      ;
; reg_fetch_decode:decode|instrD[24]                                                                                                                         ; 70      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~92                                                                                              ; 69      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~82                                                                                              ; 69      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~41                                                                                              ; 69      ;
; op_a_mux:oam|operand_a[1]~6                                                                                                                                ; 69      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~39                                                                                              ; 68      ;
; op_a_mux:oam|operand_a[5]~61                                                                                                                               ; 68      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~92                                                                                              ; 67      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~91                                                                                              ; 67      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~85                                                                                              ; 67      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~43                                                                                              ; 67      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~35                                                                                              ; 67      ;
; pc_reg:fetch_address|pc[9]                                                                                                                                 ; 67      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~81                                                                                              ; 66      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~37                                                                                              ; 66      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~36                                                                                              ; 66      ;
; reg_decode_execute:execute|alu_opE[2]                                                                                                                      ; 66      ;
; alu:al|signed_non_restoring_div:div|Add64~64                                                                                                               ; 66      ;
; hazard_unit:hu|rs1d_sel[0]~4                                                                                                                               ; 65      ;
; hazard_unit:hu|rs2d_sel[0]~5                                                                                                                               ; 65      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~2                                                                                               ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~94                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~93                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~92                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~91                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~90                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~89                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~88                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~87                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~86                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~85                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~84                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~83                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~82                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~81                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~80                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~79                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~78                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~77                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~76                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~75                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~74                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~73                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~72                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~71                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~70                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~69                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~68                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~67                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~66                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~65                                                                                                                ; 65      ;
; alu:al|signed_non_restoring_div:div|Add1~64                                                                                                                ; 65      ;
; alu:al|non_restoring_div:divu|Add62~64                                                                                                                     ; 65      ;
; op_a_mux:oam|operand_a[7]~57                                                                                                                               ; 64      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~47                                                                                              ; 63      ;
; op_a_mux:oam|operand_a[11]~49                                                                                                                              ; 63      ;
; op_a_mux:oam|operand_a[9]~53                                                                                                                               ; 62      ;
; op_a_mux:oam|operand_a[13]~85                                                                                                                              ; 59      ;
; op_a_mux:oam|operand_a[17]~81                                                                                                                              ; 57      ;
; op_a_mux:oam|operand_a[19]~79                                                                                                                              ; 57      ;
; op_a_mux:oam|operand_a[21]~77                                                                                                                              ; 57      ;
; op_a_mux:oam|operand_a[25]~73                                                                                                                              ; 57      ;
; op_a_mux:oam|operand_a[27]~71                                                                                                                              ; 57      ;
; op_a_mux:oam|operand_a[29]~69                                                                                                                              ; 57      ;
; op_a_mux:oam|operand_a[15]~83                                                                                                                              ; 56      ;
; op_a_mux:oam|operand_a[23]~75                                                                                                                              ; 56      ;
; reg_decode_execute:execute|alu_opE[4]                                                                                                                      ; 54      ;
; reg_fetch_decode:decode|instrD[8]~0                                                                                                                        ; 52      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~60                                                                                              ; 47      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~95                                                                                              ; 46      ;
; reg_decode_execute:execute|altshift_taps:wb_selE_rtl_0|shift_taps_ofm:auto_generated|altsyncram_7461:altsyncram4|ram_block7a0                              ; 44      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~71                                                                                              ; 43      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~75                                                                                              ; 43      ;
; lsu:dmem|latch32_cp:sw|Equal0~1                                                                                                                            ; 42      ;
; forward2mux:f2m|Equal0~3                                                                                                                                   ; 42      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~68                                                                                              ; 41      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~79                                                                                              ; 41      ;
; reg_decode_execute:execute|alu_opE[3]                                                                                                                      ; 41      ;
; forward1mux:f1m|Equal0~6                                                                                                                                   ; 40      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~46                                                                                              ; 40      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~73                                                                                              ; 40      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~87                                                                                              ; 39      ;
; alu:al|non_restoring_div:divu|qut[31]~0                                                                                                                    ; 39      ;
; alu:al|signed_non_restoring_div:div|Add2~64                                                                                                                ; 39      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~93                                                                                              ; 38      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~83                                                                                              ; 38      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~90                                                                                              ; 37      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~61                                                                                              ; 37      ;
; reg_fetch_decode:decode|instrD[19]                                                                                                                         ; 37      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~85                                                                                              ; 36      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~62                                                                                              ; 36      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~50                                                                                              ; 36      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~80                                                                                              ; 36      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~42                                                                                              ; 36      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~69                                                                                              ; 35      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~76                                                                                              ; 35      ;
; lsu:dmem|latch32_cp:sw|Equal0~0                                                                                                                            ; 34      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~93                                                                                              ; 34      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~88                                                                                              ; 34      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~44                                                                                              ; 34      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~40                                                                                              ; 34      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~5                                                                                               ; 34      ;
; forward2mux:f2m|Equal0~7                                                                                                                                   ; 34      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~84                                                                                              ; 33      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~4                                                                                               ; 33      ;
; wb_mux:wbm|wb_data[2]~43                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[3]~41                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[4]~39                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[5]~37                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[6]~35                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[7]~33                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[8]~31                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[9]~29                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[10]~27                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[11]~25                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[12]~23                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[13]~21                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[14]~20                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[15]~19                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[16]~18                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[17]~17                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[18]~16                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[19]~15                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[20]~14                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[21]~13                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[22]~12                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[23]~11                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[24]~10                                                                                                                                  ; 33      ;
; wb_mux:wbm|wb_data[25]~9                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[26]~8                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[27]~7                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[28]~6                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[29]~5                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[30]~4                                                                                                                                   ; 33      ;
; wb_mux:wbm|wb_data[1]~3                                                                                                                                    ; 33      ;
; wb_mux:wbm|wb_data[0]~1                                                                                                                                    ; 33      ;
; wb_mux:wbm|wb_data[31]~0                                                                                                                                   ; 33      ;
; alu:al|non_restoring_div:divu|Add60~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add58~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add56~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add54~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add52~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add50~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add48~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add46~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add44~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add42~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add40~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add38~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add36~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add34~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add32~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add30~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add28~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add26~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add24~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add22~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add20~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add18~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add16~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add14~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add12~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add10~64                                                                                                                     ; 33      ;
; alu:al|non_restoring_div:divu|Add8~64                                                                                                                      ; 33      ;
; alu:al|non_restoring_div:divu|Add6~64                                                                                                                      ; 33      ;
; alu:al|non_restoring_div:divu|Add4~64                                                                                                                      ; 33      ;
; alu:al|non_restoring_div:divu|Add2~64                                                                                                                      ; 33      ;
; alu:al|signed_non_restoring_div:div|Add62~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add60~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add58~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add56~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add54~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add52~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add50~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add48~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add46~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add44~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add42~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add40~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add38~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add36~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add34~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add32~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add30~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add28~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add26~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add24~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add22~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add20~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add18~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add16~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add14~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add12~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add10~64                                                                                                               ; 33      ;
; alu:al|signed_non_restoring_div:div|Add8~64                                                                                                                ; 33      ;
; alu:al|signed_non_restoring_div:div|Add6~64                                                                                                                ; 33      ;
; alu:al|signed_non_restoring_div:div|Add4~64                                                                                                                ; 33      ;
; regfile:rf|Decoder0~51                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~50                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~49                                                                                                                                     ; 32      ;
; lsu:dmem|latch32_cp:sw|Equal0~2                                                                                                                            ; 32      ;
; regfile:rf|Decoder0~48                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~47                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~46                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~45                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~44                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~43                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~42                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~41                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~40                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~39                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~38                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~36                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~34                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~32                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~30                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~29                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~28                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~27                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~26                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~25                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~24                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~23                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~21                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~20                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~18                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~17                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~15                                                                                                                                     ; 32      ;
; regfile:rf|Decoder0~13                                                                                                                                     ; 32      ;
; hazard_unit:hu|rs1d_sel[1]~5                                                                                                                               ; 32      ;
; hazard_unit:hu|rs2d_sel[1]~6                                                                                                                               ; 32      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~94                                                                                              ; 32      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~91                                                                                              ; 32      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~48                                                                                              ; 32      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~71                                                                                              ; 32      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~38                                                                                              ; 32      ;
; forward2mux:f2m|Equal0~8                                                                                                                                   ; 32      ;
; hazard_unit:hu|Equal3~1                                                                                                                                    ; 32      ;
; reg_memory_writeback:writeback|wb_selW[0]                                                                                                                  ; 32      ;
; alu:al|signed_non_restoring_div:div|Add65~64                                                                                                               ; 32      ;
; reg_decode_execute:execute|op_b_selE                                                                                                                       ; 32      ;
; reg_execute_memory:memory|alu_dataM[4]                                                                                                                     ; 31      ;
; reg_execute_memory:memory|alu_dataM[5]                                                                                                                     ; 31      ;
; alu:al|non_restoring_div:divu|Add63~64                                                                                                                     ; 31      ;
; reg_execute_memory:memory|ld_selM[1]                                                                                                                       ; 30      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 30      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 30      ;
; reg_memory_writeback:writeback|rd_addrW[0]                                                                                                                 ; 30      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 29      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|carry~1  ; 28      ;
; reg_fetch_decode:decode|instrD[12]                                                                                                                         ; 28      ;
; reg_execute_memory:memory|ld_selM[2]                                                                                                                       ; 27      ;
; lsu:dmem|ld_mux:loader|data_out[7]~4                                                                                                                       ; 27      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 27      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 27      ;
; reg_memory_writeback:writeback|rd_addrW[2]                                                                                                                 ; 27      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 26      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 25      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 25      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 25      ;
; reg_fetch_decode:decode|instrD[14]                                                                                                                         ; 25      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 24      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 24      ;
; reg_execute_memory:memory|alu_dataM[11]                                                                                                                    ; 24      ;
; forward2mux:f2m|forward2out[31]~3                                                                                                                          ; 24      ;
; reg_memory_writeback:writeback|rd_addrW[1]                                                                                                                 ; 24      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 23      ;
; reg_execute_memory:memory|alu_dataM[6]                                                                                                                     ; 23      ;
; hazard_unit:hu|always0~3                                                                                                                                   ; 23      ;
; reg_fetch_decode:decode|instrD[13]                                                                                                                         ; 23      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 22      ;
; alu:al|Mux31~0                                                                                                                                             ; 22      ;
; hazard_unit:hu|Equal0~1                                                                                                                                    ; 21      ;
; pc_reg:fetch_address|pc[12]                                                                                                                                ; 21      ;
; pc_reg:fetch_address|pc[11]                                                                                                                                ; 21      ;
; pc_reg:fetch_address|pc[10]                                                                                                                                ; 21      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2|carry~0  ; 20      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 20      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2|carry~0  ; 20      ;
; op_a_mux:oam|operand_a[6]~87                                                                                                                               ; 18      ;
; ctrl_unit:cu|Equal1~0                                                                                                                                      ; 18      ;
; op_a_mux:oam|operand_a[6]~4                                                                                                                                ; 18      ;
; reg_fetch_decode:decode|instrD[16]                                                                                                                         ; 18      ;
; lsu:dmem|ld_mux:loader|data_out[15]~2                                                                                                                      ; 17      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2|carry~0  ; 17      ;
; lsu:dmem|ld_sel_mux:lsm|ld_data[29]~2                                                                                                                      ; 16      ;
; lsu:dmem|ld_sel_mux:lsm|ld_data[29]~1                                                                                                                      ; 16      ;
; lsu:dmem|ld_sel_mux:lsm|ld_data[29]~0                                                                                                                      ; 16      ;
; lsu:dmem|reg32_cp:hex7|outs[16]~2                                                                                                                          ; 16      ;
; lsu:dmem|reg32_cp:hex6|outs[16]~2                                                                                                                          ; 16      ;
; lsu:dmem|reg32_cp:hex5|outs[16]~2                                                                                                                          ; 16      ;
; lsu:dmem|reg32_cp:hex4|outs[16]~2                                                                                                                          ; 16      ;
; lsu:dmem|reg32_cp:hex3|outs[16]~2                                                                                                                          ; 16      ;
; lsu:dmem|reg32_cp:hex2|outs[16]~2                                                                                                                          ; 16      ;
; lsu:dmem|reg32_cp:hex1|outs[16]~2                                                                                                                          ; 16      ;
; lsu:dmem|reg32_cp:hex0|outs[16]~3                                                                                                                          ; 16      ;
; lsu:dmem|reg32_cp:ledr|outs[16]~2                                                                                                                          ; 16      ;
; lsu:dmem|reg32_cp:ledg|outs[16]~2                                                                                                                          ; 16      ;
; lsu:dmem|reg32_cp:lcd|outs[16]~4                                                                                                                           ; 16      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|carry~0  ; 16      ;
; reg_execute_memory:memory|alu_dataM[7]                                                                                                                     ; 16      ;
; reg_execute_memory:memory|byte_enM[2]                                                                                                                      ; 15      ;
; immGen:iG|Equal11~0                                                                                                                                        ; 14      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2|carry~0  ; 14      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2|carry~0  ; 14      ;
; reg_execute_memory:memory|alu_dataM[2]                                                                                                                     ; 14      ;
; reg_execute_memory:memory|alu_dataM[3]                                                                                                                     ; 14      ;
; reg_memory_writeback:writeback|rd_addrW[4]                                                                                                                 ; 14      ;
; reg_memory_writeback:writeback|rd_addrW[3]                                                                                                                 ; 14      ;
; reg_execute_memory:memory|forward2outM[31]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[30]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[29]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[28]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[27]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[26]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[25]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[24]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[23]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[22]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[21]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[20]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[19]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[18]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[17]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[16]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[15]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[14]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[13]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[12]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[11]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[10]                                                                                                                 ; 13      ;
; reg_execute_memory:memory|forward2outM[9]                                                                                                                  ; 13      ;
; reg_execute_memory:memory|byte_enM[1]                                                                                                                      ; 13      ;
; reg_execute_memory:memory|forward2outM[8]                                                                                                                  ; 13      ;
; reg_execute_memory:memory|forward2outM[7]                                                                                                                  ; 13      ;
; reg_execute_memory:memory|forward2outM[6]                                                                                                                  ; 13      ;
; reg_execute_memory:memory|forward2outM[5]                                                                                                                  ; 13      ;
; reg_execute_memory:memory|forward2outM[4]                                                                                                                  ; 13      ;
; reg_execute_memory:memory|forward2outM[3]                                                                                                                  ; 13      ;
; reg_execute_memory:memory|forward2outM[2]                                                                                                                  ; 13      ;
; reg_execute_memory:memory|forward2outM[1]                                                                                                                  ; 13      ;
; lsu:dmem|ld_mux:loader|data_out~0                                                                                                                          ; 13      ;
; reg_execute_memory:memory|forward2outM[0]                                                                                                                  ; 13      ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2|carry~1 ; 13      ;
; hazard_unit:hu|stallD~0                                                                                                                                    ; 13      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2|carry~0  ; 13      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2|carry~0  ; 13      ;
; reg_execute_memory:memory|alu_dataM[8]                                                                                                                     ; 13      ;
; reg_execute_memory:memory|alu_dataM[9]                                                                                                                     ; 13      ;
; reg_execute_memory:memory|alu_dataM[10]                                                                                                                    ; 13      ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t2|Add0~69                                                                                              ; 13      ;
; instr_rom:fetch_data|mem~66                                                                                                                                ; 12      ;
; pc_reg:fetch_address|always1~1                                                                                                                             ; 12      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2|carry~0  ; 12      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2|carry~0  ; 12      ;
; reg_fetch_decode:decode|instrD[2]                                                                                                                          ; 12      ;
; alu:al|Mux31~1                                                                                                                                             ; 11      ;
; alu:al|Mux29~10                                                                                                                                            ; 11      ;
; alu:al|Mux29~9                                                                                                                                             ; 11      ;
; reg_memory_writeback:writeback|rd_wrenW                                                                                                                    ; 11      ;
; lsu:dmem|reg32_cp:hex7|outs[0]~0                                                                                                                           ; 10      ;
; lsu:dmem|reg32_cp:hex6|outs[0]~0                                                                                                                           ; 10      ;
; lsu:dmem|reg32_cp:hex5|outs[0]~0                                                                                                                           ; 10      ;
; lsu:dmem|reg32_cp:hex4|outs[0]~0                                                                                                                           ; 10      ;
; lsu:dmem|reg32_cp:hex3|outs[0]~0                                                                                                                           ; 10      ;
; lsu:dmem|reg32_cp:hex2|outs[0]~0                                                                                                                           ; 10      ;
; lsu:dmem|reg32_cp:hex1|outs[0]~0                                                                                                                           ; 10      ;
; lsu:dmem|reg32_cp:hex0|outs[0]~1                                                                                                                           ; 10      ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2|carry~0  ; 10      ;
; op_a_mux:oam|operand_a[31]~9                                                                                                                               ; 10      ;
; reg_decode_execute:execute|immE[14]~15                                                                                                                     ; 9       ;
; reg_decode_execute:execute|immE~5                                                                                                                          ; 9       ;
; ctrl_unit:cu|Equal11~1                                                                                                                                     ; 9       ;
; lsu:dmem|reg32_cp:lcd|outs[0]~1                                                                                                                            ; 9       ;
; alu:al|ShiftRight0~132                                                                                                                                     ; 9       ;
; alu:al|ShiftRight0~81                                                                                                                                      ; 9       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2|carry~0  ; 9       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2|carry~0  ; 9       ;
; alu:al|signed_vedic_mult_32bit:mul|twos_comp_32bit:t1|Add0~89                                                                                              ; 9       ;
; reg_decode_execute:execute|immE~16                                                                                                                         ; 8       ;
; lsu:dmem|ld_sel_mux:lsm|ld_data[13]~54                                                                                                                     ; 8       ;
; lsu:dmem|ld_sel_mux:lsm|ld_data[13]~53                                                                                                                     ; 8       ;
; reg_execute_memory:memory|ld_selM[0]                                                                                                                       ; 8       ;
; immGen:iG|Equal15~0                                                                                                                                        ; 8       ;
; ctrl_unit:cu|Equal2~1                                                                                                                                      ; 8       ;
; lsu:dmem|reg32_cp:hex7|outs[8]~1                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:hex6|outs[8]~1                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:hex5|outs[8]~1                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:hex4|outs[8]~1                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:hex3|outs[8]~1                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:hex2|outs[8]~1                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:hex1|outs[8]~1                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:hex0|outs[8]~2                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:hex0|outs[0]~0                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:ledr|outs[8]~1                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:ledr|outs[0]~0                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:ledg|outs[8]~1                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:ledg|outs[0]~0                                                                                                                           ; 8       ;
; lsu:dmem|reg32_cp:lcd|outs[8]~3                                                                                                                            ; 8       ;
; lsu:dmem|reg32_cp:lcd|outs[0]~2                                                                                                                            ; 8       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v4|half_adder:h2|carry~0                           ; 8       ;
; op_a_mux:oam|operand_a[26]~19                                                                                                                              ; 8       ;
; op_a_mux:oam|operand_a[27]~17                                                                                                                              ; 8       ;
; op_a_mux:oam|operand_a[28]~15                                                                                                                              ; 8       ;
; op_a_mux:oam|operand_a[0]~8                                                                                                                                ; 8       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[2]                           ; 7       ;
; lsu:dmem|ld_sel_mux:lsm|ld_data[13]~55                                                                                                                     ; 7       ;
; ctrl_unit:cu|Equal4~0                                                                                                                                      ; 7       ;
; ctrl_unit:cu|Equal9~0                                                                                                                                      ; 7       ;
; reg_fetch_decode:decode|instrD[31]                                                                                                                         ; 7       ;
; reg_execute_memory:memory|byte_enM[0]                                                                                                                      ; 7       ;
; instr_rom:fetch_data|mem~62                                                                                                                                ; 7       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|carry~0                           ; 7       ;
; op_a_mux:oam|operand_a[25]~21                                                                                                                              ; 7       ;
; op_a_mux:oam|operand_a[29]~13                                                                                                                              ; 7       ;
; reg_fetch_decode:decode|instrD[25]                                                                                                                         ; 7       ;
; reg_fetch_decode:decode|instrD[3]                                                                                                                          ; 7       ;
; reg_fetch_decode:decode|instrD[4]                                                                                                                          ; 7       ;
; reg_fetch_decode:decode|instrD[5]                                                                                                                          ; 7       ;
; instr_rom:fetch_data|mem~68                                                                                                                                ; 6       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[2]                                                    ; 6       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v2|half_adder:h2|carry~0  ; 6       ;
; ctrl_unit:cu|op_b_sel~3                                                                                                                                    ; 6       ;
; ctrl_unit:cu|Equal14~1                                                                                                                                     ; 6       ;
; ctrl_unit:cu|alu_op~18                                                                                                                                     ; 6       ;
; ctrl_unit:cu|Equal2~0                                                                                                                                      ; 6       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                      ; 6       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|sum[2]                                   ; 6       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|c~2                                      ; 6       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1|cout~0                                   ; 6       ;
; alu:al|ShiftLeft0~10                                                                                                                                       ; 6       ;
; ctrl_unit:cu|Equal11~0                                                                                                                                     ; 6       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                  ; 6       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2|Add1~0                               ; 6       ;
; alu:al|ShiftLeft0~6                                                                                                                                        ; 6       ;
; op_a_mux:oam|operand_a[14]~43                                                                                                                              ; 6       ;
; op_a_mux:oam|operand_a[15]~41                                                                                                                              ; 6       ;
; op_a_mux:oam|operand_a[16]~39                                                                                                                              ; 6       ;
; op_a_mux:oam|operand_a[17]~37                                                                                                                              ; 6       ;
; op_a_mux:oam|operand_a[18]~35                                                                                                                              ; 6       ;
; op_a_mux:oam|operand_a[19]~33                                                                                                                              ; 6       ;
; op_a_mux:oam|operand_a[20]~31                                                                                                                              ; 6       ;
; op_a_mux:oam|operand_a[21]~29                                                                                                                              ; 6       ;
; op_a_mux:oam|operand_a[22]~27                                                                                                                              ; 6       ;
; op_a_mux:oam|operand_a[23]~25                                                                                                                              ; 6       ;
; op_a_mux:oam|operand_a[24]~23                                                                                                                              ; 6       ;
; op_a_mux:oam|operand_a[30]~11                                                                                                                              ; 6       ;
; reg_execute_memory:memory|alu_dataM[1]                                                                                                                     ; 6       ;
; reg_execute_memory:memory|alu_dataM[0]                                                                                                                     ; 6       ;
; reg_decode_execute:execute|immE[3]~34                                                                                                                      ; 5       ;
; reg_decode_execute:execute|immE[5]~27                                                                                                                      ; 5       ;
; alu:al|Mux0~18                                                                                                                                             ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|cout~0                                                             ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2|Add3~0                                                        ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|Add0~0                                                                                                   ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1|sum[1]                                                        ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|sum[0]                                                        ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|prop[0]                                                   ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[1]                                                    ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[3]                                                    ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|cout~0                                   ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|c~0                                      ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1|c~0                                      ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2|c~0                                      ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2|sum[1]                                   ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla1|sum[2]                              ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2|Add3~0                              ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|Add0~0                                                                         ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1|sum[1]                              ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|sum[0]                              ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|prop[0]                         ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[2]                          ; 5       ;
; lsu:dmem|ld_sel_mux:lsm|ld_data[31]~5                                                                                                                      ; 5       ;
; ctrl_unit:cu|Equal4~1                                                                                                                                      ; 5       ;
; ctrl_unit:cu|Equal14~0                                                                                                                                     ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                                                ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|sum[2]                                                             ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                                           ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[2]                                                    ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                 ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[2]                          ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|c~0                                                                ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|sum[3]                                                             ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|sum[3]                                   ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v2|half_adder:h2|carry~1 ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|sum[0]                                   ; 5       ;
; alu:al|ShiftRight0~90                                                                                                                                      ; 5       ;
; alu:al|ShiftLeft0~12                                                                                                                                       ; 5       ;
; alu:al|ShiftRight0~62                                                                                                                                      ; 5       ;
; alu:al|ShiftLeft0~9                                                                                                                                        ; 5       ;
; hazard_unit:hu|always0~9                                                                                                                                   ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1|c~0                                                                ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1|sum[1]                                                             ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                                           ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|Add3~7                                                        ; 5       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1|sum[0]                                                        ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1|c~0                                      ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1|sum[1]                                   ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|Add3~0                              ; 5       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1|sum[0]                              ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                                   ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                              ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                  ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                          ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                     ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1|sum[1]                               ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1|sum[3]                               ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[1]                           ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2|sum[0]                           ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2|sum[1]                           ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2|prop[2]                              ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1|Add1~0                           ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1|prop[2]                          ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                     ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum      ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1|Add1~0                           ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1|prop[2]                          ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                     ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum      ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                     ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum      ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                     ; 5       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum      ; 5       ;
; alu:al|ShiftLeft0~7                                                                                                                                        ; 5       ;
; reg_execute_memory:memory|alu_dataM[12]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[13]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[14]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[15]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[16]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[17]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[18]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[19]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[20]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[21]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[22]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[23]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[24]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[25]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[26]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[27]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[28]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[29]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[30]                                                                                                                    ; 5       ;
; reg_decode_execute:execute|rs2_addrE[0]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|rd_addrM[4]                                                                                                                      ; 5       ;
; reg_execute_memory:memory|rd_wrenM                                                                                                                         ; 5       ;
; reg_execute_memory:memory|rd_addrM[3]                                                                                                                      ; 5       ;
; reg_execute_memory:memory|rd_addrM[2]                                                                                                                      ; 5       ;
; reg_execute_memory:memory|rd_addrM[0]                                                                                                                      ; 5       ;
; reg_execute_memory:memory|rd_addrM[1]                                                                                                                      ; 5       ;
; reg_decode_execute:execute|rs1_addrE[0]                                                                                                                    ; 5       ;
; reg_execute_memory:memory|alu_dataM[31]                                                                                                                    ; 5       ;
; reg_decode_execute:execute|altshift_taps:wb_selE_rtl_0|shift_taps_ofm:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                                     ; 5       ;
; reg_decode_execute:execute|altshift_taps:wb_selE_rtl_0|shift_taps_ofm:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                                     ; 5       ;
; ctrl_unit:cu|always0~9                                                                                                                                     ; 4       ;
; lsu:dmem|addr_dec:ad|data_en                                                                                                                               ; 4       ;
; regfile:rf|Decoder0~37                                                                                                                                     ; 4       ;
; regfile:rf|Decoder0~35                                                                                                                                     ; 4       ;
; regfile:rf|Decoder0~33                                                                                                                                     ; 4       ;
; regfile:rf|Decoder0~31                                                                                                                                     ; 4       ;
; regfile:rf|Decoder0~19                                                                                                                                     ; 4       ;
; regfile:rf|Decoder0~14                                                                                                                                     ; 4       ;
; regfile:rf|Decoder0~12                                                                                                                                     ; 4       ;
; instr_rom:fetch_data|mem~95                                                                                                                                ; 4       ;
; reg_decode_execute:execute|immE[3]~35                                                                                                                      ; 4       ;
; immGen:iG|always0~1                                                                                                                                        ; 4       ;
; reg_decode_execute:execute|rd_wrenE                                                                                                                        ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|c~0                                                                ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1|c~0                                                                ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2|c~0                                                                ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla2|sum[1]                                                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2|c~0                                                           ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2|sum[1]                                                    ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla1|sum[2]                                                        ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|sum[0]                                                        ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2|sum[0]                                                        ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                                           ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|cout~0                                                        ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                                           ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1|sum[0]                                                        ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1|sum[3]                                                        ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2|sum[0]                                                    ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla2|c~0                                                       ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla2|sum[1]                                                    ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla2|sum[2]                                               ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v4|out[0]                                          ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla3|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|Add3~0                                   ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2|c~0                                 ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla2|sum[1]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla1|sum[3]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2|sum[1]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2|sum[2]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|sum[0]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|sum[2]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|sum[3]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2|sum[0]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2|sum[1]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                 ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|cout~0                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                 ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|Add2~0                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2|sum[3]~1                        ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2|sum[3]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1|sum[0]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1|sum[3]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla2|Add1~0                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2|Add1~0                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla2|Add1~0                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla2|Add1~0                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[1]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[3]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla2|c~0                             ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v3|half_adder:h2|carry~1  ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla2|Add1~0                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla2|sum[1]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla2|Add1~0                     ; 4       ;
; ctrl_unit:cu|alu_op[3]~19                                                                                                                                  ; 4       ;
; ctrl_unit:cu|Equal4~2                                                                                                                                      ; 4       ;
; ctrl_unit:cu|Equal18~0                                                                                                                                     ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                                                   ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla2|Add1~0                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                         ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                    ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla2|Add1~0                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2|Add1~0                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|sum[3]                                   ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                                           ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[2]                                                    ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                 ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                    ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|sum[0]                                   ; 4       ;
; alu:al|ShiftRight0~127                                                                                                                                     ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v3|half_adder:h2|carry~1                           ; 4       ;
; alu:al|ShiftLeft0~24                                                                                                                                       ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|ShiftLeft0~21                                                                                                                                       ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|sum[1]                                   ; 4       ;
; alu:al|Mux26~1                                                                                                                                             ; 4       ;
; alu:al|ShiftLeft0~19                                                                                                                                       ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|CLA_32bit:cla2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1|cout~0                                                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|cout~0                                                        ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                                                   ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|cout~0                                                        ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                                                   ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                                                   ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|cout~0                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                         ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                    ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                         ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                    ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                         ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                    ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla2|Add1~0                     ; 4       ;
; alu:al|ShiftRight0~102                                                                                                                                     ; 4       ;
; alu:al|ShiftLeft0~16                                                                                                                                       ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                 ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; instr_rom:fetch_data|mem~63                                                                                                                                ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                                           ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                                           ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|Add0~0                                                        ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla2|sum[0]                                                    ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2|Add1~0                                               ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|carry~1                           ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1|Add2~2                                               ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1|Add2~0                                               ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla1|sum[3]                                                        ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|sum[0]                                                        ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                                                   ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[2]                                                    ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla2|CLA_4bit:cla1|Add2~0                                                    ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3|sum[3]                                               ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla2|Add1~0                                               ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|carry~1                           ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1|sum[3]                                                    ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                                                   ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                                                   ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                                                       ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla1|prop[0]                                                   ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                                                   ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v3|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum~0                             ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|c~0                                 ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|Add1~0                                    ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|Add0~0                               ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1|Add3~0                                    ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla2|sum[0]                                    ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2|sum[0]                               ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla2|c~1                                  ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|sum[3]~49                                 ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla2|CLA_4bit:cla1|cout~0                               ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2|Add3~0                               ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla2|CLA_4bit:cla1|c~1                                  ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|Add0~0                                                                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla1|Add1~0                               ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla1|Add3~0                           ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla2|sum[0]                           ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|Add0~0                                                       ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla1|Add1~0                           ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla3|prop[0]                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla1|prop[0]                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|vedic_mult_4bit:v4|vedic_mult_2bit:v1|half_adder:h2|sum      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|sum[0]                               ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v3|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v3|vedic_mult_4bit:v4|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v2|vedic_mult_4bit:v4|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|prop[0]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[3]                           ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v1|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v3|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v2|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v4|vedic_mult_4bit:v4|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla1|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|Add1~0                                    ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|sum[2]                               ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla2|CLA_8bit:cla1|CLA_4bit:cla2|sum[2]                               ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2|sum[2]                           ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|sum[3]~47                                 ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla2|c~0                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla2|sum[1]                           ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla3|sum[1]                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|sum[3]~45                                 ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v3|vedic_mult_4bit:v2|CLA_4bit:cla2|prop[0]                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|sum[3]~36                                 ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v3|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla1|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla1|prop[0]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla2|CLA_4bit:cla2|c~0                              ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla1|CLA_4bit:cla2|sum[1]                           ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v3|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v2|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v1|vedic_mult_4bit:v4|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1|Add1~0                           ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|CLA_8bit:cla2|CLA_4bit:cla1|prop[2]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|sum[3]~25                                 ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v3|vedic_mult_4bit:v1|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1|Add1~0                           ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla1|CLA_4bit:cla1|prop[0]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla3|prop[0]                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|CLA_8bit:cla2|CLA_4bit:cla1|prop[2]                          ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|CLA_32bit:cla2|CLA_16bit:cla1|CLA_8bit:cla2|CLA_4bit:cla2|sum[3]~16                                 ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v1|CLA_4bit:cla2|Add1~0                      ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|CLA_4bit:cla1|prop[0]                     ; 4       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v2|vedic_mult_4bit:v2|vedic_mult_2bit:v1|half_adder:h2|sum      ; 4       ;
; op_a_mux:oam|operand_a[13]~45                                                                                                                              ; 4       ;
; pc_reg:fetch_address|pc[1]                                                                                                                                 ; 4       ;
; reg_fetch_decode:decode|instrD[26]                                                                                                                         ; 4       ;
; reg_fetch_decode:decode|instrD[27]                                                                                                                         ; 4       ;
; reg_fetch_decode:decode|instrD[29]                                                                                                                         ; 4       ;
; reg_fetch_decode:decode|instrD[18]                                                                                                                         ; 4       ;
; reg_decode_execute:execute|wb_selE[0]                                                                                                                      ; 4       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v4|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2|sum[3]~5                                                  ; 3       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|sum[2]                          ; 3       ;
; alu:al|ShiftRight0~170                                                                                                                                     ; 3       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2|sum[0]                                                        ; 3       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2|sum[0]                                                        ; 3       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v3|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2|sum[0]                              ; 3       ;
; alu:al|signed_vedic_mult_32bit:mulh|vedic_mult_32bit:v1|vedic_mult_16bit:v2|CLA_16bit:cla3|CLA_8bit:cla1|CLA_4bit:cla2|sum[0]                              ; 3       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v1|vedic_mult_8bit:v4|CLA_8bit:cla3|CLA_4bit:cla1|gen[0]                                                    ; 3       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v3|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2|sum[3]~5                                                  ; 3       ;
; alu:al|vedic_mult_32bit:mulhu|vedic_mult_16bit:v2|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla2|sum[3]~5                                                  ; 3       ;
; alu:al|signed_vedic_mult_32bit:mul|vedic_mult_32bit:v1|vedic_mult_16bit:v1|vedic_mult_8bit:v1|CLA_8bit:cla3|CLA_4bit:cla1|Add2~2                           ; 3       ;
; instr_rom:fetch_data|mem~310                                                                                                                               ; 3       ;
; instr_rom:fetch_data|mem~223                                                                                                                               ; 3       ;
; instr_rom:fetch_data|mem~198                                                                                                                               ; 3       ;
; instr_rom:fetch_data|mem~130                                                                                                                               ; 3       ;
; instr_rom:fetch_data|mem~81                                                                                                                                ; 3       ;
; instr_rom:fetch_data|mem~79                                                                                                                                ; 3       ;
; reg_decode_execute:execute|immE[5]~3                                                                                                                       ; 3       ;
; immGen:iG|imm~2                                                                                                                                            ; 3       ;
; reg_decode_execute:execute|immE~0                                                                                                                          ; 3       ;
; alu:al|Mux31~8                                                                                                                                             ; 3       ;
; lsu:dmem|ld_mux:loader|data_out[0]~18                                                                                                                      ; 3       ;
; lsu:dmem|ld_mux:loader|data_out[1]~16                                                                                                                      ; 3       ;
; lsu:dmem|ld_mux:loader|data_out[2]~14                                                                                                                      ; 3       ;
; lsu:dmem|ld_mux:loader|data_out[3]~12                                                                                                                      ; 3       ;
; lsu:dmem|ld_mux:loader|data_out[4]~10                                                                                                                      ; 3       ;
; lsu:dmem|ld_mux:loader|data_out[5]~8                                                                                                                       ; 3       ;
; lsu:dmem|ld_mux:loader|data_out[6]~6                                                                                                                       ; 3       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+----------------------+-----------------+-----------------+
; lsu:dmem|datamem:dmem|altsyncram:altsyncram_component|altsyncram_7uc1:auto_generated|ALTSYNCRAM                             ; AUTO ; Single Port      ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 4    ; None ; M4K_X26_Y20, M4K_X26_Y22, M4K_X26_Y19, M4K_X26_Y21 ; Don't care           ; Don't care      ; Don't care      ;
; lsu:dmem|inmem:imem|altsyncram:altsyncram_component|altsyncram_7uc1:auto_generated|ALTSYNCRAM                               ; AUTO ; Single Port      ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1    ; None ; M4K_X26_Y18                                        ; Don't care           ; Don't care      ; Don't care      ;
; lsu:dmem|outmem:omem|altsyncram:altsyncram_component|altsyncram_7uc1:auto_generated|ALTSYNCRAM                              ; AUTO ; Single Port      ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1    ; None ; M4K_X26_Y17                                        ; Don't care           ; Don't care      ; Don't care      ;
; reg_decode_execute:execute|altshift_taps:wb_selE_rtl_0|shift_taps_ofm:auto_generated|altsyncram_7461:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 12           ; 3            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 36    ; 3                           ; 12                          ; 3                           ; 12                          ; 36                  ; 1    ; None ; M4K_X26_Y16                                        ; Don't care           ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 26,648 / 94,460 ( 28 % ) ;
; C16 interconnects           ; 537 / 3,315 ( 16 % )     ;
; C4 interconnects            ; 15,321 / 60,840 ( 25 % ) ;
; Direct links                ; 4,414 / 94,460 ( 5 % )   ;
; Global clocks               ; 2 / 16 ( 13 % )          ;
; Local interconnects         ; 6,548 / 33,216 ( 20 % )  ;
; R24 interconnects           ; 635 / 3,091 ( 21 % )     ;
; R4 interconnects            ; 17,133 / 81,294 ( 21 % ) ;
+-----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.46) ; Number of LABs  (Total = 1302) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 27                             ;
; 2                                           ; 36                             ;
; 3                                           ; 19                             ;
; 4                                           ; 20                             ;
; 5                                           ; 15                             ;
; 6                                           ; 15                             ;
; 7                                           ; 25                             ;
; 8                                           ; 22                             ;
; 9                                           ; 23                             ;
; 10                                          ; 26                             ;
; 11                                          ; 27                             ;
; 12                                          ; 48                             ;
; 13                                          ; 59                             ;
; 14                                          ; 129                            ;
; 15                                          ; 118                            ;
; 16                                          ; 693                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.60) ; Number of LABs  (Total = 1302) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 274                            ;
; 1 Clock                            ; 275                            ;
; 1 Clock enable                     ; 46                             ;
; 1 Sync. clear                      ; 10                             ;
; 1 Sync. load                       ; 8                              ;
; 2 Clock enables                    ; 165                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 13.97) ; Number of LABs  (Total = 1302) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 2                              ;
; 1                                            ; 28                             ;
; 2                                            ; 35                             ;
; 3                                            ; 19                             ;
; 4                                            ; 18                             ;
; 5                                            ; 14                             ;
; 6                                            ; 15                             ;
; 7                                            ; 23                             ;
; 8                                            ; 77                             ;
; 9                                            ; 26                             ;
; 10                                           ; 26                             ;
; 11                                           ; 24                             ;
; 12                                           ; 45                             ;
; 13                                           ; 54                             ;
; 14                                           ; 111                            ;
; 15                                           ; 98                             ;
; 16                                           ; 511                            ;
; 17                                           ; 28                             ;
; 18                                           ; 26                             ;
; 19                                           ; 16                             ;
; 20                                           ; 12                             ;
; 21                                           ; 16                             ;
; 22                                           ; 11                             ;
; 23                                           ; 8                              ;
; 24                                           ; 13                             ;
; 25                                           ; 10                             ;
; 26                                           ; 9                              ;
; 27                                           ; 5                              ;
; 28                                           ; 11                             ;
; 29                                           ; 0                              ;
; 30                                           ; 7                              ;
; 31                                           ; 1                              ;
; 32                                           ; 3                              ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.20) ; Number of LABs  (Total = 1302) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 34                             ;
; 2                                               ; 40                             ;
; 3                                               ; 43                             ;
; 4                                               ; 66                             ;
; 5                                               ; 103                            ;
; 6                                               ; 113                            ;
; 7                                               ; 126                            ;
; 8                                               ; 155                            ;
; 9                                               ; 81                             ;
; 10                                              ; 74                             ;
; 11                                              ; 57                             ;
; 12                                              ; 46                             ;
; 13                                              ; 52                             ;
; 14                                              ; 82                             ;
; 15                                              ; 25                             ;
; 16                                              ; 186                            ;
; 17                                              ; 5                              ;
; 18                                              ; 3                              ;
; 19                                              ; 0                              ;
; 20                                              ; 4                              ;
; 21                                              ; 3                              ;
; 22                                              ; 0                              ;
; 23                                              ; 1                              ;
; 24                                              ; 0                              ;
; 25                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 19.68) ; Number of LABs  (Total = 1302) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 0                              ;
; 3                                            ; 27                             ;
; 4                                            ; 10                             ;
; 5                                            ; 23                             ;
; 6                                            ; 12                             ;
; 7                                            ; 21                             ;
; 8                                            ; 23                             ;
; 9                                            ; 30                             ;
; 10                                           ; 57                             ;
; 11                                           ; 57                             ;
; 12                                           ; 79                             ;
; 13                                           ; 63                             ;
; 14                                           ; 72                             ;
; 15                                           ; 60                             ;
; 16                                           ; 48                             ;
; 17                                           ; 50                             ;
; 18                                           ; 32                             ;
; 19                                           ; 36                             ;
; 20                                           ; 25                             ;
; 21                                           ; 36                             ;
; 22                                           ; 28                             ;
; 23                                           ; 29                             ;
; 24                                           ; 23                             ;
; 25                                           ; 18                             ;
; 26                                           ; 63                             ;
; 27                                           ; 22                             ;
; 28                                           ; 27                             ;
; 29                                           ; 54                             ;
; 30                                           ; 36                             ;
; 31                                           ; 26                             ;
; 32                                           ; 79                             ;
; 33                                           ; 134                            ;
; 34                                           ; 0                              ;
; 35                                           ; 0                              ;
; 36                                           ; 0                              ;
; 37                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "pipeline"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 399 pins of 399 total pins
    Info (169086): Pin pc_debug_o[0] not assigned to an exact location on the device
    Info (169086): Pin pc_debug_o[1] not assigned to an exact location on the device
    Info (169086): Pin pc_debug_o[2] not assigned to an exact location on the device
    Info (169086): Pin pc_debug_o[3] not assigned to an exact location on the device
    Info (169086): Pin pc_debug_o[4] not assigned to an exact location on the device
    Info (169086): Pin pc_debug_o[5] not assigned to an exact location on the device
    Info (169086): Pin pc_debug_o[6] not assigned to an exact location on the device
    Info (169086): Pin pc_debug_o[7] not assigned to an exact location on the device
    Info (169086): Pin pc_debug_o[8] not assigned to an exact location on the device
    Info (169086): Pin pc_debug_o[9] not assigned to an exact location on the device
    Info (169086): Pin pc_debug_o[10] not assigned to an exact location on the device
    Info (169086): Pin pc_debug_o[11] not assigned to an exact location on the device
    Info (169086): Pin pc_debug_o[12] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[0] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[1] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[2] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[3] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[4] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[5] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[6] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[7] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[8] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[9] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[10] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[11] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[12] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[13] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[14] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[15] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[16] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[17] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[18] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[19] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[20] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[21] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[22] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[23] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[24] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[25] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[26] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[27] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[28] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[29] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[30] not assigned to an exact location on the device
    Info (169086): Pin io_lcd_o[31] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[0] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[1] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[2] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[3] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[4] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[5] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[6] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[7] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[8] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[9] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[10] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[11] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[12] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[13] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[14] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[15] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[16] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[17] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[18] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[19] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[20] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[21] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[22] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[23] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[24] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[25] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[26] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[27] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[28] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[29] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[30] not assigned to an exact location on the device
    Info (169086): Pin io_ledg_o[31] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[0] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[1] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[2] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[3] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[4] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[5] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[6] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[7] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[8] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[9] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[10] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[11] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[12] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[13] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[14] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[15] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[16] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[17] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[18] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[19] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[20] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[21] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[22] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[23] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[24] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[25] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[26] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[27] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[28] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[29] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[30] not assigned to an exact location on the device
    Info (169086): Pin io_ledr_o[31] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[0] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[1] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[2] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[3] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[4] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[5] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[6] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[7] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[8] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[9] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[10] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[11] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[12] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[13] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[14] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[15] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[16] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[17] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[18] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[19] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[20] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[21] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[22] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[23] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[24] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[25] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[26] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[27] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[28] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[29] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[30] not assigned to an exact location on the device
    Info (169086): Pin io_hex0_o[31] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[0] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[1] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[2] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[3] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[4] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[5] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[6] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[7] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[8] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[9] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[10] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[11] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[12] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[13] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[14] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[15] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[16] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[17] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[18] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[19] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[20] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[21] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[22] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[23] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[24] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[25] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[26] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[27] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[28] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[29] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[30] not assigned to an exact location on the device
    Info (169086): Pin io_hex1_o[31] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[0] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[1] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[2] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[3] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[4] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[5] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[6] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[7] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[8] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[9] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[10] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[11] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[12] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[13] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[14] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[15] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[16] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[17] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[18] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[19] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[20] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[21] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[22] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[23] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[24] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[25] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[26] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[27] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[28] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[29] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[30] not assigned to an exact location on the device
    Info (169086): Pin io_hex2_o[31] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[0] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[1] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[2] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[3] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[4] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[5] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[6] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[7] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[8] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[9] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[10] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[11] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[12] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[13] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[14] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[15] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[16] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[17] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[18] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[19] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[20] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[21] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[22] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[23] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[24] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[25] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[26] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[27] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[28] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[29] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[30] not assigned to an exact location on the device
    Info (169086): Pin io_hex3_o[31] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[0] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[1] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[2] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[3] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[4] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[5] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[6] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[7] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[8] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[9] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[10] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[11] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[12] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[13] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[14] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[15] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[16] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[17] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[18] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[19] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[20] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[21] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[22] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[23] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[24] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[25] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[26] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[27] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[28] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[29] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[30] not assigned to an exact location on the device
    Info (169086): Pin io_hex4_o[31] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[0] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[1] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[2] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[3] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[4] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[5] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[6] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[7] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[8] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[9] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[10] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[11] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[12] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[13] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[14] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[15] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[16] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[17] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[18] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[19] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[20] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[21] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[22] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[23] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[24] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[25] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[26] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[27] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[28] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[29] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[30] not assigned to an exact location on the device
    Info (169086): Pin io_hex5_o[31] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[0] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[1] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[2] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[3] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[4] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[5] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[6] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[7] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[8] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[9] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[10] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[11] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[12] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[13] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[14] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[15] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[16] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[17] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[18] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[19] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[20] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[21] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[22] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[23] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[24] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[25] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[26] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[27] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[28] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[29] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[30] not assigned to an exact location on the device
    Info (169086): Pin io_hex6_o[31] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[0] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[1] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[2] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[3] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[4] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[5] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[6] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[7] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[8] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[9] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[10] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[11] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[12] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[13] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[14] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[15] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[16] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[17] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[18] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[19] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[20] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[21] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[22] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[23] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[24] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[25] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[26] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[27] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[28] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[29] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[30] not assigned to an exact location on the device
    Info (169086): Pin io_hex7_o[31] not assigned to an exact location on the device
    Info (169086): Pin clk_i not assigned to an exact location on the device
    Info (169086): Pin rst_ni not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[31] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[15] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[7] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[30] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[29] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[28] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[27] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[26] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[25] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[24] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[23] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[22] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[21] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[20] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[19] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[18] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[17] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[16] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[14] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[13] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[12] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[11] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[10] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[9] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[8] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[6] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[5] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[4] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[3] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[2] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[1] not assigned to an exact location on the device
    Info (169086): Pin io_sw_i[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pipeline.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_i (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node rst_ni (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 397 (unused VREF, 3.3V VCCIO, 32 input, 365 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:57
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 18% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 45% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.95 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 365 output pins without output pin load capacitance assignment
    Info (306007): Pin "pc_debug_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_debug_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_debug_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_debug_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_debug_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_debug_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_debug_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_debug_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_debug_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_debug_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_debug_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_debug_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc_debug_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_lcd_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledg_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_ledr_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex0_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex1_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex2_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex3_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex4_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex5_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex6_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "io_hex7_o[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Admin/Downloads/Compressed/pipeline-main/pipeline-main/quartus/pipeline_restored/output_files/pipeline.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 433 warnings
    Info: Peak virtual memory: 4970 megabytes
    Info: Processing ended: Mon Dec 30 11:18:29 2024
    Info: Elapsed time: 00:01:42
    Info: Total CPU time (on all processors): 00:00:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Admin/Downloads/Compressed/pipeline-main/pipeline-main/quartus/pipeline_restored/output_files/pipeline.fit.smsg.


