41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 164 10 0 \NUL
Vander Klay, Benjamin
22 12 54 76 34 0 \NUL
bcvander
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
19 156 134 215 115 0
sel
22 292 39 482 19 0 \NUL
Placeholder signal/recievers
22 26 561 396 541 0 \NUL
These are only present so circuit simulates without error
22 26 585 298 565 0 \NUL
Remove these once logic is implemented
22 25 541 273 521 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 164 10 0 \NUL
Vander Klay, Benjamin
22 12 54 76 34 0 \NUL
bcvander
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
20 306 117 365 98 0
sel_alu
20 312 152 371 133 0
sel_kpad
5 248 180 297 131 0
19 63 241 122 222 0
sel_kpad
19 68 274 127 255 0
kpad_0
3 149 279 198 230 0 0
19 68 310 127 291 0
sel_alu
19 69 342 128 323 0
alu_0
3 153 336 202 287 0 0
22 543 50 686 30 0 \NUL
Intermediary senders
22 473 74 684 54 0 \NUL
To switch between ALU && kPad
19 386 249 445 230 0
sel_kpad
19 391 277 450 258 0
kpad_2
3 472 284 521 235 0 0
19 391 315 450 296 0
sel_alu
19 392 347 451 328 0
alu_2
3 476 341 525 292 0 0
19 70 398 129 379 0
sel_kpad
19 75 426 134 407 0
kpad_1
3 156 433 205 384 0 0
19 75 464 134 445 0
sel_alu
19 77 496 136 477 0
alu_1
3 160 490 209 441 0 0
19 399 403 458 384 0
sel_kpad
19 404 431 463 412 0
kpad_3
3 485 438 534 389 0 0
19 404 469 463 450 0
sel_alu
19 405 501 464 482 0
alu_3
3 489 495 538 446 0 0
20 273 286 332 267 0
data_0
20 301 444 360 425 0
data_1
20 632 450 691 431 0
data_3
20 614 295 673 276 0
data_2
4 536 316 585 267 0 0
4 550 463 599 414 0 0
4 220 459 269 410 0 0
4 204 300 253 251 0 0
22 546 136 653 116 0 \NUL
could use mux?
19 15 137 74 118 0
adr1_0
19 15 155 74 136 0
adr1_1
19 15 185 74 166 0
adr2_0
19 15 203 74 184 0
adr2_1
1 212 124 249 155
1 294 155 313 142
1 212 124 307 107
1 119 231 150 240
1 124 264 150 268
1 124 300 154 297
1 126 388 157 394
1 131 454 161 451
1 131 416 157 422
1 133 486 161 479
1 125 332 154 325
1 442 239 473 245
1 447 267 473 273
1 447 305 477 302
1 455 393 486 399
1 448 337 477 330
1 460 421 486 427
1 460 459 490 456
1 461 491 490 484
1 518 259 537 277
1 522 316 537 305
1 582 291 615 285
1 596 438 633 440
1 535 470 551 452
1 531 413 551 424
1 266 434 302 434
1 206 465 221 448
1 202 408 221 420
1 199 311 205 289
1 195 254 205 261
1 250 275 274 276
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 164 10 0 \NUL
Vander Klay, Benjamin
22 12 54 76 34 0 \NUL
bcvander
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
24 618 128 667 56 1 1 1
24 455 259 504 187 1 1 1
24 569 394 618 322 1 1 1
24 486 581 535 509 1 1 1
22 330 30 409 10 0 \NUL
Resgister 0
19 547 163 606 144 0
clear
15 637 65 686 16
5 605 173 654 124 0
20 696 84 755 65 0
reg0_3
20 704 218 763 199 0
reg0_2
20 710 352 769 333 0
reg0_1
20 695 538 754 519 0
reg0_0
19 523 81 582 62 0
data_3
19 364 217 423 198 0
data_2
19 473 352 532 333 0
data_1
19 390 515 449 496 0
data_0
19 352 587 411 568 0
clear
5 435 600 484 551 0
19 383 301 442 282 0
clear
5 457 304 506 255 0
19 515 436 574 417 0
clear
5 593 448 642 399 0
15 486 509 535 460
15 553 335 602 286
15 437 193 486 144
19 12 137 71 118 0
wadr_0
19 11 166 70 147 0
wadr_1
19 76 218 135 199 0
update
4 82 164 131 115 0 1
3 143 194 192 145 0 0
20 208 176 267 157 0
reg0_w
19 537 122 596 103 0
reg0_w
19 369 252 428 233 0
reg0_w
19 372 544 431 525 0
reg0_w
19 500 384 559 365 0
reg0_w
1 606 148 603 153
1 594 423 571 426
1 458 279 439 291
1 436 575 408 577
1 583 390 639 423
1 503 279 469 255
1 632 124 651 148
1 500 577 481 575
1 696 528 532 529
1 711 342 615 342
1 705 208 501 207
1 697 74 664 76
1 583 324 599 310
1 532 484 500 511
1 469 189 483 168
1 632 58 683 40
1 570 342 529 342
1 456 207 420 207
1 619 76 579 71
1 487 529 446 505
1 83 125 68 127
1 83 153 67 156
1 144 155 128 139
1 144 183 132 208
1 189 169 209 166
1 593 112 619 94
1 425 242 456 225
1 556 374 570 360
1 428 534 487 547
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 164 10 0 \NUL
Vander Klay, Benjamin
22 12 54 76 34 0 \NUL
bcvander
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 330 42 401 22 0 \NUL
Register 1
24 416 352 465 280 1 1 1
24 636 444 685 372 1 1 1
24 318 582 367 510 1 1 1
20 720 288 779 269 0
reg1_2
20 726 402 785 383 0
reg1_1
20 726 540 785 521 0
reg1_0
19 346 308 405 289 0
data_2
19 546 402 605 383 0
data_1
19 223 518 282 499 0
data_0
19 122 584 181 565 0
clear
5 216 600 265 551 0
19 353 406 412 387 0
clear
5 416 412 465 363 0
19 556 509 615 490 0
clear
5 633 510 682 461 0
15 318 510 367 461
15 615 376 664 327
15 401 273 450 224
24 510 132 559 60 1 1 1
19 437 196 496 177 0
clear
15 468 66 517 17
5 502 182 551 133 0
20 720 90 779 71 0
reg1_3
19 438 90 497 71 0
data_3
19 27 141 86 122 0
wadr_0
19 27 183 86 164 0
wadr_1
19 159 219 218 200 0
update
3 225 195 274 146 0 0
5 95 197 144 148 0
3 147 171 196 122 0 0
20 283 182 342 163 0
reg1_w
19 236 557 295 538 0
reg1_w
19 561 457 620 438 0
reg1_w
19 417 128 476 109 0
reg1_w
19 338 351 397 332 0
reg1_w
1 634 485 612 499
1 417 387 409 396
1 217 575 178 574
1 650 440 679 485
1 462 387 430 348
1 332 578 262 575
1 727 530 364 530
1 727 392 682 392
1 721 278 462 300
1 650 374 661 351
1 364 485 332 512
1 430 282 447 248
1 637 392 602 392
1 417 300 402 298
1 319 530 279 508
1 503 157 493 186
1 524 128 548 157
1 721 80 556 80
1 524 62 514 41
1 226 184 215 209
1 511 80 494 80
1 96 172 83 173
1 141 172 148 160
1 148 132 83 131
1 226 156 193 146
1 271 170 284 172
1 473 118 511 98
1 394 341 417 318
1 637 410 617 447
1 292 547 319 548
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 164 10 0 \NUL
Vander Klay, Benjamin
22 12 54 76 34 0 \NUL
bcvander
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 164 10 0 \NUL
Vander Klay, Benjamin
22 12 54 76 34 0 \NUL
bcvander
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
24 510 132 559 60 1 1 1
24 463 294 512 222 1 1 1
24 588 444 637 372 1 1 1
24 452 583 501 511 1 1 1
22 324 30 403 10 0 \NUL
Resgister 2
19 416 162 475 143 0
clear
15 468 66 517 17
5 479 176 528 127 0
20 698 90 757 71 0
reg2_3
20 696 252 755 233 0
reg2_2
20 696 402 755 383 0
reg2_1
20 696 576 755 557 0
reg2_0
19 413 77 472 58 0
data_3
19 379 258 438 239 0
data_2
19 510 396 569 377 0
data_1
19 355 509 414 490 0
data_0
19 224 589 283 570 0
clear
5 327 587 376 538 0
19 385 342 444 323 0
clear
5 463 354 512 305 0
19 542 485 601 466 0
clear
5 616 497 665 448 0
15 452 511 501 462
15 558 372 607 323
15 445 234 494 185
19 34 136 93 117 0
wadr_0
19 29 192 88 173 0
wadr_1
19 136 241 195 222 0
update
3 202 217 251 168 0 0
3 136 189 185 140 0 0
5 106 145 155 96 0
20 290 199 349 180 0
reg2_w
19 365 295 424 276 0
reg2_w
19 361 540 420 521 0
reg2_w
19 508 443 567 424 0
reg2_w
19 413 115 472 96 0
reg2_w
1 480 151 472 152
1 617 472 598 475
1 464 329 441 332
1 328 562 280 579
1 602 440 662 472
1 509 329 477 290
1 524 128 525 151
1 466 579 373 562
1 697 566 498 531
1 697 392 634 392
1 697 242 509 242
1 699 80 556 80
1 602 374 604 347
1 498 486 466 513
1 477 224 491 209
1 524 62 514 41
1 203 206 192 231
1 589 392 566 386
1 464 242 435 248
1 511 80 469 67
1 453 531 411 499
1 137 178 85 182
1 107 120 90 126
1 137 150 152 120
1 203 178 182 164
1 248 192 291 189
1 469 105 511 98
1 564 433 589 410
1 417 530 453 549
1 464 260 421 285
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 164 10 0 \NUL
Vander Klay, Benjamin
22 12 54 76 34 0 \NUL
bcvander
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
24 510 132 559 60 1 1 1
24 438 309 487 237 1 1 1
24 588 444 637 372 1 1 1
24 433 580 482 508 1 1 1
22 330 30 409 10 0 \NUL
Resgister 3
19 429 172 488 153 0
clear
15 468 66 517 17
5 496 178 545 129 0
20 696 84 755 65 0
reg3_3
20 696 267 755 248 0
reg3_2
20 696 402 755 383 0
reg3_1
20 696 576 755 557 0
reg3_0
19 438 90 497 71 0
data_3
19 354 273 413 254 0
data_2
19 510 396 569 377 0
data_1
19 337 514 396 495 0
data_0
19 251 584 310 565 0
clear
5 331 598 380 549 0
19 360 357 419 338 0
clear
5 438 369 487 320 0
19 541 491 600 472 0
clear
5 617 492 666 443 0
15 433 508 482 459
15 567 384 616 335
15 420 243 469 194
19 20 152 79 133 0
wadr_0
19 20 182 79 163 0
wadr_1
19 92 236 151 217 0
update
3 158 212 207 163 0 0
3 116 164 165 115 0 0
20 224 197 283 178 0
reg3_w
19 437 130 496 111 0
reg3_w
19 353 549 412 530 0
reg3_w
19 509 430 568 411 0
reg3_w
19 370 321 429 302 0
reg3_w
1 497 153 485 162
1 618 467 597 481
1 439 344 416 347
1 332 573 307 574
1 602 440 663 467
1 484 344 452 305
1 524 128 542 153
1 447 576 377 573
1 697 566 479 528
1 697 392 634 392
1 697 257 484 257
1 697 74 556 80
1 602 374 613 359
1 479 483 447 510
1 452 239 466 218
1 524 62 514 41
1 159 201 148 226
1 589 392 566 386
1 439 257 410 263
1 511 80 494 80
1 434 528 393 504
1 117 125 76 142
1 117 153 76 172
1 159 173 162 139
1 439 275 426 311
1 204 187 225 187
1 565 420 589 410
1 409 539 434 546
1 493 120 511 98
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 164 10 0 \NUL
Vander Klay, Benjamin
22 12 54 76 34 0 \NUL
bcvander
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 264 148 323 129 0
adr2_0
19 267 129 326 110 0
adr2_1
20 461 494 520 475 0
in2_3
20 482 328 541 309 0
in2_2
20 482 206 541 187 0
in2_1
20 464 90 523 71 0
in2_0
19 204 93 263 74 0
reg0_0
19 214 231 273 212 0
reg0_1
19 249 375 308 356 0
reg0_2
19 265 520 324 501 0
reg0_3
19 203 74 262 55 0
reg1_0
19 214 213 273 194 0
reg1_1
19 248 356 307 337 0
reg1_2
19 265 502 324 483 0
reg1_3
19 203 37 262 18 0
reg3_0
19 214 177 273 158 0
reg3_1
19 246 314 305 295 0
reg3_2
19 267 464 326 445 0
reg3_3
19 203 55 262 36 0
reg2_0
19 214 194 273 175 0
reg2_1
19 247 336 306 317 0
reg2_2
19 266 482 325 463 0
reg2_3
19 276 288 335 269 0
adr2_0
19 275 267 334 248 0
adr2_1
19 278 426 337 407 0
adr2_0
19 277 406 336 387 0
adr2_1
19 267 571 326 552 0
adr2_0
19 267 551 326 532 0
adr2_1
31 389 123 438 38 0 1
31 397 398 446 313 0 1
31 418 272 467 187 0 1
31 386 535 435 450 0 1
14 382 156 431 107
14 454 299 503 250
14 431 419 480 370
14 445 555 494 506
22 427 29 739 9 0 \NUL
Mux to determine the Input bits for ALU input #2
1 259 27 390 65
1 259 45 390 71
1 259 64 390 77
1 260 83 390 83
1 323 119 390 101
1 320 138 390 107
1 435 77 465 80
1 270 167 419 214
1 464 226 483 196
1 419 220 270 184
1 270 203 419 226
1 419 232 270 221
1 331 257 419 250
1 419 256 332 278
1 302 304 398 340
1 443 352 483 318
1 398 346 303 326
1 304 346 398 352
1 398 358 305 365
1 333 396 398 376
1 334 416 398 382
1 323 454 387 477
1 387 483 322 472
1 321 492 387 489
1 432 489 462 484
1 387 495 321 510
1 323 541 387 513
1 323 561 387 519
1 428 131 390 119
1 500 274 419 268
1 477 394 398 394
1 491 530 387 531
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 164 10 0 \NUL
Vander Klay, Benjamin
22 12 54 76 34 0 \NUL
bcvander
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 306 140 365 121 0
adr1_0
19 308 121 367 102 0
adr1_1
20 502 486 561 467 0
in1_3
20 523 320 582 301 0
in1_2
20 523 198 582 179 0
in1_1
20 505 82 564 63 0
in1_0
19 245 85 304 66 0
reg0_0
19 255 223 314 204 0
reg0_1
19 290 367 349 348 0
reg0_2
19 306 512 365 493 0
reg0_3
19 244 66 303 47 0
reg1_0
19 255 205 314 186 0
reg1_1
19 289 348 348 329 0
reg1_2
19 306 494 365 475 0
reg1_3
19 244 29 303 10 0
reg3_0
19 255 169 314 150 0
reg3_1
19 287 306 346 287 0
reg3_2
19 308 456 367 437 0
reg3_3
19 244 47 303 28 0
reg2_0
19 255 186 314 167 0
reg2_1
19 288 328 347 309 0
reg2_2
19 307 474 366 455 0
reg2_3
19 317 280 376 261 0
adr1_0
19 316 259 375 240 0
adr1_1
19 319 418 378 399 0
adr1_0
19 318 398 377 379 0
adr1_1
19 308 563 367 544 0
adr1_0
19 308 543 367 524 0
adr1_1
31 430 115 479 30 0 1
31 438 390 487 305 0 1
31 459 264 508 179 0 1
31 427 527 476 442 0 1
22 426 28 738 8 0 \NUL
Mux to determine the Input bits for ALU input #1
14 430 145 479 96
14 447 292 496 243
14 419 434 468 385
14 431 560 480 511
1 311 159 461 206
1 311 176 461 212
1 311 195 461 218
1 460 224 312 213
1 505 218 525 188
1 460 242 373 249
1 373 270 461 248
1 343 296 440 332
1 344 318 440 338
1 439 344 346 338
1 346 357 440 350
1 439 368 375 388
1 375 408 440 374
1 524 310 485 344
1 364 446 429 469
1 363 464 429 475
1 362 484 429 481
1 362 502 429 487
1 473 481 504 476
1 428 505 365 533
1 364 553 429 511
1 431 57 301 19
1 300 37 432 63
1 476 69 507 72
1 431 69 301 56
1 301 75 432 75
1 431 99 363 130
1 364 111 432 93
1 476 120 431 111
1 493 267 460 260
1 465 409 439 386
1 477 535 428 523
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 164 10 0 \NUL
Vander Klay, Benjamin
22 12 54 76 34 0 \NUL
bcvander
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 307 133 356 48 0 1
19 219 147 278 128 0
in1_1
31 278 269 327 184 0 1
31 309 533 358 448 0 1
31 288 409 337 324 0 1
20 561 464 620 445 0
alu_3
20 521 347 580 328 0
alu_2
20 549 240 608 221 0
alu_1
20 536 103 595 84 0
alu_0
19 218 168 277 149 0
in1_0
19 205 413 264 394 0
in1_1
19 204 434 263 415 0
in1_0
19 211 538 270 519 0
in1_1
19 210 559 269 540 0
in1_0
19 205 302 264 283 0
in1_1
19 204 323 263 304 0
in1_0
19 207 58 266 39 0
in2_3
19 207 76 266 57 0
in2_2
19 207 94 266 75 0
in2_1
19 207 110 266 91 0
in2_0
22 465 28 553 8 0 \NUL
ALU Rotation
19 125 376 184 357 0
in2_3
19 125 394 184 375 0
in2_2
19 121 340 180 321 0
in2_1
19 123 358 182 339 0
in2_0
19 161 218 220 199 0
in2_3
19 161 236 220 217 0
in2_2
19 161 254 220 235 0
in2_1
19 160 199 219 180 0
in2_0
19 125 394 184 375 0
in2_2
19 133 524 192 505 0
in2_3
19 128 471 187 452 0
in2_2
19 128 489 187 470 0
in2_1
19 128 505 187 486 0
in2_0
14 360 164 409 115
14 328 309 377 260
14 360 429 409 380
14 293 590 342 541
22 341 46 795 26 0 \NUL
ALU input2 are rotated to ensure proper output at all cycles of rotation
1 263 48 308 75
1 263 66 308 81
1 263 84 308 87
1 275 137 308 111
1 274 158 308 117
1 406 139 308 129
1 353 87 537 93
1 216 189 279 211
1 217 208 279 217
1 217 226 279 223
1 217 244 279 229
1 324 223 550 230
1 374 284 279 265
1 279 247 261 292
1 279 253 260 313
1 177 330 289 351
1 179 348 289 357
1 181 366 289 363
1 181 384 289 369
1 334 363 522 337
1 406 404 289 405
1 289 387 261 403
1 289 393 260 424
1 184 461 310 475
1 184 479 310 481
1 184 495 310 487
1 189 514 310 493
1 267 528 310 511
1 266 549 310 517
1 339 565 310 529
1 355 487 562 454
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
