# HANSEN ACCELERATOR

**Acelerador Computacional de Alta Performance para Offloading de F√≠sica & Simula√ß√£o.**

[üá∫üá∏ English](README.md) | [üáßüá∑ Portugu√™s](README_PT.md)

---

## 1. Vis√£o
O Hansen Accelerator √© um co-processador especializado projetado para aliviar CPUs x86_64 de cargas de trabalho pesadas e paraleliz√°veis em contextos de jogos e simula√ß√£o. N√£o √© uma GPU, e n√£o √© uma CPU de prop√≥sito geral. √â uma **Unidade de Processamento de F√≠sica (PPU)** reimaginada para a era moderna, focando em:
- **Efici√™ncia**: Baixo consumo, alto throughput para kernels espec√≠ficos.
- **Simplicidade**: Arquitetura baseada em RISC-V.
- **Integra√ß√£o**: Conex√£o PCIe transparente com Linux/Windows.

## 2. Arquitetura

```mermaid
graph TD
    Host["x86_64 Host PC"] <-->|PCIe| Driver["Hansen Driver (Linux)"]
    Driver <-->|DMA| Mem["Local Memory (64KB+)"]
    
    subgraph Accelerator [Hansen Accelerator]
        Mem
        Scheduler
        Core0[RISC-V Core 0]
        Core1[RISC-V Core 1]
        CoreN[RISC-V Core N]
        
        Scheduler --> Core0
        Scheduler --> Core1
        Scheduler --> CoreN
        
        Core0 <--> Mem
        Core1 <--> Mem
        CoreN <--> Mem
    end
```

## 3. Status do Projeto
Fase Atual: **Fase 9 (Tooling & Performance)**

| Fase | Descri√ß√£o | Status |
|---|---|---|
| **1** | Simulador (Rust) | ‚úÖ Conclu√≠do |
| **2** | Driver Mock | ‚úÖ Conclu√≠do |
| **3** | FPGA RTL (Verilog) | ‚úÖ Conclu√≠do |
| **4** | Demos & Docs | ‚úÖ Conclu√≠do |
| **5** | Documenta√ß√£o T√©cnica | ‚úÖ Conclu√≠do |
| **6** | Driver Kernel Real | ‚úÖ Conclu√≠do |
| **7** | Config de Sil√≠cio | ‚úÖ Conclu√≠do |
| **8** | Toolchain (Assembler) | ‚úÖ Conclu√≠do |
| **9** | Pipeline & Compilador C | ‚úÖ Conclu√≠do |

## 4. Cargas de Trabalho
O acelerador √© otimizado para:
- **Sistemas de Part√≠culas**: Simula√ß√µes N-body.
- **Ray Tracing**: Travessia de BVH e intersec√ß√£o.
- **√Åudio**: Convolu√ß√£o de √°udio espacial 3D.
- **IA**: Infer√™ncia simples (MLP/CNN) para l√≥gica de jogo.

## 5. Como Rodar

### Requisitos
- **Rust** (cargo)
- **Python 3** (para visualiza√ß√£o e ferramentas)
- **Icarus Verilog** (para simula√ß√£o de hardware)

### Rodando o Demo do Simulador
Temos um demo de f√≠sica de part√≠culas que verifica o stack de software.

```bash
python3 demo/visualizer.py
```

Isso ir√°:
1. Compilar o Simulador Rust.
2. Rodar um kernel de f√≠sica de part√≠culas.
3. Capturar a sa√≠da.
4. Visualizar o movimento das part√≠culas no terminal.

### Rodando Verifica√ß√£o de Hardware
Para verificar a implementa√ß√£o RTL em Verilog:

```bash
iverilog -g2012 -o sim hardware/tb_hansen_core.v hardware/hansen_core.v
vvp sim
```

## 6. Estrutura do Reposit√≥rio
- `simulator/`: Simulador de conjunto de instru√ß√µes baseado em Rust.
- `hardware/`: RTL Verilog para implementa√ß√£o em FPGA/ASIC.
- `kernel_driver/`: M√≥dulo de Kernel Linux real (C).
- `tools/`: Compilador Mini-C e Assembler.
- `asic/`: Configura√ß√µes de fabrica√ß√£o OpenLane.

## 7. Roadmap
- **Q1 2026**: Deploy em FPGA (Lattice iCE40).
- **Q2 2026**: Portar pequena engine (Godot module) para usar o acelerador.
- **Q4 2026**: Tape-out do primeiro chip de teste (SkyWater 130nm).

---
*Constru√≠do para o futuro da computa√ß√£o especializada.*
