Fitter report for CAMERA_IP_512x512
Thu Oct 26 09:21:48 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Oct 26 09:21:48 2017       ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                   ; CAMERA_IP_512x512                           ;
; Top-level Entity Name           ; TOP_D5M_IP                                  ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 411 / 32,070 ( 1 % )                        ;
; Total registers                 ; 409                                         ;
; Total pins                      ; 76 / 457 ( 17 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,127,824 / 4,065,280 ( 52 % )              ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.53        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  53.5%      ;
+----------------------------+-------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; SW[8]        ; Incomplete set of assignments ;
; CCD_MCCLK    ; Incomplete set of assignments ;
; TRIGGER      ; Incomplete set of assignments ;
; RESETn       ; Incomplete set of assignments ;
; VGA_VS       ; Incomplete set of assignments ;
; VGA_HS       ; Incomplete set of assignments ;
; LEDG[0]      ; Incomplete set of assignments ;
; LEDG[1]      ; Incomplete set of assignments ;
; LEDG[2]      ; Incomplete set of assignments ;
; LEDG[3]      ; Incomplete set of assignments ;
; LEDG[4]      ; Incomplete set of assignments ;
; LEDG[5]      ; Incomplete set of assignments ;
; LEDG[6]      ; Incomplete set of assignments ;
; LEDG[7]      ; Incomplete set of assignments ;
; VGA_B[0]     ; Incomplete set of assignments ;
; VGA_B[1]     ; Incomplete set of assignments ;
; VGA_B[2]     ; Incomplete set of assignments ;
; VGA_B[3]     ; Incomplete set of assignments ;
; VGA_B[4]     ; Incomplete set of assignments ;
; VGA_B[5]     ; Incomplete set of assignments ;
; VGA_B[6]     ; Incomplete set of assignments ;
; VGA_B[7]     ; Incomplete set of assignments ;
; VGA_G[0]     ; Incomplete set of assignments ;
; VGA_G[1]     ; Incomplete set of assignments ;
; VGA_G[2]     ; Incomplete set of assignments ;
; VGA_G[3]     ; Incomplete set of assignments ;
; VGA_G[4]     ; Incomplete set of assignments ;
; VGA_G[5]     ; Incomplete set of assignments ;
; VGA_G[6]     ; Incomplete set of assignments ;
; VGA_G[7]     ; Incomplete set of assignments ;
; VGA_R[0]     ; Incomplete set of assignments ;
; VGA_R[1]     ; Incomplete set of assignments ;
; VGA_R[2]     ; Incomplete set of assignments ;
; VGA_R[3]     ; Incomplete set of assignments ;
; VGA_R[4]     ; Incomplete set of assignments ;
; VGA_R[5]     ; Incomplete set of assignments ;
; VGA_R[6]     ; Incomplete set of assignments ;
; VGA_R[7]     ; Incomplete set of assignments ;
; VGA_CLK      ; Incomplete set of assignments ;
; VGA_BLANK_N  ; Incomplete set of assignments ;
; VGA_SYNC_N   ; Incomplete set of assignments ;
; tempo_flag   ; Incomplete set of assignments ;
; servo1       ; Incomplete set of assignments ;
; servo2       ; Incomplete set of assignments ;
; I2C_SCLK     ; Incomplete set of assignments ;
; I2C_SDAT     ; Incomplete set of assignments ;
; CLOCK_50     ; Incomplete set of assignments ;
; KEY[0]       ; Incomplete set of assignments ;
; CCD_PIXCLK   ; Incomplete set of assignments ;
; SW[1]        ; Incomplete set of assignments ;
; Ext_Clock    ; Incomplete set of assignments ;
; SW[3]        ; Incomplete set of assignments ;
; SW[2]        ; Incomplete set of assignments ;
; SW[0]        ; Incomplete set of assignments ;
; SW[5]        ; Incomplete set of assignments ;
; SW[4]        ; Incomplete set of assignments ;
; SW[7]        ; Incomplete set of assignments ;
; SW[6]        ; Incomplete set of assignments ;
; CCD_FVAL     ; Incomplete set of assignments ;
; KEY[2]       ; Incomplete set of assignments ;
; KEY[3]       ; Incomplete set of assignments ;
; CCD_LVAL     ; Incomplete set of assignments ;
; SW[9]        ; Incomplete set of assignments ;
; KEY[1]       ; Incomplete set of assignments ;
; CCD_DATA[5]  ; Incomplete set of assignments ;
; CCD_DATA[6]  ; Incomplete set of assignments ;
; CCD_DATA[7]  ; Incomplete set of assignments ;
; CCD_DATA[8]  ; Incomplete set of assignments ;
; CCD_DATA[9]  ; Incomplete set of assignments ;
; CCD_DATA[10] ; Incomplete set of assignments ;
; CCD_DATA[11] ; Incomplete set of assignments ;
; CCD_DATA[4]  ; Incomplete set of assignments ;
; CCD_DATA[3]  ; Incomplete set of assignments ;
; CCD_DATA[2]  ; Incomplete set of assignments ;
; CCD_DATA[1]  ; Incomplete set of assignments ;
; CCD_DATA[0]  ; Incomplete set of assignments ;
+--------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                              ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                            ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0                                          ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; CCD_PIXCLK~inputCLKENA0                                                                                                                           ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                             ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; Ext_Clock~inputCLKENA0                                                                                                                            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                             ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[0]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[0]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[1]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[1]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[2]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[2]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[3]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[3]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[4]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[4]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[5]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[5]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[6]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[6]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[7]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[7]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[8]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[8]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[9]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[9]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[2]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[2]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[3]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[3]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[4]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[4]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[5]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[5]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[6]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[6]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[7]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[7]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[8]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[8]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[9]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[9]~DUPLICATE                                                                                                          ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]~DUPLICATE                                                                                 ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]~DUPLICATE                                                                                 ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2]~DUPLICATE                                                                                 ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]~DUPLICATE                                                                                 ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]~DUPLICATE                                                                                 ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]~DUPLICATE                                                                                 ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6]~DUPLICATE                                                                                 ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]~DUPLICATE                                                                                                    ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[2]~DUPLICATE                                                                                                    ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[7]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[7]~DUPLICATE                                                                                                    ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[12]                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[12]~DUPLICATE                                                                                                   ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_GO                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_GO~DUPLICATE                                                                                                         ;                  ;                       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0010                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0010~DUPLICATE                                                                                                  ;                  ;                       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[1]~DUPLICATE  ;                  ;                       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[2]~DUPLICATE  ;                  ;                       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[7]~DUPLICATE  ;                  ;                       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[8]~DUPLICATE  ;                  ;                       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[10]~DUPLICATE ;                  ;                       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[21]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[21]~DUPLICATE                                                                                                           ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1449 ) ; 0.00 % ( 0 / 1449 )        ; 0.00 % ( 0 / 1449 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1449 ) ; 0.00 % ( 0 / 1449 )        ; 0.00 % ( 0 / 1449 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1437 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /tp/xph3app/xph3app602/projet_drone/DE1_SOC_CAMERA_IP_Vhdl/output_files/CAMERA_IP_512x512.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 411 / 32,070          ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 411                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 440 / 32,070          ; 1 %   ;
;         [a] ALMs used for LUT logic and registers           ; 148                   ;       ;
;         [b] ALMs used for LUT logic                         ; 254                   ;       ;
;         [c] ALMs used for registers                         ; 38                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 30 / 32,070           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 32,070            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 1                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 66 / 3,207            ; 2 %   ;
;     -- Logic LABs                                           ; 66                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 635                   ;       ;
;     -- 7 input functions                                    ; 13                    ;       ;
;     -- 6 input functions                                    ; 231                   ;       ;
;     -- 5 input functions                                    ; 77                    ;       ;
;     -- 4 input functions                                    ; 57                    ;       ;
;     -- <=3 input functions                                  ; 257                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 22                    ;       ;
; Dedicated logic registers                                   ; 409                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 371 / 64,140          ; < 1 % ;
;         -- Secondary logic registers                        ; 38 / 64,140           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 372                   ;       ;
;         -- Routing optimization registers                   ; 37                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 76 / 457              ; 17 %  ;
;     -- Clock pins                                           ; 5 / 8                 ; 63 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 5                     ;       ;
; M10K blocks                                                 ; 261 / 397             ; 66 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,127,824 / 4,065,280 ; 52 %  ;
; Total block memory implementation bits                      ; 2,672,640 / 4,065,280 ; 66 %  ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global clocks                                               ; 4 / 16                ; 25 %  ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.2% / 3.0% / 3.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 18.2% / 16.6% / 23.5% ;       ;
; Maximum fan-out                                             ; 512                   ;       ;
; Highest non-global fan-out                                  ; 512                   ;       ;
; Total fan-out                                               ; 12275                 ;       ;
; Average fan-out                                             ; 8.24                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 411 / 32070 ( 1 % )   ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 411                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 440 / 32070 ( 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 148                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 254                   ; 0                              ;
;         [c] ALMs used for registers                         ; 38                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 30 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 1                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 66 / 3207 ( 2 % )     ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 66                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 635                   ; 0                              ;
;     -- 7 input functions                                    ; 13                    ; 0                              ;
;     -- 6 input functions                                    ; 231                   ; 0                              ;
;     -- 5 input functions                                    ; 77                    ; 0                              ;
;     -- 4 input functions                                    ; 57                    ; 0                              ;
;     -- <=3 input functions                                  ; 257                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 22                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 371 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 38 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 372                   ; 0                              ;
;         -- Routing optimization registers                   ; 37                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 73                    ; 3                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2127824               ; 0                              ;
; Total block memory implementation bits                      ; 2672640               ; 0                              ;
; M10K block                                                  ; 261 / 397 ( 65 % )    ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 444                   ; 0                              ;
;     -- Registered Input Connections                         ; 442                   ; 0                              ;
;     -- Output Connections                                   ; 2                     ; 442                            ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 16498                 ; 479                            ;
;     -- Registered Connections                               ; 10391                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 4                     ; 442                            ;
;     -- hard_block:auto_generated_inst                       ; 442                   ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 31                    ; 1                              ;
;     -- Output Ports                                         ; 43                    ; 4                              ;
;     -- Bidir Ports                                          ; 2                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CCD_DATA[0]  ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_DATA[10] ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_DATA[11] ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_DATA[1]  ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_DATA[2]  ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_DATA[3]  ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_DATA[4]  ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_DATA[5]  ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_DATA[6]  ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_DATA[7]  ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_DATA[8]  ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_DATA[9]  ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_FVAL     ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_LVAL     ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CCD_PIXCLK   ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 128                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CLOCK_50     ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 122                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; Ext_Clock    ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 18                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[0]       ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 83                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[1]       ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[2]       ; W15   ; 3B       ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[3]       ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[0]        ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 22                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[1]        ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[2]        ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[3]        ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[4]        ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[5]        ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[6]        ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[7]        ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[8]        ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[9]        ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CCD_MCCLK   ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[0]     ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[1]     ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[2]     ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[3]     ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[4]     ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[5]     ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[6]     ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[7]     ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RESETn      ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TRIGGER     ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]    ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]    ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK     ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]    ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]    ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]    ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]    ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; servo1      ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; servo2      ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tempo_flag  ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                     ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------+
; I2C_SCLK ; AK23  ; 4A       ; 72           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                       ;
; I2C_SDAT ; AG23  ; 4A       ; 64           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 31 / 80 ( 39 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 29 / 80 ( 36 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; VGA_CLK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; VGA_R[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; CCD_DATA[11]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; CCD_PIXCLK                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; CCD_DATA[10]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; CCD_DATA[9]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; CCD_DATA[8]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A       ; CCD_DATA[7]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; CCD_DATA[6]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A       ; CCD_DATA[5]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; Ext_Clock                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; tempo_flag                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; I2C_SDAT                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; CCD_DATA[4]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A       ; CCD_DATA[3]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; CCD_DATA[2]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A       ; TRIGGER                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; CCD_DATA[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; CCD_LVAL                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESETn                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A       ; CCD_DATA[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; servo1                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; servo2                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; I2C_SCLK                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A       ; CCD_FVAL                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; CCD_MCCLK                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; VGA_HS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A       ; VGA_R[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A       ; VGA_B[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; VGA_SYNC_N                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; VGA_R[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A       ; VGA_R[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; VGA_VS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A       ; VGA_R[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; VGA_G[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A       ; VGA_R[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A       ; VGA_R[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; VGA_BLANK_N                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A       ; VGA_G[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; VGA_R[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A       ; VGA_B[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A       ; VGA_B[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; VGA_G[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A       ; VGA_G[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A       ; VGA_G[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A       ; VGA_B[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; VGA_B[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; VGA_G[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A       ; VGA_B[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A       ; VGA_B[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; VGA_G[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A       ; VGA_G[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; VGA_B[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; LEDG[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A       ; LEDG[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A       ; LEDG[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; KEY[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A       ; LEDG[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A       ; LEDG[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; LEDG[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; LEDG[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; KEY[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; LEDG[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                    ;                            ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                    ; Integer PLL                ;
;     -- PLL Location                                                                                                ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                     ; Global Clock               ;
;     -- PLL Bandwidth                                                                                               ; Auto (Low)                 ;
;         -- PLL Bandwidth Range                                                                                     ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                   ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                  ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                           ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                          ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                           ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                           ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                  ; On                         ;
;     -- PLL Fractional Division                                                                                     ; N/A                        ;
;     -- M Counter                                                                                                   ; 12                         ;
;     -- N Counter                                                                                                   ; 2                          ;
;     -- PLL Refclk Select                                                                                           ;                            ;
;             -- PLL Refclk Select Location                                                                          ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                  ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                  ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                     ; N/A                        ;
;             -- CORECLKIN source                                                                                    ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                  ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                   ; N/A                        ;
;             -- RXIQCLKIN source                                                                                    ; N/A                        ;
;             -- CLKIN(0) source                                                                                     ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                     ; N/A                        ;
;             -- CLKIN(2) source                                                                                     ; N/A                        ;
;             -- CLKIN(3) source                                                                                     ; N/A                        ;
;     -- PLL Output Counter                                                                                          ;                            ;
;         -- altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                              ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                               ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                              ; Off                        ;
;             -- Duty Cycle                                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                                         ; 0.000000 degrees           ;
;             -- C Counter                                                                                           ; 12                         ;
;             -- C Counter PH Mux PRST                                                                               ; 0                          ;
;             -- C Counter PRST                                                                                      ; 1                          ;
;                                                                                                                    ;                            ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                      ; Library Name ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |TOP_D5M_IP                                         ; 411.0 (3.2)          ; 439.5 (3.2)                      ; 29.5 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 635 (5)             ; 409 (0)                   ; 0 (0)         ; 2127824           ; 261   ; 0          ; 76   ; 0            ; |TOP_D5M_IP                                                                                                                                              ; work         ;
;    |D5M_IP:b2v_inst|                                ; 179.8 (3.5)          ; 202.0 (7.3)                      ; 22.2 (3.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 299 (1)             ; 304 (15)                  ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst                                                                                                                              ; work         ;
;       |CCD_Capture:u3|                              ; 20.0 (20.0)          ; 24.3 (24.3)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|CCD_Capture:u3                                                                                                               ; work         ;
;       |I2C_CCD_Config:u8|                           ; 108.8 (74.6)         ; 117.8 (78.5)                     ; 9.0 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 175 (125)           ; 145 (100)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|I2C_CCD_Config:u8                                                                                                            ; work         ;
;          |I2C_Controller:u0|                        ; 34.3 (34.3)          ; 39.3 (39.3)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0                                                                                          ; work         ;
;       |RAW2RGB:u4|                                  ; 22.0 (13.5)          ; 27.3 (18.8)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (26)             ; 49 (33)                   ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4                                                                                                                   ; work         ;
;          |Line_Buffer:u0|                           ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 16 (0)                    ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0                                                                                                    ; work         ;
;             |altshift_taps:ALTSHIFT_TAPS_component| ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 16 (0)                    ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component                                                              ; work         ;
;                |shift_taps_nv51:auto_generated|     ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 16 (0)                    ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated                               ; work         ;
;                   |altsyncram_6tg1:altsyncram2|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2   ; work         ;
;                   |cntr_7of:cntr1|                  ; 8.5 (7.0)            ; 8.5 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (13)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1                ; work         ;
;                      |cmpr_qac:cmpr4|               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|cmpr_qac:cmpr4 ; work         ;
;       |Reset_Delay:u2|                              ; 25.2 (25.2)          ; 25.2 (25.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|D5M_IP:b2v_inst|Reset_Delay:u2                                                                                                               ; work         ;
;    |PWM_cycle:b2v_inst10|                           ; 38.8 (38.8)          ; 40.0 (40.0)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|PWM_cycle:b2v_inst10                                                                                                                         ; work         ;
;    |altpll0:b2v_inst9|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|altpll0:b2v_inst9                                                                                                                            ; work         ;
;       |altpll:altpll_component|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|altpll0:b2v_inst9|altpll:altpll_component                                                                                                    ; work         ;
;          |altpll0_altpll:auto_generated|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated                                                                      ; work         ;
;    |dpram_512x512:b2v_inst1|                        ; 40.0 (0.0)           ; 41.8 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 10 (0)                    ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |TOP_D5M_IP|dpram_512x512:b2v_inst1                                                                                                                      ; work         ;
;       |altsyncram:altsyncram_component|             ; 40.0 (0.0)           ; 41.8 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 10 (0)                    ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |TOP_D5M_IP|dpram_512x512:b2v_inst1|altsyncram:altsyncram_component                                                                                      ; work         ;
;          |altsyncram_c2q1:auto_generated|           ; 40.0 (3.0)           ; 41.8 (4.2)                       ; 1.8 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 10 (10)                   ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |TOP_D5M_IP|dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated                                                       ; work         ;
;             |decode_l2a:rden_decode_b|              ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b                              ; work         ;
;             |decode_sma:decode2|                    ; 19.0 (19.0)          ; 19.7 (19.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2                                    ; work         ;
;    |gensync:b2v_inst2|                              ; 32.7 (32.7)          ; 33.8 (33.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|gensync:b2v_inst2                                                                                                                            ; work         ;
;    |image_process:b2v_inst3|                        ; 116.5 (116.5)        ; 118.7 (118.7)                    ; 3.2 (3.2)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 138 (138)           ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_D5M_IP|image_process:b2v_inst3                                                                                                                      ; work         ;
+-----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; SW[8]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_MCCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TRIGGER      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RESETn       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; tempo_flag   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; servo1       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; servo2       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SCLK     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SDAT     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_PIXCLK   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Ext_Clock    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_FVAL     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_LVAL     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[10] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CCD_DATA[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                  ;
+-------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------+-------------------+---------+
; SW[8]                                                             ;                   ;         ;
; I2C_SCLK                                                          ;                   ;         ;
; I2C_SDAT                                                          ;                   ;         ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK1~0 ; 0                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK2~0 ; 0                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK3~0 ; 0                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK4~0 ; 0                 ; 0       ;
; CLOCK_50                                                          ;                   ;         ;
;      - D5M_IP:b2v_inst|rClk[0]                                    ; 0                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK            ; 0                 ; 0       ;
; KEY[0]                                                            ;                   ;         ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|oRST_1                      ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[0]                     ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[1]                     ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[2]                     ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[3]                     ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[4]                     ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[5]                     ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[6]                     ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[7]                     ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[8]                     ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[9]                     ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[10]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[11]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[12]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[13]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[14]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[15]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[16]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[17]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[18]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[19]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[20]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[21]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[22]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[23]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[24]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[25]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[26]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[27]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[28]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[29]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[30]                    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[31]                    ; 1                 ; 0       ;
;      - image_process:b2v_inst3|gi[4]                              ; 1                 ; 0       ;
;      - image_process:b2v_inst3|gi[0]                              ; 1                 ; 0       ;
;      - image_process:b2v_inst3|gi[1]                              ; 1                 ; 0       ;
;      - image_process:b2v_inst3|gi[5]                              ; 1                 ; 0       ;
;      - image_process:b2v_inst3|gi[6]                              ; 1                 ; 0       ;
;      - image_process:b2v_inst3|gi[3]                              ; 1                 ; 0       ;
;      - image_process:b2v_inst3|gi[7]                              ; 1                 ; 0       ;
;      - image_process:b2v_inst3|gi[2]                              ; 1                 ; 0       ;
;      - image_process:b2v_inst3|b_out[0]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|b_out[1]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|b_out[2]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|b_out[3]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|b_out[4]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|b_out[5]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|b_out[6]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|b_out[7]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|g_out[0]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|g_out[1]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|g_out[2]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|g_out[3]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|g_out[4]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|g_out[5]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|g_out[6]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|g_out[7]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|r_out[0]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|r_out[1]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|r_out[2]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|r_out[3]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|r_out[4]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|r_out[5]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|r_out[6]                           ; 1                 ; 0       ;
;      - image_process:b2v_inst3|r_out[7]                           ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|PWMout                                ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|new_trame_int                         ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|etat.new_t0                           ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|etat.pwm_high_s                       ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|pwm_number[3]                         ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|etat.pwm_low_s                        ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|oRST_2                      ; 1                 ; 0       ;
;      - image_process:b2v_inst3|state                              ; 1                 ; 0       ;
;      - gensync:b2v_inst2|process_0~0                              ; 1                 ; 0       ;
;      - gensync:b2v_inst2|process_0~2                              ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|etat~7                                ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|count_pwm[1]~2                        ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|cnt[8]~0                              ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|pwm_number[2]~0                       ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|pwm_number[1]~1                       ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|pwm_number[0]~2                       ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|etat~8                                ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|Reset_Delay:u2|Cont[21]~DUPLICATE          ; 1                 ; 0       ;
; CCD_PIXCLK                                                        ;                   ;         ;
; SW[1]                                                             ;                   ;         ;
;      - image_process:b2v_inst3|gen~0                              ; 0                 ; 0       ;
;      - image_process:b2v_inst3|gen~2                              ; 0                 ; 0       ;
;      - image_process:b2v_inst3|gen~8                              ; 0                 ; 0       ;
;      - image_process:b2v_inst3|nbi[1]~1                           ; 0                 ; 0       ;
;      - image_process:b2v_inst3|gen~9                              ; 0                 ; 0       ;
;      - image_process:b2v_inst3|gen~10                             ; 0                 ; 0       ;
;      - PWM_cycle:b2v_inst10|LessThan0~0                           ; 0                 ; 0       ;
; Ext_Clock                                                         ;                   ;         ;
;      - Ext_Clock~inputCLKENA0                                     ; 0                 ; 0       ;
; SW[3]                                                             ;                   ;         ;
;      - PWM_cycle:b2v_inst10|LessThan0~3                           ; 1                 ; 0       ;
; SW[2]                                                             ;                   ;         ;
;      - PWM_cycle:b2v_inst10|LessThan0~0                           ; 0                 ; 0       ;
; SW[0]                                                             ;                   ;         ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~45                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~49                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~41                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~37                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~33                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~13                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~21                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~17                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~5                   ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~1                   ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~29                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~25                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~9                   ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|LessThan0~0                           ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[13]~1    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[13]~3    ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~9        ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~10       ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~11       ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~14       ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~15       ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[0]~16    ; 1                 ; 0       ;
; SW[5]                                                             ;                   ;         ;
;      - PWM_cycle:b2v_inst10|LessThan0~1                           ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|LessThan0~2                           ; 1                 ; 0       ;
; SW[4]                                                             ;                   ;         ;
;      - PWM_cycle:b2v_inst10|LessThan0~1                           ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|LessThan0~2                           ; 1                 ; 0       ;
; SW[7]                                                             ;                   ;         ;
;      - PWM_cycle:b2v_inst10|LessThan0~4                           ; 1                 ; 0       ;
;      - PWM_cycle:b2v_inst10|LessThan0~5                           ; 1                 ; 0       ;
; SW[6]                                                             ;                   ;         ;
;      - PWM_cycle:b2v_inst10|LessThan0~4                           ; 0                 ; 0       ;
;      - PWM_cycle:b2v_inst10|LessThan0~5                           ; 0                 ; 0       ;
; CCD_FVAL                                                          ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_FVAL                                  ; 1                 ; 0       ;
; KEY[2]                                                            ;                   ;         ;
;      - D5M_IP:b2v_inst|CCD_Capture:u3|mSTART~0                    ; 1                 ; 0       ;
; KEY[3]                                                            ;                   ;         ;
;      - D5M_IP:b2v_inst|CCD_Capture:u3|mSTART~0                    ; 0                 ; 0       ;
; CCD_LVAL                                                          ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_LVAL~feeder                           ; 1                 ; 0       ;
; SW[9]                                                             ;                   ;         ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux18~0                  ; 1                 ; 0       ;
;      - rtl~42                                                     ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux19~0                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux22~0                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux23~0                  ; 1                 ; 0       ;
;      - rtl~46                                                     ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux16~0                  ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux13~0                  ; 1                 ; 0       ;
;      - rtl~50                                                     ; 1                 ; 0       ;
;      - rtl~54                                                     ; 1                 ; 0       ;
; KEY[1]                                                            ;                   ;         ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|iexposure_adj_delay[0]   ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|always1~2                ; 1                 ; 0       ;
;      - D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[0]~16    ; 1                 ; 0       ;
; CCD_DATA[5]                                                       ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_DATA[5]~feeder                        ; 0                 ; 0       ;
; CCD_DATA[6]                                                       ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_DATA[6]~feeder                        ; 1                 ; 0       ;
; CCD_DATA[7]                                                       ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_DATA[7]~feeder                        ; 0                 ; 0       ;
; CCD_DATA[8]                                                       ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_DATA[8]~feeder                        ; 1                 ; 0       ;
; CCD_DATA[9]                                                       ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_DATA[9]~feeder                        ; 0                 ; 0       ;
; CCD_DATA[10]                                                      ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_DATA[10]~feeder                       ; 0                 ; 0       ;
; CCD_DATA[11]                                                      ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_DATA[11]~feeder                       ; 1                 ; 0       ;
; CCD_DATA[4]                                                       ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_DATA[4]                               ; 1                 ; 0       ;
; CCD_DATA[3]                                                       ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_DATA[3]~feeder                        ; 1                 ; 0       ;
; CCD_DATA[2]                                                       ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_DATA[2]                               ; 1                 ; 0       ;
; CCD_DATA[1]                                                       ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_DATA[1]~feeder                        ; 1                 ; 0       ;
; CCD_DATA[0]                                                       ;                   ;         ;
;      - D5M_IP:b2v_inst|rCCD_DATA[0]~feeder                        ; 0                 ; 0       ;
+-------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                      ; Location                   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CCD_PIXCLK                                                                                                                                ; PIN_AB17                   ; 128     ; Clock                                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CLOCK_50                                                                                                                                  ; PIN_AF14                   ; 119     ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; CLOCK_50                                                                                                                                  ; PIN_AF14                   ; 4       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[0]~0                                                                                                ; MLABCELL_X39_Y29_N30       ; 26      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[0]~1                                                                                                ; MLABCELL_X39_Y29_N9        ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[2]~0                                                                                                ; MLABCELL_X39_Y29_N36       ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_FVAL                                                                                                  ; FF_X39_Y29_N5              ; 24      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|CCD_Capture:u3|oDVAL                                                                                                      ; MLABCELL_X39_Y29_N24       ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~3                                                                              ; LABCELL_X43_Y29_N9         ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]~2                                                                       ; LABCELL_X42_Y29_N48        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[3]                                                                                            ; FF_X43_Y28_N56             ; 28      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                            ; FF_X42_Y28_N35             ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[5]~1                                                                                          ; LABCELL_X42_Y30_N6         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LessThan2~4                                                                                             ; LABCELL_X43_Y28_N3         ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LessThan3~0                                                                                             ; LABCELL_X43_Y28_N36        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|always1~2                                                                                               ; LABCELL_X46_Y30_N54        ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|i2c_reset                                                                                               ; LABCELL_X42_Y28_N12        ; 51      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                  ; FF_X42_Y28_N11             ; 30      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                           ; FF_X42_Y30_N11             ; 84      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[23]~0                                                                                         ; LABCELL_X43_Y28_N21        ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[13]~6                                                                                   ; LABCELL_X46_Y30_N3         ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|cout_actual ; LABCELL_X42_Y32_N54        ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~8                                                                                                   ; LABCELL_X40_Y31_N3         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|Reset_Delay:u2|oRST_1                                                                                                     ; FF_X40_Y31_N2              ; 35      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|Reset_Delay:u2|oRST_2                                                                                                     ; FF_X39_Y29_N35             ; 110     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|rCCD_LVAL                                                                                                                 ; FF_X39_Y25_N14             ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; D5M_IP:b2v_inst|rClk[0]                                                                                                                   ; FF_X40_Y28_N50             ; 258     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; Ext_Clock                                                                                                                                 ; PIN_AG18                   ; 18      ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; KEY[0]                                                                                                                                    ; PIN_AA14                   ; 83      ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; PWM_cycle:b2v_inst10|cnt[8]~0                                                                                                             ; LABCELL_X35_Y14_N3         ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; PWM_cycle:b2v_inst10|count_pwm[1]~2                                                                                                       ; LABCELL_X36_Y13_N0         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; PWM_cycle:b2v_inst10|count_pwm[7]~0                                                                                                       ; LABCELL_X36_Y13_N12        ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|wire_generic_pll1_outclk                                          ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 323     ; Clock                                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2652w[3]           ; LABCELL_X45_Y29_N30        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2669w[3]~0         ; LABCELL_X45_Y29_N0         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2679w[3]~0         ; LABCELL_X45_Y27_N54        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2689w[3]~0         ; LABCELL_X45_Y29_N42        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2699w[3]~0         ; LABCELL_X45_Y27_N57        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2709w[3]~0         ; LABCELL_X45_Y27_N36        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2719w[3]~0         ; LABCELL_X45_Y29_N45        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2729w[3]~0         ; LABCELL_X45_Y27_N12        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2751w[3]           ; LABCELL_X45_Y27_N51        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2762w[3]           ; LABCELL_X45_Y29_N54        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2772w[3]           ; LABCELL_X45_Y27_N3         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2782w[3]           ; LABCELL_X45_Y27_N15        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2792w[3]           ; LABCELL_X45_Y29_N57        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2802w[3]           ; LABCELL_X45_Y27_N18        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2812w[3]           ; LABCELL_X45_Y29_N9         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2822w[3]           ; LABCELL_X45_Y29_N24        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2843w[3]           ; LABCELL_X45_Y27_N48        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2854w[3]           ; LABCELL_X45_Y27_N39        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2864w[3]           ; LABCELL_X45_Y27_N0         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2874w[3]           ; LABCELL_X45_Y27_N45        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2884w[3]           ; LABCELL_X45_Y27_N9         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2894w[3]           ; LABCELL_X45_Y27_N21        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2904w[3]           ; LABCELL_X45_Y27_N42        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2914w[3]           ; LABCELL_X45_Y29_N18        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2935w[3]           ; LABCELL_X45_Y27_N6         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2946w[3]           ; LABCELL_X45_Y27_N24        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2956w[3]           ; LABCELL_X45_Y27_N27        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2966w[3]           ; LABCELL_X45_Y29_N21        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2976w[3]           ; LABCELL_X45_Y29_N6         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2986w[3]           ; LABCELL_X45_Y27_N30        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2996w[3]           ; LABCELL_X45_Y27_N33        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode3006w[3]           ; LABCELL_X45_Y29_N39        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2273w[3]                 ; MLABCELL_X39_Y32_N6        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2290w[3]                 ; LABCELL_X40_Y30_N12        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2300w[3]                 ; LABCELL_X40_Y30_N15        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2310w[3]                 ; LABCELL_X40_Y32_N6         ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2320w[3]                 ; MLABCELL_X39_Y32_N48       ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2330w[3]                 ; MLABCELL_X39_Y32_N24       ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2340w[3]                 ; MLABCELL_X39_Y30_N9        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2350w[3]                 ; LABCELL_X40_Y30_N3         ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2371w[3]                 ; LABCELL_X40_Y30_N30        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2382w[3]                 ; LABCELL_X40_Y30_N57        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2392w[3]                 ; MLABCELL_X39_Y30_N24       ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2402w[3]                 ; LABCELL_X40_Y30_N51        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2412w[3]                 ; LABCELL_X40_Y30_N54        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2422w[3]                 ; LABCELL_X40_Y30_N0         ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2432w[3]                 ; LABCELL_X40_Y31_N24        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2442w[3]                 ; LABCELL_X40_Y30_N27        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2462w[3]                 ; LABCELL_X40_Y30_N33        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2473w[3]                 ; LABCELL_X40_Y30_N6         ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2483w[3]                 ; LABCELL_X40_Y30_N9         ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2493w[3]                 ; LABCELL_X40_Y30_N48        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2503w[3]                 ; MLABCELL_X39_Y30_N6        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2513w[3]                 ; MLABCELL_X39_Y30_N12       ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2523w[3]                 ; MLABCELL_X39_Y30_N15       ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2533w[3]                 ; LABCELL_X40_Y30_N24        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2553w[3]                 ; MLABCELL_X39_Y30_N27       ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2564w[3]                 ; MLABCELL_X39_Y30_N0        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2574w[3]                 ; MLABCELL_X39_Y30_N3        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2584w[3]                 ; MLABCELL_X39_Y30_N21       ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2594w[3]                 ; LABCELL_X40_Y30_N21        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2604w[3]                 ; LABCELL_X40_Y30_N36        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2614w[3]                 ; MLABCELL_X39_Y30_N18       ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2624w[3]                 ; MLABCELL_X39_Y32_N12       ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; gensync:b2v_inst2|Equal0~1                                                                                                                ; MLABCELL_X39_Y22_N39       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gensync:b2v_inst2|process_0~0                                                                                                             ; MLABCELL_X39_Y22_N48       ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; gensync:b2v_inst2|process_0~2                                                                                                             ; LABCELL_X36_Y26_N30        ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                             ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CCD_PIXCLK                                                                                       ; PIN_AB17                   ; 128     ; Global Clock         ; GCLK5            ; --                        ;
; CLOCK_50                                                                                         ; PIN_AF14                   ; 119     ; Global Clock         ; GCLK7            ; --                        ;
; Ext_Clock                                                                                        ; PIN_AG18                   ; 18      ; Global Clock         ; GCLK4            ; --                        ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|fb_clkin                 ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|wire_generic_pll1_outclk ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 323     ; Global Clock         ; GCLK6            ; --                        ;
+--------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                               ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[12]                                                                                                                              ; 512     ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[11]                                                                                                                              ; 512     ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[10]                                                                                                                              ; 512     ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[9]                                                                                                                               ; 512     ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[8]                                                                                                                               ; 512     ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[7]                                                                                                                               ; 512     ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[6]                                                                                                                               ; 512     ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[5]                                                                                                                               ; 512     ;
; gensync:b2v_inst2|X[3]~2                                                                                                                                           ; 258     ;
; gensync:b2v_inst2|X[8]~0                                                                                                                                           ; 258     ;
; D5M_IP:b2v_inst|rClk[0]                                                                                                                                            ; 258     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[1]                                                                                                                           ; 258     ;
; gensync:b2v_inst2|X[4]~3                                                                                                                                           ; 257     ;
; gensync:b2v_inst2|X[2]~1                                                                                                                                           ; 257     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[8]~DUPLICATE                                                                                                                 ; 256     ;
; gensync:b2v_inst2|Y[3]~7                                                                                                                                           ; 256     ;
; gensync:b2v_inst2|Y[2]~6                                                                                                                                           ; 256     ;
; gensync:b2v_inst2|Y[1]~5                                                                                                                                           ; 256     ;
; gensync:b2v_inst2|Y[0]~4                                                                                                                                           ; 256     ;
; gensync:b2v_inst2|X[7]~8                                                                                                                                           ; 256     ;
; gensync:b2v_inst2|X[6]~7                                                                                                                                           ; 256     ;
; gensync:b2v_inst2|X[5]~6                                                                                                                                           ; 256     ;
; gensync:b2v_inst2|X[1]~5                                                                                                                                           ; 256     ;
; gensync:b2v_inst2|X[0]~4                                                                                                                                           ; 256     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[7]~DUPLICATE                                                                                                                 ; 255     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[4]                                                                                                                           ; 246     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[2]~DUPLICATE                                                                                                                 ; 245     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[6]                                                                                                                           ; 243     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[4]                                                                                                                           ; 236     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[5]                                                                                                                           ; 232     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[3]                                                                                                                           ; 217     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[1]                                                                                                                           ; 182     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[9]                                                                                                                           ; 156     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[3]~DUPLICATE                                                                                                                 ; 153     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[2]~DUPLICATE                                                                                                                 ; 139     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[2]                                                                                                                           ; 119     ;
; D5M_IP:b2v_inst|Reset_Delay:u2|oRST_2                                                                                                                              ; 110     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[3]                                                                                                                           ; 106     ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[9]~DUPLICATE                                                                                                                 ; 103     ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                                    ; 84      ;
; KEY[0]~input                                                                                                                                                       ; 83      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[1]~DUPLICATE                                                                                                                 ; 77      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|i2c_reset                                                                                                                        ; 51      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[3]~DUPLICATE                                                                                                                 ; 41      ;
; gensync:b2v_inst2|Y[6]~1                                                                                                                                           ; 41      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|out_address_reg_b[1]                                                        ; 40      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|out_address_reg_b[0]                                                        ; 40      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|out_address_reg_b[3]                                                        ; 40      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|out_address_reg_b[2]                                                        ; 40      ;
; gensync:b2v_inst2|Add6~1                                                                                                                                           ; 38      ;
; gensync:b2v_inst2|Add6~21                                                                                                                                          ; 37      ;
; gensync:b2v_inst2|Add6~17                                                                                                                                          ; 37      ;
; gensync:b2v_inst2|Add6~5                                                                                                                                           ; 37      ;
; gensync:b2v_inst2|Y[4]~2                                                                                                                                           ; 35      ;
; D5M_IP:b2v_inst|Reset_Delay:u2|oRST_1                                                                                                                              ; 35      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mwrite_DPRAM                                                                                                                            ; 32      ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~8                                                                                                                            ; 32      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                                           ; 30      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[0]                                                                                                                     ; 29      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]~DUPLICATE                                                                                                           ; 28      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[3]                                                                                                                     ; 28      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[6]                                                                                                                           ; 28      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[5]~DUPLICATE                                                                                                                 ; 27      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                                     ; 27      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[2]~DUPLICATE                                                                                                           ; 26      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[8]~DUPLICATE                                                                                                                 ; 26      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[0]~1                                                                                                                         ; 26      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[0]~0                                                                                                                         ; 26      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[0]                                                                                                                           ; 26      ;
; gensync:b2v_inst2|IMG~0                                                                                                                                            ; 25      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[23]~0                                                                                                                  ; 24      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~3                                                                                                       ; 24      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_FVAL                                                                                                                           ; 24      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[0]                                                                                                                           ; 24      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[4]~DUPLICATE                                                                                                                 ; 22      ;
; SW[0]~input                                                                                                                                                        ; 22      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|oDVAL                                                                                                                               ; 21      ;
; PWM_cycle:b2v_inst10|cnt[8]~0                                                                                                                                      ; 21      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[5]~DUPLICATE                                                                                                                 ; 20      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[9]~DUPLICATE                                                                                                                 ; 18      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[2]~0                                                                                                                         ; 18      ;
; gensync:b2v_inst2|comptX[7]                                                                                                                                        ; 18      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[7]~DUPLICATE                                                                                                                 ; 17      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[7]                                                                                                                           ; 17      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[6]~DUPLICATE                                                                                                                 ; 16      ;
; ~GND                                                                                                                                                               ; 16      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|cout_actual                          ; 16      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LessThan2~4                                                                                                                      ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2350w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2340w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2330w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2320w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2310w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2300w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2290w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2273w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2442w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2432w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2422w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2412w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2402w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2392w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2382w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2371w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2624w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2584w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2533w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2493w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2614w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2574w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2523w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2483w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2604w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2564w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2513w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2473w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2594w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2553w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2503w[3]                                          ; 16      ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_sma:decode2|w_anode2462w[3]                                          ; 16      ;
; image_process:b2v_inst3|gen~8                                                                                                                                      ; 16      ;
; gensync:b2v_inst2|comptX[9]                                                                                                                                        ; 16      ;
; gensync:b2v_inst2|comptX[8]                                                                                                                                        ; 16      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[13]~4                                                                                                            ; 15      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[9]                                                                                                                           ; 15      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]~DUPLICATE                                                                                        ; 14      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|always1~2                                                                                                                        ; 14      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[2]                                                                                                                           ; 14      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[5]                                                                                                                           ; 14      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]~DUPLICATE                                                                                        ; 13      ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[4]~DUPLICATE                                                                                                                 ; 13      ;
; D5M_IP:b2v_inst|rCCD_LVAL                                                                                                                                          ; 13      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]~DUPLICATE                                                                                        ; 12      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]~2                                                                                                ; 12      ;
; image_process:b2v_inst3|state                                                                                                                                      ; 12      ;
; gensync:b2v_inst2|IMGY_out~1                                                                                                                                       ; 12      ;
; gensync:b2v_inst2|LessThan4~0                                                                                                                                      ; 12      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[9]                   ; 12      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[6]                   ; 12      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[5]                   ; 12      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[4]                   ; 12      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[3]                   ; 12      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[0]                   ; 12      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2]~DUPLICATE                                                                                        ; 11      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]                                                                                                  ; 11      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]                                                                                                  ; 11      ;
; image_process:b2v_inst3|gen~3                                                                                                                                      ; 11      ;
; image_process:b2v_inst3|gen~0                                                                                                                                      ; 11      ;
; gensync:b2v_inst2|comptY[9]                                                                                                                                        ; 11      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[7]~DUPLICATE         ; 10      ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[2]~DUPLICATE         ; 10      ;
; SW[9]~input                                                                                                                                                        ; 10      ;
; gensync:b2v_inst2|Equal0~1                                                                                                                                         ; 10      ;
; gensync:b2v_inst2|process_0~2                                                                                                                                      ; 10      ;
; gensync:b2v_inst2|process_0~0                                                                                                                                      ; 10      ;
; gensync:b2v_inst2|IMGY_out~2                                                                                                                                       ; 10      ;
; gensync:b2v_inst2|IMGY_out~0                                                                                                                                       ; 10      ;
; gensync:b2v_inst2|comptX[5]                                                                                                                                        ; 10      ;
; gensync:b2v_inst2|comptX[6]                                                                                                                                        ; 10      ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[13]~6                                                                                                            ; 9       ;
; PWM_cycle:b2v_inst10|etat.pwm_low_s                                                                                                                                ; 9       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_GO~DUPLICATE                                                                                                                ; 8       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]~DUPLICATE                                                                                        ; 8       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[8]~DUPLICATE         ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2729w[3]~0                                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2719w[3]~0                                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2709w[3]~0                                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2699w[3]~0                                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2689w[3]~0                                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2679w[3]~0                                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2669w[3]~0                                  ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2652w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2822w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2812w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2802w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2792w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2782w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2772w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2762w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2751w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode3006w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2966w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2914w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2874w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2996w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2956w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2904w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2864w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2986w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2946w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2894w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2854w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2976w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2935w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2884w[3]                                    ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|decode_l2a:rden_decode_b|w_anode2843w[3]                                    ; 8       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]                                                                                                  ; 8       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6]                                                                                                  ; 8       ;
; PWM_cycle:b2v_inst10|count_pwm[1]~2                                                                                                                                ; 8       ;
; PWM_cycle:b2v_inst10|count_pwm[7]~0                                                                                                                                ; 8       ;
; PWM_cycle:b2v_inst10|LessThan2~1                                                                                                                                   ; 8       ;
; PWM_cycle:b2v_inst10|LessThan2~0                                                                                                                                   ; 8       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|out_address_reg_b[4]                                                        ; 8       ;
; image_process:b2v_inst3|nri[7]~1                                                                                                                                   ; 8       ;
; image_process:b2v_inst3|nri[7]~0                                                                                                                                   ; 8       ;
; image_process:b2v_inst3|gen~10                                                                                                                                     ; 8       ;
; image_process:b2v_inst3|gen~9                                                                                                                                      ; 8       ;
; image_process:b2v_inst3|nbi[1]~1                                                                                                                                   ; 8       ;
; image_process:b2v_inst3|nbi[1]~0                                                                                                                                   ; 8       ;
; PWM_cycle:b2v_inst10|pwm_number[3]                                                                                                                                 ; 8       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[10]~DUPLICATE        ; 7       ;
; SW[1]~input                                                                                                                                                        ; 7       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LessThan3~0                                                                                                                      ; 7       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]                                                                                                  ; 7       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[8]                                                                                                                           ; 7       ;
; gensync:b2v_inst2|comptX[4]                                                                                                                                        ; 7       ;
; gensync:b2v_inst2|comptX[2]                                                                                                                                        ; 7       ;
; gensync:b2v_inst2|comptX[1]                                                                                                                                        ; 7       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6]~DUPLICATE                                                                                        ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[1]~DUPLICATE         ; 6       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Y_Cont[6]~DUPLICATE                                                                                                                 ; 6       ;
; PWM_cycle:b2v_inst10|pwm_number[0]                                                                                                                                 ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[1]                  ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[0]                  ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[3]                  ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[2]                  ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[10]                 ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[11]                 ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[4]                  ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[1]                   ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[9]                  ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[8]                  ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[6]                  ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[7]                  ; 6       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[5]                  ; 6       ;
; gensync:b2v_inst2|comptX[0]                                                                                                                                        ; 6       ;
; gensync:b2v_inst2|comptY[4]                                                                                                                                        ; 6       ;
; gensync:b2v_inst2|comptX[3]                                                                                                                                        ; 6       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[5]~1                                                                                                                   ; 5       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|END                                                                                                            ; 5       ;
; PWM_cycle:b2v_inst10|pwm_number[1]                                                                                                                                 ; 5       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[24]                                                                                                                            ; 5       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[10]                  ; 5       ;
; gensync:b2v_inst2|Add6~13                                                                                                                                          ; 5       ;
; gensync:b2v_inst2|Add6~9                                                                                                                                           ; 5       ;
; gensync:b2v_inst2|comptY[1]                                                                                                                                        ; 5       ;
; gensync:b2v_inst2|comptY[3]                                                                                                                                        ; 5       ;
; gensync:b2v_inst2|comptY[2]                                                                                                                                        ; 5       ;
; I2C_SDAT~input                                                                                                                                                     ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[6]                                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[7]                                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[9]                                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[10]                                                                                                              ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[8]                                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Equal4~4                                                                                                                         ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0001                                                                                                                   ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|iexposure_adj_delay[2]                                                                                                           ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                                                            ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2]                                                                                                  ; 4       ;
; PWM_cycle:b2v_inst10|pwm_number[2]                                                                                                                                 ; 4       ;
; image_process:b2v_inst3|gen~1                                                                                                                                      ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_LVAL                                                                                                                           ; 4       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~5                                                                                                                            ; 4       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[0]                                                                                                                             ; 4       ;
; PWM_cycle:b2v_inst10|etat.new_t1                                                                                                                                   ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_DATA[0]                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_DATA[1]                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_DATA[2]                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_DATA[3]                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_DATA[4]                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_DATA[11]                                                                                                                       ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_DATA[10]                                                                                                                       ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_DATA[9]                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_DATA[8]                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_DATA[7]                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_DATA[6]                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[8]                   ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_DATA[5]                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[2]                                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[4]                                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[3]                                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[5]                                                                                                               ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[13]                                                                                                              ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[14]                                                                                                              ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[15]                                                                                                              ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[11]                                                                                                              ; 4       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[12]                                                                                                              ; 4       ;
; PWM_cycle:b2v_inst10|count_pwm[6]                                                                                                                                  ; 4       ;
; PWM_cycle:b2v_inst10|count_pwm[7]                                                                                                                                  ; 4       ;
; PWM_cycle:b2v_inst10|count_pwm[4]                                                                                                                                  ; 4       ;
; PWM_cycle:b2v_inst10|count_pwm[5]                                                                                                                                  ; 4       ;
; PWM_cycle:b2v_inst10|new_trame_int                                                                                                                                 ; 4       ;
; gensync:b2v_inst2|Add6~33                                                                                                                                          ; 4       ;
; gensync:b2v_inst2|Add6~29                                                                                                                                          ; 4       ;
; gensync:b2v_inst2|Add6~25                                                                                                                                          ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[7]                                                                                                                           ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[10]                                                                                                                          ; 4       ;
; gensync:b2v_inst2|comptY[5]                                                                                                                                        ; 4       ;
; gensync:b2v_inst2|comptY[7]                                                                                                                                        ; 4       ;
; gensync:b2v_inst2|comptY[8]                                                                                                                                        ; 4       ;
; gensync:b2v_inst2|comptY[6]                                                                                                                                        ; 4       ;
; gensync:b2v_inst2|comptY[0]                                                                                                                                        ; 4       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[0]~DUPLICATE                                                                                                                 ; 3       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~PLL_RECONFIG_O_SHIFT                                                          ; 3       ;
; KEY[1]~input                                                                                                                                                       ; 3       ;
; CLOCK_50~input                                                                                                                                                     ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[0]                                                                                                               ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|iexposure_adj_delay[0]                                                                                                           ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~0                                                                                                       ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SCLK                                                                                                           ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~7                                                                                                                            ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~6                                                                                                                            ; 3       ;
; PWM_cycle:b2v_inst10|LessThan0~5                                                                                                                                   ; 3       ;
; PWM_cycle:b2v_inst10|LessThan0~4                                                                                                                                   ; 3       ;
; PWM_cycle:b2v_inst10|LessThan0~3                                                                                                                                   ; 3       ;
; gensync:b2v_inst2|Y[8]~3                                                                                                                                           ; 3       ;
; image_process:b2v_inst3|gen~2                                                                                                                                      ; 3       ;
; image_process:b2v_inst3|LessThan9~1                                                                                                                                ; 3       ;
; image_process:b2v_inst3|LessThan9~0                                                                                                                                ; 3       ;
; image_process:b2v_inst3|LessThan4~0                                                                                                                                ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[22]                                                                                                                            ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[23]                                                                                                                            ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[1]                                                                                                                             ; 3       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[20]                                                                                                                            ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[11]                                                                                                                 ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[5]                                                                                                                     ; 3       ;
; PWM_cycle:b2v_inst10|cnt[20]                                                                                                                                       ; 3       ;
; PWM_cycle:b2v_inst10|cnt[3]                                                                                                                                        ; 3       ;
; PWM_cycle:b2v_inst10|cnt[15]                                                                                                                                       ; 3       ;
; PWM_cycle:b2v_inst10|cnt[7]                                                                                                                                        ; 3       ;
; PWM_cycle:b2v_inst10|cnt[19]                                                                                                                                       ; 3       ;
; PWM_cycle:b2v_inst10|cnt[13]                                                                                                                                       ; 3       ;
; PWM_cycle:b2v_inst10|cnt[2]                                                                                                                                        ; 3       ;
; PWM_cycle:b2v_inst10|cnt[12]                                                                                                                                       ; 3       ;
; PWM_cycle:b2v_inst10|cnt[11]                                                                                                                                       ; 3       ;
; PWM_cycle:b2v_inst10|cnt[10]                                                                                                                                       ; 3       ;
; PWM_cycle:b2v_inst10|cnt[9]                                                                                                                                        ; 3       ;
; PWM_cycle:b2v_inst10|cnt[8]                                                                                                                                        ; 3       ;
; PWM_cycle:b2v_inst10|cnt[4]                                                                                                                                        ; 3       ;
; PWM_cycle:b2v_inst10|cnt[16]                                                                                                                                       ; 3       ;
; PWM_cycle:b2v_inst10|cnt[6]                                                                                                                                        ; 3       ;
; PWM_cycle:b2v_inst10|count_pwm[0]                                                                                                                                  ; 3       ;
; PWM_cycle:b2v_inst10|count_pwm[1]                                                                                                                                  ; 3       ;
; PWM_cycle:b2v_inst10|count_pwm[2]                                                                                                                                  ; 3       ;
; PWM_cycle:b2v_inst10|count_pwm[3]                                                                                                                                  ; 3       ;
; PWM_cycle:b2v_inst10|etat.pwm_high_s                                                                                                                               ; 3       ;
; PWM_cycle:b2v_inst10|etat.new_t0                                                                                                                                   ; 3       ;
; image_process:b2v_inst3|gi[7]                                                                                                                                      ; 3       ;
; image_process:b2v_inst3|gi[6]                                                                                                                                      ; 3       ;
; image_process:b2v_inst3|gi[5]                                                                                                                                      ; 3       ;
; image_process:b2v_inst3|gi[4]                                                                                                                                      ; 3       ;
; image_process:b2v_inst3|gi[3]                                                                                                                                      ; 3       ;
; image_process:b2v_inst3|gi[2]                                                                                                                                      ; 3       ;
; image_process:b2v_inst3|gi[1]                                                                                                                                      ; 3       ;
; image_process:b2v_inst3|gi[0]                                                                                                                                      ; 3       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[8]                                                                                                                           ; 3       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0010~DUPLICATE                                                                                                         ; 2       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~PLL_RECONFIG_O_UP                                                             ; 2       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_CNTNEN                                                       ; 2       ;
; SW[6]~input                                                                                                                                                        ; 2       ;
; SW[7]~input                                                                                                                                                        ; 2       ;
; SW[4]~input                                                                                                                                                        ; 2       ;
; SW[5]~input                                                                                                                                                        ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK4~1                                                                                                         ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[13]~1                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|always1~0                                                                                                                        ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[13]~0                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux1~0                                                                                                                           ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[2]~3                                                                                                                   ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add4~0                                                                                                                           ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST~12                                                                                                                     ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK4                                                                                                           ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK3                                                                                                           ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK2                                                                                                           ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK1                                                                                                           ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0000                                                                                                                   ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                                     ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                                                                     ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Selector0~0                                                                                                                      ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0010                                                                                                                   ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER~7                                                                                                   ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER~6                                                                                                   ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER~5                                                                                                   ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER~4                                                                                                   ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER~3                                                                                                   ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER~1                                                                                                   ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER~0                                                                                                   ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|LessThan2~0                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LessThan2~3                                                                                                                      ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LessThan2~2                                                                                                                      ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LessThan2~1                                                                                                                      ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LessThan2~0                                                                                                                      ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Equal4~3                                                                                                                         ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Equal4~2                                                                                                                         ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Equal4~1                                                                                                                         ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Equal4~0                                                                                                                         ; 2       ;
; PWM_cycle:b2v_inst10|Pwm~1                                                                                                                                         ; 2       ;
; PWM_cycle:b2v_inst10|Selector10~0                                                                                                                                  ; 2       ;
; PWM_cycle:b2v_inst10|etat.pwm_init_high_s                                                                                                                          ; 2       ;
; PWM_cycle:b2v_inst10|Pwm~0                                                                                                                                         ; 2       ;
; PWM_cycle:b2v_inst10|Equal2~1                                                                                                                                      ; 2       ;
; PWM_cycle:b2v_inst10|Equal2~0                                                                                                                                      ; 2       ;
; PWM_cycle:b2v_inst10|Equal1~0                                                                                                                                      ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mSTART                                                                                                                              ; 2       ;
; D5M_IP:b2v_inst|rCCD_FVAL                                                                                                                                          ; 2       ;
; image_process:b2v_inst3|LessThan4~4                                                                                                                                ; 2       ;
; image_process:b2v_inst3|LessThan6~0                                                                                                                                ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|LessThan0~4                                                                                                                         ; 2       ;
; gensync:b2v_inst2|LessThan6~0                                                                                                                                      ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[28]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[29]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[30]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[31]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[25]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[26]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[27]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~2                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[8]                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[9]                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[10]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[11]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[12]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[13]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~1                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[14]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[15]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[16]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[17]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[18]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[19]                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~0                                                                                                                            ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[2]                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[3]                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[4]                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[5]                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[6]                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[7]                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[21]                                                                                                                            ; 2       ;
; gensync:b2v_inst2|Y[4]~0                                                                                                                                           ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[12]                 ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[13]                 ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[14]                 ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[15]                 ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[16]                 ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita10                  ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita8                   ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita7                   ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita2                   ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita1                   ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[22]                 ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[23]                 ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[7]                   ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_reg_bit[2]                   ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[19]                 ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[20]                 ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[21]                 ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[17]                 ; 2       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|q_b[18]                 ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add2~73                                                                                                                          ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add2~57                                                                                                                          ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add1~37                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add1~33                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[14]                                                                                                                 ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[15]                                                                                                                 ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[13]                                                                                                                 ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[12]                                                                                                                 ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[9]                                                                                                                  ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[10]                                                                                                                 ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[8]                                                                                                                  ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[7]                                                                                                                  ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[6]                                                                                                                  ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[3]                                                                                                                  ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[4]                                                                                                                  ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[5]                                                                                                                  ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[2]                                                                                                                  ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[21]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[22]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[23]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[24]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[14]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[13]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[11]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[9]                                                                                                                     ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[8]                                                                                                                     ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[10]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[15]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[6]                                                                                                                     ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[17]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[18]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[19]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[20]                                                                                                                    ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[4]                                                                                                                     ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[3]                                                                                                                     ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[2]                                                                                                                     ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[1]                                                                                                                     ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[0]                                                                                                                     ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[16]                                                                                                                    ; 2       ;
; PWM_cycle:b2v_inst10|cnt[5]                                                                                                                                        ; 2       ;
; PWM_cycle:b2v_inst10|cnt[14]                                                                                                                                       ; 2       ;
; PWM_cycle:b2v_inst10|cnt[18]                                                                                                                                       ; 2       ;
; PWM_cycle:b2v_inst10|cnt[1]                                                                                                                                        ; 2       ;
; PWM_cycle:b2v_inst10|cnt[17]                                                                                                                                       ; 2       ;
; PWM_cycle:b2v_inst10|cnt[0]                                                                                                                                        ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add0~41                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add0~37                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add0~33                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add0~29                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add0~25                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add0~21                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add0~17                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add0~13                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add0~9                                                                                                                              ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add0~5                                                                                                                              ; 2       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Add0~1                                                                                                                              ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add1~29                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add1~25                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add1~21                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add1~17                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add1~13                                                                                                                             ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Add1~9                                                                                                                              ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[11]                                                                                                                          ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[13]                                                                                                                          ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[14]                                                                                                                          ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[15]                                                                                                                          ; 2       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|X_Cont[12]                                                                                                                          ; 2       ;
; PWM_cycle:b2v_inst10|PWMout                                                                                                                                        ; 2       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]~DUPLICATE                                                                                        ; 1       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[21]~DUPLICATE                                                                                                                  ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[12]~DUPLICATE                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[7]~DUPLICATE                                                                                                           ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~PLL_RECONFIGSHIFTEN6                                                          ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~PLL_RECONFIG_O_SHIFTENM                                                       ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~PLL_REFCLK_SELECT_O_EXTSWITCHBUF                                              ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~PLL_REFCLK_SELECT_O_CLKOUT                                                    ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH7                                                       ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH6                                                       ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH5                                                       ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH4                                                       ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH3                                                       ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH2                                                       ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH1                                                       ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH0                                                       ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI7                                                         ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI6                                                         ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI5                                                         ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI4                                                         ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI3                                                         ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI2                                                         ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI1                                                         ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI0                                                         ; 1       ;
; altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL_O_TCLK                                                         ; 1       ;
; CCD_DATA[0]~input                                                                                                                                                  ; 1       ;
; CCD_DATA[1]~input                                                                                                                                                  ; 1       ;
; CCD_DATA[2]~input                                                                                                                                                  ; 1       ;
; CCD_DATA[3]~input                                                                                                                                                  ; 1       ;
; CCD_DATA[4]~input                                                                                                                                                  ; 1       ;
; CCD_DATA[11]~input                                                                                                                                                 ; 1       ;
; CCD_DATA[10]~input                                                                                                                                                 ; 1       ;
; CCD_DATA[9]~input                                                                                                                                                  ; 1       ;
; CCD_DATA[8]~input                                                                                                                                                  ; 1       ;
; CCD_DATA[7]~input                                                                                                                                                  ; 1       ;
; CCD_DATA[6]~input                                                                                                                                                  ; 1       ;
; CCD_DATA[5]~input                                                                                                                                                  ; 1       ;
; CCD_LVAL~input                                                                                                                                                     ; 1       ;
; KEY[3]~input                                                                                                                                                       ; 1       ;
; KEY[2]~input                                                                                                                                                       ; 1       ;
; CCD_FVAL~input                                                                                                                                                     ; 1       ;
; SW[2]~input                                                                                                                                                        ; 1       ;
; SW[3]~input                                                                                                                                                        ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[0]~4                                                                                                                   ; 1       ;
; D5M_IP:b2v_inst|rClk[0]~0                                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|LessThan0~5                                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK4~2                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK3~2                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK3~1                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK2~2                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK2~1                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK1~1                                                                                                         ; 1       ;
; PWM_cycle:b2v_inst10|pwm_number[3]~5                                                                                                                               ; 1       ;
; PWM_cycle:b2v_inst10|pwm_number[2]~4                                                                                                                               ; 1       ;
; D5M_IP:b2v_inst|rCCD_DATA[0]                                                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|rCCD_DATA[1]                                                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[0]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~63                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[0]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|rCCD_DATA[2]                                                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[1]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~58                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[1]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|rCCD_DATA[3]                                                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[2]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~53                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[2]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|rCCD_DATA[4]                                                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|rCCD_DATA[11]                                                                                                                                      ; 1       ;
; D5M_IP:b2v_inst|rCCD_DATA[10]                                                                                                                                      ; 1       ;
; D5M_IP:b2v_inst|rCCD_DATA[9]                                                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|rCCD_DATA[8]                                                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|rCCD_DATA[7]                                                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|rCCD_DATA[6]                                                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[3]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~48                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[3]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|cmpr_qac:cmpr4|aneb_result_wire[0]~1 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|cmpr_qac:cmpr4|aneb_result_wire[0]~0 ; 1       ;
; D5M_IP:b2v_inst|rCCD_DATA[5]                                                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~20                                                                                                               ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~19                                                                                                               ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~18                                                                                                               ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~17                                                                                                               ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[0]~16                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~15                                                                                                               ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~14                                                                                                               ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~13                                                                                                               ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~12                                                                                                               ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~11                                                                                                               ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~10                                                                                                               ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~9                                                                                                                ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~8                                                                                                                ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~7                                                                                                                ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure~5                                                                                                                ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[13]~3                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|always1~1                                                                                                                        ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[13]~2                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK4~0                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK3~0                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK2~0                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK1~0                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Selector1~0                                                                                                                      ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[4]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~43                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[4]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux20~0                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux18~0                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux10~0                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux9~0                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux14~0                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux7~0                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux6~0                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux8~0                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux11~0                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux5~0                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux4~0                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux3~0                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux1~1                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux2~0                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux0~0                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[3]~2                                                                                                                   ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[4]~0                                                                                                                   ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|END~0                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Selector0~0                                                                                                    ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Selector2~0                                                                                                                      ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[11]                                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~42                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[11]                                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[10]                                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~41                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[10]                                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[9]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~40                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[9]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[8]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~39                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[8]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[7]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~38                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[7]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[6]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~37                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[6]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[5]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~32                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[5]                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[2]                                                                                                                     ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[4]                                                                                                                     ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[3]                                                                                                                     ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[5]                                                                                                                     ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[1]                                                                                                                     ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[0]                                                                                                                     ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[6]                                                                                                                     ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[7]                                                                                                                     ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[13]                                                                                                                    ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[10]                                                                                                                    ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[16]                                                                                                                    ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[17]                                                                                                                    ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[8]                                                                                                                     ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[11]                                                                                                                    ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[12]                                                                                                                    ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[18]                                                                                                                    ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[19]                                                                                                                    ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[22]                                                                                                                    ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[21]                                                                                                                    ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~2                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~1                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[23]                                                                                                                    ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|iexposure_adj_delay[1]                                                                                                           ; 1       ;
; gensync:b2v_inst2|Y[5]~10                                                                                                                                          ; 1       ;
; gensync:b2v_inst2|Y[7]~9                                                                                                                                           ; 1       ;
; gensync:b2v_inst2|Y[6]~8                                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|always1~0                                                                                                                               ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Mux0~8                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[2]                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[4]                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[3]                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[5]                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Mux0~7                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[1]                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[0]                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Mux0~6                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Mux0~5                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[6]                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[7]                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[13]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[14]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Mux0~4                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[9]                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[10]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[16]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[17]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Mux0~3                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[8]                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[15]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Mux0~2                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[11]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[12]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[18]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[19]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Mux0~1                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[20]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[22]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Mux0~0                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[21]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_GO                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK~0                                                                                                                  ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|i2c_reset~0                                                                                                                      ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SCLK~0                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Selector1~0                                                                                                    ; 1       ;
; PWM_cycle:b2v_inst10|etat~8                                                                                                                                        ; 1       ;
; PWM_cycle:b2v_inst10|pwm_number[3]~3                                                                                                                               ; 1       ;
; PWM_cycle:b2v_inst10|pwm_number[0]~2                                                                                                                               ; 1       ;
; PWM_cycle:b2v_inst10|pwm_number[1]~1                                                                                                                               ; 1       ;
; PWM_cycle:b2v_inst10|pwm_number[2]~0                                                                                                                               ; 1       ;
; PWM_cycle:b2v_inst10|Selector10~1                                                                                                                                  ; 1       ;
; PWM_cycle:b2v_inst10|Equal2~3                                                                                                                                      ; 1       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|address_reg_b[1]                                                            ; 1       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|address_reg_b[0]                                                            ; 1       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|address_reg_b[3]                                                            ; 1       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|address_reg_b[2]                                                            ; 1       ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|address_reg_b[4]                                                            ; 1       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mSTART~0                                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|I2C_SCLK~1                                                                                                     ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|I2C_SCLK~0                                                                                                     ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]                                                                                                  ; 1       ;
; PWM_cycle:b2v_inst10|count_pwm[1]~1                                                                                                                                ; 1       ;
; PWM_cycle:b2v_inst10|Selector9~0                                                                                                                                   ; 1       ;
; PWM_cycle:b2v_inst10|Selector11~0                                                                                                                                  ; 1       ;
; PWM_cycle:b2v_inst10|Equal1~3                                                                                                                                      ; 1       ;
; PWM_cycle:b2v_inst10|Equal1~2                                                                                                                                      ; 1       ;
; PWM_cycle:b2v_inst10|Equal1~1                                                                                                                                      ; 1       ;
; PWM_cycle:b2v_inst10|Equal2~2                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~87                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~86                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~85                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~84                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~83                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~82                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~81                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~80                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~79                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~78                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~77                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~76                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~75                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~74                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~73                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~72                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~71                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~70                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~69                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~68                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~67                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~66                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~65                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~64                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~63                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~62                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~61                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~60                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~59                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~58                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~57                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~56                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~55                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~54                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~53                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~52                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~51                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~50                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~49                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~48                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~47                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~46                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~45                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~44                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~43                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~42                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~41                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~40                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~39                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~38                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~37                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~36                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~35                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~34                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~33                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~32                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~31                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~30                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~29                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~28                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~27                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~26                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~25                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~24                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~23                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~22                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~21                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~20                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~19                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~18                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~17                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~16                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~15                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~14                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~13                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~12                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~11                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~10                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gi~9                                                                                                                                       ; 1       ;
; image_process:b2v_inst3|gi~8                                                                                                                                       ; 1       ;
; image_process:b2v_inst3|gi~7                                                                                                                                       ; 1       ;
; image_process:b2v_inst3|gi~6                                                                                                                                       ; 1       ;
; image_process:b2v_inst3|gi~5                                                                                                                                       ; 1       ;
; image_process:b2v_inst3|gi~4                                                                                                                                       ; 1       ;
; image_process:b2v_inst3|gi~3                                                                                                                                       ; 1       ;
; image_process:b2v_inst3|gi~2                                                                                                                                       ; 1       ;
; image_process:b2v_inst3|gi~1                                                                                                                                       ; 1       ;
; image_process:b2v_inst3|gi~0                                                                                                                                       ; 1       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|mCCD_FVAL~0                                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|Pre_FVAL                                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|oRST_2~0                                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Cont[0]~0                                                                                                                           ; 1       ;
; PWM_cycle:b2v_inst10|pwm_signal~0                                                                                                                                  ; 1       ;
; PWM_cycle:b2v_inst10|LessThan0~2                                                                                                                                   ; 1       ;
; PWM_cycle:b2v_inst10|LessThan0~1                                                                                                                                   ; 1       ;
; PWM_cycle:b2v_inst10|LessThan0~0                                                                                                                                   ; 1       ;
; PWM_cycle:b2v_inst10|etat~7                                                                                                                                        ; 1       ;
; gensync:b2v_inst2|Equal0~0                                                                                                                                         ; 1       ;
; gensync:b2v_inst2|process_0~1                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|r_out~7                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|r_out~6                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|r_out~5                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|r_out~4                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|r_out~3                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|r_out~2                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|r_out~1                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|r_out~0                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|g_out~7                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|g_out~6                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|g_out~5                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|g_out~4                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|g_out~3                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|g_out~2                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|g_out~1                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|g_out~0                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|LessThan9~3                                                                                                                                ; 1       ;
; gensync:b2v_inst2|IMGY_out~3                                                                                                                                       ; 1       ;
; image_process:b2v_inst3|b_out~7                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|b_out~6                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|b_out~5                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|b_out~4                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|b_out~3                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|b_out~2                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|b_out~1                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|b_out~0                                                                                                                                    ; 1       ;
; image_process:b2v_inst3|gen~7                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gen~6                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gen~5                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|gen~4                                                                                                                                      ; 1       ;
; image_process:b2v_inst3|LessThan9~2                                                                                                                                ; 1       ;
; image_process:b2v_inst3|LessThan4~3                                                                                                                                ; 1       ;
; image_process:b2v_inst3|LessThan0~0                                                                                                                                ; 1       ;
; image_process:b2v_inst3|LessThan4~2                                                                                                                                ; 1       ;
; image_process:b2v_inst3|LessThan4~1                                                                                                                                ; 1       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|LessThan0~3                                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|LessThan0~2                                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|LessThan0~1                                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|CCD_Capture:u3|LessThan0~0                                                                                                                         ; 1       ;
; gensync:b2v_inst2|LessThan2~1                                                                                                                                      ; 1       ;
; gensync:b2v_inst2|LessThan2~0                                                                                                                                      ; 1       ;
; gensync:b2v_inst2|LessThan6~1                                                                                                                                      ; 1       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|oRST_1~1                                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|oRST_1~0                                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~4                                                                                                                            ; 1       ;
; D5M_IP:b2v_inst|Reset_Delay:u2|Equal0~3                                                                                                                            ; 1       ;
; image_process:b2v_inst3|r_out[7]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|r_out[6]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|r_out[5]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|r_out[4]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|r_out[3]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|r_out[2]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|r_out[1]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|r_out[0]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|g_out[7]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|g_out[6]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|g_out[5]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|g_out[4]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|g_out[3]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|g_out[2]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|g_out[1]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|g_out[0]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|b_out[7]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|b_out[6]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|b_out[5]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|b_out[4]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|b_out[3]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|b_out[2]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|b_out[1]                                                                                                                                   ; 1       ;
; image_process:b2v_inst3|b_out[0]                                                                                                                                   ; 1       ;
; gensync:b2v_inst2|HSYNC                                                                                                                                            ; 1       ;
; gensync:b2v_inst2|VSYNC                                                                                                                                            ; 1       ;
; PWM_cycle:b2v_inst10|next_new_trame_int~0                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Mux0~13                                                                                                        ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|Mux0~9                                                                                                         ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO~0                                                                                                          ; 1       ;
; rtl~54                                                                                                                                                             ; 1       ;
; rtl~50                                                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux13~0                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux16~0                                                                                                                          ; 1       ;
; rtl~46                                                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux23~0                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux22~0                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Mux19~0                                                                                                                          ; 1       ;
; rtl~42                                                                                                                                                             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~61                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~56                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[0]                                                                                                                  ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~51                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita10~COUT             ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita9~COUT              ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita9                   ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita8~COUT              ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita7~COUT              ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita6~COUT              ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita6                   ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita5~COUT              ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita5                   ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita4~COUT              ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita4                   ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita3~COUT              ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita3                   ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita2~COUT              ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita1~COUT              ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita10~1                ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita0~COUT              ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|cntr_7of:cntr1|counter_comb_bita0                   ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~54                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~53                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~50                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~49                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~46                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~45                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~42                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~41                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~38                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~37                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~34                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~33                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~30                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~29                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~26                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~25                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~22                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~21                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~18                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~17                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~14                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~13                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~9                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~6                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~5                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~2                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add1~1                                                                                                                           ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add3~62                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add3~61                                                                                                                          ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[1]                                                                                                                  ; 1       ;
; D5M_IP:b2v_inst|RAW2RGB:u4|Add0~46                                                                                                                                 ; 1       ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|Add3~58                                                                                                                          ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; D5M_IP:b2v_inst|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_nv51:auto_generated|altsyncram_6tg1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1278         ; 24           ; 1278         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 30672   ; 1278                        ; 24                          ; 1278                        ; 24                          ; 30672               ; 5           ; 0          ; None ; M10K_X38_Y32_N0, M10K_X38_Y29_N0, M10K_X26_Y31_N0, M10K_X38_Y33_N0, M10K_X38_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 262144       ; 8            ; 262144       ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2097152 ; 262144                      ; 8                           ; 262144                      ; 8                           ; 2097152             ; 256         ; 0          ; None ; M10K_X69_Y28_N0, M10K_X41_Y51_N0, M10K_X38_Y24_N0, M10K_X41_Y14_N0, M10K_X58_Y34_N0, M10K_X26_Y42_N0, M10K_X69_Y18_N0, M10K_X41_Y42_N0, M10K_X69_Y26_N0, M10K_X49_Y14_N0, M10K_X26_Y26_N0, M10K_X69_Y33_N0, M10K_X26_Y34_N0, M10K_X41_Y18_N0, M10K_X38_Y41_N0, M10K_X38_Y45_N0, M10K_X49_Y42_N0, M10K_X76_Y29_N0, M10K_X14_Y42_N0, M10K_X41_Y16_N0, M10K_X49_Y16_N0, M10K_X49_Y22_N0, M10K_X41_Y23_N0, M10K_X69_Y29_N0, M10K_X14_Y35_N0, M10K_X49_Y20_N0, M10K_X38_Y55_N0, M10K_X26_Y48_N0, M10K_X49_Y32_N0, M10K_X38_Y35_N0, M10K_X69_Y20_N0, M10K_X41_Y40_N0, M10K_X76_Y31_N0, M10K_X26_Y24_N0, M10K_X49_Y39_N0, M10K_X38_Y10_N0, M10K_X69_Y22_N0, M10K_X38_Y12_N0, M10K_X69_Y19_N0, M10K_X76_Y28_N0, M10K_X69_Y27_N0, M10K_X38_Y18_N0, M10K_X38_Y8_N0, M10K_X26_Y44_N0, M10K_X14_Y30_N0, M10K_X49_Y11_N0, M10K_X76_Y25_N0, M10K_X26_Y46_N0, M10K_X38_Y26_N0, M10K_X14_Y26_N0, M10K_X26_Y22_N0, M10K_X69_Y21_N0, M10K_X14_Y19_N0, M10K_X38_Y27_N0, M10K_X41_Y33_N0, M10K_X49_Y41_N0, M10K_X38_Y47_N0, M10K_X58_Y19_N0, M10K_X41_Y6_N0, M10K_X41_Y45_N0, M10K_X58_Y32_N0, M10K_X14_Y32_N0, M10K_X76_Y27_N0, M10K_X41_Y8_N0, M10K_X41_Y39_N0, M10K_X14_Y37_N0, M10K_X38_Y19_N0, M10K_X41_Y47_N0, M10K_X41_Y27_N0, M10K_X5_Y33_N0, M10K_X38_Y20_N0, M10K_X49_Y43_N0, M10K_X38_Y25_N0, M10K_X38_Y16_N0, M10K_X49_Y18_N0, M10K_X38_Y50_N0, M10K_X14_Y33_N0, M10K_X26_Y30_N0, M10K_X38_Y14_N0, M10K_X38_Y34_N0, M10K_X49_Y26_N0, M10K_X41_Y38_N0, M10K_X38_Y52_N0, M10K_X49_Y35_N0, M10K_X38_Y28_N0, M10K_X41_Y19_N0, M10K_X41_Y32_N0, M10K_X49_Y29_N0, M10K_X5_Y35_N0, M10K_X49_Y33_N0, M10K_X38_Y46_N0, M10K_X26_Y35_N0, M10K_X26_Y45_N0, M10K_X41_Y48_N0, M10K_X58_Y35_N0, M10K_X41_Y17_N0, M10K_X41_Y46_N0, M10K_X69_Y25_N0, M10K_X69_Y23_N0, M10K_X41_Y44_N0, M10K_X41_Y37_N0, M10K_X14_Y39_N0, M10K_X41_Y7_N0, M10K_X41_Y36_N0, M10K_X58_Y33_N0, M10K_X49_Y12_N0, M10K_X26_Y20_N0, M10K_X38_Y53_N0, M10K_X14_Y31_N0, M10K_X41_Y21_N0, M10K_X38_Y6_N0, M10K_X38_Y40_N0, M10K_X14_Y22_N0, M10K_X58_Y26_N0, M10K_X14_Y41_N0, M10K_X41_Y12_N0, M10K_X14_Y28_N0, M10K_X26_Y28_N0, M10K_X38_Y9_N0, M10K_X41_Y53_N0, M10K_X38_Y36_N0, M10K_X26_Y16_N0, M10K_X41_Y54_N0, M10K_X38_Y54_N0, M10K_X26_Y43_N0, M10K_X69_Y35_N0, M10K_X38_Y7_N0, M10K_X14_Y29_N0, M10K_X49_Y47_N0, M10K_X38_Y22_N0, M10K_X49_Y15_N0, M10K_X58_Y15_N0, M10K_X38_Y23_N0, M10K_X14_Y23_N0, M10K_X26_Y13_N0, M10K_X41_Y43_N0, M10K_X76_Y26_N0, M10K_X69_Y17_N0, M10K_X38_Y17_N0, M10K_X58_Y25_N0, M10K_X41_Y34_N0, M10K_X49_Y13_N0, M10K_X26_Y41_N0, M10K_X38_Y44_N0, M10K_X38_Y43_N0, M10K_X49_Y34_N0, M10K_X38_Y49_N0, M10K_X49_Y24_N0, M10K_X58_Y24_N0, M10K_X58_Y30_N0, M10K_X58_Y20_N0, M10K_X41_Y49_N0, M10K_X38_Y42_N0, M10K_X49_Y19_N0, M10K_X26_Y15_N0, M10K_X26_Y47_N0, M10K_X76_Y32_N0, M10K_X38_Y38_N0, M10K_X26_Y39_N0, M10K_X49_Y49_N0, M10K_X49_Y28_N0, M10K_X58_Y28_N0, M10K_X26_Y25_N0, M10K_X14_Y21_N0, M10K_X41_Y25_N0, M10K_X26_Y11_N0, M10K_X38_Y13_N0, M10K_X49_Y25_N0, M10K_X58_Y23_N0, M10K_X26_Y12_N0, M10K_X49_Y27_N0, M10K_X49_Y23_N0, M10K_X41_Y28_N0, M10K_X41_Y15_N0, M10K_X38_Y5_N0, M10K_X38_Y39_N0, M10K_X26_Y29_N0, M10K_X41_Y26_N0, M10K_X26_Y23_N0, M10K_X58_Y16_N0, M10K_X41_Y9_N0, M10K_X69_Y30_N0, M10K_X58_Y31_N0, M10K_X41_Y29_N0, M10K_X5_Y32_N0, M10K_X58_Y21_N0, M10K_X58_Y17_N0, M10K_X49_Y36_N0, M10K_X69_Y32_N0, M10K_X38_Y37_N0, M10K_X41_Y5_N0, M10K_X26_Y37_N0, M10K_X76_Y33_N0, M10K_X38_Y51_N0, M10K_X38_Y15_N0, M10K_X26_Y14_N0, M10K_X58_Y27_N0, M10K_X38_Y11_N0, M10K_X26_Y21_N0, M10K_X26_Y27_N0, M10K_X14_Y24_N0, M10K_X26_Y33_N0, M10K_X26_Y19_N0, M10K_X26_Y51_N0, M10K_X41_Y30_N0, M10K_X41_Y20_N0, M10K_X14_Y27_N0, M10K_X26_Y36_N0, M10K_X58_Y22_N0, M10K_X69_Y34_N0, M10K_X41_Y52_N0, M10K_X14_Y34_N0, M10K_X41_Y13_N0, M10K_X58_Y29_N0, M10K_X41_Y31_N0, M10K_X49_Y30_N0, M10K_X26_Y32_N0, M10K_X58_Y18_N0, M10K_X26_Y17_N0, M10K_X69_Y36_N0, M10K_X49_Y45_N0, M10K_X49_Y46_N0, M10K_X26_Y38_N0, M10K_X14_Y38_N0, M10K_X58_Y36_N0, M10K_X14_Y40_N0, M10K_X26_Y40_N0, M10K_X41_Y24_N0, M10K_X76_Y30_N0, M10K_X26_Y18_N0, M10K_X38_Y21_N0, M10K_X49_Y40_N0, M10K_X41_Y35_N0, M10K_X69_Y16_N0, M10K_X49_Y8_N0, M10K_X69_Y24_N0, M10K_X38_Y30_N0, M10K_X49_Y17_N0, M10K_X49_Y10_N0, M10K_X5_Y34_N0, M10K_X41_Y41_N0, M10K_X49_Y38_N0, M10K_X49_Y21_N0, M10K_X41_Y11_N0, M10K_X41_Y10_N0, M10K_X41_Y22_N0, M10K_X49_Y31_N0, M10K_X41_Y50_N0, M10K_X38_Y48_N0, M10K_X58_Y14_N0, M10K_X49_Y44_N0, M10K_X49_Y48_N0, M10K_X69_Y31_N0, M10K_X14_Y36_N0, M10K_X49_Y9_N0, M10K_X14_Y25_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 8,916 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 730 / 13,420 ( 5 % )    ;
; C2 interconnects                            ; 2,916 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 2,079 / 56,300 ( 4 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 152 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 4 / 16 ( 25 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 283 / 84,580 ( < 1 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 889 / 12,676 ( 7 % )    ;
; R14/C12 interconnect drivers                ; 1,200 / 20,720 ( 6 % )  ;
; R3 interconnects                            ; 3,676 / 130,992 ( 3 % ) ;
; R6 interconnects                            ; 5,622 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 20 / 360 ( 6 % )        ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 76        ; 0            ; 76        ; 0            ; 0            ; 76        ; 76        ; 0            ; 76        ; 76        ; 0            ; 45           ; 0            ; 0            ; 0            ; 0            ; 45           ; 0            ; 0            ; 0            ; 1            ; 45           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 76           ; 0         ; 76           ; 76           ; 0         ; 0         ; 76           ; 0         ; 0         ; 76           ; 31           ; 76           ; 76           ; 76           ; 76           ; 31           ; 76           ; 76           ; 76           ; 75           ; 31           ; 76           ; 76           ; 76           ; 76           ; 76           ; 76           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_MCCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TRIGGER            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESETn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tempo_flag         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; servo1             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; servo2             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_PIXCLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ext_Clock          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_FVAL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_LVAL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_DATA[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_DATA[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_DATA[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_DATA[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_DATA[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_DATA[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_DATA[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_DATA[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_DATA[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_DATA[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_DATA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CCD_DATA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                           ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                  ; Destination Clock(s)                                                             ; Delay Added in ns ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                  ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                  ; 107.4             ;
; b2v_inst9|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; b2v_inst9|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; 22.9              ;
; CLOCK_50                                                                         ; Ext_Clock                                                                        ; 22.3              ;
; Ext_Clock                                                                        ; Ext_Clock                                                                        ; 16.8              ;
; CLOCK_50                                                                         ; CLOCK_50                                                                         ; 9.4               ;
; CLOCK_50                                                                         ; CLOCK_50,D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                         ; 7.8               ;
; CCD_PIXCLK                                                                       ; CCD_PIXCLK                                                                       ; 7.5               ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                             ; Destination Register                                                                                                     ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------+
; PWM_cycle:b2v_inst10|new_trame_int                                                                          ; PWM_cycle:b2v_inst10|etat.pwm_init_high_s                                                                                ; 7.445             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                             ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 4.291             ;
; D5M_IP:b2v_inst|rClk[0]                                                                                     ; D5M_IP:b2v_inst|rClk[0]                                                                                                  ; 4.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[15]                                                          ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[13]                                                          ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[12]                                                          ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[10]                                                          ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[9]                                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[8]                                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[7]                                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[6]                                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[5]                                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[4]                                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[3]                                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[2]                                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[14]                                                          ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CLK_DIV[11]                                                          ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                          ; 2.146             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[5]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 1.083             ;
; gensync:b2v_inst2|comptX[4]                                                                                 ; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|ram_block1a184~portb_address_reg0 ; 1.050             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[8]                                                                           ; 1.020             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[0]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[7]                                                                           ; 1.016             ;
; gensync:b2v_inst2|comptX[2]                                                                                 ; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|ram_block1a184~portb_address_reg0 ; 1.014             ;
; gensync:b2v_inst2|comptX[3]                                                                                 ; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|ram_block1a184~portb_address_reg0 ; 0.962             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[8]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.942             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[17]                                                             ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.922             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[7]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.888             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[2]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.874             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.874             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[9]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.838             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[6]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.837             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[3]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.812             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[0]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.808             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6]                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.808             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                    ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.764             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|END                                                     ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0010                                                                         ; 0.764             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0010                                                            ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0000                                                                         ; 0.763             ;
; gensync:b2v_inst2|comptX[6]                                                                                 ; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|ram_block1a184~portb_address_reg0 ; 0.737             ;
; gensync:b2v_inst2|comptX[1]                                                                                 ; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|ram_block1a184~portb_address_reg0 ; 0.737             ;
; gensync:b2v_inst2|comptX[5]                                                                                 ; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|ram_block1a184~portb_address_reg0 ; 0.737             ;
; PWM_cycle:b2v_inst10|pwm_number[3]                                                                          ; PWM_cycle:b2v_inst10|pwm_number[0]                                                                                       ; 0.722             ;
; PWM_cycle:b2v_inst10|pwm_number[0]                                                                          ; PWM_cycle:b2v_inst10|pwm_number[1]                                                                                       ; 0.721             ;
; PWM_cycle:b2v_inst10|etat.pwm_low_s                                                                         ; PWM_cycle:b2v_inst10|etat.new_t0                                                                                         ; 0.715             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[4]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.711             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0001                                                            ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0000                                                                         ; 0.698             ;
; PWM_cycle:b2v_inst10|etat.pwm_high_s                                                                        ; PWM_cycle:b2v_inst10|etat.pwm_low_s                                                                                      ; 0.688             ;
; gensync:b2v_inst2|comptX[8]                                                                                 ; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|ram_block1a184~portb_address_reg0 ; 0.661             ;
; PWM_cycle:b2v_inst10|etat.new_t1                                                                            ; PWM_cycle:b2v_inst10|etat.pwm_init_high_s                                                                                ; 0.657             ;
; PWM_cycle:b2v_inst10|etat.pwm_init_high_s                                                                   ; PWM_cycle:b2v_inst10|etat.pwm_high_s                                                                                     ; 0.654             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[3]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[11]                                                                          ; 0.654             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[12]                                                  ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.653             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[14]                                                  ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.651             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[2]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[10]                                                                          ; 0.651             ;
; PWM_cycle:b2v_inst10|etat.new_t0                                                                            ; PWM_cycle:b2v_inst10|etat.new_t1                                                                                         ; 0.644             ;
; gensync:b2v_inst2|comptX[9]                                                                                 ; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|ram_block1a184~portb_address_reg0 ; 0.641             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[16]                                                  ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.620             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[9]                                                   ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.615             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[7]                                                   ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.613             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[4]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mI2C_DATA[12]                                                                          ; 0.613             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[16]                                                             ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.609             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[1]                                                              ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.609             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.597             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[13]                                                  ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.596             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[19]                                                  ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.582             ;
; gensync:b2v_inst2|comptX[7]                                                                                 ; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|ram_block1a184~portb_address_reg0 ; 0.572             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[20]                                                             ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.560             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK4                                                    ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK4                                                                 ; 0.553             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[8]                                                   ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.544             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[11]                                                             ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.536             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[24]                                                             ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.531             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[14]                                                             ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.530             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[23]                                                             ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.530             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[22]                                                             ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.516             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2]                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK4                                                                 ; 0.496             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK4                                                                 ; 0.496             ;
; gensync:b2v_inst2|comptX[0]                                                                                 ; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|ram_block1a184~portb_address_reg0 ; 0.488             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[10]                                                       ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[3]                                                                     ; 0.486             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[9]                                                        ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[3]                                                                     ; 0.486             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[8]                                                        ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[3]                                                                     ; 0.486             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[13]                                                       ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[3]                                                                     ; 0.486             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[7]                                                        ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[3]                                                                     ; 0.486             ;
; SW[0]                                                                                                       ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|senosr_exposure[3]                                                                     ; 0.486             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK1                                                    ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0010                                                                         ; 0.483             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[18]                                                             ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.479             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD[17]                                                  ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.475             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|ACK3                                                    ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|mSetup_ST.0010                                                                         ; 0.472             ;
; PWM_cycle:b2v_inst10|count_pwm[7]                                                                           ; PWM_cycle:b2v_inst10|pwm_number[3]                                                                                       ; 0.466             ;
; PWM_cycle:b2v_inst10|count_pwm[4]                                                                           ; PWM_cycle:b2v_inst10|pwm_number[3]                                                                                       ; 0.464             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[12]                                                             ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.462             ;
; dpram_512x512:b2v_inst1|altsyncram:altsyncram_component|altsyncram_c2q1:auto_generated|out_address_reg_b[4] ; image_process:b2v_inst3|gi[4]                                                                                            ; 0.462             ;
; PWM_cycle:b2v_inst10|pwm_number[2]                                                                          ; PWM_cycle:b2v_inst10|pwm_number[3]                                                                                       ; 0.461             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.458             ;
; PWM_cycle:b2v_inst10|count_pwm[6]                                                                           ; PWM_cycle:b2v_inst10|pwm_number[3]                                                                                       ; 0.447             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]                                           ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                  ; 0.447             ;
; image_process:b2v_inst3|gi[6]                                                                               ; image_process:b2v_inst3|r_out[6]                                                                                         ; 0.436             ;
; image_process:b2v_inst3|gi[0]                                                                               ; image_process:b2v_inst3|g_out[0]                                                                                         ; 0.431             ;
; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_1[6]                                                                      ; D5M_IP:b2v_inst|RAW2RGB:u4|mCCD_G[12]                                                                                    ; 0.428             ;
; PWM_cycle:b2v_inst10|pwm_number[1]                                                                          ; PWM_cycle:b2v_inst10|pwm_number[1]                                                                                       ; 0.427             ;
; D5M_IP:b2v_inst|I2C_CCD_Config:u8|combo_cnt[19]                                                             ; D5M_IP:b2v_inst|I2C_CCD_Config:u8|LUT_INDEX[1]                                                                           ; 0.426             ;
; D5M_IP:b2v_inst|Reset_Delay:u2|oRST_1                                                                       ; D5M_IP:b2v_inst|RAW2RGB:u4|mDATAd_0[2]                                                                                   ; 0.420             ;
; PWM_cycle:b2v_inst10|count_pwm[3]                                                                           ; PWM_cycle:b2v_inst10|pwm_number[3]                                                                                       ; 0.416             ;
+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "CAMERA_IP_512x512"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): altpll0:b2v_inst9|altpll:altpll_component|altpll0_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 323 fanout uses global clock CLKCTRL_G6
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): CCD_PIXCLK~inputCLKENA0 with 124 fanout uses global clock CLKCTRL_G5
    Info (11162): CLOCK_50~inputCLKENA0 with 116 fanout uses global clock CLKCTRL_G7
    Info (11162): Ext_Clock~inputCLKENA0 with 18 fanout uses global clock CLKCTRL_G4
        Warning (179010): Source I/O is not placed onto a dedicated REFCLK input pin
            Info (179012): Refclk input I/O pad Ext_Clock is placed onto PIN_AG18
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (12618): 1 input pin(s) will use non-dedicated clock routing -- review the clock promotion messages above for details
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CAMERA_IP_512x512.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: b2v_inst9|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: b2v_inst9|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: b2v_inst9|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:18
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X33_Y23 to location X44_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 6.33 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:31
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin I2C_SCLK has a permanently enabled output enable
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 1828 megabytes
    Info: Processing ended: Thu Oct 26 09:21:51 2017
    Info: Elapsed time: 00:02:30
    Info: Total CPU time (on all processors): 00:03:14


