Fitter report for ALU_EXT
Sun Sep 28 14:36:12 2025
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. Dual Purpose and Dedicated Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Fitter Messages
 29. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Failed - Sun Sep 28 14:36:12 2025          ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; ALU_EXT                                    ;
; Top-level Entity Name              ; ALU_EXT                                    ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6E22C7                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 2,188 / 6,272 ( 35 % )                     ;
;     Total combinational functions  ; 2,188 / 6,272 ( 35 % )                     ;
;     Dedicated logic registers      ; 32 / 6,272 ( < 1 % )                       ;
; Total registers                    ; 32                                         ;
; Total pins                         ; 103 / 92 ( 112 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 9 / 30 ( 30 % )                            ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C7                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; dst_EX_DM[0]  ; Missing drive strength ;
; dst_EX_DM[1]  ; Missing drive strength ;
; dst_EX_DM[2]  ; Missing drive strength ;
; dst_EX_DM[3]  ; Missing drive strength ;
; dst_EX_DM[4]  ; Missing drive strength ;
; dst_EX_DM[5]  ; Missing drive strength ;
; dst_EX_DM[6]  ; Missing drive strength ;
; dst_EX_DM[7]  ; Missing drive strength ;
; dst_EX_DM[8]  ; Missing drive strength ;
; dst_EX_DM[9]  ; Missing drive strength ;
; dst_EX_DM[10] ; Missing drive strength ;
; dst_EX_DM[11] ; Missing drive strength ;
; dst_EX_DM[12] ; Missing drive strength ;
; dst_EX_DM[13] ; Missing drive strength ;
; dst_EX_DM[14] ; Missing drive strength ;
; dst_EX_DM[15] ; Missing drive strength ;
; dst_EX_DM[16] ; Missing drive strength ;
; dst_EX_DM[17] ; Missing drive strength ;
; dst_EX_DM[18] ; Missing drive strength ;
; dst_EX_DM[19] ; Missing drive strength ;
; dst_EX_DM[20] ; Missing drive strength ;
; dst_EX_DM[21] ; Missing drive strength ;
; dst_EX_DM[22] ; Missing drive strength ;
; dst_EX_DM[23] ; Missing drive strength ;
; dst_EX_DM[24] ; Missing drive strength ;
; dst_EX_DM[25] ; Missing drive strength ;
; dst_EX_DM[26] ; Missing drive strength ;
; dst_EX_DM[27] ; Missing drive strength ;
; dst_EX_DM[28] ; Missing drive strength ;
; dst_EX_DM[29] ; Missing drive strength ;
; dst_EX_DM[30] ; Missing drive strength ;
; dst_EX_DM[31] ; Missing drive strength ;
; ov            ; Missing drive strength ;
; zr            ; Missing drive strength ;
; neg           ; Missing drive strength ;
+---------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2447 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2447 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2437    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,188 / 6,272 ( 35 % ) ;
;     -- Combinational with no register       ; 2156                   ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 32                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1089                   ;
;     -- 3 input functions                    ; 832                    ;
;     -- <=2 input functions                  ; 267                    ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1831                   ;
;     -- arithmetic mode                      ; 357                    ;
;                                             ;                        ;
; Total registers*                            ; 32 / 6,684 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 32 / 6,272 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )        ;
;                                             ;                        ;
; Total LABs                                  ; Not available          ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 103 / 92 ( 112 % )     ;
;     -- Clock pins                           ; 0 / 3 ( 0 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 9 / 30 ( 30 % )        ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 1 / 10 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Maximum fan-out                             ; 142                    ;
; Highest non-global fan-out                  ; 142                    ;
; Total fan-out                               ; 7676                   ;
; Average fan-out                             ; 3.14                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                            ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk      ; Unassigned ; --       ; 32                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; func[0]  ; Unassigned ; --       ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; func[1]  ; Unassigned ; --       ; 41                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; func[2]  ; Unassigned ; --       ; 46                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[0]  ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[10] ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[11] ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[12] ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[13] ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[14] ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[15] ; Unassigned ; --       ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[16] ; Unassigned ; --       ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[17] ; Unassigned ; --       ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[18] ; Unassigned ; --       ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[19] ; Unassigned ; --       ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[1]  ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[20] ; Unassigned ; --       ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[21] ; Unassigned ; --       ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[22] ; Unassigned ; --       ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[23] ; Unassigned ; --       ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[24] ; Unassigned ; --       ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[25] ; Unassigned ; --       ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[26] ; Unassigned ; --       ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[27] ; Unassigned ; --       ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[28] ; Unassigned ; --       ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[29] ; Unassigned ; --       ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[2]  ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[30] ; Unassigned ; --       ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[31] ; Unassigned ; --       ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[3]  ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[4]  ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[5]  ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[6]  ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[7]  ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[8]  ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src0[9]  ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[0]  ; Unassigned ; --       ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[10] ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[11] ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[12] ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[13] ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[14] ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[15] ; Unassigned ; --       ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[16] ; Unassigned ; --       ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[17] ; Unassigned ; --       ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[18] ; Unassigned ; --       ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[19] ; Unassigned ; --       ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[1]  ; Unassigned ; --       ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[20] ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[21] ; Unassigned ; --       ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[22] ; Unassigned ; --       ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[23] ; Unassigned ; --       ; 74                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[24] ; Unassigned ; --       ; 43                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[25] ; Unassigned ; --       ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[26] ; Unassigned ; --       ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[27] ; Unassigned ; --       ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[28] ; Unassigned ; --       ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[29] ; Unassigned ; --       ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[2]  ; Unassigned ; --       ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[30] ; Unassigned ; --       ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[31] ; Unassigned ; --       ; 126                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[3]  ; Unassigned ; --       ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[4]  ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[5]  ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[6]  ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[7]  ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[8]  ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; src1[9]  ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; dst_EX_DM[0]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[10] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[11] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[12] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[13] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[14] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[15] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[16] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[17] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[18] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[19] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[1]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[20] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[21] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[22] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[23] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[24] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[25] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[26] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[27] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[28] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[29] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[2]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[30] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[31] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[3]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[4]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[5]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[6]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[7]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[8]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dst_EX_DM[9]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; neg           ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ov            ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zr            ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; 9        ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; 14       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; 21       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; 92       ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; 94       ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; 96       ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 11 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 8 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 11 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 14 ( 0 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 13 ( 0 % ) ; 3.3V          ; --           ;
; 6        ; 0 / 10 ( 0 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 13 ( 0 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 12 ( 0 % ) ; 3.3V          ; --           ;
; Unknown  ; 108            ; --            ;              ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; 13       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 102      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                             ;
+------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                  ; Library Name ;
+------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------+--------------+
; |ALU_EXT                           ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 9            ; 1       ; 4         ; 103  ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ALU_EXT                                                             ;              ;
;    |FP_adder:ifadd|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ALU_EXT|FP_adder:ifadd                                              ;              ;
;       |left_shifter:lsht|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ALU_EXT|FP_adder:ifadd|left_shifter:lsht                            ;              ;
;       |right_shifter:rsht|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ALU_EXT|FP_adder:ifadd|right_shifter:rsht                           ;              ;
;    |FP_mul:ifmul|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ALU_EXT|FP_mul:ifmul                                                ;              ;
;       |lpm_mult:Mult0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ALU_EXT|FP_mul:ifmul|lpm_mult:Mult0                                 ;              ;
;          |mult_bdt:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ALU_EXT|FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated         ;              ;
;    |float_to_signed_int:iftoi|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ALU_EXT|float_to_signed_int:iftoi                                   ;              ;
;    |int_mul_16by16:iimul|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ALU_EXT|int_mul_16by16:iimul                                        ;              ;
;       |lpm_mult:Mult0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ALU_EXT|int_mul_16by16:iimul|lpm_mult:Mult0                         ;              ;
;          |mult_76t:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ALU_EXT|int_mul_16by16:iimul|lpm_mult:Mult0|mult_76t:auto_generated ;              ;
;    |signed_int_to_float:iitof|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ALU_EXT|signed_int_to_float:iitof                                   ;              ;
+------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; dst_EX_DM[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dst_EX_DM[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ov            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zr            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; neg           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; func[2]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; func[1]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; func[0]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[31]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[31]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[23]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[27]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[26]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[24]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[25]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[29]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[28]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[30]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[23]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[0]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[1]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[2]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[3]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[4]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[5]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[6]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[7]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[8]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[9]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[10]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[11]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[12]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[13]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[14]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[15]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[16]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[17]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[18]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[19]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[20]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[21]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[22]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[28]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[29]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[30]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[26]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[25]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[24]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src0[27]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[1]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[3]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[2]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[0]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[4]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[7]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[5]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[6]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[8]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[11]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[10]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[9]       ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[13]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[12]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[15]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[14]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[17]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[16]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[19]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[18]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[22]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[21]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; src1[20]      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; clk           ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; func[2]             ;                   ;         ;
; func[1]             ;                   ;         ;
; func[0]             ;                   ;         ;
; src0[31]            ;                   ;         ;
; src1[31]            ;                   ;         ;
; src1[23]            ;                   ;         ;
; src1[27]            ;                   ;         ;
; src1[26]            ;                   ;         ;
; src1[24]            ;                   ;         ;
; src1[25]            ;                   ;         ;
; src1[29]            ;                   ;         ;
; src1[28]            ;                   ;         ;
; src1[30]            ;                   ;         ;
; src0[23]            ;                   ;         ;
; src0[0]             ;                   ;         ;
; src0[1]             ;                   ;         ;
; src0[2]             ;                   ;         ;
; src0[3]             ;                   ;         ;
; src0[4]             ;                   ;         ;
; src0[5]             ;                   ;         ;
; src0[6]             ;                   ;         ;
; src0[7]             ;                   ;         ;
; src0[8]             ;                   ;         ;
; src0[9]             ;                   ;         ;
; src0[10]            ;                   ;         ;
; src0[11]            ;                   ;         ;
; src0[12]            ;                   ;         ;
; src0[13]            ;                   ;         ;
; src0[14]            ;                   ;         ;
; src0[15]            ;                   ;         ;
; src0[16]            ;                   ;         ;
; src0[17]            ;                   ;         ;
; src0[18]            ;                   ;         ;
; src0[19]            ;                   ;         ;
; src0[20]            ;                   ;         ;
; src0[21]            ;                   ;         ;
; src0[22]            ;                   ;         ;
; src0[28]            ;                   ;         ;
; src0[29]            ;                   ;         ;
; src0[30]            ;                   ;         ;
; src0[26]            ;                   ;         ;
; src0[25]            ;                   ;         ;
; src0[24]            ;                   ;         ;
; src0[27]            ;                   ;         ;
; src1[1]             ;                   ;         ;
; src1[3]             ;                   ;         ;
; src1[2]             ;                   ;         ;
; src1[0]             ;                   ;         ;
; src1[4]             ;                   ;         ;
; src1[7]             ;                   ;         ;
; src1[5]             ;                   ;         ;
; src1[6]             ;                   ;         ;
; src1[8]             ;                   ;         ;
; src1[11]            ;                   ;         ;
; src1[10]            ;                   ;         ;
; src1[9]             ;                   ;         ;
; src1[13]            ;                   ;         ;
; src1[12]            ;                   ;         ;
; src1[15]            ;                   ;         ;
; src1[14]            ;                   ;         ;
; src1[17]            ;                   ;         ;
; src1[16]            ;                   ;         ;
; src1[19]            ;                   ;         ;
; src1[18]            ;                   ;         ;
; src1[22]            ;                   ;         ;
; src1[21]            ;                   ;         ;
; src1[20]            ;                   ;         ;
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                    ;
+------+------------+---------+-------+--------+----------------------+------------------+---------------------------+
; Name ; Location   ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+------------+---------+-------+--------+----------------------+------------------+---------------------------+
; clk  ; Unassigned ; 32      ; Clock ; yes    ; Global Clock         ; Not Available    ; --                        ;
+------+------------+---------+-------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                              ;
+------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location   ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; Unassigned ; 32      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
+------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                        ;
+--------------------------------------------------------------+---------+
; Name                                                         ; Fan-Out ;
+--------------------------------------------------------------+---------+
; FP_adder:ifadd|Add0~0                                        ; 142     ;
; src1[31]~input                                               ; 126     ;
; FP_adder:ifadd|shamt~0                                       ; 83      ;
; src1[23]~input                                               ; 74      ;
; FP_mul:ifmul|WideOr8~6                                       ; 62      ;
; FP_mul:ifmul|WideOr7~3                                       ; 62      ;
; comb~0                                                       ; 53      ;
; FP_adder:ifadd|A2c~24                                        ; 50      ;
; FP_adder:ifadd|A2c~19                                        ; 50      ;
; FP_mul:ifmul|WideOr6                                         ; 47      ;
; func[2]~input                                                ; 46      ;
; float_to_signed_int:iftoi|LessThan0~1                        ; 44      ;
; src1[24]~input                                               ; 43      ;
; func[1]~input                                                ; 41      ;
; FP_mul:ifmul|WideOr4                                         ; 41      ;
; signed_int_to_float:iitof|WideOr4~4                          ; 40      ;
; signed_int_to_float:iitof|WideOr3~5                          ; 40      ;
; FP_mul:ifmul|WideOr5                                         ; 38      ;
; float_to_signed_int:iftoi|Add0~0                             ; 37      ;
; FP_adder:ifadd|out~6                                         ; 35      ;
; OUT[6]~67                                                    ; 33      ;
; FP_adder:ifadd|comb~3                                        ; 32      ;
; FP_adder:ifadd|comb~2                                        ; 32      ;
; signed_int_to_float:iitof|WideOr2~5                          ; 32      ;
; FP_mul:ifmul|Add2~4                                          ; 30      ;
; FP_adder:ifadd|comb~4                                        ; 28      ;
; FP_mul:ifmul|Add2~6                                          ; 28      ;
; FP_adder:ifadd|Add2~0                                        ; 28      ;
; FP_adder:ifadd|shft_sum[24]~1                                ; 27      ;
; float_to_signed_int:iftoi|Add0~2                             ; 27      ;
; FP_adder:ifadd|internal_ofl~0                                ; 26      ;
; float_to_signed_int:iftoi|Add1~6                             ; 26      ;
; OUT[2]~80                                                    ; 25      ;
; FP_mul:ifmul|Add2~2                                          ; 25      ;
; float_to_signed_int:iftoi|Add1~2                             ; 25      ;
; FP_mul:ifmul|NaN~1                                           ; 24      ;
; FP_adder:ifadd|Add2~2                                        ; 24      ;
; FP_mul:ifmul|DENORMALIZED~1                                  ; 23      ;
; float_to_signed_int:iftoi|Add1~4                             ; 23      ;
; FP_adder:ifadd|Add2~4                                        ; 23      ;
; func[0]~input                                                ; 22      ;
; OUT[6]~69                                                    ; 22      ;
; OUT[6]~68                                                    ; 22      ;
; OUT[6]~134                                                   ; 21      ;
; signed_int_to_float:iitof|WideOr1                            ; 20      ;
; FP_mul:ifmul|Add5~16                                         ; 19      ;
; signed_int_to_float:iitof|Equal0~10                          ; 19      ;
; FP_adder:ifadd|shamt[4]~4                                    ; 19      ;
; src1[22]~input                                               ; 18      ;
; signed_int_to_float:iitof|WideOr0                            ; 18      ;
; FP_mul:ifmul|Add2~8                                          ; 18      ;
; FP_adder:ifadd|norm_man~1                                    ; 17      ;
; FP_adder:ifadd|left_shifter:lsht|Out[11]~12                  ; 17      ;
; float_to_signed_int:iftoi|Add0~4                             ; 17      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~58  ; 17      ;
; src1[1]~input                                                ; 16      ;
; OUT[6]~74                                                    ; 16      ;
; src1[21]~input                                               ; 15      ;
; src1[15]~input                                               ; 15      ;
; src1[0]~input                                                ; 15      ;
; src1[2]~input                                                ; 15      ;
; src1[3]~input                                                ; 15      ;
; float_to_signed_int:iftoi|ShiftRight0~0                      ; 15      ;
; FP_adder:ifadd|right_shifter:rsht|Out[2]~26                  ; 15      ;
; float_to_signed_int:iftoi|Add1~8                             ; 15      ;
; src1[20]~input                                               ; 14      ;
; src1[14]~input                                               ; 14      ;
; src1[12]~input                                               ; 14      ;
; src1[13]~input                                               ; 14      ;
; src1[9]~input                                                ; 14      ;
; src1[10]~input                                               ; 14      ;
; src1[11]~input                                               ; 14      ;
; src1[8]~input                                                ; 14      ;
; src1[6]~input                                                ; 14      ;
; src1[5]~input                                                ; 14      ;
; src1[7]~input                                                ; 14      ;
; src1[4]~input                                                ; 14      ;
; float_to_signed_int:iftoi|abs_int[14]~48                     ; 14      ;
; float_to_signed_int:iftoi|abs_int[27]~9                      ; 14      ;
; OUT[10]~59                                                   ; 14      ;
; FP_adder:ifadd|WideNor5                                      ; 14      ;
; FP_adder:ifadd|WideOr0~0                                     ; 14      ;
; FP_adder:ifadd|Add2~6                                        ; 14      ;
; src1[18]~input                                               ; 13      ;
; src1[19]~input                                               ; 13      ;
; src1[16]~input                                               ; 13      ;
; src1[17]~input                                               ; 13      ;
; src1[30]~input                                               ; 13      ;
; src1[28]~input                                               ; 13      ;
; src1[29]~input                                               ; 13      ;
; OUT[6]~126                                                   ; 13      ;
; OUT[6]~118                                                   ; 13      ;
; FP_adder:ifadd|right_shifter:rsht|Out[16]~24                 ; 13      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~50  ; 13      ;
; src1[25]~input                                               ; 12      ;
; src1[26]~input                                               ; 12      ;
; src1[27]~input                                               ; 12      ;
; FP_adder:ifadd|norm_exp~0                                    ; 12      ;
; OUT[10]~65                                                   ; 12      ;
; float_to_signed_int:iftoi|LessThan2~0                        ; 12      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~20  ; 12      ;
; FP_adder:ifadd|Add2~8                                        ; 12      ;
; src0[23]~input                                               ; 11      ;
; FP_adder:ifadd|comb~1                                        ; 11      ;
; FP_mul:ifmul|Add2~10                                         ; 11      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~52  ; 11      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~48  ; 11      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~38  ; 11      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~36  ; 11      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~32  ; 11      ;
; src0[15]~input                                               ; 10      ;
; OUT[10]~210                                                  ; 10      ;
; float_to_signed_int:iftoi|abs_int[7]~24                      ; 10      ;
; FP_adder:ifadd|NaN~0                                         ; 10      ;
; FP_adder:ifadd|WideNor5~10                                   ; 10      ;
; signed_int_to_float:iitof|Add0~53                            ; 10      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~56  ; 10      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~54  ; 10      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~44  ; 10      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~30  ; 10      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~24  ; 10      ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~18  ; 10      ;
; src0[14]~input                                               ; 9       ;
; src0[13]~input                                               ; 9       ;
; src0[12]~input                                               ; 9       ;
; src0[11]~input                                               ; 9       ;
; src0[10]~input                                               ; 9       ;
; src0[9]~input                                                ; 9       ;
; src0[8]~input                                                ; 9       ;
; src0[7]~input                                                ; 9       ;
; src0[6]~input                                                ; 9       ;
; src0[5]~input                                                ; 9       ;
; src0[4]~input                                                ; 9       ;
; src0[3]~input                                                ; 9       ;
; src0[2]~input                                                ; 9       ;
; src0[1]~input                                                ; 9       ;
; src0[0]~input                                                ; 9       ;
; OUT[19]~334                                                  ; 9       ;
; OUT[16]~173                                                  ; 9       ;
; OUT[6]~133                                                   ; 9       ;
; signed_int_to_float:iitof|WideNor0~0                         ; 9       ;
; FP_adder:ifadd|exp_inc~10                                    ; 9       ;
; signed_int_to_float:iitof|Add0~51                            ; 9       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~46  ; 9       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~42  ; 9       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~28  ; 9       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~26  ; 9       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~16  ; 9       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~14  ; 9       ;
; src0[27]~input                                               ; 8       ;
; src0[24]~input                                               ; 8       ;
; src0[25]~input                                               ; 8       ;
; src0[26]~input                                               ; 8       ;
; src0[22]~input                                               ; 8       ;
; src0[21]~input                                               ; 8       ;
; src0[20]~input                                               ; 8       ;
; src0[19]~input                                               ; 8       ;
; src0[18]~input                                               ; 8       ;
; src0[17]~input                                               ; 8       ;
; src0[16]~input                                               ; 8       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg4[1]~9              ; 8       ;
; OUT[27]~417                                                  ; 8       ;
; OUT[27]~416                                                  ; 8       ;
; OUT[27]~415                                                  ; 8       ;
; OUT[27]~414                                                  ; 8       ;
; FP_adder:ifadd|comb~5                                        ; 8       ;
; OUT[27]~75                                                   ; 8       ;
; OUT[27]~73                                                   ; 8       ;
; float_to_signed_int:iftoi|abs_int[7]~63                      ; 8       ;
; OUT[27]~66                                                   ; 8       ;
; FP_adder:ifadd|Add8~3                                        ; 8       ;
; FP_adder:ifadd|sum_man[0]~23                                 ; 8       ;
; FP_adder:ifadd|sum_man[1]~22                                 ; 8       ;
; FP_adder:ifadd|sum_man[12]~14                                ; 8       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg2[21]~0            ; 8       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg1[22]~1            ; 8       ;
; FP_adder:ifadd|common_E[4]~7                                 ; 8       ;
; signed_int_to_float:iitof|Add0~45                            ; 8       ;
; signed_int_to_float:iitof|Add0~29                            ; 8       ;
; signed_int_to_float:iitof|Add0~23                            ; 8       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~40  ; 8       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~34  ; 8       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~22  ; 8       ;
; src0[30]~input                                               ; 7       ;
; src0[29]~input                                               ; 7       ;
; src0[28]~input                                               ; 7       ;
; OUT[22]~343                                                  ; 7       ;
; OUT[10]~224                                                  ; 7       ;
; signed_int_to_float:iitof|WideNor0                           ; 7       ;
; signed_int_to_float:iitof|WideNor8~0                         ; 7       ;
; float_to_signed_int:iftoi|LessThan1~0                        ; 7       ;
; float_to_signed_int:iftoi|abs_int[17]~26                     ; 7       ;
; float_to_signed_int:iftoi|abs_int[17]~25                     ; 7       ;
; FP_adder:ifadd|NaN                                           ; 7       ;
; FP_adder:ifadd|sum_shft2[4]~1                                ; 7       ;
; FP_adder:ifadd|sum_man[3]~18                                 ; 7       ;
; FP_adder:ifadd|sum_man[9]~17                                 ; 7       ;
; FP_adder:ifadd|sum_man[15]~11                                ; 7       ;
; FP_adder:ifadd|sum_man[6]~4                                  ; 7       ;
; FP_adder:ifadd|sum_man[23]~3                                 ; 7       ;
; FP_adder:ifadd|right_shifter:rsht|Out[4]~23                  ; 7       ;
; FP_adder:ifadd|comb~0                                        ; 7       ;
; signed_int_to_float:iitof|Add0~59                            ; 7       ;
; signed_int_to_float:iitof|Add0~49                            ; 7       ;
; signed_int_to_float:iitof|Add0~47                            ; 7       ;
; signed_int_to_float:iitof|Add0~43                            ; 7       ;
; signed_int_to_float:iitof|Add0~39                            ; 7       ;
; signed_int_to_float:iitof|Add0~27                            ; 7       ;
; signed_int_to_float:iitof|Add0~5                             ; 7       ;
; signed_int_to_float:iitof|Add0~3                             ; 7       ;
; signed_int_to_float:iitof|Add0~1                             ; 7       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~12  ; 7       ;
; FP_adder:ifadd|left_shifter:lsht|Out[11]~49                  ; 6       ;
; OUT[10]~426                                                  ; 6       ;
; FP_adder:ifadd|out~10                                        ; 6       ;
; OUT[10]~217                                                  ; 6       ;
; OUT[10]~216                                                  ; 6       ;
; FP_adder:ifadd|left_shifter:lsht|Out[19]~17                  ; 6       ;
; FP_mul:ifmul|ShiftRight0~29                                  ; 6       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[2]~7              ; 6       ;
; signed_int_to_float:iitof|WideNor4~0                         ; 6       ;
; float_to_signed_int:iftoi|abs_int[7]~65                      ; 6       ;
; float_to_signed_int:iftoi|abs_int[7]~64                      ; 6       ;
; float_to_signed_int:iftoi|ShiftRight0~1                      ; 6       ;
; float_to_signed_int:iftoi|ShiftLeft0~62                      ; 6       ;
; float_to_signed_int:iftoi|ShiftLeft0~34                      ; 6       ;
; FP_adder:ifadd|pos_ifnt~2                                    ; 6       ;
; FP_adder:ifadd|sum_shft2[3]~2                                ; 6       ;
; FP_adder:ifadd|sum_man[2]~19                                 ; 6       ;
; FP_adder:ifadd|sum_man[8]~16                                 ; 6       ;
; FP_adder:ifadd|sum_man[11]~13                                ; 6       ;
; FP_adder:ifadd|WideNor18~0                                   ; 6       ;
; FP_adder:ifadd|sum_man[18]~8                                 ; 6       ;
; FP_adder:ifadd|sum_man[17]~7                                 ; 6       ;
; FP_adder:ifadd|sum_man[22]~0                                 ; 6       ;
; FP_adder:ifadd|right_shifter:rsht|Out[4]~32                  ; 6       ;
; FP_adder:ifadd|WideNor31                                     ; 6       ;
; FP_adder:ifadd|common_E[3]~4                                 ; 6       ;
; signed_int_to_float:iitof|Equal0~7                           ; 6       ;
; signed_int_to_float:iitof|Add0~61                            ; 6       ;
; signed_int_to_float:iitof|Add0~57                            ; 6       ;
; signed_int_to_float:iitof|Add0~55                            ; 6       ;
; signed_int_to_float:iitof|Add0~33                            ; 6       ;
; signed_int_to_float:iitof|Add0~25                            ; 6       ;
; signed_int_to_float:iitof|Add0~19                            ; 6       ;
; signed_int_to_float:iitof|Add0~7                             ; 6       ;
; OUT[6]~419                                                   ; 5       ;
; OUT[10]~338                                                  ; 5       ;
; OUT[19]~336                                                  ; 5       ;
; OUT[16]~168                                                  ; 5       ;
; OUT[16]~164                                                  ; 5       ;
; FP_mul:ifmul|ShiftRight0~37                                  ; 5       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[5]~0              ; 5       ;
; OUT[6]~122                                                   ; 5       ;
; FP_mul:ifmul|ShiftRight0~10                                  ; 5       ;
; OUT[6]~119                                                   ; 5       ;
; float_to_signed_int:iftoi|abs_int[24]~10                     ; 5       ;
; FP_mul:ifmul|LessThan0~5                                     ; 5       ;
; FP_mul:ifmul|WideNor24~0                                     ; 5       ;
; FP_mul:ifmul|WideNor18~0                                     ; 5       ;
; FP_mul:ifmul|WideNor15~0                                     ; 5       ;
; FP_mul:ifmul|WideNor9~0                                      ; 5       ;
; FP_adder:ifadd|neg_ifnt                                      ; 5       ;
; FP_adder:ifadd|sum_man[5]~21                                 ; 5       ;
; FP_adder:ifadd|sum_man[4]~20                                 ; 5       ;
; FP_adder:ifadd|WideNor24~0                                   ; 5       ;
; FP_adder:ifadd|WideNor21~0                                   ; 5       ;
; FP_adder:ifadd|sum_man[14]~10                                ; 5       ;
; FP_adder:ifadd|sum_man[16]~6                                 ; 5       ;
; FP_adder:ifadd|WideNor12~0                                   ; 5       ;
; FP_adder:ifadd|sum_man[20]~1                                 ; 5       ;
; FP_adder:ifadd|B2c[24]~76                                    ; 5       ;
; FP_adder:ifadd|A2c[24]~91                                    ; 5       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[18]~29           ; 5       ;
; FP_adder:ifadd|right_shifter:rsht|Out[20]~22                 ; 5       ;
; FP_adder:ifadd|shamt[1]~2                                    ; 5       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg4[23]~2            ; 5       ;
; FP_adder:ifadd|shamt~1                                       ; 5       ;
; signed_int_to_float:iitof|Add0~41                            ; 5       ;
; signed_int_to_float:iitof|Add0~37                            ; 5       ;
; signed_int_to_float:iitof|Add0~35                            ; 5       ;
; signed_int_to_float:iitof|Add0~31                            ; 5       ;
; signed_int_to_float:iitof|Add0~21                            ; 5       ;
; signed_int_to_float:iitof|Add0~17                            ; 5       ;
; signed_int_to_float:iitof|Add0~13                            ; 5       ;
; signed_int_to_float:iitof|Add0~11                            ; 5       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|w385w[0] ; 5       ;
; FP_mul:ifmul|Add10~14                                        ; 5       ;
; FP_mul:ifmul|Add10~12                                        ; 5       ;
; FP_mul:ifmul|Add10~10                                        ; 5       ;
; FP_adder:ifadd|pre_sum[24]~48                                ; 5       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[16]~45           ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[17]~44           ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[19]~43           ; 4       ;
; FP_adder:ifadd|left_shifter:lsht|Out[21]~37                  ; 4       ;
; OUT[3]~253                                                   ; 4       ;
; OUT[3]~252                                                   ; 4       ;
; OUT[10]~222                                                  ; 4       ;
; OUT[16]~169                                                  ; 4       ;
; OUT[16]~165                                                  ; 4       ;
; FP_mul:ifmul|ShiftRight0~16                                  ; 4       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[3]~1              ; 4       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[3]~0              ; 4       ;
; OUT[6]~123                                                   ; 4       ;
; FP_mul:ifmul|ShiftRight0~14                                  ; 4       ;
; FP_mul:ifmul|ShiftRight0~3                                   ; 4       ;
; float_to_signed_int:iftoi|abs_int[1]~87                      ; 4       ;
; float_to_signed_int:iftoi|abs_int[3]~79                      ; 4       ;
; float_to_signed_int:iftoi|abs_int[3]~78                      ; 4       ;
; float_to_signed_int:iftoi|abs_int[28]~52                     ; 4       ;
; float_to_signed_int:iftoi|abs_int[29]~49                     ; 4       ;
; float_to_signed_int:iftoi|abs_int[30]~44                     ; 4       ;
; float_to_signed_int:iftoi|ShiftRight0~6                      ; 4       ;
; float_to_signed_int:iftoi|ShiftRight0~4                      ; 4       ;
; float_to_signed_int:iftoi|ShiftRight0~3                      ; 4       ;
; float_to_signed_int:iftoi|ShiftLeft0~60                      ; 4       ;
; float_to_signed_int:iftoi|ShiftLeft0~49                      ; 4       ;
; float_to_signed_int:iftoi|abs_int[24]~11                     ; 4       ;
; float_to_signed_int:iftoi|abs_int[27]~6                      ; 4       ;
; float_to_signed_int:iftoi|ShiftLeft0~8                       ; 4       ;
; float_to_signed_int:iftoi|ShiftLeft0~7                       ; 4       ;
; FP_mul:ifmul|WideNor12~0                                     ; 4       ;
; FP_adder:ifadd|WideNor27~0                                   ; 4       ;
; FP_adder:ifadd|sum_man[7]~15                                 ; 4       ;
; FP_adder:ifadd|sum_man[10]~12                                ; 4       ;
; FP_adder:ifadd|sum_man[13]~9                                 ; 4       ;
; FP_adder:ifadd|WideNor15~0                                   ; 4       ;
; FP_adder:ifadd|sum_man[19]~5                                 ; 4       ;
; FP_adder:ifadd|sum_man[21]~2                                 ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|Out[0]~52                  ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|Out[1]~50                  ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|Out[2]~48                  ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|Out[3]~45                  ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|Out[4]~41                  ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|Out[5]~39                  ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|Out[2]~38                  ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|Out[6]~36                  ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|Out[7]~34                  ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg2[20]~1            ; 4       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg1[20]~5            ; 4       ;
; FP_adder:ifadd|common_E[1]~6                                 ; 4       ;
; FP_adder:ifadd|common_E[2]~1                                 ; 4       ;
; FP_adder:ifadd|common_E[0]~0                                 ; 4       ;
; FP_adder:ifadd|Equal2~0                                      ; 4       ;
; FP_adder:ifadd|Equal4~0                                      ; 4       ;
; signed_int_to_float:iitof|Add0~15                            ; 4       ;
; signed_int_to_float:iitof|Add0~9                             ; 4       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|w385w[1] ; 4       ;
; FP_mul:ifmul|Add10~8                                         ; 4       ;
; FP_mul:ifmul|Add10~6                                         ; 4       ;
; FP_mul:ifmul|Add10~4                                         ; 4       ;
; FP_mul:ifmul|Add10~2                                         ; 4       ;
; FP_mul:ifmul|Add10~0                                         ; 4       ;
; src0[31]~input                                               ; 3       ;
; OUT[15]~436                                                  ; 3       ;
; FP_adder:ifadd|left_shifter:lsht|Out[22]~51                  ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[18]~70                 ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[15]~69                 ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[8]~53            ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[9]~52            ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[10]~51           ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[11]~50           ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[13]~48           ; 3       ;
; OUT[6]~376                                                   ; 3       ;
; FP_adder:ifadd|out~12                                        ; 3       ;
; OUT[21]~332                                                  ; 3       ;
; signed_int_to_float:iitof|ShiftLeft0~69                      ; 3       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[4]~9              ; 3       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[5]~7              ; 3       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[10]~31            ; 3       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[14]~29            ; 3       ;
; OUT[16]~179                                                  ; 3       ;
; FP_mul:ifmul|ShiftRight0~39                                  ; 3       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[4]~13             ; 3       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[4]~1              ; 3       ;
; FP_mul:ifmul|ShiftRight0~33                                  ; 3       ;
; FP_mul:ifmul|ShiftRight0~32                                  ; 3       ;
; FP_mul:ifmul|ShiftRight0~31                                  ; 3       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[5]~11             ; 3       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[6]~9              ; 3       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[7]~5              ; 3       ;
; OUT[6]~127                                                   ; 3       ;
; signed_int_to_float:iitof|ShiftLeft0~4                       ; 3       ;
; signed_int_to_float:iitof|WideNor0~1                         ; 3       ;
; signed_int_to_float:iitof|Equal1~4                           ; 3       ;
; signed_int_to_float:iitof|WideNor21~2                        ; 3       ;
; signed_int_to_float:iitof|WideNor19~0                        ; 3       ;
; signed_int_to_float:iitof|Equal1~1                           ; 3       ;
; signed_int_to_float:iitof|WideNor14~0                        ; 3       ;
; signed_int_to_float:iitof|WideNor11~0                        ; 3       ;
; signed_int_to_float:iitof|WideNor7~0                         ; 3       ;
; float_to_signed_int:iftoi|abs_int[1]~92                      ; 3       ;
; float_to_signed_int:iftoi|abs_int[1]~90                      ; 3       ;
; float_to_signed_int:iftoi|ShiftLeft0~80                      ; 3       ;
; float_to_signed_int:iftoi|ShiftLeft0~79                      ; 3       ;
; float_to_signed_int:iftoi|ShiftLeft0~78                      ; 3       ;
; float_to_signed_int:iftoi|ShiftRight0~19                     ; 3       ;
; float_to_signed_int:iftoi|ShiftRight0~16                     ; 3       ;
; float_to_signed_int:iftoi|ShiftRight0~13                     ; 3       ;
; float_to_signed_int:iftoi|ShiftRight0~10                     ; 3       ;
; float_to_signed_int:iftoi|ShiftRight0~2                      ; 3       ;
; float_to_signed_int:iftoi|ShiftLeft0~64                      ; 3       ;
; float_to_signed_int:iftoi|ShiftLeft0~57                      ; 3       ;
; float_to_signed_int:iftoi|ShiftLeft0~50                      ; 3       ;
; float_to_signed_int:iftoi|ShiftLeft0~45                      ; 3       ;
; float_to_signed_int:iftoi|ShiftLeft0~35                      ; 3       ;
; float_to_signed_int:iftoi|ShiftLeft0~29                      ; 3       ;
; FP_mul:ifmul|Equal1~1                                        ; 3       ;
; FP_mul:ifmul|WideNor21~0                                     ; 3       ;
; FP_mul:ifmul|INF~2                                           ; 3       ;
; OUT[31]~62                                                   ; 3       ;
; FP_adder:ifadd|sum_shft2[1]~4                                ; 3       ;
; FP_adder:ifadd|sum_shft2[2]~3                                ; 3       ;
; FP_adder:ifadd|WideOr5~2                                     ; 3       ;
; FP_adder:ifadd|WideNor30                                     ; 3       ;
; FP_adder:ifadd|sum_shft2[0]~0                                ; 3       ;
; FP_adder:ifadd|WideOr9~6                                     ; 3       ;
; FP_adder:ifadd|Equal1~0                                      ; 3       ;
; FP_adder:ifadd|shft_sum[21]~2                                ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[19]~62                 ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[20]~61                 ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[23]~60                 ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[17]~59                 ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[8]~58                  ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[11]~57                 ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[9]~56                  ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[16]~55                 ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[10]~54                 ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[13]~53                 ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[2]~42                  ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[12]~31                 ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[14]~29                 ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[16]~31           ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[17]~30           ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[15]~27           ; 3       ;
; FP_adder:ifadd|right_shifter:rsht|Out[22]~20                 ; 3       ;
; FP_adder:ifadd|WideNor5~9                                    ; 3       ;
; FP_adder:ifadd|WideNor5~8                                    ; 3       ;
; FP_adder:ifadd|common_E[5]~5                                 ; 3       ;
; FP_adder:ifadd|common_E[6]~3                                 ; 3       ;
; FP_adder:ifadd|common_E[7]~2                                 ; 3       ;
; FP_adder:ifadd|neg_ifnt~0                                    ; 3       ;
; FP_mul:ifmul|WideAnd1~1                                      ; 3       ;
; FP_adder:ifadd|WideNor5~7                                    ; 3       ;
; signed_int_to_float:iitof|Add1~10                            ; 3       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|op_1~10  ; 3       ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|w385w[2] ; 3       ;
; FP_mul:ifmul|Add10~16                                        ; 3       ;
; FP_adder:ifadd|pre_sum[23]~46                                ; 3       ;
; FP_adder:ifadd|pre_sum[22]~44                                ; 3       ;
; FP_adder:ifadd|pre_sum[21]~42                                ; 3       ;
; FP_adder:ifadd|pre_sum[20]~40                                ; 3       ;
; FP_adder:ifadd|pre_sum[19]~38                                ; 3       ;
; FP_adder:ifadd|pre_sum[18]~36                                ; 3       ;
; FP_adder:ifadd|pre_sum[17]~34                                ; 3       ;
; FP_adder:ifadd|pre_sum[16]~32                                ; 3       ;
; FP_adder:ifadd|pre_sum[15]~30                                ; 3       ;
; FP_adder:ifadd|pre_sum[14]~28                                ; 3       ;
; FP_adder:ifadd|pre_sum[13]~26                                ; 3       ;
; FP_adder:ifadd|pre_sum[12]~24                                ; 3       ;
; FP_adder:ifadd|pre_sum[11]~22                                ; 3       ;
; FP_adder:ifadd|pre_sum[10]~20                                ; 3       ;
; FP_adder:ifadd|pre_sum[9]~18                                 ; 3       ;
; FP_adder:ifadd|pre_sum[8]~16                                 ; 3       ;
; FP_adder:ifadd|pre_sum[7]~14                                 ; 3       ;
; FP_adder:ifadd|pre_sum[6]~12                                 ; 3       ;
; FP_adder:ifadd|pre_sum[5]~10                                 ; 3       ;
; FP_adder:ifadd|pre_sum[4]~8                                  ; 3       ;
; FP_adder:ifadd|pre_sum[3]~6                                  ; 3       ;
; FP_adder:ifadd|pre_sum[2]~4                                  ; 3       ;
; FP_adder:ifadd|pre_sum[1]~2                                  ; 3       ;
; FP_adder:ifadd|diff_raw[0]~0                                 ; 3       ;
; FP_adder:ifadd|WideOr0~0_wirecell                            ; 2       ;
; FP_adder:ifadd|WideNor5~10_wirecell                          ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~99                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~98                      ; 2       ;
; signed_int_to_float:iitof|WideNor21                          ; 2       ;
; FP_mul:ifmul|WideOr4~4                                       ; 2       ;
; FP_adder:ifadd|A2c[23]~97                                    ; 2       ;
; FP_adder:ifadd|B2c[23]~81                                    ; 2       ;
; FP_adder:ifadd|right_shifter:rsht|Out[23]~73                 ; 2       ;
; FP_adder:ifadd|right_shifter:rsht|Out[12]~72                 ; 2       ;
; FP_adder:ifadd|right_shifter:rsht|Out[14]~71                 ; 2       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[12]~49           ; 2       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[14]~47           ; 2       ;
; FP_adder:ifadd|right_shifter:rsht|shft_stg3[15]~46           ; 2       ;
; OUT[0]~413                                                   ; 2       ;
; OUT[8]~407                                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~135                                  ; 2       ;
; OUT[1]~397                                                   ; 2       ;
; FP_mul:ifmul|MO[1]~42                                        ; 2       ;
; OUT[19]~389                                                  ; 2       ;
; OUT[20]~382                                                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[20]~47                  ; 2       ;
; OUT[22]~372                                                  ; 2       ;
; OUT[22]~369                                                  ; 2       ;
; float_to_signed_int:iftoi|signed_int_val[22]~0               ; 2       ;
; OUT[7]~364                                                   ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[8]~45                   ; 2       ;
; OUT[15]~354                                                  ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~85                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~84                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~83                      ; 2       ;
; FP_mul:ifmul|MO[7]~11                                        ; 2       ;
; FP_mul:ifmul|ShiftLeft0~132                                  ; 2       ;
; FP_adder:ifadd|out~15                                        ; 2       ;
; OUT[21]~344                                                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[22]~44                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg1[20]~3             ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[21]~39                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg1[21]~2             ; 2       ;
; FP_adder:ifadd|out~7                                         ; 2       ;
; OUT[28]~331                                                  ; 2       ;
; OUT[29]~324                                                  ; 2       ;
; OUT[14]                                                      ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[15]~36                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[7]~12             ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[15]~11            ; 2       ;
; FP_mul:ifmul|ShiftLeft0~130                                  ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~78                      ; 2       ;
; OUT[2]                                                       ; 2       ;
; FP_mul:ifmul|ShiftRight0~56                                  ; 2       ;
; OUT[13]                                                      ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[14]~35                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[6]~10             ; 2       ;
; FP_mul:ifmul|ShiftLeft0~129                                  ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~77                      ; 2       ;
; OUT[11]                                                      ; 2       ;
; FP_mul:ifmul|ShiftLeft0~128                                  ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~76                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~75                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~74                      ; 2       ;
; OUT[3]                                                       ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[3]~33                   ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[22]~32                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~53                                  ; 2       ;
; OUT[3]~258                                                   ; 2       ;
; OUT[3]~257                                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~127                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~126                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~125                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~124                                  ; 2       ;
; OUT[3]~256                                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~123                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~122                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~121                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~120                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~119                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~52                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~51                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~50                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~49                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~48                                  ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~73                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~72                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~71                      ; 2       ;
; OUT[12]                                                      ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[12]~31                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[12]~8             ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[13]~30                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[13]~6             ; 2       ;
; FP_mul:ifmul|ShiftLeft0~118                                  ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~67                      ; 2       ;
; OUT[9]                                                       ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[9]~29                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~117                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~46                                  ; 2       ;
; OUT[10]                                                      ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[10]~28                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[11]~27                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[11]~26                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~116                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~45                                  ; 2       ;
; OUT[18]                                                      ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[19]~25                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[19]~37            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg1[19]~1             ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[15]~35            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[11]~5             ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[11]~34            ; 2       ;
; FP_mul:ifmul|ShiftLeft0~115                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~114                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~113                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~112                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~110                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~109                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~108                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~44                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~43                                  ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~66                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~64                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~62                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~61                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~60                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~59                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~58                      ; 2       ;
; OUT[17]                                                      ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[18]~23                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[18]~33            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg1[18]~0             ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[10]~4             ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[11]~30            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[14]~28            ; 2       ;
; FP_mul:ifmul|ShiftLeft0~107                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~106                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~105                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~104                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~103                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~102                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~101                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~42                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~41                                  ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~57                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~56                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~55                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~54                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~53                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~52                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~51                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~50                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~49                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~48                      ; 2       ;
; OUT[16]                                                      ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[16]~21                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[16]~27            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[16]~26            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[8]~3              ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[8]~25             ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[12]~24            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[12]~23            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[17]~19                  ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[17]~22            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[16]~21            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[13]~19            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[14]~18            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[12]~17            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg3[9]~2              ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[9]~16             ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[10]~15            ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[8]~14             ; 2       ;
; FP_mul:ifmul|ShiftLeft0~100                                  ; 2       ;
; FP_mul:ifmul|ShiftLeft0~99                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~98                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~97                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~96                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~95                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~94                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~93                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~92                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~91                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~90                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~89                                   ; 2       ;
; FP_mul:ifmul|ShiftRight0~40                                  ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~47                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~46                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~45                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~44                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~43                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~42                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~41                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~40                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~39                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~38                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~37                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~36                      ; 2       ;
; OUT[4]                                                       ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[4]~16                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~87                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~86                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~85                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~84                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~83                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~82                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~81                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~80                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~78                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~77                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~76                                   ; 2       ;
; FP_mul:ifmul|ShiftRight0~36                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~35                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~34                                  ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~35                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~34                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~33                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~32                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~31                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~30                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~29                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~28                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~27                      ; 2       ;
; OUT[5]                                                       ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[5]~15                   ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[4]~10             ; 2       ;
; FP_mul:ifmul|ShiftLeft0~74                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~73                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~72                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~71                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~70                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~69                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~68                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~67                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~66                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~65                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~64                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~63                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~62                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~61                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~60                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~59                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~58                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~57                                   ; 2       ;
; FP_mul:ifmul|ShiftRight0~30                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~28                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~27                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~26                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~25                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~24                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~23                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~22                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~21                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~20                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~19                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~18                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~17                                  ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~26                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~25                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~24                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~23                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~22                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~21                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~20                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~19                      ; 2       ;
; OUT[6]                                                       ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[6]~14                   ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[5]~8              ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|Out[7]~13                   ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[8]~4              ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[6]~3              ; 2       ;
; FP_adder:ifadd|left_shifter:lsht|shft_stg2[3]~2              ; 2       ;
; FP_mul:ifmul|ShiftLeft0~56                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~54                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~53                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~52                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~51                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~50                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~49                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~48                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~47                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~46                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~45                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~44                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~43                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~42                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~41                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~40                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~39                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~38                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~37                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~36                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~35                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~34                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~33                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~32                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~31                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~30                                   ; 2       ;
; FP_mul:ifmul|ShiftRight0~15                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~13                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~12                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~11                                  ; 2       ;
; FP_mul:ifmul|ShiftRight0~9                                   ; 2       ;
; FP_mul:ifmul|ShiftRight0~8                                   ; 2       ;
; FP_mul:ifmul|ShiftRight0~7                                   ; 2       ;
; FP_mul:ifmul|ShiftRight0~6                                   ; 2       ;
; FP_mul:ifmul|ShiftRight0~5                                   ; 2       ;
; FP_mul:ifmul|ShiftRight0~4                                   ; 2       ;
; FP_mul:ifmul|ShiftRight0~2                                   ; 2       ;
; FP_mul:ifmul|ShiftRight0~1                                   ; 2       ;
; FP_mul:ifmul|ShiftRight0~0                                   ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~16                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~15                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~14                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~13                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~12                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~11                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~10                      ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~9                       ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~8                       ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~7                       ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~6                       ; 2       ;
; signed_int_to_float:iitof|ShiftLeft0~5                       ; 2       ;
; OUT[30]~117                                                  ; 2       ;
; float_to_signed_int:iftoi|abs_int[28]~108                    ; 2       ;
; float_to_signed_int:iftoi|abs_int[29]~106                    ; 2       ;
; float_to_signed_int:iftoi|abs_int[30]~104                    ; 2       ;
; OUT[23]~110                                                  ; 2       ;
; OUT[24]~103                                                  ; 2       ;
; OUT[25]~95                                                   ; 2       ;
; OUT[26]~88                                                   ; 2       ;
; OUT[27]~81                                                   ; 2       ;
; OUT[27]~72                                                   ; 2       ;
; signed_int_to_float:iitof|Equal1~5                           ; 2       ;
; signed_int_to_float:iitof|WideOr3~2                          ; 2       ;
; signed_int_to_float:iitof|WideNor0~2                         ; 2       ;
; signed_int_to_float:iitof|WideOr2~2                          ; 2       ;
; signed_int_to_float:iitof|WideOr4~1                          ; 2       ;
; signed_int_to_float:iitof|WideOr2~0                          ; 2       ;
; signed_int_to_float:iitof|WideNor25~0                        ; 2       ;
; signed_int_to_float:iitof|WideNor22                          ; 2       ;
; signed_int_to_float:iitof|WideNor21~3                        ; 2       ;
; signed_int_to_float:iitof|Equal1~2                           ; 2       ;
; signed_int_to_float:iitof|WideNor13~1                        ; 2       ;
; signed_int_to_float:iitof|WideNor13~0                        ; 2       ;
; signed_int_to_float:iitof|WideOr1~1                          ; 2       ;
; signed_int_to_float:iitof|WideNor10                          ; 2       ;
; float_to_signed_int:iftoi|abs_int[0]                         ; 2       ;
; float_to_signed_int:iftoi|abs_int[1]                         ; 2       ;
; float_to_signed_int:iftoi|abs_int[1]~93                      ; 2       ;
; float_to_signed_int:iftoi|abs_int[2]~85                      ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~57                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[3]~82                      ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~56                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[4]~76                      ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~54                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~53                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[5]~73                      ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~51                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~50                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[6]~70                      ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~48                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~47                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[7]~68                      ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~45                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~44                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[8]~62                      ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~43                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~42                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~41                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[9]~59                      ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~40                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~39                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~38                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[10]~57                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~37                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~36                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~35                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[11]~55                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~34                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~33                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~32                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[12]~53                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~31                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~30                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~29                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[13]~50                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~28                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~27                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~26                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[14]~45                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~25                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~24                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~23                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[15]~43                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~22                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~21                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~20                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[15]~40                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[16]                        ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~18                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~17                     ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~77                      ; 2       ;
; float_to_signed_int:iftoi|abs_int[17]                        ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~15                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~14                     ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~76                      ; 2       ;
; float_to_signed_int:iftoi|abs_int[18]                        ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~12                     ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~11                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[19]                        ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~9                      ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~8                      ; 2       ;
; float_to_signed_int:iftoi|abs_int[20]                        ; 2       ;
; float_to_signed_int:iftoi|ShiftRight0~5                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~72                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~71                      ; 2       ;
; float_to_signed_int:iftoi|abs_int[21]                        ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~69                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~68                      ; 2       ;
; float_to_signed_int:iftoi|abs_int[22]                        ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~66                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~65                      ; 2       ;
; float_to_signed_int:iftoi|abs_int[23]~22                     ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~63                      ; 2       ;
; float_to_signed_int:iftoi|abs_int[23]~19                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[23]~18                     ; 2       ;
; float_to_signed_int:iftoi|abs_int[24]~17                     ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~61                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~59                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~58                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~55                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~54                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~53                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~52                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~51                      ; 2       ;
; float_to_signed_int:iftoi|abs_int[25]~15                     ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~48                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~47                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~46                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~44                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~43                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~42                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~41                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~40                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~39                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~38                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~37                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~36                      ; 2       ;
; float_to_signed_int:iftoi|abs_int[26]~13                     ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~32                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~31                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~30                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~28                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~27                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~26                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~25                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~23                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~22                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~21                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~20                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~19                      ; 2       ;
; float_to_signed_int:iftoi|LessThan0~0                        ; 2       ;
; float_to_signed_int:iftoi|abs_int[27]~7                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~18                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~16                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~15                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~14                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~13                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~12                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~11                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~10                      ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~9                       ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~6                       ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~5                       ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~4                       ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~3                       ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~2                       ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~1                       ; 2       ;
; float_to_signed_int:iftoi|ShiftLeft0~0                       ; 2       ;
; FP_mul:ifmul|ShiftLeft0~28                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~27                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~26                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~25                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~24                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~23                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~22                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~21                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~20                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~19                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~18                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~17                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~16                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~15                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~14                                   ; 2       ;
; FP_mul:ifmul|ShiftLeft0~9                                    ; 2       ;
; FP_mul:ifmul|ShiftLeft0~8                                    ; 2       ;
; FP_mul:ifmul|ShiftLeft0~6                                    ; 2       ;
; FP_mul:ifmul|ShiftLeft0~5                                    ; 2       ;
; FP_mul:ifmul|ShiftLeft0~4                                    ; 2       ;
; FP_mul:ifmul|ShiftLeft0~3                                    ; 2       ;
; FP_mul:ifmul|ShiftLeft0~2                                    ; 2       ;
; FP_mul:ifmul|ShiftLeft0~1                                    ; 2       ;
; FP_mul:ifmul|ShiftLeft0~0                                    ; 2       ;
; FP_mul:ifmul|WideNor28                                       ; 2       ;
; FP_mul:ifmul|WideOr6~1                                       ; 2       ;
; FP_mul:ifmul|WideOr7~0                                       ; 2       ;
; FP_mul:ifmul|WideNor17                                       ; 2       ;
; FP_mul:ifmul|WideOr8~2                                       ; 2       ;
; FP_mul:ifmul|WideOr8~0                                       ; 2       ;
; FP_mul:ifmul|WideOr5~1                                       ; 2       ;
; FP_mul:ifmul|WideNor14                                       ; 2       ;
; FP_mul:ifmul|WideOr4~3                                       ; 2       ;
; FP_mul:ifmul|WideNor28~0                                     ; 2       ;
; FP_mul:ifmul|WideNor22~0                                     ; 2       ;
; FP_mul:ifmul|INF~0                                           ; 2       ;
; FP_adder:ifadd|WideAnd3                                      ; 2       ;
; FP_adder:ifadd|Add8~25                                       ; 2       ;
; FP_adder:ifadd|Add8~22                                       ; 2       ;
; FP_adder:ifadd|Add8~19                                       ; 2       ;
; FP_adder:ifadd|Add8~16                                       ; 2       ;
; FP_adder:ifadd|Add8~13                                       ; 2       ;
; FP_adder:ifadd|Add8~10                                       ; 2       ;
; FP_adder:ifadd|Add8~7                                        ; 2       ;
; FP_adder:ifadd|Add8~4                                        ; 2       ;
; FP_adder:ifadd|WideNor32~1                                   ; 2       ;
; FP_adder:ifadd|WideNor32~0                                   ; 2       ;
; FP_adder:ifadd|WideOr7~1                                     ; 2       ;
; FP_adder:ifadd|WideOr8~1                                     ; 2       ;
; FP_adder:ifadd|WideOr6~0                                     ; 2       ;
; FP_adder:ifadd|WideNor17                                     ; 2       ;
; FP_adder:ifadd|WideNor30~0                                   ; 2       ;
; FP_adder:ifadd|WideOr5~1                                     ; 2       ;
+--------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; --          ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 9           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                     ; Mode                       ; Location   ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; int_mul_16by16:iimul|lpm_mult:Mult0|mult_76t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    int_mul_16by16:iimul|lpm_mult:Mult0|mult_76t:auto_generated|mac_mult1 ;                            ; Unassigned ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|mac_out8             ; Simple Multiplier (9-bit)  ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult7         ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|mac_out6             ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5         ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|mac_out4             ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3         ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|w385w[0]             ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FP_mul:ifmul|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1         ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 1     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 5     ;
; Number of I/O Rules Inapplicable ; 24    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Unchecked    ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Unchecked    ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Unchecked    ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Unchecked    ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Unchecked    ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 1         ; 0            ; 0            ; 1         ; 1         ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 68           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1         ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 102       ; 0            ; 0            ; 102       ; 102       ; 0            ; 0            ; 0            ; 0            ; 67           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 102       ; 0            ; 0            ;
; Total Inapplicable ; 103          ; 103          ; 103          ; 103          ; 103          ; 0         ; 103          ; 103          ; 0         ; 0         ; 103          ; 103          ; 103          ; 103          ; 35           ; 103          ; 103          ; 35           ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 0         ; 103          ; 103          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; dst_EX_DM[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; dst_EX_DM[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; ov                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; zr                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; neg                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; func[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; func[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; func[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src0[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; src1[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE6E22C7 for design "ALU_EXT"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22A7 is compatible
    Info (176445): Device EP4CE10E22C7 is compatible
    Info (176445): Device EP4CE10E22I7 is compatible
    Info (176445): Device EP4CE6E22A7 is compatible
    Info (176445): Device EP4CE6E22I7 is compatible
    Info (176445): Device EP4CE15E22C7 is compatible
    Info (176445): Device EP4CE15E22I7 is compatible
    Info (176445): Device EP4CE22E22A7 is compatible
    Info (176445): Device EP4CE22E22C7 is compatible
    Info (176445): Device EP4CE22E22I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 103 pins of 103 total pins
    Info (169086): Pin dst_EX_DM[0] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[1] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[2] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[3] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[4] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[5] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[6] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[7] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[8] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[9] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[10] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[11] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[12] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[13] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[14] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[15] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[16] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[17] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[18] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[19] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[20] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[21] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[22] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[23] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[24] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[25] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[26] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[27] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[28] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[29] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[30] not assigned to an exact location on the device
    Info (169086): Pin dst_EX_DM[31] not assigned to an exact location on the device
    Info (169086): Pin ov not assigned to an exact location on the device
    Info (169086): Pin zr not assigned to an exact location on the device
    Info (169086): Pin neg not assigned to an exact location on the device
    Info (169086): Pin func[2] not assigned to an exact location on the device
    Info (169086): Pin func[1] not assigned to an exact location on the device
    Info (169086): Pin func[0] not assigned to an exact location on the device
    Info (169086): Pin src0[31] not assigned to an exact location on the device
    Info (169086): Pin src1[31] not assigned to an exact location on the device
    Info (169086): Pin src1[23] not assigned to an exact location on the device
    Info (169086): Pin src1[27] not assigned to an exact location on the device
    Info (169086): Pin src1[26] not assigned to an exact location on the device
    Info (169086): Pin src1[24] not assigned to an exact location on the device
    Info (169086): Pin src1[25] not assigned to an exact location on the device
    Info (169086): Pin src1[29] not assigned to an exact location on the device
    Info (169086): Pin src1[28] not assigned to an exact location on the device
    Info (169086): Pin src1[30] not assigned to an exact location on the device
    Info (169086): Pin src0[23] not assigned to an exact location on the device
    Info (169086): Pin src0[0] not assigned to an exact location on the device
    Info (169086): Pin src0[1] not assigned to an exact location on the device
    Info (169086): Pin src0[2] not assigned to an exact location on the device
    Info (169086): Pin src0[3] not assigned to an exact location on the device
    Info (169086): Pin src0[4] not assigned to an exact location on the device
    Info (169086): Pin src0[5] not assigned to an exact location on the device
    Info (169086): Pin src0[6] not assigned to an exact location on the device
    Info (169086): Pin src0[7] not assigned to an exact location on the device
    Info (169086): Pin src0[8] not assigned to an exact location on the device
    Info (169086): Pin src0[9] not assigned to an exact location on the device
    Info (169086): Pin src0[10] not assigned to an exact location on the device
    Info (169086): Pin src0[11] not assigned to an exact location on the device
    Info (169086): Pin src0[12] not assigned to an exact location on the device
    Info (169086): Pin src0[13] not assigned to an exact location on the device
    Info (169086): Pin src0[14] not assigned to an exact location on the device
    Info (169086): Pin src0[15] not assigned to an exact location on the device
    Info (169086): Pin src0[16] not assigned to an exact location on the device
    Info (169086): Pin src0[17] not assigned to an exact location on the device
    Info (169086): Pin src0[18] not assigned to an exact location on the device
    Info (169086): Pin src0[19] not assigned to an exact location on the device
    Info (169086): Pin src0[20] not assigned to an exact location on the device
    Info (169086): Pin src0[21] not assigned to an exact location on the device
    Info (169086): Pin src0[22] not assigned to an exact location on the device
    Info (169086): Pin src0[28] not assigned to an exact location on the device
    Info (169086): Pin src0[29] not assigned to an exact location on the device
    Info (169086): Pin src0[30] not assigned to an exact location on the device
    Info (169086): Pin src0[26] not assigned to an exact location on the device
    Info (169086): Pin src0[25] not assigned to an exact location on the device
    Info (169086): Pin src0[24] not assigned to an exact location on the device
    Info (169086): Pin src0[27] not assigned to an exact location on the device
    Info (169086): Pin src1[1] not assigned to an exact location on the device
    Info (169086): Pin src1[3] not assigned to an exact location on the device
    Info (169086): Pin src1[2] not assigned to an exact location on the device
    Info (169086): Pin src1[0] not assigned to an exact location on the device
    Info (169086): Pin src1[4] not assigned to an exact location on the device
    Info (169086): Pin src1[7] not assigned to an exact location on the device
    Info (169086): Pin src1[5] not assigned to an exact location on the device
    Info (169086): Pin src1[6] not assigned to an exact location on the device
    Info (169086): Pin src1[8] not assigned to an exact location on the device
    Info (169086): Pin src1[11] not assigned to an exact location on the device
    Info (169086): Pin src1[10] not assigned to an exact location on the device
    Info (169086): Pin src1[9] not assigned to an exact location on the device
    Info (169086): Pin src1[13] not assigned to an exact location on the device
    Info (169086): Pin src1[12] not assigned to an exact location on the device
    Info (169086): Pin src1[15] not assigned to an exact location on the device
    Info (169086): Pin src1[14] not assigned to an exact location on the device
    Info (169086): Pin src1[17] not assigned to an exact location on the device
    Info (169086): Pin src1[16] not assigned to an exact location on the device
    Info (169086): Pin src1[19] not assigned to an exact location on the device
    Info (169086): Pin src1[18] not assigned to an exact location on the device
    Info (169086): Pin src1[22] not assigned to an exact location on the device
    Info (169086): Pin src1[21] not assigned to an exact location on the device
    Info (169086): Pin src1[20] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU_EXT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 102 (unused VREF, 3.3V VCCIO, 67 input, 35 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (176215): I/O bank details after I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Error (176205): Can't place 102 pins with 3.3-V LVTTL I/O standard because Fitter has only 86 such free pins available for general purpose I/O placement
Error (176204): Can't place pins due to device constraints
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Error (171000): Can't fit design in device
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at 23
Warning (169069): Following 1 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info (169070): Pin ov has GND driving its datain port
Info (144001): Generated suppressed messages file C:/Users/JOSE LUIS TARQUI/Desktop/SCEIE/LASCAS/IA Y FPG/MI nuevo codigo/CNN_WITH_FPGA/output_files/ALU_EXT.fit.smsg
Error: Quartus II 64-Bit Fitter was unsuccessful. 3 errors, 7 warnings
    Error: Peak virtual memory: 4794 megabytes
    Error: Processing ended: Sun Sep 28 14:36:12 2025
    Error: Elapsed time: 00:00:04
    Error: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/JOSE LUIS TARQUI/Desktop/SCEIE/LASCAS/IA Y FPG/MI nuevo codigo/CNN_WITH_FPGA/output_files/ALU_EXT.fit.smsg.


