                              1 ;--------------------------------------------------------
                              2 ; File Created by SDCC : FreeWare ANSI-C Compiler
                              3 ; Version 2.3.1 Wed Sep 04 21:56:22 2019
                              4 
                              5 ;--------------------------------------------------------
                              6 	.module _divulong
                              7 	
                              8 ;--------------------------------------------------------
                              9 ; Public variables in this module
                             10 ;--------------------------------------------------------
                             11 	.globl __divulong
                             12 ;--------------------------------------------------------
                             13 ; special function registers
                             14 ;--------------------------------------------------------
                             15 ;--------------------------------------------------------
                             16 ; special function bits 
                             17 ;--------------------------------------------------------
                             18 ;--------------------------------------------------------
                             19 ; internal ram data
                             20 ;--------------------------------------------------------
                             21 	.area _DATA
                             22 ;--------------------------------------------------------
                             23 ; overlayable items in internal ram 
                             24 ;--------------------------------------------------------
                             25 	.area _OVERLAY
                             26 ;--------------------------------------------------------
                             27 ; indirectly addressable internal ram data
                             28 ;--------------------------------------------------------
                             29 	.area _ISEG
                             30 ;--------------------------------------------------------
                             31 ; bit data
                             32 ;--------------------------------------------------------
                             33 	.area _BSEG
                             34 ;--------------------------------------------------------
                             35 ; external ram data
                             36 ;--------------------------------------------------------
                             37 	.area _XSEG
                             38 ;--------------------------------------------------------
                             39 ; global & static initialisations
                             40 ;--------------------------------------------------------
                             41 	.area _GSINIT
                             42 	.area _GSFINAL
                             43 	.area _GSINIT
                             44 ;--------------------------------------------------------
                             45 ; Home
                             46 ;--------------------------------------------------------
                             47 	.area _HOME
                             48 	.area _CODE
                             49 ;--------------------------------------------------------
                             50 ; code
                             51 ;--------------------------------------------------------
                             52 	.area _CODE
                             53 ;	_divulong.c 321
                             54 ;	genLabel
                             55 ;	genFunction
                             56 ;	---------------------------------
                             57 ; Function _divulong
                             58 ; ---------------------------------
   0000                      59 ____divulong_start:
   0000                      60 __divulong:
   0000 E8 F6                61 	lda	sp,-10(sp)
                             62 ;	_divulong.c 323
                             63 ;	genAssign
                             64 ;	AOP_STK for __divulong_reste_1_1
   0002 AF                   65 	xor	a,a
   0003 F8 06                66 	lda	hl,6(sp)
   0005 22                   67 	ld	(hl+),a
   0006 22                   68 	ld	(hl+),a
   0007 22                   69 	ld	(hl+),a
   0008 77                   70 	ld	(hl),a
                             71 ;	_divulong.c 331
                             72 ;	genAssign
                             73 ;	AOP_STK for __divulong_count_1_1
   0009 F8 05                74 	lda	hl,5(sp)
   000B 36 20                75 	ld	(hl),#0x20
                             76 ;	genLabel
   000D                      77 00105$:
                             78 ;	_divulong.c 334
                             79 ;	genGetHBIT
                             80 ;	AOP_STK for 
   000D F8 0F                81 	lda	hl,15(sp)
   000F 7E                   82 	ld	a,(hl)
   0010 CB 07                83 	rlc	a
   0012 E6 01                84 	and	a,#1
   0014 47                   85 	ld	b,a
                             86 ;	genAssign
                             87 ;	AOP_STK for __divulong_c_1_1
   0015 F8 04                88 	lda	hl,4(sp)
   0017 70                   89 	ld	(hl),b
                             90 ;	_divulong.c 335
                             91 ;	genIpush
                             92 ; _saveRegsForCall: sendSetSize: 0 deInUse: 0 bcInUse: 0 deSending: 0
   0018 3E 01                93 	ld	a,#0x01
   001A F5                   94 	push	af
   001B 33                   95 	inc	sp
                             96 ;	genIpush
                             97 ;	AOP_STK for 
   001C F8 0F                98 	lda	hl,15(sp)
   001E 2A                   99 	ld	a,(hl+)
   001F 66                  100 	ld	h,(hl)
   0020 6F                  101 	ld	l,a
   0021 E5                  102 	push	hl
   0022 F8 0F               103 	lda	hl,15(sp)
   0024 2A                  104 	ld	a,(hl+)
   0025 66                  105 	ld	h,(hl)
   0026 6F                  106 	ld	l,a
   0027 E5                  107 	push	hl
                            108 ;	genCall
   0028 CDr00s00            109 	call	__rlulong_rrx_s
                            110 ;	AOP_STK for 
   002B E5                  111 	push	hl
   002C F8 13               112 	lda	hl,19(sp)
   002E 73                  113 	ld	(hl),e
   002F 23                  114 	inc	hl
   0030 72                  115 	ld	(hl),d
   0031 D1                  116 	pop	de
   0032 23                  117 	inc	hl
   0033 73                  118 	ld	(hl),e
   0034 23                  119 	inc	hl
   0035 72                  120 	ld	(hl),d
   0036 E8 05               121 	lda	sp,5(sp)
                            122 ;	genAssign
                            123 ;	(operands are equal 4)
                            124 ;	_divulong.c 336
                            125 ;	genIpush
                            126 ; _saveRegsForCall: sendSetSize: 0 deInUse: 0 bcInUse: 0 deSending: 0
   0038 3E 01               127 	ld	a,#0x01
   003A F5                  128 	push	af
   003B 33                  129 	inc	sp
                            130 ;	genIpush
                            131 ;	AOP_STK for __divulong_reste_1_1
   003C F8 09               132 	lda	hl,9(sp)
   003E 2A                  133 	ld	a,(hl+)
   003F 66                  134 	ld	h,(hl)
   0040 6F                  135 	ld	l,a
   0041 E5                  136 	push	hl
   0042 F8 09               137 	lda	hl,9(sp)
   0044 2A                  138 	ld	a,(hl+)
   0045 66                  139 	ld	h,(hl)
   0046 6F                  140 	ld	l,a
   0047 E5                  141 	push	hl
                            142 ;	genCall
   0048 CDr00s00            143 	call	__rlulong_rrx_s
                            144 ;	AOP_STK for __divulong_sloc0_1_0
   004B E5                  145 	push	hl
   004C F8 07               146 	lda	hl,7(sp)
   004E 73                  147 	ld	(hl),e
   004F 23                  148 	inc	hl
   0050 72                  149 	ld	(hl),d
   0051 D1                  150 	pop	de
   0052 23                  151 	inc	hl
   0053 73                  152 	ld	(hl),e
   0054 23                  153 	inc	hl
   0055 72                  154 	ld	(hl),d
   0056 E8 05               155 	lda	sp,5(sp)
                            156 ;	genAssign
                            157 ;	AOP_STK for __divulong_sloc0_1_0
                            158 ;	AOP_STK for __divulong_reste_1_1
   0058 F8 00               159 	lda	hl,0(sp)
   005A 54                  160 	ld	d,h
   005B 5D                  161 	ld	e,l
   005C F8 06               162 	lda	hl,6(sp)
   005E 1A                  163 	ld	a,(de)
   005F 22                  164 	ld	(hl+),a
   0060 13                  165 	inc	de
   0061 1A                  166 	ld	a,(de)
   0062 22                  167 	ld	(hl+),a
   0063 13                  168 	inc	de
   0064 1A                  169 	ld	a,(de)
   0065 22                  170 	ld	(hl+),a
   0066 13                  171 	inc	de
   0067 1A                  172 	ld	a,(de)
   0068 77                  173 	ld	(hl),a
                            174 ;	_divulong.c 337
                            175 ;	genIfx
                            176 ;	AOP_STK for __divulong_c_1_1
   0069 AF                  177 	xor	a,a
   006A F8 04               178 	lda	hl,4(sp)
   006C B6                  179 	or	a,(hl)
   006D CAr76s00            180 	jp	z,00102$
                            181 ;	_divulong.c 338
                            182 ;	genOr
                            183 ;	AOP_STK for __divulong_reste_1_1
   0070 23                  184 	inc	hl
   0071 23                  185 	inc	hl
   0072 7E                  186 	ld	a,(hl)
   0073 F6 01               187 	or	a,#0x01
   0075 77                  188 	ld	(hl),a
                            189 ;	genLabel
   0076                     190 00102$:
                            191 ;	_divulong.c 340
                            192 ;	genCmpLt
                            193 ;	AOP_STK for __divulong_reste_1_1
                            194 ;	AOP_STK for 
   0076 F8 06               195 	lda	hl,6(sp)
   0078 54                  196 	ld	d,h
   0079 5D                  197 	ld	e,l
   007A F8 10               198 	lda	hl,16(sp)
   007C 1A                  199 	ld	a,(de)
   007D 96                  200 	sub	a,(hl)
   007E 23                  201 	inc	hl
   007F 13                  202 	inc	de
   0080 1A                  203 	ld	a,(de)
   0081 9E                  204 	sbc	a,(hl)
   0082 23                  205 	inc	hl
   0083 13                  206 	inc	de
   0084 1A                  207 	ld	a,(de)
   0085 9E                  208 	sbc	a,(hl)
   0086 23                  209 	inc	hl
   0087 13                  210 	inc	de
   0088 1A                  211 	ld	a,(de)
   0089 9E                  212 	sbc	a,(hl)
   008A DArB7s00            213 	jp	c,00106$
                            214 ;	_divulong.c 342
                            215 ;	genMinus
                            216 ;	AOP_STK for __divulong_reste_1_1
                            217 ;	AOP_STK for 
   008D F8 06               218 	lda	hl,6(sp)
   008F 5E                  219 	ld	e,(hl)
   0090 23                  220 	inc	hl
   0091 56                  221 	ld	d,(hl)
   0092 7B                  222 	ld	a,e
   0093 F8 10               223 	lda	hl,16(sp)
   0095 96                  224 	sub	a,(hl)
   0096 5F                  225 	ld	e,a
   0097 7A                  226 	ld	a,d
   0098 23                  227 	inc	hl
   0099 9E                  228 	sbc	a,(hl)
   009A F5                  229 	push	af
   009B F8 09               230 	lda	hl,9(sp)
   009D 32                  231 	ld      (hl-),a
   009E 73                  232 	ld	(hl),e
   009F 23                  233 	inc	hl
   00A0 23                  234 	inc	hl
   00A1 5E                  235 	ld	e,(hl)
   00A2 23                  236 	inc	hl
   00A3 56                  237 	ld	d,(hl)
   00A4 F8 14               238 	lda	hl,20(sp)
   00A6 F1                  239 	pop	af
   00A7 7B                  240 	ld	a,e
   00A8 9E                  241 	sbc	a,(hl)
   00A9 5F                  242 	ld	e,a
   00AA 7A                  243 	ld	a,d
   00AB 23                  244 	inc	hl
   00AC 9E                  245 	sbc	a,(hl)
   00AD F8 09               246 	lda	hl,9(sp)
   00AF 32                  247 	ld      (hl-),a
   00B0 73                  248 	ld	(hl),e
                            249 ;	_divulong.c 344
                            250 ;	genOr
                            251 ;	AOP_STK for 
   00B1 F8 0C               252 	lda	hl,12(sp)
   00B3 7E                  253 	ld	a,(hl)
   00B4 F6 01               254 	or	a,#0x01
   00B6 77                  255 	ld	(hl),a
                            256 ;	genLabel
   00B7                     257 00106$:
                            258 ;	_divulong.c 347
                            259 ;	genMinus
                            260 ;	AOP_STK for __divulong_count_1_1
   00B7 F8 05               261 	lda	hl,5(sp)
   00B9 35                  262 	dec	(hl)
                            263 ;	genIfx
                            264 ;	AOP_STK for __divulong_count_1_1
   00BA AF                  265 	xor	a,a
   00BB B6                  266 	or	a,(hl)
   00BC C2r0Ds00            267 	jp	nz,00105$
                            268 ;	_divulong.c 348
                            269 ;	genRet
                            270 ;	AOP_STK for 
   00BF F8 0C               271 	lda	hl,12(sp)
   00C1 5E                  272 	ld	e,(hl)
   00C2 23                  273 	inc	hl
   00C3 56                  274 	ld	d,(hl)
   00C4 23                  275 	inc	hl
   00C5 2A                  276 	ld	a,(hl+)
   00C6 66                  277 	ld	h,(hl)
   00C7 6F                  278 	ld	l,a
                            279 ;	genLabel
   00C8                     280 00108$:
                            281 ;	genEndFunction
   00C8 E8 0A               282 	lda	sp,10(sp)
   00CA C9                  283 	ret
   00CB                     284 ____divulong_end:
                            285 	.area _CODE
