TimeQuest Timing Analyzer report for main
Wed Mar 18 08:57:54 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_main'
 12. Slow Model Hold: 'clk_main'
 13. Slow Model Recovery: 'clk_main'
 14. Slow Model Removal: 'clk_main'
 15. Slow Model Minimum Pulse Width: 'clk_main'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk_main'
 26. Fast Model Hold: 'clk_main'
 27. Fast Model Recovery: 'clk_main'
 28. Fast Model Removal: 'clk_main'
 29. Fast Model Minimum Pulse Width: 'clk_main'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; main                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_main   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_main } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 157.63 MHz ; 157.63 MHz      ; clk_main   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -5.344 ; -50.129       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 0.391 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -0.473 ; -2.860        ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 1.031 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_main ; -1.423 ; -38.456            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_main'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.344 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.060     ; 6.320      ;
; -5.344 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.060     ; 6.320      ;
; -5.344 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.060     ; 6.320      ;
; -5.344 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.060     ; 6.320      ;
; -5.344 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.060     ; 6.320      ;
; -5.344 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.060     ; 6.320      ;
; -4.802 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.779      ;
; -4.802 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.779      ;
; -4.802 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.779      ;
; -4.802 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.779      ;
; -4.802 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.779      ;
; -4.802 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.779      ;
; -4.589 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.566      ;
; -4.589 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.566      ;
; -4.589 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.566      ;
; -4.589 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.566      ;
; -4.589 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.566      ;
; -4.589 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.566      ;
; -4.401 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.378      ;
; -4.401 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.378      ;
; -4.401 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.378      ;
; -4.401 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.378      ;
; -4.401 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.378      ;
; -4.401 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.378      ;
; -4.346 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.323      ;
; -4.346 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.323      ;
; -4.346 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.323      ;
; -4.346 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.323      ;
; -4.346 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.323      ;
; -4.346 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.323      ;
; -4.323 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.300      ;
; -4.323 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.300      ;
; -4.323 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.300      ;
; -4.323 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.300      ;
; -4.323 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.300      ;
; -4.323 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.300      ;
; -4.120 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.097      ;
; -4.120 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.097      ;
; -4.120 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.097      ;
; -4.120 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.097      ;
; -4.120 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.097      ;
; -4.120 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 5.097      ;
; -3.974 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 4.951      ;
; -3.974 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 4.951      ;
; -3.974 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 4.951      ;
; -3.974 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 4.951      ;
; -3.974 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 4.951      ;
; -3.974 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.059     ; 4.951      ;
; -3.643 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 4.678      ;
; -3.617 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 4.652      ;
; -3.545 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 4.580      ;
; -3.519 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 4.554      ;
; -3.404 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.002      ; 4.442      ;
; -3.306 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.002      ; 4.344      ;
; -2.897 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.932      ;
; -2.871 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.906      ;
; -2.694 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.729      ;
; -2.684 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.719      ;
; -2.658 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.693      ;
; -2.658 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.002      ; 3.696      ;
; -2.620 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.655      ;
; -2.594 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.629      ;
; -2.587 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.622      ;
; -2.466 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.501      ;
; -2.445 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.002      ; 3.483      ;
; -2.381 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.002      ; 3.419      ;
; -2.349 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.384      ;
; -2.263 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 3.298      ;
; -2.152 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.188      ;
; -2.045 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 3.081      ;
; -1.939 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.975      ;
; -1.924 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.960      ;
; -1.883 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.918      ;
; -1.857 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.892      ;
; -1.833 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.869      ;
; -1.807 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.843      ;
; -1.751 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.787      ;
; -1.721 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.757      ;
; -1.711 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.747      ;
; -1.673 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.709      ;
; -1.644 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.680      ;
; -1.644 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.002      ; 2.682      ;
; -1.594 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.630      ;
; -1.523 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.559      ;
; -1.508 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.544      ;
; -1.465 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.501      ;
; -1.459 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.495      ;
; -1.406 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.442      ;
; -1.324 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.360      ;
; -1.320 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.356      ;
; -1.316 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.351      ;
; -1.290 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.325      ;
; -1.263 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 2.300      ;
; -1.242 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.278      ;
; -1.157 ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.003      ; 2.196      ;
; -1.077 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.002      ; 2.115      ;
; -1.071 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 2.106      ;
; -1.036 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.001      ; 2.073      ;
; -0.969 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.005      ;
; -0.934 ; mde_b:MOORE|y_present.fornecer                                                                                 ; mde_b:MOORE|y_present.inicio                             ; clk_main     ; clk_main    ; 1.000        ; -0.002     ; 1.968      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_main'                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; mde_b:MOORE|y_present.somar                              ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; mde_b:MOORE|y_present.esperar                            ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.799      ;
; 0.540 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.806      ;
; 0.547 ; botao:SW|y_present.b                                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.813      ;
; 0.668 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 0.959      ;
; 0.675 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 0.966      ;
; 0.675 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 0.966      ;
; 0.676 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 0.967      ;
; 0.683 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 0.974      ;
; 0.736 ; mde_b:MOORE|y_present.inicio                             ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.001      ;
; 0.772 ; botao:SW|y_present.a                                     ; botao:SW|y_present.b                                                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.038      ;
; 0.820 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.086      ;
; 0.823 ; botao:SW|y_present.b                                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.089      ;
; 0.825 ; botao:SW|y_present.b                                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.091      ;
; 0.843 ; mde_b:MOORE|y_present.somar                              ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.112      ;
; 0.934 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 1.225      ;
; 0.993 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.260      ;
; 1.017 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.284      ;
; 1.237 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.003      ; 1.506      ;
; 1.238 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.504      ;
; 1.243 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.509      ;
; 1.246 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.512      ;
; 1.248 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.514      ;
; 1.288 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.555      ;
; 1.289 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.556      ;
; 1.336 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.602      ;
; 1.371 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.637      ;
; 1.374 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.640      ;
; 1.376 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.642      ;
; 1.390 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.656      ;
; 1.408 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.673      ;
; 1.487 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.753      ;
; 1.513 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.779      ;
; 1.513 ; botao:SW|y_present.b                                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.779      ;
; 1.516 ; botao:SW|y_present.b                                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.782      ;
; 1.518 ; botao:SW|y_present.b                                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.784      ;
; 1.519 ; mde_b:MOORE|y_present.esperar                            ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.785      ;
; 1.533 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.799      ;
; 1.536 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.802      ;
; 1.538 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.804      ;
; 1.663 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.929      ;
; 1.684 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.951      ;
; 1.704 ; mde_b:MOORE|y_present.fornecer                           ; mde_b:MOORE|y_present.inicio                                                                                   ; clk_main     ; clk_main    ; 0.000        ; -0.002     ; 1.968      ;
; 1.739 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.005      ;
; 1.806 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 2.073      ;
; 1.808 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.074      ;
; 1.841 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.106      ;
; 1.847 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.002      ; 2.115      ;
; 1.927 ; mde_b:MOORE|y_present.esperar                            ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.003      ; 2.196      ;
; 1.995 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.261      ;
; 2.012 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.278      ;
; 2.033 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 2.300      ;
; 2.060 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.325      ;
; 2.086 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.351      ;
; 2.090 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.356      ;
; 2.094 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.360      ;
; 2.209 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.475      ;
; 2.229 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.495      ;
; 2.235 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.501      ;
; 2.278 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.544      ;
; 2.293 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.559      ;
; 2.414 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.680      ;
; 2.414 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.002      ; 2.682      ;
; 2.443 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.709      ;
; 2.481 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.747      ;
; 2.491 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.757      ;
; 2.521 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.787      ;
; 2.627 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.892      ;
; 2.653 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 2.918      ;
; 2.694 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.960      ;
; 2.709 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.975      ;
; 2.751 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.016      ;
; 2.815 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.081      ;
; 2.922 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 3.188      ;
; 3.033 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.298      ;
; 3.151 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.002      ; 3.419      ;
; 3.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.002      ; 3.483      ;
; 3.236 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.501      ;
; 3.357 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.622      ;
; 3.364 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.629      ;
; 3.390 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.655      ;
; 3.428 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.002      ; 3.696      ;
; 3.428 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.693      ;
; 3.454 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 3.719      ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_main'                                                                                                                                          ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.473 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.001     ; 1.508      ;
; -0.280 ; mde_b:MOORE|y_present.fornecer ; botao:SW|y_present.a                                     ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.316      ;
; -0.280 ; mde_b:MOORE|y_present.fornecer ; botao:SW|y_present.b                                     ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.316      ;
; -0.261 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.297      ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_main'                                                                                                                                          ;
+-------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.031 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.297      ;
; 1.050 ; mde_b:MOORE|y_present.fornecer ; botao:SW|y_present.a                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.316      ;
; 1.050 ; mde_b:MOORE|y_present.fornecer ; botao:SW|y_present.b                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.316      ;
; 1.243 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; -0.001     ; 1.508      ;
+-------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_main'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_main ; Rise       ; clk_main                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; botao:SW|y_present.a                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; botao:SW|y_present.a                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; botao:SW|y_present.b                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; botao:SW|y_present.b                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.esperar                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.esperar                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.fornecer                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.fornecer                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.inicio                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.inicio                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.somar                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.somar                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D2|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D2|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D3|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D3|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG2|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG2|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG2|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG2|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MEMORIA|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MEMORIA|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.esperar|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.esperar|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.fornecer|clk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.fornecer|clk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.inicio|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.inicio|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.somar|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.somar|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; SW|y_present.a|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; SW|y_present.a|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; SW|y_present.b|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; SW|y_present.b|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main|combout                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main|combout                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~clkctrl|inclk[0]                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~clkctrl|inclk[0]                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~clkctrl|outclk                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; S_main[*]  ; clk_main   ; 7.277 ; 7.277 ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; 7.277 ; 7.277 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; 7.031 ; 7.031 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; 6.209 ; 6.209 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; 6.175 ; 6.175 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; 5.436 ; 5.436 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; 4.918 ; 4.918 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 1.032 ; 1.032 ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.695 ; 0.695 ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; 4.675 ; 4.675 ; Rise       ; clk_main        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; S_main[*]  ; clk_main   ; 0.226  ; 0.226  ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; -6.808 ; -6.808 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; -6.562 ; -6.562 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; -5.740 ; -5.740 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; -5.706 ; -5.706 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; -4.967 ; -4.967 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; -4.449 ; -4.449 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; -0.563 ; -0.563 ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.226  ; 0.226  ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; -3.058 ; -3.058 ; Rise       ; clk_main        ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A_0[*]    ; clk_main   ; 13.020 ; 13.020 ; Rise       ; clk_main        ;
;  A_0[0]   ; clk_main   ; 9.521  ; 9.521  ; Rise       ; clk_main        ;
;  A_0[1]   ; clk_main   ; 13.012 ; 13.012 ; Rise       ; clk_main        ;
;  A_0[2]   ; clk_main   ; 13.012 ; 13.012 ; Rise       ; clk_main        ;
;  A_0[3]   ; clk_main   ; 13.020 ; 13.020 ; Rise       ; clk_main        ;
; A_1[*]    ; clk_main   ; 13.022 ; 13.022 ; Rise       ; clk_main        ;
;  A_1[0]   ; clk_main   ; 13.022 ; 13.022 ; Rise       ; clk_main        ;
;  A_1[1]   ; clk_main   ; 12.536 ; 12.536 ; Rise       ; clk_main        ;
;  A_1[2]   ; clk_main   ; 12.773 ; 12.773 ; Rise       ; clk_main        ;
;  A_1[3]   ; clk_main   ; 12.750 ; 12.750 ; Rise       ; clk_main        ;
; d_main    ; clk_main   ; 6.385  ; 6.385  ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 15.700 ; 15.700 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 10.430 ; 10.430 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 15.700 ; 15.700 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 15.686 ; 15.686 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 15.438 ; 15.438 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 15.905 ; 15.905 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 15.665 ; 15.665 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 15.905 ; 15.905 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 15.886 ; 15.886 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 15.885 ; 15.885 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 15.893 ; 15.893 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 15.893 ; 15.893 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 15.214 ; 15.214 ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A_0[*]    ; clk_main   ; 9.521  ; 9.521  ; Rise       ; clk_main        ;
;  A_0[0]   ; clk_main   ; 9.521  ; 9.521  ; Rise       ; clk_main        ;
;  A_0[1]   ; clk_main   ; 10.297 ; 10.297 ; Rise       ; clk_main        ;
;  A_0[2]   ; clk_main   ; 10.300 ; 10.300 ; Rise       ; clk_main        ;
;  A_0[3]   ; clk_main   ; 10.305 ; 10.305 ; Rise       ; clk_main        ;
; A_1[*]    ; clk_main   ; 10.302 ; 10.302 ; Rise       ; clk_main        ;
;  A_1[0]   ; clk_main   ; 10.302 ; 10.302 ; Rise       ; clk_main        ;
;  A_1[1]   ; clk_main   ; 10.841 ; 10.841 ; Rise       ; clk_main        ;
;  A_1[2]   ; clk_main   ; 11.079 ; 11.079 ; Rise       ; clk_main        ;
;  A_1[3]   ; clk_main   ; 11.056 ; 11.056 ; Rise       ; clk_main        ;
; d_main    ; clk_main   ; 6.385  ; 6.385  ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 6.998  ; 6.998  ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 6.998  ; 6.998  ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 8.239  ; 8.239  ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 8.211  ; 8.211  ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 8.344  ; 8.344  ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 8.201  ; 8.201  ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 8.201  ; 8.201  ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 8.439  ; 8.439  ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 8.431  ; 8.431  ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 8.432  ; 8.432  ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 8.429  ; 8.429  ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 8.429  ; 8.429  ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 8.443  ; 8.443  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -2.420 ; -19.442       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 0.215 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 0.203 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 0.581 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_main ; -1.423 ; -38.456            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_main'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.420 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.388      ;
; -2.420 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.388      ;
; -2.420 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.388      ;
; -2.420 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.388      ;
; -2.420 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.388      ;
; -2.420 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.388      ;
; -2.187 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.155      ;
; -2.187 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.155      ;
; -2.187 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.155      ;
; -2.187 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.155      ;
; -2.187 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.155      ;
; -2.187 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.155      ;
; -2.103 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.071      ;
; -2.103 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.071      ;
; -2.103 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.071      ;
; -2.103 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.071      ;
; -2.103 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.071      ;
; -2.103 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 3.071      ;
; -2.029 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.997      ;
; -2.029 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.997      ;
; -2.029 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.997      ;
; -2.029 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.997      ;
; -2.029 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.997      ;
; -2.029 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.997      ;
; -2.020 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.988      ;
; -2.020 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.988      ;
; -2.020 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.988      ;
; -2.020 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.988      ;
; -2.020 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.988      ;
; -2.020 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.988      ;
; -2.018 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.986      ;
; -2.018 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.986      ;
; -2.018 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.986      ;
; -2.018 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.986      ;
; -2.018 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.986      ;
; -2.018 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.986      ;
; -1.921 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.889      ;
; -1.921 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.889      ;
; -1.921 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.889      ;
; -1.921 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.889      ;
; -1.921 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.889      ;
; -1.921 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.889      ;
; -1.837 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.805      ;
; -1.837 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.805      ;
; -1.837 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.805      ;
; -1.837 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.805      ;
; -1.837 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.805      ;
; -1.837 ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; -0.064     ; 2.805      ;
; -1.001 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.033      ;
; -0.998 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 2.030      ;
; -0.953 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.985      ;
; -0.950 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.982      ;
; -0.908 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.003      ; 1.943      ;
; -0.860 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.003      ; 1.895      ;
; -0.686 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.718      ;
; -0.683 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.715      ;
; -0.623 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.655      ;
; -0.610 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.642      ;
; -0.607 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.639      ;
; -0.596 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.628      ;
; -0.593 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.003      ; 1.628      ;
; -0.565 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.597      ;
; -0.562 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.594      ;
; -0.532 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.564      ;
; -0.517 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.003      ; 1.552      ;
; -0.495 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.527      ;
; -0.472 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.003      ; 1.507      ;
; -0.428 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.460      ;
; -0.390 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.422      ;
; -0.363 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.395      ;
; -0.306 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.338      ;
; -0.299 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.331      ;
; -0.275 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.307      ;
; -0.263 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.295      ;
; -0.262 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.294      ;
; -0.260 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.292      ;
; -0.223 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.255      ;
; -0.221 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.253      ;
; -0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.247      ;
; -0.195 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.227      ;
; -0.194 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.226      ;
; -0.178 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.210      ;
; -0.170 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.003      ; 1.205      ;
; -0.130 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.162      ;
; -0.119 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.151      ;
; -0.111 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.143      ;
; -0.093 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.125      ;
; -0.044 ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.076      ;
; -0.040 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.072      ;
; -0.034 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.somar                              ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.066      ;
; -0.031 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.esperar                            ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.063      ;
; -0.028 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.060      ;
; -0.026 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.058      ;
; 0.007  ; mde_b:MOORE|y_present.esperar                                                                                  ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.003      ; 1.028      ;
; 0.051  ; mde_b:MOORE|y_present.somar                                                                                    ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.981      ;
; 0.059  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; mde_b:MOORE|y_present.fornecer                           ; clk_main     ; clk_main    ; 1.000        ; 0.003      ; 0.976      ;
; 0.073  ; mde_b:MOORE|y_present.fornecer                                                                                 ; mde_b:MOORE|y_present.inicio                             ; clk_main     ; clk_main    ; 1.000        ; -0.003     ; 0.956      ;
; 0.081  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.951      ;
; 0.081  ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.951      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_main'                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mde_b:MOORE|y_present.somar                              ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; mde_b:MOORE|y_present.esperar                            ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.401      ;
; 0.254 ; botao:SW|y_present.b                                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.406      ;
; 0.280 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.479      ;
; 0.282 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.481      ;
; 0.282 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.481      ;
; 0.282 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.481      ;
; 0.286 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.485      ;
; 0.357 ; mde_b:MOORE|y_present.inicio                             ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.509      ;
; 0.371 ; botao:SW|y_present.a                                     ; botao:SW|y_present.b                                                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; botao:SW|y_present.b                                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; botao:SW|y_present.b                                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; mde_b:MOORE|y_present.somar                              ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.531      ;
; 0.405 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.604      ;
; 0.460 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.612      ;
; 0.463 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.615      ;
; 0.542 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.699      ;
; 0.560 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.003      ; 0.715      ;
; 0.573 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.726      ;
; 0.613 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.765      ;
; 0.614 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.766      ;
; 0.617 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.771      ;
; 0.624 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.776      ;
; 0.639 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.791      ;
; 0.656 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.808      ;
; 0.659 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.811      ;
; 0.665 ; mde_b:MOORE|y_present.esperar                            ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.817      ;
; 0.680 ; botao:SW|y_present.b                                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.832      ;
; 0.683 ; botao:SW|y_present.b                                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.835      ;
; 0.684 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.836      ;
; 0.685 ; botao:SW|y_present.b                                     ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.837      ;
; 0.687 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.839      ;
; 0.689 ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS  ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.841      ;
; 0.725 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.877      ;
; 0.769 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.921      ;
; 0.799 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.951      ;
; 0.799 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.951      ;
; 0.807 ; mde_b:MOORE|y_present.fornecer                           ; mde_b:MOORE|y_present.inicio                                                                                   ; clk_main     ; clk_main    ; 0.000        ; -0.003     ; 0.956      ;
; 0.809 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.961      ;
; 0.821 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.003      ; 0.976      ;
; 0.829 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.981      ;
; 0.873 ; mde_b:MOORE|y_present.esperar                            ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.003      ; 1.028      ;
; 0.895 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.047      ;
; 0.906 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.058      ;
; 0.908 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.060      ;
; 0.911 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.063      ;
; 0.914 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.066      ;
; 0.920 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.072      ;
; 0.924 ; mde_b:MOORE|y_present.somar                              ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.076      ;
; 0.978 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.130      ;
; 0.991 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.143      ;
; 0.999 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.151      ;
; 1.010 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.162      ;
; 1.010 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.162      ;
; 1.050 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.003      ; 1.205      ;
; 1.074 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.226      ;
; 1.075 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.227      ;
; 1.095 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.247      ;
; 1.101 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.253      ;
; 1.103 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.255      ;
; 1.140 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.292      ;
; 1.143 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.295      ;
; 1.179 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.331      ;
; 1.186 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.338      ;
; 1.211 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.363      ;
; 1.243 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.395      ;
; 1.270 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.422      ;
; 1.308 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.460      ;
; 1.352 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.003      ; 1.507      ;
; 1.397 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.003      ; 1.552      ;
; 1.412 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.564      ;
; 1.442 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.594      ;
; 1.445 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.597      ;
; 1.473 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_present.fornecer                                                                                 ; clk_main     ; clk_main    ; 0.000        ; 0.003      ; 1.628      ;
; 1.476 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.628      ;
; 1.487 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; mde_b:MOORE|y_present.esperar                                                                                  ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.639      ;
; 1.490 ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; mde_b:MOORE|y_present.somar                                                                                    ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.642      ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_main'                                                                                                                                         ;
+-------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.829      ;
; 0.289 ; mde_b:MOORE|y_present.fornecer ; botao:SW|y_present.a                                     ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.743      ;
; 0.289 ; mde_b:MOORE|y_present.fornecer ; botao:SW|y_present.b                                     ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.743      ;
; 0.299 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.733      ;
+-------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_main'                                                                                                                                          ;
+-------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.581 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.733      ;
; 0.591 ; mde_b:MOORE|y_present.fornecer ; botao:SW|y_present.a                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; mde_b:MOORE|y_present.fornecer ; botao:SW|y_present.b                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.743      ;
; 0.677 ; mde_b:MOORE|y_present.inicio   ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.829      ;
+-------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_main'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_main ; Rise       ; mainROM:MEMORIA|altsyncram:altsyncram_component|altsyncram_rh71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_main ; Rise       ; clk_main                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; botao:SW|y_present.a                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; botao:SW|y_present.a                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; botao:SW|y_present.b                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; botao:SW|y_present.b                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:COUNTER|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG1|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D0|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D1|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D2|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; datapath:OPERACIONAL|reg8bit:REG8|reg4bit:REG2|ffd:D3|qS                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.esperar                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.esperar                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.fornecer                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.fornecer                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.inicio                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.inicio                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; mde_b:MOORE|y_present.somar                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; mde_b:MOORE|y_present.somar                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D2|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D2|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG1|D3|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG1|D3|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG2|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG2|D0|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; COUNTER|REG|REG2|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; COUNTER|REG|REG2|D1|qS|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MEMORIA|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MEMORIA|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.esperar|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.esperar|clk                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.fornecer|clk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.fornecer|clk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.inicio|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.inicio|clk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; MOORE|y_present.somar|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; MOORE|y_present.somar|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG1|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D0|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D1|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D2|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; OPERACIONAL|REG8|REG2|D3|qS|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; SW|y_present.a|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; SW|y_present.a|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; SW|y_present.b|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; SW|y_present.b|clk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main|combout                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main|combout                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~clkctrl|inclk[0]                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_main ; Rise       ; clk_main~clkctrl|inclk[0]                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_main ; Rise       ; clk_main~clkctrl|outclk                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; S_main[*]  ; clk_main   ; 3.425  ; 3.425  ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; 3.425  ; 3.425  ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; 3.331  ; 3.331  ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; 2.966  ; 2.966  ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; 2.986  ; 2.986  ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; 2.670  ; 2.670  ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; 2.446  ; 2.446  ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 0.138  ; 0.138  ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; -0.023 ; -0.023 ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; 2.387  ; 2.387  ; Rise       ; clk_main        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; S_main[*]  ; clk_main   ; 0.433  ; 0.433  ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; -3.212 ; -3.212 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; -3.118 ; -3.118 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; -2.753 ; -2.753 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; -2.773 ; -2.773 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; -2.457 ; -2.457 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; -2.233 ; -2.233 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 0.075  ; 0.075  ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.433  ; 0.433  ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; -1.637 ; -1.637 ; Rise       ; clk_main        ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A_0[*]    ; clk_main   ; 7.178 ; 7.178 ; Rise       ; clk_main        ;
;  A_0[0]   ; clk_main   ; 5.663 ; 5.663 ; Rise       ; clk_main        ;
;  A_0[1]   ; clk_main   ; 7.167 ; 7.167 ; Rise       ; clk_main        ;
;  A_0[2]   ; clk_main   ; 7.167 ; 7.167 ; Rise       ; clk_main        ;
;  A_0[3]   ; clk_main   ; 7.178 ; 7.178 ; Rise       ; clk_main        ;
; A_1[*]    ; clk_main   ; 7.178 ; 7.178 ; Rise       ; clk_main        ;
;  A_1[0]   ; clk_main   ; 7.178 ; 7.178 ; Rise       ; clk_main        ;
;  A_1[1]   ; clk_main   ; 6.951 ; 6.951 ; Rise       ; clk_main        ;
;  A_1[2]   ; clk_main   ; 7.063 ; 7.063 ; Rise       ; clk_main        ;
;  A_1[3]   ; clk_main   ; 7.040 ; 7.040 ; Rise       ; clk_main        ;
; d_main    ; clk_main   ; 3.660 ; 3.660 ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 8.319 ; 8.319 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 6.068 ; 6.068 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 8.319 ; 8.319 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 8.303 ; 8.303 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 8.188 ; 8.188 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 8.425 ; 8.425 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 8.279 ; 8.279 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 8.425 ; 8.425 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 8.412 ; 8.412 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 8.406 ; 8.406 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 8.416 ; 8.416 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 8.416 ; 8.416 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 8.130 ; 8.130 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A_0[*]    ; clk_main   ; 5.663 ; 5.663 ; Rise       ; clk_main        ;
;  A_0[0]   ; clk_main   ; 5.663 ; 5.663 ; Rise       ; clk_main        ;
;  A_0[1]   ; clk_main   ; 6.003 ; 6.003 ; Rise       ; clk_main        ;
;  A_0[2]   ; clk_main   ; 6.003 ; 6.003 ; Rise       ; clk_main        ;
;  A_0[3]   ; clk_main   ; 6.010 ; 6.010 ; Rise       ; clk_main        ;
; A_1[*]    ; clk_main   ; 6.010 ; 6.010 ; Rise       ; clk_main        ;
;  A_1[0]   ; clk_main   ; 6.010 ; 6.010 ; Rise       ; clk_main        ;
;  A_1[1]   ; clk_main   ; 6.226 ; 6.226 ; Rise       ; clk_main        ;
;  A_1[2]   ; clk_main   ; 6.340 ; 6.340 ; Rise       ; clk_main        ;
;  A_1[3]   ; clk_main   ; 6.317 ; 6.317 ; Rise       ; clk_main        ;
; d_main    ; clk_main   ; 3.660 ; 3.660 ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 3.928 ; 3.928 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 3.928 ; 3.928 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 4.484 ; 4.484 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 4.460 ; 4.460 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 4.511 ; 4.511 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 4.445 ; 4.445 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 4.445 ; 4.445 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 4.594 ; 4.594 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 4.587 ; 4.587 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 4.588 ; 4.588 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 4.583 ; 4.583 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 4.583 ; 4.583 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 4.598 ; 4.598 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.344  ; 0.215 ; -0.473   ; 0.581   ; -1.423              ;
;  clk_main        ; -5.344  ; 0.215 ; -0.473   ; 0.581   ; -1.423              ;
; Design-wide TNS  ; -50.129 ; 0.0   ; -2.86    ; 0.0     ; -38.456             ;
;  clk_main        ; -50.129 ; 0.000 ; -2.860   ; 0.000   ; -38.456             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; S_main[*]  ; clk_main   ; 7.277 ; 7.277 ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; 7.277 ; 7.277 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; 7.031 ; 7.031 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; 6.209 ; 6.209 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; 6.175 ; 6.175 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; 5.436 ; 5.436 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; 4.918 ; 4.918 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 1.032 ; 1.032 ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.695 ; 0.695 ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; 4.675 ; 4.675 ; Rise       ; clk_main        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; S_main[*]  ; clk_main   ; 0.433  ; 0.433  ; Rise       ; clk_main        ;
;  S_main[0] ; clk_main   ; -3.212 ; -3.212 ; Rise       ; clk_main        ;
;  S_main[1] ; clk_main   ; -3.118 ; -3.118 ; Rise       ; clk_main        ;
;  S_main[2] ; clk_main   ; -2.753 ; -2.753 ; Rise       ; clk_main        ;
;  S_main[3] ; clk_main   ; -2.773 ; -2.773 ; Rise       ; clk_main        ;
;  S_main[4] ; clk_main   ; -2.457 ; -2.457 ; Rise       ; clk_main        ;
;  S_main[5] ; clk_main   ; -2.233 ; -2.233 ; Rise       ; clk_main        ;
;  S_main[6] ; clk_main   ; 0.075  ; 0.075  ; Rise       ; clk_main        ;
;  S_main[7] ; clk_main   ; 0.433  ; 0.433  ; Rise       ; clk_main        ;
; c_main     ; clk_main   ; -1.637 ; -1.637 ; Rise       ; clk_main        ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A_0[*]    ; clk_main   ; 13.020 ; 13.020 ; Rise       ; clk_main        ;
;  A_0[0]   ; clk_main   ; 9.521  ; 9.521  ; Rise       ; clk_main        ;
;  A_0[1]   ; clk_main   ; 13.012 ; 13.012 ; Rise       ; clk_main        ;
;  A_0[2]   ; clk_main   ; 13.012 ; 13.012 ; Rise       ; clk_main        ;
;  A_0[3]   ; clk_main   ; 13.020 ; 13.020 ; Rise       ; clk_main        ;
; A_1[*]    ; clk_main   ; 13.022 ; 13.022 ; Rise       ; clk_main        ;
;  A_1[0]   ; clk_main   ; 13.022 ; 13.022 ; Rise       ; clk_main        ;
;  A_1[1]   ; clk_main   ; 12.536 ; 12.536 ; Rise       ; clk_main        ;
;  A_1[2]   ; clk_main   ; 12.773 ; 12.773 ; Rise       ; clk_main        ;
;  A_1[3]   ; clk_main   ; 12.750 ; 12.750 ; Rise       ; clk_main        ;
; d_main    ; clk_main   ; 6.385  ; 6.385  ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 15.700 ; 15.700 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 10.430 ; 10.430 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 15.700 ; 15.700 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 15.686 ; 15.686 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 15.438 ; 15.438 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 15.905 ; 15.905 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 15.665 ; 15.665 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 15.905 ; 15.905 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 15.886 ; 15.886 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 15.885 ; 15.885 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 15.893 ; 15.893 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 15.893 ; 15.893 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 15.214 ; 15.214 ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A_0[*]    ; clk_main   ; 5.663 ; 5.663 ; Rise       ; clk_main        ;
;  A_0[0]   ; clk_main   ; 5.663 ; 5.663 ; Rise       ; clk_main        ;
;  A_0[1]   ; clk_main   ; 6.003 ; 6.003 ; Rise       ; clk_main        ;
;  A_0[2]   ; clk_main   ; 6.003 ; 6.003 ; Rise       ; clk_main        ;
;  A_0[3]   ; clk_main   ; 6.010 ; 6.010 ; Rise       ; clk_main        ;
; A_1[*]    ; clk_main   ; 6.010 ; 6.010 ; Rise       ; clk_main        ;
;  A_1[0]   ; clk_main   ; 6.010 ; 6.010 ; Rise       ; clk_main        ;
;  A_1[1]   ; clk_main   ; 6.226 ; 6.226 ; Rise       ; clk_main        ;
;  A_1[2]   ; clk_main   ; 6.340 ; 6.340 ; Rise       ; clk_main        ;
;  A_1[3]   ; clk_main   ; 6.317 ; 6.317 ; Rise       ; clk_main        ;
; d_main    ; clk_main   ; 3.660 ; 3.660 ; Rise       ; clk_main        ;
; tot_0[*]  ; clk_main   ; 3.928 ; 3.928 ; Rise       ; clk_main        ;
;  tot_0[0] ; clk_main   ; 3.928 ; 3.928 ; Rise       ; clk_main        ;
;  tot_0[1] ; clk_main   ; 4.484 ; 4.484 ; Rise       ; clk_main        ;
;  tot_0[2] ; clk_main   ; 4.460 ; 4.460 ; Rise       ; clk_main        ;
;  tot_0[3] ; clk_main   ; 4.511 ; 4.511 ; Rise       ; clk_main        ;
; tot_1[*]  ; clk_main   ; 4.445 ; 4.445 ; Rise       ; clk_main        ;
;  tot_1[0] ; clk_main   ; 4.445 ; 4.445 ; Rise       ; clk_main        ;
;  tot_1[1] ; clk_main   ; 4.594 ; 4.594 ; Rise       ; clk_main        ;
;  tot_1[2] ; clk_main   ; 4.587 ; 4.587 ; Rise       ; clk_main        ;
;  tot_1[3] ; clk_main   ; 4.588 ; 4.588 ; Rise       ; clk_main        ;
; tot_2[*]  ; clk_main   ; 4.583 ; 4.583 ; Rise       ; clk_main        ;
;  tot_2[0] ; clk_main   ; 4.583 ; 4.583 ; Rise       ; clk_main        ;
;  tot_2[1] ; clk_main   ; 4.598 ; 4.598 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 356      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 356      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 10       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 10       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 192   ; 192  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Mar 18 08:57:52 2020
Info: Command: quartus_sta maquinadevedas -c main
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_main clk_main
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.344
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.344       -50.129 clk_main 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk_main 
Info (332146): Worst-case recovery slack is -0.473
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.473        -2.860 clk_main 
Info (332146): Worst-case removal slack is 1.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.031         0.000 clk_main 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -38.456 clk_main 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.420
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.420       -19.442 clk_main 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk_main 
Info (332146): Worst-case recovery slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 clk_main 
Info (332146): Worst-case removal slack is 0.581
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.581         0.000 clk_main 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -38.456 clk_main 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Wed Mar 18 08:57:54 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


