# 32位可加载计数器，支持递增、递减和加载功能，并具备溢出检测机制。计数器在时钟上升沿更新，根据控制信号选择操作模式。 设计文档

## 模块信息
- 名称: counter
- 位宽: 32
- 复杂度: 7/10
- 时钟域: single
- 复位类型: async

## 功能描述
32位可加载计数器，支持递增、递减和加载功能，并具备溢出检测机制。计数器在时钟上升沿更新，根据控制信号选择操作模式。

## 输入端口
- clk [:0]: 时钟输入
- rst_n [:0]: 异步低电平复位
- load [:0]: 加载使能信号
- enable [:0]: 计数使能信号
- dir [:0]: 方向控制（0: 递增，1: 递减）
- data_in [31:0]: 加载数据输入

## 输出端口
- count [31:0]: 当前计数值
- overflow [:0]: 溢出标志（当计数器达到最大值时置高）
- underflow [:0]: 下溢标志（当计数器达到最小值时置高）

## 特殊功能
- 加载功能
- 方向控制
- 溢出/下溢检测
- 时序优化

## 约束条件
- 时序约束: 目标频率为150MHz，确保关键路径满足时序要求
- 面积约束: 尽量减少逻辑门数量，优化寄存器使用
- 功耗考虑: 采用低功耗设计策略，如时钟门控和最小化翻转

## 生成信息
- 任务ID: conv_1753878661
- 生成智能体: real_verilog_design_agent
