<h1 align="center"> DISEÑOS DE PROCESADORES DE PROPOSITO ESPECIFICO Y PROPOSITO GENERAL EN VERILOG  </h1>

¡Bienvenidos a mi perfil de GitHub! Aquí encontrarás diseños de Verilog utilizando la herramienta vivado versión 2018.3 con sus respectivos diagramas ASM, Data path's y tablas RTL. Además, estaré subiendo próximamente explicaciones detalladas de cómo resolví cada uno de estos problemas en mi canal de YouTube. ¡Espero que disfrutes de mi contenido y no dudes en contactarme si tienes alguna pregunta o sugerencia!. 


## Cada directorio tiene la explicación de la solución dada a cada problema.


### Problema 1:
<h1 align="center"> <a href="https://github.com/overjamaya/verilog_designs/tree/main" target="_blank"> <img src="/Problema_1/Design_of_problem_1.png" width="683" height="512"/></a> </h1>
 
Video explicación: [Click](https://www.youtube.com/watch?v=6605f6Gnbd8) 

### Problema 2:

 <h1 align="center"> <a href="https://github.com/overjamaya/verilog_designs/tree/main" target="_blank"> <img src="/Problema_2/Design_of_problem__2.png" width="683" height="512"/></a> </h1> 
 
 <h1 align="center"> <a href="https://github.com/overjamaya/verilog_designs/tree/main" target="_blank"> <img src="/Problema_2/Extension_problema_2.png" width="683" height="512"/></a> </h1>  
 
 Video explicación: [Click](https://www.youtube.com/watch?v=66xxxxxxxx) 
