Timing Analyzer report for grant
Sat Dec 28 20:59:24 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; grant                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.8%      ;
;     Processors 3-4         ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 264.9 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.775 ; -166.834           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -132.369                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                          ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.775 ; uart:U2|count_baud[0] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.695      ;
; -2.770 ; uart:U2|count_baud[0] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.690      ;
; -2.768 ; uart:U2|count_baud[3] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.688      ;
; -2.765 ; uart:U2|count_baud[3] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.685      ;
; -2.749 ; uart:U2|count_baud[4] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.669      ;
; -2.727 ; uart:U2|count_baud[4] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.647      ;
; -2.688 ; uart:U2|count_baud[0] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.608      ;
; -2.688 ; uart:U2|count_baud[0] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.608      ;
; -2.688 ; uart:U2|count_baud[0] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.608      ;
; -2.681 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.681 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.600      ;
; -2.678 ; uart:U2|count_baud[3] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.598      ;
; -2.678 ; uart:U2|count_baud[3] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.598      ;
; -2.678 ; uart:U2|count_baud[3] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.598      ;
; -2.662 ; uart:U2|count_baud[4] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.582      ;
; -2.662 ; uart:U2|count_baud[4] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.582      ;
; -2.662 ; uart:U2|count_baud[4] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.582      ;
; -2.661 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.580      ;
; -2.661 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.580      ;
; -2.661 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.580      ;
; -2.661 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.580      ;
; -2.661 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.580      ;
; -2.606 ; uart:U2|count_baud[5] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.526      ;
; -2.577 ; uart:U2|count_baud[2] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.497      ;
; -2.576 ; uart:U2|count_baud[5] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.496      ;
; -2.560 ; uart:U2|count_baud[2] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.480      ;
; -2.544 ; uart:U2|os_count[1]   ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.465      ;
; -2.544 ; uart:U2|os_count[1]   ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.465      ;
; -2.544 ; uart:U2|os_count[1]   ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.465      ;
; -2.523 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.442      ;
; -2.523 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.442      ;
; -2.523 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.442      ;
; -2.523 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.442      ;
; -2.523 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.442      ;
; -2.519 ; uart:U2|count_baud[5] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; uart:U2|count_baud[5] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; uart:U2|count_baud[5] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.439      ;
; -2.490 ; uart:U2|count_baud[2] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.490 ; uart:U2|count_baud[2] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.490 ; uart:U2|count_baud[2] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.410      ;
; -2.488 ; uart:U2|os_count[1]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.488 ; uart:U2|os_count[1]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.488 ; uart:U2|os_count[1]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.488 ; uart:U2|os_count[1]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.488 ; uart:U2|os_count[1]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.408      ;
; -2.439 ; uart:U2|count_baud[6] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.359      ;
; -2.432 ; uart:U2|count_baud[1] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.352      ;
; -2.424 ; uart:U2|count_baud[8] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.344      ;
; -2.409 ; uart:U2|count_baud[8] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.329      ;
; -2.409 ; uart:U2|count_baud[6] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.329      ;
; -2.402 ; uart:U2|count_baud[1] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.322      ;
; -2.378 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.297      ;
; -2.378 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.297      ;
; -2.378 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.297      ;
; -2.378 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.297      ;
; -2.378 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.082     ; 3.297      ;
; -2.353 ; uart:U2|os_count[0]   ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.274      ;
; -2.353 ; uart:U2|os_count[0]   ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.274      ;
; -2.353 ; uart:U2|os_count[0]   ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.274      ;
; -2.352 ; uart:U2|count_baud[6] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.272      ;
; -2.352 ; uart:U2|count_baud[6] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.272      ;
; -2.352 ; uart:U2|count_baud[6] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.272      ;
; -2.351 ; uart:U2|os_count[0]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.271      ;
; -2.351 ; uart:U2|os_count[0]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.271      ;
; -2.351 ; uart:U2|os_count[0]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.271      ;
; -2.351 ; uart:U2|os_count[0]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.271      ;
; -2.351 ; uart:U2|os_count[0]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.271      ;
; -2.345 ; uart:U2|count_baud[1] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.265      ;
; -2.345 ; uart:U2|count_baud[1] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.265      ;
; -2.345 ; uart:U2|count_baud[1] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.265      ;
; -2.328 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; 0.392      ; 3.721      ;
; -2.328 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; 0.392      ; 3.721      ;
; -2.328 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; 0.392      ; 3.721      ;
; -2.322 ; uart:U2|count_baud[8] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.242      ;
; -2.322 ; uart:U2|count_baud[8] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.242      ;
; -2.322 ; uart:U2|count_baud[8] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.242      ;
; -2.308 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; 0.392      ; 3.701      ;
; -2.308 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; 0.392      ; 3.701      ;
; -2.308 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; 0.392      ; 3.701      ;
; -2.292 ; uart:U2|count_baud[7] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.212      ;
; -2.263 ; uart:U2|rx_count[0]   ; uart:U2|os_count[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.183      ;
; -2.263 ; uart:U2|rx_count[0]   ; uart:U2|os_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.183      ;
; -2.262 ; uart:U2|rx_count[0]   ; uart:U2|os_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.182      ;
; -2.262 ; uart:U2|count_baud[7] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.182      ;
; -2.261 ; uart:U2|rx_count[0]   ; uart:U2|os_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.181      ;
; -2.251 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.648      ;
; -2.251 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.648      ;
; -2.251 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.648      ;
; -2.251 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.648      ;
; -2.251 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.648      ;
; -2.251 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.648      ;
; -2.251 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.648      ;
; -2.251 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.648      ;
; -2.251 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; 0.396      ; 3.648      ;
; -2.243 ; uart:U2|rx_count[1]   ; uart:U2|os_count[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.163      ;
; -2.243 ; uart:U2|rx_count[1]   ; uart:U2|os_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.163      ;
; -2.242 ; uart:U2|rx_count[1]   ; uart:U2|os_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.162      ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                   ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adder:U1|state_of_rx_busy ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adder:U1|tx_ena           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|tx_busy           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_count[3]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_count[2]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart:U2|os_count[2]       ; uart:U2|os_count[2]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:U2|os_count[3]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:U2|os_count[1]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:U2|os_count[0]       ; uart:U2|os_count[0]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:U2|rx_state          ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.481 ; uart:U2|rx_buffer[9]      ; uart:U2|rx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.794      ;
; 0.488 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.801      ;
; 0.489 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.802      ;
; 0.489 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.802      ;
; 0.501 ; uart:U2|tx_buffer[2]      ; uart:U2|tx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; uart:U2|tx_buffer[6]      ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; uart:U2|tx_buffer[9]      ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; uart:U2|tx_buffer[1]      ; uart:U2|tx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; uart:U2|tx_buffer[3]      ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; uart:U2|tx_buffer[5]      ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; uart:U2|tx_buffer[8]      ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.504 ; uart:U2|tx_buffer[10]     ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.528 ; adder:U1|sig_state.S0     ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.821      ;
; 0.571 ; uart:U2|tx_state          ; uart:U2|tx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.864      ;
; 0.625 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.918      ;
; 0.626 ; adder:U1|tx_data[5]       ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.919      ;
; 0.630 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.943      ;
; 0.631 ; adder:U1|tx_data[1]       ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.631 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.944      ;
; 0.633 ; adder:U1|tx_data[7]       ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.642 ; uart:U2|tx_buffer[7]      ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.647 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.960      ;
; 0.647 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.960      ;
; 0.674 ; adder:U1|secret[0]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.574      ; 1.460      ;
; 0.732 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_data[2]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.041      ;
; 0.732 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_data[6]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.041      ;
; 0.736 ; uart:U2|rx_data[1]        ; adder:U1|secret[1]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.739 ; adder:U1|tx_ena           ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.741 ; uart:U2|tx_buffer[4]      ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.745 ; uart:U2|count_os[3]       ; uart:U2|count_os[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; uart:U2|count_baud[1]     ; uart:U2|count_baud[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.747 ; uart:U2|count_baud[3]     ; uart:U2|count_baud[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.750 ; uart:U2|count_os[4]       ; uart:U2|count_os[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.043      ;
; 0.752 ; uart:U2|rx_busy           ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.080      ; 1.044      ;
; 0.759 ; adder:U1|i[4]             ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.052      ;
; 0.763 ; uart:U2|count_baud[0]     ; uart:U2|count_baud[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.766 ; uart:U2|count_baud[8]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.771 ; adder:U1|i[1]             ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.771 ; adder:U1|i[3]             ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.775 ; uart:U2|tx_busy           ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.068      ;
; 0.776 ; uart:U2|os_count[0]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.068      ;
; 0.788 ; adder:U1|i[2]             ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.081      ;
; 0.805 ; uart:U2|rx_state          ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.098      ;
; 0.807 ; uart:U2|rx_state          ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.100      ;
; 0.809 ; uart:U2|rx_state          ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.102      ;
; 0.812 ; adder:U1|i[0]             ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.105      ;
; 0.819 ; uart:U2|tx_busy           ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.112      ;
; 0.822 ; uart:U2|tx_state          ; uart:U2|tx_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.115      ;
; 0.823 ; uart:U2|tx_state          ; uart:U2|tx_count[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.116      ;
; 0.824 ; uart:U2|tx_state          ; uart:U2|tx_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.117      ;
; 0.831 ; uart:U2|rx_state          ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.123      ;
; 0.886 ; uart:U2|os_count[3]       ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.178      ;
; 0.891 ; uart:U2|tx_buffer[0]      ; uart:U2|tx                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.184      ;
; 0.903 ; uart:U2|rx_data[5]        ; adder:U1|secret[5]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.196      ;
; 0.908 ; uart:U2|rx_data[4]        ; adder:U1|secret[4]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.201      ;
; 0.909 ; uart:U2|tx_busy           ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.202      ;
; 0.911 ; adder:U1|secret[4]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.574      ; 1.697      ;
; 0.932 ; uart:U2|rx_buffer[1]      ; uart:U2|rx_data[0]        ; clk          ; clk         ; 0.000        ; 0.097      ; 1.241      ;
; 0.944 ; uart:U2|count_os[2]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.945 ; uart:U2|os_count[2]       ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.237      ;
; 0.950 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.243      ;
; 0.955 ; uart:U2|rx_data[3]        ; adder:U1|secret[3]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.248      ;
; 0.955 ; uart:U2|rx_data[7]        ; adder:U1|secret[7]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.248      ;
; 0.959 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.965 ; uart:U2|count_baud[5]     ; uart:U2|count_baud[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 0.966 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.970 ; uart:U2|count_baud[2]     ; uart:U2|count_baud[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 0.976 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.269      ;
; 0.977 ; uart:U2|tx_state          ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.269      ;
; 0.981 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.274      ;
; 0.986 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_data[4]        ; clk          ; clk         ; 0.000        ; -0.396     ; 0.802      ;
; 0.987 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_data[3]        ; clk          ; clk         ; 0.000        ; -0.396     ; 0.803      ;
; 0.989 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_data[7]        ; clk          ; clk         ; 0.000        ; -0.396     ; 0.805      ;
; 1.001 ; uart:U2|rx_data[6]        ; adder:U1|secret[6]        ; clk          ; clk         ; 0.000        ; -0.393     ; 0.820      ;
; 1.005 ; uart:U2|rx_data[0]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.317      ;
; 1.019 ; uart:U2|count_os[1]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.312      ;
; 1.033 ; adder:U1|tx_data[2]       ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.326      ;
; 1.051 ; uart:U2|rx_data[4]        ; adder:U1|tx_data[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.344      ;
; 1.052 ; uart:U2|tx_state          ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.345      ;
; 1.055 ; adder:U1|secret[3]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.574      ; 1.841      ;
; 1.062 ; adder:U1|tx_data[4]       ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.355      ;
; 1.072 ; uart:U2|rx_state          ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.365      ;
; 1.088 ; uart:U2|os_count[3]       ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.380      ;
; 1.099 ; uart:U2|rx_data[1]        ; adder:U1|tx_data[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; uart:U2|count_os[3]       ; uart:U2|count_os[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; uart:U2|count_baud[1]     ; uart:U2|count_baud[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; adder:U1|i[3]             ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.574      ; 1.887      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 288.43 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.467 ; -148.483          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -132.369                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                           ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.467 ; uart:U2|count_baud[0] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.397      ;
; -2.458 ; uart:U2|count_baud[3] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.388      ;
; -2.453 ; uart:U2|count_baud[0] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.383      ;
; -2.453 ; uart:U2|count_baud[0] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.383      ;
; -2.453 ; uart:U2|count_baud[0] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.383      ;
; -2.453 ; uart:U2|count_baud[0] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.383      ;
; -2.444 ; uart:U2|count_baud[3] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.374      ;
; -2.444 ; uart:U2|count_baud[3] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.374      ;
; -2.444 ; uart:U2|count_baud[3] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.374      ;
; -2.444 ; uart:U2|count_baud[3] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.374      ;
; -2.436 ; uart:U2|count_baud[4] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.366      ;
; -2.422 ; uart:U2|count_baud[4] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.352      ;
; -2.422 ; uart:U2|count_baud[4] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.352      ;
; -2.422 ; uart:U2|count_baud[4] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.352      ;
; -2.422 ; uart:U2|count_baud[4] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.352      ;
; -2.413 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.342      ;
; -2.413 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.342      ;
; -2.413 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.342      ;
; -2.413 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.342      ;
; -2.413 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.342      ;
; -2.398 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.327      ;
; -2.398 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.327      ;
; -2.398 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.327      ;
; -2.398 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.327      ;
; -2.398 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.327      ;
; -2.337 ; uart:U2|os_count[1]   ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.267      ;
; -2.337 ; uart:U2|os_count[1]   ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.267      ;
; -2.337 ; uart:U2|os_count[1]   ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.267      ;
; -2.310 ; uart:U2|count_baud[5] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.240      ;
; -2.301 ; uart:U2|count_baud[2] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.231      ;
; -2.296 ; uart:U2|count_baud[5] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.226      ;
; -2.296 ; uart:U2|count_baud[5] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.226      ;
; -2.296 ; uart:U2|count_baud[5] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.226      ;
; -2.296 ; uart:U2|count_baud[5] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.226      ;
; -2.287 ; uart:U2|count_baud[2] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.217      ;
; -2.287 ; uart:U2|count_baud[2] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.217      ;
; -2.287 ; uart:U2|count_baud[2] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.217      ;
; -2.287 ; uart:U2|count_baud[2] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.217      ;
; -2.283 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.212      ;
; -2.283 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.212      ;
; -2.222 ; uart:U2|os_count[1]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.151      ;
; -2.222 ; uart:U2|os_count[1]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.151      ;
; -2.222 ; uart:U2|os_count[1]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.151      ;
; -2.222 ; uart:U2|os_count[1]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.151      ;
; -2.222 ; uart:U2|os_count[1]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.151      ;
; -2.172 ; uart:U2|count_baud[6] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.102      ;
; -2.166 ; uart:U2|count_baud[1] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.096      ;
; -2.158 ; uart:U2|count_baud[6] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.088      ;
; -2.158 ; uart:U2|count_baud[6] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.088      ;
; -2.158 ; uart:U2|count_baud[6] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.088      ;
; -2.158 ; uart:U2|count_baud[6] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.088      ;
; -2.152 ; uart:U2|count_baud[1] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.082      ;
; -2.152 ; uart:U2|count_baud[1] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.082      ;
; -2.152 ; uart:U2|count_baud[1] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.082      ;
; -2.152 ; uart:U2|count_baud[1] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.082      ;
; -2.148 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.077      ;
; -2.148 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.077      ;
; -2.148 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.077      ;
; -2.148 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.077      ;
; -2.148 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.077      ;
; -2.139 ; uart:U2|os_count[0]   ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.069      ;
; -2.139 ; uart:U2|os_count[0]   ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.069      ;
; -2.139 ; uart:U2|os_count[0]   ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.069      ;
; -2.110 ; uart:U2|count_baud[8] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.040      ;
; -2.108 ; uart:U2|count_baud[8] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.038      ;
; -2.104 ; uart:U2|os_count[0]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.033      ;
; -2.104 ; uart:U2|os_count[0]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.033      ;
; -2.104 ; uart:U2|os_count[0]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.033      ;
; -2.104 ; uart:U2|os_count[0]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.033      ;
; -2.104 ; uart:U2|os_count[0]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.033      ;
; -2.096 ; uart:U2|count_baud[8] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.026      ;
; -2.096 ; uart:U2|count_baud[8] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.026      ;
; -2.096 ; uart:U2|count_baud[8] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.026      ;
; -2.071 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.448      ;
; -2.071 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.448      ;
; -2.071 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.448      ;
; -2.056 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.433      ;
; -2.056 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.433      ;
; -2.056 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.433      ;
; -2.055 ; uart:U2|rx_count[0]   ; uart:U2|os_count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.985      ;
; -2.054 ; uart:U2|rx_count[0]   ; uart:U2|os_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.984      ;
; -2.054 ; uart:U2|rx_count[0]   ; uart:U2|os_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.984      ;
; -2.053 ; uart:U2|rx_count[0]   ; uart:U2|os_count[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.983      ;
; -2.040 ; uart:U2|rx_count[1]   ; uart:U2|os_count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.039 ; uart:U2|rx_count[1]   ; uart:U2|os_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.969      ;
; -2.039 ; uart:U2|rx_count[1]   ; uart:U2|os_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.969      ;
; -2.038 ; uart:U2|rx_count[1]   ; uart:U2|os_count[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.968      ;
; -2.036 ; uart:U2|count_baud[7] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.966      ;
; -2.022 ; uart:U2|count_baud[7] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.952      ;
; -2.022 ; uart:U2|count_baud[7] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.952      ;
; -2.022 ; uart:U2|count_baud[7] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.952      ;
; -2.022 ; uart:U2|count_baud[7] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.952      ;
; -1.993 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; 0.381      ; 3.376      ;
; -1.993 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; 0.381      ; 3.376      ;
; -1.993 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; 0.381      ; 3.376      ;
; -1.993 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; 0.381      ; 3.376      ;
; -1.993 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; 0.381      ; 3.376      ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adder:U1|state_of_rx_busy ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:U2|tx_busy           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; adder:U1|tx_ena           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|rx_count[3]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[2]       ; uart:U2|os_count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[3]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[1]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[0]       ; uart:U2|os_count[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|rx_state          ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|rx_count[2]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.451 ; uart:U2|rx_buffer[9]      ; uart:U2|rx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.738      ;
; 0.456 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.743      ;
; 0.458 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.745      ;
; 0.458 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.745      ;
; 0.469 ; uart:U2|tx_buffer[9]      ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; uart:U2|tx_buffer[1]      ; uart:U2|tx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; uart:U2|tx_buffer[2]      ; uart:U2|tx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; uart:U2|tx_buffer[5]      ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; uart:U2|tx_buffer[6]      ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; uart:U2|tx_buffer[3]      ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; uart:U2|tx_buffer[8]      ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.472 ; uart:U2|tx_buffer[10]     ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.493 ; adder:U1|sig_state.S0     ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.761      ;
; 0.535 ; uart:U2|tx_state          ; uart:U2|tx_count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.802      ;
; 0.577 ; adder:U1|secret[0]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.539      ; 1.311      ;
; 0.578 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.579 ; adder:U1|tx_data[5]       ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.584 ; adder:U1|tx_data[1]       ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.852      ;
; 0.587 ; adder:U1|tx_data[7]       ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.855      ;
; 0.588 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.875      ;
; 0.588 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.875      ;
; 0.598 ; uart:U2|tx_buffer[7]      ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.600 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.887      ;
; 0.601 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.888      ;
; 0.653 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_data[6]        ; clk          ; clk         ; 0.000        ; 0.085      ; 0.933      ;
; 0.654 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_data[2]        ; clk          ; clk         ; 0.000        ; 0.085      ; 0.934      ;
; 0.656 ; uart:U2|rx_data[1]        ; adder:U1|secret[1]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.923      ;
; 0.671 ; uart:U2|rx_busy           ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.072      ; 0.938      ;
; 0.682 ; adder:U1|tx_ena           ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.949      ;
; 0.689 ; uart:U2|tx_buffer[4]      ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.691 ; uart:U2|count_os[3]       ; uart:U2|count_os[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; uart:U2|count_baud[1]     ; uart:U2|count_baud[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.697 ; uart:U2|count_baud[3]     ; uart:U2|count_baud[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.700 ; uart:U2|count_os[4]       ; uart:U2|count_os[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.709 ; adder:U1|i[4]             ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; uart:U2|count_baud[8]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.713 ; adder:U1|i[3]             ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.981      ;
; 0.714 ; uart:U2|rx_state          ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.981      ;
; 0.716 ; adder:U1|i[1]             ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.716 ; uart:U2|count_baud[0]     ; uart:U2|count_baud[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.983      ;
; 0.716 ; uart:U2|rx_state          ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.983      ;
; 0.718 ; uart:U2|rx_state          ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.720 ; uart:U2|os_count[0]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.987      ;
; 0.720 ; uart:U2|tx_busy           ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.730 ; adder:U1|i[2]             ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.998      ;
; 0.758 ; adder:U1|i[0]             ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.026      ;
; 0.764 ; uart:U2|tx_state          ; uart:U2|tx_count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.031      ;
; 0.765 ; uart:U2|tx_state          ; uart:U2|tx_count[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.032      ;
; 0.765 ; uart:U2|tx_busy           ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.033      ;
; 0.766 ; uart:U2|tx_state          ; uart:U2|tx_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.033      ;
; 0.771 ; uart:U2|rx_state          ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.038      ;
; 0.782 ; adder:U1|secret[4]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.539      ; 1.516      ;
; 0.808 ; uart:U2|tx_buffer[0]      ; uart:U2|tx                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.076      ;
; 0.818 ; uart:U2|os_count[3]       ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.085      ;
; 0.827 ; uart:U2|rx_data[5]        ; adder:U1|secret[5]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.094      ;
; 0.842 ; uart:U2|tx_busy           ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.110      ;
; 0.856 ; uart:U2|rx_buffer[1]      ; uart:U2|rx_data[0]        ; clk          ; clk         ; 0.000        ; 0.085      ; 1.136      ;
; 0.856 ; uart:U2|rx_data[4]        ; adder:U1|secret[4]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.123      ;
; 0.859 ; uart:U2|os_count[2]       ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.863 ; uart:U2|tx_state          ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.130      ;
; 0.864 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.131      ;
; 0.865 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.869 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[10]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.137      ;
; 0.869 ; uart:U2|count_baud[2]     ; uart:U2|count_baud[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.877 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.144      ;
; 0.877 ; uart:U2|count_baud[5]     ; uart:U2|count_baud[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.144      ;
; 0.882 ; uart:U2|rx_data[3]        ; adder:U1|secret[3]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.149      ;
; 0.883 ; uart:U2|rx_data[7]        ; adder:U1|secret[7]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.150      ;
; 0.888 ; uart:U2|rx_data[0]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.174      ;
; 0.890 ; uart:U2|count_os[2]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.157      ;
; 0.913 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.180      ;
; 0.919 ; adder:U1|tx_data[2]       ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.187      ;
; 0.920 ; adder:U1|secret[3]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.539      ; 1.654      ;
; 0.925 ; uart:U2|count_os[1]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.192      ;
; 0.930 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_data[4]        ; clk          ; clk         ; 0.000        ; -0.381     ; 0.744      ;
; 0.931 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_data[3]        ; clk          ; clk         ; 0.000        ; -0.381     ; 0.745      ;
; 0.933 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_data[7]        ; clk          ; clk         ; 0.000        ; -0.381     ; 0.747      ;
; 0.934 ; uart:U2|rx_data[4]        ; adder:U1|tx_data[4]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.202      ;
; 0.941 ; uart:U2|rx_data[6]        ; adder:U1|secret[6]        ; clk          ; clk         ; 0.000        ; -0.376     ; 0.760      ;
; 0.950 ; adder:U1|tx_data[4]       ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.218      ;
; 0.954 ; adder:U1|i[3]             ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.539      ; 1.688      ;
; 0.976 ; uart:U2|tx_state          ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.243      ;
; 0.978 ; uart:U2|rx_data[1]        ; adder:U1|tx_data[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.246      ;
; 0.984 ; uart:U2|rx_state          ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.251      ;
; 0.989 ; uart:U2|rx_data[6]        ; adder:U1|tx_data[6]       ; clk          ; clk         ; 0.000        ; 0.048      ; 1.232      ;
; 0.991 ; adder:U1|i[0]             ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.539      ; 1.725      ;
; 0.994 ; uart:U2|os_count[3]       ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.261      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.624 ; -22.693           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -96.069                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                           ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.624 ; uart:U2|count_baud[0] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.574      ;
; -0.623 ; uart:U2|count_baud[3] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.573      ;
; -0.597 ; uart:U2|count_baud[4] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.547      ;
; -0.586 ; uart:U2|count_baud[4] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.536      ;
; -0.581 ; uart:U2|count_baud[0] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.531      ;
; -0.573 ; uart:U2|count_baud[3] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.556 ; uart:U2|count_baud[0] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.506      ;
; -0.555 ; uart:U2|count_baud[3] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.505      ;
; -0.546 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.496      ;
; -0.546 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.496      ;
; -0.546 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.496      ;
; -0.546 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.496      ;
; -0.546 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.496      ;
; -0.544 ; uart:U2|count_baud[2] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.494      ;
; -0.543 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.535 ; uart:U2|count_baud[5] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.485      ;
; -0.529 ; uart:U2|count_baud[4] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.479      ;
; -0.518 ; uart:U2|count_baud[4] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.468      ;
; -0.513 ; uart:U2|os_count[1]   ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.464      ;
; -0.513 ; uart:U2|os_count[1]   ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.464      ;
; -0.513 ; uart:U2|os_count[1]   ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.464      ;
; -0.513 ; uart:U2|count_baud[5] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.463      ;
; -0.513 ; uart:U2|count_baud[0] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.463      ;
; -0.505 ; uart:U2|count_baud[3] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.455      ;
; -0.496 ; uart:U2|count_baud[0] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.446      ;
; -0.495 ; uart:U2|count_baud[3] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.445      ;
; -0.494 ; uart:U2|count_baud[4] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.444      ;
; -0.489 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.439      ;
; -0.489 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.439      ;
; -0.489 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.439      ;
; -0.489 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.439      ;
; -0.489 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.439      ;
; -0.484 ; uart:U2|os_count[1]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.435      ;
; -0.484 ; uart:U2|os_count[1]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.435      ;
; -0.484 ; uart:U2|os_count[1]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.435      ;
; -0.484 ; uart:U2|os_count[1]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.435      ;
; -0.484 ; uart:U2|os_count[1]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.435      ;
; -0.483 ; uart:U2|count_baud[2] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.433      ;
; -0.480 ; uart:U2|count_baud[1] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.430      ;
; -0.476 ; uart:U2|count_baud[2] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.426      ;
; -0.473 ; uart:U2|count_baud[6] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.423      ;
; -0.467 ; uart:U2|count_baud[5] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.417      ;
; -0.465 ; uart:U2|count_baud[8] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.415      ;
; -0.460 ; uart:U2|count_baud[8] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.410      ;
; -0.445 ; uart:U2|count_baud[5] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.395      ;
; -0.443 ; uart:U2|os_count[0]   ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; uart:U2|os_count[0]   ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; uart:U2|os_count[0]   ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.394      ;
; -0.427 ; uart:U2|count_baud[1] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.377      ;
; -0.425 ; uart:U2|count_baud[6] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.375      ;
; -0.421 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.371      ;
; -0.421 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.371      ;
; -0.421 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.371      ;
; -0.421 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.371      ;
; -0.421 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.371      ;
; -0.421 ; uart:U2|count_baud[5] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.371      ;
; -0.416 ; uart:U2|count_baud[2] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; uart:U2|count_baud[2] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.414 ; uart:U2|os_count[0]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; uart:U2|os_count[0]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; uart:U2|os_count[0]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; uart:U2|os_count[0]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; uart:U2|os_count[0]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.365      ;
; -0.412 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.553      ;
; -0.412 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.553      ;
; -0.412 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.553      ;
; -0.412 ; uart:U2|count_baud[1] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.362      ;
; -0.411 ; uart:U2|count_baud[7] ; uart:U2|count_os[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.361      ;
; -0.409 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.550      ;
; -0.409 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.550      ;
; -0.409 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; 0.154      ; 1.550      ;
; -0.405 ; uart:U2|count_baud[6] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.355      ;
; -0.397 ; uart:U2|count_baud[8] ; uart:U2|count_os[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.347      ;
; -0.392 ; uart:U2|count_baud[8] ; uart:U2|count_os[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.342      ;
; -0.388 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; 0.157      ; 1.532      ;
; -0.388 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; 0.157      ; 1.532      ;
; -0.388 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; 0.157      ; 1.532      ;
; -0.388 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; 0.157      ; 1.532      ;
; -0.388 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; 0.157      ; 1.532      ;
; -0.388 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; 0.157      ; 1.532      ;
; -0.388 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; 0.157      ; 1.532      ;
; -0.388 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; 0.157      ; 1.532      ;
; -0.388 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; 0.157      ; 1.532      ;
; -0.368 ; uart:U2|count_baud[7] ; uart:U2|count_os[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; uart:U2|count_baud[8] ; uart:U2|count_os[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.318      ;
; -0.365 ; adder:U1|i[0]         ; adder:U1|i[0]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.316      ;
; -0.365 ; adder:U1|i[0]         ; adder:U1|i[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.316      ;
; -0.365 ; adder:U1|i[0]         ; adder:U1|i[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.316      ;
; -0.365 ; adder:U1|i[0]         ; adder:U1|i[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.316      ;
; -0.365 ; adder:U1|i[0]         ; adder:U1|i[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.316      ;
; -0.365 ; uart:U2|os_count[3]   ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.316      ;
; -0.365 ; uart:U2|os_count[3]   ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.316      ;
; -0.365 ; uart:U2|os_count[3]   ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.316      ;
; -0.364 ; uart:U2|rx_count[0]   ; uart:U2|os_count[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; uart:U2|rx_count[0]   ; uart:U2|os_count[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.363 ; uart:U2|rx_count[0]   ; uart:U2|os_count[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.313      ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart:U2|rx_buffer[9]      ; uart:U2|rx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; uart:U2|rx_count[3]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:U2|rx_count[2]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adder:U1|state_of_rx_busy ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adder:U1|tx_ena           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|tx_busy           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|os_count[2]       ; uart:U2|os_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|os_count[3]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|os_count[1]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|os_count[0]       ; uart:U2|os_count[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|rx_state          ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.189 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.317      ;
; 0.190 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.318      ;
; 0.191 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.319      ;
; 0.193 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart:U2|tx_buffer[1]      ; uart:U2|tx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart:U2|tx_buffer[2]      ; uart:U2|tx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart:U2|tx_buffer[5]      ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart:U2|tx_buffer[9]      ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; uart:U2|tx_buffer[3]      ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; uart:U2|tx_buffer[6]      ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; uart:U2|tx_buffer[8]      ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; uart:U2|tx_buffer[10]     ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.208 ; adder:U1|sig_state.S0     ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.227 ; uart:U2|tx_state          ; uart:U2|tx_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.347      ;
; 0.250 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.378      ;
; 0.251 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.379      ;
; 0.253 ; uart:U2|tx_buffer[7]      ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; adder:U1|tx_data[5]       ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; adder:U1|tx_data[1]       ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.384      ;
; 0.257 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.385      ;
; 0.258 ; adder:U1|tx_data[7]       ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.268 ; adder:U1|secret[0]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.236      ; 0.588      ;
; 0.276 ; uart:U2|rx_data[1]        ; adder:U1|secret[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.278 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_data[2]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.404      ;
; 0.278 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_data[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.404      ;
; 0.286 ; uart:U2|rx_busy           ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.036      ; 0.406      ;
; 0.287 ; adder:U1|tx_ena           ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.407      ;
; 0.296 ; uart:U2|count_os[3]       ; uart:U2|count_os[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; uart:U2|tx_buffer[4]      ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; uart:U2|count_baud[1]     ; uart:U2|count_baud[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; uart:U2|count_baud[3]     ; uart:U2|count_baud[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; uart:U2|count_os[4]       ; uart:U2|count_os[4]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; uart:U2|tx_busy           ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.305 ; uart:U2|count_baud[8]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; adder:U1|i[4]             ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart:U2|count_baud[0]     ; uart:U2|count_baud[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart:U2|rx_state          ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; uart:U2|rx_state          ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; adder:U1|i[3]             ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; uart:U2|rx_state          ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; adder:U1|i[1]             ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; uart:U2|os_count[0]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.318 ; adder:U1|i[2]             ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.330 ; uart:U2|tx_busy           ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.450      ;
; 0.331 ; adder:U1|i[0]             ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.451      ;
; 0.334 ; uart:U2|tx_buffer[0]      ; uart:U2|tx                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.454      ;
; 0.339 ; uart:U2|rx_state          ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.340 ; uart:U2|rx_data[4]        ; adder:U1|secret[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; uart:U2|tx_state          ; uart:U2|tx_count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; uart:U2|tx_state          ; uart:U2|tx_count[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.341 ; uart:U2|tx_state          ; uart:U2|tx_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.461      ;
; 0.342 ; uart:U2|rx_buffer[1]      ; uart:U2|rx_data[0]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.468      ;
; 0.343 ; uart:U2|rx_data[5]        ; adder:U1|secret[5]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.463      ;
; 0.343 ; uart:U2|os_count[3]       ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.463      ;
; 0.353 ; uart:U2|rx_data[3]        ; adder:U1|secret[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.473      ;
; 0.355 ; uart:U2|rx_data[7]        ; adder:U1|secret[7]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.475      ;
; 0.365 ; uart:U2|count_os[2]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.486      ;
; 0.366 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.371 ; adder:U1|secret[4]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.236      ; 0.691      ;
; 0.372 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.372 ; uart:U2|count_baud[5]     ; uart:U2|count_baud[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.373 ; uart:U2|count_baud[2]     ; uart:U2|count_baud[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.374 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.495      ;
; 0.377 ; uart:U2|tx_busy           ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.378 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.386 ; uart:U2|tx_state          ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.506      ;
; 0.388 ; uart:U2|count_os[1]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.509      ;
; 0.391 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_data[3]        ; clk          ; clk         ; 0.000        ; -0.157     ; 0.318      ;
; 0.391 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_data[4]        ; clk          ; clk         ; 0.000        ; -0.157     ; 0.318      ;
; 0.393 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_data[7]        ; clk          ; clk         ; 0.000        ; -0.157     ; 0.320      ;
; 0.396 ; uart:U2|rx_data[6]        ; adder:U1|secret[6]        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.325      ;
; 0.399 ; adder:U1|tx_data[2]       ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.519      ;
; 0.401 ; uart:U2|os_count[2]       ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.521      ;
; 0.405 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[10]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.525      ;
; 0.409 ; uart:U2|rx_data[0]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.537      ;
; 0.417 ; uart:U2|rx_data[4]        ; adder:U1|tx_data[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.537      ;
; 0.417 ; uart:U2|rx_state          ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.538      ;
; 0.417 ; adder:U1|tx_data[4]       ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.537      ;
; 0.422 ; adder:U1|secret[3]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.236      ; 0.742      ;
; 0.432 ; adder:U1|secret[1]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.236      ; 0.752      ;
; 0.438 ; uart:U2|rx_data[1]        ; adder:U1|tx_data[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.558      ;
; 0.438 ; uart:U2|tx_state          ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.558      ;
; 0.438 ; adder:U1|i[3]             ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.235      ; 0.757      ;
; 0.439 ; adder:U1|sig_state.S2     ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.559      ;
; 0.439 ; adder:U1|sig_state.S2     ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.559      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.407 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.775   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.775   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -166.834 ; 0.0   ; 0.0      ; 0.0     ; -132.369            ;
;  clk             ; -166.834 ; 0.000 ; N/A      ; N/A     ; -132.369            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1085     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1085     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Dec 28 20:59:21 2019
Info: Command: quartus_sta grant -c grant
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'grant.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.775
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.775            -166.834 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -132.369 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.467
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.467            -148.483 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -132.369 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.624
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.624             -22.693 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -96.069 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.407 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4756 megabytes
    Info: Processing ended: Sat Dec 28 20:59:24 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


