##  ELECTRÓNICA DIGITAL 1 2019 -2 UNIVERSIDAD NACIONAL DE COLOMBIA 
## TRABAJO 02- diseño y prueba del HDL para la camara OV7670


## Introducción 
El sistema de adquisión de la camara  debe adquiror la información de los pixeles y almacenarlos en la el buffer de memoria analizado en el trabajo anterior.
Se propone el siguiente esquema de trabajo, donde el estudiantes puede  testear el  funcionamiento del driver de la camara  diseñado

![DIAGRAMA](./figs/test_cam.png)


En este paquete de trabajo los estudiantes deben, en primera instancia, diseñar e implementar la captura datos de la camara según la configuración seleccionada en el WP01 y, adaptar los datos para que se almacene en memoria el pixel con el formato RGB332.

Luego de tener el diseño "captura_datos_downsampler" deben instanciar el  bloque HDL en el test_cam.v.  y probar la funcionalidad  del diseño para ello debe analizar el proyeto propuesto **test_cam.xise**  junto con el siguiente figura:


![DIAGRAMA](./figs/test_cam2.png)

Como se observa en la figura anterior, el bloque en rojo y las señales en amarillo indican  que el grupo de trabajo deben adicionarlar al proyecto **test_cam.xise** para  completar el funcionamiento.

El bloque en azul  es el PLL que realiza el divisor de frecuencias  requeridas 25Mhz y 24Mhz, en el ejemplo este bloque se implementa con una entrada de reloj de 32Mhz  y para la FPGA spartan6. Por tal motivo, es  necesario que cada grupo adpate este bloque a la tarjeta que esta usando. en el desarrolo del  paquete de trabajo se da las indicaciones  para hacer este proceso 

Para este paquete de trabajo, deben   estar inscrito en un grupo y copiar la información del siguiente link  [WP02](https://classroom.github.com/g/fTcztVJQ) .

Debe escribir  la documentación en el archivo README.md de la carpeta docs. Recuerde esta documentación debe ser tal que cualquier compañero de futuros semestres  comprenda sus anotaciones  y las relacione con el HDL diseñado


***Recuerde: Revisar  las instrucciones dadas en metodología y documentación.***


## Material 

Para este paquete de trabajo se debe contar con:

* Pantalla con emtrada VGA  y cuya resolución sea 640x480
* FPGA que cuenta con puerto VGA
* Cable VGA
* Plantilla del projecto  sugerido [WP02](https://classroom.github.com/g/fTcztVJQ) .
* Datasheet de la camara OV7670


## Desarrollo

Como se ha explicado en clase este paquete de trabajo debe desarrollar el siguiente bloque funcional:

![CAPTURADATOS](./figs/cajacapturadatos.png)

Para lo cual, la adquisión de datos debe ser acorde al funcionamiento de  la cámara. para ello debe analizar la siguiente grafica:

![CAPTURADATOS](./figs/cajacapturadatos2.PNG)


1. Diseñar el sistema digital de adquisión de los pixeles. No es neceario incluir la señales de control como Xclk, pwdn y reset, estas estan descritan en el top del proyecto.
2. Diseñar el downsampler  y transmitir la información al buffer de memoria. Recuerde la memoria se ha diseñado para almacenar el pixel en formato RGB332, y almacenar 3 bit para el color rojo  y verde  y 2 bit para el color Azul. Si usted, por ejemplo, selecciona el formato RGB565 de la cámara debe convertir los 5 bit de rojo en 3 bit.

***RECUEDE: Es necesario documentar el módulo diseñado con los respectivos diagrmas  funcionales y estructurales  y  registrar la información en README.md ***

Una vez clone el repositorio, en su computador  de la plantilla del projecto  [WP02](https://classroom.github.com/g/fTcztVJQ), realizar lo siguiente:

3. Revisar si el bloque PLL, `clk_32MHZ_to_25M_24M.v` (diagrama azul de la figura 1), propuesto  en el bloque test_cam.v, cumple con las necesidades de reloj de entrada  y salida para la plataforma utilizada. Recuede el sistema requiere ademas de los 32, 50 ó 100 Mhz de entrada, generar dos señales de reloj de 25Mz y 24 Mz para la pantalla VGA y la Camara, respectivamtente.  En este sentido, el archivo `clk_32MHZ_to_25M_24M.v` se encuentran en el interior de la carpeta `hdl/scr/PLL`, y  es el qie debe modificar.  

Para este hito se recomienda  generar un nuevo PLL  con `Clocking Wizard`. en el IDE de Ise debe utilizar `tools -> Core Generator ...`  y general el ip con Clocking Wizard. Una vez, generado el nuevo bloque de Clk:
    * Copia el archivo en la carpeta `hdl/scr/PLL`.
    * Remplace  en el proyecto **test_cam.xise**, el archivo `clk_32MHZ_to_25M_24M.v` por  el generado pro ustedes.
    * Cambien los datos necesarios en el archivo `test_cam.v`  para instanciar el nuevo PLL.
    * Documente en README.md el proceso realizado.

4. Modificar el módulo `test_cam.v` para agregar las señales de entrada y salidad necesarias para adquir la camara (señales amarillas del diagrama). 
5. Intanciar el módulo diseñado por ustedes en el hito 1 y 2  de este paquete de trabajo  en el módulo `test_cam.v`.
6. Implementar el proyecto completo  y documentar los resultados. Recuede adicionar el nombre de las señales y módulos en la figura 1  y registre el cambio en el archivo README.md



### Implementación 

Al culminar los hitos anteriores deben:

1. Crear el archivo UCF.
2. Realizar el test de la pantalla. Programar la FPGA con el bitstrem  del proyecto  y no son conectar la camara. ¿Qué  espera visualizar?, ¿Es corecto este  resultado ?
3. Configure la cámara en test por medio del bus I2C con ayuda de arduino.  ¿Es correcto el resultado ? ¿Cada cuanto se  refresca el buffer de memoria ?
4. ¿Qué falta implementar para  teenr el control de la toma de fotos ?

***RECUEDE: Es necesario documentar la implementación y registrar la información en README.md, lo puede hacer con ayuda de imagenes o videos ***


