
# üí° Lab02 - Unidad Aritm√©tico-L√≥gica (ALU)

## üë• Integrantes
* [Brandon Alexis Galeano Mart√≠nez](https://github.com/BAgaleanoM)
* [Juan David Torres Rom√°n](https://github.com/JuandavidT02)

---

## üìò √çndice
1. [Descripci√≥n General](#descripci√≥n-general)
2. [Operaciones de la ALU](#operaciones-de-la-alu)
3. [Estructura del Proyecto](#estructura-del-proyecto)
4. [Simulaciones](#simulaciones)
5. [Implementaci√≥n en FPGA](#implementaci√≥n-en-fpga)
6. [Conclusiones](#conclusiones)
7. [Referencias](#referencias)

---

## üßæ Descripci√≥n General

En este laboratorio se dise√±√≥ una **Unidad Aritm√©tico-L√≥gica (ALU)** de 4 bits utilizando el lenguaje **Verilog**.  
El objetivo fue implementar un m√≥dulo capaz de realizar operaciones aritm√©ticas y l√≥gicas b√°sicas, controladas mediante una se√±al de selecci√≥n (`sel`).  

El proyecto incluy√≥:
- Implementaci√≥n modular de cada operaci√≥n.
- Creaci√≥n de un multiplexor para seleccionar la salida correspondiente.
- Testbench con **GTKWave**.
- Pruebas f√≠sicas en una **FPGA Zybo Z7**.

---

## ‚öôÔ∏è Operaciones de la ALU

La ALU ejecuta **cinco operaciones** sobre dos operandos de 4 bits (`A` y `B`).  
Cada operaci√≥n est√° implementada como un bloque independiente y controlada por la se√±al `sel`.

| C√≥digo `sel` | Operaci√≥n | Descripci√≥n |
|---------------|------------|--------------|
| `000` | Suma | `Y = A + B` |
| `001` | Resta | `Y = A - B`  |
| `010` | Multiplicaci√≥n | `Y = A * B` |
| `011` | OR L√≥gica | `Y = A | B` |
| `100` | Corrimiento Izquierda | `Y = A << 1` |

### ‚ûï Suma
Realizada con un sumador completo de 4 bits.  
Se verifica el acarreo (`carry`) y el posible **overflow** cuando el resultado excede los 4 bits.

### ‚ûñ Resta
Implementada mediante el **complemento a dos** del operando `B`, reutilizando el mismo bloque del sumador.

### ‚úñÔ∏è Multiplicaci√≥n
Multiplica los operandos `A` y `B`, generando una salida de **8 bits**, lo cual permite comprobar ampliaciones de tama√±o y saturaci√≥n.

### üß† OR L√≥gica
Opera bit a bit entre `A` y `B`.  
Permite verificar el comportamiento combinacional puro de la ALU.

### ‚¨ÖÔ∏è Corrimiento Izquierda
Desplaza todos los bits de `A` una posici√≥n a la izquierda, equivalente a una multiplicaci√≥n por 2.  
Permite observar el efecto sobre los bits m√°s significativos.

---

## üóÇÔ∏è Estructura del Proyecto

El repositorio contiene los siguientes archivos:

| Archivo | Descripci√≥n |
|----------|-------------|
| **`alu4b.v`** | M√≥dulo principal que integra todas las operaciones y el multiplexor de selecci√≥n. |
| **`sumador4b.v`** | Implementaci√≥n del sumador completo de 4 bits. |
| **`resta4b.v`** | M√≥dulo de resta usando complemento a dos. |
| **`mult4b.v`** | M√≥dulo de multiplicaci√≥n de 4 bits con salida de 8 bits. |
| **`or4b.v`** | Implementaci√≥n de la compuerta OR bit a bit. |
| **`shift_left.v`** | Corrimiento l√≥gico a la izquierda. |
| **`mux.v`** | Multiplexor de 5 entradas que selecciona la operaci√≥n seg√∫n `sel`. |
| **`alu4b_tb.v`** | Archivo de testbench donde se prueban todas las operaciones. |
| **`constraints.xdc`** | Asignaci√≥n de pines para la FPGA (entradas, salidas y selectores). |

Cada m√≥dulo fue dise√±ado de forma **modular y jer√°rquica**, facilitando su integraci√≥n, simulaci√≥n y depuraci√≥n.

---

## üß© Simulaciones

Se elabor√≥ un **testbench (`alu4b_tb.v`)** que prueba todas las operaciones de la ALU secuencialmente.  
Durante la simulaci√≥n se variaron `A`, `B` y `sel`, observando la salida `Y` y las se√±ales de control.

**Herramientas utilizadas:**
- **Vivado** ‚Üí S√≠ntesis y simulaci√≥n.
- **GTKWave** ‚Üí Visualizaci√≥n de formas de onda.

### üîç Resultados de simulaci√≥n
- Los resultados de cada operaci√≥n coincidieron con los valores te√≥ricos esperados.
- El **multiplexor** cambi√≥ correctamente la salida en funci√≥n de `sel`.
- No se observaron retardos significativos ni errores de propagaci√≥n.
- En las operaciones aritm√©ticas, se comprob√≥ el manejo adecuado del overflow.

**Ejemplo de prueba:**
| A | B | sel | Operaci√≥n | Resultado esperado |
|---|---|-----|------------|--------------------|
| 3 | 5 | 000 | Suma | 8 (1000) |
| 9 | 2 | 001 | Resta | 7 (0111) |
| 4 | 3 | 010 | Multiplicaci√≥n | 12 (00001100) |
| 6 | 3 | 011 | OR | 7 (0111) |
| 5 | X | 100 | Corrimiento izquierda | 10 (1010) |

Las formas de onda en **GTKWave** muestran claramente los cambios de salida y el efecto del selector `sel` en tiempo real.

---

## üîå Implementaci√≥n en FPGA

En la implementaci√≥n pr√°ctica, se usaron **DIP Switches** y **LEDs** de la placa FPGA para representar las entradas y salidas.

| Se√±al | Descripci√≥n | Elemento f√≠sico |
|-------|--------------|----------------|
| `A[3:0]` | Entradas del operando A | DIP Switch (SW0‚ÄìSW3) |
| `B[3:0]` | Entradas del operando B | DIP Switch (SW4‚ÄìSW7) |
| `sel[2:0]` | Selector de operaci√≥n | DIP Switch (SW8‚ÄìSW10) |
| `Y[7:0]` | Salida de la ALU | LEDs (LD0‚ÄìLD7) |

**Configuraci√≥n:**
- Se utiliz√≥ **Vivado Design Suite** para s√≠ntesis, implementaci√≥n y generaci√≥n del bitstream.  
- Se asignaron los pines mediante el archivo `.xdc` de la FPGA Zybo Z7.  
- El sistema se prob√≥ con valores representativos para validar todas las operaciones.

**Observaciones:**
- Las salidas respondieron de forma inmediata a los cambios en los switches.  
- No se presentaron errores de conexi√≥n ni conflictos de pines.  
- La multiplicaci√≥n mostr√≥ correctamente los 8 bits de salida en los LEDs.

---

## üß† Conclusiones

- Se implement√≥ correctamente una **ALU modular de 4 bits**, capaz de realizar cinco operaciones aritm√©tico-l√≥gicas b√°sicas.  
- El uso de **m√≥dulos jer√°rquicos** facilit√≥ el dise√±o, depuraci√≥n y simulaci√≥n del sistema.  
- Las **simulaciones** en Vivado y GTKWave confirmaron la correcta selecci√≥n de operaciones y el buen funcionamiento del multiplexor.  
- La **implementaci√≥n en FPGA** permiti√≥ validar el dise√±o en hardware, comprobando la relaci√≥n entre el modelo digital y el comportamiento f√≠sico.  
- Este laboratorio permiti√≥ afianzar conceptos de **arquitectura digital, dise√±o combinacional, reutilizaci√≥n de m√≥dulos y verificaci√≥n por simulaci√≥n**.

---

## üìö Referencias

- M. Morris Mano, *Dise√±o Digital: Principios y Pr√°cticas*, 4ta edici√≥n, Pearson, 2011.  
- Xilinx Inc., *Vivado Design Suite User Guide*, UG973, 2022.  
- HDLBits, *Arithmetic Logic Unit Exercises*, [https://hdlbits.01xz.net](https://hdlbits.01xz.net)  
- Pineda Vargas, E. F., *Material de clase: Electr√≥nica Digital II ‚Äì Universidad Nacional de Colombia*, 2025.  
- Patterson, D. & Hennessy, J., *Computer Organization and Design: The Hardware/Software Interface*, Morgan Kaufmann, 2017.
