#########################################################3
# Design
#########################################################3
cell2 = importDesign('cell2')

class verilogParameter extends Module
  u0_cell2: new cell2()

  constructor: ->
    super()
    Port()

  @u0_cell2.verilogParameter([
      { key:'width',value:100}
      { key:'height',value:200}
  ])

  build: ->

module.exports=verilogParameter

