// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module DualIssueIO(	// ventus/src/pipeline/operandCollector.scala:621:9
  input         clock,	// ventus/src/pipeline/operandCollector.scala:621:9
  output        io_in_0_ready,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_0_valid,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_0_bits_alu_src1_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src1_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src1_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src1_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src1_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src1_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src1_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src1_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src2_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src2_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src2_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src2_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src2_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src2_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src2_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src2_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src3_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src3_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src3_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src3_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src3_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src3_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src3_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_alu_src3_7,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_0_bits_mask_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_mask_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_mask_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_mask_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_mask_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_mask_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_mask_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_mask_7,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_0_bits_control_inst,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_0_bits_control_wid,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_0_bits_control_fp,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_0_bits_control_branch,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_0_bits_control_simt_stack,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_barrier,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_0_bits_control_csr,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_0_bits_control_reverse,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_0_bits_control_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_0_bits_control_isvec,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_0_bits_control_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_0_bits_control_mask,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [3:0]  io_in_0_bits_control_sel_imm,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_0_bits_control_mem_whb,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_0_bits_control_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [5:0]  io_in_0_bits_control_alu_fn,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_0_bits_control_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_is_vls12,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_mem,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_mul,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_tc,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_disable_mask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_0_bits_control_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_mop,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [7:0]  io_in_0_bits_control_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_0_bits_control_wvd,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_fence,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_sfu,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_readmask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_writemask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_wxd,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_0_bits_control_pc,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [6:0]  io_in_0_bits_control_imm_ext,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [7:0]  io_in_0_bits_control_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_0_bits_control_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_0_bits_control_atomic,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_aq,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_0_bits_control_rl,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_in_1_ready,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_1_valid,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_1_bits_alu_src1_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src1_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src1_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src1_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src1_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src1_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src1_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src1_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src2_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src2_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src2_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src2_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src2_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src2_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src2_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src2_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src3_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src3_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src3_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src3_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src3_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src3_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src3_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_alu_src3_7,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_1_bits_mask_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_mask_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_mask_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_mask_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_mask_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_mask_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_mask_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_mask_7,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_1_bits_control_inst,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_1_bits_control_wid,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_1_bits_control_fp,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_1_bits_control_branch,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_1_bits_control_simt_stack,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_barrier,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_1_bits_control_csr,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_1_bits_control_reverse,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_1_bits_control_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_1_bits_control_isvec,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_1_bits_control_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_1_bits_control_mask,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [3:0]  io_in_1_bits_control_sel_imm,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_1_bits_control_mem_whb,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_1_bits_control_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [5:0]  io_in_1_bits_control_alu_fn,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_1_bits_control_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_is_vls12,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_mem,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_mul,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_tc,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_disable_mask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_1_bits_control_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_mop,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [7:0]  io_in_1_bits_control_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_1_bits_control_wvd,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_fence,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_sfu,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_readmask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_writemask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_wxd,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_1_bits_control_pc,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [6:0]  io_in_1_bits_control_imm_ext,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [7:0]  io_in_1_bits_control_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_1_bits_control_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_1_bits_control_atomic,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_aq,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_1_bits_control_rl,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_in_2_ready,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_2_valid,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_2_bits_alu_src1_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src1_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src1_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src1_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src1_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src1_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src1_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src1_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src2_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src2_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src2_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src2_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src2_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src2_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src2_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src2_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src3_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src3_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src3_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src3_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src3_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src3_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src3_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_alu_src3_7,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_2_bits_mask_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_mask_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_mask_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_mask_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_mask_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_mask_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_mask_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_mask_7,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_2_bits_control_inst,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_2_bits_control_wid,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_2_bits_control_fp,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_2_bits_control_branch,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_2_bits_control_simt_stack,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_barrier,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_2_bits_control_csr,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_2_bits_control_reverse,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_2_bits_control_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_2_bits_control_isvec,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_2_bits_control_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_2_bits_control_mask,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [3:0]  io_in_2_bits_control_sel_imm,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_2_bits_control_mem_whb,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_2_bits_control_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [5:0]  io_in_2_bits_control_alu_fn,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_2_bits_control_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_is_vls12,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_mem,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_mul,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_tc,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_disable_mask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_2_bits_control_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_mop,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [7:0]  io_in_2_bits_control_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_2_bits_control_wvd,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_fence,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_sfu,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_readmask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_writemask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_wxd,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_2_bits_control_pc,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [6:0]  io_in_2_bits_control_imm_ext,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [7:0]  io_in_2_bits_control_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_2_bits_control_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_2_bits_control_atomic,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_aq,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_2_bits_control_rl,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_in_3_ready,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_3_valid,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_3_bits_alu_src1_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src1_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src1_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src1_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src1_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src1_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src1_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src1_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src2_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src2_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src2_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src2_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src2_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src2_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src2_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src2_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src3_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src3_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src3_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src3_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src3_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src3_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src3_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_alu_src3_7,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_3_bits_mask_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_mask_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_mask_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_mask_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_mask_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_mask_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_mask_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_mask_7,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_3_bits_control_inst,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_3_bits_control_wid,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_3_bits_control_fp,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_3_bits_control_branch,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_3_bits_control_simt_stack,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_barrier,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_3_bits_control_csr,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_3_bits_control_reverse,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_3_bits_control_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_3_bits_control_isvec,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_3_bits_control_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_3_bits_control_mask,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [3:0]  io_in_3_bits_control_sel_imm,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_3_bits_control_mem_whb,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_3_bits_control_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [5:0]  io_in_3_bits_control_alu_fn,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_3_bits_control_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_is_vls12,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_mem,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_mul,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_tc,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_disable_mask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [1:0]  io_in_3_bits_control_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_mop,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [7:0]  io_in_3_bits_control_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_3_bits_control_wvd,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_fence,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_sfu,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_readmask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_writemask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_wxd,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_3_bits_control_pc,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [6:0]  io_in_3_bits_control_imm_ext,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [7:0]  io_in_3_bits_control_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:622:16
  input  [31:0] io_in_3_bits_control_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_in_3_bits_control_atomic,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_aq,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_in_3_bits_control_rl,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_ready,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_x_valid,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [31:0] io_out_x_bits_alu_src1_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src1_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src1_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src1_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src1_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src1_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src1_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src1_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src2_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src2_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src2_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src2_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src2_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src2_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src2_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src2_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src3_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src3_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src3_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src3_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src3_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src3_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src3_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_alu_src3_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_inst,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_x_bits_control_wid,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_x_bits_control_fp,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_x_bits_control_branch,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_x_bits_control_simt_stack,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_barrier,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_x_bits_control_csr,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_x_bits_control_reverse,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_x_bits_control_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_x_bits_control_isvec,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_x_bits_control_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_x_bits_control_mask,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [3:0]  io_out_x_bits_control_sel_imm,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_x_bits_control_mem_whb,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_x_bits_control_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [5:0]  io_out_x_bits_control_alu_fn,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_x_bits_control_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_is_vls12,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_mem,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_mul,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_tc,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_disable_mask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_x_bits_control_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_mop,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [7:0]  io_out_x_bits_control_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_x_bits_control_wvd,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_fence,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_sfu,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_readmask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_writemask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_wxd,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [31:0] io_out_x_bits_control_pc,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [6:0]  io_out_x_bits_control_imm_ext,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [7:0]  io_out_x_bits_control_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [31:0] io_out_x_bits_control_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_x_bits_control_atomic,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_aq,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_x_bits_control_rl,	// ventus/src/pipeline/operandCollector.scala:622:16
  input         io_out_v_ready,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_v_valid,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [31:0] io_out_v_bits_alu_src1_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src1_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src1_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src1_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src1_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src1_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src1_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src1_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src2_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src2_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src2_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src2_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src2_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src2_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src2_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src2_7,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src3_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src3_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src3_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src3_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src3_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src3_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src3_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_alu_src3_7,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_v_bits_mask_0,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_mask_1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_mask_2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_mask_3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_mask_4,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_mask_5,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_mask_6,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_mask_7,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [31:0] io_out_v_bits_control_inst,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_v_bits_control_wid,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_v_bits_control_fp,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_v_bits_control_branch,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_v_bits_control_simt_stack,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_barrier,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_v_bits_control_csr,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_v_bits_control_reverse,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_v_bits_control_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_v_bits_control_isvec,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_v_bits_control_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_v_bits_control_mask,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [3:0]  io_out_v_bits_control_sel_imm,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_v_bits_control_mem_whb,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_v_bits_control_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [5:0]  io_out_v_bits_control_alu_fn,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_v_bits_control_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_is_vls12,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_mem,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_mul,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_tc,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_disable_mask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [1:0]  io_out_v_bits_control_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_mop,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [7:0]  io_out_v_bits_control_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_v_bits_control_wvd,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_fence,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_sfu,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_readmask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_writemask,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_wxd,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [31:0] io_out_v_bits_control_pc,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [6:0]  io_out_v_bits_control_imm_ext,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [7:0]  io_out_v_bits_control_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:622:16
  output [31:0] io_out_v_bits_control_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:622:16
  output        io_out_v_bits_control_atomic,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_aq,	// ventus/src/pipeline/operandCollector.scala:622:16
                io_out_v_bits_control_rl	// ventus/src/pipeline/operandCollector.scala:622:16
);

  wire _arb_v_io_in_0_ready;	// ventus/src/pipeline/operandCollector.scala:645:23
  wire _arb_v_io_in_1_ready;	// ventus/src/pipeline/operandCollector.scala:645:23
  wire _arb_v_io_in_2_ready;	// ventus/src/pipeline/operandCollector.scala:645:23
  wire _arb_v_io_in_3_ready;	// ventus/src/pipeline/operandCollector.scala:645:23
  wire _arb_x_io_in_0_ready;	// ventus/src/pipeline/operandCollector.scala:644:23
  wire _arb_x_io_in_1_ready;	// ventus/src/pipeline/operandCollector.scala:644:23
  wire _arb_x_io_in_2_ready;	// ventus/src/pipeline/operandCollector.scala:644:23
  wire _arb_x_io_in_3_ready;	// ventus/src/pipeline/operandCollector.scala:644:23
  wire in_isvec =
    io_in_0_bits_control_tc | io_in_0_bits_control_fp | io_in_0_bits_control_mul
    | io_in_0_bits_control_sfu | io_in_0_bits_control_mem
    | ~((|io_in_0_bits_control_csr) | io_in_0_bits_control_barrier)
    & io_in_0_bits_control_isvec;	// ventus/src/pipeline/operandCollector.scala:632:98, :633:13, :634:{33,37,60}, :635:13, :636:36
  wire in_isvec_1 =
    io_in_1_bits_control_tc | io_in_1_bits_control_fp | io_in_1_bits_control_mul
    | io_in_1_bits_control_sfu | io_in_1_bits_control_mem
    | ~((|io_in_1_bits_control_csr) | io_in_1_bits_control_barrier)
    & io_in_1_bits_control_isvec;	// ventus/src/pipeline/operandCollector.scala:632:98, :633:13, :634:{33,37,60}, :635:13, :636:36
  wire in_isvec_2 =
    io_in_2_bits_control_tc | io_in_2_bits_control_fp | io_in_2_bits_control_mul
    | io_in_2_bits_control_sfu | io_in_2_bits_control_mem
    | ~((|io_in_2_bits_control_csr) | io_in_2_bits_control_barrier)
    & io_in_2_bits_control_isvec;	// ventus/src/pipeline/operandCollector.scala:632:98, :633:13, :634:{33,37,60}, :635:13, :636:36
  wire in_isvec_3 =
    io_in_3_bits_control_tc | io_in_3_bits_control_fp | io_in_3_bits_control_mul
    | io_in_3_bits_control_sfu | io_in_3_bits_control_mem
    | ~((|io_in_3_bits_control_csr) | io_in_3_bits_control_barrier)
    & io_in_3_bits_control_isvec;	// ventus/src/pipeline/operandCollector.scala:632:98, :633:13, :634:{33,37,60}, :635:13, :636:36
  RRArbiter_9 arb_x (	// ventus/src/pipeline/operandCollector.scala:644:23
    .clock                                 (clock),
    .io_in_0_ready                         (_arb_x_io_in_0_ready),
    .io_in_0_valid                         (io_in_0_valid & ~in_isvec),	// ventus/src/pipeline/operandCollector.scala:632:98, :633:13, :634:60, :651:{46,49}
    .io_in_0_bits_alu_src1_0               (io_in_0_bits_alu_src1_0),
    .io_in_0_bits_alu_src1_1               (io_in_0_bits_alu_src1_1),
    .io_in_0_bits_alu_src1_2               (io_in_0_bits_alu_src1_2),
    .io_in_0_bits_alu_src1_3               (io_in_0_bits_alu_src1_3),
    .io_in_0_bits_alu_src1_4               (io_in_0_bits_alu_src1_4),
    .io_in_0_bits_alu_src1_5               (io_in_0_bits_alu_src1_5),
    .io_in_0_bits_alu_src1_6               (io_in_0_bits_alu_src1_6),
    .io_in_0_bits_alu_src1_7               (io_in_0_bits_alu_src1_7),
    .io_in_0_bits_alu_src2_0               (io_in_0_bits_alu_src2_0),
    .io_in_0_bits_alu_src2_1               (io_in_0_bits_alu_src2_1),
    .io_in_0_bits_alu_src2_2               (io_in_0_bits_alu_src2_2),
    .io_in_0_bits_alu_src2_3               (io_in_0_bits_alu_src2_3),
    .io_in_0_bits_alu_src2_4               (io_in_0_bits_alu_src2_4),
    .io_in_0_bits_alu_src2_5               (io_in_0_bits_alu_src2_5),
    .io_in_0_bits_alu_src2_6               (io_in_0_bits_alu_src2_6),
    .io_in_0_bits_alu_src2_7               (io_in_0_bits_alu_src2_7),
    .io_in_0_bits_alu_src3_0               (io_in_0_bits_alu_src3_0),
    .io_in_0_bits_alu_src3_1               (io_in_0_bits_alu_src3_1),
    .io_in_0_bits_alu_src3_2               (io_in_0_bits_alu_src3_2),
    .io_in_0_bits_alu_src3_3               (io_in_0_bits_alu_src3_3),
    .io_in_0_bits_alu_src3_4               (io_in_0_bits_alu_src3_4),
    .io_in_0_bits_alu_src3_5               (io_in_0_bits_alu_src3_5),
    .io_in_0_bits_alu_src3_6               (io_in_0_bits_alu_src3_6),
    .io_in_0_bits_alu_src3_7               (io_in_0_bits_alu_src3_7),
    .io_in_0_bits_mask_0                   (io_in_0_bits_mask_0),
    .io_in_0_bits_mask_1                   (io_in_0_bits_mask_1),
    .io_in_0_bits_mask_2                   (io_in_0_bits_mask_2),
    .io_in_0_bits_mask_3                   (io_in_0_bits_mask_3),
    .io_in_0_bits_mask_4                   (io_in_0_bits_mask_4),
    .io_in_0_bits_mask_5                   (io_in_0_bits_mask_5),
    .io_in_0_bits_mask_6                   (io_in_0_bits_mask_6),
    .io_in_0_bits_mask_7                   (io_in_0_bits_mask_7),
    .io_in_0_bits_control_inst             (io_in_0_bits_control_inst),
    .io_in_0_bits_control_wid              (io_in_0_bits_control_wid),
    .io_in_0_bits_control_fp               (io_in_0_bits_control_fp),
    .io_in_0_bits_control_branch           (io_in_0_bits_control_branch),
    .io_in_0_bits_control_simt_stack       (io_in_0_bits_control_simt_stack),
    .io_in_0_bits_control_simt_stack_op    (io_in_0_bits_control_simt_stack_op),
    .io_in_0_bits_control_barrier          (io_in_0_bits_control_barrier),
    .io_in_0_bits_control_csr              (io_in_0_bits_control_csr),
    .io_in_0_bits_control_reverse          (io_in_0_bits_control_reverse),
    .io_in_0_bits_control_sel_alu2         (io_in_0_bits_control_sel_alu2),
    .io_in_0_bits_control_sel_alu1         (io_in_0_bits_control_sel_alu1),
    .io_in_0_bits_control_isvec            (io_in_0_bits_control_isvec),
    .io_in_0_bits_control_sel_alu3         (io_in_0_bits_control_sel_alu3),
    .io_in_0_bits_control_mask             (io_in_0_bits_control_mask),
    .io_in_0_bits_control_sel_imm          (io_in_0_bits_control_sel_imm),
    .io_in_0_bits_control_mem_whb          (io_in_0_bits_control_mem_whb),
    .io_in_0_bits_control_mem_unsigned     (io_in_0_bits_control_mem_unsigned),
    .io_in_0_bits_control_alu_fn           (io_in_0_bits_control_alu_fn),
    .io_in_0_bits_control_force_rm_rtz     (io_in_0_bits_control_force_rm_rtz),
    .io_in_0_bits_control_is_vls12         (io_in_0_bits_control_is_vls12),
    .io_in_0_bits_control_mem              (io_in_0_bits_control_mem),
    .io_in_0_bits_control_mul              (io_in_0_bits_control_mul),
    .io_in_0_bits_control_tc               (io_in_0_bits_control_tc),
    .io_in_0_bits_control_disable_mask     (io_in_0_bits_control_disable_mask),
    .io_in_0_bits_control_custom_signal_0  (io_in_0_bits_control_custom_signal_0),
    .io_in_0_bits_control_mem_cmd          (io_in_0_bits_control_mem_cmd),
    .io_in_0_bits_control_mop              (io_in_0_bits_control_mop),
    .io_in_0_bits_control_reg_idx1         (io_in_0_bits_control_reg_idx1),
    .io_in_0_bits_control_reg_idx2         (io_in_0_bits_control_reg_idx2),
    .io_in_0_bits_control_reg_idx3         (io_in_0_bits_control_reg_idx3),
    .io_in_0_bits_control_reg_idxw         (io_in_0_bits_control_reg_idxw),
    .io_in_0_bits_control_wvd              (io_in_0_bits_control_wvd),
    .io_in_0_bits_control_fence            (io_in_0_bits_control_fence),
    .io_in_0_bits_control_sfu              (io_in_0_bits_control_sfu),
    .io_in_0_bits_control_readmask         (io_in_0_bits_control_readmask),
    .io_in_0_bits_control_writemask        (io_in_0_bits_control_writemask),
    .io_in_0_bits_control_wxd              (io_in_0_bits_control_wxd),
    .io_in_0_bits_control_pc               (io_in_0_bits_control_pc),
    .io_in_0_bits_control_imm_ext          (io_in_0_bits_control_imm_ext),
    .io_in_0_bits_control_spike_info_sm_id (io_in_0_bits_control_spike_info_sm_id),
    .io_in_0_bits_control_spike_info_pc    (io_in_0_bits_control_spike_info_pc),
    .io_in_0_bits_control_spike_info_inst  (io_in_0_bits_control_spike_info_inst),
    .io_in_0_bits_control_atomic           (io_in_0_bits_control_atomic),
    .io_in_0_bits_control_aq               (io_in_0_bits_control_aq),
    .io_in_0_bits_control_rl               (io_in_0_bits_control_rl),
    .io_in_1_ready                         (_arb_x_io_in_1_ready),
    .io_in_1_valid                         (io_in_1_valid & ~in_isvec_1),	// ventus/src/pipeline/operandCollector.scala:632:98, :633:13, :634:60, :651:{46,49}
    .io_in_1_bits_alu_src1_0               (io_in_1_bits_alu_src1_0),
    .io_in_1_bits_alu_src1_1               (io_in_1_bits_alu_src1_1),
    .io_in_1_bits_alu_src1_2               (io_in_1_bits_alu_src1_2),
    .io_in_1_bits_alu_src1_3               (io_in_1_bits_alu_src1_3),
    .io_in_1_bits_alu_src1_4               (io_in_1_bits_alu_src1_4),
    .io_in_1_bits_alu_src1_5               (io_in_1_bits_alu_src1_5),
    .io_in_1_bits_alu_src1_6               (io_in_1_bits_alu_src1_6),
    .io_in_1_bits_alu_src1_7               (io_in_1_bits_alu_src1_7),
    .io_in_1_bits_alu_src2_0               (io_in_1_bits_alu_src2_0),
    .io_in_1_bits_alu_src2_1               (io_in_1_bits_alu_src2_1),
    .io_in_1_bits_alu_src2_2               (io_in_1_bits_alu_src2_2),
    .io_in_1_bits_alu_src2_3               (io_in_1_bits_alu_src2_3),
    .io_in_1_bits_alu_src2_4               (io_in_1_bits_alu_src2_4),
    .io_in_1_bits_alu_src2_5               (io_in_1_bits_alu_src2_5),
    .io_in_1_bits_alu_src2_6               (io_in_1_bits_alu_src2_6),
    .io_in_1_bits_alu_src2_7               (io_in_1_bits_alu_src2_7),
    .io_in_1_bits_alu_src3_0               (io_in_1_bits_alu_src3_0),
    .io_in_1_bits_alu_src3_1               (io_in_1_bits_alu_src3_1),
    .io_in_1_bits_alu_src3_2               (io_in_1_bits_alu_src3_2),
    .io_in_1_bits_alu_src3_3               (io_in_1_bits_alu_src3_3),
    .io_in_1_bits_alu_src3_4               (io_in_1_bits_alu_src3_4),
    .io_in_1_bits_alu_src3_5               (io_in_1_bits_alu_src3_5),
    .io_in_1_bits_alu_src3_6               (io_in_1_bits_alu_src3_6),
    .io_in_1_bits_alu_src3_7               (io_in_1_bits_alu_src3_7),
    .io_in_1_bits_mask_0                   (io_in_1_bits_mask_0),
    .io_in_1_bits_mask_1                   (io_in_1_bits_mask_1),
    .io_in_1_bits_mask_2                   (io_in_1_bits_mask_2),
    .io_in_1_bits_mask_3                   (io_in_1_bits_mask_3),
    .io_in_1_bits_mask_4                   (io_in_1_bits_mask_4),
    .io_in_1_bits_mask_5                   (io_in_1_bits_mask_5),
    .io_in_1_bits_mask_6                   (io_in_1_bits_mask_6),
    .io_in_1_bits_mask_7                   (io_in_1_bits_mask_7),
    .io_in_1_bits_control_inst             (io_in_1_bits_control_inst),
    .io_in_1_bits_control_wid              (io_in_1_bits_control_wid),
    .io_in_1_bits_control_fp               (io_in_1_bits_control_fp),
    .io_in_1_bits_control_branch           (io_in_1_bits_control_branch),
    .io_in_1_bits_control_simt_stack       (io_in_1_bits_control_simt_stack),
    .io_in_1_bits_control_simt_stack_op    (io_in_1_bits_control_simt_stack_op),
    .io_in_1_bits_control_barrier          (io_in_1_bits_control_barrier),
    .io_in_1_bits_control_csr              (io_in_1_bits_control_csr),
    .io_in_1_bits_control_reverse          (io_in_1_bits_control_reverse),
    .io_in_1_bits_control_sel_alu2         (io_in_1_bits_control_sel_alu2),
    .io_in_1_bits_control_sel_alu1         (io_in_1_bits_control_sel_alu1),
    .io_in_1_bits_control_isvec            (io_in_1_bits_control_isvec),
    .io_in_1_bits_control_sel_alu3         (io_in_1_bits_control_sel_alu3),
    .io_in_1_bits_control_mask             (io_in_1_bits_control_mask),
    .io_in_1_bits_control_sel_imm          (io_in_1_bits_control_sel_imm),
    .io_in_1_bits_control_mem_whb          (io_in_1_bits_control_mem_whb),
    .io_in_1_bits_control_mem_unsigned     (io_in_1_bits_control_mem_unsigned),
    .io_in_1_bits_control_alu_fn           (io_in_1_bits_control_alu_fn),
    .io_in_1_bits_control_force_rm_rtz     (io_in_1_bits_control_force_rm_rtz),
    .io_in_1_bits_control_is_vls12         (io_in_1_bits_control_is_vls12),
    .io_in_1_bits_control_mem              (io_in_1_bits_control_mem),
    .io_in_1_bits_control_mul              (io_in_1_bits_control_mul),
    .io_in_1_bits_control_tc               (io_in_1_bits_control_tc),
    .io_in_1_bits_control_disable_mask     (io_in_1_bits_control_disable_mask),
    .io_in_1_bits_control_custom_signal_0  (io_in_1_bits_control_custom_signal_0),
    .io_in_1_bits_control_mem_cmd          (io_in_1_bits_control_mem_cmd),
    .io_in_1_bits_control_mop              (io_in_1_bits_control_mop),
    .io_in_1_bits_control_reg_idx1         (io_in_1_bits_control_reg_idx1),
    .io_in_1_bits_control_reg_idx2         (io_in_1_bits_control_reg_idx2),
    .io_in_1_bits_control_reg_idx3         (io_in_1_bits_control_reg_idx3),
    .io_in_1_bits_control_reg_idxw         (io_in_1_bits_control_reg_idxw),
    .io_in_1_bits_control_wvd              (io_in_1_bits_control_wvd),
    .io_in_1_bits_control_fence            (io_in_1_bits_control_fence),
    .io_in_1_bits_control_sfu              (io_in_1_bits_control_sfu),
    .io_in_1_bits_control_readmask         (io_in_1_bits_control_readmask),
    .io_in_1_bits_control_writemask        (io_in_1_bits_control_writemask),
    .io_in_1_bits_control_wxd              (io_in_1_bits_control_wxd),
    .io_in_1_bits_control_pc               (io_in_1_bits_control_pc),
    .io_in_1_bits_control_imm_ext          (io_in_1_bits_control_imm_ext),
    .io_in_1_bits_control_spike_info_sm_id (io_in_1_bits_control_spike_info_sm_id),
    .io_in_1_bits_control_spike_info_pc    (io_in_1_bits_control_spike_info_pc),
    .io_in_1_bits_control_spike_info_inst  (io_in_1_bits_control_spike_info_inst),
    .io_in_1_bits_control_atomic           (io_in_1_bits_control_atomic),
    .io_in_1_bits_control_aq               (io_in_1_bits_control_aq),
    .io_in_1_bits_control_rl               (io_in_1_bits_control_rl),
    .io_in_2_ready                         (_arb_x_io_in_2_ready),
    .io_in_2_valid                         (io_in_2_valid & ~in_isvec_2),	// ventus/src/pipeline/operandCollector.scala:632:98, :633:13, :634:60, :651:{46,49}
    .io_in_2_bits_alu_src1_0               (io_in_2_bits_alu_src1_0),
    .io_in_2_bits_alu_src1_1               (io_in_2_bits_alu_src1_1),
    .io_in_2_bits_alu_src1_2               (io_in_2_bits_alu_src1_2),
    .io_in_2_bits_alu_src1_3               (io_in_2_bits_alu_src1_3),
    .io_in_2_bits_alu_src1_4               (io_in_2_bits_alu_src1_4),
    .io_in_2_bits_alu_src1_5               (io_in_2_bits_alu_src1_5),
    .io_in_2_bits_alu_src1_6               (io_in_2_bits_alu_src1_6),
    .io_in_2_bits_alu_src1_7               (io_in_2_bits_alu_src1_7),
    .io_in_2_bits_alu_src2_0               (io_in_2_bits_alu_src2_0),
    .io_in_2_bits_alu_src2_1               (io_in_2_bits_alu_src2_1),
    .io_in_2_bits_alu_src2_2               (io_in_2_bits_alu_src2_2),
    .io_in_2_bits_alu_src2_3               (io_in_2_bits_alu_src2_3),
    .io_in_2_bits_alu_src2_4               (io_in_2_bits_alu_src2_4),
    .io_in_2_bits_alu_src2_5               (io_in_2_bits_alu_src2_5),
    .io_in_2_bits_alu_src2_6               (io_in_2_bits_alu_src2_6),
    .io_in_2_bits_alu_src2_7               (io_in_2_bits_alu_src2_7),
    .io_in_2_bits_alu_src3_0               (io_in_2_bits_alu_src3_0),
    .io_in_2_bits_alu_src3_1               (io_in_2_bits_alu_src3_1),
    .io_in_2_bits_alu_src3_2               (io_in_2_bits_alu_src3_2),
    .io_in_2_bits_alu_src3_3               (io_in_2_bits_alu_src3_3),
    .io_in_2_bits_alu_src3_4               (io_in_2_bits_alu_src3_4),
    .io_in_2_bits_alu_src3_5               (io_in_2_bits_alu_src3_5),
    .io_in_2_bits_alu_src3_6               (io_in_2_bits_alu_src3_6),
    .io_in_2_bits_alu_src3_7               (io_in_2_bits_alu_src3_7),
    .io_in_2_bits_mask_0                   (io_in_2_bits_mask_0),
    .io_in_2_bits_mask_1                   (io_in_2_bits_mask_1),
    .io_in_2_bits_mask_2                   (io_in_2_bits_mask_2),
    .io_in_2_bits_mask_3                   (io_in_2_bits_mask_3),
    .io_in_2_bits_mask_4                   (io_in_2_bits_mask_4),
    .io_in_2_bits_mask_5                   (io_in_2_bits_mask_5),
    .io_in_2_bits_mask_6                   (io_in_2_bits_mask_6),
    .io_in_2_bits_mask_7                   (io_in_2_bits_mask_7),
    .io_in_2_bits_control_inst             (io_in_2_bits_control_inst),
    .io_in_2_bits_control_wid              (io_in_2_bits_control_wid),
    .io_in_2_bits_control_fp               (io_in_2_bits_control_fp),
    .io_in_2_bits_control_branch           (io_in_2_bits_control_branch),
    .io_in_2_bits_control_simt_stack       (io_in_2_bits_control_simt_stack),
    .io_in_2_bits_control_simt_stack_op    (io_in_2_bits_control_simt_stack_op),
    .io_in_2_bits_control_barrier          (io_in_2_bits_control_barrier),
    .io_in_2_bits_control_csr              (io_in_2_bits_control_csr),
    .io_in_2_bits_control_reverse          (io_in_2_bits_control_reverse),
    .io_in_2_bits_control_sel_alu2         (io_in_2_bits_control_sel_alu2),
    .io_in_2_bits_control_sel_alu1         (io_in_2_bits_control_sel_alu1),
    .io_in_2_bits_control_isvec            (io_in_2_bits_control_isvec),
    .io_in_2_bits_control_sel_alu3         (io_in_2_bits_control_sel_alu3),
    .io_in_2_bits_control_mask             (io_in_2_bits_control_mask),
    .io_in_2_bits_control_sel_imm          (io_in_2_bits_control_sel_imm),
    .io_in_2_bits_control_mem_whb          (io_in_2_bits_control_mem_whb),
    .io_in_2_bits_control_mem_unsigned     (io_in_2_bits_control_mem_unsigned),
    .io_in_2_bits_control_alu_fn           (io_in_2_bits_control_alu_fn),
    .io_in_2_bits_control_force_rm_rtz     (io_in_2_bits_control_force_rm_rtz),
    .io_in_2_bits_control_is_vls12         (io_in_2_bits_control_is_vls12),
    .io_in_2_bits_control_mem              (io_in_2_bits_control_mem),
    .io_in_2_bits_control_mul              (io_in_2_bits_control_mul),
    .io_in_2_bits_control_tc               (io_in_2_bits_control_tc),
    .io_in_2_bits_control_disable_mask     (io_in_2_bits_control_disable_mask),
    .io_in_2_bits_control_custom_signal_0  (io_in_2_bits_control_custom_signal_0),
    .io_in_2_bits_control_mem_cmd          (io_in_2_bits_control_mem_cmd),
    .io_in_2_bits_control_mop              (io_in_2_bits_control_mop),
    .io_in_2_bits_control_reg_idx1         (io_in_2_bits_control_reg_idx1),
    .io_in_2_bits_control_reg_idx2         (io_in_2_bits_control_reg_idx2),
    .io_in_2_bits_control_reg_idx3         (io_in_2_bits_control_reg_idx3),
    .io_in_2_bits_control_reg_idxw         (io_in_2_bits_control_reg_idxw),
    .io_in_2_bits_control_wvd              (io_in_2_bits_control_wvd),
    .io_in_2_bits_control_fence            (io_in_2_bits_control_fence),
    .io_in_2_bits_control_sfu              (io_in_2_bits_control_sfu),
    .io_in_2_bits_control_readmask         (io_in_2_bits_control_readmask),
    .io_in_2_bits_control_writemask        (io_in_2_bits_control_writemask),
    .io_in_2_bits_control_wxd              (io_in_2_bits_control_wxd),
    .io_in_2_bits_control_pc               (io_in_2_bits_control_pc),
    .io_in_2_bits_control_imm_ext          (io_in_2_bits_control_imm_ext),
    .io_in_2_bits_control_spike_info_sm_id (io_in_2_bits_control_spike_info_sm_id),
    .io_in_2_bits_control_spike_info_pc    (io_in_2_bits_control_spike_info_pc),
    .io_in_2_bits_control_spike_info_inst  (io_in_2_bits_control_spike_info_inst),
    .io_in_2_bits_control_atomic           (io_in_2_bits_control_atomic),
    .io_in_2_bits_control_aq               (io_in_2_bits_control_aq),
    .io_in_2_bits_control_rl               (io_in_2_bits_control_rl),
    .io_in_3_ready                         (_arb_x_io_in_3_ready),
    .io_in_3_valid                         (io_in_3_valid & ~in_isvec_3),	// ventus/src/pipeline/operandCollector.scala:632:98, :633:13, :634:60, :651:{46,49}
    .io_in_3_bits_alu_src1_0               (io_in_3_bits_alu_src1_0),
    .io_in_3_bits_alu_src1_1               (io_in_3_bits_alu_src1_1),
    .io_in_3_bits_alu_src1_2               (io_in_3_bits_alu_src1_2),
    .io_in_3_bits_alu_src1_3               (io_in_3_bits_alu_src1_3),
    .io_in_3_bits_alu_src1_4               (io_in_3_bits_alu_src1_4),
    .io_in_3_bits_alu_src1_5               (io_in_3_bits_alu_src1_5),
    .io_in_3_bits_alu_src1_6               (io_in_3_bits_alu_src1_6),
    .io_in_3_bits_alu_src1_7               (io_in_3_bits_alu_src1_7),
    .io_in_3_bits_alu_src2_0               (io_in_3_bits_alu_src2_0),
    .io_in_3_bits_alu_src2_1               (io_in_3_bits_alu_src2_1),
    .io_in_3_bits_alu_src2_2               (io_in_3_bits_alu_src2_2),
    .io_in_3_bits_alu_src2_3               (io_in_3_bits_alu_src2_3),
    .io_in_3_bits_alu_src2_4               (io_in_3_bits_alu_src2_4),
    .io_in_3_bits_alu_src2_5               (io_in_3_bits_alu_src2_5),
    .io_in_3_bits_alu_src2_6               (io_in_3_bits_alu_src2_6),
    .io_in_3_bits_alu_src2_7               (io_in_3_bits_alu_src2_7),
    .io_in_3_bits_alu_src3_0               (io_in_3_bits_alu_src3_0),
    .io_in_3_bits_alu_src3_1               (io_in_3_bits_alu_src3_1),
    .io_in_3_bits_alu_src3_2               (io_in_3_bits_alu_src3_2),
    .io_in_3_bits_alu_src3_3               (io_in_3_bits_alu_src3_3),
    .io_in_3_bits_alu_src3_4               (io_in_3_bits_alu_src3_4),
    .io_in_3_bits_alu_src3_5               (io_in_3_bits_alu_src3_5),
    .io_in_3_bits_alu_src3_6               (io_in_3_bits_alu_src3_6),
    .io_in_3_bits_alu_src3_7               (io_in_3_bits_alu_src3_7),
    .io_in_3_bits_mask_0                   (io_in_3_bits_mask_0),
    .io_in_3_bits_mask_1                   (io_in_3_bits_mask_1),
    .io_in_3_bits_mask_2                   (io_in_3_bits_mask_2),
    .io_in_3_bits_mask_3                   (io_in_3_bits_mask_3),
    .io_in_3_bits_mask_4                   (io_in_3_bits_mask_4),
    .io_in_3_bits_mask_5                   (io_in_3_bits_mask_5),
    .io_in_3_bits_mask_6                   (io_in_3_bits_mask_6),
    .io_in_3_bits_mask_7                   (io_in_3_bits_mask_7),
    .io_in_3_bits_control_inst             (io_in_3_bits_control_inst),
    .io_in_3_bits_control_wid              (io_in_3_bits_control_wid),
    .io_in_3_bits_control_fp               (io_in_3_bits_control_fp),
    .io_in_3_bits_control_branch           (io_in_3_bits_control_branch),
    .io_in_3_bits_control_simt_stack       (io_in_3_bits_control_simt_stack),
    .io_in_3_bits_control_simt_stack_op    (io_in_3_bits_control_simt_stack_op),
    .io_in_3_bits_control_barrier          (io_in_3_bits_control_barrier),
    .io_in_3_bits_control_csr              (io_in_3_bits_control_csr),
    .io_in_3_bits_control_reverse          (io_in_3_bits_control_reverse),
    .io_in_3_bits_control_sel_alu2         (io_in_3_bits_control_sel_alu2),
    .io_in_3_bits_control_sel_alu1         (io_in_3_bits_control_sel_alu1),
    .io_in_3_bits_control_isvec            (io_in_3_bits_control_isvec),
    .io_in_3_bits_control_sel_alu3         (io_in_3_bits_control_sel_alu3),
    .io_in_3_bits_control_mask             (io_in_3_bits_control_mask),
    .io_in_3_bits_control_sel_imm          (io_in_3_bits_control_sel_imm),
    .io_in_3_bits_control_mem_whb          (io_in_3_bits_control_mem_whb),
    .io_in_3_bits_control_mem_unsigned     (io_in_3_bits_control_mem_unsigned),
    .io_in_3_bits_control_alu_fn           (io_in_3_bits_control_alu_fn),
    .io_in_3_bits_control_force_rm_rtz     (io_in_3_bits_control_force_rm_rtz),
    .io_in_3_bits_control_is_vls12         (io_in_3_bits_control_is_vls12),
    .io_in_3_bits_control_mem              (io_in_3_bits_control_mem),
    .io_in_3_bits_control_mul              (io_in_3_bits_control_mul),
    .io_in_3_bits_control_tc               (io_in_3_bits_control_tc),
    .io_in_3_bits_control_disable_mask     (io_in_3_bits_control_disable_mask),
    .io_in_3_bits_control_custom_signal_0  (io_in_3_bits_control_custom_signal_0),
    .io_in_3_bits_control_mem_cmd          (io_in_3_bits_control_mem_cmd),
    .io_in_3_bits_control_mop              (io_in_3_bits_control_mop),
    .io_in_3_bits_control_reg_idx1         (io_in_3_bits_control_reg_idx1),
    .io_in_3_bits_control_reg_idx2         (io_in_3_bits_control_reg_idx2),
    .io_in_3_bits_control_reg_idx3         (io_in_3_bits_control_reg_idx3),
    .io_in_3_bits_control_reg_idxw         (io_in_3_bits_control_reg_idxw),
    .io_in_3_bits_control_wvd              (io_in_3_bits_control_wvd),
    .io_in_3_bits_control_fence            (io_in_3_bits_control_fence),
    .io_in_3_bits_control_sfu              (io_in_3_bits_control_sfu),
    .io_in_3_bits_control_readmask         (io_in_3_bits_control_readmask),
    .io_in_3_bits_control_writemask        (io_in_3_bits_control_writemask),
    .io_in_3_bits_control_wxd              (io_in_3_bits_control_wxd),
    .io_in_3_bits_control_pc               (io_in_3_bits_control_pc),
    .io_in_3_bits_control_imm_ext          (io_in_3_bits_control_imm_ext),
    .io_in_3_bits_control_spike_info_sm_id (io_in_3_bits_control_spike_info_sm_id),
    .io_in_3_bits_control_spike_info_pc    (io_in_3_bits_control_spike_info_pc),
    .io_in_3_bits_control_spike_info_inst  (io_in_3_bits_control_spike_info_inst),
    .io_in_3_bits_control_atomic           (io_in_3_bits_control_atomic),
    .io_in_3_bits_control_aq               (io_in_3_bits_control_aq),
    .io_in_3_bits_control_rl               (io_in_3_bits_control_rl),
    .io_out_ready                          (io_out_x_ready),
    .io_out_valid                          (io_out_x_valid),
    .io_out_bits_alu_src1_0                (io_out_x_bits_alu_src1_0),
    .io_out_bits_alu_src1_1                (io_out_x_bits_alu_src1_1),
    .io_out_bits_alu_src1_2                (io_out_x_bits_alu_src1_2),
    .io_out_bits_alu_src1_3                (io_out_x_bits_alu_src1_3),
    .io_out_bits_alu_src1_4                (io_out_x_bits_alu_src1_4),
    .io_out_bits_alu_src1_5                (io_out_x_bits_alu_src1_5),
    .io_out_bits_alu_src1_6                (io_out_x_bits_alu_src1_6),
    .io_out_bits_alu_src1_7                (io_out_x_bits_alu_src1_7),
    .io_out_bits_alu_src2_0                (io_out_x_bits_alu_src2_0),
    .io_out_bits_alu_src2_1                (io_out_x_bits_alu_src2_1),
    .io_out_bits_alu_src2_2                (io_out_x_bits_alu_src2_2),
    .io_out_bits_alu_src2_3                (io_out_x_bits_alu_src2_3),
    .io_out_bits_alu_src2_4                (io_out_x_bits_alu_src2_4),
    .io_out_bits_alu_src2_5                (io_out_x_bits_alu_src2_5),
    .io_out_bits_alu_src2_6                (io_out_x_bits_alu_src2_6),
    .io_out_bits_alu_src2_7                (io_out_x_bits_alu_src2_7),
    .io_out_bits_alu_src3_0                (io_out_x_bits_alu_src3_0),
    .io_out_bits_alu_src3_1                (io_out_x_bits_alu_src3_1),
    .io_out_bits_alu_src3_2                (io_out_x_bits_alu_src3_2),
    .io_out_bits_alu_src3_3                (io_out_x_bits_alu_src3_3),
    .io_out_bits_alu_src3_4                (io_out_x_bits_alu_src3_4),
    .io_out_bits_alu_src3_5                (io_out_x_bits_alu_src3_5),
    .io_out_bits_alu_src3_6                (io_out_x_bits_alu_src3_6),
    .io_out_bits_alu_src3_7                (io_out_x_bits_alu_src3_7),
    .io_out_bits_mask_0                    (/* unused */),
    .io_out_bits_mask_1                    (/* unused */),
    .io_out_bits_mask_2                    (/* unused */),
    .io_out_bits_mask_3                    (/* unused */),
    .io_out_bits_mask_4                    (/* unused */),
    .io_out_bits_mask_5                    (/* unused */),
    .io_out_bits_mask_6                    (/* unused */),
    .io_out_bits_mask_7                    (/* unused */),
    .io_out_bits_control_inst              (io_out_x_bits_control_inst),
    .io_out_bits_control_wid               (io_out_x_bits_control_wid),
    .io_out_bits_control_fp                (io_out_x_bits_control_fp),
    .io_out_bits_control_branch            (io_out_x_bits_control_branch),
    .io_out_bits_control_simt_stack        (io_out_x_bits_control_simt_stack),
    .io_out_bits_control_simt_stack_op     (io_out_x_bits_control_simt_stack_op),
    .io_out_bits_control_barrier           (io_out_x_bits_control_barrier),
    .io_out_bits_control_csr               (io_out_x_bits_control_csr),
    .io_out_bits_control_reverse           (io_out_x_bits_control_reverse),
    .io_out_bits_control_sel_alu2          (io_out_x_bits_control_sel_alu2),
    .io_out_bits_control_sel_alu1          (io_out_x_bits_control_sel_alu1),
    .io_out_bits_control_isvec             (io_out_x_bits_control_isvec),
    .io_out_bits_control_sel_alu3          (io_out_x_bits_control_sel_alu3),
    .io_out_bits_control_mask              (io_out_x_bits_control_mask),
    .io_out_bits_control_sel_imm           (io_out_x_bits_control_sel_imm),
    .io_out_bits_control_mem_whb           (io_out_x_bits_control_mem_whb),
    .io_out_bits_control_mem_unsigned      (io_out_x_bits_control_mem_unsigned),
    .io_out_bits_control_alu_fn            (io_out_x_bits_control_alu_fn),
    .io_out_bits_control_force_rm_rtz      (io_out_x_bits_control_force_rm_rtz),
    .io_out_bits_control_is_vls12          (io_out_x_bits_control_is_vls12),
    .io_out_bits_control_mem               (io_out_x_bits_control_mem),
    .io_out_bits_control_mul               (io_out_x_bits_control_mul),
    .io_out_bits_control_tc                (io_out_x_bits_control_tc),
    .io_out_bits_control_disable_mask      (io_out_x_bits_control_disable_mask),
    .io_out_bits_control_custom_signal_0   (io_out_x_bits_control_custom_signal_0),
    .io_out_bits_control_mem_cmd           (io_out_x_bits_control_mem_cmd),
    .io_out_bits_control_mop               (io_out_x_bits_control_mop),
    .io_out_bits_control_reg_idx1          (io_out_x_bits_control_reg_idx1),
    .io_out_bits_control_reg_idx2          (io_out_x_bits_control_reg_idx2),
    .io_out_bits_control_reg_idx3          (io_out_x_bits_control_reg_idx3),
    .io_out_bits_control_reg_idxw          (io_out_x_bits_control_reg_idxw),
    .io_out_bits_control_wvd               (io_out_x_bits_control_wvd),
    .io_out_bits_control_fence             (io_out_x_bits_control_fence),
    .io_out_bits_control_sfu               (io_out_x_bits_control_sfu),
    .io_out_bits_control_readmask          (io_out_x_bits_control_readmask),
    .io_out_bits_control_writemask         (io_out_x_bits_control_writemask),
    .io_out_bits_control_wxd               (io_out_x_bits_control_wxd),
    .io_out_bits_control_pc                (io_out_x_bits_control_pc),
    .io_out_bits_control_imm_ext           (io_out_x_bits_control_imm_ext),
    .io_out_bits_control_spike_info_sm_id  (io_out_x_bits_control_spike_info_sm_id),
    .io_out_bits_control_spike_info_pc     (io_out_x_bits_control_spike_info_pc),
    .io_out_bits_control_spike_info_inst   (io_out_x_bits_control_spike_info_inst),
    .io_out_bits_control_atomic            (io_out_x_bits_control_atomic),
    .io_out_bits_control_aq                (io_out_x_bits_control_aq),
    .io_out_bits_control_rl                (io_out_x_bits_control_rl)
  );
  RRArbiter_9 arb_v (	// ventus/src/pipeline/operandCollector.scala:645:23
    .clock                                 (clock),
    .io_in_0_ready                         (_arb_v_io_in_0_ready),
    .io_in_0_valid                         (io_in_0_valid & in_isvec),	// ventus/src/pipeline/operandCollector.scala:632:98, :633:13, :634:60, :653:46
    .io_in_0_bits_alu_src1_0               (io_in_0_bits_alu_src1_0),
    .io_in_0_bits_alu_src1_1               (io_in_0_bits_alu_src1_1),
    .io_in_0_bits_alu_src1_2               (io_in_0_bits_alu_src1_2),
    .io_in_0_bits_alu_src1_3               (io_in_0_bits_alu_src1_3),
    .io_in_0_bits_alu_src1_4               (io_in_0_bits_alu_src1_4),
    .io_in_0_bits_alu_src1_5               (io_in_0_bits_alu_src1_5),
    .io_in_0_bits_alu_src1_6               (io_in_0_bits_alu_src1_6),
    .io_in_0_bits_alu_src1_7               (io_in_0_bits_alu_src1_7),
    .io_in_0_bits_alu_src2_0               (io_in_0_bits_alu_src2_0),
    .io_in_0_bits_alu_src2_1               (io_in_0_bits_alu_src2_1),
    .io_in_0_bits_alu_src2_2               (io_in_0_bits_alu_src2_2),
    .io_in_0_bits_alu_src2_3               (io_in_0_bits_alu_src2_3),
    .io_in_0_bits_alu_src2_4               (io_in_0_bits_alu_src2_4),
    .io_in_0_bits_alu_src2_5               (io_in_0_bits_alu_src2_5),
    .io_in_0_bits_alu_src2_6               (io_in_0_bits_alu_src2_6),
    .io_in_0_bits_alu_src2_7               (io_in_0_bits_alu_src2_7),
    .io_in_0_bits_alu_src3_0               (io_in_0_bits_alu_src3_0),
    .io_in_0_bits_alu_src3_1               (io_in_0_bits_alu_src3_1),
    .io_in_0_bits_alu_src3_2               (io_in_0_bits_alu_src3_2),
    .io_in_0_bits_alu_src3_3               (io_in_0_bits_alu_src3_3),
    .io_in_0_bits_alu_src3_4               (io_in_0_bits_alu_src3_4),
    .io_in_0_bits_alu_src3_5               (io_in_0_bits_alu_src3_5),
    .io_in_0_bits_alu_src3_6               (io_in_0_bits_alu_src3_6),
    .io_in_0_bits_alu_src3_7               (io_in_0_bits_alu_src3_7),
    .io_in_0_bits_mask_0                   (io_in_0_bits_mask_0),
    .io_in_0_bits_mask_1                   (io_in_0_bits_mask_1),
    .io_in_0_bits_mask_2                   (io_in_0_bits_mask_2),
    .io_in_0_bits_mask_3                   (io_in_0_bits_mask_3),
    .io_in_0_bits_mask_4                   (io_in_0_bits_mask_4),
    .io_in_0_bits_mask_5                   (io_in_0_bits_mask_5),
    .io_in_0_bits_mask_6                   (io_in_0_bits_mask_6),
    .io_in_0_bits_mask_7                   (io_in_0_bits_mask_7),
    .io_in_0_bits_control_inst             (io_in_0_bits_control_inst),
    .io_in_0_bits_control_wid              (io_in_0_bits_control_wid),
    .io_in_0_bits_control_fp               (io_in_0_bits_control_fp),
    .io_in_0_bits_control_branch           (io_in_0_bits_control_branch),
    .io_in_0_bits_control_simt_stack       (io_in_0_bits_control_simt_stack),
    .io_in_0_bits_control_simt_stack_op    (io_in_0_bits_control_simt_stack_op),
    .io_in_0_bits_control_barrier          (io_in_0_bits_control_barrier),
    .io_in_0_bits_control_csr              (io_in_0_bits_control_csr),
    .io_in_0_bits_control_reverse          (io_in_0_bits_control_reverse),
    .io_in_0_bits_control_sel_alu2         (io_in_0_bits_control_sel_alu2),
    .io_in_0_bits_control_sel_alu1         (io_in_0_bits_control_sel_alu1),
    .io_in_0_bits_control_isvec            (io_in_0_bits_control_isvec),
    .io_in_0_bits_control_sel_alu3         (io_in_0_bits_control_sel_alu3),
    .io_in_0_bits_control_mask             (io_in_0_bits_control_mask),
    .io_in_0_bits_control_sel_imm          (io_in_0_bits_control_sel_imm),
    .io_in_0_bits_control_mem_whb          (io_in_0_bits_control_mem_whb),
    .io_in_0_bits_control_mem_unsigned     (io_in_0_bits_control_mem_unsigned),
    .io_in_0_bits_control_alu_fn           (io_in_0_bits_control_alu_fn),
    .io_in_0_bits_control_force_rm_rtz     (io_in_0_bits_control_force_rm_rtz),
    .io_in_0_bits_control_is_vls12         (io_in_0_bits_control_is_vls12),
    .io_in_0_bits_control_mem              (io_in_0_bits_control_mem),
    .io_in_0_bits_control_mul              (io_in_0_bits_control_mul),
    .io_in_0_bits_control_tc               (io_in_0_bits_control_tc),
    .io_in_0_bits_control_disable_mask     (io_in_0_bits_control_disable_mask),
    .io_in_0_bits_control_custom_signal_0  (io_in_0_bits_control_custom_signal_0),
    .io_in_0_bits_control_mem_cmd          (io_in_0_bits_control_mem_cmd),
    .io_in_0_bits_control_mop              (io_in_0_bits_control_mop),
    .io_in_0_bits_control_reg_idx1         (io_in_0_bits_control_reg_idx1),
    .io_in_0_bits_control_reg_idx2         (io_in_0_bits_control_reg_idx2),
    .io_in_0_bits_control_reg_idx3         (io_in_0_bits_control_reg_idx3),
    .io_in_0_bits_control_reg_idxw         (io_in_0_bits_control_reg_idxw),
    .io_in_0_bits_control_wvd              (io_in_0_bits_control_wvd),
    .io_in_0_bits_control_fence            (io_in_0_bits_control_fence),
    .io_in_0_bits_control_sfu              (io_in_0_bits_control_sfu),
    .io_in_0_bits_control_readmask         (io_in_0_bits_control_readmask),
    .io_in_0_bits_control_writemask        (io_in_0_bits_control_writemask),
    .io_in_0_bits_control_wxd              (io_in_0_bits_control_wxd),
    .io_in_0_bits_control_pc               (io_in_0_bits_control_pc),
    .io_in_0_bits_control_imm_ext          (io_in_0_bits_control_imm_ext),
    .io_in_0_bits_control_spike_info_sm_id (io_in_0_bits_control_spike_info_sm_id),
    .io_in_0_bits_control_spike_info_pc    (io_in_0_bits_control_spike_info_pc),
    .io_in_0_bits_control_spike_info_inst  (io_in_0_bits_control_spike_info_inst),
    .io_in_0_bits_control_atomic           (io_in_0_bits_control_atomic),
    .io_in_0_bits_control_aq               (io_in_0_bits_control_aq),
    .io_in_0_bits_control_rl               (io_in_0_bits_control_rl),
    .io_in_1_ready                         (_arb_v_io_in_1_ready),
    .io_in_1_valid                         (io_in_1_valid & in_isvec_1),	// ventus/src/pipeline/operandCollector.scala:632:98, :633:13, :634:60, :653:46
    .io_in_1_bits_alu_src1_0               (io_in_1_bits_alu_src1_0),
    .io_in_1_bits_alu_src1_1               (io_in_1_bits_alu_src1_1),
    .io_in_1_bits_alu_src1_2               (io_in_1_bits_alu_src1_2),
    .io_in_1_bits_alu_src1_3               (io_in_1_bits_alu_src1_3),
    .io_in_1_bits_alu_src1_4               (io_in_1_bits_alu_src1_4),
    .io_in_1_bits_alu_src1_5               (io_in_1_bits_alu_src1_5),
    .io_in_1_bits_alu_src1_6               (io_in_1_bits_alu_src1_6),
    .io_in_1_bits_alu_src1_7               (io_in_1_bits_alu_src1_7),
    .io_in_1_bits_alu_src2_0               (io_in_1_bits_alu_src2_0),
    .io_in_1_bits_alu_src2_1               (io_in_1_bits_alu_src2_1),
    .io_in_1_bits_alu_src2_2               (io_in_1_bits_alu_src2_2),
    .io_in_1_bits_alu_src2_3               (io_in_1_bits_alu_src2_3),
    .io_in_1_bits_alu_src2_4               (io_in_1_bits_alu_src2_4),
    .io_in_1_bits_alu_src2_5               (io_in_1_bits_alu_src2_5),
    .io_in_1_bits_alu_src2_6               (io_in_1_bits_alu_src2_6),
    .io_in_1_bits_alu_src2_7               (io_in_1_bits_alu_src2_7),
    .io_in_1_bits_alu_src3_0               (io_in_1_bits_alu_src3_0),
    .io_in_1_bits_alu_src3_1               (io_in_1_bits_alu_src3_1),
    .io_in_1_bits_alu_src3_2               (io_in_1_bits_alu_src3_2),
    .io_in_1_bits_alu_src3_3               (io_in_1_bits_alu_src3_3),
    .io_in_1_bits_alu_src3_4               (io_in_1_bits_alu_src3_4),
    .io_in_1_bits_alu_src3_5               (io_in_1_bits_alu_src3_5),
    .io_in_1_bits_alu_src3_6               (io_in_1_bits_alu_src3_6),
    .io_in_1_bits_alu_src3_7               (io_in_1_bits_alu_src3_7),
    .io_in_1_bits_mask_0                   (io_in_1_bits_mask_0),
    .io_in_1_bits_mask_1                   (io_in_1_bits_mask_1),
    .io_in_1_bits_mask_2                   (io_in_1_bits_mask_2),
    .io_in_1_bits_mask_3                   (io_in_1_bits_mask_3),
    .io_in_1_bits_mask_4                   (io_in_1_bits_mask_4),
    .io_in_1_bits_mask_5                   (io_in_1_bits_mask_5),
    .io_in_1_bits_mask_6                   (io_in_1_bits_mask_6),
    .io_in_1_bits_mask_7                   (io_in_1_bits_mask_7),
    .io_in_1_bits_control_inst             (io_in_1_bits_control_inst),
    .io_in_1_bits_control_wid              (io_in_1_bits_control_wid),
    .io_in_1_bits_control_fp               (io_in_1_bits_control_fp),
    .io_in_1_bits_control_branch           (io_in_1_bits_control_branch),
    .io_in_1_bits_control_simt_stack       (io_in_1_bits_control_simt_stack),
    .io_in_1_bits_control_simt_stack_op    (io_in_1_bits_control_simt_stack_op),
    .io_in_1_bits_control_barrier          (io_in_1_bits_control_barrier),
    .io_in_1_bits_control_csr              (io_in_1_bits_control_csr),
    .io_in_1_bits_control_reverse          (io_in_1_bits_control_reverse),
    .io_in_1_bits_control_sel_alu2         (io_in_1_bits_control_sel_alu2),
    .io_in_1_bits_control_sel_alu1         (io_in_1_bits_control_sel_alu1),
    .io_in_1_bits_control_isvec            (io_in_1_bits_control_isvec),
    .io_in_1_bits_control_sel_alu3         (io_in_1_bits_control_sel_alu3),
    .io_in_1_bits_control_mask             (io_in_1_bits_control_mask),
    .io_in_1_bits_control_sel_imm          (io_in_1_bits_control_sel_imm),
    .io_in_1_bits_control_mem_whb          (io_in_1_bits_control_mem_whb),
    .io_in_1_bits_control_mem_unsigned     (io_in_1_bits_control_mem_unsigned),
    .io_in_1_bits_control_alu_fn           (io_in_1_bits_control_alu_fn),
    .io_in_1_bits_control_force_rm_rtz     (io_in_1_bits_control_force_rm_rtz),
    .io_in_1_bits_control_is_vls12         (io_in_1_bits_control_is_vls12),
    .io_in_1_bits_control_mem              (io_in_1_bits_control_mem),
    .io_in_1_bits_control_mul              (io_in_1_bits_control_mul),
    .io_in_1_bits_control_tc               (io_in_1_bits_control_tc),
    .io_in_1_bits_control_disable_mask     (io_in_1_bits_control_disable_mask),
    .io_in_1_bits_control_custom_signal_0  (io_in_1_bits_control_custom_signal_0),
    .io_in_1_bits_control_mem_cmd          (io_in_1_bits_control_mem_cmd),
    .io_in_1_bits_control_mop              (io_in_1_bits_control_mop),
    .io_in_1_bits_control_reg_idx1         (io_in_1_bits_control_reg_idx1),
    .io_in_1_bits_control_reg_idx2         (io_in_1_bits_control_reg_idx2),
    .io_in_1_bits_control_reg_idx3         (io_in_1_bits_control_reg_idx3),
    .io_in_1_bits_control_reg_idxw         (io_in_1_bits_control_reg_idxw),
    .io_in_1_bits_control_wvd              (io_in_1_bits_control_wvd),
    .io_in_1_bits_control_fence            (io_in_1_bits_control_fence),
    .io_in_1_bits_control_sfu              (io_in_1_bits_control_sfu),
    .io_in_1_bits_control_readmask         (io_in_1_bits_control_readmask),
    .io_in_1_bits_control_writemask        (io_in_1_bits_control_writemask),
    .io_in_1_bits_control_wxd              (io_in_1_bits_control_wxd),
    .io_in_1_bits_control_pc               (io_in_1_bits_control_pc),
    .io_in_1_bits_control_imm_ext          (io_in_1_bits_control_imm_ext),
    .io_in_1_bits_control_spike_info_sm_id (io_in_1_bits_control_spike_info_sm_id),
    .io_in_1_bits_control_spike_info_pc    (io_in_1_bits_control_spike_info_pc),
    .io_in_1_bits_control_spike_info_inst  (io_in_1_bits_control_spike_info_inst),
    .io_in_1_bits_control_atomic           (io_in_1_bits_control_atomic),
    .io_in_1_bits_control_aq               (io_in_1_bits_control_aq),
    .io_in_1_bits_control_rl               (io_in_1_bits_control_rl),
    .io_in_2_ready                         (_arb_v_io_in_2_ready),
    .io_in_2_valid                         (io_in_2_valid & in_isvec_2),	// ventus/src/pipeline/operandCollector.scala:632:98, :633:13, :634:60, :653:46
    .io_in_2_bits_alu_src1_0               (io_in_2_bits_alu_src1_0),
    .io_in_2_bits_alu_src1_1               (io_in_2_bits_alu_src1_1),
    .io_in_2_bits_alu_src1_2               (io_in_2_bits_alu_src1_2),
    .io_in_2_bits_alu_src1_3               (io_in_2_bits_alu_src1_3),
    .io_in_2_bits_alu_src1_4               (io_in_2_bits_alu_src1_4),
    .io_in_2_bits_alu_src1_5               (io_in_2_bits_alu_src1_5),
    .io_in_2_bits_alu_src1_6               (io_in_2_bits_alu_src1_6),
    .io_in_2_bits_alu_src1_7               (io_in_2_bits_alu_src1_7),
    .io_in_2_bits_alu_src2_0               (io_in_2_bits_alu_src2_0),
    .io_in_2_bits_alu_src2_1               (io_in_2_bits_alu_src2_1),
    .io_in_2_bits_alu_src2_2               (io_in_2_bits_alu_src2_2),
    .io_in_2_bits_alu_src2_3               (io_in_2_bits_alu_src2_3),
    .io_in_2_bits_alu_src2_4               (io_in_2_bits_alu_src2_4),
    .io_in_2_bits_alu_src2_5               (io_in_2_bits_alu_src2_5),
    .io_in_2_bits_alu_src2_6               (io_in_2_bits_alu_src2_6),
    .io_in_2_bits_alu_src2_7               (io_in_2_bits_alu_src2_7),
    .io_in_2_bits_alu_src3_0               (io_in_2_bits_alu_src3_0),
    .io_in_2_bits_alu_src3_1               (io_in_2_bits_alu_src3_1),
    .io_in_2_bits_alu_src3_2               (io_in_2_bits_alu_src3_2),
    .io_in_2_bits_alu_src3_3               (io_in_2_bits_alu_src3_3),
    .io_in_2_bits_alu_src3_4               (io_in_2_bits_alu_src3_4),
    .io_in_2_bits_alu_src3_5               (io_in_2_bits_alu_src3_5),
    .io_in_2_bits_alu_src3_6               (io_in_2_bits_alu_src3_6),
    .io_in_2_bits_alu_src3_7               (io_in_2_bits_alu_src3_7),
    .io_in_2_bits_mask_0                   (io_in_2_bits_mask_0),
    .io_in_2_bits_mask_1                   (io_in_2_bits_mask_1),
    .io_in_2_bits_mask_2                   (io_in_2_bits_mask_2),
    .io_in_2_bits_mask_3                   (io_in_2_bits_mask_3),
    .io_in_2_bits_mask_4                   (io_in_2_bits_mask_4),
    .io_in_2_bits_mask_5                   (io_in_2_bits_mask_5),
    .io_in_2_bits_mask_6                   (io_in_2_bits_mask_6),
    .io_in_2_bits_mask_7                   (io_in_2_bits_mask_7),
    .io_in_2_bits_control_inst             (io_in_2_bits_control_inst),
    .io_in_2_bits_control_wid              (io_in_2_bits_control_wid),
    .io_in_2_bits_control_fp               (io_in_2_bits_control_fp),
    .io_in_2_bits_control_branch           (io_in_2_bits_control_branch),
    .io_in_2_bits_control_simt_stack       (io_in_2_bits_control_simt_stack),
    .io_in_2_bits_control_simt_stack_op    (io_in_2_bits_control_simt_stack_op),
    .io_in_2_bits_control_barrier          (io_in_2_bits_control_barrier),
    .io_in_2_bits_control_csr              (io_in_2_bits_control_csr),
    .io_in_2_bits_control_reverse          (io_in_2_bits_control_reverse),
    .io_in_2_bits_control_sel_alu2         (io_in_2_bits_control_sel_alu2),
    .io_in_2_bits_control_sel_alu1         (io_in_2_bits_control_sel_alu1),
    .io_in_2_bits_control_isvec            (io_in_2_bits_control_isvec),
    .io_in_2_bits_control_sel_alu3         (io_in_2_bits_control_sel_alu3),
    .io_in_2_bits_control_mask             (io_in_2_bits_control_mask),
    .io_in_2_bits_control_sel_imm          (io_in_2_bits_control_sel_imm),
    .io_in_2_bits_control_mem_whb          (io_in_2_bits_control_mem_whb),
    .io_in_2_bits_control_mem_unsigned     (io_in_2_bits_control_mem_unsigned),
    .io_in_2_bits_control_alu_fn           (io_in_2_bits_control_alu_fn),
    .io_in_2_bits_control_force_rm_rtz     (io_in_2_bits_control_force_rm_rtz),
    .io_in_2_bits_control_is_vls12         (io_in_2_bits_control_is_vls12),
    .io_in_2_bits_control_mem              (io_in_2_bits_control_mem),
    .io_in_2_bits_control_mul              (io_in_2_bits_control_mul),
    .io_in_2_bits_control_tc               (io_in_2_bits_control_tc),
    .io_in_2_bits_control_disable_mask     (io_in_2_bits_control_disable_mask),
    .io_in_2_bits_control_custom_signal_0  (io_in_2_bits_control_custom_signal_0),
    .io_in_2_bits_control_mem_cmd          (io_in_2_bits_control_mem_cmd),
    .io_in_2_bits_control_mop              (io_in_2_bits_control_mop),
    .io_in_2_bits_control_reg_idx1         (io_in_2_bits_control_reg_idx1),
    .io_in_2_bits_control_reg_idx2         (io_in_2_bits_control_reg_idx2),
    .io_in_2_bits_control_reg_idx3         (io_in_2_bits_control_reg_idx3),
    .io_in_2_bits_control_reg_idxw         (io_in_2_bits_control_reg_idxw),
    .io_in_2_bits_control_wvd              (io_in_2_bits_control_wvd),
    .io_in_2_bits_control_fence            (io_in_2_bits_control_fence),
    .io_in_2_bits_control_sfu              (io_in_2_bits_control_sfu),
    .io_in_2_bits_control_readmask         (io_in_2_bits_control_readmask),
    .io_in_2_bits_control_writemask        (io_in_2_bits_control_writemask),
    .io_in_2_bits_control_wxd              (io_in_2_bits_control_wxd),
    .io_in_2_bits_control_pc               (io_in_2_bits_control_pc),
    .io_in_2_bits_control_imm_ext          (io_in_2_bits_control_imm_ext),
    .io_in_2_bits_control_spike_info_sm_id (io_in_2_bits_control_spike_info_sm_id),
    .io_in_2_bits_control_spike_info_pc    (io_in_2_bits_control_spike_info_pc),
    .io_in_2_bits_control_spike_info_inst  (io_in_2_bits_control_spike_info_inst),
    .io_in_2_bits_control_atomic           (io_in_2_bits_control_atomic),
    .io_in_2_bits_control_aq               (io_in_2_bits_control_aq),
    .io_in_2_bits_control_rl               (io_in_2_bits_control_rl),
    .io_in_3_ready                         (_arb_v_io_in_3_ready),
    .io_in_3_valid                         (io_in_3_valid & in_isvec_3),	// ventus/src/pipeline/operandCollector.scala:632:98, :633:13, :634:60, :653:46
    .io_in_3_bits_alu_src1_0               (io_in_3_bits_alu_src1_0),
    .io_in_3_bits_alu_src1_1               (io_in_3_bits_alu_src1_1),
    .io_in_3_bits_alu_src1_2               (io_in_3_bits_alu_src1_2),
    .io_in_3_bits_alu_src1_3               (io_in_3_bits_alu_src1_3),
    .io_in_3_bits_alu_src1_4               (io_in_3_bits_alu_src1_4),
    .io_in_3_bits_alu_src1_5               (io_in_3_bits_alu_src1_5),
    .io_in_3_bits_alu_src1_6               (io_in_3_bits_alu_src1_6),
    .io_in_3_bits_alu_src1_7               (io_in_3_bits_alu_src1_7),
    .io_in_3_bits_alu_src2_0               (io_in_3_bits_alu_src2_0),
    .io_in_3_bits_alu_src2_1               (io_in_3_bits_alu_src2_1),
    .io_in_3_bits_alu_src2_2               (io_in_3_bits_alu_src2_2),
    .io_in_3_bits_alu_src2_3               (io_in_3_bits_alu_src2_3),
    .io_in_3_bits_alu_src2_4               (io_in_3_bits_alu_src2_4),
    .io_in_3_bits_alu_src2_5               (io_in_3_bits_alu_src2_5),
    .io_in_3_bits_alu_src2_6               (io_in_3_bits_alu_src2_6),
    .io_in_3_bits_alu_src2_7               (io_in_3_bits_alu_src2_7),
    .io_in_3_bits_alu_src3_0               (io_in_3_bits_alu_src3_0),
    .io_in_3_bits_alu_src3_1               (io_in_3_bits_alu_src3_1),
    .io_in_3_bits_alu_src3_2               (io_in_3_bits_alu_src3_2),
    .io_in_3_bits_alu_src3_3               (io_in_3_bits_alu_src3_3),
    .io_in_3_bits_alu_src3_4               (io_in_3_bits_alu_src3_4),
    .io_in_3_bits_alu_src3_5               (io_in_3_bits_alu_src3_5),
    .io_in_3_bits_alu_src3_6               (io_in_3_bits_alu_src3_6),
    .io_in_3_bits_alu_src3_7               (io_in_3_bits_alu_src3_7),
    .io_in_3_bits_mask_0                   (io_in_3_bits_mask_0),
    .io_in_3_bits_mask_1                   (io_in_3_bits_mask_1),
    .io_in_3_bits_mask_2                   (io_in_3_bits_mask_2),
    .io_in_3_bits_mask_3                   (io_in_3_bits_mask_3),
    .io_in_3_bits_mask_4                   (io_in_3_bits_mask_4),
    .io_in_3_bits_mask_5                   (io_in_3_bits_mask_5),
    .io_in_3_bits_mask_6                   (io_in_3_bits_mask_6),
    .io_in_3_bits_mask_7                   (io_in_3_bits_mask_7),
    .io_in_3_bits_control_inst             (io_in_3_bits_control_inst),
    .io_in_3_bits_control_wid              (io_in_3_bits_control_wid),
    .io_in_3_bits_control_fp               (io_in_3_bits_control_fp),
    .io_in_3_bits_control_branch           (io_in_3_bits_control_branch),
    .io_in_3_bits_control_simt_stack       (io_in_3_bits_control_simt_stack),
    .io_in_3_bits_control_simt_stack_op    (io_in_3_bits_control_simt_stack_op),
    .io_in_3_bits_control_barrier          (io_in_3_bits_control_barrier),
    .io_in_3_bits_control_csr              (io_in_3_bits_control_csr),
    .io_in_3_bits_control_reverse          (io_in_3_bits_control_reverse),
    .io_in_3_bits_control_sel_alu2         (io_in_3_bits_control_sel_alu2),
    .io_in_3_bits_control_sel_alu1         (io_in_3_bits_control_sel_alu1),
    .io_in_3_bits_control_isvec            (io_in_3_bits_control_isvec),
    .io_in_3_bits_control_sel_alu3         (io_in_3_bits_control_sel_alu3),
    .io_in_3_bits_control_mask             (io_in_3_bits_control_mask),
    .io_in_3_bits_control_sel_imm          (io_in_3_bits_control_sel_imm),
    .io_in_3_bits_control_mem_whb          (io_in_3_bits_control_mem_whb),
    .io_in_3_bits_control_mem_unsigned     (io_in_3_bits_control_mem_unsigned),
    .io_in_3_bits_control_alu_fn           (io_in_3_bits_control_alu_fn),
    .io_in_3_bits_control_force_rm_rtz     (io_in_3_bits_control_force_rm_rtz),
    .io_in_3_bits_control_is_vls12         (io_in_3_bits_control_is_vls12),
    .io_in_3_bits_control_mem              (io_in_3_bits_control_mem),
    .io_in_3_bits_control_mul              (io_in_3_bits_control_mul),
    .io_in_3_bits_control_tc               (io_in_3_bits_control_tc),
    .io_in_3_bits_control_disable_mask     (io_in_3_bits_control_disable_mask),
    .io_in_3_bits_control_custom_signal_0  (io_in_3_bits_control_custom_signal_0),
    .io_in_3_bits_control_mem_cmd          (io_in_3_bits_control_mem_cmd),
    .io_in_3_bits_control_mop              (io_in_3_bits_control_mop),
    .io_in_3_bits_control_reg_idx1         (io_in_3_bits_control_reg_idx1),
    .io_in_3_bits_control_reg_idx2         (io_in_3_bits_control_reg_idx2),
    .io_in_3_bits_control_reg_idx3         (io_in_3_bits_control_reg_idx3),
    .io_in_3_bits_control_reg_idxw         (io_in_3_bits_control_reg_idxw),
    .io_in_3_bits_control_wvd              (io_in_3_bits_control_wvd),
    .io_in_3_bits_control_fence            (io_in_3_bits_control_fence),
    .io_in_3_bits_control_sfu              (io_in_3_bits_control_sfu),
    .io_in_3_bits_control_readmask         (io_in_3_bits_control_readmask),
    .io_in_3_bits_control_writemask        (io_in_3_bits_control_writemask),
    .io_in_3_bits_control_wxd              (io_in_3_bits_control_wxd),
    .io_in_3_bits_control_pc               (io_in_3_bits_control_pc),
    .io_in_3_bits_control_imm_ext          (io_in_3_bits_control_imm_ext),
    .io_in_3_bits_control_spike_info_sm_id (io_in_3_bits_control_spike_info_sm_id),
    .io_in_3_bits_control_spike_info_pc    (io_in_3_bits_control_spike_info_pc),
    .io_in_3_bits_control_spike_info_inst  (io_in_3_bits_control_spike_info_inst),
    .io_in_3_bits_control_atomic           (io_in_3_bits_control_atomic),
    .io_in_3_bits_control_aq               (io_in_3_bits_control_aq),
    .io_in_3_bits_control_rl               (io_in_3_bits_control_rl),
    .io_out_ready                          (io_out_v_ready),
    .io_out_valid                          (io_out_v_valid),
    .io_out_bits_alu_src1_0                (io_out_v_bits_alu_src1_0),
    .io_out_bits_alu_src1_1                (io_out_v_bits_alu_src1_1),
    .io_out_bits_alu_src1_2                (io_out_v_bits_alu_src1_2),
    .io_out_bits_alu_src1_3                (io_out_v_bits_alu_src1_3),
    .io_out_bits_alu_src1_4                (io_out_v_bits_alu_src1_4),
    .io_out_bits_alu_src1_5                (io_out_v_bits_alu_src1_5),
    .io_out_bits_alu_src1_6                (io_out_v_bits_alu_src1_6),
    .io_out_bits_alu_src1_7                (io_out_v_bits_alu_src1_7),
    .io_out_bits_alu_src2_0                (io_out_v_bits_alu_src2_0),
    .io_out_bits_alu_src2_1                (io_out_v_bits_alu_src2_1),
    .io_out_bits_alu_src2_2                (io_out_v_bits_alu_src2_2),
    .io_out_bits_alu_src2_3                (io_out_v_bits_alu_src2_3),
    .io_out_bits_alu_src2_4                (io_out_v_bits_alu_src2_4),
    .io_out_bits_alu_src2_5                (io_out_v_bits_alu_src2_5),
    .io_out_bits_alu_src2_6                (io_out_v_bits_alu_src2_6),
    .io_out_bits_alu_src2_7                (io_out_v_bits_alu_src2_7),
    .io_out_bits_alu_src3_0                (io_out_v_bits_alu_src3_0),
    .io_out_bits_alu_src3_1                (io_out_v_bits_alu_src3_1),
    .io_out_bits_alu_src3_2                (io_out_v_bits_alu_src3_2),
    .io_out_bits_alu_src3_3                (io_out_v_bits_alu_src3_3),
    .io_out_bits_alu_src3_4                (io_out_v_bits_alu_src3_4),
    .io_out_bits_alu_src3_5                (io_out_v_bits_alu_src3_5),
    .io_out_bits_alu_src3_6                (io_out_v_bits_alu_src3_6),
    .io_out_bits_alu_src3_7                (io_out_v_bits_alu_src3_7),
    .io_out_bits_mask_0                    (io_out_v_bits_mask_0),
    .io_out_bits_mask_1                    (io_out_v_bits_mask_1),
    .io_out_bits_mask_2                    (io_out_v_bits_mask_2),
    .io_out_bits_mask_3                    (io_out_v_bits_mask_3),
    .io_out_bits_mask_4                    (io_out_v_bits_mask_4),
    .io_out_bits_mask_5                    (io_out_v_bits_mask_5),
    .io_out_bits_mask_6                    (io_out_v_bits_mask_6),
    .io_out_bits_mask_7                    (io_out_v_bits_mask_7),
    .io_out_bits_control_inst              (io_out_v_bits_control_inst),
    .io_out_bits_control_wid               (io_out_v_bits_control_wid),
    .io_out_bits_control_fp                (io_out_v_bits_control_fp),
    .io_out_bits_control_branch            (io_out_v_bits_control_branch),
    .io_out_bits_control_simt_stack        (io_out_v_bits_control_simt_stack),
    .io_out_bits_control_simt_stack_op     (io_out_v_bits_control_simt_stack_op),
    .io_out_bits_control_barrier           (io_out_v_bits_control_barrier),
    .io_out_bits_control_csr               (io_out_v_bits_control_csr),
    .io_out_bits_control_reverse           (io_out_v_bits_control_reverse),
    .io_out_bits_control_sel_alu2          (io_out_v_bits_control_sel_alu2),
    .io_out_bits_control_sel_alu1          (io_out_v_bits_control_sel_alu1),
    .io_out_bits_control_isvec             (io_out_v_bits_control_isvec),
    .io_out_bits_control_sel_alu3          (io_out_v_bits_control_sel_alu3),
    .io_out_bits_control_mask              (io_out_v_bits_control_mask),
    .io_out_bits_control_sel_imm           (io_out_v_bits_control_sel_imm),
    .io_out_bits_control_mem_whb           (io_out_v_bits_control_mem_whb),
    .io_out_bits_control_mem_unsigned      (io_out_v_bits_control_mem_unsigned),
    .io_out_bits_control_alu_fn            (io_out_v_bits_control_alu_fn),
    .io_out_bits_control_force_rm_rtz      (io_out_v_bits_control_force_rm_rtz),
    .io_out_bits_control_is_vls12          (io_out_v_bits_control_is_vls12),
    .io_out_bits_control_mem               (io_out_v_bits_control_mem),
    .io_out_bits_control_mul               (io_out_v_bits_control_mul),
    .io_out_bits_control_tc                (io_out_v_bits_control_tc),
    .io_out_bits_control_disable_mask      (io_out_v_bits_control_disable_mask),
    .io_out_bits_control_custom_signal_0   (io_out_v_bits_control_custom_signal_0),
    .io_out_bits_control_mem_cmd           (io_out_v_bits_control_mem_cmd),
    .io_out_bits_control_mop               (io_out_v_bits_control_mop),
    .io_out_bits_control_reg_idx1          (io_out_v_bits_control_reg_idx1),
    .io_out_bits_control_reg_idx2          (io_out_v_bits_control_reg_idx2),
    .io_out_bits_control_reg_idx3          (io_out_v_bits_control_reg_idx3),
    .io_out_bits_control_reg_idxw          (io_out_v_bits_control_reg_idxw),
    .io_out_bits_control_wvd               (io_out_v_bits_control_wvd),
    .io_out_bits_control_fence             (io_out_v_bits_control_fence),
    .io_out_bits_control_sfu               (io_out_v_bits_control_sfu),
    .io_out_bits_control_readmask          (io_out_v_bits_control_readmask),
    .io_out_bits_control_writemask         (io_out_v_bits_control_writemask),
    .io_out_bits_control_wxd               (io_out_v_bits_control_wxd),
    .io_out_bits_control_pc                (io_out_v_bits_control_pc),
    .io_out_bits_control_imm_ext           (io_out_v_bits_control_imm_ext),
    .io_out_bits_control_spike_info_sm_id  (io_out_v_bits_control_spike_info_sm_id),
    .io_out_bits_control_spike_info_pc     (io_out_v_bits_control_spike_info_pc),
    .io_out_bits_control_spike_info_inst   (io_out_v_bits_control_spike_info_inst),
    .io_out_bits_control_atomic            (io_out_v_bits_control_atomic),
    .io_out_bits_control_aq                (io_out_v_bits_control_aq),
    .io_out_bits_control_rl                (io_out_v_bits_control_rl)
  );
  assign io_in_0_ready = in_isvec ? _arb_v_io_in_0_ready : _arb_x_io_in_0_ready;	// ventus/src/pipeline/operandCollector.scala:621:9, :632:98, :633:13, :634:60, :644:23, :645:23, :649:28
  assign io_in_1_ready = in_isvec_1 ? _arb_v_io_in_1_ready : _arb_x_io_in_1_ready;	// ventus/src/pipeline/operandCollector.scala:621:9, :632:98, :633:13, :634:60, :644:23, :645:23, :649:28
  assign io_in_2_ready = in_isvec_2 ? _arb_v_io_in_2_ready : _arb_x_io_in_2_ready;	// ventus/src/pipeline/operandCollector.scala:621:9, :632:98, :633:13, :634:60, :644:23, :645:23, :649:28
  assign io_in_3_ready = in_isvec_3 ? _arb_v_io_in_3_ready : _arb_x_io_in_3_ready;	// ventus/src/pipeline/operandCollector.scala:621:9, :632:98, :633:13, :634:60, :644:23, :645:23, :649:28
endmodule

