Fitter report for FPU
Fri Apr 30 20:59:19 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Apr 30 20:59:19 2021       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; FPU                                         ;
; Top-level Entity Name              ; FPU                                         ;
; Family                             ; Cyclone 10 LP                               ;
; Device                             ; 10CL006YU256A7G                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,899 / 6,272 ( 30 % )                      ;
;     Total combinational functions  ; 1,670 / 6,272 ( 27 % )                      ;
;     Dedicated logic registers      ; 971 / 6,272 ( 15 % )                        ;
; Total registers                    ; 971                                         ;
; Total pins                         ; 100 / 177 ( 56 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 7 / 30 ( 23 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10CL006YU256A7G                       ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 125                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.1%      ;
;     Processor 3            ;   5.7%      ;
;     Processor 4            ;   5.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2861 ) ; 0.00 % ( 0 / 2861 )        ; 0.00 % ( 0 / 2861 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2861 ) ; 0.00 % ( 0 / 2861 )        ; 0.00 % ( 0 / 2861 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2851 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Programme/Verilog/FPU/output_files/FPU.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,899 / 6,272 ( 30 % ) ;
;     -- Combinational with no register       ; 928                    ;
;     -- Register only                        ; 229                    ;
;     -- Combinational with a register        ; 742                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 556                    ;
;     -- 3 input functions                    ; 617                    ;
;     -- <=2 input functions                  ; 497                    ;
;     -- Register only                        ; 229                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1152                   ;
;     -- arithmetic mode                      ; 518                    ;
;                                             ;                        ;
; Total registers*                            ; 971 / 7,106 ( 14 % )   ;
;     -- Dedicated logic registers            ; 971 / 6,272 ( 15 % )   ;
;     -- I/O registers                        ; 0 / 834 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 148 / 392 ( 38 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 100 / 177 ( 56 % )     ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 7 / 30 ( 23 % )        ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global signals                              ; 1                      ;
;     -- Global clocks                        ; 1 / 10 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 6.2% / 5.8% / 6.7%     ;
; Peak interconnect usage (total/H/V)         ; 14.8% / 13.9% / 16.0%  ;
; Maximum fan-out                             ; 971                    ;
; Highest non-global fan-out                  ; 103                    ;
; Total fan-out                               ; 8692                   ;
; Average fan-out                             ; 2.86                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1899 / 6272 ( 30 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 928                  ; 0                              ;
;     -- Register only                        ; 229                  ; 0                              ;
;     -- Combinational with a register        ; 742                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 556                  ; 0                              ;
;     -- 3 input functions                    ; 617                  ; 0                              ;
;     -- <=2 input functions                  ; 497                  ; 0                              ;
;     -- Register only                        ; 229                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1152                 ; 0                              ;
;     -- arithmetic mode                      ; 518                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 971                  ; 0                              ;
;     -- Dedicated logic registers            ; 971 / 6272 ( 15 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 148 / 392 ( 38 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 100                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 7 / 30 ( 23 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 12 ( 8 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 8809                 ; 5                              ;
;     -- Registered Connections               ; 3505                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 68                   ; 0                              ;
;     -- Output Ports                         ; 32                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk         ; E2    ; 1        ; 0            ; 11           ; 0            ; 971                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[0]  ; R12   ; 4        ; 23           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[10] ; P16   ; 5        ; 34           ; 5            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[11] ; N16   ; 5        ; 34           ; 7            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[12] ; L1    ; 2        ; 0            ; 8            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[13] ; R16   ; 5        ; 34           ; 5            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[14] ; M9    ; 4        ; 21           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[15] ; T11   ; 4        ; 23           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[16] ; N15   ; 5        ; 34           ; 7            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[17] ; K10   ; 4        ; 25           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[18] ; K16   ; 5        ; 34           ; 9            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[19] ; R11   ; 4        ; 23           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[1]  ; T13   ; 4        ; 28           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[20] ; N9    ; 4        ; 21           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[21] ; P15   ; 5        ; 34           ; 4            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[22] ; N14   ; 5        ; 34           ; 4            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[23] ; B6    ; 8        ; 9            ; 24           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[24] ; C6    ; 8        ; 9            ; 24           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[25] ; A6    ; 8        ; 9            ; 24           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[26] ; A8    ; 8        ; 16           ; 24           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[27] ; F6    ; 8        ; 11           ; 24           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[28] ; E6    ; 8        ; 7            ; 24           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[29] ; C8    ; 8        ; 13           ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[2]  ; L14   ; 5        ; 34           ; 7            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[30] ; B4    ; 8        ; 5            ; 24           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[31] ; R10   ; 4        ; 21           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[3]  ; T12   ; 4        ; 25           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[4]  ; P11   ; 4        ; 28           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[5]  ; M10   ; 4        ; 28           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[6]  ; T10   ; 4        ; 21           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[7]  ; K11   ; 5        ; 34           ; 6            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[8]  ; L10   ; 4        ; 25           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_a[9]  ; J13   ; 5        ; 34           ; 11           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[0]  ; A10   ; 7        ; 21           ; 24           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[10] ; F13   ; 6        ; 34           ; 17           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[11] ; M2    ; 2        ; 0            ; 11           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[12] ; M1    ; 2        ; 0            ; 11           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[13] ; F10   ; 7        ; 23           ; 24           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[14] ; F14   ; 6        ; 34           ; 19           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[15] ; B14   ; 7        ; 28           ; 24           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[16] ; G16   ; 6        ; 34           ; 17           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[17] ; J16   ; 5        ; 34           ; 9            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[18] ; E11   ; 7        ; 28           ; 24           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[19] ; G15   ; 6        ; 34           ; 17           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[1]  ; K15   ; 5        ; 34           ; 9            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[20] ; F9    ; 7        ; 23           ; 24           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[21] ; D15   ; 6        ; 34           ; 19           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[22] ; L16   ; 5        ; 34           ; 8            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[23] ; B16   ; 6        ; 34           ; 18           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[24] ; B11   ; 7        ; 25           ; 24           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[25] ; E9    ; 7        ; 18           ; 24           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[26] ; B10   ; 7        ; 21           ; 24           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[27] ; A15   ; 7        ; 21           ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[28] ; F8    ; 8        ; 13           ; 24           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[29] ; B12   ; 7        ; 25           ; 24           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[2]  ; E10   ; 7        ; 28           ; 24           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[30] ; A12   ; 7        ; 25           ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[31] ; J11   ; 5        ; 34           ; 9            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[3]  ; F15   ; 6        ; 34           ; 18           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[4]  ; L13   ; 5        ; 34           ; 8            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[5]  ; A14   ; 7        ; 28           ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[6]  ; L15   ; 5        ; 34           ; 8            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[7]  ; J12   ; 5        ; 34           ; 11           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[8]  ; C16   ; 6        ; 34           ; 20           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input_b[9]  ; C15   ; 6        ; 34           ; 20           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; rst         ; G1    ; 1        ; 0            ; 18           ; 21           ; 43                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sel[0]      ; F11   ; 7        ; 23           ; 24           ; 21           ; 43                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sel[1]      ; D8    ; 8        ; 13           ; 24           ; 7            ; 75                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; output_z[0]  ; R8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[10] ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[11] ; K9    ; 4        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[12] ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[13] ; T7    ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[14] ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[15] ; L9    ; 4        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[16] ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[17] ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[18] ; R5    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[19] ; J2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[1]  ; T6    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[20] ; N8    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[21] ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[22] ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[23] ; R7    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[24] ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[25] ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[26] ; J1    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[27] ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[28] ; E8    ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[29] ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[2]  ; R9    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[30] ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[31] ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[3]  ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[4]  ; L8    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[5]  ; P8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[6]  ; J14   ; 5        ; 34           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[7]  ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[8]  ; J15   ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_z[9]  ; M8    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; input_b[17]             ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; output_z[8]             ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; input_b[16]             ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; input_b[19]             ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; input_b[3]              ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; output_z[28]            ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; input_b[28]             ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; output_z[31]            ; Dual Purpose Pin          ;
; E6       ; DATA6                       ; Use as regular IO        ; input_a[28]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 15 ( 40 % )  ; 2.5V          ; --           ;
; 2        ; 7 / 19 ( 37 % )  ; 2.5V          ; --           ;
; 3        ; 12 / 26 ( 46 % ) ; 2.5V          ; --           ;
; 4        ; 17 / 27 ( 63 % ) ; 2.5V          ; --           ;
; 5        ; 19 / 25 ( 76 % ) ; 2.5V          ; --           ;
; 6        ; 10 / 14 ( 71 % ) ; 2.5V          ; --           ;
; 7        ; 18 / 26 ( 69 % ) ; 2.5V          ; --           ;
; 8        ; 16 / 25 ( 64 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; input_a[25]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 183        ; 8        ; output_z[24]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 177        ; 8        ; input_a[26]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; output_z[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; input_b[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; input_b[30]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; input_b[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 167        ; 7        ; input_b[27]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; input_a[30]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 195        ; 8        ; output_z[30]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 189        ; 8        ; input_a[23]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 184        ; 8        ; output_z[31]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 178        ; 8        ; output_z[21]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; output_z[12]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; input_b[26]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; input_b[24]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 160        ; 7        ; input_b[29]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; input_b[15]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; input_b[23]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; input_a[24]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; input_a[29]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; output_z[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; input_b[9]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C16      ; 146        ; 6        ; input_b[8]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; sel[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 173        ; 7        ; output_z[22]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; input_b[21]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ; 23         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; input_a[28]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; output_z[28]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; input_b[25]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; input_b[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 157        ; 7        ; input_b[18]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; input_a[27]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ; 186        ; 8        ; output_z[16]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 182        ; 8        ; input_b[28]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 165        ; 7        ; input_b[20]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 164        ; 7        ; input_b[13]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 166        ; 7        ; sel[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; input_b[10]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 142        ; 6        ; input_b[14]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 140        ; 6        ; input_b[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; input_b[19]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 136        ; 6        ; input_b[16]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; output_z[26]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 27         ; 2        ; output_z[19]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; output_z[29]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; input_b[31]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 123        ; 5        ; input_b[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; input_a[9]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 122        ; 5        ; output_z[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 121        ; 5        ; output_z[8]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 120        ; 5        ; input_b[17]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; output_z[27]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; output_z[11]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 87         ; 4        ; input_a[17]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 110        ; 5        ; input_a[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; input_b[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 118        ; 5        ; input_a[18]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 2        ; input_a[12]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; output_z[25]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 68         ; 3        ; output_z[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 77         ; 4        ; output_z[15]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 88         ; 4        ; input_a[8]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; input_b[4]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 113        ; 5        ; input_a[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 116        ; 5        ; input_b[6]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 115        ; 5        ; input_b[22]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 26         ; 2        ; input_b[12]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 25         ; 2        ; input_b[11]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; output_z[17]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 69         ; 3        ; output_z[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ; 78         ; 4        ; input_a[14]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 93         ; 4        ; input_a[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; output_z[20]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 79         ; 4        ; input_a[20]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; input_a[22]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 112        ; 5        ; input_a[16]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 111        ; 5        ; input_a[11]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; output_z[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; input_a[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; input_a[21]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 108        ; 5        ; input_a[10]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; output_z[18]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; output_z[23]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 72         ; 3        ; output_z[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 74         ; 4        ; output_z[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 80         ; 4        ; input_a[31]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 83         ; 4        ; input_a[19]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 85         ; 4        ; input_a[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; input_a[13]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; output_z[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 67         ; 3        ; output_z[13]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 73         ; 3        ; output_z[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 75         ; 4        ; output_z[14]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 81         ; 4        ; input_a[6]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 84         ; 4        ; input_a[15]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 86         ; 4        ; input_a[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 92         ; 4        ; input_a[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; output_z[0]  ; Incomplete set of assignments ;
; output_z[1]  ; Incomplete set of assignments ;
; output_z[2]  ; Incomplete set of assignments ;
; output_z[3]  ; Incomplete set of assignments ;
; output_z[4]  ; Incomplete set of assignments ;
; output_z[5]  ; Incomplete set of assignments ;
; output_z[6]  ; Incomplete set of assignments ;
; output_z[7]  ; Incomplete set of assignments ;
; output_z[8]  ; Incomplete set of assignments ;
; output_z[9]  ; Incomplete set of assignments ;
; output_z[10] ; Incomplete set of assignments ;
; output_z[11] ; Incomplete set of assignments ;
; output_z[12] ; Incomplete set of assignments ;
; output_z[13] ; Incomplete set of assignments ;
; output_z[14] ; Incomplete set of assignments ;
; output_z[15] ; Incomplete set of assignments ;
; output_z[16] ; Incomplete set of assignments ;
; output_z[17] ; Incomplete set of assignments ;
; output_z[18] ; Incomplete set of assignments ;
; output_z[19] ; Incomplete set of assignments ;
; output_z[20] ; Incomplete set of assignments ;
; output_z[21] ; Incomplete set of assignments ;
; output_z[22] ; Incomplete set of assignments ;
; output_z[23] ; Incomplete set of assignments ;
; output_z[24] ; Incomplete set of assignments ;
; output_z[25] ; Incomplete set of assignments ;
; output_z[26] ; Incomplete set of assignments ;
; output_z[27] ; Incomplete set of assignments ;
; output_z[28] ; Incomplete set of assignments ;
; output_z[29] ; Incomplete set of assignments ;
; output_z[30] ; Incomplete set of assignments ;
; output_z[31] ; Incomplete set of assignments ;
; sel[0]       ; Incomplete set of assignments ;
; sel[1]       ; Incomplete set of assignments ;
; clk          ; Incomplete set of assignments ;
; rst          ; Incomplete set of assignments ;
; input_b[24]  ; Incomplete set of assignments ;
; input_b[23]  ; Incomplete set of assignments ;
; input_b[25]  ; Incomplete set of assignments ;
; input_b[26]  ; Incomplete set of assignments ;
; input_b[27]  ; Incomplete set of assignments ;
; input_b[30]  ; Incomplete set of assignments ;
; input_b[29]  ; Incomplete set of assignments ;
; input_b[28]  ; Incomplete set of assignments ;
; input_a[24]  ; Incomplete set of assignments ;
; input_a[23]  ; Incomplete set of assignments ;
; input_a[25]  ; Incomplete set of assignments ;
; input_a[26]  ; Incomplete set of assignments ;
; input_a[27]  ; Incomplete set of assignments ;
; input_a[30]  ; Incomplete set of assignments ;
; input_a[29]  ; Incomplete set of assignments ;
; input_a[28]  ; Incomplete set of assignments ;
; input_a[0]   ; Incomplete set of assignments ;
; input_a[1]   ; Incomplete set of assignments ;
; input_a[2]   ; Incomplete set of assignments ;
; input_a[3]   ; Incomplete set of assignments ;
; input_a[4]   ; Incomplete set of assignments ;
; input_a[5]   ; Incomplete set of assignments ;
; input_a[6]   ; Incomplete set of assignments ;
; input_a[7]   ; Incomplete set of assignments ;
; input_a[8]   ; Incomplete set of assignments ;
; input_a[9]   ; Incomplete set of assignments ;
; input_a[10]  ; Incomplete set of assignments ;
; input_a[11]  ; Incomplete set of assignments ;
; input_a[12]  ; Incomplete set of assignments ;
; input_a[13]  ; Incomplete set of assignments ;
; input_a[14]  ; Incomplete set of assignments ;
; input_a[15]  ; Incomplete set of assignments ;
; input_a[16]  ; Incomplete set of assignments ;
; input_a[17]  ; Incomplete set of assignments ;
; input_a[18]  ; Incomplete set of assignments ;
; input_a[19]  ; Incomplete set of assignments ;
; input_a[20]  ; Incomplete set of assignments ;
; input_a[21]  ; Incomplete set of assignments ;
; input_a[22]  ; Incomplete set of assignments ;
; input_b[0]   ; Incomplete set of assignments ;
; input_b[1]   ; Incomplete set of assignments ;
; input_b[2]   ; Incomplete set of assignments ;
; input_b[3]   ; Incomplete set of assignments ;
; input_b[4]   ; Incomplete set of assignments ;
; input_b[5]   ; Incomplete set of assignments ;
; input_b[6]   ; Incomplete set of assignments ;
; input_b[7]   ; Incomplete set of assignments ;
; input_b[8]   ; Incomplete set of assignments ;
; input_b[9]   ; Incomplete set of assignments ;
; input_b[10]  ; Incomplete set of assignments ;
; input_b[11]  ; Incomplete set of assignments ;
; input_b[12]  ; Incomplete set of assignments ;
; input_b[13]  ; Incomplete set of assignments ;
; input_b[14]  ; Incomplete set of assignments ;
; input_b[15]  ; Incomplete set of assignments ;
; input_b[16]  ; Incomplete set of assignments ;
; input_b[17]  ; Incomplete set of assignments ;
; input_b[18]  ; Incomplete set of assignments ;
; input_b[19]  ; Incomplete set of assignments ;
; input_b[20]  ; Incomplete set of assignments ;
; input_b[21]  ; Incomplete set of assignments ;
; input_b[22]  ; Incomplete set of assignments ;
; input_b[31]  ; Incomplete set of assignments ;
; input_a[31]  ; Incomplete set of assignments ;
; output_z[0]  ; Missing location assignment   ;
; output_z[1]  ; Missing location assignment   ;
; output_z[2]  ; Missing location assignment   ;
; output_z[3]  ; Missing location assignment   ;
; output_z[4]  ; Missing location assignment   ;
; output_z[5]  ; Missing location assignment   ;
; output_z[6]  ; Missing location assignment   ;
; output_z[7]  ; Missing location assignment   ;
; output_z[8]  ; Missing location assignment   ;
; output_z[9]  ; Missing location assignment   ;
; output_z[10] ; Missing location assignment   ;
; output_z[11] ; Missing location assignment   ;
; output_z[12] ; Missing location assignment   ;
; output_z[13] ; Missing location assignment   ;
; output_z[14] ; Missing location assignment   ;
; output_z[15] ; Missing location assignment   ;
; output_z[16] ; Missing location assignment   ;
; output_z[17] ; Missing location assignment   ;
; output_z[18] ; Missing location assignment   ;
; output_z[19] ; Missing location assignment   ;
; output_z[20] ; Missing location assignment   ;
; output_z[21] ; Missing location assignment   ;
; output_z[22] ; Missing location assignment   ;
; output_z[23] ; Missing location assignment   ;
; output_z[24] ; Missing location assignment   ;
; output_z[25] ; Missing location assignment   ;
; output_z[26] ; Missing location assignment   ;
; output_z[27] ; Missing location assignment   ;
; output_z[28] ; Missing location assignment   ;
; output_z[29] ; Missing location assignment   ;
; output_z[30] ; Missing location assignment   ;
; output_z[31] ; Missing location assignment   ;
; sel[0]       ; Missing location assignment   ;
; sel[1]       ; Missing location assignment   ;
; clk          ; Missing location assignment   ;
; rst          ; Missing location assignment   ;
; input_b[24]  ; Missing location assignment   ;
; input_b[23]  ; Missing location assignment   ;
; input_b[25]  ; Missing location assignment   ;
; input_b[26]  ; Missing location assignment   ;
; input_b[27]  ; Missing location assignment   ;
; input_b[30]  ; Missing location assignment   ;
; input_b[29]  ; Missing location assignment   ;
; input_b[28]  ; Missing location assignment   ;
; input_a[24]  ; Missing location assignment   ;
; input_a[23]  ; Missing location assignment   ;
; input_a[25]  ; Missing location assignment   ;
; input_a[26]  ; Missing location assignment   ;
; input_a[27]  ; Missing location assignment   ;
; input_a[30]  ; Missing location assignment   ;
; input_a[29]  ; Missing location assignment   ;
; input_a[28]  ; Missing location assignment   ;
; input_a[0]   ; Missing location assignment   ;
; input_a[1]   ; Missing location assignment   ;
; input_a[2]   ; Missing location assignment   ;
; input_a[3]   ; Missing location assignment   ;
; input_a[4]   ; Missing location assignment   ;
; input_a[5]   ; Missing location assignment   ;
; input_a[6]   ; Missing location assignment   ;
; input_a[7]   ; Missing location assignment   ;
; input_a[8]   ; Missing location assignment   ;
; input_a[9]   ; Missing location assignment   ;
; input_a[10]  ; Missing location assignment   ;
; input_a[11]  ; Missing location assignment   ;
; input_a[12]  ; Missing location assignment   ;
; input_a[13]  ; Missing location assignment   ;
; input_a[14]  ; Missing location assignment   ;
; input_a[15]  ; Missing location assignment   ;
; input_a[16]  ; Missing location assignment   ;
; input_a[17]  ; Missing location assignment   ;
; input_a[18]  ; Missing location assignment   ;
; input_a[19]  ; Missing location assignment   ;
; input_a[20]  ; Missing location assignment   ;
; input_a[21]  ; Missing location assignment   ;
; input_a[22]  ; Missing location assignment   ;
; input_b[0]   ; Missing location assignment   ;
; input_b[1]   ; Missing location assignment   ;
; input_b[2]   ; Missing location assignment   ;
; input_b[3]   ; Missing location assignment   ;
; input_b[4]   ; Missing location assignment   ;
; input_b[5]   ; Missing location assignment   ;
; input_b[6]   ; Missing location assignment   ;
; input_b[7]   ; Missing location assignment   ;
; input_b[8]   ; Missing location assignment   ;
; input_b[9]   ; Missing location assignment   ;
; input_b[10]  ; Missing location assignment   ;
; input_b[11]  ; Missing location assignment   ;
; input_b[12]  ; Missing location assignment   ;
; input_b[13]  ; Missing location assignment   ;
; input_b[14]  ; Missing location assignment   ;
; input_b[15]  ; Missing location assignment   ;
; input_b[16]  ; Missing location assignment   ;
; input_b[17]  ; Missing location assignment   ;
; input_b[18]  ; Missing location assignment   ;
; input_b[19]  ; Missing location assignment   ;
; input_b[20]  ; Missing location assignment   ;
; input_b[21]  ; Missing location assignment   ;
; input_b[22]  ; Missing location assignment   ;
; input_b[31]  ; Missing location assignment   ;
; input_a[31]  ; Missing location assignment   ;
+--------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                 ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                 ; Entity Name ; Library Name ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------+-------------+--------------+
; |FPU                               ; 1899 (0)    ; 971 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 100  ; 0            ; 928 (0)      ; 229 (0)           ; 742 (64)         ; |FPU                                                                ; FPU         ; work         ;
;    |adder:u_adder|                 ; 699 (699)   ; 285 (285)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 414 (414)    ; 92 (92)           ; 193 (193)        ; |FPU|adder:u_adder                                                  ; adder       ; work         ;
;    |divider:u_divider|             ; 677 (677)   ; 386 (386)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 290 (290)    ; 46 (46)           ; 341 (341)        ; |FPU|divider:u_divider                                              ; divider     ; work         ;
;    |multiplier:u_multiplier|       ; 524 (499)   ; 300 (300)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 224 (200)    ; 91 (91)           ; 209 (208)        ; |FPU|multiplier:u_multiplier                                        ; multiplier  ; work         ;
;       |lpm_mult:Mult0|             ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 1 (0)            ; |FPU|multiplier:u_multiplier|lpm_mult:Mult0                         ; lpm_mult    ; work         ;
;          |mult_4dt:auto_generated| ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 1 (1)            ; |FPU|multiplier:u_multiplier|lpm_mult:Mult0|mult_4dt:auto_generated ; mult_4dt    ; work         ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; output_z[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_z[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[0]       ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; sel[1]       ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst          ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; input_b[24]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_b[23]  ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; input_b[25]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_b[26]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_b[27]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_b[30]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_b[29]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_b[28]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_a[24]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_a[23]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_a[25]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_a[26]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_a[27]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_a[30]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_a[29]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_a[28]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_a[0]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_a[1]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_a[2]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_a[3]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_a[4]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_a[5]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_a[6]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_a[7]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_a[8]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_a[9]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_a[10]  ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; input_a[11]  ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; input_a[12]  ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; input_a[13]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_a[14]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_a[15]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_a[16]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_a[17]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_a[18]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_a[19]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_a[20]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_a[21]  ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; input_a[22]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_b[0]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_b[1]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_b[2]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_b[3]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_b[4]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_b[5]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_b[6]   ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; input_b[7]   ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; input_b[8]   ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; input_b[9]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_b[10]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_b[11]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; input_b[12]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; input_b[13]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_b[14]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_b[15]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_b[16]  ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; input_b[17]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_b[18]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; input_b[19]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_b[20]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; input_b[21]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_b[22]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_b[31]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; input_a[31]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; sel[0]                                           ;                   ;         ;
;      - output_z~0                                ; 0                 ; 6       ;
;      - output_z~2                                ; 0                 ; 6       ;
;      - output_z~4                                ; 0                 ; 6       ;
;      - output_z~6                                ; 0                 ; 6       ;
;      - output_z~8                                ; 0                 ; 6       ;
;      - output_z~10                               ; 0                 ; 6       ;
;      - output_z~12                               ; 0                 ; 6       ;
;      - output_z~14                               ; 0                 ; 6       ;
;      - output_z~16                               ; 0                 ; 6       ;
;      - output_z~18                               ; 0                 ; 6       ;
;      - output_z~20                               ; 0                 ; 6       ;
;      - output_z~22                               ; 0                 ; 6       ;
;      - output_z~24                               ; 0                 ; 6       ;
;      - output_z~26                               ; 0                 ; 6       ;
;      - output_z~28                               ; 0                 ; 6       ;
;      - output_z~30                               ; 0                 ; 6       ;
;      - output_z~32                               ; 0                 ; 6       ;
;      - output_z~34                               ; 0                 ; 6       ;
;      - output_z~36                               ; 0                 ; 6       ;
;      - output_z~38                               ; 0                 ; 6       ;
;      - output_z~40                               ; 0                 ; 6       ;
;      - output_z~42                               ; 0                 ; 6       ;
;      - output_z~44                               ; 0                 ; 6       ;
;      - output_z~46                               ; 0                 ; 6       ;
;      - output_z~48                               ; 0                 ; 6       ;
;      - output_z~50                               ; 0                 ; 6       ;
;      - output_z~52                               ; 0                 ; 6       ;
;      - output_z~54                               ; 0                 ; 6       ;
;      - output_z~56                               ; 0                 ; 6       ;
;      - output_z~58                               ; 0                 ; 6       ;
;      - output_z~60                               ; 0                 ; 6       ;
;      - output_z~62                               ; 0                 ; 6       ;
;      - multiplier:u_multiplier|state~35          ; 0                 ; 6       ;
;      - multiplier:u_multiplier|state~36          ; 0                 ; 6       ;
;      - adder:u_adder|a[23]~0                     ; 0                 ; 6       ;
;      - adder:u_adder|Selector8~1                 ; 0                 ; 6       ;
;      - divider:u_divider|state~38                ; 0                 ; 6       ;
;      - divider:u_divider|state~39                ; 0                 ; 6       ;
;      - multiplier:u_multiplier|s_input_a_ack~0   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|s_input_b_ack~0   ; 0                 ; 6       ;
;      - adder:u_adder|a[23]~1                     ; 0                 ; 6       ;
;      - divider:u_divider|s_input_a_ack~0         ; 0                 ; 6       ;
;      - divider:u_divider|s_input_b_ack~0         ; 0                 ; 6       ;
; sel[1]                                           ;                   ;         ;
;      - output_z~0                                ; 0                 ; 6       ;
;      - output_z~1                                ; 0                 ; 6       ;
;      - output_z~2                                ; 0                 ; 6       ;
;      - output_z~3                                ; 0                 ; 6       ;
;      - output_z~4                                ; 0                 ; 6       ;
;      - output_z~5                                ; 0                 ; 6       ;
;      - output_z~6                                ; 0                 ; 6       ;
;      - output_z~7                                ; 0                 ; 6       ;
;      - output_z~8                                ; 0                 ; 6       ;
;      - output_z~9                                ; 0                 ; 6       ;
;      - output_z~10                               ; 0                 ; 6       ;
;      - output_z~11                               ; 0                 ; 6       ;
;      - output_z~12                               ; 0                 ; 6       ;
;      - output_z~13                               ; 0                 ; 6       ;
;      - output_z~14                               ; 0                 ; 6       ;
;      - output_z~15                               ; 0                 ; 6       ;
;      - output_z~16                               ; 0                 ; 6       ;
;      - output_z~17                               ; 0                 ; 6       ;
;      - output_z~18                               ; 0                 ; 6       ;
;      - output_z~19                               ; 0                 ; 6       ;
;      - output_z~20                               ; 0                 ; 6       ;
;      - output_z~21                               ; 0                 ; 6       ;
;      - output_z~22                               ; 0                 ; 6       ;
;      - output_z~23                               ; 0                 ; 6       ;
;      - output_z~24                               ; 0                 ; 6       ;
;      - output_z~25                               ; 0                 ; 6       ;
;      - output_z~26                               ; 0                 ; 6       ;
;      - output_z~27                               ; 0                 ; 6       ;
;      - output_z~28                               ; 0                 ; 6       ;
;      - output_z~29                               ; 0                 ; 6       ;
;      - output_z~30                               ; 0                 ; 6       ;
;      - output_z~31                               ; 0                 ; 6       ;
;      - output_z~32                               ; 0                 ; 6       ;
;      - output_z~33                               ; 0                 ; 6       ;
;      - output_z~34                               ; 0                 ; 6       ;
;      - output_z~35                               ; 0                 ; 6       ;
;      - output_z~36                               ; 0                 ; 6       ;
;      - output_z~37                               ; 0                 ; 6       ;
;      - output_z~38                               ; 0                 ; 6       ;
;      - output_z~39                               ; 0                 ; 6       ;
;      - output_z~40                               ; 0                 ; 6       ;
;      - output_z~41                               ; 0                 ; 6       ;
;      - output_z~42                               ; 0                 ; 6       ;
;      - output_z~43                               ; 0                 ; 6       ;
;      - output_z~44                               ; 0                 ; 6       ;
;      - output_z~45                               ; 0                 ; 6       ;
;      - output_z~46                               ; 0                 ; 6       ;
;      - output_z~47                               ; 0                 ; 6       ;
;      - output_z~48                               ; 0                 ; 6       ;
;      - output_z~49                               ; 0                 ; 6       ;
;      - output_z~50                               ; 0                 ; 6       ;
;      - output_z~51                               ; 0                 ; 6       ;
;      - output_z~52                               ; 0                 ; 6       ;
;      - output_z~53                               ; 0                 ; 6       ;
;      - output_z~54                               ; 0                 ; 6       ;
;      - output_z~55                               ; 0                 ; 6       ;
;      - output_z~56                               ; 0                 ; 6       ;
;      - output_z~57                               ; 0                 ; 6       ;
;      - output_z~58                               ; 0                 ; 6       ;
;      - output_z~59                               ; 0                 ; 6       ;
;      - output_z~60                               ; 0                 ; 6       ;
;      - output_z~61                               ; 0                 ; 6       ;
;      - output_z~62                               ; 0                 ; 6       ;
;      - output_z~63                               ; 0                 ; 6       ;
;      - multiplier:u_multiplier|state~35          ; 0                 ; 6       ;
;      - multiplier:u_multiplier|state~36          ; 0                 ; 6       ;
;      - adder:u_adder|a[23]~0                     ; 0                 ; 6       ;
;      - adder:u_adder|Selector8~1                 ; 0                 ; 6       ;
;      - divider:u_divider|state~38                ; 0                 ; 6       ;
;      - divider:u_divider|state~39                ; 0                 ; 6       ;
;      - multiplier:u_multiplier|s_input_a_ack~0   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|s_input_b_ack~0   ; 0                 ; 6       ;
;      - adder:u_adder|a[23]~1                     ; 0                 ; 6       ;
;      - divider:u_divider|s_input_a_ack~0         ; 0                 ; 6       ;
;      - divider:u_divider|s_input_b_ack~0         ; 0                 ; 6       ;
; clk                                              ;                   ;         ;
; rst                                              ;                   ;         ;
;      - divider:u_divider|s_output_z_stb          ; 1                 ; 6       ;
;      - divider:u_divider|s_input_a_ack           ; 1                 ; 6       ;
;      - divider:u_divider|s_input_b_ack           ; 1                 ; 6       ;
;      - multiplier:u_multiplier|s_output_z_stb    ; 1                 ; 6       ;
;      - multiplier:u_multiplier|s_input_a_ack     ; 1                 ; 6       ;
;      - multiplier:u_multiplier|s_input_b_ack     ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state.put_z       ; 1                 ; 6       ;
;      - divider:u_divider|state.put_z             ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state.normalise_1 ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state.normalise_a ; 1                 ; 6       ;
;      - divider:u_divider|state.normalise_1       ; 1                 ; 6       ;
;      - divider:u_divider|state.normalise_a       ; 1                 ; 6       ;
;      - divider:u_divider|state.divide_1          ; 1                 ; 6       ;
;      - adder:u_adder|Selector11~0                ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state~32          ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state~33          ; 1                 ; 6       ;
;      - adder:u_adder|s_output_z_stb~0            ; 1                 ; 6       ;
;      - divider:u_divider|state~36                ; 1                 ; 6       ;
;      - divider:u_divider|state~37                ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state~34          ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state~42          ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state~43          ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state~44          ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state~45          ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state~46          ; 1                 ; 6       ;
;      - adder:u_adder|Selector4~4                 ; 1                 ; 6       ;
;      - adder:u_adder|Selector7~0                 ; 1                 ; 6       ;
;      - adder:u_adder|Selector8~2                 ; 1                 ; 6       ;
;      - divider:u_divider|state~42                ; 1                 ; 6       ;
;      - divider:u_divider|state~43                ; 1                 ; 6       ;
;      - divider:u_divider|state~44                ; 1                 ; 6       ;
;      - divider:u_divider|state~46                ; 1                 ; 6       ;
;      - divider:u_divider|state~47                ; 1                 ; 6       ;
;      - divider:u_divider|state~48                ; 1                 ; 6       ;
;      - divider:u_divider|state~49                ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state~47          ; 1                 ; 6       ;
;      - multiplier:u_multiplier|state~49          ; 1                 ; 6       ;
;      - adder:u_adder|Selector0~4                 ; 1                 ; 6       ;
;      - adder:u_adder|s_input_a_ack~0             ; 1                 ; 6       ;
;      - adder:u_adder|s_input_b_ack~0             ; 1                 ; 6       ;
;      - divider:u_divider|state~52                ; 1                 ; 6       ;
;      - divider:u_divider|state~54                ; 1                 ; 6       ;
;      - divider:u_divider|state~55                ; 1                 ; 6       ;
; input_b[24]                                      ;                   ;         ;
;      - adder:u_adder|b[24]                       ; 1                 ; 6       ;
;      - divider:u_divider|b[24]                   ; 1                 ; 6       ;
;      - multiplier:u_multiplier|b[24]             ; 1                 ; 6       ;
; input_b[23]                                      ;                   ;         ;
;      - adder:u_adder|b[23]                       ; 1                 ; 6       ;
;      - divider:u_divider|b[23]                   ; 1                 ; 6       ;
;      - multiplier:u_multiplier|b[23]             ; 1                 ; 6       ;
; input_b[25]                                      ;                   ;         ;
;      - adder:u_adder|b[25]                       ; 0                 ; 6       ;
;      - divider:u_divider|b[25]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[25]             ; 0                 ; 6       ;
; input_b[26]                                      ;                   ;         ;
;      - adder:u_adder|b[26]                       ; 0                 ; 6       ;
;      - divider:u_divider|b[26]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[26]             ; 0                 ; 6       ;
; input_b[27]                                      ;                   ;         ;
;      - adder:u_adder|b[27]                       ; 0                 ; 6       ;
;      - divider:u_divider|b[27]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[27]             ; 0                 ; 6       ;
; input_b[30]                                      ;                   ;         ;
;      - adder:u_adder|b[30]                       ; 0                 ; 6       ;
;      - divider:u_divider|b[30]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[30]             ; 0                 ; 6       ;
; input_b[29]                                      ;                   ;         ;
;      - adder:u_adder|b[29]                       ; 1                 ; 6       ;
;      - divider:u_divider|b[29]                   ; 1                 ; 6       ;
;      - multiplier:u_multiplier|b[29]             ; 1                 ; 6       ;
; input_b[28]                                      ;                   ;         ;
;      - adder:u_adder|b[28]                       ; 0                 ; 6       ;
;      - divider:u_divider|b[28]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[28]             ; 0                 ; 6       ;
; input_a[24]                                      ;                   ;         ;
;      - adder:u_adder|a[24]                       ; 0                 ; 6       ;
;      - divider:u_divider|a[24]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[24]             ; 0                 ; 6       ;
; input_a[23]                                      ;                   ;         ;
;      - adder:u_adder|a[23]                       ; 1                 ; 6       ;
;      - divider:u_divider|a[23]                   ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[23]             ; 1                 ; 6       ;
; input_a[25]                                      ;                   ;         ;
;      - adder:u_adder|a[25]                       ; 0                 ; 6       ;
;      - divider:u_divider|a[25]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[25]             ; 0                 ; 6       ;
; input_a[26]                                      ;                   ;         ;
;      - adder:u_adder|a[26]                       ; 0                 ; 6       ;
;      - divider:u_divider|a[26]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[26]             ; 0                 ; 6       ;
; input_a[27]                                      ;                   ;         ;
;      - adder:u_adder|a[27]                       ; 1                 ; 6       ;
;      - divider:u_divider|a[27]                   ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[27]             ; 1                 ; 6       ;
; input_a[30]                                      ;                   ;         ;
;      - adder:u_adder|a[30]                       ; 1                 ; 6       ;
;      - divider:u_divider|a[30]                   ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[30]             ; 1                 ; 6       ;
; input_a[29]                                      ;                   ;         ;
;      - adder:u_adder|a[29]                       ; 0                 ; 6       ;
;      - divider:u_divider|a[29]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[29]             ; 0                 ; 6       ;
; input_a[28]                                      ;                   ;         ;
;      - adder:u_adder|a[28]                       ; 0                 ; 6       ;
;      - divider:u_divider|a[28]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[28]             ; 0                 ; 6       ;
; input_a[0]                                       ;                   ;         ;
;      - adder:u_adder|a[0]                        ; 0                 ; 6       ;
;      - divider:u_divider|a[0]                    ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[0]~feeder       ; 0                 ; 6       ;
; input_a[1]                                       ;                   ;         ;
;      - adder:u_adder|a[1]                        ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[1]              ; 0                 ; 6       ;
;      - divider:u_divider|a[1]~feeder             ; 0                 ; 6       ;
; input_a[2]                                       ;                   ;         ;
;      - adder:u_adder|a[2]                        ; 0                 ; 6       ;
;      - divider:u_divider|a[2]                    ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[2]~feeder       ; 0                 ; 6       ;
; input_a[3]                                       ;                   ;         ;
;      - divider:u_divider|a[3]                    ; 1                 ; 6       ;
;      - adder:u_adder|a[3]~feeder                 ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[3]~feeder       ; 1                 ; 6       ;
; input_a[4]                                       ;                   ;         ;
;      - adder:u_adder|a[4]~feeder                 ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[4]~feeder       ; 0                 ; 6       ;
;      - divider:u_divider|a[4]~feeder             ; 0                 ; 6       ;
; input_a[5]                                       ;                   ;         ;
;      - divider:u_divider|a[5]                    ; 1                 ; 6       ;
;      - adder:u_adder|a[5]~feeder                 ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[5]~feeder       ; 1                 ; 6       ;
; input_a[6]                                       ;                   ;         ;
;      - adder:u_adder|a[6]                        ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[6]~feeder       ; 0                 ; 6       ;
;      - divider:u_divider|a[6]~feeder             ; 0                 ; 6       ;
; input_a[7]                                       ;                   ;         ;
;      - adder:u_adder|a[7]                        ; 0                 ; 6       ;
;      - divider:u_divider|a[7]                    ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[7]              ; 0                 ; 6       ;
; input_a[8]                                       ;                   ;         ;
;      - adder:u_adder|a[8]                        ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[8]              ; 1                 ; 6       ;
;      - divider:u_divider|a[8]~feeder             ; 1                 ; 6       ;
; input_a[9]                                       ;                   ;         ;
;      - adder:u_adder|a[9]                        ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[9]              ; 0                 ; 6       ;
;      - divider:u_divider|a[9]~feeder             ; 0                 ; 6       ;
; input_a[10]                                      ;                   ;         ;
;      - adder:u_adder|a[10]                       ; 1                 ; 6       ;
;      - divider:u_divider|a[10]~feeder            ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[10]~feeder      ; 1                 ; 6       ;
; input_a[11]                                      ;                   ;         ;
;      - adder:u_adder|a[11]                       ; 1                 ; 6       ;
;      - divider:u_divider|a[11]                   ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[11]             ; 1                 ; 6       ;
; input_a[12]                                      ;                   ;         ;
;      - adder:u_adder|a[12]                       ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[12]~feeder      ; 1                 ; 6       ;
;      - divider:u_divider|a[12]~feeder            ; 1                 ; 6       ;
; input_a[13]                                      ;                   ;         ;
;      - adder:u_adder|a[13]~feeder                ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[13]~feeder      ; 0                 ; 6       ;
;      - divider:u_divider|a[13]~feeder            ; 0                 ; 6       ;
; input_a[14]                                      ;                   ;         ;
;      - divider:u_divider|a[14]                   ; 1                 ; 6       ;
;      - adder:u_adder|a[14]~feeder                ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[14]~feeder      ; 1                 ; 6       ;
; input_a[15]                                      ;                   ;         ;
;      - adder:u_adder|a[15]                       ; 0                 ; 6       ;
;      - divider:u_divider|a[15]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[15]~feeder      ; 0                 ; 6       ;
; input_a[16]                                      ;                   ;         ;
;      - adder:u_adder|a[16]                       ; 0                 ; 6       ;
;      - divider:u_divider|a[16]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[16]~feeder      ; 0                 ; 6       ;
; input_a[17]                                      ;                   ;         ;
;      - adder:u_adder|a[17]                       ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[17]             ; 1                 ; 6       ;
;      - divider:u_divider|a[17]~feeder            ; 1                 ; 6       ;
; input_a[18]                                      ;                   ;         ;
;      - adder:u_adder|a[18]                       ; 0                 ; 6       ;
;      - divider:u_divider|a[18]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[18]~feeder      ; 0                 ; 6       ;
; input_a[19]                                      ;                   ;         ;
;      - adder:u_adder|a[19]~feeder                ; 1                 ; 6       ;
;      - divider:u_divider|a[19]~feeder            ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[19]~feeder      ; 1                 ; 6       ;
; input_a[20]                                      ;                   ;         ;
;      - adder:u_adder|a[20]                       ; 0                 ; 6       ;
;      - divider:u_divider|a[20]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[20]~feeder      ; 0                 ; 6       ;
; input_a[21]                                      ;                   ;         ;
;      - adder:u_adder|a[21]                       ; 1                 ; 6       ;
;      - divider:u_divider|a[21]                   ; 1                 ; 6       ;
;      - multiplier:u_multiplier|a[21]             ; 1                 ; 6       ;
; input_a[22]                                      ;                   ;         ;
;      - adder:u_adder|a[22]                       ; 0                 ; 6       ;
;      - divider:u_divider|a[22]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[22]             ; 0                 ; 6       ;
; input_b[0]                                       ;                   ;         ;
;      - divider:u_divider|b[0]                    ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[0]              ; 0                 ; 6       ;
;      - adder:u_adder|b[0]~feeder                 ; 0                 ; 6       ;
; input_b[1]                                       ;                   ;         ;
;      - adder:u_adder|b[1]                        ; 0                 ; 6       ;
;      - divider:u_divider|b[1]                    ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[1]              ; 0                 ; 6       ;
; input_b[2]                                       ;                   ;         ;
;      - divider:u_divider|b[2]                    ; 1                 ; 6       ;
;      - multiplier:u_multiplier|b[2]              ; 1                 ; 6       ;
;      - adder:u_adder|b[2]~feeder                 ; 1                 ; 6       ;
; input_b[3]                                       ;                   ;         ;
;      - divider:u_divider|b[3]                    ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[3]~feeder       ; 0                 ; 6       ;
;      - adder:u_adder|b[3]~feeder                 ; 0                 ; 6       ;
; input_b[4]                                       ;                   ;         ;
;      - divider:u_divider|b[4]                    ; 0                 ; 6       ;
;      - adder:u_adder|b[4]~feeder                 ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[4]~feeder       ; 0                 ; 6       ;
; input_b[5]                                       ;                   ;         ;
;      - adder:u_adder|b[5]                        ; 1                 ; 6       ;
;      - multiplier:u_multiplier|b[5]              ; 1                 ; 6       ;
;      - divider:u_divider|b[5]~feeder             ; 1                 ; 6       ;
; input_b[6]                                       ;                   ;         ;
;      - divider:u_divider|b[6]                    ; 1                 ; 6       ;
;      - multiplier:u_multiplier|b[6]~feeder       ; 1                 ; 6       ;
;      - adder:u_adder|b[6]~feeder                 ; 1                 ; 6       ;
; input_b[7]                                       ;                   ;         ;
;      - adder:u_adder|b[7]                        ; 1                 ; 6       ;
;      - divider:u_divider|b[7]~feeder             ; 1                 ; 6       ;
;      - multiplier:u_multiplier|b[7]~feeder       ; 1                 ; 6       ;
; input_b[8]                                       ;                   ;         ;
;      - multiplier:u_multiplier|b[8]~feeder       ; 1                 ; 6       ;
;      - divider:u_divider|b[8]~feeder             ; 1                 ; 6       ;
;      - adder:u_adder|b[8]~feeder                 ; 1                 ; 6       ;
; input_b[9]                                       ;                   ;         ;
;      - adder:u_adder|b[9]                        ; 0                 ; 6       ;
;      - divider:u_divider|b[9]                    ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[9]              ; 0                 ; 6       ;
; input_b[10]                                      ;                   ;         ;
;      - adder:u_adder|b[10]                       ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[10]~feeder      ; 0                 ; 6       ;
;      - divider:u_divider|b[10]~feeder            ; 0                 ; 6       ;
; input_b[11]                                      ;                   ;         ;
; input_b[12]                                      ;                   ;         ;
; input_b[13]                                      ;                   ;         ;
;      - adder:u_adder|b[13]                       ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[13]             ; 0                 ; 6       ;
;      - divider:u_divider|b[13]~feeder            ; 0                 ; 6       ;
; input_b[14]                                      ;                   ;         ;
;      - adder:u_adder|b[14]                       ; 0                 ; 6       ;
;      - divider:u_divider|b[14]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[14]             ; 0                 ; 6       ;
; input_b[15]                                      ;                   ;         ;
;      - adder:u_adder|b[15]                       ; 0                 ; 6       ;
;      - divider:u_divider|b[15]~feeder            ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[15]~feeder      ; 0                 ; 6       ;
; input_b[16]                                      ;                   ;         ;
;      - divider:u_divider|b[16]                   ; 1                 ; 6       ;
;      - multiplier:u_multiplier|b[16]~feeder      ; 1                 ; 6       ;
;      - adder:u_adder|b[16]~feeder                ; 1                 ; 6       ;
; input_b[17]                                      ;                   ;         ;
;      - adder:u_adder|b[17]                       ; 0                 ; 6       ;
;      - divider:u_divider|b[17]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[17]             ; 0                 ; 6       ;
; input_b[18]                                      ;                   ;         ;
;      - divider:u_divider|b[18]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[18]             ; 0                 ; 6       ;
;      - adder:u_adder|b[18]~feeder                ; 0                 ; 6       ;
; input_b[19]                                      ;                   ;         ;
;      - adder:u_adder|b[19]                       ; 0                 ; 6       ;
;      - divider:u_divider|b[19]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[19]~feeder      ; 0                 ; 6       ;
; input_b[20]                                      ;                   ;         ;
;      - multiplier:u_multiplier|b[20]~feeder      ; 1                 ; 6       ;
;      - adder:u_adder|b[20]~feeder                ; 1                 ; 6       ;
;      - divider:u_divider|b[20]~feeder            ; 1                 ; 6       ;
; input_b[21]                                      ;                   ;         ;
;      - divider:u_divider|b[21]                   ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[21]             ; 0                 ; 6       ;
;      - adder:u_adder|b[21]~feeder                ; 0                 ; 6       ;
; input_b[22]                                      ;                   ;         ;
;      - adder:u_adder|b[22]                       ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[22]~feeder      ; 0                 ; 6       ;
;      - divider:u_divider|b[22]~feeder            ; 0                 ; 6       ;
; input_b[31]                                      ;                   ;         ;
;      - divider:u_divider|b[31]                   ; 0                 ; 6       ;
;      - adder:u_adder|b[31]~feeder                ; 0                 ; 6       ;
;      - multiplier:u_multiplier|b[31]~feeder      ; 0                 ; 6       ;
; input_a[31]                                      ;                   ;         ;
;      - divider:u_divider|a[31]~feeder            ; 0                 ; 6       ;
;      - adder:u_adder|a[31]~feeder                ; 0                 ; 6       ;
;      - multiplier:u_multiplier|a[31]~feeder      ; 0                 ; 6       ;
+--------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                    ;
+-------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; adder:u_adder|Selector8~1                 ; LCCOMB_X13_Y13_N12 ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|Selector95~5                ; LCCOMB_X16_Y8_N2   ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|a[23]~0                     ; LCCOMB_X13_Y13_N28 ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|a_e[9]~16                   ; LCCOMB_X11_Y10_N2  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|a_m[11]~0                   ; LCCOMB_X21_Y7_N26  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|always0~3                   ; LCCOMB_X22_Y8_N20  ; 29      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|b_e[9]~15                   ; LCCOMB_X13_Y10_N2  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|b_m[8]~0                    ; LCCOMB_X21_Y8_N4   ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|state.add_0                 ; FF_X12_Y10_N5      ; 42      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|state.align                 ; FF_X13_Y9_N9       ; 83      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|state.normalise_1           ; FF_X12_Y6_N3       ; 19      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|state.pack                  ; FF_X13_Y9_N5       ; 41      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|state.put_z                 ; FF_X13_Y9_N23      ; 37      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|state.round                 ; FF_X13_Y9_N19      ; 32      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|state.unpack                ; FF_X14_Y9_N13      ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|z[2]~30                     ; LCCOMB_X13_Y8_N30  ; 22      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|z[2]~31                     ; LCCOMB_X14_Y8_N16  ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|z_e[5]~37                   ; LCCOMB_X12_Y5_N8   ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; adder:u_adder|z_m[15]~3                   ; LCCOMB_X12_Y6_N24  ; 23      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; clk                                       ; PIN_E2             ; 971     ; Clock                    ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; divider:u_divider|Selector208~0           ; LCCOMB_X22_Y10_N16 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|WideOr15~0              ; LCCOMB_X25_Y11_N12 ; 51      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|WideOr18~0              ; LCCOMB_X22_Y11_N8  ; 41      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|a_e[0]~16               ; LCCOMB_X23_Y12_N26 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|a_m[6]~2                ; LCCOMB_X26_Y11_N8  ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|b_e[5]~14               ; LCCOMB_X24_Y14_N0  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|b_m[15]~2               ; LCCOMB_X25_Y11_N30 ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|remainder[29]~0         ; LCCOMB_X25_Y9_N30  ; 51      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|state.divide_0          ; FF_X23_Y11_N17     ; 53      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|state.divide_2          ; FF_X22_Y9_N25      ; 63      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|state.normalise_a       ; FF_X23_Y11_N25     ; 41      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|state.normalise_b       ; FF_X26_Y11_N21     ; 41      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|state.pack              ; FF_X22_Y11_N31     ; 34      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|state.put_z             ; FF_X23_Y11_N5      ; 37      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|state.unpack            ; FF_X26_Y11_N27     ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|state~38                ; LCCOMB_X23_Y11_N20 ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|state~39                ; LCCOMB_X23_Y11_N8  ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|z[9]~14                 ; LCCOMB_X24_Y11_N0  ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|z_e[7]~36               ; LCCOMB_X22_Y12_N0  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; divider:u_divider|z_m[5]~6                ; LCCOMB_X22_Y12_N22 ; 23      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|WideOr13~0        ; LCCOMB_X16_Y19_N22 ; 40      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|a_e[9]~17         ; LCCOMB_X21_Y18_N6  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|a_m[19]~2         ; LCCOMB_X21_Y15_N10 ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|b_e[2]~15         ; LCCOMB_X21_Y18_N0  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|b_m[6]~2          ; LCCOMB_X21_Y16_N16 ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|state.multiply_0  ; FF_X19_Y19_N9      ; 73      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|state.normalise_a ; FF_X21_Y18_N9      ; 39      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|state.normalise_b ; FF_X17_Y19_N27     ; 41      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|state.put_z       ; FF_X17_Y19_N1      ; 36      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|state.unpack      ; FF_X19_Y19_N31     ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|state~35          ; LCCOMB_X17_Y19_N6  ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|state~36          ; LCCOMB_X17_Y19_N2  ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|z[26]~13          ; LCCOMB_X14_Y17_N2  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|z[3]~10           ; LCCOMB_X16_Y18_N12 ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|z_e[0]~40         ; LCCOMB_X16_Y19_N28 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; multiplier:u_multiplier|z_m[8]~5          ; LCCOMB_X16_Y19_N26 ; 23      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rst                                       ; PIN_G1             ; 43      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_E2   ; 971     ; 137                                  ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 7           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; multiplier:u_multiplier|lpm_mult:Mult0|mult_4dt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    multiplier:u_multiplier|lpm_mult:Mult0|mult_4dt:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y14_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; multiplier:u_multiplier|lpm_mult:Mult0|mult_4dt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    multiplier:u_multiplier|lpm_mult:Mult0|mult_4dt:auto_generated|mac_mult5 ;                            ; DSPMULT_X20_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; multiplier:u_multiplier|lpm_mult:Mult0|mult_4dt:auto_generated|w385w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    multiplier:u_multiplier|lpm_mult:Mult0|mult_4dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y17_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; multiplier:u_multiplier|lpm_mult:Mult0|mult_4dt:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    multiplier:u_multiplier|lpm_mult:Mult0|mult_4dt:auto_generated|mac_mult7 ;                            ; DSPMULT_X20_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 2,838 / 32,401 ( 9 % ) ;
; C16 interconnects     ; 87 / 1,326 ( 7 % )     ;
; C4 interconnects      ; 1,283 / 21,816 ( 6 % ) ;
; Direct links          ; 634 / 32,401 ( 2 % )   ;
; Global clocks         ; 1 / 10 ( 10 % )        ;
; Local interconnects   ; 955 / 10,320 ( 9 % )   ;
; R24 interconnects     ; 68 / 1,289 ( 5 % )     ;
; R4 interconnects      ; 1,466 / 28,186 ( 5 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.83) ; Number of LABs  (Total = 148) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 5                             ;
; 3                                           ; 5                             ;
; 4                                           ; 1                             ;
; 5                                           ; 4                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 6                             ;
; 9                                           ; 6                             ;
; 10                                          ; 7                             ;
; 11                                          ; 2                             ;
; 12                                          ; 4                             ;
; 13                                          ; 1                             ;
; 14                                          ; 7                             ;
; 15                                          ; 11                            ;
; 16                                          ; 81                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.87) ; Number of LABs  (Total = 148) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 131                           ;
; 1 Clock enable                     ; 76                            ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 30                            ;
; 2 Clock enables                    ; 32                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.55) ; Number of LABs  (Total = 148) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 3                             ;
; 8                                            ; 6                             ;
; 9                                            ; 5                             ;
; 10                                           ; 4                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 5                             ;
; 14                                           ; 2                             ;
; 15                                           ; 2                             ;
; 16                                           ; 12                            ;
; 17                                           ; 5                             ;
; 18                                           ; 6                             ;
; 19                                           ; 6                             ;
; 20                                           ; 9                             ;
; 21                                           ; 7                             ;
; 22                                           ; 6                             ;
; 23                                           ; 6                             ;
; 24                                           ; 12                            ;
; 25                                           ; 6                             ;
; 26                                           ; 10                            ;
; 27                                           ; 2                             ;
; 28                                           ; 4                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
; 31                                           ; 2                             ;
; 32                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.16) ; Number of LABs  (Total = 148) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 5                             ;
; 2                                               ; 7                             ;
; 3                                               ; 7                             ;
; 4                                               ; 4                             ;
; 5                                               ; 10                            ;
; 6                                               ; 9                             ;
; 7                                               ; 8                             ;
; 8                                               ; 13                            ;
; 9                                               ; 18                            ;
; 10                                              ; 13                            ;
; 11                                              ; 11                            ;
; 12                                              ; 10                            ;
; 13                                              ; 7                             ;
; 14                                              ; 10                            ;
; 15                                              ; 5                             ;
; 16                                              ; 5                             ;
; 17                                              ; 0                             ;
; 18                                              ; 3                             ;
; 19                                              ; 2                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.82) ; Number of LABs  (Total = 148) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 5                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 5                             ;
; 10                                           ; 8                             ;
; 11                                           ; 7                             ;
; 12                                           ; 4                             ;
; 13                                           ; 10                            ;
; 14                                           ; 8                             ;
; 15                                           ; 8                             ;
; 16                                           ; 6                             ;
; 17                                           ; 9                             ;
; 18                                           ; 8                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 6                             ;
; 22                                           ; 6                             ;
; 23                                           ; 4                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 3                             ;
; 27                                           ; 1                             ;
; 28                                           ; 3                             ;
; 29                                           ; 3                             ;
; 30                                           ; 4                             ;
; 31                                           ; 3                             ;
; 32                                           ; 2                             ;
; 33                                           ; 3                             ;
; 34                                           ; 6                             ;
; 35                                           ; 1                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 100       ; 0            ; 0            ; 100       ; 100       ; 0            ; 32           ; 0            ; 0            ; 68           ; 0            ; 32           ; 68           ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 100       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 100          ; 100          ; 100          ; 100          ; 100          ; 0         ; 100          ; 100          ; 0         ; 0         ; 100          ; 68           ; 100          ; 100          ; 32           ; 100          ; 68           ; 32           ; 100          ; 100          ; 100          ; 68           ; 100          ; 100          ; 100          ; 100          ; 100          ; 0         ; 100          ; 100          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; output_z[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_z[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_b[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_a[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 125 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                         ;
+---------------------------------+---------------------------------+-------------------+
; Source Register                 ; Destination Register            ; Delay Added in ns ;
+---------------------------------+---------------------------------+-------------------+
; multiplier:u_multiplier|z_s     ; multiplier:u_multiplier|z[31]   ; 0.045             ;
; multiplier:u_multiplier|z_m[15] ; multiplier:u_multiplier|z[15]   ; 0.045             ;
; multiplier:u_multiplier|z_m[14] ; multiplier:u_multiplier|z[14]   ; 0.045             ;
; multiplier:u_multiplier|z_m[13] ; multiplier:u_multiplier|z[13]   ; 0.045             ;
; multiplier:u_multiplier|z_m[12] ; multiplier:u_multiplier|z[12]   ; 0.045             ;
; divider:u_divider|z_m[17]       ; divider:u_divider|z_m[16]       ; 0.042             ;
; multiplier:u_multiplier|z_m[17] ; multiplier:u_multiplier|z_m[16] ; 0.042             ;
+---------------------------------+---------------------------------+-------------------+
Note: This table only shows the top 7 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10CL006YU256A7G for design "FPU"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10CL006YU256I7G is compatible
    Info (176445): Device 10CL010YU256A7G is compatible
    Info (176445): Device 10CL010YU256I7G is compatible
    Info (176445): Device 10CL016YU256A7G is compatible
    Info (176445): Device 10CL016YU256I7G is compatible
    Info (176445): Device 10CL025YU256A7G is compatible
    Info (176445): Device 10CL025YU256I7G is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 100 pins of 100 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E2 (CLK0, DIFFCLK_0p)) File: D:/Programme/Verilog/FPU/FPU.v Line: 10
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 99 (unused VREF, 2.5V VCCIO, 67 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 1.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/Programme/Verilog/FPU/output_files/FPU.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5457 megabytes
    Info: Processing ended: Fri Apr 30 20:59:20 2021
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Programme/Verilog/FPU/output_files/FPU.fit.smsg.


