# 📘 基礎編 第3章：プロセス技術と設計限界の理解  
**Chapter 3: Process Evolution and Design Limits in CMOS**

本章では、0.5µmから90nmノードに至るCMOS技術の変遷を通して、  
**設計可能性を左右するプロセス技術の進化と限界**を学びます。  

This chapter explores the evolution of CMOS technologies from 0.5µm to 90nm,  
focusing on how process advancements and limitations shape circuit design.

---

## ✨ 主なキーワード / Key Concepts

- STI, LDD, Salicide, Multi-Layer Interconnect, CMP, OPC
- SCE, HCI, DIBL, Vth Variability
- sky130 & 0.18µm as educationally viable process nodes

---

## 🧠 学習のねらい / Learning Objectives

- プロセス技術が「**設計制約**」にどう影響するかを理解する  
  Understand how process technologies affect design constraints.
- 微細化による構造革新・信頼性課題を体系的に整理する  
  Systematically learn about structural changes and reliability challenges.
- 教材適用可能なノード（sky130, 0.18µm）を判断できる  
  Develop criteria to choose educationally suitable process nodes.

---

## 📂 ディレクトリ構成 / Directory Structure

```
Edusemi-v4x/
└── chapter3_process_evolution/
    ├── README.md
    ├── 3.1_node_scaling_history.md
    ├── 3.2_cmos_structure_shift.md
    ├── 3.3_interconnect_and_litho.md
    ├── 3.4_variation_and_reliability.md
    ├── 3.5_summary_and_scope.md
    └── 0.18um_Logic_ProcessFlow.md   ←🆕 追加プロセスフロー
```

---

## 🔗 章構成とリンク / Chapter Contents and Links

| 節番号 / Section | ファイル名 / Filename | 内容概要 / Summary |
|------------------|------------------------|----------------------|
| 3.1 | [`3.1_node_scaling_history.md`](./3.1_node_scaling_history.md) | ノード微細化の歴史 / History of Node Scaling |
| 3.2 | [`3.2_cmos_structure_shift.md`](./3.2_cmos_structure_shift.md) | トランジスタ構造の進化（STI, LDD, etc.）/ CMOS Structure Shift |
| 3.3 | [`3.3_interconnect_and_litho.md`](./3.3_interconnect_and_litho.md) | 多層配線・描画技術 / Interconnect & Lithography |
| 3.4 | [`3.4_variation_and_reliability.md`](./3.4_variation_and_reliability.md) | 信頼性問題と設計限界 / Variability & Reliability |
| 3.5 | [`3.5_summary_and_scope.md`](./3.5_summary_and_scope.md) | 教育用ノードの選定と活用 / Educational Node Selection |
| 📄 | [`0.18um_Logic_ProcessFlow.md`](./0.18um_Logic_ProcessFlow.md) | 🔧0.18µm CMOSプロセス工程表（日本語）<br>🧪 Full Logic Process Flow (Japanese) |
| 📄 | [`0.18um_Logic_ProcessFlow_en.md`](./0.18um_Logic_ProcessFlow_en.md) | 🔧0.18µm CMOS Process Flow (English version)<br>🧪 Full Logic Process Flow (English) |

---

## 🔄 次章への接続 / Transition to Chapter 4

第4章では、sky130や0.18µmプロセスを基盤として、  
**PDK活用・トランジスタ特性・設計ルール**へと学習を展開します。

In Chapter 4, you will delve into transistor characteristics, design rules, and PDK-based design using sky130 and 0.18µm processes.

---

## 📝 ライセンス / License

この教材は [MIT License](../LICENSE) に基づき公開されています。  
This content is released under the [MIT License](../LICENSE).

---
