<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:07:07.77</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.04.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0058159</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>심층 신경망 가속기 및 이를 포함하는 전자 장치</inventionTitle><inventionTitleEng>DEEP NEURAL NETWORK ACCELERATOR AND ELECTRONIC DEVICE  INCLUDING THE SAME</inventionTitleEng><openDate>2025.11.06</openDate><openNumber>10-2025-0158562</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 8/08</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 심층 신경망 가속기 및 이를 포함하는 전자 장치를 제공한다. 심층 신경망 가속기는, 워드 라인들과 비트 라인들로 배열된 메모리 셀들을 포함하고, 메모리 셀들 중 적어도 하나는 가중치 값에 대응하는 시프트 전압만큼 문턱 전압이 시프팅되도록 프로그래밍된 제1 트랜지스터로 구성되는, 메모리 셀 어레이, 제1 트랜지스터에 대응하는 워드 라인들에 입력 액티베이션 값에 대응하는 워드 라인 전압을 인가하는 로우 드라이버, 및 비트 라인들 중 제1 비트 라인에 대응하는 메모리 셀들에 의한 전압 강하를 측정하는 컬럼 드라이버를 포함하되, 제1 트랜지스터의 게이트-소스 전압은 서브 문턱 영역의 전압일 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 심층 신경망 가속기에 있어서,워드 라인들과 비트 라인들로 배열된 메모리 셀들을 포함하고, 상기 메모리 셀들 중 적어도 하나는 가중치 값에 대응하는 시프트 전압만큼 문턱 전압이 시프팅되도록 프로그래밍된 제1 트랜지스터로 구성되는, 메모리 셀 어레이;상기 제1 트랜지스터에 대응하는 상기 워드 라인들에 입력 액티베이션 값에 대응하는 워드 라인 전압을 인가하는 로우(row) 드라이버; 및상기 비트 라인들 중 제1 비트 라인에 대응하는 메모리 셀들에 의한 전압 강하를 측정하는 컬럼(column) 드라이버를 포함하되,상기 제1 트랜지스터의 게이트-소스 전압은 서브 문턱(sub-threshold) 영역의 전압인, 심층 신경망 가속기.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 트랜지스터의 드레인-소스 전압은 상기 입력 액티베이션 값과 상기 가중치 값의 곱셈 값에 대응하는, 심층 신경망 가속기.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 측정된 전압 강하는, 상기 제1 비트 라인 중 적어도 하나의 메모리 셀 각각의 곱셉 값을 누적 합산한 값에 대응하는, 심층 신경망 가속기.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 트랜지스터는 채널 형성 영역에 불순물을 주입하는 제1 공정, 상기 채널 영역과 게이트 절연막 사이의 보호층을 조절하는 제2 공정, 및 상기 보호층을 형성하는 공정을 생략하는 제3 공정 중 적어도 하나를 통해 제조되고,상기 제1 내지 제3 공정들 중 적어도 하나를 통해 상기 서브 문턱 영역이 확장된, 심층 신경망 가속기.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 메모리 셀들 각각은 상기 제1 트랜지스터의 드레인 단과 소스 단 사이에 연결되는 바이패스(bypass) 저항 소자를 더 포함하는, 심층 신경망 가속기.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 워드 라인들 각각은 심층 신경망의 입력 레이어의 노드들 중 하나에 대응하고,상기 비트 라인들 각각은 상기 심층 신경망의 출력 레이어의 노드들 중 하나에 대응하는, 심층 신경망 가속기.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 게이트-소스 전압은, 기준 전압에서 상기 워드 라인 전압과 상기 시프트 전압을 합산한 값이 네거티브 오프셋으로 적용된, 심층 신경망 가속기.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 메모리 셀들은, NAND(Not-AND) 플래시 메모리 셀들을 포함하는, 심층 신경망 가속기.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 메모리 셀들 중 적어도 하나는 제2 트랜지스터로 구성되고,상기 로우 드라이버는, 상기 제2 트랜지스터에 대응하는 상기 워드 라인들에 온-스테이트(on-state) 전압을 인가하는, 심층 신경망 가속기.</claim></claimInfo><claimInfo><claim>10. 심층 신경망 연산을 수행하는 심층 신경망 가속기의 동작 방법에 있어서,메모리 셀 어레이의 워드 라인들 중 적어도 하나에 입력 액티베이션 값에 대응하는 워드 라인 전압을 인가하는 단계;상기 메모리 셀 어레이의 비트 라인들 중 기 선택된 비트 라인에 대응하는 전압 강하를 측정하는 단계; 및상기 측정된 전압 강하에 기초하여 상기 기 선택된 비트 라인에 연결된 트랜지스터들의 합산 저항 값을 획득하는 단계를 포함하고,상기 트랜지스터들 중 적어도 하나는 가중치 값에 대응하는 시프트 전압만큼 문턱 전압이 시프팅되도록 프로그래밍되고,상기 프로그래밍된 트랜지스터들 각각의 게이트-소스 전압은 서브 문턱(sub-threshold) 영역의 전압인, 방법.</claim></claimInfo><claimInfo><claim>11. 전자 장치에 있어서,심층 신경망의 행렬 연산을 수행하는 심층 신경망 가속기;상기 심층 신경망의 적어도 일부 데이터를 저장하는 메모리; 및상기 심층 신경망 가속기 및 상기 메모리를 제어하는 프로세서를 포함하고,상기 심층 신경망 가속기는:워드 라인들과 비트 라인들로 배열된 메모리 셀들을 포함하고, 상기 메모리 셀들 중 적어도 하나는 상기 심층 신경망의 가중치 값에 대응하는 시프트 전압만큼 문턱 전압이 시프팅되도록 프로그래밍된 제1 트랜지스터로 구성되는, 메모리 셀 어레이;상기 제1 트랜지스터에 대응하는 상기 워드 라인들에 상기 심층 신경망의 입력 액티베이션 값에 대응하는 워드 라인 전압을 인가하는 로우(row) 드라이버; 및상기 비트 라인들 중 제1 비트 라인에 대응하는 메모리 셀들에 의한 전압 강하를 측정하는 컬럼(column) 드라이버를 포함하되,상기 제1 트랜지스터의 게이트-소스 전압은 서브 문턱(sub-threshold) 영역의 전압인, 전자 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 트랜지스터의 드레인-소스 전압은 상기 입력 액티베이션 값과 상기 가중치 값의 곱셈 값에 대응하는, 전자 장치.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 측정된 전압 강하는, 상기 제1 비트 라인 중 적어도 하나의 메모리 셀 각각의 곱셉 값을 누적 합산한 값에 대응하는, 전자 장치.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 제1 트랜지스터는 채널 형성 영역에 불순물을 주입하는 제1 공정, 상기 채널 영역과 게이트 절연막 사이의 보호층을 조절하는 제2 공정, 및 상기 보호층을 형성하는 공정을 생략하는 제3 공정 중 적어도 하나를 통해 제조되고,상기 제1 내지 제3 공정들 중 적어도 하나를 통해 상기 서브 문턱 영역이 확장된, 전자 장치.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서,상기 메모리 셀들 각각은 상기 제1 트랜지스터의 드레인 단과 소스 단 사이에 연결되는 바이패스(bypass) 저항 소자를 더 포함하는, 전자 장치.</claim></claimInfo><claimInfo><claim>16. 제11항에 있어서,상기 워드 라인들 각각은 심층 신경망의 입력 레이어의 노드들 중 하나에 대응하고,상기 비트 라인들 각각은 상기 심층 신경망의 출력 레이어의 노드들 중 하나에 대응하는, 전자 장치.</claim></claimInfo><claimInfo><claim>17. 제11항에 있어서,상기 게이트-소스 전압은, 기준 전압에서 상기 워드 라인 전압과 상기 시프트 전압을 합산한 값이 네거티브 오프셋으로 적용된, 전자 장치.</claim></claimInfo><claimInfo><claim>18. 제11항에 있어서,상기 메모리 셀들은, NAND(Not-AND) 플래시 메모리 셀들을 포함하는, 전자 장치.</claim></claimInfo><claimInfo><claim>19. 제11항에 있어서,상기 메모리 셀들 중 적어도 하나는 제2 트랜지스터로 구성되고,상기 로우 드라이버는, 상기 제2 트랜지스터에 대응하는 상기 워드 라인들에 온-스테이트(on-state) 전압을 인가하는, 전자 장치.</claim></claimInfo><claimInfo><claim>20. 제11항에 있어서,상기 행렬 연산은 추론 연산인, 전자 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 성북구...</address><code>420240136244</code><country>대한민국</country><engName>KIM, Jae Hoon</engName><name>김재훈</name></applicantInfo><applicantInfo><address>경기도 안양시 동안구...</address><code>420240865081</code><country>대한민국</country><engName>SONG, Hyun-Ji</engName><name>송현지</name></applicantInfo><applicantInfo><address>서울특별시 성북구...</address><code>420240291315</code><country>대한민국</country><engName>KIM, Jin Soak</engName><name>김진석</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 성북구...</address><code>420240136244</code><country>대한민국</country><engName>KIM, Jae Hoon</engName><name>김재훈</name></inventorInfo><inventorInfo><address>서울특별시 성북구...</address><code>420240291315</code><country>대한민국</country><engName>KIM, Jin Soak</engName><name>김진석</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로**길 ** (역삼동) ***호(레이블특허법률사무소)</address><code>920210008045</code><country>대한민국</country><engName>JIN SUNGUN</engName><name>진성언</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.04.30</receiptDate><receiptNumber>1-1-2024-0477220-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Change of Applicant] Report on Change of Proprietary Status</documentEngName><documentName>[출원인변경]권리관계변경신고서</documentName><receiptDate>2024.12.13</receiptDate><receiptNumber>1-1-2024-1383797-31</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240058159.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c939956ce5ed44ff2a318f3ec5d3f27e098612a5201187671b5c263a3d4b7aaff4a9c0de99b46c5570428ad07728d111757615b758e03d9f16e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf54055e23745caed2abe4e7725a100fe9780f153748a304893e150ea3efb699f33d57c340508d035f7103780cf5be179e5c1e0b2bec9ffadd</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>