# 说明

## 待完成
1. 中断判断模块
2. MTC0、ERET指令数据通路及控制信号

## 待修改/讨论的设计
- cp0.v 地址端口尚未区分读与写，因此无法实现“先写后读”
- 重新计算并修改总线位宽
- 保留指令错误的判断
- **输入接口`ext_int_in`应当设置为`mycpu_top.v`的输入端口**
