<!DOCTYPE html>
<html>
<head>
    <title>「教学」异步 SRAM 时序 // 杰哥的{运维,编程,调板子}小笔记</title>

    <meta charset="utf-8">
    <meta http-equiv="content-type" content="text/html; charset=utf-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0, maximum-scale=1">
    
    
    

        <meta property="og:title" content="「教学」异步 SRAM 时序" />
    <meta property="og:description" content="" />
    <meta property="og:type" content="website" />
    <meta property="og:locale" content="en" />
    <meta property="og:url" content="https://jia.je/hardware/2022/05/19/async-sram-timing/" />
    

    <link rel="shortcut icon" href="/favicon.ico">

    <link href="/webfonts/ptserif/main.css" rel='stylesheet' type='text/css'>
    <link href="/webfonts/source-code-pro/main.css" rel="stylesheet" type="text/css">

    <link rel="stylesheet" href="/css/style.css">
    
    <script src="/js/wavedrom/default.js" type="text/javascript"></script>
    <script src="/js/wavedrom/wavedrom.min.js" type="text/javascript" /></script>

    <meta name="generator" content="Hugo 0.109.0">
</head>


<body onload="WaveDrom.ProcessAll()">
<div id="container">
    <header id="header">
    <div id="header-outer" class="outer">
        <div id="header-inner" class="inner">
            <a id="main-nav-toggle" class="nav-icon" href="javascript:;"></a>
            <a id="logo" class="logo-text" href="/">杰哥的{运维,编程,调板子}小笔记</a>
            <nav id="main-nav">
                
                <a class="main-nav-link" href="/about/">关于</a>
                
                <a class="main-nav-link" href="/category/">分类</a>
                
                <a class="main-nav-link" href="/open-source-contributions/">开源</a>
                
                <a class="main-nav-link" href="/tags/">标签</a>
                
                <a class="main-nav-link" href="/series/">系列</a>
                
                <a class="main-nav-link" href="/feed.xml">订阅</a>
                
                <a class="main-nav-link" href="/projects/readme/">项目</a>
                
            </nav>
            <nav id="sub-nav">
                <div id="search-form-wrap">
                </div>
            </nav>
        </div>
    </div>
</header>

    <section id="main" class="outer">
        <article class="article article-type-post" itemscope itemprop="blogPost">
    <div class="article-inner">
        
        <header class="article-header">
            <h1 class="article-title" itemprop="name">「教学」异步 SRAM 时序</h1>
        </header>
        
        <div class="article-meta">
            <a href="/hardware/2022/05/19/async-sram-timing/" class="article-date">
                <time datetime='2022-05-19T08:40:00.000&#43;08:00' itemprop="datePublished">2022-05-19</time>
            </a>
            
            
            
            <div class="article-comment-link-wrap">
                <a href="/hardware/2022/05/19/async-sram-timing/#disqus_thread" class="article-comment-link">Comments</a>
            </div>
            
        </div>
        <div class="article-entry" itemprop="articleBody">
            <h2 id="背景">背景</h2>
<p>在一些场合里，我们会使用异步的（即没有时钟信号的）外部 SRAM 来存储数据，而我们经常使用的很多外部接口都是同步接口（即有时钟信号的接口），比如 SPI 和 I2C 等等，UART 虽然是异步，但是它速度很低，不怎么需要考虑时序的问题。所以在 FPGA 上编写一个正确的异步 SRAM 控制器是具有一定的挑战的。</p>
<h2 id="寄存器时序">寄存器时序</h2>
<p>考虑到读者可能已经不记得寄存器的时序了，这里首先来复习一下 setup 和 hold 的概念。如果你已经比较熟悉了，可以直接阅读下一节。</p>
<p>寄存器在时钟的上升沿（下图的 <code>a</code>）进行采样，为了保证采样的稳定性，输入引脚 <code>D</code> 需要在时钟上升沿之前 \(t_{su}\) 的时刻（下图的 <code>b</code>）到时钟上升沿之后 \(t_h\) 的时刻（下图的 <code>c</code>）保持稳定，输出引脚 <code>Q</code> 会在时钟上升沿之后 \(t_{cko}\) 的时刻（下图的 <code>d</code>）变化：</p>
<script type="WaveDrom">
{
  signal:
    [
      { name: "C", wave: "p.", period: 4, node: ".a"},
      { name: "D", wave: "x..3.x", phase: 0.2, node: "...b.c"},
      { name: "Q", wave: "x...3.", node: "....d"}
    ]
}
</script>
<h2 id="接口">接口</h2>
<p>首先我们来看看异步 SRAM 的接口。下文中，采用 <a href="https://www.issi.com/WW/pdf/61WV102416ALL.pdf">IS61WV102416BLL-10TLI</a> 和 <a href="https://www.alliancememory.com/wp-content/uploads/pdf/sram/fa/Alliance%C2%A0Memory_4M%C2%A0Fast_SRAM_AS7C34098A_Sep2021_v2.3.pdf">AS7C34098A-10TCN</a> 作为例子：</p>
<p><img src="/images/sram.png" alt=""></p>
<p>可以看到，它有 20 位的地址，16 位的数据，若干个控制信号，同时只能进行读或者写（简称 <code>1RW</code>）。它没有时钟信号，所以是异步 SRAM。</p>
<h2 id="时序">时序</h2>
<p>对于一个同步接口，我们通常只需要给一个满足时钟周期的时钟，然后通过约束文件保证 setup 和 hold 条件满足即可。但是对于异步接口，由于输出的时候没有时钟，我们需要更小心地完成这件事情。</p>
<h3 id="读时序">读时序</h3>
<p>首先来看一下比较简单的读时序：</p>
<p><img src="/images/sram_read.png" alt=""></p>
<p>可以看到地址和数据的关系：首先是地址需要稳定 \(t_{RC}\) 的时间，那么数据合法的范围是地址稳定的初始时刻加上 \(t_{AA}\)，到地址稳定的结束时刻加上 \(t_{OH}\)。我们再来看一下这几个时间的范围：</p>
<p><img src="/images/sram_read_param.png" alt=""></p>
<p>首先可以看到读周期时间 \(t_{RC}\) 至少是 10ns，这对应了型号中最后的数字，这表示了这个 SRAM 最快的读写速度。比较有意思的是 \(t_{AA}\) 最多是 10ns，刚好和 \(t_{RC}\) 的最小值相等。</p>
<p>接下来我们考虑一下如何为 SRAM 控制器时序读取的功能。看到上面的波形图，大概可以想到几条设计思路：</p>
<ol>
<li>首先输出要读取的地址，为了让它稳定（\(t_{RC}\) 的时间内不能变化），要直接从 FPGA 内部寄存器的输出端口输出</li>
<li>等待若干个周期，确保数据已经稳定，在满足 FPGA 内部寄存器的 setup 和 hold 约束的情况下，把结果保存在内部寄存器中。</li>
</ol>
<p>简单起见，先设置一个非常快的 SRAM 控制器频率：500MHz，每个周期 2ns，假如在 <code>a</code> 时刻地址寄存器输出了当前要读取的地址，那么数据会在一段时间后变为合法。这里 <code>a-&gt;b</code> 是读取周期时间 \(t_{RC}\)，<code>a-&gt;c</code> 是地址到数据的延迟 \(t_{AA}\)，<code>b-&gt;d</code> 是地址改变后数据的保持时间 \(t_{OH}\)。</p>
<script type="WaveDrom">
{
  signal:
    [
      { name: "clk", wave: "p........", node: "......e"},
      { name: "addr", wave: "x3....xxx", node: ".a....b"},
      { name: "data", wave: "xxx4....x", node: "...c....d"},
    ]
}
</script>
<p>那么根据这个图，很自然的想法是，我先给出地址，然后数周期，数了五个周期后，此时 \(t_{RC}=10\mathrm{ns}\)，然后我就在 <code>e</code> 的上升沿上把输入数据锁存到寄存器中，例如下面的波形：</p>
<script type="WaveDrom">
{
  signal:
    [
      { name: "clk", wave: "p........", node: "......e"},
      { name: "addr", wave: "x3....xxx", node: ".a....b"},
      { name: "data", wave: "xxx4....x", node: "...c....d"},
      { name: "data_reg", wave: "x.....4..", node: "......f"},
    ]
}
</script>
<p>这个时候 <code>data_reg</code> 的 setup 时间是 <code>c-&gt;e</code>，hold 时间是 <code>e-&gt;d</code>。从图中看起来还有很多的余量，但如果考虑最坏情况，\(t_{AA}=10\mathrm{ns}\)，就会变成下面的波形：</p>
<script type="WaveDrom">
{
  signal:
    [
      { name: "clk", wave: "p........", node: "......e"},
      { name: "addr", wave: "x3....xxx", node: ".a....b"},
      { name: "data", wave: "x.....4.x", node: "......c.d"},
      { name: "data_reg", wave: "x.....x4.", node: "......."},
    ]
}
</script>
<p>这个时候在 <code>e</code> 时刻不再满足 setup 约束。这个问题在仿真中，可能会“极限操作”表现为没有问题，但实际上，地址从 FPGA 到 SRAM 的延迟有：</p>
<ol>
<li>地址寄存器从时钟上升沿到输出变化的延迟：\(T_{CKO}=0.40\mathrm{ns}\)</li>
<li>寄存器输出到 FPGA 输出引脚的延迟：\(T_{IOOP} \in (2.56, 3.80)\mathrm{ns}\)</li>
<li>FPGA 输出的地址信号通过信号线到 SRAM 的延迟：\(T_{PD}\)</li>
</ol>
<p>数据从 SRAM 到 FPGA 的延迟有：</p>
<ol start="4">
<li>SRAM 数据信号通过信号线到 FPGA 的延迟：\(T_{PD}\)</li>
<li>FPGA 的输入引脚到内部寄存器输入端的延迟：\(T_{IOPI}=1.26ns\)</li>
<li>FPGA 内部寄存器的 setup 时间：\(T_{AS}=0.07\mathrm{ns}\)</li>
</ol>
<p><img src="/images/sram_read_diagram.drawio.png" alt=""></p>
<p>上面的一些数据可以从 <a href="https://docs.xilinx.com/v/u/en-US/ds181_Artix_7_Data_Sheet">Artix-7 FPGA Datasheet</a> 里查到，取的是速度等级 <code>-3</code> 的数据，IO 标准是 <code>LVCMOS33</code>。其中寄存器到 FPGA 输入输出引脚的延迟，实际上由两部分组成：从寄存器到 IOB（IO Block）的延迟，以及 IOB 到 FPGA 输入输出引脚的延迟。我们把地址寄存器的输出作为地址输出，这样 Vivado 就会把寄存器放到 IOB，于是可以忽略寄存器到 IOB 的延迟，详情可以阅读文档 <a href="https://support.xilinx.com/s/article/66668?language=en_US">Successfully packing a register into an IOB with Vivado</a>。</p>
<p>把上面一串加起来，已经有大概 4 到 5ns 了。考虑了延迟以后，上面的图可能实际上是这个样子：</p>
<script type="WaveDrom">
{
  signal:
    [
      { name: "clk_fpga", wave: "p.........."},
      { name: "addr_fpga", wave: "x3....x...."},
      { name: "addr_sram", wave: "x.3....x....", phase: 0.3},
      { name: "data_sram", wave: "x......4.x..", phase: 0.3},
      { name: "data_fpga", wave: "x.......4.x"},
    ]
}
</script>
<p>考虑了这么多实际的延迟因素以后，会发现这个事情并不简单，需要预先估计出数据在大概什么时候稳定，这时候才能保证数据寄存器上保存的数据是正确的。</p>
<p>转念一想，我们的 SRAM Controller 肯定不会跑在 500MHz 这么高的频率下。假如采用 100MHz，可以每两个周期进行一次读操作：</p>
<script type="WaveDrom">
{
  signal:
    [
      { name: "clk_fpga", wave: "p...", period: 5, phase: 4.0, node: "..ab"},
      { name: "addr_fpga", wave: "x3.........5...."},
      { name: "addr_sram", wave: "x.3.........5...", phase: 0.3},
      { name: "data_sram", wave: "x......4.....x..", phase: 0.3},
      { name: "data_fpga", wave: "x.......4.....x."},
    ]
}
</script>
<p>此时在 <code>b</code> 时钟上边沿对 <code>data_fpga</code> 采样就可以保证满足时序的要求。注意这里第二个周期（上图的 <code>a</code>）不能给出第二次读取的地址，否则稳定时间太短，不满足 hold 约束。</p>
<p>如果频率继续降低，使得一个时钟周期大于 \(t_{AA}\) 加上各种延迟和 setup 时间，那就可以每个周期进行一次读操作：</p>
<script type="WaveDrom">
{
  signal:
    [
      { name: "clk_fpga", wave: "p...", period: 8, phase: 7.0, node: "..a."},
      { name: "addr_fpga", wave: "x3.......5.......7..."},
      { name: "addr_sram", wave: "x.3.......5.......7..", phase: 0.3},
      { name: "data_sram", wave: "x......4....x..6...x.", phase: 0.3},
      { name: "data_fpga", wave: "x.......4....x..6...x"},
    ]
}
</script>
<p>此时在 <code>a</code> 时钟上升沿上，对 <code>data_fpga</code> 进行采样，并且输出下一次读请求的地址。</p>
<h3 id="写时序">写时序</h3>
<p>接下来再看看写时序。写时序涉及的信号更多，更加复杂一些，但好处是信号都是从 FPGA 到 SRAM，因此考虑延迟的时候会比较简单，比如上面读时序中需要考虑从 FPGA 到 SRAM 的地址，再从 SRAM 到 FPGA 的数据的路径。时序图如下：</p>
<p><img src="/images/sram_write.png" alt=""></p>
<p>这个写的时序图，从时间顺序来看有这么几件事情按顺序发生：</p>
<ol>
<li>地址保持稳定</li>
<li>经过 \(t_{AS}\) 时间后，写使能信号 \(\overline{WE}\) 变为低电平，表示“开始写入操作”，此时地址是稳定的</li>
<li>经过 \(t_{WP}\) 时间后，写使能信号\(\overline{WE}\) 变为高电平，表示“结束写入操作”，此时地址和数据都是稳定的，并且数据满足 setup（\(t_{DW}\)）和 hold（\(t_{DH}\)）约束</li>
<li>继续保持地址稳定，直到已经稳定了 \(t_{WC}\) 时间</li>
</ol>
<p>这些数据的范围如下：</p>
<p><img src="/images/sram_write_timing.png" alt=""></p>
<p>根据上面的分析，还是先考虑一个 500MHz 的 SRAM 控制器。控制器要写入的话，可以按照如下的顺序操作：</p>
<ol>
<li>第一个周期（下图的 <code>a</code>）先输出要写入的地址和数据，并且设置好 <code>ce_n</code>, <code>oe_n</code>, <code>we_n</code>, <code>ub_n</code> 和 <code>lb_n</code>。</li>
<li>第二个周期（下图的 <code>c</code>）设置 \(\overline{WE}\) 为低电平，这是为了满足 \(t_{AS}\) （下图的 <code>a -&gt; c</code>）的条件</li>
<li>等待若干个周期（下图的 <code>c -&gt; d</code>），直到 \(t_{WP}\) （下图的 <code>c -&gt; d</code>）和 \(t_{AW}\) （下图的 <code>a -&gt; d</code>）时间满足条件</li>
<li>设置 \(\overline{WE}\) 为高电平（下图的 <code>d</code>），等待若干个周期（下图的 <code>d -&gt; b</code>），直到满足图中的 \(t_{WC}\) （下图的 <code>a -&gt; b</code>）时间满足条件</li>
</ol>
<script type="WaveDrom">
{
  signal:
    [
      { name: "clock", wave: "p........", node: ".a.....b"},
      { name: "addr", wave: "x3.....5."},
      { name: "data", wave: "x4.....6."},
      { name: "we_n", wave: "1.0...1.0", node: "..c...d"},
      { name: "oe_n", wave: "x1......."},
      { name: "ce_n", wave: "x0......."},
    ]
}
</script>
<p>这时候你可能有点疑惑，之前分析读时序的时候，考虑了那么多延迟，为什么写的时候不考虑了？这是因为，写的时候所有的信号都是从 FPGA 输出到 SRAM 的，只要这些信号都是从寄存器直接输出，它们的延迟基本是一样的，所以在 FPGA 侧是什么波形，在 SRAM 侧也是什么波形（准确来说，数据信号因为输出是三态门，所以延迟会稍微高一点，但是由于数据信号的时序余量很大，这个额外的延迟可以忽略不计）。</p>
<p>这时候你可能又有一个疑惑了，在阅读 Datasheet 后发现，\(t_{AS}\) 最小是 0ns，那能不能在上图的 <code>a</code> 时刻就输出 <code>we_n=0</code>？答案是不行，虽然从波形上来看，是在同一个时钟上升沿更新，但实际上会有一微小的延迟差距，可能导致 <code>we_n</code> 在 <code>addr</code> 之前变化，这时候就可能导致 SRAM 观察到的地址是不稳定的。</p>
<p>再考虑一个比较实际的 100MHz 主频 SRAM 控制器，按照如下的波形，则是每三个周期进行一次写操作：</p>
<script type="WaveDrom">
{
  signal:
    [
      { name: "clock", wave: "p...", period: 5, phase: 4.0},
      { name: "addr", wave: "x3..............5"},
      { name: "data", wave: "x4..............6"},
      { name: "we_n", wave: "1.....0....1....."},
      { name: "oe_n", wave: "x1..............."},
      { name: "ce_n", wave: "x0..............."},
    ]
}
</script>
<p>如果觉得这样做太过保守，想要提升性能，有如下几个可能的思路：</p>
<ol>
<li>让 <code>we_n=0</code> 在时钟下降沿输出，但是编写的时候需要比较谨慎，比如先设置一个上升沿触发的寄存器，然后用另一个寄存器在下降沿对这个寄存器进行采样，再输出。</li>
<li>用一个更高频率的时钟驱动 <code>we_n</code> 的寄存器。</li>
<li>用 FPGA 提供的 <code>ODELAY </code>自定义输出延迟原语，设置一个固定的输出延迟，比如 1ns。</li>
<li>用 <code>ODDR</code> 原语，人为地添加一个大约 0.50ns 的延迟。</li>
<li>对 <code>we_n</code> 设置一个最小的输出延迟（设置了一个很大的 hold），并且不允许输出 <code>we_n</code> 的寄存器放在 IOB 中（否则无法人为增加信号传播的路径长度）。约束：<code>set_output_delay -clock [get_clocks sram_clk] -min -5.00 [get_ports sram_we_n]</code> 和 <code>set_property IOB FALSE [get_cells top/sram_controller/we_n_reg]</code>。这里的信号和寄存器名称需要按照实际情况修改，第二个不允许放置在 IOB 的约束也可以在 Verilog 代码中用 <code>(* IOB = &quot;FALSE&quot; *)</code> 来实现。</li>
</ol>
<p>按照上面的思路实现，下面是可能达到的效果：</p>
<p>单周期：</p>
<script type="WaveDrom">
{
  signal:
    [
      { name: "clock", wave: "p...", period: 5, phase: 4.0},
      { name: "addr", wave: "x3....5....7...."},
      { name: "data", wave: "x4....6....8...."},
      { name: "we_n", wave: "1.0...10...10....", phase: 0.8},
      { name: "oe_n", wave: "x1.............."},
      { name: "ce_n", wave: "x0.............."},
    ]
}
</script>
<p>双周期：</p>
<script type="WaveDrom">
{
  signal:
    [
      { name: "clock", wave: "p...", period: 5.0, phase: 4.0},
      { name: "addr", wave: "x3.........5...."},
      { name: "data", wave: "x4.........6...."},
      { name: "we_n", wave: "1.0....1....0....", phase: 0.8},
      { name: "oe_n", wave: "x1.............."},
      { name: "ce_n", wave: "x0.............."},
    ]
}
</script>
<h2 id="pl241-sram-控制器">PL241 SRAM 控制器</h2>
<p>刚刚我们已经设计好了我们的 SRAM 控制器，再让我们来看看 ARM 提供的 SRAM 控制器时序是怎么样的：ARM 文档提供了 <a href="https://developer.arm.com/documentation/ddi0389/b/functional-overview/smc-functional-operation/memory-interface-operation?lang=en">PrimeCell AHB SRAM/NOR Memory Controller (PL241)</a> 的时序图。</p>
<p>读时序：</p>
<p><img src="/images/pl241_async_read.svg" alt=""></p>
<p>它第一个周期设置了 <code>ce_n=0</code> 和 <code>addr</code>，等待一个周期后，设置 <code>oe_n=0</code>，再等待两个周期，得到数据。</p>
<p>写时序：</p>
<p><img src="/images/pl241_async_write.svg" alt=""></p>
<p>它第一个周期设置了 <code>ce_n=0</code> <code>addr</code> 和 <code>data</code>，等待一个周期后，设置 <code>we_n=0</code>，等待两个周期，再设置 <code>we_n=1</code>，这样就完成了写入。这和我们的实现是类似的：等待一个额外的周期，保证满足 <code>we_n</code> 下降时地址已经是稳定的。ARM 的文档里也写了如下的备注：</p>
<pre><code>The timing parameter tWC is controlling the deassertion of smc_we_n_0. You can
use it to vary the hold time of smc_cs_n_0[3:0], smc_add_0[31:0] and
smc_data_out_0[31:0]. This differs from the read case where the timing
parameter tCEOE controls the delay in the assertion of smc_oe_n_0.
Additionally, smc_we_n_0 is always asserted one cycle after smc_cs_n_0[3:0] to
ensure the address bus is valid.
</code></pre>
<h2 id="参考文档">参考文档</h2>
<ul>
<li><a href="https://www.issi.com/WW/pdf/61WV102416ALL.pdf">1M x 16 HIGH-SPEED ASYNCHRONOUS CMOS STATIC RAM WITH 3.3V SUPPLY</a></li>
<li><a href="https://docs.xilinx.com/v/u/en-US/ds181_Artix_7_Data_Sheet">Artix-7 FPGAs Data Sheet: DC and AC Switching Characteristics</a></li>
<li><a href="https://support.xilinx.com/s/question/0D52E00006iHkeRSAS/timing-constraints-for-an-asynchronous-sram-interface?language=en_US">Timing constraints for an Asynchronous SRAM interface</a></li>
<li><a href="https://support.xilinx.com/s/article/66668?language=en_US">Successfully packing a register into an IOB with Vivado</a></li>
<li><a href="https://support.xilinx.com/s/article/62661?language=en_US">How to verify whether an I/O register is packed into IOB</a></li>
<li><a href="https://developer.arm.com/documentation/ddi0389/b/functional-overview/smc-functional-operation/memory-interface-operation?lang=en">PrimeCell AHB SRAM/NOR Memory Controller (PL241) - Memory interface operation</a></li>
</ul>

        </div>

        
        
        <div class="article-toc" style="display:none;">
            <h3>Contents</h3>
            <nav id="TableOfContents">
  <ul>
    <li><a href="#背景">背景</a></li>
    <li><a href="#寄存器时序">寄存器时序</a></li>
    <li><a href="#接口">接口</a></li>
    <li><a href="#时序">时序</a>
      <ul>
        <li><a href="#读时序">读时序</a></li>
        <li><a href="#写时序">写时序</a></li>
      </ul>
    </li>
    <li><a href="#pl241-sram-控制器">PL241 SRAM 控制器</a></li>
    <li><a href="#参考文档">参考文档</a></li>
  </ul>
</nav>
        </div>
        
        

        
        <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.1.1/jquery.slim.min.js" integrity="sha256-/SIrNqv8h6QGKDuNoLGA4iret+kyesCkHGzVUUV0shc=" crossorigin="anonymous"></script>
        <script>
            (function() {
                var $toc = $('#TableOfContents');
                if ($toc.length > 0) {
                    var $window = $(window);

                    function onScroll(){
                        var currentScroll = $window.scrollTop();
                        var h = $('.article-entry h1, .article-entry h2, .article-entry h3, .article-entry h4, .article-entry h5, .article-entry h6');
                        var id = "";
                        h.each(function (i, e) {
                            e = $(e);
                            if (e.offset().top - 10 <= currentScroll) {
                                id = e.attr('id');
                            }
                        });
                        var active = $toc.find('a.active');
                        if (active.length == 1 && active.eq(0).attr('href') == '#' + id) return true;

                        active.each(function (i, e) {
                            $(e).removeClass('active').siblings('ul').hide();
                        });
                        $toc.find('a[href="#' + id + '"]').parentsUntil('#TableOfContents').each(function (i, e) {
                            $(e).children('a').addClass('active').siblings('ul').show();
                        });
                    }

                    $window.on('scroll', onScroll);
                    $(document).ready(function() {
                        $toc.find('a').parent('li').find('ul').hide();
                        onScroll();
                        document.getElementsByClassName('article-toc')[0].style.display = '';
                    });
                }
            })();
        </script>
        


        
        <footer class="article-footer">
            <ul class="article-tag-list">
                
                <li class="article-tag-list-item">
                    <a class="article-tag-list-link" href="/tags/sram">sram
                    </a>
                </li>
                
                <li class="article-tag-list-item">
                    <a class="article-tag-list-link" href="/tags/timing">timing
                    </a>
                </li>
                
                <li class="article-tag-list-item">
                    <a class="article-tag-list-link" href="/tags/teaching">teaching
                    </a>
                </li>
                
            </ul>
        </footer>
        
    </div>
    
<nav id="article-nav">
    
    <a href="/software/2022/05/31/qemu-rv64-in-libvirt/" id="article-nav-newer" class="article-nav-link-wrap">
        <div class="article-nav-title"><span>&lt;</span>&nbsp;
            在 libvirt 中运行 RISC-V 虚拟机
        </div>
    </a>
    
    
    <a href="/hardware/2022/05/16/ace/" id="article-nav-older" class="article-nav-link-wrap">
        <div class="article-nav-title">「教学」ACE 缓存一致性协议&nbsp;<span>&gt;</span></div>
    </a>
    
</nav>


</article>

        
            <div id="disqus_thread"></div>
<script type="application/javascript">
    window.disqus_config = function () {
    
    
    
    };
    (function() {
        if (["localhost", "127.0.0.1"].indexOf(window.location.hostname) != -1) {
            document.getElementById('disqus_thread').innerHTML = 'Disqus comments not available by default when the website is previewed locally.';
            return;
        }
        var d = document, s = d.createElement('script'); s.async = true;
        s.src = '//' + "jiegec" + '.disqus.com/embed.js';
        s.setAttribute('data-timestamp', +new Date());
        (d.head || d.body).appendChild(s);
    })();
</script>
<noscript>Please enable JavaScript to view the <a href="https://disqus.com/?ref_noscript">comments powered by Disqus.</a></noscript>
<a href="https://disqus.com" class="dsq-brlink">comments powered by <span class="logo-disqus">Disqus</span></a>
        
    </section>
    <footer id="footer">
    <div class="outer">
        <div id="footer-info" class="inner">
            &copy; 2023 杰哥的{运维,编程,调板子}小笔记
            <br />
            Powered by <a href="https://gohugo.io" target="_blank">Hugo</a> with theme <a href="https://github.com/carsonip/hugo-theme-minos" target="_blank">Minos</a>
        </div>
    </div>
    
<script async src="https://www.googletagmanager.com/gtag/js?id=G-3109FRSVTT"></script>
<script>
var doNotTrack = false;
if (!doNotTrack) {
	window.dataLayer = window.dataLayer || [];
	function gtag(){dataLayer.push(arguments);}
	gtag('js', new Date());
	gtag('config', 'G-3109FRSVTT', { 'anonymize_ip': false });
}
</script>


    
        <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/KaTeX/0.15.6/katex.min.css" integrity="sha384-ZPe7yZ91iWxYumsBEOn7ieg8q/o+qh/hQpSaPow8T6BwALcXSCS6C6fSRPIAnTQs" crossorigin="anonymous">
        <script src="https://cdnjs.cloudflare.com/ajax/libs/KaTeX/0.15.6/katex.min.js" integrity="sha384-ljao5I1l+8KYFXG7LNEA7DyaFvuvSCmedUf6Y6JI7LJqiu8q5dEivP2nDdFH31V4" crossorigin="anonymous"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/KaTeX/0.15.6/contrib/auto-render.min.js" integrity="sha384-+XBljXPPiv+OzfbB3cVmLHf4hdUFHlWNZN5spNQ7rmHTXpd7WvJum6fIACpNNfIR" crossorigin="anonymous"></script>
        <script>renderMathInElement(document.body);</script>
    
    <script>
        document.getElementById('main-nav-toggle').addEventListener('click', function () {
            var header = document.getElementById('header');
            if (header.classList.contains('mobile-on')) {
                header.classList.remove('mobile-on');
            } else {
                header.classList.add('mobile-on');
            }
        });
    </script>
</footer>

</div>
</body>
</html>
