Partition Merge report for leon3mp_quartus
Fri Sep 14 13:22:49 2018
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Fri Sep 14 13:22:48 2018           ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Standard Edition ;
; Revision Name                   ; leon3mp_quartus                                 ;
; Top-level Entity Name           ; leon3mp                                         ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; N/A                                             ;
; Total registers                 ; 10475                                           ;
; Total pins                      ; 31                                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 1,096,000                                       ;
; Total DSP Blocks                ; 0                                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0                                               ;
; Total DLLs                      ; 0                                               ;
+---------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Post-Synthesis    ; Post-Synthesis         ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                      ;
+---------------------------------------------+---------+------------------+--------------------------------+
; Statistic                                   ; Top     ; sld_hub:auto_hub ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------+------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 10399   ; 62               ; 0                              ;
;                                             ;         ;                  ;                                ;
; Combinational ALUT usage for logic          ; 16975   ; 105              ; 0                              ;
;     -- 7 input functions                    ; 619     ; 0                ; 0                              ;
;     -- 6 input functions                    ; 6641    ; 14               ; 0                              ;
;     -- 5 input functions                    ; 2102    ; 19               ; 0                              ;
;     -- 4 input functions                    ; 1817    ; 20               ; 0                              ;
;     -- <=3 input functions                  ; 5796    ; 52               ; 0                              ;
; Memory ALUT usage                           ; 0       ; 0                ; 0                              ;
;     -- 64-address deep                      ; 0       ; 0                ; 0                              ;
;     -- 32-address deep                      ; 0       ; 0                ; 0                              ;
;                                             ;         ;                  ;                                ;
; Dedicated logic registers                   ; 10388   ; 87               ; 0                              ;
;                                             ;         ;                  ;                                ;
;                                             ;         ;                  ;                                ;
; I/O pins                                    ; 31      ; 0                ; 0                              ;
; I/O registers                               ; 0       ; 0                ; 0                              ;
; Total block memory bits                     ; 1096000 ; 0                ; 0                              ;
; Total block memory implementation bits      ; 0       ; 0                ; 0                              ;
; JTAG                                        ; 0       ; 0                ; 1                              ;
;                                             ;         ;                  ;                                ;
; Connections                                 ;         ;                  ;                                ;
;     -- Input Connections                    ; 175     ; 128              ; 1                              ;
;     -- Registered Input Connections         ; 117     ; 97               ; 0                              ;
;     -- Output Connections                   ; 18      ; 50               ; 236                            ;
;     -- Registered Output Connections        ; 0       ; 50               ; 0                              ;
;                                             ;         ;                  ;                                ;
; Internal Connections                        ;         ;                  ;                                ;
;     -- Total Connections                    ; 124475  ; 708              ; 245                            ;
;     -- Registered Connections               ; 58139   ; 510              ; 0                              ;
;                                             ;         ;                  ;                                ;
; External Connections                        ;         ;                  ;                                ;
;     -- Top                                  ; 16      ; 59               ; 118                            ;
;     -- sld_hub:auto_hub                     ; 59      ; 0                ; 119                            ;
;     -- hard_block:auto_generated_inst       ; 118     ; 119              ; 0                              ;
;                                             ;         ;                  ;                                ;
; Partition Interface                         ;         ;                  ;                                ;
;     -- Input Ports                          ; 41      ; 43               ; 4                              ;
;     -- Output Ports                         ; 25      ; 60               ; 9                              ;
;     -- Bidir Ports                          ; 8       ; 0                ; 0                              ;
;                                             ;         ;                  ;                                ;
; Registered Ports                            ;         ;                  ;                                ;
;     -- Registered Input Ports               ; 0       ; 4                ; 0                              ;
;     -- Registered Output Ports              ; 0       ; 27               ; 0                              ;
;                                             ;         ;                  ;                                ;
; Port Connectivity                           ;         ;                  ;                                ;
;     -- Input Ports driven by GND            ; 0       ; 9                ; 0                              ;
;     -- Output Ports driven by GND           ; 0       ; 28               ; 0                              ;
;     -- Input Ports driven by VCC            ; 0       ; 0                ; 0                              ;
;     -- Output Ports driven by VCC           ; 0       ; 0                ; 0                              ;
;     -- Input Ports with no Source           ; 0       ; 25               ; 0                              ;
;     -- Output Ports with no Source          ; 0       ; 0                ; 0                              ;
;     -- Input Ports with no Fanout           ; 0       ; 30               ; 0                              ;
;     -- Output Ports with no Fanout          ; 0       ; 44               ; 0                              ;
+---------------------------------------------+---------+------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                    ; Partition ; Type          ; Location ; Status                                     ;
+---------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; RsRx                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- RsRx                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- RsRx~input                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; RsTx                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- RsTx                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RsTx~output                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; alarm1_emsensor                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- alarm1_emsensor                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- alarm1_emsensor~output                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; alarm2_aesenc                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- alarm2_aesenc                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- alarm2_aesenc~output                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; alarm3_aesdec                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- alarm3_aesdec                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- alarm3_aesdec~output                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; alarmin                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- alarmin                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- alarmin~input                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; alarmout                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- alarmout                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- alarmout~output                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; boot_select                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- boot_select                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- boot_select~input                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; btnCpuResetn                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- btnCpuResetn                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- btnCpuResetn~input                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; clk                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- clk                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- clk~input                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; clk24out                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- clk24out                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- clk24out~output                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; clk48in                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- clk48in                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- clk48in~input                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; clkout                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- clkout                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- clkout~output                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; errorn                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- errorn                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- errorn~output                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; extsave                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- extsave                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- extsave~input                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; gpio[0]                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- gpio[0]                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- gpio[0]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                         ;           ;               ;          ;                                            ;
; gpio[1]                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- gpio[1]                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- gpio[1]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                         ;           ;               ;          ;                                            ;
; gpio[2]                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- gpio[2]                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- gpio[2]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                         ;           ;               ;          ;                                            ;
; gpio[3]                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- gpio[3]                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- gpio[3]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                         ;           ;               ;          ;                                            ;
; gpio[4]                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- gpio[4]                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- gpio[4]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                         ;           ;               ;          ;                                            ;
; gpio[5]                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- gpio[5]                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- gpio[5]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                         ;           ;               ;          ;                                            ;
; gpio[6]                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- gpio[6]                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- gpio[6]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                         ;           ;               ;          ;                                            ;
; gpio[7]                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- gpio[7]                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- gpio[7]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_in_2_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_in_3_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_in_4_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_in_5_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_in_6_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_in_7_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_out_2_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_out_3_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_out_4_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_out_5_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_out_6_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_ir_out_7_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; jtag.bp.ahbjtag0_tap0__alt_u0_u0_sld_virtual_jtag_basic_inst_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                         ;           ;               ;          ;                                            ;
; led[0]                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- led[0]                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- led[0]~output                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; led[1]                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- led[1]                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- led[1]~output                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; rxd1                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- rxd1                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- rxd1~input                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; triggerout[0]                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- triggerout[0]                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- triggerout[0]~output                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; triggerout[1]                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- triggerout[1]                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- triggerout[1]~output                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; triggerout[2]                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- triggerout[2]                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- triggerout[2]~output                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; triggerout[3]                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- triggerout[3]                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- triggerout[3]~output                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
; txd1                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- txd1                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- txd1~output                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                         ;           ;               ;          ;                                            ;
+---------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+---------------------------------------------------------+
; Partition Merge Resource Usage Summary                  ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimate of Logic utilization (ALMs needed) ; 12576     ;
;                                             ;           ;
; Combinational ALUT usage for logic          ; 17080     ;
;     -- 7 input functions                    ; 619       ;
;     -- 6 input functions                    ; 6655      ;
;     -- 5 input functions                    ; 2121      ;
;     -- 4 input functions                    ; 1837      ;
;     -- <=3 input functions                  ; 5848      ;
;                                             ;           ;
; Dedicated logic registers                   ; 10475     ;
;                                             ;           ;
; I/O pins                                    ; 31        ;
; Total MLAB memory bits                      ; 0         ;
; Total block memory bits                     ; 1096000   ;
;                                             ;           ;
; Total DSP Blocks                            ; 0         ;
;                                             ;           ;
; Maximum fan-out node                        ; clk~input ;
; Maximum fan-out                             ; 6693      ;
; Total fan-out                               ; 121691    ;
; Average fan-out                             ; 4.29      ;
+---------------------------------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; ahbram:ahbram0|syncrambw:aram|syncram:\nosbw:rx:0:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_4f11:auto_generated|ALTSYNCRAM                                              ; AUTO ; True Dual Port   ; 32768        ; 8            ; 32768        ; 8            ; 262144 ; None ;
; ahbram:ahbram0|syncrambw:aram|syncram:\nosbw:rx:1:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_4f11:auto_generated|ALTSYNCRAM                                              ; AUTO ; True Dual Port   ; 32768        ; 8            ; 32768        ; 8            ; 262144 ; None ;
; ahbram:ahbram0|syncrambw:aram|syncram:\nosbw:rx:2:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_4f11:auto_generated|ALTSYNCRAM                                              ; AUTO ; True Dual Port   ; 32768        ; 8            ; 32768        ; 8            ; 262144 ; None ;
; ahbram:ahbram0|syncrambw:aram|syncram:\nosbw:rx:3:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_4f11:auto_generated|ALTSYNCRAM                                              ; AUTO ; True Dual Port   ; 32768        ; 8            ; 32768        ; 8            ; 262144 ; None ;
; apb_aes:cp2|vlog_aes:v0|aes_inv_cipher_top:aes_decrypt_core|altsyncram:kb_rtl_0|altsyncram_26n1:auto_generated|ALTSYNCRAM                                                                             ; AUTO ; Simple Dual Port ; 11           ; 128          ; 11           ; 128          ; 1408   ; None ;
; apb_aes_em:cp4|vlog_aes_em:v0|aes_inv_cipher_top_em:aes_decrypt_core|altsyncram:kb_rtl_0|altsyncram_26n1:auto_generated|ALTSYNCRAM                                                                    ; AUTO ; Simple Dual Port ; 11           ; 128          ; 11           ; 128          ; 1408   ; None ;
; apb_keymill_vlog:cp3|vlog_keymill:v0|fifo:fifo1|altsyncram:buf_mem_rtl_0|altsyncram_fvj1:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256    ; None ;
; apb_keymill_vlog:cp3|vlog_keymill:v0|fifo:fifo1|altsyncram:buf_mem_rtl_1|altsyncram_7fo1:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256    ; None ;
; leon3s:u0|leon3x:leon3x0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_1f11:auto_generated|ALTSYNCRAM                                 ; AUTO ; True Dual Port   ; 256          ; 32           ; 256          ; 32           ; 8192   ; None ;
; leon3s:u0|leon3x:leon3x0|cachemem:cmem0|syncram:\dme:dtags0:dt0:0:dtags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_3f11:auto_generated|ALTSYNCRAM                          ; AUTO ; True Dual Port   ; 64           ; 26           ; 64           ; 26           ; 1664   ; None ;
; leon3s:u0|leon3x:leon3x0|cachemem:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_1f11:auto_generated|ALTSYNCRAM                                 ; AUTO ; True Dual Port   ; 256          ; 32           ; 256          ; 32           ; 8192   ; None ;
; leon3s:u0|leon3x:leon3x0|cachemem:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_3f11:auto_generated|ALTSYNCRAM                                 ; AUTO ; True Dual Port   ; 64           ; 26           ; 64           ; 26           ; 1664   ; None ;
; leon3s:u0|leon3x:leon3x0|regfile_3p_l3:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_1f11:auto_generated|ALTSYNCRAM                                  ; AUTO ; True Dual Port   ; 256          ; 32           ; 256          ; 32           ; 8192   ; None ;
; leon3s:u0|leon3x:leon3x0|regfile_3p_l3:rf0|regfile_3p:\s1:rhu|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_1f11:auto_generated|ALTSYNCRAM                                  ; AUTO ; True Dual Port   ; 256          ; 32           ; 256          ; 32           ; 8192   ; None ;
; leon3s:u0|leon3x:leon3x0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_te11:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; 64           ; 32           ; 64           ; 32           ; 2048   ; None ;
; leon3s:u0|leon3x:leon3x0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_te11:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; 64           ; 32           ; 64           ; 32           ; 2048   ; None ;
; leon3s:u0|leon3x:leon3x0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nopar:nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_te11:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; 64           ; 32           ; 64           ; 32           ; 2048   ; None ;
; leon3s:u0|leon3x:leon3x0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nopar:nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_te11:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; 64           ; 32           ; 64           ; 32           ; 2048   ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition
    Info: Processing started: Fri Sep 14 13:22:45 2018
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off leon3mp_quartus -c leon3mp_quartus --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 2 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 2 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "alarmin" File: /home/tarun/fame_v2/designs/leon3-terasic-de1/leon3mp.vhd Line: 101
    Warning (15610): No output dependent on input pin "extsave" File: /home/tarun/fame_v2/designs/leon3-terasic-de1/leon3mp.vhd Line: 103
Info (21057): Implemented 24430 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 11 input pins
    Info (21059): Implemented 16 output pins
    Info (21060): Implemented 8 bidirectional pins
    Info (21061): Implemented 23641 logic cells
    Info (21064): Implemented 753 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1301 megabytes
    Info: Processing ended: Fri Sep 14 13:22:49 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


