TimeQuest Timing Analyzer report for juliaset
Tue Mar 24 13:24:05 2015
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK2_50'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK3_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 35. Slow 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 37. Slow 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 55. Fast 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 57. Fast 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Signal Integrity Metrics (Slow 1200mv 0c Model)
 76. Signal Integrity Metrics (Slow 1200mv 85c Model)
 77. Signal Integrity Metrics (Fast 1200mv 0c Model)
 78. Setup Transfers
 79. Hold Transfers
 80. Recovery Transfers
 81. Removal Transfers
 82. Report TCCS
 83. Report RSKM
 84. Unconstrained Paths
 85. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; juliaset                                          ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE115F29C7                                     ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  14.3%      ;
;     3-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; juliaset.SDC  ; OK     ; Tue Mar 24 13:23:57 2015 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; CLOCK2_50                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK2_50 }                                      ;
; CLOCK3_50                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK3_50 }                                      ;
; CLOCK_50                                       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK_50 }                                       ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.682 ; 25.2 MHz  ; 0.000  ; 19.841 ; 50.00      ; 125       ; 63          ;       ;        ;           ;            ; false    ; CLOCK_50 ; p1|altpll_component|auto_generated|pll1|inclk[0] ; { p1|altpll_component|auto_generated|pll1|clk[0] } ;
; p1|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 39.682 ; 25.2 MHz  ; -9.920 ; 9.921  ; 50.00      ; 125       ; 63          ; -90.0 ;        ;           ;            ; false    ; CLOCK_50 ; p1|altpll_component|auto_generated|pll1|inclk[0] ; { p1|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 44.12 MHz  ; 44.12 MHz       ; p1|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 228.47 MHz ; 228.47 MHz      ; CLOCK_50                                       ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 10.542 ; 0.000         ;
; CLOCK_50                                       ; 15.623 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.368 ; 0.000         ;
; CLOCK_50                                       ; 0.408 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                  ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -4.456 ; -216.047      ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                  ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 3.485 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.682  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.452 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 10.542 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a213~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.375     ; 8.922      ;
; 10.667 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a94~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.385     ; 8.787      ;
; 11.492 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.327     ; 8.020      ;
; 11.557 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a218~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.353     ; 7.929      ;
; 11.851 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a92~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.386     ; 7.602      ;
; 12.273 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.383     ; 7.183      ;
; 12.493 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a86~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.367     ; 6.979      ;
; 12.517 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a85~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.365     ; 6.957      ;
; 12.548 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a88~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.367     ; 6.924      ;
; 12.616 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a111~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.357     ; 6.866      ;
; 12.676 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a117~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.343     ; 6.820      ;
; 12.697 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a109~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.335     ; 6.807      ;
; 12.717 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.112     ; 7.010      ;
; 12.729 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a271~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.343     ; 6.767      ;
; 12.740 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a51~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.394     ; 6.705      ;
; 12.811 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a69~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.393     ; 6.635      ;
; 12.814 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.341     ; 6.684      ;
; 12.830 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a71~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.399     ; 6.610      ;
; 12.859 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a208~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.379     ; 6.601      ;
; 12.880 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a118~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.354     ; 6.605      ;
; 12.893 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a84~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.357     ; 6.589      ;
; 12.911 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a23~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.383     ; 6.545      ;
; 12.962 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 6.753      ;
; 12.985 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.406     ; 6.448      ;
; 12.988 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a126~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.342     ; 6.509      ;
; 12.990 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a103~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.406     ; 6.443      ;
; 13.013 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a241~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.358     ; 6.468      ;
; 13.019 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a64~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.388     ; 6.432      ;
; 13.029 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a229~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.374     ; 6.436      ;
; 13.032 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a243~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.327     ; 6.480      ;
; 13.039 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.112     ; 6.688      ;
; 13.081 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.372     ; 6.386      ;
; 13.091 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a240~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.320     ; 6.428      ;
; 13.108 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a237~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.353     ; 6.378      ;
; 13.111 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a124~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.332     ; 6.396      ;
; 13.126 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a108~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.361     ; 6.352      ;
; 13.138 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a91~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.355     ; 6.346      ;
; 13.146 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a50~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.411     ; 6.282      ;
; 13.160 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.112     ; 6.567      ;
; 13.192 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a206~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.413     ; 6.234      ;
; 13.200 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a260~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.348     ; 6.291      ;
; 13.212 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.380     ; 6.247      ;
; 13.223 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.112     ; 6.504      ;
; 13.230 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a231~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.373     ; 6.236      ;
; 13.275 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a253~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.412     ; 6.152      ;
; 13.282 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.345     ; 6.212      ;
; 13.283 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.396     ; 6.160      ;
; 13.292 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a93~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.385     ; 6.162      ;
; 13.315 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a156~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.336     ; 6.188      ;
; 13.316 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a205~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.396     ; 6.127      ;
; 13.319 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a238~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.359     ; 6.161      ;
; 13.342 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a212~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.325     ; 6.172      ;
; 13.346 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a196~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.410     ; 6.083      ;
; 13.370 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.110     ; 6.359      ;
; 13.376 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.416     ; 6.047      ;
; 13.377 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a101~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.372     ; 6.090      ;
; 13.382 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a107~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.325     ; 6.132      ;
; 13.401 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a54~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.341     ; 6.097      ;
; 13.405 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a268~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.344     ; 6.090      ;
; 13.411 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.110     ; 6.318      ;
; 13.424 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.381     ; 6.034      ;
; 13.453 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a95~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.359     ; 6.027      ;
; 13.477 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a216~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.402     ; 5.960      ;
; 13.485 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a184~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.348     ; 6.006      ;
; 13.498 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a193~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.396     ; 5.945      ;
; 13.518 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a247~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.343     ; 5.978      ;
; 13.518 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a60~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.371     ; 5.950      ;
; 13.532 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a163~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.382     ; 5.925      ;
; 13.534 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a89~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.395     ; 5.910      ;
; 13.538 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a115~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.336     ; 5.965      ;
; 13.538 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.361     ; 5.940      ;
; 13.552 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a199~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.410     ; 5.877      ;
; 13.555 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a223~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.344     ; 5.940      ;
; 13.558 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a61~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.352     ; 5.929      ;
; 13.559 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a244~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.353     ; 5.927      ;
; 13.566 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.109     ; 6.164      ;
; 13.581 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a255~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.407     ; 5.851      ;
; 13.599 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a79~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.382     ; 5.858      ;
; 13.608 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a155~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.321     ; 5.910      ;
; 13.609 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a99~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.391     ; 5.839      ;
; 13.615 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.398     ; 5.826      ;
; 13.619 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.405     ; 5.815      ;
; 13.620 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.416     ; 5.803      ;
; 13.651 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.109     ; 6.079      ;
; 13.674 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a34~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.400     ; 5.765      ;
; 13.690 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a98~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.357     ; 5.792      ;
; 13.702 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a80~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.374     ; 5.763      ;
; 13.708 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a154~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.363     ; 5.768      ;
; 13.711 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.369     ; 5.759      ;
; 13.724 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a114~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.417     ; 5.698      ;
; 13.726 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.343     ; 5.770      ;
; 13.729 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a187~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.358     ; 5.752      ;
; 13.732 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.393     ; 5.714      ;
; 13.735 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a144~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.358     ; 5.746      ;
; 13.736 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a63~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.348     ; 5.755      ;
; 13.739 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a72~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.396     ; 5.704      ;
; 13.748 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a13~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.365     ; 5.726      ;
; 13.753 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a177~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.412     ; 5.674      ;
; 13.759 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.110     ; 5.970      ;
; 13.780 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.397     ; 5.662      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                          ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 15.623 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.294      ;
; 15.623 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.294      ;
; 15.623 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.294      ;
; 15.623 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.294      ;
; 15.623 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.294      ;
; 15.623 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.294      ;
; 15.623 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.294      ;
; 15.623 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.294      ;
; 15.623 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.294      ;
; 15.623 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.294      ;
; 15.743 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.174      ;
; 15.743 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.174      ;
; 15.743 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.174      ;
; 15.743 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.174      ;
; 15.743 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.174      ;
; 15.743 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.174      ;
; 15.743 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.174      ;
; 15.743 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.174      ;
; 15.743 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.174      ;
; 15.743 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.174      ;
; 15.755 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.162      ;
; 15.755 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.162      ;
; 15.755 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.162      ;
; 15.755 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.162      ;
; 15.755 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.162      ;
; 15.755 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.162      ;
; 15.755 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.162      ;
; 15.755 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.162      ;
; 15.755 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.162      ;
; 15.755 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.162      ;
; 15.860 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.057      ;
; 15.860 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.057      ;
; 15.860 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.057      ;
; 15.860 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.057      ;
; 15.860 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.057      ;
; 15.860 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.057      ;
; 15.860 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.057      ;
; 15.860 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.057      ;
; 15.860 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.057      ;
; 15.860 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.057      ;
; 15.873 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 4.043      ;
; 15.956 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.961      ;
; 15.956 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.961      ;
; 15.956 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.961      ;
; 15.956 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.961      ;
; 15.956 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.961      ;
; 15.956 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.961      ;
; 15.956 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.961      ;
; 15.956 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.961      ;
; 15.956 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.961      ;
; 15.956 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.961      ;
; 15.993 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.923      ;
; 16.005 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.911      ;
; 16.023 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.894      ;
; 16.023 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.894      ;
; 16.023 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.894      ;
; 16.023 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.894      ;
; 16.023 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.894      ;
; 16.023 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.894      ;
; 16.023 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.894      ;
; 16.023 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.894      ;
; 16.023 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.894      ;
; 16.023 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.894      ;
; 16.110 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.806      ;
; 16.112 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.807      ;
; 16.112 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.807      ;
; 16.112 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.807      ;
; 16.112 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.807      ;
; 16.112 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.807      ;
; 16.112 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.807      ;
; 16.112 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.807      ;
; 16.112 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.807      ;
; 16.112 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.807      ;
; 16.112 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.807      ;
; 16.124 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.795      ;
; 16.124 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.795      ;
; 16.124 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.795      ;
; 16.124 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.795      ;
; 16.124 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.795      ;
; 16.124 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.795      ;
; 16.124 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.795      ;
; 16.124 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.795      ;
; 16.124 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.795      ;
; 16.124 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.795      ;
; 16.206 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.710      ;
; 16.218 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.701      ;
; 16.218 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.701      ;
; 16.218 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.701      ;
; 16.218 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.701      ;
; 16.218 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.701      ;
; 16.218 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.701      ;
; 16.218 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.701      ;
; 16.218 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.701      ;
; 16.218 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.701      ;
; 16.218 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.701      ;
; 16.229 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.690      ;
; 16.229 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.690      ;
; 16.229 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.690      ;
; 16.229 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.690      ;
; 16.229 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 3.690      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.368 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.031      ;
; 0.369 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.032      ;
; 0.373 ; addr_reg[6]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.036      ;
; 0.378 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.041      ;
; 0.379 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.042      ;
; 0.385 ; VGA_Controller:u1|oVGA_H_SYNC                                                                        ; VGA_Controller:u1|oVGA_H_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.669      ;
; 0.388 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.051      ;
; 0.394 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.057      ;
; 0.403 ; data_reg[0]                                                                                          ; data_reg[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; data_reg[2]                                                                                          ; data_reg[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; data_reg[1]                                                                                          ; data_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; state.draw_pixel                                                                                     ; state.draw_pixel                                                                                                      ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; state.draw_pixel1                                                                                    ; state.draw_pixel1                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; state.compute_pixel_loop                                                                             ; state.compute_pixel_loop                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; state.compute_pixel_init                                                                             ; state.compute_pixel_init                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; state.draw_pixel2                                                                                    ; state.draw_pixel2                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; data_reg[3]                                                                                          ; data_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.411 ; addr_reg[7]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.074      ;
; 0.427 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.694      ;
; 0.429 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.695      ;
; 0.430 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.696      ;
; 0.432 ; VGA_Controller:u1|V_Cont[9]                                                                          ; VGA_Controller:u1|V_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.715      ;
; 0.443 ; x_cursor[9]                                                                                          ; x_cursor[9]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.709      ;
; 0.445 ; state.compute_pixel_init                                                                             ; state.compute_pixel_loop                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.710      ;
; 0.454 ; state.draw_pixel1                                                                                    ; state.draw_pixel2                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.719      ;
; 0.458 ; y_cursor[8]                                                                                          ; y_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.724      ;
; 0.458 ; state.draw_pixel                                                                                     ; state.draw_pixel1                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.723      ;
; 0.467 ; y_cursor[8]                                                                                          ; addr_reg[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.733      ;
; 0.468 ; y_cursor[5]                                                                                          ; addr_reg[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.734      ;
; 0.478 ; state.compute_pixel_loop                                                                             ; state.draw_pixel                                                                                                      ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.743      ;
; 0.587 ; i[9]                                                                                                 ; i[9]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.853      ;
; 0.593 ; y_cursor[4]                                                                                          ; addr_reg[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.859      ;
; 0.599 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.866      ;
; 0.626 ; addr_reg[12]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.289      ;
; 0.639 ; VGA_Controller:u1|H_Cont[7]                                                                          ; VGA_Controller:u1|H_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.923      ;
; 0.640 ; VGA_Controller:u1|H_Cont[9]                                                                          ; VGA_Controller:u1|H_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.924      ;
; 0.641 ; VGA_Controller:u1|H_Cont[5]                                                                          ; VGA_Controller:u1|H_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.925      ;
; 0.644 ; VGA_Controller:u1|H_Cont[8]                                                                          ; VGA_Controller:u1|H_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; VGA_Controller:u1|H_Cont[6]                                                                          ; VGA_Controller:u1|H_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.928      ;
; 0.646 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a33~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.347      ;
; 0.647 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|V_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.930      ;
; 0.647 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a257~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.349      ;
; 0.648 ; VGA_Controller:u1|V_Cont[2]                                                                          ; VGA_Controller:u1|V_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.931      ;
; 0.648 ; VGA_Controller:u1|H_Cont[2]                                                                          ; VGA_Controller:u1|H_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.932      ;
; 0.649 ; VGA_Controller:u1|H_Cont[3]                                                                          ; VGA_Controller:u1|H_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.933      ;
; 0.650 ; VGA_Controller:u1|V_Cont[1]                                                                          ; VGA_Controller:u1|V_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.933      ;
; 0.650 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|V_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.933      ;
; 0.650 ; VGA_Controller:u1|V_Cont[7]                                                                          ; VGA_Controller:u1|V_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.933      ;
; 0.651 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|V_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.934      ;
; 0.651 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.314      ;
; 0.652 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|H_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.936      ;
; 0.653 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|V_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.936      ;
; 0.653 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|V_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.936      ;
; 0.656 ; x_cursor[3]                                                                                          ; x_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; data_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a146~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 1.317      ;
; 0.657 ; x_cursor[5]                                                                                          ; x_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; x_cursor[1]                                                                                          ; x_cursor[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; x_cursor[6]                                                                                          ; x_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; x_cursor[7]                                                                                          ; x_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; x_cursor[2]                                                                                          ; x_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; x_cursor[4]                                                                                          ; x_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; i[6]                                                                                                 ; i[6]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; i[4]                                                                                                 ; i[4]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a246~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.364      ;
; 0.663 ; x_cursor[8]                                                                                          ; x_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.929      ;
; 0.663 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a246~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.365      ;
; 0.664 ; i[5]                                                                                                 ; i[5]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.930      ;
; 0.664 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.440      ; 1.326      ;
; 0.665 ; i[0]                                                                                                 ; i[0]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.931      ;
; 0.666 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a33~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.367      ;
; 0.667 ; y_cursor[6]                                                                                          ; y_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.933      ;
; 0.667 ; i[3]                                                                                                 ; i[3]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.933      ;
; 0.668 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|V_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.951      ;
; 0.668 ; y_cursor[2]                                                                                          ; y_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.934      ;
; 0.668 ; y_cursor[7]                                                                                          ; y_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.934      ;
; 0.668 ; i[8]                                                                                                 ; i[8]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.934      ;
; 0.670 ; i[2]                                                                                                 ; i[2]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.936      ;
; 0.672 ; y_cursor[5]                                                                                          ; y_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.938      ;
; 0.672 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a293~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.329      ;
; 0.674 ; state.draw_pixel                                                                                     ; data_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.939      ;
; 0.677 ; y_cursor[4]                                                                                          ; y_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.943      ;
; 0.678 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.440      ; 1.340      ;
; 0.679 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.342      ;
; 0.681 ; y_cursor[0]                                                                                          ; y_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.947      ;
; 0.683 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.346      ;
; 0.686 ; y_cursor[3]                                                                                          ; y_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.952      ;
; 0.688 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 1.347      ;
; 0.689 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|H_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.973      ;
; 0.689 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a246~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.391      ;
; 0.692 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a293~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.349      ;
; 0.699 ; state.draw_pixel2                                                                                    ; state.compute_pixel_init                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.964      ;
; 0.699 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a33~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.400      ;
; 0.702 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.440      ; 1.364      ;
; 0.705 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a146~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 1.365      ;
; 0.706 ; x_cursor[0]                                                                                          ; x_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.972      ;
; 0.706 ; data_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a168~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.434      ; 1.362      ;
; 0.706 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a246~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.408      ;
; 0.708 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 1.367      ;
; 0.710 ; data_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 1.370      ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                          ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.674      ;
; 0.427 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.694      ;
; 0.642 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.645 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.912      ;
; 0.645 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.647 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.913      ;
; 0.648 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.656 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.660 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.959 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.225      ;
; 0.959 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.960 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.961 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.962 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.229      ;
; 0.962 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.228      ;
; 0.967 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.235      ;
; 0.969 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.235      ;
; 0.969 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.971 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.972 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.240      ;
; 0.973 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.979 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.245      ;
; 0.980 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.980 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.246      ;
; 0.987 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.992 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 1.078 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.346      ;
; 1.080 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.081 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.081 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.082 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.083 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.351      ;
; 1.083 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.349      ;
; 1.085 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.086 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.086 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.087 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.088 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.354      ;
; 1.093 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.361      ;
; 1.093 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.361      ;
; 1.094 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.097 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.098 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.366      ;
; 1.098 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.366      ;
; 1.099 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.100 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.105 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.371      ;
; 1.106 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.372      ;
; 1.113 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.118 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.204 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.472      ;
; 1.205 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.473      ;
; 1.206 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.207 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.474      ;
; 1.208 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.474      ;
; 1.209 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.477      ;
; 1.209 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.475      ;
; 1.210 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.478      ;
; 1.211 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.478      ;
; 1.212 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.213 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.479      ;
; 1.214 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.480      ;
; 1.219 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.487      ;
; 1.219 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.487      ;
; 1.220 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.488      ;
; 1.220 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.487      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -4.456 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.876     ; 1.812      ;
; -4.456 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.876     ; 1.812      ;
; -4.456 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.876     ; 1.812      ;
; -4.456 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.876     ; 1.812      ;
; -4.456 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.876     ; 1.812      ;
; -4.456 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.876     ; 1.812      ;
; -4.456 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.876     ; 1.812      ;
; -4.456 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.876     ; 1.812      ;
; -4.456 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.876     ; 1.812      ;
; -4.456 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.876     ; 1.812      ;
; -4.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.897     ; 1.670      ;
; -4.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.897     ; 1.670      ;
; -4.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.897     ; 1.670      ;
; -4.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.897     ; 1.670      ;
; -4.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.897     ; 1.670      ;
; -4.335 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.897     ; 1.670      ;
; -4.303 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.865     ; 1.670      ;
; -4.303 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.865     ; 1.670      ;
; -4.303 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.865     ; 1.670      ;
; -4.303 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.865     ; 1.670      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.286 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.847     ; 1.671      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
; -4.265 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.846     ; 1.651      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.485 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.507      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.502 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.231     ; 1.523      ;
; 3.524 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.250     ; 1.526      ;
; 3.524 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.250     ; 1.526      ;
; 3.524 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.250     ; 1.526      ;
; 3.524 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.250     ; 1.526      ;
; 3.557 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.283     ; 1.526      ;
; 3.557 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.283     ; 1.526      ;
; 3.557 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.283     ; 1.526      ;
; 3.557 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.283     ; 1.526      ;
; 3.557 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.283     ; 1.526      ;
; 3.557 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.283     ; 1.526      ;
; 3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.692      ;
; 3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.692      ;
; 3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.692      ;
; 3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.692      ;
; 3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.692      ;
; 3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.692      ;
; 3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.692      ;
; 3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.692      ;
; 3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.692      ;
; 3.701 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.692      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.682  ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.819  ; 9.819        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.820  ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.820  ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.820  ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.833  ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.833  ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.836  ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.908  ; 10.128       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 10.167 ; 10.167       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 10.167 ; 10.167       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.178 ; 10.178       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.178 ; 10.178       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.178 ; 10.178       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.181 ; 10.181       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK2_50'                                  ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK3_50'                                  ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                      ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------+
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[32]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[32]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[32]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[32]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[33]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[33]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[33]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[33]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[34]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[34]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[34]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[34]~_Duplicate_8 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[35]~_Duplicate_4 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[35]~_Duplicate_5 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[35]~_Duplicate_6 ;
; 19.452 ; 19.803       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[35]~_Duplicate_8 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_3 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_2 ;
; 19.453 ; 19.804       ; 0.351          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_3 ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 10.929 ; 11.479 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 10.620 ; 11.098 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 10.929 ; 11.479 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -4.510 ; -5.014 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -4.510 ; -5.014 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -4.780 ; -5.276 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 11.153 ; 10.951 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 11.153 ; 10.951 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 10.211 ; 10.105 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 9.110  ; 9.042  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 9.288  ; 9.078  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 12.619 ; 12.582 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 11.482 ; 11.314 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 10.124 ; 10.101 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 12.619 ; 12.582 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 12.137 ; 12.086 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 7.726  ; 7.625  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 12.339 ; 12.177 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 11.079 ; 10.879 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 10.975 ; 10.824 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 11.652 ; 11.628 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 12.339 ; 12.177 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 6.826  ; 6.688  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.143 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.291 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 5.611  ; 5.597  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 8.157  ; 8.004  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 6.161  ; 6.059  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 5.611  ; 5.597  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 8.139  ; 7.967  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 6.070  ; 6.046  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 8.472  ; 8.350  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 6.070  ; 6.046  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 8.837  ; 8.864  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 8.003  ; 7.953  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 6.973  ; 6.872  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 6.889  ; 6.743  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 8.085  ; 7.932  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 6.889  ; 6.743  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 7.869  ; 7.903  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 8.194  ; 8.038  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 6.111  ; 5.974  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.688 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.833 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                             ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                                          ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; 48.24 MHz  ; 48.24 MHz       ; p1|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 251.51 MHz ; 250.0 MHz       ; CLOCK_50                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 11.321 ; 0.000         ;
; CLOCK_50                                       ; 16.024 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.335 ; 0.000         ;
; CLOCK_50                                       ; 0.365 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -3.935 ; -188.871      ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                   ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 3.067 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.689  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.473 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 11.321 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a213~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.341     ; 8.178      ;
; 11.359 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a94~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.352     ; 8.129      ;
; 12.091 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.295     ; 7.454      ;
; 12.179 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a218~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.321     ; 7.340      ;
; 12.445 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a92~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.351     ; 7.044      ;
; 12.939 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.350     ; 6.551      ;
; 12.994 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a86~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.335     ; 6.511      ;
; 13.043 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a85~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.330     ; 6.467      ;
; 13.175 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a117~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.310     ; 6.355      ;
; 13.185 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a111~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.319     ; 6.336      ;
; 13.202 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a88~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.334     ; 6.304      ;
; 13.228 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a109~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.299     ; 6.313      ;
; 13.298 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a271~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.305     ; 6.237      ;
; 13.309 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a51~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.361     ; 6.170      ;
; 13.323 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a71~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.362     ; 6.155      ;
; 13.324 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.119     ; 6.397      ;
; 13.331 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a69~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.360     ; 6.149      ;
; 13.362 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a118~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.321     ; 6.157      ;
; 13.383 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a208~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.345     ; 6.112      ;
; 13.383 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.308     ; 6.149      ;
; 13.389 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a84~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.319     ; 6.132      ;
; 13.468 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a103~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.370     ; 6.002      ;
; 13.497 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a64~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.355     ; 5.988      ;
; 13.511 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a23~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.347     ; 5.982      ;
; 13.532 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.372     ; 5.936      ;
; 13.546 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.345     ; 5.949      ;
; 13.558 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a240~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.292     ; 5.990      ;
; 13.564 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.119     ; 6.157      ;
; 13.569 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a229~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.339     ; 5.932      ;
; 13.582 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a108~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.329     ; 5.929      ;
; 13.583 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a124~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.301     ; 5.956      ;
; 13.586 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.127     ; 6.127      ;
; 13.599 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a243~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.298     ; 5.943      ;
; 13.620 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a126~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.313     ; 5.907      ;
; 13.633 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.119     ; 6.088      ;
; 13.639 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a241~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.322     ; 5.879      ;
; 13.653 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a206~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.378     ; 5.809      ;
; 13.689 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a231~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.338     ; 5.813      ;
; 13.709 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.119     ; 6.012      ;
; 13.727 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a237~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.319     ; 5.794      ;
; 13.741 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a93~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.352     ; 5.747      ;
; 13.745 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a260~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.316     ; 5.779      ;
; 13.747 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a91~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.321     ; 5.772      ;
; 13.751 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a50~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.373     ; 5.716      ;
; 13.752 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a253~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.377     ; 5.711      ;
; 13.761 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.346     ; 5.733      ;
; 13.781 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a238~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.324     ; 5.735      ;
; 13.788 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.362     ; 5.690      ;
; 13.800 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.311     ; 5.729      ;
; 13.820 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a205~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.360     ; 5.660      ;
; 13.829 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a212~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.286     ; 5.725      ;
; 13.835 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.379     ; 5.626      ;
; 13.842 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a268~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.312     ; 5.686      ;
; 13.850 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a156~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.299     ; 5.691      ;
; 13.860 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a101~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.339     ; 5.641      ;
; 13.908 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.118     ; 5.814      ;
; 13.910 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a184~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.315     ; 5.615      ;
; 13.921 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a196~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.374     ; 5.545      ;
; 13.936 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a107~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.291     ; 5.613      ;
; 13.939 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.118     ; 5.783      ;
; 13.945 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a199~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.374     ; 5.521      ;
; 13.952 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a60~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.339     ; 5.549      ;
; 13.968 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a95~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.322     ; 5.550      ;
; 13.973 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.333     ; 5.534      ;
; 13.983 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.346     ; 5.511      ;
; 13.983 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a255~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.373     ; 5.484      ;
; 13.992 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a244~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.321     ; 5.527      ;
; 13.995 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a61~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.324     ; 5.521      ;
; 13.999 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a54~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.306     ; 5.535      ;
; 14.002 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a247~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.311     ; 5.527      ;
; 14.003 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a163~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.348     ; 5.489      ;
; 14.008 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a89~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.359     ; 5.473      ;
; 14.026 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a216~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.370     ; 5.444      ;
; 14.035 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.361     ; 5.444      ;
; 14.087 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.113     ; 5.640      ;
; 14.104 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a193~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.358     ; 5.378      ;
; 14.107 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a99~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.359     ; 5.374      ;
; 14.110 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a115~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.303     ; 5.427      ;
; 14.116 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a34~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.363     ; 5.361      ;
; 14.124 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a79~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.347     ; 5.369      ;
; 14.127 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a98~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.319     ; 5.394      ;
; 14.147 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.373     ; 5.320      ;
; 14.147 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a223~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.312     ; 5.381      ;
; 14.150 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a63~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.315     ; 5.375      ;
; 14.172 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a154~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.328     ; 5.340      ;
; 14.181 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a72~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.361     ; 5.298      ;
; 14.185 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.360     ; 5.295      ;
; 14.188 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.113     ; 5.539      ;
; 14.197 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.379     ; 5.264      ;
; 14.210 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a114~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.378     ; 5.252      ;
; 14.215 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]         ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.113     ; 5.512      ;
; 14.215 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a155~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.293     ; 5.332      ;
; 14.216 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a80~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.342     ; 5.282      ;
; 14.216 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a187~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.325     ; 5.299      ;
; 14.216 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.309     ; 5.315      ;
; 14.224 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a177~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.376     ; 5.240      ;
; 14.231 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.342     ; 5.267      ;
; 14.234 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a144~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.325     ; 5.281      ;
; 14.239 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a102~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.343     ; 5.258      ;
; 14.240 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a186~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.310     ; 5.290      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                           ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 16.024 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.903      ;
; 16.024 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.903      ;
; 16.024 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.903      ;
; 16.024 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.903      ;
; 16.024 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.903      ;
; 16.024 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.903      ;
; 16.024 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.903      ;
; 16.024 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.903      ;
; 16.024 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.903      ;
; 16.024 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.903      ;
; 16.126 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.801      ;
; 16.126 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.801      ;
; 16.126 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.801      ;
; 16.126 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.801      ;
; 16.126 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.801      ;
; 16.126 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.801      ;
; 16.126 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.801      ;
; 16.126 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.801      ;
; 16.126 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.801      ;
; 16.126 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.801      ;
; 16.139 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.788      ;
; 16.139 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.788      ;
; 16.139 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.788      ;
; 16.139 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.788      ;
; 16.139 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.788      ;
; 16.139 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.788      ;
; 16.139 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.788      ;
; 16.139 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.788      ;
; 16.139 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.788      ;
; 16.139 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.788      ;
; 16.226 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.701      ;
; 16.226 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.701      ;
; 16.226 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.701      ;
; 16.226 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.701      ;
; 16.226 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.701      ;
; 16.226 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.701      ;
; 16.226 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.701      ;
; 16.226 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.701      ;
; 16.226 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.701      ;
; 16.226 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.701      ;
; 16.258 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.668      ;
; 16.324 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.603      ;
; 16.324 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.603      ;
; 16.324 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.603      ;
; 16.324 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.603      ;
; 16.324 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.603      ;
; 16.324 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.603      ;
; 16.324 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.603      ;
; 16.324 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.603      ;
; 16.324 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.603      ;
; 16.324 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.603      ;
; 16.360 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.566      ;
; 16.373 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.553      ;
; 16.374 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.553      ;
; 16.374 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.553      ;
; 16.374 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.553      ;
; 16.374 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.553      ;
; 16.374 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.553      ;
; 16.374 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.553      ;
; 16.374 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.553      ;
; 16.374 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.553      ;
; 16.374 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.553      ;
; 16.374 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.553      ;
; 16.458 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.470      ;
; 16.458 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.470      ;
; 16.458 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.470      ;
; 16.458 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.470      ;
; 16.458 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.470      ;
; 16.458 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.470      ;
; 16.458 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.470      ;
; 16.458 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.470      ;
; 16.458 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.470      ;
; 16.458 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.470      ;
; 16.460 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.466      ;
; 16.470 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.458      ;
; 16.470 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.458      ;
; 16.470 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.458      ;
; 16.470 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.458      ;
; 16.470 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.458      ;
; 16.470 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.458      ;
; 16.470 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.458      ;
; 16.470 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.458      ;
; 16.470 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.458      ;
; 16.470 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.458      ;
; 16.546 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.382      ;
; 16.546 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.382      ;
; 16.546 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.382      ;
; 16.546 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.382      ;
; 16.546 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.382      ;
; 16.546 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.382      ;
; 16.546 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.382      ;
; 16.546 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.382      ;
; 16.546 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.382      ;
; 16.546 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.382      ;
; 16.557 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.335 ; VGA_Controller:u1|oVGA_H_SYNC                                                                        ; VGA_Controller:u1|oVGA_H_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.597      ;
; 0.352 ; data_reg[0]                                                                                          ; data_reg[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; data_reg[2]                                                                                          ; data_reg[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.597      ;
; 0.353 ; data_reg[1]                                                                                          ; data_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state.draw_pixel                                                                                     ; state.draw_pixel                                                                                                      ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state.draw_pixel1                                                                                    ; state.draw_pixel1                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state.compute_pixel_loop                                                                             ; state.compute_pixel_loop                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state.compute_pixel_init                                                                             ; state.compute_pixel_init                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; state.draw_pixel2                                                                                    ; state.draw_pixel2                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; data_reg[3]                                                                                          ; data_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.361 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 0.958      ;
; 0.362 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 0.960      ;
; 0.366 ; addr_reg[6]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 0.963      ;
; 0.371 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 0.968      ;
; 0.373 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 0.971      ;
; 0.384 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 0.981      ;
; 0.388 ; VGA_Controller:u1|V_Cont[9]                                                                          ; VGA_Controller:u1|V_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.648      ;
; 0.389 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 0.986      ;
; 0.393 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.638      ;
; 0.394 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.638      ;
; 0.395 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.639      ;
; 0.395 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.639      ;
; 0.398 ; x_cursor[9]                                                                                          ; x_cursor[9]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.643      ;
; 0.401 ; state.compute_pixel_init                                                                             ; state.compute_pixel_loop                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.645      ;
; 0.404 ; addr_reg[7]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 1.001      ;
; 0.413 ; y_cursor[8]                                                                                          ; y_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.657      ;
; 0.416 ; state.draw_pixel1                                                                                    ; state.draw_pixel2                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.660      ;
; 0.419 ; state.draw_pixel                                                                                     ; state.draw_pixel1                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.663      ;
; 0.428 ; y_cursor[8]                                                                                          ; addr_reg[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.672      ;
; 0.432 ; y_cursor[5]                                                                                          ; addr_reg[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.676      ;
; 0.437 ; state.compute_pixel_loop                                                                             ; state.draw_pixel                                                                                                      ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.681      ;
; 0.540 ; i[9]                                                                                                 ; i[9]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.784      ;
; 0.542 ; y_cursor[4]                                                                                          ; addr_reg[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.786      ;
; 0.546 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.791      ;
; 0.581 ; VGA_Controller:u1|H_Cont[7]                                                                          ; VGA_Controller:u1|H_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.843      ;
; 0.582 ; VGA_Controller:u1|H_Cont[9]                                                                          ; VGA_Controller:u1|H_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.844      ;
; 0.584 ; VGA_Controller:u1|H_Cont[5]                                                                          ; VGA_Controller:u1|H_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.846      ;
; 0.586 ; VGA_Controller:u1|H_Cont[8]                                                                          ; VGA_Controller:u1|H_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.848      ;
; 0.586 ; VGA_Controller:u1|H_Cont[6]                                                                          ; VGA_Controller:u1|H_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.848      ;
; 0.586 ; addr_reg[12]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 1.183      ;
; 0.589 ; VGA_Controller:u1|V_Cont[2]                                                                          ; VGA_Controller:u1|V_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.849      ;
; 0.589 ; VGA_Controller:u1|H_Cont[2]                                                                          ; VGA_Controller:u1|H_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.851      ;
; 0.590 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|V_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.850      ;
; 0.591 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|V_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.851      ;
; 0.591 ; VGA_Controller:u1|H_Cont[3]                                                                          ; VGA_Controller:u1|H_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.853      ;
; 0.593 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|V_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.853      ;
; 0.593 ; VGA_Controller:u1|V_Cont[1]                                                                          ; VGA_Controller:u1|V_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.853      ;
; 0.593 ; VGA_Controller:u1|V_Cont[7]                                                                          ; VGA_Controller:u1|V_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.853      ;
; 0.593 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|H_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.855      ;
; 0.595 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|V_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.855      ;
; 0.595 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|V_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.855      ;
; 0.597 ; x_cursor[3]                                                                                          ; x_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.842      ;
; 0.598 ; x_cursor[5]                                                                                          ; x_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.843      ;
; 0.599 ; x_cursor[6]                                                                                          ; x_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.844      ;
; 0.600 ; x_cursor[1]                                                                                          ; x_cursor[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.845      ;
; 0.602 ; x_cursor[2]                                                                                          ; x_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.847      ;
; 0.602 ; x_cursor[7]                                                                                          ; x_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.847      ;
; 0.603 ; x_cursor[4]                                                                                          ; x_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.848      ;
; 0.604 ; x_cursor[8]                                                                                          ; x_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.849      ;
; 0.604 ; i[6]                                                                                                 ; i[6]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; i[4]                                                                                                 ; i[4]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.605 ; i[5]                                                                                                 ; i[5]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.849      ;
; 0.605 ; i[0]                                                                                                 ; i[0]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.849      ;
; 0.607 ; y_cursor[6]                                                                                          ; y_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.851      ;
; 0.609 ; y_cursor[2]                                                                                          ; y_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.853      ;
; 0.609 ; i[8]                                                                                                 ; i[8]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.853      ;
; 0.609 ; i[3]                                                                                                 ; i[3]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.853      ;
; 0.610 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|V_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.870      ;
; 0.610 ; y_cursor[7]                                                                                          ; y_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.854      ;
; 0.611 ; i[2]                                                                                                 ; i[2]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.855      ;
; 0.613 ; y_cursor[5]                                                                                          ; y_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.857      ;
; 0.613 ; state.draw_pixel                                                                                     ; data_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.857      ;
; 0.617 ; y_cursor[4]                                                                                          ; y_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.861      ;
; 0.619 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 1.217      ;
; 0.623 ; y_cursor[0]                                                                                          ; y_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.867      ;
; 0.624 ; y_cursor[3]                                                                                          ; y_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.868      ;
; 0.625 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|H_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.887      ;
; 0.625 ; data_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a146~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.220      ;
; 0.626 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a257~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.256      ;
; 0.627 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a33~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.430      ; 1.258      ;
; 0.629 ; state.draw_pixel2                                                                                    ; state.compute_pixel_init                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.873      ;
; 0.631 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.227      ;
; 0.638 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a33~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.430      ; 1.269      ;
; 0.639 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a246~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.430      ; 1.270      ;
; 0.640 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a246~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.430      ; 1.271      ;
; 0.641 ; x_cursor[0]                                                                                          ; x_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.886      ;
; 0.651 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.247      ;
; 0.651 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 1.249      ;
; 0.651 ; state.draw_pixel                                                                                     ; data_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.895      ;
; 0.652 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a293~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.241      ;
; 0.656 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 1.253      ;
; 0.659 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_Y[0]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.929      ;
; 0.660 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a246~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.430      ; 1.291      ;
; 0.661 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 1.254      ;
; 0.662 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a293~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.251      ;
; 0.669 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a146~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.264      ;
; 0.671 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.267      ;
; 0.675 ; data_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a168~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.263      ;
; 0.676 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a33~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.430      ; 1.307      ;
; 0.677 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a246~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.430      ; 1.308      ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                           ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.365 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.608      ;
; 0.387 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.630      ;
; 0.585 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.591 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.593 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.836      ;
; 0.601 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.604 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.607 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.850      ;
; 0.608 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.851      ;
; 0.872 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.874 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.875 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.878 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.121      ;
; 0.879 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.122      ;
; 0.880 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.881 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.124      ;
; 0.883 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.127      ;
; 0.885 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.886 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.890 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.903 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.972 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.216      ;
; 0.973 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.974 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.974 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.982 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.983 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.227      ;
; 0.983 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.227      ;
; 0.984 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.989 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.990 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.993 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.237      ;
; 0.994 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.238      ;
; 0.995 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.996 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.996 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 1.000 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.013 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.082 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.326      ;
; 1.083 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.327      ;
; 1.084 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.327      ;
; 1.085 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.085 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.085 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.092 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.336      ;
; 1.093 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.337      ;
; 1.093 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.337      ;
; 1.093 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.337      ;
; 1.094 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.338      ;
; 1.095 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.095 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.096 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.096 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.096 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -3.935 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.494     ; 1.674      ;
; -3.935 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.494     ; 1.674      ;
; -3.935 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.494     ; 1.674      ;
; -3.935 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.494     ; 1.674      ;
; -3.935 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.494     ; 1.674      ;
; -3.935 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.494     ; 1.674      ;
; -3.935 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.494     ; 1.674      ;
; -3.935 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.494     ; 1.674      ;
; -3.935 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.494     ; 1.674      ;
; -3.935 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.494     ; 1.674      ;
; -3.785 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.516     ; 1.502      ;
; -3.785 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.516     ; 1.502      ;
; -3.785 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.516     ; 1.502      ;
; -3.785 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.516     ; 1.502      ;
; -3.785 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.516     ; 1.502      ;
; -3.785 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.516     ; 1.502      ;
; -3.754 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.485     ; 1.502      ;
; -3.754 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.485     ; 1.502      ;
; -3.754 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.485     ; 1.502      ;
; -3.754 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.485     ; 1.502      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.733 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.499      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
; -3.720 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.467     ; 1.486      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.067 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.918     ; 1.386      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.401      ;
; 3.103 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.937     ; 1.403      ;
; 3.103 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.937     ; 1.403      ;
; 3.103 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.937     ; 1.403      ;
; 3.103 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.937     ; 1.403      ;
; 3.136 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.970     ; 1.403      ;
; 3.136 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.970     ; 1.403      ;
; 3.136 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.970     ; 1.403      ;
; 3.136 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.970     ; 1.403      ;
; 3.136 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.970     ; 1.403      ;
; 3.136 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.970     ; 1.403      ;
; 3.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.947     ; 1.525      ;
; 3.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.947     ; 1.525      ;
; 3.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.947     ; 1.525      ;
; 3.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.947     ; 1.525      ;
; 3.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.947     ; 1.525      ;
; 3.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.947     ; 1.525      ;
; 3.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.947     ; 1.525      ;
; 3.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.947     ; 1.525      ;
; 3.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.947     ; 1.525      ;
; 3.235 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.947     ; 1.525      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.799  ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.799  ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.799  ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.828  ; 9.828        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.904  ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.904  ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.904  ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.904  ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.904  ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.904  ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.904  ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.904  ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.904  ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.904  ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.904  ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.172 ; 10.172       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 10.200 ; 10.200       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.200 ; 10.200       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.200 ; 10.200       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                       ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------+
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[32]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[33]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[34]~_Duplicate_1 ;
; 19.473 ; 19.803       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[35]~_Duplicate_1 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[32]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[32]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[33]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[33]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[34]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[34]~_Duplicate_5 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[35]~_Duplicate_4 ;
; 19.474 ; 19.804       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[35]~_Duplicate_5 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[18]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[19]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[20]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[21]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[22]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[23]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[24]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[25]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[26]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[27]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[28]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[29]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[30]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[31]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[32]              ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[32]~_Duplicate_6 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[32]~_Duplicate_8 ;
; 19.475 ; 19.805       ; 0.330          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; z_comp[33]              ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+-----------+------------+-------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 9.905 ; 10.126 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 9.614 ; 9.779  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 9.905 ; 10.126 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -3.952 ; -4.309 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -3.952 ; -4.309 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -4.204 ; -4.544 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 10.393 ; 9.984  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 10.393 ; 9.984  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 9.523  ; 9.209  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 8.466  ; 8.262  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 8.695  ; 8.243  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 11.765 ; 11.431 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 10.706 ; 10.305 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 9.433  ; 9.209  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 11.765 ; 11.431 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 11.300 ; 11.006 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 7.211  ; 6.945  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 11.512 ; 11.079 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 10.327 ; 9.913  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 10.205 ; 9.878  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 10.864 ; 10.581 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 11.512 ; 11.079 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 6.356  ; 6.123  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.328 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.480 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 5.231  ; 5.106  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 7.632  ; 7.271  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 5.756  ; 5.512  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 5.231  ; 5.106  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 7.612  ; 7.240  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 5.664  ; 5.505  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 7.931  ; 7.577  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 5.664  ; 5.505  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 8.270  ; 8.035  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 7.456  ; 7.231  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 6.515  ; 6.256  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 6.406  ; 6.149  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 7.565  ; 7.200  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 6.406  ; 6.149  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 7.366  ; 7.181  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 7.657  ; 7.297  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 5.697  ; 5.470  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.827 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.977 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 14.835 ; 0.000         ;
; CLOCK_50                                       ; 17.855 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.155 ; 0.000         ;
; CLOCK_50                                       ; 0.188 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -2.304 ; -111.624      ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                   ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 1.827 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.264  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.590 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 14.835 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a213~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.143     ; 4.850      ;
; 14.954 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a94~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.153     ; 4.721      ;
; 15.401 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a218~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.135     ; 4.292      ;
; 15.420 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.110     ; 4.298      ;
; 15.556 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a92~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.156     ; 4.116      ;
; 15.820 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.157     ; 3.851      ;
; 15.958 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a85~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.131     ; 3.739      ;
; 15.981 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a86~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.137     ; 3.710      ;
; 16.014 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a88~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.130     ; 3.684      ;
; 16.065 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.119     ; 3.644      ;
; 16.067 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a111~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.129     ; 3.632      ;
; 16.075 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a117~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.117     ; 3.636      ;
; 16.084 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a109~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.102     ; 3.642      ;
; 16.107 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a271~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.114     ; 3.607      ;
; 16.141 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.034     ; 3.653      ;
; 16.142 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a71~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.166     ; 3.520      ;
; 16.146 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a51~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.154     ; 3.528      ;
; 16.152 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a69~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.163     ; 3.513      ;
; 16.163 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a229~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.137     ; 3.528      ;
; 16.163 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.028     ; 3.637      ;
; 16.168 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a208~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.146     ; 3.514      ;
; 16.214 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a23~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.152     ; 3.462      ;
; 16.224 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a118~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 3.481      ;
; 16.230 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a243~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.107     ; 3.491      ;
; 16.238 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.028     ; 3.562      ;
; 16.239 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.175     ; 3.414      ;
; 16.250 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a64~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.154     ; 3.424      ;
; 16.253 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a237~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.122     ; 3.453      ;
; 16.255 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a126~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.125     ; 3.448      ;
; 16.256 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a108~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.142     ; 3.430      ;
; 16.256 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a124~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.116     ; 3.456      ;
; 16.259 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a84~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 3.445      ;
; 16.266 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a241~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.133     ; 3.429      ;
; 16.290 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.155     ; 3.383      ;
; 16.301 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a240~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.095     ; 3.432      ;
; 16.319 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a103~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.172     ; 3.337      ;
; 16.319 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a253~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.177     ; 3.332      ;
; 16.330 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a231~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.140     ; 3.358      ;
; 16.343 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a50~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.177     ; 3.308      ;
; 16.359 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a91~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.120     ; 3.349      ;
; 16.379 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a205~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.160     ; 3.289      ;
; 16.385 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a206~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.179     ; 3.264      ;
; 16.388 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a260~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.131     ; 3.309      ;
; 16.398 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a93~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.151     ; 3.279      ;
; 16.398 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.149     ; 3.281      ;
; 16.402 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a156~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.109     ; 3.317      ;
; 16.419 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.166     ; 3.243      ;
; 16.421 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.028     ; 3.379      ;
; 16.423 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a268~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 3.282      ;
; 16.440 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.114     ; 3.274      ;
; 16.441 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a238~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.122     ; 3.265      ;
; 16.450 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.180     ; 3.198      ;
; 16.454 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.028     ; 3.346      ;
; 16.456 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a101~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.141     ; 3.231      ;
; 16.458 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a212~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.090     ; 3.280      ;
; 16.458 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a60~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.153     ; 3.217      ;
; 16.471 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a61~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.132     ; 3.225      ;
; 16.472 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a196~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.177     ; 3.179      ;
; 16.489 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a184~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.113     ; 3.226      ;
; 16.490 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.153     ; 3.185      ;
; 16.491 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a216~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.170     ; 3.167      ;
; 16.500 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a54~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.109     ; 3.219      ;
; 16.516 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a247~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 3.188      ;
; 16.519 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a107~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.092     ; 3.217      ;
; 16.524 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a163~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.142     ; 3.162      ;
; 16.526 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a89~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.163     ; 3.139      ;
; 16.538 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a95~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 3.166      ;
; 16.542 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.143     ; 3.143      ;
; 16.544 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a193~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.157     ; 3.127      ;
; 16.547 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.176     ; 3.105      ;
; 16.548 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.026     ; 3.254      ;
; 16.556 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.166     ; 3.106      ;
; 16.563 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a244~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.133     ; 3.132      ;
; 16.570 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a223~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.126     ; 3.132      ;
; 16.572 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a199~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.178     ; 3.078      ;
; 16.575 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a63~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.126     ; 3.127      ;
; 16.581 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.026     ; 3.221      ;
; 16.588 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a115~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.104     ; 3.136      ;
; 16.592 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a255~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.176     ; 3.060      ;
; 16.593 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.180     ; 3.055      ;
; 16.594 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a155~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.101     ; 3.133      ;
; 16.597 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a177~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.177     ; 3.054      ;
; 16.599 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a79~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.157     ; 3.072      ;
; 16.605 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a114~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.179     ; 3.044      ;
; 16.608 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a187~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 3.096      ;
; 16.618 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a99~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.156     ; 3.054      ;
; 16.618 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a197~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.166     ; 3.044      ;
; 16.632 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a154~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.138     ; 3.058      ;
; 16.639 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a288~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.111     ; 3.078      ;
; 16.656 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a144~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 3.048      ;
; 16.662 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.153     ; 3.013      ;
; 16.674 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a80~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.143     ; 3.011      ;
; 16.676 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a74~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 3.028      ;
; 16.678 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a13~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.136     ; 3.014      ;
; 16.683 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a26~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.150     ; 2.995      ;
; 16.688 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.167     ; 2.973      ;
; 16.689 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a248~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.149     ; 2.990      ;
; 16.694 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a186~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.112     ; 3.022      ;
; 16.694 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a106~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.120     ; 3.014      ;
; 16.696 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a98~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 3.008      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                           ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 17.855 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.091      ;
; 17.855 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.091      ;
; 17.855 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.091      ;
; 17.855 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.091      ;
; 17.855 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.091      ;
; 17.855 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.091      ;
; 17.855 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.091      ;
; 17.855 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.091      ;
; 17.855 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.091      ;
; 17.855 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.091      ;
; 17.916 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.030      ;
; 17.916 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.030      ;
; 17.916 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.030      ;
; 17.916 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.030      ;
; 17.916 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.030      ;
; 17.916 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.030      ;
; 17.916 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.030      ;
; 17.916 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.030      ;
; 17.916 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.030      ;
; 17.916 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.030      ;
; 17.920 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.026      ;
; 17.920 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.026      ;
; 17.920 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.026      ;
; 17.920 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.026      ;
; 17.920 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.026      ;
; 17.920 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.026      ;
; 17.920 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.026      ;
; 17.920 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.026      ;
; 17.920 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.026      ;
; 17.920 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 2.026      ;
; 17.966 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.979      ;
; 17.981 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.965      ;
; 17.981 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.965      ;
; 17.981 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.965      ;
; 17.981 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.965      ;
; 17.981 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.965      ;
; 17.981 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.965      ;
; 17.981 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.965      ;
; 17.981 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.965      ;
; 17.981 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.965      ;
; 17.981 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.965      ;
; 18.027 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.918      ;
; 18.031 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.914      ;
; 18.035 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.911      ;
; 18.035 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.911      ;
; 18.035 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.911      ;
; 18.035 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.911      ;
; 18.035 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.911      ;
; 18.035 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.911      ;
; 18.035 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.911      ;
; 18.035 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.911      ;
; 18.035 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.911      ;
; 18.035 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.911      ;
; 18.055 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.891      ;
; 18.055 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.891      ;
; 18.055 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.891      ;
; 18.055 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.891      ;
; 18.055 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.891      ;
; 18.055 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.891      ;
; 18.055 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.891      ;
; 18.055 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.891      ;
; 18.055 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.891      ;
; 18.055 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.891      ;
; 18.092 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.853      ;
; 18.115 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.832      ;
; 18.115 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.832      ;
; 18.115 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.832      ;
; 18.115 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.832      ;
; 18.115 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.832      ;
; 18.115 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.832      ;
; 18.115 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.832      ;
; 18.115 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.832      ;
; 18.115 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.832      ;
; 18.115 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.832      ;
; 18.119 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.828      ;
; 18.119 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.828      ;
; 18.119 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.828      ;
; 18.119 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.828      ;
; 18.119 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.828      ;
; 18.119 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.828      ;
; 18.119 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.828      ;
; 18.119 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.828      ;
; 18.119 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.828      ;
; 18.119 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.828      ;
; 18.146 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.799      ;
; 18.166 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.779      ;
; 18.179 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.768      ;
; 18.179 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.768      ;
; 18.179 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.768      ;
; 18.179 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.768      ;
; 18.179 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.768      ;
; 18.179 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.768      ;
; 18.179 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.768      ;
; 18.179 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.768      ;
; 18.179 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.768      ;
; 18.179 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.768      ;
; 18.181 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.766      ;
; 18.181 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.766      ;
; 18.181 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.766      ;
; 18.181 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.040     ; 1.766      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.155 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.486      ;
; 0.156 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.488      ;
; 0.156 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.488      ;
; 0.159 ; addr_reg[6]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.490      ;
; 0.161 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.492      ;
; 0.163 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.494      ;
; 0.167 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.498      ;
; 0.173 ; VGA_Controller:u1|oVGA_H_SYNC                                                                        ; VGA_Controller:u1|oVGA_H_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.307      ;
; 0.175 ; addr_reg[7]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.506      ;
; 0.181 ; data_reg[0]                                                                                          ; data_reg[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; data_reg[1]                                                                                          ; data_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state.draw_pixel                                                                                     ; state.draw_pixel                                                                                                      ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state.draw_pixel1                                                                                    ; state.draw_pixel1                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state.compute_pixel_loop                                                                             ; state.compute_pixel_loop                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state.compute_pixel_init                                                                             ; state.compute_pixel_init                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; state.draw_pixel2                                                                                    ; state.draw_pixel2                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; data_reg[2]                                                                                          ; data_reg[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; data_reg[3]                                                                                          ; data_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.187 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.313      ;
; 0.187 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.313      ;
; 0.188 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.314      ;
; 0.194 ; VGA_Controller:u1|V_Cont[9]                                                                          ; VGA_Controller:u1|V_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.328      ;
; 0.199 ; x_cursor[9]                                                                                          ; x_cursor[9]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.325      ;
; 0.201 ; state.draw_pixel                                                                                     ; state.draw_pixel1                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.327      ;
; 0.201 ; state.draw_pixel1                                                                                    ; state.draw_pixel2                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.327      ;
; 0.205 ; state.compute_pixel_init                                                                             ; state.compute_pixel_loop                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.331      ;
; 0.207 ; y_cursor[8]                                                                                          ; y_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.333      ;
; 0.208 ; y_cursor[8]                                                                                          ; addr_reg[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.334      ;
; 0.210 ; y_cursor[5]                                                                                          ; addr_reg[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.336      ;
; 0.214 ; state.compute_pixel_loop                                                                             ; state.draw_pixel                                                                                                      ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.340      ;
; 0.259 ; i[9]                                                                                                 ; i[9]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.384      ;
; 0.261 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.387      ;
; 0.267 ; addr_reg[12]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.598      ;
; 0.270 ; y_cursor[4]                                                                                          ; addr_reg[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.396      ;
; 0.276 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.608      ;
; 0.284 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.614      ;
; 0.284 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a257~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.250      ; 0.638      ;
; 0.284 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a246~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.251      ; 0.639      ;
; 0.287 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.619      ;
; 0.287 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a33~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.251      ; 0.642      ;
; 0.288 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a33~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.251      ; 0.643      ;
; 0.291 ; VGA_Controller:u1|H_Cont[9]                                                                          ; VGA_Controller:u1|H_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; VGA_Controller:u1|H_Cont[7]                                                                          ; VGA_Controller:u1|H_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.425      ;
; 0.293 ; VGA_Controller:u1|H_Cont[5]                                                                          ; VGA_Controller:u1|H_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.427      ;
; 0.294 ; VGA_Controller:u1|H_Cont[8]                                                                          ; VGA_Controller:u1|H_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.428      ;
; 0.294 ; VGA_Controller:u1|H_Cont[6]                                                                          ; VGA_Controller:u1|H_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.428      ;
; 0.294 ; data_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a146~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.623      ;
; 0.296 ; VGA_Controller:u1|V_Cont[2]                                                                          ; VGA_Controller:u1|V_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.430      ;
; 0.296 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|V_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.430      ;
; 0.296 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a246~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.251      ; 0.651      ;
; 0.297 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|V_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.431      ;
; 0.297 ; VGA_Controller:u1|V_Cont[1]                                                                          ; VGA_Controller:u1|V_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.431      ;
; 0.297 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|V_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.431      ;
; 0.297 ; VGA_Controller:u1|V_Cont[7]                                                                          ; VGA_Controller:u1|V_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.431      ;
; 0.297 ; VGA_Controller:u1|H_Cont[2]                                                                          ; VGA_Controller:u1|H_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.431      ;
; 0.297 ; VGA_Controller:u1|H_Cont[3]                                                                          ; VGA_Controller:u1|H_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.431      ;
; 0.297 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|H_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.431      ;
; 0.298 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|V_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.432      ;
; 0.298 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|V_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.432      ;
; 0.299 ; x_cursor[1]                                                                                          ; x_cursor[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; x_cursor[5]                                                                                          ; x_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; x_cursor[3]                                                                                          ; x_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; x_cursor[6]                                                                                          ; x_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; x_cursor[7]                                                                                          ; x_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; x_cursor[2]                                                                                          ; x_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; x_cursor[8]                                                                                          ; x_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; x_cursor[4]                                                                                          ; x_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a246~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.251      ; 0.657      ;
; 0.303 ; i[6]                                                                                                 ; i[6]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; i[4]                                                                                                 ; i[4]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.428      ;
; 0.304 ; y_cursor[6]                                                                                          ; y_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; i[0]                                                                                                 ; i[0]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.429      ;
; 0.304 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.634      ;
; 0.305 ; y_cursor[2]                                                                                          ; y_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; y_cursor[7]                                                                                          ; y_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; i[8]                                                                                                 ; i[8]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.430      ;
; 0.305 ; i[5]                                                                                                 ; i[5]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.430      ;
; 0.305 ; i[3]                                                                                                 ; i[3]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.430      ;
; 0.306 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|V_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.440      ;
; 0.306 ; i[2]                                                                                                 ; i[2]                                                                                                                  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.431      ;
; 0.308 ; y_cursor[0]                                                                                          ; y_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.434      ;
; 0.308 ; y_cursor[5]                                                                                          ; y_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.434      ;
; 0.308 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a146~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.637      ;
; 0.308 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.639      ;
; 0.310 ; state.draw_pixel                                                                                     ; data_reg[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.436      ;
; 0.311 ; y_cursor[4]                                                                                          ; y_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.437      ;
; 0.311 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a293~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.636      ;
; 0.312 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.644      ;
; 0.315 ; y_cursor[3]                                                                                          ; y_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.441      ;
; 0.315 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a293~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.640      ;
; 0.315 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.647      ;
; 0.316 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|H_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.450      ;
; 0.317 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.645      ;
; 0.318 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_Y[0]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.458      ;
; 0.318 ; data_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~porta_datain_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.646      ;
; 0.318 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.648      ;
; 0.319 ; state.draw_pixel2                                                                                    ; state.compute_pixel_init                                                                                              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.445      ;
; 0.320 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a33~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.251      ; 0.675      ;
; 0.321 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.652      ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                           ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.193 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.318      ;
; 0.291 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.296 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.421      ;
; 0.299 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.440 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.566      ;
; 0.442 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.448 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.575      ;
; 0.449 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.578      ;
; 0.452 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.455 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.455 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.457 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.582      ;
; 0.459 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.462 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.502 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.629      ;
; 0.505 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.632      ;
; 0.506 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.508 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.512 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.514 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.641      ;
; 0.515 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.642      ;
; 0.517 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.644      ;
; 0.518 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.645      ;
; 0.518 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.518 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.518 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.520 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.521 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.521 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.525 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.528 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.564 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.688      ;
; 0.568 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.695      ;
; 0.570 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.697      ;
; 0.571 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.571 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.698      ;
; 0.572 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.572 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.573 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.700      ;
; 0.574 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.574 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.575 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.575 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.578 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.703      ;
; 0.580 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.707      ;
; 0.581 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.706      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -2.304 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.614     ; 0.911      ;
; -2.304 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.614     ; 0.911      ;
; -2.304 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.614     ; 0.911      ;
; -2.304 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.614     ; 0.911      ;
; -2.304 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.614     ; 0.911      ;
; -2.304 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.614     ; 0.911      ;
; -2.304 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.614     ; 0.911      ;
; -2.304 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.614     ; 0.911      ;
; -2.304 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.614     ; 0.911      ;
; -2.304 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.614     ; 0.911      ;
; -2.234 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.622     ; 0.833      ;
; -2.234 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.622     ; 0.833      ;
; -2.234 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.622     ; 0.833      ;
; -2.234 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.622     ; 0.833      ;
; -2.234 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.622     ; 0.833      ;
; -2.234 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.622     ; 0.833      ;
; -2.220 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.608     ; 0.833      ;
; -2.220 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.608     ; 0.833      ;
; -2.220 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.608     ; 0.833      ;
; -2.220 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.608     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.216 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.833      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
; -2.204 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.604     ; 0.821      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.701      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.836 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.276     ; 0.710      ;
; 1.841 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.711      ;
; 1.841 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.711      ;
; 1.841 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.711      ;
; 1.841 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.711      ;
; 1.856 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.295     ; 0.711      ;
; 1.856 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.295     ; 0.711      ;
; 1.856 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.295     ; 0.711      ;
; 1.856 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.295     ; 0.711      ;
; 1.856 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.295     ; 0.711      ;
; 1.856 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.295     ; 0.711      ;
; 1.923 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.286     ; 0.787      ;
; 1.923 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.286     ; 0.787      ;
; 1.923 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.286     ; 0.787      ;
; 1.923 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.286     ; 0.787      ;
; 1.923 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.286     ; 0.787      ;
; 1.923 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.286     ; 0.787      ;
; 1.923 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.286     ; 0.787      ;
; 1.923 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.286     ; 0.787      ;
; 1.923 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.286     ; 0.787      ;
; 1.923 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.286     ; 0.787      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.264  ; 9.448        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.264  ; 9.448        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.264  ; 9.448        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.264  ; 9.448        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.264  ; 9.448        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.264  ; 9.448        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.264  ; 9.448        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.264  ; 9.448        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.264  ; 9.448        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.264  ; 9.448        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.445  ; 9.445        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.451  ; 9.451        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 10.334 ; 10.550       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 10.334 ; 10.550       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 10.334 ; 10.550       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 10.334 ; 10.550       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 10.334 ; 10.550       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 10.334 ; 10.550       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 10.334 ; 10.550       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 10.334 ; 10.550       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 10.334 ; 10.550       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 10.334 ; 10.550       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 10.538 ; 10.538       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 10.538 ; 10.538       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.549 ; 10.549       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 10.555 ; 10.555       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 10.599 ; 10.599       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.599 ; 10.599       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.599 ; 10.599       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                     ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a177~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a177~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a0~porta_address_reg0   ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a0~porta_we_reg         ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a103~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a103~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a135~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a138~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a138~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a148~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a148~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a14~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a14~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a169~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a169~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a170~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a170~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a173~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a17~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a17~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a180~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a180~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a183~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a183~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a18~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a18~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a192~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a192~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a1~porta_address_reg0   ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a1~porta_we_reg         ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a206~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a206~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a227~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a227~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a23~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a23~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a24~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a24~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a253~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a253~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a273~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a273~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a294~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a294~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a2~porta_address_reg0   ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a2~porta_we_reg         ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a300~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a300~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a4~porta_address_reg0   ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a4~porta_we_reg         ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a51~porta_address_reg0  ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a51~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a5~porta_address_reg0   ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a5~porta_we_reg         ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a9~porta_address_reg0   ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a9~porta_we_reg         ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a100~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a100~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a104~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a10~porta_address_reg0  ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a10~porta_we_reg        ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a114~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a114~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a122~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a122~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a129~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a129~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a12~porta_address_reg0  ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a12~porta_we_reg        ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a130~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a130~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a132~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a132~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~porta_we_reg       ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a136~porta_address_reg0 ;
; 19.592 ; 19.822       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a136~porta_we_reg       ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 5.492 ; 6.681 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 5.323 ; 6.460 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 5.492 ; 6.681 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -2.341 ; -3.194 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -2.341 ; -3.194 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -2.477 ; -3.333 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 5.515  ; 5.775  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 5.515  ; 5.775  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 5.031  ; 5.254  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 4.513  ; 4.667  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 4.617  ; 4.916  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 6.247  ; 6.651  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 5.681  ; 5.972  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 5.033  ; 5.267  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 6.247  ; 6.651  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 6.042  ; 6.402  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 3.894  ; 4.127  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 6.082  ; 6.435  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 5.465  ; 5.723  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 5.424  ; 5.690  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 5.785  ; 6.116  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 6.082  ; 6.435  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 3.511  ; 3.654  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -8.412 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -8.439 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 2.837  ; 2.974  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 4.060  ; 4.300  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 3.120  ; 3.257  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 2.837  ; 2.974  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 4.071  ; 4.323  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 3.117  ; 3.261  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 4.218  ; 4.487  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 3.117  ; 3.261  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 4.436  ; 4.806  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 4.086  ; 4.353  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 3.505  ; 3.726  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 3.493  ; 3.670  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 4.011  ; 4.247  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 3.493  ; 3.670  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 3.976  ; 4.264  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 4.121  ; 4.381  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 3.139  ; 3.275  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -8.699 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -8.726 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 10.542 ; 0.155 ; -4.456   ; 1.827   ; 9.264               ;
;  CLOCK2_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 16.000              ;
;  CLOCK3_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 16.000              ;
;  CLOCK_50                                       ; 15.623 ; 0.188 ; N/A      ; N/A     ; 9.264               ;
;  p1|altpll_component|auto_generated|pll1|clk[0] ; 10.542 ; 0.155 ; -4.456   ; 1.827   ; 19.452              ;
; Design-wide TNS                                 ; 0.0    ; 0.0   ; -216.047 ; 0.0     ; 0.0                 ;
;  CLOCK2_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK3_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                                       ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; -216.047 ; 0.000   ; 0.000               ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 10.929 ; 11.479 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 10.620 ; 11.098 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 10.929 ; 11.479 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -2.341 ; -3.194 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -2.341 ; -3.194 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -2.477 ; -3.333 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 11.153 ; 10.951 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 11.153 ; 10.951 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 10.211 ; 10.105 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 9.110  ; 9.042  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 9.288  ; 9.078  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 12.619 ; 12.582 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 11.482 ; 11.314 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 10.124 ; 10.101 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 12.619 ; 12.582 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 12.137 ; 12.086 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 7.726  ; 7.625  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 12.339 ; 12.177 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 11.079 ; 10.879 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 10.975 ; 10.824 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 11.652 ; 11.628 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 12.339 ; 12.177 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 6.826  ; 6.688  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.143 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.291 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 2.837  ; 2.974  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 4.060  ; 4.300  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 3.120  ; 3.257  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 2.837  ; 2.974  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 4.071  ; 4.323  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 3.117  ; 3.261  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 4.218  ; 4.487  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 3.117  ; 3.261  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 4.436  ; 4.806  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 4.086  ; 4.353  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 3.505  ; 3.726  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 3.493  ; 3.670  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 4.011  ; 4.247  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 3.493  ; 3.670  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 3.976  ; 4.264  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 4.121  ; 4.381  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 3.139  ; 3.275  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -8.699 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -8.726 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[11]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[12]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[13]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[14]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[15]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[16]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[17]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_CTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.257 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.257 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 630          ; 0        ; 0        ; 0        ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 8        ; 872      ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 630          ; 0        ; 0        ; 0        ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 8        ; 872      ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                      ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|auto_generated|pll1|clk[0] ; 50       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                       ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|auto_generated|pll1|clk[0] ; 50       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 550   ; 550  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 181   ; 181  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Mar 24 13:23:55 2015
Info: Command: quartus_sta juliaset -c juliaset
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'juliaset.SDC'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {p1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 63 -duty_cycle 50.00 -name {p1|altpll_component|auto_generated|pll1|clk[0]} {p1|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {p1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 63 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|auto_generated|pll1|clk[1]} {p1|altpll_component|auto_generated|pll1|clk[1]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Info: Worst-case setup slack is 10.542
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    10.542         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    15.623         0.000 CLOCK_50 
Info: Worst-case hold slack is 0.368
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.368         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.408         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -4.456
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.456      -216.047 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 3.485
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.485         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.682
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.682         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    19.452         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Worst-case setup slack is 11.321
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    11.321         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    16.024         0.000 CLOCK_50 
Info: Worst-case hold slack is 0.335
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.335         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.365         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -3.935
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.935      -188.871 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 3.067
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.067         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.689
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.689         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    19.473         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Worst-case setup slack is 14.835
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    14.835         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    17.855         0.000 CLOCK_50 
Info: Worst-case hold slack is 0.155
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.155         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.188         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -2.304
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.304      -111.624 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 1.827
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.827         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.264
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.264         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    19.590         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 479 megabytes
    Info: Processing ended: Tue Mar 24 13:24:05 2015
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:12


