Fitter report for fpga
Mon May  1 14:15:06 2023
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Incremental Compilation Routing Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. I/O Assignment Warnings
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon May  1 14:15:06 2023       ;
; Quartus Prime Version              ; 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Revision Name                      ; fpga                                        ;
; Top-level Entity Name              ; fpga                                        ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 15,989 / 114,480 ( 14 % )                   ;
;     Total combinational functions  ; 10,251 / 114,480 ( 9 % )                    ;
;     Dedicated logic registers      ; 12,043 / 114,480 ( 11 % )                   ;
; Total registers                    ; 12067                                       ;
; Total pins                         ; 229 / 529 ( 43 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,343,872 / 3,981,312 ( 34 % )              ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.26        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
;     Processor 3            ;   1.9%      ;
;     Processor 4            ;   1.8%      ;
;     Processor 5            ;   1.8%      ;
;     Processor 6            ;   1.8%      ;
;     Processor 7            ;   1.8%      ;
;     Processor 8            ;   1.8%      ;
;     Processors 9-16        ;   1.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][8] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a8 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][8] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a8 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[0][8] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ram_block1a8 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_pipe_reg[1][8] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ram_block1a8 ; PORTBDATAOUT     ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                     ;
+--------------+----------------+--------------+-----------------------------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To                              ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+-----------------------------------------+---------------+----------------+
; Location     ;                ;              ; AUD_ADCDAT                              ; PIN_D2        ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK                             ; PIN_C2        ; QSF Assignment ;
; Location     ;                ;              ; AUD_BCLK                                ; PIN_F2        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACDAT                              ; PIN_D1        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACLRCK                             ; PIN_E3        ; QSF Assignment ;
; Location     ;                ;              ; AUD_XCK                                 ; PIN_E1        ; QSF Assignment ;
; Location     ;                ;              ; CLOCK2_50                               ; PIN_AG14      ; QSF Assignment ;
; Location     ;                ;              ; CLOCK3_50                               ; PIN_AG15      ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SCLK                            ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SDAT                            ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_LINK100                           ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDC                               ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDIO                              ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_COL                            ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CRS                            ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_ER                             ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_CLK                            ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_ER                             ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_LINK100                           ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDC                               ; PIN_D23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDIO                              ; PIN_D25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_COL                            ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CRS                            ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_ER                             ; PIN_C24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_CLK                            ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_ER                             ; PIN_A25       ; QSF Assignment ;
; Location     ;                ;              ; ENETCLK_25                              ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[0]                                ; PIN_J10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[1]                                ; PIN_J14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[2]                                ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[3]                                ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[4]                                ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[5]                                ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[6]                                ; PIN_D9        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[0]                              ; PIN_AG12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[10]                             ; PIN_AE9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[11]                             ; PIN_AF9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[12]                             ; PIN_AA10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[13]                             ; PIN_AD8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[14]                             ; PIN_AC8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[15]                             ; PIN_Y10       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[16]                             ; PIN_AA8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[17]                             ; PIN_AH12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[18]                             ; PIN_AC12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[19]                             ; PIN_AD12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[1]                              ; PIN_AH7       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[20]                             ; PIN_AE10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[21]                             ; PIN_AD10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[22]                             ; PIN_AD11      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[2]                              ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[3]                              ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[4]                              ; PIN_Y12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[5]                              ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[6]                              ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[7]                              ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[8]                              ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[9]                              ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; FL_CE_N                                 ; PIN_AG7       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[0]                                ; PIN_AH8       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[1]                                ; PIN_AF10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[2]                                ; PIN_AG10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[3]                                ; PIN_AH10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[4]                                ; PIN_AF11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[5]                                ; PIN_AG11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[6]                                ; PIN_AH11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[7]                                ; PIN_AF12      ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N                                 ; PIN_AG8       ; QSF Assignment ;
; Location     ;                ;              ; FL_RST_N                                ; PIN_AE11      ; QSF Assignment ;
; Location     ;                ;              ; FL_RY                                   ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N                                 ; PIN_AC10      ; QSF Assignment ;
; Location     ;                ;              ; FL_WP_N                                 ; PIN_AE12      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN0                             ; PIN_AH15      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N1                           ; PIN_J28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N2                           ; PIN_Y28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P1                           ; PIN_J27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P2                           ; PIN_Y27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT0                            ; PIN_AD28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N1                          ; PIN_G24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N2                          ; PIN_V24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P1                          ; PIN_G23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P2                          ; PIN_V23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[0]                               ; PIN_AE26      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[1]                               ; PIN_AE28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[2]                               ; PIN_AE27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[3]                               ; PIN_AF27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[0]                          ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[10]                         ; PIN_U26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[11]                         ; PIN_L22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[12]                         ; PIN_N26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[13]                         ; PIN_P26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[14]                         ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[15]                         ; PIN_R23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[16]                         ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[1]                          ; PIN_C27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[2]                          ; PIN_E26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[3]                          ; PIN_G26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[4]                          ; PIN_H26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[5]                          ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[6]                          ; PIN_L24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[7]                          ; PIN_M26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[8]                          ; PIN_R26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[9]                          ; PIN_T26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[0]                          ; PIN_F24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[10]                         ; PIN_U25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[11]                         ; PIN_L21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[12]                         ; PIN_N25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[13]                         ; PIN_P25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[14]                         ; PIN_P21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[15]                         ; PIN_R22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[16]                         ; PIN_T21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[1]                          ; PIN_D26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[2]                          ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[3]                          ; PIN_G25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[4]                          ; PIN_H25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[5]                          ; PIN_K25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[6]                          ; PIN_L23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[7]                          ; PIN_M25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[8]                          ; PIN_R25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[9]                          ; PIN_T25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[0]                          ; PIN_D28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[10]                         ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[11]                         ; PIN_L28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[12]                         ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[13]                         ; PIN_R28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[14]                         ; PIN_U28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[15]                         ; PIN_V28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[16]                         ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[1]                          ; PIN_E28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[2]                          ; PIN_F28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[3]                          ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[4]                          ; PIN_K28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[5]                          ; PIN_M28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[6]                          ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[7]                          ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[8]                          ; PIN_J24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[9]                          ; PIN_P28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[0]                          ; PIN_D27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[10]                         ; PIN_J25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[11]                         ; PIN_L27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[12]                         ; PIN_V25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[13]                         ; PIN_R27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[14]                         ; PIN_U27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[15]                         ; PIN_V27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[16]                         ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[1]                          ; PIN_E27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[2]                          ; PIN_F27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[3]                          ; PIN_G27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[4]                          ; PIN_K27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[5]                          ; PIN_M27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[6]                          ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[7]                          ; PIN_H23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[8]                          ; PIN_J23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[9]                          ; PIN_P27       ; QSF Assignment ;
; Location     ;                ;              ; I2C_SCLK                                ; PIN_B7        ; QSF Assignment ;
; Location     ;                ;              ; I2C_SDAT                                ; PIN_A8        ; QSF Assignment ;
; Location     ;                ;              ; IRDA_RXD                                ; PIN_Y15       ; QSF Assignment ;
; Location     ;                ;              ; LCD_BLON                                ; PIN_L6        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[0]                             ; PIN_L3        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[1]                             ; PIN_L1        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[2]                             ; PIN_L2        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[3]                             ; PIN_K7        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[4]                             ; PIN_K1        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[5]                             ; PIN_K2        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[6]                             ; PIN_M3        ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[7]                             ; PIN_M5        ; QSF Assignment ;
; Location     ;                ;              ; LCD_EN                                  ; PIN_L4        ; QSF Assignment ;
; Location     ;                ;              ; LCD_ON                                  ; PIN_L5        ; QSF Assignment ;
; Location     ;                ;              ; LCD_RS                                  ; PIN_M2        ; QSF Assignment ;
; Location     ;                ;              ; LCD_RW                                  ; PIN_M1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_ADDR[0]                             ; PIN_H7        ; QSF Assignment ;
; Location     ;                ;              ; OTG_ADDR[1]                             ; PIN_C3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_CS_N                                ; PIN_A3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[0]                             ; PIN_J6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[10]                            ; PIN_G1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[11]                            ; PIN_G2        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[12]                            ; PIN_G3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[13]                            ; PIN_F1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[14]                            ; PIN_F3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[15]                            ; PIN_G4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[1]                             ; PIN_K4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[2]                             ; PIN_J5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[3]                             ; PIN_K3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[4]                             ; PIN_J4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[5]                             ; PIN_J3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[6]                             ; PIN_J7        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[7]                             ; PIN_H6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[8]                             ; PIN_H3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[9]                             ; PIN_H4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT                                 ; PIN_D5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_RD_N                                ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_RST_N                               ; PIN_C5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_WR_N                                ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK                                 ; PIN_G6        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK2                                ; PIN_G5        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT                                 ; PIN_H5        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT2                                ; PIN_F5        ; QSF Assignment ;
; Location     ;                ;              ; SD_CLK                                  ; PIN_AE13      ; QSF Assignment ;
; Location     ;                ;              ; SD_CMD                                  ; PIN_AD14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[0]                               ; PIN_AE14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[1]                               ; PIN_AF13      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[2]                               ; PIN_AB14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[3]                               ; PIN_AC14      ; QSF Assignment ;
; Location     ;                ;              ; SD_WP_N                                 ; PIN_AF14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKIN                               ; PIN_AH14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKOUT                              ; PIN_AE23      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[0]                            ; PIN_AB7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[10]                           ; PIN_AF2       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[11]                           ; PIN_AD3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[12]                           ; PIN_AB4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[13]                           ; PIN_AC3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[14]                           ; PIN_AA4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[15]                           ; PIN_AB11      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[16]                           ; PIN_AC11      ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[17]                           ; PIN_AB9       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[18]                           ; PIN_AB8       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[19]                           ; PIN_T8        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[1]                            ; PIN_AD7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[2]                            ; PIN_AE7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[3]                            ; PIN_AC7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[4]                            ; PIN_AB6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[5]                            ; PIN_AE6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[6]                            ; PIN_AB5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[7]                            ; PIN_AC5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[8]                            ; PIN_AF5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_ADDR[9]                            ; PIN_T7        ; QSF Assignment ;
; Location     ;                ;              ; SRAM_CE_N                               ; PIN_AF8       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[0]                              ; PIN_AH3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[10]                             ; PIN_AE2       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[11]                             ; PIN_AE1       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[12]                             ; PIN_AE3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[13]                             ; PIN_AE4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[14]                             ; PIN_AF3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[15]                             ; PIN_AG3       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[1]                              ; PIN_AF4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[2]                              ; PIN_AG4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[3]                              ; PIN_AH4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[4]                              ; PIN_AF6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[5]                              ; PIN_AG6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[6]                              ; PIN_AH6       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[7]                              ; PIN_AF7       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[8]                              ; PIN_AD1       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_DQ[9]                              ; PIN_AD2       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_LB_N                               ; PIN_AD4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_OE_N                               ; PIN_AD5       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_UB_N                               ; PIN_AC4       ; QSF Assignment ;
; Location     ;                ;              ; SRAM_WE_N                               ; PIN_AE8       ; QSF Assignment ;
; Location     ;                ;              ; TD_CLK27                                ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[0]                              ; PIN_E8        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[1]                              ; PIN_A7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[2]                              ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[3]                              ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[4]                              ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[5]                              ; PIN_D6        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[6]                              ; PIN_E7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[7]                              ; PIN_F7        ; QSF Assignment ;
; Location     ;                ;              ; TD_HS                                   ; PIN_E5        ; QSF Assignment ;
; Location     ;                ;              ; TD_RESET_N                              ; PIN_G7        ; QSF Assignment ;
; Location     ;                ;              ; TD_VS                                   ; PIN_E4        ; QSF Assignment ;
; Location     ;                ;              ; UART_CTS                                ; PIN_J13       ; QSF Assignment ;
; Location     ;                ;              ; UART_RTS                                ; PIN_G14       ; QSF Assignment ;
; Location     ;                ;              ; VGA_BLANK_N                             ; PIN_F11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[0]                                ; PIN_B10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[1]                                ; PIN_A10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[2]                                ; PIN_C11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[3]                                ; PIN_B11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[4]                                ; PIN_A11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[5]                                ; PIN_C12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[6]                                ; PIN_D11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[7]                                ; PIN_D12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_CLK                                 ; PIN_A12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[0]                                ; PIN_G8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[1]                                ; PIN_G11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[2]                                ; PIN_F8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[3]                                ; PIN_H12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[4]                                ; PIN_C8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[5]                                ; PIN_B8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[6]                                ; PIN_F10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[7]                                ; PIN_C9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_HS                                  ; PIN_G13       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[0]                                ; PIN_E12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[1]                                ; PIN_E11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[2]                                ; PIN_D10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[3]                                ; PIN_F12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[4]                                ; PIN_G10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[5]                                ; PIN_J12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[6]                                ; PIN_H8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[7]                                ; PIN_H10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_SYNC_N                              ; PIN_C10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_VS                                  ; PIN_C13       ; QSF Assignment ;
; Virtual Pin  ; fpga           ;              ; fpga_core:core_inst|rx_udp0_dest_port   ; ON            ; QSF Assignment ;
; Virtual Pin  ; fpga           ;              ; fpga_core:core_inst|rx_udp0_eth_src_mac ; ON            ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; AUD_ADCDAT                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; AUD_ADCLRCK                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; AUD_BCLK                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; AUD_DACDAT                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; AUD_DACLRCK                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; AUD_XCK                                 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; CLOCK2_50                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; CLOCK3_50                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; EEP_I2C_SCLK                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; EEP_I2C_SDAT                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET0_LINK100                           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET0_MDC                               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET0_MDIO                              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET0_RX_COL                            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET0_RX_CRS                            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET0_RX_ER                             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET0_TX_CLK                            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET0_TX_ER                             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET1_LINK100                           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET1_MDC                               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET1_MDIO                              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET1_RX_COL                            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET1_RX_CRS                            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET1_RX_ER                             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET1_TX_CLK                            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENET1_TX_ER                             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; ENETCLK_25                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; EX_IO[0]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; EX_IO[1]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; EX_IO[2]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; EX_IO[3]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; EX_IO[4]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; EX_IO[5]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; EX_IO[6]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[0]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[10]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[11]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[12]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[13]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[14]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[15]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[16]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[17]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[18]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[19]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[1]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[20]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[21]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[22]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[2]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[3]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[4]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[5]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[6]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[7]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[8]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_ADDR[9]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_CE_N                                 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_DQ[0]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_DQ[1]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_DQ[2]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_DQ[3]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_DQ[4]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_DQ[5]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_DQ[6]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_DQ[7]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_OE_N                                 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_RST_N                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_RY                                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_WE_N                                 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; FL_WP_N                                 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_CLKIN0                             ; 3.0-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_CLKIN_N1                           ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_CLKIN_N2                           ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_CLKIN_P1                           ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_CLKIN_P2                           ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_CLKOUT0                            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_CLKOUT_N1                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_CLKOUT_N2                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_CLKOUT_P1                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_CLKOUT_P2                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_D[0]                               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_D[1]                               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_D[2]                               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_D[3]                               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[0]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[10]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[11]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[12]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[13]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[14]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[15]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[16]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[1]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[2]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[3]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[4]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[5]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[6]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[7]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[8]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_N[9]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[0]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[10]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[11]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[12]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[13]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[14]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[15]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[16]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[1]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[2]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[3]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[4]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[5]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[6]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[7]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[8]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_RX_D_P[9]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[0]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[10]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[11]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[12]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[13]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[14]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[15]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[16]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[1]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[2]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[3]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[4]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[5]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[6]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[7]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[8]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_N[9]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[0]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[10]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[11]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[12]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[13]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[14]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[15]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[16]                         ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[1]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[2]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[3]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[4]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[5]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[6]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[7]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[8]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; HSMC_TX_D_P[9]                          ; LVDS          ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; I2C_SCLK                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; I2C_SDAT                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; IRDA_RXD                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_BLON                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_DATA[0]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_DATA[1]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_DATA[2]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_DATA[3]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_DATA[4]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_DATA[5]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_DATA[6]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_DATA[7]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_EN                                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_ON                                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_RS                                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; LCD_RW                                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_ADDR[0]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_ADDR[1]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_CS_N                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[0]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[10]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[11]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[12]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[13]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[14]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[15]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[1]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[2]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[3]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[4]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[5]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[6]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[7]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[8]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_DATA[9]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_INT                                 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_RD_N                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_RST_N                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; OTG_WR_N                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; PS2_CLK                                 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; PS2_CLK2                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; PS2_DAT                                 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; PS2_DAT2                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SD_CLK                                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SD_CMD                                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SD_DAT[0]                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SD_DAT[1]                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SD_DAT[2]                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SD_DAT[3]                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SD_WP_N                                 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SMA_CLKIN                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SMA_CLKOUT                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[0]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[10]                           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[11]                           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[12]                           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[13]                           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[14]                           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[15]                           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[16]                           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[17]                           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[18]                           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[19]                           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[1]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[2]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[3]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[4]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[5]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[6]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[7]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[8]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_ADDR[9]                            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_CE_N                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[0]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[10]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[11]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[12]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[13]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[14]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[15]                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[1]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[2]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[3]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[4]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[5]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[6]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[7]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[8]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_DQ[9]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_LB_N                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_OE_N                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_UB_N                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; SRAM_WE_N                               ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; TD_CLK27                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; TD_DATA[0]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; TD_DATA[1]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; TD_DATA[2]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; TD_DATA[3]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; TD_DATA[4]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; TD_DATA[5]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; TD_DATA[6]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; TD_DATA[7]                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; TD_HS                                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; TD_RESET_N                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; TD_VS                                   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; UART_CTS                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; UART_RTS                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_BLANK_N                             ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_B[0]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_B[1]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_B[2]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_B[3]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_B[4]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_B[5]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_B[6]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_B[7]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_CLK                                 ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_G[0]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_G[1]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_G[2]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_G[3]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_G[4]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_G[5]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_G[6]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_G[7]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_HS                                  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_R[0]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_R[1]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_R[2]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_R[3]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_R[4]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_R[5]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_R[6]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_R[7]                                ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_SYNC_N                              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; fpga           ;              ; VGA_VS                                  ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+-----------------------------------------+---------------+----------------+


+-----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                        ;
+---------------------+-----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]         ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+-----------------------+----------------------------+--------------------------+
; Placement (by node) ;                       ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 23294 )  ; 0.00 % ( 0 / 23294 )       ; 0.00 % ( 0 / 23294 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 23294 )  ; 0.00 % ( 0 / 23294 )       ; 0.00 % ( 0 / 23294 )     ;
;                     ;                       ;                            ;                          ;
; Routing (by net)    ;                       ;                            ;                          ;
;     -- Requested    ; 0.06 % ( 10 / 16669 ) ; 0.06 % ( 10 / 16669 )      ; 0.00 % ( 0 / 16669 )     ;
;     -- Achieved     ; 0.06 % ( 10 / 16669 ) ; 0.06 % ( 10 / 16669 )      ; 0.00 % ( 0 / 16669 )     ;
+---------------------+-----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 20405 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 214 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 2660 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 15 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                                                   ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
; Partition 1                    ; Partition 2                    ; Preservation Requested ; Preservation Achieved ; Preservation Method ; Notes ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
; Top                            ; Top                            ; 0.04 % ( 40 / 94168 )  ; 0.04 % ( 40 / 94168 ) ; Design Partitions   ;       ;
; sld_hub:auto_hub               ; Top                            ; 0.00 % ( 0 / 47 )      ; 0.00 % ( 0 / 47 )     ; N/A                 ;       ;
; Top                            ; sld_hub:auto_hub               ; 0.00 % ( 0 / 47 )      ; 0.00 % ( 0 / 47 )     ; N/A                 ;       ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 0.00 % ( 0 / 762 )     ; 0.00 % ( 0 / 762 )    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; Top                            ; 0.00 % ( 0 / 337 )     ; 0.00 % ( 0 / 337 )    ; N/A                 ;       ;
; Top                            ; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 337 )     ; 0.00 % ( 0 / 337 )    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; sld_hub:auto_hub               ; 0.00 % ( 0 / 133 )     ; 0.00 % ( 0 / 133 )    ; N/A                 ;       ;
; sld_hub:auto_hub               ; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 133 )     ; 0.00 % ( 0 / 133 )    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 6282 )    ; 0.00 % ( 0 / 6282 )   ; N/A                 ;       ;
; hard_block:auto_generated_inst ; Top                            ; 0.00 % ( 0 / 2328 )    ; 0.00 % ( 0 / 2328 )   ; N/A                 ;       ;
; Top                            ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2328 )    ; 0.00 % ( 0 / 2328 )   ; N/A                 ;       ;
; hard_block:auto_generated_inst ; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 171 )     ; 0.00 % ( 0 / 171 )    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 171 )     ; 0.00 % ( 0 / 171 )    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )      ; 0.00 % ( 0 / 10 )     ; N/A                 ;       ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 15,989 / 114,480 ( 14 % )      ;
;     -- Combinational with no register       ; 3946                           ;
;     -- Register only                        ; 5738                           ;
;     -- Combinational with a register        ; 6305                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 8509                           ;
;     -- 3 input functions                    ; 759                            ;
;     -- <=2 input functions                  ; 983                            ;
;     -- Register only                        ; 5738                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 9810                           ;
;     -- arithmetic mode                      ; 441                            ;
;                                             ;                                ;
; Total registers*                            ; 12,067 / 117,053 ( 10 % )      ;
;     -- Dedicated logic registers            ; 12,043 / 114,480 ( 11 % )      ;
;     -- I/O registers                        ; 24 / 2,573 ( < 1 % )           ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 1,371 / 7,155 ( 19 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 229 / 529 ( 43 % )             ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )                 ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                 ;
;                                             ;                                ;
; M9Ks                                        ; 172 / 432 ( 40 % )             ;
; Total block memory bits                     ; 1,343,872 / 3,981,312 ( 34 % ) ;
; Total block memory implementation bits      ; 1,585,152 / 3,981,312 ( 40 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )                ;
; PLLs                                        ; 2 / 4 ( 50 % )                 ;
; Global signals                              ; 9                              ;
;     -- Global clocks                        ; 9 / 20 ( 45 % )                ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 9.3% / 8.9% / 9.9%             ;
; Peak interconnect usage (total/H/V)         ; 69.2% / 65.1% / 75.0%          ;
; Maximum fan-out                             ; 10496                          ;
; Highest non-global fan-out                  ; 1571                           ;
; Total fan-out                               ; 81889                          ;
; Average fan-out                             ; 3.14                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                      ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                     ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                    ; Low                            ; Low                            ;
;                                             ;                         ;                        ;                                ;                                ;
; Total logic elements                        ; 13887 / 114480 ( 12 % ) ; 148 / 114480 ( < 1 % ) ; 1954 / 114480 ( 2 % )          ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 3785                    ; 58                     ; 103                            ; 0                              ;
;     -- Register only                        ; 4307                    ; 24                     ; 1407                           ; 0                              ;
;     -- Combinational with a register        ; 5795                    ; 66                     ; 444                            ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                        ;                                ;                                ;
;     -- 4 input functions                    ; 8332                    ; 52                     ; 125                            ; 0                              ;
;     -- 3 input functions                    ; 391                     ; 35                     ; 333                            ; 0                              ;
;     -- <=2 input functions                  ; 857                     ; 37                     ; 89                             ; 0                              ;
;     -- Register only                        ; 4307                    ; 24                     ; 1407                           ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Logic elements by mode                      ;                         ;                        ;                                ;                                ;
;     -- normal mode                          ; 9205                    ; 116                    ; 489                            ; 0                              ;
;     -- arithmetic mode                      ; 375                     ; 8                      ; 58                             ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Total registers                             ; 10126                   ; 90                     ; 1851                           ; 0                              ;
;     -- Dedicated logic registers            ; 10102 / 114480 ( 9 % )  ; 90 / 114480 ( < 1 % )  ; 1851 / 114480 ( 2 % )          ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 48                      ; 0                      ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Total LABs:  partially or completely used   ; 1204 / 7155 ( 17 % )    ; 13 / 7155 ( < 1 % )    ; 186 / 7155 ( 3 % )             ; 0 / 7155 ( 0 % )               ;
;                                             ;                         ;                        ;                                ;                                ;
; Virtual pins                                ; 0                       ; 0                      ; 0                              ; 0                              ;
; I/O pins                                    ; 229                     ; 0                      ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 1327104                 ; 0                      ; 16768                          ; 0                              ;
; Total RAM block bits                        ; 1511424                 ; 0                      ; 73728                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                  ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 164 / 432 ( 37 % )      ; 0 / 432 ( 0 % )        ; 8 / 432 ( 1 % )                ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 5 / 24 ( 20 % )         ; 0 / 24 ( 0 % )         ; 1 / 24 ( 4 % )                 ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry       ; 12 / 516 ( 2 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ; 0 / 516 ( 0 % )                ;
;                                             ;                         ;                        ;                                ;                                ;
; Connections                                 ;                         ;                        ;                                ;                                ;
;     -- Input Connections                    ; 10042                   ; 133                    ; 2316                           ; 4                              ;
;     -- Registered Input Connections         ; 9684                    ; 101                    ; 1940                           ; 0                              ;
;     -- Output Connections                   ; 882                     ; 154                    ; 34                             ; 11425                          ;
;     -- Registered Output Connections        ; 266                     ; 154                    ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Internal Connections                        ;                         ;                        ;                                ;                                ;
;     -- Total Connections                    ; 74756                   ; 844                    ; 7488                           ; 11439                          ;
;     -- Registered Connections               ; 36278                   ; 603                    ; 4184                           ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; External Connections                        ;                         ;                        ;                                ;                                ;
;     -- Top                                  ; 64                      ; 122                    ; 725                            ; 10013                          ;
;     -- sld_hub:auto_hub                     ; 122                     ; 20                     ; 145                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 725                     ; 145                    ; 64                             ; 1416                           ;
;     -- hard_block:auto_generated_inst       ; 10013                   ; 0                      ; 1416                           ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Partition Interface                         ;                         ;                        ;                                ;                                ;
;     -- Input Ports                          ; 41                      ; 45                     ; 599                            ; 4                              ;
;     -- Output Ports                         ; 423                     ; 62                     ; 283                            ; 4                              ;
;     -- Bidir Ports                          ; 32                      ; 0                      ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Registered Ports                            ;                         ;                        ;                                ;                                ;
;     -- Registered Input Ports               ; 0                       ; 4                      ; 75                             ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 29                     ; 269                            ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Port Connectivity                           ;                         ;                        ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 0                      ; 14                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 28                     ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                      ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                      ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 25                     ; 266                            ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 30                     ; 280                            ; 2                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 29                     ; 271                            ; 0                              ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50         ; Y2    ; 2        ; 0            ; 36           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ENET0_INT_N      ; A21   ; 7        ; 89           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_CLK     ; A15   ; 7        ; 56           ; 73           ; 0            ; 229                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DATA[0] ; C16   ; 7        ; 62           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DATA[1] ; D16   ; 7        ; 62           ; 73           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DATA[2] ; D17   ; 7        ; 81           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DATA[3] ; C15   ; 7        ; 58           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DV      ; C17   ; 7        ; 81           ; 73           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_INT_N      ; D24   ; 7        ; 98           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_CLK     ; B15   ; 7        ; 56           ; 73           ; 7            ; 229                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DATA[0] ; B23   ; 7        ; 102          ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DATA[1] ; C21   ; 7        ; 91           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DATA[2] ; A23   ; 7        ; 102          ; 73           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DATA[3] ; D21   ; 7        ; 96           ; 73           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DV      ; A22   ; 7        ; 89           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[0]           ; M23   ; 6        ; 115          ; 40           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]           ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[2]           ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[3]           ; R24   ; 5        ; 115          ; 35           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[0]            ; AB28  ; 5        ; 115          ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[10]           ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[11]           ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[12]           ; AB23  ; 5        ; 115          ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[13]           ; AA24  ; 5        ; 115          ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[14]           ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[15]           ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[16]           ; Y24   ; 5        ; 115          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[17]           ; Y23   ; 5        ; 115          ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[1]            ; AC28  ; 5        ; 115          ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[2]            ; AC27  ; 5        ; 115          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[3]            ; AD27  ; 5        ; 115          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[4]            ; AB27  ; 5        ; 115          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[5]            ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[6]            ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[7]            ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[8]            ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[9]            ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; UART_RXD         ; G12   ; 8        ; 27           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]     ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]    ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]    ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]    ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]     ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]     ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]     ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]     ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]     ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]     ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]     ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]     ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]     ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]       ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]       ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N       ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE         ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK         ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N        ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]      ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]      ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]      ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]      ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N       ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N        ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_GTX_CLK    ; A17   ; 7        ; 60           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_RST_N      ; C19   ; 7        ; 83           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[0] ; C18   ; 7        ; 87           ; 73           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[1] ; D19   ; 7        ; 83           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[2] ; A19   ; 7        ; 81           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[3] ; B19   ; 7        ; 81           ; 73           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_EN      ; A18   ; 7        ; 79           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_GTX_CLK    ; C23   ; 7        ; 100          ; 73           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_RST_N      ; D22   ; 7        ; 111          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[0] ; C25   ; 7        ; 105          ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[1] ; A26   ; 7        ; 109          ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[2] ; B26   ; 7        ; 113          ; 73           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[3] ; C26   ; 7        ; 113          ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_EN      ; B25   ; 7        ; 107          ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[0]          ; AB22  ; 4        ; 107          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[10]         ; AC19  ; 4        ; 94           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[11]         ; AF16  ; 4        ; 65           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[12]         ; AD19  ; 4        ; 94           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[13]         ; AF15  ; 4        ; 60           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[14]         ; AF24  ; 4        ; 83           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[15]         ; AE21  ; 4        ; 85           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[16]         ; AF25  ; 4        ; 83           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[17]         ; AC22  ; 4        ; 109          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[18]         ; AE22  ; 4        ; 96           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[19]         ; AF21  ; 4        ; 87           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[1]          ; AC15  ; 4        ; 60           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[20]         ; AF22  ; 4        ; 96           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[21]         ; AD22  ; 4        ; 111          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[22]         ; AG25  ; 4        ; 91           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[23]         ; AD25  ; 4        ; 100          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[24]         ; AH25  ; 4        ; 91           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[25]         ; AE25  ; 4        ; 89           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[26]         ; AG22  ; 4        ; 79           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[27]         ; AE24  ; 4        ; 100          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[28]         ; AH22  ; 4        ; 79           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[29]         ; AF26  ; 4        ; 89           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[2]          ; AB21  ; 4        ; 109          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[30]         ; AE20  ; 4        ; 85           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[31]         ; AG23  ; 4        ; 81           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[32]         ; AF20  ; 4        ; 85           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[33]         ; AH26  ; 4        ; 113          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[34]         ; AH23  ; 4        ; 81           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[35]         ; AG26  ; 4        ; 113          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[3]          ; Y17   ; 4        ; 96           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[4]          ; AC21  ; 4        ; 102          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[5]          ; Y16   ; 4        ; 96           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[6]          ; AD21  ; 4        ; 102          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[7]          ; AE16  ; 4        ; 65           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[8]          ; AD15  ; 4        ; 60           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[9]          ; AE15  ; 4        ; 60           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]          ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]          ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]          ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]          ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]          ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]          ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]          ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]          ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]          ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]          ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]          ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]          ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]          ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]          ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]          ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]          ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]          ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]          ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]          ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]          ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]          ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]          ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]          ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]          ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]          ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]          ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]          ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]          ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]          ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]          ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]          ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]          ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]          ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]          ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]          ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]          ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]          ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]          ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]          ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]          ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]          ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]          ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]          ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]          ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]          ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]          ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]          ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]          ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]          ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]          ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]          ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]          ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]          ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]          ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]          ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]          ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]          ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]          ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]          ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]          ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]          ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]          ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]          ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]          ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]          ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]          ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]         ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]         ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]         ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]         ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]         ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]         ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]         ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]         ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]          ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]          ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]          ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]          ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]          ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]          ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]          ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]          ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]          ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD         ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                   ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                              ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO               ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO           ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                               ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                  ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                 ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                               ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                   ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                   ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                   ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                   ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                             ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                     ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T50n, PADD1                    ; Use as regular IO        ; ENET0_TX_DATA[0]        ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T46n, PADD3                    ; Use as regular IO        ; ENET0_RX_DV             ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8 ; Use as regular IO        ; ENET0_RX_DATA[2]        ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T45n, PADD5                    ; Use as regular IO        ; ENET0_TX_DATA[2]        ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T45p, PADD6                    ; Use as regular IO        ; ENET0_TX_DATA[3]        ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7                    ; Use as regular IO        ; ENET0_TX_EN             ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                    ; Use as regular IO        ; ENET0_RX_DATA[0]        ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                   ; Use as regular IO        ; ENET0_RX_DATA[1]        ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                   ; Use as regular IO        ; ENET0_GTX_CLK           ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                   ; Use as regular IO        ; ENET0_RX_DATA[3]        ; Dual Purpose Pin          ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 46 / 63 ( 73 % ) ; 3.3V          ; --           ;
; 3        ; 2 / 73 ( 3 % )   ; 3.3V          ; --           ;
; 4        ; 68 / 71 ( 96 % ) ; 3.3V          ; --           ;
; 5        ; 34 / 65 ( 52 % ) ; 2.5V          ; --           ;
; 6        ; 9 / 58 ( 16 % )  ; 2.5V          ; --           ;
; 7        ; 58 / 72 ( 81 % ) ; 2.5V          ; --           ;
; 8        ; 2 / 71 ( 3 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; ENET0_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; ENET0_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 442        ; 7        ; ENET0_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 440        ; 7        ; ENET0_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; ENET0_INT_N                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 423        ; 7        ; ENET1_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 412        ; 7        ; ENET1_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; ENET1_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; GPIO[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; GPIO[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; GPIO[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; GPIO[10]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; GPIO[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; GPIO[17]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; GPIO[8]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; GPIO[12]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; GPIO[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; GPIO[21]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; GPIO[23]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; GPIO[9]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; GPIO[7]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; GPIO[30]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; GPIO[15]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; GPIO[18]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; GPIO[27]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; GPIO[25]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; GPIO[13]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; GPIO[11]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; GPIO[32]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; GPIO[19]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; GPIO[20]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; GPIO[14]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; GPIO[16]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; GPIO[29]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; GPIO[26]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; GPIO[31]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; GPIO[22]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; GPIO[35]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; GPIO[28]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; GPIO[34]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; GPIO[24]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; GPIO[33]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; ENET1_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; ENET0_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; ENET1_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; ENET1_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 401        ; 7        ; ENET1_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; ENET0_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 460        ; 7        ; ENET0_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 438        ; 7        ; ENET0_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 429        ; 7        ; ENET0_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 435        ; 7        ; ENET0_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; ENET1_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; ENET1_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; ENET1_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C26      ; 400        ; 7        ; ENET1_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; ENET0_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 439        ; 7        ; ENET0_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; ENET0_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; ENET1_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 402        ; 7        ; ENET1_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; ENET1_INT_N                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; GPIO[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; GPIO[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                        ;
+-------------------------------+------------------------------------------------------------------------------------------+---------------------------------------------------------+
; Name                          ; altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 ; altpll:altpll_component|altpll_chi2:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------------+---------------------------------------------------------+
; SDC pin name                  ; altplldram_inst|altpll_component|auto_generated|pll1                                     ; altpll_component|auto_generated|pll1                    ;
; PLL mode                      ; Normal                                                                                   ; Normal                                                  ;
; Compensate clock              ; clock1                                                                                   ; clock0                                                  ;
; Compensated input/output pins ; --                                                                                       ; --                                                      ;
; Switchover type               ; --                                                                                       ; --                                                      ;
; Input frequency 0             ; 50.0 MHz                                                                                 ; 50.0 MHz                                                ;
; Input frequency 1             ; --                                                                                       ; --                                                      ;
; Nominal PFD frequency         ; 7.1 MHz                                                                                  ; 50.0 MHz                                                ;
; Nominal VCO frequency         ; 1064.3 MHz                                                                               ; 500.0 MHz                                               ;
; VCO post scale K counter      ; --                                                                                       ; 2                                                       ;
; VCO frequency control         ; Auto                                                                                     ; Auto                                                    ;
; VCO phase shift step          ; 117 ps                                                                                   ; 250 ps                                                  ;
; VCO multiply                  ; --                                                                                       ; --                                                      ;
; VCO divide                    ; --                                                                                       ; --                                                      ;
; Freq min lock                 ; 37.8 MHz                                                                                 ; 30.0 MHz                                                ;
; Freq max lock                 ; 61.09 MHz                                                                                ; 65.02 MHz                                               ;
; M VCO Tap                     ; 3                                                                                        ; 0                                                       ;
; M Initial                     ; 4                                                                                        ; 1                                                       ;
; M value                       ; 149                                                                                      ; 10                                                      ;
; N value                       ; 7                                                                                        ; 1                                                       ;
; Charge pump current           ; setting 1                                                                                ; setting 1                                               ;
; Loop filter resistance        ; setting 16                                                                               ; setting 27                                              ;
; Loop filter capacitance       ; setting 0                                                                                ; setting 0                                               ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                                       ; 1.03 MHz to 1.97 MHz                                    ;
; Bandwidth type                ; Medium                                                                                   ; Medium                                                  ;
; Real time reconfigurable      ; Off                                                                                      ; Off                                                     ;
; Scan chain MIF file           ; --                                                                                       ; --                                                      ;
; Preserve PLL counter order    ; Off                                                                                      ; Off                                                     ;
; PLL location                  ; PLL_3                                                                                    ; PLL_1                                                   ;
; Inclk0 signal                 ; CLOCK_50                                                                                 ; CLOCK_50                                                ;
; Inclk1 signal                 ; --                                                                                       ; --                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                                            ; Dedicated Pin                                           ;
; Inclk1 signal type            ; --                                                                                       ; --                                                      ;
+-------------------------------+------------------------------------------------------------------------------------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------+
; Name                                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------+
; altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 149  ; 56  ; 133.04 MHz       ; -152 (-3171 ps) ; 5.63 (117 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; altplldram_inst|altpll_component|auto_generated|pll1|clk[1] ;
; altpll:altpll_component|altpll_chi2:auto_generated|clk[0]                                            ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)        ; 11.25 (250 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; altpll_component|auto_generated|pll1|clk[0]                 ;
; altpll:altpll_component|altpll_chi2:auto_generated|clk[1]                                            ; clock1       ; 5    ; 2   ; 125.0 MHz        ; 90 (2000 ps)    ; 11.25 (250 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 2       ; 0       ; altpll_component|auto_generated|pll1|clk[1]                 ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; LEDG[0]          ; Missing drive strength and slew rate ;
; LEDG[1]          ; Missing drive strength and slew rate ;
; LEDG[2]          ; Missing drive strength and slew rate ;
; LEDG[3]          ; Missing drive strength and slew rate ;
; LEDG[4]          ; Missing drive strength and slew rate ;
; LEDG[5]          ; Missing drive strength and slew rate ;
; LEDG[6]          ; Missing drive strength and slew rate ;
; LEDG[7]          ; Missing drive strength and slew rate ;
; LEDG[8]          ; Missing drive strength and slew rate ;
; LEDR[0]          ; Missing drive strength and slew rate ;
; LEDR[1]          ; Missing drive strength and slew rate ;
; LEDR[2]          ; Missing drive strength and slew rate ;
; LEDR[3]          ; Missing drive strength and slew rate ;
; LEDR[4]          ; Missing drive strength and slew rate ;
; LEDR[5]          ; Missing drive strength and slew rate ;
; LEDR[6]          ; Missing drive strength and slew rate ;
; LEDR[7]          ; Missing drive strength and slew rate ;
; LEDR[8]          ; Missing drive strength and slew rate ;
; LEDR[9]          ; Missing drive strength and slew rate ;
; LEDR[10]         ; Missing drive strength and slew rate ;
; LEDR[11]         ; Missing drive strength and slew rate ;
; LEDR[12]         ; Missing drive strength and slew rate ;
; LEDR[13]         ; Missing drive strength and slew rate ;
; LEDR[14]         ; Missing drive strength and slew rate ;
; LEDR[15]         ; Missing drive strength and slew rate ;
; LEDR[16]         ; Missing drive strength and slew rate ;
; LEDR[17]         ; Missing drive strength and slew rate ;
; HEX0[0]          ; Missing drive strength and slew rate ;
; HEX0[1]          ; Missing drive strength and slew rate ;
; HEX0[2]          ; Missing drive strength and slew rate ;
; HEX0[3]          ; Missing drive strength and slew rate ;
; HEX0[4]          ; Missing drive strength and slew rate ;
; HEX0[5]          ; Missing drive strength and slew rate ;
; HEX0[6]          ; Missing drive strength and slew rate ;
; HEX1[0]          ; Missing drive strength and slew rate ;
; HEX1[1]          ; Missing drive strength and slew rate ;
; HEX1[2]          ; Missing drive strength and slew rate ;
; HEX1[3]          ; Missing drive strength and slew rate ;
; HEX1[4]          ; Missing drive strength and slew rate ;
; HEX1[5]          ; Missing drive strength and slew rate ;
; HEX1[6]          ; Missing drive strength and slew rate ;
; HEX2[0]          ; Missing drive strength and slew rate ;
; HEX2[1]          ; Missing drive strength and slew rate ;
; HEX2[2]          ; Missing drive strength and slew rate ;
; HEX2[3]          ; Missing drive strength and slew rate ;
; HEX2[4]          ; Missing drive strength and slew rate ;
; HEX2[5]          ; Missing drive strength and slew rate ;
; HEX2[6]          ; Missing drive strength and slew rate ;
; HEX3[0]          ; Missing drive strength and slew rate ;
; HEX3[1]          ; Missing drive strength and slew rate ;
; HEX3[2]          ; Missing drive strength               ;
; HEX3[3]          ; Missing drive strength               ;
; HEX3[4]          ; Missing drive strength               ;
; HEX3[5]          ; Missing drive strength               ;
; HEX3[6]          ; Missing drive strength               ;
; HEX4[0]          ; Missing drive strength               ;
; HEX4[1]          ; Missing drive strength               ;
; HEX4[2]          ; Missing drive strength               ;
; HEX4[3]          ; Missing drive strength               ;
; HEX4[4]          ; Missing drive strength               ;
; HEX4[5]          ; Missing drive strength               ;
; HEX4[6]          ; Missing drive strength               ;
; HEX5[0]          ; Missing drive strength               ;
; HEX5[1]          ; Missing drive strength               ;
; HEX5[2]          ; Missing drive strength               ;
; HEX5[3]          ; Missing drive strength               ;
; HEX5[4]          ; Missing drive strength               ;
; HEX5[5]          ; Missing drive strength               ;
; HEX5[6]          ; Missing drive strength               ;
; HEX6[0]          ; Missing drive strength               ;
; HEX6[1]          ; Missing drive strength               ;
; HEX6[2]          ; Missing drive strength               ;
; HEX6[3]          ; Missing drive strength               ;
; HEX6[4]          ; Missing drive strength               ;
; HEX6[5]          ; Missing drive strength               ;
; HEX6[6]          ; Missing drive strength               ;
; HEX7[0]          ; Missing drive strength               ;
; HEX7[1]          ; Missing drive strength               ;
; HEX7[2]          ; Missing drive strength               ;
; HEX7[3]          ; Missing drive strength               ;
; HEX7[4]          ; Missing drive strength               ;
; HEX7[5]          ; Missing drive strength               ;
; HEX7[6]          ; Missing drive strength               ;
; GPIO[0]          ; Missing drive strength               ;
; GPIO[1]          ; Missing drive strength               ;
; GPIO[2]          ; Missing drive strength               ;
; GPIO[3]          ; Missing drive strength               ;
; GPIO[4]          ; Missing drive strength               ;
; GPIO[5]          ; Missing drive strength               ;
; GPIO[6]          ; Missing drive strength               ;
; GPIO[7]          ; Missing drive strength               ;
; GPIO[8]          ; Missing drive strength               ;
; GPIO[9]          ; Missing drive strength               ;
; GPIO[10]         ; Missing drive strength               ;
; GPIO[11]         ; Missing drive strength               ;
; GPIO[12]         ; Missing drive strength               ;
; GPIO[13]         ; Missing drive strength               ;
; GPIO[14]         ; Missing drive strength               ;
; GPIO[15]         ; Missing drive strength               ;
; GPIO[16]         ; Missing drive strength               ;
; GPIO[17]         ; Missing drive strength               ;
; GPIO[18]         ; Missing drive strength               ;
; GPIO[19]         ; Missing drive strength               ;
; GPIO[20]         ; Missing drive strength               ;
; GPIO[21]         ; Missing drive strength               ;
; GPIO[22]         ; Missing drive strength               ;
; GPIO[23]         ; Missing drive strength               ;
; GPIO[24]         ; Missing drive strength               ;
; GPIO[25]         ; Missing drive strength               ;
; GPIO[26]         ; Missing drive strength               ;
; GPIO[27]         ; Missing drive strength               ;
; GPIO[28]         ; Missing drive strength               ;
; GPIO[29]         ; Missing drive strength               ;
; GPIO[30]         ; Missing drive strength               ;
; GPIO[31]         ; Missing drive strength               ;
; GPIO[32]         ; Missing drive strength               ;
; GPIO[33]         ; Missing drive strength               ;
; GPIO[34]         ; Missing drive strength               ;
; GPIO[35]         ; Missing drive strength               ;
; ENET0_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET0_TX_EN      ; Missing drive strength and slew rate ;
; ENET0_RST_N      ; Missing drive strength and slew rate ;
; ENET1_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET1_TX_EN      ; Missing drive strength and slew rate ;
; ENET1_RST_N      ; Missing drive strength and slew rate ;
; UART_TXD         ; Missing drive strength               ;
; DRAM_ADDR[0]     ; Missing drive strength               ;
; DRAM_ADDR[1]     ; Missing drive strength               ;
; DRAM_ADDR[2]     ; Missing drive strength               ;
; DRAM_ADDR[3]     ; Missing drive strength               ;
; DRAM_ADDR[4]     ; Missing drive strength               ;
; DRAM_ADDR[5]     ; Missing drive strength               ;
; DRAM_ADDR[6]     ; Missing drive strength               ;
; DRAM_ADDR[7]     ; Missing drive strength               ;
; DRAM_ADDR[8]     ; Missing drive strength               ;
; DRAM_ADDR[9]     ; Missing drive strength               ;
; DRAM_ADDR[10]    ; Missing drive strength               ;
; DRAM_ADDR[11]    ; Missing drive strength               ;
; DRAM_ADDR[12]    ; Missing drive strength               ;
; DRAM_BA[0]       ; Missing drive strength               ;
; DRAM_BA[1]       ; Missing drive strength               ;
; DRAM_CAS_N       ; Missing drive strength               ;
; DRAM_CKE         ; Missing drive strength               ;
; DRAM_CLK         ; Missing drive strength               ;
; DRAM_CS_N        ; Missing drive strength               ;
; DRAM_DQM[0]      ; Missing drive strength               ;
; DRAM_DQM[1]      ; Missing drive strength               ;
; DRAM_DQM[2]      ; Missing drive strength               ;
; DRAM_DQM[3]      ; Missing drive strength               ;
; DRAM_RAS_N       ; Missing drive strength               ;
; DRAM_WE_N        ; Missing drive strength               ;
; DRAM_DQ[0]       ; Missing drive strength               ;
; DRAM_DQ[1]       ; Missing drive strength               ;
; DRAM_DQ[2]       ; Missing drive strength               ;
; DRAM_DQ[3]       ; Missing drive strength               ;
; DRAM_DQ[4]       ; Missing drive strength               ;
; DRAM_DQ[5]       ; Missing drive strength               ;
; DRAM_DQ[6]       ; Missing drive strength               ;
; DRAM_DQ[7]       ; Missing drive strength               ;
; DRAM_DQ[8]       ; Missing drive strength               ;
; DRAM_DQ[9]       ; Missing drive strength               ;
; DRAM_DQ[10]      ; Missing drive strength               ;
; DRAM_DQ[11]      ; Missing drive strength               ;
; DRAM_DQ[12]      ; Missing drive strength               ;
; DRAM_DQ[13]      ; Missing drive strength               ;
; DRAM_DQ[14]      ; Missing drive strength               ;
; DRAM_DQ[15]      ; Missing drive strength               ;
; DRAM_DQ[16]      ; Missing drive strength               ;
; DRAM_DQ[17]      ; Missing drive strength               ;
; DRAM_DQ[18]      ; Missing drive strength               ;
; DRAM_DQ[19]      ; Missing drive strength               ;
; DRAM_DQ[20]      ; Missing drive strength               ;
; DRAM_DQ[21]      ; Missing drive strength               ;
; DRAM_DQ[22]      ; Missing drive strength               ;
; DRAM_DQ[23]      ; Missing drive strength               ;
; DRAM_DQ[24]      ; Missing drive strength               ;
; DRAM_DQ[25]      ; Missing drive strength               ;
; DRAM_DQ[26]      ; Missing drive strength               ;
; DRAM_DQ[27]      ; Missing drive strength               ;
; DRAM_DQ[28]      ; Missing drive strength               ;
; DRAM_DQ[29]      ; Missing drive strength               ;
; DRAM_DQ[30]      ; Missing drive strength               ;
; DRAM_DQ[31]      ; Missing drive strength               ;
+------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                              ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |fpga                                                                                                                                   ; 15989 (1)    ; 12043 (0)                 ; 24 (24)       ; 1343872     ; 172  ; 0            ; 0       ; 0         ; 229  ; 0            ; 3946 (1)     ; 5738 (0)          ; 6305 (0)         ; |fpga                                                                                                                                                                                                                                                                                                                                            ; fpga                              ; work         ;
;    |altpll:altpll_component|                                                                                                            ; 2 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |fpga|altpll:altpll_component                                                                                                                                                                                                                                                                                                                    ; altpll                            ; work         ;
;       |altpll_chi2:auto_generated|                                                                                                      ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |fpga|altpll:altpll_component|altpll_chi2:auto_generated                                                                                                                                                                                                                                                                                         ; altpll_chi2                       ; work         ;
;    |altplldram:altplldram_inst|                                                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|altplldram:altplldram_inst                                                                                                                                                                                                                                                                                                                 ; altplldram                        ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|altplldram:altplldram_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                         ; altpll                            ; work         ;
;          |altplldram_altpll:auto_generated|                                                                                             ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated                                                                                                                                                                                                                                                        ; altplldram_altpll                 ; work         ;
;    |fpga_core:core_inst|                                                                                                                ; 13880 (0)    ; 10097 (0)                 ; 0 (0)         ; 1327104     ; 164  ; 0            ; 0       ; 0         ; 0    ; 0            ; 3783 (0)     ; 4304 (0)          ; 5793 (0)         ; |fpga|fpga_core:core_inst                                                                                                                                                                                                                                                                                                                        ; fpga_core                         ; work         ;
;       |axis_async_fifo:axis_async_fifo_inst|                                                                                            ; 384 (248)    ; 177 (173)                 ; 0 (0)         ; 1179648     ; 144  ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (74)     ; 13 (13)           ; 165 (152)        ; |fpga|fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst                                                                                                                                                                                                                                                                                   ; axis_async_fifo                   ; work         ;
;          |altsyncram:mem_rtl_0|                                                                                                         ; 145 (0)      ; 4 (0)                     ; 0 (0)         ; 1179648     ; 144  ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (0)      ; 0 (0)             ; 13 (0)           ; |fpga|fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                              ; altsyncram                        ; work         ;
;             |altsyncram_kcd1:auto_generated|                                                                                            ; 145 (4)      ; 4 (4)                     ; 0 (0)         ; 1179648     ; 144  ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (0)      ; 0 (0)             ; 13 (0)           ; |fpga|fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated                                                                                                                                                                                                                               ; altsyncram_kcd1                   ; work         ;
;                |decode_4aa:rden_decode_b|                                                                                               ; 17 (17)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 2 (2)            ; |fpga|fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b                                                                                                                                                                                                      ; decode_4aa                        ; work         ;
;                |decode_bua:decode2|                                                                                                     ; 18 (18)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2                                                                                                                                                                                                            ; decode_bua                        ; work         ;
;                |mux_sob:mux3|                                                                                                           ; 110 (110)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 0 (0)             ; 11 (11)          ; |fpga|fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|mux_sob:mux3                                                                                                                                                                                                                  ; mux_sob                           ; work         ;
;       |axis_tap:axis_tap0|                                                                                                              ; 44 (44)      ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 26 (26)          ; |fpga|fpga_core:core_inst|axis_tap:axis_tap0                                                                                                                                                                                                                                                                                                     ; axis_tap                          ; work         ;
;       |axis_uart_v1_0:axis_uart|                                                                                                        ; 10741 (0)    ; 8271 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2470 (0)     ; 4090 (0)          ; 4181 (0)         ; |fpga|fpga_core:core_inst|axis_uart_v1_0:axis_uart                                                                                                                                                                                                                                                                                               ; axis_uart_v1_0                    ; work         ;
;          |uart_tx:uart_tx_inst|                                                                                                         ; 10741 (1408) ; 8271 (32)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2470 (1376)  ; 4090 (0)          ; 4181 (4128)      ; |fpga|fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst                                                                                                                                                                                                                                                                          ; uart_tx                           ; work         ;
;             |uart_fifo:fifo_sync_inst|                                                                                                  ; 9310 (9310)  ; 8223 (8223)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1087 (1087)  ; 4090 (4090)       ; 4133 (4133)      ; |fpga|fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst                                                                                                                                                                                                                                                 ; uart_fifo                         ; work         ;
;             |uart_prescaler:prescaler_inst|                                                                                             ; 23 (23)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 16 (16)          ; |fpga|fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_prescaler:prescaler_inst                                                                                                                                                                                                                                            ; uart_prescaler                    ; work         ;
;       |dns_ip_rx:dns0_ip_rx_inst|                                                                                                       ; 470 (470)    ; 333 (333)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (136)    ; 36 (36)           ; 298 (298)        ; |fpga|fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst                                                                                                                                                                                                                                                                                              ; dns_ip_rx                         ; work         ;
;       |eth_axis_rx:eth_axis_rx0_inst|                                                                                                   ; 42 (42)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 8 (8)             ; 21 (21)          ; |fpga|fpga_core:core_inst|eth_axis_rx:eth_axis_rx0_inst                                                                                                                                                                                                                                                                                          ; eth_axis_rx                       ; work         ;
;       |eth_mac_1g_rgmii_fifo:eth_mac_inst0|                                                                                             ; 932 (0)      ; 534 (0)                   ; 0 (0)         ; 73728       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (0)      ; 56 (0)            ; 478 (0)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0                                                                                                                                                                                                                                                                                    ; eth_mac_1g_rgmii_fifo             ; work         ;
;          |axis_async_fifo_adapter:rx_fifo|                                                                                              ; 258 (0)      ; 155 (0)                   ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 13 (0)            ; 142 (0)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo                                                                                                                                                                                                                                                    ; axis_async_fifo_adapter           ; work         ;
;             |axis_async_fifo:fifo_inst|                                                                                                 ; 258 (258)    ; 155 (155)                 ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 13 (13)           ; 142 (142)        ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst                                                                                                                                                                                                                          ; axis_async_fifo                   ; work         ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                   |altsyncram_k6d1:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated                                                                                                                                                                      ; altsyncram_k6d1                   ; work         ;
;          |axis_async_fifo_adapter:tx_fifo|                                                                                              ; 242 (0)      ; 146 (0)                   ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 4 (0)             ; 142 (0)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo                                                                                                                                                                                                                                                    ; axis_async_fifo_adapter           ; work         ;
;             |axis_async_fifo:fifo_inst|                                                                                                 ; 242 (242)    ; 146 (146)                 ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 4 (4)             ; 142 (142)        ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst                                                                                                                                                                                                                          ; axis_async_fifo                   ; work         ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                   |altsyncram_40e1:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated                                                                                                                                                                      ; altsyncram_40e1                   ; work         ;
;          |eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|                                                                                       ; 432 (29)     ; 233 (22)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (7)      ; 39 (7)            ; 194 (15)         ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst                                                                                                                                                                                                                                             ; eth_mac_1g_rgmii                  ; work         ;
;             |eth_mac_1g:eth_mac_1g_inst|                                                                                                ; 348 (0)      ; 175 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (0)      ; 6 (0)             ; 169 (0)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst                                                                                                                                                                                                                  ; eth_mac_1g                        ; work         ;
;                |axis_gmii_rx:axis_gmii_rx_inst|                                                                                         ; 161 (123)    ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (26)      ; 6 (6)             ; 91 (86)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_rx:axis_gmii_rx_inst                                                                                                                                                                                   ; axis_gmii_rx                      ; work         ;
;                   |lfsr:eth_crc_8|                                                                                                      ; 43 (43)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 5 (5)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_rx:axis_gmii_rx_inst|lfsr:eth_crc_8                                                                                                                                                                    ; lfsr                              ; work         ;
;                |axis_gmii_tx:axis_gmii_tx_inst|                                                                                         ; 187 (157)    ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (79)     ; 0 (0)             ; 78 (78)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst                                                                                                                                                                                   ; axis_gmii_tx                      ; work         ;
;                   |lfsr:eth_crc_8|                                                                                                      ; 30 (30)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|lfsr:eth_crc_8                                                                                                                                                                    ; lfsr                              ; work         ;
;             |rgmii_phy_if:rgmii_phy_if_inst|                                                                                            ; 57 (37)      ; 36 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 26 (6)            ; 12 (12)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst                                                                                                                                                                                                              ; rgmii_phy_if                      ; work         ;
;                |oddr:clk_oddr_inst|                                                                                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:clk_oddr_inst                                                                                                                                                                                           ; oddr                              ; work         ;
;                   |altddio_out:altddio_out_inst|                                                                                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:clk_oddr_inst|altddio_out:altddio_out_inst                                                                                                                                                              ; altddio_out                       ; work         ;
;                      |ddio_out_86d:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:clk_oddr_inst|altddio_out:altddio_out_inst|ddio_out_86d:auto_generated                                                                                                                                  ; ddio_out_86d                      ; work         ;
;                |oddr:data_oddr_inst|                                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:data_oddr_inst                                                                                                                                                                                          ; oddr                              ; work         ;
;                   |altddio_out:altddio_out_inst|                                                                                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:data_oddr_inst|altddio_out:altddio_out_inst                                                                                                                                                             ; altddio_out                       ; work         ;
;                      |ddio_out_c6d:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:data_oddr_inst|altddio_out:altddio_out_inst|ddio_out_c6d:auto_generated                                                                                                                                 ; ddio_out_c6d                      ; work         ;
;                |ssio_ddr_in:rx_ssio_ddr_inst|                                                                                           ; 20 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst                                                                                                                                                                                 ; ssio_ddr_in                       ; work         ;
;                   |iddr:data_iddr_inst|                                                                                                 ; 20 (5)       ; 20 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (5)            ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst                                                                                                                                                             ; iddr                              ; work         ;
;                      |altddio_in:altddio_in_inst|                                                                                       ; 15 (0)       ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst                                                                                                                                  ; altddio_in                        ; work         ;
;                         |ddio_in_b2d:auto_generated|                                                                                    ; 15 (15)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated                                                                                                       ; ddio_in_b2d                       ; work         ;
;       |eth_mac_1g_rgmii_fifo:eth_mac_inst1|                                                                                             ; 915 (0)      ; 525 (0)                   ; 0 (0)         ; 73728       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 390 (0)      ; 42 (0)            ; 483 (0)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1                                                                                                                                                                                                                                                                                    ; eth_mac_1g_rgmii_fifo             ; work         ;
;          |axis_async_fifo_adapter:rx_fifo|                                                                                              ; 260 (0)      ; 155 (0)                   ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 10 (0)            ; 145 (0)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo                                                                                                                                                                                                                                                    ; axis_async_fifo_adapter           ; work         ;
;             |axis_async_fifo:fifo_inst|                                                                                                 ; 260 (260)    ; 155 (155)                 ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 10 (10)           ; 145 (145)        ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst                                                                                                                                                                                                                          ; axis_async_fifo                   ; work         ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                   |altsyncram_k6d1:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated                                                                                                                                                                      ; altsyncram_k6d1                   ; work         ;
;          |axis_async_fifo_adapter:tx_fifo|                                                                                              ; 228 (0)      ; 140 (0)                   ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 140 (0)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo                                                                                                                                                                                                                                                    ; axis_async_fifo_adapter           ; work         ;
;             |axis_async_fifo:fifo_inst|                                                                                                 ; 228 (228)    ; 140 (140)                 ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 140 (140)        ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst                                                                                                                                                                                                                          ; axis_async_fifo                   ; work         ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;                   |altsyncram_40e1:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated                                                                                                                                                                      ; altsyncram_40e1                   ; work         ;
;          |eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|                                                                                       ; 427 (28)     ; 230 (22)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 197 (7)      ; 32 (5)            ; 198 (15)         ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst                                                                                                                                                                                                                                             ; eth_mac_1g_rgmii                  ; work         ;
;             |eth_mac_1g:eth_mac_1g_inst|                                                                                                ; 346 (0)      ; 175 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 169 (0)      ; 4 (0)             ; 173 (0)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst                                                                                                                                                                                                                  ; eth_mac_1g                        ; work         ;
;                |axis_gmii_rx:axis_gmii_rx_inst|                                                                                         ; 160 (122)    ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (24)      ; 4 (4)             ; 94 (88)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_rx:axis_gmii_rx_inst                                                                                                                                                                                   ; axis_gmii_rx                      ; work         ;
;                   |lfsr:eth_crc_8|                                                                                                      ; 44 (44)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 6 (6)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_rx:axis_gmii_rx_inst|lfsr:eth_crc_8                                                                                                                                                                    ; lfsr                              ; work         ;
;                |axis_gmii_tx:axis_gmii_tx_inst|                                                                                         ; 186 (156)    ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (77)     ; 0 (0)             ; 79 (79)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst                                                                                                                                                                                   ; axis_gmii_tx                      ; work         ;
;                   |lfsr:eth_crc_8|                                                                                                      ; 30 (30)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|lfsr:eth_crc_8                                                                                                                                                                    ; lfsr                              ; work         ;
;             |rgmii_phy_if:rgmii_phy_if_inst|                                                                                            ; 54 (34)      ; 33 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 23 (3)            ; 10 (10)          ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst                                                                                                                                                                                                              ; rgmii_phy_if                      ; work         ;
;                |oddr:clk_oddr_inst|                                                                                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:clk_oddr_inst                                                                                                                                                                                           ; oddr                              ; work         ;
;                   |altddio_out:altddio_out_inst|                                                                                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:clk_oddr_inst|altddio_out:altddio_out_inst                                                                                                                                                              ; altddio_out                       ; work         ;
;                      |ddio_out_86d:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:clk_oddr_inst|altddio_out:altddio_out_inst|ddio_out_86d:auto_generated                                                                                                                                  ; ddio_out_86d                      ; work         ;
;                |oddr:data_oddr_inst|                                                                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:data_oddr_inst                                                                                                                                                                                          ; oddr                              ; work         ;
;                   |altddio_out:altddio_out_inst|                                                                                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:data_oddr_inst|altddio_out:altddio_out_inst                                                                                                                                                             ; altddio_out                       ; work         ;
;                      |ddio_out_c6d:auto_generated|                                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:data_oddr_inst|altddio_out:altddio_out_inst|ddio_out_c6d:auto_generated                                                                                                                                 ; ddio_out_c6d                      ; work         ;
;                |ssio_ddr_in:rx_ssio_ddr_inst|                                                                                           ; 20 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst                                                                                                                                                                                 ; ssio_ddr_in                       ; work         ;
;                   |iddr:data_iddr_inst|                                                                                                 ; 20 (5)       ; 20 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (5)            ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst                                                                                                                                                             ; iddr                              ; work         ;
;                      |altddio_in:altddio_in_inst|                                                                                       ; 15 (0)       ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst                                                                                                                                  ; altddio_in                        ; work         ;
;                         |ddio_in_b2d:auto_generated|                                                                                    ; 15 (15)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |fpga|fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated                                                                                                       ; ddio_in_b2d                       ; work         ;
;       |ip_eth_rx:ip0_eth_rx_inst|                                                                                                       ; 218 (218)    ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (119)    ; 16 (16)           ; 83 (83)          ; |fpga|fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst                                                                                                                                                                                                                                                                                              ; ip_eth_rx                         ; work         ;
;       |udp_ip_rx:udp0_ip_rx_inst|                                                                                                       ; 136 (136)    ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 43 (43)           ; 60 (60)          ; |fpga|fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst                                                                                                                                                                                                                                                                                              ; udp_ip_rx                         ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 148 (1)      ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (1)       ; 24 (0)            ; 66 (0)           ; |fpga|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 147 (0)      ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 24 (0)            ; 66 (0)           ; |fpga|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 147 (0)      ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 24 (0)            ; 66 (0)           ; |fpga|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 147 (6)      ; 90 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (1)       ; 24 (4)            ; 66 (0)           ; |fpga|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 142 (0)      ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 20 (0)            ; 66 (0)           ; |fpga|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 142 (101)    ; 85 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (43)      ; 20 (20)           ; 66 (40)          ; |fpga|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |fpga|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |fpga|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 1954 (270)   ; 1851 (268)                ; 0 (0)         ; 16768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (2)      ; 1407 (268)        ; 444 (0)          ; |fpga|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1684 (0)     ; 1583 (0)                  ; 0 (0)         ; 16768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 1139 (0)          ; 444 (0)          ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1684 (1142)  ; 1583 (1118)               ; 0 (0)         ; 16768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (34)     ; 1139 (1044)       ; 444 (56)         ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 36 (34)      ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 23 (23)           ; 12 (0)           ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                   ; decode_dvf                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work         ;
;                   |mux_osc:auto_generated|                                                                                              ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_osc:auto_generated                                                                                                                              ; mux_osc                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_6524:auto_generated|                                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6524:auto_generated                                                                                                                                                 ; altsyncram_6524                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 5 (5)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 62 (62)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 17 (17)           ; 19 (19)          ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 47 (1)       ; 46 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 31 (0)            ; 15 (1)           ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 13 (0)           ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 12 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 13 (3)       ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (0)            ; 2 (2)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 341 (10)     ; 306 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 19 (0)            ; 306 (0)          ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 11 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 9 (0)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_8ii:auto_generated|                                                                                             ; 11 (11)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ii:auto_generated                                                             ; cntr_8ii                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 6 (0)        ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_05j:auto_generated|                                                                                             ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_05j:auto_generated                                                                                      ; cntr_05j                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6 (0)        ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_agi:auto_generated|                                                                                             ; 6 (6)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_agi:auto_generated                                                                            ; cntr_agi                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_33j:auto_generated|                                                                                             ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_33j:auto_generated                                                                               ; cntr_33j                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 14 (14)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 281 (281)    ; 262 (262)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 262 (262)        ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 12 (12)      ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |fpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |sync_reset:sync_reset_inst|                                                                                                         ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |fpga|sync_reset:sync_reset_inst                                                                                                                                                                                                                                                                                                                 ; sync_reset                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                   ;
+------------------+----------+---------------+---------------+-----------------------+----------+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+----------+------+
; KEY[0]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; KEY[1]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; KEY[2]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[0]            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[1]            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[2]            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[3]            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[4]            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[5]            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[6]            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[7]            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[8]            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[9]            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[10]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[11]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[12]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[13]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[14]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[15]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[16]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SW[17]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[2]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[3]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[4]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[5]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[6]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[7]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[8]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[2]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[3]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[4]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[5]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[6]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[7]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[8]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[9]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[10]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[11]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[12]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[13]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[14]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[15]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[16]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDR[17]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[2]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[3]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[4]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[5]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX0[6]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[2]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[3]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[4]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[5]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX1[6]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[2]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[3]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[4]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[5]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX2[6]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[2]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[3]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[4]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[5]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX3[6]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[2]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[3]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[4]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[5]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX4[6]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[2]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[3]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[4]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[5]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX5[6]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[2]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[3]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[4]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[5]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX6[6]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[2]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[3]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[4]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[5]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HEX7[6]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[0]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[1]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[2]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[3]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[4]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[5]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[6]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[7]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[8]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[9]          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[10]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[11]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[12]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[13]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[14]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[15]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[16]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[17]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[18]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[19]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[20]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[21]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[22]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[23]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[24]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[25]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[26]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[27]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[28]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[29]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[30]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[31]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[32]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[33]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[34]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; GPIO[35]         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_GTX_CLK    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_DATA[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_DATA[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_DATA[2] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_DATA[3] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_EN      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_RST_N      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_INT_N      ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_GTX_CLK    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET1_TX_DATA[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET1_TX_DATA[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET1_TX_DATA[2] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET1_TX_DATA[3] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET1_TX_EN      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET1_RST_N      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET1_INT_N      ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; UART_TXD         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; UART_RXD         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[5]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[6]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[7]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[8]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[9]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[10]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[11]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_ADDR[12]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_BA[0]       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_BA[1]       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_CAS_N       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_CKE         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_CLK         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_CS_N        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQM[0]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQM[1]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQM[2]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQM[3]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_RAS_N       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_WE_N        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[0]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[1]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[2]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[3]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[4]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[5]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[6]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[7]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[8]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[9]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[10]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[11]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[12]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[13]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[14]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[15]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[16]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[17]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[18]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[19]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[20]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[21]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[22]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[23]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[24]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[25]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[26]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[27]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[28]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[29]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[30]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; DRAM_DQ[31]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; KEY[3]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; CLOCK_50         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_CLK     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; ENET1_RX_CLK     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; ENET1_RX_DV      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DV      ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; ENET1_RX_DATA[0] ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; ENET1_RX_DATA[2] ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; ENET1_RX_DATA[1] ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; ENET1_RX_DATA[3] ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; ENET0_RX_DATA[0] ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; ENET0_RX_DATA[2] ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DATA[1] ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; ENET0_RX_DATA[3] ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
+------------------+----------+---------------+---------------+-----------------------+----------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[0]                                                                                                                                                                                                                                                             ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                                                             ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                                                             ;                   ;         ;
; SW[0]                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[1]                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[2]                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[3]                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[4]                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[5]                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[6]                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[7]                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[8]                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[9]                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[10]                                                                                                                                                                                                                                                             ;                   ;         ;
; SW[11]                                                                                                                                                                                                                                                             ;                   ;         ;
; SW[12]                                                                                                                                                                                                                                                             ;                   ;         ;
; SW[13]                                                                                                                                                                                                                                                             ;                   ;         ;
; SW[14]                                                                                                                                                                                                                                                             ;                   ;         ;
; SW[15]                                                                                                                                                                                                                                                             ;                   ;         ;
; SW[16]                                                                                                                                                                                                                                                             ;                   ;         ;
; SW[17]                                                                                                                                                                                                                                                             ;                   ;         ;
; ENET0_INT_N                                                                                                                                                                                                                                                        ;                   ;         ;
; ENET1_INT_N                                                                                                                                                                                                                                                        ;                   ;         ;
; UART_RXD                                                                                                                                                                                                                                                           ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[16]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[19]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[20]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[21]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[22]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[23]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[24]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[25]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[26]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[27]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[28]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[29]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[30]                                                                                                                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[31]                                                                                                                                                                                                                                                        ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                                                             ;                   ;         ;
;      - altpll:altpll_component|altpll_chi2:auto_generated|pll_lock_sync                                                                                                                                                                                            ; 0                 ; 6       ;
;      - altpll:altpll_component|altpll_chi2:auto_generated|pll1                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1                                                                                                                                                                    ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                                                                                                                                           ;                   ;         ;
; ENET0_RX_CLK                                                                                                                                                                                                                                                       ;                   ;         ;
; ENET1_RX_CLK                                                                                                                                                                                                                                                       ;                   ;         ;
; ENET1_RX_DV                                                                                                                                                                                                                                                        ;                   ;         ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[0]~feeder ; 0                 ; 0       ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
; ENET0_RX_DV                                                                                                                                                                                                                                                        ;                   ;         ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[0]~feeder ; 1                 ; 0       ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[0]~feeder ; 1                 ; 0       ;
; ENET1_RX_DATA[0]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[1]~feeder ; 0                 ; 0       ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[1]~feeder ; 0                 ; 0       ;
; ENET1_RX_DATA[2]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[3]~feeder ; 1                 ; 0       ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[3]~feeder ; 1                 ; 0       ;
; ENET1_RX_DATA[1]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[2]~feeder ; 0                 ; 0       ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[2]~feeder ; 0                 ; 0       ;
; ENET1_RX_DATA[3]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[4]~feeder ; 1                 ; 0       ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[4]~feeder ; 1                 ; 0       ;
; ENET0_RX_DATA[0]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[1]~feeder ; 1                 ; 0       ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[1]~feeder ; 1                 ; 0       ;
; ENET0_RX_DATA[2]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[3]~feeder ; 0                 ; 0       ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[3]~feeder ; 0                 ; 0       ;
; ENET0_RX_DATA[1]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[2]~feeder ; 1                 ; 0       ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[2]~feeder ; 1                 ; 0       ;
; ENET0_RX_DATA[3]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[4]~feeder ; 0                 ; 0       ;
;      - fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[4]~feeder ; 0                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_Y2             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ENET0_RX_CLK                                                                                                                                                                                                                                                                                                                                                ; PIN_A15            ; 229     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; ENET1_RX_CLK                                                                                                                                                                                                                                                                                                                                                ; PIN_B15            ; 229     ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; KEY[3]                                                                                                                                                                                                                                                                                                                                                      ; PIN_R24            ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0     ; 541     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altpll:altpll_component|altpll_chi2:auto_generated|clk[0]                                                                                                                                                                                                                                                                                                   ; PLL_1              ; 891     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altpll:altpll_component|altpll_chi2:auto_generated|clk[1]                                                                                                                                                                                                                                                                                                   ; PLL_1              ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altpll:altpll_component|altpll_chi2:auto_generated|locked                                                                                                                                                                                                                                                                                                   ; LCCOMB_X1_Y33_N10  ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altpll:altpll_component|altpll_chi2:auto_generated|pll1~LOCKED                                                                                                                                                                                                                                                                                              ; PLL_1              ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                        ; PLL_3              ; 10496   ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1460w[3]~1                                                                                                                                                                                                     ; LCCOMB_X63_Y19_N4  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1477w[3]                                                                                                                                                                                                       ; LCCOMB_X65_Y18_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1487w[3]                                                                                                                                                                                                       ; LCCOMB_X63_Y19_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1497w[3]~0                                                                                                                                                                                                     ; LCCOMB_X63_Y18_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1507w[3]                                                                                                                                                                                                       ; LCCOMB_X63_Y19_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1517w[3]~0                                                                                                                                                                                                     ; LCCOMB_X65_Y18_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1527w[3]~0                                                                                                                                                                                                     ; LCCOMB_X63_Y19_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1537w[3]~0                                                                                                                                                                                                     ; LCCOMB_X65_Y18_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1547w[3]                                                                                                                                                                                                       ; LCCOMB_X65_Y18_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1558w[3]                                                                                                                                                                                                       ; LCCOMB_X65_Y18_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1568w[3]~0                                                                                                                                                                                                     ; LCCOMB_X65_Y18_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1578w[3]~0                                                                                                                                                                                                     ; LCCOMB_X65_Y18_N12 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1588w[3]~0                                                                                                                                                                                                     ; LCCOMB_X65_Y18_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1598w[3]~0                                                                                                                                                                                                     ; LCCOMB_X65_Y18_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1608w[3]~0                                                                                                                                                                                                     ; LCCOMB_X65_Y18_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_4aa:rden_decode_b|w_anode1618w[3]~0                                                                                                                                                                                                     ; LCCOMB_X65_Y18_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1278w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N18 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1295w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N0  ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1305w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N22 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1315w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N12 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1325w[3]~1                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N10 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1335w[3]~1                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N24 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1345w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N14 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1355w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N4  ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1374w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N2  ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1385w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N8  ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1395w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N6  ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1405w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N20 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1415w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N26 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1425w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N16 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1435w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N30 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|decode_bua:decode2|w_anode1445w[3]~0                                                                                                                                                                                                           ; LCCOMB_X63_Y17_N28 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|always9~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X68_Y19_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|m_axis_tvalid_pipe_reg~1                                                                                                                                                                                                                                                                           ; LCCOMB_X68_Y19_N24 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|rd_ptr_gray_reg[7]~38                                                                                                                                                                                                                                                                              ; LCCOMB_X61_Y18_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|wr_ptr_reg[4]~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y20_N18 ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_tap:axis_tap0|m_axis_tdata_reg[7]~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y24_N4  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_tap:axis_tap0|store_axis_int_to_temp~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X45_Y24_N24 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|counter[6]~24                                                                                                                                                                                                                                                                             ; LCCOMB_X48_Y48_N8  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|counter[6]~25                                                                                                                                                                                                                                                                             ; LCCOMB_X47_Y52_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|state~17                                                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y52_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|tx_data[0]~684                                                                                                                                                                                                                                                                            ; LCCOMB_X47_Y52_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|count[6]~35                                                                                                                                                                                                                                                      ; LCCOMB_X46_Y52_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[0][3]~716                                                                                                                                                                                                                                                   ; LCCOMB_X56_Y45_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1000][0]~955                                                                                                                                                                                                                                                ; LCCOMB_X76_Y41_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1001][0]~880                                                                                                                                                                                                                                                ; LCCOMB_X72_Y41_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1002][0]~833                                                                                                                                                                                                                                                ; LCCOMB_X50_Y42_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1003][2]~1015                                                                                                                                                                                                                                               ; LCCOMB_X73_Y40_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1004][0]~983                                                                                                                                                                                                                                                ; LCCOMB_X66_Y41_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1005][6]~923                                                                                                                                                                                                                                                ; LCCOMB_X65_Y38_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1006][0]~835                                                                                                                                                                                                                                                ; LCCOMB_X60_Y47_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1007][4]~1056                                                                                                                                                                                                                                               ; LCCOMB_X65_Y39_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1008][1]~979                                                                                                                                                                                                                                                ; LCCOMB_X57_Y36_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1009][7]~915                                                                                                                                                                                                                                                ; LCCOMB_X57_Y36_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[100][1]~571                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y47_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1010][1]~866                                                                                                                                                                                                                                                ; LCCOMB_X58_Y38_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1011][5]~1043                                                                                                                                                                                                                                               ; LCCOMB_X60_Y29_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1012][7]~947                                                                                                                                                                                                                                                ; LCCOMB_X60_Y29_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1013][7]~899                                                                                                                                                                                                                                                ; LCCOMB_X60_Y29_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1014][1]~864                                                                                                                                                                                                                                                ; LCCOMB_X60_Y47_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1015][1]~1011                                                                                                                                                                                                                                               ; LCCOMB_X52_Y35_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1016][0]~963                                                                                                                                                                                                                                                ; LCCOMB_X54_Y38_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1017][4]~883                                                                                                                                                                                                                                                ; LCCOMB_X39_Y63_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1018][6]~865                                                                                                                                                                                                                                                ; LCCOMB_X57_Y38_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1019][7]~1027                                                                                                                                                                                                                                               ; LCCOMB_X58_Y39_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[101][5]~566                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1020][2]~995                                                                                                                                                                                                                                                ; LCCOMB_X63_Y39_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1021][4]~931                                                                                                                                                                                                                                                ; LCCOMB_X54_Y38_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1022][3]~867                                                                                                                                                                                                                                                ; LCCOMB_X63_Y39_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1023][0]~1059                                                                                                                                                                                                                                               ; LCCOMB_X63_Y39_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[102][3]~563                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y42_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[103][3]~574                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y43_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[104][1]~570                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y44_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[105][1]~567                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y44_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[106][7]~562                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y45_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[107][0]~575                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[108][2]~573                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y49_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[109][6]~569                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[10][4]~706                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y37_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[110][0]~565                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y45_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[111][7]~577                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y44_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[112][4]~604                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y48_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[113][4]~596                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y48_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[114][4]~600                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y51_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[115][7]~608                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y40_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[116][4]~603                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y47_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[117][0]~594                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y61_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[118][7]~599                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y51_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[119][4]~606                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y43_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[11][4]~719                                                                                                                                                                                                                                                  ; LCCOMB_X67_Y33_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[120][6]~602                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y47_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[121][4]~595                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y51_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[122][1]~598                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y46_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[123][5]~607                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y42_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[124][5]~605                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y49_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[125][1]~597                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y48_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[126][1]~601                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y49_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[127][0]~609                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y36_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[128][2]~652                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y33_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[129][1]~636                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y37_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[12][1]~717                                                                                                                                                                                                                                                  ; LCCOMB_X53_Y36_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[130][1]~620                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y38_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[131][2]~668                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y33_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[132][0]~648                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y28_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[133][3]~628                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y32_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[134][6]~616                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y30_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[135][5]~660                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y29_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[136][2]~644                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y46_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[137][7]~632                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y48_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[138][2]~612                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y42_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[139][5]~664                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y33_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[13][1]~713                                                                                                                                                                                                                                                  ; LCCOMB_X53_Y36_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[140][6]~656                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y36_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[141][1]~640                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y47_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[142][2]~624                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y30_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[143][6]~672                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y36_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[144][0]~651                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y35_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[145][4]~635                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y37_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[146][0]~619                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y40_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[147][3]~667                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y39_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[148][3]~646                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y30_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[149][3]~626                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y32_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[14][5]~709                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y39_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[150][6]~614                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y30_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[151][5]~658                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y32_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[152][2]~643                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y30_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[153][6]~631                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y34_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[154][5]~611                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y38_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[155][6]~663                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y36_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[156][6]~654                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y36_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[157][3]~638                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y30_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[158][1]~622                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y33_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[159][3]~670                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y36_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[15][0]~721                                                                                                                                                                                                                                                  ; LCCOMB_X53_Y36_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[160][7]~650                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y43_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[161][7]~634                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y43_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[162][7]~618                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y35_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[163][0]~666                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y40_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[164][4]~647                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y30_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[165][2]~627                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y40_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[166][3]~615                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[167][2]~659                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y30_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[168][5]~642                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y44_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[169][0]~630                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y43_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[16][0]~700                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y40_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[170][3]~610                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y44_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[171][0]~662                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[172][2]~655                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y43_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[173][2]~639                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y44_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[174][0]~623                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y30_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[175][5]~671                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y37_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[176][1]~653                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y33_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[177][0]~637                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y41_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[178][1]~621                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y40_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[179][0]~669                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y33_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[17][1]~692                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y41_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[180][0]~649                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y31_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[181][4]~629                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y39_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[182][3]~617                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y29_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[183][3]~661                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y31_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[184][2]~645                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y38_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[185][3]~633                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y51_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[186][2]~613                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y42_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[187][2]~665                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y37_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[188][5]~657                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y36_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[189][0]~641                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y36_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[18][4]~696                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[190][0]~625                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y40_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[191][5]~673                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y36_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[192][5]~780                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y43_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[193][5]~776                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y40_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[194][4]~772                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y42_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[195][5]~784                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y39_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[196][7]~779                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y29_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[197][0]~774                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y34_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[198][4]~771                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y32_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[199][5]~782                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[19][1]~704                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y30_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[1][3]~712                                                                                                                                                                                                                                                   ; LCCOMB_X59_Y36_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[200][5]~778                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y35_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[201][5]~775                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y41_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[202][3]~770                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y38_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[203][3]~783                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y31_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[204][3]~781                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y35_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[205][7]~777                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y46_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[206][1]~773                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y38_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[207][7]~785                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[208][7]~764                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y38_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[209][5]~756                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y34_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[20][2]~699                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y30_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[210][4]~760                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y40_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[211][4]~768                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y38_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[212][1]~763                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y32_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[213][2]~754                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y38_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[214][5]~759                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y32_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[215][6]~766                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y38_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[216][5]~762                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y38_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[217][2]~755                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y41_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[218][2]~758                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y38_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[219][2]~767                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y38_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[21][0]~690                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y30_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[220][2]~765                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y37_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[221][7]~757                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y41_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[222][6]~761                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y42_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[223][6]~769                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y37_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[224][4]~748                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y40_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[225][2]~747                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y37_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[226][5]~746                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y43_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[227][0]~749                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y44_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[228][3]~744                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y49_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[229][4]~742                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[22][1]~695                                                                                                                                                                                                                                                  ; LCCOMB_X52_Y30_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[230][5]~743                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[231][5]~745                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[232][6]~740                                                                                                                                                                                                                                                 ; LCCOMB_X76_Y41_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[233][7]~739                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[234][2]~738                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y38_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[235][2]~741                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y40_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[236][2]~752                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y42_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[237][2]~750                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y45_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[238][0]~751                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y36_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[239][6]~753                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y35_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[23][1]~702                                                                                                                                                                                                                                                  ; LCCOMB_X62_Y36_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[240][0]~796                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y31_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[241][5]~792                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y39_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[242][5]~788                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[243][5]~800                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y31_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[244][3]~794                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y35_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[245][1]~791                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[246][1]~786                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y45_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[247][1]~799                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y35_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[248][1]~795                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y38_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[249][1]~790                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y40_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[24][1]~698                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y41_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[250][1]~787                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y38_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[251][1]~798                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y38_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[252][1]~797                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y38_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[253][1]~793                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y38_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[254][4]~789                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y39_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[255][3]~801                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y39_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[256][4]~458                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y49_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[257][4]~426                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y47_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[258][4]~442                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y49_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[259][4]~474                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y49_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[25][1]~691                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y40_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[260][6]~450                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y29_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[261][6]~422                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y37_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[262][3]~434                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[263][0]~470                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y37_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[264][5]~454                                                                                                                                                                                                                                                 ; LCCOMB_X74_Y52_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[265][2]~418                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[266][0]~438                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y49_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[267][5]~466                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y60_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[268][5]~462                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y43_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[269][4]~430                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y44_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[26][3]~694                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y30_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[270][4]~446                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y58_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[271][0]~478                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y47_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[272][4]~330                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y40_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[273][6]~314                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y41_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[274][6]~298                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y43_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[275][4]~346                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y39_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[276][6]~322                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y31_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[277][2]~310                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y42_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[278][0]~290                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y42_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[279][5]~342                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y35_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[27][3]~703                                                                                                                                                                                                                                                  ; LCCOMB_X62_Y36_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[280][1]~326                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y45_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[281][4]~306                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y30_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[282][0]~294                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y46_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[283][0]~338                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y36_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[284][4]~334                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y45_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[285][4]~318                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y41_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[286][4]~302                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y42_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[287][4]~350                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y38_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[288][4]~394                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y41_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[289][4]~392                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y47_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[28][5]~701                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y36_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[290][4]~393                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y30_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[291][4]~395                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y49_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[292][1]~378                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y29_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[293][6]~376                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y28_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[294][6]~377                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y30_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[295][6]~379                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y28_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[296][0]~362                                                                                                                                                                                                                                                 ; LCCOMB_X74_Y52_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[297][6]~360                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y49_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[298][0]~361                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y28_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[299][6]~363                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y28_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[29][4]~693                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y37_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[2][4]~708                                                                                                                                                                                                                                                   ; LCCOMB_X63_Y39_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[300][6]~410                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y47_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[301][1]~402                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y44_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[302][3]~406                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y52_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[303][7]~414                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y50_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[304][3]~522                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y44_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[305][0]~490                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y41_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[306][6]~506                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y33_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[307][2]~538                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y31_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[308][0]~520                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y37_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[309][0]~488                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y41_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[30][0]~697                                                                                                                                                                                                                                                  ; LCCOMB_X62_Y36_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[310][0]~498                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y33_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[311][0]~537                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y37_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[312][0]~521                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y45_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[313][0]~489                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y40_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[314][7]~502                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y49_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[315][2]~536                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y47_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[316][4]~523                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y43_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[317][5]~491                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y44_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[318][4]~510                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y49_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[319][1]~539                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y47_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[31][2]~705                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y35_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[320][6]~457                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y56_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[321][7]~425                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y53_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[322][0]~441                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y50_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[323][0]~473                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y50_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[324][0]~448                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y45_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[325][0]~420                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y45_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[326][0]~432                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y41_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[327][6]~468                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y46_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[328][0]~453                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y53_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[329][6]~417                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y61_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[32][0]~684                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y41_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[330][6]~437                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y46_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[331][4]~465                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y50_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[332][6]~460                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y53_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[333][5]~428                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y48_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[334][0]~444                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y50_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[335][5]~476                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y50_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[336][7]~329                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y51_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[337][3]~313                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y50_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[338][5]~297                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y58_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[339][0]~345                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y47_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[33][7]~680                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y30_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[340][0]~320                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y50_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[341][2]~308                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y47_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[342][0]~288                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y47_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[343][6]~340                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y51_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[344][3]~325                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y45_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[345][3]~305                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y47_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[346][5]~293                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y45_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[347][2]~337                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y39_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[348][1]~332                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y48_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[349][5]~316                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y45_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[34][2]~676                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y40_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[350][6]~300                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y58_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[351][2]~348                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y45_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[352][2]~390                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y50_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[353][2]~389                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[354][0]~388                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y40_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[355][4]~391                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y49_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[356][0]~370                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y45_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[357][4]~369                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[358][4]~368                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y42_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[359][1]~371                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y40_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[35][7]~688                                                                                                                                                                                                                                                  ; LCCOMB_X65_Y28_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[360][1]~358                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y46_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[361][4]~357                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y49_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[362][2]~356                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y45_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[363][0]~359                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[364][7]~408                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y49_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[365][7]~401                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y46_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[366][0]~404                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y52_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[367][0]~413                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y47_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[368][0]~514                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y48_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[369][0]~486                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y46_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[36][4]~683                                                                                                                                                                                                                                                  ; LCCOMB_X72_Y30_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[370][0]~504                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y51_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[371][0]~530                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y46_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[372][7]~513                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y47_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[373][2]~485                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y49_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[374][0]~497                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y51_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[375][3]~528                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y43_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[376][3]~512                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y45_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[377][3]~484                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y47_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[378][2]~500                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y39_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[379][4]~529                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y36_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[37][6]~678                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y32_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[380][6]~515                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y49_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[381][6]~487                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y48_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[382][7]~509                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y52_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[383][3]~531                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y48_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[384][4]~456                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y43_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[385][4]~424                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y47_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[386][4]~440                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y47_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[387][7]~472                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y47_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[388][3]~449                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y32_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[389][5]~421                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y32_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[38][3]~675                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y30_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[390][0]~433                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y38_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[391][7]~469                                                                                                                                                                                                                                                 ; LCCOMB_X35_Y39_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[392][5]~452                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y44_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[393][0]~416                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y43_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[394][0]~436                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y46_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[395][5]~464                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[396][5]~461                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y47_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[397][5]~429                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y44_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[398][6]~445                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y30_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[399][2]~477                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y47_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[39][2]~686                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y34_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[3][3]~720                                                                                                                                                                                                                                                   ; LCCOMB_X59_Y32_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[400][3]~328                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y35_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[401][7]~312                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y41_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[402][7]~296                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y40_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[403][1]~344                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y39_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[404][7]~321                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y31_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[405][6]~309                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y32_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[406][5]~289                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y34_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[407][5]~341                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y36_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[408][5]~324                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y45_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[409][6]~304                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y42_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[40][1]~682                                                                                                                                                                                                                                                  ; LCCOMB_X75_Y42_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[410][4]~292                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y42_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[411][1]~336                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y36_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[412][6]~333                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y36_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[413][1]~317                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y39_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[414][3]~301                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y42_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[415][6]~349                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y36_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[416][3]~386                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y43_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[417][0]~384                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y43_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[418][3]~385                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y42_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[419][6]~387                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y43_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[41][0]~679                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y34_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[420][6]~374                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y33_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[421][5]~372                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y38_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[422][7]~373                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y38_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[423][7]~375                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y36_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[424][7]~354                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y44_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[425][7]~352                                                                                                                                                                                                                                                 ; LCCOMB_X79_Y44_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[426][0]~353                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y36_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[427][1]~355                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[428][1]~409                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y43_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[429][0]~400                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y44_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[42][1]~674                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y37_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[430][0]~405                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y52_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[431][2]~412                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y43_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[432][6]~518                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y38_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[433][5]~482                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y39_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[434][5]~505                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y40_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[435][4]~534                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y38_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[436][1]~516                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y34_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[437][0]~480                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[438][5]~496                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y34_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[439][3]~533                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y38_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[43][5]~687                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y37_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[440][4]~517                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y38_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[441][4]~481                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y40_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[442][4]~501                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y42_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[443][4]~532                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y40_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[444][4]~519                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y40_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[445][4]~483                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y38_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[446][4]~508                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y40_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[447][4]~535                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y50_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[448][4]~459                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y48_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[449][4]~427                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y51_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[44][3]~685                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y40_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[450][4]~443                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y49_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[451][4]~475                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y51_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[452][4]~451                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y27_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[453][4]~423                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y34_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[454][7]~435                                                                                                                                                                                                                                                 ; LCCOMB_X38_Y38_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[455][4]~471                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y43_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[456][4]~455                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y49_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[457][4]~419                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y51_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[458][2]~439                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y46_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[459][4]~467                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y51_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[45][2]~681                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y38_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[460][3]~463                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y45_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[461][1]~431                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y44_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[462][5]~447                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y48_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[463][6]~479                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y43_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[464][4]~331                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y42_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[465][1]~315                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y43_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[466][0]~299                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y40_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[467][7]~347                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y38_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[468][4]~323                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y35_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[469][7]~311                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y38_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[46][4]~677                                                                                                                                                                                                                                                  ; LCCOMB_X67_Y37_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[470][4]~291                                                                                                                                                                                                                                                 ; LCCOMB_X38_Y38_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[471][5]~343                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y35_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[472][0]~327                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y38_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[473][5]~307                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y42_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[474][7]~295                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y45_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[475][5]~339                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y28_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[476][5]~335                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y41_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[477][3]~319                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y44_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[478][0]~303                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y42_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[479][4]~351                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y43_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[47][1]~689                                                                                                                                                                                                                                                  ; LCCOMB_X68_Y40_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[480][1]~398                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y48_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[481][0]~397                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y47_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[482][0]~396                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y49_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[483][4]~399                                                                                                                                                                                                                                                 ; LCCOMB_X80_Y45_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[484][1]~382                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y48_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[485][5]~381                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y43_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[486][6]~380                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y47_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[487][2]~383                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y36_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[488][6]~366                                                                                                                                                                                                                                                 ; LCCOMB_X76_Y46_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[489][4]~365                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y44_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[48][4]~732                                                                                                                                                                                                                                                  ; LCCOMB_X58_Y33_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[490][4]~364                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y42_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[491][5]~367                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[492][5]~411                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y49_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[493][6]~403                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y44_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[494][3]~407                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y47_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[495][5]~415                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y44_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[496][6]~526                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y43_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[497][4]~494                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y47_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[498][3]~507                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y47_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[499][7]~542                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y43_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[49][5]~724                                                                                                                                                                                                                                                  ; LCCOMB_X58_Y36_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[4][6]~715                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y30_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[500][0]~525                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y38_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[501][1]~493                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y38_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[502][5]~499                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y36_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[503][3]~540                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y38_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[504][5]~524                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y45_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[505][7]~492                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y47_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[506][4]~503                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y46_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[507][0]~541                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y45_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[508][4]~527                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y41_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[509][7]~495                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y44_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[50][5]~728                                                                                                                                                                                                                                                  ; LCCOMB_X59_Y30_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[510][2]~511                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y48_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[511][5]~543                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y43_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[512][0]~201                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y28_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[513][7]~197                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y28_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[514][1]~193                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y26_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[515][4]~205                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y29_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[516][0]~169                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y25_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[517][6]~161                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y29_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[518][5]~1075                                                                                                                                                                                                                                                ; LCCOMB_X58_Y32_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[519][4]~173                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y28_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[51][4]~736                                                                                                                                                                                                                                                  ; LCCOMB_X59_Y32_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[520][2]~185                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y30_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[521][3]~181                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y33_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[522][4]~177                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y28_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[523][1]~189                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y33_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[524][1]~217                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y33_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[525][1]~209                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y29_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[526][4]~213                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y33_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[527][7]~220                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y32_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[528][7]~200                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y28_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[529][0]~195                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y42_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[52][7]~731                                                                                                                                                                                                                                                  ; LCCOMB_X52_Y29_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[530][0]~192                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y32_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[531][0]~203                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y32_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[532][6]~168                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y27_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[533][0]~159                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y30_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[534][1]~164                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y26_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[535][1]~171                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y27_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[536][1]~184                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y39_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[537][1]~179                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y30_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[538][1]~176                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y30_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[539][6]~187                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y39_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[53][6]~722                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y29_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[540][4]~1077                                                                                                                                                                                                                                                ; LCCOMB_X58_Y32_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[541][4]~207                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y27_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[542][4]~212                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y36_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[543][1]~1078                                                                                                                                                                                                                                                ; LCCOMB_X58_Y32_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[544][6]~199                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y28_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[545][5]~196                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y28_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[546][1]~191                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y30_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[547][7]~204                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y28_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[548][4]~167                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y25_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[549][0]~160                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y28_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[54][1]~727                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y30_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[550][1]~163                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y30_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[551][6]~172                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y28_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[552][1]~183                                                                                                                                                                                                                                                 ; LCCOMB_X74_Y42_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[553][7]~180                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y37_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[554][5]~175                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y28_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[555][5]~188                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y28_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[556][2]~215                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y40_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[557][2]~208                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y45_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[558][3]~1076                                                                                                                                                                                                                                                ; LCCOMB_X68_Y33_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[559][0]~219                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y32_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[55][7]~734                                                                                                                                                                                                                                                  ; LCCOMB_X53_Y35_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[560][0]~202                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y28_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[561][0]~198                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y26_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[562][0]~194                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y26_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[563][2]~206                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y26_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[564][4]~170                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y29_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[565][7]~162                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[566][3]~166                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y26_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[567][7]~174                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y29_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[568][4]~186                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y38_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[569][0]~182                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[56][3]~730                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y38_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[570][4]~178                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y30_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[571][4]~190                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y38_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[572][4]~218                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y29_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[573][4]~210                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y29_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[574][5]~214                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y33_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[575][5]~221                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y32_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[576][5]~1073                                                                                                                                                                                                                                                ; LCCOMB_X65_Y54_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[577][2]~123                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y54_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[578][2]~1068                                                                                                                                                                                                                                                ; LCCOMB_X66_Y53_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[579][1]~153                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y54_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[57][6]~723                                                                                                                                                                                                                                                  ; LCCOMB_X59_Y40_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[580][3]~134                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y45_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[581][5]~115                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y51_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[582][6]~104                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y49_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[583][2]~146                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y43_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[584][5]~130                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y51_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[585][5]~119                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y51_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[586][5]~100                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y49_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[587][5]~149                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y54_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[588][5]~142                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y51_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[589][5]~127                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y48_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[58][1]~726                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y34_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[590][5]~112                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y49_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[591][5]~157                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y50_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[592][5]~137                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y50_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[593][5]~122                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y51_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[594][5]~107                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y49_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[595][7]~152                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y46_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[596][3]~132                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y49_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[597][4]~1070                                                                                                                                                                                                                                                ; LCCOMB_X58_Y32_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[598][4]~1067                                                                                                                                                                                                                                                ; LCCOMB_X58_Y32_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[599][3]~144                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y51_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[59][6]~735                                                                                                                                                                                                                                                  ; LCCOMB_X59_Y39_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[5][1]~710                                                                                                                                                                                                                                                   ; LCCOMB_X57_Y27_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[600][4]~129                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y45_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[601][3]~118                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y49_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[602][5]~99                                                                                                                                                                                                                                                  ; LCCOMB_X68_Y49_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[603][5]~1074                                                                                                                                                                                                                                                ; LCCOMB_X58_Y32_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[604][2]~140                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y49_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[605][1]~125                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y45_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[606][2]~110                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y49_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[607][3]~155                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y50_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[608][6]~136                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y48_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[609][6]~121                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[60][6]~733                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y43_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[610][7]~106                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y49_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[611][7]~151                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y52_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[612][1]~133                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y42_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[613][3]~114                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y51_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[614][1]~103                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y49_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[615][6]~145                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y43_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[616][7]~128                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y44_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[617][5]~117                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y49_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[618][6]~98                                                                                                                                                                                                                                                  ; LCCOMB_X68_Y49_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[619][6]~148                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[61][7]~725                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y37_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[620][6]~141                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y40_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[621][6]~126                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y45_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[622][6]~111                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y49_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[623][6]~156                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y50_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[624][7]~139                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y52_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[625][7]~124                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y51_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[626][7]~109                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y51_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[627][7]~154                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y51_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[628][3]~135                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y45_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[629][6]~1071                                                                                                                                                                                                                                                ; LCCOMB_X62_Y54_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[62][2]~729                                                                                                                                                                                                                                                  ; LCCOMB_X67_Y36_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[630][2]~105                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y51_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[631][3]~147                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y36_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[632][2]~131                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y47_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[633][2]~120                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y51_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[634][4]~101                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y50_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[635][6]~150                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y43_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[636][6]~143                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y51_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[637][6]~1072                                                                                                                                                                                                                                                ; LCCOMB_X62_Y54_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[638][6]~1069                                                                                                                                                                                                                                                ; LCCOMB_X69_Y33_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[639][7]~158                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y36_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[63][6]~737                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y39_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[640][3]~76                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y38_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[641][5]~75                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y37_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[642][5]~74                                                                                                                                                                                                                                                  ; LCCOMB_X59_Y27_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[643][0]~77                                                                                                                                                                                                                                                  ; LCCOMB_X48_Y29_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[644][2]~60                                                                                                                                                                                                                                                  ; LCCOMB_X48_Y28_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[645][2]~59                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y32_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[646][1]~58                                                                                                                                                                                                                                                  ; LCCOMB_X61_Y29_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[647][1]~61                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y28_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[648][1]~44                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y44_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[649][1]~40                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y44_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[64][2]~588                                                                                                                                                                                                                                                  ; LCCOMB_X66_Y44_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[650][1]~36                                                                                                                                                                                                                                                  ; LCCOMB_X66_Y27_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[651][7]~1066                                                                                                                                                                                                                                                ; LCCOMB_X49_Y29_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[652][7]~92                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y36_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[653][5]~90                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y38_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[654][7]~91                                                                                                                                                                                                                                                  ; LCCOMB_X72_Y30_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[655][4]~93                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y38_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[656][1]~72                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y35_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[657][5]~70                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y37_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[658][3]~71                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y27_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[659][6]~73                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y31_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[65][3]~584                                                                                                                                                                                                                                                  ; LCCOMB_X65_Y53_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[660][1]~52                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y31_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[661][1]~50                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y32_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[662][6]~51                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y32_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[663][1]~53                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y28_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[664][5]~43                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y34_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[665][7]~38                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[666][7]~35                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y31_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[667][7]~46                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y38_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[668][5]~88                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y36_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[669][1]~87                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y38_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[66][4]~580                                                                                                                                                                                                                                                  ; LCCOMB_X56_Y43_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[670][0]~86                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y34_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[671][6]~89                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y31_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[672][5]~68                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y33_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[673][5]~67                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y43_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[674][0]~66                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y33_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[675][0]~69                                                                                                                                                                                                                                                  ; LCCOMB_X70_Y37_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[676][4]~56                                                                                                                                                                                                                                                  ; LCCOMB_X66_Y30_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[677][4]~55                                                                                                                                                                                                                                                  ; LCCOMB_X58_Y32_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[678][4]~54                                                                                                                                                                                                                                                  ; LCCOMB_X58_Y32_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[679][5]~57                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y32_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[67][6]~592                                                                                                                                                                                                                                                  ; LCCOMB_X66_Y44_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[680][7]~42                                                                                                                                                                                                                                                  ; LCCOMB_X72_Y37_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[681][7]~39                                                                                                                                                                                                                                                  ; LCCOMB_X68_Y39_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[682][0]~34                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y36_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[683][0]~47                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y32_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[684][0]~84                                                                                                                                                                                                                                                  ; LCCOMB_X70_Y36_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[685][7]~82                                                                                                                                                                                                                                                  ; LCCOMB_X75_Y41_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[686][1]~83                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y33_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[687][2]~85                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y43_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[688][3]~80                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y33_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[689][6]~78                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y51_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[68][0]~587                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y45_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[690][4]~79                                                                                                                                                                                                                                                  ; LCCOMB_X52_Y40_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[691][4]~81                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y32_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[692][4]~64                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y28_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[693][4]~62                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y30_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[694][4]~63                                                                                                                                                                                                                                                  ; LCCOMB_X52_Y30_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[695][4]~65                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y28_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[696][7]~45                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y36_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[697][6]~41                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y33_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[698][1]~37                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y30_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[699][3]~49                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y38_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[69][4]~582                                                                                                                                                                                                                                                  ; LCCOMB_X56_Y46_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[6][2]~707                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y30_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[700][7]~96                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y36_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[701][1]~95                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y29_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[702][3]~94                                                                                                                                                                                                                                                  ; LCCOMB_X53_Y34_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[703][1]~97                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y32_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[704][4]~264                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y27_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[705][0]~232                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y30_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[706][5]~248                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y27_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[707][2]~280                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y29_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[708][4]~263                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y29_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[709][5]~228                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y29_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[70][3]~579                                                                                                                                                                                                                                                  ; LCCOMB_X56_Y46_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[710][5]~246                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y32_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[711][0]~272                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y27_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[712][7]~262                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y29_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[713][6]~1079                                                                                                                                                                                                                                                ; LCCOMB_X69_Y33_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[714][2]~247                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y34_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[715][6]~276                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y29_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[716][4]~265                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[717][1]~236                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y33_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[718][1]~249                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y35_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[719][1]~284                                                                                                                                                                                                                                                 ; LCCOMB_X75_Y30_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[71][2]~590                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y44_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[720][6]~256                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y28_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[721][5]~231                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[722][5]~244                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y28_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[723][5]~278                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y38_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[724][6]~254                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y31_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[725][1]~226                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y38_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[726][5]~1080                                                                                                                                                                                                                                                ; LCCOMB_X58_Y32_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[727][6]~271                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y38_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[728][7]~255                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y30_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[729][7]~223                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y33_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[72][5]~586                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y42_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[730][3]~242                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y30_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[731][0]~274                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y30_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[732][4]~257                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y33_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[733][1]~234                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y35_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[734][1]~245                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y35_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[735][3]~283                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y35_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[736][5]~260                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y40_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[737][4]~230                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y37_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[738][0]~240                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y43_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[739][6]~279                                                                                                                                                                                                                                                 ; LCCOMB_X74_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[73][5]~583                                                                                                                                                                                                                                                  ; LCCOMB_X66_Y50_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[740][1]~259                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y29_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[741][1]~227                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[742][4]~238                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[743][7]~270                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[744][7]~258                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y32_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[745][7]~222                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[746][0]~239                                                                                                                                                                                                                                                 ; LCCOMB_X75_Y32_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[747][2]~275                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[748][2]~261                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y35_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[749][2]~235                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y35_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[74][6]~578                                                                                                                                                                                                                                                  ; LCCOMB_X56_Y46_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[750][0]~241                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y35_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[751][5]~282                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y34_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[752][5]~268                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y31_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[753][6]~233                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y27_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[754][5]~252                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y29_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[755][6]~281                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y29_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[756][2]~266                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y29_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[757][3]~229                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y27_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[758][6]~251                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y35_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[759][6]~273                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y28_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[75][3]~591                                                                                                                                                                                                                                                  ; LCCOMB_X67_Y50_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[760][4]~267                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y38_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[761][5]~225                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y31_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[762][7]~1081                                                                                                                                                                                                                                                ; LCCOMB_X69_Y29_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[763][5]~277                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y31_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[764][0]~269                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y39_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[765][6]~237                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y38_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[766][5]~253                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y39_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[767][3]~285                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y35_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[768][3]~974                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y45_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[769][3]~910                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y39_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[76][4]~589                                                                                                                                                                                                                                                  ; LCCOMB_X59_Y49_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[770][6]~846                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y31_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[771][4]~1038                                                                                                                                                                                                                                                ; LCCOMB_X57_Y42_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[772][1]~942                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y29_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[773][6]~894                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[774][5]~845                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y31_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[775][0]~1006                                                                                                                                                                                                                                                ; LCCOMB_X49_Y39_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[776][1]~958                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y44_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[777][4]~878                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y33_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[778][3]~844                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y33_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[779][5]~1022                                                                                                                                                                                                                                                ; LCCOMB_X55_Y39_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[77][1]~585                                                                                                                                                                                                                                                  ; LCCOMB_X65_Y48_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[780][5]~990                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y39_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[781][6]~926                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y43_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[782][3]~847                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y42_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[783][1]~1054                                                                                                                                                                                                                                                ; LCCOMB_X61_Y42_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[784][4]~966                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y39_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[785][6]~902                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y41_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[786][2]~814                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y27_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[787][3]~1037                                                                                                                                                                                                                                                ; LCCOMB_X46_Y30_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[788][4]~938                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y31_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[789][3]~890                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y30_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[78][0]~581                                                                                                                                                                                                                                                  ; LCCOMB_X65_Y49_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[790][1]~813                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[791][1]~1005                                                                                                                                                                                                                                                ; LCCOMB_X50_Y27_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[792][3]~950                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y37_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[793][3]~876                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y45_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[794][2]~812                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y30_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[795][3]~1018                                                                                                                                                                                                                                                ; LCCOMB_X62_Y36_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[796][0]~986                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y40_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[797][0]~918                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y41_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[798][5]~815                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y42_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[799][6]~1052                                                                                                                                                                                                                                                ; LCCOMB_X52_Y39_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[79][3]~593                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y39_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[7][2]~718                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y32_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[800][0]~970                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y41_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[801][7]~906                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y47_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[802][5]~830                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y39_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[803][5]~1036                                                                                                                                                                                                                                                ; LCCOMB_X75_Y39_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[804][0]~934                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y27_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[805][3]~886                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y38_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[806][3]~829                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y34_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[807][3]~1004                                                                                                                                                                                                                                                ; LCCOMB_X68_Y34_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[808][4]~954                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y45_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[809][7]~877                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y38_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[80][5]~556                                                                                                                                                                                                                                                  ; LCCOMB_X48_Y50_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[810][3]~828                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y43_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[811][0]~1014                                                                                                                                                                                                                                                ; LCCOMB_X73_Y40_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[812][4]~982                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y41_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[813][3]~922                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y36_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[814][6]~831                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y40_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[815][1]~1053                                                                                                                                                                                                                                                ; LCCOMB_X59_Y42_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[816][6]~978                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y33_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[817][4]~914                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y36_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[818][6]~862                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y33_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[819][3]~1039                                                                                                                                                                                                                                                ; LCCOMB_X60_Y49_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[81][5]~548                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y51_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[820][2]~946                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y29_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[821][6]~898                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y29_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[822][0]~861                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y26_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[823][1]~1007                                                                                                                                                                                                                                                ; LCCOMB_X53_Y35_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[824][7]~962                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y45_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[825][5]~879                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y40_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[826][4]~860                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y40_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[827][3]~1026                                                                                                                                                                                                                                                ; LCCOMB_X59_Y39_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[828][4]~994                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y40_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[829][6]~930                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y29_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[82][7]~552                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y40_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[830][5]~863                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y39_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[831][3]~1055                                                                                                                                                                                                                                                ; LCCOMB_X63_Y39_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[832][2]~973                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y56_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[833][6]~909                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y39_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[834][7]~838                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y49_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[835][1]~1030                                                                                                                                                                                                                                                ; LCCOMB_X59_Y52_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[836][1]~941                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y45_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[837][7]~893                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y46_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[838][3]~836                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y41_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[839][5]~1002                                                                                                                                                                                                                                                ; LCCOMB_X55_Y44_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[83][2]~560                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y45_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[840][5]~957                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y49_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[841][3]~874                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y49_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[842][0]~837                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y47_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[843][0]~1020                                                                                                                                                                                                                                                ; LCCOMB_X67_Y50_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[844][5]~989                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y53_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[845][7]~924                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y48_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[846][6]~839                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y53_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[847][6]~1046                                                                                                                                                                                                                                                ; LCCOMB_X60_Y50_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[848][6]~964                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y50_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[849][5]~900                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y48_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[84][2]~555                                                                                                                                                                                                                                                  ; LCCOMB_X48_Y50_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[850][7]~810                                                                                                                                                                                                                                                 ; LCCOMB_X99_Y69_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[851][1]~1028                                                                                                                                                                                                                                                ; LCCOMB_X43_Y50_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[852][1]~936                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y49_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[853][7]~888                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y50_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[854][2]~808                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y45_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[855][5]~1000                                                                                                                                                                                                                                                ; LCCOMB_X55_Y51_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[856][1]~948                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y49_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[857][0]~873                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y50_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[858][6]~809                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y50_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[859][5]~1017                                                                                                                                                                                                                                                ; LCCOMB_X47_Y45_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[85][2]~546                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y53_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[860][7]~984                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y39_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[861][5]~917                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y50_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[862][7]~811                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y49_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[863][4]~1045                                                                                                                                                                                                                                                ; LCCOMB_X60_Y50_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[864][2]~969                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[865][4]~905                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[866][6]~822                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y55_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[867][2]~1029                                                                                                                                                                                                                                                ; LCCOMB_X70_Y48_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[868][6]~933                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y41_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[869][3]~885                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[86][2]~551                                                                                                                                                                                                                                                  ; LCCOMB_X48_Y50_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[870][7]~820                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y49_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[871][3]~1001                                                                                                                                                                                                                                                ; LCCOMB_X67_Y43_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[872][3]~953                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y46_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[873][4]~872                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y45_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[874][7]~821                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y42_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[875][4]~1012                                                                                                                                                                                                                                                ; LCCOMB_X72_Y43_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[876][4]~981                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y49_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[877][6]~920                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y47_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[878][5]~823                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y52_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[879][2]~1044                                                                                                                                                                                                                                                ; LCCOMB_X60_Y50_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[87][1]~558                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y51_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[880][5]~976                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y52_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[881][5]~912                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y44_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[882][3]~858                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y51_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[883][1]~1031                                                                                                                                                                                                                                                ; LCCOMB_X62_Y51_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[884][1]~944                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y44_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[885][1]~896                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y46_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[886][7]~856                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y49_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[887][7]~1003                                                                                                                                                                                                                                                ; LCCOMB_X61_Y43_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[888][7]~960                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y47_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[889][6]~875                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y47_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[88][2]~554                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y45_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[890][4]~857                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y44_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[891][1]~1025                                                                                                                                                                                                                                                ; LCCOMB_X63_Y44_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[892][3]~992                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y49_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[893][4]~929                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y47_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[894][1]~859                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y55_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[895][3]~1047                                                                                                                                                                                                                                                ; LCCOMB_X63_Y39_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[896][7]~972                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y44_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[897][5]~908                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y44_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[898][4]~842                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y35_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[899][1]~1034                                                                                                                                                                                                                                                ; LCCOMB_X49_Y44_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[89][5]~547                                                                                                                                                                                                                                                  ; LCCOMB_X48_Y50_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[8][6]~714                                                                                                                                                                                                                                                   ; LCCOMB_X42_Y42_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[900][4]~940                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y32_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[901][1]~892                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y32_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[902][1]~841                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y36_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[903][1]~998                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y31_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[904][1]~956                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y45_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[905][1]~870                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y44_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[906][1]~840                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y42_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[907][1]~1021                                                                                                                                                                                                                                                ; LCCOMB_X56_Y29_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[908][1]~988                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y40_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[909][1]~925                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y44_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[90][4]~550                                                                                                                                                                                                                                                  ; LCCOMB_X48_Y50_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[910][1]~843                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y37_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[911][1]~1050                                                                                                                                                                                                                                                ; LCCOMB_X53_Y36_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[912][1]~965                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y35_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[913][1]~901                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y40_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[914][7]~806                                                                                                                                                                                                                                                 ; LCCOMB_X45_Y35_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[915][3]~1033                                                                                                                                                                                                                                                ; LCCOMB_X41_Y33_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[916][2]~937                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y31_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[917][6]~889                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y30_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[918][4]~805                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y30_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[919][3]~997                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y37_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[91][7]~559                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y45_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[920][5]~949                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y37_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[921][0]~868                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[922][5]~804                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y42_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[923][0]~1016                                                                                                                                                                                                                                                ; LCCOMB_X55_Y36_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[924][3]~985                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[925][0]~916                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y37_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[926][3]~807                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y42_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[927][6]~1048                                                                                                                                                                                                                                                ; LCCOMB_X41_Y36_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[928][6]~968                                                                                                                                                                                                                                                 ; LCCOMB_X83_Y37_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[929][3]~904                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y47_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[92][7]~557                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y66_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[930][3]~826                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y34_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[931][2]~1032                                                                                                                                                                                                                                                ; LCCOMB_X76_Y37_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[932][2]~932                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y30_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[933][1]~884                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[934][2]~825                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[935][6]~996                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y34_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[936][7]~952                                                                                                                                                                                                                                                 ; LCCOMB_X75_Y40_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[937][0]~869                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y43_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[938][1]~824                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y30_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[939][5]~1013                                                                                                                                                                                                                                                ; LCCOMB_X74_Y40_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[93][7]~549                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y51_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[940][1]~980                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y40_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[941][7]~921                                                                                                                                                                                                                                                 ; LCCOMB_X75_Y44_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[942][0]~827                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y42_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[943][6]~1049                                                                                                                                                                                                                                                ; LCCOMB_X66_Y36_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[944][6]~977                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y33_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[945][6]~913                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y37_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[946][6]~854                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y33_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[947][6]~1035                                                                                                                                                                                                                                                ; LCCOMB_X40_Y38_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[948][6]~945                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y31_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[949][3]~897                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y31_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[94][0]~553                                                                                                                                                                                                                                                  ; LCCOMB_X65_Y63_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[950][5]~853                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y30_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[951][5]~999                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y31_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[952][6]~961                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y38_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[953][6]~871                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y40_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[954][2]~852                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y42_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[955][0]~1024                                                                                                                                                                                                                                                ; LCCOMB_X55_Y36_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[956][5]~993                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y36_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[957][6]~928                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y38_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[958][6]~855                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y42_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[959][6]~1051                                                                                                                                                                                                                                                ; LCCOMB_X54_Y41_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[95][5]~561                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y44_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[960][6]~975                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y43_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[961][6]~911                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y44_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[962][6]~850                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y42_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[963][6]~1042                                                                                                                                                                                                                                                ; LCCOMB_X56_Y44_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[964][6]~943                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y27_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[965][1]~895                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y34_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[966][1]~848                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y29_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[967][6]~1010                                                                                                                                                                                                                                                ; LCCOMB_X55_Y31_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[968][5]~959                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y41_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[969][0]~882                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y44_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[96][6]~572                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y48_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[970][1]~849                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y42_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[971][3]~1023                                                                                                                                                                                                                                                ; LCCOMB_X60_Y28_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[972][2]~991                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y41_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[973][3]~927                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y41_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[974][1]~851                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y37_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[975][1]~1058                                                                                                                                                                                                                                                ; LCCOMB_X60_Y37_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[976][3]~967                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y39_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[977][0]~903                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y40_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[978][0]~818                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y42_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[979][5]~1040                                                                                                                                                                                                                                                ; LCCOMB_X43_Y39_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[97][7]~568                                                                                                                                                                                                                                                  ; LCCOMB_X70_Y47_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[980][6]~939                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y27_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[981][4]~891                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[982][3]~816                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[983][3]~1008                                                                                                                                                                                                                                                ; LCCOMB_X52_Y35_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[984][5]~951                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y38_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[985][6]~881                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y40_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[986][3]~817                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y42_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[987][6]~1019                                                                                                                                                                                                                                                ; LCCOMB_X45_Y36_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[988][0]~987                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y41_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[989][6]~919                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y38_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[98][5]~564                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y40_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[990][6]~819                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y42_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[991][6]~1057                                                                                                                                                                                                                                                ; LCCOMB_X60_Y37_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[992][1]~971                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y41_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[993][1]~907                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y41_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[994][7]~834                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y42_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[995][2]~1041                                                                                                                                                                                                                                                ; LCCOMB_X75_Y39_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[996][7]~935                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y29_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[997][6]~887                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[998][1]~832                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y30_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[999][0]~1009                                                                                                                                                                                                                                                ; LCCOMB_X62_Y36_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[99][1]~576                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y43_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data[9][0]~711                                                                                                                                                                                                                                                   ; LCCOMB_X67_Y33_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|head[0]~20                                                                                                                                                                                                                                                       ; LCCOMB_X49_Y45_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|tail[6]~22                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y52_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_prescaler:prescaler_inst|cnt[1]~18                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y53_N2  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|Selector16~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X88_Y26_N24 ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3837]~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X92_Y31_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3846]~11                                                                                                                                                                                                                                                                                         ; LCCOMB_X95_Y29_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3853]~21                                                                                                                                                                                                                                                                                         ; LCCOMB_X90_Y30_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3858]~31                                                                                                                                                                                                                                                                                         ; LCCOMB_X95_Y30_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3867]~41                                                                                                                                                                                                                                                                                         ; LCCOMB_X88_Y29_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3878]~51                                                                                                                                                                                                                                                                                         ; LCCOMB_X83_Y30_N12 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3884]~61                                                                                                                                                                                                                                                                                         ; LCCOMB_X83_Y32_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3892]~71                                                                                                                                                                                                                                                                                         ; LCCOMB_X82_Y31_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3900]~81                                                                                                                                                                                                                                                                                         ; LCCOMB_X81_Y35_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3906]~91                                                                                                                                                                                                                                                                                         ; LCCOMB_X85_Y28_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3915]~101                                                                                                                                                                                                                                                                                        ; LCCOMB_X90_Y30_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3925]~111                                                                                                                                                                                                                                                                                        ; LCCOMB_X83_Y33_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3931]~121                                                                                                                                                                                                                                                                                        ; LCCOMB_X82_Y33_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3939]~131                                                                                                                                                                                                                                                                                        ; LCCOMB_X82_Y35_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3950]~141                                                                                                                                                                                                                                                                                        ; LCCOMB_X81_Y34_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3956]~151                                                                                                                                                                                                                                                                                        ; LCCOMB_X86_Y32_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3962]~161                                                                                                                                                                                                                                                                                        ; LCCOMB_X92_Y31_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3968]~171                                                                                                                                                                                                                                                                                        ; LCCOMB_X85_Y33_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3977]~181                                                                                                                                                                                                                                                                                        ; LCCOMB_X86_Y26_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3986]~191                                                                                                                                                                                                                                                                                        ; LCCOMB_X83_Y25_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[3996]~201                                                                                                                                                                                                                                                                                        ; LCCOMB_X85_Y28_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[4003]~211                                                                                                                                                                                                                                                                                        ; LCCOMB_X81_Y24_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[4009]~221                                                                                                                                                                                                                                                                                        ; LCCOMB_X83_Y30_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[4016]~231                                                                                                                                                                                                                                                                                        ; LCCOMB_X82_Y24_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[4029]~241                                                                                                                                                                                                                                                                                        ; LCCOMB_X84_Y27_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[4038]~251                                                                                                                                                                                                                                                                                        ; LCCOMB_X86_Y27_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[4042]~261                                                                                                                                                                                                                                                                                        ; LCCOMB_X86_Y26_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[4049]~271                                                                                                                                                                                                                                                                                        ; LCCOMB_X82_Y28_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[4058]~281                                                                                                                                                                                                                                                                                        ; LCCOMB_X82_Y25_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[4070]~291                                                                                                                                                                                                                                                                                        ; LCCOMB_X82_Y25_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[4077]~301                                                                                                                                                                                                                                                                                        ; LCCOMB_X87_Y28_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg[4086]~311                                                                                                                                                                                                                                                                                        ; LCCOMB_X81_Y36_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|state_reg.STATE_IDLE                                                                                                                                                                                                                                                                                          ; FF_X88_Y26_N9      ; 294     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_axis_rx:eth_axis_rx0_inst|m_eth_payload_axis_tlast_reg~2                                                                                                                                                                                                                                                                            ; LCCOMB_X70_Y19_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_axis_rx:eth_axis_rx0_inst|ptr_reg[0]~6                                                                                                                                                                                                                                                                                              ; LCCOMB_X67_Y19_N26 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_axis_rx:eth_axis_rx0_inst|ptr_reg[0]~7                                                                                                                                                                                                                                                                                              ; LCCOMB_X69_Y19_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_axis_rx:eth_axis_rx0_inst|store_eth_payload_int_to_temp~0                                                                                                                                                                                                                                                                           ; LCCOMB_X70_Y19_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_tvalid_pipe_reg~0                                                                                                                                                                                                                  ; LCCOMB_X39_Y27_N4  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_tvalid_pipe_reg~3                                                                                                                                                                                                                  ; LCCOMB_X39_Y27_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|mem~0                                                                                                                                                                                                                                     ; LCCOMB_X34_Y43_N8  ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|rd_ptr_gray_reg[9]~25                                                                                                                                                                                                                     ; LCCOMB_X39_Y27_N14 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|wr_ptr_cur_gray_reg[0]~3                                                                                                                                                                                                                  ; LCCOMB_X35_Y44_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|wr_ptr_cur_gray_reg[12]~27                                                                                                                                                                                                                ; LCCOMB_X34_Y43_N22 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|wr_ptr_gray_reg[11]~31                                                                                                                                                                                                                    ; LCCOMB_X34_Y43_N24 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|wr_ptr_gray_sync1_reg[9]~1                                                                                                                                                                                                                ; LCCOMB_X36_Y42_N0  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|wr_ptr_reg[8]~15                                                                                                                                                                                                                          ; LCCOMB_X34_Y41_N24 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|wr_ptr_sync_gray_reg[10]~16                                                                                                                                                                                                               ; LCCOMB_X36_Y43_N20 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_tvalid_pipe_reg~1                                                                                                                                                                                                                  ; LCCOMB_X35_Y30_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_tvalid_pipe_reg~3                                                                                                                                                                                                                  ; LCCOMB_X35_Y30_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_frame_reg~0                                                                                                                                                                                                                             ; LCCOMB_X35_Y30_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|mem~0                                                                                                                                                                                                                                     ; LCCOMB_X35_Y28_N24 ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|rd_ptr_reg[2]~0                                                                                                                                                                                                                           ; LCCOMB_X36_Y30_N16 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|s_rst_sync3_reg                                                                                                                                                                                                                           ; FF_X34_Y26_N17     ; 65      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|wr_ptr_cur_gray_reg[1]~0                                                                                                                                                                                                                  ; LCCOMB_X33_Y28_N24 ; 81      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|wr_ptr_cur_gray_reg[1]~1                                                                                                                                                                                                                  ; LCCOMB_X35_Y28_N18 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|wr_ptr_gray_reg[12]~38                                                                                                                                                                                                                    ; LCCOMB_X34_Y26_N22 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|wr_ptr_gray_sync1_reg[12]~1                                                                                                                                                                                                               ; LCCOMB_X33_Y27_N2  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|wr_ptr_sync_gray_reg[6]~1                                                                                                                                                                                                                 ; LCCOMB_X34_Y27_N14 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_rx:axis_gmii_rx_inst|always0~1                                                                                                                                                                                          ; LCCOMB_X33_Y45_N14 ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_rx:axis_gmii_rx_inst|crc_state[17]~20                                                                                                                                                                                   ; LCCOMB_X33_Y42_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_rx:axis_gmii_rx_inst|gmii_rx_dv_d2~0                                                                                                                                                                                    ; LCCOMB_X33_Y42_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|crc_state[21]~3                                                                                                                                                                                    ; LCCOMB_X76_Y51_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|frame_min_count_reg[5]~11                                                                                                                                                                          ; LCCOMB_X75_Y50_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|frame_ptr_reg[7]~2                                                                                                                                                                                 ; LCCOMB_X75_Y53_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|gmii_tx_en_reg~0                                                                                                                                                                                   ; LCCOMB_X76_Y53_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|mii_msn_reg[0]~0                                                                                                                                                                                   ; LCCOMB_X75_Y54_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|s_tdata_reg[0]~1                                                                                                                                                                                   ; LCCOMB_X75_Y50_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|state_reg.STATE_IDLE                                                                                                                                                                               ; FF_X76_Y53_N13     ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|mii_select_reg~0                                                                                                                                                                                                                                             ; LCCOMB_X75_Y55_N2  ; 11      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|count_reg[3]~15                                                                                                                                                                                                               ; LCCOMB_X75_Y54_N18 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|count_reg[3]~16                                                                                                                                                                                                               ; LCCOMB_X75_Y54_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|mac_gmii_tx_clk_en~0                                                                                                                                                                                                          ; LCCOMB_X75_Y54_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|rx_rst_reg[0]                                                                                                                                                                                                                 ; FF_X34_Y41_N1      ; 65      ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|tx_rst_reg[0]                                                                                                                                                                                                                 ; FF_X42_Y27_N17     ; 123     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_tvalid_pipe_reg~2                                                                                                                                                                                                                  ; LCCOMB_X40_Y24_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_axis_tvalid_pipe_reg~4                                                                                                                                                                                                                  ; LCCOMB_X43_Y22_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|mem~0                                                                                                                                                                                                                                     ; LCCOMB_X56_Y20_N18 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|rd_ptr_gray_reg[3]~25                                                                                                                                                                                                                     ; LCCOMB_X43_Y22_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|wr_ptr_cur_gray_reg[12]~4                                                                                                                                                                                                                 ; LCCOMB_X56_Y20_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|wr_ptr_cur_reg[11]~3                                                                                                                                                                                                                      ; LCCOMB_X55_Y20_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|wr_ptr_gray_reg[8]~33                                                                                                                                                                                                                     ; LCCOMB_X56_Y20_N2  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|wr_ptr_gray_sync1_reg[0]~1                                                                                                                                                                                                                ; LCCOMB_X50_Y20_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|wr_ptr_reg[7]~2                                                                                                                                                                                                                           ; LCCOMB_X56_Y20_N16 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|wr_ptr_sync_gray_reg[9]~18                                                                                                                                                                                                                ; LCCOMB_X57_Y20_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_tvalid_pipe_reg~1                                                                                                                                                                                                                  ; LCCOMB_X45_Y25_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_axis_tvalid_pipe_reg~3                                                                                                                                                                                                                  ; LCCOMB_X52_Y26_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|m_frame_reg~0                                                                                                                                                                                                                             ; LCCOMB_X43_Y25_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|mem~0                                                                                                                                                                                                                                     ; LCCOMB_X43_Y24_N16 ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|rd_ptr_gray_reg[5]~1                                                                                                                                                                                                                      ; LCCOMB_X45_Y25_N14 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|wr_ptr_cur_gray_reg[11]~0                                                                                                                                                                                                                 ; LCCOMB_X41_Y25_N14 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|wr_ptr_gray_sync1_reg[6]~1                                                                                                                                                                                                                ; LCCOMB_X43_Y25_N30 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|wr_ptr_reg[10]~24                                                                                                                                                                                                                         ; LCCOMB_X41_Y25_N28 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|wr_ptr_sync_gray_reg[6]~15                                                                                                                                                                                                                ; LCCOMB_X43_Y24_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_rx:axis_gmii_rx_inst|always0~1                                                                                                                                                                                          ; LCCOMB_X68_Y22_N28 ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_rx:axis_gmii_rx_inst|crc_state[18]~19                                                                                                                                                                                   ; LCCOMB_X67_Y22_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_rx:axis_gmii_rx_inst|gmii_rx_dv_d3~0                                                                                                                                                                                    ; LCCOMB_X68_Y22_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|crc_state[8]~3                                                                                                                                                                                     ; LCCOMB_X74_Y26_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|frame_min_count_reg[5]~10                                                                                                                                                                          ; LCCOMB_X75_Y26_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|frame_ptr_reg[7]~3                                                                                                                                                                                 ; LCCOMB_X69_Y26_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|mii_msn_reg[0]~0                                                                                                                                                                                   ; LCCOMB_X73_Y26_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|s_tdata_reg[0]~1                                                                                                                                                                                   ; LCCOMB_X75_Y26_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|state_reg.STATE_IDLE                                                                                                                                                                               ; FF_X69_Y26_N11     ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|eth_mac_1g:eth_mac_1g_inst|axis_gmii_tx:axis_gmii_tx_inst|state_reg~15                                                                                                                                                                                       ; LCCOMB_X73_Y26_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|count_reg[4]~15                                                                                                                                                                                                               ; LCCOMB_X75_Y30_N0  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|count_reg[4]~16                                                                                                                                                                                                               ; LCCOMB_X74_Y30_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|mac_gmii_tx_clk_en~0                                                                                                                                                                                                          ; LCCOMB_X73_Y26_N22 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|rx_rst_reg[0]                                                                                                                                                                                                                 ; FF_X56_Y18_N17     ; 66      ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|speed_reg[0]~4                                                                                                                                                                                                                                               ; LCCOMB_X76_Y30_N28 ; 11      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst|Selector21~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X76_Y19_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst|Selector27~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X76_Y21_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst|m_ip_payload_axis_tdata_reg[0]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X77_Y21_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst|state_reg.STATE_READ_HEADER                                                                                                                                                                                                                                                                                   ; FF_X76_Y19_N3      ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst|state_reg.STATE_READ_PAYLOAD                                                                                                                                                                                                                                                                                  ; FF_X75_Y19_N1      ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst|store_ip_length_0~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X75_Y20_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst|store_ip_length_1~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X74_Y19_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst|store_ip_payload_int_to_temp~0                                                                                                                                                                                                                                                                                ; LCCOMB_X77_Y21_N22 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst|store_ip_version_ihl~1                                                                                                                                                                                                                                                                                        ; LCCOMB_X74_Y19_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst|word_count_reg[11]~20                                                                                                                                                                                                                                                                                         ; LCCOMB_X76_Y19_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|Selector8~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X85_Y23_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|m_udp_payload_axis_tdata_reg[0]~1                                                                                                                                                                                                                                                                             ; LCCOMB_X87_Y25_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|state_reg.STATE_READ_PAYLOAD                                                                                                                                                                                                                                                                                  ; FF_X84_Y23_N23     ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|store_udp_dest_port_0~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X84_Y24_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|store_udp_dest_port_1~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X84_Y24_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|store_udp_length_0~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X84_Y24_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|store_udp_length_1~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X84_Y24_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|store_udp_payload_int_to_temp~0                                                                                                                                                                                                                                                                               ; LCCOMB_X87_Y25_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|store_udp_source_port_0~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X84_Y24_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|store_udp_source_port_1~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X84_Y24_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|word_count_reg[3]~20                                                                                                                                                                                                                                                                                          ; LCCOMB_X84_Y23_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X83_Y38_N29     ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X85_Y37_N22 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X85_Y37_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X82_Y37_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X82_Y37_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X84_Y38_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                              ; FF_X84_Y38_N25     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                              ; FF_X84_Y38_N31     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X85_Y38_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~13              ; LCCOMB_X82_Y37_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~20              ; LCCOMB_X85_Y37_N16 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~17      ; LCCOMB_X85_Y37_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13 ; LCCOMB_X86_Y37_N8  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~20 ; LCCOMB_X85_Y37_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X81_Y38_N29     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X82_Y38_N7      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X82_Y38_N29     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X82_Y38_N11     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X82_Y38_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X82_Y36_N17     ; 33      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X82_Y37_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X90_Y35_N18 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X90_Y35_N20 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X90_Y35_N27     ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X89_Y35_N16 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X88_Y36_N12 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X88_Y36_N14 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X88_Y37_N3      ; 356     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~1                                                                                                                                                                                               ; LCCOMB_X87_Y39_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X89_Y35_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[5]~5                                                                                                                                                                             ; LCCOMB_X89_Y35_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                       ; LCCOMB_X87_Y39_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X88_Y35_N28 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ii:auto_generated|counter_reg_bit[8]~0                                                         ; LCCOMB_X87_Y37_N28 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_agi:auto_generated|counter_reg_bit[3]~0                                                                        ; LCCOMB_X87_Y39_N18 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X87_Y37_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                          ; LCCOMB_X88_Y37_N28 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~8                                                                                                                                                                                                              ; LCCOMB_X87_Y38_N22 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~9                                                                                                                                                                                                              ; LCCOMB_X87_Y38_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                                                                                         ; LCCOMB_X87_Y38_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X87_Y35_N18 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[21]~35                                                                                                                                                                                                                          ; LCCOMB_X87_Y39_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X85_Y36_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X88_Y36_N2  ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sync_reset:sync_reset_inst|sync_reg[3]                                                                                                                                                                                                                                                                                                                      ; FF_X68_Y28_N9      ; 1572    ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sync_reset:sync_reset_inst|sync_reg[3]                                                                                                                                                                                                                                                                                                                      ; FF_X68_Y28_N9      ; 13      ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ENET0_RX_CLK                                                                                                          ; PIN_A15           ; 229     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; ENET1_RX_CLK                                                                                                          ; PIN_B15           ; 229     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y37_N0    ; 541     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; altpll:altpll_component|altpll_chi2:auto_generated|clk[0]                                                             ; PLL_1             ; 891     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; altpll:altpll_component|altpll_chi2:auto_generated|clk[1]                                                             ; PLL_1             ; 2       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; altpll:altpll_component|altpll_chi2:auto_generated|locked                                                             ; LCCOMB_X1_Y33_N10 ; 4       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|wire_pll1_clk[1]                  ; PLL_3             ; 10496   ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X88_Y37_N3     ; 356     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; sync_reset:sync_reset_inst|sync_reg[3]                                                                                ; FF_X68_Y28_N9     ; 13      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                ;
+------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------+---------+
; sync_reset:sync_reset_inst|sync_reg[3]                                                               ; 1571    ;
; fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|dns_data_reg~318                                       ; 1024    ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data~32   ; 1023    ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data~1060 ; 1023    ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data~1061 ; 1023    ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data~1062 ; 1023    ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data~1063 ; 1023    ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data~1064 ; 1023    ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|data~1065 ; 1023    ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|tail[5]   ; 864     ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|tail[4]   ; 863     ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|tail[1]   ; 837     ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|tail[0]   ; 836     ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|tail[7]   ; 814     ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|tail[6]   ; 814     ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|tail[8]   ; 805     ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|tail[9]   ; 805     ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|tail[3]   ; 778     ;
; fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|uart_fifo:fifo_sync_inst|tail[2]   ; 778     ;
+------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; fpga_core:core_inst|axis_async_fifo:axis_async_fifo_inst|altsyncram:mem_rtl_0|altsyncram_kcd1:auto_generated|ALTSYNCRAM                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 131072       ; 9            ; 131072       ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 1179648 ; 131072                      ; 9                           ; 131072                      ; 9                           ; 1179648             ; 144  ; None ; M9K_X78_Y40_N0, M9K_X78_Y16_N0, M9K_X78_Y12_N0, M9K_X104_Y14_N0, M9K_X37_Y24_N0, M9K_X78_Y19_N0, M9K_X37_Y16_N0, M9K_X78_Y39_N0, M9K_X64_Y32_N0, M9K_X51_Y2_N0, M9K_X15_Y16_N0, M9K_X104_Y10_N0, M9K_X64_Y40_N0, M9K_X78_Y6_N0, M9K_X37_Y11_N0, M9K_X37_Y23_N0, M9K_X78_Y23_N0, M9K_X104_Y4_N0, M9K_X78_Y14_N0, M9K_X78_Y15_N0, M9K_X37_Y19_N0, M9K_X64_Y16_N0, M9K_X37_Y36_N0, M9K_X78_Y38_N0, M9K_X64_Y29_N0, M9K_X37_Y7_N0, M9K_X64_Y24_N0, M9K_X78_Y20_N0, M9K_X78_Y37_N0, M9K_X78_Y17_N0, M9K_X64_Y22_N0, M9K_X37_Y25_N0, M9K_X104_Y21_N0, M9K_X104_Y16_N0, M9K_X78_Y8_N0, M9K_X104_Y7_N0, M9K_X64_Y26_N0, M9K_X64_Y14_N0, M9K_X64_Y31_N0, M9K_X64_Y35_N0, M9K_X64_Y11_N0, M9K_X64_Y5_N0, M9K_X37_Y14_N0, M9K_X78_Y9_N0, M9K_X64_Y38_N0, M9K_X51_Y6_N0, M9K_X37_Y21_N0, M9K_X51_Y30_N0, M9K_X64_Y30_N0, M9K_X104_Y9_N0, M9K_X78_Y11_N0, M9K_X51_Y8_N0, M9K_X64_Y27_N0, M9K_X78_Y18_N0, M9K_X51_Y11_N0, M9K_X78_Y31_N0, M9K_X64_Y10_N0, M9K_X51_Y1_N0, M9K_X37_Y6_N0, M9K_X104_Y15_N0, M9K_X104_Y22_N0, M9K_X78_Y5_N0, M9K_X51_Y15_N0, M9K_X51_Y31_N0, M9K_X64_Y23_N0, M9K_X78_Y4_N0, M9K_X78_Y7_N0, M9K_X104_Y11_N0, M9K_X37_Y12_N0, M9K_X64_Y4_N0, M9K_X15_Y15_N0, M9K_X104_Y20_N0, M9K_X51_Y13_N0, M9K_X51_Y3_N0, M9K_X51_Y4_N0, M9K_X51_Y7_N0, M9K_X78_Y25_N0, M9K_X78_Y22_N0, M9K_X37_Y17_N0, M9K_X51_Y17_N0, M9K_X78_Y29_N0, M9K_X78_Y3_N0, M9K_X64_Y12_N0, M9K_X104_Y13_N0, M9K_X37_Y13_N0, M9K_X64_Y3_N0, M9K_X51_Y35_N0, M9K_X104_Y17_N0, M9K_X64_Y6_N0, M9K_X37_Y18_N0, M9K_X64_Y25_N0, M9K_X64_Y20_N0, M9K_X104_Y24_N0, M9K_X37_Y20_N0, M9K_X64_Y21_N0, M9K_X51_Y29_N0, M9K_X51_Y41_N0, M9K_X104_Y8_N0, M9K_X104_Y12_N0, M9K_X78_Y10_N0, M9K_X51_Y16_N0, M9K_X64_Y18_N0, M9K_X51_Y36_N0, M9K_X64_Y39_N0, M9K_X37_Y32_N0, M9K_X37_Y4_N0, M9K_X37_Y15_N0, M9K_X64_Y9_N0, M9K_X78_Y41_N0, M9K_X51_Y12_N0, M9K_X37_Y9_N0, M9K_X51_Y32_N0, M9K_X64_Y13_N0, M9K_X78_Y2_N0, M9K_X64_Y7_N0, M9K_X64_Y8_N0, M9K_X51_Y28_N0, M9K_X51_Y9_N0, M9K_X37_Y10_N0, M9K_X64_Y36_N0, M9K_X15_Y13_N0, M9K_X64_Y2_N0, M9K_X51_Y5_N0, M9K_X51_Y10_N0, M9K_X78_Y36_N0, M9K_X37_Y22_N0, M9K_X64_Y15_N0, M9K_X51_Y33_N0, M9K_X64_Y34_N0, M9K_X78_Y1_N0, M9K_X78_Y13_N0, M9K_X51_Y14_N0, M9K_X64_Y28_N0, M9K_X64_Y17_N0, M9K_X15_Y10_N0, M9K_X78_Y35_N0, M9K_X37_Y8_N0, M9K_X64_Y1_N0, M9K_X15_Y14_N0, M9K_X78_Y21_N0, M9K_X64_Y33_N0, M9K_X15_Y9_N0, M9K_X64_Y19_N0, M9K_X15_Y17_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 9            ; 4096         ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 36864   ; 4096                        ; 9                           ; 4096                        ; 9                           ; 36864               ; 5    ; None ; M9K_X37_Y42_N0, M9K_X37_Y39_N0, M9K_X37_Y40_N0, M9K_X37_Y41_N0, M9K_X37_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 9            ; 4096         ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 36864   ; 4096                        ; 9                           ; 4096                        ; 9                           ; 36864               ; 5    ; None ; M9K_X37_Y30_N0, M9K_X37_Y27_N0, M9K_X37_Y28_N0, M9K_X37_Y31_N0, M9K_X37_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_k6d1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 9            ; 4096         ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 36864   ; 4096                        ; 9                           ; 4096                        ; 9                           ; 36864               ; 5    ; None ; M9K_X51_Y19_N0, M9K_X51_Y22_N0, M9K_X51_Y21_N0, M9K_X51_Y20_N0, M9K_X51_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:tx_fifo|axis_async_fifo:fifo_inst|altsyncram:mem_rtl_0|altsyncram_40e1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 9            ; 4096         ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 36864   ; 4096                        ; 9                           ; 4096                        ; 9                           ; 36864               ; 5    ; None ; M9K_X51_Y25_N0, M9K_X51_Y26_N0, M9K_X51_Y23_N0, M9K_X51_Y24_N0, M9K_X51_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6524:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 262          ; 64           ; 262          ; yes                    ; no                      ; yes                    ; no                      ; 16768   ; 64                          ; 262                         ; 64                          ; 262                         ; 16768               ; 8    ; None ; M9K_X104_Y32_N0, M9K_X78_Y32_N0, M9K_X78_Y33_N0, M9K_X78_Y34_N0, M9K_X78_Y26_N0, M9K_X78_Y27_N0, M9K_X78_Y28_N0, M9K_X78_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 30,485 / 342,891 ( 9 % )  ;
; C16 interconnects     ; 881 / 10,120 ( 9 % )      ;
; C4 interconnects      ; 19,870 / 209,544 ( 9 % )  ;
; Direct links          ; 1,575 / 342,891 ( < 1 % ) ;
; Global clocks         ; 9 / 20 ( 45 % )           ;
; Local interconnects   ; 5,939 / 119,088 ( 5 % )   ;
; R24 interconnects     ; 1,114 / 9,963 ( 11 % )    ;
; R4 interconnects      ; 22,848 / 289,782 ( 8 % )  ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 11.66) ; Number of LABs  (Total = 1371) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 111                            ;
; 2                                           ; 82                             ;
; 3                                           ; 46                             ;
; 4                                           ; 25                             ;
; 5                                           ; 23                             ;
; 6                                           ; 21                             ;
; 7                                           ; 13                             ;
; 8                                           ; 17                             ;
; 9                                           ; 19                             ;
; 10                                          ; 31                             ;
; 11                                          ; 43                             ;
; 12                                          ; 50                             ;
; 13                                          ; 89                             ;
; 14                                          ; 148                            ;
; 15                                          ; 223                            ;
; 16                                          ; 430                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.72) ; Number of LABs  (Total = 1371) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 55                             ;
; 1 Clock                            ; 1270                           ;
; 1 Clock enable                     ; 484                            ;
; 1 Sync. clear                      ; 44                             ;
; 1 Sync. load                       ; 12                             ;
; 2 Clock enables                    ; 454                            ;
; 2 Clocks                           ; 44                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 18.48) ; Number of LABs  (Total = 1371) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 45                             ;
; 2                                            ; 79                             ;
; 3                                            ; 45                             ;
; 4                                            ; 42                             ;
; 5                                            ; 21                             ;
; 6                                            ; 25                             ;
; 7                                            ; 15                             ;
; 8                                            ; 19                             ;
; 9                                            ; 10                             ;
; 10                                           ; 7                              ;
; 11                                           ; 14                             ;
; 12                                           ; 15                             ;
; 13                                           ; 15                             ;
; 14                                           ; 13                             ;
; 15                                           ; 26                             ;
; 16                                           ; 39                             ;
; 17                                           ; 39                             ;
; 18                                           ; 46                             ;
; 19                                           ; 53                             ;
; 20                                           ; 49                             ;
; 21                                           ; 62                             ;
; 22                                           ; 79                             ;
; 23                                           ; 83                             ;
; 24                                           ; 113                            ;
; 25                                           ; 113                            ;
; 26                                           ; 87                             ;
; 27                                           ; 64                             ;
; 28                                           ; 52                             ;
; 29                                           ; 37                             ;
; 30                                           ; 28                             ;
; 31                                           ; 8                              ;
; 32                                           ; 27                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.05) ; Number of LABs  (Total = 1371) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 152                            ;
; 2                                               ; 118                            ;
; 3                                               ; 93                             ;
; 4                                               ; 82                             ;
; 5                                               ; 48                             ;
; 6                                               ; 45                             ;
; 7                                               ; 58                             ;
; 8                                               ; 86                             ;
; 9                                               ; 89                             ;
; 10                                              ; 78                             ;
; 11                                              ; 90                             ;
; 12                                              ; 114                            ;
; 13                                              ; 115                            ;
; 14                                              ; 100                            ;
; 15                                              ; 53                             ;
; 16                                              ; 43                             ;
; 17                                              ; 3                              ;
; 18                                              ; 0                              ;
; 19                                              ; 0                              ;
; 20                                              ; 2                              ;
; 21                                              ; 0                              ;
; 22                                              ; 0                              ;
; 23                                              ; 0                              ;
; 24                                              ; 0                              ;
; 25                                              ; 0                              ;
; 26                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 18.69) ; Number of LABs  (Total = 1371) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 23                             ;
; 3                                            ; 78                             ;
; 4                                            ; 82                             ;
; 5                                            ; 52                             ;
; 6                                            ; 51                             ;
; 7                                            ; 35                             ;
; 8                                            ; 32                             ;
; 9                                            ; 20                             ;
; 10                                           ; 25                             ;
; 11                                           ; 23                             ;
; 12                                           ; 36                             ;
; 13                                           ; 41                             ;
; 14                                           ; 25                             ;
; 15                                           ; 36                             ;
; 16                                           ; 36                             ;
; 17                                           ; 38                             ;
; 18                                           ; 29                             ;
; 19                                           ; 45                             ;
; 20                                           ; 45                             ;
; 21                                           ; 30                             ;
; 22                                           ; 37                             ;
; 23                                           ; 38                             ;
; 24                                           ; 32                             ;
; 25                                           ; 36                             ;
; 26                                           ; 28                             ;
; 27                                           ; 33                             ;
; 28                                           ; 43                             ;
; 29                                           ; 37                             ;
; 30                                           ; 41                             ;
; 31                                           ; 44                             ;
; 32                                           ; 41                             ;
; 33                                           ; 45                             ;
; 34                                           ; 52                             ;
; 35                                           ; 29                             ;
; 36                                           ; 30                             ;
; 37                                           ; 21                             ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information                     ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                                       ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                                       ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                                       ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                       ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                       ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                       ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                                       ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ; 78 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ; 78 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 229          ; 12           ; 229          ; 0            ; 0            ; 233       ; 229          ; 0            ; 233       ; 233       ; 0            ; 64           ; 0            ; 0            ; 70           ; 0            ; 64           ; 70           ; 0            ; 0            ; 32           ; 64           ; 0            ; 0            ; 0            ; 0            ; 0            ; 233       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 221          ; 4            ; 233          ; 233          ; 0         ; 4            ; 233          ; 0         ; 0         ; 233          ; 169          ; 233          ; 233          ; 163          ; 233          ; 169          ; 163          ; 233          ; 233          ; 201          ; 169          ; 233          ; 233          ; 233          ; 233          ; 233          ; 0         ; 233          ; 233          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[23]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[24]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[25]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[26]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[27]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[28]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[29]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[30]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[31]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[32]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[33]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[34]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[35]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_GTX_CLK       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[2]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[3]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_EN         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RST_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_INT_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_GTX_CLK       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[2]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[3]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_EN         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RST_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_INT_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DV         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DV         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "fpga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1" has been set to clock1 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/altplldram_altpll.v Line: 51
Warning (15536): Implemented PLL "altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/altplldram_altpll.v Line: 51
    Warning (15559): Can't achieve requested value -150.1 degrees for clock output altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|wire_pll1_clk[1] of parameter phase shift -- achieved value of -151.9 degrees File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/altplldram_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 149, clock division of 56, and phase shift of -152 degrees (-3171 ps) for altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/altplldram_altpll.v Line: 51
Info (15535): Implemented PLL "altpll:altpll_component|altpll_chi2:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/altpll_chi2.tdf Line: 31
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for altpll:altpll_component|altpll_chi2:auto_generated|clk[0] port File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/altpll_chi2.tdf Line: 31
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 90 degrees (2000 ps) for altpll:altpll_component|altpll_chi2:auto_generated|clk[1] port File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/altpll_chi2.tdf Line: 31
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176127): The parameters of the PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1 and the PLL altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/altpll_chi2.tdf Line: 37
    Info (176120): The values of the parameter "M" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is 149
        Info (176121): The value of the parameter "M" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is 10
    Info (176120): The values of the parameter "M INITIAL" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "M INITIAL" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is 4
        Info (176121): The value of the parameter "M INITIAL" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is 1
    Info (176120): The values of the parameter "N" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is 7
        Info (176121): The value of the parameter "N" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is 1
    Info (176120): The values of the parameter "LOOP FILTER R" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is 12000
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is 4000
    Info (176120): The values of the parameter "VCO POST SCALE" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "VCO POST SCALE" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is 1
        Info (176121): The value of the parameter "VCO POST SCALE" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is 2
    Info (176120): The values of the parameter "Auto self-reset on loss-of-lock" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "Auto self-reset on loss-of-lock" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is OFF
        Info (176121): The value of the parameter "Auto self-reset on loss-of-lock" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is ON
    Info (176120): The values of the parameter "Min VCO Period" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "Min VCO Period" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is 769
        Info (176121): The value of the parameter "Min VCO Period" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is 1538
    Info (176120): The values of the parameter "Max VCO Period" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "Max VCO Period" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is 1666
        Info (176121): The value of the parameter "Max VCO Period" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is 3333
    Info (176120): The values of the parameter "Center VCO Period" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "Center VCO Period" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is 769
        Info (176121): The value of the parameter "Center VCO Period" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is 1538
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is 16368
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is 15380
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is 26455
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is 33330
    Info (176120): The values of the parameter "Compensate Clock" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "Compensate Clock" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is clock1
        Info (176121): The value of the parameter "Compensate Clock" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is clock0
    Info (176120): The values of the parameter "M_PH" do not match for the PLL atoms altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 and PLL altpll:altpll_component|altpll_chi2:auto_generated|pll1
        Info (176121): The value of the parameter "M_PH" for the PLL atom altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1 is 3
        Info (176121): The value of the parameter "M_PH" for the PLL atom altpll:altpll_component|altpll_chi2:auto_generated|pll1 is 0
Critical Warning (176598): PLL "altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_Y2" File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 312
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'lib/eth/syn/quartus/rgmii_phy_if.sdc'
Info (332104): Reading SDC File: 'lib/eth/syn/quartus/rgmii_io.sdc'
Info (332104): Reading SDC File: 'lib/eth/syn/quartus/mii_phy_if.sdc'
Info (332104): Reading SDC File: 'lib/eth/syn/quartus/gmii_phy_if.sdc'
Info (332104): Reading SDC File: 'lib/eth/syn/quartus/eth_mac_1g_rgmii.sdc'
Info (332104): Reading SDC File: 'lib/eth/syn/quartus/eth_mac_1g_gmii.sdc'
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|oddr:clk_oddr_inst|altddio_out:altddio_out_inst|ddio_out_86d:auto_generated|ddio_outa[0]~DFFLO is being clocked by CLOCK_50
Warning (332060): Node: ENET0_RX_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rx_prescale[2] is being clocked by ENET0_RX_CLK
Warning (332060): Node: ENET1_RX_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|axis_async_fifo_adapter:rx_fifo|axis_async_fifo:fifo_inst|m_rst_sync1_reg is being clocked by ENET1_RX_CLK
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: altplldram_inst|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node altpll:altpll_component|altpll_chi2:auto_generated|clk[0] (placed in counter C0 of PLL_1) File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/altpll_chi2.tdf Line: 37
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altpll:altpll_component|altpll_chi2:auto_generated|clk[1] (placed in counter C1 of PLL_1) File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/altpll_chi2.tdf Line: 37
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altplldram:altplldram_inst|altpll:altpll_component|altplldram_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_3) File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/altplldram_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node ENET0_RX_CLK~input (placed in PIN A15 (CLK8, DIFFCLK_5n)) File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 63
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node ENET1_RX_CLK~input (placed in PIN B15 (CLK9, DIFFCLK_5p)) File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 72
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga_lite/21.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga_lite/21.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset File: c:/intelfpga_lite/21.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 640
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga_lite/21.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node sync_reset:sync_reset_inst|sync_reg[3]  File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/axis/sync_reset.v Line: 55
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|txd_out File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/uart_tx.v Line: 80
        Info (176357): Destination node fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|m_dns_valid_reg File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/lib/dns_ip_rx.v Line: 158
        Info (176357): Destination node fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|s_udp_hdr_ready_reg File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/lib/dns_ip_rx.v Line: 71
        Info (176357): Destination node fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|m_udp_hdr_valid_reg File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/lib/udp_ip_rx.v Line: 424
        Info (176357): Destination node fpga_core:core_inst|dns_ip_rx:dns0_ip_rx_inst|s_udp_payload_axis_tready_reg File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/lib/dns_ip_rx.v Line: 72
        Info (176357): Destination node fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|m_udp_payload_axis_tvalid_reg File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/lib/udp_ip_rx.v Line: 538
        Info (176357): Destination node fpga_core:core_inst|axis_uart_v1_0:axis_uart|uart_tx:uart_tx_inst|m_ready File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/uart_tx.v Line: 71
        Info (176357): Destination node fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst|m_ip_payload_axis_tvalid_reg File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/lib/ip_eth_rx.v Line: 550
        Info (176357): Destination node fpga_core:core_inst|udp_ip_rx:udp0_ip_rx_inst|s_ip_payload_axis_tready_reg File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/lib/udp_ip_rx.v Line: 191
        Info (176357): Destination node fpga_core:core_inst|ip_eth_rx:ip0_eth_rx_inst|m_ip_hdr_valid_reg File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/lib/ip_eth_rx.v Line: 433
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node altpll:altpll_component|altpll_chi2:auto_generated|locked  File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/altpll_chi2.tdf Line: 63
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[0]" is constrained to location LAB_X89_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 33
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[0]" is constrained to location LAB_X89_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 34
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_latch_l[0]" is constrained to location LAB_X89_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 35
    Info (176467): Node "ENET1_RX_DV~input" is constrained to location IOIBUF_X89_Y73_N8 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 74
    Info (176467): Node "ENET1_RX_DV" is constrained to location PIN A22 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 74
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[0]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 33
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[0]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 34
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_latch_l[0]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 35
    Info (176467): Node "ENET0_RX_DV~input" is constrained to location IOIBUF_X81_Y73_N1 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 65
    Info (176467): Node "ENET0_RX_DV" is constrained to location PIN C17 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 65
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[1]" is constrained to location LAB_X102_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 33
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[1]" is constrained to location LAB_X102_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 34
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_latch_l[1]" is constrained to location LAB_X102_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 35
    Info (176467): Node "ENET1_RX_DATA[0]~input" is constrained to location IOIBUF_X102_Y73_N8 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 73
    Info (176467): Node "ENET1_RX_DATA[0]" is constrained to location PIN B23 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 73
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[3]" is constrained to location LAB_X102_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 33
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[3]" is constrained to location LAB_X102_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 34
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_latch_l[3]" is constrained to location LAB_X102_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 35
    Info (176467): Node "ENET1_RX_DATA[2]~input" is constrained to location IOIBUF_X102_Y73_N1 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 73
    Info (176467): Node "ENET1_RX_DATA[2]" is constrained to location PIN A23 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 73
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[2]" is constrained to location LAB_X91_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 33
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[2]" is constrained to location LAB_X91_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 34
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_latch_l[2]" is constrained to location LAB_X91_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 35
    Info (176467): Node "ENET1_RX_DATA[1]~input" is constrained to location IOIBUF_X91_Y73_N15 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 73
    Info (176467): Node "ENET1_RX_DATA[1]" is constrained to location PIN C21 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 73
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[4]" is constrained to location LAB_X96_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 33
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[4]" is constrained to location LAB_X96_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 34
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst1|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_latch_l[4]" is constrained to location LAB_X96_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 35
    Info (176467): Node "ENET1_RX_DATA[3]~input" is constrained to location IOIBUF_X96_Y73_N22 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 73
    Info (176467): Node "ENET1_RX_DATA[3]" is constrained to location PIN D21 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 73
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[1]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 33
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[1]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 34
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_latch_l[1]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 35
    Info (176467): Node "ENET0_RX_DATA[0]~input" is constrained to location IOIBUF_X62_Y73_N15 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 64
    Info (176467): Node "ENET0_RX_DATA[0]" is constrained to location PIN C16 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 64
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[3]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 33
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[3]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 34
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_latch_l[3]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 35
    Info (176467): Node "ENET0_RX_DATA[2]~input" is constrained to location IOIBUF_X81_Y73_N8 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 64
    Info (176467): Node "ENET0_RX_DATA[2]" is constrained to location PIN D17 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 64
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[2]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 33
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[2]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 34
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_latch_l[2]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 35
    Info (176467): Node "ENET0_RX_DATA[1]~input" is constrained to location IOIBUF_X62_Y73_N22 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 64
    Info (176467): Node "ENET0_RX_DATA[1]" is constrained to location PIN D16 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 64
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_h[4]" is constrained to location LAB_X58_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 33
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_cell_l[4]" is constrained to location LAB_X58_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 34
    Info (176467): Node "fpga_core:core_inst|eth_mac_1g_rgmii_fifo:eth_mac_inst0|eth_mac_1g_rgmii:eth_mac_1g_rgmii_inst|rgmii_phy_if:rgmii_phy_if_inst|ssio_ddr_in:rx_ssio_ddr_inst|iddr:data_iddr_inst|altddio_in:altddio_in_inst|ddio_in_b2d:auto_generated|input_latch_l[4]" is constrained to location LAB_X58_Y72_N0 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/db/ddio_in_b2d.tdf Line: 35
    Info (176467): Node "ENET0_RX_DATA[3]~input" is constrained to location IOIBUF_X58_Y73_N15 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 64
    Info (176467): Node "ENET0_RX_DATA[3]" is constrained to location PIN C15 to improve DDIO timing File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 64
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 36 registers into blocks of type Block RAM
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENETCLK_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:13
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 0.06 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 64% of the available device resources in the region that extends from location X46_Y37 to location X57_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 1.57 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 34 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at G12 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 79
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2 File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 38
Warning (169064): Following 32 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[16] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[17] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[18] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[19] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[20] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[21] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[22] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[23] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[24] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[25] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[26] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[27] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[28] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[29] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[30] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
    Info (169065): Pin DRAM_DQ[31] has a permanently disabled output enable File: C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.v Line: 87
Info (144001): Generated suppressed messages file C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 311 warnings
    Info: Peak virtual memory: 6912 megabytes
    Info: Processing ended: Mon May  1 14:15:09 2023
    Info: Elapsed time: 00:00:54
    Info: Total CPU time (on all processors): 00:01:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Hydravolt/Documents/verilog-ethernet-master-final/fpga.fit.smsg.


