---
title: CPU 구조와 작동 원리 
layout: post
tags: [CPU]
categories: [CA]
---
# ALU(Arithmetic Logic Unit)
cpu 내부에서 레지스터와 제어장치로부터 받아들인 피연산자와 제어 신호로 산술 연산,논리 연산 등 다양한 연산을 수행하는 장치.

## ALU의 특징
- 계산한 결과값을 메모리가 아닌 레지스터에 우선 저장
- 계산 결과와 더불어 플래그를 내보냄.
- ALU가 내보내는 대표적인 플래그
>- 부호 플래그 
>- 제로 플래그
>- 캐리 플래그
>-오버플로우 플래그
>-인터럽트 플래그
>- 슈퍼 바이저 플래그

이러한 플래그들은 ** 플래그 레지스터**에 저장됨.
# 제어장치
제어신호를 내보내고 명령어를 해석하는 부품
- 제어장치가 받아들이는 정보
>클럭신호, 명령어 , 플래그 값 , 제어신호 등

- 제어장치가 외부에 내보내는 정보
메모리에 전달하는 제어 신호와 입출력장치에 전달하는 제어 신호.
- 제어장치가 CPU내부에 전달하는 제어 신호 
ALU에 전달하는 제어신호,레지스터에 전달하는 제어신호
(ALU에는 수행할 연산을 지시하기 위해, 레지스터에는 레지스터 간에 데이터를 이동시키거나 레지스터에 저장된 명령어를 해석하기 위해.)
## 제어장치 작동 과정
1. 클럭신호를 받아들인다.
2. 해석해야할 명령어를 받아들인다.
3. 플래그 레지스터 속 플래그 값을 받아들인다.
4. 시스템 버스,그중에서 제어 버스로 전달된 제어 신호를 받아들인다.
# 레지스터 

프로그램 속 명령어와 데이터가 실행 전후로 저장되는 CPU 내부의 작은 임시 저장 장치
## 레지스터의 종류
- 프로그램 카운터(PC;Program COunter) == 명령어 포인터 (IP;Instruction Pointer)
- 명령어 레지스터 (IR;Instruction Register)
- 메모리 주소 레지스터(MAR;Memory Address Register)
- 메모리 버퍼 레지스터(MBR;Memory Buffer Register) ==메모리 데이터 레지스터(MDR;Memory Data Register)
 - 플래그 레지스터
 - 범용 레지스터
 - 스택 포인터 
 - 베이스 레지스터
 # 명령어 사이클(instruction cycle)
 프로그램속 각각의 명령어들이 일정한 주기를 반복하며 실행되는것.
 ## fetch cycle
 
메모리에 있는 명령어를 CPU로 가지고 오는 단계.

## execution cycle
제어장치가 명령어 레지스터에 담긴 값을 해석하고,제어신호를 발생시키는 단계.


## indirect cycle
유효 주소에 접근하기 위해 메모리에 더 접근하는 단계.

## interrupt cycle

인터럽트 발생시 인터럽트를 처리하는 단계.


