Fitter report for Mercury
Sat Nov 10 10:54:47 2007
Quartus II Version 6.1 Build 201 11/27/2006 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Fitter DSP Block Usage Summary
 21. DSP Block Details
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Advanced Data - General
 30. Advanced Data - Placement Preparation
 31. Advanced Data - Placement
 32. Advanced Data - Routing
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Sat Nov 10 10:54:45 2007   ;
; Quartus II Version                 ; 6.1 Build 201 11/27/2006 SJ Web Edition ;
; Revision Name                      ; Mercury                                 ;
; Top-level Entity Name              ; Mercury                                 ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C8Q208C8                             ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 6,722 / 8,256 ( 81 % )                  ;
;     Total combinational functions  ; 5,119 / 8,256 ( 62 % )                  ;
;     Dedicated logic registers      ; 5,393 / 8,256 ( 65 % )                  ;
; Total registers                    ; 5393                                    ;
; Total pins                         ; 60 / 138 ( 43 % )                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 110,592 / 165,888 ( 67 % )              ;
; Embedded Multiplier 9-bit elements ; 14 / 36 ( 39 % )                        ;
; Total PLLs                         ; 0 / 2 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+--------------------------------------------------------+--------------------+--------------------------------+
; Option                                                 ; Setting            ; Default Value                  ;
+--------------------------------------------------------+--------------------+--------------------------------+
; Device                                                 ; EP2C8Q208C8        ;                                ;
; Fit Attempts to Skip                                   ; 0                  ; 0.0                            ;
; Optimize Hold Timing                                   ; All paths          ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                            ; On                 ; Off                            ;
; PowerPlay Power Optimization                           ; Extra effort       ; Normal compilation             ;
; Fitter Effort                                          ; Standard Fit       ; Auto Fit                       ;
; Physical Synthesis Effort Level                        ; Extra              ; Normal                         ;
; Always Enable Input Buffers                            ; Off                ; Off                            ;
; Router Timing Optimization Level                       ; Normal             ; Normal                         ;
; Placement Effort Multiplier                            ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                               ; 1.0                ; 1.0                            ;
; Optimize Timing                                        ; Normal compilation ; Normal compilation             ;
; Optimize IOC Register Placement for Timing             ; On                 ; On                             ;
; Limit to One Fitting Attempt                           ; Off                ; Off                            ;
; Final Placement Optimizations                          ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations            ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                          ; 1                  ; 1                              ;
; PCI I/O                                                ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                  ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                              ; Off                ; Off                            ;
; Auto Global Memory Control Signals                     ; Off                ; Off                            ;
; Auto Packed Registers -- Stratix II/III/Cyclone II/III ; Auto               ; Auto                           ;
; Auto Delay Chains                                      ; On                 ; On                             ;
; Auto Merge PLLs                                        ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                      ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic     ; Off                ; Off                            ;
; Perform Register Duplication                           ; Off                ; Off                            ;
; Perform Register Retiming                              ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                 ; Off                ; Off                            ;
; Auto Global Clock                                      ; On                 ; On                             ;
; Auto Global Register Control Signals                   ; On                 ; On                             ;
; Stop After Congestion Map Generation                   ; Off                ; Off                            ;
; Use TimeQuest Timing Analyzer                          ; Off                ; Off                            ;
; Use smart compilation                                  ; Off                ; Off                            ;
+--------------------------------------------------------+--------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                            ;
+----------------------------------------------------------------+-----------------+------------------+---------------------+-----------+------------------------------------------------------------------------------+------------------+
; Node                                                           ; Action          ; Operation        ; Reason              ; Node Port ; Destination Node                                                             ; Destination Port ;
+----------------------------------------------------------------+-----------------+------------------+---------------------+-----------+------------------------------------------------------------------------------+------------------+
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[0]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[0]~_Duplicate_1                ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[1]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[1]~_Duplicate_1                ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[2]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[2]~_Duplicate_1                ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[3]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[3]~_Duplicate_1                ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[4]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[4]~_Duplicate_1                ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[5]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[5]~_Duplicate_1                ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[6]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[6]~_Duplicate_1                ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[7]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[7]~_Duplicate_1                ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[8]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[8]~_Duplicate_1                ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[9]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[9]~_Duplicate_1                ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[10]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[10]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[11]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[11]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[12]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[12]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[13]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[13]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[13]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[14]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[14]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[14]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[15]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[15]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[15]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[16]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[16]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[16]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[17]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[17]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[17]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[18]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[18]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[18]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[19]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[19]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[19]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[20]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[20]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[20]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[21]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[21]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[21]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[22]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[22]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[22]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[23]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[23]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[23]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[24]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[24]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[24]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[25]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[25]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[25]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[26]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[26]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[26]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[27]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[27]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[27]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[28]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[28]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[28]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[29]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[29]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[29]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[30]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[30]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[30]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[31]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[31]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[31]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[32]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[32]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[32]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[32]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[33]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[33]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[33]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[33]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[34]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[34]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[34]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[34]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[35]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[35]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[35]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[35]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[36]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[36]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[36]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[36]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[37]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[37]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[37]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[37]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[38]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[38]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[38]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[38]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[39]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[39]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[39]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[39]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[40]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[40]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[40]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[40]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[41]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[41]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[41]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[41]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[42]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[42]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[42]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[42]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[43]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[43]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[43]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[43]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[44]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[44]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[44]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[44]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[45]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[45]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[45]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[45]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[46]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[46]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[46]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[46]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[47]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5 ; DATAA            ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[47]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[47]~_Duplicate_1               ; REGOUT           ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[47]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7 ; DATAA            ;
+----------------------------------------------------------------+-----------------+------------------+---------------------+-----------+------------------------------------------------------------------------------+------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPSDR/trunk/VK6APH/Mercury_DL6KBF/Mercury.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 6,722 / 8,256 ( 81 % )     ;
;     -- Combinational with no register       ; 1329                       ;
;     -- Register only                        ; 1603                       ;
;     -- Combinational with a register        ; 3790                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 915                        ;
;     -- 3 input functions                    ; 3421                       ;
;     -- <=2 input functions                  ; 783                        ;
;     -- Register only                        ; 1603                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1676                       ;
;     -- arithmetic mode                      ; 3443                       ;
;                                             ;                            ;
; Total registers*                            ; 5,393 / 8,646 ( 62 % )     ;
;     -- Dedicated logic registers            ; 5,393 / 8,256 ( 65 % )     ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 487 / 516 ( 94 % )         ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 60 / 138 ( 43 % )          ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )             ;
; Global signals                              ; 8                          ;
; M4Ks                                        ; 27 / 36 ( 75 % )           ;
; Total memory bits                           ; 110,592 / 165,888 ( 67 % ) ;
; Total RAM block bits                        ; 124,416 / 165,888 ( 75 % ) ;
; Embedded Multiplier 9-bit elements          ; 14 / 36 ( 39 % )           ;
; PLLs                                        ; 0 / 2 ( 0 % )              ;
; Global clocks                               ; 8 / 8 ( 100 % )            ;
; Average interconnect usage                  ; 45%                        ;
; Peak interconnect usage                     ; 54%                        ;
; Maximum fan-out node                        ; clk_enable                 ;
; Maximum fan-out                             ; 3197                       ;
; Highest non-global fan-out signal           ; clk_enable                 ;
; Highest non-global fan-out                  ; 3197                       ;
; Total fan-out                               ; 34795                      ;
; Average fan-out                             ; 2.93                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADC[0]      ; 69    ; 4        ; 12           ; 0            ; 0           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[10]     ; 84    ; 4        ; 25           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[11]     ; 82    ; 4        ; 23           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[12]     ; 87    ; 4        ; 25           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[13]     ; 86    ; 4        ; 25           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[14]     ; 89    ; 4        ; 28           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[15]     ; 88    ; 4        ; 25           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[1]      ; 68    ; 4        ; 12           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[2]      ; 72    ; 4        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[3]      ; 70    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[4]      ; 75    ; 4        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[5]      ; 74    ; 4        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[6]      ; 77    ; 4        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[7]      ; 76    ; 4        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[8]      ; 81    ; 4        ; 23           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[9]      ; 80    ; 4        ; 23           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CDOUT_P     ; 137   ; 3        ; 34           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGA       ; 198   ; 2        ; 5            ; 19           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGC       ; 5     ; 1        ; 0            ; 17           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FPGA_CLK6IN ; 130   ; 3        ; 34           ; 10           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IFCLK       ; 24    ; 1        ; 0            ; 9            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PTT_in      ; 171   ; 2        ; 28           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dash        ; 97    ; 4        ; 30           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dot         ; 96    ; 4        ; 30           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; CBCLK          ; 162   ; 2        ; 32           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CC             ; 180   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CDIN           ; 168   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CLK_MCLK       ; 175   ; 2        ; 23           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CLRCLK         ; 163   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED0     ; 4     ; 1        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED1     ; 33    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED2     ; 34    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED3     ; 108   ; 3        ; 34           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[0]    ; 11    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[1]    ; 10    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LROUT          ; 151   ; 3        ; 34           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PCLK_12MHZ     ; 152   ; 3        ; 34           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PKEND          ; 8     ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLOE           ; 13    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLRD           ; 30    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLWR           ; 31    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI_clock      ; 182   ; 2        ; 18           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SPI_data       ; 181   ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; Tx_load_strobe ; 187   ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                         ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; FX2_FD[0]  ; 56    ; 4        ; 1            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[10] ; 206   ; 2        ; 1            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[11] ; 205   ; 2        ; 1            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[12] ; 203   ; 2        ; 3            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[13] ; 201   ; 2        ; 3            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[14] ; 200   ; 2        ; 3            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[15] ; 199   ; 2        ; 3            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[1]  ; 57    ; 4        ; 1            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[2]  ; 58    ; 4        ; 1            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[3]  ; 59    ; 4        ; 1            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[4]  ; 60    ; 4        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[5]  ; 61    ; 4        ; 3            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[6]  ; 63    ; 4        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[7]  ; 64    ; 4        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[8]  ; 208   ; 2        ; 1            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[9]  ; 207   ; 2        ; 1            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 32 ( 41 % ) ; 3.3V          ; --           ;
; 2        ; 18 / 35 ( 51 % ) ; 3.3V          ; --           ;
; 3        ; 5 / 35 ( 14 % )  ; 3.3V          ; --           ;
; 4        ; 26 / 36 ( 72 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; DEBUG_LED0                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; FLAGC                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; PKEND                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; FIFO_ADR[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; FIFO_ADR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; SLOE                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 18         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 19         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 28         ; 1        ; IFCLK                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; SLRD                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 33         ; 1        ; SLWR                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; DEBUG_LED1                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 36         ; 1        ; DEBUG_LED2                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 37         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 45         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; FX2_FD[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 55         ; 4        ; FX2_FD[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 56         ; 4        ; FX2_FD[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 57         ; 4        ; FX2_FD[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 58         ; 4        ; FX2_FD[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 59         ; 4        ; FX2_FD[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; FX2_FD[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 61         ; 4        ; FX2_FD[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 70         ; 4        ; ADC[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 71         ; 4        ; ADC[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 74         ; 4        ; ADC[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; ADC[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; ADC[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 77         ; 4        ; ADC[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 78         ; 4        ; ADC[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 79         ; 4        ; ADC[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; ADC[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 83         ; 4        ; ADC[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 84         ; 4        ; ADC[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; ADC[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; ADC[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 87         ; 4        ; ADC[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 88         ; 4        ; ADC[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 89         ; 4        ; ADC[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 90       ; 90         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 93         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 94         ; 4        ; dot                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 97       ; 95         ; 4        ; dash                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 99         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 101        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 102        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 105        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 106        ; 3        ; DEBUG_LED3                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 112        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 114        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 118      ; 117        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; FPGA_CLK6IN                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 131      ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 131        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 132        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 133        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; CDOUT_P                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 135        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 136        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 138        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 141        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 142        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 143        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 146      ; 149        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 150        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 152        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 151      ; 153        ; 3        ; LROUT                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 154        ; 3        ; PCLK_12MHZ                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 161      ; 156        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 162      ; 157        ; 2        ; CBCLK                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 158        ; 2        ; CLRCLK                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 159        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 165      ; 160        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; CDIN                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 169      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 171      ; 164        ; 2        ; PTT_in                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; CLK_MCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 176      ; 169        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 174        ; 2        ; CC                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 181      ; 175        ; 2        ; SPI_data                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 176        ; 2        ; SPI_clock                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; Tx_load_strobe                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 182        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 183        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 185        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ; 186        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 192        ; 2        ; FLAGA                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 195        ; 2        ; FX2_FD[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 196        ; 2        ; FX2_FD[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 197        ; 2        ; FX2_FD[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; FX2_FD[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; FX2_FD[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 200        ; 2        ; FX2_FD[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 201        ; 2        ; FX2_FD[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 202        ; 2        ; FX2_FD[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                             ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+
; |Mercury                                       ; 6722 (599)  ; 5393 (426)                ; 0 (0)         ; 110592      ; 27   ; 14           ; 2       ; 6         ; 60   ; 0            ; 1329 (172)   ; 1603 (259)        ; 3790 (143)       ; |Mercury                                                                                                                        ;
;    |FIR_top:FIR|                               ; 934 (37)    ; 366 (21)                  ; 0 (0)         ; 12288       ; 3    ; 14           ; 2       ; 6         ; 0    ; 0            ; 568 (16)     ; 83 (0)            ; 283 (21)         ; |Mercury|FIR_top:FIR                                                                                                            ;
;       |MAC:MAC_inst_I|                         ; 157 (122)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 37 (2)       ; 36 (36)           ; 84 (55)          ; |Mercury|FIR_top:FIR|MAC:MAC_inst_I                                                                                             ;
;          |lpm_mult:Mult0|                      ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 29 (0)           ; |Mercury|FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0                                                                              ;
;             |mult_8o01:auto_generated|         ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 29 (29)          ; |Mercury|FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated                                                     ;
;       |MAC:MAC_inst_Q|                         ; 155 (120)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 35 (0)       ; 36 (36)           ; 84 (55)          ; |Mercury|FIR_top:FIR|MAC:MAC_inst_Q                                                                                             ;
;          |lpm_mult:Mult0|                      ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 29 (0)           ; |Mercury|FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0                                                                              ;
;             |mult_8o01:auto_generated|         ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 29 (29)          ; |Mercury|FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated                                                     ;
;       |cROM_Sequencer:cROM_seq_inst|           ; 497 (17)    ; 32 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 465 (9)      ; 0 (0)             ; 32 (8)           ; |Mercury|FIR_top:FIR|cROM_Sequencer:cROM_seq_inst                                                                               ;
;          |cROM:cROM_inst|                      ; 480 (480)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 456 (456)    ; 0 (0)             ; 24 (24)          ; |Mercury|FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|cROM:cROM_inst                                                                ;
;       |cbuffer_top:cbuffer_inst|               ; 88 (88)     ; 73 (73)                   ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 11 (11)           ; 62 (62)          ; |Mercury|FIR_top:FIR|cbuffer_top:cbuffer_inst                                                                                   ;
;          |altsyncram:mem_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|FIR_top:FIR|cbuffer_top:cbuffer_inst|altsyncram:mem_rtl_0                                                              ;
;             |altsyncram_5ti1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|FIR_top:FIR|cbuffer_top:cbuffer_inst|altsyncram:mem_rtl_0|altsyncram_5ti1:auto_generated                               ;
;    |I2SAudioOut:I2SAO|                         ; 66 (66)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 20 (20)           ; 22 (22)          ; |Mercury|I2SAudioOut:I2SAO                                                                                                      ;
;    |I2SAudioOut:I2SIQO|                        ; 42 (42)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 16 (16)           ; 17 (17)          ; |Mercury|I2SAudioOut:I2SIQO                                                                                                     ;
;    |LPF_select:Alex_LPF_select|                ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 26 (26)          ; |Mercury|LPF_select:Alex_LPF_select                                                                                             ;
;    |Rx_fifo:Rx_fifo|                           ; 148 (0)     ; 132 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 61 (0)            ; 71 (0)           ; |Mercury|Rx_fifo:Rx_fifo                                                                                                        ;
;       |dcfifo:dcfifo_component|                ; 148 (0)     ; 132 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 61 (0)            ; 71 (0)           ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component                                                                                ;
;          |dcfifo_6ae1:auto_generated|          ; 148 (44)    ; 132 (28)                  ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 61 (17)           ; 71 (19)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated                                                     ;
;             |a_gray2bin_ndb:rdptr_g_gray2bin|  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|a_gray2bin_ndb:rdptr_g_gray2bin                     ;
;             |a_gray2bin_ndb:rs_dgwp_gray2bin|  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|a_gray2bin_ndb:rs_dgwp_gray2bin                     ;
;             |a_graycounter_lk6:wrptr_gp|       ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|a_graycounter_lk6:wrptr_gp                          ;
;             |a_graycounter_r96:rdptr_g1p|      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|a_graycounter_r96:rdptr_g1p                         ;
;             |alt_synch_pipe_lv7:rs_dgwp|       ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 1 (0)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|alt_synch_pipe_lv7:rs_dgwp                          ;
;                |dffpipe_g09:dffpipe3|          ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 1 (1)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|alt_synch_pipe_lv7:rs_dgwp|dffpipe_g09:dffpipe3     ;
;             |alt_synch_pipe_mv7:ws_dgrp|       ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 7 (0)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|alt_synch_pipe_mv7:ws_dgrp                          ;
;                |dffpipe_h09:dffpipe6|          ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 7 (7)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|alt_synch_pipe_mv7:ws_dgrp|dffpipe_h09:dffpipe6     ;
;             |altsyncram_vpu:fifo_ram|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|altsyncram_vpu:fifo_ram                             ;
;                |altsyncram_aec1:altsyncram5|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5 ;
;             |dffpipe_d09:rs_brp|               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|dffpipe_d09:rs_brp                                  ;
;             |dffpipe_d09:rs_bwp|               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|dffpipe_d09:rs_bwp                                  ;
;    |SPI:Alex_SPI_Tx|                           ; 38 (38)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 6 (6)             ; 15 (15)          ; |Mercury|SPI:Alex_SPI_Tx                                                                                                        ;
;    |Tx_fifo:Tx_fifo|                           ; 86 (0)      ; 85 (0)                    ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 36 (0)            ; 49 (0)           ; |Mercury|Tx_fifo:Tx_fifo                                                                                                        ;
;       |dcfifo:dcfifo_component|                ; 86 (0)      ; 85 (0)                    ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 36 (0)            ; 49 (0)           ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component                                                                                ;
;          |dcfifo_ege1:auto_generated|          ; 86 (14)     ; 85 (13)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 36 (12)           ; 49 (1)           ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated                                                     ;
;             |a_gray2bin_mdb:wrptr_g_gray2bin|  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated|a_gray2bin_mdb:wrptr_g_gray2bin                     ;
;             |a_gray2bin_mdb:ws_dgrp_gray2bin|  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated|a_gray2bin_mdb:ws_dgrp_gray2bin                     ;
;             |a_graycounter_ik6:wrptr_gp|       ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated|a_graycounter_ik6:wrptr_gp                          ;
;             |a_graycounter_q96:rdptr_g1p|      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated|a_graycounter_q96:rdptr_g1p                         ;
;             |alt_synch_pipe_ov7:ws_dgrp|       ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated|alt_synch_pipe_ov7:ws_dgrp                          ;
;                |dffpipe_j09:dffpipe8|          ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated|alt_synch_pipe_ov7:ws_dgrp|dffpipe_j09:dffpipe8     ;
;             |altsyncram_tpu:fifo_ram|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated|altsyncram_tpu:fifo_ram                             ;
;                |altsyncram_8ec1:altsyncram2|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram2 ;
;             |dffpipe_b09:ws_brp|               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated|dffpipe_b09:ws_brp                                  ;
;             |dffpipe_b09:ws_bwp|               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated|dffpipe_b09:ws_bwp                                  ;
;    |cic_10_1_3_nofraction:cic_I_1|             ; 267 (267)   ; 262 (262)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 96 (96)           ; 170 (170)        ; |Mercury|cic_10_1_3_nofraction:cic_I_1                                                                                          ;
;    |cic_10_1_3_nofraction:cic_Q_1|             ; 265 (265)   ; 265 (265)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 95 (95)           ; 170 (170)        ; |Mercury|cic_10_1_3_nofraction:cic_Q_1                                                                                          ;
;    |cic_4_1_8_nofraction:cic_I_3|              ; 796 (796)   ; 793 (793)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 262 (262)         ; 531 (531)        ; |Mercury|cic_4_1_8_nofraction:cic_I_3                                                                                           ;
;    |cic_4_1_8_nofraction:cic_Q_3|              ; 783 (783)   ; 783 (783)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 255 (255)         ; 528 (528)        ; |Mercury|cic_4_1_8_nofraction:cic_Q_3                                                                                           ;
;    |cic_8_1_5_nofraction:cic_I_2|              ; 481 (481)   ; 480 (480)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 162 (162)         ; 318 (318)        ; |Mercury|cic_8_1_5_nofraction:cic_I_2                                                                                           ;
;    |cic_8_1_5_nofraction:cic_Q_2|              ; 472 (472)   ; 472 (472)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 159 (159)         ; 313 (313)        ; |Mercury|cic_8_1_5_nofraction:cic_Q_2                                                                                           ;
;    |clocks:clocks|                             ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|clocks:clocks                                                                                                          ;
;       |lpm_counter:lpm_counter_component|      ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |Mercury|clocks:clocks|lpm_counter:lpm_counter_component                                                                        ;
;          |cntr_skh:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Mercury|clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated                                                ;
;    |cordic_VK6APH:cordic|                      ; 1316 (1026) ; 917 (917)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (108)    ; 50 (50)           ; 868 (868)        ; |Mercury|cordic_VK6APH:cordic                                                                                                   ;
;       |lpm_add_sub:Add21|                      ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add21                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add21|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add24|                      ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add24                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add24|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add27|                      ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add27                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add27|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add30|                      ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add30                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add30|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add33|                      ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add33                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add33|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add36|                      ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add36                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add36|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add39|                      ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add39                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add39|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add42|                      ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add42                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add42|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add45|                      ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add45                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add45|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add48|                      ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add48                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add48|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add51|                      ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add51                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add51|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add54|                      ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add54                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add54|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add57|                      ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add57                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add57|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add60|                      ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add60                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add60|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add63|                      ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add63                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add63|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add66|                      ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add66                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add66|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add69|                      ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add69                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add69|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add72|                      ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add72                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add72|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add75|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add75                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add75|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add78|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add78                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add78|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add81|                      ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add81                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add81|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add84|                      ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add84                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add84|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add87|                      ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add87                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add87|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add90|                      ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add90                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add90|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add93|                      ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add93                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add93|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add96|                      ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add96                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add96|add_sub_ljg:auto_generated                                                      ;
;       |lpm_add_sub:Add97|                      ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add97                                                                                 ;
;          |add_sub_ljg:auto_generated|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add97|add_sub_ljg:auto_generated                                                      ;
;    |dc_offset_correct_new:dc_offset_correct_i| ; 58 (58)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 40 (40)          ; |Mercury|dc_offset_correct_new:dc_offset_correct_i                                                                              ;
;    |dc_offset_correct_new:dc_offset_correct_q| ; 58 (58)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 40 (40)          ; |Mercury|dc_offset_correct_new:dc_offset_correct_q                                                                              ;
;    |debounce:de_PTT|                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 21 (21)          ; |Mercury|debounce:de_PTT                                                                                                        ;
;    |debounce:de_dash|                          ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 21 (21)          ; |Mercury|debounce:de_dash                                                                                                       ;
;    |debounce:de_dot|                           ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 21 (21)          ; |Mercury|debounce:de_dot                                                                                                        ;
;    |division:division_DDS|                     ; 175 (175)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 34 (34)           ; 102 (102)        ; |Mercury|division:division_DDS                                                                                                  ;
;    |phase_accumulator:rx_phase_accumulator|    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Mercury|phase_accumulator:rx_phase_accumulator                                                                                 ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; FLAGC          ; Input    ; 6             ; 6             ; --                    ; --  ;
; IFCLK          ; Input    ; 0             ; 0             ; --                    ; --  ;
; FLAGA          ; Input    ; 6             ; 6             ; --                    ; --  ;
; FPGA_CLK6IN    ; Input    ; 0             ; 0             ; --                    ; --  ;
; CDOUT_P        ; Input    ; 6             ; 6             ; --                    ; --  ;
; PTT_in         ; Input    ; 6             ; 6             ; --                    ; --  ;
; dot            ; Input    ; 6             ; 6             ; --                    ; --  ;
; dash           ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[0]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[15]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[14]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[13]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[12]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[11]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[10]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[9]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[8]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[7]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[6]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[5]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[4]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[3]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[2]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; ADC[1]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; SLWR           ; Output   ; --            ; --            ; --                    ; --  ;
; SLRD           ; Output   ; --            ; --            ; --                    ; --  ;
; SLOE           ; Output   ; --            ; --            ; --                    ; --  ;
; PKEND          ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; CBCLK          ; Output   ; --            ; --            ; --                    ; --  ;
; CLRCLK         ; Output   ; --            ; --            ; --                    ; --  ;
; CDIN           ; Output   ; --            ; --            ; --                    ; --  ;
; LROUT          ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED0     ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED1     ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED2     ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED3     ; Output   ; --            ; --            ; --                    ; --  ;
; CLK_MCLK       ; Output   ; --            ; --            ; --                    ; --  ;
; CC             ; Output   ; --            ; --            ; --                    ; --  ;
; PCLK_12MHZ     ; Output   ; --            ; --            ; --                    ; --  ;
; SPI_data       ; Output   ; --            ; --            ; --                    ; --  ;
; SPI_clock      ; Output   ; --            ; --            ; --                    ; --  ;
; Tx_load_strobe ; Output   ; --            ; --            ; --                    ; --  ;
; FX2_FD[0]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[1]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[2]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[3]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[4]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[5]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[6]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[7]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[8]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[9]      ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[10]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[11]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[12]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[13]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[14]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[15]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; FLAGC                                        ;                   ;         ;
;      - SLWR~422                              ; 0                 ; 6       ;
;      - Mux23~171                             ; 0                 ; 6       ;
;      - SLEN~82                               ; 0                 ; 6       ;
;      - Tx_read_clock~62                      ; 0                 ; 6       ;
; IFCLK                                        ;                   ;         ;
; FLAGA                                        ;                   ;         ;
;      - Mux23~172                             ; 0                 ; 6       ;
;      - Mux21~187                             ; 0                 ; 6       ;
;      - SLOE~122                              ; 0                 ; 6       ;
; FPGA_CLK6IN                                  ;                   ;         ;
; CDOUT_P                                      ;                   ;         ;
;      - Tx_q[0]~feeder                        ; 0                 ; 6       ;
; PTT_in                                       ;                   ;         ;
;      - debounce:de_PTT|pb_history[0]~feeder  ; 0                 ; 6       ;
; dot                                          ;                   ;         ;
;      - debounce:de_dot|pb_history[0]~feeder  ; 1                 ; 6       ;
; dash                                         ;                   ;         ;
;      - debounce:de_dash|pb_history[0]~feeder ; 0                 ; 6       ;
; ADC[0]                                       ;                   ;         ;
;      - temp_ADC[0]                           ; 0                 ; 6       ;
;      - temp_ADC~153                          ; 0                 ; 6       ;
;      - temp_ADC~154                          ; 0                 ; 6       ;
;      - temp_ADC~155                          ; 0                 ; 6       ;
;      - temp_ADC~156                          ; 0                 ; 6       ;
;      - temp_ADC~157                          ; 0                 ; 6       ;
;      - temp_ADC~158                          ; 0                 ; 6       ;
;      - temp_ADC~159                          ; 0                 ; 6       ;
;      - temp_ADC~160                          ; 0                 ; 6       ;
;      - temp_ADC~161                          ; 0                 ; 6       ;
;      - temp_ADC~162                          ; 0                 ; 6       ;
;      - temp_ADC~163                          ; 0                 ; 6       ;
;      - temp_ADC~164                          ; 0                 ; 6       ;
;      - temp_ADC~165                          ; 0                 ; 6       ;
;      - temp_ADC~166                          ; 0                 ; 6       ;
;      - temp_ADC~167                          ; 0                 ; 6       ;
; ADC[15]                                      ;                   ;         ;
;      - temp_ADC~153                          ; 1                 ; 6       ;
; ADC[14]                                      ;                   ;         ;
;      - temp_ADC~154                          ; 0                 ; 6       ;
; ADC[13]                                      ;                   ;         ;
;      - temp_ADC~155                          ; 0                 ; 6       ;
; ADC[12]                                      ;                   ;         ;
;      - temp_ADC~156                          ; 0                 ; 6       ;
; ADC[11]                                      ;                   ;         ;
;      - temp_ADC~157                          ; 1                 ; 6       ;
; ADC[10]                                      ;                   ;         ;
;      - temp_ADC~158                          ; 1                 ; 6       ;
; ADC[9]                                       ;                   ;         ;
;      - temp_ADC~159                          ; 0                 ; 6       ;
; ADC[8]                                       ;                   ;         ;
;      - temp_ADC~160                          ; 0                 ; 6       ;
; ADC[7]                                       ;                   ;         ;
;      - temp_ADC~161                          ; 1                 ; 6       ;
; ADC[6]                                       ;                   ;         ;
;      - temp_ADC~162                          ; 0                 ; 6       ;
; ADC[5]                                       ;                   ;         ;
;      - temp_ADC~163                          ; 0                 ; 6       ;
; ADC[4]                                       ;                   ;         ;
;      - temp_ADC~164                          ; 0                 ; 6       ;
; ADC[3]                                       ;                   ;         ;
;      - temp_ADC~165                          ; 0                 ; 6       ;
; ADC[2]                                       ;                   ;         ;
;      - temp_ADC~166                          ; 0                 ; 6       ;
; ADC[1]                                       ;                   ;         ;
;      - temp_ADC~167                          ; 1                 ; 6       ;
; FX2_FD[0]                                    ;                   ;         ;
;      - Rx_register[8]                        ; 0                 ; 6       ;
; FX2_FD[1]                                    ;                   ;         ;
;      - Rx_register[9]                        ; 0                 ; 6       ;
; FX2_FD[2]                                    ;                   ;         ;
;      - Rx_register[10]~feeder                ; 0                 ; 6       ;
; FX2_FD[3]                                    ;                   ;         ;
;      - Rx_register[11]~feeder                ; 0                 ; 6       ;
; FX2_FD[4]                                    ;                   ;         ;
;      - Rx_register[12]~feeder                ; 1                 ; 6       ;
; FX2_FD[5]                                    ;                   ;         ;
;      - Rx_register[13]                       ; 0                 ; 6       ;
; FX2_FD[6]                                    ;                   ;         ;
;      - Rx_register[14]~feeder                ; 0                 ; 6       ;
; FX2_FD[7]                                    ;                   ;         ;
;      - Rx_register[15]~feeder                ; 0                 ; 6       ;
; FX2_FD[8]                                    ;                   ;         ;
;      - Rx_register[0]                        ; 0                 ; 6       ;
; FX2_FD[9]                                    ;                   ;         ;
;      - Rx_register[1]~feeder                 ; 0                 ; 6       ;
; FX2_FD[10]                                   ;                   ;         ;
;      - Rx_register[2]~feeder                 ; 0                 ; 6       ;
; FX2_FD[11]                                   ;                   ;         ;
;      - Rx_register[3]                        ; 0                 ; 6       ;
; FX2_FD[12]                                   ;                   ;         ;
;      - Rx_register[4]~feeder                 ; 0                 ; 6       ;
; FX2_FD[13]                                   ;                   ;         ;
;      - Rx_register[5]                        ; 1                 ; 6       ;
; FX2_FD[14]                                   ;                   ;         ;
;      - Rx_register[6]~feeder                 ; 0                 ; 6       ;
; FX2_FD[15]                                   ;                   ;         ;
;      - Rx_register[7]                        ; 0                 ; 6       ;
+----------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; AD_state[4]                                                                       ; LCFF_X32_Y10_N1    ; 26      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; CCstate.00                                                                        ; LCFF_X1_Y17_N11    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder1~92                                                                       ; LCCOMB_X32_Y10_N8  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Decoder2~125                                                                      ; LCCOMB_X2_Y5_N16   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder3~94                                                                       ; LCCOMB_X12_Y12_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|MAC:MAC_inst_I|accum_out[47]~1576                                     ; LCCOMB_X23_Y8_N16  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|MAC:MAC_inst_I|accum_out[47]~1577                                     ; LCCOMB_X19_Y8_N6   ; 94      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|buff_rden                                                             ; LCFF_X22_Y4_N9     ; 117     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|buff_wren                                                             ; LCFF_X22_Y4_N19    ; 14      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|coeff_reset                                                           ; LCFF_X21_Y4_N11    ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|mac_reset                                                             ; LCFF_X21_Y4_N21    ; 195     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|strobe_out                                                            ; LCFF_X22_Y4_N5     ; 68      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; FPGA_CLK6IN                                                                       ; PIN_130            ; 2053    ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; I2SAudioOut:I2SAO|Selector5~39                                                    ; LCCOMB_X1_Y5_N28   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2SAudioOut:I2SAO|local_right_sample[15]~804                                      ; LCCOMB_X1_Y5_N30   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IFCLK                                                                             ; PIN_24             ; 99      ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PCLK_12MHZ~reg0                                                                   ; LCFF_X17_Y14_N3    ; 270     ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Rx_control_0[0]~665                                                               ; LCCOMB_X2_Y7_N4    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|rdaclr         ; LCFF_X10_Y9_N1     ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|valid_rdreq    ; LCCOMB_X3_Y6_N28   ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|valid_wrreq    ; LCCOMB_X13_Y5_N24  ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; SLEN                                                                              ; LCFF_X1_Y9_N25     ; 18      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; SLRD~reg0                                                                         ; LCFF_X1_Y9_N27     ; 176     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SPI:Alex_SPI_Tx|Selector0~16                                                      ; LCCOMB_X4_Y18_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|spi_state.000                                                     ; LCFF_X3_Y18_N21    ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|spi_state.101                                                     ; LCFF_X3_Y18_N19    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated|rdaclr         ; LCFF_X13_Y11_N15   ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_enable                                                                    ; LCFF_X14_Y11_N17   ; 10      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Tx_read_clock                                                                     ; LCFF_X12_Y11_N1    ; 36      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; cic_10_1_3_nofraction:cic_I_1|phase_1~0                                           ; LCCOMB_X33_Y12_N14 ; 318     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic_10_1_3_nofraction:cic_Q_1|ce_out_reg                                          ; LCFF_X33_Y12_N19   ; 952     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; cic_4_1_8_nofraction:cic_I_3|phase_1~21                                           ; LCCOMB_X22_Y12_N14 ; 949     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic_8_1_5_nofraction:cic_I_2|ce_out_reg                                           ; LCFF_X30_Y6_N9     ; 1576    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; cic_8_1_5_nofraction:cic_I_2|phase_1~25                                           ; LCCOMB_X14_Y4_N2   ; 557     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk_enable                                                                        ; LCFF_X33_Y12_N15   ; 3197    ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clock_s[2]~324                                                                    ; LCCOMB_X2_Y9_N8    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1] ; LCFF_X30_Y10_N9    ; 144     ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[5] ; LCFF_X30_Y10_N17   ; 51      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[7] ; LCFF_X30_Y10_N21   ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cordic_VK6APH:cordic|a16[3]                                                       ; LCFF_X21_Y18_N1    ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cordic_VK6APH:cordic|a1[17]                                                       ; LCFF_X9_Y10_N1     ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cordic_VK6APH:cordic|a2[17]                                                       ; LCFF_X5_Y9_N29     ; 53      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; debounce:de_PTT|always0~0                                                         ; LCCOMB_X22_Y3_N6   ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; debounce:de_dash|always0~0                                                        ; LCCOMB_X16_Y5_N30  ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; debounce:de_dot|always0~0                                                         ; LCCOMB_X22_Y3_N16  ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; division:division_DDS|WideNor0                                                    ; LCCOMB_X3_Y16_N0   ; 90      ; Clock, Clock enable, Sync. clear      ; no     ; --                   ; --               ; --                        ;
; frequency_HZ[31]~1108                                                             ; LCCOMB_X2_Y9_N18   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; loop_counter[6]~699                                                               ; LCCOMB_X33_Y10_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; reset_count[10]                                                                   ; LCFF_X28_Y7_N19    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_PWM.00010                                                                   ; LCFF_X2_Y6_N23     ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_PWM.00011                                                                   ; LCFF_X2_Y6_N31     ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_PWM.00100                                                                   ; LCFF_X2_Y6_N7      ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_PWM.00101                                                                   ; LCFF_X2_Y6_N13     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_sync.0010                                                                   ; LCFF_X2_Y7_N5      ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_sync.0011                                                                   ; LCFF_X2_Y7_N25     ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; state_sync.0100                                                                   ; LCFF_X2_Y7_N9      ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                          ;
+-----------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; FIR_top:FIR|strobe_out                                                            ; LCFF_X22_Y4_N5   ; 68      ; Global Clock         ; GCLK1            ; --                        ;
; FPGA_CLK6IN                                                                       ; PIN_130          ; 2053    ; Global Clock         ; GCLK7            ; --                        ;
; IFCLK                                                                             ; PIN_24           ; 99      ; Global Clock         ; GCLK2            ; --                        ;
; PCLK_12MHZ~reg0                                                                   ; LCFF_X17_Y14_N3  ; 270     ; Global Clock         ; GCLK0            ; --                        ;
; SLRD~reg0                                                                         ; LCFF_X1_Y9_N27   ; 176     ; Global Clock         ; GCLK3            ; --                        ;
; cic_10_1_3_nofraction:cic_Q_1|ce_out_reg                                          ; LCFF_X33_Y12_N19 ; 952     ; Global Clock         ; GCLK6            ; --                        ;
; cic_8_1_5_nofraction:cic_I_2|ce_out_reg                                           ; LCFF_X30_Y6_N9   ; 1576    ; Global Clock         ; GCLK4            ; --                        ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1] ; LCFF_X30_Y10_N9  ; 144     ; Global Clock         ; GCLK5            ; --                        ;
+-----------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                             ;
+-----------------------------------------------------------------------------------+---------+
; Name                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------+---------+
; clk_enable                                                                        ; 3197    ;
; cic_4_1_8_nofraction:cic_I_3|phase_1~21                                           ; 949     ;
; cic_8_1_5_nofraction:cic_I_2|phase_1~25                                           ; 557     ;
; cic_10_1_3_nofraction:cic_I_1|phase_1~0                                           ; 318     ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[0]                      ; 256     ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[2]                      ; 250     ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[5]                      ; 235     ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[4]                      ; 213     ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[3]                      ; 195     ;
; FIR_top:FIR|mac_reset                                                             ; 195     ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[1]                      ; 193     ;
; FIR_top:FIR|buff_rden                                                             ; 117     ;
; FIR_top:FIR|MAC:MAC_inst_I|accum_out[47]~1577                                     ; 94      ;
; division:division_DDS|WideNor0                                                    ; 90      ;
; division:division_DDS|WideNor0~40                                                 ; 78      ;
; division:division_DDS|WideNor0~39                                                 ; 78      ;
; AD_state[1]                                                                       ; 64      ;
; AD_state[2]                                                                       ; 63      ;
; cordic_VK6APH:cordic|a2[17]                                                       ; 53      ;
; cordic_VK6APH:cordic|a3[16]                                                       ; 51      ;
; clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[5] ; 51      ;
; cordic_VK6APH:cordic|a4[15]                                                       ; 48      ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|mem~2687                                     ; 48      ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|mem~1                                        ; 48      ;
; FIR_top:FIR|MAC:MAC_inst_I|accum_out[47]~1576                                     ; 48      ;
; cordic_VK6APH:cordic|a5[14]                                                       ; 45      ;
; cordic_VK6APH:cordic|a1[17]                                                       ; 44      ;
; cordic_VK6APH:cordic|a6[13]                                                       ; 42      ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[7]                      ; 41      ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[6]                      ; 41      ;
; AD_state[3]                                                                       ; 40      ;
; AD_state[0]                                                                       ; 38      ;
; I2SAudioOut:I2SAO|TLV_state.000                                                   ; 37      ;
; cordic_VK6APH:cordic|a7[12]                                                       ; 36      ;
; Tx_read_clock                                                                     ; 36      ;
; cordic_VK6APH:cordic|i16[19]                                                      ; 35      ;
; cordic_VK6APH:cordic|a8[11]                                                       ; 34      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|valid_wrreq    ; 34      ;
; cordic_VK6APH:cordic|a9[10]                                                       ; 32      ;
; FIR_top:FIR|coeff_reset                                                           ; 32      ;
; frequency_HZ[31]~1108                                                             ; 32      ;
; I2SAudioOut:I2SAO|local_right_sample[15]~804                                      ; 32      ;
; I2SAudioOut:I2SAO|Selector5~39                                                    ; 32      ;
; cordic_VK6APH:cordic|a10[9]                                                       ; 30      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|valid_rdreq    ; 29      ;
; state_sync.0100                                                                   ; 29      ;
; division:division_DDS|Add0~460                                                    ; 27      ;
; cordic_VK6APH:cordic|a11[8]                                                       ; 27      ;
; AD_state[4]                                                                       ; 26      ;
; cordic_VK6APH:cordic|a12[7]                                                       ; 24      ;
+-----------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; FIR_top:FIR|cbuffer_top:cbuffer_inst|altsyncram:mem_rtl_0|altsyncram_5ti1:auto_generated|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 48           ; 256          ; 48           ; yes                    ; no                      ; yes                    ; no                      ; 12288 ; 256                         ; 48                          ; 256                         ; 48                          ; 12288               ; 3    ; None ; M4K_X27_Y12, M4K_X27_Y11, M4K_X27_Y10                                                                                                                                                          ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6ae1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; None ; M4K_X27_Y5, M4K_X11_Y9, M4K_X27_Y2, M4K_X27_Y3, M4K_X11_Y2, M4K_X11_Y4, M4K_X27_Y4, M4K_X27_Y7, M4K_X11_Y5, M4K_X11_Y6, M4K_X27_Y8, M4K_X11_Y8, M4K_X11_Y7, M4K_X27_Y9, M4K_X11_Y3, M4K_X27_Y6 ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_ege1:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram2|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 8    ; None ; M4K_X11_Y12, M4K_X11_Y13, M4K_X11_Y10, M4K_X11_Y11, M4K_X11_Y14, M4K_X11_Y15, M4K_X11_Y17, M4K_X11_Y16                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 36                ;
; Simple Multipliers (18-bit)           ; 6           ; 1                   ; 18                ;
; Embedded Multiplier Blocks            ; 7           ; --                  ; 18                ;
; Embedded Multiplier 9-bit elements    ; 14          ; 2                   ; 36                ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 4           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|w56w[0]            ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5       ;                            ; DSPMULT_X20_Y6_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub9_datab[0]  ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3       ;                            ; DSPMULT_X20_Y7_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|w49w[0]            ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1       ;                            ; DSPMULT_X20_Y8_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|w56w[0]            ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult5       ;                            ; DSPMULT_X20_Y12_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub9_datab[0]  ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3       ;                            ; DSPMULT_X20_Y10_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|w49w[0]            ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult1       ;                            ; DSPMULT_X20_Y9_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub10_datab[0] ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7       ;                            ; DSPMULT_X20_Y11_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub10_datab[0] ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y11_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult7       ;                            ; DSPMULT_X20_Y11_N1 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 11,179 / 26,052 ( 43 % ) ;
; C16 interconnects          ; 100 / 1,156 ( 9 % )      ;
; C4 interconnects           ; 9,718 / 17,952 ( 54 % )  ;
; Direct links               ; 763 / 26,052 ( 3 % )     ;
; Global clocks              ; 8 / 8 ( 100 % )          ;
; Local interconnects        ; 1,146 / 8,256 ( 14 % )   ;
; R24 interconnects          ; 178 / 1,020 ( 17 % )     ;
; R4 interconnects           ; 11,695 / 22,440 ( 52 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.80) ; Number of LABs  (Total = 487) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 8                             ;
; 3                                           ; 5                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 5                             ;
; 7                                           ; 6                             ;
; 8                                           ; 9                             ;
; 9                                           ; 28                            ;
; 10                                          ; 16                            ;
; 11                                          ; 18                            ;
; 12                                          ; 21                            ;
; 13                                          ; 25                            ;
; 14                                          ; 17                            ;
; 15                                          ; 39                            ;
; 16                                          ; 282                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.92) ; Number of LABs  (Total = 487) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 237                           ;
; 1 Clock                            ; 386                           ;
; 1 Clock enable                     ; 184                           ;
; 1 Sync. clear                      ; 39                            ;
; 1 Sync. load                       ; 18                            ;
; 2 Clock enables                    ; 15                            ;
; 2 Clocks                           ; 57                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 24.01) ; Number of LABs  (Total = 487) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 3                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 8                             ;
; 11                                           ; 1                             ;
; 12                                           ; 7                             ;
; 13                                           ; 6                             ;
; 14                                           ; 6                             ;
; 15                                           ; 7                             ;
; 16                                           ; 29                            ;
; 17                                           ; 6                             ;
; 18                                           ; 26                            ;
; 19                                           ; 7                             ;
; 20                                           ; 19                            ;
; 21                                           ; 10                            ;
; 22                                           ; 16                            ;
; 23                                           ; 13                            ;
; 24                                           ; 35                            ;
; 25                                           ; 11                            ;
; 26                                           ; 11                            ;
; 27                                           ; 33                            ;
; 28                                           ; 21                            ;
; 29                                           ; 17                            ;
; 30                                           ; 39                            ;
; 31                                           ; 40                            ;
; 32                                           ; 91                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.07) ; Number of LABs  (Total = 487) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 6                             ;
; 1                                                ; 6                             ;
; 2                                                ; 17                            ;
; 3                                                ; 17                            ;
; 4                                                ; 22                            ;
; 5                                                ; 12                            ;
; 6                                                ; 10                            ;
; 7                                                ; 9                             ;
; 8                                                ; 19                            ;
; 9                                                ; 52                            ;
; 10                                               ; 32                            ;
; 11                                               ; 22                            ;
; 12                                               ; 27                            ;
; 13                                               ; 41                            ;
; 14                                               ; 48                            ;
; 15                                               ; 51                            ;
; 16                                               ; 88                            ;
; 17                                               ; 4                             ;
; 18                                               ; 1                             ;
; 19                                               ; 2                             ;
; 20                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.40) ; Number of LABs  (Total = 487) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 8                             ;
; 4                                            ; 11                            ;
; 5                                            ; 9                             ;
; 6                                            ; 12                            ;
; 7                                            ; 11                            ;
; 8                                            ; 11                            ;
; 9                                            ; 15                            ;
; 10                                           ; 7                             ;
; 11                                           ; 22                            ;
; 12                                           ; 24                            ;
; 13                                           ; 24                            ;
; 14                                           ; 16                            ;
; 15                                           ; 25                            ;
; 16                                           ; 21                            ;
; 17                                           ; 19                            ;
; 18                                           ; 36                            ;
; 19                                           ; 59                            ;
; 20                                           ; 29                            ;
; 21                                           ; 11                            ;
; 22                                           ; 7                             ;
; 23                                           ; 9                             ;
; 24                                           ; 4                             ;
; 25                                           ; 4                             ;
; 26                                           ; 11                            ;
; 27                                           ; 3                             ;
; 28                                           ; 8                             ;
; 29                                           ; 10                            ;
; 30                                           ; 19                            ;
; 31                                           ; 13                            ;
; 32                                           ; 4                             ;
; 33                                           ; 2                             ;
; 34                                           ; 12                            ;
; 35                                           ; 0                             ;
; 36                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                    ;
+------------------------------------------------------------------+-----------------------+
; Name                                                             ; Value                 ;
+------------------------------------------------------------------+-----------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 43                    ;
; Mid Slack - Fit Attempt 1                                        ; -10569                ;
; Internal Atom Count - Fit Attempt 1                              ; 10506                 ;
; LE/ALM Count - Fit Attempt 1                                     ; 6712                  ;
; LAB Count - Fit Attempt 1                                        ; 506                   ;
; Outputs per Lab - Fit Attempt 1                                  ; 9.883                 ;
; Inputs per LAB - Fit Attempt 1                                   ; 14.810                ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.022                 ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:467;1:38;2:1        ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:152;1:155;2:193;3:6 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:152;1:155;2:193;3:6 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:506                 ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:33;1:429;2:44       ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:201;1:144;2:161     ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:237;1:235;2:32;3:2  ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:31;1:385;2:90       ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:31;1:459;2:16       ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:370;1:136           ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:461;1:45            ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:236;1:270           ;
; LEs in Chains - Fit Attempt 1                                    ; 3595                  ;
; LEs in Long Chains - Fit Attempt 1                               ; 3270                  ;
; LABs with Chains - Fit Attempt 1                                 ; 300                   ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 2                     ;
; Time - Fit Attempt 1                                             ; 52                    ;
; Time in tsm_dat.dll - Fit Attempt 1                              ; 0.047                 ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 3.860                 ;
+------------------------------------------------------------------+-----------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Wire Use - Fit Attempt 1      ; 13     ;
; Early Slack - Fit Attempt 1         ; -6729  ;
; Mid Wire Use - Fit Attempt 1        ; 19     ;
; Mid Slack - Fit Attempt 1           ; -6342  ;
; Late Wire Use - Fit Attempt 1       ; 21     ;
; Late Slack - Fit Attempt 1          ; -6342  ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Time - Fit Attempt 1                ; 298    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 47.939 ;
+-------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; -6085  ;
; Early Wire Use - Fit Attempt 1      ; 50     ;
; Peak Regional Wire - Fit Attempt 1  ; 54     ;
; Mid Slack - Fit Attempt 1           ; -8565  ;
; Late Slack - Fit Attempt 1          ; -6261  ;
; Late Wire Use - Fit Attempt 1       ; 49     ;
; Time - Fit Attempt 1                ; 115    ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.047  ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 62.424 ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.1 Build 201 11/27/2006 SJ Web Edition
    Info: Processing started: Sat Nov 10 10:45:25 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Mercury -c Mercury
Info: Selected device EP2C8Q208C8 for design "Mercury"
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5Q208C8 is compatible
    Info: Device EP2C5Q208I8 is compatible
    Info: Device EP2C8Q208I8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Automatically promoted node FPGA_CLK6IN (placed in PIN 130 (CLK6, LVDSCLK3p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node IFCLK (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node cic_8_1_5_nofraction:cic_I_2|ce_out_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node cic_10_1_3_nofraction:cic_Q_1|ce_out_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node PCLK_12MHZ~reg0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLK_MCLK
        Info: Destination node PCLK_12MHZ
        Info: Destination node PCLK_12MHZ~25
Info: Automatically promoted node SLRD~reg0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node SLRD
        Info: Destination node DEBUG_LED1
        Info: Destination node SLRD~16
Info: Automatically promoted node clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|safe_q[1] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CBCLK
        Info: Destination node clocks:clocks|lpm_counter:lpm_counter_component|cntr_skh:auto_generated|counter_comb_bita1
Info: Automatically promoted node FIR_top:FIR|strobe_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node FIR_top:FIR|Selector10~55
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:03
    Extra Info: Packed 96 registers into blocks of type Embedded multiplier block
    Extra Info: Created 48 register duplicates
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:52
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:04:58
Info: Estimated most critical path is register to register delay of 14.078 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X21_Y10; Fanout = 1; REG Node = 'FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|cROM:cROM_inst|data[23]~55'
    Info: 2: + IC(0.230 ns) + CELL(0.650 ns) = 0.880 ns; Loc. = LAB_X21_Y10; Fanout = 52; COMB Node = 'FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|cROM:cROM_inst|data~89'
    Info: 3: + IC(1.062 ns) + CELL(4.740 ns) = 6.682 ns; Loc. = DSPMULT_X20_Y7_N0; Fanout = 1; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|mac_mult3~DATAOUT4'
    Info: 4: + IC(0.000 ns) + CELL(0.396 ns) = 7.078 ns; Loc. = DSPOUT_X20_Y7_N2; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub9_datab[4]'
    Info: 5: + IC(1.238 ns) + CELL(0.621 ns) = 8.937 ns; Loc. = LAB_X19_Y8; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub9_result[4]~57'
    Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 9.023 ns; Loc. = LAB_X19_Y8; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub9_result[5]~59'
    Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 9.109 ns; Loc. = LAB_X19_Y8; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub9_result[6]~61'
    Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 9.195 ns; Loc. = LAB_X19_Y8; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub9_result[7]~63'
    Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 9.281 ns; Loc. = LAB_X19_Y8; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub9_result[8]~65'
    Info: 10: + IC(0.000 ns) + CELL(0.086 ns) = 9.367 ns; Loc. = LAB_X19_Y8; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub9_result[9]~67'
    Info: 11: + IC(0.000 ns) + CELL(0.086 ns) = 9.453 ns; Loc. = LAB_X19_Y8; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub9_result[10]~69'
    Info: 12: + IC(0.000 ns) + CELL(0.086 ns) = 9.539 ns; Loc. = LAB_X19_Y8; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub9_result[11]~71'
    Info: 13: + IC(0.107 ns) + CELL(0.506 ns) = 10.152 ns; Loc. = LAB_X19_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|add_sub9_result[12]~72'
    Info: 14: + IC(1.319 ns) + CELL(0.596 ns) = 12.067 ns; Loc. = LAB_X18_Y8; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~196'
    Info: 15: + IC(0.000 ns) + CELL(0.086 ns) = 12.153 ns; Loc. = LAB_X18_Y8; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~198'
    Info: 16: + IC(0.107 ns) + CELL(0.086 ns) = 12.346 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~200'
    Info: 17: + IC(0.000 ns) + CELL(0.086 ns) = 12.432 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~202'
    Info: 18: + IC(0.000 ns) + CELL(0.086 ns) = 12.518 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~204'
    Info: 19: + IC(0.000 ns) + CELL(0.086 ns) = 12.604 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~206'
    Info: 20: + IC(0.000 ns) + CELL(0.086 ns) = 12.690 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~208'
    Info: 21: + IC(0.000 ns) + CELL(0.086 ns) = 12.776 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~210'
    Info: 22: + IC(0.000 ns) + CELL(0.086 ns) = 12.862 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~212'
    Info: 23: + IC(0.000 ns) + CELL(0.086 ns) = 12.948 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~214'
    Info: 24: + IC(0.000 ns) + CELL(0.086 ns) = 13.034 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~216'
    Info: 25: + IC(0.000 ns) + CELL(0.086 ns) = 13.120 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~218'
    Info: 26: + IC(0.000 ns) + CELL(0.086 ns) = 13.206 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~220'
    Info: 27: + IC(0.000 ns) + CELL(0.086 ns) = 13.292 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~222'
    Info: 28: + IC(0.000 ns) + CELL(0.086 ns) = 13.378 ns; Loc. = LAB_X18_Y7; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~224'
    Info: 29: + IC(0.000 ns) + CELL(0.086 ns) = 13.464 ns; Loc. = LAB_X18_Y7; Fanout = 1; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~226'
    Info: 30: + IC(0.000 ns) + CELL(0.506 ns) = 13.970 ns; Loc. = LAB_X18_Y7; Fanout = 1; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_8o01:auto_generated|op_2~227'
    Info: 31: + IC(0.000 ns) + CELL(0.108 ns) = 14.078 ns; Loc. = LAB_X18_Y7; Fanout = 5; REG Node = 'FIR_top:FIR|MAC:MAC_inst_Q|mult_temp[47]'
    Info: Total cell delay = 10.015 ns ( 71.14 % )
    Info: Total interconnect delay = 4.063 ns ( 28.86 % )
Info: Fitter routing operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Average interconnect usage is 45% of the available device resources. Peak interconnect usage is 54%
    Info: The peak interconnect region extends from location X23_Y0 to location X34_Y9
Info: Fitter routing operations ending: elapsed time is 00:01:55
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 2 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin PKEND has VCC driving its datain port
    Info: Pin FIFO_ADR[0] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: SLEN
        Info: Type bidirectional pin FX2_FD[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[13] uses the 3.3-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Allocated 265 megabytes of memory during processing
    Info: Processing ended: Sat Nov 10 10:54:45 2007
    Info: Elapsed time: 00:09:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/HPSDR/trunk/VK6APH/Mercury_DL6KBF/Mercury.fit.smsg.


