# 2024-M2 产出

## 技术报告

- 2 月 7 日
  - [基于 VS Code 实现 Fortan 的 RISC-V 开发](../goriscv/fort.md)
  - [基于VS Code 实现Golang 的 RISC-V 开发](../goriscv/README.md)
- 2 月 21 日
  - [Chisel 初步探索与实验](../chiseltest/Chisel%20报告.pdf)
  - [Pympress](../chiseltest/及时行乐.pdf)

## Ruyi 相关

- 调研 [ruyisdk/pmd#21](../goriscv/fort.md)
- 调研 [ruyisdk/pmd#27](../chiseltest/Chisel%20报告.pdf)
  - Verilog 代码位于 [ModuleSample.sv](../chiseltest/code/generated/ModuleSample.sv)
  - Verilator 激励代码 位于11页
  - Scale 安装 17页
  - ScaleTest 测试在 [scaletest.scala](../chiseltest/code/src/test/scala/gcd/scaletest.scala)
  - svsim 测试在 [scaletest.scala](../chiseltest/code/src/test/scala/gcd/chiseltest.scala)
  - [code](../chiseltest/code) 是一个完整示例，可以直接使用
  - Chisel RISC-V 测试位于51页
  - 该报告配套讲稿位于 Slide 同目录下。
- 调研 [ruyisdk/pmd#8](../goriscv/README.md)

## QtRVSim 相关

- 修复 Windows CI 输出内容无法使用的 Bug [Commit](https://github.com/cvut/qtrvsim/commit/0b264fd3c6367fdf5866b0b428f50d647341fa08)
- 调研崩溃问题 [cvut/qtrvsim#95](https://github.com/cvut/qtrvsim/issues/95#issuecomment-1911877134)

