СИНХРОННЫЕ ТРОИЧНЫЕ ПОСЛЕДОВАТЕЛЬНОСТНЫЕ 
ЛОГИЧЕСКИЕ УСТРОЙСТВА 
 
К.С.Овчинников, А.С.Дронкин, А.А.Семѐнов 
Саратовский национальный исследовательский 
государственный университет имени Н.Г. Чернышевского 
E-mail: mr.aga4@mail.ru 
 
Аннотация: 
Теоретически 
и 
экспериментально 
продемонстрирована 
возможность создания синхронных последовательностных устройств троичной логики 
— синхронного троичного RS-триггера и синхронного троичного D-триггера со 
статическим управлением на основе троичных логических элементов ТТЛ «INV-MIN» 
— аналогов логических элементов «И-НЕ» двоичной логики. Показано, что 
синхронные троичные триггеры могут быть реализованы схемотехнически идентично 
их двоичным аналогам. Выполнены цифровые модели разработанных устройств в 
программном пакете САПР, а также их действующие макеты на типовых дискретных 
электронных 
компонентах. 
Теоретически 
и 
экспериментально 
исследовано 
функционирование синхронных троичных триггеров со статическим управлением, 
выявлены базовые принципы их работы и характерные особенности. 
Ключевые слова: логические элементы, троичная логика, троичный логический 
базис, последовательностная логика, синхронные триггерные схемы, цифровые модели, 
повышение производительности, микропроцессор. 
 
Переход цифровой техники от двоичной основы к троичной системе 
счисления представляется одним из возможных и довольно простых 
способов повышения производительности микропроцессоров без отказа от 
привычных и отлаженных технологий их производства [1]. Авторами 
работы [2] были разработаны модели троичных логических элементов 
комбинационного типа и созданы непосредственно сами работоспособные 
элементы, на основе которых был сконструирован и исследован 
теоретически и экспериментально базовый элемент последовательностной 
логики — асинхронный троичный RS-триггер [3]. Было выяснено, что 
триггер такого типа представляет собой тристабильное устройство, 
имеющее три устойчивых состояния и способное хранить логические 
значения « -1», «0», «+1». Интересным отличием троичного RS-триггера от 
его двоичного аналога представляется его способность по включению 
устанавливаться в конкретное состояние: логический «0» на обоих 
выходах, в то время как состояние двоичного прототипа в подобной 
ситуации не определено. Тем не менее, троичный RS-триггер унаследовал 
от двоичного устройства такие неудобные с точки зрения схемотехники 
синхронных цифровых систем свойства, как асинхронность и наличие 
«запрещѐнного» состояния, при котором логика его работы нарушается. 
Для устранения этих свойств троичного триггера в его конструкции было 
реализовано схемотехническое решение, известное в двоичной цифровой 
технике [4]: на входы /S и /R устройства были подключены троичные 

123 
 
вентили INV-MIN, которые пропускают, инвертируя, сигналы на своѐм 
входе при наличии логической единицы на втором входе (рис. 1). 
 
Рис. 1. Принципиальная электрическая схема синхронного троичного RS-триггера, 
выполненного на троичных логических элементах «INV-MIN» 
 
При этом изменение логических сигналов на входах /S и /R будет 
возможно лишь при наличии разрешающего сигнала логической «1» на 
входе "C", называемого так от английского "CLOCK" — "ТАКТ". 
Следовательно, асинхронный троичный RS-триггер становится в таком 
случае тактируемым или синхронным. 
На основе цифровых моделей троичных логических элементов INV-
MIN [1] была реализована модель синхронного RS–триггера, и измерена 
таблица его логических переходов. Устройство, собранное на основе 
троичных логических элементов [2], было исследовано экспериментально. 
При наличии разрешающего сигнала логической «1» на входе "C" таблица 
логических переходов с точностью до инверсии входных сигналов 
повторяла аналогичную таблицу асинхронного RS–триггера [3]. При 
подаче запрещающего сигнала логической «–1» на вход "C" устройство 
переходило в режим хранения. 
Таким образом (таблица 1), была продемонстрирована возможность 
создания синхронного троичного RS-триггера на основе троичных 
логических элементов ТТЛ комбинационного типа [2]. 
С целью исключения возможности возникновения запрещѐнной 
логической комбинации на входах /S и /R троичного RS-триггера входные 
троичные логические элементов INV-MIN были соединены так [5], как 
представлено на рисунке 2. Сигналы /R и /S на входах RS-триггера при 
таком включении всегда в противофазе, следовательно, запрещенного 
состояния не возникает. Схема представляет собой синхронный троичный 
D-триггер, который имеет единственный информационный вход "D" и 
тактовый вход – "C". 
 

124 
 
Таблица 1 Логические состояния троичного синхронного RS–триггера 
№ 
C 
S 
R 
Qn-1 
/Qn-1 
Qn 
/Qn 
Режим 
0 
1 
-1 
-1 
– 
– 
0 
0 
Исходное состояние 
1 
1 
0 
-1 
0 
0 
0 
0 
Установка в 0 
2 
1 
-1 
-1 
0 
0 
0 
0 
Хранение 
3 
1 
1 
-1 
0 
0 
1 
-1 
Установка в 1 
4 
1 
-1 
-1 
1 
-1 
1 
-1 
Хранение 
5 
1 
0 
-1 
1 
-1 
1 
-1 
Установка в 0 
6 
1 
-1 
-1 
1 
-1 
1 
-1 
Хранение 
7 
1 
-1 
0 
1 
-1 
0 
0 
Сброс в 0 
8 
1 
-1 
-1 
0 
0 
0 
0 
Хранение 
9 
1 
-1 
1 
0 
0 
-1 
1 
Сброс в -1 
10 
1 
-1 
-1 
-1 
1 
-1 
1 
Хранение 
11 
1 
-1 
0 
-1 
1 
-1 
1 
Сброс в 0 
12 
1 
-1 
-1 
-1 
1 
-1 
1 
Хранение 
13 
1 
0 
-1 
-1 
1 
0 
0 
Установка в 0 
14 
1 
-1 
-1 
0 
0 
0 
0 
Хранение 
15 
1 
1 
-1 
0 
0 
1 
-1 
Установка в 1 
16 
1 
-1 
-1 
1 
-1 
1 
-1 
Хранение 
17 
1 
0 
-1 
1 
-1 
1 
-1 
Установка в 0 
18 
1 
0 
0 
1 
-1 
0 
0 
Безусл. Переход в 0 
19 
1 
0 
-1 
0 
0 
0 
0 
Установка в 0 
20 
1 
-1 
-1 
0 
0 
0 
0 
Хранение 
21 
1 
-1 
1 
0 
0 
-1 
1 
Сброс в -1 
22 
1 
-1 
-1 
-1 
1 
-1 
1 
Хранение 
23 
1 
-1 
0 
-1 
1 
-1 
1 
Сброс в 0 
24 
1 
0 
0 
-1 
1 
0 
0 
Безусл. Переход в 0 
25 
1 
0 
-1 
0 
0 
0 
0 
Установка в 0 
26 
1 
-1 
-1 
0 
0 
0 
0 
Хранение 
27 
1 
1 
-1 
0 
0 
1 
-1 
Установка в 1 
28 
1 
-1 
-1 
1 
-1 
1 
-1 
Хранение 
29 
1 
0 
-1 
1 
-1 
1 
-1 
Установка в 0 
30 
1 
0 
1 
1 
-1 
0 
1 
Неуст. Состояние 
31 
1 
0 
-1 
0 
1 
0 
0 
Установка в 0 
32 
1 
-1 
-1 
0 
0 
0 
0 
Хранение 
33 
1 
-1 
1 
0 
0 
-1 
1 
Сброс в -1 
34 
1 
-1 
-1 
-1 
1 
-1 
1 
Хранение 
35 
1 
-1 
0 
-1 
1 
-1 
1 
Сброс в 0 
36 
1 
1 
0 
-1 
1 
1 
0 
Неуст. Состояние 
37 
1 
-1 
0 
1 
0 
0 
0 
Сброс в 0 
38 
1 
-1 
-1 
0 
0 
0 
0 
Хранение 
39 
1 
1 
1 
0 
0 
1 
1 
Неуст. Состояние 
40 
1 
-1 
-1 
1 
-1 
1 
-1 
Хранение 
41 
-1 
-1 
-1 
1 
-1 
1 
-1 
Хранение 
42 
-1 
1 
-1 
1 
-1 
1 
-1 
Хранение 
 

125 
 
 
 
Рис. 2. Принципиальная электрическая схема синхронного троичного D-триггера, 
выполненного на троичных логических элементах «INV-MIN» 
 
На основе аналоговых моделей троичных логических элементов 
INV-MIN была реализована модель троичного синхронного D-триггера, 
схема которого приведена на рисунке 2. С еѐ помощью была измерена 
таблица логических переходов устройства, представленная ниже. 
 
Таблица 2 Логические состояния троичного синхронного D–триггера 
№ 
D 
C 
/S 
/R 
Qn-1 
/Qn-1 
Qn 
/Qn 
Режим 
0 
1 
-1 
1 
1 
- 
- 
0 
0 
Исх. состояние 
1 
0 
-1 
1 
1 
0 
0 
0 
0 
Хранение 
2 
1 
-1 
1 
1 
0 
0 
0 
0 
Хранение 
3 
-1 
-1 
1 
1 
0 
0 
0 
0 
Хранение 
4 
1 
-1 
1 
1 
0 
0 
0 
0 
Хранение 
5 
1 
1 
-1 
1 
0 
0 
1 
-1 
Запись 1 
6 
1 
-1 
1 
1 
1 
-1 
1 
-1 
Хранение 
7 
0 
-1 
1 
1 
1 
-1 
1 
-1 
Хранение 
8 
1 
-1 
1 
1 
1 
-1 
1 
-1 
Хранение 
9 
-1 
-1 
1 
1 
1 
-1 
1 
-1 
Хранение 
10 
-1 
1 
1 
-1 
1 
-1 
-1 
1 
Запись -1 
11 
-1 
-1 
1 
1 
-1 
1 
-1 
1 
Хранение 
12 
1 
-1 
1 
1 
-1 
1 
-1 
1 
Хранение 
13 
0 
-1 
1 
1 
-1 
1 
-1 
1 
Хранение 
14 
0 
1 
0 
0 
-1 
1 
0 
0 
Запись 0 
15 
0 
-1 
1 
1 
0 
0 
0 
0 
Хранение 
16 
1 
-1 
1 
1 
0 
0 
0 
0 
Хранение 
 
Из 
представленных 
в 
таблице 
данных очевидно, что 
при 
поступлении на вход синхронизации логической «1» (высокий уровень 
напряжения), троичный D-триггер включается в режим записи (становится 
прозрачным для входных сигналов), считывая информацию, поступающую 
на вход D, и передавая еѐ на выходы. Возможна запись одного из трѐх 
логических состояний: «+1», «0»  и  «-1». 
При подаче на вход синхронизации логической «-1» (низкий уровень 
напряжения), триггер хранит записанную информацию. 

126 
 
При включении синхронный троичный D-триггер устанавливается в 
устойчивое логическое состояние Q = «0», /Q = «0». 
Подача на вход синхронизации логического «0» противоречит 
логике работы троичного D-триггера, и такой режим считается нештатным. 
В неустоявшейся окончательно терминологии троичной логики это 
устройство называют «D-триттер», чтобы отличать от его двоичного 
аналога. 
Для экспериментальной проверки работы D-триттера был выполнен 
его рабочий макет на основе четырѐх элементов INV-MIN троичной ТТЛ 
логики [2] по схеме, изображенной на рисунке 2. 
Экспериментальные результаты полностью подтвердили данные, 
полученные при анализе теоретической модели троичного D-триггера в 
программном пакете САПР, и приведѐнные ранее в таблице 2. 
Таким образом, в процессе проведенной исследовательской работы 
были достигнуты следующие результаты. 
Теоретически и экспериментально продемонстрирована возможность 
создания синхронных последовательностных устройств троичной логики 
— синхронного троичного RS-триггера и синхронного троичного D-
триггера со статическим управлением на основе троичных логических 
элементов ТТЛ «INV-MIN» — аналогов логических элементов «И-НЕ» 
двоичной логики. 
Показано, что 
синхронные 
троичные 
триггеры 
могут 
быть 
реализованы схемотехнически идентично их двоичным аналогам. 
Выполнены 
цифровые 
модели 
разработанных 
устройств 
в 
программном пакете САПР, а также их действующие макеты на типовых 
дискретных электронных компонентах. 
Теоретически и экспериментально исследовано функционирование 
синхронных троичных триггеров со статическим управлением, выявлены 
базовые принципы их работы и характерные особенности. 
Во избежание нештатной работы синхронных троичных триггеров со 
статическим управлением сигнал на тактовом входе C должен иметь 
небольшую 
длительность, 
а 
также 
крутые 
фронты. 
Для 
этого 
рекомендуется 
осуществлять 
управление 
синхронными 
троичными 
триггерами выходом двоичного логического элемента или троичного 
декодера [6]. 
Разработанные схемотехнические решения могут быть использованы 
для создания динамических троичных триггеров типа «ведущий-ведомый», 
а также счѐтных троичных триггеров. 
 
Библиографический список 
1. Дронкин А.С., Семѐнов А.А. Модели троичных логических элементов и их 
применение в схемотехнике процессоров. ‒ Взаимодействие сверхвысокочастотного, 
терагерцового 
и 
оптического 
излучения 
с 
полупроводниковыми 
микро- 
и 
наноструктурами, метаматериалами и биообъектами: Сборник статей восьмой 

127 
 
Всероссийской научной школы-семинара / под ред. проф. Ал.В. Скрипаля. Саратов: 
Изд-во «Саратовский источник», 2021. С. 31-36. 
2. Патент № 2782474 Российская Федерация, МПК Н 03 К 19/088 (2006.01). 
Логический элемент троичной транзисторно-транзисторной логики / Семѐнов А.А., 
Дронкин А.С.; заявитель и патентообладатель Федеральное государственное бюджетное 
образовательное учреждение 
высшего образования "Саратовский национальный 
исследовательский государственный университет имени Н.Г. Чернышевского". – 
№ 2022114332; заявл. 27.05.2022; опубл. 28.10.2022, Бюл. № 31. – 22 с. 
3. Овчинников К.С., 
Дронкин А.С., 
Семѐнов А.А. 
Элементы 
троичной 
последователь-ностной 
логики 
// 
Взаимодействие 
сверхвысокочастотного, 
терагерцового 
и 
оптического 
излучения 
с 
полупроводниковыми 
микро- 
и 
наноструктурами, метаматериалами и биообъектами: Сборник статей девятой 
Всероссийской научной школы-семинара / под ред. проф. Ал.В. Скрипаля – Саратов: 
Изд-во «Саратовский источник», 2022. С .57-61. 
4. Хоровиц П., Хилл У. Искусство схемотехники. Т.1. Перевод с англ. под ред. 
М.В. Гальперина. ‒ М.: Мир, ‒ 1983, с. 542. 
5. Гутников В.С. Интегральная электроника в измерительных устройствах. ‒ 
Ленинград: Энергоатомиздат, ‒ 1988, с. 150. 
6. https://homepage.cs.uiowa.edu/~dwjones/ternary/logic.shtml/. Douglas W. Jones. 
Standard Ternary Logic ‒ THE UNIVERSITY OF IOWA Department of Computer 
Science. Обращение к ресурсу 24.04.2023. 
 
 
 

128