../../../../encode/rtl/verilog/encode_out.v