// Generated by CIRCT firtool-1.30.0
// Standard header to adapt well known macros to our needs.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

module IngressUnit_427(
  input         clock,
                reset,
                io_vcalloc_req_ready,
                io_vcalloc_resp_vc_sel_3_0,
                io_vcalloc_resp_vc_sel_2_0,
                io_vcalloc_resp_vc_sel_1_0,
                io_vcalloc_resp_vc_sel_0_0,
                io_vcalloc_resp_vc_sel_0_1,
                io_vcalloc_resp_vc_sel_0_2,
                io_vcalloc_resp_vc_sel_0_3,
                io_vcalloc_resp_vc_sel_0_4,
                io_out_credit_available_3_0,
                io_out_credit_available_2_0,
                io_out_credit_available_1_0,
                io_out_credit_available_0_1,
                io_out_credit_available_0_2,
                io_out_credit_available_0_3,
                io_out_credit_available_0_4,
                io_salloc_req_0_ready,
                io_in_valid,
                io_in_bits_head,
                io_in_bits_tail,
  input  [72:0] io_in_bits_payload,
  input  [8:0]  io_in_bits_egress_id,
  output        io_vcalloc_req_valid,
                io_vcalloc_req_bits_vc_sel_3_0,
                io_vcalloc_req_bits_vc_sel_2_0,
                io_vcalloc_req_bits_vc_sel_1_0,
                io_vcalloc_req_bits_vc_sel_0_0,
                io_vcalloc_req_bits_vc_sel_0_1,
                io_vcalloc_req_bits_vc_sel_0_2,
                io_vcalloc_req_bits_vc_sel_0_3,
                io_vcalloc_req_bits_vc_sel_0_4,
                io_salloc_req_0_valid,
                io_salloc_req_0_bits_vc_sel_3_0,
                io_salloc_req_0_bits_vc_sel_2_0,
                io_salloc_req_0_bits_vc_sel_1_0,
                io_salloc_req_0_bits_vc_sel_0_0,
                io_salloc_req_0_bits_vc_sel_0_1,
                io_salloc_req_0_bits_vc_sel_0_2,
                io_salloc_req_0_bits_vc_sel_0_3,
                io_salloc_req_0_bits_vc_sel_0_4,
                io_salloc_req_0_bits_tail,
                io_out_0_valid,
                io_out_0_bits_flit_head,
                io_out_0_bits_flit_tail,
  output [72:0] io_out_0_bits_flit_payload,
  output [2:0]  io_out_0_bits_flit_flow_vnet_id,
  output [8:0]  io_out_0_bits_flit_flow_ingress_node,
  output [1:0]  io_out_0_bits_flit_flow_ingress_node_id,
  output [8:0]  io_out_0_bits_flit_flow_egress_node,
  output [1:0]  io_out_0_bits_flit_flow_egress_node_id,
  output [2:0]  io_out_0_bits_out_virt_channel,
  output        io_in_ready
);

  wire        _T_289;	// IngressUnit.scala:64:41
  wire        _vcalloc_q_io_enq_ready;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_valid;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_3_0;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_2_0;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_1_0;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_0;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_1;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_2;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_3;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_4;	// IngressUnit.scala:76:25
  wire        _vcalloc_buffer_io_enq_ready;	// IngressUnit.scala:75:30
  wire        _vcalloc_buffer_io_deq_valid;	// IngressUnit.scala:75:30
  wire        _vcalloc_buffer_io_deq_bits_head;	// IngressUnit.scala:75:30
  wire        _vcalloc_buffer_io_deq_bits_tail;	// IngressUnit.scala:75:30
  wire [72:0] _vcalloc_buffer_io_deq_bits_payload;	// IngressUnit.scala:75:30
  wire [2:0]  _vcalloc_buffer_io_deq_bits_flow_vnet_id;	// IngressUnit.scala:75:30
  wire [8:0]  _vcalloc_buffer_io_deq_bits_flow_ingress_node;	// IngressUnit.scala:75:30
  wire [1:0]  _vcalloc_buffer_io_deq_bits_flow_ingress_node_id;	// IngressUnit.scala:75:30
  wire [8:0]  _vcalloc_buffer_io_deq_bits_flow_egress_node;	// IngressUnit.scala:75:30
  wire [1:0]  _vcalloc_buffer_io_deq_bits_flow_egress_node_id;	// IngressUnit.scala:75:30
  wire [2:0]  _vcalloc_buffer_io_deq_bits_virt_channel_id;	// IngressUnit.scala:75:30
  wire        _route_q_io_enq_ready;	// IngressUnit.scala:27:23
  wire        _route_q_io_deq_valid;	// IngressUnit.scala:27:23
  wire        _route_buffer_io_enq_ready;	// IngressUnit.scala:26:28
  wire        _route_buffer_io_deq_valid;	// IngressUnit.scala:26:28
  wire        _route_buffer_io_deq_bits_head;	// IngressUnit.scala:26:28
  wire        _route_buffer_io_deq_bits_tail;	// IngressUnit.scala:26:28
  wire [72:0] _route_buffer_io_deq_bits_payload;	// IngressUnit.scala:26:28
  wire [2:0]  _route_buffer_io_deq_bits_flow_vnet_id;	// IngressUnit.scala:26:28
  wire [8:0]  _route_buffer_io_deq_bits_flow_ingress_node;	// IngressUnit.scala:26:28
  wire [1:0]  _route_buffer_io_deq_bits_flow_ingress_node_id;	// IngressUnit.scala:26:28
  wire [8:0]  _route_buffer_io_deq_bits_flow_egress_node;	// IngressUnit.scala:26:28
  wire [1:0]  _route_buffer_io_deq_bits_flow_egress_node_id;	// IngressUnit.scala:26:28
  wire [2:0]  _route_buffer_io_deq_bits_virt_channel_id;	// IngressUnit.scala:26:28
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T =
    io_in_bits_egress_id == 9'h1E;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_1 =
    io_in_bits_egress_id == 9'h66;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_2 =
    io_in_bits_egress_id == 9'h116;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_3 =
    io_in_bits_egress_id == 9'h80;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_4 =
    io_in_bits_egress_id == 9'h98;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_5 =
    io_in_bits_egress_id == 9'h114;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_6 =
    io_in_bits_egress_id == 9'h18;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_7 =
    io_in_bits_egress_id == 9'h94;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_8 =
    io_in_bits_egress_id == 9'hDC;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_9 =
    io_in_bits_egress_id == 9'h48;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_10 =
    io_in_bits_egress_id == 9'hEE;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_11 =
    io_in_bits_egress_id == 9'h7C;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_12 =
    io_in_bits_egress_id == 9'hA8;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_13 =
    io_in_bits_egress_id == 9'hAC;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_14 =
    io_in_bits_egress_id == 9'h76;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_15 =
    io_in_bits_egress_id == 9'h1A;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_16 =
    io_in_bits_egress_id == 9'h106;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_17 =
    io_in_bits_egress_id == 9'h3E;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_18 =
    io_in_bits_egress_id == 9'h6C;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_19 =
    io_in_bits_egress_id == 9'h10E;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_20 =
    io_in_bits_egress_id == 9'h70;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_21 =
    io_in_bits_egress_id == 9'h64;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_22 =
    io_in_bits_egress_id == 9'hB8;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_23 =
    io_in_bits_egress_id == 9'h42;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_24 =
    io_in_bits_egress_id == 9'h118;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_25 =
    io_in_bits_egress_id == 9'h110;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_26 =
    io_in_bits_egress_id == 9'hBA;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_27 =
    io_in_bits_egress_id == 9'h2C;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_28 =
    io_in_bits_egress_id == 9'h9E;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_29 =
    io_in_bits_egress_id == 9'hE6;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_30 =
    io_in_bits_egress_id == 9'h102;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_31 =
    io_in_bits_egress_id == 9'h50;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_32 =
    io_in_bits_egress_id == 9'hEA;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_33 =
    io_in_bits_egress_id == 9'h8A;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_34 =
    io_in_bits_egress_id == 9'h26;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_35 =
    io_in_bits_egress_id == 9'hF8;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_36 =
    io_in_bits_egress_id == 9'h56;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_37 =
    io_in_bits_egress_id == 9'hA2;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_38 =
    io_in_bits_egress_id == 9'h5E;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_39 =
    io_in_bits_egress_id == 9'hE0;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_40 =
    io_in_bits_egress_id == 9'h72;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_41 =
    io_in_bits_egress_id == 9'h74;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_42 =
    io_in_bits_egress_id == 9'hE4;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_43 =
    io_in_bits_egress_id == 9'hEC;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_44 =
    io_in_bits_egress_id == 9'h9A;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_45 =
    io_in_bits_egress_id == 9'h86;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_46 =
    io_in_bits_egress_id == 9'h34;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_47 =
    io_in_bits_egress_id == 9'hC8;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_48 =
    io_in_bits_egress_id == 9'h108;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_49 =
    io_in_bits_egress_id == 9'h78;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_50 =
    io_in_bits_egress_id == 9'hE2;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_51 =
    io_in_bits_egress_id == 9'h3A;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_52 =
    io_in_bits_egress_id == 9'hA4;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_53 =
    io_in_bits_egress_id == 9'hD4;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_54 =
    io_in_bits_egress_id == 9'h52;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_55 =
    io_in_bits_egress_id == 9'h4C;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_56 =
    io_in_bits_egress_id == 9'h58;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_57 =
    io_in_bits_egress_id == 9'h5A;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_58 =
    io_in_bits_egress_id == 9'hF6;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_59 =
    io_in_bits_egress_id == 9'hBC;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_60 =
    io_in_bits_egress_id == 9'h24;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_61 =
    io_in_bits_egress_id == 9'hC0;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_62 =
    io_in_bits_egress_id == 9'h32;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_63 =
    io_in_bits_egress_id == 9'hC6;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_64 =
    io_in_bits_egress_id == 9'hB6;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_65 =
    io_in_bits_egress_id == 9'h10;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_66 =
    io_in_bits_egress_id == 9'h1C;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_67 =
    io_in_bits_egress_id == 9'h46;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_68 =
    io_in_bits_egress_id == 9'hF0;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_69 =
    io_in_bits_egress_id == 9'hFE;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_70 =
    io_in_bits_egress_id == 9'h54;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_71 =
    io_in_bits_egress_id == 9'h30;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_72 =
    io_in_bits_egress_id == 9'h9C;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_73 =
    io_in_bits_egress_id == 9'h44;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_74 =
    io_in_bits_egress_id == 9'hDA;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_75 =
    io_in_bits_egress_id == 9'h38;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_76 =
    io_in_bits_egress_id == 9'hCA;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_77 =
    io_in_bits_egress_id == 9'hE;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_78 =
    io_in_bits_egress_id == 9'h16;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_79 =
    io_in_bits_egress_id == 9'h2E;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_80 =
    io_in_bits_egress_id == 9'hB0;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_81 =
    io_in_bits_egress_id == 9'h60;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_82 =
    io_in_bits_egress_id == 9'h40;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_83 =
    io_in_bits_egress_id == 9'h112;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_84 =
    io_in_bits_egress_id == 9'hF4;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_85 =
    io_in_bits_egress_id == 9'h6;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_87 =
    io_in_bits_egress_id == 9'h10A;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_88 =
    io_in_bits_egress_id == 9'h2;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_89 =
    io_in_bits_egress_id == 9'hD2;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_90 =
    io_in_bits_egress_id == 9'hF2;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_91 =
    io_in_bits_egress_id == 9'h4A;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_92 =
    io_in_bits_egress_id == 9'hDE;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_93 =
    io_in_bits_egress_id == 9'hC4;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_94 =
    io_in_bits_egress_id == 9'h36;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_95 =
    io_in_bits_egress_id == 9'hC;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_96 =
    io_in_bits_egress_id == 9'hE8;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_97 =
    io_in_bits_egress_id == 9'h104;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_98 =
    io_in_bits_egress_id == 9'h84;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_99 =
    io_in_bits_egress_id == 9'hD6;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_100 =
    io_in_bits_egress_id == 9'h100;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_101 =
    io_in_bits_egress_id == 9'h14;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_102 =
    io_in_bits_egress_id == 9'h28;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_103 =
    io_in_bits_egress_id == 9'h20;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_104 =
    io_in_bits_egress_id == 9'h4E;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_105 =
    io_in_bits_egress_id == 9'h92;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_106 =
    io_in_bits_egress_id == 9'h8;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_107 =
    io_in_bits_egress_id == 9'h8E;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_108 =
    io_in_bits_egress_id == 9'h6A;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_109 =
    io_in_bits_egress_id == 9'h8C;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_110 =
    io_in_bits_egress_id == 9'h6E;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_111 =
    io_in_bits_egress_id == 9'hA0;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_112 =
    io_in_bits_egress_id == 9'hD8;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_113 =
    io_in_bits_egress_id == 9'h68;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_114 =
    io_in_bits_egress_id == 9'hB2;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_115 =
    io_in_bits_egress_id == 9'h22;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_116 =
    io_in_bits_egress_id == 9'h7E;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_117 =
    io_in_bits_egress_id == 9'hA6;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_118 =
    io_in_bits_egress_id == 9'h3C;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_119 =
    io_in_bits_egress_id == 9'h88;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_120 =
    io_in_bits_egress_id == 9'h4;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_121 =
    io_in_bits_egress_id == 9'h96;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_122 =
    io_in_bits_egress_id == 9'h5C;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_123 =
    io_in_bits_egress_id == 9'hFC;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_124 =
    io_in_bits_egress_id == 9'hCE;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_125 =
    io_in_bits_egress_id == 9'hD0;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_126 =
    io_in_bits_egress_id == 9'hB4;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_127 =
    io_in_bits_egress_id == 9'h2A;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_128 =
    io_in_bits_egress_id == 9'hAA;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_129 =
    io_in_bits_egress_id == 9'h82;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_130 =
    io_in_bits_egress_id == 9'hFA;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_131 =
    io_in_bits_egress_id == 9'hC2;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_132 =
    io_in_bits_egress_id == 9'hA;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_133 =
    io_in_bits_egress_id == 9'h12;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_134 =
    io_in_bits_egress_id == 9'h62;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_135 =
    io_in_bits_egress_id == 9'h10C;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_136 =
    io_in_bits_egress_id == 9'hCC;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_137 =
    io_in_bits_egress_id == 9'hAE;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_138 =
    io_in_bits_egress_id == 9'hBE;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_139 =
    io_in_bits_egress_id == 9'h7A;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_140 =
    io_in_bits_egress_id == 9'h90;	// IngressUnit.scala:30:72
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_145 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_4 ? 7'h4C : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_148 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_7 ? 7'h4A : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_149 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_8 ? 7'h6E : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_150 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_9 ? 6'h24 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_151 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_10 ? 7'h77 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_152 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_11 ? 6'h3E : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_153 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_12 ? 7'h54 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_154 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_13 ? 7'h56 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_155 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_14 ? 6'h3B : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_159 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_18 ? 6'h36 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_161 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_20 ? 6'h38 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_162 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_21 ? 6'h32 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_163 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_22 ? 7'h5C : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_164 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_23 ? 6'h21 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_167 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_26 ? 7'h5D : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_168 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_27 ? 5'h16 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_169 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_28 ? 7'h4F : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_170 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_29 ? 7'h73 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_172 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_31 ? 6'h28 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_173 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_32 ? 7'h75 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_174 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_33 ? 7'h45 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_175 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_34 ? 5'h13 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_176 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_35 ? 7'h7C : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_177 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_36 ? 6'h2B : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_178 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_37 ? 7'h51 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_179 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_38 ? 6'h2F : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_181 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_40 ? 6'h39 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_182 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_41 ? 6'h3A : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_183 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_42 ? 7'h72 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_184 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_43 ? 7'h76 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_185 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_44 ? 7'h4D : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_186 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_45 ? 7'h43 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_187 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_46 ? 5'h1A : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_188 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_47 ? 7'h64 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_190 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_49 ? 6'h3C : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_191 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_50 ? 7'h71 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_192 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_51 ? 5'h1D : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_193 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_52 ? 7'h52 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_194 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_53 ? 7'h6A : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_195 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_54 ? 6'h29 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_196 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_55 ? 6'h26 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_197 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_56 ? 6'h2C : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_198 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_57 ? 6'h2D : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_199 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_58 ? 7'h7B : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_200 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_59 ? 7'h5E : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_201 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_60 ? 5'h12 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_203 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_62 ? 5'h19 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_204 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_63 ? 7'h63 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_205 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_64 ? 7'h5B : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_207 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_66 ? 4'hE : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_208 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_67 ? 6'h23 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_211 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_70 ? 6'h2A : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_213 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_72 ? 7'h4E : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_214 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_73 ? 6'h22 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_215 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_74 ? 7'h6D : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_216 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_75 ? 5'h1C : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_217 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_76 ? 7'h65 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_219 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_78 ? 4'hB : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_220 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_79 ? 5'h17 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _GEN = _route_buffer_io_enq_bits_flow_egress_node_id_T_80 ? 4'hB : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_225 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_84 ? 7'h7A : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_230 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_89 ? 7'h69 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_231 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_90 ? 7'h79 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_232 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_91 ? 6'h25 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_233 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_92 ? 7'h6F : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_0 = _route_buffer_io_enq_bits_flow_egress_node_id_T_93 ? 6'h31 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_235 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_94 ? 5'h1B : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_1 = _route_buffer_io_enq_bits_flow_egress_node_id_T_96 ? 5'h1D : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_2 = _route_buffer_io_enq_bits_flow_egress_node_id_T_98 ? 6'h21 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_240 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_99 ? 7'h6B : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [2:0]  _GEN_3 = _route_buffer_io_enq_bits_flow_egress_node_id_T_101 ? 3'h5 : 3'h0;	// IngressUnit.scala:30:72, :51:44, Mux.scala:27:73
  wire [2:0]  _GEN_4 = _route_buffer_io_enq_bits_flow_egress_node_id_T_102 ? 3'h5 : 3'h0;	// IngressUnit.scala:30:72, :51:44, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_245 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_104 ? 6'h27 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_246 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_105 ? 7'h49 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_248 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_107 ? 7'h47 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_249 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_108 ? 6'h35 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_5 = _route_buffer_io_enq_bits_flow_egress_node_id_T_109 ? 6'h23 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_251 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_110 ? 6'h37 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [2:0]  _GEN_6 = _route_buffer_io_enq_bits_flow_egress_node_id_T_111 ? 3'h5 : 3'h0;	// IngressUnit.scala:30:72, :51:44, Mux.scala:27:73
  wire [4:0]  _GEN_7 = _route_buffer_io_enq_bits_flow_egress_node_id_T_112 ? 5'h1B : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _GEN_8 = _route_buffer_io_enq_bits_flow_egress_node_id_T_113 ? 4'hD : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_255 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_114 ? 7'h59 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_256 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_115 ? 5'h11 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_258 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_117 ? 7'h53 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_9 = _route_buffer_io_enq_bits_flow_egress_node_id_T_119 ? 5'h11 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_262 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_121 ? 7'h4B : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_10 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_122 ? 5'h17 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_265 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_124 ? 7'h67 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _GEN_11 = _route_buffer_io_enq_bits_flow_egress_node_id_T_125 ? 4'hD : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_12 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_126 ? 6'h2D : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_268 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_127 ? 5'h15 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_269 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_128 ? 7'h55 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_270 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_129 ? 7'h41 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_271 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_130 ? 7'h7D : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_272 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_131 ? 7'h61 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [2:0]  _route_buffer_io_enq_bits_flow_egress_node_T_273 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_132 ? 3'h5 : 3'h0;	// IngressUnit.scala:30:72, :51:44, Mux.scala:27:73
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_274 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_133 ? 4'h9 : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_275 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_134 ? 6'h31 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_13 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_136 ? 6'h33 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_278 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_137 ? 7'h57 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_279 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_138 ? 7'h5F : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_280 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_139 ? 6'h3D : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _GEN_14 = _route_buffer_io_enq_bits_flow_egress_node_id_T_140 ? 4'h9 : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_15 =
    {2'h0, {4{_route_buffer_io_enq_bits_flow_egress_node_id_T}}}
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_1 ? 6'h33 : 6'h0)
    | _route_buffer_io_enq_bits_flow_egress_node_T_145[5:0];	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [1:0]  _GEN_16 =
    _GEN_15[5:4] | _route_buffer_io_enq_bits_flow_egress_node_T_149[5:4]
    | _route_buffer_io_enq_bits_flow_egress_node_T_150[5:4]
    | _route_buffer_io_enq_bits_flow_egress_node_T_151[5:4]
    | _route_buffer_io_enq_bits_flow_egress_node_T_152[5:4]
    | _route_buffer_io_enq_bits_flow_egress_node_T_153[5:4]
    | _route_buffer_io_enq_bits_flow_egress_node_T_154[5:4]
    | _route_buffer_io_enq_bits_flow_egress_node_T_155[5:4];	// Mux.scala:27:73
  wire [3:0]  _GEN_17 =
    _GEN_15[3:0] | (_route_buffer_io_enq_bits_flow_egress_node_id_T_6 ? 4'hC : 4'h0)
    | _route_buffer_io_enq_bits_flow_egress_node_T_148[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_149[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_150[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_151[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_152[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_153[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_154[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_155[3:0]
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_15 ? 4'hD : 4'h0)
    | {4{_route_buffer_io_enq_bits_flow_egress_node_id_T_17}}
    | _route_buffer_io_enq_bits_flow_egress_node_T_159[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_161[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_162[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_163[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_164[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_167[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_168[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_169[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_170[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_172[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_173[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_174[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_175[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_176[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_177[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_178[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_179[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_181[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_182[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_183[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_184[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_185[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_186[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_187[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_188[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_190[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_191[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_192[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_193[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_194[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_195[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_196[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_197[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_198[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_199[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_200[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_201[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_203[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_204[3:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_205[3:0];	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [2:0]  _GEN_18 =
    _GEN_17[2:0] | _route_buffer_io_enq_bits_flow_egress_node_T_207[2:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_208[2:0]
    | {3{_route_buffer_io_enq_bits_flow_egress_node_id_T_69}}
    | _route_buffer_io_enq_bits_flow_egress_node_T_211[2:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_213[2:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_214[2:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_215[2:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_216[2:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_217[2:0]
    | {3{_route_buffer_io_enq_bits_flow_egress_node_id_T_77}}
    | _route_buffer_io_enq_bits_flow_egress_node_T_219[2:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_220[2:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_225[2:0];	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [1:0]  _GEN_19 =
    _GEN_18[1:0] | {2{_route_buffer_io_enq_bits_flow_egress_node_id_T_85}};	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [7:0]  _GEN_20 =
    {_route_buffer_io_enq_bits_flow_egress_node_id_T_100,
     _route_buffer_io_enq_bits_flow_egress_node_id_T_3
       | _route_buffer_io_enq_bits_flow_egress_node_T_145[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_148[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_149[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_151[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_153[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_154[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_163[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_167[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_169[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_170[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_173[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_174[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_176[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_178[6]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_39
       | _route_buffer_io_enq_bits_flow_egress_node_T_183[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_184[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_185[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_186[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_188[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_191[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_193[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_194[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_199[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_200[6]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_61
       | _route_buffer_io_enq_bits_flow_egress_node_T_204[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_205[6]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_68
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_69
       | _route_buffer_io_enq_bits_flow_egress_node_T_213[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_215[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_217[6] | _GEN[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_225[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_230[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_231[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_233[6] | _GEN_0[5] | _GEN_1[4]
       | _GEN_2[5] | _route_buffer_io_enq_bits_flow_egress_node_T_240[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_246[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_248[6] | _GEN_5[5] | _GEN_6[2]
       | _GEN_7[4] | _route_buffer_io_enq_bits_flow_egress_node_T_255[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_258[6] | _GEN_9[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_262[6]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_123
       | _route_buffer_io_enq_bits_flow_egress_node_T_265[6] | _GEN_11[3] | _GEN_12[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_269[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_270[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_271[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_272[6] | _GEN_13[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_278[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_279[6] | _GEN_14[3],
     _GEN_16[1] | _route_buffer_io_enq_bits_flow_egress_node_T_159[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_161[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_162[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_164[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_170[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_172[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_173[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_176[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_177[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_179[5]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_39
       | _route_buffer_io_enq_bits_flow_egress_node_T_181[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_182[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_183[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_184[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_188[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_190[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_191[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_194[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_195[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_196[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_197[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_198[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_199[5]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_61
       | _route_buffer_io_enq_bits_flow_egress_node_T_204[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_208[5]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_68
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_69
       | _route_buffer_io_enq_bits_flow_egress_node_T_211[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_214[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_215[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_217[5]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_81
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_82
       | _route_buffer_io_enq_bits_flow_egress_node_T_225[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_230[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_231[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_232[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_233[5] | _GEN_0[4] | _GEN_1[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_240[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_245[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_249[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_251[5] | _GEN_7[3] | _GEN_8[3]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_116 | _GEN_10[4]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_123
       | _route_buffer_io_enq_bits_flow_egress_node_T_265[5] | _GEN_11[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_271[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_272[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_275[5] | _GEN_13[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_280[5],
     _GEN_16[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_17
       | _route_buffer_io_enq_bits_flow_egress_node_T_159[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_161[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_162[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_163[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_167[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_168[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_170[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_173[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_175[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_176[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_178[4]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_39
       | _route_buffer_io_enq_bits_flow_egress_node_T_181[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_182[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_183[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_184[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_187[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_190[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_191[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_192[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_193[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_199[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_200[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_201[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_203[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_205[4]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_68
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_69
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_71
       | _route_buffer_io_enq_bits_flow_egress_node_T_216[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_220[4] | _GEN[1]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_81
       | _route_buffer_io_enq_bits_flow_egress_node_T_225[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_231[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_235[4] | _GEN_1[2] | _GEN_4[2]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_103
       | _route_buffer_io_enq_bits_flow_egress_node_T_249[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_251[4] | _GEN_6[0] | _GEN_8[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_255[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_256[4]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_116
       | _route_buffer_io_enq_bits_flow_egress_node_T_258[4]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_118
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_123 | _GEN_12[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_268[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_269[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_271[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_275[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_278[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_279[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_280[4],
     _GEN_17[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_65
       | _route_buffer_io_enq_bits_flow_egress_node_T_207[3]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_68
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_69
       | _route_buffer_io_enq_bits_flow_egress_node_T_211[3]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_71
       | _route_buffer_io_enq_bits_flow_egress_node_T_213[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_215[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_216[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_219[3] | _GEN[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_225[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_230[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_231[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_233[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_235[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_240[3] | _GEN_3[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_246[3] | _GEN_7[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_255[3]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_116
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_118
       | _route_buffer_io_enq_bits_flow_egress_node_T_262[3] | _GEN_10[2]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_123 | _GEN_11[0] | _GEN_12[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_271[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_274[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_279[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_280[3] | _GEN_14[0],
     _GEN_18[2] | _route_buffer_io_enq_bits_flow_egress_node_T_232[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_233[2]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_95 | _GEN_1[0] | _GEN_4[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_245[2]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_106
       | _route_buffer_io_enq_bits_flow_egress_node_T_248[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_249[2] | _GEN_5[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_251[2] | _GEN_7[0] | _GEN_8[0]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_116
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_118 | _GEN_9[0] | _GEN_10[1]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_123
       | _route_buffer_io_enq_bits_flow_egress_node_T_265[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_268[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_269[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_271[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_273[2] | _GEN_13[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_278[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_279[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_280[2],
     _GEN_19[1] | _route_buffer_io_enq_bits_flow_egress_node_T_233[1] | _GEN_0[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_235[1]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_95 | _GEN_2[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_240[1] | _GEN_3[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_245[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_248[1] | _GEN_5[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_251[1]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_116
       | _route_buffer_io_enq_bits_flow_egress_node_T_258[1]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_118
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_120
       | _route_buffer_io_enq_bits_flow_egress_node_T_262[1] | _GEN_10[0]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_123
       | _route_buffer_io_enq_bits_flow_egress_node_T_265[1] | _GEN_12[0] | _GEN_13[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_278[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_279[1],
     _GEN_19[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_88
       | _route_buffer_io_enq_bits_flow_egress_node_T_230[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_231[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_232[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_233[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_235[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_240[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_245[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_246[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_248[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_249[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_251[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_255[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_256[0]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_116
       | _route_buffer_io_enq_bits_flow_egress_node_T_258[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_262[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_265[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_268[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_269[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_270[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_271[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_272[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_273[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_274[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_275[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_278[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_279[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_280[0]};	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [7:0]  _route_buffer_io_enq_bits_flow_egress_node_WIRE =
    (_route_buffer_io_enq_bits_flow_egress_node_id_T_2 ? 8'h8B : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_5 ? 8'h8A : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_16 ? 8'h83 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_19 ? 8'h87 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_24 ? 8'h8C : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_25 ? 8'h88 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_30 ? 8'h81 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_48 ? 8'h84 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_83 ? 8'h89 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_87 ? 8'h85 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_97 ? 8'h82 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_135 ? 8'h86 : 8'h0) | _GEN_20;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire        at_dest = _route_buffer_io_enq_bits_flow_egress_node_WIRE == 8'h8F;	// IngressUnit.scala:55:59, Mux.scala:27:73
  assign _T_289 = _route_buffer_io_enq_ready & io_in_valid & io_in_bits_head & at_dest;	// IngressUnit.scala:26:28, :55:59, :64:41
  wire        _GEN_21 =
    _T_289 | io_in_valid & _route_buffer_io_enq_ready & io_in_bits_head & ~at_dest;	// IngressUnit.scala:26:28, :55:59, :58:{86,89}, :62:24, :64:{41,53}, :65:26
  wire        _io_vcalloc_req_valid_output =
    _route_buffer_io_deq_valid & _route_q_io_deq_valid & _route_buffer_io_deq_bits_head
    & _vcalloc_buffer_io_enq_ready & _vcalloc_q_io_enq_ready;	// IngressUnit.scala:26:28, :27:23, :75:30, :76:25, :92:41
  wire        _route_buffer_io_deq_ready_T_8 =
    _vcalloc_buffer_io_enq_ready
    & (_route_q_io_deq_valid | ~_route_buffer_io_deq_bits_head)
    & (io_vcalloc_req_ready | ~_route_buffer_io_deq_bits_head)
    & (_vcalloc_q_io_enq_ready | ~_route_buffer_io_deq_bits_head);	// IngressUnit.scala:26:28, :27:23, :75:30, :76:25, :88:30, :94:27, :95:{27,37}, :96:29
  wire        _vcalloc_q_io_enq_valid_T =
    io_vcalloc_req_ready & _io_vcalloc_req_valid_output;	// Decoupled.scala:51:35, IngressUnit.scala:92:41
  wire [7:0]  _c_T_2 =
    {_vcalloc_q_io_deq_bits_vc_sel_3_0,
     _vcalloc_q_io_deq_bits_vc_sel_2_0,
     _vcalloc_q_io_deq_bits_vc_sel_1_0,
     _vcalloc_q_io_deq_bits_vc_sel_0_4,
     _vcalloc_q_io_deq_bits_vc_sel_0_3,
     _vcalloc_q_io_deq_bits_vc_sel_0_2,
     _vcalloc_q_io_deq_bits_vc_sel_0_1,
     _vcalloc_q_io_deq_bits_vc_sel_0_0}
    & {io_out_credit_available_3_0,
       io_out_credit_available_2_0,
       io_out_credit_available_1_0,
       io_out_credit_available_0_4,
       io_out_credit_available_0_3,
       io_out_credit_available_0_2,
       io_out_credit_available_0_1,
       1'h1};	// IngressUnit.scala:76:25, :107:{41,48,74}
  wire        _vcalloc_buffer_io_deq_ready_T_1 =
    io_salloc_req_0_ready & _vcalloc_q_io_deq_valid & (|_c_T_2);	// IngressUnit.scala:76:25, :107:{48,82}, :110:83
  wire        _out_bundle_valid_T =
    _vcalloc_buffer_io_deq_ready_T_1 & _vcalloc_buffer_io_deq_valid;	// Decoupled.scala:51:35, IngressUnit.scala:75:30, :110:83
  reg         out_bundle_valid;	// IngressUnit.scala:116:8
  reg         out_bundle_bits_flit_head;	// IngressUnit.scala:116:8
  reg         out_bundle_bits_flit_tail;	// IngressUnit.scala:116:8
  reg  [72:0] out_bundle_bits_flit_payload;	// IngressUnit.scala:116:8
  reg  [2:0]  out_bundle_bits_flit_flow_vnet_id;	// IngressUnit.scala:116:8
  reg  [8:0]  out_bundle_bits_flit_flow_ingress_node;	// IngressUnit.scala:116:8
  reg  [1:0]  out_bundle_bits_flit_flow_ingress_node_id;	// IngressUnit.scala:116:8
  reg  [8:0]  out_bundle_bits_flit_flow_egress_node;	// IngressUnit.scala:116:8
  reg  [1:0]  out_bundle_bits_flit_flow_egress_node_id;	// IngressUnit.scala:116:8
  reg  [2:0]  out_bundle_bits_out_virt_channel;	// IngressUnit.scala:116:8
  always @(posedge clock) begin
    out_bundle_valid <= _out_bundle_valid_T;	// Decoupled.scala:51:35, IngressUnit.scala:116:8
    out_bundle_bits_flit_head <= _vcalloc_buffer_io_deq_bits_head;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_tail <= _vcalloc_buffer_io_deq_bits_tail;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_payload <= _vcalloc_buffer_io_deq_bits_payload;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_flow_vnet_id <= _vcalloc_buffer_io_deq_bits_flow_vnet_id;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_flow_ingress_node <=
      _vcalloc_buffer_io_deq_bits_flow_ingress_node;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_flow_ingress_node_id <=
      _vcalloc_buffer_io_deq_bits_flow_ingress_node_id;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_flow_egress_node <= _vcalloc_buffer_io_deq_bits_flow_egress_node;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_flow_egress_node_id <=
      _vcalloc_buffer_io_deq_bits_flow_egress_node_id;	// IngressUnit.scala:75:30, :116:8
    if (_vcalloc_q_io_deq_bits_vc_sel_0_0 | _vcalloc_q_io_deq_bits_vc_sel_0_1
        | _vcalloc_q_io_deq_bits_vc_sel_0_2 | _vcalloc_q_io_deq_bits_vc_sel_0_3
        | _vcalloc_q_io_deq_bits_vc_sel_0_4)	// IngressUnit.scala:76:25, :123:67
      out_bundle_bits_out_virt_channel <=
        {_vcalloc_q_io_deq_bits_vc_sel_0_4,
         |{_vcalloc_q_io_deq_bits_vc_sel_0_3, _vcalloc_q_io_deq_bits_vc_sel_0_2},
         _vcalloc_q_io_deq_bits_vc_sel_0_3 | _vcalloc_q_io_deq_bits_vc_sel_0_1};	// Cat.scala:33:92, IngressUnit.scala:76:25, :116:8, OneHot.scala:30:18, :32:{14,28}
    else	// IngressUnit.scala:123:67
      out_bundle_bits_out_virt_channel <= 3'h0;	// IngressUnit.scala:51:44, :116:8
  end // always @(posedge)
  `ifndef SYNTHESIS
    always @(posedge clock) begin	// IngressUnit.scala:30:9
      if (~reset & io_in_valid
          & ~(_route_buffer_io_enq_bits_flow_egress_node_id_T
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_1
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_2
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_3
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_4
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_5
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_6
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_7
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_8
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_9
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_10
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_11
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_12
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_13
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_14
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_15
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_16
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_17
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_18
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_19
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_20
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_21
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_22
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_23
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_24
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_25
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_26
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_27
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_28
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_29
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_30
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_31
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_32
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_33
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_34
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_35
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_36
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_37
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_38
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_39
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_40
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_41
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_42
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_43
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_44
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_45
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_46
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_47
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_48
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_49
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_50
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_51
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_52
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_53
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_54
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_55
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_56
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_57
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_58
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_59
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_60
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_61
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_62
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_63
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_64
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_65
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_66
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_67
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_68
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_69
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_70
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_71
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_72
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_73
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_74
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_75
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_76
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_77
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_78
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_79
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_80
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_81
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_82
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_83
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_84
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_85
              | io_in_bits_egress_id == 9'h0
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_87
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_88
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_89
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_90
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_91
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_92
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_93
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_94
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_95
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_96
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_97
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_98
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_99
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_100
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_101
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_102
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_103
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_104
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_105
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_106
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_107
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_108
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_109
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_110
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_111
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_112
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_113
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_114
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_115
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_116
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_117
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_118
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_119
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_120
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_121
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_122
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_123
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_124
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_125
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_126
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_127
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_128
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_129
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_130
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_131
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_132
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_133
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_134
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_135
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_136
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_137
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_138
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_139
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_140)) begin	// IngressUnit.scala:30:{9,27,72}, package.scala:73:59
        if (`ASSERT_VERBOSE_COND_)	// IngressUnit.scala:30:9
          $error("Assertion failed\n    at IngressUnit.scala:30 assert(!(io.in.valid && !cParam.possibleFlows.toSeq.map(_.egressId.U === io.in.bits.egress_id).orR))\n");	// IngressUnit.scala:30:9
        if (`STOP_COND_)	// IngressUnit.scala:30:9
          $fatal;	// IngressUnit.scala:30:9
      end
      if (~reset & _GEN_21 & ~_route_q_io_enq_ready) begin	// IngressUnit.scala:27:23, :62:24, :64:53, :65:26, :73:{9,36}
        if (`ASSERT_VERBOSE_COND_)	// IngressUnit.scala:73:9
          $error("Assertion failed\n    at IngressUnit.scala:73 assert(!(route_q.io.enq.valid && !route_q.io.enq.ready))\n");	// IngressUnit.scala:73:9
        if (`STOP_COND_)	// IngressUnit.scala:73:9
          $fatal;	// IngressUnit.scala:73:9
      end
      if (~reset & _vcalloc_q_io_enq_valid_T & ~_vcalloc_q_io_enq_ready) begin	// Decoupled.scala:51:35, IngressUnit.scala:76:25, :102:{9,38}
        if (`ASSERT_VERBOSE_COND_)	// IngressUnit.scala:102:9
          $error("Assertion failed\n    at IngressUnit.scala:102 assert(!(vcalloc_q.io.enq.valid && !vcalloc_q.io.enq.ready))\n");	// IngressUnit.scala:102:9
        if (`STOP_COND_)	// IngressUnit.scala:102:9
          $fatal;	// IngressUnit.scala:102:9
      end
    end // always @(posedge)
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM_0;
    logic [31:0] _RANDOM_1;
    logic [31:0] _RANDOM_2;
    logic [31:0] _RANDOM_3;
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        _RANDOM_0 = `RANDOM;
        _RANDOM_1 = `RANDOM;
        _RANDOM_2 = `RANDOM;
        _RANDOM_3 = `RANDOM;
        out_bundle_valid = _RANDOM_0[0];	// IngressUnit.scala:116:8
        out_bundle_bits_flit_head = _RANDOM_0[1];	// IngressUnit.scala:116:8
        out_bundle_bits_flit_tail = _RANDOM_0[2];	// IngressUnit.scala:116:8
        out_bundle_bits_flit_payload = {_RANDOM_0[31:3], _RANDOM_1, _RANDOM_2[11:0]};	// IngressUnit.scala:116:8
        out_bundle_bits_flit_flow_vnet_id = _RANDOM_2[14:12];	// IngressUnit.scala:116:8
        out_bundle_bits_flit_flow_ingress_node = _RANDOM_2[23:15];	// IngressUnit.scala:116:8
        out_bundle_bits_flit_flow_ingress_node_id = _RANDOM_2[25:24];	// IngressUnit.scala:116:8
        out_bundle_bits_flit_flow_egress_node = {_RANDOM_2[31:26], _RANDOM_3[2:0]};	// IngressUnit.scala:116:8
        out_bundle_bits_flit_flow_egress_node_id = _RANDOM_3[4:3];	// IngressUnit.scala:116:8
        out_bundle_bits_out_virt_channel = _RANDOM_3[10:8];	// IngressUnit.scala:116:8
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // not def SYNTHESIS
  Queue_5 route_buffer (	// IngressUnit.scala:26:28
    .clock                            (clock),
    .reset                            (reset),
    .io_enq_valid                     (io_in_valid),
    .io_enq_bits_head                 (io_in_bits_head),
    .io_enq_bits_tail                 (io_in_bits_tail),
    .io_enq_bits_payload              (io_in_bits_payload),
    .io_enq_bits_flow_vnet_id         (3'h3),
    .io_enq_bits_flow_ingress_node    (9'h8F),
    .io_enq_bits_flow_ingress_node_id (2'h0),
    .io_enq_bits_flow_egress_node
      ({1'h0, _route_buffer_io_enq_bits_flow_egress_node_WIRE}),	// IngressUnit.scala:41:50, Mux.scala:27:73
    .io_enq_bits_flow_egress_node_id  (2'h0),
    .io_enq_bits_virt_channel_id      (3'h0),	// IngressUnit.scala:51:44
    .io_deq_ready                     (_route_buffer_io_deq_ready_T_8),	// IngressUnit.scala:95:37
    .io_enq_ready                     (_route_buffer_io_enq_ready),
    .io_deq_valid                     (_route_buffer_io_deq_valid),
    .io_deq_bits_head                 (_route_buffer_io_deq_bits_head),
    .io_deq_bits_tail                 (_route_buffer_io_deq_bits_tail),
    .io_deq_bits_payload              (_route_buffer_io_deq_bits_payload),
    .io_deq_bits_flow_vnet_id         (_route_buffer_io_deq_bits_flow_vnet_id),
    .io_deq_bits_flow_ingress_node    (_route_buffer_io_deq_bits_flow_ingress_node),
    .io_deq_bits_flow_ingress_node_id (_route_buffer_io_deq_bits_flow_ingress_node_id),
    .io_deq_bits_flow_egress_node     (_route_buffer_io_deq_bits_flow_egress_node),
    .io_deq_bits_flow_egress_node_id  (_route_buffer_io_deq_bits_flow_egress_node_id),
    .io_deq_bits_virt_channel_id      (_route_buffer_io_deq_bits_virt_channel_id)
  );
  Queue_2685 route_q (	// IngressUnit.scala:27:23
    .clock                  (clock),
    .reset                  (reset),
    .io_enq_valid           (_GEN_21),	// IngressUnit.scala:62:24, :64:53, :65:26
    .io_enq_bits_vc_sel_3_0 (_T_289 & io_in_bits_egress_id == 9'h11F),	// IngressUnit.scala:63:23, :64:{41,53}, :68:{40,66}
    .io_enq_bits_vc_sel_2_0 (_T_289 & io_in_bits_egress_id == 9'h11E),	// IngressUnit.scala:63:23, :64:{41,53}, :68:{40,66}
    .io_enq_bits_vc_sel_1_0 (_T_289 & io_in_bits_egress_id == 9'h11D),	// IngressUnit.scala:63:23, :64:{41,53}, :68:{40,66}
    .io_enq_bits_vc_sel_0_1 (1'h0),
    .io_enq_bits_vc_sel_0_2 (1'h0),
    .io_enq_bits_vc_sel_0_3 (~_T_289),	// IngressUnit.scala:63:23, :64:{41,53}, :66:52
    .io_enq_bits_vc_sel_0_4 (~_T_289),	// IngressUnit.scala:63:23, :64:{41,53}, :66:52
    .io_deq_ready
      (_route_buffer_io_deq_ready_T_8 & _route_buffer_io_deq_valid
       & _route_buffer_io_deq_bits_tail),	// IngressUnit.scala:26:28, :95:37, :97:55
    .io_enq_ready           (_route_q_io_enq_ready),
    .io_deq_valid           (_route_q_io_deq_valid),
    .io_deq_bits_vc_sel_3_0 (io_vcalloc_req_bits_vc_sel_3_0),
    .io_deq_bits_vc_sel_2_0 (io_vcalloc_req_bits_vc_sel_2_0),
    .io_deq_bits_vc_sel_1_0 (io_vcalloc_req_bits_vc_sel_1_0),
    .io_deq_bits_vc_sel_0_0 (io_vcalloc_req_bits_vc_sel_0_0),
    .io_deq_bits_vc_sel_0_1 (io_vcalloc_req_bits_vc_sel_0_1),
    .io_deq_bits_vc_sel_0_2 (io_vcalloc_req_bits_vc_sel_0_2),
    .io_deq_bits_vc_sel_0_3 (io_vcalloc_req_bits_vc_sel_0_3),
    .io_deq_bits_vc_sel_0_4 (io_vcalloc_req_bits_vc_sel_0_4)
  );
  Queue_5 vcalloc_buffer (	// IngressUnit.scala:75:30
    .clock                            (clock),
    .reset                            (reset),
    .io_enq_valid
      (_route_buffer_io_deq_valid
       & (_route_q_io_deq_valid | ~_route_buffer_io_deq_bits_head)
       & (io_vcalloc_req_ready | ~_route_buffer_io_deq_bits_head)),	// IngressUnit.scala:26:28, :27:23, :88:{27,30,37}, :89:27
    .io_enq_bits_head                 (_route_buffer_io_deq_bits_head),	// IngressUnit.scala:26:28
    .io_enq_bits_tail                 (_route_buffer_io_deq_bits_tail),	// IngressUnit.scala:26:28
    .io_enq_bits_payload              (_route_buffer_io_deq_bits_payload),	// IngressUnit.scala:26:28
    .io_enq_bits_flow_vnet_id         (_route_buffer_io_deq_bits_flow_vnet_id),	// IngressUnit.scala:26:28
    .io_enq_bits_flow_ingress_node    (_route_buffer_io_deq_bits_flow_ingress_node),	// IngressUnit.scala:26:28
    .io_enq_bits_flow_ingress_node_id (_route_buffer_io_deq_bits_flow_ingress_node_id),	// IngressUnit.scala:26:28
    .io_enq_bits_flow_egress_node     (_route_buffer_io_deq_bits_flow_egress_node),	// IngressUnit.scala:26:28
    .io_enq_bits_flow_egress_node_id  (_route_buffer_io_deq_bits_flow_egress_node_id),	// IngressUnit.scala:26:28
    .io_enq_bits_virt_channel_id      (_route_buffer_io_deq_bits_virt_channel_id),	// IngressUnit.scala:26:28
    .io_deq_ready                     (_vcalloc_buffer_io_deq_ready_T_1),	// IngressUnit.scala:110:83
    .io_enq_ready                     (_vcalloc_buffer_io_enq_ready),
    .io_deq_valid                     (_vcalloc_buffer_io_deq_valid),
    .io_deq_bits_head                 (_vcalloc_buffer_io_deq_bits_head),
    .io_deq_bits_tail                 (_vcalloc_buffer_io_deq_bits_tail),
    .io_deq_bits_payload              (_vcalloc_buffer_io_deq_bits_payload),
    .io_deq_bits_flow_vnet_id         (_vcalloc_buffer_io_deq_bits_flow_vnet_id),
    .io_deq_bits_flow_ingress_node    (_vcalloc_buffer_io_deq_bits_flow_ingress_node),
    .io_deq_bits_flow_ingress_node_id (_vcalloc_buffer_io_deq_bits_flow_ingress_node_id),
    .io_deq_bits_flow_egress_node     (_vcalloc_buffer_io_deq_bits_flow_egress_node),
    .io_deq_bits_flow_egress_node_id  (_vcalloc_buffer_io_deq_bits_flow_egress_node_id),
    .io_deq_bits_virt_channel_id      (_vcalloc_buffer_io_deq_bits_virt_channel_id)
  );
  Queue_2687 vcalloc_q (	// IngressUnit.scala:76:25
    .clock                  (clock),
    .reset                  (reset),
    .io_enq_valid           (_vcalloc_q_io_enq_valid_T),	// Decoupled.scala:51:35
    .io_enq_bits_vc_sel_3_0 (io_vcalloc_resp_vc_sel_3_0),
    .io_enq_bits_vc_sel_2_0 (io_vcalloc_resp_vc_sel_2_0),
    .io_enq_bits_vc_sel_1_0 (io_vcalloc_resp_vc_sel_1_0),
    .io_enq_bits_vc_sel_0_0 (io_vcalloc_resp_vc_sel_0_0),
    .io_enq_bits_vc_sel_0_1 (io_vcalloc_resp_vc_sel_0_1),
    .io_enq_bits_vc_sel_0_2 (io_vcalloc_resp_vc_sel_0_2),
    .io_enq_bits_vc_sel_0_3 (io_vcalloc_resp_vc_sel_0_3),
    .io_enq_bits_vc_sel_0_4 (io_vcalloc_resp_vc_sel_0_4),
    .io_deq_ready           (_vcalloc_buffer_io_deq_bits_tail & _out_bundle_valid_T),	// Decoupled.scala:51:35, IngressUnit.scala:75:30, :111:42
    .io_enq_ready           (_vcalloc_q_io_enq_ready),
    .io_deq_valid           (_vcalloc_q_io_deq_valid),
    .io_deq_bits_vc_sel_3_0 (_vcalloc_q_io_deq_bits_vc_sel_3_0),
    .io_deq_bits_vc_sel_2_0 (_vcalloc_q_io_deq_bits_vc_sel_2_0),
    .io_deq_bits_vc_sel_1_0 (_vcalloc_q_io_deq_bits_vc_sel_1_0),
    .io_deq_bits_vc_sel_0_0 (_vcalloc_q_io_deq_bits_vc_sel_0_0),
    .io_deq_bits_vc_sel_0_1 (_vcalloc_q_io_deq_bits_vc_sel_0_1),
    .io_deq_bits_vc_sel_0_2 (_vcalloc_q_io_deq_bits_vc_sel_0_2),
    .io_deq_bits_vc_sel_0_3 (_vcalloc_q_io_deq_bits_vc_sel_0_3),
    .io_deq_bits_vc_sel_0_4 (_vcalloc_q_io_deq_bits_vc_sel_0_4)
  );
  assign io_vcalloc_req_valid = _io_vcalloc_req_valid_output;	// IngressUnit.scala:92:41
  assign io_salloc_req_0_valid =
    _vcalloc_buffer_io_deq_valid & _vcalloc_q_io_deq_valid & (|_c_T_2);	// IngressUnit.scala:75:30, :76:25, :107:{48,82}, :109:83
  assign io_salloc_req_0_bits_vc_sel_3_0 = _vcalloc_q_io_deq_bits_vc_sel_3_0;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_2_0 = _vcalloc_q_io_deq_bits_vc_sel_2_0;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_1_0 = _vcalloc_q_io_deq_bits_vc_sel_1_0;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_0_0 = _vcalloc_q_io_deq_bits_vc_sel_0_0;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_0_1 = _vcalloc_q_io_deq_bits_vc_sel_0_1;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_0_2 = _vcalloc_q_io_deq_bits_vc_sel_0_2;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_0_3 = _vcalloc_q_io_deq_bits_vc_sel_0_3;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_0_4 = _vcalloc_q_io_deq_bits_vc_sel_0_4;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_tail = _vcalloc_buffer_io_deq_bits_tail;	// IngressUnit.scala:75:30
  assign io_out_0_valid = out_bundle_valid;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_head = out_bundle_bits_flit_head;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_tail = out_bundle_bits_flit_tail;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_payload = out_bundle_bits_flit_payload;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_flow_vnet_id = out_bundle_bits_flit_flow_vnet_id;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_flow_ingress_node = out_bundle_bits_flit_flow_ingress_node;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_flow_ingress_node_id =
    out_bundle_bits_flit_flow_ingress_node_id;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_flow_egress_node = out_bundle_bits_flit_flow_egress_node;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_flow_egress_node_id =
    out_bundle_bits_flit_flow_egress_node_id;	// IngressUnit.scala:116:8
  assign io_out_0_bits_out_virt_channel = out_bundle_bits_out_virt_channel;	// IngressUnit.scala:116:8
  assign io_in_ready = _route_buffer_io_enq_ready;	// IngressUnit.scala:26:28
endmodule

