<!-- Este es un html en el que se hablar√° de la unidad 1 de esta materia
    Autor: Alma Rosaura M√≠a Morales Ram√≠rez -->
<!DOCTYPE html>
<html>
    <head>
        <title> Unidad 1 </title>
        <meta name="viewport" content="width=device-width, user-scalable=no, initial-scale=1.0, maximum-scale=1.0, minimum-scale=1.0">
        <meta charset="UTF-8">
        <script src="http://code.jquery.com/jquery-latest.js"></script>
        <script src = "../js/header.js"></script>
        <link rel="stylesheet" href="../css/stylesU1.css">
        <link rel = "stylesheet" href = "https://stackpath.bootstrapcdn.com/font-awesome/4.7.0/css/font-awesome.min.css">

        <!-- google fonts -->
        <link rel="preconnect" href="https://fonts.googleapis.com">
        <link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
        <link href="https://fonts.googleapis.com/css2?family=Pacifico&display=swap" rel="stylesheet">

        <!-- css para slider -->
        <link rel="stylesheet" href="../css/swiper-bundle.min.css">
    </head>

    <body>
    <div class="contenedorDIV">
        <header class = "header2">
            <div class="wrapper">
                <div class="logo">
                    Unidad &nbsp; 1 
                </div>
                <nav>
                    <a href="index.html">Inicio</a>
                    <a href="unidad2.html">Unidad 2</a>
                    <a href="unidad3.html">Unidad 3</a>
                    <a href="unidad4.html">Unidad 4</a>
                    <a href="practicas.html">Pr√°cticas</a>
                </nav>
            </div>
        </header>
        <div style="height: 150px;"></div>
        <div class="tituloTemas wrapper">
            1.1 Modelos de arquitecturas de c√≥mputo
            <p class="introduccion">
                Es el dise√±o y la organizaci√≥n de un sistema para un equipo de c√≥mputo.
                Es un modelo y descripci√≥n de cada funci√≥n, as√≠ como los
                requerimientos y las implementaciones de dise√±o para varias
                partes del equipo de c√≥mputo.
            </p>
        </div>
        <div class="columnas">
            <div class="tipoColumnas">
                <p class="titulos">Cl√°sicas</p>
                <div class = "arquitecturas">
                    <div class = "tipo" style="background-color: #2b3244;">
                        <p class = "subtitulos"> üíª Von Neumman üíª </p>
                        <div class="imagen">
                            <img src = "../media/unidad1/tema1/vonNeumann.png" width="400px" style="padding-top:20px;">
                        </div>
                        <p>
                        La arquitectura von Neumann es una arquitectura de 
                        computadora que se caracteriza por tener una CPU que 
                        consta de una unidad aritm√©tica y l√≥gica, una unidad de 
                        control y una memoria principal. Esta arquitectura utiliza un sistema 
                        de direcciones para acceder a la memoria y se basa en la idea de que 
                        los datos y las instrucciones se almacenan en la misma memoria. La arquitectura
                        von Neumann ha sido fundamental en la evoluci√≥n de la inform√°tica y ha sido 
                        ampliamente utilizada en la construcci√≥n de computadoras modernas.
                        </p>
                    </div>
                    <div class = "tipo" style="background-color: #2b3244;">
                        <p class = "subtitulos"> üíª Harvard üíª </p>
                        <div class="imagen">
                            <img src = "../media/unidad1/tema1/harvard.png" width="500px" style="padding-right:20px;">
                        </div>
                        <p>
                            La arquitectura Harvard es un modelo de computadora que utiliza dos buses de datos 
                            y memoria separados para almacenar y acceder a los datos e instrucciones. La CPU se divide en dos partes, 
                            una que accede a la memoria de datos y otra que accede a la memoria de instrucciones. Esta arquitectura se
                            utiliza principalmente en dispositivos embebidos y sistemas de procesamiento de se√±ales digitales, y permite un acceso 
                            m√°s r√°pido a los datos e instrucciones en comparaci√≥n con la arquitectura von Neumann.
                        </p>
                    </div>
                </div>
            </div>
        </div>
        <div class ="arquitecturas">
            <div class = "tipo">
                <p class="titulos">Segmentadas </p>
                <p>
                    La arquitectura segmentada es una t√©cnica de dise√±o de la CPU que se utiliza para mejorar su rendimiento. Se basa en la idea de que cada instrucci√≥n de un programa puede descomponerse en varias etapas o segmentos que se pueden procesar de manera independiente y en paralelo. Cada etapa realiza una parte espec√≠fica del procesamiento, como decodificar la instrucci√≥n, buscar operandos, realizar operaciones aritm√©ticas, entre otros.
                </p>
                <img src = "../media/unidad1/tema1/segmentada.png" width="300px">
                <p>
                    Cuando se utiliza la arquitectura segmentada, el procesamiento de la CPU se divide en segmentos secuenciales, lo que permite que varios segmentos se ejecuten simult√°neamente en diferentes unidades de hardware. Esto reduce el tiempo de ejecuci√≥n total y mejora el rendimiento de la CPU.
                </p>
                <p>
                    Sin embargo, la implementaci√≥n de la arquitectura segmentada tambi√©n puede ser complicada y requiere una mayor coordinaci√≥n entre los diferentes segmentos. Adem√°s, algunas instrucciones pueden no ser f√°cilmente segmentables y, por lo tanto, no se beneficiar√≠an del uso de esta t√©cnica.
                </p>
            </div>
            <div class = "tipo">
                <p class="titulos">Multiprocesamiento</p> 
                <p>
                    La arquitectura de multiprocesamiento se refiere al dise√±o de sistemas inform√°ticos que utilizan m√∫ltiples procesadores o n√∫cleos para ejecutar tareas simult√°neamente. En un sistema de multiprocesamiento, los procesadores pueden trabajar juntos para realizar una tarea √∫nica o pueden trabajar en tareas separadas de forma independiente.
                </p>
                <img src = "../media/unidad1/tema1/multiprocesamiento.gif" width="300px">
                <p>
                    Hay dos tipos principales de arquitectura de multiprocesamiento: sim√©trica y as√≠ncrona. En un sistema de multiprocesamiento sim√©trico (SMP), todos los procesadores comparten la misma memoria y se pueden ejecutar tareas de manera independiente. En un sistema de multiprocesamiento as√≠ncrono (AMP), cada procesador tiene su propia memoria y se utiliza para tareas espec√≠ficas.
                </p>
                <p>
                    La arquitectura de multiprocesamiento se utiliza en una variedad de sistemas inform√°ticos, desde servidores empresariales hasta computadoras personales. Los sistemas de multiprocesamiento pueden mejorar significativamente el rendimiento y la eficiencia de los sistemas inform√°ticos al permitir que varios procesadores trabajen en tareas simult√°neamente.
                </p>
            </div>
        </div>
        <div class="tituloTemas wrapper">
            1.2 An√°lisis de los Componentes
        </div>
        <section>
            <div class="slide-container swiper">
                <div class="slide-content">
                    <div class="card-wrapper swiper-wrapper">
                        <div class="card swiper-slide">
                            <div class="image-content">
                                <span class="overlay"></span>
    
                                <div class="card-image">
                                    <img src="../media/unidad1/tema2/slider/arquitectura.png" style="padding-top: 20px;" alt="" class="card-img">
                                </div>
                            </div>
    
                            <div class="card-content">
                                <h2 class="name">1.2.1 Arquitecturas</h2>
                                <p class="description">
                                    1.2.1.1 Unidad Central de Procesamiento <br>
                                    1.2.1.2 Unidad Aritm√©tica L√≥gica <br>
                                    1.2.1.3 Registros <br>
                                    1.2.1.4 Buses <br>
                                </p>
    
                                <button class="button" onclick="boton1Arquitecturas()">View More</button>
                            </div>
                        </div>
                        <div class="card swiper-slide">
                            <div class="image-content">
                                <span class="overlay"></span>
    
                                <div class="card-image">
                                    <img src="../media/unidad1/tema2/slider/memoria.png" alt="" class="card-img">
                                </div>
                            </div>
    
                            <div class="card-content">
                                <h2 class="name">1.2.2 Memoria</h2>
                                <p class="description">
                                    1.2.2.1 Conceptos B√°sicos del Manejo de la Memoria <br>
                                    1.2.2.2 Memoria principal <br>
                                    1.2.2.3 Memoria Cach√© <br>
                                </p>
    
                                <button class="button" onclick = "boton2Memorias()">View More</button>
                            </div>
                        </div>
                        <div class="card swiper-slide">
                            <div class="image-content">
                                <span class="overlay"></span>
    
                                <div class="card-image">
                                    <img src="../media/unidad1/tema2/slider/manejoES.png" alt="" class="card-img">
                                </div>
                            </div>
    
                            <div class="card-content">
                                <h2 class="name">1.2.3 Manejo de E/S </h2>
                                <p class="description">
                                    1.2.3.1 M√≥dulos de E/S <br>
                                    1.2.3.2 E/S Programada <br>
                                    1.2.3.3 E/S Mediante Interrupciones <br>
                                    1.2.3.4 Acceso Directo a Memoria <br>
                                    1.2.3.5 Canales y Procesadores de E/S <br>
                                </p>
                                <button class="button" onclick="boton3ES()">View More</button>
                            </div>
                        </div>
                        
                        <div class="card swiper-slide">
                            <div class="image-content">
                                <span class="overlay"></span>
    
                                <div class="card-image">
                                    <img src="../media/unidad1/tema2/slider/bus.png" alt="" class="card-img">
                                </div>
                            </div>
    
                            <div class="card-content">
                                <h2 class="name">1.2.4 Buses</h2>
                                <p class="description">
                                    1.2.4.1 Tipos de Buses <br>
                                    1.2.4.2 Estructura de los Buses <br>
                                    1.2.4.3 Jerarqu√≠as de Buses <br>
                                </p>
    
                                <button class="button" onclick="boton4Buses()">View More</button>
                            </div>
                        </div>
                        <div class="card swiper-slide">
                            <div class="image-content">
                                <span class="overlay"></span>
    
                                <div class="card-image">
                                    <img src="../media/unidad1/tema2/slider/interruptores.png" alt="" class="card-img">
                                </div>
                            </div>
    
                            <div class="card-content">
                                <h2 class="name">1.2.5 Interrupciones</h2>
    
                                <button class="button" onclick="boton5Interrupciones()">View More</button>
                            </div>
                        </div>
            
                        <div class="card swiper-slide">
                            
                        </div>
                    </div>
                </div>
    
                <div class="swiper-button-next swiper-navBtn"></div>
                <div class="swiper-button-prev swiper-navBtn"></div>
                <div class="swiper-pagination"></div>
            </div>
        </section>
        <!-- En este div se va a ir poniendo la info. de los temas -->
        <!-- DIV DEL SUBTEMA DE ARQUITECTURAS -->
        <div id = "boton1" onclick = "boton1Arquitecturas()" style = "display:none">
            <div class="tituloSubtemas">
                Arquitecturas
            </div>
            <div class = "arquitecturas">
                <!-- CPU-->
                <div class='estiloSubtemas'>
                    <p class='estiloSubtemas'>Unidad Central de Procesamiento</p>
                    <p class='ingles'>Central Processing Unit</p>
                    <p class='contenidoLista' style='text-align: center;'>
                        La CPU es la parte central del procesamiento de una computadora. Es la encargada del procesamiento de todas las instrucciones que provienen del hardware y del software.
                    </p>
                    <div>
                        <img src = "../media/unidad1/tema2/arquitecturas/CPU.png">
                    </div>
                </div>
                <!-- ALU -->
                <div class='estiloSubtemas'>
                    <p class='estiloSubtemas'>Unidad Arim√©tica L√≥gica</p>
                    <p class='ingles'>Arithmetic-Logic Unit</p>
                    <p class='qEs'>
                        La arquitectura de la ALU puede variar dependiendo del procesador y la implementaci√≥n espec√≠fica, pero en general consta de los siguientes componentes:
                    </p>
                    <div style='display: flex; flex-direction: row; gap:4em;'>
                        <div>
                            <p class='tituloLista'>Registros:</p> 
                            <p class='contenidoLista'>La ALU tiene un conjunto de registros que almacenan temporalmente los operandos que se van a utilizar en las operaciones aritm√©ticas y l√≥gicas.</p>
                            <p class='tituloLista'>Unidad l√≥gica:</p>
                            <p class='contenidoLista'>La unidad l√≥gica es responsable de realizar operaciones l√≥gicas como AND, OR, NOT, XOR, y desplazamiento de bits.</p>    
                            <p class='tituloLista'>Unidad aritm√©tica: </p>
                            <p class='contenidoLista'>La unidad aritm√©tica es responsable de realizar operaciones aritm√©ticas como suma, resta, multiplicaci√≥n, divisi√≥n y m√≥dulo.</p>
                        </div>
                        <div>
                            <p class='tituloLista'>Multiplexores:</p>
                            <p class='contenidoLista'>Los multiplexores son componentes que permiten seleccionar uno de varios valores de entrada para ser utilizados como operandos en las operaciones de la ALU.</p>
                        
                            <p class='tituloLista'>Compuertas l√≥gicas:</p>
                            <p class='contenidoLista'>Las compuertas l√≥gicas son componentes electr√≥nicos que realizan operaciones l√≥gicas b√°sicas como AND, OR y NOT.</p>
                        
                            <p class='tituloLista'>Decodificador:</p>
                            <p class='contenidoLista'>El decodificador es responsable de identificar la operaci√≥n que se va a realizar y configurar la ALU para que realice la operaci√≥n correcta.</p>
                        
                            <p class='tituloLista'>Unidad de control:</p>
                            <p class='contenidoLista'>La unidad de control es responsable de controlar la secuencia de operaciones que realiza la ALU y coordinar su funcionamiento con el resto de la CPU.</p>
                        </div>    
                    </div>
                    <div class='estiloSubtemas'>
                        <img src = '../media/unidad1/tema2/arquitecturas/alu.gif' width='70%' style='border-radius: 4px; opacity: 0.9; padding-top: 15px;'>
                    </div>
                </div>
            </div>
            <!-- aqu√≠ termina esa fila de a dos-->
            <div class='estiloSubtemas' >
                <p class='estiloSubtemas'>Registros</p>
                <div style='display: flex; flex-direction: row;'>
                    <div style="padding-left: 50px; margin-left: 10px;">
                        <img src = '../media/unidad1/tema2/arquitecturas/registros.gif' width='500px'>
                    </div>
                    <div class='introductorio'>
                        <p>En el contexto de la inform√°tica y la electr√≥nica, un registro es un componente de almacenamiento de datos en un circuito digital. Esencialmente, un registro es un grupo de flip-flops (circuitos que pueden almacenar un valor binario de 0 o 1) que est√°n conectados en serie.</p>
                        <br>
                        <p>Es una memoria que esta ubicada en el procesador y se encuentra en el nivel m√°s alto en la jerarqu√≠a de memoria, por lo tanto tiene una alta velocidad pero con poca capacidad para almacenar datos que va desde los 4 bits hasta los 64 bits dependiendo del procesador que se utilice. Los datos que almacena son los que se usan frecuentemente</p>
                    </div>
                </div>
                <div style="display: flex; flex-direction: row; gap: 4em; padding-top: 50px; margin-right: 40px; margin-left: 20px;">
                    <div>
                        <p class='tituloLista'>Registros GPR</p>
                        <p class='registroQes'>Registros de prop√≥sito general (General Purpose Registers)</p>
                        
                        <p class='preInfo'>AX, AH, AL (Acumulador):</p>
                        <p class='contenidoLista'>Conserva el resultado temporal despu√©s de una operaci√≥n aritm√©tica o l√≥gica.</p>
                        <p class='preInfo'>BX, BH, BL (Base):<p>
                        <p class='contenidoLista'> Se utiliza para guardar la direcci√≥n base de listas de datos en la memoria.</p>
                        <p class='preInfo'>CX, CH, CL (Contador):</p> 
                        <p class="contenidoLista">Contiene el conteo para ciertas instrucciones de
                            corrimientos y rotaciones, de iteraciones en el ciclo loop y operaciones
                            repetidas de cadenas.
                        </p> 
                        
                        <p class='preInfo'>DX, DH, DL (Datos):</p>
                        <p class='contenidoLista'>Contiene la parte m√°s significativa de un producto
                            despu√©s de una multiplicaci√≥n; la parte m√°s significativa del dividendo
                            antes de la divisi√≥n.
                        </p> 

                    </div>
                    <div>
                        <p class='tituloLista'>Registros de √çndices y Apuntadores</p>
                        <p class = 'preInfo'>SP (Apuntador de pila): </p>
                        <p class='contenidoLista'>Contiene el desplazamiento con respecto al segmento de pila del tope de la pila del programa.
                        </p>
                        <p class = 'preInfo'>BP (Apuntador de base): </p>
                        <p class='contenidoLista'>Contiene el desplazamiento con respecto al segmento de pila de datos almacenados en la pila de un programa.</p>

                        <p class = 'preInfo'>DI (√çndice destino):</p>
                        <p class='contenidoLista'>Contiene el desplazamiento con respecto al segmento extra de un elemento de una cadena o arreglo.</p>

                        <p class = 'preInfo'>SI (√çndice fuente):</p>
                        <p class='contenidoLista'>Contiene el desplazamiento con respecto al segmento de datos de un elemento de un arreglo o cadena.</p>

                        <p class = 'preInfo'>IP (Apuntador de instrucciones):</p>
                        <p class='contenidoLista'>Desplazamiento con respecto al segmento de c√≥digo de la localidad de memoria que contiene la siguiente instrucci√≥n que va a ejecutar el microprocesador.</p>
                    </div>
                    <div>
                        
                        <p class='tituloLista'>Registros de Segmentos</p>
                        <p class = 'preInfo'>CS (C√≥digo): </p>
                        <p class='contenidoLista'>Tiene la direcci√≥n l√≥gica del segmento en que se encuentra el c√≥digo de un programa. Si el c√≥digo ocupa m√°s de un segmento, contiene la direcci√≥n l√≥gica de uno de los segmentos.</p>
                        
                        <p class = 'preInfo'>DS (Datos):</p> 
                        <p class='contenidoLista'>Tiene la direcci√≥n l√≥gica del segmento en que se encuentran los datos est√°ticos de un programa. </p>
                        
                        <p class = 'preInfo'>ES (Extra): </p>
                        <p class='contenidoLista'>Este registro tambi√©n tiene la direcci√≥n l√≥gica de uno de los segmentos en que se encuentran los datos est√°ticos de un programa. </p>
                        
                        <p class = 'preInfo'>SS (Pila): </p>
                        <p class='contenidoLista'>Tiene la direcci√≥n l√≥gica del segmento en que se encuentran la pila del sistema. La pila no puede ser mayor a un segmento.</p>
                        
                    </div>
                </div>

                <!-- parte 2 de los registros-->
                <div style='display: flex; flex-direction: column; padding-top: 20px; margin-right: 40px; margin-left: 20px; padding-bottom: 100px;'>
                    <div style='padding-bottom: 20px;'>
                        <p class='tituloLista'>Registros de Control</p>
                        <p class='registroQes'>Se utilizan para controlar las operaciones del procesador, la mayor parte de estos registros no son visibles al usuario y algunos pueden ser accesibles a las instrucciones de maquina ejecutadas en un modo de control.</p>
                    </div>
                    <div style='display: flex; flex-direction: row; gap: 4em;'>
                        <div>
                            <p class='preInfo'>Registro de direcciones de memoria (MAR)</p>
                            <p class='contenidoLista'>Contiene la direcci√≥n en donde se efectuar√° la pr√≥xima lectura o escritura de datos. El numero de direcciones depende del tama√±o de la MAR.</p>
                            <p class='preInfo'>Registro de datos de memoria (MBR)</p>
                            <p class='contenidoLista'>Contiene los datos que van a ser escritos en la memoria o los que fueron le√≠dos en ella.</p>
                            <p class='preInfo'>Registro de direcciones de entrada y salida (I/O AR)</p>
                            <p class='contenidoLista'>Especifica al dispositivo ya sea de entrada o salida.</p>
                        </div>
                        <div>
                            <p class='preInfo'>Registro de datos de entrada y salida (I/O BR)</p>
                            <p class='contenidoLista'>Es una √°rea temporal en donde se lleva a cabo el intercambio de datos entre el procesador y el dispositivo de entrada y salida que esta especificado en IOAR.</p>
                            <p class='preInfo'>Registro de instrucciones (IR)</p>
                            <p class='contenidoLista'>Contiene la direcci√≥n de la siguiente instrucci√≥n que se va a ejecutar.</p>
                            <p class='preInfo'>Palabras de estado del programa (PSW)</p>
                            <p class='contenidoLista'>contiene c√≥digos de condici√≥n junto con otras informaciones de estado como el signo, acarro, desbordamiento, entre otras.</p>
                        </div>
                    </div>
                </div>
            </div>
            <!--Aqu√≠ termina registros-->
            <div style='margin-bottom: 110px; margin-right: 20px;'>
                <p class='estiloSubtemas'>Buses</p>
                <div style='display: flex; flex-direction: row; gap: 4em; margin-left: 30px;margin-right: 20px;'>
                    <img src='../media/unidad1/tema2/arquitecturas/bus.png'>
                    <div>
                        <div style='align-items: center; align-content: center; text-align: center; font-size: 25px; font-weight: 500; color: #24272e;'>
                            En el contexto de la inform√°tica y la electr√≥nica, un bus (o b√∫s) se refiere a un conjunto de l√≠neas de comunicaci√≥n que se utilizan para transmitir datos entre los componentes de un sistema digital. Un bus puede estar compuesto por una o varias l√≠neas de transmisi√≥n, cada una de las cuales lleva informaci√≥n en una direcci√≥n espec√≠fica.
                        </div>
                        <div>
                            <p class='preInfo'>L√≠neas de datos:</p> 
                            <p class='contenidoLista'>Son las l√≠neas que se utilizan para transferir los datos entre los diferentes componentes de la computadora.</p>
                            <p class='preInfo'>L√≠neas de control: </p>
                            <p class='contenidoLista'> Son las l√≠neas que se utilizan para controlar el flujo de datos y las operaciones en la computadora.</p>
                            <p class='preInfo'>Bus de direcciones:</p>
                            <p class='contenidoLista'> Es el bus que se utiliza para enviar direcciones de memoria y dispositivos a la CPU.</p>
                            <p class='preInfo'>Bus de control:</p>
                            <p class='contenidoLista'> Es el bus que se utiliza para enviar se√±ales de control a los diferentes componentes de la computadora. </p>
                            <p class='preInfo'>Bus de sistema:</p> 
                            <p class='contenidoLista'> Es el bus que se utiliza para conectar la CPU y la memoria principal. Este bus es uno de los componentes m√°s importantes de una computadora, ya que es el camino por el cual se realizan la mayor√≠a de las operaciones de lectura y escritura.</p>
                                
                        </div>
                    </div>
                </div>
                
            </div>
        </div>

        <!-- DIV DEL SUBTEMA DE MEMORIAS -->
        <div id = "boton2" style = "display: none;">
            <div class="tituloSubtemas">
                Memorias
            </div>
            <!-- Subtema 1-->
            <div>
                <p class="estiloSubtemas">Conceptos b√°sicos del manejo de la memoria</p>
                <div class="arquitecturas">
                    <div>
                        <p class="tituloLista">Memoria: </p>
                        <p class="contenidoLista">Es el espacio f√≠sico o l√≥gico en el que se almacenan los datos y las instrucciones de un programa mientras se ejecuta. La memoria se organiza en celdas o ubicaciones de memoria, cada una con una direcci√≥n √∫nica.</p>
                        <p class="tituloLista">Direcci√≥n de memoria:</p>
                        <p class="contenidoLista">Es un valor num√©rico que identifica la ubicaci√≥n de una celda de memoria espec√≠fica. Las direcciones de memoria se utilizan para acceder y manipular los datos almacenados en la memoria.</p>
                        <p class="tituloLista">Asignaci√≥n de memoria:</p>
                        <p class="contenidoLista">Es el proceso de reservar y asignar espacios de memoria para almacenar datos durante la ejecuci√≥n de un programa. En lenguajes de programaci√≥n de m√°s alto nivel, como C++ o Java, la asignaci√≥n de memoria puede ser expl√≠cita (mediante la declaraci√≥n de variables) o impl√≠cita (a trav√©s de la creaci√≥n de objetos).</p>
                        <p class="tituloLista">Liberaci√≥n de memoria:</p>
                        <p class="contenidoLista">Es el proceso de liberar el espacio de memoria que se ha asignado previamente cuando ya no es necesario. Si no se libera la memoria adecuadamente, puede generar fugas de memoria, lo que puede afectar el rendimiento del sistema.</p>
                    </div>
                    <div>
                        <p class="tituloLista">Fragmentaci√≥n de la memoria:</p>
                        <p class="contenidoLista">Es un fen√≥meno en el que la memoria se divide en bloques m√°s peque√±os y no contiguos debido a la asignaci√≥n y liberaci√≥n de memoria a lo largo del tiempo. Puede haber dos tipos de fragmentaci√≥n: fragmentaci√≥n interna (cuando se asigna m√°s memoria de la necesaria) y fragmentaci√≥n externa (cuando hay suficiente memoria total, pero no se encuentra disponible en bloques contiguos).</p>
                        <p class="tituloLista">Gesti√≥n de la memoria:</p>
                        <p class="contenidoLista">Es el conjunto de t√©cnicas y algoritmos utilizados para administrar el uso eficiente de la memoria en un sistema. Incluye la asignaci√≥n y liberaci√≥n de memoria, la protecci√≥n de la memoria contra accesos no autorizados y la resoluci√≥n de problemas de fragmentaci√≥n.</p>
                        <p class="tituloLista">Punteros:</p>
                        <p class="contenidoLista">Son variables especiales que almacenan direcciones de memoria en lugar de valores. Los punteros son ampliamente utilizados en el manejo de la memoria, ya que permiten acceder y manipular datos almacenados en ubicaciones de memoria espec√≠ficas.</p>
                        <p class="tituloLista">Tama√±o de la memoria:</p>
                        <p class="contenidoLista">Es la cantidad total de espacio de almacenamiento disponible en un sistema. El tama√±o de la memoria puede variar seg√∫n el hardware y las limitaciones del sistema operativo.</p>
                        <p class="tituloLista">Memoria virtual:</p>
                        <p class="contenidoLista">Es una t√©cnica utilizada por los sistemas operativos modernos para administrar la memoria de manera eficiente. Permite que el espacio de direcciones utilizado por un programa sea m√°s grande que la memoria f√≠sica disponible, al utilizar el almacenamiento en disco como extensi√≥n de la memoria.</p>
                    </div>
                </div>
            </div>
            <!-- Subtema 2 y 3-->
            <div class="arquitecturas">
                <div class = "Memoria principal">
                    <p class="estiloSubtemas"> Memoria RAM </p>
                    <p class="ingles"> Random Access Memory</p>
                    <p class="qEs">La memoria principal es un componente cr√≠tico en el funcionamiento de cualquier sistema inform√°tico, ya que afecta directamente el rendimiento y la capacidad de respuesta del sistema.</p>

                    <p class="tituloLista">Definici√≥n: </p>
                    <p class="contenidoLista">La memoria principal es un tipo de memoria de acceso aleatorio en la que se almacenan temporalmente datos y programas que est√°n siendo utilizados activamente por la CPU (Unidad Central de Procesamiento) de un ordenador.</p>
                    <p class="tituloLista">Funci√≥n:</p>
                    <p class="contenidoLista">La funci√≥n principal de la memoria principal es proporcionar un espacio de almacenamiento r√°pido y accesible para los datos y las instrucciones que se utilizan durante la ejecuci√≥n de un programa. Permite a la CPU acceder r√°pidamente a los datos necesarios para llevar a cabo las operaciones y manipulaciones requeridas.</p>
                    <p class="tituloLista">Organizaci√≥n:</p>
                    <p class="contenidoLista">La memoria principal se organiza en celdas o ubicaciones de memoria, cada una con una direcci√≥n √∫nica. Estas celdas se agrupan en unidades llamadas palabras de memoria, que representan la cantidad de datos que se pueden leer o escribir en una operaci√≥n de memoria.</p>
                    <p class="tituloLista">Caracter√≠sticas:</p>
                    <p class = "preInfo">Velocidad de acceso:</p>
                    <p class="contenidoLista"> La memoria principal se caracteriza por su velocidad de acceso, que determina qu√© tan r√°pido se pueden leer o escribir los datos en ella.</p>
                    <p class = "preInfo">Capacidad:</p>
                    <p class="contenidoLista"> La memoria principal se caracteriza por su capacidad, que indica la cantidad total de datos que se pueden almacenar en la memoria principal.</p>
                    <p class="tituloLista">Jerarqu√≠a de memoria:</p>
                    <p class="contenidoLista">La memoria principal forma parte de la jerarqu√≠a de memoria de un sistema inform√°tico, que tambi√©n incluye otros niveles de memoria como la memoria cach√© y el almacenamiento secundario (disco duro, SSD). Esta jerarqu√≠a se organiza de manera que los datos m√°s frecuentemente utilizados se almacenan en los niveles de memoria m√°s r√°pidos y cercanos a la CPU.</p>    
                    
                </div>
                <div class = "Memoria Cach√©">
                    <p class="estiloSubtemas"> Memoria Cach√© </p>
                    <p class="qEs">La memoria cach√© es un tipo de memoria de alta velocidad y reducido tama√±o que se utiliza en los sistemas inform√°ticos para mejorar el rendimiento al reducir los tiempos de acceso a los datos m√°s utilizados.</p>
                    <p class="tituloLista">Funci√≥n:</p>
                    <p class="contenidoLista">La memoria cach√© tiene como funci√≥n principal almacenar copias de los datos y las instrucciones m√°s utilizados por la CPU. Su objetivo es proporcionar un acceso r√°pido a estos datos, reduciendo la necesidad de acceder a la memoria principal m√°s lenta.</p>
                    <p class="tituloLista">Organizaci√≥n:</p>
                    <p class="contenidoLista">La memoria cach√© se organiza en niveles, donde cada nivel tiene diferentes capacidades y tiempos de acceso. El nivel m√°s cercano a la CPU es la cach√© de nivel 1 (L1), seguida de la cach√© de nivel 2 (L2) y, en algunos sistemas, la cach√© de nivel 3 (L3). Cuanto m√°s cerca se encuentra la cach√© de la CPU, m√°s r√°pida es, pero tambi√©n es m√°s peque√±a y costosa.</p>
                    <p class="tituloLista">Principio de localidad:</p>
                    <p class="contenidoLista">El funcionamiento de la memoria cach√© se basa en el principio de localidad, que indica que los programas tienden a acceder repetidamente a un conjunto limitado de datos y ubicaciones de memoria cercanas. La memoria cach√© aprovecha este principio almacenando los datos m√°s utilizados en niveles de memoria m√°s r√°pidos.</p>
                    <p class="tituloLista">Jerarqu√≠a de memoria:</p>
                    <p class="contenidoLista">La memoria cach√© forma parte de la jerarqu√≠a de memoria de un sistema, donde se encuentra por encima de la memoria principal y por debajo del registro de la CPU. La jerarqu√≠a de memoria se organiza de manera que los niveles de cach√© m√°s cercanos a la CPU tienen menor capacidad pero son m√°s r√°pidos, mientras que los niveles m√°s alejados tienen mayor capacidad pero son m√°s lentos.</p>    
                </div>
            </div>
        </div>

        <!-- DIV DEL SUBTEMA DE MANEJO DE E/S -->
        <div id = "boton3" style = "display: none">
            <div class = "tituloSubtemas">Manejo de la Entrada / Salida</div>
            <div class = "tituloTemas" style = "gap:5em;">
                <p class='contenidoLista' style='text-align: center;'>El manejo de E/S y sus diferentes t√©cnicas son fundamentales para el funcionamiento eficiente de los sistemas inform√°ticos, permitiendo la comunicaci√≥n fluida entre el sistema y los dispositivos perif√©ricos. Cada m√©todo de E/S tiene sus ventajas y desventajas, y su elecci√≥n depende de las caracter√≠sticas del sistema y los requisitos espec√≠ficos de las aplicaciones.</p>
            </div>
            <div class = "arquitecturas">
                <div>
                    <p class = "estiloSubtemas">M√≥dulos de E/S</p>
                    <p class = "contenidoLista">Los m√≥dulos de E/S, tambi√©n conocidos como controladores de dispositivos, son componentes hardware o software que se utilizan para controlar y coordinar las operaciones de E/S entre el sistema y los dispositivos perif√©ricos. Estos m√≥dulos act√∫an como intermediarios entre la CPU y los dispositivos, encarg√°ndose de la traducci√≥n de las operaciones de E/S a un formato comprensible para el dispositivo y viceversa. Cada dispositivo perif√©rico tiene asociado un m√≥dulo de E/S espec√≠fico para su control.</p>
                </div>
            
                <div>
                    <p class="estiloSubtemas">E/S Programada</p>
                    <p class="contenidoLista">La E/S programada es un m√©todo de realizar operaciones de E/S en el que la CPU se encarga de controlar directamente las transferencias de datos entre los dispositivos perif√©ricos y la memoria. En este m√©todo, la CPU ejecuta instrucciones de E/S espec√≠ficas para leer o escribir datos en los puertos de E/S del dispositivo perif√©rico. La E/S programada es adecuada para dispositivos de baja velocidad y operaciones de E/S ocasionales, pero puede llevar a un uso ineficiente de la CPU y afectar el rendimiento general del sistema.</p>
                </div> 
            </div>
            <div class = "arquitecturas">
                <div>
                    <p class="estiloSubtemas">E/S Mediante interrupciones</p>
                    <p class="contenidoLista">La E/S mediante interrupciones es un m√©todo de realizar operaciones de E/S en el que la CPU puede delegar el control de las transferencias de datos a un m√≥dulo de E/S espec√≠fico. Cuando ocurre una operaci√≥n de E/S, el dispositivo perif√©rico env√≠a una se√±al de interrupci√≥n a la CPU, indicando que necesita atenci√≥n. La CPU pausa su ejecuci√≥n actual y atiende la interrupci√≥n, transfiriendo el control al m√≥dulo de E/S correspondiente para realizar la transferencia de datos. Este m√©todo permite que la CPU realice otras tareas mientras espera que se complete la operaci√≥n de E/S, mejorando la eficiencia y el rendimiento del sistema.</p>
                </div>
                <div>
                    <p class="estiloSubtemas">Acceso Directo a Memoria</p>
                    <p class="contenidoLista">El acceso directo a memoria (DMA, Direct Memory Access) es una t√©cnica utilizada para mejorar la eficiencia de las transferencias de datos entre dispositivos perif√©ricos y la memoria del sistema. Con DMA, el m√≥dulo de E/S tiene acceso directo a la memoria sin la intervenci√≥n constante de la CPU. En lugar de transferir los datos a trav√©s de la CPU, el m√≥dulo de DMA toma el control del bus de datos y realiza la transferencia directamente entre el dispositivo perif√©rico y la memoria, liberando as√≠ a la CPU para realizar otras tareas. Esto permite un uso m√°s eficiente de los recursos del sistema y acelera las operaciones de E/S de alta velocidad.</p>
                </div>
            </div>
            <div class = "columnas">
                <div>
                    <p class="estiloSubtemas">Canales y Procesadores de E/S</p>
                    <p class="contenidoLista">Los canales y procesadores de E/S son componentes utilizados en sistemas inform√°ticos para acelerar y gestionar las operaciones de E/S. Un canal de E/S es un controlador dedicado que se encarga de manejar m√∫ltiples dispositivos perif√©ricos y coordinar las transferencias de datos entre ellos y la memoria. El canal opera de forma independiente de la CPU y utiliza t√©cnicas como el acceso directo a memoria para optimizar las operaciones de E/S. Por otro lado, los procesadores de E/S son unidades de procesamiento especializadas que se utilizan para realizar operaciones de E/S complejas y de alta velocidad, como el procesamiento de datos en tiempo real. Estos procesadores est√°n dise√±ados para realizar tareas espec√≠ficas de E/S y aliviar la carga de la CPU principal.</p>
                </div>
            </div>
        </div>
         <!-- DIV DEL SUBTEMA DE MANEJO DE BUSES -->
         <div id = "boton4" style = "display: none;">
            <div class = "tituloSubtemas">
                Buses
            </div>
            <div class="tituloTemas">
                <p class = "contenidoLista" style='text-align: center;'>En inform√°tica, un bus se refiere a un sistema de comunicaci√≥n que permite la transferencia de datos entre los componentes de hardware de un sistema inform√°tico. Los buses act√∫an como canales de comunicaci√≥n y permiten que los diferentes dispositivos dentro de un sistema intercambien informaci√≥n.</p>
            </div>
            <!--SUBTEMA 1-->
            <div>
                <p class="estiloSubtemas">Tipos de buses</p>
                <p class="qEs">Existen varios tipos de buses utilizados en los sistemas inform√°ticos. Algunos de los tipos m√°s comunes son:</p>
                <div class = "arquitecturas">
                    <div>
                    <p class="tituloLista">Bus del sistema:</p>
                    <p class="contenidoLista">Es el bus principal que conecta la CPU, la memoria y otros dispositivos principales en un sistema inform√°tico. Facilita la transferencia de datos y las se√±ales de control entre estos componentes.</p>
                    </div>
                    <div>
                    <p class="tituloLista">Bus de datos:</p>
                    <p class="contenidoLista">Es el bus a trav√©s del cual se transmiten los datos entre los diferentes componentes de un sistema. Permite la transferencia de informaci√≥n en forma binaria (bits) o en forma de bytes.</p>
                    </div>
                </div>
                <div class = "arquitecturas">
                    <div>
                    <p class="tituloLista">Bus de direcciones:</p>
                    <p class="contenidoLista">Este bus se utiliza para transmitir las direcciones de memoria o ubicaciones de los datos que se est√°n accediendo. Permite a la CPU y otros dispositivos especificar la ubicaci√≥n de la memoria o los registros que desean leer o escribir.</p>
                    </div>
                    <div>
                    <p class="tituloLista">Bus de control:</p>
                    <p class="contenidoLista">Es responsable de enviar se√±ales de control que coordinan y sincronizan las operaciones de los dispositivos dentro del sistema. Controla el flujo de datos y las operaciones de lectura/escritura.</p>
                    </div>
                </div>
                <div class = "arquitecturas">
                    <div>
                        <p class="estiloSubtemas">Estructura de los Buses</p>
                        <p class="contenidoLista">Los buses se estructuran en l√≠neas de comunicaci√≥n f√≠sicas a lo largo de las cuales se transmiten los datos, las direcciones y las se√±ales de control. Cada l√≠nea del bus tiene una funci√≥n espec√≠fica y est√° dise√±ada para transmitir un tipo particular de informaci√≥n. <br>Por ejemplo, un bus de datos de 8 bits tiene 8 l√≠neas de comunicaci√≥n que transmiten 8 bits de datos simult√°neamente. Un bus de direcciones de 16 bits tiene 16 l√≠neas para transmitir direcciones de memoria de 16 bits.</p>
                        
                        <div class="imagen" style="background-color: #fafafa;"><img src = "../media/unidad1/tema2/buses/buses.png"></div>
                    </div>
                    <div>
                        <p class="estiloSubtemas">Jerarqu√≠a de Buses</p>
                        <p class="contenidoLista">En un sistema inform√°tico, los buses tambi√©n pueden organizarse en una jerarqu√≠a. Los buses de nivel superior, como el bus del sistema, son m√°s r√°pidos y pueden manejar mayores vol√∫menes de datos. Los buses de nivel inferior, como los buses internos de los componentes, pueden ser m√°s especializados y est√°n dise√±ados para una comunicaci√≥n m√°s r√°pida y eficiente dentro de un dispositivo espec√≠fico. <br> La jerarqu√≠a de buses permite una comunicaci√≥n eficiente y efectiva entre los componentes del sistema, asegurando un flujo de datos adecuado y una coordinaci√≥n adecuada de las operaciones.</p>
                        <div class="imagen"> 
                            <img src = "../media/unidad1/tema2/buses/jerarquia.png" style="width: 500px;">
                        </div>
                    </div>
                </div>
            </div>
         </div>
         <!-- DIV DEL SUBTEMA DE INTERRUPCIONES -->
         <div id = "boton5" style = "display: none;">
            <div class = "tituloSubtemas"> Interrupciones</div>
            <div class = "columnas" style="padding: 50px; padding-bottom: 5px;">
                <p class="contenidoLista">
                    Las interrupciones son eventos que ocurren durante la ejecuci√≥n de un programa y requieren la atenci√≥n inmediata del sistema. Estas interrupciones pueden ser generadas por dispositivos perif√©ricos, como teclados o discos duros, o pueden ser generadas internamente por el propio sistema.

                    <br>Cuando se produce una interrupci√≥n, el procesador suspende temporalmente la ejecuci√≥n del programa actual y pasa a ejecutar una rutina de servicio de interrupci√≥n (ISR, por sus siglas en ingl√©s). La ISR es un c√≥digo especializado que se encarga de manejar la interrupci√≥n espec√≠fica y realizar las acciones necesarias.

                    <br>Las interrupciones permiten que el sistema inform√°tico pueda manejar eventos de forma as√≠ncrona, es decir, sin depender de la secuencia de instrucciones en el programa principal. Esto es especialmente √∫til en situaciones donde se requiere una respuesta r√°pida, como la entrada de datos desde un dispositivo externo.

                    <br>Existen varios tipos de interrupciones, entre los cuales se incluyen:
                </p>
            </div>
            <div class = "arquitecturas">
                <div>
                    <p class="tituloLista">Interrupciones software:</p>
                    <p class="contenidoLista">Son generadas por instrucciones espec√≠ficas del programa. El programa puede solicitar una interrupci√≥n para realizar una operaci√≥n determinada o para llamar a una funci√≥n espec√≠fica. Estas interrupciones son controladas por el sistema operativo y se ejecuta la ISR correspondiente.</p>
                </div>
                <div>
                    <p class="tituloLista">Excepciones:</p>
                    <p class="contenidoLista">Son interrupciones generadas por condiciones an√≥malas o errores durante la ejecuci√≥n de un programa, como divisiones por cero o acceso a memoria no permitida. Estas interrupciones son manejadas por el sistema operativo o el procesador y pueden resultar en la finalizaci√≥n del programa o la generaci√≥n de un informe de error.</p>
                </div>
                <div>
                    <p class="tituloLista">Interrupciones hardware:</p>
                    <p class="contenidoLista">Son generadas por eventos f√≠sicos externos, como la pulsaci√≥n de un bot√≥n o la finalizaci√≥n de una operaci√≥n de entrada/salida. Estas interrupciones son atendidas por el hardware del sistema, que genera la correspondiente ISR para manejar la interrupci√≥n.</p>
                </div>
            </div>
        </div> <!-- NO QUITAR-->
        <footer>
            <div class="footer-content">
                <h3>Arquitectura de Computadoras <br> 17:00 - 18:00</h3>
                <p>Instituto Tecnol√≥gico de Saltillo</p>
                <ul class="socials">
                    <li><a href="https://www.facebook.com/TecNMcampusSaltillo"><i class="fa fa-facebook"></i></a></li>
                    <li><a href="https://www.instagram.com/tecnmitsaltillo/"><i class="fa fa-instagram"></i></a></li>
                    <li><a href="https://saltillo.tecnm.mx/"><i class="fa fa-google"></i></a></li>
                </ul>
            </div>
            <div class="footer-bottom">
                <p>Ciclo Escolar Enero-Junio 2023. Alumna: <span>Alma Rosaura M√≠a Morales Ram√≠rez 21051474</span></p>
            </div>
        </footer>
    </div>
    <!-- Swiper JS -->
    <script src="../js/swiper-bundle.min.js"></script>
    
    <!-- JavaScript -->
    <script src="../js/script.js"></script>
    </body>
</html>
