TimeQuest Timing Analyzer report for top
Mon May 13 10:21:39 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'rec_sclk'
 12. Slow 1200mV 85C Model Setup: 'ecg_sclk'
 13. Slow 1200mV 85C Model Setup: 'rec_ss_n'
 14. Slow 1200mV 85C Model Setup: 'i2s_clk'
 15. Slow 1200mV 85C Model Setup: 'ecg_ss_n'
 16. Slow 1200mV 85C Model Hold: 'ecg_ss_n'
 17. Slow 1200mV 85C Model Hold: 'rec_ss_n'
 18. Slow 1200mV 85C Model Hold: 'i2s_clk'
 19. Slow 1200mV 85C Model Hold: 'ecg_sclk'
 20. Slow 1200mV 85C Model Hold: 'rec_sclk'
 21. Slow 1200mV 85C Model Recovery: 'ecg_sclk'
 22. Slow 1200mV 85C Model Recovery: 'rec_sclk'
 23. Slow 1200mV 85C Model Removal: 'rec_sclk'
 24. Slow 1200mV 85C Model Removal: 'ecg_sclk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Slow 1200mV 85C Model Metastability Report
 41. Slow 1200mV 0C Model Fmax Summary
 42. Slow 1200mV 0C Model Setup Summary
 43. Slow 1200mV 0C Model Hold Summary
 44. Slow 1200mV 0C Model Recovery Summary
 45. Slow 1200mV 0C Model Removal Summary
 46. Slow 1200mV 0C Model Minimum Pulse Width Summary
 47. Slow 1200mV 0C Model Setup: 'rec_sclk'
 48. Slow 1200mV 0C Model Setup: 'ecg_sclk'
 49. Slow 1200mV 0C Model Setup: 'rec_ss_n'
 50. Slow 1200mV 0C Model Setup: 'i2s_clk'
 51. Slow 1200mV 0C Model Setup: 'ecg_ss_n'
 52. Slow 1200mV 0C Model Hold: 'ecg_ss_n'
 53. Slow 1200mV 0C Model Hold: 'rec_ss_n'
 54. Slow 1200mV 0C Model Hold: 'i2s_clk'
 55. Slow 1200mV 0C Model Hold: 'ecg_sclk'
 56. Slow 1200mV 0C Model Hold: 'rec_sclk'
 57. Slow 1200mV 0C Model Recovery: 'ecg_sclk'
 58. Slow 1200mV 0C Model Recovery: 'rec_sclk'
 59. Slow 1200mV 0C Model Removal: 'rec_sclk'
 60. Slow 1200mV 0C Model Removal: 'ecg_sclk'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
 65. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Output Enable Times
 73. Minimum Output Enable Times
 74. Output Disable Times
 75. Minimum Output Disable Times
 76. Slow 1200mV 0C Model Metastability Report
 77. Fast 1200mV 0C Model Setup Summary
 78. Fast 1200mV 0C Model Hold Summary
 79. Fast 1200mV 0C Model Recovery Summary
 80. Fast 1200mV 0C Model Removal Summary
 81. Fast 1200mV 0C Model Minimum Pulse Width Summary
 82. Fast 1200mV 0C Model Setup: 'rec_sclk'
 83. Fast 1200mV 0C Model Setup: 'ecg_sclk'
 84. Fast 1200mV 0C Model Setup: 'rec_ss_n'
 85. Fast 1200mV 0C Model Setup: 'i2s_clk'
 86. Fast 1200mV 0C Model Setup: 'ecg_ss_n'
 87. Fast 1200mV 0C Model Hold: 'ecg_ss_n'
 88. Fast 1200mV 0C Model Hold: 'rec_ss_n'
 89. Fast 1200mV 0C Model Hold: 'rec_sclk'
 90. Fast 1200mV 0C Model Hold: 'ecg_sclk'
 91. Fast 1200mV 0C Model Hold: 'i2s_clk'
 92. Fast 1200mV 0C Model Recovery: 'ecg_sclk'
 93. Fast 1200mV 0C Model Recovery: 'rec_sclk'
 94. Fast 1200mV 0C Model Removal: 'rec_sclk'
 95. Fast 1200mV 0C Model Removal: 'ecg_sclk'
 96. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 97. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 98. Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 99. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
100. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
101. Setup Times
102. Hold Times
103. Clock to Output Times
104. Minimum Clock to Output Times
105. Propagation Delay
106. Minimum Propagation Delay
107. Output Enable Times
108. Minimum Output Enable Times
109. Output Disable Times
110. Minimum Output Disable Times
111. Fast 1200mV 0C Model Metastability Report
112. Multicorner Timing Analysis Summary
113. Setup Times
114. Hold Times
115. Clock to Output Times
116. Minimum Clock to Output Times
117. Propagation Delay
118. Minimum Propagation Delay
119. Board Trace Model Assignments
120. Input Transition Times
121. Slow Corner Signal Integrity Metrics
122. Fast Corner Signal Integrity Metrics
123. Setup Transfers
124. Hold Transfers
125. Recovery Transfers
126. Removal Transfers
127. Report TCCS
128. Report RSKM
129. Unconstrained Paths
130. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; ecg_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_sclk } ;
; ecg_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_ss_n } ;
; i2s_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_clk }  ;
; rec_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_sclk } ;
; rec_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_ss_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 200.48 MHz ; 200.48 MHz      ; ecg_sclk   ;                                                               ;
; 210.0 MHz  ; 210.0 MHz       ; rec_sclk   ;                                                               ;
; 461.04 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; rec_sclk ; -3.209 ; -93.467         ;
; ecg_sclk ; -3.017 ; -104.144        ;
; rec_ss_n ; -1.490 ; -15.795         ;
; i2s_clk  ; -1.169 ; -6.557          ;
; ecg_ss_n ; -0.396 ; -2.288          ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; ecg_ss_n ; -0.486 ; -4.560         ;
; rec_ss_n ; -0.316 ; -5.027         ;
; i2s_clk  ; 0.359  ; 0.000          ;
; ecg_sclk ; 0.381  ; 0.000          ;
; rec_sclk ; 0.381  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; ecg_sclk ; -2.066 ; -77.708            ;
; rec_sclk ; -1.959 ; -78.919            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; rec_sclk ; 0.450 ; 0.000              ;
; ecg_sclk ; 0.585 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; ecg_sclk ; -3.000 ; -90.000                       ;
; rec_sclk ; -3.000 ; -90.000                       ;
; i2s_clk  ; -3.000 ; -18.000                       ;
; ecg_ss_n ; -3.000 ; -3.000                        ;
; rec_ss_n ; -3.000 ; -3.000                        ;
+----------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_sclk'                                                                                                                             ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.209 ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.369     ; 1.325      ;
; -3.162 ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.400     ; 1.247      ;
; -3.065 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.350     ; 1.200      ;
; -3.058 ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.413     ; 1.130      ;
; -3.033 ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.204     ; 1.314      ;
; -3.014 ; SPI_slave:ecg_spi_ports|rx_data[1]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.360     ; 1.139      ;
; -3.013 ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.143     ; 1.355      ;
; -3.004 ; SPI_slave:ecg_spi_ports|rx_data[21]   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.342     ; 1.147      ;
; -2.987 ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.173     ; 1.299      ;
; -2.981 ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.175     ; 1.291      ;
; -2.970 ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.142     ; 1.313      ;
; -2.967 ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.326     ; 1.126      ;
; -2.966 ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.127     ; 1.324      ;
; -2.949 ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.123     ; 1.311      ;
; -2.941 ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.390     ; 1.036      ;
; -2.938 ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.391     ; 1.032      ;
; -2.935 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.385     ; 1.035      ;
; -2.935 ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.391     ; 1.029      ;
; -2.927 ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.388     ; 1.024      ;
; -2.908 ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.151     ; 1.242      ;
; -2.892 ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.369     ; 1.008      ;
; -2.888 ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.204     ; 1.169      ;
; -2.864 ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.177     ; 1.172      ;
; -2.859 ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.150     ; 1.194      ;
; -2.844 ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.153     ; 1.176      ;
; -2.841 ; SPI_slave:ecg_spi_ports|rx_data[19]   ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.085     ; 1.241      ;
; -2.833 ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.154     ; 1.164      ;
; -2.811 ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.126     ; 1.170      ;
; -2.810 ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.153     ; 1.142      ;
; -2.801 ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.110     ; 1.176      ;
; -2.795 ; SPI_slave:ecg_spi_ports|rx_data[23]   ; SPI_slave:rec_spi_ports|miso~reg0            ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.077     ; 1.203      ;
; -2.789 ; SPI_slave:ecg_spi_ports|rx_data[3]    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.226     ; 1.048      ;
; -2.789 ; SPI_slave:ecg_spi_ports|rx_data[5]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.103     ; 1.171      ;
; -2.783 ; SPI_slave:ecg_spi_ports|rx_data[4]    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.110     ; 1.158      ;
; -2.778 ; SPI_slave:ecg_spi_ports|rx_data[22]   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.150     ; 1.113      ;
; -2.772 ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.162     ; 1.095      ;
; -2.768 ; SPI_slave:ecg_spi_ports|rx_data[15]   ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.078     ; 1.175      ;
; -2.763 ; SPI_slave:ecg_spi_ports|rx_data[0]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.149     ; 1.099      ;
; -2.760 ; SPI_slave:ecg_spi_ports|rx_data[17]   ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.079     ; 1.166      ;
; -2.756 ; SPI_slave:ecg_spi_ports|rx_data[18]   ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.056     ; 1.185      ;
; -2.750 ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.077     ; 1.158      ;
; -2.729 ; SPI_slave:ecg_spi_ports|rx_data[9]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.046     ; 1.168      ;
; -2.688 ; SPI_slave:ecg_spi_ports|rx_data[20]   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.087     ; 1.086      ;
; -2.667 ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.089     ; 1.063      ;
; -2.665 ; SPI_slave:ecg_spi_ports|rx_data[23]   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.112     ; 1.038      ;
; -2.651 ; SPI_slave:ecg_spi_ports|rx_data[2]    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.089     ; 1.047      ;
; -2.630 ; SPI_slave:ecg_spi_ports|rx_data[10]   ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.066     ; 1.049      ;
; -2.627 ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.391     ; 0.721      ;
; -2.621 ; SPI_slave:ecg_spi_ports|rx_data[6]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.111     ; 0.995      ;
; -2.621 ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.413     ; 0.693      ;
; -2.609 ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.093     ; 1.001      ;
; -2.608 ; SPI_slave:ecg_spi_ports|rx_data[8]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.045     ; 1.048      ;
; -2.607 ; SPI_slave:ecg_spi_ports|rx_data[16]   ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.056     ; 1.036      ;
; -2.606 ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.369     ; 0.722      ;
; -2.592 ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.151     ; 0.926      ;
; -2.580 ; SPI_slave:ecg_spi_ports|rx_data[13]   ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.029     ; 1.036      ;
; -2.578 ; SPI_slave:ecg_spi_ports|rx_data[11]   ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.029     ; 1.034      ;
; -2.577 ; SPI_slave:ecg_spi_ports|rx_data[14]   ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.029     ; 1.033      ;
; -2.568 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.126      ; 3.709      ;
; -2.568 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.126      ; 3.709      ;
; -2.568 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.126      ; 3.709      ;
; -2.568 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.126      ; 3.709      ;
; -2.568 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.126      ; 3.709      ;
; -2.519 ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.173     ; 0.831      ;
; -2.511 ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.138     ; 0.858      ;
; -2.500 ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.153     ; 0.832      ;
; -2.491 ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.140     ; 0.836      ;
; -2.481 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.204      ; 3.700      ;
; -2.481 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.204      ; 3.700      ;
; -2.481 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.204      ; 3.700      ;
; -2.473 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.385     ; 0.573      ;
; -2.469 ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.391     ; 0.563      ;
; -2.465 ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.388     ; 0.562      ;
; -2.461 ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.162     ; 0.784      ;
; -2.442 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.370      ;
; -2.442 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.370      ;
; -2.442 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.370      ;
; -2.442 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.370      ;
; -2.442 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.370      ;
; -2.424 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.352      ;
; -2.424 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.352      ;
; -2.424 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.352      ;
; -2.424 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.352      ;
; -2.424 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.352      ;
; -2.392 ; SPI_slave:ecg_spi_ports|rx_data[7]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.004     ; 0.873      ;
; -2.389 ; SPI_slave:ecg_spi_ports|rx_data[12]   ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.012     ; 0.862      ;
; -2.356 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.009     ; 3.362      ;
; -2.356 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.009     ; 3.362      ;
; -2.356 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.009     ; 3.362      ;
; -2.349 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.277      ;
; -2.349 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.277      ;
; -2.349 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.277      ;
; -2.349 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.277      ;
; -2.349 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.277      ;
; -2.344 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.272      ;
; -2.344 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.272      ;
; -2.344 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.272      ;
; -2.344 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.272      ;
; -2.344 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.087     ; 3.272      ;
; -2.338 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.009     ; 3.344      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_sclk'                                                                                                                             ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.017 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.354     ; 1.148      ;
; -3.012 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.353     ; 1.144      ;
; -3.011 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.320     ; 1.176      ;
; -2.981 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.284     ; 1.182      ;
; -2.975 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.310     ; 1.150      ;
; -2.975 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.280     ; 1.180      ;
; -2.974 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.282     ; 1.177      ;
; -2.971 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.276     ; 1.180      ;
; -2.969 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.277     ; 1.177      ;
; -2.967 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.290     ; 1.162      ;
; -2.947 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.280     ; 1.152      ;
; -2.942 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.354     ; 1.073      ;
; -2.938 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.280     ; 1.143      ;
; -2.937 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.275     ; 1.147      ;
; -2.931 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.277     ; 1.139      ;
; -2.917 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.268     ; 1.134      ;
; -2.908 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.238     ; 1.155      ;
; -2.904 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.350     ; 1.039      ;
; -2.888 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.355     ; 1.018      ;
; -2.852 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.321     ; 1.016      ;
; -2.842 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.320     ; 1.007      ;
; -2.840 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.320     ; 1.005      ;
; -2.832 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.280     ; 1.037      ;
; -2.831 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.316     ; 1.000      ;
; -2.827 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.277     ; 1.035      ;
; -2.790 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.277     ; 0.998      ;
; -2.781 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.266     ; 1.000      ;
; -2.780 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.243     ; 1.022      ;
; -2.722 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.325     ; 0.882      ;
; -2.606 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.792      ;
; -2.606 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.792      ;
; -2.606 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.792      ;
; -2.606 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.792      ;
; -2.606 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.792      ;
; -2.596 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.354     ; 0.727      ;
; -2.594 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.353     ; 0.726      ;
; -2.575 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.761      ;
; -2.575 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.761      ;
; -2.575 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.761      ;
; -2.575 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.761      ;
; -2.575 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.761      ;
; -2.561 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.320     ; 0.726      ;
; -2.557 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.160      ; 3.732      ;
; -2.557 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.160      ; 3.732      ;
; -2.557 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.160      ; 3.732      ;
; -2.557 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.160      ; 3.732      ;
; -2.557 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.160      ; 3.732      ;
; -2.549 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.178      ; 3.742      ;
; -2.549 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.178      ; 3.742      ;
; -2.549 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.178      ; 3.742      ;
; -2.549 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.178      ; 3.742      ;
; -2.549 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.178      ; 3.742      ;
; -2.522 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.280     ; 0.727      ;
; -2.519 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.280     ; 0.724      ;
; -2.506 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.279     ; 0.712      ;
; -2.496 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.296     ; 0.685      ;
; -2.427 ; SPI_slave:ecg_spi_ports|bit_cnt[8]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.185      ; 3.627      ;
; -2.388 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.574      ;
; -2.388 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.574      ;
; -2.388 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.574      ;
; -2.388 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.574      ;
; -2.388 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.574      ;
; -2.384 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.570      ;
; -2.384 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.570      ;
; -2.384 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.570      ;
; -2.384 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.570      ;
; -2.384 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.570      ;
; -2.373 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.283     ; 0.575      ;
; -2.361 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.280     ; 0.566      ;
; -2.360 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.282     ; 0.563      ;
; -2.357 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.277     ; 0.565      ;
; -2.356 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.275     ; 0.566      ;
; -2.356 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.277     ; 0.564      ;
; -2.353 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.276     ; 0.562      ;
; -2.340 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.141      ; 3.496      ;
; -2.340 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.141      ; 3.496      ;
; -2.340 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.141      ; 3.496      ;
; -2.340 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.141      ; 3.496      ;
; -2.325 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.141      ; 3.481      ;
; -2.325 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.141      ; 3.481      ;
; -2.325 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.141      ; 3.481      ;
; -2.325 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.141      ; 3.481      ;
; -2.307 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.130      ; 3.452      ;
; -2.307 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.130      ; 3.452      ;
; -2.307 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.130      ; 3.452      ;
; -2.307 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.130      ; 3.452      ;
; -2.305 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.491      ;
; -2.305 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.491      ;
; -2.305 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.491      ;
; -2.305 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.491      ;
; -2.305 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.491      ;
; -2.299 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.462      ;
; -2.299 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.462      ;
; -2.299 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.462      ;
; -2.299 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.462      ;
; -2.289 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.350     ; 0.424      ;
; -2.280 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.466      ;
; -2.280 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.466      ;
; -2.280 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.466      ;
; -2.280 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.171      ; 3.466      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_ss_n'                                                                                                                    ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.490 ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.084     ; 0.711      ;
; -0.780 ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.107     ; 0.748      ;
; -0.778 ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.124     ; 0.741      ;
; -0.762 ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.171     ; 0.788      ;
; -0.751 ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.052     ; 0.766      ;
; -0.672 ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.080     ; 0.796      ;
; -0.659 ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.118      ; 0.769      ;
; -0.645 ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.053     ; 0.795      ;
; -0.636 ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.075     ; 0.753      ;
; -0.635 ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.055     ; 0.781      ;
; -0.614 ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.141      ; 0.716      ;
; -0.580 ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.111      ; 0.774      ;
; -0.578 ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.052     ; 0.723      ;
; -0.569 ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.052     ; 0.714      ;
; -0.560 ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.051     ; 0.701      ;
; -0.557 ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.055     ; 0.727      ;
; -0.549 ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.086      ; 0.723      ;
; -0.544 ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.054     ; 0.714      ;
; -0.537 ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.084      ; 0.705      ;
; -0.512 ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.125      ; 0.718      ;
; -0.425 ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.051     ; 0.725      ;
; -0.412 ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.052     ; 0.710      ;
; -0.411 ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.052     ; 0.717      ;
; -0.410 ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.051     ; 0.710      ;
; -0.357 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.948      ; 2.353      ;
; -0.172 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.946      ; 2.327      ;
; -0.051 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.771      ; 2.035      ;
; -0.045 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.084      ; 2.228      ;
; -0.044 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 2.085      ; 2.230      ;
; -0.043 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.965      ; 2.379      ;
; -0.017 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.767      ; 1.991      ;
; 0.020  ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.765      ; 1.958      ;
; 0.023  ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.765      ; 1.953      ;
; 0.055  ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.791      ; 1.949      ;
; 0.057  ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.975      ; 2.289      ;
; 0.079  ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.966      ; 2.258      ;
; 0.091  ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.941      ; 2.222      ;
; 0.095  ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.765      ; 1.917      ;
; 0.102  ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.794      ; 1.899      ;
; 0.139  ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.806      ; 2.038      ;
; 0.144  ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.803      ; 2.030      ;
; 0.178  ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.778      ; 1.971      ;
; 0.180  ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.803      ; 1.995      ;
; 0.212  ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.792      ; 1.950      ;
; 0.243  ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.806      ; 1.935      ;
; 0.248  ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.787      ; 1.911      ;
; 0.257  ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.785      ; 1.898      ;
; 0.272  ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.776      ; 1.876      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2s_clk'                                                                                         ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.169 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.103      ;
; -1.169 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.103      ;
; -1.169 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.103      ;
; -1.088 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.022      ;
; -1.088 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.022      ;
; -1.088 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.022      ;
; -1.045 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.979      ;
; -1.043 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.977      ;
; -1.040 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.974      ;
; -1.021 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.955      ;
; -1.010 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.944      ;
; -1.010 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.944      ;
; -0.964 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.898      ;
; -0.959 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.893      ;
; -0.899 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.833      ;
; -0.871 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.805      ;
; -0.871 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.805      ;
; -0.871 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.805      ;
; -0.823 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.757      ;
; -0.798 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.732      ;
; -0.798 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.732      ;
; -0.798 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.732      ;
; -0.783 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.717      ;
; -0.746 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.680      ;
; -0.746 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.680      ;
; -0.746 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.680      ;
; -0.694 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.628      ;
; -0.688 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.622      ;
; -0.660 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.595      ;
; -0.654 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.588      ;
; -0.654 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.588      ;
; -0.654 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.588      ;
; -0.642 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.576      ;
; -0.636 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.570      ;
; -0.627 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.562      ;
; -0.536 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.470      ;
; -0.533 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.467      ;
; -0.451 ; I2S:i2s_ports|neg_edge ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.385      ;
; -0.350 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.285      ;
; -0.350 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.285      ;
; -0.193 ; I2S:i2s_ports|zzzbclk  ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.127      ;
; -0.186 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.119      ;
; -0.057 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.991      ;
; -0.055 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|zzzbclk  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.988      ;
; 0.065  ; I2S:i2s_ports|zzzbclk  ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 0.870      ;
; 0.066  ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 0.869      ;
; 0.088  ; I2S:i2s_ports|zlrclk   ; I2S:i2s_ports|zzlrclk  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.846      ;
; 0.090  ; I2S:i2s_ports|zzlrclk  ; I2S:i2s_ports|zzzlrclk ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.844      ;
; 0.099  ; I2S:i2s_ports|zzlrclk  ; I2S:i2s_ports|lr_edge  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.835      ;
; 0.118  ; I2S:i2s_ports|zzzlrclk ; I2S:i2s_ports|lr_edge  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.816      ;
; 0.248  ; I2S:i2s_ports|zbclk    ; I2S:i2s_ports|zzbclk   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.686      ;
; 0.297  ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.637      ;
; 0.297  ; I2S:i2s_ports|neg_edge ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.637      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.396 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.589      ; 2.040      ;
; -0.236 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.681      ; 1.986      ;
; -0.222 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.964      ; 2.253      ;
; -0.221 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.589      ; 2.004      ;
; -0.190 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.956      ; 2.360      ;
; -0.176 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.681      ; 1.928      ;
; -0.167 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.591      ; 1.947      ;
; -0.161 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.671      ; 1.865      ;
; -0.129 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.589      ; 1.904      ;
; -0.111 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.682      ; 1.859      ;
; -0.106 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.670      ; 1.988      ;
; -0.080 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.672      ; 1.955      ;
; -0.067 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.680      ; 1.820      ;
; -0.026 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.679      ; 1.901      ;
; 0.002  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.756      ; 1.962      ;
; 0.041  ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.755      ; 1.928      ;
; 0.050  ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.884      ; 2.033      ;
; 0.065  ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.867      ; 1.891      ;
; 0.089  ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.912      ; 2.070      ;
; 0.089  ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.960      ; 1.850      ;
; 0.096  ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.943      ; 1.826      ;
; 0.113  ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.914      ; 2.173      ;
; 0.176  ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.912      ; 2.085      ;
; 0.182  ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.913      ; 2.102      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_ss_n'                                                                                                                  ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.486 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.188      ; 1.732      ;
; -0.484 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.206      ; 1.752      ;
; -0.370 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.103      ; 1.763      ;
; -0.279 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.110      ; 1.861      ;
; -0.268 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.139      ; 1.901      ;
; -0.251 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.987      ; 1.766      ;
; -0.244 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.139      ; 1.925      ;
; -0.234 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.914      ; 1.710      ;
; -0.224 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.916      ; 1.722      ;
; -0.217 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.140      ; 1.953      ;
; -0.202 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.988      ; 1.816      ;
; -0.195 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.141      ; 1.976      ;
; -0.177 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.916      ; 1.769      ;
; -0.174 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.907      ; 1.763      ;
; -0.142 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.913      ; 1.801      ;
; -0.118 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.187      ; 2.099      ;
; -0.111 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.906      ; 1.825      ;
; -0.099 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.906      ; 1.837      ;
; -0.098 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.828      ; 1.760      ;
; -0.089 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.916      ; 1.857      ;
; -0.060 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.179      ; 2.149      ;
; -0.038 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.830      ; 1.822      ;
; 0.004  ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.829      ; 1.863      ;
; 0.023  ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.829      ; 1.882      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_ss_n'                                                                                                                     ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.316 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.030      ; 1.744      ;
; -0.303 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.011      ; 1.738      ;
; -0.292 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.001      ; 1.739      ;
; -0.291 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.031      ; 1.770      ;
; -0.278 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.022      ; 1.774      ;
; -0.275 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.020      ; 1.775      ;
; -0.254 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.043      ; 1.819      ;
; -0.252 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.029      ; 1.807      ;
; -0.244 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.320      ; 2.106      ;
; -0.244 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.319      ; 2.105      ;
; -0.243 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.040      ; 1.827      ;
; -0.225 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.012      ; 1.817      ;
; -0.220 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.002      ; 1.812      ;
; -0.219 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.003      ; 1.814      ;
; -0.210 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.040      ; 1.860      ;
; -0.204 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.042      ; 1.868      ;
; -0.193 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.001      ; 1.838      ;
; -0.142 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.006      ; 1.894      ;
; -0.138 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.195      ; 2.087      ;
; -0.122 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.170      ; 2.078      ;
; -0.118 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.175      ; 2.087      ;
; -0.111 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.204      ; 2.123      ;
; -0.083 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.177      ; 2.124      ;
; -0.050 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.193      ; 2.173      ;
; 0.190  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.448      ; 0.678      ;
; 0.205  ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.418      ; 0.663      ;
; 0.221  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.425      ; 0.686      ;
; 0.247  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.385      ; 0.672      ;
; 0.251  ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.387      ; 0.678      ;
; 0.280  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.412      ; 0.732      ;
; 0.337  ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.243      ; 0.620      ;
; 0.352  ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.242      ; 0.634      ;
; 0.353  ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.245      ; 0.638      ;
; 0.354  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.242      ; 0.636      ;
; 0.355  ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.244      ; 0.639      ;
; 0.361  ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.240      ; 0.641      ;
; 0.362  ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.242      ; 0.644      ;
; 0.367  ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.243      ; 0.650      ;
; 0.374  ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.241      ; 0.655      ;
; 0.379  ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.210      ; 0.629      ;
; 0.419  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.219      ; 0.678      ;
; 0.442  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.242      ; 0.724      ;
; 0.461  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.240      ; 0.741      ;
; 0.462  ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.207      ; 0.709      ;
; 0.469  ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.242      ; 0.751      ;
; 0.473  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.191      ; 0.704      ;
; 0.498  ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.214      ; 0.752      ;
; 0.583  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.128      ; 0.751      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2s_clk'                                                                                         ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; I2S:i2s_ports|neg_edge ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.374 ; I2S:i2s_ports|zbclk    ; I2S:i2s_ports|zzbclk   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.592      ;
; 0.485 ; I2S:i2s_ports|zzlrclk  ; I2S:i2s_ports|lr_edge  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.703      ;
; 0.512 ; I2S:i2s_ports|zzzlrclk ; I2S:i2s_ports|lr_edge  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.730      ;
; 0.526 ; I2S:i2s_ports|zzlrclk  ; I2S:i2s_ports|zzzlrclk ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.744      ;
; 0.535 ; I2S:i2s_ports|zlrclk   ; I2S:i2s_ports|zzlrclk  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.753      ;
; 0.537 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.755      ;
; 0.538 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.756      ;
; 0.551 ; I2S:i2s_ports|zzzbclk  ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.770      ;
; 0.557 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.776      ;
; 0.585 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.803      ;
; 0.587 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.805      ;
; 0.591 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.809      ;
; 0.600 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.818      ;
; 0.664 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.882      ;
; 0.683 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|zzzbclk  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.900      ;
; 0.719 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.937      ;
; 0.724 ; I2S:i2s_ports|zzzbclk  ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.942      ;
; 0.730 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.947      ;
; 0.823 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.041      ;
; 0.873 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.091      ;
; 0.897 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.115      ;
; 0.899 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.117      ;
; 0.912 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.130      ;
; 0.941 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.160      ;
; 0.949 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.167      ;
; 0.949 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.167      ;
; 0.982 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.201      ;
; 1.001 ; I2S:i2s_ports|neg_edge ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.219      ;
; 1.041 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.259      ;
; 1.053 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.271      ;
; 1.086 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.304      ;
; 1.091 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.309      ;
; 1.125 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.343      ;
; 1.129 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.347      ;
; 1.129 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.347      ;
; 1.130 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.348      ;
; 1.142 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.360      ;
; 1.148 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.366      ;
; 1.163 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.381      ;
; 1.164 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.382      ;
; 1.218 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.437      ;
; 1.258 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.476      ;
; 1.259 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.477      ;
; 1.264 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.483      ;
; 1.274 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.492      ;
; 1.275 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.493      ;
; 1.380 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.598      ;
; 1.380 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.598      ;
; 1.380 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.598      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_sclk'                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.393 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.592      ;
; 0.401 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.600      ;
; 0.402 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.601      ;
; 0.414 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.613      ;
; 0.419 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.618      ;
; 0.429 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.628      ;
; 0.431 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.632      ;
; 0.507 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.706      ;
; 0.544 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.742      ;
; 0.547 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.746      ;
; 0.556 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.755      ;
; 0.558 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.756      ;
; 0.558 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.757      ;
; 0.564 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.763      ;
; 0.604 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.495      ; 0.756      ;
; 0.624 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.292      ; 1.073      ;
; 0.652 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.853      ;
; 0.678 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.879      ;
; 0.714 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.422      ; 0.793      ;
; 0.747 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.273      ; 1.177      ;
; 0.764 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.377      ; 3.328      ;
; 0.766 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.362      ; 3.315      ;
; 0.785 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.244      ; 3.216      ;
; 0.813 ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.013      ;
; 0.824 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.292      ; 1.273      ;
; 0.830 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.252      ; 1.239      ;
; 0.844 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.367      ; 3.398      ;
; 0.844 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.263      ; 3.294      ;
; 0.847 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.367      ; 3.401      ;
; 0.847 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.367      ; 3.401      ;
; 0.849 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.292      ; 1.298      ;
; 0.850 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.292      ; 1.299      ;
; 0.851 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.292      ; 1.300      ;
; 0.859 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.495      ; 1.011      ;
; 0.860 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.422      ; 0.939      ;
; 0.865 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.063      ;
; 0.870 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.053      ; 1.080      ;
; 0.880 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.244      ; 3.311      ;
; 0.883 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.335      ; 3.405      ;
; 0.885 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.500      ; 1.042      ;
; 0.888 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.078      ; 1.123      ;
; 0.889 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.087      ;
; 0.909 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.107      ;
; 0.909 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.289      ; 3.385      ;
; 0.913 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.289      ; 3.389      ;
; 0.927 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.289      ; 3.403      ;
; 0.932 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.367      ; 3.486      ;
; 0.943 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.289      ; 3.419      ;
; 0.943 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.599      ; 1.199      ;
; 0.949 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 1.150      ;
; 0.955 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.351      ; 3.493      ;
; 0.959 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.351      ; 3.497      ;
; 0.963 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.362      ; 3.512      ;
; 0.966 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.362      ; 3.515      ;
; 0.970 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.106      ; 1.233      ;
; 0.972 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.362      ; 3.521      ;
; 0.973 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.459      ; 1.589      ;
; 0.973 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.459      ; 1.589      ;
; 0.974 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.367      ; 3.528      ;
; 0.975 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.459      ; 1.591      ;
; 0.976 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.459      ; 1.592      ;
; 0.978 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.177      ; 0.812      ;
; 0.985 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.177      ; 0.819      ;
; 0.993 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.355      ; 1.505      ;
; 0.993 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.355      ; 1.505      ;
; 0.993 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.355      ; 1.505      ;
; 0.994 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.177      ; 0.828      ;
; 0.996 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.355      ; 1.508      ;
; 1.001 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.351      ; 3.539      ;
; 1.006 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.351      ; 3.544      ;
; 1.011 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.370      ; 1.538      ;
; 1.011 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.370      ; 1.538      ;
; 1.016 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.583      ; 1.256      ;
; 1.018 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.225      ; 1.400      ;
; 1.023 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.222      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_sclk'                                                                                                                           ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.393 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.592      ;
; 0.402 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.599      ;
; 0.403 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.601      ;
; 0.404 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.600      ;
; 0.404 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.603      ;
; 0.405 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.601      ;
; 0.405 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.603      ;
; 0.406 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.602      ;
; 0.520 ; SPI_slave:rec_spi_ports|bit_cnt[11] ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.446      ; 0.623      ;
; 0.544 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.743      ;
; 0.547 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.745      ;
; 0.549 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.745      ;
; 0.558 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.755      ;
; 0.559 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.757      ;
; 0.560 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.756      ;
; 0.562 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.761      ;
; 0.563 ; SPI_slave:rec_spi_ports|bit_cnt[8]  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.762      ;
; 0.563 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.762      ;
; 0.568 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.339      ; 3.094      ;
; 0.587 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.791      ;
; 0.592 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.339      ; 3.118      ;
; 0.619 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.324      ; 3.130      ;
; 0.619 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.324      ; 3.130      ;
; 0.626 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.394      ; 3.207      ;
; 0.630 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.446      ; 0.733      ;
; 0.639 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.394      ; 3.220      ;
; 0.646 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.324      ; 3.157      ;
; 0.652 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.446      ; 0.755      ;
; 0.683 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.258      ; 0.598      ;
; 0.686 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.324      ; 3.197      ;
; 0.687 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.324      ; 3.198      ;
; 0.687 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.883      ;
; 0.688 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.324      ; 3.199      ;
; 0.696 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.363      ; 3.246      ;
; 0.697 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.256      ; 0.610      ;
; 0.704 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.903      ;
; 0.715 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.251      ; 1.123      ;
; 0.718 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.363      ; 3.268      ;
; 0.725 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.093      ; 0.975      ;
; 0.728 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.093      ; 0.978      ;
; 0.731 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.339      ; 3.257      ;
; 0.734 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.290      ; 3.211      ;
; 0.735 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.290      ; 3.212      ;
; 0.746 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.944      ;
; 0.747 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.290      ; 3.224      ;
; 0.752 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.268      ; 1.177      ;
; 0.761 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.073      ; 0.991      ;
; 0.765 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.280      ; 1.202      ;
; 0.773 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.258      ; 3.218      ;
; 0.778 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.982      ;
; 0.784 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.047      ; 0.988      ;
; 0.785 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.295      ; 3.267      ;
; 0.791 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.363      ; 3.341      ;
; 0.794 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.283      ; 3.264      ;
; 0.795 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.277      ; 1.229      ;
; 0.796 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.277      ; 1.230      ;
; 0.796 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.277      ; 1.230      ;
; 0.814 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.277      ; 1.248      ;
; 0.815 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.277      ; 1.249      ;
; 0.834 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.256      ; 0.747      ;
; 0.838 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.446      ; 0.941      ;
; 0.848 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.274      ; 1.279      ;
; 0.851 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.274      ; 1.282      ;
; 0.853 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.274      ; 1.284      ;
; 0.854 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.246      ; 0.757      ;
; 0.856 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 1.055      ;
; 0.856 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.274      ; 1.287      ;
; 0.859 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.274      ; 1.290      ;
; 0.861 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.274      ; 1.292      ;
; 0.864 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.290      ; 3.341      ;
; 0.869 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.264      ; 0.790      ;
; 0.871 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.264      ; 0.792      ;
; 0.873 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.258      ; 3.318      ;
; 0.873 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.264      ; 0.794      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ecg_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.066 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.201      ; 4.752      ;
; -2.066 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.201      ; 4.752      ;
; -2.066 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.201      ; 4.752      ;
; -2.066 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.201      ; 4.752      ;
; -2.031 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.231      ; 4.747      ;
; -2.031 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.231      ; 4.747      ;
; -2.031 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.231      ; 4.747      ;
; -2.031 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.231      ; 4.747      ;
; -2.031 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.231      ; 4.747      ;
; -2.008 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.260      ; 4.753      ;
; -2.008 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.260      ; 4.753      ;
; -2.008 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.260      ; 4.753      ;
; -2.008 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.260      ; 4.753      ;
; -1.994 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.271      ; 4.750      ;
; -1.994 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.271      ; 4.750      ;
; -1.994 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.271      ; 4.750      ;
; -1.994 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.271      ; 4.750      ;
; -1.994 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.271      ; 4.750      ;
; -1.992 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.276      ; 4.753      ;
; -1.992 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.276      ; 4.753      ;
; -1.992 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.276      ; 4.753      ;
; -1.992 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.276      ; 4.753      ;
; -1.992 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.276      ; 4.753      ;
; -1.979 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.286      ; 4.750      ;
; -1.401 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.201      ; 4.587      ;
; -1.401 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.201      ; 4.587      ;
; -1.401 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.201      ; 4.587      ;
; -1.401 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.201      ; 4.587      ;
; -1.367 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.231      ; 4.583      ;
; -1.367 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.231      ; 4.583      ;
; -1.367 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.231      ; 4.583      ;
; -1.367 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.231      ; 4.583      ;
; -1.367 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.231      ; 4.583      ;
; -1.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.260      ; 4.588      ;
; -1.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.260      ; 4.588      ;
; -1.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.260      ; 4.588      ;
; -1.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.260      ; 4.588      ;
; -1.329 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.271      ; 4.585      ;
; -1.329 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.271      ; 4.585      ;
; -1.329 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.271      ; 4.585      ;
; -1.329 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.271      ; 4.585      ;
; -1.329 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.271      ; 4.585      ;
; -1.327 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.276      ; 4.588      ;
; -1.327 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.276      ; 4.588      ;
; -1.327 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.276      ; 4.588      ;
; -1.327 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.276      ; 4.588      ;
; -1.327 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.276      ; 4.588      ;
; -1.314 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.286      ; 4.585      ;
; -1.028 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.493      ;
; -1.028 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.493      ;
; -1.028 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.493      ;
; -1.028 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.980      ; 3.493      ;
; -0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.161      ; 3.492      ;
; -0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.161      ; 3.492      ;
; -0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.161      ; 3.492      ;
; -0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.161      ; 3.492      ;
; -0.846 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.161      ; 3.492      ;
; -0.823 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.975      ; 3.283      ;
; -0.823 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.975      ; 3.283      ;
; -0.823 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.975      ; 3.283      ;
; -0.823 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.975      ; 3.283      ;
; -0.823 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.975      ; 3.283      ;
; -0.823 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.975      ; 3.283      ;
; -0.823 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.975      ; 3.283      ;
; -0.823 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.975      ; 3.283      ;
; -0.823 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.975      ; 3.283      ;
; -0.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.981      ; 3.283      ;
; -0.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.981      ; 3.283      ;
; -0.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.981      ; 3.283      ;
; -0.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.981      ; 3.283      ;
; -0.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.981      ; 3.283      ;
; -0.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.981      ; 3.283      ;
; -0.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.981      ; 3.283      ;
; -0.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.981      ; 3.283      ;
; -0.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.981      ; 3.283      ;
; -0.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.981      ; 3.283      ;
; -0.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.981      ; 3.283      ;
; -0.817 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.981      ; 3.283      ;
; -0.721 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.007      ; 3.213      ;
; -0.721 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.007      ; 3.213      ;
; -0.673 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.294      ; 3.452      ;
; -0.572 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.164      ; 3.221      ;
; -0.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.182      ; 3.230      ;
; -0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.164      ; 3.194      ;
; -0.360 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.980      ; 3.325      ;
; -0.360 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.980      ; 3.325      ;
; -0.360 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.980      ; 3.325      ;
; -0.360 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.980      ; 3.325      ;
; -0.270 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.164      ; 3.419      ;
; -0.237 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.164      ; 3.386      ;
; -0.231 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.182      ; 3.398      ;
; -0.142 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.981      ; 3.108      ;
; -0.142 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.981      ; 3.108      ;
; -0.142 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.981      ; 3.108      ;
; -0.142 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.981      ; 3.108      ;
; -0.142 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.981      ; 3.108      ;
; -0.142 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.981      ; 3.108      ;
; -0.142 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.981      ; 3.108      ;
; -0.142 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.981      ; 3.108      ;
; -0.142 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.981      ; 3.108      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rec_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.959 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.172      ; 4.616      ;
; -1.959 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.172      ; 4.616      ;
; -1.959 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.172      ; 4.616      ;
; -1.959 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.172      ; 4.616      ;
; -1.959 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.172      ; 4.616      ;
; -1.924 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.203      ; 4.612      ;
; -1.924 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.203      ; 4.612      ;
; -1.924 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.203      ; 4.612      ;
; -1.924 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.203      ; 4.612      ;
; -1.924 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.203      ; 4.612      ;
; -1.894 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.236      ; 4.615      ;
; -1.894 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.236      ; 4.615      ;
; -1.894 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.236      ; 4.615      ;
; -1.894 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.236      ; 4.615      ;
; -1.894 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.236      ; 4.615      ;
; -1.894 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.236      ; 4.615      ;
; -1.884 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.250      ; 4.619      ;
; -1.884 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.250      ; 4.619      ;
; -1.884 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.250      ; 4.619      ;
; -1.858 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.273      ; 4.616      ;
; -1.858 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.273      ; 4.616      ;
; -1.858 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.273      ; 4.616      ;
; -1.830 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.303      ; 4.618      ;
; -1.829 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.303      ; 4.617      ;
; -1.315 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.172      ; 4.472      ;
; -1.315 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.172      ; 4.472      ;
; -1.315 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.172      ; 4.472      ;
; -1.315 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.172      ; 4.472      ;
; -1.315 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.172      ; 4.472      ;
; -1.281 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.203      ; 4.469      ;
; -1.281 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.203      ; 4.469      ;
; -1.281 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.203      ; 4.469      ;
; -1.281 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.203      ; 4.469      ;
; -1.281 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.203      ; 4.469      ;
; -1.250 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.236      ; 4.471      ;
; -1.250 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.236      ; 4.471      ;
; -1.250 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.236      ; 4.471      ;
; -1.250 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.236      ; 4.471      ;
; -1.250 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.236      ; 4.471      ;
; -1.250 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.236      ; 4.471      ;
; -1.240 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.250      ; 4.475      ;
; -1.240 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.250      ; 4.475      ;
; -1.240 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.250      ; 4.475      ;
; -1.238 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.173      ; 3.896      ;
; -1.238 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.173      ; 3.896      ;
; -1.238 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.173      ; 3.896      ;
; -1.238 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.173      ; 3.896      ;
; -1.230 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.170      ; 3.885      ;
; -1.230 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.170      ; 3.885      ;
; -1.214 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.273      ; 4.472      ;
; -1.214 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.273      ; 4.472      ;
; -1.214 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.273      ; 4.472      ;
; -1.186 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.303      ; 4.474      ;
; -1.185 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.303      ; 4.473      ;
; -1.106 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.017      ; 3.608      ;
; -1.106 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.017      ; 3.608      ;
; -1.106 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.017      ; 3.608      ;
; -1.106 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.017      ; 3.608      ;
; -0.989 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.201      ; 3.675      ;
; -0.989 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.201      ; 3.675      ;
; -0.989 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.201      ; 3.675      ;
; -0.989 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.201      ; 3.675      ;
; -0.989 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.201      ; 3.675      ;
; -0.989 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.201      ; 3.675      ;
; -0.989 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.201      ; 3.675      ;
; -0.989 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.201      ; 3.675      ;
; -0.962 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.228      ; 3.675      ;
; -0.855 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 3.348      ;
; -0.855 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 3.348      ;
; -0.855 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 3.348      ;
; -0.855 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 3.348      ;
; -0.855 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 3.348      ;
; -0.855 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 3.348      ;
; -0.855 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 3.348      ;
; -0.855 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 3.348      ;
; -0.855 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 3.348      ;
; -0.855 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 3.348      ;
; -0.623 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.988      ; 3.096      ;
; -0.623 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.988      ; 3.096      ;
; -0.623 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.988      ; 3.096      ;
; -0.623 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.988      ; 3.096      ;
; -0.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.202      ; 3.228      ;
; -0.515 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.202      ; 3.202      ;
; -0.447 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.175      ; 3.107      ;
; -0.446 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.170      ; 3.601      ;
; -0.446 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.170      ; 3.601      ;
; -0.442 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.173      ; 3.600      ;
; -0.442 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.173      ; 3.600      ;
; -0.442 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.173      ; 3.600      ;
; -0.442 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.173      ; 3.600      ;
; -0.330 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.017      ; 3.332      ;
; -0.330 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.017      ; 3.332      ;
; -0.330 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.017      ; 3.332      ;
; -0.330 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.017      ; 3.332      ;
; -0.255 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.202      ; 3.442      ;
; -0.212 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.202      ; 3.399      ;
; -0.191 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.201      ; 3.377      ;
; -0.191 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.201      ; 3.377      ;
; -0.191 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.201      ; 3.377      ;
; -0.191 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.201      ; 3.377      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rec_sclk'                                                                                              ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.450 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.066      ; 2.703      ;
; 0.450 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.066      ; 2.703      ;
; 0.450 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.066      ; 2.703      ;
; 0.450 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.066      ; 2.703      ;
; 0.697 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.254      ; 3.138      ;
; 0.701 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.974      ;
; 0.701 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.974      ;
; 0.701 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.974      ;
; 0.701 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.974      ;
; 0.701 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.974      ;
; 0.701 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.974      ;
; 0.701 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.974      ;
; 0.701 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.974      ;
; 0.701 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.974      ;
; 0.701 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.974      ;
; 0.750 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.283      ; 3.220      ;
; 0.755 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.316      ; 3.258      ;
; 0.783 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.288      ; 3.258      ;
; 0.783 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.288      ; 3.258      ;
; 0.783 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.288      ; 3.258      ;
; 0.783 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.288      ; 3.258      ;
; 0.783 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.288      ; 3.258      ;
; 0.783 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.288      ; 3.258      ;
; 0.783 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.288      ; 3.258      ;
; 0.783 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.288      ; 3.258      ;
; 0.792 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.283      ; 3.262      ;
; 0.930 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 3.214      ;
; 0.930 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 3.214      ;
; 0.930 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 3.214      ;
; 0.930 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 3.214      ;
; 1.017 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.254      ; 2.958      ;
; 1.025 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.259      ; 3.471      ;
; 1.025 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.259      ; 3.471      ;
; 1.025 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.259      ; 3.471      ;
; 1.025 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.259      ; 3.471      ;
; 1.030 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.256      ; 3.473      ;
; 1.030 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.256      ; 3.473      ;
; 1.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.283      ; 3.019      ;
; 1.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.283      ; 3.047      ;
; 1.237 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.066      ; 2.990      ;
; 1.237 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.066      ; 2.990      ;
; 1.237 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.066      ; 2.990      ;
; 1.237 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.066      ; 2.990      ;
; 1.459 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.086      ; 3.232      ;
; 1.459 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.086      ; 3.232      ;
; 1.459 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.086      ; 3.232      ;
; 1.459 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.086      ; 3.232      ;
; 1.459 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.086      ; 3.232      ;
; 1.459 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.086      ; 3.232      ;
; 1.459 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.086      ; 3.232      ;
; 1.459 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.086      ; 3.232      ;
; 1.459 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.086      ; 3.232      ;
; 1.459 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.086      ; 3.232      ;
; 1.542 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.316      ; 3.545      ;
; 1.570 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.288      ; 3.545      ;
; 1.570 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.288      ; 3.545      ;
; 1.570 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.288      ; 3.545      ;
; 1.570 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.288      ; 3.545      ;
; 1.570 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.288      ; 3.545      ;
; 1.570 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.288      ; 3.545      ;
; 1.570 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.288      ; 3.545      ;
; 1.570 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.288      ; 3.545      ;
; 1.698 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.097      ; 3.482      ;
; 1.698 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.097      ; 3.482      ;
; 1.698 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.097      ; 3.482      ;
; 1.698 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.097      ; 3.482      ;
; 1.728 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.394      ; 4.309      ;
; 1.729 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.394      ; 4.310      ;
; 1.758 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.363      ; 4.308      ;
; 1.758 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.363      ; 4.308      ;
; 1.758 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.363      ; 4.308      ;
; 1.785 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.339      ; 4.311      ;
; 1.785 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.339      ; 4.311      ;
; 1.785 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.339      ; 4.311      ;
; 1.796 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.324      ; 4.307      ;
; 1.796 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.324      ; 4.307      ;
; 1.796 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.324      ; 4.307      ;
; 1.796 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.324      ; 4.307      ;
; 1.796 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.324      ; 4.307      ;
; 1.796 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.324      ; 4.307      ;
; 1.805 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.256      ; 3.748      ;
; 1.805 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.256      ; 3.748      ;
; 1.812 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.259      ; 3.758      ;
; 1.812 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.259      ; 3.758      ;
; 1.812 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.259      ; 3.758      ;
; 1.812 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.259      ; 3.758      ;
; 1.828 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.290      ; 4.305      ;
; 1.828 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.290      ; 4.305      ;
; 1.828 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.290      ; 4.305      ;
; 1.828 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.290      ; 4.305      ;
; 1.828 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.290      ; 4.305      ;
; 1.863 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.258      ; 4.308      ;
; 1.863 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.258      ; 4.308      ;
; 1.863 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.258      ; 4.308      ;
; 1.863 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.258      ; 4.308      ;
; 1.863 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.258      ; 4.308      ;
; 2.369 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.394      ; 4.450      ;
; 2.370 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.394      ; 4.451      ;
; 2.398 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.363      ; 4.448      ;
; 2.398 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.363      ; 4.448      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ecg_sclk'                                                                                              ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.585 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.386      ; 3.158      ;
; 0.685 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.087      ; 2.959      ;
; 0.685 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.087      ; 2.959      ;
; 0.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.248      ; 3.133      ;
; 0.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.248      ; 3.133      ;
; 0.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.248      ; 3.133      ;
; 0.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.248      ; 3.133      ;
; 0.698 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.248      ; 3.133      ;
; 0.730 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.053      ; 2.970      ;
; 0.730 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.053      ; 2.970      ;
; 0.730 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.053      ; 2.970      ;
; 0.730 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.053      ; 2.970      ;
; 0.730 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.053      ; 2.970      ;
; 0.730 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.053      ; 2.970      ;
; 0.730 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.053      ; 2.970      ;
; 0.730 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.053      ; 2.970      ;
; 0.730 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.053      ; 2.970      ;
; 0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.060      ; 2.997      ;
; 0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.060      ; 2.997      ;
; 0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.060      ; 2.997      ;
; 0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.060      ; 2.997      ;
; 0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.060      ; 2.997      ;
; 0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.060      ; 2.997      ;
; 0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.060      ; 2.997      ;
; 0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.060      ; 2.997      ;
; 0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.060      ; 2.997      ;
; 0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.060      ; 2.997      ;
; 0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.060      ; 2.997      ;
; 0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.060      ; 2.997      ;
; 0.777 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.244      ; 3.208      ;
; 0.803 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.263      ; 3.253      ;
; 0.821 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.244      ; 3.252      ;
; 0.960 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.206      ;
; 0.960 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.206      ;
; 0.960 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.206      ;
; 0.960 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.059      ; 3.206      ;
; 1.075 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.244      ; 3.006      ;
; 1.104 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.263      ; 3.054      ;
; 1.124 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.244      ; 3.055      ;
; 1.257 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.386      ; 3.330      ;
; 1.327 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.087      ; 3.101      ;
; 1.327 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.087      ; 3.101      ;
; 1.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.060      ; 3.168      ;
; 1.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.060      ; 3.168      ;
; 1.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.060      ; 3.168      ;
; 1.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.060      ; 3.168      ;
; 1.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.060      ; 3.168      ;
; 1.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.060      ; 3.168      ;
; 1.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.060      ; 3.168      ;
; 1.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.060      ; 3.168      ;
; 1.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.060      ; 3.168      ;
; 1.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.060      ; 3.168      ;
; 1.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.060      ; 3.168      ;
; 1.421 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.060      ; 3.168      ;
; 1.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.053      ; 3.168      ;
; 1.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.053      ; 3.168      ;
; 1.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.053      ; 3.168      ;
; 1.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.053      ; 3.168      ;
; 1.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.053      ; 3.168      ;
; 1.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.053      ; 3.168      ;
; 1.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.053      ; 3.168      ;
; 1.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.053      ; 3.168      ;
; 1.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.053      ; 3.168      ;
; 1.434 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.248      ; 3.369      ;
; 1.434 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.248      ; 3.369      ;
; 1.434 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.248      ; 3.369      ;
; 1.434 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.248      ; 3.369      ;
; 1.434 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.248      ; 3.369      ;
; 1.624 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.370      ;
; 1.624 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.370      ;
; 1.624 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.370      ;
; 1.624 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.059      ; 3.370      ;
; 1.853 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.377      ; 4.417      ;
; 1.866 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.367      ; 4.420      ;
; 1.866 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.367      ; 4.420      ;
; 1.866 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.367      ; 4.420      ;
; 1.866 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.367      ; 4.420      ;
; 1.866 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.367      ; 4.420      ;
; 1.868 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.362      ; 4.417      ;
; 1.868 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.362      ; 4.417      ;
; 1.868 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.362      ; 4.417      ;
; 1.868 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.362      ; 4.417      ;
; 1.868 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.362      ; 4.417      ;
; 1.881 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.351      ; 4.419      ;
; 1.881 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.351      ; 4.419      ;
; 1.881 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.351      ; 4.419      ;
; 1.881 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.351      ; 4.419      ;
; 1.908 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.320      ; 4.415      ;
; 1.908 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.320      ; 4.415      ;
; 1.908 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.320      ; 4.415      ;
; 1.908 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.320      ; 4.415      ;
; 1.908 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.320      ; 4.415      ;
; 1.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.289      ; 4.419      ;
; 1.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.289      ; 4.419      ;
; 1.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.289      ; 4.419      ;
; 1.943 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.289      ; 4.419      ;
; 2.512 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.377      ; 4.576      ;
; 2.524 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.367      ; 4.578      ;
; 2.524 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.367      ; 4.578      ;
; 2.524 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.367      ; 4.578      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2s_clk ; Rise       ; i2s_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|valid           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|valid           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~input|o               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[0]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[1]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[2]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[3]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[4]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|lr_edge|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|neg_edge|clk        ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|pos_edge|clk        ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|valid|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zbclk|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zlrclk|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzbclk|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzlrclk|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzzbclk|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzzlrclk|clk        ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|outclk   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge         ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge        ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|valid           ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk         ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|outclk   ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[0]|clk          ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[1]|clk          ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[2]|clk          ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[3]|clk          ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[4]|clk          ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|lr_edge|clk         ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|neg_edge|clk        ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|pos_edge|clk        ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|valid|clk           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zbclk|clk           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zlrclk|clk          ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zzbclk|clk          ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zzlrclk|clk         ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zzzbclk|clk         ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zzzlrclk|clk        ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~input|o               ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|dataa            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|dataa           ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datac            ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2|datad           ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datac          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datac          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datac          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datac          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datac          ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datac          ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datac          ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datab          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datad          ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datad          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datac            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datac            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2|combout         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 4.707 ; 5.190 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.667 ; 1.819 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.733 ; 4.159 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.985 ; 4.434 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.536 ; 3.978 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.996 ; 3.526 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.779 ; 3.320 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.544 ; 2.970 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.509 ; 2.957 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.996 ; 3.526 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.418 ; 2.853 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.428 ; 2.830 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.223 ; 2.665 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 2.592 ; 3.043 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.577 ; 3.009 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.208 ; 2.671 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.643 ; 3.155 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 2.562 ; 3.003 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.126 ; 2.548 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 2.514 ; 3.004 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.665 ; 3.132 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.487 ; 2.929 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.752 ; 3.292 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.721 ; 3.199 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.774 ; 3.329 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.357 ; 2.824 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.236 ; 2.680 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.801 ; 3.346 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.195 ; 2.624 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.750 ; 3.313 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.945 ; 4.342 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 3.453 ; 3.856 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 4.371 ; 4.876 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.282 ; 1.421 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.276 ; 3.669 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.671 ; 4.098 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.191 ; 3.642 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.609 ; 4.021 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.779 ; 1.305 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.694 ; 1.202 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.647 ; 1.085 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.496 ; 0.904 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.779 ; 1.305 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.453 ; 0.884 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.493 ; 0.899 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.270 ; 0.696 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.455 ; 0.873 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.437 ; 0.849 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.064 ; 0.495 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.502 ; 0.979 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.415 ; 0.825 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.368 ; 0.786 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.540 ; 1.033 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.422 ; 0.826 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.446 ; 0.867 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.736 ; 1.265 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.516 ; 0.928 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.616 ; 1.115 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.340 ; 0.770 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.221 ; 0.666 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.671 ; 1.176 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.187 ; 0.615 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.739 ; 1.298 ; Fall       ; ecg_ss_n        ;
; i2s_bclk              ; i2s_clk    ; 1.623 ; 2.029 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 1.559 ; 1.988 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 3.415 ; 3.795 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.415 ; 1.574 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.381 ; 3.787 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.892 ; 4.355 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.920 ; 3.353 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 3.986 ; 4.441 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.809 ; 4.230 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 3.456 ; 3.875 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.600 ; 1.765 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.666 ; 4.070 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.972 ; 4.396 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.809 ; 3.220 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 4.171 ; 4.632 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -4.177 ; -4.648 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.794 ; -0.970 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -3.244 ; -3.653 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -3.509 ; -3.936 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -3.077 ; -3.497 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.662 ; -2.105 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -2.342 ; -2.845 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -2.117 ; -2.530 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.995 ; -2.442 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -2.499 ; -3.001 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.912 ; -2.343 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -2.003 ; -2.395 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.724 ; -2.162 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -2.145 ; -2.548 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -2.100 ; -2.482 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.662 ; -2.105 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -2.192 ; -2.655 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -2.115 ; -2.507 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.711 ; -2.123 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -2.002 ; -2.483 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -2.097 ; -2.548 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -2.010 ; -2.427 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -2.316 ; -2.818 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -2.239 ; -2.666 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -2.289 ; -2.791 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.936 ; -2.367 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.824 ; -2.231 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -2.317 ; -2.810 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.783 ; -2.178 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -2.277 ; -2.821 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.925 ; -3.392 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -1.342 ; -1.807 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -3.813 ; -4.277 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.658 ; -0.815 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.808 ; -3.198 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -3.138 ; -3.572 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.752 ; -3.188 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.789 ; -3.237 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.983  ; 0.562  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.378  ; -0.117 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.618  ; 0.203  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.566  ; 0.167  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.302  ; -0.200 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.470  ; 0.060  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.433  ; 0.051  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.644  ; 0.243  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.480  ; 0.082  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.627  ; 0.223  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.983  ; 0.562  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.425  ; -0.030 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.508  ; 0.122  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.682  ; 0.289  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.389  ; -0.081 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.500  ; 0.115  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.489  ; 0.088  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.361  ; -0.144 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.551  ; 0.148  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.451  ; -0.036 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.723  ; 0.302  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.693  ; 0.273  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.423  ; -0.059 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.728  ; 0.325  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.194  ; -0.334 ; Fall       ; ecg_ss_n        ;
; i2s_bclk              ; i2s_clk    ; -1.259 ; -1.656 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -1.185 ; -1.594 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -2.953 ; -3.336 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.598 ; -0.815 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.934 ; -3.319 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -3.421 ; -3.864 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.445 ; -2.845 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -3.048 ; -3.540 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -1.720 ; -2.147 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -2.673 ; -3.101 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.665 ; -0.824 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -3.203 ; -3.601 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -3.186 ; -3.584 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.382 ; -2.783 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -3.115 ; -3.554 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 5.712 ; 5.716 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 6.415 ; 6.305 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 6.243 ; 6.190 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 5.832 ; 5.791 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 6.261 ; 5.932 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.780 ; 5.667 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.741 ; 5.610 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.389 ; 5.447 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 6.261 ; 5.932 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.780 ; 5.667 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.741 ; 5.610 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.389 ; 5.447 ; Fall       ; ecg_ss_n        ;
; i2s_valid        ; i2s_clk    ; 5.182 ; 5.161 ; Rise       ; i2s_clk         ;
; rec_miso         ; rec_sclk   ; 5.555 ; 5.508 ; Rise       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 5.805 ; 5.754 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 5.881 ; 5.791 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 5.568 ; 5.527 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 6.267 ; 5.859 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 5.335 ; 5.188 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 5.214 ; 5.237 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 5.102 ; 5.099 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 6.267 ; 5.859 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 5.335 ; 5.188 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 5.214 ; 5.237 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 8.593 ; 8.633 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 8.105 ; 8.088 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 8.593 ; 8.633 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 7.454 ; 7.385 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 7.612 ; 7.587 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 7.539 ; 7.468 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 7.800 ; 7.781 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 7.695 ; 7.648 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 8.235 ; 8.287 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 7.366 ; 7.279 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 7.431 ; 7.340 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 7.539 ; 7.479 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 7.371 ; 7.283 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 6.927 ; 6.861 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 7.925 ; 7.911 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 7.350 ; 7.266 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 7.370 ; 7.276 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 6.939 ; 6.873 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 7.613 ; 7.605 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 7.224 ; 7.153 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 7.594 ; 7.563 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 7.264 ; 7.200 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 7.360 ; 7.278 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 7.052 ; 7.003 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 6.962 ; 6.899 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 5.102 ; 5.099 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 5.577 ; 5.579 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 6.159 ; 6.105 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 6.048 ; 6.005 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 5.647 ; 5.573 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 6.118 ; 5.797 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.458 ; 5.397 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.299 ; 5.451 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.202 ; 5.038 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 6.118 ; 5.797 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.458 ; 5.397 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.299 ; 5.451 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.202 ; 5.038 ; Fall       ; ecg_ss_n        ;
; i2s_valid        ; i2s_clk    ; 5.078 ; 5.057 ; Rise       ; i2s_clk         ;
; rec_miso         ; rec_sclk   ; 5.429 ; 5.382 ; Rise       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 5.620 ; 5.536 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 5.688 ; 5.608 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 5.394 ; 5.320 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 6.124 ; 5.727 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 4.945 ; 4.970 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 4.955 ; 4.896 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 4.869 ; 4.756 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 6.124 ; 5.727 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 4.945 ; 4.970 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 4.955 ; 4.896 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 6.759 ; 6.694 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 7.891 ; 7.872 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 8.410 ; 8.452 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 7.268 ; 7.200 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 7.425 ; 7.401 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 7.351 ; 7.281 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 7.604 ; 7.585 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 7.505 ; 7.459 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 8.066 ; 8.119 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 7.180 ; 7.095 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 7.245 ; 7.157 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 7.352 ; 7.293 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 7.185 ; 7.099 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 6.759 ; 6.694 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 7.719 ; 7.704 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 7.166 ; 7.084 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 7.186 ; 7.093 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 6.772 ; 6.706 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 7.426 ; 7.418 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 7.044 ; 6.974 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 7.408 ; 7.378 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 7.084 ; 7.021 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 7.176 ; 7.095 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 6.881 ; 6.831 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 6.793 ; 6.731 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 4.869 ; 4.756 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 8.656 ; 9.196 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.706 ;       ;       ; 8.007 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.991 ;       ;       ; 8.383 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.414 ;       ;       ; 7.751 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.798 ; 7.738 ; 8.303 ; 8.190 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.691 ; 7.894 ; 8.341 ; 8.133 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.560 ; 7.366 ; 7.912 ; 7.970 ;
; rec_rx_req       ; rec_rrdy    ;       ; 7.078 ; 7.586 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.236 ;       ;       ; 7.542 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.683 ;       ;       ; 8.018 ;
; rec_st_load_trdy ; rec_trdy    ; 6.624 ;       ;       ; 6.939 ;
; rec_tx_load_en   ; rec_roe     ; 7.641 ; 7.643 ; 8.202 ; 8.055 ;
; rec_tx_load_en   ; rec_rrdy    ; 7.691 ; 7.566 ; 8.059 ; 8.104 ;
; rec_tx_load_en   ; rec_trdy    ; 7.557 ; 7.418 ; 7.969 ; 7.966 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 8.403 ; 8.918 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.480 ;       ;       ; 7.775 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.779 ;       ;       ; 8.162 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.220 ;       ;       ; 7.546 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.589 ; 7.528 ; 8.082 ; 7.970 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.430 ; 7.684 ; 8.122 ; 7.886 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.333 ; 7.169 ; 7.705 ; 7.757 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.893 ; 7.391 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.048 ;       ;       ; 7.346 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.476 ;       ;       ; 7.804 ;
; rec_st_load_trdy ; rec_trdy    ; 6.462 ;       ;       ; 6.770 ;
; rec_tx_load_en   ; rec_roe     ; 7.395 ; 7.420 ; 7.957 ; 7.811 ;
; rec_tx_load_en   ; rec_rrdy    ; 7.405 ; 7.361 ; 7.844 ; 7.820 ;
; rec_tx_load_en   ; rec_trdy    ; 7.319 ; 7.206 ; 7.734 ; 7.722 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.760 ; 5.760 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.586 ; 5.586 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.446 ; 5.446 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.282 ; 5.282 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.705     ; 5.796     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.505     ; 5.596     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.480     ; 5.488     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.291     ; 5.299     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 221.14 MHz ; 221.14 MHz      ; ecg_sclk   ;                                                               ;
; 232.77 MHz ; 232.77 MHz      ; rec_sclk   ;                                                               ;
; 513.35 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; rec_sclk ; -2.767 ; -77.625        ;
; ecg_sclk ; -2.590 ; -86.696        ;
; rec_ss_n ; -1.238 ; -11.434        ;
; i2s_clk  ; -0.948 ; -5.044         ;
; ecg_ss_n ; -0.277 ; -1.041         ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; ecg_ss_n ; -0.379 ; -2.645        ;
; rec_ss_n ; -0.208 ; -2.852        ;
; i2s_clk  ; 0.313  ; 0.000         ;
; ecg_sclk ; 0.333  ; 0.000         ;
; rec_sclk ; 0.333  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.749 ; -65.735           ;
; rec_sclk ; -1.665 ; -66.777           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; rec_sclk ; 0.413 ; 0.000             ;
; ecg_sclk ; 0.528 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; ecg_sclk ; -3.000 ; -90.000                      ;
; rec_sclk ; -3.000 ; -90.000                      ;
; i2s_clk  ; -3.000 ; -18.000                      ;
; ecg_ss_n ; -3.000 ; -3.000                       ;
; rec_ss_n ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.767 ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.076     ; 1.176      ;
; -2.748 ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.103     ; 1.130      ;
; -2.636 ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.108     ; 1.013      ;
; -2.634 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.050     ; 1.069      ;
; -2.607 ; SPI_slave:ecg_spi_ports|rx_data[1]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.061     ; 1.031      ;
; -2.607 ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.926     ; 1.166      ;
; -2.600 ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.859     ; 1.226      ;
; -2.597 ; SPI_slave:ecg_spi_ports|rx_data[21]   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.044     ; 1.038      ;
; -2.566 ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.897     ; 1.154      ;
; -2.561 ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.899     ; 1.147      ;
; -2.545 ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.856     ; 1.174      ;
; -2.545 ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.035     ; 0.995      ;
; -2.538 ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.858     ; 1.165      ;
; -2.533 ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.090     ; 0.928      ;
; -2.531 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.086     ; 0.930      ;
; -2.530 ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.852     ; 1.163      ;
; -2.528 ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.092     ; 0.921      ;
; -2.526 ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.092     ; 0.919      ;
; -2.517 ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.089     ; 0.913      ;
; -2.516 ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.878     ; 1.123      ;
; -2.492 ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.076     ; 0.901      ;
; -2.491 ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.927     ; 1.049      ;
; -2.472 ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.900     ; 1.057      ;
; -2.471 ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.866     ; 1.090      ;
; -2.459 ; SPI_slave:ecg_spi_ports|rx_data[19]   ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.819     ; 1.125      ;
; -2.441 ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.879     ; 1.047      ;
; -2.436 ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.880     ; 1.041      ;
; -2.433 ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.880     ; 1.038      ;
; -2.411 ; SPI_slave:ecg_spi_ports|rx_data[22]   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.875     ; 1.021      ;
; -2.411 ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.855     ; 1.041      ;
; -2.406 ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.837     ; 1.054      ;
; -2.400 ; SPI_slave:ecg_spi_ports|rx_data[5]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.835     ; 1.050      ;
; -2.395 ; SPI_slave:ecg_spi_ports|rx_data[4]    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.842     ; 1.038      ;
; -2.394 ; SPI_slave:ecg_spi_ports|rx_data[3]    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.949     ; 0.930      ;
; -2.394 ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.876     ; 1.003      ;
; -2.390 ; SPI_slave:ecg_spi_ports|rx_data[15]   ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.812     ; 1.063      ;
; -2.388 ; SPI_slave:ecg_spi_ports|rx_data[0]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.874     ; 0.999      ;
; -2.388 ; SPI_slave:ecg_spi_ports|rx_data[23]   ; SPI_slave:rec_spi_ports|miso~reg0            ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.805     ; 1.068      ;
; -2.378 ; SPI_slave:ecg_spi_ports|rx_data[17]   ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.812     ; 1.051      ;
; -2.364 ; SPI_slave:ecg_spi_ports|rx_data[18]   ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.793     ; 1.056      ;
; -2.350 ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.803     ; 1.032      ;
; -2.328 ; SPI_slave:ecg_spi_ports|rx_data[9]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.773     ; 1.040      ;
; -2.320 ; SPI_slave:ecg_spi_ports|rx_data[20]   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.821     ; 0.984      ;
; -2.299 ; SPI_slave:ecg_spi_ports|rx_data[23]   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.841     ; 0.943      ;
; -2.298 ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.813     ; 0.970      ;
; -2.267 ; SPI_slave:ecg_spi_ports|rx_data[2]    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.823     ; 0.929      ;
; -2.266 ; SPI_slave:ecg_spi_ports|rx_data[6]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.843     ; 0.908      ;
; -2.258 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.120      ; 3.393      ;
; -2.258 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.120      ; 3.393      ;
; -2.258 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.120      ; 3.393      ;
; -2.258 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.120      ; 3.393      ;
; -2.258 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.120      ; 3.393      ;
; -2.244 ; SPI_slave:ecg_spi_ports|rx_data[10]   ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.789     ; 0.940      ;
; -2.244 ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.092     ; 0.637      ;
; -2.241 ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.108     ; 0.618      ;
; -2.230 ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.076     ; 0.639      ;
; -2.230 ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.822     ; 0.893      ;
; -2.227 ; SPI_slave:ecg_spi_ports|rx_data[16]   ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.793     ; 0.919      ;
; -2.225 ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.878     ; 0.832      ;
; -2.218 ; SPI_slave:ecg_spi_ports|rx_data[8]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.772     ; 0.931      ;
; -2.202 ; SPI_slave:ecg_spi_ports|rx_data[13]   ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.768     ; 0.919      ;
; -2.200 ; SPI_slave:ecg_spi_ports|rx_data[11]   ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.768     ; 0.917      ;
; -2.200 ; SPI_slave:ecg_spi_ports|rx_data[14]   ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.769     ; 0.916      ;
; -2.180 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.199      ; 3.394      ;
; -2.180 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.199      ; 3.394      ;
; -2.180 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.199      ; 3.394      ;
; -2.160 ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.897     ; 0.748      ;
; -2.152 ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.880     ; 0.757      ;
; -2.142 ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.865     ; 0.762      ;
; -2.134 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 3.068      ;
; -2.134 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 3.068      ;
; -2.134 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 3.068      ;
; -2.134 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 3.068      ;
; -2.134 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 3.068      ;
; -2.125 ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.867     ; 0.743      ;
; -2.119 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 3.053      ;
; -2.119 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 3.053      ;
; -2.119 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 3.053      ;
; -2.119 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 3.053      ;
; -2.119 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 3.053      ;
; -2.112 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.086     ; 0.511      ;
; -2.110 ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.092     ; 0.503      ;
; -2.109 ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.876     ; 0.718      ;
; -2.106 ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.089     ; 0.502      ;
; -2.056 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.002     ; 3.069      ;
; -2.056 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.002     ; 3.069      ;
; -2.056 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.002     ; 3.069      ;
; -2.049 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.983      ;
; -2.049 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.983      ;
; -2.049 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.983      ;
; -2.049 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.983      ;
; -2.049 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.983      ;
; -2.046 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.980      ;
; -2.046 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.980      ;
; -2.046 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.980      ;
; -2.046 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.980      ;
; -2.046 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.081     ; 2.980      ;
; -2.041 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.002     ; 3.054      ;
; -2.041 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.002     ; 3.054      ;
; -2.041 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.002     ; 3.054      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.590 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.026     ; 1.049      ;
; -2.583 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.046     ; 1.022      ;
; -2.581 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.044     ; 1.022      ;
; -2.576 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.985     ; 1.076      ;
; -2.568 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.993     ; 1.060      ;
; -2.548 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.010     ; 1.023      ;
; -2.547 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.982     ; 1.050      ;
; -2.545 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.983     ; 1.047      ;
; -2.545 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.981     ; 1.049      ;
; -2.544 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.982     ; 1.047      ;
; -2.525 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.046     ; 0.964      ;
; -2.525 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.982     ; 1.028      ;
; -2.516 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.981     ; 1.020      ;
; -2.515 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.981     ; 1.019      ;
; -2.510 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.975     ; 1.020      ;
; -2.507 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.979     ; 1.013      ;
; -2.491 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.944     ; 1.032      ;
; -2.484 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.041     ; 0.928      ;
; -2.474 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.046     ; 0.913      ;
; -2.454 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.027     ; 0.912      ;
; -2.444 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.026     ; 0.903      ;
; -2.436 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.026     ; 0.895      ;
; -2.435 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.022     ; 0.898      ;
; -2.415 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.981     ; 0.919      ;
; -2.410 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.978     ; 0.917      ;
; -2.389 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.978     ; 0.896      ;
; -2.387 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.948     ; 0.924      ;
; -2.382 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.974     ; 0.893      ;
; -2.333 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.030     ; 0.788      ;
; -2.269 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.440      ;
; -2.269 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.440      ;
; -2.269 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.440      ;
; -2.269 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.440      ;
; -2.269 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.440      ;
; -2.247 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.410      ;
; -2.247 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.410      ;
; -2.247 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.410      ;
; -2.247 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.410      ;
; -2.247 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.148      ; 3.410      ;
; -2.244 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.160      ; 3.419      ;
; -2.244 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.160      ; 3.419      ;
; -2.244 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.160      ; 3.419      ;
; -2.244 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.160      ; 3.419      ;
; -2.244 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.160      ; 3.419      ;
; -2.237 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.408      ;
; -2.237 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.408      ;
; -2.237 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.408      ;
; -2.237 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.408      ;
; -2.237 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.408      ;
; -2.202 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.046     ; 0.641      ;
; -2.199 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.044     ; 0.640      ;
; -2.181 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.026     ; 0.640      ;
; -2.137 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.981     ; 0.641      ;
; -2.136 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.981     ; 0.640      ;
; -2.129 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.000     ; 0.614      ;
; -2.129 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.979     ; 0.635      ;
; -2.115 ; SPI_slave:ecg_spi_ports|bit_cnt[8]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.176      ; 3.306      ;
; -2.100 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.271      ;
; -2.100 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.271      ;
; -2.100 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.271      ;
; -2.100 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.271      ;
; -2.100 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.271      ;
; -2.094 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.265      ;
; -2.094 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.265      ;
; -2.094 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.265      ;
; -2.094 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.265      ;
; -2.094 ; SPI_slave:ecg_spi_ports|bit_cnt[5]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.265      ;
; -2.032 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.203      ;
; -2.032 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.203      ;
; -2.032 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.203      ;
; -2.032 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.203      ;
; -2.032 ; SPI_slave:ecg_spi_ports|bit_cnt[2]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.203      ;
; -2.026 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.140      ; 3.181      ;
; -2.026 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.140      ; 3.181      ;
; -2.026 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.140      ; 3.181      ;
; -2.026 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.140      ; 3.181      ;
; -2.011 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.983     ; 0.513      ;
; -2.004 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.132      ; 3.151      ;
; -2.004 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.132      ; 3.151      ;
; -2.004 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.132      ; 3.151      ;
; -2.004 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.132      ; 3.151      ;
; -2.001 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.144      ; 3.160      ;
; -2.001 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.144      ; 3.160      ;
; -2.001 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.144      ; 3.160      ;
; -2.001 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.144      ; 3.160      ;
; -2.001 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.981     ; 0.505      ;
; -2.000 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.140      ; 3.155      ;
; -2.000 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.140      ; 3.155      ;
; -2.000 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.140      ; 3.155      ;
; -2.000 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.140      ; 3.155      ;
; -2.000 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.981     ; 0.504      ;
; -2.000 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.983     ; 0.502      ;
; -1.998 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.982     ; 0.501      ;
; -1.997 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.982     ; 0.500      ;
; -1.997 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.979     ; 0.503      ;
; -1.947 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.118      ;
; -1.947 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.118      ;
; -1.947 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.118      ;
; -1.947 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.118      ;
; -1.947 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.156      ; 3.118      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                     ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.238 ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.069     ; 0.630      ;
; -0.609 ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.088     ; 0.690      ;
; -0.603 ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.103     ; 0.683      ;
; -0.592 ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.150     ; 0.721      ;
; -0.578 ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.040     ; 0.704      ;
; -0.503 ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.066     ; 0.722      ;
; -0.495 ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.111      ; 0.686      ;
; -0.487 ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.041     ; 0.729      ;
; -0.474 ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.043     ; 0.714      ;
; -0.472 ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.126      ; 0.665      ;
; -0.454 ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.062     ; 0.666      ;
; -0.420 ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.107      ; 0.705      ;
; -0.406 ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.083      ; 0.672      ;
; -0.401 ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.041     ; 0.638      ;
; -0.394 ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.081      ; 0.654      ;
; -0.391 ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.041     ; 0.630      ;
; -0.386 ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.043     ; 0.642      ;
; -0.385 ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.040     ; 0.620      ;
; -0.375 ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.043     ; 0.630      ;
; -0.374 ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.119      ; 0.669      ;
; -0.276 ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.039     ; 0.643      ;
; -0.261 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.714      ; 2.123      ;
; -0.260 ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.041     ; 0.626      ;
; -0.260 ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.039     ; 0.627      ;
; -0.258 ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.041     ; 0.632      ;
; -0.082 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.712      ; 2.084      ;
; 0.016  ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.840      ; 2.017      ;
; 0.019  ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.840      ; 2.016      ;
; 0.023  ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.728      ; 2.131      ;
; 0.039  ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.567      ; 1.822      ;
; 0.065  ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.551      ; 1.774      ;
; 0.080  ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.550      ; 1.764      ;
; 0.091  ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.549      ; 1.750      ;
; 0.104  ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.738      ; 2.060      ;
; 0.131  ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.573      ; 1.736      ;
; 0.136  ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.730      ; 2.020      ;
; 0.141  ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.710      ; 1.996      ;
; 0.162  ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.576      ; 1.702      ;
; 0.165  ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.549      ; 1.700      ;
; 0.204  ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.598      ; 1.820      ;
; 0.220  ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.551      ; 1.757      ;
; 0.228  ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.595      ; 1.793      ;
; 0.259  ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.574      ; 1.739      ;
; 0.261  ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.595      ; 1.761      ;
; 0.274  ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.558      ; 1.708      ;
; 0.278  ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.560      ; 1.708      ;
; 0.279  ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.598      ; 1.745      ;
; 0.298  ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.550      ; 1.679      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2s_clk'                                                                                          ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.948 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.889      ;
; -0.948 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.889      ;
; -0.948 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.889      ;
; -0.877 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.818      ;
; -0.877 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.818      ;
; -0.877 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.818      ;
; -0.828 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.769      ;
; -0.823 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.764      ;
; -0.813 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.754      ;
; -0.813 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.754      ;
; -0.813 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.754      ;
; -0.795 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.736      ;
; -0.757 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.698      ;
; -0.752 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.693      ;
; -0.693 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.634      ;
; -0.684 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.625      ;
; -0.684 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.625      ;
; -0.684 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.625      ;
; -0.627 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.568      ;
; -0.621 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.562      ;
; -0.621 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.562      ;
; -0.621 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.562      ;
; -0.594 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.535      ;
; -0.572 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.513      ;
; -0.572 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.513      ;
; -0.572 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.513      ;
; -0.516 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.457      ;
; -0.510 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.451      ;
; -0.490 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.431      ;
; -0.490 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.431      ;
; -0.490 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.431      ;
; -0.485 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.426      ;
; -0.473 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.414      ;
; -0.467 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.408      ;
; -0.461 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.402      ;
; -0.374 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.315      ;
; -0.371 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.312      ;
; -0.295 ; I2S:i2s_ports|neg_edge ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.236      ;
; -0.209 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.150      ;
; -0.196 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.137      ;
; -0.064 ; I2S:i2s_ports|zzzbclk  ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.005      ;
; -0.058 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.999      ;
; 0.054  ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|zzzbclk  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.887      ;
; 0.062  ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.879      ;
; 0.167  ; I2S:i2s_ports|zzzbclk  ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.774      ;
; 0.175  ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.766      ;
; 0.184  ; I2S:i2s_ports|zzlrclk  ; I2S:i2s_ports|zzzlrclk ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.757      ;
; 0.197  ; I2S:i2s_ports|zzlrclk  ; I2S:i2s_ports|lr_edge  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.744      ;
; 0.197  ; I2S:i2s_ports|zlrclk   ; I2S:i2s_ports|zzlrclk  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 0.745      ;
; 0.213  ; I2S:i2s_ports|zzzlrclk ; I2S:i2s_ports|lr_edge  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.728      ;
; 0.333  ; I2S:i2s_ports|zbclk    ; I2S:i2s_ports|zzbclk   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.608      ;
; 0.379  ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.562      ;
; 0.379  ; I2S:i2s_ports|neg_edge ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.562      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                                  ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.277 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.393      ; 1.823      ;
; -0.152 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.393      ; 1.821      ;
; -0.130 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.480      ; 1.778      ;
; -0.119 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.731      ; 2.018      ;
; -0.099 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.394      ; 1.764      ;
; -0.079 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.724      ; 2.098      ;
; -0.065 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.467      ; 1.668      ;
; -0.050 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.480      ; 1.701      ;
; -0.048 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.392      ; 1.709      ;
; -0.014 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.481      ; 1.662      ;
; -0.006 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.467      ; 1.766      ;
; -0.002 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.471      ; 1.758      ;
; 0.007  ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.475      ; 1.640      ;
; 0.037  ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.474      ; 1.715      ;
; 0.092  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.548      ; 1.745      ;
; 0.136  ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.664      ; 1.809      ;
; 0.137  ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.710      ; 1.657      ;
; 0.138  ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.726      ; 1.672      ;
; 0.142  ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.547      ; 1.700      ;
; 0.150  ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.649      ; 1.683      ;
; 0.164  ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.688      ; 1.841      ;
; 0.190  ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.689      ; 1.925      ;
; 0.221  ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.688      ; 1.872      ;
; 0.238  ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.688      ; 1.875      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                                   ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.379 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.923      ; 1.574      ;
; -0.361 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.940      ; 1.609      ;
; -0.272 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.855      ; 1.613      ;
; -0.179 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.859      ; 1.710      ;
; -0.168 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.883      ; 1.745      ;
; -0.152 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.748      ; 1.626      ;
; -0.146 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.883      ; 1.767      ;
; -0.132 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.677      ; 1.575      ;
; -0.131 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.684      ; 1.583      ;
; -0.131 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.884      ; 1.783      ;
; -0.126 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.749      ; 1.653      ;
; -0.106 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.885      ; 1.809      ;
; -0.096 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.671      ; 1.605      ;
; -0.086 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.683      ; 1.627      ;
; -0.064 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.676      ; 1.642      ;
; -0.036 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.674      ; 1.668      ;
; -0.033 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.923      ; 1.920      ;
; -0.021 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.670      ; 1.679      ;
; -0.020 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.599      ; 1.609      ;
; -0.006 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.683      ; 1.707      ;
; 0.036  ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.916      ; 1.982      ;
; 0.049  ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.600      ; 1.679      ;
; 0.087  ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.599      ; 1.716      ;
; 0.104  ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.599      ; 1.733      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.208 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.779      ; 1.601      ;
; -0.198 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.762      ; 1.594      ;
; -0.196 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.753      ; 1.587      ;
; -0.188 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.753      ; 1.595      ;
; -0.186 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.803      ; 1.647      ;
; -0.181 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.764      ; 1.613      ;
; -0.178 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.781      ; 1.633      ;
; -0.169 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.044      ; 1.905      ;
; -0.167 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.045      ; 1.908      ;
; -0.157 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.800      ; 1.673      ;
; -0.139 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.778      ; 1.669      ;
; -0.132 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.800      ; 1.698      ;
; -0.128 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.803      ; 1.705      ;
; -0.120 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.754      ; 1.664      ;
; -0.112 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.755      ; 1.673      ;
; -0.109 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.754      ; 1.675      ;
; -0.102 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.753      ; 1.681      ;
; -0.065 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.771      ; 1.736      ;
; -0.045 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.908      ; 1.893      ;
; -0.036 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.926      ; 1.920      ;
; -0.018 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.935      ; 1.947      ;
; -0.018 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.910      ; 1.922      ;
; 0.007  ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.912      ; 1.949      ;
; 0.036  ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.925      ; 1.991      ;
; 0.171  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.391      ; 0.602      ;
; 0.190  ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.370      ; 0.600      ;
; 0.194  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.378      ; 0.612      ;
; 0.232  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.340      ; 0.612      ;
; 0.237  ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.343      ; 0.620      ;
; 0.254  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.366      ; 0.660      ;
; 0.320  ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.212      ; 0.572      ;
; 0.324  ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.213      ; 0.577      ;
; 0.325  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.211      ; 0.576      ;
; 0.329  ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.211      ; 0.580      ;
; 0.332  ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.209      ; 0.581      ;
; 0.332  ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.211      ; 0.583      ;
; 0.334  ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.214      ; 0.588      ;
; 0.336  ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.213      ; 0.589      ;
; 0.342  ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.210      ; 0.592      ;
; 0.357  ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.183      ; 0.580      ;
; 0.385  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.190      ; 0.615      ;
; 0.406  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.211      ; 0.657      ;
; 0.419  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.211      ; 0.670      ;
; 0.419  ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.184      ; 0.643      ;
; 0.429  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.170      ; 0.639      ;
; 0.431  ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.212      ; 0.683      ;
; 0.455  ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.186      ; 0.681      ;
; 0.524  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.108      ; 0.672      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2s_clk'                                                                                          ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; I2S:i2s_ports|neg_edge ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.339 ; I2S:i2s_ports|zbclk    ; I2S:i2s_ports|zzbclk   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.537      ;
; 0.429 ; I2S:i2s_ports|zzlrclk  ; I2S:i2s_ports|lr_edge  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.627      ;
; 0.465 ; I2S:i2s_ports|zzzlrclk ; I2S:i2s_ports|lr_edge  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.663      ;
; 0.471 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.669      ;
; 0.473 ; I2S:i2s_ports|zzlrclk  ; I2S:i2s_ports|zzzlrclk ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.671      ;
; 0.474 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.672      ;
; 0.492 ; I2S:i2s_ports|zlrclk   ; I2S:i2s_ports|zzlrclk  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.691      ;
; 0.503 ; I2S:i2s_ports|zzzbclk  ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.701      ;
; 0.515 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.713      ;
; 0.526 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.724      ;
; 0.528 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.726      ;
; 0.529 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.727      ;
; 0.542 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.740      ;
; 0.586 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.784      ;
; 0.625 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|zzzbclk  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.823      ;
; 0.645 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.843      ;
; 0.667 ; I2S:i2s_ports|zzzbclk  ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.865      ;
; 0.668 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.866      ;
; 0.738 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.936      ;
; 0.789 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.987      ;
; 0.803 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.001      ;
; 0.803 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.001      ;
; 0.818 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.016      ;
; 0.852 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.050      ;
; 0.852 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.050      ;
; 0.863 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.061      ;
; 0.893 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.091      ;
; 0.905 ; I2S:i2s_ports|neg_edge ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.103      ;
; 0.930 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.128      ;
; 0.945 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.143      ;
; 0.972 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.170      ;
; 0.977 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.175      ;
; 1.009 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.207      ;
; 1.010 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.208      ;
; 1.010 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.208      ;
; 1.014 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.212      ;
; 1.025 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.223      ;
; 1.034 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.232      ;
; 1.039 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.237      ;
; 1.048 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.246      ;
; 1.118 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.316      ;
; 1.122 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.320      ;
; 1.127 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.325      ;
; 1.132 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.330      ;
; 1.139 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.337      ;
; 1.141 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.339      ;
; 1.242 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.440      ;
; 1.242 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.440      ;
; 1.242 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.440      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.356 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.538      ;
; 0.363 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.545      ;
; 0.364 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.546      ;
; 0.375 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.379 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.561      ;
; 0.386 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.568      ;
; 0.386 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.568      ;
; 0.447 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.629      ;
; 0.489 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.671      ;
; 0.492 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.674      ;
; 0.500 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.682      ;
; 0.501 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.683      ;
; 0.503 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.684      ;
; 0.506 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.688      ;
; 0.564 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.259      ; 0.967      ;
; 0.580 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.762      ;
; 0.611 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.431      ; 0.686      ;
; 0.614 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.798      ;
; 0.694 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.225      ; 3.093      ;
; 0.696 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.239      ; 1.079      ;
; 0.704 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.094      ; 2.972      ;
; 0.705 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.232      ; 3.111      ;
; 0.706 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.365      ; 0.715      ;
; 0.722 ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.904      ;
; 0.748 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.110      ; 3.032      ;
; 0.749 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.259      ; 1.152      ;
; 0.764 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.259      ; 1.167      ;
; 0.764 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.259      ; 1.167      ;
; 0.765 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.259      ; 1.168      ;
; 0.767 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.229      ; 3.170      ;
; 0.768 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.094      ; 3.036      ;
; 0.770 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.229      ; 3.173      ;
; 0.771 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.224      ; 1.139      ;
; 0.772 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.229      ; 3.175      ;
; 0.781 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.963      ;
; 0.795 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.199      ; 3.168      ;
; 0.799 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.050      ; 0.993      ;
; 0.810 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.992      ;
; 0.816 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.161      ; 3.151      ;
; 0.819 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.161      ; 3.154      ;
; 0.820 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.068      ; 1.032      ;
; 0.825 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.161      ; 3.160      ;
; 0.833 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.015      ;
; 0.840 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.161      ; 3.175      ;
; 0.848 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.431      ; 0.923      ;
; 0.852 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.365      ; 0.861      ;
; 0.857 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.229      ; 3.260      ;
; 0.867 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.439      ; 0.950      ;
; 0.868 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.052      ;
; 0.876 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.210      ; 3.260      ;
; 0.879 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.210      ; 3.263      ;
; 0.881 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.225      ; 3.280      ;
; 0.884 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.225      ; 3.283      ;
; 0.887 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.229      ; 3.290      ;
; 0.888 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.091      ; 1.123      ;
; 0.890 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.225      ; 3.289      ;
; 0.901 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.412      ; 1.457      ;
; 0.902 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.412      ; 1.458      ;
; 0.904 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.412      ; 1.460      ;
; 0.904 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.412      ; 1.460      ;
; 0.916 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 1.097      ;
; 0.919 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.210      ; 3.303      ;
; 0.919 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.315      ; 1.378      ;
; 0.919 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.315      ; 1.378      ;
; 0.919 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.315      ; 1.378      ;
; 0.922 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.315      ; 1.381      ;
; 0.923 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.210      ; 3.307      ;
; 0.924 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 1.105      ;
; 0.928 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.225      ; 3.327      ;
; 0.929 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.528      ; 1.101      ;
; 0.935 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.202      ; 1.281      ;
; 0.936 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.147      ; 0.727      ;
; 0.939 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.333      ; 1.416      ;
; 0.939 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.333      ; 1.416      ;
; 0.949 ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.131      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; SPI_slave:rec_spi_ports|rd_add               ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[0]            ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[1]            ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[2]            ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[3]            ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[4]            ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[5]            ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[6]            ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[7]            ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[8]            ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[9]            ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[10]           ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[11]           ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[12]           ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[13]           ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[14]           ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[15]           ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[16]           ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[17]           ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[18]           ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[19]           ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[20]           ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[21]           ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[22]           ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[23]           ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.359 ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.035      ; 0.538      ;
; 0.361 ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.543      ;
; 0.364 ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.545      ;
; 0.364 ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.545      ;
; 0.364 ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.545      ;
; 0.364 ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.545      ;
; 0.365 ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.546      ;
; 0.367 ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.035      ; 0.546      ;
; 0.493 ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.674      ;
; 0.493 ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.035      ; 0.672      ;
; 0.494 ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.674      ;
; 0.500 ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.682      ;
; 0.502 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.207      ; 2.883      ;
; 0.502 ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.683      ;
; 0.503 ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.684      ;
; 0.509 ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.035      ; 0.688      ;
; 0.510 ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.035      ; 0.689      ;
; 0.513 ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.698      ;
; 0.522 ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.391      ; 0.557      ;
; 0.523 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.207      ; 2.904      ;
; 0.525 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.710      ;
; 0.554 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 2.911      ;
; 0.555 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 2.912      ;
; 0.566 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.254      ; 2.994      ;
; 0.578 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.249      ; 3.001      ;
; 0.585 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 2.942      ;
; 0.610 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 2.967      ;
; 0.612 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 2.969      ;
; 0.612 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 2.969      ;
; 0.619 ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.800      ;
; 0.637 ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.391      ; 0.672      ;
; 0.641 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.218      ; 3.033      ;
; 0.645 ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.035      ; 0.824      ;
; 0.647 ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.391      ; 0.682      ;
; 0.651 ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.236      ; 1.031      ;
; 0.653 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.081      ; 0.878      ;
; 0.656 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.081      ; 0.881      ;
; 0.659 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.218      ; 3.051      ;
; 0.661 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.153      ; 2.988      ;
; 0.662 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.153      ; 2.989      ;
; 0.668 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.207      ; 3.049      ;
; 0.672 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.153      ; 2.999      ;
; 0.680 ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.223      ; 0.547      ;
; 0.689 ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.870      ;
; 0.689 ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.244      ; 1.077      ;
; 0.689 ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.204      ; 0.537      ;
; 0.692 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.163      ; 3.029      ;
; 0.694 ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.069      ; 0.907      ;
; 0.698 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.126      ; 2.998      ;
; 0.698 ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.263      ; 1.105      ;
; 0.704 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.889      ;
; 0.709 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.894      ;
; 0.720 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.218      ; 3.112      ;
; 0.732 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.134      ; 3.040      ;
; 0.747 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.233      ; 1.124      ;
; 0.747 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.233      ; 1.124      ;
; 0.748 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.233      ; 1.125      ;
; 0.754 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.233      ; 1.131      ;
; 0.754 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.233      ; 1.131      ;
; 0.768 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.243      ; 1.155      ;
; 0.769 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.243      ; 1.156      ;
; 0.769 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.243      ; 1.156      ;
; 0.770 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.243      ; 1.157      ;
; 0.773 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.243      ; 1.160      ;
; 0.774 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.243      ; 1.161      ;
; 0.783 ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.965      ;
; 0.783 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.243      ; 1.170      ;
; 0.784 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.126      ; 3.084      ;
; 0.786 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.126      ; 3.086      ;
; 0.786 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.126      ; 3.086      ;
; 0.786 ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.968      ;
; 0.786 ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.035      ; 0.965      ;
; 0.787 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.153      ; 3.114      ;
; 0.788 ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.970      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.749 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.082      ; 4.316      ;
; -1.749 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.082      ; 4.316      ;
; -1.749 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.082      ; 4.316      ;
; -1.749 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.082      ; 4.316      ;
; -1.729 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.098      ; 4.312      ;
; -1.729 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.098      ; 4.312      ;
; -1.729 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.098      ; 4.312      ;
; -1.729 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.098      ; 4.312      ;
; -1.729 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.098      ; 4.312      ;
; -1.703 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.129      ; 4.317      ;
; -1.703 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.129      ; 4.317      ;
; -1.703 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.129      ; 4.317      ;
; -1.703 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.129      ; 4.317      ;
; -1.687 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.143      ; 4.315      ;
; -1.687 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.143      ; 4.315      ;
; -1.687 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.143      ; 4.315      ;
; -1.687 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.143      ; 4.315      ;
; -1.687 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.143      ; 4.315      ;
; -1.685 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.147      ; 4.317      ;
; -1.685 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.147      ; 4.317      ;
; -1.685 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.147      ; 4.317      ;
; -1.685 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.147      ; 4.317      ;
; -1.685 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.147      ; 4.317      ;
; -1.679 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.151      ; 4.315      ;
; -1.143 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.082      ; 4.210      ;
; -1.143 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.082      ; 4.210      ;
; -1.143 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.082      ; 4.210      ;
; -1.143 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.082      ; 4.210      ;
; -1.123 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.098      ; 4.206      ;
; -1.123 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.098      ; 4.206      ;
; -1.123 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.098      ; 4.206      ;
; -1.123 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.098      ; 4.206      ;
; -1.123 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.098      ; 4.206      ;
; -1.097 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.129      ; 4.211      ;
; -1.097 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.129      ; 4.211      ;
; -1.097 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.129      ; 4.211      ;
; -1.097 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.129      ; 4.211      ;
; -1.081 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.143      ; 4.209      ;
; -1.081 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.143      ; 4.209      ;
; -1.081 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.143      ; 4.209      ;
; -1.081 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.143      ; 4.209      ;
; -1.081 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.143      ; 4.209      ;
; -1.079 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.147      ; 4.211      ;
; -1.079 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.147      ; 4.211      ;
; -1.079 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.147      ; 4.211      ;
; -1.079 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.147      ; 4.211      ;
; -1.079 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.147      ; 4.211      ;
; -1.072 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.151      ; 4.208      ;
; -0.886 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.870      ; 3.241      ;
; -0.886 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.870      ; 3.241      ;
; -0.886 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.870      ; 3.241      ;
; -0.886 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.870      ; 3.241      ;
; -0.707 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.030      ; 3.222      ;
; -0.707 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.030      ; 3.222      ;
; -0.707 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.030      ; 3.222      ;
; -0.707 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.030      ; 3.222      ;
; -0.707 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.030      ; 3.222      ;
; -0.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.058      ;
; -0.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.058      ;
; -0.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.058      ;
; -0.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.058      ;
; -0.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.058      ;
; -0.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.058      ;
; -0.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.058      ;
; -0.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.058      ;
; -0.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.058      ;
; -0.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.058      ;
; -0.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.058      ;
; -0.701 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.872      ; 3.058      ;
; -0.674 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.868      ; 3.027      ;
; -0.674 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.868      ; 3.027      ;
; -0.674 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.868      ; 3.027      ;
; -0.674 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.868      ; 3.027      ;
; -0.674 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.868      ; 3.027      ;
; -0.674 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.868      ; 3.027      ;
; -0.674 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.868      ; 3.027      ;
; -0.674 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.868      ; 3.027      ;
; -0.674 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.868      ; 3.027      ;
; -0.616 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.892      ; 2.993      ;
; -0.616 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.892      ; 2.993      ;
; -0.545 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.157      ; 3.187      ;
; -0.484 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.040      ; 3.009      ;
; -0.475 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.025      ; 2.985      ;
; -0.450 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.025      ; 2.960      ;
; -0.247 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.870      ; 3.102      ;
; -0.247 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.870      ; 3.102      ;
; -0.247 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.870      ; 3.102      ;
; -0.247 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.870      ; 3.102      ;
; -0.139 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.025      ; 3.149      ;
; -0.109 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.025      ; 3.119      ;
; -0.091 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.040      ; 3.116      ;
; -0.035 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.872      ; 2.892      ;
; -0.035 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.872      ; 2.892      ;
; -0.035 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.872      ; 2.892      ;
; -0.035 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.872      ; 2.892      ;
; -0.035 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.872      ; 2.892      ;
; -0.035 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.872      ; 2.892      ;
; -0.035 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.872      ; 2.892      ;
; -0.035 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.872      ; 2.892      ;
; -0.035 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.872      ; 2.892      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.665 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.049      ; 4.199      ;
; -1.665 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.049      ; 4.199      ;
; -1.665 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.049      ; 4.199      ;
; -1.665 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.049      ; 4.199      ;
; -1.665 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.049      ; 4.199      ;
; -1.635 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.076      ; 4.196      ;
; -1.635 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.076      ; 4.196      ;
; -1.635 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.076      ; 4.196      ;
; -1.635 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.076      ; 4.196      ;
; -1.635 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.076      ; 4.196      ;
; -1.609 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.104      ; 4.198      ;
; -1.609 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.104      ; 4.198      ;
; -1.609 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.104      ; 4.198      ;
; -1.609 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.104      ; 4.198      ;
; -1.609 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.104      ; 4.198      ;
; -1.609 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.104      ; 4.198      ;
; -1.589 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.128      ; 4.202      ;
; -1.589 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.128      ; 4.202      ;
; -1.589 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.128      ; 4.202      ;
; -1.576 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.138      ; 4.199      ;
; -1.576 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.138      ; 4.199      ;
; -1.576 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.138      ; 4.199      ;
; -1.549 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.168      ; 4.202      ;
; -1.543 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.173      ; 4.201      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.044      ; 3.611      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.044      ; 3.611      ;
; -1.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.049      ; 4.111      ;
; -1.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.049      ; 4.111      ;
; -1.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.049      ; 4.111      ;
; -1.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.049      ; 4.111      ;
; -1.077 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.049      ; 4.111      ;
; -1.061 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.051      ; 3.597      ;
; -1.061 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.051      ; 3.597      ;
; -1.061 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.051      ; 3.597      ;
; -1.061 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.051      ; 3.597      ;
; -1.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.076      ; 4.108      ;
; -1.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.076      ; 4.108      ;
; -1.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.076      ; 4.108      ;
; -1.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.076      ; 4.108      ;
; -1.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.076      ; 4.108      ;
; -1.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.104      ; 4.111      ;
; -1.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.104      ; 4.111      ;
; -1.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.104      ; 4.111      ;
; -1.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.104      ; 4.111      ;
; -1.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.104      ; 4.111      ;
; -1.022 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.104      ; 4.111      ;
; -1.001 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.128      ; 4.114      ;
; -1.001 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.128      ; 4.114      ;
; -1.001 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.128      ; 4.114      ;
; -0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.138      ; 4.111      ;
; -0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.138      ; 4.111      ;
; -0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.138      ; 4.111      ;
; -0.961 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.168      ; 4.114      ;
; -0.955 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.173      ; 4.113      ;
; -0.925 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.903      ; 3.313      ;
; -0.925 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.903      ; 3.313      ;
; -0.925 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.903      ; 3.313      ;
; -0.925 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.903      ; 3.313      ;
; -0.850 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.078      ; 3.413      ;
; -0.850 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.078      ; 3.413      ;
; -0.850 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.078      ; 3.413      ;
; -0.850 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.078      ; 3.413      ;
; -0.850 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.078      ; 3.413      ;
; -0.850 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.078      ; 3.413      ;
; -0.850 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.078      ; 3.413      ;
; -0.850 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.078      ; 3.413      ;
; -0.825 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.103      ; 3.413      ;
; -0.710 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 3.086      ;
; -0.710 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 3.086      ;
; -0.710 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 3.086      ;
; -0.710 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 3.086      ;
; -0.710 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 3.086      ;
; -0.710 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 3.086      ;
; -0.710 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 3.086      ;
; -0.710 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 3.086      ;
; -0.710 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 3.086      ;
; -0.710 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.891      ; 3.086      ;
; -0.491 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.852      ;
; -0.491 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.852      ;
; -0.491 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.852      ;
; -0.491 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.876      ; 2.852      ;
; -0.445 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.065      ; 2.995      ;
; -0.422 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.065      ; 2.972      ;
; -0.372 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.037      ; 2.894      ;
; -0.328 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.044      ; 3.357      ;
; -0.328 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.044      ; 3.357      ;
; -0.320 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.051      ; 3.356      ;
; -0.320 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.051      ; 3.356      ;
; -0.320 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.051      ; 3.356      ;
; -0.320 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.051      ; 3.356      ;
; -0.220 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.903      ; 3.108      ;
; -0.220 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.903      ; 3.108      ;
; -0.220 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.903      ; 3.108      ;
; -0.220 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.903      ; 3.108      ;
; -0.117 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.065      ; 3.167      ;
; -0.084 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.065      ; 3.134      ;
; -0.080 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.078      ; 3.143      ;
; -0.080 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.078      ; 3.143      ;
; -0.080 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.078      ; 3.143      ;
; -0.080 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.078      ; 3.143      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rec_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.413 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.532      ;
; 0.413 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.532      ;
; 0.413 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.532      ;
; 0.413 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.945      ; 2.532      ;
; 0.615 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.106      ; 2.895      ;
; 0.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.775      ;
; 0.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.775      ;
; 0.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.775      ;
; 0.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.775      ;
; 0.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.775      ;
; 0.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.775      ;
; 0.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.775      ;
; 0.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.775      ;
; 0.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.775      ;
; 0.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.961      ; 2.775      ;
; 0.664 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.134      ; 2.972      ;
; 0.679 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.181      ; 3.034      ;
; 0.701 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.134      ; 3.009      ;
; 0.705 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.155      ; 3.034      ;
; 0.705 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.155      ; 3.034      ;
; 0.705 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.155      ; 3.034      ;
; 0.705 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.155      ; 3.034      ;
; 0.705 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.155      ; 3.034      ;
; 0.705 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.155      ; 3.034      ;
; 0.705 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.155      ; 3.034      ;
; 0.705 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.155      ; 3.034      ;
; 0.854 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.973      ; 3.001      ;
; 0.854 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.973      ; 3.001      ;
; 0.854 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.973      ; 3.001      ;
; 0.854 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.973      ; 3.001      ;
; 0.937 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.127      ; 3.238      ;
; 0.937 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.127      ; 3.238      ;
; 0.937 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.127      ; 3.238      ;
; 0.937 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.127      ; 3.238      ;
; 0.945 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.120      ; 3.239      ;
; 0.945 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.120      ; 3.239      ;
; 0.967 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.106      ; 2.747      ;
; 1.001 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.134      ; 2.809      ;
; 1.027 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.134      ; 2.835      ;
; 1.138 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.945      ; 2.757      ;
; 1.138 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.945      ; 2.757      ;
; 1.138 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.945      ; 2.757      ;
; 1.138 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.945      ; 2.757      ;
; 1.347 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.961      ; 2.982      ;
; 1.347 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.961      ; 2.982      ;
; 1.347 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.961      ; 2.982      ;
; 1.347 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.961      ; 2.982      ;
; 1.347 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.961      ; 2.982      ;
; 1.347 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.961      ; 2.982      ;
; 1.347 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.961      ; 2.982      ;
; 1.347 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.961      ; 2.982      ;
; 1.347 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.961      ; 2.982      ;
; 1.347 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.961      ; 2.982      ;
; 1.440 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.181      ; 3.295      ;
; 1.466 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.155      ; 3.295      ;
; 1.466 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.155      ; 3.295      ;
; 1.466 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.155      ; 3.295      ;
; 1.466 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.155      ; 3.295      ;
; 1.466 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.155      ; 3.295      ;
; 1.466 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.155      ; 3.295      ;
; 1.466 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.155      ; 3.295      ;
; 1.466 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.155      ; 3.295      ;
; 1.537 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.254      ; 3.965      ;
; 1.543 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.249      ; 3.966      ;
; 1.552 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.973      ; 3.199      ;
; 1.552 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.973      ; 3.199      ;
; 1.552 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.973      ; 3.199      ;
; 1.552 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.973      ; 3.199      ;
; 1.572 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.218      ; 3.964      ;
; 1.572 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.218      ; 3.964      ;
; 1.572 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.218      ; 3.964      ;
; 1.586 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.207      ; 3.967      ;
; 1.586 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.207      ; 3.967      ;
; 1.586 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.207      ; 3.967      ;
; 1.606 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 3.963      ;
; 1.606 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 3.963      ;
; 1.606 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 3.963      ;
; 1.606 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 3.963      ;
; 1.606 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 3.963      ;
; 1.606 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.183      ; 3.963      ;
; 1.634 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.153      ; 3.961      ;
; 1.634 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.153      ; 3.961      ;
; 1.634 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.153      ; 3.961      ;
; 1.634 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.153      ; 3.961      ;
; 1.634 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.153      ; 3.961      ;
; 1.664 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.126      ; 3.964      ;
; 1.664 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.126      ; 3.964      ;
; 1.664 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.126      ; 3.964      ;
; 1.664 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.126      ; 3.964      ;
; 1.664 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.126      ; 3.964      ;
; 1.671 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.127      ; 3.472      ;
; 1.671 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.127      ; 3.472      ;
; 1.671 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.127      ; 3.472      ;
; 1.671 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.127      ; 3.472      ;
; 1.691 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.120      ; 3.485      ;
; 1.691 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.120      ; 3.485      ;
; 2.125 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.254      ; 4.053      ;
; 2.131 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.249      ; 4.054      ;
; 2.160 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.218      ; 4.052      ;
; 2.160 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.218      ; 4.052      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.528 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.240      ; 2.942      ;
; 0.619 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.963      ; 2.756      ;
; 0.619 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.963      ; 2.756      ;
; 0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.107      ; 2.920      ;
; 0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.107      ; 2.920      ;
; 0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.107      ; 2.920      ;
; 0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.107      ; 2.920      ;
; 0.639 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.107      ; 2.920      ;
; 0.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.938      ; 2.768      ;
; 0.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.938      ; 2.768      ;
; 0.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.938      ; 2.768      ;
; 0.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.938      ; 2.768      ;
; 0.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.938      ; 2.768      ;
; 0.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.938      ; 2.768      ;
; 0.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.938      ; 2.768      ;
; 0.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.938      ; 2.768      ;
; 0.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.938      ; 2.768      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.791      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.791      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.791      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.791      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.791      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.791      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.791      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.791      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.791      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.791      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.791      ;
; 0.675 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.942      ; 2.791      ;
; 0.694 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.094      ; 2.962      ;
; 0.714 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.110      ; 2.998      ;
; 0.731 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.094      ; 2.999      ;
; 0.879 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.940      ; 2.993      ;
; 0.879 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.940      ; 2.993      ;
; 0.879 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.940      ; 2.993      ;
; 0.879 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.940      ; 2.993      ;
; 1.015 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.094      ; 2.783      ;
; 1.056 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.110      ; 2.840      ;
; 1.060 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.094      ; 2.828      ;
; 1.163 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.240      ; 3.077      ;
; 1.254 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.963      ; 2.891      ;
; 1.254 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.963      ; 2.891      ;
; 1.312 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.938      ; 2.924      ;
; 1.312 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.938      ; 2.924      ;
; 1.312 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.938      ; 2.924      ;
; 1.312 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.938      ; 2.924      ;
; 1.312 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.938      ; 2.924      ;
; 1.312 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.938      ; 2.924      ;
; 1.312 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.938      ; 2.924      ;
; 1.312 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.938      ; 2.924      ;
; 1.312 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.938      ; 2.924      ;
; 1.330 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.107      ; 3.111      ;
; 1.330 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.107      ; 3.111      ;
; 1.330 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.107      ; 3.111      ;
; 1.330 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.107      ; 3.111      ;
; 1.330 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.107      ; 3.111      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.953      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.953      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.953      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.953      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.953      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.953      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.953      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.953      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.953      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.953      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.953      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.942      ; 2.953      ;
; 1.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.940      ; 3.129      ;
; 1.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.940      ; 3.129      ;
; 1.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.940      ; 3.129      ;
; 1.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.940      ; 3.129      ;
; 1.649 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.232      ; 4.055      ;
; 1.655 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.229      ; 4.058      ;
; 1.655 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.229      ; 4.058      ;
; 1.655 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.229      ; 4.058      ;
; 1.655 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.229      ; 4.058      ;
; 1.655 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.229      ; 4.058      ;
; 1.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.225      ; 4.055      ;
; 1.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.225      ; 4.055      ;
; 1.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.225      ; 4.055      ;
; 1.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.225      ; 4.055      ;
; 1.656 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.225      ; 4.055      ;
; 1.673 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.210      ; 4.057      ;
; 1.673 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.210      ; 4.057      ;
; 1.673 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.210      ; 4.057      ;
; 1.673 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.210      ; 4.057      ;
; 1.702 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.177      ; 4.053      ;
; 1.702 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.177      ; 4.053      ;
; 1.702 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.177      ; 4.053      ;
; 1.702 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.177      ; 4.053      ;
; 1.702 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.177      ; 4.053      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.161      ; 4.057      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.161      ; 4.057      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.161      ; 4.057      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.161      ; 4.057      ;
; 2.254 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.232      ; 4.160      ;
; 2.259 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.229      ; 4.162      ;
; 2.259 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.229      ; 4.162      ;
; 2.259 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.229      ; 4.162      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; 0.152  ; 0.368        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; 0.152  ; 0.368        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2s_clk ; Rise       ; i2s_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|valid           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk        ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge        ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|valid           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~input|o               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|neg_edge|clk        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|valid|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zbclk|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zlrclk|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzbclk|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[0]|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[1]|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[2]|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[3]|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[4]|clk          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|lr_edge|clk         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|pos_edge|clk        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzlrclk|clk         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzzbclk|clk         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzzlrclk|clk        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|outclk   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge         ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge        ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|valid           ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk         ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[0]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[1]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[2]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[3]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[4]|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|lr_edge|clk         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|neg_edge|clk        ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|pos_edge|clk        ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|valid|clk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zbclk|clk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zlrclk|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zzbclk|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zzlrclk|clk         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zzzbclk|clk         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zzzlrclk|clk        ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~input|o               ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|dataa            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|dataa           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datac            ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.422  ; 0.422        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.422  ; 0.422        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2|datad           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2|combout         ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datac          ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datac          ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datac          ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datac          ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datac          ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datac            ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datac            ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datac          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datac          ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datad          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datad          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datab          ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------------+------------+--------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 4.117  ; 4.535 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.480  ; 1.629 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.255  ; 3.566 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.484  ; 3.816 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.077  ; 3.392 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.586  ; 3.006 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.377  ; 2.801 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.168  ; 2.512 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.119  ; 2.474 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.586  ; 3.006 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.049  ; 2.391 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.057  ; 2.384 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 1.859  ; 2.226 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 2.202  ; 2.543 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.196  ; 2.534 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 1.845  ; 2.218 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.262  ; 2.651 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 2.178  ; 2.515 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 1.779  ; 2.135 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 2.130  ; 2.520 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.259  ; 2.658 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.121  ; 2.487 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.374  ; 2.814 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.322  ; 2.701 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.383  ; 2.809 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.005  ; 2.368 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 1.891  ; 2.239 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.404  ; 2.826 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 1.854  ; 2.196 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.361  ; 2.798 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.409  ; 3.766 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 2.987  ; 3.333 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 3.840  ; 4.248 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.168  ; 1.275 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.840  ; 3.167 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.197  ; 3.539 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.767  ; 3.124 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.132  ; 3.474 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.642  ; 1.063 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.557  ; 0.967 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.527  ; 0.885 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.375  ; 0.699 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.642  ; 1.059 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.347  ; 0.688 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.378  ; 0.706 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.173  ; 0.523 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.343  ; 0.668 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.326  ; 0.664 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; -0.018 ; 0.340 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.395  ; 0.772 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.310  ; 0.634 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.261  ; 0.606 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.424  ; 0.820 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.316  ; 0.664 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.338  ; 0.675 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.597  ; 1.028 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.393  ; 0.726 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.493  ; 0.887 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.230  ; 0.579 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.134  ; 0.491 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.541  ; 0.952 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.107  ; 0.464 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.621  ; 1.063 ; Fall       ; ecg_ss_n        ;
; i2s_bclk              ; i2s_clk    ; 1.371  ; 1.705 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 1.317  ; 1.665 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 2.929  ; 3.273 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.291  ; 1.372 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.945  ; 3.217 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.399  ; 3.736 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.506  ; 2.835 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 3.497  ; 3.796 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.311  ; 3.672 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 2.974  ; 3.365 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.460  ; 1.582 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.192  ; 3.521 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.491  ; 3.781 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.415  ; 2.747 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 3.666  ; 4.006 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -3.650 ; -4.053 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.724 ; -0.837 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.822 ; -3.122 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -3.058 ; -3.379 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.665 ; -2.972 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.363 ; -1.721 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.987 ; -2.389 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.788 ; -2.117 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.669 ; -2.018 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -2.141 ; -2.535 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.606 ; -1.942 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.679 ; -1.994 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.423 ; -1.782 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.801 ; -2.114 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.767 ; -2.077 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.363 ; -1.721 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.856 ; -2.217 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.778 ; -2.085 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.411 ; -1.754 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.680 ; -2.062 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.762 ; -2.142 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.699 ; -2.039 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.986 ; -2.402 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.893 ; -2.240 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.952 ; -2.344 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.629 ; -1.973 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.525 ; -1.852 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.972 ; -2.362 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.486 ; -1.810 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.946 ; -2.368 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.534 ; -2.887 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -1.110 ; -1.483 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -3.352 ; -3.729 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.610 ; -0.734 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.427 ; -2.750 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.734 ; -3.081 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.377 ; -2.721 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.420 ; -2.784 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.941  ; 0.592  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.388  ; -0.011 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.613  ; 0.273  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.563  ; 0.246  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.321  ; -0.078 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.475  ; 0.150  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.447  ; 0.137  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.640  ; 0.308  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.491  ; 0.181  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.612  ; 0.282  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.941  ; 0.592  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.431  ; 0.071  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.513  ; 0.206  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.671  ; 0.344  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.403  ; 0.024  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.506  ; 0.174  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.496  ; 0.174  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.374  ; -0.039 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.549  ; 0.224  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.449  ; 0.064  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.708  ; 0.367  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.681  ; 0.342  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.426  ; 0.033  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.709  ; 0.370  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.213  ; -0.207 ; Fall       ; ecg_ss_n        ;
; i2s_bclk              ; i2s_clk    ; -1.051 ; -1.378 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -0.987 ; -1.322 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -2.524 ; -2.865 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.532 ; -0.702 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.545 ; -2.810 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.981 ; -3.306 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.083 ; -2.392 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -2.634 ; -3.003 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -1.457 ; -1.779 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -2.286 ; -2.673 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.604 ; -0.762 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.777 ; -3.107 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.789 ; -3.068 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.040 ; -2.359 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -2.721 ; -3.066 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 5.471 ; 5.436 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 6.080 ; 5.950 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 5.944 ; 5.854 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 5.554 ; 5.472 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 5.771 ; 5.518 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.517 ; 5.380 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.491 ; 5.335 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.155 ; 5.155 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 5.771 ; 5.518 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.517 ; 5.380 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.491 ; 5.335 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.155 ; 5.155 ; Fall       ; ecg_ss_n        ;
; i2s_valid        ; i2s_clk    ; 4.932 ; 4.889 ; Rise       ; i2s_clk         ;
; rec_miso         ; rec_sclk   ; 5.337 ; 5.263 ; Rise       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 5.532 ; 5.455 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 5.594 ; 5.479 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 5.312 ; 5.248 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 5.789 ; 5.445 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 5.105 ; 4.939 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 5.003 ; 4.986 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 4.885 ; 4.849 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 5.789 ; 5.445 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 5.105 ; 4.939 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 5.003 ; 4.986 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 8.128 ; 8.138 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 7.587 ; 7.494 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 8.128 ; 8.138 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 6.981 ; 6.889 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 7.133 ; 7.083 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 7.058 ; 6.968 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 7.299 ; 7.247 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 7.217 ; 7.139 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 7.792 ; 7.831 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 6.889 ; 6.772 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 6.957 ; 6.842 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 7.061 ; 6.978 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 6.897 ; 6.783 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 6.487 ; 6.407 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 7.417 ; 7.336 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 6.882 ; 6.769 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 6.900 ; 6.778 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 6.500 ; 6.419 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 7.135 ; 7.093 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 6.760 ; 6.668 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 7.118 ; 7.070 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 6.802 ; 6.715 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 6.887 ; 6.775 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 6.594 ; 6.533 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 6.514 ; 6.437 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 4.885 ; 4.849 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 5.349 ; 5.313 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 5.861 ; 5.779 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 5.783 ; 5.703 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 5.390 ; 5.281 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 5.650 ; 5.403 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.234 ; 5.151 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.104 ; 5.206 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 4.991 ; 4.807 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 5.650 ; 5.403 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.234 ; 5.151 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.104 ; 5.206 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 4.991 ; 4.807 ; Fall       ; ecg_ss_n        ;
; i2s_valid        ; i2s_clk    ; 4.840 ; 4.797 ; Rise       ; i2s_clk         ;
; rec_miso         ; rec_sclk   ; 5.223 ; 5.150 ; Rise       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 5.370 ; 5.264 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 5.443 ; 5.338 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 5.159 ; 5.066 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 5.668 ; 5.333 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 4.760 ; 4.761 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 4.776 ; 4.701 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 4.695 ; 4.565 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 5.668 ; 5.333 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 4.760 ; 4.761 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 4.776 ; 4.701 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 6.341 ; 6.262 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 7.398 ; 7.306 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 7.968 ; 7.980 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 6.817 ; 6.727 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 6.970 ; 6.920 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 6.893 ; 6.805 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 7.127 ; 7.076 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 7.048 ; 6.973 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 7.646 ; 7.685 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 6.727 ; 6.613 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 6.795 ; 6.682 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 6.897 ; 6.815 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 6.735 ; 6.624 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 6.341 ; 6.262 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 7.236 ; 7.156 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 6.721 ; 6.610 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 6.738 ; 6.619 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 6.354 ; 6.274 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 6.972 ; 6.931 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 6.604 ; 6.513 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 6.956 ; 6.908 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 6.644 ; 6.558 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 6.726 ; 6.616 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 6.445 ; 6.383 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 6.367 ; 6.291 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 4.695 ; 4.565 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 8.003 ; 8.464 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.143 ;       ;       ; 7.351 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.413 ;       ;       ; 7.702 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.874 ;       ;       ; 7.087 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.227 ; 7.142 ; 7.654 ; 7.517 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.143 ; 7.295 ; 7.690 ; 7.472 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.002 ; 6.786 ; 7.292 ; 7.292 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.543 ; 6.995 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.715 ;       ;       ; 6.914 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.121 ;       ;       ; 7.350 ;
; rec_st_load_trdy ; rec_trdy    ; 6.141 ;       ;       ; 6.379 ;
; rec_tx_load_en   ; rec_roe     ; 7.081 ; 7.059 ; 7.529 ; 7.363 ;
; rec_tx_load_en   ; rec_rrdy    ; 7.133 ; 6.997 ; 7.407 ; 7.410 ;
; rec_tx_load_en   ; rec_trdy    ; 7.009 ; 6.853 ; 7.309 ; 7.273 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 7.780 ; 8.223 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 6.949 ;       ;       ; 7.150 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.228 ;       ;       ; 7.509 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.703 ;       ;       ; 6.914 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.044 ; 6.961 ; 7.460 ; 7.326 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 6.914 ; 7.112 ; 7.500 ; 7.256 ;
; ecg_tx_load_en   ; ecg_trdy    ; 6.801 ; 6.617 ; 7.110 ; 7.109 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.383 ; 6.826 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.551 ;       ;       ; 6.747 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.942 ;       ;       ; 7.165 ;
; rec_st_load_trdy ; rec_trdy    ; 6.002 ;       ;       ; 6.235 ;
; rec_tx_load_en   ; rec_roe     ; 6.862 ; 6.863 ; 7.316 ; 7.153 ;
; rec_tx_load_en   ; rec_rrdy    ; 6.878 ; 6.818 ; 7.222 ; 7.163 ;
; rec_tx_load_en   ; rec_trdy    ; 6.797 ; 6.667 ; 7.107 ; 7.064 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.456 ; 5.458 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.304 ; 5.306 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.946 ; 4.946 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.806 ; 4.806 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.447     ; 5.447     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.283     ; 5.283     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.937     ; 5.038     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.783     ; 4.884     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; rec_sclk ; -2.045 ; -49.165        ;
; ecg_sclk ; -1.906 ; -48.938        ;
; rec_ss_n ; -0.479 ; -0.553         ;
; i2s_clk  ; -0.203 ; -0.876         ;
; ecg_ss_n ; 0.183  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; ecg_ss_n ; -0.393 ; -5.249        ;
; rec_ss_n ; -0.284 ; -5.254        ;
; rec_sclk ; 0.158  ; 0.000         ;
; ecg_sclk ; 0.179  ; 0.000         ;
; i2s_clk  ; 0.188  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.376 ; -54.925           ;
; rec_sclk ; -1.327 ; -56.676           ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; rec_sclk ; 0.267 ; 0.000             ;
; ecg_sclk ; 0.326 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; ecg_sclk ; -3.000 ; -101.380                     ;
; rec_sclk ; -3.000 ; -100.845                     ;
; i2s_clk  ; -3.000 ; -18.840                      ;
; ecg_ss_n ; -3.000 ; -3.456                       ;
; rec_ss_n ; -3.000 ; -3.100                       ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.045 ; SPI_slave:rec_spi_ports|tx_buf[2]~85   ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.781     ; 0.741      ;
; -2.017 ; SPI_slave:rec_spi_ports|tx_buf[2]~85   ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.759     ; 0.735      ;
; -1.938 ; SPI_slave:ecg_spi_ports|rx_data[1]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.756     ; 0.659      ;
; -1.936 ; SPI_slave:rec_spi_ports|tx_buf[6]~69   ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.782     ; 0.631      ;
; -1.935 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.747     ; 0.665      ;
; -1.933 ; SPI_slave:ecg_spi_ports|rx_data[21]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.745     ; 0.665      ;
; -1.919 ; SPI_slave:rec_spi_ports|tx_buf[21]~9   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.738     ; 0.658      ;
; -1.916 ; SPI_slave:rec_spi_ports|tx_buf[3]~81   ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.668     ; 0.725      ;
; -1.916 ; SPI_slave:rec_spi_ports|tx_buf[9]~57   ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.625     ; 0.768      ;
; -1.912 ; SPI_slave:rec_spi_ports|tx_buf[15]~33  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.655     ; 0.734      ;
; -1.910 ; SPI_slave:rec_spi_ports|tx_buf[17]~25  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.653     ; 0.734      ;
; -1.886 ; SPI_slave:rec_spi_ports|tx_buf[11]~49  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.631     ; 0.732      ;
; -1.876 ; SPI_slave:rec_spi_ports|tx_buf[22]~5   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.776     ; 0.577      ;
; -1.874 ; SPI_slave:rec_spi_ports|tx_buf[8]~61   ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.623     ; 0.728      ;
; -1.874 ; SPI_slave:rec_spi_ports|tx_buf[13]~41  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.627     ; 0.724      ;
; -1.874 ; SPI_slave:rec_spi_ports|tx_buf[21]~9   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.775     ; 0.576      ;
; -1.873 ; SPI_slave:rec_spi_ports|tx_buf[20]~13  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.640     ; 0.710      ;
; -1.870 ; SPI_slave:rec_spi_ports|tx_buf[1]~89   ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.776     ; 0.571      ;
; -1.869 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.771     ; 0.575      ;
; -1.866 ; SPI_slave:rec_spi_ports|tx_buf[0]~93   ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.773     ; 0.570      ;
; -1.853 ; SPI_slave:rec_spi_ports|tx_buf[11]~49  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.628     ; 0.702      ;
; -1.844 ; SPI_slave:rec_spi_ports|tx_buf[7]~65   ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.652     ; 0.669      ;
; -1.838 ; SPI_slave:rec_spi_ports|tx_buf[4]~77   ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.669     ; 0.646      ;
; -1.836 ; SPI_slave:rec_spi_ports|tx_buf[5]~73   ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.759     ; 0.554      ;
; -1.835 ; SPI_slave:ecg_spi_ports|rx_data[19]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.601     ; 0.711      ;
; -1.823 ; SPI_slave:rec_spi_ports|tx_buf[19]~17  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.642     ; 0.658      ;
; -1.816 ; SPI_slave:ecg_spi_ports|rx_data[22]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.639     ; 0.654      ;
; -1.814 ; SPI_slave:rec_spi_ports|tx_buf[18]~21  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.642     ; 0.649      ;
; -1.812 ; SPI_slave:rec_spi_ports|tx_buf[16]~29  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.641     ; 0.648      ;
; -1.806 ; SPI_slave:ecg_spi_ports|rx_data[0]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.638     ; 0.645      ;
; -1.803 ; SPI_slave:ecg_spi_ports|rx_data[5]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.609     ; 0.671      ;
; -1.799 ; SPI_slave:rec_spi_ports|tx_buf[14]~37  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.630     ; 0.646      ;
; -1.790 ; SPI_slave:ecg_spi_ports|rx_data[15]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.596     ; 0.671      ;
; -1.790 ; SPI_slave:ecg_spi_ports|rx_data[23]    ; SPI_slave:rec_spi_ports|miso~reg0            ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.592     ; 0.675      ;
; -1.790 ; SPI_slave:rec_spi_ports|tx_buf[12]~45  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.620     ; 0.647      ;
; -1.788 ; SPI_slave:ecg_spi_ports|rx_data[4]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.613     ; 0.652      ;
; -1.785 ; SPI_slave:ecg_spi_ports|rx_data[17]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.597     ; 0.665      ;
; -1.782 ; SPI_slave:rec_spi_ports|tx_buf[10]~53  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.635     ; 0.624      ;
; -1.776 ; SPI_slave:ecg_spi_ports|rx_data[3]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.672     ; 0.581      ;
; -1.759 ; SPI_slave:ecg_spi_ports|rx_data[18]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.583     ; 0.653      ;
; -1.754 ; SPI_slave:ecg_spi_ports|rx_data[20]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.603     ; 0.628      ;
; -1.750 ; SPI_slave:rec_spi_ports|tx_buf[7]~65   ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.591     ; 0.636      ;
; -1.741 ; SPI_slave:rec_spi_ports|tx_buf[8]~61   ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.598     ; 0.620      ;
; -1.735 ; SPI_slave:ecg_spi_ports|rx_data[9]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.567     ; 0.645      ;
; -1.724 ; SPI_slave:ecg_spi_ports|rx_data[23]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.616     ; 0.585      ;
; -1.710 ; SPI_slave:rec_spi_ports|tx_buf[13]~41  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.608     ; 0.579      ;
; -1.703 ; SPI_slave:ecg_spi_ports|rx_data[2]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.600     ; 0.580      ;
; -1.702 ; SPI_slave:rec_spi_ports|tx_buf[22]~5   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.776     ; 0.403      ;
; -1.698 ; SPI_slave:rec_spi_ports|tx_buf[20]~13  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.640     ; 0.535      ;
; -1.696 ; SPI_slave:ecg_spi_ports|rx_data[6]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.613     ; 0.560      ;
; -1.694 ; SPI_slave:rec_spi_ports|tx_buf[6]~69   ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.782     ; 0.389      ;
; -1.685 ; SPI_slave:ecg_spi_ports|rx_data[10]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.577     ; 0.585      ;
; -1.685 ; SPI_slave:rec_spi_ports|tx_buf[5]~73   ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.759     ; 0.403      ;
; -1.680 ; SPI_slave:ecg_spi_ports|rx_data[16]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.583     ; 0.574      ;
; -1.669 ; SPI_slave:ecg_spi_ports|rx_data[8]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.565     ; 0.581      ;
; -1.669 ; SPI_slave:ecg_spi_ports|rx_data[13]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.571     ; 0.575      ;
; -1.668 ; SPI_slave:ecg_spi_ports|rx_data[14]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.572     ; 0.573      ;
; -1.665 ; SPI_slave:ecg_spi_ports|rx_data[11]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.571     ; 0.571      ;
; -1.657 ; SPI_slave:rec_spi_ports|tx_buf[15]~33  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.637     ; 0.497      ;
; -1.656 ; SPI_slave:rec_spi_ports|tx_buf[17]~25  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.653     ; 0.480      ;
; -1.655 ; SPI_slave:rec_spi_ports|tx_buf[19]~17  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.642     ; 0.490      ;
; -1.645 ; SPI_slave:rec_spi_ports|tx_buf[12]~45  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.639     ; 0.483      ;
; -1.611 ; SPI_slave:rec_spi_ports|tx_buf[10]~53  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.635     ; 0.453      ;
; -1.610 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.771     ; 0.316      ;
; -1.610 ; SPI_slave:rec_spi_ports|tx_buf[1]~89   ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.776     ; 0.311      ;
; -1.606 ; SPI_slave:rec_spi_ports|tx_buf[0]~93   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.773     ; 0.310      ;
; -1.564 ; SPI_slave:ecg_spi_ports|rx_data[12]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.560     ; 0.481      ;
; -1.553 ; SPI_slave:ecg_spi_ports|rx_data[7]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.549     ; 0.481      ;
; -1.481 ; SPI_slave:rec_spi_ports|tx_buf[18]~21  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.642     ; 0.316      ;
; -1.472 ; SPI_slave:rec_spi_ports|tx_buf[16]~29  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.641     ; 0.308      ;
; -1.464 ; SPI_slave:rec_spi_ports|tx_buf[9]~57   ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.625     ; 0.316      ;
; -1.461 ; SPI_slave:rec_spi_ports|tx_buf[14]~37  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.630     ; 0.308      ;
; -1.431 ; SPI_slave:rec_spi_ports|tx_buf[4]~77   ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.669     ; 0.239      ;
; -1.423 ; SPI_slave:rec_spi_ports|tx_buf[3]~81   ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.668     ; 0.232      ;
; -1.157 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.530     ; 1.134      ;
; -1.157 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.530     ; 1.134      ;
; -1.157 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.530     ; 1.134      ;
; -1.157 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.530     ; 1.134      ;
; -1.157 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.530     ; 1.134      ;
; -1.122 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.472     ; 1.157      ;
; -1.122 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.472     ; 1.157      ;
; -1.122 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.472     ; 1.157      ;
; -1.103 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.515     ; 1.095      ;
; -1.085 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.057      ; 2.149      ;
; -1.085 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.057      ; 2.149      ;
; -1.085 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.057      ; 2.149      ;
; -1.085 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.057      ; 2.149      ;
; -1.085 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.057      ; 2.149      ;
; -1.050 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.115      ; 2.172      ;
; -1.050 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.115      ; 2.172      ;
; -1.050 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.115      ; 2.172      ;
; -1.018 ; SPI_slave:rec_spi_ports|rrdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.363     ; 1.162      ;
; -1.012 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.495     ; 1.024      ;
; -0.992 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.517     ; 0.982      ;
; -0.992 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.517     ; 0.982      ;
; -0.992 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.517     ; 0.982      ;
; -0.992 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.517     ; 0.982      ;
; -0.992 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.517     ; 0.982      ;
; -0.984 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.502     ; 0.989      ;
; -0.984 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.502     ; 0.989      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.906 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.730     ; 0.653      ;
; -1.905 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.715     ; 0.667      ;
; -1.904 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.707     ; 0.674      ;
; -1.903 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.746     ; 0.634      ;
; -1.899 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.744     ; 0.632      ;
; -1.889 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.688     ; 0.678      ;
; -1.884 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.709     ; 0.652      ;
; -1.883 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.725     ; 0.635      ;
; -1.882 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.710     ; 0.649      ;
; -1.882 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.705     ; 0.654      ;
; -1.881 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.746     ; 0.612      ;
; -1.878 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.704     ; 0.651      ;
; -1.872 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.713     ; 0.636      ;
; -1.870 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.708     ; 0.639      ;
; -1.868 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.712     ; 0.633      ;
; -1.863 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.704     ; 0.636      ;
; -1.861 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.710     ; 0.628      ;
; -1.846 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.741     ; 0.582      ;
; -1.836 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.746     ; 0.567      ;
; -1.819 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.730     ; 0.566      ;
; -1.812 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.730     ; 0.559      ;
; -1.810 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.730     ; 0.557      ;
; -1.809 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.709     ; 0.577      ;
; -1.807 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.702     ; 0.582      ;
; -1.803 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.726     ; 0.554      ;
; -1.801 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.704     ; 0.574      ;
; -1.784 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.709     ; 0.552      ;
; -1.774 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.683     ; 0.568      ;
; -1.763 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.733     ; 0.507      ;
; -1.676 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.746     ; 0.407      ;
; -1.674 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.744     ; 0.407      ;
; -1.659 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.730     ; 0.406      ;
; -1.643 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.712     ; 0.408      ;
; -1.629 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.704     ; 0.402      ;
; -1.626 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.721     ; 0.382      ;
; -1.623 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.702     ; 0.398      ;
; -1.544 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.706     ; 0.315      ;
; -1.542 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.710     ; 0.309      ;
; -1.541 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.709     ; 0.309      ;
; -1.541 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.710     ; 0.308      ;
; -1.539 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.704     ; 0.312      ;
; -1.538 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.708     ; 0.307      ;
; -1.535 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.705     ; 0.307      ;
; -1.495 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.741     ; 0.231      ;
; -1.490 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.730     ; 0.237      ;
; -1.487 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.730     ; 0.234      ;
; -1.482 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.726     ; 0.233      ;
; -1.465 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.709     ; 0.233      ;
; -1.465 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.709     ; 0.233      ;
; -1.259 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.518     ; 1.248      ;
; -1.259 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.518     ; 1.248      ;
; -1.259 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.518     ; 1.248      ;
; -1.259 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.518     ; 1.248      ;
; -1.259 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.518     ; 1.248      ;
; -1.229 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.346     ; 1.390      ;
; -1.122 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.357     ; 1.272      ;
; -1.111 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.211      ;
; -1.111 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.211      ;
; -1.111 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.211      ;
; -1.111 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.211      ;
; -1.111 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.211      ;
; -1.089 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.531     ; 1.065      ;
; -1.089 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.531     ; 1.065      ;
; -1.089 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.531     ; 1.065      ;
; -1.089 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.531     ; 1.065      ;
; -1.073 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.173      ;
; -1.073 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.173      ;
; -1.073 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.173      ;
; -1.073 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.173      ;
; -1.073 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.173      ;
; -1.054 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.510     ; 1.051      ;
; -1.050 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.092      ; 2.149      ;
; -1.050 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.092      ; 2.149      ;
; -1.050 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.092      ; 2.149      ;
; -1.050 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.092      ; 2.149      ;
; -1.050 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.092      ; 2.149      ;
; -1.046 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.501     ; 1.052      ;
; -1.046 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.501     ; 1.052      ;
; -1.046 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.501     ; 1.052      ;
; -1.046 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.501     ; 1.052      ;
; -1.046 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.501     ; 1.052      ;
; -1.042 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.499     ; 1.050      ;
; -1.041 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.091      ; 2.139      ;
; -1.041 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.091      ; 2.139      ;
; -1.041 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.091      ; 2.139      ;
; -1.041 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.091      ; 2.139      ;
; -1.041 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.091      ; 2.139      ;
; -0.987 ; SPI_slave:ecg_spi_ports|bit_cnt[8]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.101      ; 2.095      ;
; -0.982 ; SPI_slave:ecg_spi_ports|trdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.346     ; 1.143      ;
; -0.954 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.054      ;
; -0.954 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.054      ;
; -0.954 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.054      ;
; -0.954 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.054      ;
; -0.954 ; SPI_slave:ecg_spi_ports|bit_cnt[6]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.054      ;
; -0.946 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.046      ;
; -0.946 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.046      ;
; -0.946 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.046      ;
; -0.946 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.046      ;
; -0.946 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.093      ; 2.046      ;
; -0.939 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.080      ; 2.026      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                     ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.479 ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.050     ; 0.403      ;
; -0.034 ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.071     ; 0.439      ;
; -0.033 ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.062     ; 0.441      ;
; -0.007 ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.029     ; 0.435      ;
; 0.006  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.092     ; 0.439      ;
; 0.046  ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.047     ; 0.446      ;
; 0.052  ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.064      ; 0.435      ;
; 0.058  ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.030     ; 0.451      ;
; 0.059  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.045     ; 0.428      ;
; 0.069  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.032     ; 0.437      ;
; 0.073  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.074      ; 0.401      ;
; 0.079  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.058      ; 0.453      ;
; 0.092  ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.046      ; 0.430      ;
; 0.093  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.044      ; 0.426      ;
; 0.099  ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.029     ; 0.409      ;
; 0.102  ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.029     ; 0.404      ;
; 0.107  ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.028     ; 0.397      ;
; 0.108  ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.032     ; 0.412      ;
; 0.115  ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.032     ; 0.405      ;
; 0.121  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.067      ; 0.418      ;
; 0.165  ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.161      ; 1.444      ;
; 0.187  ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.028     ; 0.412      ;
; 0.193  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.030     ; 0.404      ;
; 0.194  ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.030     ; 0.407      ;
; 0.197  ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.028     ; 0.402      ;
; 0.289  ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.159      ; 1.419      ;
; 0.379  ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.054      ; 1.224      ;
; 0.382  ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.235      ; 1.341      ;
; 0.387  ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.168      ; 1.425      ;
; 0.389  ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.051      ; 1.209      ;
; 0.399  ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.234      ; 1.322      ;
; 0.410  ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.050      ; 1.189      ;
; 0.419  ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.049      ; 1.178      ;
; 0.437  ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.175      ; 1.382      ;
; 0.444  ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.170      ; 1.369      ;
; 0.444  ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.066      ; 1.171      ;
; 0.458  ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.158      ; 1.343      ;
; 0.464  ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.068      ; 1.151      ;
; 0.474  ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.049      ; 1.144      ;
; 0.522  ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.074      ; 1.195      ;
; 0.526  ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.072      ; 1.190      ;
; 0.535  ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.050      ; 1.158      ;
; 0.536  ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.072      ; 1.180      ;
; 0.537  ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.067      ; 1.173      ;
; 0.560  ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.075      ; 1.158      ;
; 0.561  ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.055      ; 1.137      ;
; 0.572  ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.048      ; 1.119      ;
; 0.595  ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.054      ; 1.102      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2s_clk'                                                                                          ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.203 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.155      ;
; -0.203 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.155      ;
; -0.203 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.155      ;
; -0.156 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.108      ;
; -0.156 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.108      ;
; -0.156 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.108      ;
; -0.136 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.088      ;
; -0.135 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.087      ;
; -0.131 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.083      ;
; -0.130 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.082      ;
; -0.108 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.060      ;
; -0.108 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.060      ;
; -0.089 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.041      ;
; -0.084 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.036      ;
; -0.066 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.018      ;
; -0.034 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.986      ;
; -0.034 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.986      ;
; -0.034 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.986      ;
; -0.014 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.966      ;
; 0.000  ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.952      ;
; 0.000  ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.952      ;
; 0.000  ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.952      ;
; 0.017  ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.935      ;
; 0.032  ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.920      ;
; 0.032  ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.920      ;
; 0.032  ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.920      ;
; 0.047  ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.905      ;
; 0.053  ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.899      ;
; 0.066  ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.887      ;
; 0.079  ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.873      ;
; 0.085  ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.867      ;
; 0.090  ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.862      ;
; 0.090  ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.862      ;
; 0.090  ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.862      ;
; 0.094  ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.859      ;
; 0.137  ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.815      ;
; 0.140  ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.812      ;
; 0.194  ; I2S:i2s_ports|neg_edge ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.758      ;
; 0.228  ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.725      ;
; 0.258  ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.695      ;
; 0.326  ; I2S:i2s_ports|zzzbclk  ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.626      ;
; 0.329  ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.622      ;
; 0.411  ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.541      ;
; 0.421  ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|zzzbclk  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.530      ;
; 0.474  ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.479      ;
; 0.475  ; I2S:i2s_ports|zzzbclk  ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.478      ;
; 0.486  ; I2S:i2s_ports|zlrclk   ; I2S:i2s_ports|zzlrclk  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.466      ;
; 0.500  ; I2S:i2s_ports|zzlrclk  ; I2S:i2s_ports|lr_edge  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.452      ;
; 0.504  ; I2S:i2s_ports|zzzlrclk ; I2S:i2s_ports|lr_edge  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.448      ;
; 0.508  ; I2S:i2s_ports|zzlrclk  ; I2S:i2s_ports|zzzlrclk ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.444      ;
; 0.580  ; I2S:i2s_ports|zbclk    ; I2S:i2s_ports|zzbclk   ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.372      ;
; 0.602  ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.350      ;
; 0.602  ; I2S:i2s_ports|neg_edge ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.350      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.944      ; 1.218      ;
; 0.283 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.944      ; 1.197      ;
; 0.301 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.015      ; 1.176      ;
; 0.306 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.183      ; 1.426      ;
; 0.311 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.187      ; 1.341      ;
; 0.319 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.945      ; 1.162      ;
; 0.327 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.990      ; 1.107      ;
; 0.349 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.015      ; 1.130      ;
; 0.361 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.943      ; 1.117      ;
; 0.368 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.016      ; 1.109      ;
; 0.373 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.989      ; 1.164      ;
; 0.374 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.998      ; 1.088      ;
; 0.389 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.010      ; 1.163      ;
; 0.403 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.996      ; 1.134      ;
; 0.458 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.064      ; 1.154      ;
; 0.463 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.178      ; 1.133      ;
; 0.467 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.167      ; 1.118      ;
; 0.468 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.138      ; 1.213      ;
; 0.468 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.120      ; 1.132      ;
; 0.478 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.154      ; 1.245      ;
; 0.486 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.064      ; 1.127      ;
; 0.513 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.156      ; 1.286      ;
; 0.521 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.154      ; 1.263      ;
; 0.552 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.155      ; 1.246      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                                   ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.393 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.313      ; 0.950      ;
; -0.386 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.324      ; 0.968      ;
; -0.324 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.262      ; 0.968      ;
; -0.273 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.274      ; 1.031      ;
; -0.264 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.290      ; 1.056      ;
; -0.260 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.291      ; 1.061      ;
; -0.255 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.203      ; 0.978      ;
; -0.253 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.203      ; 0.980      ;
; -0.251 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.290      ; 1.069      ;
; -0.240 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.140      ; 0.930      ;
; -0.230 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.292      ; 1.092      ;
; -0.226 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.157      ; 0.961      ;
; -0.208 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.132      ; 0.954      ;
; -0.207 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.320      ; 1.143      ;
; -0.200 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.138      ; 0.968      ;
; -0.199 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.156      ; 0.987      ;
; -0.190 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.150      ; 0.990      ;
; -0.179 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.156      ; 1.007      ;
; -0.156 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.086      ; 0.960      ;
; -0.149 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.131      ; 1.012      ;
; -0.143 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.316      ; 1.203      ;
; -0.114 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.088      ; 1.004      ;
; -0.089 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.087      ; 1.028      ;
; -0.060 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.087      ; 1.057      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.284 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.193      ; 0.939      ;
; -0.275 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.210      ; 0.965      ;
; -0.267 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.188      ; 0.951      ;
; -0.264 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.216      ; 0.982      ;
; -0.264 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.190      ; 0.956      ;
; -0.263 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.375      ; 1.142      ;
; -0.262 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.195      ; 0.963      ;
; -0.259 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.374      ; 1.145      ;
; -0.258 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.207      ; 0.979      ;
; -0.248 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.208      ; 0.990      ;
; -0.237 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.214      ; 1.007      ;
; -0.231 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.190      ; 0.989      ;
; -0.229 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.189      ; 0.990      ;
; -0.219 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.216      ; 1.027      ;
; -0.219 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.213      ; 1.024      ;
; -0.211 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.190      ; 1.009      ;
; -0.188 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.295      ; 1.137      ;
; -0.186 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.192      ; 1.036      ;
; -0.181 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.195      ; 1.044      ;
; -0.172 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.305      ; 1.163      ;
; -0.157 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.310      ; 1.183      ;
; -0.135 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.296      ; 1.191      ;
; -0.123 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.304      ; 1.211      ;
; -0.122 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.298      ; 1.206      ;
; 0.056  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.255      ; 0.351      ;
; 0.070  ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.241      ; 0.351      ;
; 0.077  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.245      ; 0.362      ;
; 0.098  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.221      ; 0.359      ;
; 0.109  ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.223      ; 0.372      ;
; 0.121  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.236      ; 0.397      ;
; 0.145  ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.144      ; 0.329      ;
; 0.152  ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.146      ; 0.338      ;
; 0.153  ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.144      ; 0.337      ;
; 0.154  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.144      ; 0.338      ;
; 0.154  ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.146      ; 0.340      ;
; 0.157  ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.144      ; 0.341      ;
; 0.158  ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.142      ; 0.340      ;
; 0.160  ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.145      ; 0.345      ;
; 0.167  ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.142      ; 0.349      ;
; 0.171  ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.123      ; 0.334      ;
; 0.189  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.128      ; 0.357      ;
; 0.199  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.144      ; 0.383      ;
; 0.206  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.142      ; 0.388      ;
; 0.213  ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.123      ; 0.376      ;
; 0.214  ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.144      ; 0.398      ;
; 0.221  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.113      ; 0.374      ;
; 0.231  ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.127      ; 0.398      ;
; 0.269  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.085      ; 0.394      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                            ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.158 ; SPI_slave:rec_spi_ports|bit_cnt[11] ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.591      ; 0.333      ;
; 0.199 ; SPI_slave:rec_spi_ports|rd_add      ; SPI_slave:rec_spi_ports|rd_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.206 ; SPI_slave:rec_spi_ports|bit_cnt[7]  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.314      ;
; 0.209 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.317      ;
; 0.210 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.317      ;
; 0.211 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.211 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.211 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.591      ; 0.386      ;
; 0.213 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.320      ;
; 0.213 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.321      ;
; 0.214 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.321      ;
; 0.227 ; SPI_slave:rec_spi_ports|bit_cnt[32] ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.591      ; 0.402      ;
; 0.236 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.498      ; 0.318      ;
; 0.253 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.489      ; 0.326      ;
; 0.258 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.311      ; 1.683      ;
; 0.273 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.311      ; 1.698      ;
; 0.284 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.392      ;
; 0.288 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.395      ;
; 0.289 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.398      ;
; 0.289 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 0.395      ;
; 0.291 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.399      ;
; 0.292 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 1.695      ;
; 0.292 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.399      ;
; 0.293 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 1.696      ;
; 0.293 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.400      ;
; 0.295 ; SPI_slave:rec_spi_ports|bit_cnt[8]  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.403      ;
; 0.295 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.403      ;
; 0.305 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.338      ; 1.757      ;
; 0.307 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.029      ; 0.420      ;
; 0.309 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 1.712      ;
; 0.315 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 1.718      ;
; 0.317 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.328      ; 1.759      ;
; 0.318 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.591      ; 0.493      ;
; 0.319 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 1.722      ;
; 0.320 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 1.723      ;
; 0.320 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.489      ; 0.393      ;
; 0.327 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.606      ; 0.517      ;
; 0.329 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.484      ; 0.397      ;
; 0.343 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.498      ; 0.425      ;
; 0.343 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.498      ; 0.425      ;
; 0.348 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.308      ; 1.770      ;
; 0.349 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.311      ; 1.774      ;
; 0.349 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.492      ; 0.425      ;
; 0.349 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.492      ; 0.425      ;
; 0.349 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.492      ; 0.425      ;
; 0.352 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.492      ; 0.428      ;
; 0.352 ; SPI_slave:rec_spi_ports|bit_cnt[22] ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.498      ; 0.434      ;
; 0.354 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.461      ;
; 0.359 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.308      ; 1.781      ;
; 0.362 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.274      ; 1.750      ;
; 0.362 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.274      ; 1.750      ;
; 0.364 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.274      ; 1.752      ;
; 0.365 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.473      ;
; 0.367 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.251      ; 1.732      ;
; 0.375 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.140      ; 0.599      ;
; 0.376 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.276      ; 1.766      ;
; 0.377 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.489      ; 0.450      ;
; 0.379 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.617      ; 2.110      ;
; 0.381 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.053      ; 0.518      ;
; 0.381 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.054      ; 0.519      ;
; 0.383 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.054      ; 0.521      ;
; 0.385 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.493      ;
; 0.389 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.149      ; 0.622      ;
; 0.399 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.308      ; 1.821      ;
; 0.402 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.610      ; 0.596      ;
; 0.410 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.150      ; 0.644      ;
; 0.412 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.029      ; 0.525      ;
; 0.416 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.029      ; 0.529      ;
; 0.417 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.492      ; 0.493      ;
; 0.417 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.610      ; 0.611      ;
; 0.418 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.274      ; 1.806      ;
; 0.420 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.166      ; 0.670      ;
; 0.420 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.166      ; 0.670      ;
; 0.421 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.166      ; 0.671      ;
; 0.426 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.503      ; 0.513      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.631      ; 0.394      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.206 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.314      ;
; 0.211 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.319      ;
; 0.211 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.319      ;
; 0.217 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.325      ;
; 0.220 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.328      ;
; 0.226 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.334      ;
; 0.233 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.026      ; 0.343      ;
; 0.261 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.580      ; 0.425      ;
; 0.274 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.382      ;
; 0.284 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.392      ;
; 0.288 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.396      ;
; 0.290 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.398      ;
; 0.291 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.399      ;
; 0.293 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.401      ;
; 0.295 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.403      ;
; 0.313 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.631      ; 0.528      ;
; 0.320 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.651      ; 0.555      ;
; 0.324 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.176      ; 0.584      ;
; 0.334 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.580      ; 0.498      ;
; 0.347 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.710      ; 0.641      ;
; 0.350 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.459      ;
; 0.351 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.026      ; 0.461      ;
; 0.361 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.314      ; 1.789      ;
; 0.361 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.315      ; 1.790      ;
; 0.383 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.590      ; 2.087      ;
; 0.407 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.131      ; 0.622      ;
; 0.408 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.700      ; 0.692      ;
; 0.409 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.308      ; 1.831      ;
; 0.411 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.308      ; 1.833      ;
; 0.413 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 1.822      ;
; 0.414 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.308      ; 1.836      ;
; 0.416 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.436      ; 0.436      ;
; 0.421 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.436      ; 0.441      ;
; 0.426 ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.534      ;
; 0.427 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 1.814      ;
; 0.428 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 1.815      ;
; 0.429 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.436      ; 0.449      ;
; 0.434 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 1.821      ;
; 0.434 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.700      ; 0.718      ;
; 0.435 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.176      ; 0.695      ;
; 0.439 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.601      ; 1.654      ;
; 0.440 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 1.827      ;
; 0.440 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.601      ; 2.155      ;
; 0.446 ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.564      ;
; 0.449 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.176      ; 0.709      ;
; 0.449 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.176      ; 0.709      ;
; 0.450 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.176      ; 0.710      ;
; 0.458 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.308      ; 1.880      ;
; 0.459 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.566      ;
; 0.460 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.568      ;
; 0.461 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.124      ; 0.669      ;
; 0.461 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.590      ; 1.665      ;
; 0.464 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.300      ; 1.878      ;
; 0.464 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.626      ; 0.674      ;
; 0.467 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.575      ;
; 0.468 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.590      ; 2.172      ;
; 0.470 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.482      ; 0.536      ;
; 0.470 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.590      ; 1.674      ;
; 0.474 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.314      ; 1.902      ;
; 0.475 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.045      ; 0.604      ;
; 0.476 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.314      ; 1.904      ;
; 0.477 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.308      ; 1.899      ;
; 0.481 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.314      ; 1.909      ;
; 0.481 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.665      ; 0.730      ;
; 0.483 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.295      ; 0.862      ;
; 0.484 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.295      ; 0.863      ;
; 0.485 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.594      ;
; 0.485 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.295      ; 0.864      ;
; 0.486 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.314      ; 1.914      ;
; 0.486 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.300      ; 1.900      ;
; 0.487 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.295      ; 0.866      ;
; 0.496 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.300      ; 1.910      ;
; 0.499 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.300      ; 1.913      ;
; 0.503 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.287      ; 1.904      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2s_clk'                                                                                          ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; I2S:i2s_ports|neg_edge ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; I2S:i2s_ports|zbclk    ; I2S:i2s_ports|zzbclk   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.313      ;
; 0.258 ; I2S:i2s_ports|zzlrclk  ; I2S:i2s_ports|lr_edge  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.377      ;
; 0.263 ; I2S:i2s_ports|zzzlrclk ; I2S:i2s_ports|lr_edge  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.382      ;
; 0.272 ; I2S:i2s_ports|zlrclk   ; I2S:i2s_ports|zzlrclk  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.391      ;
; 0.273 ; I2S:i2s_ports|zzlrclk  ; I2S:i2s_ports|zzzlrclk ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.392      ;
; 0.284 ; I2S:i2s_ports|zzzbclk  ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.404      ;
; 0.285 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.405      ;
; 0.289 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.408      ;
; 0.292 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.411      ;
; 0.316 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|neg_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.435      ;
; 0.318 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.437      ;
; 0.320 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.439      ;
; 0.326 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.445      ;
; 0.353 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|zzzbclk  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.471      ;
; 0.359 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.478      ;
; 0.381 ; I2S:i2s_ports|zzzbclk  ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.500      ;
; 0.384 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.503      ;
; 0.385 ; I2S:i2s_ports|zzbclk   ; I2S:i2s_ports|pos_edge ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.503      ;
; 0.443 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.562      ;
; 0.465 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.584      ;
; 0.485 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.604      ;
; 0.486 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.606      ;
; 0.488 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.607      ;
; 0.492 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.611      ;
; 0.507 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.626      ;
; 0.507 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.626      ;
; 0.526 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.646      ;
; 0.537 ; I2S:i2s_ports|neg_edge ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.656      ;
; 0.559 ; I2S:i2s_ports|cnt[4]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.678      ;
; 0.566 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.685      ;
; 0.583 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.702      ;
; 0.587 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.706      ;
; 0.606 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.725      ;
; 0.608 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.727      ;
; 0.608 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.727      ;
; 0.610 ; I2S:i2s_ports|pos_edge ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.729      ;
; 0.615 ; I2S:i2s_ports|cnt[3]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.734      ;
; 0.615 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.734      ;
; 0.625 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.744      ;
; 0.628 ; I2S:i2s_ports|cnt[2]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.747      ;
; 0.641 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.761      ;
; 0.677 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|valid    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.797      ;
; 0.677 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.796      ;
; 0.680 ; I2S:i2s_ports|cnt[1]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.799      ;
; 0.691 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[3]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.810      ;
; 0.694 ; I2S:i2s_ports|cnt[0]   ; I2S:i2s_ports|cnt[4]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.813      ;
; 0.746 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[0]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.865      ;
; 0.746 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[2]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.865      ;
; 0.746 ; I2S:i2s_ports|lr_edge  ; I2S:i2s_ports|cnt[1]   ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.865      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.376 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 3.076      ;
; -1.376 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 3.076      ;
; -1.376 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 3.076      ;
; -1.376 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.223      ; 3.076      ;
; -1.360 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.236      ; 3.073      ;
; -1.360 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.236      ; 3.073      ;
; -1.360 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.236      ; 3.073      ;
; -1.360 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.236      ; 3.073      ;
; -1.360 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.236      ; 3.073      ;
; -1.350 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.249      ; 3.076      ;
; -1.350 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.249      ; 3.076      ;
; -1.350 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.249      ; 3.076      ;
; -1.350 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.249      ; 3.076      ;
; -1.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.257      ; 3.077      ;
; -1.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.257      ; 3.077      ;
; -1.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.257      ; 3.077      ;
; -1.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.257      ; 3.077      ;
; -1.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.257      ; 3.077      ;
; -1.336 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.262      ; 3.075      ;
; -1.336 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.262      ; 3.075      ;
; -1.336 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.262      ; 3.075      ;
; -1.336 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.262      ; 3.075      ;
; -1.336 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.262      ; 3.075      ;
; -1.334 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.264      ; 3.075      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.097      ; 2.383      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.097      ; 2.383      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.097      ; 2.383      ;
; -0.809 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.097      ; 2.383      ;
; -0.713 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.181      ; 2.371      ;
; -0.713 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.181      ; 2.371      ;
; -0.713 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.181      ; 2.371      ;
; -0.713 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.181      ; 2.371      ;
; -0.713 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.181      ; 2.371      ;
; -0.668 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.243      ;
; -0.668 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.243      ;
; -0.668 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.243      ;
; -0.668 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.243      ;
; -0.668 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.243      ;
; -0.668 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.243      ;
; -0.668 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.243      ;
; -0.668 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.243      ;
; -0.668 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.243      ;
; -0.668 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.243      ;
; -0.668 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.243      ;
; -0.668 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.243      ;
; -0.649 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.099      ; 2.225      ;
; -0.649 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.099      ; 2.225      ;
; -0.649 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.099      ; 2.225      ;
; -0.649 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.099      ; 2.225      ;
; -0.649 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.099      ; 2.225      ;
; -0.649 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.099      ; 2.225      ;
; -0.649 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.099      ; 2.225      ;
; -0.649 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.099      ; 2.225      ;
; -0.649 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.099      ; 2.225      ;
; -0.615 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.109      ; 2.201      ;
; -0.615 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.109      ; 2.201      ;
; -0.604 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.264      ; 2.345      ;
; -0.387 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.223      ; 2.587      ;
; -0.387 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.223      ; 2.587      ;
; -0.387 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.223      ; 2.587      ;
; -0.387 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.223      ; 2.587      ;
; -0.370 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.236      ; 2.583      ;
; -0.370 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.236      ; 2.583      ;
; -0.370 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.236      ; 2.583      ;
; -0.370 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.236      ; 2.583      ;
; -0.370 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.236      ; 2.583      ;
; -0.362 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.249      ; 2.588      ;
; -0.362 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.249      ; 2.588      ;
; -0.362 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.249      ; 2.588      ;
; -0.362 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.249      ; 2.588      ;
; -0.354 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.257      ; 2.588      ;
; -0.354 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.257      ; 2.588      ;
; -0.354 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.257      ; 2.588      ;
; -0.354 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.257      ; 2.588      ;
; -0.354 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.257      ; 2.588      ;
; -0.347 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.262      ; 2.586      ;
; -0.347 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.262      ; 2.586      ;
; -0.347 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.262      ; 2.586      ;
; -0.347 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.262      ; 2.586      ;
; -0.347 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.262      ; 2.586      ;
; -0.345 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.264      ; 2.586      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.097      ; 1.860      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.097      ; 1.860      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.097      ; 1.860      ;
; 0.214  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.097      ; 1.860      ;
; 0.263  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.541      ; 1.755      ;
; 0.276  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.551      ; 1.752      ;
; 0.279  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.541      ; 1.739      ;
; 0.289  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.551      ; 2.239      ;
; 0.289  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.541      ; 2.229      ;
; 0.308  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.541      ; 2.210      ;
; 0.314  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.181      ; 1.844      ;
; 0.314  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.181      ; 1.844      ;
; 0.314  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.181      ; 1.844      ;
; 0.314  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.181      ; 1.844      ;
; 0.314  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.181      ; 1.844      ;
; 0.342  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.098      ; 1.733      ;
; 0.342  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.098      ; 1.733      ;
; 0.342  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.098      ; 1.733      ;
; 0.342  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.098      ; 1.733      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.327 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.203      ; 3.007      ;
; -1.327 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.203      ; 3.007      ;
; -1.327 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.203      ; 3.007      ;
; -1.327 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.203      ; 3.007      ;
; -1.327 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.203      ; 3.007      ;
; -1.302 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.225      ; 3.004      ;
; -1.302 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.225      ; 3.004      ;
; -1.302 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.225      ; 3.004      ;
; -1.302 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.225      ; 3.004      ;
; -1.302 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.225      ; 3.004      ;
; -1.289 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.240      ; 3.006      ;
; -1.289 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.240      ; 3.006      ;
; -1.289 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.240      ; 3.006      ;
; -1.289 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.240      ; 3.006      ;
; -1.289 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.240      ; 3.006      ;
; -1.289 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.240      ; 3.006      ;
; -1.272 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.261      ; 3.010      ;
; -1.272 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.261      ; 3.010      ;
; -1.272 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.261      ; 3.010      ;
; -1.272 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.258      ; 3.007      ;
; -1.272 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.258      ; 3.007      ;
; -1.272 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.258      ; 3.007      ;
; -1.255 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.277      ; 3.009      ;
; -1.246 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.286      ; 3.009      ;
; -0.981 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.213      ; 2.671      ;
; -0.981 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.213      ; 2.671      ;
; -0.977 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.214      ; 2.668      ;
; -0.977 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.214      ; 2.668      ;
; -0.977 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.214      ; 2.668      ;
; -0.977 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.214      ; 2.668      ;
; -0.827 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.139      ; 2.443      ;
; -0.827 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.139      ; 2.443      ;
; -0.827 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.139      ; 2.443      ;
; -0.827 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.139      ; 2.443      ;
; -0.824 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.224      ; 2.525      ;
; -0.824 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.224      ; 2.525      ;
; -0.824 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.224      ; 2.525      ;
; -0.824 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.224      ; 2.525      ;
; -0.824 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.224      ; 2.525      ;
; -0.824 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.224      ; 2.525      ;
; -0.824 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.224      ; 2.525      ;
; -0.824 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.224      ; 2.525      ;
; -0.810 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.238      ; 2.525      ;
; -0.692 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 2.292      ;
; -0.692 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 2.292      ;
; -0.692 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 2.292      ;
; -0.692 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 2.292      ;
; -0.692 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 2.292      ;
; -0.692 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 2.292      ;
; -0.692 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 2.292      ;
; -0.692 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 2.292      ;
; -0.692 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 2.292      ;
; -0.692 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.123      ; 2.292      ;
; -0.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.112      ; 2.130      ;
; -0.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.112      ; 2.130      ;
; -0.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.112      ; 2.130      ;
; -0.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.112      ; 2.130      ;
; -0.350 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.203      ; 2.530      ;
; -0.350 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.203      ; 2.530      ;
; -0.350 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.203      ; 2.530      ;
; -0.350 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.203      ; 2.530      ;
; -0.350 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.203      ; 2.530      ;
; -0.325 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.225      ; 2.527      ;
; -0.325 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.225      ; 2.527      ;
; -0.325 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.225      ; 2.527      ;
; -0.325 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.225      ; 2.527      ;
; -0.325 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.225      ; 2.527      ;
; -0.313 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.240      ; 2.530      ;
; -0.313 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.240      ; 2.530      ;
; -0.313 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.240      ; 2.530      ;
; -0.313 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.240      ; 2.530      ;
; -0.313 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.240      ; 2.530      ;
; -0.313 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.240      ; 2.530      ;
; -0.295 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.261      ; 2.533      ;
; -0.295 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.261      ; 2.533      ;
; -0.295 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.261      ; 2.533      ;
; -0.295 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.258      ; 2.530      ;
; -0.295 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.258      ; 2.530      ;
; -0.295 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.258      ; 2.530      ;
; -0.279 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.277      ; 2.533      ;
; -0.269 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.286      ; 2.532      ;
; 0.122  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.213      ; 2.068      ;
; 0.122  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.213      ; 2.068      ;
; 0.125  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.214      ; 2.066      ;
; 0.125  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.214      ; 2.066      ;
; 0.125  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.214      ; 2.066      ;
; 0.125  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.214      ; 2.066      ;
; 0.238  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.139      ; 1.878      ;
; 0.238  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.139      ; 1.878      ;
; 0.238  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.139      ; 1.878      ;
; 0.238  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.139      ; 1.878      ;
; 0.253  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.224      ; 1.948      ;
; 0.253  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.224      ; 1.948      ;
; 0.253  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.224      ; 1.948      ;
; 0.253  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.224      ; 1.948      ;
; 0.253  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.224      ; 1.948      ;
; 0.253  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.224      ; 1.948      ;
; 0.253  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.224      ; 1.948      ;
; 0.253  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.224      ; 1.948      ;
; 0.267  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.238      ; 1.948      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rec_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.267 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.157      ; 1.538      ;
; 0.267 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.157      ; 1.538      ;
; 0.267 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.157      ; 1.538      ;
; 0.267 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.157      ; 1.538      ;
; 0.370 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.599      ; 2.083      ;
; 0.392 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.617      ; 2.123      ;
; 0.400 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.682      ;
; 0.400 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.682      ;
; 0.400 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.682      ;
; 0.400 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.682      ;
; 0.400 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.682      ;
; 0.400 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.682      ;
; 0.400 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.682      ;
; 0.400 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.682      ;
; 0.400 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.682      ;
; 0.400 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.168      ; 1.682      ;
; 0.401 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.599      ; 1.614      ;
; 0.423 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.617      ; 2.154      ;
; 0.425 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.617      ; 1.656      ;
; 0.442 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.617      ; 1.673      ;
; 0.476 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.287      ; 1.877      ;
; 0.490 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.273      ; 1.877      ;
; 0.490 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.273      ; 1.877      ;
; 0.490 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.273      ; 1.877      ;
; 0.490 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.273      ; 1.877      ;
; 0.490 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.273      ; 1.877      ;
; 0.490 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.273      ; 1.877      ;
; 0.490 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.273      ; 1.877      ;
; 0.490 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.273      ; 1.877      ;
; 0.511 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.185      ; 1.810      ;
; 0.511 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.185      ; 1.810      ;
; 0.511 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.185      ; 1.810      ;
; 0.511 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.185      ; 1.810      ;
; 0.613 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.263      ; 1.990      ;
; 0.613 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.263      ; 1.990      ;
; 0.613 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.263      ; 1.990      ;
; 0.613 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.263      ; 1.990      ;
; 0.617 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.261      ; 1.992      ;
; 0.617 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.261      ; 1.992      ;
; 0.985 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.338      ; 2.437      ;
; 0.996 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.328      ; 2.438      ;
; 1.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.311      ; 2.439      ;
; 1.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.311      ; 2.439      ;
; 1.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.311      ; 2.439      ;
; 1.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.308      ; 2.436      ;
; 1.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.308      ; 2.436      ;
; 1.014 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.308      ; 2.436      ;
; 1.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 2.435      ;
; 1.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 2.435      ;
; 1.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 2.435      ;
; 1.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 2.435      ;
; 1.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 2.435      ;
; 1.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.289      ; 2.435      ;
; 1.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.274      ; 2.433      ;
; 1.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.274      ; 2.433      ;
; 1.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.274      ; 2.433      ;
; 1.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.274      ; 2.433      ;
; 1.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.274      ; 2.433      ;
; 1.071 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.251      ; 2.436      ;
; 1.071 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.251      ; 2.436      ;
; 1.071 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.251      ; 2.436      ;
; 1.071 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.251      ; 2.436      ;
; 1.071 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.251      ; 2.436      ;
; 1.291 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.157      ; 2.062      ;
; 1.291 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.157      ; 2.062      ;
; 1.291 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.157      ; 2.062      ;
; 1.291 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.157      ; 2.062      ;
; 1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 2.218      ;
; 1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 2.218      ;
; 1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 2.218      ;
; 1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 2.218      ;
; 1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 2.218      ;
; 1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 2.218      ;
; 1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 2.218      ;
; 1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 2.218      ;
; 1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 2.218      ;
; 1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.168      ; 2.218      ;
; 1.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.287      ; 2.442      ;
; 1.555 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.273      ; 2.442      ;
; 1.555 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.273      ; 2.442      ;
; 1.555 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.273      ; 2.442      ;
; 1.555 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.273      ; 2.442      ;
; 1.555 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.273      ; 2.442      ;
; 1.555 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.273      ; 2.442      ;
; 1.555 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.273      ; 2.442      ;
; 1.555 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.273      ; 2.442      ;
; 1.563 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.185      ; 2.362      ;
; 1.563 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.185      ; 2.362      ;
; 1.563 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.185      ; 2.362      ;
; 1.563 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.185      ; 2.362      ;
; 1.702 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.263      ; 2.579      ;
; 1.702 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.263      ; 2.579      ;
; 1.702 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.263      ; 2.579      ;
; 1.702 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.263      ; 2.579      ;
; 1.706 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.261      ; 2.581      ;
; 1.706 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.261      ; 2.581      ;
; 1.954 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.338      ; 2.906      ;
; 1.965 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.328      ; 2.907      ;
; 1.982 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.311      ; 2.907      ;
; 1.982 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.311      ; 2.907      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.326 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.316      ; 1.756      ;
; 0.379 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.154      ; 1.647      ;
; 0.379 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.154      ; 1.647      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.144      ; 1.648      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.144      ; 1.648      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.144      ; 1.648      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.144      ; 1.648      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.144      ; 1.648      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.144      ; 1.648      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.144      ; 1.648      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.144      ; 1.648      ;
; 0.390 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.144      ; 1.648      ;
; 0.407 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.590      ; 2.111      ;
; 0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.670      ;
; 0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.670      ;
; 0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.670      ;
; 0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.670      ;
; 0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.670      ;
; 0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.670      ;
; 0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.670      ;
; 0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.670      ;
; 0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.670      ;
; 0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.670      ;
; 0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.670      ;
; 0.413 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.670      ;
; 0.422 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.601      ; 2.137      ;
; 0.431 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.590      ; 2.135      ;
; 0.432 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.230      ; 1.776      ;
; 0.432 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.230      ; 1.776      ;
; 0.432 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.230      ; 1.776      ;
; 0.432 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.230      ; 1.776      ;
; 0.432 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.230      ; 1.776      ;
; 0.442 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.590      ; 1.646      ;
; 0.444 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.601      ; 1.659      ;
; 0.457 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.590      ; 1.661      ;
; 0.534 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.791      ;
; 0.534 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.791      ;
; 0.534 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.791      ;
; 0.534 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.791      ;
; 1.060 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.315      ; 2.489      ;
; 1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.314      ; 2.489      ;
; 1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.314      ; 2.489      ;
; 1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.314      ; 2.489      ;
; 1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.314      ; 2.489      ;
; 1.061 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.314      ; 2.489      ;
; 1.069 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.308      ; 2.491      ;
; 1.069 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.308      ; 2.491      ;
; 1.069 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.308      ; 2.491      ;
; 1.069 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.308      ; 2.491      ;
; 1.069 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.308      ; 2.491      ;
; 1.076 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.300      ; 2.490      ;
; 1.076 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.300      ; 2.490      ;
; 1.076 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.300      ; 2.490      ;
; 1.076 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.300      ; 2.490      ;
; 1.085 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.287      ; 2.486      ;
; 1.085 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.287      ; 2.486      ;
; 1.085 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.287      ; 2.486      ;
; 1.085 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.287      ; 2.486      ;
; 1.085 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.287      ; 2.486      ;
; 1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 2.490      ;
; 1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 2.490      ;
; 1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 2.490      ;
; 1.103 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.273      ; 2.490      ;
; 1.337 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.316      ; 2.267      ;
; 1.362 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.154      ; 2.130      ;
; 1.362 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.154      ; 2.130      ;
; 1.394 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.144      ; 2.152      ;
; 1.394 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.144      ; 2.152      ;
; 1.394 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.144      ; 2.152      ;
; 1.394 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.144      ; 2.152      ;
; 1.394 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.144      ; 2.152      ;
; 1.394 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.144      ; 2.152      ;
; 1.394 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.144      ; 2.152      ;
; 1.394 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.144      ; 2.152      ;
; 1.394 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.144      ; 2.152      ;
; 1.412 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.169      ;
; 1.412 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.169      ;
; 1.412 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.169      ;
; 1.412 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.169      ;
; 1.412 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.169      ;
; 1.412 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.169      ;
; 1.412 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.169      ;
; 1.412 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.169      ;
; 1.412 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.169      ;
; 1.412 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.169      ;
; 1.412 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.169      ;
; 1.412 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.169      ;
; 1.448 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.230      ; 2.292      ;
; 1.448 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.230      ; 2.292      ;
; 1.448 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.230      ; 2.292      ;
; 1.448 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.230      ; 2.292      ;
; 1.448 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.230      ; 2.292      ;
; 1.547 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.304      ;
; 1.547 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.304      ;
; 1.547 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.304      ;
; 1.547 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.304      ;
; 2.040 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.315      ; 2.969      ;
; 2.042 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.314      ; 2.970      ;
; 2.042 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.314      ; 2.970      ;
; 2.042 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.314      ; 2.970      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.191 ; 0.025        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -0.191 ; 0.025        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -0.191 ; 0.025        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -0.191 ; 0.025        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -0.175 ; 0.041        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -0.172 ; 0.044        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -0.172 ; 0.044        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -0.170 ; 0.046        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -0.170 ; 0.046        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2s_clk ; Rise       ; i2s_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|valid           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|valid           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[0]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[1]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[2]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[3]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|cnt[4]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|lr_edge|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|pos_edge|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzlrclk|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzzbclk|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzzlrclk|clk        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|neg_edge|clk        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|valid|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zbclk|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zlrclk|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_ports|zzbclk|clk          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2s_clk ; Rise       ; i2s_clk~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|valid           ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk           ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge         ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk         ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk         ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk        ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~inputclkctrl|outclk   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[0]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[1]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[2]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[3]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|cnt[4]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|lr_edge|clk         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|neg_edge|clk        ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|pos_edge|clk        ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|valid|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zbclk|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zlrclk|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zzbclk|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zzlrclk|clk         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zzzbclk|clk         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_ports|zzzlrclk|clk        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; i2s_clk ; Rise       ; i2s_clk~input|o               ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; -0.020 ; -0.020       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|dataa            ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|dataa           ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datac            ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad         ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad          ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad          ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad          ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datad          ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad            ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.026  ; 0.026        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datac            ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datac            ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datac          ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datac          ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datac          ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datac          ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datac          ;
; -0.002 ; -0.002       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datab          ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datac          ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datac          ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|datad         ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|datad         ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|datad         ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datad         ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datad          ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|datad         ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|datad         ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datad          ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datad          ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|datad         ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datad          ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datad          ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------------+------------+--------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 2.706  ; 3.339 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.920  ; 1.370 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.079  ; 2.730 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 2.242  ; 2.881 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.000  ; 2.655 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 1.742  ; 2.449 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 1.610  ; 2.292 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 1.428  ; 2.072 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 1.451  ; 2.071 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 1.742  ; 2.449 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 1.403  ; 2.028 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 1.403  ; 2.019 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 1.285  ; 1.899 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 1.479  ; 2.123 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 1.479  ; 2.114 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 1.290  ; 1.902 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 1.527  ; 2.202 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 1.459  ; 2.110 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 1.236  ; 1.840 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 1.455  ; 2.115 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 1.530  ; 2.182 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 1.438  ; 2.072 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 1.611  ; 2.301 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 1.560  ; 2.213 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 1.601  ; 2.288 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 1.368  ; 1.989 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 1.300  ; 1.916 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 1.621  ; 2.315 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 1.276  ; 1.884 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 1.624  ; 2.332 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 2.253  ; 2.861 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 1.654  ; 2.230 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 2.159  ; 2.829 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.345  ; 0.746 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 1.515  ; 2.078 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 1.732  ; 2.334 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 1.483  ; 2.097 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 1.706  ; 2.274 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.085  ; 0.777 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.042  ; 0.680 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; -0.028 ; 0.582 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; -0.091 ; 0.497 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.078  ; 0.743 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; -0.128 ; 0.489 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; -0.106 ; 0.503 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; -0.239 ; 0.363 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; -0.137 ; 0.471 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; -0.128 ; 0.464 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; -0.335 ; 0.240 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; -0.094 ; 0.545 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; -0.167 ; 0.450 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; -0.159 ; 0.430 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; -0.075 ; 0.578 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; -0.142 ; 0.462 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; -0.136 ; 0.470 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.053  ; 0.722 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; -0.080 ; 0.505 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; -0.015 ; 0.619 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; -0.175 ; 0.407 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; -0.245 ; 0.353 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.013  ; 0.674 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; -0.267 ; 0.328 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.085  ; 0.777 ; Fall       ; ecg_ss_n        ;
; i2s_bclk              ; i2s_clk    ; 0.890  ; 1.462 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 0.868  ; 1.464 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 1.952  ; 2.475 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.751  ; 1.265 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 1.893  ; 2.509 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.183  ; 2.843 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 1.655  ; 2.266 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 2.241  ; 2.944 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 1.856  ; 2.471 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 1.645  ; 2.180 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.512  ; 0.960 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 1.744  ; 2.312 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 1.888  ; 2.536 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 1.256  ; 1.841 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 2.002  ; 2.639 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -2.413 ; -3.031 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.391 ; -0.909 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.808 ; -2.443 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.980 ; -2.602 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.749 ; -2.387 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -0.987 ; -1.581 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.368 ; -2.020 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.186 ; -1.825 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.166 ; -1.781 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.463 ; -2.154 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.121 ; -1.742 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.166 ; -1.776 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.007 ; -1.616 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.233 ; -1.840 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.215 ; -1.811 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -0.987 ; -1.581 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.278 ; -1.916 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.213 ; -1.825 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.004 ; -1.602 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.168 ; -1.819 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.212 ; -1.855 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.170 ; -1.795 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.370 ; -2.029 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.290 ; -1.910 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.331 ; -1.982 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.135 ; -1.728 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.070 ; -1.659 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.352 ; -2.011 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.046 ; -1.630 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.362 ; -2.057 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.662 ; -2.340 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -0.430 ; -1.054 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -1.837 ; -2.489 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.031  ; -0.413 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.250 ; -1.803 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.438 ; -2.026 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.232 ; -1.841 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.240 ; -1.844 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.920  ; 0.353  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.560  ; -0.069 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.751  ; 0.156  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.688  ; 0.107  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.526  ; -0.120 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.640  ; 0.040  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.617  ; 0.030  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.746  ; 0.166  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.656  ; 0.065  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.725  ; 0.141  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.920  ; 0.353  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.608  ; -0.013 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.676  ; 0.082  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.747  ; 0.179  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.590  ; -0.045 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.653  ; 0.066  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.653  ; 0.064  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.561  ; -0.088 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.678  ; 0.101  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.614  ; -0.010 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.769  ; 0.195  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.752  ; 0.177  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.599  ; -0.043 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.773  ; 0.199  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.436  ; -0.231 ; Fall       ; ecg_ss_n        ;
; i2s_bclk              ; i2s_clk    ; -0.686 ; -1.250 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -0.660 ; -1.240 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -1.700 ; -2.223 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.288 ; -0.798 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.650 ; -2.249 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.928 ; -2.572 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.395 ; -1.981 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -1.711 ; -2.394 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.652 ; -1.265 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -1.206 ; -1.750 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.025  ; -0.409 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.486 ; -2.041 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.455 ; -2.078 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.014 ; -1.595 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -1.398 ; -2.008 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 3.315 ; 3.402 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 4.055 ; 4.090 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 4.028 ; 4.049 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 3.709 ; 3.766 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 4.080 ; 3.512 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 3.675 ; 3.731 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 3.735 ; 3.702 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 3.451 ; 3.576 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 4.080 ; 3.512 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 3.675 ; 3.731 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 3.735 ; 3.702 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 3.451 ; 3.576 ; Fall       ; ecg_ss_n        ;
; i2s_valid        ; i2s_clk    ; 3.077 ; 3.110 ; Rise       ; i2s_clk         ;
; rec_miso         ; rec_sclk   ; 3.234 ; 3.278 ; Rise       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 3.692 ; 3.729 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 3.748 ; 3.769 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 3.572 ; 3.600 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 4.109 ; 3.510 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 3.423 ; 3.406 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 3.363 ; 3.449 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 3.308 ; 3.360 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 4.109 ; 3.510 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 3.423 ; 3.406 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 3.363 ; 3.449 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 5.559 ; 5.689 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 5.091 ; 5.207 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 5.559 ; 5.689 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 4.744 ; 4.784 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 4.883 ; 4.923 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 4.771 ; 4.846 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 4.975 ; 5.013 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 4.919 ; 4.949 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 5.364 ; 5.474 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 4.653 ; 4.686 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 4.710 ; 4.743 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 4.794 ; 4.869 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 4.663 ; 4.695 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 4.420 ; 4.431 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 5.016 ; 5.102 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 4.653 ; 4.685 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 4.655 ; 4.687 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 4.432 ; 4.443 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 4.906 ; 4.941 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 4.581 ; 4.607 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 4.893 ; 4.924 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 4.621 ; 4.656 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 4.650 ; 4.691 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 4.505 ; 4.528 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 4.439 ; 4.452 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 3.308 ; 3.360 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 3.240 ; 3.323 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 3.897 ; 3.968 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 3.894 ; 3.921 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 3.604 ; 3.639 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 3.996 ; 3.436 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 3.139 ; 3.214 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 3.133 ; 3.255 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 2.997 ; 2.980 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 3.996 ; 3.436 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 3.139 ; 3.214 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 3.133 ; 3.255 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 2.997 ; 2.980 ; Fall       ; ecg_ss_n        ;
; i2s_valid        ; i2s_clk    ; 3.017 ; 3.049 ; Rise       ; i2s_clk         ;
; rec_miso         ; rec_sclk   ; 3.164 ; 3.206 ; Rise       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 3.587 ; 3.604 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 3.618 ; 3.646 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 3.473 ; 3.480 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 4.024 ; 3.434 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 2.862 ; 2.930 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 2.873 ; 2.899 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 2.825 ; 2.808 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 4.024 ; 3.434 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 2.862 ; 2.930 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 2.873 ; 2.899 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 4.324 ; 4.335 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 4.969 ; 5.081 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 5.454 ; 5.582 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 4.636 ; 4.675 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 4.775 ; 4.814 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 4.663 ; 4.735 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 4.863 ; 4.899 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 4.810 ; 4.839 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 5.267 ; 5.376 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 4.547 ; 4.579 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 4.603 ; 4.634 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 4.686 ; 4.759 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 4.557 ; 4.587 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 4.324 ; 4.335 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 4.898 ; 4.980 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 4.547 ; 4.577 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 4.550 ; 4.580 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 4.335 ; 4.346 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 4.797 ; 4.831 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 4.479 ; 4.503 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 4.786 ; 4.816 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 4.517 ; 4.550 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 4.544 ; 4.583 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 4.405 ; 4.427 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 4.342 ; 4.354 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 2.825 ; 2.808 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 5.133 ; 5.818 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 4.471 ;       ;       ; 5.091 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.721 ;       ;       ; 5.308 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.321 ;       ;       ; 4.939 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.526 ; 4.604 ; 5.166 ; 5.222 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.549 ; 4.680 ; 5.263 ; 5.193 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.393 ; 4.361 ; 4.942 ; 5.067 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.194 ; 4.760 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.207 ;       ;       ; 4.786 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.468 ;       ;       ; 5.085 ;
; rec_st_load_trdy ; rec_trdy    ; 3.887 ;       ;       ; 4.442 ;
; rec_tx_load_en   ; rec_roe     ; 4.418 ; 4.476 ; 5.102 ; 5.085 ;
; rec_tx_load_en   ; rec_rrdy    ; 4.453 ; 4.445 ; 5.029 ; 5.128 ;
; rec_tx_load_en   ; rec_trdy    ; 4.379 ; 4.349 ; 4.987 ; 5.039 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 4.991 ; 5.653 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 4.341 ;       ;       ; 4.953 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.602 ;       ;       ; 5.180 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.213 ;       ;       ; 4.821 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.410 ; 4.485 ; 5.040 ; 5.094 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.404 ; 4.563 ; 5.137 ; 5.055 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.268 ; 4.251 ; 4.825 ; 4.944 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.090 ; 4.648 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.102 ;       ;       ; 4.672 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.353 ;       ;       ; 4.962 ;
; rec_st_load_trdy ; rec_trdy    ; 3.796 ;       ;       ; 4.344 ;
; rec_tx_load_en   ; rec_roe     ; 4.285 ; 4.353 ; 4.962 ; 4.945 ;
; rec_tx_load_en   ; rec_rrdy    ; 4.296 ; 4.330 ; 4.906 ; 4.968 ;
; rec_tx_load_en   ; rec_trdy    ; 4.248 ; 4.231 ; 4.852 ; 4.900 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.093 ; 4.090 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.029 ; 4.026 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.179 ; 3.179 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.121 ; 3.121 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.167     ; 4.167     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.085     ; 4.085     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.250     ; 3.316     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.174     ; 3.240     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -3.209   ; -0.486  ; -2.066   ; 0.267   ; -3.000              ;
;  ecg_sclk        ; -3.017   ; 0.179   ; -2.066   ; 0.326   ; -3.000              ;
;  ecg_ss_n        ; -0.396   ; -0.486  ; N/A      ; N/A     ; -3.000              ;
;  i2s_clk         ; -1.169   ; 0.188   ; N/A      ; N/A     ; -3.000              ;
;  rec_sclk        ; -3.209   ; 0.158   ; -1.959   ; 0.267   ; -3.000              ;
;  rec_ss_n        ; -1.490   ; -0.316  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -222.251 ; -10.503 ; -156.627 ; 0.0     ; -227.621            ;
;  ecg_sclk        ; -104.144 ; 0.000   ; -77.708  ; 0.000   ; -101.380            ;
;  ecg_ss_n        ; -2.288   ; -5.249  ; N/A      ; N/A     ; -3.456              ;
;  i2s_clk         ; -6.557   ; 0.000   ; N/A      ; N/A     ; -18.840             ;
;  rec_sclk        ; -93.467  ; 0.000   ; -78.919  ; 0.000   ; -100.845            ;
;  rec_ss_n        ; -15.795  ; -5.254  ; N/A      ; N/A     ; -3.100              ;
+------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 4.707 ; 5.190 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.667 ; 1.819 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.733 ; 4.159 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.985 ; 4.434 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.536 ; 3.978 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.996 ; 3.526 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.779 ; 3.320 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.544 ; 2.970 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.509 ; 2.957 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.996 ; 3.526 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.418 ; 2.853 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.428 ; 2.830 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.223 ; 2.665 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 2.592 ; 3.043 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.577 ; 3.009 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.208 ; 2.671 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.643 ; 3.155 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 2.562 ; 3.003 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.126 ; 2.548 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 2.514 ; 3.004 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.665 ; 3.132 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.487 ; 2.929 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.752 ; 3.292 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.721 ; 3.199 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.774 ; 3.329 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.357 ; 2.824 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.236 ; 2.680 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.801 ; 3.346 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.195 ; 2.624 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.750 ; 3.313 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.945 ; 4.342 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 3.453 ; 3.856 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 4.371 ; 4.876 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.282 ; 1.421 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.276 ; 3.669 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.671 ; 4.098 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 3.191 ; 3.642 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.609 ; 4.021 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.779 ; 1.305 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.694 ; 1.202 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.647 ; 1.085 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.496 ; 0.904 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.779 ; 1.305 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.453 ; 0.884 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.493 ; 0.899 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.270 ; 0.696 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.455 ; 0.873 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.437 ; 0.849 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.064 ; 0.495 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.502 ; 0.979 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.415 ; 0.825 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.368 ; 0.786 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.540 ; 1.033 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.422 ; 0.826 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.446 ; 0.867 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.736 ; 1.265 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.516 ; 0.928 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.616 ; 1.115 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.340 ; 0.770 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.221 ; 0.666 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.671 ; 1.176 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.187 ; 0.615 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.739 ; 1.298 ; Fall       ; ecg_ss_n        ;
; i2s_bclk              ; i2s_clk    ; 1.623 ; 2.029 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 1.559 ; 1.988 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 3.415 ; 3.795 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.415 ; 1.574 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.381 ; 3.787 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.892 ; 4.355 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.920 ; 3.353 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 3.986 ; 4.441 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.809 ; 4.230 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 3.456 ; 3.875 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.600 ; 1.765 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 3.666 ; 4.070 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 3.972 ; 4.396 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.809 ; 3.220 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 4.171 ; 4.632 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -2.413 ; -3.031 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.391 ; -0.837 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.808 ; -2.443 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.980 ; -2.602 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.749 ; -2.387 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -0.987 ; -1.581 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.368 ; -2.020 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.186 ; -1.825 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.166 ; -1.781 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.463 ; -2.154 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.121 ; -1.742 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.166 ; -1.776 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.007 ; -1.616 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.233 ; -1.840 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.215 ; -1.811 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -0.987 ; -1.581 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.278 ; -1.916 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.213 ; -1.825 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.004 ; -1.602 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.168 ; -1.819 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.212 ; -1.855 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.170 ; -1.795 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.370 ; -2.029 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.290 ; -1.910 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.331 ; -1.982 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.135 ; -1.728 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.070 ; -1.659 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.352 ; -2.011 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.046 ; -1.630 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.362 ; -2.057 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.662 ; -2.340 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -0.430 ; -1.054 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -1.837 ; -2.489 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.031  ; -0.413 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.250 ; -1.803 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.438 ; -2.026 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.232 ; -1.841 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.240 ; -1.844 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.983  ; 0.592  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.560  ; -0.011 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.751  ; 0.273  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.688  ; 0.246  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.526  ; -0.078 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.640  ; 0.150  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.617  ; 0.137  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.746  ; 0.308  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.656  ; 0.181  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.725  ; 0.282  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.983  ; 0.592  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.608  ; 0.071  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.676  ; 0.206  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.747  ; 0.344  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.590  ; 0.024  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.653  ; 0.174  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.653  ; 0.174  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.561  ; -0.039 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.678  ; 0.224  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.614  ; 0.064  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.769  ; 0.367  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.752  ; 0.342  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.599  ; 0.033  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.773  ; 0.370  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.436  ; -0.207 ; Fall       ; ecg_ss_n        ;
; i2s_bclk              ; i2s_clk    ; -0.686 ; -1.250 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -0.660 ; -1.240 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -1.700 ; -2.223 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.288 ; -0.702 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.650 ; -2.249 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.928 ; -2.572 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.395 ; -1.981 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -1.711 ; -2.394 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.652 ; -1.265 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -1.206 ; -1.750 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.025  ; -0.409 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.486 ; -2.041 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.455 ; -2.078 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.014 ; -1.595 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -1.398 ; -2.008 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 5.712 ; 5.716 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 6.415 ; 6.305 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 6.243 ; 6.190 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 5.832 ; 5.791 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 6.261 ; 5.932 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.780 ; 5.667 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.741 ; 5.610 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.389 ; 5.447 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 6.261 ; 5.932 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 5.780 ; 5.667 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 5.741 ; 5.610 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 5.389 ; 5.447 ; Fall       ; ecg_ss_n        ;
; i2s_valid        ; i2s_clk    ; 5.182 ; 5.161 ; Rise       ; i2s_clk         ;
; rec_miso         ; rec_sclk   ; 5.555 ; 5.508 ; Rise       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 5.805 ; 5.754 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 5.881 ; 5.791 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 5.568 ; 5.527 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 6.267 ; 5.859 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 5.335 ; 5.188 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 5.214 ; 5.237 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 5.102 ; 5.099 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 6.267 ; 5.859 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 5.335 ; 5.188 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 5.214 ; 5.237 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 8.593 ; 8.633 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 8.105 ; 8.088 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 8.593 ; 8.633 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 7.454 ; 7.385 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 7.612 ; 7.587 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 7.539 ; 7.468 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 7.800 ; 7.781 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 7.695 ; 7.648 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 8.235 ; 8.287 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 7.366 ; 7.279 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 7.431 ; 7.340 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 7.539 ; 7.479 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 7.371 ; 7.283 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 6.927 ; 6.861 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 7.925 ; 7.911 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 7.350 ; 7.266 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 7.370 ; 7.276 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 6.939 ; 6.873 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 7.613 ; 7.605 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 7.224 ; 7.153 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 7.594 ; 7.563 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 7.264 ; 7.200 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 7.360 ; 7.278 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 7.052 ; 7.003 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 6.962 ; 6.899 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 5.102 ; 5.099 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ecg_miso         ; ecg_sclk   ; 3.240 ; 3.323 ; Rise       ; ecg_sclk        ;
; ecg_roe          ; ecg_sclk   ; 3.897 ; 3.968 ; Fall       ; ecg_sclk        ;
; ecg_rrdy         ; ecg_sclk   ; 3.894 ; 3.921 ; Fall       ; ecg_sclk        ;
; ecg_trdy         ; ecg_sclk   ; 3.604 ; 3.639 ; Fall       ; ecg_sclk        ;
; ecg_busy         ; ecg_ss_n   ; 3.996 ; 3.436 ; Rise       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 3.139 ; 3.214 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 3.133 ; 3.255 ; Rise       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 2.997 ; 2.980 ; Rise       ; ecg_ss_n        ;
; ecg_busy         ; ecg_ss_n   ; 3.996 ; 3.436 ; Fall       ; ecg_ss_n        ;
; ecg_roe          ; ecg_ss_n   ; 3.139 ; 3.214 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy         ; ecg_ss_n   ; 3.133 ; 3.255 ; Fall       ; ecg_ss_n        ;
; ecg_trdy         ; ecg_ss_n   ; 2.997 ; 2.980 ; Fall       ; ecg_ss_n        ;
; i2s_valid        ; i2s_clk    ; 3.017 ; 3.049 ; Rise       ; i2s_clk         ;
; rec_miso         ; rec_sclk   ; 3.164 ; 3.206 ; Rise       ; rec_sclk        ;
; rec_roe          ; rec_sclk   ; 3.587 ; 3.604 ; Fall       ; rec_sclk        ;
; rec_rrdy         ; rec_sclk   ; 3.618 ; 3.646 ; Fall       ; rec_sclk        ;
; rec_trdy         ; rec_sclk   ; 3.473 ; 3.480 ; Fall       ; rec_sclk        ;
; rec_busy         ; rec_ss_n   ; 4.024 ; 3.434 ; Rise       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 2.862 ; 2.930 ; Rise       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 2.873 ; 2.899 ; Rise       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 2.825 ; 2.808 ; Rise       ; rec_ss_n        ;
; rec_busy         ; rec_ss_n   ; 4.024 ; 3.434 ; Fall       ; rec_ss_n        ;
; rec_roe          ; rec_ss_n   ; 2.862 ; 2.930 ; Fall       ; rec_ss_n        ;
; rec_rrdy         ; rec_ss_n   ; 2.873 ; 2.899 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]   ; rec_ss_n   ; 4.324 ; 4.335 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]  ; rec_ss_n   ; 4.969 ; 5.081 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]  ; rec_ss_n   ; 5.454 ; 5.582 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]  ; rec_ss_n   ; 4.636 ; 4.675 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]  ; rec_ss_n   ; 4.775 ; 4.814 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]  ; rec_ss_n   ; 4.663 ; 4.735 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]  ; rec_ss_n   ; 4.863 ; 4.899 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]  ; rec_ss_n   ; 4.810 ; 4.839 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]  ; rec_ss_n   ; 5.267 ; 5.376 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]  ; rec_ss_n   ; 4.547 ; 4.579 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]  ; rec_ss_n   ; 4.603 ; 4.634 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10] ; rec_ss_n   ; 4.686 ; 4.759 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11] ; rec_ss_n   ; 4.557 ; 4.587 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12] ; rec_ss_n   ; 4.324 ; 4.335 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13] ; rec_ss_n   ; 4.898 ; 4.980 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14] ; rec_ss_n   ; 4.547 ; 4.577 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15] ; rec_ss_n   ; 4.550 ; 4.580 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16] ; rec_ss_n   ; 4.335 ; 4.346 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17] ; rec_ss_n   ; 4.797 ; 4.831 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18] ; rec_ss_n   ; 4.479 ; 4.503 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19] ; rec_ss_n   ; 4.786 ; 4.816 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20] ; rec_ss_n   ; 4.517 ; 4.550 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21] ; rec_ss_n   ; 4.544 ; 4.583 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22] ; rec_ss_n   ; 4.405 ; 4.427 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23] ; rec_ss_n   ; 4.342 ; 4.354 ; Fall       ; rec_ss_n        ;
; rec_trdy         ; rec_ss_n   ; 2.825 ; 2.808 ; Fall       ; rec_ss_n        ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 8.656 ; 9.196 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.706 ;       ;       ; 8.007 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.991 ;       ;       ; 8.383 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.414 ;       ;       ; 7.751 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.798 ; 7.738 ; 8.303 ; 8.190 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.691 ; 7.894 ; 8.341 ; 8.133 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.560 ; 7.366 ; 7.912 ; 7.970 ;
; rec_rx_req       ; rec_rrdy    ;       ; 7.078 ; 7.586 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.236 ;       ;       ; 7.542 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.683 ;       ;       ; 8.018 ;
; rec_st_load_trdy ; rec_trdy    ; 6.624 ;       ;       ; 6.939 ;
; rec_tx_load_en   ; rec_roe     ; 7.641 ; 7.643 ; 8.202 ; 8.055 ;
; rec_tx_load_en   ; rec_rrdy    ; 7.691 ; 7.566 ; 8.059 ; 8.104 ;
; rec_tx_load_en   ; rec_trdy    ; 7.557 ; 7.418 ; 7.969 ; 7.966 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 4.991 ; 5.653 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 4.341 ;       ;       ; 4.953 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.602 ;       ;       ; 5.180 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.213 ;       ;       ; 4.821 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.410 ; 4.485 ; 5.040 ; 5.094 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.404 ; 4.563 ; 5.137 ; 5.055 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.268 ; 4.251 ; 4.825 ; 4.944 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.090 ; 4.648 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.102 ;       ;       ; 4.672 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.353 ;       ;       ; 4.962 ;
; rec_st_load_trdy ; rec_trdy    ; 3.796 ;       ;       ; 4.344 ;
; rec_tx_load_en   ; rec_roe     ; 4.285 ; 4.353 ; 4.962 ; 4.945 ;
; rec_tx_load_en   ; rec_rrdy    ; 4.296 ; 4.330 ; 4.906 ; 4.968 ;
; rec_tx_load_en   ; rec_trdy    ; 4.248 ; 4.231 ; 4.852 ; 4.900 ;
+------------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ecg_trdy        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_rrdy        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_roe         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_busy        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_miso        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_trdy        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rrdy        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_roe         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_busy        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_miso        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_valid       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_ready       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ecg_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_adc_data            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_tx_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[23]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_bclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[22]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_lrclk               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[21]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[20]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[19]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[18]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[17]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[16]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[15]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[14]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[13]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[12]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[11]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[10]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[9]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[8]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_rrdy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_valid       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_rrdy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_roe         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_valid       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk ; 272      ; 30       ; 36       ; 62       ;
; ecg_ss_n   ; ecg_sclk ; 31       ; 80       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n ; 0        ; 0        ; 0        ; 24       ;
; i2s_clk    ; i2s_clk  ; 100      ; 0        ; 0        ; 0        ;
; ecg_ss_n   ; rec_sclk ; 0        ; 25       ; 0        ; 0        ;
; rec_sclk   ; rec_sclk ; 272      ; 30       ; 36       ; 62       ;
; rec_ss_n   ; rec_sclk ; 31       ; 80       ; 8        ; 8        ;
; ecg_ss_n   ; rec_ss_n ; 0        ; 0        ; 0        ; 24       ;
; rec_sclk   ; rec_ss_n ; 0        ; 0        ; 0        ; 24       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk ; 272      ; 30       ; 36       ; 62       ;
; ecg_ss_n   ; ecg_sclk ; 31       ; 80       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n ; 0        ; 0        ; 0        ; 24       ;
; i2s_clk    ; i2s_clk  ; 100      ; 0        ; 0        ; 0        ;
; ecg_ss_n   ; rec_sclk ; 0        ; 25       ; 0        ; 0        ;
; rec_sclk   ; rec_sclk ; 272      ; 30       ; 36       ; 62       ;
; rec_ss_n   ; rec_sclk ; 31       ; 80       ; 8        ; 8        ;
; ecg_ss_n   ; rec_ss_n ; 0        ; 0        ; 0        ; 24       ;
; rec_sclk   ; rec_ss_n ; 0        ; 0        ; 0        ; 24       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 40    ; 40   ;
; Unconstrained Input Port Paths  ; 221   ; 221  ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 63    ; 63   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 13 10:21:33 2019
Info: Command: quartus_sta FPGA_P4 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 102 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i2s_clk i2s_clk
    Info (332105): create_clock -period 1.000 -name ecg_sclk ecg_sclk
    Info (332105): create_clock -period 1.000 -name ecg_ss_n ecg_ss_n
    Info (332105): create_clock -period 1.000 -name rec_ss_n rec_ss_n
    Info (332105): create_clock -period 1.000 -name rec_sclk rec_sclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.209             -93.467 rec_sclk 
    Info (332119):    -3.017            -104.144 ecg_sclk 
    Info (332119):    -1.490             -15.795 rec_ss_n 
    Info (332119):    -1.169              -6.557 i2s_clk 
    Info (332119):    -0.396              -2.288 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.486
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.486              -4.560 ecg_ss_n 
    Info (332119):    -0.316              -5.027 rec_ss_n 
    Info (332119):     0.359               0.000 i2s_clk 
    Info (332119):     0.381               0.000 ecg_sclk 
    Info (332119):     0.381               0.000 rec_sclk 
Info (332146): Worst-case recovery slack is -2.066
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.066             -77.708 ecg_sclk 
    Info (332119):    -1.959             -78.919 rec_sclk 
Info (332146): Worst-case removal slack is 0.450
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.450               0.000 rec_sclk 
    Info (332119):     0.585               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 ecg_sclk 
    Info (332119):    -3.000             -90.000 rec_sclk 
    Info (332119):    -3.000             -18.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.767
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.767             -77.625 rec_sclk 
    Info (332119):    -2.590             -86.696 ecg_sclk 
    Info (332119):    -1.238             -11.434 rec_ss_n 
    Info (332119):    -0.948              -5.044 i2s_clk 
    Info (332119):    -0.277              -1.041 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.379              -2.645 ecg_ss_n 
    Info (332119):    -0.208              -2.852 rec_ss_n 
    Info (332119):     0.313               0.000 i2s_clk 
    Info (332119):     0.333               0.000 ecg_sclk 
    Info (332119):     0.333               0.000 rec_sclk 
Info (332146): Worst-case recovery slack is -1.749
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.749             -65.735 ecg_sclk 
    Info (332119):    -1.665             -66.777 rec_sclk 
Info (332146): Worst-case removal slack is 0.413
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.413               0.000 rec_sclk 
    Info (332119):     0.528               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 ecg_sclk 
    Info (332119):    -3.000             -90.000 rec_sclk 
    Info (332119):    -3.000             -18.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.045
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.045             -49.165 rec_sclk 
    Info (332119):    -1.906             -48.938 ecg_sclk 
    Info (332119):    -0.479              -0.553 rec_ss_n 
    Info (332119):    -0.203              -0.876 i2s_clk 
    Info (332119):     0.183               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.393
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.393              -5.249 ecg_ss_n 
    Info (332119):    -0.284              -5.254 rec_ss_n 
    Info (332119):     0.158               0.000 rec_sclk 
    Info (332119):     0.179               0.000 ecg_sclk 
    Info (332119):     0.188               0.000 i2s_clk 
Info (332146): Worst-case recovery slack is -1.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.376             -54.925 ecg_sclk 
    Info (332119):    -1.327             -56.676 rec_sclk 
Info (332146): Worst-case removal slack is 0.267
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.267               0.000 rec_sclk 
    Info (332119):     0.326               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -101.380 ecg_sclk 
    Info (332119):    -3.000            -100.845 rec_sclk 
    Info (332119):    -3.000             -18.840 i2s_clk 
    Info (332119):    -3.000              -3.456 ecg_ss_n 
    Info (332119):    -3.000              -3.100 rec_ss_n 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 488 megabytes
    Info: Processing ended: Mon May 13 10:21:39 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


