# HP-AU: High Performance Arithmetic Unit 
### Projeto de AceleraÃ§Ã£o de Hardware em Verilog

![Status](https://img.shields.io/badge/Status-Phase%206%20Complete-success)
![Language](https://img.shields.io/badge/Language-Verilog%20HDL-blue)
![Platform](https://img.shields.io/badge/Simulation-ModelSim%20%7C%20Quartus-green)
![Context](https://img.shields.io/badge/Program-CI%20Digital%20%28Softex%2FMCTI%29-orange)

## ğŸ“Œ Sobre o Projeto
A **HP-AU (High Performance Arithmetic Unit)** Ã© uma Unidade LÃ³gica e AritmÃ©tica (ALU) projetada em nÃ­vel RTL (*Register Transfer Level*), focada em explorar diferentes arquiteturas de somadores, multiplicadores e otimizaÃ§Ã£o de caminho crÃ­tico.

Este projeto serve como **Artefato PrÃ¡tico** para o **MÃ³dulo BÃ¡sico (Fase 1)** do **Programa de Desenvolvimento de CompetÃªncias em Sistemas Digitais (CI Digital)**, promovido pela Softex/MCTI em parceria com a UEMA.

O objetivo Ã© sair da teoria de portas lÃ³gicas e implementar estruturas de hardware que resolvam problemas reais de latÃªncia e Ã¡rea em processadores modernos.

## ğŸ“ Contexto AcadÃªmico (PÃ³s-GraduaÃ§Ã£o)
Este repositÃ³rio cobre as competÃªncias exigidas nas seguintes disciplinas do programa:
* **SD100:** IntroduÃ§Ã£o Ã  MicroeletrÃ´nica (Conceitos de VLSI e Transistores).
* **SD112:** IntroduÃ§Ã£o ao Verilog (Modelagem de Hardware).
* **SD122:** Circuitos Digitais I (LÃ³gica Combinacional e AritmÃ©tica).
* **SD192:** Trabalho Orientado I (ImplementaÃ§Ã£o PrÃ¡tica).

## ğŸš€ Arquitetura e EvoluÃ§Ã£o (Roadmap)

O projeto foi construÃ­do em fases incrementais, onde cada fase resolve uma limitaÃ§Ã£o fÃ­sica ou lÃ³gica da anterior:

| Fase | MÃ³dulo | Problema Resolvido | Teoria Aplicada |
| :--- | :--- | :--- | :--- |
| **01** | `setup` | ConfiguraÃ§Ã£o de ambiente e CI/CD. | Fluxo de Design RTL. |
| **02** | `binary_core` | ImplementaÃ§Ã£o base de soma/subtraÃ§Ã£o. | Ripple Carry Adder (RCA). |
| **03** | `bcd_core` | Necessidade de operaÃ§Ãµes em base decimal. | AritmÃ©tica BCD e CorreÃ§Ã£o +6. |
| **04** | `cla_4bit` | **Gargalo de Performance:** O atraso de propagaÃ§Ã£o do Ripple Carry era $O(N)$. | **Carry Look-Ahead (CLA):** ReduÃ§Ã£o do atraso para tempo constante $O(1)$ usando Geradores/Propagadores ($G, P$). |
| **05** | `barrel_shifter` | **Gargalo de LÃ³gica:** Falta de operaÃ§Ãµes bit-a-bit e deslocamentos lentos. | Multiplexadores, LÃ³gica Booleana e Barrel Shifters Combinacionais. |
| **06** | `hardware_multiplier` | **Gargalo de CÃ¡lculo:** MultiplicaÃ§Ã£o por laÃ§os (software) Ã© lenta. | Multiplicador de Hardware, ExpansÃ£o de Arquitetura e Truncamento de Bits. |

## ğŸ› ï¸ Estrutura do Projeto

```text
HP_AU/
â”œâ”€â”€ rtl/                  # Source Code (Verilog)
â”‚   â”œâ”€â”€ hp_au_top.v       # Top Level Module (IntegraÃ§Ã£o)
â”‚   â”œâ”€â”€ cla_4bit.v        # Carry Look-Ahead Adder
â”‚   â”œâ”€â”€ barrel_shifter.v  # Deslocador de Bits
â”‚   â”œâ”€â”€ hardware_mult.v   # Multiplicador (Fase 6)
â”‚   â””â”€â”€ ...
â”œâ”€â”€ tb/                   # Testbenches (SimulaÃ§Ã£o)
â”‚   â”œâ”€â”€ hp_au_top_tb.v    # Teste de IntegraÃ§Ã£o
â”‚   â”œâ”€â”€ cla_4bit_tb.v     # Teste UnitÃ¡rio CLA
â”‚   â””â”€â”€ ...
â”œâ”€â”€ docs/                 # EvidÃªncias e Waveforms
â”‚   â”œâ”€â”€ fase4_cla_proof.png
â”‚   â”œâ”€â”€ fase5_shifter_wave.png
â”‚   â””â”€â”€ ...
â””â”€â”€ README.md             # DocumentaÃ§Ã£o
