Chisel 代表 **C**onstructing **H**ardware **I**n a **S**cala **E**mbedded **L**anguage。这意味着它是Scala中的DSL。

# 第一个 Module

<!-- CARD BEGIN -->

像Verilog一样，我们可以在Chisel中声明模块定义。下面的示例是一个Chisel模块Passthrough，它有一个4位输入(in)和一个4位输出(out)。该模块组合连接输入和输出，因此输入驱动输出。

```scala
// Chisel Code: Declare a new module definition

// Module 是一个 Chisel Class，任何硬件module都必须继承自它
class Passthrough extends Module {

  // 在一个特殊的io val中声明所有的输入和输出端口，它必须被称为io，并且必须是 IO 对象或实例，这需要 IO (_instantiated_bundle_)的形式。
  val io = IO(new Bundle {
    val in = Input(UInt(4.W))
    val out = Output(UInt(4.W))
  })

  // 我们将输入端口连接到输出端口，io.in 驱动 io.out。注意:=操作符是一个Chisel操作符，表示右信号驱动左信号。
  io.out := io.in
}
```

例如，在声明了Chisel模块之后，我们使用Scala调用Chisel编译器将Chisel ' Passthrough '转换为Verilog ' Passthrough '。这个过程被称为**细化(elaboration)**。

```scala
// Scala Code: Elaborate our Chisel design by translating it to Verilog
// Don't worry about understanding this code; it is very complicated Scala
println(getVerilog(new Passthrough))
```

**Module 生成器**

如果我们将Scala的知识应用到这个例子中，我们可以看到Chisel模块是作为Scala类实现的。就像任何其他Scala类一样，我们可以让Chisel模块接受一些构造参数。在这个例子中，我们创建了一个新的类PassthroughGenerator，它将接受一个整数宽度来指定它的输入和输出端口的宽度:

```scala
// Chisel Code, but pass in a parameter to set widths of ports
class PassthroughGenerator(width: Int) extends Module { 
  val io = IO(new Bundle {
    val in = Input(UInt(width.W))
    val out = Output(UInt(width.W))
  })
  io.out := io.in
}

// Let's now generate modules with different widths
println(getVerilog(new PassthroughGenerator(10)))
println(getVerilog(new PassthroughGenerator(20)))
```

因为PassthroughGenerator不再描述单个模块，而是描述一系列按宽度参数化的模块，所以我们把这个PassthroughGenerator称为生成器。

<!-- CARD END -->
<!--ID: 1699541107752-->

# 测试硬件

<!-- CARD BEGIN -->

下面的示例是一个Chisel测试工具，它将值传递给Passthrough的输入端口in的实例，并检查在输出端口out上是否看到相同的值。

这里有一些高级的Scala。但是，除了poke和expect命令之外，您不需要了解其他任何内容。您可以将其余的代码视为编写这些简单测试的简单样板。

```scala
// Scala Code: `test` runs the unit test. 
// test takes a user Module and has a code block that applies pokes and expects to the 
// circuit under test (c)
test(new Passthrough()) { c =>
    c.io.in.poke(0.U)     // Set our input to value 0
    c.io.out.expect(0.U)  // Assert that the output correctly has 0
    c.io.in.poke(1.U)     // Set our input to value 1
    c.io.out.expect(1.U)  // Assert that the output correctly has 1
    c.io.in.poke(2.U)     // Set our input to value 2
    c.io.out.expect(2.U)  // Assert that the output correctly has 2
}
println("SUCCESS!!") // Scala Code: if we get here, our tests passed!
```

编写自己的测试

```scala
test(new PassthroughGenerator(10)) { c =>
    c.io.in.poke(0.U)
    c.io.out.expect(0.U)
    c.io.in.poke(1023.U)
    c.io.out.expect(1023.U)
}

test(new PassthroughGenerator(20)) { c =>
    c.io.in.poke(0.U)
    c.io.out.expect(0.U)
    c.io.in.poke(1048575.U)
    c.io.out.expect(1048575.U)
}
```

<!-- CARD END -->
<!--ID: 1699541137979-->

# 查看产生的 Verilog/FIRRTL

<!-- CARD BEGIN -->

```scala
// Viewing the Verilog for debugging
println(getVerilog(new Passthrough))

// Viewing the firrtl for debugging
println(getFirrtl(new Passthrough))
```

# “printf”调试的说明

三种常见场景有一些重要的区别:

- 在电路生成过程中，Chisel generator 打印
- 电路仿真时的电路打印
- 测试期间的测试打印

println是一个内置的Scala函数，用于打印到控制台。它不能在电路仿真期间用于打印，因为生成的电路是FIRRTL或Verilog而不是Scala。

下面的代码块显示了不同的打印样式。

```scala
class PrintingModule extends Module {
    val io = IO(new Bundle {
        val in = Input(UInt(4.W))
        val out = Output(UInt(4.W))
    })
    io.out := io.in

    printf("Print during simulation: Input is %d\n", io.in)
    // chisel printf has its own string interpolator too
    printf(p"Print during simulation: IO is $io\n")

    println(s"Print during generation: Input is ${io.in}")
}

test(new PrintingModule ) { c =>
    c.io.in.poke(3.U)
    c.clock.step(5) // circuit will print
    
    println(s"Print during testing: Input is ${c.io.in.peek()}")
}
```

<!-- CARD END -->
<!--ID: 1699541158809-->
