Simulator report for Q5
Sun Jun 09 00:09:58 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 360 nodes    ;
; Simulation Coverage         ;      60.28 % ;
; Total Number of Transitions ; 9339         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Stratix II   ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      60.28 % ;
; Total nodes checked                                 ; 360          ;
; Total output ports checked                          ; 360          ;
; Total output ports with complete 1/0-value coverage ; 217          ;
; Total output ports with no 1/0-value coverage       ; 143          ;
; Total output ports with no 1-value coverage         ; 143          ;
; Total output ports with no 0-value coverage         ; 143          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                      ;
+-----------------------+-----------------------+------------------+
; Node Name             ; Output Port Name      ; Output Port Type ;
+-----------------------+-----------------------+------------------+
; |Q5|counter~0         ; |Q5|counter~0         ; out              ;
; |Q5|counter~1         ; |Q5|counter~1         ; out              ;
; |Q5|counter~2         ; |Q5|counter~2         ; out              ;
; |Q5|counter~31        ; |Q5|counter~31        ; out              ;
; |Q5|counter~32        ; |Q5|counter~32        ; out              ;
; |Q5|counter~33        ; |Q5|counter~33        ; out              ;
; |Q5|counter~34        ; |Q5|counter~34        ; out              ;
; |Q5|counter~35        ; |Q5|counter~35        ; out              ;
; |Q5|counter~36        ; |Q5|counter~36        ; out              ;
; |Q5|counter~38        ; |Q5|counter~38        ; out              ;
; |Q5|counter~39        ; |Q5|counter~39        ; out              ;
; |Q5|counter~40        ; |Q5|counter~40        ; out              ;
; |Q5|counter~41        ; |Q5|counter~41        ; out              ;
; |Q5|counter~42        ; |Q5|counter~42        ; out              ;
; |Q5|counter~43        ; |Q5|counter~43        ; out              ;
; |Q5|counter~44        ; |Q5|counter~44        ; out              ;
; |Q5|counter~45        ; |Q5|counter~45        ; out              ;
; |Q5|counter~46        ; |Q5|counter~46        ; out              ;
; |Q5|counter~47        ; |Q5|counter~47        ; out              ;
; |Q5|counter~48        ; |Q5|counter~48        ; out              ;
; |Q5|counter~49        ; |Q5|counter~49        ; out              ;
; |Q5|counter~50        ; |Q5|counter~50        ; out              ;
; |Q5|counter~51        ; |Q5|counter~51        ; out              ;
; |Q5|counter~52        ; |Q5|counter~52        ; out              ;
; |Q5|counter~53        ; |Q5|counter~53        ; out              ;
; |Q5|counter~54        ; |Q5|counter~54        ; out              ;
; |Q5|counter~55        ; |Q5|counter~55        ; out              ;
; |Q5|counter~56        ; |Q5|counter~56        ; out              ;
; |Q5|counter~57        ; |Q5|counter~57        ; out              ;
; |Q5|counter~58        ; |Q5|counter~58        ; out              ;
; |Q5|counter~59        ; |Q5|counter~59        ; out              ;
; |Q5|counter~60        ; |Q5|counter~60        ; out              ;
; |Q5|counter~61        ; |Q5|counter~61        ; out              ;
; |Q5|counter~62        ; |Q5|counter~62        ; out              ;
; |Q5|counter~63        ; |Q5|counter~63        ; out              ;
; |Q5|counter~64        ; |Q5|counter~64        ; out              ;
; |Q5|counter~65        ; |Q5|counter~65        ; out              ;
; |Q5|counter~66        ; |Q5|counter~66        ; out              ;
; |Q5|counter~67        ; |Q5|counter~67        ; out              ;
; |Q5|counter~68        ; |Q5|counter~68        ; out              ;
; |Q5|\count:counter[2] ; |Q5|\count:counter[2] ; regout           ;
; |Q5|\count:counter[1] ; |Q5|\count:counter[1] ; regout           ;
; |Q5|\count:counter[0] ; |Q5|\count:counter[0] ; regout           ;
; |Q5|q[2]~reg0         ; |Q5|q[2]~reg0         ; regout           ;
; |Q5|q[1]~reg0         ; |Q5|q[1]~reg0         ; regout           ;
; |Q5|q[0]~reg0         ; |Q5|q[0]~reg0         ; regout           ;
; |Q5|counter~69        ; |Q5|counter~69        ; out              ;
; |Q5|counter~70        ; |Q5|counter~70        ; out              ;
; |Q5|counter~71        ; |Q5|counter~71        ; out              ;
; |Q5|counter~72        ; |Q5|counter~72        ; out              ;
; |Q5|counter~73        ; |Q5|counter~73        ; out              ;
; |Q5|counter~74        ; |Q5|counter~74        ; out              ;
; |Q5|counter~75        ; |Q5|counter~75        ; out              ;
; |Q5|counter~76        ; |Q5|counter~76        ; out              ;
; |Q5|counter~77        ; |Q5|counter~77        ; out              ;
; |Q5|counter~78        ; |Q5|counter~78        ; out              ;
; |Q5|counter~79        ; |Q5|counter~79        ; out              ;
; |Q5|WideNor0          ; |Q5|WideNor0          ; out0             ;
; |Q5|WideOr1           ; |Q5|WideOr1           ; out0             ;
; |Q5|WideOr3           ; |Q5|WideOr3           ; out0             ;
; |Q5|WideOr5           ; |Q5|WideOr5           ; out0             ;
; |Q5|counter~81        ; |Q5|counter~81        ; out              ;
; |Q5|counter~82        ; |Q5|counter~82        ; out              ;
; |Q5|counter~83        ; |Q5|counter~83        ; out              ;
; |Q5|counter~84        ; |Q5|counter~84        ; out              ;
; |Q5|counter~85        ; |Q5|counter~85        ; out              ;
; |Q5|counter~86        ; |Q5|counter~86        ; out              ;
; |Q5|counter~87        ; |Q5|counter~87        ; out              ;
; |Q5|counter~88        ; |Q5|counter~88        ; out              ;
; |Q5|counter~89        ; |Q5|counter~89        ; out              ;
; |Q5|counter~90        ; |Q5|counter~90        ; out              ;
; |Q5|counter~91        ; |Q5|counter~91        ; out              ;
; |Q5|counter~92        ; |Q5|counter~92        ; out              ;
; |Q5|counter~93        ; |Q5|counter~93        ; out              ;
; |Q5|counter~94        ; |Q5|counter~94        ; out              ;
; |Q5|counter~95        ; |Q5|counter~95        ; out              ;
; |Q5|clk               ; |Q5|clk               ; out              ;
; |Q5|x                 ; |Q5|x                 ; out              ;
; |Q5|q[0]              ; |Q5|q[0]              ; pin_out          ;
; |Q5|q[1]              ; |Q5|q[1]              ; pin_out          ;
; |Q5|q[2]              ; |Q5|q[2]              ; pin_out          ;
; |Q5|Selector0~0       ; |Q5|Selector0~0       ; out0             ;
; |Q5|Selector0~1       ; |Q5|Selector0~1       ; out0             ;
; |Q5|Selector1~0       ; |Q5|Selector1~0       ; out0             ;
; |Q5|Selector1~1       ; |Q5|Selector1~1       ; out0             ;
; |Q5|Selector2~0       ; |Q5|Selector2~0       ; out0             ;
; |Q5|LessThan0~0       ; |Q5|LessThan0~0       ; out0             ;
; |Q5|LessThan0~1       ; |Q5|LessThan0~1       ; out0             ;
; |Q5|LessThan0~2       ; |Q5|LessThan0~2       ; out0             ;
; |Q5|LessThan0~3       ; |Q5|LessThan0~3       ; out0             ;
; |Q5|LessThan0~4       ; |Q5|LessThan0~4       ; out0             ;
; |Q5|LessThan0~5       ; |Q5|LessThan0~5       ; out0             ;
; |Q5|LessThan0~6       ; |Q5|LessThan0~6       ; out0             ;
; |Q5|LessThan0~7       ; |Q5|LessThan0~7       ; out0             ;
; |Q5|LessThan0~8       ; |Q5|LessThan0~8       ; out0             ;
; |Q5|LessThan0~9       ; |Q5|LessThan0~9       ; out0             ;
; |Q5|LessThan0~10      ; |Q5|LessThan0~10      ; out0             ;
; |Q5|LessThan0~11      ; |Q5|LessThan0~11      ; out0             ;
; |Q5|LessThan0~12      ; |Q5|LessThan0~12      ; out0             ;
; |Q5|LessThan0~13      ; |Q5|LessThan0~13      ; out0             ;
; |Q5|LessThan0~14      ; |Q5|LessThan0~14      ; out0             ;
; |Q5|LessThan0~15      ; |Q5|LessThan0~15      ; out0             ;
; |Q5|LessThan0~16      ; |Q5|LessThan0~16      ; out0             ;
; |Q5|LessThan0~17      ; |Q5|LessThan0~17      ; out0             ;
; |Q5|LessThan0~18      ; |Q5|LessThan0~18      ; out0             ;
; |Q5|LessThan0~19      ; |Q5|LessThan0~19      ; out0             ;
; |Q5|LessThan0~20      ; |Q5|LessThan0~20      ; out0             ;
; |Q5|LessThan0~21      ; |Q5|LessThan0~21      ; out0             ;
; |Q5|LessThan0~22      ; |Q5|LessThan0~22      ; out0             ;
; |Q5|LessThan0~23      ; |Q5|LessThan0~23      ; out0             ;
; |Q5|LessThan0~24      ; |Q5|LessThan0~24      ; out0             ;
; |Q5|LessThan0~25      ; |Q5|LessThan0~25      ; out0             ;
; |Q5|LessThan0~26      ; |Q5|LessThan0~26      ; out0             ;
; |Q5|LessThan0~27      ; |Q5|LessThan0~27      ; out0             ;
; |Q5|LessThan0~28      ; |Q5|LessThan0~28      ; out0             ;
; |Q5|LessThan0~29      ; |Q5|LessThan0~29      ; out0             ;
; |Q5|LessThan0~30      ; |Q5|LessThan0~30      ; out0             ;
; |Q5|LessThan0~31      ; |Q5|LessThan0~31      ; out0             ;
; |Q5|LessThan0~32      ; |Q5|LessThan0~32      ; out0             ;
; |Q5|LessThan0~33      ; |Q5|LessThan0~33      ; out0             ;
; |Q5|LessThan0~34      ; |Q5|LessThan0~34      ; out0             ;
; |Q5|LessThan0~35      ; |Q5|LessThan0~35      ; out0             ;
; |Q5|LessThan0~36      ; |Q5|LessThan0~36      ; out0             ;
; |Q5|LessThan0~37      ; |Q5|LessThan0~37      ; out0             ;
; |Q5|LessThan0~38      ; |Q5|LessThan0~38      ; out0             ;
; |Q5|LessThan0~39      ; |Q5|LessThan0~39      ; out0             ;
; |Q5|LessThan0~40      ; |Q5|LessThan0~40      ; out0             ;
; |Q5|LessThan0~41      ; |Q5|LessThan0~41      ; out0             ;
; |Q5|LessThan0~42      ; |Q5|LessThan0~42      ; out0             ;
; |Q5|LessThan0~43      ; |Q5|LessThan0~43      ; out0             ;
; |Q5|LessThan0~44      ; |Q5|LessThan0~44      ; out0             ;
; |Q5|LessThan0~45      ; |Q5|LessThan0~45      ; out0             ;
; |Q5|LessThan0~46      ; |Q5|LessThan0~46      ; out0             ;
; |Q5|LessThan0~47      ; |Q5|LessThan0~47      ; out0             ;
; |Q5|LessThan0~48      ; |Q5|LessThan0~48      ; out0             ;
; |Q5|LessThan0~49      ; |Q5|LessThan0~49      ; out0             ;
; |Q5|LessThan0~50      ; |Q5|LessThan0~50      ; out0             ;
; |Q5|LessThan0~51      ; |Q5|LessThan0~51      ; out0             ;
; |Q5|LessThan0~52      ; |Q5|LessThan0~52      ; out0             ;
; |Q5|LessThan0~53      ; |Q5|LessThan0~53      ; out0             ;
; |Q5|LessThan0~54      ; |Q5|LessThan0~54      ; out0             ;
; |Q5|Add0~0            ; |Q5|Add0~0            ; out0             ;
; |Q5|Add0~1            ; |Q5|Add0~1            ; out0             ;
; |Q5|Add0~2            ; |Q5|Add0~2            ; out0             ;
; |Q5|Add0~3            ; |Q5|Add0~3            ; out0             ;
; |Q5|Add0~4            ; |Q5|Add0~4            ; out0             ;
; |Q5|Add1~0            ; |Q5|Add1~0            ; out0             ;
; |Q5|Add1~1            ; |Q5|Add1~1            ; out0             ;
; |Q5|Add1~2            ; |Q5|Add1~2            ; out0             ;
; |Q5|Add1~3            ; |Q5|Add1~3            ; out0             ;
; |Q5|Add1~4            ; |Q5|Add1~4            ; out0             ;
; |Q5|Add1~5            ; |Q5|Add1~5            ; out0             ;
; |Q5|Add1~6            ; |Q5|Add1~6            ; out0             ;
; |Q5|Add1~7            ; |Q5|Add1~7            ; out0             ;
; |Q5|Add1~9            ; |Q5|Add1~9            ; out0             ;
; |Q5|Add1~10           ; |Q5|Add1~10           ; out0             ;
; |Q5|Add1~12           ; |Q5|Add1~12           ; out0             ;
; |Q5|Add1~13           ; |Q5|Add1~13           ; out0             ;
; |Q5|Add1~15           ; |Q5|Add1~15           ; out0             ;
; |Q5|Add1~16           ; |Q5|Add1~16           ; out0             ;
; |Q5|Add1~18           ; |Q5|Add1~18           ; out0             ;
; |Q5|Add1~19           ; |Q5|Add1~19           ; out0             ;
; |Q5|Add1~21           ; |Q5|Add1~21           ; out0             ;
; |Q5|Add1~22           ; |Q5|Add1~22           ; out0             ;
; |Q5|Add1~24           ; |Q5|Add1~24           ; out0             ;
; |Q5|Add1~25           ; |Q5|Add1~25           ; out0             ;
; |Q5|Add1~27           ; |Q5|Add1~27           ; out0             ;
; |Q5|Add1~28           ; |Q5|Add1~28           ; out0             ;
; |Q5|Add1~30           ; |Q5|Add1~30           ; out0             ;
; |Q5|Add1~31           ; |Q5|Add1~31           ; out0             ;
; |Q5|Add1~33           ; |Q5|Add1~33           ; out0             ;
; |Q5|Add1~34           ; |Q5|Add1~34           ; out0             ;
; |Q5|Add1~36           ; |Q5|Add1~36           ; out0             ;
; |Q5|Add1~37           ; |Q5|Add1~37           ; out0             ;
; |Q5|Add1~39           ; |Q5|Add1~39           ; out0             ;
; |Q5|Add1~40           ; |Q5|Add1~40           ; out0             ;
; |Q5|Add1~42           ; |Q5|Add1~42           ; out0             ;
; |Q5|Add1~43           ; |Q5|Add1~43           ; out0             ;
; |Q5|Add1~45           ; |Q5|Add1~45           ; out0             ;
; |Q5|Add1~46           ; |Q5|Add1~46           ; out0             ;
; |Q5|Add1~48           ; |Q5|Add1~48           ; out0             ;
; |Q5|Add1~49           ; |Q5|Add1~49           ; out0             ;
; |Q5|Add1~51           ; |Q5|Add1~51           ; out0             ;
; |Q5|Add1~52           ; |Q5|Add1~52           ; out0             ;
; |Q5|Add1~54           ; |Q5|Add1~54           ; out0             ;
; |Q5|Add1~55           ; |Q5|Add1~55           ; out0             ;
; |Q5|Add1~57           ; |Q5|Add1~57           ; out0             ;
; |Q5|Add1~58           ; |Q5|Add1~58           ; out0             ;
; |Q5|Add1~60           ; |Q5|Add1~60           ; out0             ;
; |Q5|Add1~61           ; |Q5|Add1~61           ; out0             ;
; |Q5|Add1~63           ; |Q5|Add1~63           ; out0             ;
; |Q5|Add1~64           ; |Q5|Add1~64           ; out0             ;
; |Q5|Add1~66           ; |Q5|Add1~66           ; out0             ;
; |Q5|Add1~67           ; |Q5|Add1~67           ; out0             ;
; |Q5|Add1~69           ; |Q5|Add1~69           ; out0             ;
; |Q5|Add1~70           ; |Q5|Add1~70           ; out0             ;
; |Q5|Add1~72           ; |Q5|Add1~72           ; out0             ;
; |Q5|Add1~73           ; |Q5|Add1~73           ; out0             ;
; |Q5|Add1~75           ; |Q5|Add1~75           ; out0             ;
; |Q5|Add1~76           ; |Q5|Add1~76           ; out0             ;
; |Q5|Add1~78           ; |Q5|Add1~78           ; out0             ;
; |Q5|Add1~79           ; |Q5|Add1~79           ; out0             ;
; |Q5|Add1~81           ; |Q5|Add1~81           ; out0             ;
; |Q5|Add1~82           ; |Q5|Add1~82           ; out0             ;
; |Q5|Add1~84           ; |Q5|Add1~84           ; out0             ;
; |Q5|Add1~85           ; |Q5|Add1~85           ; out0             ;
; |Q5|Add1~87           ; |Q5|Add1~87           ; out0             ;
; |Q5|Add1~88           ; |Q5|Add1~88           ; out0             ;
; |Q5|Add1~90           ; |Q5|Add1~90           ; out0             ;
; |Q5|Equal0~0          ; |Q5|Equal0~0          ; out0             ;
; |Q5|Equal1~0          ; |Q5|Equal1~0          ; out0             ;
; |Q5|Equal2~0          ; |Q5|Equal2~0          ; out0             ;
; |Q5|Equal3~0          ; |Q5|Equal3~0          ; out0             ;
; |Q5|Equal4~0          ; |Q5|Equal4~0          ; out0             ;
; |Q5|Equal5~0          ; |Q5|Equal5~0          ; out0             ;
; |Q5|Equal6~0          ; |Q5|Equal6~0          ; out0             ;
; |Q5|Equal7~0          ; |Q5|Equal7~0          ; out0             ;
+-----------------------+-----------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------+
; Missing 1-Value Coverage                                           ;
+------------------------+------------------------+------------------+
; Node Name              ; Output Port Name       ; Output Port Type ;
+------------------------+------------------------+------------------+
; |Q5|counter~3          ; |Q5|counter~3          ; out              ;
; |Q5|counter~4          ; |Q5|counter~4          ; out              ;
; |Q5|counter~5          ; |Q5|counter~5          ; out              ;
; |Q5|counter~6          ; |Q5|counter~6          ; out              ;
; |Q5|counter~7          ; |Q5|counter~7          ; out              ;
; |Q5|counter~8          ; |Q5|counter~8          ; out              ;
; |Q5|counter~9          ; |Q5|counter~9          ; out              ;
; |Q5|counter~10         ; |Q5|counter~10         ; out              ;
; |Q5|counter~11         ; |Q5|counter~11         ; out              ;
; |Q5|counter~12         ; |Q5|counter~12         ; out              ;
; |Q5|counter~13         ; |Q5|counter~13         ; out              ;
; |Q5|counter~14         ; |Q5|counter~14         ; out              ;
; |Q5|counter~15         ; |Q5|counter~15         ; out              ;
; |Q5|counter~16         ; |Q5|counter~16         ; out              ;
; |Q5|counter~17         ; |Q5|counter~17         ; out              ;
; |Q5|counter~18         ; |Q5|counter~18         ; out              ;
; |Q5|counter~19         ; |Q5|counter~19         ; out              ;
; |Q5|counter~20         ; |Q5|counter~20         ; out              ;
; |Q5|counter~21         ; |Q5|counter~21         ; out              ;
; |Q5|counter~22         ; |Q5|counter~22         ; out              ;
; |Q5|counter~23         ; |Q5|counter~23         ; out              ;
; |Q5|counter~24         ; |Q5|counter~24         ; out              ;
; |Q5|counter~25         ; |Q5|counter~25         ; out              ;
; |Q5|counter~26         ; |Q5|counter~26         ; out              ;
; |Q5|counter~27         ; |Q5|counter~27         ; out              ;
; |Q5|counter~28         ; |Q5|counter~28         ; out              ;
; |Q5|counter~29         ; |Q5|counter~29         ; out              ;
; |Q5|counter~30         ; |Q5|counter~30         ; out              ;
; |Q5|\count:counter[31] ; |Q5|\count:counter[31] ; regout           ;
; |Q5|\count:counter[30] ; |Q5|\count:counter[30] ; regout           ;
; |Q5|\count:counter[29] ; |Q5|\count:counter[29] ; regout           ;
; |Q5|\count:counter[28] ; |Q5|\count:counter[28] ; regout           ;
; |Q5|\count:counter[27] ; |Q5|\count:counter[27] ; regout           ;
; |Q5|\count:counter[26] ; |Q5|\count:counter[26] ; regout           ;
; |Q5|\count:counter[25] ; |Q5|\count:counter[25] ; regout           ;
; |Q5|\count:counter[24] ; |Q5|\count:counter[24] ; regout           ;
; |Q5|\count:counter[23] ; |Q5|\count:counter[23] ; regout           ;
; |Q5|\count:counter[22] ; |Q5|\count:counter[22] ; regout           ;
; |Q5|\count:counter[21] ; |Q5|\count:counter[21] ; regout           ;
; |Q5|\count:counter[20] ; |Q5|\count:counter[20] ; regout           ;
; |Q5|\count:counter[19] ; |Q5|\count:counter[19] ; regout           ;
; |Q5|\count:counter[18] ; |Q5|\count:counter[18] ; regout           ;
; |Q5|\count:counter[17] ; |Q5|\count:counter[17] ; regout           ;
; |Q5|\count:counter[16] ; |Q5|\count:counter[16] ; regout           ;
; |Q5|\count:counter[15] ; |Q5|\count:counter[15] ; regout           ;
; |Q5|\count:counter[14] ; |Q5|\count:counter[14] ; regout           ;
; |Q5|\count:counter[13] ; |Q5|\count:counter[13] ; regout           ;
; |Q5|\count:counter[12] ; |Q5|\count:counter[12] ; regout           ;
; |Q5|\count:counter[11] ; |Q5|\count:counter[11] ; regout           ;
; |Q5|\count:counter[10] ; |Q5|\count:counter[10] ; regout           ;
; |Q5|\count:counter[9]  ; |Q5|\count:counter[9]  ; regout           ;
; |Q5|\count:counter[8]  ; |Q5|\count:counter[8]  ; regout           ;
; |Q5|\count:counter[7]  ; |Q5|\count:counter[7]  ; regout           ;
; |Q5|\count:counter[6]  ; |Q5|\count:counter[6]  ; regout           ;
; |Q5|\count:counter[5]  ; |Q5|\count:counter[5]  ; regout           ;
; |Q5|\count:counter[4]  ; |Q5|\count:counter[4]  ; regout           ;
; |Q5|\count:counter[3]  ; |Q5|\count:counter[3]  ; regout           ;
; |Q5|counter~80         ; |Q5|counter~80         ; out              ;
; |Q5|Selector2~1        ; |Q5|Selector2~1        ; out0             ;
; |Q5|Add0~5             ; |Q5|Add0~5             ; out0             ;
; |Q5|Add0~6             ; |Q5|Add0~6             ; out0             ;
; |Q5|Add0~7             ; |Q5|Add0~7             ; out0             ;
; |Q5|Add0~8             ; |Q5|Add0~8             ; out0             ;
; |Q5|Add0~9             ; |Q5|Add0~9             ; out0             ;
; |Q5|Add0~10            ; |Q5|Add0~10            ; out0             ;
; |Q5|Add0~11            ; |Q5|Add0~11            ; out0             ;
; |Q5|Add0~12            ; |Q5|Add0~12            ; out0             ;
; |Q5|Add0~13            ; |Q5|Add0~13            ; out0             ;
; |Q5|Add0~14            ; |Q5|Add0~14            ; out0             ;
; |Q5|Add0~15            ; |Q5|Add0~15            ; out0             ;
; |Q5|Add0~16            ; |Q5|Add0~16            ; out0             ;
; |Q5|Add0~17            ; |Q5|Add0~17            ; out0             ;
; |Q5|Add0~18            ; |Q5|Add0~18            ; out0             ;
; |Q5|Add0~19            ; |Q5|Add0~19            ; out0             ;
; |Q5|Add0~20            ; |Q5|Add0~20            ; out0             ;
; |Q5|Add0~21            ; |Q5|Add0~21            ; out0             ;
; |Q5|Add0~22            ; |Q5|Add0~22            ; out0             ;
; |Q5|Add0~23            ; |Q5|Add0~23            ; out0             ;
; |Q5|Add0~24            ; |Q5|Add0~24            ; out0             ;
; |Q5|Add0~25            ; |Q5|Add0~25            ; out0             ;
; |Q5|Add0~26            ; |Q5|Add0~26            ; out0             ;
; |Q5|Add0~27            ; |Q5|Add0~27            ; out0             ;
; |Q5|Add0~28            ; |Q5|Add0~28            ; out0             ;
; |Q5|Add0~29            ; |Q5|Add0~29            ; out0             ;
; |Q5|Add0~30            ; |Q5|Add0~30            ; out0             ;
; |Q5|Add0~31            ; |Q5|Add0~31            ; out0             ;
; |Q5|Add0~32            ; |Q5|Add0~32            ; out0             ;
; |Q5|Add0~33            ; |Q5|Add0~33            ; out0             ;
; |Q5|Add0~34            ; |Q5|Add0~34            ; out0             ;
; |Q5|Add0~35            ; |Q5|Add0~35            ; out0             ;
; |Q5|Add0~36            ; |Q5|Add0~36            ; out0             ;
; |Q5|Add0~37            ; |Q5|Add0~37            ; out0             ;
; |Q5|Add0~38            ; |Q5|Add0~38            ; out0             ;
; |Q5|Add0~39            ; |Q5|Add0~39            ; out0             ;
; |Q5|Add0~40            ; |Q5|Add0~40            ; out0             ;
; |Q5|Add0~41            ; |Q5|Add0~41            ; out0             ;
; |Q5|Add0~42            ; |Q5|Add0~42            ; out0             ;
; |Q5|Add0~43            ; |Q5|Add0~43            ; out0             ;
; |Q5|Add0~44            ; |Q5|Add0~44            ; out0             ;
; |Q5|Add0~45            ; |Q5|Add0~45            ; out0             ;
; |Q5|Add0~46            ; |Q5|Add0~46            ; out0             ;
; |Q5|Add0~47            ; |Q5|Add0~47            ; out0             ;
; |Q5|Add0~48            ; |Q5|Add0~48            ; out0             ;
; |Q5|Add0~49            ; |Q5|Add0~49            ; out0             ;
; |Q5|Add0~50            ; |Q5|Add0~50            ; out0             ;
; |Q5|Add0~51            ; |Q5|Add0~51            ; out0             ;
; |Q5|Add0~52            ; |Q5|Add0~52            ; out0             ;
; |Q5|Add0~53            ; |Q5|Add0~53            ; out0             ;
; |Q5|Add0~54            ; |Q5|Add0~54            ; out0             ;
; |Q5|Add0~55            ; |Q5|Add0~55            ; out0             ;
; |Q5|Add0~56            ; |Q5|Add0~56            ; out0             ;
; |Q5|Add0~57            ; |Q5|Add0~57            ; out0             ;
; |Q5|Add0~58            ; |Q5|Add0~58            ; out0             ;
; |Q5|Add0~59            ; |Q5|Add0~59            ; out0             ;
; |Q5|Add0~60            ; |Q5|Add0~60            ; out0             ;
; |Q5|Add1~8             ; |Q5|Add1~8             ; out0             ;
; |Q5|Add1~11            ; |Q5|Add1~11            ; out0             ;
; |Q5|Add1~14            ; |Q5|Add1~14            ; out0             ;
; |Q5|Add1~17            ; |Q5|Add1~17            ; out0             ;
; |Q5|Add1~20            ; |Q5|Add1~20            ; out0             ;
; |Q5|Add1~23            ; |Q5|Add1~23            ; out0             ;
; |Q5|Add1~26            ; |Q5|Add1~26            ; out0             ;
; |Q5|Add1~29            ; |Q5|Add1~29            ; out0             ;
; |Q5|Add1~32            ; |Q5|Add1~32            ; out0             ;
; |Q5|Add1~35            ; |Q5|Add1~35            ; out0             ;
; |Q5|Add1~38            ; |Q5|Add1~38            ; out0             ;
; |Q5|Add1~41            ; |Q5|Add1~41            ; out0             ;
; |Q5|Add1~44            ; |Q5|Add1~44            ; out0             ;
; |Q5|Add1~47            ; |Q5|Add1~47            ; out0             ;
; |Q5|Add1~50            ; |Q5|Add1~50            ; out0             ;
; |Q5|Add1~53            ; |Q5|Add1~53            ; out0             ;
; |Q5|Add1~56            ; |Q5|Add1~56            ; out0             ;
; |Q5|Add1~59            ; |Q5|Add1~59            ; out0             ;
; |Q5|Add1~62            ; |Q5|Add1~62            ; out0             ;
; |Q5|Add1~65            ; |Q5|Add1~65            ; out0             ;
; |Q5|Add1~68            ; |Q5|Add1~68            ; out0             ;
; |Q5|Add1~71            ; |Q5|Add1~71            ; out0             ;
; |Q5|Add1~74            ; |Q5|Add1~74            ; out0             ;
; |Q5|Add1~77            ; |Q5|Add1~77            ; out0             ;
; |Q5|Add1~80            ; |Q5|Add1~80            ; out0             ;
; |Q5|Add1~83            ; |Q5|Add1~83            ; out0             ;
; |Q5|Add1~86            ; |Q5|Add1~86            ; out0             ;
; |Q5|Add1~89            ; |Q5|Add1~89            ; out0             ;
+------------------------+------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------+
; Missing 0-Value Coverage                                           ;
+------------------------+------------------------+------------------+
; Node Name              ; Output Port Name       ; Output Port Type ;
+------------------------+------------------------+------------------+
; |Q5|counter~3          ; |Q5|counter~3          ; out              ;
; |Q5|counter~4          ; |Q5|counter~4          ; out              ;
; |Q5|counter~5          ; |Q5|counter~5          ; out              ;
; |Q5|counter~6          ; |Q5|counter~6          ; out              ;
; |Q5|counter~7          ; |Q5|counter~7          ; out              ;
; |Q5|counter~8          ; |Q5|counter~8          ; out              ;
; |Q5|counter~9          ; |Q5|counter~9          ; out              ;
; |Q5|counter~10         ; |Q5|counter~10         ; out              ;
; |Q5|counter~11         ; |Q5|counter~11         ; out              ;
; |Q5|counter~12         ; |Q5|counter~12         ; out              ;
; |Q5|counter~13         ; |Q5|counter~13         ; out              ;
; |Q5|counter~14         ; |Q5|counter~14         ; out              ;
; |Q5|counter~15         ; |Q5|counter~15         ; out              ;
; |Q5|counter~16         ; |Q5|counter~16         ; out              ;
; |Q5|counter~17         ; |Q5|counter~17         ; out              ;
; |Q5|counter~18         ; |Q5|counter~18         ; out              ;
; |Q5|counter~19         ; |Q5|counter~19         ; out              ;
; |Q5|counter~20         ; |Q5|counter~20         ; out              ;
; |Q5|counter~21         ; |Q5|counter~21         ; out              ;
; |Q5|counter~22         ; |Q5|counter~22         ; out              ;
; |Q5|counter~23         ; |Q5|counter~23         ; out              ;
; |Q5|counter~24         ; |Q5|counter~24         ; out              ;
; |Q5|counter~25         ; |Q5|counter~25         ; out              ;
; |Q5|counter~26         ; |Q5|counter~26         ; out              ;
; |Q5|counter~27         ; |Q5|counter~27         ; out              ;
; |Q5|counter~28         ; |Q5|counter~28         ; out              ;
; |Q5|counter~29         ; |Q5|counter~29         ; out              ;
; |Q5|counter~30         ; |Q5|counter~30         ; out              ;
; |Q5|\count:counter[31] ; |Q5|\count:counter[31] ; regout           ;
; |Q5|\count:counter[30] ; |Q5|\count:counter[30] ; regout           ;
; |Q5|\count:counter[29] ; |Q5|\count:counter[29] ; regout           ;
; |Q5|\count:counter[28] ; |Q5|\count:counter[28] ; regout           ;
; |Q5|\count:counter[27] ; |Q5|\count:counter[27] ; regout           ;
; |Q5|\count:counter[26] ; |Q5|\count:counter[26] ; regout           ;
; |Q5|\count:counter[25] ; |Q5|\count:counter[25] ; regout           ;
; |Q5|\count:counter[24] ; |Q5|\count:counter[24] ; regout           ;
; |Q5|\count:counter[23] ; |Q5|\count:counter[23] ; regout           ;
; |Q5|\count:counter[22] ; |Q5|\count:counter[22] ; regout           ;
; |Q5|\count:counter[21] ; |Q5|\count:counter[21] ; regout           ;
; |Q5|\count:counter[20] ; |Q5|\count:counter[20] ; regout           ;
; |Q5|\count:counter[19] ; |Q5|\count:counter[19] ; regout           ;
; |Q5|\count:counter[18] ; |Q5|\count:counter[18] ; regout           ;
; |Q5|\count:counter[17] ; |Q5|\count:counter[17] ; regout           ;
; |Q5|\count:counter[16] ; |Q5|\count:counter[16] ; regout           ;
; |Q5|\count:counter[15] ; |Q5|\count:counter[15] ; regout           ;
; |Q5|\count:counter[14] ; |Q5|\count:counter[14] ; regout           ;
; |Q5|\count:counter[13] ; |Q5|\count:counter[13] ; regout           ;
; |Q5|\count:counter[12] ; |Q5|\count:counter[12] ; regout           ;
; |Q5|\count:counter[11] ; |Q5|\count:counter[11] ; regout           ;
; |Q5|\count:counter[10] ; |Q5|\count:counter[10] ; regout           ;
; |Q5|\count:counter[9]  ; |Q5|\count:counter[9]  ; regout           ;
; |Q5|\count:counter[8]  ; |Q5|\count:counter[8]  ; regout           ;
; |Q5|\count:counter[7]  ; |Q5|\count:counter[7]  ; regout           ;
; |Q5|\count:counter[6]  ; |Q5|\count:counter[6]  ; regout           ;
; |Q5|\count:counter[5]  ; |Q5|\count:counter[5]  ; regout           ;
; |Q5|\count:counter[4]  ; |Q5|\count:counter[4]  ; regout           ;
; |Q5|\count:counter[3]  ; |Q5|\count:counter[3]  ; regout           ;
; |Q5|counter~80         ; |Q5|counter~80         ; out              ;
; |Q5|Selector2~1        ; |Q5|Selector2~1        ; out0             ;
; |Q5|Add0~5             ; |Q5|Add0~5             ; out0             ;
; |Q5|Add0~6             ; |Q5|Add0~6             ; out0             ;
; |Q5|Add0~7             ; |Q5|Add0~7             ; out0             ;
; |Q5|Add0~8             ; |Q5|Add0~8             ; out0             ;
; |Q5|Add0~9             ; |Q5|Add0~9             ; out0             ;
; |Q5|Add0~10            ; |Q5|Add0~10            ; out0             ;
; |Q5|Add0~11            ; |Q5|Add0~11            ; out0             ;
; |Q5|Add0~12            ; |Q5|Add0~12            ; out0             ;
; |Q5|Add0~13            ; |Q5|Add0~13            ; out0             ;
; |Q5|Add0~14            ; |Q5|Add0~14            ; out0             ;
; |Q5|Add0~15            ; |Q5|Add0~15            ; out0             ;
; |Q5|Add0~16            ; |Q5|Add0~16            ; out0             ;
; |Q5|Add0~17            ; |Q5|Add0~17            ; out0             ;
; |Q5|Add0~18            ; |Q5|Add0~18            ; out0             ;
; |Q5|Add0~19            ; |Q5|Add0~19            ; out0             ;
; |Q5|Add0~20            ; |Q5|Add0~20            ; out0             ;
; |Q5|Add0~21            ; |Q5|Add0~21            ; out0             ;
; |Q5|Add0~22            ; |Q5|Add0~22            ; out0             ;
; |Q5|Add0~23            ; |Q5|Add0~23            ; out0             ;
; |Q5|Add0~24            ; |Q5|Add0~24            ; out0             ;
; |Q5|Add0~25            ; |Q5|Add0~25            ; out0             ;
; |Q5|Add0~26            ; |Q5|Add0~26            ; out0             ;
; |Q5|Add0~27            ; |Q5|Add0~27            ; out0             ;
; |Q5|Add0~28            ; |Q5|Add0~28            ; out0             ;
; |Q5|Add0~29            ; |Q5|Add0~29            ; out0             ;
; |Q5|Add0~30            ; |Q5|Add0~30            ; out0             ;
; |Q5|Add0~31            ; |Q5|Add0~31            ; out0             ;
; |Q5|Add0~32            ; |Q5|Add0~32            ; out0             ;
; |Q5|Add0~33            ; |Q5|Add0~33            ; out0             ;
; |Q5|Add0~34            ; |Q5|Add0~34            ; out0             ;
; |Q5|Add0~35            ; |Q5|Add0~35            ; out0             ;
; |Q5|Add0~36            ; |Q5|Add0~36            ; out0             ;
; |Q5|Add0~37            ; |Q5|Add0~37            ; out0             ;
; |Q5|Add0~38            ; |Q5|Add0~38            ; out0             ;
; |Q5|Add0~39            ; |Q5|Add0~39            ; out0             ;
; |Q5|Add0~40            ; |Q5|Add0~40            ; out0             ;
; |Q5|Add0~41            ; |Q5|Add0~41            ; out0             ;
; |Q5|Add0~42            ; |Q5|Add0~42            ; out0             ;
; |Q5|Add0~43            ; |Q5|Add0~43            ; out0             ;
; |Q5|Add0~44            ; |Q5|Add0~44            ; out0             ;
; |Q5|Add0~45            ; |Q5|Add0~45            ; out0             ;
; |Q5|Add0~46            ; |Q5|Add0~46            ; out0             ;
; |Q5|Add0~47            ; |Q5|Add0~47            ; out0             ;
; |Q5|Add0~48            ; |Q5|Add0~48            ; out0             ;
; |Q5|Add0~49            ; |Q5|Add0~49            ; out0             ;
; |Q5|Add0~50            ; |Q5|Add0~50            ; out0             ;
; |Q5|Add0~51            ; |Q5|Add0~51            ; out0             ;
; |Q5|Add0~52            ; |Q5|Add0~52            ; out0             ;
; |Q5|Add0~53            ; |Q5|Add0~53            ; out0             ;
; |Q5|Add0~54            ; |Q5|Add0~54            ; out0             ;
; |Q5|Add0~55            ; |Q5|Add0~55            ; out0             ;
; |Q5|Add0~56            ; |Q5|Add0~56            ; out0             ;
; |Q5|Add0~57            ; |Q5|Add0~57            ; out0             ;
; |Q5|Add0~58            ; |Q5|Add0~58            ; out0             ;
; |Q5|Add0~59            ; |Q5|Add0~59            ; out0             ;
; |Q5|Add0~60            ; |Q5|Add0~60            ; out0             ;
; |Q5|Add1~8             ; |Q5|Add1~8             ; out0             ;
; |Q5|Add1~11            ; |Q5|Add1~11            ; out0             ;
; |Q5|Add1~14            ; |Q5|Add1~14            ; out0             ;
; |Q5|Add1~17            ; |Q5|Add1~17            ; out0             ;
; |Q5|Add1~20            ; |Q5|Add1~20            ; out0             ;
; |Q5|Add1~23            ; |Q5|Add1~23            ; out0             ;
; |Q5|Add1~26            ; |Q5|Add1~26            ; out0             ;
; |Q5|Add1~29            ; |Q5|Add1~29            ; out0             ;
; |Q5|Add1~32            ; |Q5|Add1~32            ; out0             ;
; |Q5|Add1~35            ; |Q5|Add1~35            ; out0             ;
; |Q5|Add1~38            ; |Q5|Add1~38            ; out0             ;
; |Q5|Add1~41            ; |Q5|Add1~41            ; out0             ;
; |Q5|Add1~44            ; |Q5|Add1~44            ; out0             ;
; |Q5|Add1~47            ; |Q5|Add1~47            ; out0             ;
; |Q5|Add1~50            ; |Q5|Add1~50            ; out0             ;
; |Q5|Add1~53            ; |Q5|Add1~53            ; out0             ;
; |Q5|Add1~56            ; |Q5|Add1~56            ; out0             ;
; |Q5|Add1~59            ; |Q5|Add1~59            ; out0             ;
; |Q5|Add1~62            ; |Q5|Add1~62            ; out0             ;
; |Q5|Add1~65            ; |Q5|Add1~65            ; out0             ;
; |Q5|Add1~68            ; |Q5|Add1~68            ; out0             ;
; |Q5|Add1~71            ; |Q5|Add1~71            ; out0             ;
; |Q5|Add1~74            ; |Q5|Add1~74            ; out0             ;
; |Q5|Add1~77            ; |Q5|Add1~77            ; out0             ;
; |Q5|Add1~80            ; |Q5|Add1~80            ; out0             ;
; |Q5|Add1~83            ; |Q5|Add1~83            ; out0             ;
; |Q5|Add1~86            ; |Q5|Add1~86            ; out0             ;
; |Q5|Add1~89            ; |Q5|Add1~89            ; out0             ;
+------------------------+------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Jun 09 00:09:58 2019
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off Q5 -c Q5
Info: Using vector source file "D:/學校/課程資料/大二下/數位系統/Q5/Q5.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      60.28 %
Info: Number of transitions in simulation is 9339
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 153 megabytes
    Info: Processing ended: Sun Jun 09 00:09:58 2019
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


