Timing Analyzer report for letreiro
Wed Apr 19 17:08:45 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK'
 12. Setup: 'divisor:inst|count[23]'
 13. Setup: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'
 14. Setup: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'
 15. Setup: 'divisor:inst|count[5]'
 16. Hold: 'divisor:inst|count[5]'
 17. Hold: 'CLK'
 18. Hold: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'
 19. Hold: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'
 20. Hold: 'divisor:inst|count[23]'
 21. Setup Transfers
 22. Hold Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths Summary
 26. Clock Status Summary
 27. Unconstrained Input Ports
 28. Unconstrained Output Ports
 29. Unconstrained Input Ports
 30. Unconstrained Output Ports
 31. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; letreiro                                            ;
; Device Family         ; MAX II                                              ;
; Device Name           ; EPM240T100C5                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------+
; Clock Name                                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                 ;
+-----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------+
; CLK                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                                 ;
; divisor:inst|count[5]                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:inst|count[5] }                               ;
; divisor:inst|count[23]                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:inst|count[23] }                              ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q } ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q } ;
+-----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Fmax Summary                                                                              ;
+------------+-----------------+-----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                          ; Note ;
+------------+-----------------+-----------------------------------------------------+------+
; 131.23 MHz ; 131.23 MHz      ; CLK                                                 ;      ;
; 367.11 MHz ; 367.11 MHz      ; divisor:inst|count[23]                              ;      ;
; 456.0 MHz  ; 456.0 MHz       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;      ;
+------------+-----------------+-----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Setup Summary                                                                ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; CLK                                                 ; -6.620 ; -132.457      ;
; divisor:inst|count[23]                              ; -1.724 ; -100.040      ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; -1.193 ; -1.193        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0.851  ; 0.000         ;
; divisor:inst|count[5]                               ; 1.857  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Hold Summary                                                                 ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; divisor:inst|count[5]                               ; -1.911 ; -1.911        ;
; CLK                                                 ; -1.429 ; -2.045        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; -0.905 ; -0.905        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 1.639  ; 0.000         ;
; divisor:inst|count[23]                              ; 1.661  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                  ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; CLK                                                 ; -2.289 ; -2.289        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0.234  ; 0.000         ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 0.234  ; 0.000         ;
; divisor:inst|count[23]                              ; 0.234  ; 0.000         ;
; divisor:inst|count[5]                               ; 0.234  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                   ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -6.620 ; divisor:inst|count[9]  ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.287      ;
; -6.562 ; divisor:inst|count[7]  ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.229      ;
; -6.504 ; divisor:inst|count[10] ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.171      ;
; -6.484 ; divisor:inst|count[9]  ; divisor:inst|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.151      ;
; -6.426 ; divisor:inst|count[7]  ; divisor:inst|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.093      ;
; -6.399 ; divisor:inst|count[8]  ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.066      ;
; -6.368 ; divisor:inst|count[10] ; divisor:inst|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.035      ;
; -6.330 ; divisor:inst|count[15] ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.997      ;
; -6.305 ; divisor:inst|count[9]  ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.972      ;
; -6.289 ; divisor:inst|count[3]  ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.956      ;
; -6.276 ; divisor:inst|count[9]  ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.943      ;
; -6.274 ; divisor:inst|count[9]  ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.941      ;
; -6.265 ; divisor:inst|count[0]  ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.932      ;
; -6.263 ; divisor:inst|count[8]  ; divisor:inst|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.930      ;
; -6.247 ; divisor:inst|count[7]  ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.914      ;
; -6.225 ; divisor:inst|count[15] ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.892      ;
; -6.218 ; divisor:inst|count[7]  ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.885      ;
; -6.216 ; divisor:inst|count[7]  ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.883      ;
; -6.205 ; divisor:inst|count[9]  ; divisor:inst|count[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.872      ;
; -6.196 ; divisor:inst|count[15] ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.863      ;
; -6.194 ; divisor:inst|count[15] ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.861      ;
; -6.189 ; divisor:inst|count[10] ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.856      ;
; -6.187 ; divisor:inst|count[3]  ; divisor:inst|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.854      ;
; -6.180 ; divisor:inst|count[1]  ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.847      ;
; -6.164 ; divisor:inst|count[4]  ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.831      ;
; -6.163 ; divisor:inst|count[0]  ; divisor:inst|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.830      ;
; -6.160 ; divisor:inst|count[10] ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.827      ;
; -6.159 ; divisor:inst|count[9]  ; divisor:inst|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.826      ;
; -6.158 ; divisor:inst|count[10] ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.825      ;
; -6.153 ; divisor:inst|count[3]  ; divisor:inst|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.820      ;
; -6.147 ; divisor:inst|count[7]  ; divisor:inst|count[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.814      ;
; -6.144 ; divisor:inst|count[9]  ; divisor:inst|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.811      ;
; -6.129 ; divisor:inst|count[0]  ; divisor:inst|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.796      ;
; -6.101 ; divisor:inst|count[7]  ; divisor:inst|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.768      ;
; -6.097 ; divisor:inst|count[6]  ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.764      ;
; -6.093 ; divisor:inst|count[12] ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.760      ;
; -6.089 ; divisor:inst|count[10] ; divisor:inst|count[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.756      ;
; -6.086 ; divisor:inst|count[7]  ; divisor:inst|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.753      ;
; -6.084 ; divisor:inst|count[8]  ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.751      ;
; -6.078 ; divisor:inst|count[1]  ; divisor:inst|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.745      ;
; -6.062 ; divisor:inst|count[4]  ; divisor:inst|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.729      ;
; -6.055 ; divisor:inst|count[8]  ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.722      ;
; -6.054 ; divisor:inst|count[9]  ; divisor:inst|count[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.721      ;
; -6.053 ; divisor:inst|count[8]  ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.720      ;
; -6.044 ; divisor:inst|count[1]  ; divisor:inst|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.711      ;
; -6.043 ; divisor:inst|count[10] ; divisor:inst|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.710      ;
; -6.028 ; divisor:inst|count[4]  ; divisor:inst|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.695      ;
; -6.028 ; divisor:inst|count[10] ; divisor:inst|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.695      ;
; -6.008 ; divisor:inst|count[14] ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.675      ;
; -6.008 ; divisor:inst|count[13] ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.675      ;
; -5.996 ; divisor:inst|count[7]  ; divisor:inst|count[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.663      ;
; -5.995 ; divisor:inst|count[6]  ; divisor:inst|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.662      ;
; -5.992 ; divisor:inst|count[2]  ; divisor:inst|count[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.659      ;
; -5.988 ; divisor:inst|count[12] ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.655      ;
; -5.984 ; divisor:inst|count[8]  ; divisor:inst|count[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.651      ;
; -5.974 ; divisor:inst|count[3]  ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.641      ;
; -5.974 ; divisor:inst|count[15] ; divisor:inst|count[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.641      ;
; -5.961 ; divisor:inst|count[6]  ; divisor:inst|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.628      ;
; -5.959 ; divisor:inst|count[12] ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.626      ;
; -5.957 ; divisor:inst|count[12] ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.624      ;
; -5.950 ; divisor:inst|count[0]  ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.617      ;
; -5.945 ; divisor:inst|count[3]  ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.612      ;
; -5.943 ; divisor:inst|count[3]  ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.610      ;
; -5.938 ; divisor:inst|count[8]  ; divisor:inst|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.605      ;
; -5.938 ; divisor:inst|count[10] ; divisor:inst|count[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.605      ;
; -5.923 ; divisor:inst|count[8]  ; divisor:inst|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.590      ;
; -5.921 ; divisor:inst|count[0]  ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.588      ;
; -5.919 ; divisor:inst|count[0]  ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.586      ;
; -5.903 ; divisor:inst|count[14] ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.570      ;
; -5.903 ; divisor:inst|count[13] ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.570      ;
; -5.893 ; divisor:inst|count[9]  ; divisor:inst|count[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.560      ;
; -5.890 ; divisor:inst|count[9]  ; divisor:inst|count[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.557      ;
; -5.890 ; divisor:inst|count[2]  ; divisor:inst|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.557      ;
; -5.874 ; divisor:inst|count[3]  ; divisor:inst|count[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.541      ;
; -5.874 ; divisor:inst|count[14] ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.541      ;
; -5.874 ; divisor:inst|count[13] ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.541      ;
; -5.872 ; divisor:inst|count[14] ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.539      ;
; -5.872 ; divisor:inst|count[13] ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.539      ;
; -5.865 ; divisor:inst|count[1]  ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.532      ;
; -5.856 ; divisor:inst|count[2]  ; divisor:inst|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.523      ;
; -5.850 ; divisor:inst|count[0]  ; divisor:inst|count[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.517      ;
; -5.849 ; divisor:inst|count[4]  ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.516      ;
; -5.836 ; divisor:inst|count[1]  ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.503      ;
; -5.835 ; divisor:inst|count[7]  ; divisor:inst|count[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.502      ;
; -5.834 ; divisor:inst|count[1]  ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.501      ;
; -5.833 ; divisor:inst|count[16] ; divisor:inst|count[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.500      ;
; -5.833 ; divisor:inst|count[8]  ; divisor:inst|count[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.500      ;
; -5.832 ; divisor:inst|count[7]  ; divisor:inst|count[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.499      ;
; -5.828 ; divisor:inst|count[3]  ; divisor:inst|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.495      ;
; -5.826 ; divisor:inst|count[3]  ; divisor:inst|count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.493      ;
; -5.820 ; divisor:inst|count[4]  ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.487      ;
; -5.818 ; divisor:inst|count[4]  ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.485      ;
; -5.813 ; divisor:inst|count[3]  ; divisor:inst|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.480      ;
; -5.813 ; divisor:inst|count[15] ; divisor:inst|count[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.480      ;
; -5.810 ; divisor:inst|count[15] ; divisor:inst|count[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.477      ;
; -5.804 ; divisor:inst|count[16] ; divisor:inst|count[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.471      ;
; -5.804 ; divisor:inst|count[0]  ; divisor:inst|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.471      ;
; -5.802 ; divisor:inst|count[16] ; divisor:inst|count[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.469      ;
; -5.802 ; divisor:inst|count[0]  ; divisor:inst|count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.469      ;
; -5.794 ; divisor:inst|count[3]  ; divisor:inst|count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.461      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'divisor:inst|count[23]'                                                                                                                                                       ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.724 ; RegistradorL5:instL5|FlipflopD:inst13|Q ; RegistradorL5:instL5|FlipflopD:inst12|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.391      ;
; -1.720 ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.387      ;
; -1.719 ; RegistradorL5:instL5|FlipflopD:inst15|Q ; RegistradorL5:instL5|FlipflopD:inst14|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.386      ;
; -1.716 ; RegistradorL1:instL1|FlipflopD:inst13|Q ; RegistradorL1:instL1|FlipflopD:inst12|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.383      ;
; -1.714 ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.381      ;
; -1.709 ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.376      ;
; -1.708 ; RegistradorL2:instL2|FlipflopD:inst13|Q ; RegistradorL2:instL2|FlipflopD:inst12|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.375      ;
; -1.707 ; RegistradorL1:instL1|FlipflopD:inst10|Q ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.374      ;
; -1.704 ; RegistradorL1:instL1|FlipflopD:inst16|Q ; RegistradorL1:instL1|FlipflopD:inst15|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.371      ;
; -1.704 ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.371      ;
; -1.703 ; RegistradorL4:instL4|FlipflopD:inst10|Q ; RegistradorL4:instL4|FlipflopD:inst11|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.370      ;
; -1.701 ; RegistradorL2:instL2|FlipflopD:inst11|Q ; RegistradorL2:instL2|FlipflopD:inst10|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.368      ;
; -1.699 ; RegistradorL1:instL1|FlipflopD:inst12|Q ; RegistradorL1:instL1|FlipflopD:inst11|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.366      ;
; -1.684 ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.351      ;
; -1.630 ; RegistradorL4:instL4|FlipflopD:inst15|Q ; RegistradorL4:instL4|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.297      ;
; -1.618 ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; RegistradorL2:instL2|FlipflopD:inst10|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.285      ;
; -1.612 ; RegistradorL4:instL4|FlipflopD:inst11|Q ; RegistradorL4:instL4|FlipflopD:inst10|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.279      ;
; -1.608 ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.275      ;
; -1.602 ; RegistradorL2:instL2|FlipflopD:inst10|Q ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.269      ;
; -1.597 ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.264      ;
; -1.596 ; RegistradorL4:instL4|FlipflopD:inst16|Q ; RegistradorL4:instL4|FlipflopD:inst15|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.263      ;
; -1.596 ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; RegistradorL2:instL2|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.263      ;
; -1.596 ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.263      ;
; -1.592 ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.259      ;
; -1.590 ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.257      ;
; -1.590 ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.257      ;
; -1.590 ; RegistradorL2:instL2|FlipflopD:inst16|Q ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.257      ;
; -1.588 ; RegistradorL1:instL1|FlipflopD:inst11|Q ; RegistradorL1:instL1|FlipflopD:inst12|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.255      ;
; -1.583 ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.250      ;
; -1.580 ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.247      ;
; -1.572 ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.239      ;
; -1.571 ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.238      ;
; -1.569 ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; RegistradorL1:instL1|FlipflopD:inst10|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.236      ;
; -1.562 ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.229      ;
; -1.520 ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.187      ;
; -1.511 ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.178      ;
; -1.510 ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; RegistradorL5:instL5|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.177      ;
; -1.510 ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.177      ;
; -1.509 ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.176      ;
; -1.509 ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; RegistradorL1:instL1|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.176      ;
; -1.508 ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; RegistradorL1:instL1|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.175      ;
; -1.507 ; RegistradorL5:instL5|FlipflopD:inst10|Q ; RegistradorL5:instL5|FlipflopD:inst11|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.174      ;
; -1.507 ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.174      ;
; -1.507 ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.174      ;
; -1.506 ; RegistradorL5:instL5|FlipflopD:inst10|Q ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.173      ;
; -1.504 ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.171      ;
; -1.502 ; RegistradorL4:instL4|FlipflopD:inst14|Q ; RegistradorL4:instL4|FlipflopD:inst15|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.169      ;
; -1.502 ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.169      ;
; -1.499 ; RegistradorL2:instL2|FlipflopD:inst12|Q ; RegistradorL2:instL2|FlipflopD:inst13|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.166      ;
; -1.499 ; RegistradorL2:instL2|FlipflopD:inst15|Q ; RegistradorL2:instL2|FlipflopD:inst14|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.166      ;
; -1.499 ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.166      ;
; -1.499 ; RegistradorL1:instL1|FlipflopD:inst16|Q ; RegistradorL1:instL1|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.166      ;
; -1.498 ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.165      ;
; -1.497 ; RegistradorL1:instL1|FlipflopD:inst12|Q ; RegistradorL1:instL1|FlipflopD:inst13|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.164      ;
; -1.497 ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.164      ;
; -1.496 ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; RegistradorL4:instL4|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.163      ;
; -1.495 ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.162      ;
; -1.494 ; RegistradorL2:instL2|FlipflopD:inst12|Q ; RegistradorL2:instL2|FlipflopD:inst11|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.161      ;
; -1.494 ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; RegistradorL5:instL5|FlipflopD:inst10|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.161      ;
; -1.494 ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; RegistradorL4:instL4|FlipflopD:inst10|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.161      ;
; -1.494 ; RegistradorL1:instL1|FlipflopD:inst15|Q ; RegistradorL1:instL1|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.161      ;
; -1.493 ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.160      ;
; -1.492 ; RegistradorL1:instL1|FlipflopD:inst15|Q ; RegistradorL1:instL1|FlipflopD:inst14|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.159      ;
; -1.491 ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.158      ;
; -1.491 ; RegistradorL2:instL2|FlipflopD:inst15|Q ; RegistradorL2:instL2|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.158      ;
; -1.491 ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.158      ;
; -1.491 ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.158      ;
; -1.490 ; RegistradorL4:instL4|FlipflopD:inst14|Q ; RegistradorL4:instL4|FlipflopD:inst13|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.157      ;
; -1.489 ; RegistradorL5:instL5|FlipflopD:inst14|Q ; RegistradorL5:instL5|FlipflopD:inst13|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.156      ;
; -1.488 ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.155      ;
; -1.487 ; RegistradorL4:instL4|FlipflopD:inst16|Q ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.154      ;
; -1.486 ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; RegistradorL4:instL4|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.153      ;
; -1.485 ; RegistradorL5:instL5|FlipflopD:inst14|Q ; RegistradorL5:instL5|FlipflopD:inst15|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.152      ;
; -1.485 ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.152      ;
; -1.484 ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.151      ;
; -1.481 ; RegistradorL4:instL4|FlipflopD:inst15|Q ; RegistradorL4:instL4|FlipflopD:inst14|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.148      ;
; -1.481 ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.148      ;
; -1.480 ; RegistradorL1:instL1|FlipflopD:inst10|Q ; RegistradorL1:instL1|FlipflopD:inst11|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.147      ;
; -1.480 ; RegistradorL1:instL1|FlipflopD:inst11|Q ; RegistradorL1:instL1|FlipflopD:inst10|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.147      ;
; -1.480 ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.147      ;
; -1.480 ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.147      ;
; -1.478 ; RegistradorL4:instL4|FlipflopD:inst11|Q ; RegistradorL4:instL4|FlipflopD:inst12|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.145      ;
; -1.476 ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.143      ;
; -1.454 ; RegistradorL2:instL2|FlipflopD:inst16|Q ; RegistradorL2:instL2|FlipflopD:inst15|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 2.121      ;
; -1.297 ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.964      ;
; -1.296 ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.963      ;
; -1.295 ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.962      ;
; -1.295 ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.962      ;
; -1.260 ; RegistradorL5:instL5|FlipflopD:inst16|Q ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.927      ;
; -1.256 ; RegistradorL5:instL5|FlipflopD:inst13|Q ; RegistradorL5:instL5|FlipflopD:inst14|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.923      ;
; -1.256 ; RegistradorL5:instL5|FlipflopD:inst16|Q ; RegistradorL5:instL5|FlipflopD:inst15|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.923      ;
; -1.256 ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.923      ;
; -1.255 ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.922      ;
; -1.254 ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.921      ;
; -1.252 ; RegistradorL5:instL5|FlipflopD:inst15|Q ; RegistradorL5:instL5|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.919      ;
; -1.251 ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.918      ;
; -1.248 ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.915      ;
; -1.240 ; RegistradorL1:instL1|FlipflopD:inst7|Q  ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.907      ;
; -1.240 ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.907      ;
; -1.240 ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; RegistradorL1:instL1|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 1.000        ; 0.000      ; 1.907      ;
+--------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; -1.193 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 1.000        ; 0.000      ; 1.860      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.851 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0.500        ; 2.187      ; 1.879      ;
; 1.351 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 1.000        ; 2.187      ; 1.879      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'divisor:inst|count[5]'                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------+--------------+------------+------------+
; 1.857 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; divisor:inst|count[5] ; 0.500        ; 3.488      ; 2.174      ;
; 2.357 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; divisor:inst|count[5] ; 1.000        ; 3.488      ; 2.174      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'divisor:inst|count[5]'                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------+--------------+------------+------------+
; -1.911 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; divisor:inst|count[5] ; 0.000        ; 3.488      ; 2.174      ;
; -1.411 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; divisor:inst|count[5] ; -0.500       ; 3.488      ; 2.174      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                              ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.429 ; divisor:inst|count[23] ; divisor:inst|count[23] ; divisor:inst|count[23] ; CLK         ; 0.000        ; 3.348      ; 2.516      ;
; -0.929 ; divisor:inst|count[23] ; divisor:inst|count[23] ; divisor:inst|count[23] ; CLK         ; -0.500       ; 3.348      ; 2.516      ;
; -0.616 ; divisor:inst|count[5]  ; divisor:inst|count[5]  ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 3.329      ;
; -0.116 ; divisor:inst|count[5]  ; divisor:inst|count[5]  ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 3.329      ;
; 0.328  ; divisor:inst|count[5]  ; divisor:inst|count[6]  ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 4.273      ;
; 0.828  ; divisor:inst|count[5]  ; divisor:inst|count[6]  ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 4.273      ;
; 1.321  ; divisor:inst|count[5]  ; divisor:inst|count[23] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.266      ;
; 1.426  ; divisor:inst|count[5]  ; divisor:inst|count[11] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.371      ;
; 1.610  ; divisor:inst|count[5]  ; divisor:inst|count[20] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.555      ;
; 1.613  ; divisor:inst|count[5]  ; divisor:inst|count[19] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.558      ;
; 1.774  ; divisor:inst|count[5]  ; divisor:inst|count[18] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.719      ;
; 1.821  ; divisor:inst|count[5]  ; divisor:inst|count[23] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.266      ;
; 1.843  ; divisor:inst|count[5]  ; divisor:inst|count[7]  ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.788      ;
; 1.845  ; divisor:inst|count[5]  ; divisor:inst|count[10] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.790      ;
; 1.864  ; divisor:inst|count[5]  ; divisor:inst|count[14] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.809      ;
; 1.877  ; divisor:inst|count[5]  ; divisor:inst|count[9]  ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.822      ;
; 1.879  ; divisor:inst|count[5]  ; divisor:inst|count[12] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.824      ;
; 1.925  ; divisor:inst|count[5]  ; divisor:inst|count[15] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.870      ;
; 1.926  ; divisor:inst|count[5]  ; divisor:inst|count[11] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.371      ;
; 1.994  ; divisor:inst|count[5]  ; divisor:inst|count[22] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.939      ;
; 1.996  ; divisor:inst|count[5]  ; divisor:inst|count[21] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.941      ;
; 2.025  ; divisor:inst|count[5]  ; divisor:inst|count[17] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 5.970      ;
; 2.110  ; divisor:inst|count[5]  ; divisor:inst|count[20] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.555      ;
; 2.113  ; divisor:inst|count[5]  ; divisor:inst|count[19] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.558      ;
; 2.204  ; divisor:inst|count[5]  ; divisor:inst|count[13] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 6.149      ;
; 2.238  ; divisor:inst|count[5]  ; divisor:inst|count[8]  ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 6.183      ;
; 2.274  ; divisor:inst|count[5]  ; divisor:inst|count[18] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.719      ;
; 2.340  ; divisor:inst|count[5]  ; divisor:inst|count[16] ; divisor:inst|count[5]  ; CLK         ; 0.000        ; 3.348      ; 6.285      ;
; 2.343  ; divisor:inst|count[5]  ; divisor:inst|count[7]  ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.788      ;
; 2.345  ; divisor:inst|count[5]  ; divisor:inst|count[10] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.790      ;
; 2.364  ; divisor:inst|count[5]  ; divisor:inst|count[14] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.809      ;
; 2.377  ; divisor:inst|count[5]  ; divisor:inst|count[9]  ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.822      ;
; 2.379  ; divisor:inst|count[5]  ; divisor:inst|count[12] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.824      ;
; 2.425  ; divisor:inst|count[5]  ; divisor:inst|count[15] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.870      ;
; 2.494  ; divisor:inst|count[5]  ; divisor:inst|count[22] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.939      ;
; 2.496  ; divisor:inst|count[5]  ; divisor:inst|count[21] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.941      ;
; 2.525  ; divisor:inst|count[5]  ; divisor:inst|count[17] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 5.970      ;
; 2.704  ; divisor:inst|count[5]  ; divisor:inst|count[13] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 6.149      ;
; 2.738  ; divisor:inst|count[5]  ; divisor:inst|count[8]  ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 6.183      ;
; 2.833  ; divisor:inst|count[2]  ; divisor:inst|count[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.054      ;
; 2.840  ; divisor:inst|count[5]  ; divisor:inst|count[16] ; divisor:inst|count[5]  ; CLK         ; -0.500       ; 3.348      ; 6.285      ;
; 3.107  ; divisor:inst|count[19] ; divisor:inst|count[19] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.328      ;
; 3.111  ; divisor:inst|count[20] ; divisor:inst|count[20] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.332      ;
; 3.661  ; divisor:inst|count[3]  ; divisor:inst|count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.882      ;
; 3.669  ; divisor:inst|count[0]  ; divisor:inst|count[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.890      ;
; 3.674  ; divisor:inst|count[18] ; divisor:inst|count[18] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.895      ;
; 3.784  ; divisor:inst|count[6]  ; divisor:inst|count[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.005      ;
; 3.887  ; divisor:inst|count[22] ; divisor:inst|count[22] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.108      ;
; 3.901  ; divisor:inst|count[1]  ; divisor:inst|count[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.122      ;
; 3.906  ; divisor:inst|count[21] ; divisor:inst|count[21] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.127      ;
; 3.907  ; divisor:inst|count[17] ; divisor:inst|count[17] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.128      ;
; 3.911  ; divisor:inst|count[19] ; divisor:inst|count[20] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.132      ;
; 3.920  ; divisor:inst|count[4]  ; divisor:inst|count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.141      ;
; 4.021  ; divisor:inst|count[22] ; divisor:inst|count[23] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.242      ;
; 4.048  ; divisor:inst|count[2]  ; divisor:inst|count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.269      ;
; 4.065  ; divisor:inst|count[20] ; divisor:inst|count[23] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.286      ;
; 4.071  ; divisor:inst|count[11] ; divisor:inst|count[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.292      ;
; 4.126  ; divisor:inst|count[2]  ; divisor:inst|count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.347      ;
; 4.169  ; divisor:inst|count[19] ; divisor:inst|count[23] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.390      ;
; 4.304  ; divisor:inst|count[20] ; divisor:inst|count[21] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.525      ;
; 4.320  ; divisor:inst|count[18] ; divisor:inst|count[19] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.541      ;
; 4.322  ; divisor:inst|count[4]  ; divisor:inst|count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.543      ;
; 4.374  ; divisor:inst|count[2]  ; divisor:inst|count[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.595      ;
; 4.408  ; divisor:inst|count[19] ; divisor:inst|count[21] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.629      ;
; 4.413  ; divisor:inst|count[17] ; divisor:inst|count[19] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.634      ;
; 4.420  ; divisor:inst|count[2]  ; divisor:inst|count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.641      ;
; 4.422  ; divisor:inst|count[1]  ; divisor:inst|count[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.643      ;
; 4.428  ; divisor:inst|count[18] ; divisor:inst|count[20] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.649      ;
; 4.433  ; divisor:inst|count[21] ; divisor:inst|count[23] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.654      ;
; 4.435  ; divisor:inst|count[3]  ; divisor:inst|count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.656      ;
; 4.463  ; divisor:inst|count[17] ; divisor:inst|count[18] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.684      ;
; 4.494  ; divisor:inst|count[0]  ; divisor:inst|count[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.715      ;
; 4.521  ; divisor:inst|count[17] ; divisor:inst|count[20] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.742      ;
; 4.570  ; divisor:inst|count[4]  ; divisor:inst|count[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.791      ;
; 4.683  ; divisor:inst|count[3]  ; divisor:inst|count[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.904      ;
; 4.686  ; divisor:inst|count[1]  ; divisor:inst|count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.907      ;
; 4.686  ; divisor:inst|count[18] ; divisor:inst|count[23] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.907      ;
; 4.729  ; divisor:inst|count[3]  ; divisor:inst|count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.950      ;
; 4.738  ; divisor:inst|count[20] ; divisor:inst|count[22] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.959      ;
; 4.739  ; divisor:inst|count[0]  ; divisor:inst|count[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.960      ;
; 4.758  ; divisor:inst|count[0]  ; divisor:inst|count[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.979      ;
; 4.779  ; divisor:inst|count[17] ; divisor:inst|count[23] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.000      ;
; 4.823  ; divisor:inst|count[1]  ; divisor:inst|count[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.044      ;
; 4.830  ; divisor:inst|count[1]  ; divisor:inst|count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.051      ;
; 4.842  ; divisor:inst|count[19] ; divisor:inst|count[22] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.063      ;
; 4.886  ; divisor:inst|count[7]  ; divisor:inst|count[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.107      ;
; 4.887  ; divisor:inst|count[12] ; divisor:inst|count[12] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.108      ;
; 4.895  ; divisor:inst|count[0]  ; divisor:inst|count[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.116      ;
; 4.902  ; divisor:inst|count[0]  ; divisor:inst|count[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.123      ;
; 4.925  ; divisor:inst|count[18] ; divisor:inst|count[21] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.146      ;
; 5.018  ; divisor:inst|count[17] ; divisor:inst|count[21] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.239      ;
; 5.033  ; divisor:inst|count[14] ; divisor:inst|count[14] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.254      ;
; 5.091  ; divisor:inst|count[1]  ; divisor:inst|count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.312      ;
; 5.106  ; divisor:inst|count[21] ; divisor:inst|count[22] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.327      ;
; 5.117  ; divisor:inst|count[11] ; divisor:inst|count[23] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.338      ;
; 5.142  ; divisor:inst|count[10] ; divisor:inst|count[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.363      ;
; 5.163  ; divisor:inst|count[0]  ; divisor:inst|count[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.384      ;
; 5.167  ; divisor:inst|count[9]  ; divisor:inst|count[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.388      ;
; 5.241  ; divisor:inst|count[8]  ; divisor:inst|count[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.462      ;
; 5.250  ; divisor:inst|count[13] ; divisor:inst|count[13] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.471      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; -0.905 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0.000        ; 2.187      ; 1.879      ;
; -0.405 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; -0.500       ; 2.187      ; 1.879      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 1.639 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 0.000        ; 0.000      ; 1.860      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'divisor:inst|count[23]'                                                                                                                                                       ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 1.661 ; RegistradorL4:instL4|FlipflopD:inst12|Q ; RegistradorL4:instL4|FlipflopD:inst13|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.882      ;
; 1.661 ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.882      ;
; 1.662 ; RegistradorL1:instL1|FlipflopD:inst6|Q  ; RegistradorL1:instL1|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.883      ;
; 1.665 ; RegistradorL4:instL4|FlipflopD:inst12|Q ; RegistradorL4:instL4|FlipflopD:inst11|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.886      ;
; 1.665 ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.886      ;
; 1.668 ; RegistradorL2:instL2|FlipflopD:inst10|Q ; RegistradorL2:instL2|FlipflopD:inst11|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.889      ;
; 1.668 ; RegistradorL1:instL1|FlipflopD:inst6|Q  ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.889      ;
; 1.670 ; RegistradorL4:instL4|FlipflopD:inst5|Q  ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.891      ;
; 1.671 ; RegistradorL4:instL4|FlipflopD:inst5|Q  ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.892      ;
; 1.676 ; RegistradorL2:instL2|FlipflopD:inst13|Q ; RegistradorL2:instL2|FlipflopD:inst14|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.897      ;
; 1.677 ; RegistradorL2:instL2|FlipflopD:inst14|Q ; RegistradorL2:instL2|FlipflopD:inst13|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.898      ;
; 1.677 ; RegistradorL4:instL4|FlipflopD:inst13|Q ; RegistradorL4:instL4|FlipflopD:inst14|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.898      ;
; 1.678 ; RegistradorL4:instL4|FlipflopD:inst10|Q ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.899      ;
; 1.678 ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; RegistradorL4:instL4|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.899      ;
; 1.678 ; RegistradorL1:instL1|FlipflopD:inst1|Q  ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.899      ;
; 1.679 ; RegistradorL1:instL1|FlipflopD:inst14|Q ; RegistradorL1:instL1|FlipflopD:inst13|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.900      ;
; 1.679 ; RegistradorL1:instL1|FlipflopD:inst14|Q ; RegistradorL1:instL1|FlipflopD:inst15|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.900      ;
; 1.679 ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.900      ;
; 1.680 ; RegistradorL2:instL2|FlipflopD:inst11|Q ; RegistradorL2:instL2|FlipflopD:inst12|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.901      ;
; 1.680 ; RegistradorL4:instL4|FlipflopD:inst13|Q ; RegistradorL4:instL4|FlipflopD:inst12|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.901      ;
; 1.681 ; RegistradorL1:instL1|FlipflopD:inst7|Q  ; RegistradorL1:instL1|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.902      ;
; 1.683 ; RegistradorL5:instL5|FlipflopD:inst12|Q ; RegistradorL5:instL5|FlipflopD:inst11|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.904      ;
; 1.683 ; RegistradorL5:instL5|FlipflopD:inst11|Q ; RegistradorL5:instL5|FlipflopD:inst12|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.904      ;
; 1.684 ; RegistradorL5:instL5|FlipflopD:inst12|Q ; RegistradorL5:instL5|FlipflopD:inst13|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.905      ;
; 1.684 ; RegistradorL5:instL5|FlipflopD:inst11|Q ; RegistradorL5:instL5|FlipflopD:inst10|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.905      ;
; 1.685 ; RegistradorL1:instL1|FlipflopD:inst13|Q ; RegistradorL1:instL1|FlipflopD:inst14|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.906      ;
; 1.685 ; RegistradorL2:instL2|FlipflopD:inst14|Q ; RegistradorL2:instL2|FlipflopD:inst15|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.906      ;
; 1.685 ; RegistradorL1:instL1|FlipflopD:inst1|Q  ; RegistradorL1:instL1|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.906      ;
; 1.686 ; RegistradorL1:instL1|FlipflopD:inst7|Q  ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.907      ;
; 1.686 ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.907      ;
; 1.686 ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; RegistradorL1:instL1|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.907      ;
; 1.694 ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.915      ;
; 1.697 ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.918      ;
; 1.698 ; RegistradorL5:instL5|FlipflopD:inst15|Q ; RegistradorL5:instL5|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.919      ;
; 1.700 ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.921      ;
; 1.701 ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.922      ;
; 1.702 ; RegistradorL5:instL5|FlipflopD:inst13|Q ; RegistradorL5:instL5|FlipflopD:inst14|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.923      ;
; 1.702 ; RegistradorL5:instL5|FlipflopD:inst16|Q ; RegistradorL5:instL5|FlipflopD:inst15|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.923      ;
; 1.702 ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.923      ;
; 1.706 ; RegistradorL5:instL5|FlipflopD:inst16|Q ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.927      ;
; 1.741 ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.962      ;
; 1.741 ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.962      ;
; 1.742 ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.963      ;
; 1.743 ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 1.964      ;
; 1.900 ; RegistradorL2:instL2|FlipflopD:inst16|Q ; RegistradorL2:instL2|FlipflopD:inst15|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.121      ;
; 1.922 ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.143      ;
; 1.924 ; RegistradorL4:instL4|FlipflopD:inst11|Q ; RegistradorL4:instL4|FlipflopD:inst12|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.145      ;
; 1.926 ; RegistradorL1:instL1|FlipflopD:inst10|Q ; RegistradorL1:instL1|FlipflopD:inst11|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.147      ;
; 1.926 ; RegistradorL1:instL1|FlipflopD:inst11|Q ; RegistradorL1:instL1|FlipflopD:inst10|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.147      ;
; 1.926 ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.147      ;
; 1.926 ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.147      ;
; 1.927 ; RegistradorL4:instL4|FlipflopD:inst15|Q ; RegistradorL4:instL4|FlipflopD:inst14|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.148      ;
; 1.927 ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.148      ;
; 1.930 ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.151      ;
; 1.931 ; RegistradorL5:instL5|FlipflopD:inst14|Q ; RegistradorL5:instL5|FlipflopD:inst15|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.152      ;
; 1.931 ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.152      ;
; 1.932 ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; RegistradorL4:instL4|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.153      ;
; 1.933 ; RegistradorL4:instL4|FlipflopD:inst16|Q ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.154      ;
; 1.934 ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.155      ;
; 1.935 ; RegistradorL5:instL5|FlipflopD:inst14|Q ; RegistradorL5:instL5|FlipflopD:inst13|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.156      ;
; 1.936 ; RegistradorL4:instL4|FlipflopD:inst14|Q ; RegistradorL4:instL4|FlipflopD:inst13|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.157      ;
; 1.937 ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.158      ;
; 1.937 ; RegistradorL2:instL2|FlipflopD:inst15|Q ; RegistradorL2:instL2|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.158      ;
; 1.937 ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.158      ;
; 1.937 ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.158      ;
; 1.938 ; RegistradorL1:instL1|FlipflopD:inst15|Q ; RegistradorL1:instL1|FlipflopD:inst14|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.159      ;
; 1.939 ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.160      ;
; 1.940 ; RegistradorL2:instL2|FlipflopD:inst12|Q ; RegistradorL2:instL2|FlipflopD:inst11|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.161      ;
; 1.940 ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; RegistradorL5:instL5|FlipflopD:inst10|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.161      ;
; 1.940 ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; RegistradorL4:instL4|FlipflopD:inst10|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.161      ;
; 1.940 ; RegistradorL1:instL1|FlipflopD:inst15|Q ; RegistradorL1:instL1|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.161      ;
; 1.941 ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.162      ;
; 1.942 ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; RegistradorL4:instL4|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.163      ;
; 1.943 ; RegistradorL1:instL1|FlipflopD:inst12|Q ; RegistradorL1:instL1|FlipflopD:inst13|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.164      ;
; 1.943 ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.164      ;
; 1.944 ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.165      ;
; 1.945 ; RegistradorL2:instL2|FlipflopD:inst12|Q ; RegistradorL2:instL2|FlipflopD:inst13|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.166      ;
; 1.945 ; RegistradorL2:instL2|FlipflopD:inst15|Q ; RegistradorL2:instL2|FlipflopD:inst14|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.166      ;
; 1.945 ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.166      ;
; 1.945 ; RegistradorL1:instL1|FlipflopD:inst16|Q ; RegistradorL1:instL1|FlipflopD:inst1|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.166      ;
; 1.948 ; RegistradorL4:instL4|FlipflopD:inst14|Q ; RegistradorL4:instL4|FlipflopD:inst15|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.169      ;
; 1.948 ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.169      ;
; 1.950 ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.171      ;
; 1.952 ; RegistradorL5:instL5|FlipflopD:inst10|Q ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.173      ;
; 1.953 ; RegistradorL5:instL5|FlipflopD:inst10|Q ; RegistradorL5:instL5|FlipflopD:inst11|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.174      ;
; 1.953 ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.174      ;
; 1.953 ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.174      ;
; 1.954 ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; RegistradorL1:instL1|FlipflopD:inst7|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.175      ;
; 1.955 ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.176      ;
; 1.955 ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; RegistradorL1:instL1|FlipflopD:inst6|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.176      ;
; 1.956 ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; RegistradorL5:instL5|FlipflopD:inst16|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.177      ;
; 1.956 ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.177      ;
; 1.957 ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.178      ;
; 1.966 ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.187      ;
; 2.008 ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.229      ;
; 2.015 ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; RegistradorL1:instL1|FlipflopD:inst10|Q ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.236      ;
; 2.017 ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.238      ;
; 2.018 ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.239      ;
; 2.026 ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.247      ;
; 2.029 ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; divisor:inst|count[23] ; divisor:inst|count[23] ; 0.000        ; 0.000      ; 2.250      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; CLK                                                 ; CLK                                                 ; 478      ; 0        ; 0        ; 0        ;
; divisor:inst|count[5]                               ; CLK                                                 ; 37       ; 37       ; 0        ; 0        ;
; divisor:inst|count[23]                              ; CLK                                                 ; 1        ; 1        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; divisor:inst|count[5]                               ; 1        ; 1        ; 0        ; 0        ;
; divisor:inst|count[23]                              ; divisor:inst|count[23]                              ; 128      ; 0        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0        ; 0        ; 1        ; 1        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 0        ; 0        ; 0        ; 1        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; CLK                                                 ; CLK                                                 ; 478      ; 0        ; 0        ; 0        ;
; divisor:inst|count[5]                               ; CLK                                                 ; 37       ; 37       ; 0        ; 0        ;
; divisor:inst|count[23]                              ; CLK                                                 ; 1        ; 1        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; divisor:inst|count[5]                               ; 1        ; 1        ; 0        ; 0        ;
; divisor:inst|count[23]                              ; divisor:inst|count[23]                              ; 128      ; 0        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0        ; 0        ; 1        ; 1        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 0        ; 0        ; 0        ; 1        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 138   ; 138  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 75    ; 75   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                           ;
+-----------------------------------------------------+-----------------------------------------------------+------+-------------+
; Target                                              ; Clock                                               ; Type ; Status      ;
+-----------------------------------------------------+-----------------------------------------------------+------+-------------+
; CLK                                                 ; CLK                                                 ; Base ; Constrained ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Base ; Constrained ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Base ; Constrained ;
; divisor:inst|count[5]                               ; divisor:inst|count[5]                               ; Base ; Constrained ;
; divisor:inst|count[23]                              ; divisor:inst|count[23]                              ; Base ; Constrained ;
+-----------------------------------------------------+-----------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ch0        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch1        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; C1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C3          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C4          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C5          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C6          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C7          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; L1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; L2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; L3          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; L4          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; L5          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rele        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ch0        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch1        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; C1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C3          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C4          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C5          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C6          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C7          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; L1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; L2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; L3          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; L4          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; L5          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rele        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Apr 19 17:08:44 2023
Info: Command: quartus_sta letreiro -c letreiro
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'letreiro.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name divisor:inst|count[5] divisor:inst|count[5]
    Info (332105): create_clock -period 1.000 -name MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q
    Info (332105): create_clock -period 1.000 -name MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q
    Info (332105): create_clock -period 1.000 -name divisor:inst|count[23] divisor:inst|count[23]
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.620
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.620            -132.457 CLK 
    Info (332119):    -1.724            -100.040 divisor:inst|count[23] 
    Info (332119):    -1.193              -1.193 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q 
    Info (332119):     0.851               0.000 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q 
    Info (332119):     1.857               0.000 divisor:inst|count[5] 
Info (332146): Worst-case hold slack is -1.911
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.911              -1.911 divisor:inst|count[5] 
    Info (332119):    -1.429              -2.045 CLK 
    Info (332119):    -0.905              -0.905 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q 
    Info (332119):     1.639               0.000 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q 
    Info (332119):     1.661               0.000 divisor:inst|count[23] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK 
    Info (332119):     0.234               0.000 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q 
    Info (332119):     0.234               0.000 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q 
    Info (332119):     0.234               0.000 divisor:inst|count[23] 
    Info (332119):     0.234               0.000 divisor:inst|count[5] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 345 megabytes
    Info: Processing ended: Wed Apr 19 17:08:45 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


