<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Database on Coelacanth&#39;s Dream</title>
    <link>https://www.coelacanth-dream.com/categories/database/</link>
    <description>Recent content in Database on Coelacanth&#39;s Dream</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>ja</language>
    <lastBuildDate>Sun, 13 Sep 2020 10:07:00 +0900</lastBuildDate>
    
	<atom:link href="https://www.coelacanth-dream.com/categories/database/index.xml" rel="self" type="application/rss+xml" />
    
    
    <item>
      <title>Intel Roadmap</title>
      <link>https://www.coelacanth-dream.com/posts/2020/09/13/intel-roadmap/</link>
      <pubDate>Sun, 13 Sep 2020 10:07:00 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/09/13/intel-roadmap/</guid>
      <description>Intel Roadmap Core Atom Hybrid GPU     2020 Q3 Tiger Lake (TGL-U)
10nm SF / Willow Cove / Gen12
DDR4/LPDDR4/LPDDR5      2020 Q4? Ice Lake-SP (ICX)
Whitley
10nm / Sunny Cove
DDR4
Ice Lake-D(ICX-D)
Idaville Jasper Lake (JSL) / Elkhart Lake? (EHL)
10nm / Tremont / Gen11
DDR4/LPDDR4     2020 sometime? Tiger Lake-H?? (TGL-H)
Tatlow
10nm SF / Willow Cove / Gen12</description>
    </item>
    
    <item>
      <title>Document Links</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/23/document-links/</link>
      <pubDate>Sun, 23 Aug 2020 04:10:40 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/08/23/document-links/</guid>
      <description></description>
    </item>
    
    <item>
      <title>Intel Jasper Lake Database</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/16/intel-jasper_lake-database/</link>
      <pubDate>Sun, 16 Aug 2020 07:18:46 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/08/16/intel-jasper_lake-database/</guid>
      <description>Intel Tremontアーキテクチャを採用するモバイル向けプロセッサ。1 Jasper Lake Spec Intel JSL Memory Interface LP/DDR4 128-bit? CPU Tremont (Family: 0x6, Model 0x9C) 2 &amp;emsp;CPU Core/Thread (2/4?) (4/4?) GPU Gen11 Total EU (Sub-Slice x EU) 16EU(2x8) /20EU(4x5) 24EU(4x6) /32EU(4x8) &amp;emsp;GPU L3cache 1280KB (4 Banks) TDP 6 ~</description>
    </item>
    
    <item>
      <title>AMD Dali APU Database</title>
      <link>https://www.coelacanth-dream.com/posts/2020/06/24/amd-dali-apu-database/</link>
      <pubDate>Wed, 24 Jun 2020 19:52:05 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/06/24/amd-dali-apu-database/</guid>
      <description>ベースとなるシリコンが同じ Raven2 であるため、AMD Pollock APU Databaseと内容はいくつか被るが、それ故相互補完する関係にあると言える。 Index Dali Summary /概要 Dali Spec</description>
    </item>
    
    <item>
      <title>AMD GPU の GPU ID は何を意味するか</title>
      <link>https://www.coelacanth-dream.com/posts/2020/06/22/amdgpu-gpuid-mean/</link>
      <pubDate>Mon, 22 Jun 2020 23:12:53 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/06/22/amdgpu-gpuid-mean/</guid>
      <description>AMD GPU を話題にすると時々出てくる gfx908 だとか gfx1012 といった文字列。 これが何を意味するかと言うと、AMD GPUのマシンタイプ、アーキテクチャであり、そのアー</description>
    </item>
    
    <item>
      <title>AMD Pollock APU Database</title>
      <link>https://www.coelacanth-dream.com/posts/2020/06/14/amd-pollock-apu-database/</link>
      <pubDate>Sun, 14 Jun 2020 00:07:27 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/06/14/amd-pollock-apu-database/</guid>
      <description>あるハードウェアに関する情報を集め続ける内に、情報それぞれが孤立気味になってきたため、随時更新を行なう情報が集約されたページを作ることとした。 そ</description>
    </item>
    
    <item>
      <title>ROP は何の略</title>
      <link>https://www.coelacanth-dream.com/posts/2020/05/31/what-does-rop-stand-for/</link>
      <pubDate>Sun, 31 May 2020 20:12:14 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/05/31/what-does-rop-stand-for/</guid>
      <description>GPU のグラフィック性能を推し量る際の指標として用いられる ROP 。 その役割はともかく、何の略称かはあんまり気にされなかったりする。 ROP の役割 ROP は GPU のレンダ</description>
    </item>
    
    <item>
      <title>いかに Zen APU は複雑か</title>
      <link>https://www.coelacanth-dream.com/posts/2020/02/16/raven-family-complex/</link>
      <pubDate>Sun, 16 Feb 2020 02:32:47 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/02/16/raven-family-complex/</guid>
      <description>インデックス Raven2 は Zenベース 前提情報 CPU GPU Device ID アーキテクチャ 製品型番 対策 CPUIDを使う 地道に情報収集 気にしない Raven2 は Zenベース 先日、Chromi</description>
    </item>
    
    <item>
      <title>AMDGPU関連用語略称まとめ</title>
      <link>https://www.coelacanth-dream.com/posts/2020/01/14/amdgpu-abbreviation/</link>
      <pubDate>Tue, 14 Jan 2020 23:38:40 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2020/01/14/amdgpu-abbreviation/</guid>
      <description></description>
    </item>
    
    <item>
      <title>AMDGPU Database: Device ID/ Revision ID/ Product Name</title>
      <link>https://www.coelacanth-dream.com/posts/2019/12/30/did-rid-product-matome-p2/</link>
      <pubDate>Mon, 30 Dec 2019 10:59:25 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2019/12/30/did-rid-product-matome-p2/</guid>
      <description></description>
    </item>
    
    <item>
      <title>Vegaの新機能今いずこ</title>
      <link>https://www.coelacanth-dream.com/posts/2019/12/07/where-vega-new-feature/</link>
      <pubDate>Sat, 07 Dec 2019 05:13:46 +0900</pubDate>
      
      <guid>https://www.coelacanth-dream.com/posts/2019/12/07/where-vega-new-feature/</guid>
      <description>色々と新機能をアピールしながら登場したVegaだったが、その新機能はどうなったのか？ という個人的なまとめ。 HBCC（High Bandwidth Cache Controll</description>
    </item>
    
  </channel>
</rss>