Fitter report for tx_reply_wrapper compilation.
Thu Oct 07 16:08:58 2004
Version 3.0 Build 199 06/26/2003 SJ Full Version

Command: quartus_fit --import_settings_files=off --export_settings_files=off tx_reply_wrapper -c tx_reply_wrapper



---------------------
; Table of Contents ;
---------------------
   1. Legal Notice
   2. Flow Summary
   3. Flow Settings
   4. Flow Elapsed Time
   5. Fitter Summary
   6. Fitter Settings
   7. Fitter Device Options
   8. Fitter Equations
   9. Floorplan View
  10. Pin-Out File
  11. Resource Usage Summary
  12. Input Pins
  13. Output Pins
  14. I/O Bank Usage
  15. All Package Pins
  16. Output Pin Load For Reported TCO
  17. Fitter Resource Utilization by Entity
  18. Delay Chain Summary
  19. Control Signals
  20. Global & Other Fast Signals
  21. Non-Global High Fan-Out Signals
  22. RAM Summary
  23. Interconnect Usage Summary
  24. LAB Logic Elements
  25. LAB-wide Signals
  26. LAB Signals Sourced
  27. LAB Signals Sourced Out
  28. LAB Distinct Inputs
  29. Fitter Messages


----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2003 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



--------------------------------------------------------------------
; Flow Summary                                                     ;
--------------------------------------------------------------------
; Flow Status              ; Successful - Thu Oct 07 16:08:58 2004 ;
; Compiler Setting Name    ; tx_reply_wrapper                      ;
; Top-level Entity Name    ; tx_reply_wrapper                      ;
; Family                   ; Stratix                               ;
; Device                   ; EP1S10F780C6ES                        ;
; Total logic elements     ; 3,841 / 10,570 ( 36 % )               ;
; Total pins               ; 18 / 426 ( 4 % )                      ;
; Total memory bits        ; 70,656 / 920,448 ( 7 % )              ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % )                        ;
; Total PLLs               ; 0 / 6 ( 0 % )                         ;
; Total DLLs               ; 0 / 2 ( 0 % )                         ;
--------------------------------------------------------------------


-----------------------------------------------
; Flow Settings                               ;
-----------------------------------------------
; Option                ; Setting             ;
-----------------------------------------------
; Start date & time     ; 10/07/2004 16:03:10 ;
; Main task             ; Compilation         ;
; Compiler Setting Name ; tx_reply_wrapper    ;
-----------------------------------------------


---------------------------------------
; Flow Elapsed Time                   ;
---------------------------------------
; Module Name          ; Elapsed Time ;
---------------------------------------
; Analysis & Synthesis ; 00:01:31     ;
; Fitter               ; 00:04:17     ;
; Total                ; 00:05:48     ;
---------------------------------------


--------------------------------------------------------------------
; Fitter Summary                                                   ;
--------------------------------------------------------------------
; Fitter Status            ; Successful - Thu Oct 07 16:08:58 2004 ;
; Compiler Setting Name    ; tx_reply_wrapper                      ;
; Top-level Entity Name    ; tx_reply_wrapper                      ;
; Family                   ; Stratix                               ;
; Device                   ; EP1S10F780C6ES                        ;
; Total logic elements     ; 3,841 / 10,570 ( 36 % )               ;
; Total pins               ; 18 / 426 ( 4 % )                      ;
; Total memory bits        ; 70,656 / 920,448 ( 7 % )              ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % )                        ;
; Total PLLs               ; 0 / 6 ( 0 % )                         ;
; Total DLLs               ; 0 / 2 ( 0 % )                         ;
--------------------------------------------------------------------


-----------------------------------------------------------------------------------
; Fitter Settings                                                                 ;
-----------------------------------------------------------------------------------
; Option                                     ; Setting                            ;
-----------------------------------------------------------------------------------
; Device                                     ; EP1S10F780C6ES                     ;
; Fast Fit compilation                       ; Off                                ;
; Optimize IOC register placement for timing ; On                                 ;
; Optimize timing                            ; Normal Compilation                 ;
; Enable SignalTap II Logic Analyzer         ; On                                 ;
; SignalTap II File name                     ; c:\synth\tx_reply_wrapper\Stp1.stp ;
-----------------------------------------------------------------------------------


----------------------------------------------------------------------
; Fitter Device Options                                              ;
----------------------------------------------------------------------
; Option                                       ; Setting             ;
----------------------------------------------------------------------
; Auto-restart configuration after error       ; Off                 ;
; Release clears before tri-states             ; Off                 ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; On                  ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
----------------------------------------------------------------------


---------------------
; Fitter Equations  ;
---------------------
The equations can be found in C:\synth\tx_reply_wrapper\tx_reply_wrapper.fit.eqn.


-------------------
; Floorplan View  ;
-------------------
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


-----------------
; Pin-Out File  ;
-----------------
The pin-out file can be found in C:\synth\tx_reply_wrapper\tx_reply_wrapper.pin.


---------------------------------------------------------
; Resource Usage Summary                                ;
---------------------------------------------------------
; Resource                   ; Usage                    ;
---------------------------------------------------------
; Logic cells                ; 3,841 / 10,570 ( 36 % )  ;
; Registers                  ; 3,268 / 13,046 ( 25 % )  ;
; User inserted logic cells  ; 0                        ;
; I/O pins                   ; 18 / 426 ( 4 % )         ;
;     -- Clock pins          ; 1 / 16 ( 6 % )           ;
; Global signals             ; 15                       ;
; M512s                      ; 0 / 94 ( 0 % )           ;
; M4Ks                       ; 16 / 60 ( 26 % )         ;
; M-RAMs                     ; 0 / 1 ( 0 % )            ;
; Total memory bits          ; 70,656 / 920,448 ( 7 % ) ;
; Total RAM block bits       ; 73,728 / 920,448 ( 8 % ) ;
; DSP block 9-bit elements   ; 0 / 48 ( 0 % )           ;
; Global clocks              ; 15 / 16 ( 93 % )         ;
; Regional clocks            ; 0 / 16 ( 0 % )           ;
; Fast regional clocks       ; 0 / 8 ( 0 % )            ;
; DIFFIOCLKs                 ; 0 / 16 ( 0 % )           ;
; SERDES transmitters        ; 0 / 44 ( 0 % )           ;
; SERDES receivers           ; 0 / 44 ( 0 % )           ;
; Maximum fan-out node       ; altera_internal_jtag~TDO ;
; Maximum fan-out            ; 1259                     ;
; Total fan-out              ; 18840                    ;
; Average fan-out            ; 4.85                     ;
---------------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Input Pins                                                                                                                                                                                                                                                      ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; clk_i     ; K17   ; 3        ; 21           ; 31           ; 2           ; 1005                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ft_clkw_i ; N25   ; 2        ; 0            ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; read1_i   ; M9    ; 5        ; 53           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; read2_i   ; M6    ; 5        ; 53           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rst_i     ; L4    ; 5        ; 53           ; 23           ; 2           ; 1177                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; stim1_i   ; AH23  ; 8        ; 5            ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; stim2_i   ; AD23  ; 8        ; 3            ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Output Pins                                                                                                                                                                                                                                                                                         ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; Turbo Bit ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; ant16_trig_o ; AD21  ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; nFena_o      ; N7    ; 5        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tsc_nTd_o    ; M4    ; 5        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[0] ; AD19  ; 8        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[1] ; AE19  ; 8        ; 9            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[2] ; AF18  ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[3] ; AH20  ; 8        ; 9            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[4] ; AH21  ; 8        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[5] ; AF20  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[6] ; AE20  ; 8        ; 7            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; tx_data_o[7] ; AF21  ; 8        ; 7            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-------------------------------
; I/O Bank Usage              ;
-------------------------------
; I/O Bank ; Usage            ;
-------------------------------
; 1        ; 0 / 48 ( 0 % )   ;
; 2        ; 1 / 48 ( 2 % )   ;
; 3        ; 1 / 52 ( 1 % )   ;
; 4        ; 1 / 55 ( 1 % )   ;
; 5        ; 5 / 48 ( 10 % )  ;
; 6        ; 0 / 48 ( 0 % )   ;
; 7        ; 1 / 55 ( 1 % )   ;
; 8        ; 11 / 52 ( 21 % ) ;
; 9        ; 0 / 6 ( 0 % )    ;
; 10       ; 0 / 4 ( 0 % )    ;
; 11       ; 0 / 6 ( 0 % )    ;
; 12       ; 0 / 4 ( 0 % )    ;
-------------------------------


----------------------------------------------------------------------------------------------------
; All Package Pins                                                                                 ;
----------------------------------------------------------------------------------------------------
; Location ; I/O Bank ; Pin Name/Usage         ; I/O Standard ; Voltage ; I/O Type   ; Termination ;
----------------------------------------------------------------------------------------------------
; A2       ; 4        ; VCCIO4                 ;              ; 3.3V    ; --         ; --          ;
; A3       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A4       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A5       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A6       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A7       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A8       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A9       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A12      ; 4        ; VCCIO4                 ;              ; 3.3V    ; --         ; --          ;
; A13      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; A14      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; A15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; A16      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; A17      ; 3        ; VCCIO3                 ;              ; 3.3V    ; --         ; --          ;
; A18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A20      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A21      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A22      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A23      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A24      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A25      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A26      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; A27      ; 3        ; VCCIO3                 ;              ; 3.3V    ; --         ; --          ;
; AA1      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA2      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA3      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA4      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA5      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA6      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA7      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA8      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA9      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA10     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AA12     ; 7        ; ^VCCSEL                ;              ;         ; --         ; --          ;
; AA13     ; 1        ; VCCG_PLL6              ;              ; 1.5V    ; --         ; --          ;
; AA14     ; 11       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AA15     ; 11       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AA16     ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AA17     ; 8        ; GND+                   ;              ;         ; Column I/O ; --          ;
; AA18     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AA19     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AA20     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AA21     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA22     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA23     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA24     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AA25     ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA26     ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA27     ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AA28     ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AB1      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AB2      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AB3      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB4      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB5      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB6      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB7      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AB8      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB9      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AB11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AB12     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB13     ; 7        ; ^nCE                   ;              ;         ; --         ; --          ;
; AB14     ; 1        ; GNDG_PLL6              ;              ;         ; --         ; --          ;
; AB15     ; 8        ; ^MSEL2                 ;              ;         ; --         ; --          ;
; AB16     ; 12       ; VCC_PLL6_OUTB          ;              ; 3.3V    ; --         ; --          ;
; AB17     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AB18     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AB19     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AB20     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB21     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB22     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB23     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB24     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB25     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB26     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AB27     ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AB28     ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; AC1      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC2      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC3      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC4      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC5      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC6      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC7      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC8      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AC9      ; 7        ; +~DEV_CLRn~            ; LVTTL        ;         ; Column I/O ; Off         ;
; AC10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AC11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AC12     ; 7        ; ^PORSEL                ;              ;         ; --         ; --          ;
; AC13     ; 7        ; ^nCEO                  ;              ;         ; --         ; --          ;
; AC14     ; 11       ; VCC_PLL6_OUTA          ;              ; 3.3V    ; --         ; --          ;
; AC15     ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AC16     ; 8        ; ^MSEL0                 ;              ;         ; --         ; --          ;
; AC17     ; 8        ; GND+                   ;              ;         ; Column I/O ; --          ;
; AC18     ; 8        ; PLL_ENA                ;              ;         ; --         ; --          ;
; AC19     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AC20     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC21     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AC22     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC23     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC24     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC25     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC26     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC27     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AC28     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD1      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD2      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD3      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD4      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD5      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD6      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AD7      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD8      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AD9      ; 7        ; GND                    ;              ;         ; --         ; --          ;
; AD10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AD11     ; 7        ; GND                    ;              ;         ; --         ; --          ;
; AD12     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD13     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD14     ; 7        ; GND+                   ;              ;         ; Column I/O ; --          ;
; AD15     ; 11       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AD16     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD17     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD18     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AD19     ; 8        ; tx_data_o[0]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AD20     ; 8        ; GND                    ;              ;         ; --         ; --          ;
; AD21     ; 8        ; ant16_trig_o           ; LVTTL        ;         ; Column I/O ; Off         ;
; AD22     ; 8        ; GND                    ;              ;         ; --         ; --          ;
; AD23     ; 8        ; stim2_i                ; LVTTL        ;         ; Column I/O ; Off         ;
; AD24     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD25     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD26     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD27     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AD28     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE1      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE2      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE3      ; 6        ; GND                    ;              ;         ; --         ; --          ;
; AE4      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE5      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE6      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE7      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE8      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE9      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE12     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE13     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE14     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE15     ; 11       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE16     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE17     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE18     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE19     ; 8        ; tx_data_o[1]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AE20     ; 8        ; tx_data_o[6]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AE21     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE22     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE23     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE24     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AE25     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE26     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE27     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AE28     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF1      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF2      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF3      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AF4      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF5      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF6      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF7      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF8      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF9      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF12     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF13     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF14     ; 1        ; GNDA_PLL6              ;              ;         ; --         ; --          ;
; AF15     ; 12       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF16     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF17     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF18     ; 8        ; tx_data_o[2]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AF19     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF20     ; 8        ; tx_data_o[5]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AF21     ; 8        ; tx_data_o[7]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AF22     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF23     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF24     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF25     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AF26     ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AF27     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AF28     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AG1      ; 6        ; VCCIO6                 ;              ; 3.3V    ; --         ; --          ;
; AG2      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AG3      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG4      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG5      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG6      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG7      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG8      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG9      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG12     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AG13     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AG14     ; 1        ; VCCA_PLL6              ;              ; 1.5V    ; --         ; --          ;
; AG15     ; 12       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG16     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AG17     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AG18     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG19     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG20     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG21     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG22     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG23     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG24     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG25     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG26     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AG27     ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AG28     ; 1        ; VCCIO1                 ;              ; 3.3V    ; --         ; --          ;
; AH2      ; 7        ; VCCIO7                 ;              ; 3.3V    ; --         ; --          ;
; AH3      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH4      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH5      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH6      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH7      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH8      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH9      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH10     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH11     ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH12     ; 7        ; VCCIO7                 ;              ; 3.3V    ; --         ; --          ;
; AH13     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AH14     ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AH15     ; 1        ; GND                    ;              ;         ; --         ; --          ;
; AH16     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AH17     ; 8        ; VCCIO8                 ;              ; 3.3V    ; --         ; --          ;
; AH18     ; 1        ; NC                     ;              ;         ; --         ; --          ;
; AH19     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH20     ; 8        ; tx_data_o[3]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AH21     ; 8        ; tx_data_o[4]           ; LVTTL        ;         ; Column I/O ; Off         ;
; AH22     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH23     ; 8        ; stim1_i                ; LVTTL        ;         ; Column I/O ; Off         ;
; AH24     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH25     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH26     ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; AH27     ; 8        ; VCCIO8                 ;              ; 3.3V    ; --         ; --          ;
; B1       ; 5        ; VCCIO5                 ;              ; 3.3V    ; --         ; --          ;
; B2       ; 1        ; GND                    ;              ;         ; --         ; --          ;
; B3       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B4       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B5       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B6       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B7       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B8       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B9       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B12      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; B13      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; B14      ; 1        ; DIODEH                 ;              ;         ; --         ; --          ;
; B15      ; 10       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B16      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; B17      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; B18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B20      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B21      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B22      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B23      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B24      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B25      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B26      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; B27      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; B28      ; 2        ; VCCIO2                 ;              ; 3.3V    ; --         ; --          ;
; C1       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C2       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C3       ; 1        ; GND                    ;              ;         ; --         ; --          ;
; C4       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C5       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C6       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C7       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C8       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C9       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C12      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C13      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C14      ; 1        ; DIODEL                 ;              ;         ; --         ; --          ;
; C15      ; 10       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C16      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C17      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C20      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C21      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C22      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C23      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C24      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C25      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; C26      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; C27      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; C28      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D1       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D2       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D3       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D4       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D5       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D6       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D7       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D8       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D9       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D12      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D13      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D14      ; 1        ; VCCG_PLL5              ;              ; 1.5V    ; --         ; --          ;
; D15      ; 9        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D16      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D17      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D20      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D21      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D22      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D23      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D24      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; D25      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D26      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D27      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; D28      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E1       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E2       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E3       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E4       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E6       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E7       ; 4        ; GND                    ;              ;         ; --         ; --          ;
; E8       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E9       ; 4        ; GND                    ;              ;         ; --         ; --          ;
; E10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E11      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E12      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E13      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E14      ; 1        ; GNDG_PLL5              ;              ;         ; --         ; --          ;
; E15      ; 9        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E16      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E17      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E18      ; 3        ; GND                    ;              ;         ; --         ; --          ;
; E19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E20      ; 3        ; GND                    ;              ;         ; --         ; --          ;
; E21      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E23      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; E24      ; 2        ; GND                    ;              ;         ; --         ; --          ;
; E25      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E26      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E27      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; E28      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F1       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F2       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F3       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F4       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F6       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F7       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F8       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; F9       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; F11      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F12      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; F13      ; 4        ; #altera_reserved_tms   ; LVTTL        ;         ; --         ; Off         ;
; F14      ; 1        ; VCCA_PLL5              ;              ; 1.5V    ; --         ; --          ;
; F15      ; 9        ; VCC_PLL5_OUTA          ;              ; 3.3V    ; --         ; --          ;
; F16      ; 3        ; ^DCLK                  ;              ;         ; --         ; --          ;
; F17      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; F18      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; F20      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F21      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F23      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F24      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F25      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F26      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F27      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; F28      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G1       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; G2       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; G3       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G4       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G6       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G7       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; G8       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G9       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G10      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; G11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; G12      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G13      ; 4        ; #altera_reserved_tdi   ; LVTTL        ;         ; --         ; Off         ;
; G14      ; 1        ; GNDA_PLL5              ;              ;         ; --         ; --          ;
; G15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; G16      ; 10       ; VCC_PLL5_OUTB          ;              ; 3.3V    ; --         ; --          ;
; G17      ; 3        ; ^CONF_DONE             ;              ;         ; --         ; --          ;
; G18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; G19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; G20      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; G21      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G23      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G24      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G25      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G26      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; G27      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; G28      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H1       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H2       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H4       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H6       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H7       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H8       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H9       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H10      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; H12      ; 4        ; +~DATA0~               ; LVTTL        ;         ; Column I/O ; Off         ;
; H13      ; 4        ; #altera_reserved_tdo   ; LVTTL        ;         ; --         ; Off         ;
; H14      ; 9        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; H15      ; 9        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; H16      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; H17      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; H18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; H19      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H20      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H21      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H23      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H24      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; H25      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H27      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; H28      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J1       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J2       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J4       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J6       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J7       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J8       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J9       ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J10      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J12      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J13      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J14      ; 4        ; VCCIO4                 ;              ; 3.3V    ; --         ; --          ;
; J15      ; 3        ; VCCIO3                 ;              ; 3.3V    ; --         ; --          ;
; J16      ; 10       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J17      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; J20      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J21      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J23      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J24      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; J25      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J27      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; J28      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K1       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K2       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K4       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; K6       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; K7       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K8       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K9       ; 5        ; GND                    ;              ;         ; --         ; --          ;
; K10      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; K11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; K12      ; 4        ; #altera_reserved_tck   ; LVTTL        ;         ; --         ; Off         ;
; K13      ; 4        ; GND+                   ;              ;         ; Column I/O ; --          ;
; K14      ; 9        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; K15      ; 9        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; K16      ; 10       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; K17      ; 3        ; clk_i                  ; LVTTL        ;         ; Column I/O ; Off         ;
; K18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; K19      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; K20      ; 2        ; GND                    ;              ;         ; --         ; --          ;
; K21      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K22      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K23      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; K24      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; K25      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K27      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; K28      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L1       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L2       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L4       ; 5        ; rst_i                  ; LVTTL        ;         ; Row I/O    ; Off         ;
; L5       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L6       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L7       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L8       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L9       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L10      ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; L12      ; 4        ; #altera_reserved_ntrst ; LVTTL        ;         ; --         ; Off         ;
; L13      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; L14      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; L15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; L16      ; 3        ; ^nCONFIG               ;              ;         ; --         ; --          ;
; L17      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; L18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; L19      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L20      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L21      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L22      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L23      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L24      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L25      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L27      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; L28      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M1       ; 5        ; VCCIO5                 ;              ; 3.3V    ; --         ; --          ;
; M2       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M4       ; 5        ; tsc_nTd_o              ; LVTTL        ;         ; Row I/O    ; Off         ;
; M5       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M6       ; 5        ; read2_i                ; LVTTL        ;         ; Row I/O    ; Off         ;
; M7       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M8       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M9       ; 5        ; read1_i                ; LVTTL        ;         ; Row I/O    ; Off         ;
; M10      ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M11      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; M12      ; 4        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; M13      ; 4        ; GND+                   ;              ;         ; Column I/O ; --          ;
; M14      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; M15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; M16      ; 3        ; ^nSTATUS               ;              ;         ; --         ; --          ;
; M17      ; 3        ; GND+                   ;              ;         ; Column I/O ; --          ;
; M18      ; 3        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; M19      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M20      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M21      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M22      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M23      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M24      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M25      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M27      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; M28      ; 2        ; VCCIO2                 ;              ; 3.3V    ; --         ; --          ;
; N1       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N2       ; 5        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; N3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N4       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N5       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N6       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N7       ; 5        ; nFena_o                ; LVTTL        ;         ; Row I/O    ; Off         ;
; N8       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N9       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N10      ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N11      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; N12      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; N13      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; N14      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; N15      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; N16      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; N17      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; N18      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; N19      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N20      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N21      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N22      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N23      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N24      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N25      ; 2        ; ft_clkw_i              ; LVTTL        ;         ; Row I/O    ; Off         ;
; N26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; N27      ; 2        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; N28      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; P1       ; 1        ; GND                    ;              ;         ; --         ; --          ;
; P2       ; 5        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; P3       ; 5        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; P4       ; 5        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; P5       ; 1        ; GNDA_PLL4              ;              ;         ; --         ; --          ;
; P6       ; 1        ; VCCA_PLL4              ;              ; 1.5V    ; --         ; --          ;
; P7       ; 1        ; GNDG_PLL4              ;              ;         ; --         ; --          ;
; P8       ; 1        ; VCCG_PLL4              ;              ; 1.5V    ; --         ; --          ;
; P9       ; 5        ; VCCIO5                 ;              ; 3.3V    ; --         ; --          ;
; P10      ; 5        ; GND                    ;              ;         ; --         ; --          ;
; P11      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; P12      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; P13      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; P14      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; P15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; P16      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; P17      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; P18      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; P19      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; P20      ; 2        ; VCCIO2                 ;              ; 3.3V    ; --         ; --          ;
; P21      ; 1        ; VCCG_PLL1              ;              ; 1.5V    ; --         ; --          ;
; P22      ; 1        ; GNDG_PLL1              ;              ;         ; --         ; --          ;
; P23      ; 1        ; VCCA_PLL1              ;              ; 1.5V    ; --         ; --          ;
; P24      ; 1        ; GNDA_PLL1              ;              ;         ; --         ; --          ;
; P25      ; 2        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; P26      ; 2        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; P27      ; 2        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; P28      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R1       ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R2       ; 6        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; R3       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; R4       ; 6        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; R5       ; 1        ; GNDA_PLL3              ;              ;         ; --         ; --          ;
; R6       ; 1        ; VCCA_PLL3              ;              ; 1.5V    ; --         ; --          ;
; R7       ; 1        ; GNDG_PLL3              ;              ;         ; --         ; --          ;
; R8       ; 1        ; VCCG_PLL3              ;              ; 1.5V    ; --         ; --          ;
; R9       ; 6        ; VCCIO6                 ;              ; 3.3V    ; --         ; --          ;
; R10      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; R11      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R12      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R13      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; R14      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R15      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; R16      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R17      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; R18      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R19      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; R20      ; 1        ; VCCIO1                 ;              ; 3.3V    ; --         ; --          ;
; R21      ; 1        ; VCCG_PLL2              ;              ; 1.5V    ; --         ; --          ;
; R22      ; 1        ; GNDG_PLL2              ;              ;         ; --         ; --          ;
; R23      ; 1        ; VCCA_PLL2              ;              ; 1.5V    ; --         ; --          ;
; R24      ; 1        ; GNDA_PLL2              ;              ;         ; --         ; --          ;
; R25      ; 1        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; R26      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; R27      ; 1        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; R28      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; T1       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T2       ; 6        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; T3       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T4       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T5       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T6       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T7       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T8       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T9       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T10      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T11      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; T12      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; T13      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; T14      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; T15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; T16      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; T17      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; T18      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; T19      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T20      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T21      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T22      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T23      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T24      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T25      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T26      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; T27      ; 1        ; GND+                   ;              ;         ; Row I/O    ; --          ;
; T28      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U1       ; 6        ; VCCIO6                 ;              ; 3.3V    ; --         ; --          ;
; U2       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U3       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U4       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U5       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U6       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U7       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U8       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U9       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U10      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U11      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; U12      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; U13      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; U14      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; U15      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; U16      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; U17      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; U18      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; U19      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U20      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U21      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U22      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U23      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U24      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U25      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U26      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U27      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; U28      ; 1        ; VCCIO1                 ;              ; 3.3V    ; --         ; --          ;
; V1       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V2       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V3       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V4       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V5       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V6       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V7       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V8       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V9       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V10      ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V11      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; V12      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; V13      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; V14      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; V15      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; V16      ;          ; VCCINT                 ;              ; 1.5V    ; --         ; --          ;
; V17      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; V18      ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; V19      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V20      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V21      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V22      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V23      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V24      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V25      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V26      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V27      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; V28      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W1       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W2       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W3       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W4       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W5       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W6       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W7       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; W8       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; W9       ; 6        ; GND                    ;              ;         ; --         ; --          ;
; W10      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W11      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W12      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W13      ; 7        ; GND+                   ;              ;         ; Column I/O ; --          ;
; W14      ; 11       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W15      ; 11       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W16      ; 12       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W17      ; 8        ; ^MSEL1                 ;              ;         ; --         ; --          ;
; W18      ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W19      ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; W20      ; 1        ; GND                    ;              ;         ; --         ; --          ;
; W21      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; W22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; W23      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W24      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W25      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W26      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W27      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; W28      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y1       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y2       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y3       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y4       ; 6        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y5       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y6       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y7       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y8       ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y9       ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y10      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y11      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y12      ; 7        ; ^nIO_PULLUP            ;              ;         ; --         ; --          ;
; Y13      ; 7        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y14      ; 7        ; VCCIO7                 ;              ; 3.3V    ; --         ; --          ;
; Y15      ; 8        ; VCCIO8                 ;              ; 3.3V    ; --         ; --          ;
; Y16      ; 12       ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y17      ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y18      ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y19      ; 8        ; RESERVED_INPUT         ;              ;         ; Column I/O ; --          ;
; Y20      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y21      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y22      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y23      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y24      ; 1        ; NC                     ;              ;         ; --         ; --          ;
; Y25      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y26      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y27      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
; Y28      ; 1        ; RESERVED_INPUT         ;              ;         ; Row I/O    ; --          ;
----------------------------------------------------------------------------------------------------


--------------------------------------------------------------------------------------------
; Output Pin Load For Reported TCO                                                         ;
--------------------------------------------------------------------------------------------
; I/O Standard                                ; Load  ; Termination Resistance             ;
--------------------------------------------------------------------------------------------
; LVTTL                                       ; 10 pF ; Not Available                      ;
; LVCMOS                                      ; 10 pF ; Not Available                      ;
; 2.5 V                                       ; 10 pF ; Not Available                      ;
; 1.8 V                                       ; 10 pF ; Not Available                      ;
; 1.5 V                                       ; 10 pF ; Not Available                      ;
; GTL                                         ; 30 pF ; 25 Ohm                             ;
; GTL+                                        ; 30 pF ; 25 Ohm                             ;
; 3.3-V PCI                                   ; 10 pF ; 25 Ohm                             ;
; 3.3-V PCI-X                                 ; 8 pF  ; 25 Ohm                             ;
; Compact PCI                                 ; 10 pF ; 25 Ohm                             ;
; AGP 1X                                      ; 10 pF ; Not Available                      ;
; AGP 2X                                      ; 10 pF ; Not Available                      ;
; CTT                                         ; 30 pF ; 50 Ohm                             ;
; SSTL-3 Class I                              ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                             ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                              ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                             ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                             ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                            ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I                          ; 20 pF ; 50 Ohm                             ;
; 1.5-V HSTL Class II                         ; 20 pF ; 25 Ohm                             ;
; 1.8-V HSTL Class I                          ; 20 pF ; 50 Ohm                             ;
; 1.8-V HSTL Class II                         ; 20 pF ; 25 Ohm                             ;
; LVDS                                        ; 4 pF  ; 100 Ohm                            ;
; Differential LVPECL                         ; 4 pF  ; 100 Ohm                            ;
; 3.3-V PCML                                  ; 4 pF  ; 50 Ohm                             ;
; HyperTransport                              ; 4 pF  ; 100 Ohm                            ;
; Differential SSTL-2 (PLL CLK_OUT pins only) ; 30 pF ; (See SSTL-2)                       ;
--------------------------------------------------------------------------------------------


---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node                                                              ; Logic Cells ; Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                        ;
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; |tx_reply_wrapper                                                                       ; 3841 (10)   ; 3268      ; 70656       ; 0            ; 0       ; 0         ; 0         ; 18   ; 0            ; 573 (1)      ; 622 (1)           ; 2646 (8)         ; |tx_reply_wrapper                                                                                                                                                                                                          ;
;    |sld_hub:SLD_HUB_INST|                                                               ; 146 (31)    ; 64        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 82 (25)      ; 7 (1)             ; 57 (5)           ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST                                                                                                                                                                                     ;
;       |lpm_decode:instruction_decoder|                                                  ; 7 (0)       ; 5         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|lpm_decode:instruction_decoder                                                                                                                                                      ;
;          |altshift:external_latency_ffs|                                                ; 5 (5)       ; 5         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|lpm_decode:instruction_decoder|altshift:external_latency_ffs                                                                                                                        ;
;          |declut:decoder|                                                               ; 2 (2)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|lpm_decode:instruction_decoder|declut:decoder                                                                                                                                       ;
;       |lpm_shiftreg:jtag_ir_register|                                                   ; 10 (10)     ; 10        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 6 (6)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|lpm_shiftreg:jtag_ir_register                                                                                                                                                       ;
;       |sld_dffex:BROADCAST|                                                             ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:BROADCAST                                                                                                                                                                 ;
;       |sld_dffex:GEN_IRF_1_IRF|                                                         ; 3 (3)       ; 3         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:GEN_IRF_1_IRF                                                                                                                                                             ;
;       |sld_dffex:GEN_SHADOW_IRF_1_S_IRF|                                                ; 3 (3)       ; 3         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:GEN_SHADOW_IRF_1_S_IRF                                                                                                                                                    ;
;       |sld_dffex:IRF_ENA_0|                                                             ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:IRF_ENA_0                                                                                                                                                                 ;
;       |sld_dffex:IRF_ENA|                                                               ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:IRF_ENA                                                                                                                                                                   ;
;       |sld_dffex:IRSR|                                                                  ; 8 (8)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:IRSR                                                                                                                                                                      ;
;       |sld_dffex:RESET|                                                                 ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_dffex:RESET                                                                                                                                                                     ;
;       |sld_jtag_state_machine:jtag_state_machine|                                       ; 64 (64)     ; 16        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 16 (16)          ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine                                                                                                                                           ;
;       |sld_rom_sr:HUB_INFO_REG|                                                         ; 16 (11)     ; 9         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (4)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG                                                                                                                                                             ;
;          |lpm_counter:word_counter_rtl_712|                                             ; 5 (0)       ; 5         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|lpm_counter:word_counter_rtl_712                                                                                                                            ;
;             |alt_counter_stratix:wysi_counter|                                          ; 5 (5)       ; 5         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |tx_reply_wrapper|sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|lpm_counter:word_counter_rtl_712|alt_counter_stratix:wysi_counter                                                                                           ;
;    |sld_signaltap:auto_signaltap_0|                                                     ; 2147 (282)  ; 2027      ; 70656       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 120 (1)      ; 419 (2)           ; 1608 (279)       ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0                                                                                                                                                                           ;
;       |altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|                                  ; 0 (0)       ; 0         ; 70656       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram                                                                                                                            ;
;       |sld_acquisition_buffer:sld_acquisition_buffer_inst|                              ; 19 (2)      ; 17        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (1)        ; 2 (0)             ; 15 (1)           ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst                                                                                                                        ;
;          |lpm_counter:write_address_non_zero_gen_write_pointer_counter|                 ; 9 (0)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter                                                           ;
;             |alt_counter_stratix:wysi_counter|                                          ; 9 (9)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter                          ;
;          |lpm_ff:gen_non_zero_sample_depth_trigger_address_register|                    ; 8 (8)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_ff:gen_non_zero_sample_depth_trigger_address_register                                                              ;
;       |sld_ela_control:ela_control|                                                     ; 1514 (5)    ; 1411      ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 103 (5)      ; 415 (0)           ; 996 (0)          ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control                                                                                                                                               ;
;          |sld_ela_level_seq_mgr:ela_level_seq_mgr|                                      ; 3 (3)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr                                                                                                       ;
;          |sld_ela_post_trigger_counter:gen_non_zero_sample_depth_tc1|                   ; 9 (1)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:gen_non_zero_sample_depth_tc1                                                                                    ;
;             |lpm_counter:post_trigger_counter|                                          ; 8 (0)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:gen_non_zero_sample_depth_tc1|lpm_counter:post_trigger_counter                                                   ;
;                |alt_counter_stratix:wysi_counter|                                       ; 8 (8)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:gen_non_zero_sample_depth_tc1|lpm_counter:post_trigger_counter|alt_counter_stratix:wysi_counter                  ;
;          |sld_ela_seg_state_machine:sm2|                                                ; 3 (3)       ; 3         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2                                                                                                                 ;
;          |sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr|                ; 1 (1)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:gen_non_zero_sample_depth_segment_seg_mgr                                                                                 ;
;          |sld_ela_setup:trigger_setup_deserialize|                                      ; 847 (2)     ; 845       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 415 (0)           ; 430 (0)          ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize                                                                                                       ;
;             |lpm_shiftreg:trigger_setup_deserialize|                                    ; 845 (845)   ; 845       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 415 (415)         ; 430 (430)        ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize                                                                ;
;          |sld_ela_state_machine:sm1|                                                    ; 3 (3)       ; 3         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1                                                                                                                     ;
;          |sld_mbpmg:trigger_modules_gen_0_trigger_match|                                ; 643 (92)    ; 551       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 551 (0)          ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match                                                                                                 ;
;             |sld_sbpmg:sm0_0_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_0_sm1                                                                             ;
;             |sld_sbpmg:sm0_100_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_100_sm1                                                                           ;
;             |sld_sbpmg:sm0_101_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_101_sm1                                                                           ;
;             |sld_sbpmg:sm0_102_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_102_sm1                                                                           ;
;             |sld_sbpmg:sm0_103_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_103_sm1                                                                           ;
;             |sld_sbpmg:sm0_104_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_104_sm1                                                                           ;
;             |sld_sbpmg:sm0_105_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_105_sm1                                                                           ;
;             |sld_sbpmg:sm0_106_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_106_sm1                                                                           ;
;             |sld_sbpmg:sm0_107_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_107_sm1                                                                           ;
;             |sld_sbpmg:sm0_108_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_108_sm1                                                                           ;
;             |sld_sbpmg:sm0_109_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_109_sm1                                                                           ;
;             |sld_sbpmg:sm0_10_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_10_sm1                                                                            ;
;             |sld_sbpmg:sm0_110_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_110_sm1                                                                           ;
;             |sld_sbpmg:sm0_111_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_111_sm1                                                                           ;
;             |sld_sbpmg:sm0_112_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_112_sm1                                                                           ;
;             |sld_sbpmg:sm0_113_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_113_sm1                                                                           ;
;             |sld_sbpmg:sm0_114_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_114_sm1                                                                           ;
;             |sld_sbpmg:sm0_115_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_115_sm1                                                                           ;
;             |sld_sbpmg:sm0_116_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_116_sm1                                                                           ;
;             |sld_sbpmg:sm0_117_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_117_sm1                                                                           ;
;             |sld_sbpmg:sm0_118_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_118_sm1                                                                           ;
;             |sld_sbpmg:sm0_119_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_119_sm1                                                                           ;
;             |sld_sbpmg:sm0_11_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_11_sm1                                                                            ;
;             |sld_sbpmg:sm0_120_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_120_sm1                                                                           ;
;             |sld_sbpmg:sm0_121_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_121_sm1                                                                           ;
;             |sld_sbpmg:sm0_122_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_122_sm1                                                                           ;
;             |sld_sbpmg:sm0_123_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_123_sm1                                                                           ;
;             |sld_sbpmg:sm0_124_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_124_sm1                                                                           ;
;             |sld_sbpmg:sm0_125_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_125_sm1                                                                           ;
;             |sld_sbpmg:sm0_126_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_126_sm1                                                                           ;
;             |sld_sbpmg:sm0_127_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_127_sm1                                                                           ;
;             |sld_sbpmg:sm0_128_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_128_sm1                                                                           ;
;             |sld_sbpmg:sm0_129_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_129_sm1                                                                           ;
;             |sld_sbpmg:sm0_12_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_12_sm1                                                                            ;
;             |sld_sbpmg:sm0_130_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_130_sm1                                                                           ;
;             |sld_sbpmg:sm0_131_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_131_sm1                                                                           ;
;             |sld_sbpmg:sm0_132_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_132_sm1                                                                           ;
;             |sld_sbpmg:sm0_133_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_133_sm1                                                                           ;
;             |sld_sbpmg:sm0_134_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_134_sm1                                                                           ;
;             |sld_sbpmg:sm0_135_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_135_sm1                                                                           ;
;             |sld_sbpmg:sm0_136_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_136_sm1                                                                           ;
;             |sld_sbpmg:sm0_137_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_137_sm1                                                                           ;
;             |sld_sbpmg:sm0_138_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_138_sm1                                                                           ;
;             |sld_sbpmg:sm0_139_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_139_sm1                                                                           ;
;             |sld_sbpmg:sm0_13_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_13_sm1                                                                            ;
;             |sld_sbpmg:sm0_140_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_140_sm1                                                                           ;
;             |sld_sbpmg:sm0_141_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_141_sm1                                                                           ;
;             |sld_sbpmg:sm0_142_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_142_sm1                                                                           ;
;             |sld_sbpmg:sm0_143_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_143_sm1                                                                           ;
;             |sld_sbpmg:sm0_144_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_144_sm1                                                                           ;
;             |sld_sbpmg:sm0_145_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_145_sm1                                                                           ;
;             |sld_sbpmg:sm0_146_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_146_sm1                                                                           ;
;             |sld_sbpmg:sm0_147_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_147_sm1                                                                           ;
;             |sld_sbpmg:sm0_148_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_148_sm1                                                                           ;
;             |sld_sbpmg:sm0_149_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_149_sm1                                                                           ;
;             |sld_sbpmg:sm0_14_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_14_sm1                                                                            ;
;             |sld_sbpmg:sm0_150_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_150_sm1                                                                           ;
;             |sld_sbpmg:sm0_151_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_151_sm1                                                                           ;
;             |sld_sbpmg:sm0_152_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_152_sm1                                                                           ;
;             |sld_sbpmg:sm0_153_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_153_sm1                                                                           ;
;             |sld_sbpmg:sm0_154_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_154_sm1                                                                           ;
;             |sld_sbpmg:sm0_155_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_155_sm1                                                                           ;
;             |sld_sbpmg:sm0_156_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_156_sm1                                                                           ;
;             |sld_sbpmg:sm0_157_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_157_sm1                                                                           ;
;             |sld_sbpmg:sm0_158_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_158_sm1                                                                           ;
;             |sld_sbpmg:sm0_159_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_159_sm1                                                                           ;
;             |sld_sbpmg:sm0_15_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_15_sm1                                                                            ;
;             |sld_sbpmg:sm0_160_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_160_sm1                                                                           ;
;             |sld_sbpmg:sm0_161_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_161_sm1                                                                           ;
;             |sld_sbpmg:sm0_162_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_162_sm1                                                                           ;
;             |sld_sbpmg:sm0_163_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_163_sm1                                                                           ;
;             |sld_sbpmg:sm0_164_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_164_sm1                                                                           ;
;             |sld_sbpmg:sm0_165_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_165_sm1                                                                           ;
;             |sld_sbpmg:sm0_166_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_166_sm1                                                                           ;
;             |sld_sbpmg:sm0_167_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_167_sm1                                                                           ;
;             |sld_sbpmg:sm0_168_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_168_sm1                                                                           ;
;             |sld_sbpmg:sm0_169_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_169_sm1                                                                           ;
;             |sld_sbpmg:sm0_16_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_16_sm1                                                                            ;
;             |sld_sbpmg:sm0_170_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_170_sm1                                                                           ;
;             |sld_sbpmg:sm0_171_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_171_sm1                                                                           ;
;             |sld_sbpmg:sm0_172_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_172_sm1                                                                           ;
;             |sld_sbpmg:sm0_173_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_173_sm1                                                                           ;
;             |sld_sbpmg:sm0_174_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_174_sm1                                                                           ;
;             |sld_sbpmg:sm0_175_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_175_sm1                                                                           ;
;             |sld_sbpmg:sm0_176_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_176_sm1                                                                           ;
;             |sld_sbpmg:sm0_177_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_177_sm1                                                                           ;
;             |sld_sbpmg:sm0_178_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_178_sm1                                                                           ;
;             |sld_sbpmg:sm0_179_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_179_sm1                                                                           ;
;             |sld_sbpmg:sm0_17_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_17_sm1                                                                            ;
;             |sld_sbpmg:sm0_180_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_180_sm1                                                                           ;
;             |sld_sbpmg:sm0_181_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_181_sm1                                                                           ;
;             |sld_sbpmg:sm0_182_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_182_sm1                                                                           ;
;             |sld_sbpmg:sm0_183_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_183_sm1                                                                           ;
;             |sld_sbpmg:sm0_184_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_184_sm1                                                                           ;
;             |sld_sbpmg:sm0_185_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_185_sm1                                                                           ;
;             |sld_sbpmg:sm0_186_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_186_sm1                                                                           ;
;             |sld_sbpmg:sm0_187_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_187_sm1                                                                           ;
;             |sld_sbpmg:sm0_188_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_188_sm1                                                                           ;
;             |sld_sbpmg:sm0_189_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_189_sm1                                                                           ;
;             |sld_sbpmg:sm0_18_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_18_sm1                                                                            ;
;             |sld_sbpmg:sm0_190_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_190_sm1                                                                           ;
;             |sld_sbpmg:sm0_191_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_191_sm1                                                                           ;
;             |sld_sbpmg:sm0_192_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_192_sm1                                                                           ;
;             |sld_sbpmg:sm0_193_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_193_sm1                                                                           ;
;             |sld_sbpmg:sm0_194_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_194_sm1                                                                           ;
;             |sld_sbpmg:sm0_195_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_195_sm1                                                                           ;
;             |sld_sbpmg:sm0_196_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_196_sm1                                                                           ;
;             |sld_sbpmg:sm0_197_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_197_sm1                                                                           ;
;             |sld_sbpmg:sm0_198_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_198_sm1                                                                           ;
;             |sld_sbpmg:sm0_199_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_199_sm1                                                                           ;
;             |sld_sbpmg:sm0_19_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_19_sm1                                                                            ;
;             |sld_sbpmg:sm0_1_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_1_sm1                                                                             ;
;             |sld_sbpmg:sm0_200_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_200_sm1                                                                           ;
;             |sld_sbpmg:sm0_201_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_201_sm1                                                                           ;
;             |sld_sbpmg:sm0_202_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_202_sm1                                                                           ;
;             |sld_sbpmg:sm0_203_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_203_sm1                                                                           ;
;             |sld_sbpmg:sm0_204_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_204_sm1                                                                           ;
;             |sld_sbpmg:sm0_205_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_205_sm1                                                                           ;
;             |sld_sbpmg:sm0_206_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_206_sm1                                                                           ;
;             |sld_sbpmg:sm0_207_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_207_sm1                                                                           ;
;             |sld_sbpmg:sm0_208_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_208_sm1                                                                           ;
;             |sld_sbpmg:sm0_209_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_209_sm1                                                                           ;
;             |sld_sbpmg:sm0_20_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_20_sm1                                                                            ;
;             |sld_sbpmg:sm0_210_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_210_sm1                                                                           ;
;             |sld_sbpmg:sm0_211_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_211_sm1                                                                           ;
;             |sld_sbpmg:sm0_212_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_212_sm1                                                                           ;
;             |sld_sbpmg:sm0_213_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_213_sm1                                                                           ;
;             |sld_sbpmg:sm0_214_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_214_sm1                                                                           ;
;             |sld_sbpmg:sm0_215_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_215_sm1                                                                           ;
;             |sld_sbpmg:sm0_216_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_216_sm1                                                                           ;
;             |sld_sbpmg:sm0_217_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_217_sm1                                                                           ;
;             |sld_sbpmg:sm0_218_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_218_sm1                                                                           ;
;             |sld_sbpmg:sm0_219_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_219_sm1                                                                           ;
;             |sld_sbpmg:sm0_21_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_21_sm1                                                                            ;
;             |sld_sbpmg:sm0_220_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_220_sm1                                                                           ;
;             |sld_sbpmg:sm0_221_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_221_sm1                                                                           ;
;             |sld_sbpmg:sm0_222_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_222_sm1                                                                           ;
;             |sld_sbpmg:sm0_223_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_223_sm1                                                                           ;
;             |sld_sbpmg:sm0_224_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_224_sm1                                                                           ;
;             |sld_sbpmg:sm0_225_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_225_sm1                                                                           ;
;             |sld_sbpmg:sm0_226_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_226_sm1                                                                           ;
;             |sld_sbpmg:sm0_227_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_227_sm1                                                                           ;
;             |sld_sbpmg:sm0_228_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_228_sm1                                                                           ;
;             |sld_sbpmg:sm0_229_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_229_sm1                                                                           ;
;             |sld_sbpmg:sm0_22_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_22_sm1                                                                            ;
;             |sld_sbpmg:sm0_230_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_230_sm1                                                                           ;
;             |sld_sbpmg:sm0_231_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_231_sm1                                                                           ;
;             |sld_sbpmg:sm0_232_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_232_sm1                                                                           ;
;             |sld_sbpmg:sm0_233_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_233_sm1                                                                           ;
;             |sld_sbpmg:sm0_234_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_234_sm1                                                                           ;
;             |sld_sbpmg:sm0_235_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_235_sm1                                                                           ;
;             |sld_sbpmg:sm0_236_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_236_sm1                                                                           ;
;             |sld_sbpmg:sm0_237_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_237_sm1                                                                           ;
;             |sld_sbpmg:sm0_238_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_238_sm1                                                                           ;
;             |sld_sbpmg:sm0_239_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_239_sm1                                                                           ;
;             |sld_sbpmg:sm0_23_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_23_sm1                                                                            ;
;             |sld_sbpmg:sm0_240_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_240_sm1                                                                           ;
;             |sld_sbpmg:sm0_241_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_241_sm1                                                                           ;
;             |sld_sbpmg:sm0_242_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_242_sm1                                                                           ;
;             |sld_sbpmg:sm0_243_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_243_sm1                                                                           ;
;             |sld_sbpmg:sm0_244_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_244_sm1                                                                           ;
;             |sld_sbpmg:sm0_245_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_245_sm1                                                                           ;
;             |sld_sbpmg:sm0_246_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_246_sm1                                                                           ;
;             |sld_sbpmg:sm0_247_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_247_sm1                                                                           ;
;             |sld_sbpmg:sm0_248_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_248_sm1                                                                           ;
;             |sld_sbpmg:sm0_249_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_249_sm1                                                                           ;
;             |sld_sbpmg:sm0_24_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_24_sm1                                                                            ;
;             |sld_sbpmg:sm0_250_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_250_sm1                                                                           ;
;             |sld_sbpmg:sm0_251_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_251_sm1                                                                           ;
;             |sld_sbpmg:sm0_252_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_252_sm1                                                                           ;
;             |sld_sbpmg:sm0_253_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_253_sm1                                                                           ;
;             |sld_sbpmg:sm0_254_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_254_sm1                                                                           ;
;             |sld_sbpmg:sm0_255_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_255_sm1                                                                           ;
;             |sld_sbpmg:sm0_256_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_256_sm1                                                                           ;
;             |sld_sbpmg:sm0_257_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_257_sm1                                                                           ;
;             |sld_sbpmg:sm0_258_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_258_sm1                                                                           ;
;             |sld_sbpmg:sm0_259_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_259_sm1                                                                           ;
;             |sld_sbpmg:sm0_25_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_25_sm1                                                                            ;
;             |sld_sbpmg:sm0_260_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_260_sm1                                                                           ;
;             |sld_sbpmg:sm0_261_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_261_sm1                                                                           ;
;             |sld_sbpmg:sm0_262_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_262_sm1                                                                           ;
;             |sld_sbpmg:sm0_263_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_263_sm1                                                                           ;
;             |sld_sbpmg:sm0_264_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_264_sm1                                                                           ;
;             |sld_sbpmg:sm0_265_sm1|                                                     ; 1 (1)       ; 1         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_265_sm1                                                                           ;
;             |sld_sbpmg:sm0_266_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_266_sm1                                                                           ;
;             |sld_sbpmg:sm0_267_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_267_sm1                                                                           ;
;             |sld_sbpmg:sm0_268_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_268_sm1                                                                           ;
;             |sld_sbpmg:sm0_269_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_269_sm1                                                                           ;
;             |sld_sbpmg:sm0_26_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_26_sm1                                                                            ;
;             |sld_sbpmg:sm0_270_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_270_sm1                                                                           ;
;             |sld_sbpmg:sm0_271_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_271_sm1                                                                           ;
;             |sld_sbpmg:sm0_272_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_272_sm1                                                                           ;
;             |sld_sbpmg:sm0_273_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_273_sm1                                                                           ;
;             |sld_sbpmg:sm0_274_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_274_sm1                                                                           ;
;             |sld_sbpmg:sm0_275_sm1|                                                     ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_275_sm1                                                                           ;
;             |sld_sbpmg:sm0_27_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_27_sm1                                                                            ;
;             |sld_sbpmg:sm0_28_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_28_sm1                                                                            ;
;             |sld_sbpmg:sm0_29_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_29_sm1                                                                            ;
;             |sld_sbpmg:sm0_2_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_2_sm1                                                                             ;
;             |sld_sbpmg:sm0_30_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_30_sm1                                                                            ;
;             |sld_sbpmg:sm0_31_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_31_sm1                                                                            ;
;             |sld_sbpmg:sm0_32_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_32_sm1                                                                            ;
;             |sld_sbpmg:sm0_33_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_33_sm1                                                                            ;
;             |sld_sbpmg:sm0_34_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_34_sm1                                                                            ;
;             |sld_sbpmg:sm0_35_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_35_sm1                                                                            ;
;             |sld_sbpmg:sm0_36_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_36_sm1                                                                            ;
;             |sld_sbpmg:sm0_37_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_37_sm1                                                                            ;
;             |sld_sbpmg:sm0_38_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_38_sm1                                                                            ;
;             |sld_sbpmg:sm0_39_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_39_sm1                                                                            ;
;             |sld_sbpmg:sm0_3_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_3_sm1                                                                             ;
;             |sld_sbpmg:sm0_40_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_40_sm1                                                                            ;
;             |sld_sbpmg:sm0_41_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_41_sm1                                                                            ;
;             |sld_sbpmg:sm0_42_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_42_sm1                                                                            ;
;             |sld_sbpmg:sm0_43_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_43_sm1                                                                            ;
;             |sld_sbpmg:sm0_44_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_44_sm1                                                                            ;
;             |sld_sbpmg:sm0_45_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_45_sm1                                                                            ;
;             |sld_sbpmg:sm0_46_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_46_sm1                                                                            ;
;             |sld_sbpmg:sm0_47_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_47_sm1                                                                            ;
;             |sld_sbpmg:sm0_48_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_48_sm1                                                                            ;
;             |sld_sbpmg:sm0_49_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_49_sm1                                                                            ;
;             |sld_sbpmg:sm0_4_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_4_sm1                                                                             ;
;             |sld_sbpmg:sm0_50_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_50_sm1                                                                            ;
;             |sld_sbpmg:sm0_51_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_51_sm1                                                                            ;
;             |sld_sbpmg:sm0_52_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_52_sm1                                                                            ;
;             |sld_sbpmg:sm0_53_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_53_sm1                                                                            ;
;             |sld_sbpmg:sm0_54_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_54_sm1                                                                            ;
;             |sld_sbpmg:sm0_55_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_55_sm1                                                                            ;
;             |sld_sbpmg:sm0_56_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_56_sm1                                                                            ;
;             |sld_sbpmg:sm0_57_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_57_sm1                                                                            ;
;             |sld_sbpmg:sm0_58_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_58_sm1                                                                            ;
;             |sld_sbpmg:sm0_59_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_59_sm1                                                                            ;
;             |sld_sbpmg:sm0_5_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_5_sm1                                                                             ;
;             |sld_sbpmg:sm0_60_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_60_sm1                                                                            ;
;             |sld_sbpmg:sm0_61_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_61_sm1                                                                            ;
;             |sld_sbpmg:sm0_62_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_62_sm1                                                                            ;
;             |sld_sbpmg:sm0_63_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_63_sm1                                                                            ;
;             |sld_sbpmg:sm0_64_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_64_sm1                                                                            ;
;             |sld_sbpmg:sm0_65_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_65_sm1                                                                            ;
;             |sld_sbpmg:sm0_66_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_66_sm1                                                                            ;
;             |sld_sbpmg:sm0_67_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_67_sm1                                                                            ;
;             |sld_sbpmg:sm0_68_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_68_sm1                                                                            ;
;             |sld_sbpmg:sm0_69_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_69_sm1                                                                            ;
;             |sld_sbpmg:sm0_6_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_6_sm1                                                                             ;
;             |sld_sbpmg:sm0_70_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_70_sm1                                                                            ;
;             |sld_sbpmg:sm0_71_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_71_sm1                                                                            ;
;             |sld_sbpmg:sm0_72_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_72_sm1                                                                            ;
;             |sld_sbpmg:sm0_73_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_73_sm1                                                                            ;
;             |sld_sbpmg:sm0_74_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_74_sm1                                                                            ;
;             |sld_sbpmg:sm0_75_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_75_sm1                                                                            ;
;             |sld_sbpmg:sm0_76_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_76_sm1                                                                            ;
;             |sld_sbpmg:sm0_77_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_77_sm1                                                                            ;
;             |sld_sbpmg:sm0_78_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_78_sm1                                                                            ;
;             |sld_sbpmg:sm0_79_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_79_sm1                                                                            ;
;             |sld_sbpmg:sm0_7_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_7_sm1                                                                             ;
;             |sld_sbpmg:sm0_80_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_80_sm1                                                                            ;
;             |sld_sbpmg:sm0_81_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_81_sm1                                                                            ;
;             |sld_sbpmg:sm0_82_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_82_sm1                                                                            ;
;             |sld_sbpmg:sm0_83_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_83_sm1                                                                            ;
;             |sld_sbpmg:sm0_84_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_84_sm1                                                                            ;
;             |sld_sbpmg:sm0_85_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_85_sm1                                                                            ;
;             |sld_sbpmg:sm0_86_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_86_sm1                                                                            ;
;             |sld_sbpmg:sm0_87_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_87_sm1                                                                            ;
;             |sld_sbpmg:sm0_88_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_88_sm1                                                                            ;
;             |sld_sbpmg:sm0_89_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_89_sm1                                                                            ;
;             |sld_sbpmg:sm0_8_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_8_sm1                                                                             ;
;             |sld_sbpmg:sm0_90_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_90_sm1                                                                            ;
;             |sld_sbpmg:sm0_91_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_91_sm1                                                                            ;
;             |sld_sbpmg:sm0_92_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_92_sm1                                                                            ;
;             |sld_sbpmg:sm0_93_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_93_sm1                                                                            ;
;             |sld_sbpmg:sm0_94_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_94_sm1                                                                            ;
;             |sld_sbpmg:sm0_95_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_95_sm1                                                                            ;
;             |sld_sbpmg:sm0_96_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_96_sm1                                                                            ;
;             |sld_sbpmg:sm0_97_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_97_sm1                                                                            ;
;             |sld_sbpmg:sm0_98_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_98_sm1                                                                            ;
;             |sld_sbpmg:sm0_99_sm1|                                                      ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_99_sm1                                                                            ;
;             |sld_sbpmg:sm0_9_sm1|                                                       ; 2 (2)       ; 2         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_mbpmg:trigger_modules_gen_0_trigger_match|sld_sbpmg:sm0_9_sm1                                                                             ;
;       |sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst| ; 317 (6)     ; 310       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 310 (0)          ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst                                                                                           ;
;          |lpm_counter:adv_point_3_and_more_advance_pointer_counter|                     ; 10 (0)      ; 9         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter                                  ;
;             |alt_counter_stratix:wysi_counter|                                          ; 10 (10)     ; 9         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_counter_stratix:wysi_counter ;
;          |lpm_counter:read_pointer_counter|                                             ; 8 (0)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                          ;
;             |alt_counter_stratix:wysi_counter|                                          ; 8 (8)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter                         ;
;          |lpm_shiftreg:info_data_shift_out|                                             ; 17 (17)     ; 17        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                          ;
;          |lpm_shiftreg:ram_data_shift_out|                                              ; 276 (276)   ; 276       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 276 (276)        ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                           ;
;       |sld_rom_sr:crc_rom_sr|                                                           ; 15 (11)     ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (4)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr                                                                                                                                                     ;
;          |lpm_counter:word_counter_rtl_680|                                             ; 4 (0)       ; 4         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|lpm_counter:word_counter_rtl_680                                                                                                                    ;
;             |alt_counter_stratix:wysi_counter|                                          ; 4 (4)       ; 4         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |tx_reply_wrapper|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|lpm_counter:word_counter_rtl_680|alt_counter_stratix:wysi_counter                                                                                   ;
;    |tx_reply:DUT|                                                                       ; 1538 (0)    ; 1168      ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 370 (0)      ; 195 (0)           ; 973 (0)          ; |tx_reply_wrapper|tx_reply:DUT                                                                                                                                                                                             ;
;       |fibre_tx:I0|                                                                     ; 1364 (0)    ; 1046      ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 318 (0)      ; 177 (0)           ; 869 (0)          ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:I0                                                                                                                                                                                 ;
;          |fibre_tx_fifo:I0|                                                             ; 1364 (0)    ; 1046      ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 318 (0)      ; 177 (0)           ; 869 (0)          ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0                                                                                                                                                                ;
;             |async_fifo:I0|                                                             ; 1364 (1350) ; 1046      ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 318 (318)    ; 177 (177)         ; 869 (855)        ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0                                                                                                                                                  ;
;                |lpm_counter:read_addr_rtl_235|                                          ; 7 (0)       ; 7         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:read_addr_rtl_235                                                                                                                    ;
;                   |alt_counter_stratix:wysi_counter|                                    ; 7 (7)       ; 7         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:read_addr_rtl_235|alt_counter_stratix:wysi_counter                                                                                   ;
;                |lpm_counter:write_addr_rtl_236|                                         ; 7 (0)       ; 7         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:write_addr_rtl_236                                                                                                                   ;
;                   |alt_counter_stratix:wysi_counter|                                    ; 7 (7)       ; 7         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |tx_reply_wrapper|tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:write_addr_rtl_236|alt_counter_stratix:wysi_counter                                                                                  ;
;       |reply_translator:I1|                                                             ; 174 (174)   ; 122       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (52)      ; 18 (18)           ; 104 (104)        ; |tx_reply_wrapper|tx_reply:DUT|reply_translator:I1                                                                                                                                                                         ;
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Delay Chain Summary                                                                                                                                                                                                                                             ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; ant16_trig_o ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; clk_i        ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; ft_clkw_i    ; Input    ; ON            ; ON            ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; nFena_o      ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; read1_i      ; Input    ; ON            ; ON            ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; read2_i      ; Input    ; ON            ; ON            ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; rst_i        ; Input    ; ON            ; ON            ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; stim1_i      ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; stim2_i      ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tsc_nTd_o    ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[0] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[1] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[2] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[3] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[4] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[5] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[6] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; tx_data_o[7] ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Control Signals                                                                                                                                                                                                                                                                                                      ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                                                                                                     ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; altera_internal_jtag~CLKDRUSER                                                                                                                                                                                           ; ELA_X0_Y15_N0 ; 1180    ; Clock        ; yes    ; Global clock         ; GCLK3            ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                             ; ELA_X0_Y15_N0 ; 64      ; Clock        ; yes    ; Global clock         ; GCLK2            ;
; altera_internal_jtag~UPDATEUSER                                                                                                                                                                                          ; ELA_X0_Y15_N0 ; 6       ; Clock        ; yes    ; Global clock         ; GCLK0            ;
; clk_i                                                                                                                                                                                                                    ; K17           ; 1005    ; Clock        ; yes    ; Global clock         ; GCLK14           ;
; i~2                                                                                                                                                                                                                      ; LC_X22_Y4_N8  ; 15      ; Clock        ; yes    ; Global clock         ; GCLK5            ;
; rst_i                                                                                                                                                                                                                    ; L4            ; 1177    ; Async. clear ; yes    ; Global clock         ; GCLK10           ;
; sld_hub:SLD_HUB_INST|BROADCAST_ENA~10                                                                                                                                                                                    ; LC_X7_Y13_N6  ; 1       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|IRF_ENABLE[1]~10                                                                                                                                                                                    ; LC_X7_Y13_N2  ; 3       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|IRF_ENA_ENABLE~14                                                                                                                                                                                   ; LC_X7_Y12_N4  ; 2       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|IRSR_ENA                                                                                                                                                                                            ; LC_X6_Y12_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~136                                                                                                                                                                                               ; LC_X6_Y13_N2  ; 5       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~14                                                                                                                                                                                                ; LC_X7_Y13_N7  ; 1       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~15                                                                                                                                                                                                ; LC_X6_Y13_N7  ; 1       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~26                                                                                                                                                                                                ; LC_X6_Y13_N8  ; 3       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~32                                                                                                                                                                                                ; LC_X6_Y12_N5  ; 4       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~38                                                                                                                                                                                                ; LC_X7_Y12_N2  ; 1       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~41                                                                                                                                                                                                ; LC_X9_Y13_N6  ; 4       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|i~6                                                                                                                                                                                                 ; LC_X8_Y13_N3  ; 21      ; Async. clear ; yes    ; Global clock         ; GCLK11           ;
; sld_hub:SLD_HUB_INST|jtag_debug_mode_usr1                                                                                                                                                                                ; LC_X5_Y12_N0  ; 15      ; Async. clear ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                  ; LC_X2_Y13_N5  ; 18      ; Async. clear ; yes    ; Global clock         ; GCLK15           ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                 ; LC_X2_Y14_N1  ; 17      ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                 ; LC_X2_Y14_N8  ; 9       ; Clock enable ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                  ; LC_X2_Y12_N8  ; 12      ; Async. clear ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|clear_signal                                                                                                                                                                ; LC_X6_Y13_N1  ; 9       ; Async. clear ; yes    ; Global clock         ; GCLK12           ;
; sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|reduce_nor_6                                                                                                                                                                ; LC_X6_Y11_N1  ; 5       ; Sync. clear  ; no     ; --                   ; --               ;
; sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|word_counter[0]~4                                                                                                                                                           ; LC_X6_Y12_N6  ; 5       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                                                                                                                 ; LC_X7_Y13_N8  ; 1171    ; Async. clear ; yes    ; Global clock         ; GCLK9            ;
; sld_signaltap:auto_signaltap_0|run_instr_on                                                                                                                                                                              ; LC_X19_Y13_N2 ; 9       ; Async. clear ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|cout                                     ; LC_X12_Y14_N8 ; 3       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|trigger_write_addr_latch_ena~11                                                                                                        ; LC_X9_Y12_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_addr_adv_ena_int~2                                                                                                                               ; LC_X12_Y14_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_ena_int~2                                                                                                                                        ; LC_X9_Y12_N6  ; 16      ; Write enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|i~4                                                                                                                   ; LC_X13_Y14_N2 ; 276     ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|trigger_happened_ff[1]                                                                                                ; LC_X13_Y14_N5 ; 2       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|i~11                                                                                                                  ; LC_X9_Y13_N8  ; 5       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|trigger_setup_ena                                                                                                     ; LC_X13_Y13_N5 ; 845     ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1|post_trigger_count_enable~reg0                                                                                                      ; LC_X9_Y14_N4  ; 11      ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trig_mod_reset_n                                                                                                                                              ; LC_X23_Y5_N2  ; 276     ; Async. clear ; yes    ; Global clock         ; GCLK4            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                        ; LC_X9_Y13_N1  ; 8       ; Async. clear ; yes    ; Global clock         ; GCLK7            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:adv_point_3_and_more_advance_pointer_counter|alt_counter_stratix:wysi_counter|modulus_trigger ; LC_X12_Y8_N9  ; 9       ; Sync. load   ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|offload_shift_ena~4                                                                                       ; LC_X13_Y13_N0 ; 285     ; Async. clear ; yes    ; Global clock         ; GCLK6            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|reduce_nor_7                                                                                              ; LC_X12_Y9_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                        ; LC_X9_Y13_N3  ; 8       ; Async. clear ; yes    ; Global clock         ; GCLK8            ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|reduce_nor_6~11                                                                                                                                                     ; LC_X9_Y11_N0  ; 4       ; Sync. clear  ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[0]~3                                                                                                                                                   ; LC_X9_Y13_N7  ; 4       ; Clock enable ; no     ; --                   ; --               ;
; stim_current_state~10                                                                                                                                                                                                    ; LC_X5_Y10_N4  ; 4       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~0                                                                                                                                                      ; LC_X21_Y22_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~1                                                                                                                                                      ; LC_X32_Y20_N6 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~10                                                                                                                                                     ; LC_X18_Y25_N1 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~100                                                                                                                                                    ; LC_X35_Y20_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~101                                                                                                                                                    ; LC_X36_Y21_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~102                                                                                                                                                    ; LC_X35_Y20_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~103                                                                                                                                                    ; LC_X35_Y20_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~104                                                                                                                                                    ; LC_X44_Y23_N1 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~105                                                                                                                                                    ; LC_X44_Y22_N1 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~106                                                                                                                                                    ; LC_X44_Y22_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~107                                                                                                                                                    ; LC_X45_Y23_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~108                                                                                                                                                    ; LC_X39_Y9_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~109                                                                                                                                                    ; LC_X39_Y11_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~11                                                                                                                                                     ; LC_X17_Y25_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~110                                                                                                                                                    ; LC_X40_Y10_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~111                                                                                                                                                    ; LC_X40_Y11_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~112                                                                                                                                                    ; LC_X44_Y13_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~113                                                                                                                                                    ; LC_X39_Y14_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~114                                                                                                                                                    ; LC_X44_Y14_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~115                                                                                                                                                    ; LC_X41_Y12_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~116                                                                                                                                                    ; LC_X44_Y20_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~117                                                                                                                                                    ; LC_X35_Y20_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~118                                                                                                                                                    ; LC_X41_Y19_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~119                                                                                                                                                    ; LC_X45_Y21_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~12                                                                                                                                                     ; LC_X17_Y7_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~120                                                                                                                                                    ; LC_X45_Y17_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~121                                                                                                                                                    ; LC_X39_Y18_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~122                                                                                                                                                    ; LC_X44_Y18_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~123                                                                                                                                                    ; LC_X45_Y16_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~124                                                                                                                                                    ; LC_X45_Y9_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~125                                                                                                                                                    ; LC_X40_Y10_N6 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~126                                                                                                                                                    ; LC_X40_Y9_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~127                                                                                                                                                    ; LC_X44_Y8_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~13                                                                                                                                                     ; LC_X27_Y6_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~14                                                                                                                                                     ; LC_X34_Y7_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~15                                                                                                                                                     ; LC_X19_Y8_N5  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~16                                                                                                                                                     ; LC_X22_Y20_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~17                                                                                                                                                     ; LC_X32_Y20_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~18                                                                                                                                                     ; LC_X33_Y20_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~19                                                                                                                                                     ; LC_X34_Y16_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~2                                                                                                                                                      ; LC_X33_Y20_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~20                                                                                                                                                     ; LC_X30_Y5_N7  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~21                                                                                                                                                     ; LC_X24_Y20_N6 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~22                                                                                                                                                     ; LC_X33_Y13_N6 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~23                                                                                                                                                     ; LC_X22_Y5_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~24                                                                                                                                                     ; LC_X19_Y19_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~25                                                                                                                                                     ; LC_X27_Y21_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~26                                                                                                                                                     ; LC_X24_Y20_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~27                                                                                                                                                     ; LC_X23_Y21_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~28                                                                                                                                                     ; LC_X36_Y7_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~29                                                                                                                                                     ; LC_X34_Y7_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~3                                                                                                                                                      ; LC_X41_Y12_N0 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~30                                                                                                                                                     ; LC_X34_Y10_N0 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~31                                                                                                                                                     ; LC_X33_Y6_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~32                                                                                                                                                     ; LC_X39_Y17_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~33                                                                                                                                                     ; LC_X39_Y17_N1 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~34                                                                                                                                                     ; LC_X39_Y18_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~35                                                                                                                                                     ; LC_X40_Y16_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~36                                                                                                                                                     ; LC_X41_Y15_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~37                                                                                                                                                     ; LC_X36_Y15_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~38                                                                                                                                                     ; LC_X36_Y16_N1 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~39                                                                                                                                                     ; LC_X40_Y14_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~4                                                                                                                                                      ; LC_X28_Y24_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~40                                                                                                                                                     ; LC_X41_Y17_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~41                                                                                                                                                     ; LC_X36_Y18_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~42                                                                                                                                                     ; LC_X36_Y18_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~43                                                                                                                                                     ; LC_X41_Y14_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~44                                                                                                                                                     ; LC_X41_Y12_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~45                                                                                                                                                     ; LC_X39_Y12_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~46                                                                                                                                                     ; LC_X40_Y11_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~47                                                                                                                                                     ; LC_X40_Y12_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~48                                                                                                                                                     ; LC_X34_Y14_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~49                                                                                                                                                     ; LC_X33_Y14_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~5                                                                                                                                                      ; LC_X30_Y22_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~50                                                                                                                                                     ; LC_X34_Y13_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~51                                                                                                                                                     ; LC_X36_Y14_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~52                                                                                                                                                     ; LC_X36_Y15_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~53                                                                                                                                                     ; LC_X34_Y15_N6 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~54                                                                                                                                                     ; LC_X35_Y15_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~55                                                                                                                                                     ; LC_X34_Y16_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~56                                                                                                                                                     ; LC_X35_Y17_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~57                                                                                                                                                     ; LC_X35_Y18_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~58                                                                                                                                                     ; LC_X35_Y18_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~59                                                                                                                                                     ; LC_X33_Y17_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~6                                                                                                                                                      ; LC_X30_Y22_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~60                                                                                                                                                     ; LC_X36_Y12_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~61                                                                                                                                                     ; LC_X35_Y12_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~62                                                                                                                                                     ; LC_X36_Y11_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~63                                                                                                                                                     ; LC_X40_Y11_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~64                                                                                                                                                     ; LC_X41_Y22_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~65                                                                                                                                                     ; LC_X40_Y22_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~66                                                                                                                                                     ; LC_X40_Y22_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~67                                                                                                                                                     ; LC_X41_Y13_N0 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~68                                                                                                                                                     ; LC_X45_Y24_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~69                                                                                                                                                     ; LC_X36_Y23_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~7                                                                                                                                                      ; LC_X29_Y26_N1 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~70                                                                                                                                                     ; LC_X41_Y23_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~71                                                                                                                                                     ; LC_X44_Y26_N1 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~72                                                                                                                                                     ; LC_X34_Y23_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~73                                                                                                                                                     ; LC_X36_Y22_N6 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~74                                                                                                                                                     ; LC_X36_Y22_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~75                                                                                                                                                     ; LC_X35_Y22_N1 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~76                                                                                                                                                     ; LC_X41_Y8_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~77                                                                                                                                                     ; LC_X40_Y7_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~78                                                                                                                                                     ; LC_X40_Y8_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~79                                                                                                                                                     ; LC_X39_Y7_N1  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~8                                                                                                                                                      ; LC_X17_Y26_N1 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~80                                                                                                                                                     ; LC_X40_Y24_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~81                                                                                                                                                     ; LC_X40_Y23_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~82                                                                                                                                                     ; LC_X39_Y24_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~83                                                                                                                                                     ; LC_X41_Y12_N6 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~84                                                                                                                                                     ; LC_X35_Y24_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~85                                                                                                                                                     ; LC_X36_Y24_N6 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~86                                                                                                                                                     ; LC_X36_Y23_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~87                                                                                                                                                     ; LC_X36_Y25_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~88                                                                                                                                                     ; LC_X40_Y26_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~89                                                                                                                                                     ; LC_X39_Y25_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~9                                                                                                                                                      ; LC_X21_Y25_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~90                                                                                                                                                     ; LC_X35_Y25_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~91                                                                                                                                                     ; LC_X41_Y26_N1 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~92                                                                                                                                                     ; LC_X40_Y5_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~93                                                                                                                                                     ; LC_X36_Y6_N5  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~94                                                                                                                                                     ; LC_X40_Y7_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~95                                                                                                                                                     ; LC_X39_Y6_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~96                                                                                                                                                     ; LC_X40_Y19_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~97                                                                                                                                                     ; LC_X40_Y18_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~98                                                                                                                                                     ; LC_X40_Y19_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|Decoder_3~99                                                                                                                                                     ; LC_X41_Y17_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|reduce_nor_1035                                                                                                                                                  ; LC_X24_Y6_N2  ; 7       ; Sync. clear  ; no     ; --                   ; --               ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|reduce_nor_2090                                                                                                                                                  ; LC_X31_Y4_N8  ; 7       ; Sync. clear  ; no     ; --                   ; --               ;
; tx_reply:DUT|reply_translator:I1|fibre_current_state~9                                                                                                                                                                   ; LC_X5_Y13_N5  ; 23      ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|reply_translator:I1|reduce_or_1035~1                                                                                                                                                                        ; LC_X5_Y15_N0  ; 20      ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|reply_translator:I1|reduce_or_1099                                                                                                                                                                          ; LC_X6_Y16_N0  ; 19      ; Clock enable ; no     ; --                   ; --               ;
; tx_reply:DUT|reply_translator:I1|reduce_or_1793~0                                                                                                                                                                        ; LC_X1_Y17_N5  ; 1031    ; Clock        ; yes    ; Global clock         ; GCLK1            ;
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Global & Other Fast Signals                                                                                                                                                                            ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                               ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; altera_internal_jtag~CLKDRUSER                                                                                                     ; ELA_X0_Y15_N0 ; 1180    ; Global clock         ; GCLK3            ;
; altera_internal_jtag~TCKUTAP                                                                                                       ; ELA_X0_Y15_N0 ; 64      ; Global clock         ; GCLK2            ;
; altera_internal_jtag~UPDATEUSER                                                                                                    ; ELA_X0_Y15_N0 ; 6       ; Global clock         ; GCLK0            ;
; clk_i                                                                                                                              ; K17           ; 1005    ; Global clock         ; GCLK14           ;
; i~2                                                                                                                                ; LC_X22_Y4_N8  ; 15      ; Global clock         ; GCLK5            ;
; rst_i                                                                                                                              ; L4            ; 1177    ; Global clock         ; GCLK10           ;
; sld_hub:SLD_HUB_INST|i~6                                                                                                           ; LC_X8_Y13_N3  ; 21      ; Global clock         ; GCLK11           ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[0]                                                            ; LC_X2_Y13_N5  ; 18      ; Global clock         ; GCLK15           ;
; sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|clear_signal                                                                          ; LC_X6_Y13_N1  ; 9       ; Global clock         ; GCLK12           ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                           ; LC_X7_Y13_N8  ; 1171    ; Global clock         ; GCLK9            ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trig_mod_reset_n                                                        ; LC_X23_Y5_N2  ; 276     ; Global clock         ; GCLK4            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|acq_buf_read_reset  ; LC_X9_Y13_N1  ; 8       ; Global clock         ; GCLK7            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|offload_shift_ena~4 ; LC_X13_Y13_N0 ; 285     ; Global clock         ; GCLK6            ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal                                                                  ; LC_X9_Y13_N3  ; 8       ; Global clock         ; GCLK8            ;
; tx_reply:DUT|reply_translator:I1|reduce_or_1793~0                                                                                  ; LC_X1_Y17_N5  ; 1031    ; Global clock         ; GCLK1            ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Non-Global High Fan-Out Signals                                                                                                                                                                            ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                                                                             ; Fan-Out ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|trigger_setup_ena                                                                             ; 845     ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:read_addr_rtl_235|alt_counter_stratix:wysi_counter|counter_cell[0]                                                           ; 389     ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:read_addr_rtl_235|alt_counter_stratix:wysi_counter|counter_cell[1]                                                           ; 389     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|reduce_nor_12                                                                     ; 277     ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|i~4                                                                                           ; 276     ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[275]                                                                                                                                           ; 133     ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:write_addr_rtl_236|alt_counter_stratix:wysi_counter|counter_cell[4]                                                          ; 133     ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:write_addr_rtl_236|alt_counter_stratix:wysi_counter|counter_cell[5]                                                          ; 133     ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:write_addr_rtl_236|alt_counter_stratix:wysi_counter|counter_cell[6]                                                          ; 131     ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[268]                                                                                                                                           ; 130     ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[269]                                                                                                                                           ; 130     ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[270]                                                                                                                                           ; 130     ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[271]                                                                                                                                           ; 130     ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[272]                                                                                                                                           ; 130     ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[273]                                                                                                                                           ; 130     ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[274]                                                                                                                                           ; 130     ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:read_addr_rtl_235|alt_counter_stratix:wysi_counter|counter_cell[3]                                                           ; 102     ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:read_addr_rtl_235|alt_counter_stratix:wysi_counter|counter_cell[2]                                                           ; 101     ;
; altera_internal_jtag                                                                                                                                                                             ; 53      ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:read_addr_rtl_235|alt_counter_stratix:wysi_counter|counter_cell[4]                                                           ; 29      ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:read_addr_rtl_235|alt_counter_stratix:wysi_counter|counter_cell[5]                                                           ; 29      ;
; sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                          ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[4]  ; 24      ;
; tx_reply:DUT|reply_translator:I1|fibre_current_state~9                                                                                                                                           ; 23      ;
; tx_reply:DUT|reply_translator:I1|fibre_current_state~61                                                                                                                                          ; 23      ;
; tx_reply:DUT|reply_translator:I1|fibre_current_state~8                                                                                                                                           ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[0]  ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[1]  ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[2]  ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[3]  ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[5]  ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[6]  ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:write_address_non_zero_gen_write_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[7]  ; 22      ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:write_addr_rtl_236|alt_counter_stratix:wysi_counter|counter_cell[3]                                                          ; 22      ;
; tx_reply:DUT|reply_translator:I1|reduce_or_1035~232                                                                                                                                              ; 21      ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:write_addr_rtl_236|alt_counter_stratix:wysi_counter|counter_cell[0]                                                          ; 21      ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:write_addr_rtl_236|alt_counter_stratix:wysi_counter|counter_cell[1]                                                          ; 21      ;
; tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:write_addr_rtl_236|alt_counter_stratix:wysi_counter|counter_cell[2]                                                          ; 21      ;
; tx_reply:DUT|reply_translator:I1|reduce_or_1035~1                                                                                                                                                ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[4] ; 20      ;
; tx_reply:DUT|reply_translator:I1|reduce_or_1099                                                                                                                                                  ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[0] ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[1] ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[2] ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[3] ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[5] ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[6] ; 19      ;
; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|ram_block[0][157]                                                                                                  ; 18      ;
; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|ram_block[0][179]                                                                                                  ; 18      ;
; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|ram_block[0][180]                                                                                                  ; 18      ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                   ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                     ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; sld_signaltap:auto_signaltap_0|altsyncram:stp_non_zero_ram_gen_stp_buffer_ram|ALTSYNCRAM INSTANTIATION ; AUTO ; Simple Dual Port ; 256          ; 276          ; 256          ; 276          ; 70656 ; 70656               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y17, M4K_X15_Y19, M4K_X15_Y18, M4K_X15_Y22, M4K_X15_Y11, M4K_X15_Y12, M4K_X15_Y13, M4K_X15_Y14, M4K_X15_Y16, M4K_X15_Y9, M4K_X15_Y23, M4K_X15_Y21, M4K_X15_Y20, M4K_X15_Y10, M4K_X15_Y15, M4K_X15_Y8 ;
----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


---------------------------------------------------------
; Interconnect Usage Summary                            ;
---------------------------------------------------------
; Interconnect Resource Type  ; Usage                   ;
---------------------------------------------------------
; C16 interconnects           ; 206 / 2,286 ( 9 % )     ;
; C4 interconnects            ; 2,461 / 31,320 ( 7 % )  ;
; C8 interconnects            ; 899 / 7,272 ( 12 % )    ;
; DIFFIOCLKs                  ; 0 / 16 ( 0 % )          ;
; DQS bus muxes               ; 0 / 56 ( 0 % )          ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )           ;
; DQS-8 I/O buses             ; 0 / 16 ( 0 % )          ;
; Direct links                ; 732 / 44,740 ( 1 % )    ;
; Fast regional clocks        ; 0 / 8 ( 0 % )           ;
; Global clocks               ; 15 / 16 ( 93 % )        ;
; I/O buses                   ; 4 / 208 ( 1 % )         ;
; LUT chains                  ; 301 / 9,513 ( 3 % )     ;
; Local routing interconnects ; 1,841 / 10,570 ( 17 % ) ;
; R24 interconnects           ; 176 / 2,280 ( 7 % )     ;
; R4 interconnects            ; 2,288 / 62,520 ( 3 % )  ;
; R8 interconnects            ; 908 / 10,410 ( 8 % )    ;
; Regional clocks             ; 0 / 16 ( 0 % )          ;
---------------------------------------------------------


------------------------------------------------------------------------------
; LAB Logic Elements                                                         ;
------------------------------------------------------------------------------
; Number of Logic Elements  (Average = 6.41) ; Number of LABs  (Total = 599) ;
------------------------------------------------------------------------------
; 1                                          ; 29                            ;
; 2                                          ; 39                            ;
; 3                                          ; 63                            ;
; 4                                          ; 43                            ;
; 5                                          ; 71                            ;
; 6                                          ; 53                            ;
; 7                                          ; 39                            ;
; 8                                          ; 54                            ;
; 9                                          ; 85                            ;
; 10                                         ; 123                           ;
------------------------------------------------------------------------------


----------------------------------------------------------------------
; LAB-wide Signals                                                   ;
----------------------------------------------------------------------
; LAB-wide Signals  (Average = 2.72) ; Number of LABs  (Total = 599) ;
----------------------------------------------------------------------
; 1 Async. clear                     ; 512                           ;
; 1 Clock                            ; 404                           ;
; 1 Clock enable                     ; 350                           ;
; 1 Sync. clear                      ; 1                             ;
; 2 Async. clears                    ; 55                            ;
; 2 Clock enables                    ; 123                           ;
; 2 Clocks                           ; 183                           ;
----------------------------------------------------------------------


-------------------------------------------------------------------------------
; LAB Signals Sourced                                                         ;
-------------------------------------------------------------------------------
; Number of Signals Sourced  (Average = 7.69) ; Number of LABs  (Total = 599) ;
-------------------------------------------------------------------------------
; 0                                           ; 0                             ;
; 1                                           ; 25                            ;
; 2                                           ; 29                            ;
; 3                                           ; 26                            ;
; 4                                           ; 23                            ;
; 5                                           ; 64                            ;
; 6                                           ; 47                            ;
; 7                                           ; 75                            ;
; 8                                           ; 53                            ;
; 9                                           ; 74                            ;
; 10                                          ; 96                            ;
; 11                                          ; 14                            ;
; 12                                          ; 13                            ;
; 13                                          ; 23                            ;
; 14                                          ; 15                            ;
; 15                                          ; 12                            ;
; 16                                          ; 5                             ;
; 17                                          ; 0                             ;
; 18                                          ; 1                             ;
; 19                                          ; 0                             ;
; 20                                          ; 4                             ;
-------------------------------------------------------------------------------


-----------------------------------------------------------------------------------
; LAB Signals Sourced Out                                                         ;
-----------------------------------------------------------------------------------
; Number of Signals Sourced Out  (Average = 4.85) ; Number of LABs  (Total = 599) ;
-----------------------------------------------------------------------------------
; 0                                               ; 0                             ;
; 1                                               ; 56                            ;
; 2                                               ; 84                            ;
; 3                                               ; 75                            ;
; 4                                               ; 109                           ;
; 5                                               ; 62                            ;
; 6                                               ; 48                            ;
; 7                                               ; 30                            ;
; 8                                               ; 68                            ;
; 9                                               ; 37                            ;
; 10                                              ; 17                            ;
; 11                                              ; 7                             ;
; 12                                              ; 1                             ;
; 13                                              ; 0                             ;
; 14                                              ; 1                             ;
; 15                                              ; 4                             ;
-----------------------------------------------------------------------------------


--------------------------------------------------------------------------------
; LAB Distinct Inputs                                                          ;
--------------------------------------------------------------------------------
; Number of Distinct Inputs  (Average = 11.67) ; Number of LABs  (Total = 599) ;
--------------------------------------------------------------------------------
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 4                             ;
; 4                                            ; 51                            ;
; 5                                            ; 8                             ;
; 6                                            ; 69                            ;
; 7                                            ; 65                            ;
; 8                                            ; 20                            ;
; 9                                            ; 40                            ;
; 10                                           ; 36                            ;
; 11                                           ; 29                            ;
; 12                                           ; 25                            ;
; 13                                           ; 19                            ;
; 14                                           ; 39                            ;
; 15                                           ; 32                            ;
; 16                                           ; 16                            ;
; 17                                           ; 35                            ;
; 18                                           ; 16                            ;
; 19                                           ; 21                            ;
; 20                                           ; 14                            ;
; 21                                           ; 21                            ;
; 22                                           ; 11                            ;
; 23                                           ; 16                            ;
; 24                                           ; 8                             ;
; 25                                           ; 0                             ;
; 26                                           ; 1                             ;
--------------------------------------------------------------------------------


--------------------
; Fitter Messages  ;
--------------------
Info: *******************************************************************
Info: Running Quartus II Fitter
  Info: Version 3.0 Build 199 06/26/2003 SJ Full Version
  Info: Processing started: Thu Oct 07 16:04:46 2004
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off tx_reply_wrapper -c tx_reply_wrapper
Info: Selected device EP1S10F780C6ES for design tx_reply_wrapper
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may compatible with other devices. 
  Info: Device EP1S10F780C6 is compatible
  Info: Device EP1S10F780I6 is compatible
  Info: Device EP1S20F780C6 is compatible
  Info: Device EP1S20F780I6 is compatible
  Info: Device EP1S25F780C6 is compatible
  Info: Device EP1S25F780I6 is compatible
  Info: Device EP1S30F780C6 is compatible
  Info: Device EP1S30F780C6_HARDCOPY_FPGA_PROTOTYPE is compatible
  Info: Device EP1S40F780C6 is compatible
  Info: Device EP1S40F780C6_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Completed User Assigned Global Signals Promotion Operation
Info: Automatically promoted signal clk_i to use Global clock in Pin K17
Info: Automatically promoted signal altera_internal_jtag~CLKDRUSER to use Global clock
Info: Automatically promoted some destinations of signal tx_reply:DUT|reply_translator:I1|reduce_or_1793~0 to use Global clock
  Info: Destination sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[267] may be non-global or may not use global clock
Info: Automatically promoted signal altera_internal_jtag~TCKUTAP to use Global clock
Info: Automatically promoted some destinations of signal i~2 to use Global clock
  Info: Destination sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[266] may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal altera_internal_jtag~UPDATEUSER to use Global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal may be non-global or may not use global clock
Info: Automatically promoted signal rst_i to use Global clock
Info: Pin rst_i drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted some destinations of signal sld_signaltap:auto_signaltap_0|reset_all to use Global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|acq_buf_read_reset may be non-global or may not use global clock
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trig_mod_reset_n to use Global clock
Info: Automatically promoted signal sld_hub:SLD_HUB_INST|i~6 to use Global clock
Info: Automatically promoted some destinations of signal sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|state[0] to use Global clock
  Info: Destination sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|reduce_nor_30~36 may be non-global or may not use global clock
  Info: Destination sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|reduce_nor_34 may be non-global or may not use global clock
  Info: Destination sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|reduce_nor_22~73 may be non-global or may not use global clock
  Info: Destination sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|reduce_nor_20 may be non-global or may not use global clock
  Info: Destination sld_hub:SLD_HUB_INST|sld_jtag_state_machine:jtag_state_machine|reduce_nor_32~23 may be non-global or may not use global clock
Info: Automatically promoted signal sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|clear_signal to use Global clock
Info: Automatically promoted some destinations of signal sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|offload_shift_ena~4 to use Global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[1] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[2] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[5] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[6] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[7] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[8] may be non-global or may not use global clock
  Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[9] may be non-global or may not use global clock
  Info: Limited to 10 non-global destinations
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:stp_non_zero_depth_offload_gen_stp_offload_buff_mgr_inst|acq_buf_read_reset to use Global clock
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal to use Global clock
Info: Completed Auto Global Promotion Operation
Info: No timing requirements specified -- optimizing all clocks equally to maximize operation frequency
Info: Packing registers due to location constraints
Info: Finished packing registers due to location constraints
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start DSP Scan-chain Inferencing
Info: Completed DSP scan-chain inferencing
Info: Moving registers into I/Os, LUTs, DSP and RAM blocks to improve timing and density
Info: Finished moving registers into I/Os, LUTs, DSP and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that use the same VCCIO and VREF
  Info: There are 1 I/O pins (VREF = unused, VCCIO = 3.30, 1 input, 0 output, 0 bidirectional)
    Info: Used I/O standards LVTTL.
Info: I/O banks and pin(s) statistics before I/O pin placement
  Info: Statistics of I/O banks
    Info: I/O bank 1: VREF = unused, VCCIO = unused, used pin 0, available pins 48.
    Info: I/O bank 2: VREF = unused, VCCIO = unused, used pin 0, available pins 48.
    Info: I/O bank 3: VREF = unused, VCCIO = unused, used pin 1, available pins 51.
    Info: I/O bank 4: VREF = unused, VCCIO = unused, used pin 6, available pins 54.
    Info: I/O bank 5: VREF = unused, VCCIO = 3.30, used pin 5, available pins 43.
    Info: I/O bank 6: VREF = unused, VCCIO = unused, used pin 0, available pins 48.
    Info: I/O bank 7: VREF = unused, VCCIO = unused, used pin 1, available pins 54.
    Info: I/O bank 8: VREF = unused, VCCIO = 3.30, used pin 11, available pins 41.
    Info: I/O bank 9: VREF = unused, VCCIO = unused, used pin 0, available pins 6.
    Info: I/O bank 10: VREF = unused, VCCIO = unused, used pin 0, available pins 4.
    Info: I/O bank 11: VREF = unused, VCCIO = unused, used pin 0, available pins 6.
    Info: I/O bank 12: VREF = unused, VCCIO = unused, used pin 0, available pins 4.
Info: I/O banks and pin(s) statistics after I/O pin placement
  Info: Statistics of I/O banks
    Info: I/O bank 1: VREF = unused, VCCIO = unused, used pin 0, available pins 48.
    Info: I/O bank 2: VREF = unused, VCCIO = unused, used pin 0, available pins 48.
    Info: I/O bank 3: VREF = unused, VCCIO = unused, used pin 1, available pins 51.
    Info: I/O bank 4: VREF = unused, VCCIO = unused, used pin 6, available pins 54.
    Info: I/O bank 5: VREF = unused, VCCIO = 3.30, used pin 5, available pins 43.
    Info: I/O bank 6: VREF = unused, VCCIO = unused, used pin 0, available pins 48.
    Info: I/O bank 7: VREF = unused, VCCIO = unused, used pin 1, available pins 54.
    Info: I/O bank 8: VREF = unused, VCCIO = 3.30, used pin 11, available pins 41.
    Info: I/O bank 9: VREF = unused, VCCIO = unused, used pin 0, available pins 6.
    Info: I/O bank 10: VREF = unused, VCCIO = unused, used pin 1, available pins 3.
    Info: I/O bank 11: VREF = unused, VCCIO = unused, used pin 0, available pins 6.
    Info: I/O bank 12: VREF = unused, VCCIO = unused, used pin 0, available pins 4.
Info: Completed I/O Pin Placement Operation
Warning: Following nodes are assigned to locations or regions, but do not exist in design
  Warning: Node test1_i is assigned to location or region, but does not exist in design
  Warning: Node test1_o is assigned to location or region, but does not exist in design
  Warning: Node test2_i is assigned to location or region, but does not exist in design
  Warning: Node test2_o is assigned to location or region, but does not exist in design
  Warning: Node test3_i is assigned to location or region, but does not exist in design
  Warning: Node test3_o is assigned to location or region, but does not exist in design
  Warning: Node test4_i is assigned to location or region, but does not exist in design
  Warning: Node test4_o is assigned to location or region, but does not exist in design
  Warning: Node test5_o is assigned to location or region, but does not exist in design
  Warning: Node test6_o is assigned to location or region, but does not exist in design
Info: Fitter placement was successful
Info: Estimated most critical path is register to register delay of 3.391 ns
  Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X24_Y4; REG Node = 'tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|lpm_counter:write_addr_rtl_236|alt_counter_stratix:wysi_counter|safe_q[0]'
  Info: 2: + IC(0.527 ns) + CELL(0.451 ns) = 0.978 ns; Loc. = LAB_X23_Y4; COMB Node = 'tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|add_2131~1COUT1'
  Info: 3: + IC(0.000 ns) + CELL(0.062 ns) = 1.040 ns; Loc. = LAB_X23_Y4; COMB Node = 'tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|add_2131~2COUT1'
  Info: 4: + IC(0.000 ns) + CELL(0.062 ns) = 1.102 ns; Loc. = LAB_X23_Y4; COMB Node = 'tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|add_2131~3COUT1'
  Info: 5: + IC(0.000 ns) + CELL(0.449 ns) = 1.551 ns; Loc. = LAB_X23_Y4; COMB Node = 'tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|add_2131~4'
  Info: 6: + IC(0.485 ns) + CELL(0.087 ns) = 2.123 ns; Loc. = LAB_X23_Y4; COMB Node = 'tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|reduce_nor_2140~20'
  Info: 7: + IC(0.113 ns) + CELL(0.459 ns) = 2.695 ns; Loc. = LAB_X23_Y4; COMB Node = 'tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|reduce_nor_2140'
  Info: 8: + IC(0.113 ns) + CELL(0.583 ns) = 3.391 ns; Loc. = LAB_X23_Y4; REG Node = 'sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[264]'
  Info: Total cell delay = 2.153 ns
  Info: Total interconnect delay = 1.238 ns
Info: Completed Fixed Delay Chain Operation
Info: Completed Auto Delay Chain Operation
Info: Node rst_i is using some non-global resources to route its signals to its global destinations
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[0][4] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[0][2] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[0][7] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[0][5] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[0][3] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[0][0] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[0][6] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[0][1] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[23][3] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[23][6] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[23][1] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[23][4] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[23][7] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[23][0] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[23][5] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[23][2] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|q_o[1]~reg0 is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[7][6] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[7][2] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[7][4] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[7][0] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[7][7] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[7][5] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[7][3] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[7][1] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[20][6] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[20][4] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[20][3] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[20][1] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[20][7] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[20][2] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[20][5] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[20][0] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|q_o[6]~reg0 is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[31][6] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[31][0] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[31][1] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[31][7] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[31][5] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[31][3] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[31][2] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[31][4] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[52][6] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[52][0] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|q_o[4]~reg0 is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[28][1] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[28][4] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[28][6] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[28][2] is routed using non-global resources
  Info: Port clear which is marked as global on destination tx_reply:DUT|fibre_tx:I0|fibre_tx_fifo:I0|async_fifo:I0|memory[28][0] is routed using non-global resources
  Info: There were a total of 52 global destinations which were routed using non-global resources, but only the first 50 were displayed
Info: Node sld_signaltap:auto_signaltap_0|reset_all is using some non-global resources to route its signals to its global destinations
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[823] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[824] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[825] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[92] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[93] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[91] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[96] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[95] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[94] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[832] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[830] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[834] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[829] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[831] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[801] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[799] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[800] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[839] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[836] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[835] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[840] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[838] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[837] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[80] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[81] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[79] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[813] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[815] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[811] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[816] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[812] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[814] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[785] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[789] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[783] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[784] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[790] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[788] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[787] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[782] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[786] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[110] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[111] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[109] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[142] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[139] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[140] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[141] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[54] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_setup:trigger_setup_deserialize|lpm_shiftreg:trigger_setup_deserialize|dffs[19] is routed using non-global resources
  Info: There were a total of 177 global destinations which were routed using non-global resources, but only the first 50 were displayed
Info: Node sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal is using some non-global resources to route its signals to its global destinations
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[2] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[0] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[1] is routed using non-global resources
Info: Node sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|clear_signal is using some non-global resources to route its signals to its global destinations
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|WORD_SR[3] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|WORD_SR[2] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|WORD_SR[1] is routed using non-global resources
  Info: Port clear which is marked as global on destination sld_hub:SLD_HUB_INST|sld_rom_sr:HUB_INFO_REG|WORD_SR[0] is routed using non-global resources
Info: Quartus II Fitter was successful. 0 errors, 11 warnings
  Info: Processing ended: Thu Oct 07 16:08:58 2004
  Info: Elapsed time: 00:04:12
Info: Writing report file tx_reply_wrapper.fit.rpt


