## Page table

페이지 테이블은 운영 체제가 메모리 주소의 의미를 제어하는 메커니즘입니다. 이를 통해 xv6은 서로 다른 프로세스의 주소 공간을 단일 물리적 메모리로 다중화하고 서로 다른 프로세스의 메모리를 보호할 수 있습니다.

페이지 테이블이 제공하는 간접 참조 수준은 많은 깔끔한 트릭의 소스이기도 합니다. xv6은 주로 주소 공간을 다중화하고 메모리를 보호하기 위해 페이지 테이블을 사용합니다.

또한 몇 가지 간단한 페이지 테이블 트릭을 사용합니다. 동일한 메모리(커널)를 여러 주소 공간에 매핑하고, 동일한 메모리를 한 주소 공간에 두 번 이상 매핑합니다(각 사용자 페이지는 커널의 물리적 메모리 보기에도 매핑됨). , 매핑되지 않은 페이지로 사용자 스택을 보호합니다.
이 장의 나머지 부분에서는 x86 하드웨어가 제공하는 페이지 테이블과 xv6이 이를 사용하는 방법에 대해 설명합니다.



## paging hardware 

* 이것의 정확한 개념은 뭐냐 :

다시 말해 x86 명령어(사용자 및 커널 모두)는 가상 주소를 이용합니다.  그럼 부팅 시점에 real 모드로 부팅되는데 언제 부터 가상 주소를 사용할 수 있는가.
머신의 RAM 또는 물리적 메모리는 물리적 주소로 인덱싱됩니다. x86 페이지 테이블 하드웨어에서 각 가상 주소를 물리적 주소에 매핑하는 방법으로 가상주소와 물리 주소를 연력 합니다. 

* x86 page table 하드웨어는 가상 주소를 물리 주소로 매핑한다.
* x86 page table은 논리적으로 2^20 (1,048,576) 페이지 엔트리 (PTE)를 갖는다.
* 각각의 PTE는 20비트의 물리 주소 번호 (PPN)과 약간의 flags를 가지고 있다. 

paging 하드웨어는 상위 20비트를 PTE를 찾기 위해 페이지 테이블을 indexing하는데 사용하는 방법을 이용하여 가상 주소를 변환한다.  그리고  virtual address의 20비트 부분을 PTE에 있는 PPN으로 변경한다. paging 하드웨어는 하위 변경하지 않는 12비트는 virtual address에서 physical address로 복사 한다.   따라서 page table은 OS가 virtual-to-physical 주소변환에4096(2^12) 덩어리 로 정렬된 크기로 변환 할 수 있도록 해 준다.  

아래 그림은 실제 변환이 2단계로 변환을 보여 준다.  페이지 테이블은 2단계 tree 처럼 물리적 메모리에 저장된다.  

* 트리의 root는 4096 바이트의  **page direcoty**  이다. 이것는 페이지 테이블의 페이지를 참조하기 위한  PTE 비슷한 1024개의  항목을 가지고 있다. Page table을 이용해서 20비트를 변환해야 하는데 page table (1024* 4B)  4KB (우연히 한페이로 구성되는 군) 로 구성해야 하는데... page directory가 중간에 끼어 들어서 page table을 스위칭 한다고 보면 되겠네... 개념은 page table이 우선이고 이것을 스위칭하기 위해서 10 비트로 스위칭한다.
*  **Page table**은 1024개의 32bit PTE 배열을 가지고 있다.
* page 하드웨어는 가상 주소의 상위 10비트를 이용해서 page directory entry를 선택한다. 
* 페이지 디렉토리 항목이 있으면 페이징 하드웨어는 가상 주소의 다음 10비트를 사용하여 페이지 디렉토리 항목이 참조하는 페이지 테이블 페이지에서 PTE를 선택합니다.
* 페이지 디렉토리 항목이나 PTE가 없으면 페이징 하드웨어에서 오류가 발생합니다.
* 2단계 구조의 장점:  이 2단계 구조를 사용하면 가상 주소의 넓은 범위에 매핑이 없는 일반적인 경우에 페이지 테이블이 전체 페이지 테이블 페이지를 생략할 수 있습니다. (매핑할 필요가 없는 주소 공간에 대해서는 page table을 생성하지 않아도 되기 때문에 메모리와 구성의 부담을 줄일 수있다)
* 

![image-20220131083533633](C:\code\lk\30.xv6_doc\img\image-20220131083533633.png)



PTE의 flag 정보는 페이지 하드웨어에게  flag와 관련된 virtual address 어떻 사용될 수 있는지를 알려준다. (즉 이것은 virtual address에 대한 제약 사항을 정의 한 것이다. 물리 주소의 특성을 정의 한 것이 아니다)

* PTE_P는 PTE가 존재 하는 지 여부를 나타 내고, PTE가 설정 안된 경우는 fault가 발생된다. (fault는 회복될 수 있는 수준의 exception이다. 회복이 안되는 것은 abort 가된다. )
* PTE_W는 이 페지를 참조하는 instruction에게 그 페이지에 쓰기가 허용되었는지 여부를 나타낸다. 이것이 허용되어 있지 않으면 read only만 가능하다.
* PTE_U는 user program이 사용할 수 있는지 여부를 나타낸다. 설정이 안되어 있으면 kernel만이 사용할수 있다.  
* flag와 page 하드웨어 관련된 struct들은 mmu.h에 정의 되어 있다.

```c
// A virtual address 'la' has a three-part structure as follows:
//
// +--------10------+-------10-------+---------12----------+
// | Page Directory |   Page Table   | Offset within Page  |
// |      Index     |      Index     |                     |
// +----------------+----------------+---------------------+
//  \--- PDX(va) --/ \--- PTX(va) --/

// page directory index
#define PDX(va)         (((uint)(va) >> PDXSHIFT) & 0x3FF)

// page table index
#define PTX(va)         (((uint)(va) >> PTXSHIFT) & 0x3FF)

// construct virtual address from indexes and offset
#define PGADDR(d, t, o) ((uint)((d) << PDXSHIFT | (t) << PTXSHIFT | (o)))

// Page directory and page table constants.
#define NPDENTRIES      1024    // # directory entries per page directory
#define NPTENTRIES      1024    // # PTEs per page table
#define PGSIZE          4096    // bytes mapped by a page

#define PTXSHIFT        12      // offset of PTX in a linear address
#define PDXSHIFT        22      // offset of PDX in a linear address

#define PGROUNDUP(sz)  (((sz)+PGSIZE-1) & ~(PGSIZE-1))
#define PGROUNDDOWN(a) (((a)) & ~(PGSIZE-1))

// Page table/directory entry flags.
#define PTE_P           0x001   // Present
#define PTE_W           0x002   // Writeable
#define PTE_U           0x004   // User
#define PTE_PS          0x080   // Page Size

// Address in page table or page directory entry
#define PTE_ADDR(pte)   ((uint)(pte) & ~0xFFF)
#define PTE_FLAGS(pte)  ((uint)(pte) &  0xFFF)
```



용어에 대한 몇 가지 참고 사항. 물리적 메모리는 DRAM의 저장 셀을 나타냅니다. 물리적 메모리의 바이트에는 물리적 주소라고 하는 주소가 있습니다.

* instruction 명령어는 페이징 하드웨어가 물리적 주소로 변환한 다음 스토리지를 읽거나 쓰기 위해 DRAM 하드웨어로 보내는 가상 주소만 사용합니다. (cpu가 메모리에 접근하기 위해서는 매번 이러한 가상 주소 변환을 거쳐야 하기 때문에 가상 주소 변환하는 것은 별도의 )
* 이 수준의 토론에서는 가상 메모리와 같은 것은 없고 가상 주소만 있습니다. (가상 메모리에 대해서는 아직 이야기 하지 말자.. 그냥 여기서는 가상 주소와 물리적 주소의 변환에 대해서만 )



참고

[가상 메모리 이해](https://libertegrace.tistory.com/entry/%EC%9A%B4%EC%98%81%EC%B2%B4%EC%A0%9C-%EA%B0%80%EC%83%81-%EB%A9%94%EB%AA%A8%EB%A6%AC%EC%9D%98-%EC%9D%B4%ED%95%B4)



#### MMU(Memory Management Unit)

* CPU에 코드 실행시, **가상 주소 메모리 접근이 필요할 때, 해당 주소를 물리 주소 값으로 변환**해주는 하드웨어 장치
* 즉, CPU는 가상 메모리를 다루고, 가상 메모리의 가상 주소에 접근시 MMU하드웨어를 통해 물리 주소로 변환되어 물리 메모리에 접근한다. 

![image-20220131091627890](C:\code\lk\30.xv6_doc\img\image-20220131091627890.png)



##### TLB

- **TLB(Translation Lookingside Buffer)**: 최근 물리 주소로 변환된 가상 주소 정보를 저장하여 페이지 정보를 **캐쉬**할 수 있는 하드웨어

![img](C:\code\lk\30.xv6_doc\img\img_TLB.png)

##### demand page

![img](C:\code\lk\30.xv6_doc\img\img_mmu_tlb.png)

#### Paging system

가상 메모리 시스템을 구현하는 다양한 방법 중 가장 많이 쓰이는 방법이 페이징 시스템이다.

- **paging:** 크기가 ***동일***한 page로 가상 주소 공간과 이에 매핑되는 물리 주소 공간을 관리하는 것이다. 
- **page(page frame):** 고정된 동일한 크기의 block
- **paging table:** 프로세스의 PCB에 Page Table 구조체를 가리키는 주소가 있는데 ,이 Page Table에는 **물리 메모리에 있는 page frame 번호와 해당 페이지의 첫 물리 주소 정보를 매핑한 표이이다.** 

예를 들어, 리눅스에서는 4KB로 paging을 하고, Page Table에 해당 정보를 기록/사용한다.

##### 다단계 paging system 

![img](C:\code\lk\30.xv6_doc\img\img.png)

##### paging system과 공유 메모리



![img](C:\code\lk\30.xv6_doc\img\img_pagindsystem_sharememeory.png)