TimeQuest Timing Analyzer report for VGA_contr
Tue Oct 31 15:05:12 2017
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1.33 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'PLL:inst4|clk_int'
 12. Slow 1200mV 85C Model Setup: 'fpga_clk'
 13. Slow 1200mV 85C Model Hold: 'fpga_clk'
 14. Slow 1200mV 85C Model Hold: 'PLL:inst4|clk_int'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'fpga_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'PLL:inst4|clk_int'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'PLL:inst4|clk_int'
 29. Slow 1200mV 0C Model Setup: 'fpga_clk'
 30. Slow 1200mV 0C Model Hold: 'fpga_clk'
 31. Slow 1200mV 0C Model Hold: 'PLL:inst4|clk_int'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'fpga_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'PLL:inst4|clk_int'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'PLL:inst4|clk_int'
 45. Fast 1200mV 0C Model Setup: 'fpga_clk'
 46. Fast 1200mV 0C Model Hold: 'fpga_clk'
 47. Fast 1200mV 0C Model Hold: 'PLL:inst4|clk_int'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'fpga_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'PLL:inst4|clk_int'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                        ;
+--------------------+---------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1.33 SJ Full Version ;
; Revision Name      ; VGA_contr                                                           ;
; Device Family      ; Cyclone IV E                                                        ;
; Device Name        ; EP4CE115F29C7                                                       ;
; Timing Models      ; Final                                                               ;
; Delay Model        ; Combined                                                            ;
; Rise/Fall Delays   ; Enabled                                                             ;
+--------------------+---------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; fpga_clk          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fpga_clk }          ;
; PLL:inst4|clk_int ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PLL:inst4|clk_int } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                      ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 170.74 MHz ; 170.74 MHz      ; PLL:inst4|clk_int ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; PLL:inst4|clk_int ; -4.857 ; -246.617      ;
; fpga_clk          ; -0.103 ; -0.103        ;
+-------------------+--------+---------------+


+--------------------------------------------+
; Slow 1200mV 85C Model Hold Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; fpga_clk          ; -0.012 ; -0.012        ;
; PLL:inst4|clk_int ; 0.402  ; 0.000         ;
+-------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; fpga_clk          ; -3.000 ; -4.285               ;
; PLL:inst4|clk_int ; -1.285 ; -138.780             ;
+-------------------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL:inst4|clk_int'                                                                                                                              ;
+--------+-----------------------------------------+-------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                   ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -4.857 ; pixelcounter:inst6|hcnti[3]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 6.174      ;
; -4.809 ; pixelcounter:inst6|hcnti[2]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 6.126      ;
; -4.800 ; linecounter:inst|vcnti[2]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 6.133      ;
; -4.752 ; linecounter:inst|vcnti[2]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 6.085      ;
; -4.679 ; pixelcounter:inst6|hcnti[1]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.996      ;
; -4.629 ; linecounter:inst|vcnti[2]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.343      ; 5.970      ;
; -4.605 ; pixelcounter:inst6|hcnti[4]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.922      ;
; -4.594 ; pixelcounter:inst6|hcnti[5]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.911      ;
; -4.557 ; pixelcounter:inst6|hcnti[4]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.874      ;
; -4.557 ; pixelcounter:inst6|hcnti[7]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.874      ;
; -4.536 ; pixelcounter:inst6|hcnti[7]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.853      ;
; -4.511 ; linecounter:inst|vcnti[0]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.844      ;
; -4.502 ; pixelcounter:inst6|hcnti[0]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.819      ;
; -4.495 ; pixelcounter:inst6|hcnti[3]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.812      ;
; -4.483 ; linecounter:inst|vcnti[3]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.816      ;
; -4.463 ; linecounter:inst|vcnti[0]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.796      ;
; -4.447 ; pixelcounter:inst6|hcnti[2]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.764      ;
; -4.435 ; linecounter:inst|vcnti[3]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.768      ;
; -4.432 ; pixelcounter:inst6|hcnti[9]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.749      ;
; -4.423 ; pixelcounter:inst6|hcnti[4]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.327      ; 5.748      ;
; -4.412 ; linecounter:inst|vcnti[3]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.343      ; 5.753      ;
; -4.411 ; linecounter:inst|vcnti[1]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.744      ;
; -4.396 ; pixelcounter:inst6|hcnti[1]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.713      ;
; -4.396 ; pixelcounter:inst6|hcnti[6]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.713      ;
; -4.371 ; pixelcounter:inst6|hcnti[7]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.327      ; 5.696      ;
; -4.363 ; linecounter:inst|vcnti[1]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.696      ;
; -4.360 ; pixelcounter:inst6|hcnti[6]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.677      ;
; -4.348 ; pixelcounter:inst6|hcnti[5]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.665      ;
; -4.340 ; linecounter:inst|vcnti[0]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.343      ; 5.681      ;
; -4.295 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 5.213      ;
; -4.286 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 5.204      ;
; -4.282 ; pixelcounter:inst6|hcnti[3]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.327      ; 5.607      ;
; -4.279 ; pixelcounter:inst6|hcnti[8]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.327      ; 5.604      ;
; -4.265 ; pixelcounter:inst6|hcnti[2]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.327      ; 5.590      ;
; -4.260 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 5.178      ;
; -4.252 ; Scancode_control:inst11|shiftreg[6]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 5.173      ;
; -4.251 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 5.169      ;
; -4.246 ; pixelcounter:inst6|hcnti[0]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.563      ;
; -4.240 ; linecounter:inst|vcnti[1]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.343      ; 5.581      ;
; -4.237 ; linecounter:inst|vcnti[5]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.570      ;
; -4.231 ; pixelcounter:inst6|hcnti[1]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.327      ; 5.556      ;
; -4.217 ; Scancode_control:inst11|shiftreg[6]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 5.138      ;
; -4.202 ; pixelcounter:inst6|hcnti[8]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.519      ;
; -4.195 ; pixelcounter:inst6|hcnti[6]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.327      ; 5.520      ;
; -4.189 ; linecounter:inst|vcnti[5]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.522      ;
; -4.183 ; linecounter:inst|vcnti[4]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.516      ;
; -4.183 ; pixelcounter:inst6|hcnti[5]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.327      ; 5.508      ;
; -4.168 ; Scancode_control:inst11|shiftreg[4]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 5.089      ;
; -4.143 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.083     ; 5.058      ;
; -4.140 ; Scancode_control:inst11|shiftreg[4]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 5.061      ;
; -4.135 ; linecounter:inst|vcnti[4]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.468      ;
; -4.134 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.083     ; 5.049      ;
; -4.131 ; Scancode_control:inst11|shiftreg_old[6] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 5.049      ;
; -4.129 ; Scancode_control:inst11|shiftreg_old[7] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 5.047      ;
; -4.124 ; linecounter:inst|vcnti[6]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.457      ;
; -4.121 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 5.039      ;
; -4.117 ; pixelcounter:inst6|hcnti[9]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.327      ; 5.442      ;
; -4.112 ; pixelcounter:inst6|hcnti[0]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.327      ; 5.437      ;
; -4.112 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 5.030      ;
; -4.108 ; pixelcounter:inst6|hcnti[8]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.425      ;
; -4.103 ; Scancode_control:inst11|shiftreg_old[6] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 5.021      ;
; -4.101 ; Scancode_control:inst11|shiftreg_old[7] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 5.019      ;
; -4.100 ; Scancode_control:inst11|shiftreg[6]     ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 5.018      ;
; -4.078 ; Scancode_control:inst11|shiftreg[6]     ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 4.999      ;
; -4.076 ; linecounter:inst|vcnti[6]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.409      ;
; -4.074 ; linecounter:inst|vcnti[8]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.407      ;
; -4.070 ; pixelcounter:inst6|hcnti[9]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.319      ; 5.387      ;
; -4.066 ; linecounter:inst|vcnti[5]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.343      ; 5.407      ;
; -4.064 ; Scancode_control:inst11|shiftreg[7]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 4.985      ;
; -4.060 ; Scancode_control:inst11|shiftreg[4]     ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 4.978      ;
; -4.056 ; Scancode_control:inst11|shiftreg[3]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 4.977      ;
; -4.055 ; Scancode_control:inst11|shiftreg[4]     ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 4.976      ;
; -4.049 ; Scancode_control:inst11|shiftreg[1]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 4.970      ;
; -4.047 ; linecounter:inst|vcnti[7]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.380      ;
; -4.029 ; Scancode_control:inst11|shiftreg[7]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 4.950      ;
; -4.026 ; linecounter:inst|vcnti[8]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.359      ;
; -4.023 ; Scancode_control:inst11|shiftreg_old[6] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.083     ; 4.938      ;
; -4.021 ; Scancode_control:inst11|shiftreg[3]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 4.942      ;
; -4.021 ; Scancode_control:inst11|shiftreg_old[7] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.083     ; 4.936      ;
; -4.018 ; Scancode_control:inst11|shiftreg_old[6] ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 4.936      ;
; -4.016 ; Scancode_control:inst11|shiftreg_old[7] ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 4.934      ;
; -4.014 ; Scancode_control:inst11|shiftreg[1]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 4.935      ;
; -4.012 ; linecounter:inst|vcnti[4]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.343      ; 5.353      ;
; -3.999 ; linecounter:inst|vcnti[7]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.335      ; 5.332      ;
; -3.986 ; setting_decoder:inst7|settings_b[0]     ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.321      ; 5.305      ;
; -3.969 ; Scancode_control:inst11|shiftreg[2]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 4.890      ;
; -3.966 ; Scancode_control:inst11|shiftreg_old[3] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 4.884      ;
; -3.953 ; linecounter:inst|vcnti[6]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.343      ; 5.294      ;
; -3.934 ; Scancode_control:inst11|shiftreg[2]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 4.855      ;
; -3.931 ; Scancode_control:inst11|shiftreg_old[3] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 4.849      ;
; -3.917 ; Scancode_control:inst11|shiftreg_old[0] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 4.835      ;
; -3.915 ; Scancode_control:inst11|shiftreg_old[0] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 4.833      ;
; -3.912 ; Scancode_control:inst11|shiftreg[7]     ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 4.830      ;
; -3.904 ; Scancode_control:inst11|shiftreg[3]     ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 4.822      ;
; -3.903 ; linecounter:inst|vcnti[9]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.343      ; 5.244      ;
; -3.901 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|Gs_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.083     ; 4.816      ;
; -3.897 ; Scancode_control:inst11|shiftreg[1]     ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.080     ; 4.815      ;
; -3.895 ; setting_decoder:inst7|settings_b[0]     ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.313      ; 5.206      ;
; -3.894 ; Scancode_control:inst11|shiftreg[3]     ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.077     ; 4.815      ;
; -3.892 ; linecounter:inst|vcnti[8]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.343      ; 5.233      ;
+--------+-----------------------------------------+-------------------------------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'fpga_clk'                                                                                   ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; -0.103 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 0.500        ; 1.651      ; 2.474      ;
; 0.433  ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 1.000        ; 1.651      ; 2.438      ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'fpga_clk'                                                                                    ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; -0.012 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 0.000        ; 1.711      ; 2.147      ;
; 0.560  ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; -0.500       ; 1.711      ; 2.219      ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL:inst4|clk_int'                                                                                                                                    ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.402 ; hsyncr:inst12|hsync                         ; hsyncr:inst12|hsync                         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vsyncr:inst13|vsync                         ; vsyncr:inst13|vsync                         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; setting_decoder:inst7|settings_v[1]         ; setting_decoder:inst7|settings_v[1]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; setting_decoder:inst7|settings_v[0]         ; setting_decoder:inst7|settings_v[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; setting_decoder:inst7|settings_v[2]         ; setting_decoder:inst7|settings_v[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; setting_decoder:inst7|settings_v[3]         ; setting_decoder:inst7|settings_v[3]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; setting_decoder:inst7|settings_data[8]      ; setting_decoder:inst7|settings_data[8]      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; setting_decoder:inst7|settings_b[3]         ; setting_decoder:inst7|settings_b[3]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; setting_decoder:inst7|settings_b[1]         ; setting_decoder:inst7|settings_b[1]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; setting_decoder:inst7|settings_b[2]         ; setting_decoder:inst7|settings_b[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; setting_decoder:inst7|settings_b[0]         ; setting_decoder:inst7|settings_b[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|shiftreg_counter[0] ; Scancode_control:inst11|shiftreg_counter[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|shiftreg_counter[1] ; Scancode_control:inst11|shiftreg_counter[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|shiftreg_counter[2] ; Scancode_control:inst11|shiftreg_counter[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|shiftreg_counter[3] ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|C_make_enabler      ; Scancode_control:inst11|C_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|Cs_make_enabler     ; Scancode_control:inst11|Cs_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|D_make_enabler      ; Scancode_control:inst11|D_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|Ds_make_enabler     ; Scancode_control:inst11|Ds_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|E_make_enabler      ; Scancode_control:inst11|E_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|F_make_enabler      ; Scancode_control:inst11|F_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|Gs_make_enabler     ; Scancode_control:inst11|Gs_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|A_make_enabler      ; Scancode_control:inst11|A_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Scancode_control:inst11|C2_make_enabler     ; Scancode_control:inst11|C2_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; Scancode_control:inst11|Fs_make_enabler     ; Scancode_control:inst11|Fs_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Scancode_control:inst11|G_make_enabler      ; Scancode_control:inst11|G_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Scancode_control:inst11|As_make_enabler     ; Scancode_control:inst11|As_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Scancode_control:inst11|B_make_enabler      ; Scancode_control:inst11|B_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.078      ; 0.669      ;
; 0.430 ; Scancode_control:inst11|PS2_CLK2_old        ; Scancode_control:inst11|shiftreg_counter[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.695      ;
; 0.442 ; linecounter:inst|vcnti[9]                   ; linecounter:inst|vcnti[9]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.708      ;
; 0.443 ; pixelcounter:inst6|hcnti[9]                 ; pixelcounter:inst6|hcnti[9]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.709      ;
; 0.468 ; Scancode_control:inst11|shiftreg[7]         ; Scancode_control:inst11|shiftreg[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.733      ;
; 0.574 ; pixel_reg:inst1|pixrgi[0]                   ; vga_gen:inst19|vga_bi[5]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.841      ;
; 0.576 ; pixel_reg:inst1|pixrgi[2]                   ; vga_gen:inst19|vga_ri[2]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.842      ;
; 0.581 ; pixel_reg:inst1|pixrgi[7]                   ; vga_gen:inst19|vga_bi[7]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.848      ;
; 0.617 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|PS2_CLK2_old        ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.882      ;
; 0.619 ; pixel_reg:inst1|pixrgi[0]                   ; vga_gen:inst19|vga_bi[7]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.886      ;
; 0.631 ; Scancode_control:inst11|shiftreg[5]         ; Scancode_control:inst11|shiftreg[4]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.896      ;
; 0.637 ; Scancode_control:inst11|shiftreg[3]         ; Scancode_control:inst11|shiftreg[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.902      ;
; 0.640 ; Scancode_control:inst11|shiftreg[2]         ; Scancode_control:inst11|shiftreg[1]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.905      ;
; 0.647 ; Scancode_control:inst11|shiftreg[4]         ; Scancode_control:inst11|shiftreg[3]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.912      ;
; 0.648 ; Scancode_control:inst11|shiftreg_counter[2] ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.913      ;
; 0.659 ; linecounter:inst|vcnti[7]                   ; linecounter:inst|vcnti[7]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; Scancode_control:inst11|shiftreg[6]         ; Scancode_control:inst11|shiftreg[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.924      ;
; 0.674 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|shiftreg_counter[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 0.939      ;
; 0.677 ; pixel_reg:inst1|pixrgi[5]                   ; vga_gen:inst19|vga_bi[5]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.944      ;
; 0.681 ; linecounter:inst|vcnti[6]                   ; linecounter:inst|vcnti[6]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.947      ;
; 0.685 ; pixelcounter:inst6|hcnti[6]                 ; pixelcounter:inst6|hcnti[6]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.951      ;
; 0.689 ; linecounter:inst|vcnti[5]                   ; linecounter:inst|vcnti[5]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.955      ;
; 0.689 ; linecounter:inst|vcnti[8]                   ; linecounter:inst|vcnti[8]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.955      ;
; 0.689 ; pixel_reg:inst1|pixrgi[7]                   ; vga_gen:inst19|vga_bi[5]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 0.956      ;
; 0.690 ; linecounter:inst|vcnti[3]                   ; linecounter:inst|vcnti[3]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.956      ;
; 0.692 ; linecounter:inst|vcnti[4]                   ; linecounter:inst|vcnti[4]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.958      ;
; 0.695 ; linecounter:inst|vcnti[1]                   ; linecounter:inst|vcnti[1]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.961      ;
; 0.698 ; pixelcounter:inst6|hcnti[7]                 ; pixelcounter:inst6|hcnti[7]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.964      ;
; 0.701 ; linecounter:inst|vcnti[2]                   ; linecounter:inst|vcnti[2]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.967      ;
; 0.716 ; linecounter:inst|vcnti[0]                   ; linecounter:inst|vcnti[0]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 0.982      ;
; 0.741 ; setting_decoder:inst7|settings_v[0]         ; setting_decoder:inst7|settings_v[1]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.081      ; 1.008      ;
; 0.769 ; Scancode_control:inst11|shiftreg[8]         ; Scancode_control:inst11|shiftreg[7]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 1.034      ;
; 0.810 ; Scancode_control:inst11|PS2_CLK2_old        ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 1.075      ;
; 0.814 ; Scancode_control:inst11|PS2_CLK2_old        ; Scancode_control:inst11|shiftreg_counter[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 1.079      ;
; 0.815 ; Scancode_control:inst11|PS2_CLK2_old        ; Scancode_control:inst11|shiftreg_counter[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 1.080      ;
; 0.841 ; pixelcounter:inst6|hcnti[5]                 ; pixelcounter:inst6|hcnti[5]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.107      ;
; 0.844 ; Scancode_control:inst11|shiftreg_counter[0] ; Scancode_control:inst11|shiftreg_counter[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 1.109      ;
; 0.845 ; Scancode_control:inst11|shiftreg[7]         ; Scancode_control:inst11|shiftreg_old[7]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.082      ; 1.113      ;
; 0.845 ; Scancode_control:inst11|shiftreg[6]         ; Scancode_control:inst11|shiftreg_old[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.082      ; 1.113      ;
; 0.851 ; pixelcounter:inst6|hcnti[1]                 ; pixelcounter:inst6|hcnti[1]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.117      ;
; 0.853 ; pixelcounter:inst6|hcnti[4]                 ; pixelcounter:inst6|hcnti[4]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.119      ;
; 0.859 ; Scancode_control:inst11|shiftreg[1]         ; Scancode_control:inst11|shiftreg_old[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.082      ; 1.127      ;
; 0.872 ; Scancode_control:inst11|shiftreg[3]         ; Scancode_control:inst11|shiftreg_old[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.082      ; 1.140      ;
; 0.930 ; pixelcounter:inst6|hcnti[0]                 ; pixelcounter:inst6|hcnti[0]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.196      ;
; 0.944 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 1.209      ;
; 0.948 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|shiftreg_counter[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 1.213      ;
; 0.949 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|shiftreg_counter[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 1.214      ;
; 0.955 ; pixelcounter:inst6|hcnti[9]                 ; blank_syncr:inst18|blanki                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.114      ; 1.255      ;
; 0.969 ; setting_decoder:inst7|settings_v[0]         ; screen_control:inst5|rgb_datai[2]           ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.487      ; 1.642      ;
; 0.976 ; linecounter:inst|vcnti[7]                   ; linecounter:inst|vcnti[8]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.242      ;
; 0.977 ; Scancode_control:inst11|PS2_DAT2            ; Scancode_control:inst11|shiftreg[9]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.243      ;
; 0.995 ; Scancode_control:inst11|shiftreg[5]         ; Scancode_control:inst11|shiftreg_old[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.082      ; 1.263      ;
; 0.997 ; Scancode_control:inst11|shiftreg[2]         ; Scancode_control:inst11|shiftreg_old[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.082      ; 1.265      ;
; 1.006 ; linecounter:inst|vcnti[5]                   ; linecounter:inst|vcnti[6]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.272      ;
; 1.007 ; linecounter:inst|vcnti[3]                   ; linecounter:inst|vcnti[4]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.273      ;
; 1.008 ; linecounter:inst|vcnti[6]                   ; linecounter:inst|vcnti[7]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.274      ;
; 1.012 ; pixelcounter:inst6|hcnti[6]                 ; pixelcounter:inst6|hcnti[7]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.278      ;
; 1.013 ; linecounter:inst|vcnti[1]                   ; linecounter:inst|vcnti[2]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.279      ;
; 1.013 ; linecounter:inst|vcnti[6]                   ; linecounter:inst|vcnti[8]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.279      ;
; 1.015 ; pixelcounter:inst6|hcnti[7]                 ; pixelcounter:inst6|hcnti[8]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.281      ;
; 1.015 ; Scancode_control:inst11|shiftreg_counter[1] ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 1.280      ;
; 1.016 ; linecounter:inst|vcnti[8]                   ; linecounter:inst|vcnti[9]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.282      ;
; 1.016 ; Scancode_control:inst11|shiftreg[9]         ; Scancode_control:inst11|shiftreg[8]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.079      ; 1.281      ;
; 1.017 ; pixelcounter:inst6|hcnti[6]                 ; pixelcounter:inst6|hcnti[8]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.283      ;
; 1.019 ; linecounter:inst|vcnti[4]                   ; linecounter:inst|vcnti[5]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.285      ;
; 1.024 ; linecounter:inst|vcnti[0]                   ; linecounter:inst|vcnti[1]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.290      ;
; 1.024 ; linecounter:inst|vcnti[4]                   ; linecounter:inst|vcnti[6]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.290      ;
; 1.025 ; setting_decoder:inst7|settings_b[1]         ; setting_decoder:inst7|settings_b[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.291      ;
; 1.027 ; pixel_reg:inst1|pixrgi[3]                   ; vga_gen:inst19|vga_bi[3]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.293      ;
; 1.028 ; linecounter:inst|vcnti[2]                   ; linecounter:inst|vcnti[3]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.294      ;
; 1.029 ; linecounter:inst|vcnti[0]                   ; linecounter:inst|vcnti[2]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.295      ;
; 1.030 ; pixel_reg:inst1|pixrgi[3]                   ; vga_gen:inst19|vga_bi[4]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.296      ;
; 1.033 ; linecounter:inst|vcnti[2]                   ; linecounter:inst|vcnti[4]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.080      ; 1.299      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'fpga_clk'                                                 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fpga_clk ; Rise       ; fpga_clk          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 0.145  ; 0.333        ; 0.188          ; Low Pulse Width  ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 0.298  ; 0.298        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; inst4|clk_int|clk ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; fpga_clk~input|o  ;
; 0.445  ; 0.665        ; 0.220          ; High Pulse Width ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; fpga_clk~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; fpga_clk~input|i  ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; fpga_clk~input|o  ;
; 0.701  ; 0.701        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; inst4|clk_int|clk ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PLL:inst4|clk_int'                                                                     ;
+--------+--------------+----------------+------------+-------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock             ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------+-------------------+------------+---------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|A_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|As_make_enabler     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|B_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|C2_make_enabler     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|C_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Cs_make_enabler     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|D_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Ds_make_enabler     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|E_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|F_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Fs_make_enabler     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|G_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Gs_make_enabler     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|PS2_CLK2            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|PS2_CLK2_old        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|PS2_DAT2            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Setting_ID_buf[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Setting_ID_buf[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Setting_ID_buf[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_counter[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_counter[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_counter[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_counter[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; blank_syncr:inst18|blanki                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; hsyncr:inst12|hsync                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[8]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[9]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[9]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_b[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_b[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_b[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_b[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_data[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_v[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_v[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_v[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_v[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_ri[0]                    ;
+--------+--------------+----------------+------------+-------------------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; KEY0      ; PLL:inst4|clk_int ; 5.884 ; 6.508 ; Rise       ; PLL:inst4|clk_int ;
; PS2_CLK   ; PLL:inst4|clk_int ; 2.619 ; 3.102 ; Rise       ; PLL:inst4|clk_int ;
; PS2_DATA  ; PLL:inst4|clk_int ; 2.281 ; 2.764 ; Rise       ; PLL:inst4|clk_int ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; KEY0      ; PLL:inst4|clk_int ; -2.622 ; -3.126 ; Rise       ; PLL:inst4|clk_int ;
; PS2_CLK   ; PLL:inst4|clk_int ; -2.111 ; -2.568 ; Rise       ; PLL:inst4|clk_int ;
; PS2_DATA  ; PLL:inst4|clk_int ; -1.786 ; -2.244 ; Rise       ; PLL:inst4|clk_int ;
+-----------+-------------------+--------+--------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; VOL3      ; PLL:inst4|clk_int ; 9.220 ; 9.038 ; Rise       ; PLL:inst4|clk_int ;
; VOL4      ; PLL:inst4|clk_int ; 8.575 ; 8.507 ; Rise       ; PLL:inst4|clk_int ;
; VOl2      ; PLL:inst4|clk_int ; 8.374 ; 8.252 ; Rise       ; PLL:inst4|clk_int ;
; hsync     ; PLL:inst4|clk_int ; 7.487 ; 7.545 ; Rise       ; PLL:inst4|clk_int ;
; mute_led  ; PLL:inst4|clk_int ; 7.383 ; 7.252 ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]  ; PLL:inst4|clk_int ; 7.070 ; 6.971 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0] ; PLL:inst4|clk_int ; 6.703 ; 6.636 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1] ; PLL:inst4|clk_int ; 6.658 ; 6.585 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2] ; PLL:inst4|clk_int ; 7.064 ; 6.958 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3] ; PLL:inst4|clk_int ; 6.854 ; 6.752 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4] ; PLL:inst4|clk_int ; 6.863 ; 6.757 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5] ; PLL:inst4|clk_int ; 6.853 ; 6.756 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6] ; PLL:inst4|clk_int ; 7.070 ; 6.971 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7] ; PLL:inst4|clk_int ; 6.849 ; 6.752 ; Rise       ; PLL:inst4|clk_int ;
; vga_blank ; PLL:inst4|clk_int ; 8.364 ; 8.282 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ; 5.671 ;       ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]  ; PLL:inst4|clk_int ; 7.706 ; 7.622 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0] ; PLL:inst4|clk_int ; 7.706 ; 7.622 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1] ; PLL:inst4|clk_int ; 7.087 ; 6.967 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2] ; PLL:inst4|clk_int ; 7.236 ; 7.187 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3] ; PLL:inst4|clk_int ; 7.014 ; 6.897 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4] ; PLL:inst4|clk_int ; 7.455 ; 7.373 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5] ; PLL:inst4|clk_int ; 7.487 ; 7.418 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6] ; PLL:inst4|clk_int ; 7.312 ; 7.187 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7] ; PLL:inst4|clk_int ; 7.114 ; 7.001 ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]  ; PLL:inst4|clk_int ; 7.830 ; 7.700 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0] ; PLL:inst4|clk_int ; 7.141 ; 7.045 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1] ; PLL:inst4|clk_int ; 6.541 ; 6.461 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2] ; PLL:inst4|clk_int ; 6.944 ; 6.858 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3] ; PLL:inst4|clk_int ; 6.749 ; 6.649 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4] ; PLL:inst4|clk_int ; 7.221 ; 7.165 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5] ; PLL:inst4|clk_int ; 6.559 ; 6.478 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6] ; PLL:inst4|clk_int ; 7.830 ; 7.700 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7] ; PLL:inst4|clk_int ; 7.262 ; 7.142 ; Rise       ; PLL:inst4|clk_int ;
; vsync     ; PLL:inst4|clk_int ; 6.822 ; 6.902 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ;       ; 5.652 ; Fall       ; PLL:inst4|clk_int ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; VOL3      ; PLL:inst4|clk_int ; 8.864 ; 8.685 ; Rise       ; PLL:inst4|clk_int ;
; VOL4      ; PLL:inst4|clk_int ; 8.244 ; 8.175 ; Rise       ; PLL:inst4|clk_int ;
; VOl2      ; PLL:inst4|clk_int ; 8.052 ; 7.930 ; Rise       ; PLL:inst4|clk_int ;
; hsync     ; PLL:inst4|clk_int ; 7.195 ; 7.255 ; Rise       ; PLL:inst4|clk_int ;
; mute_led  ; PLL:inst4|clk_int ; 7.100 ; 6.970 ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]  ; PLL:inst4|clk_int ; 6.407 ; 6.332 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0] ; PLL:inst4|clk_int ; 6.450 ; 6.381 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1] ; PLL:inst4|clk_int ; 6.407 ; 6.332 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2] ; PLL:inst4|clk_int ; 6.795 ; 6.689 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3] ; PLL:inst4|clk_int ; 6.594 ; 6.492 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4] ; PLL:inst4|clk_int ; 6.603 ; 6.497 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5] ; PLL:inst4|clk_int ; 6.593 ; 6.495 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6] ; PLL:inst4|clk_int ; 6.800 ; 6.701 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7] ; PLL:inst4|clk_int ; 6.588 ; 6.491 ; Rise       ; PLL:inst4|clk_int ;
; vga_blank ; PLL:inst4|clk_int ; 8.042 ; 7.959 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ; 5.468 ;       ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]  ; PLL:inst4|clk_int ; 6.745 ; 6.629 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0] ; PLL:inst4|clk_int ; 7.411 ; 7.326 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1] ; PLL:inst4|clk_int ; 6.816 ; 6.697 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2] ; PLL:inst4|clk_int ; 6.959 ; 6.909 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3] ; PLL:inst4|clk_int ; 6.745 ; 6.629 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4] ; PLL:inst4|clk_int ; 7.171 ; 7.088 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5] ; PLL:inst4|clk_int ; 7.202 ; 7.132 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6] ; PLL:inst4|clk_int ; 7.032 ; 6.908 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7] ; PLL:inst4|clk_int ; 6.843 ; 6.731 ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]  ; PLL:inst4|clk_int ; 6.292 ; 6.211 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0] ; PLL:inst4|clk_int ; 6.868 ; 6.772 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1] ; PLL:inst4|clk_int ; 6.292 ; 6.211 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2] ; PLL:inst4|clk_int ; 6.680 ; 6.593 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3] ; PLL:inst4|clk_int ; 6.492 ; 6.391 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4] ; PLL:inst4|clk_int ; 6.945 ; 6.887 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5] ; PLL:inst4|clk_int ; 6.309 ; 6.227 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6] ; PLL:inst4|clk_int ; 7.530 ; 7.401 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7] ; PLL:inst4|clk_int ; 6.984 ; 6.864 ; Rise       ; PLL:inst4|clk_int ;
; vsync     ; PLL:inst4|clk_int ; 6.559 ; 6.640 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ;       ; 5.446 ; Fall       ; PLL:inst4|clk_int ;
+-----------+-------------------+-------+-------+------------+-------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                       ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 186.39 MHz ; 186.39 MHz      ; PLL:inst4|clk_int ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; PLL:inst4|clk_int ; -4.365 ; -215.942      ;
; fpga_clk          ; -0.028 ; -0.028        ;
+-------------------+--------+---------------+


+--------------------------------------------+
; Slow 1200mV 0C Model Hold Summary          ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; fpga_clk          ; -0.037 ; -0.037        ;
; PLL:inst4|clk_int ; 0.354  ; 0.000         ;
+-------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; fpga_clk          ; -3.000 ; -4.285              ;
; PLL:inst4|clk_int ; -1.285 ; -138.780            ;
+-------------------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL:inst4|clk_int'                                                                                                                               ;
+--------+-----------------------------------------+-------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                   ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -4.365 ; pixelcounter:inst6|hcnti[3]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.658      ;
; -4.324 ; pixelcounter:inst6|hcnti[2]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.617      ;
; -4.290 ; linecounter:inst|vcnti[2]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 5.597      ;
; -4.234 ; linecounter:inst|vcnti[2]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 5.541      ;
; -4.209 ; pixelcounter:inst6|hcnti[1]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.502      ;
; -4.131 ; linecounter:inst|vcnti[2]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.315      ; 5.445      ;
; -4.119 ; pixelcounter:inst6|hcnti[5]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.412      ;
; -4.100 ; pixelcounter:inst6|hcnti[7]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.393      ;
; -4.098 ; pixelcounter:inst6|hcnti[7]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.391      ;
; -4.080 ; pixelcounter:inst6|hcnti[4]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.373      ;
; -4.049 ; pixelcounter:inst6|hcnti[0]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.342      ;
; -4.043 ; pixelcounter:inst6|hcnti[3]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.336      ;
; -4.024 ; pixelcounter:inst6|hcnti[4]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.317      ;
; -4.005 ; linecounter:inst|vcnti[0]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 5.312      ;
; -4.002 ; pixelcounter:inst6|hcnti[2]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.295      ;
; -3.990 ; linecounter:inst|vcnti[3]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 5.297      ;
; -3.985 ; pixelcounter:inst6|hcnti[9]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.278      ;
; -3.980 ; pixelcounter:inst6|hcnti[6]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.273      ;
; -3.967 ; pixelcounter:inst6|hcnti[1]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.260      ;
; -3.952 ; linecounter:inst|vcnti[0]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 5.259      ;
; -3.945 ; pixelcounter:inst6|hcnti[6]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.238      ;
; -3.938 ; pixelcounter:inst6|hcnti[5]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.231      ;
; -3.934 ; linecounter:inst|vcnti[3]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 5.241      ;
; -3.928 ; pixelcounter:inst6|hcnti[7]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.301      ; 5.228      ;
; -3.921 ; pixelcounter:inst6|hcnti[4]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.301      ; 5.221      ;
; -3.912 ; linecounter:inst|vcnti[3]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.315      ; 5.226      ;
; -3.907 ; linecounter:inst|vcnti[1]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 5.214      ;
; -3.862 ; linecounter:inst|vcnti[1]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 5.169      ;
; -3.855 ; linecounter:inst|vcnti[0]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.315      ; 5.169      ;
; -3.849 ; pixelcounter:inst6|hcnti[2]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.301      ; 5.149      ;
; -3.839 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.767      ;
; -3.837 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.765      ;
; -3.816 ; pixelcounter:inst6|hcnti[3]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.301      ; 5.116      ;
; -3.805 ; pixelcounter:inst6|hcnti[8]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.301      ; 5.105      ;
; -3.795 ; pixelcounter:inst6|hcnti[1]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.301      ; 5.095      ;
; -3.790 ; Scancode_control:inst11|shiftreg[6]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.721      ;
; -3.783 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.711      ;
; -3.781 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.709      ;
; -3.778 ; linecounter:inst|vcnti[5]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 5.085      ;
; -3.773 ; pixelcounter:inst6|hcnti[6]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.301      ; 5.073      ;
; -3.767 ; pixelcounter:inst6|hcnti[0]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.060      ;
; -3.766 ; pixelcounter:inst6|hcnti[5]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.301      ; 5.066      ;
; -3.765 ; linecounter:inst|vcnti[1]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.315      ; 5.079      ;
; -3.751 ; Scancode_control:inst11|shiftreg_old[6] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.679      ;
; -3.748 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.074     ; 4.673      ;
; -3.748 ; Scancode_control:inst11|shiftreg_old[7] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.676      ;
; -3.746 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.074     ; 4.671      ;
; -3.736 ; pixelcounter:inst6|hcnti[8]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 5.029      ;
; -3.733 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.661      ;
; -3.733 ; Scancode_control:inst11|shiftreg[6]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.664      ;
; -3.731 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.659      ;
; -3.728 ; linecounter:inst|vcnti[4]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 5.035      ;
; -3.722 ; linecounter:inst|vcnti[5]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 5.029      ;
; -3.695 ; Scancode_control:inst11|shiftreg_old[6] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.623      ;
; -3.694 ; Scancode_control:inst11|shiftreg[4]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.625      ;
; -3.692 ; Scancode_control:inst11|shiftreg_old[7] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.620      ;
; -3.679 ; Scancode_control:inst11|shiftreg[4]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.610      ;
; -3.674 ; linecounter:inst|vcnti[6]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 4.981      ;
; -3.672 ; linecounter:inst|vcnti[4]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 4.979      ;
; -3.666 ; linecounter:inst|vcnti[8]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 4.973      ;
; -3.664 ; pixelcounter:inst6|hcnti[0]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.301      ; 4.964      ;
; -3.663 ; pixelcounter:inst6|hcnti[9]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 4.956      ;
; -3.662 ; pixelcounter:inst6|hcnti[8]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.294      ; 4.955      ;
; -3.660 ; Scancode_control:inst11|shiftreg_old[6] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.074     ; 4.585      ;
; -3.657 ; Scancode_control:inst11|shiftreg_old[7] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.074     ; 4.582      ;
; -3.655 ; pixelcounter:inst6|hcnti[9]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.301      ; 4.955      ;
; -3.645 ; Scancode_control:inst11|shiftreg_old[6] ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.573      ;
; -3.642 ; Scancode_control:inst11|shiftreg_old[7] ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.570      ;
; -3.629 ; Scancode_control:inst11|shiftreg[6]     ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.557      ;
; -3.619 ; linecounter:inst|vcnti[5]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.315      ; 4.933      ;
; -3.618 ; linecounter:inst|vcnti[6]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 4.925      ;
; -3.612 ; Scancode_control:inst11|shiftreg[6]     ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.543      ;
; -3.611 ; Scancode_control:inst11|shiftreg[7]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.542      ;
; -3.610 ; linecounter:inst|vcnti[8]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 4.917      ;
; -3.603 ; Scancode_control:inst11|shiftreg[4]     ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.531      ;
; -3.597 ; Scancode_control:inst11|shiftreg[1]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.528      ;
; -3.589 ; Scancode_control:inst11|shiftreg[3]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.520      ;
; -3.588 ; Scancode_control:inst11|shiftreg[4]     ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.519      ;
; -3.582 ; linecounter:inst|vcnti[7]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 4.889      ;
; -3.579 ; Scancode_control:inst11|shiftreg[3]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.510      ;
; -3.571 ; Scancode_control:inst11|shiftreg_old[3] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.499      ;
; -3.569 ; linecounter:inst|vcnti[4]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.315      ; 4.883      ;
; -3.561 ; Scancode_control:inst11|shiftreg_old[0] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.489      ;
; -3.559 ; Scancode_control:inst11|shiftreg[7]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.490      ;
; -3.540 ; Scancode_control:inst11|shiftreg[1]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.471      ;
; -3.533 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|Gs_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.074     ; 4.458      ;
; -3.531 ; Scancode_control:inst11|shiftreg[2]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.462      ;
; -3.531 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|Gs_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.074     ; 4.456      ;
; -3.527 ; linecounter:inst|vcnti[7]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.308      ; 4.834      ;
; -3.515 ; linecounter:inst|vcnti[6]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.315      ; 4.829      ;
; -3.515 ; Scancode_control:inst11|shiftreg_old[3] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.443      ;
; -3.507 ; linecounter:inst|vcnti[8]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.315      ; 4.821      ;
; -3.505 ; Scancode_control:inst11|shiftreg_old[0] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.433      ;
; -3.505 ; Scancode_control:inst11|shiftreg_old[5] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.433      ;
; -3.488 ; Scancode_control:inst11|shiftreg[3]     ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.416      ;
; -3.480 ; Scancode_control:inst11|shiftreg_old[3] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.074     ; 4.405      ;
; -3.479 ; Scancode_control:inst11|shiftreg[2]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.410      ;
; -3.473 ; Scancode_control:inst11|shiftreg[3]     ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.068     ; 4.404      ;
; -3.470 ; Scancode_control:inst11|shiftreg_old[0] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.074     ; 4.395      ;
; -3.468 ; Scancode_control:inst11|shiftreg[7]     ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.071     ; 4.396      ;
+--------+-----------------------------------------+-------------------------------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'fpga_clk'                                                                                    ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; -0.028 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 0.500        ; 1.537      ; 2.267      ;
; 0.514  ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 1.000        ; 1.537      ; 2.225      ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'fpga_clk'                                                                                     ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; -0.037 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 0.000        ; 1.591      ; 1.968      ;
; 0.527  ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; -0.500       ; 1.591      ; 2.032      ;
+--------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL:inst4|clk_int'                                                                                                                                     ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.354 ; hsyncr:inst12|hsync                         ; hsyncr:inst12|hsync                         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vsyncr:inst13|vsync                         ; vsyncr:inst13|vsync                         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; setting_decoder:inst7|settings_v[1]         ; setting_decoder:inst7|settings_v[1]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; setting_decoder:inst7|settings_v[0]         ; setting_decoder:inst7|settings_v[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; setting_decoder:inst7|settings_v[2]         ; setting_decoder:inst7|settings_v[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; setting_decoder:inst7|settings_v[3]         ; setting_decoder:inst7|settings_v[3]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; setting_decoder:inst7|settings_data[8]      ; setting_decoder:inst7|settings_data[8]      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; setting_decoder:inst7|settings_b[3]         ; setting_decoder:inst7|settings_b[3]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; setting_decoder:inst7|settings_b[1]         ; setting_decoder:inst7|settings_b[1]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; setting_decoder:inst7|settings_b[2]         ; setting_decoder:inst7|settings_b[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; setting_decoder:inst7|settings_b[0]         ; setting_decoder:inst7|settings_b[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; Scancode_control:inst11|Fs_make_enabler     ; Scancode_control:inst11|Fs_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Scancode_control:inst11|G_make_enabler      ; Scancode_control:inst11|G_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Scancode_control:inst11|As_make_enabler     ; Scancode_control:inst11|As_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Scancode_control:inst11|B_make_enabler      ; Scancode_control:inst11|B_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|shiftreg_counter[0] ; Scancode_control:inst11|shiftreg_counter[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|shiftreg_counter[1] ; Scancode_control:inst11|shiftreg_counter[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|shiftreg_counter[2] ; Scancode_control:inst11|shiftreg_counter[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|shiftreg_counter[3] ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|C_make_enabler      ; Scancode_control:inst11|C_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|Cs_make_enabler     ; Scancode_control:inst11|Cs_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|D_make_enabler      ; Scancode_control:inst11|D_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|Ds_make_enabler     ; Scancode_control:inst11|Ds_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|E_make_enabler      ; Scancode_control:inst11|E_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|F_make_enabler      ; Scancode_control:inst11|F_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|Gs_make_enabler     ; Scancode_control:inst11|Gs_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|A_make_enabler      ; Scancode_control:inst11|A_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Scancode_control:inst11|C2_make_enabler     ; Scancode_control:inst11|C2_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.597      ;
; 0.389 ; Scancode_control:inst11|PS2_CLK2_old        ; Scancode_control:inst11|shiftreg_counter[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.630      ;
; 0.399 ; linecounter:inst|vcnti[9]                   ; linecounter:inst|vcnti[9]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.642      ;
; 0.400 ; pixelcounter:inst6|hcnti[9]                 ; pixelcounter:inst6|hcnti[9]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.643      ;
; 0.432 ; Scancode_control:inst11|shiftreg[7]         ; Scancode_control:inst11|shiftreg[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.673      ;
; 0.526 ; pixel_reg:inst1|pixrgi[0]                   ; vga_gen:inst19|vga_bi[5]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.769      ;
; 0.529 ; pixel_reg:inst1|pixrgi[2]                   ; vga_gen:inst19|vga_ri[2]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.071      ; 0.771      ;
; 0.533 ; pixel_reg:inst1|pixrgi[7]                   ; vga_gen:inst19|vga_bi[7]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.776      ;
; 0.565 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|PS2_CLK2_old        ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.806      ;
; 0.574 ; pixel_reg:inst1|pixrgi[0]                   ; vga_gen:inst19|vga_bi[7]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.817      ;
; 0.578 ; Scancode_control:inst11|shiftreg[5]         ; Scancode_control:inst11|shiftreg[4]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.819      ;
; 0.581 ; Scancode_control:inst11|shiftreg[3]         ; Scancode_control:inst11|shiftreg[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.822      ;
; 0.585 ; Scancode_control:inst11|shiftreg[2]         ; Scancode_control:inst11|shiftreg[1]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.826      ;
; 0.591 ; Scancode_control:inst11|shiftreg[4]         ; Scancode_control:inst11|shiftreg[3]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.832      ;
; 0.593 ; Scancode_control:inst11|shiftreg_counter[2] ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.834      ;
; 0.602 ; Scancode_control:inst11|shiftreg[6]         ; Scancode_control:inst11|shiftreg[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.843      ;
; 0.603 ; linecounter:inst|vcnti[7]                   ; linecounter:inst|vcnti[7]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.846      ;
; 0.619 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|shiftreg_counter[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.860      ;
; 0.620 ; linecounter:inst|vcnti[6]                   ; linecounter:inst|vcnti[6]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.863      ;
; 0.622 ; pixel_reg:inst1|pixrgi[5]                   ; vga_gen:inst19|vga_bi[5]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.865      ;
; 0.625 ; pixelcounter:inst6|hcnti[6]                 ; pixelcounter:inst6|hcnti[6]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.868      ;
; 0.626 ; linecounter:inst|vcnti[8]                   ; linecounter:inst|vcnti[8]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.869      ;
; 0.628 ; linecounter:inst|vcnti[5]                   ; linecounter:inst|vcnti[5]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.871      ;
; 0.629 ; linecounter:inst|vcnti[3]                   ; linecounter:inst|vcnti[3]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.872      ;
; 0.631 ; linecounter:inst|vcnti[4]                   ; linecounter:inst|vcnti[4]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.874      ;
; 0.633 ; linecounter:inst|vcnti[1]                   ; linecounter:inst|vcnti[1]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.876      ;
; 0.633 ; pixel_reg:inst1|pixrgi[7]                   ; vga_gen:inst19|vga_bi[5]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.876      ;
; 0.636 ; pixelcounter:inst6|hcnti[7]                 ; pixelcounter:inst6|hcnti[7]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.879      ;
; 0.638 ; linecounter:inst|vcnti[2]                   ; linecounter:inst|vcnti[2]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.881      ;
; 0.653 ; linecounter:inst|vcnti[0]                   ; linecounter:inst|vcnti[0]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.896      ;
; 0.675 ; setting_decoder:inst7|settings_v[0]         ; setting_decoder:inst7|settings_v[1]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 0.918      ;
; 0.715 ; Scancode_control:inst11|shiftreg[8]         ; Scancode_control:inst11|shiftreg[7]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.956      ;
; 0.741 ; Scancode_control:inst11|PS2_CLK2_old        ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.982      ;
; 0.745 ; Scancode_control:inst11|PS2_CLK2_old        ; Scancode_control:inst11|shiftreg_counter[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.986      ;
; 0.746 ; Scancode_control:inst11|PS2_CLK2_old        ; Scancode_control:inst11|shiftreg_counter[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 0.987      ;
; 0.754 ; Scancode_control:inst11|shiftreg[6]         ; Scancode_control:inst11|shiftreg_old[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.073      ; 0.998      ;
; 0.762 ; Scancode_control:inst11|shiftreg[7]         ; Scancode_control:inst11|shiftreg_old[7]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.073      ; 1.006      ;
; 0.770 ; Scancode_control:inst11|shiftreg[1]         ; Scancode_control:inst11|shiftreg_old[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.073      ; 1.014      ;
; 0.779 ; pixelcounter:inst6|hcnti[5]                 ; pixelcounter:inst6|hcnti[5]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.022      ;
; 0.782 ; Scancode_control:inst11|shiftreg[3]         ; Scancode_control:inst11|shiftreg_old[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.073      ; 1.026      ;
; 0.787 ; pixelcounter:inst6|hcnti[1]                 ; pixelcounter:inst6|hcnti[1]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.030      ;
; 0.787 ; Scancode_control:inst11|shiftreg_counter[0] ; Scancode_control:inst11|shiftreg_counter[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 1.028      ;
; 0.789 ; pixelcounter:inst6|hcnti[4]                 ; pixelcounter:inst6|hcnti[4]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.032      ;
; 0.855 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 1.096      ;
; 0.858 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|shiftreg_counter[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 1.099      ;
; 0.859 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|shiftreg_counter[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 1.100      ;
; 0.860 ; pixelcounter:inst6|hcnti[0]                 ; pixelcounter:inst6|hcnti[0]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.103      ;
; 0.869 ; setting_decoder:inst7|settings_v[0]         ; screen_control:inst5|rgb_datai[2]           ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.440      ; 1.480      ;
; 0.883 ; pixelcounter:inst6|hcnti[9]                 ; blank_syncr:inst18|blanki                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.102      ; 1.156      ;
; 0.890 ; linecounter:inst|vcnti[7]                   ; linecounter:inst|vcnti[8]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.133      ;
; 0.900 ; Scancode_control:inst11|PS2_DAT2            ; Scancode_control:inst11|shiftreg[9]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.071      ; 1.142      ;
; 0.908 ; linecounter:inst|vcnti[6]                   ; linecounter:inst|vcnti[7]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.151      ;
; 0.913 ; pixelcounter:inst6|hcnti[6]                 ; pixelcounter:inst6|hcnti[7]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.156      ;
; 0.914 ; linecounter:inst|vcnti[8]                   ; linecounter:inst|vcnti[9]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.157      ;
; 0.915 ; linecounter:inst|vcnti[5]                   ; linecounter:inst|vcnti[6]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.158      ;
; 0.916 ; linecounter:inst|vcnti[3]                   ; linecounter:inst|vcnti[4]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.159      ;
; 0.919 ; linecounter:inst|vcnti[1]                   ; linecounter:inst|vcnti[2]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.162      ;
; 0.919 ; linecounter:inst|vcnti[4]                   ; linecounter:inst|vcnti[5]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.162      ;
; 0.919 ; linecounter:inst|vcnti[6]                   ; linecounter:inst|vcnti[8]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.162      ;
; 0.922 ; linecounter:inst|vcnti[0]                   ; linecounter:inst|vcnti[1]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.165      ;
; 0.923 ; pixelcounter:inst6|hcnti[7]                 ; pixelcounter:inst6|hcnti[8]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.166      ;
; 0.924 ; Scancode_control:inst11|shiftreg[5]         ; Scancode_control:inst11|shiftreg_old[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.073      ; 1.168      ;
; 0.924 ; pixelcounter:inst6|hcnti[6]                 ; pixelcounter:inst6|hcnti[8]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.167      ;
; 0.925 ; Scancode_control:inst11|shiftreg[2]         ; Scancode_control:inst11|shiftreg_old[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.073      ; 1.169      ;
; 0.926 ; linecounter:inst|vcnti[2]                   ; linecounter:inst|vcnti[3]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.169      ;
; 0.930 ; linecounter:inst|vcnti[4]                   ; linecounter:inst|vcnti[6]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.173      ;
; 0.931 ; setting_decoder:inst7|settings_b[1]         ; setting_decoder:inst7|settings_b[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.174      ;
; 0.933 ; linecounter:inst|vcnti[0]                   ; linecounter:inst|vcnti[2]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.176      ;
; 0.934 ; Scancode_control:inst11|shiftreg_counter[1] ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 1.175      ;
; 0.936 ; Scancode_control:inst11|shiftreg[9]         ; Scancode_control:inst11|shiftreg[8]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.070      ; 1.177      ;
; 0.937 ; linecounter:inst|vcnti[2]                   ; linecounter:inst|vcnti[4]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.072      ; 1.180      ;
; 0.946 ; pixel_reg:inst1|pixrgi[3]                   ; vga_gen:inst19|vga_bi[3]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.071      ; 1.188      ;
; 0.949 ; pixel_reg:inst1|pixrgi[3]                   ; vga_gen:inst19|vga_bi[4]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.071      ; 1.191      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'fpga_clk'                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fpga_clk ; Rise       ; fpga_clk          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 0.136  ; 0.322        ; 0.186          ; Low Pulse Width  ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 0.283  ; 0.283        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; inst4|clk_int|clk ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; fpga_clk~input|o  ;
; 0.459  ; 0.677        ; 0.218          ; High Pulse Width ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; fpga_clk~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; fpga_clk~input|i  ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; fpga_clk~input|o  ;
; 0.716  ; 0.716        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; inst4|clk_int|clk ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PLL:inst4|clk_int'                                                                      ;
+--------+--------------+----------------+------------+-------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock             ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------+-------------------+------------+---------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|A_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|As_make_enabler     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|B_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|C2_make_enabler     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|C_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Cs_make_enabler     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|D_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Ds_make_enabler     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|E_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|F_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Fs_make_enabler     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|G_make_enabler      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Gs_make_enabler     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|PS2_CLK2            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|PS2_CLK2_old        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|PS2_DAT2            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Setting_ID_buf[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Setting_ID_buf[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Setting_ID_buf[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_counter[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_counter[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_counter[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_counter[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; blank_syncr:inst18|blanki                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; hsyncr:inst12|hsync                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[8]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[9]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[8]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[9]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_b[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_b[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_b[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_b[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_data[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_v[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_v[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_v[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_v[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_ri[0]                    ;
+--------+--------------+----------------+------------+-------------------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; KEY0      ; PLL:inst4|clk_int ; 5.415 ; 5.750 ; Rise       ; PLL:inst4|clk_int ;
; PS2_CLK   ; PLL:inst4|clk_int ; 2.372 ; 2.702 ; Rise       ; PLL:inst4|clk_int ;
; PS2_DATA  ; PLL:inst4|clk_int ; 2.063 ; 2.403 ; Rise       ; PLL:inst4|clk_int ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; KEY0      ; PLL:inst4|clk_int ; -2.392 ; -2.737 ; Rise       ; PLL:inst4|clk_int ;
; PS2_CLK   ; PLL:inst4|clk_int ; -1.917 ; -2.228 ; Rise       ; PLL:inst4|clk_int ;
; PS2_DATA  ; PLL:inst4|clk_int ; -1.622 ; -1.942 ; Rise       ; PLL:inst4|clk_int ;
+-----------+-------------------+--------+--------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; VOL3      ; PLL:inst4|clk_int ; 8.379 ; 8.092 ; Rise       ; PLL:inst4|clk_int ;
; VOL4      ; PLL:inst4|clk_int ; 7.782 ; 7.619 ; Rise       ; PLL:inst4|clk_int ;
; VOl2      ; PLL:inst4|clk_int ; 7.594 ; 7.392 ; Rise       ; PLL:inst4|clk_int ;
; hsync     ; PLL:inst4|clk_int ; 6.694 ; 6.835 ; Rise       ; PLL:inst4|clk_int ;
; mute_led  ; PLL:inst4|clk_int ; 6.668 ; 6.492 ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]  ; PLL:inst4|clk_int ; 6.396 ; 6.235 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0] ; PLL:inst4|clk_int ; 6.038 ; 5.944 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1] ; PLL:inst4|clk_int ; 5.993 ; 5.900 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2] ; PLL:inst4|clk_int ; 6.388 ; 6.228 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3] ; PLL:inst4|clk_int ; 6.181 ; 6.051 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4] ; PLL:inst4|clk_int ; 6.188 ; 6.056 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5] ; PLL:inst4|clk_int ; 6.188 ; 6.052 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6] ; PLL:inst4|clk_int ; 6.396 ; 6.235 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7] ; PLL:inst4|clk_int ; 6.182 ; 6.047 ; Rise       ; PLL:inst4|clk_int ;
; vga_blank ; PLL:inst4|clk_int ; 7.614 ; 7.417 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ; 5.199 ;       ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]  ; PLL:inst4|clk_int ; 6.986 ; 6.815 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0] ; PLL:inst4|clk_int ; 6.986 ; 6.815 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1] ; PLL:inst4|clk_int ; 6.404 ; 6.233 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2] ; PLL:inst4|clk_int ; 6.538 ; 6.435 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3] ; PLL:inst4|clk_int ; 6.335 ; 6.168 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4] ; PLL:inst4|clk_int ; 6.751 ; 6.600 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5] ; PLL:inst4|clk_int ; 6.782 ; 6.639 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6] ; PLL:inst4|clk_int ; 6.622 ; 6.430 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7] ; PLL:inst4|clk_int ; 6.436 ; 6.264 ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]  ; PLL:inst4|clk_int ; 7.121 ; 6.886 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0] ; PLL:inst4|clk_int ; 6.452 ; 6.305 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1] ; PLL:inst4|clk_int ; 5.879 ; 5.781 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2] ; PLL:inst4|clk_int ; 6.262 ; 6.143 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3] ; PLL:inst4|clk_int ; 6.076 ; 5.948 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4] ; PLL:inst4|clk_int ; 6.517 ; 6.407 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5] ; PLL:inst4|clk_int ; 5.898 ; 5.800 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6] ; PLL:inst4|clk_int ; 7.121 ; 6.886 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7] ; PLL:inst4|clk_int ; 6.581 ; 6.388 ; Rise       ; PLL:inst4|clk_int ;
; vsync     ; PLL:inst4|clk_int ; 6.104 ; 6.237 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ;       ; 5.065 ; Fall       ; PLL:inst4|clk_int ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; VOL3      ; PLL:inst4|clk_int ; 8.039 ; 7.759 ; Rise       ; PLL:inst4|clk_int ;
; VOL4      ; PLL:inst4|clk_int ; 7.465 ; 7.306 ; Rise       ; PLL:inst4|clk_int ;
; VOl2      ; PLL:inst4|clk_int ; 7.285 ; 7.087 ; Rise       ; PLL:inst4|clk_int ;
; hsync     ; PLL:inst4|clk_int ; 6.417 ; 6.556 ; Rise       ; PLL:inst4|clk_int ;
; mute_led  ; PLL:inst4|clk_int ; 6.396 ; 6.224 ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]  ; PLL:inst4|clk_int ; 5.751 ; 5.658 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0] ; PLL:inst4|clk_int ; 5.793 ; 5.700 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1] ; PLL:inst4|clk_int ; 5.751 ; 5.658 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2] ; PLL:inst4|clk_int ; 6.127 ; 5.970 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3] ; PLL:inst4|clk_int ; 5.931 ; 5.802 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4] ; PLL:inst4|clk_int ; 5.937 ; 5.807 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5] ; PLL:inst4|clk_int ; 5.936 ; 5.802 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6] ; PLL:inst4|clk_int ; 6.134 ; 5.977 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7] ; PLL:inst4|clk_int ; 5.930 ; 5.797 ; Rise       ; PLL:inst4|clk_int ;
; vga_blank ; PLL:inst4|clk_int ; 7.304 ; 7.112 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ; 4.996 ;       ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]  ; PLL:inst4|clk_int ; 6.075 ; 5.911 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0] ; PLL:inst4|clk_int ; 6.701 ; 6.533 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1] ; PLL:inst4|clk_int ; 6.142 ; 5.974 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2] ; PLL:inst4|clk_int ; 6.271 ; 6.168 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3] ; PLL:inst4|clk_int ; 6.075 ; 5.911 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4] ; PLL:inst4|clk_int ; 6.477 ; 6.328 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5] ; PLL:inst4|clk_int ; 6.507 ; 6.366 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6] ; PLL:inst4|clk_int ; 6.351 ; 6.163 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7] ; PLL:inst4|clk_int ; 6.174 ; 6.005 ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]  ; PLL:inst4|clk_int ; 5.639 ; 5.540 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0] ; PLL:inst4|clk_int ; 6.189 ; 6.044 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1] ; PLL:inst4|clk_int ; 5.639 ; 5.540 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2] ; PLL:inst4|clk_int ; 6.008 ; 5.890 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3] ; PLL:inst4|clk_int ; 5.827 ; 5.700 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4] ; PLL:inst4|clk_int ; 6.251 ; 6.141 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5] ; PLL:inst4|clk_int ; 5.657 ; 5.559 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6] ; PLL:inst4|clk_int ; 6.831 ; 6.601 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7] ; PLL:inst4|clk_int ; 6.312 ; 6.122 ; Rise       ; PLL:inst4|clk_int ;
; vsync     ; PLL:inst4|clk_int ; 5.853 ; 5.984 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ;       ; 4.864 ; Fall       ; PLL:inst4|clk_int ;
+-----------+-------------------+-------+-------+------------+-------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; PLL:inst4|clk_int ; -1.832 ; -71.816       ;
; fpga_clk          ; 0.179  ; 0.000         ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; fpga_clk          ; 0.004 ; 0.000         ;
; PLL:inst4|clk_int ; 0.181 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; fpga_clk          ; -3.000 ; -4.303              ;
; PLL:inst4|clk_int ; -1.000 ; -108.000            ;
+-------------------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL:inst4|clk_int'                                                                                                                               ;
+--------+-----------------------------------------+-------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                   ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.832 ; pixelcounter:inst6|hcnti[3]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.965      ;
; -1.814 ; linecounter:inst|vcnti[2]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.957      ;
; -1.810 ; linecounter:inst|vcnti[2]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.953      ;
; -1.807 ; pixelcounter:inst6|hcnti[2]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.940      ;
; -1.757 ; pixelcounter:inst6|hcnti[4]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.890      ;
; -1.753 ; pixelcounter:inst6|hcnti[4]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.886      ;
; -1.738 ; pixelcounter:inst6|hcnti[1]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.871      ;
; -1.723 ; linecounter:inst|vcnti[2]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.161      ; 2.871      ;
; -1.690 ; pixelcounter:inst6|hcnti[5]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.823      ;
; -1.689 ; pixelcounter:inst6|hcnti[3]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.822      ;
; -1.666 ; pixelcounter:inst6|hcnti[4]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.151      ; 2.804      ;
; -1.664 ; pixelcounter:inst6|hcnti[2]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.797      ;
; -1.660 ; linecounter:inst|vcnti[0]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.803      ;
; -1.658 ; pixelcounter:inst6|hcnti[7]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.791      ;
; -1.656 ; linecounter:inst|vcnti[0]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.799      ;
; -1.655 ; pixelcounter:inst6|hcnti[0]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.788      ;
; -1.653 ; pixelcounter:inst6|hcnti[7]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.786      ;
; -1.650 ; linecounter:inst|vcnti[3]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.161      ; 2.798      ;
; -1.627 ; pixelcounter:inst6|hcnti[6]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.760      ;
; -1.625 ; pixelcounter:inst6|hcnti[1]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.758      ;
; -1.616 ; pixelcounter:inst6|hcnti[2]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.151      ; 2.754      ;
; -1.615 ; linecounter:inst|vcnti[1]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.758      ;
; -1.611 ; linecounter:inst|vcnti[1]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.754      ;
; -1.609 ; pixelcounter:inst6|hcnti[9]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.742      ;
; -1.603 ; linecounter:inst|vcnti[3]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.746      ;
; -1.600 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.547      ;
; -1.596 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.543      ;
; -1.595 ; pixelcounter:inst6|hcnti[5]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.728      ;
; -1.588 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.535      ;
; -1.585 ; pixelcounter:inst6|hcnti[6]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.718      ;
; -1.584 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.531      ;
; -1.583 ; linecounter:inst|vcnti[3]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.726      ;
; -1.569 ; linecounter:inst|vcnti[0]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.161      ; 2.717      ;
; -1.566 ; pixelcounter:inst6|hcnti[3]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.151      ; 2.704      ;
; -1.566 ; pixelcounter:inst6|hcnti[7]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.151      ; 2.704      ;
; -1.552 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.041     ; 2.498      ;
; -1.551 ; pixelcounter:inst6|hcnti[8]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.151      ; 2.689      ;
; -1.549 ; pixelcounter:inst6|hcnti[0]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.682      ;
; -1.548 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.041     ; 2.494      ;
; -1.535 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.482      ;
; -1.533 ; pixelcounter:inst6|hcnti[1]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.151      ; 2.671      ;
; -1.532 ; setting_decoder:inst7|settings_b[0]     ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.144      ; 2.663      ;
; -1.531 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.478      ;
; -1.526 ; linecounter:inst|vcnti[4]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.669      ;
; -1.524 ; linecounter:inst|vcnti[5]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.667      ;
; -1.524 ; linecounter:inst|vcnti[1]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.161      ; 2.672      ;
; -1.522 ; linecounter:inst|vcnti[4]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.665      ;
; -1.520 ; linecounter:inst|vcnti[5]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.663      ;
; -1.519 ; pixelcounter:inst6|hcnti[8]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.652      ;
; -1.514 ; pixelcounter:inst6|hcnti[9]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.151      ; 2.652      ;
; -1.507 ; pixelcounter:inst6|hcnti[8]             ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.640      ;
; -1.503 ; pixelcounter:inst6|hcnti[5]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.151      ; 2.641      ;
; -1.496 ; Scancode_control:inst11|shiftreg[4]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.039     ; 2.444      ;
; -1.493 ; pixelcounter:inst6|hcnti[6]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.151      ; 2.631      ;
; -1.489 ; Scancode_control:inst11|shiftreg[6]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.039     ; 2.437      ;
; -1.485 ; setting_decoder:inst7|settings_b[0]     ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.139      ; 2.611      ;
; -1.477 ; Scancode_control:inst11|shiftreg[6]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.039     ; 2.425      ;
; -1.474 ; linecounter:inst|vcnti[6]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.617      ;
; -1.470 ; linecounter:inst|vcnti[6]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.613      ;
; -1.469 ; linecounter:inst|vcnti[8]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.612      ;
; -1.469 ; Scancode_control:inst11|shiftreg[4]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.039     ; 2.417      ;
; -1.467 ; pixelcounter:inst6|hcnti[9]             ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.600      ;
; -1.467 ; Scancode_control:inst11|shiftreg_old[6] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.414      ;
; -1.465 ; linecounter:inst|vcnti[8]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.608      ;
; -1.463 ; Scancode_control:inst11|shiftreg_old[7] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.410      ;
; -1.458 ; pixelcounter:inst6|hcnti[0]             ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.151      ; 2.596      ;
; -1.455 ; Scancode_control:inst11|shiftreg_old[6] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.402      ;
; -1.451 ; linecounter:inst|vcnti[7]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.594      ;
; -1.451 ; Scancode_control:inst11|shiftreg_old[7] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.398      ;
; -1.447 ; linecounter:inst|vcnti[7]               ; screen_control:inst5|rgb_datai[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.590      ;
; -1.446 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|Gs_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.041     ; 2.392      ;
; -1.443 ; Scancode_control:inst11|shiftreg_old[3] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.390      ;
; -1.442 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|Gs_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.041     ; 2.388      ;
; -1.441 ; Scancode_control:inst11|shiftreg[6]     ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.388      ;
; -1.435 ; linecounter:inst|vcnti[4]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.161      ; 2.583      ;
; -1.433 ; linecounter:inst|vcnti[5]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.161      ; 2.581      ;
; -1.433 ; linecounter:inst|vcnti[9]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.161      ; 2.581      ;
; -1.431 ; Scancode_control:inst11|shiftreg_old[3] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.378      ;
; -1.428 ; Scancode_control:inst11|shiftreg[4]     ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.375      ;
; -1.427 ; Scancode_control:inst11|shiftreg[4]     ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.039     ; 2.375      ;
; -1.424 ; Scancode_control:inst11|shiftreg[6]     ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.039     ; 2.372      ;
; -1.422 ; Scancode_control:inst11|shiftreg_old[0] ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.369      ;
; -1.421 ; Scancode_control:inst11|shiftreg_old[2] ; Scancode_control:inst11|B_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.368      ;
; -1.420 ; Scancode_control:inst11|shiftreg[3]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.039     ; 2.368      ;
; -1.419 ; Scancode_control:inst11|shiftreg_old[6] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.041     ; 2.365      ;
; -1.417 ; Scancode_control:inst11|shiftreg_old[1] ; Scancode_control:inst11|B_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.364      ;
; -1.415 ; Scancode_control:inst11|shiftreg_old[7] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.041     ; 2.361      ;
; -1.410 ; Scancode_control:inst11|shiftreg_old[0] ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.357      ;
; -1.408 ; Scancode_control:inst11|shiftreg[3]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.039     ; 2.356      ;
; -1.407 ; Scancode_control:inst11|shiftreg[7]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.039     ; 2.355      ;
; -1.402 ; Scancode_control:inst11|shiftreg_old[6] ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.349      ;
; -1.401 ; Scancode_control:inst11|shiftreg[1]     ; Scancode_control:inst11|Setting_ID_buf[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.039     ; 2.349      ;
; -1.398 ; linecounter:inst|vcnti[2]               ; screen_control:inst5|rgb_datai[3]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.531      ;
; -1.398 ; linecounter:inst|vcnti[2]               ; screen_control:inst5|rgb_datai[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.146      ; 2.531      ;
; -1.398 ; Scancode_control:inst11|shiftreg_old[7] ; Scancode_control:inst11|C2_make_enabler   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.040     ; 2.345      ;
; -1.395 ; Scancode_control:inst11|shiftreg[7]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.039     ; 2.343      ;
; -1.395 ; Scancode_control:inst11|shiftreg_old[3] ; Scancode_control:inst11|A_make_enabler    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.041     ; 2.341      ;
; -1.389 ; Scancode_control:inst11|shiftreg[1]     ; Scancode_control:inst11|Setting_ID_buf[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; -0.039     ; 2.337      ;
; -1.386 ; linecounter:inst|vcnti[9]               ; screen_control:inst5|rgb_datai[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.156      ; 2.529      ;
; -1.383 ; linecounter:inst|vcnti[6]               ; screen_control:inst5|rgb_datai[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 1.000        ; 0.161      ; 2.531      ;
+--------+-----------------------------------------+-------------------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'fpga_clk'                                                                                   ;
+-------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; 0.179 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 0.500        ; 0.756      ; 1.159      ;
; 0.683 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 1.000        ; 0.756      ; 1.155      ;
+-------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'fpga_clk'                                                                                    ;
+-------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+
; 0.004 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; 0.000        ; 0.787      ; 1.010      ;
; 0.531 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; fpga_clk    ; -0.500       ; 0.787      ; 1.037      ;
+-------+-------------------+-------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL:inst4|clk_int'                                                                                                                                     ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.181 ; hsyncr:inst12|hsync                         ; hsyncr:inst12|hsync                         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vsyncr:inst13|vsync                         ; vsyncr:inst13|vsync                         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; setting_decoder:inst7|settings_v[1]         ; setting_decoder:inst7|settings_v[1]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; setting_decoder:inst7|settings_v[0]         ; setting_decoder:inst7|settings_v[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; setting_decoder:inst7|settings_v[2]         ; setting_decoder:inst7|settings_v[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; setting_decoder:inst7|settings_v[3]         ; setting_decoder:inst7|settings_v[3]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; setting_decoder:inst7|settings_data[8]      ; setting_decoder:inst7|settings_data[8]      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; setting_decoder:inst7|settings_b[3]         ; setting_decoder:inst7|settings_b[3]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; setting_decoder:inst7|settings_b[1]         ; setting_decoder:inst7|settings_b[1]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; setting_decoder:inst7|settings_b[2]         ; setting_decoder:inst7|settings_b[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; setting_decoder:inst7|settings_b[0]         ; setting_decoder:inst7|settings_b[0]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|shiftreg_counter[0] ; Scancode_control:inst11|shiftreg_counter[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|shiftreg_counter[1] ; Scancode_control:inst11|shiftreg_counter[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|shiftreg_counter[2] ; Scancode_control:inst11|shiftreg_counter[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|shiftreg_counter[3] ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|C_make_enabler      ; Scancode_control:inst11|C_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|Cs_make_enabler     ; Scancode_control:inst11|Cs_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|D_make_enabler      ; Scancode_control:inst11|D_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|Ds_make_enabler     ; Scancode_control:inst11|Ds_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|E_make_enabler      ; Scancode_control:inst11|E_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|F_make_enabler      ; Scancode_control:inst11|F_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|Fs_make_enabler     ; Scancode_control:inst11|Fs_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|G_make_enabler      ; Scancode_control:inst11|G_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|Gs_make_enabler     ; Scancode_control:inst11|Gs_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|A_make_enabler      ; Scancode_control:inst11|A_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|As_make_enabler     ; Scancode_control:inst11|As_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|B_make_enabler      ; Scancode_control:inst11|B_make_enabler      ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Scancode_control:inst11|C2_make_enabler     ; Scancode_control:inst11|C2_make_enabler     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.307      ;
; 0.194 ; Scancode_control:inst11|PS2_CLK2_old        ; Scancode_control:inst11|shiftreg_counter[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.318      ;
; 0.199 ; linecounter:inst|vcnti[9]                   ; linecounter:inst|vcnti[9]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.324      ;
; 0.200 ; pixelcounter:inst6|hcnti[9]                 ; pixelcounter:inst6|hcnti[9]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.325      ;
; 0.210 ; Scancode_control:inst11|shiftreg[7]         ; Scancode_control:inst11|shiftreg[6]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.334      ;
; 0.258 ; pixel_reg:inst1|pixrgi[0]                   ; vga_gen:inst19|vga_bi[5]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.384      ;
; 0.261 ; pixel_reg:inst1|pixrgi[2]                   ; vga_gen:inst19|vga_ri[2]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.386      ;
; 0.263 ; pixel_reg:inst1|pixrgi[7]                   ; vga_gen:inst19|vga_bi[7]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.389      ;
; 0.272 ; pixel_reg:inst1|pixrgi[0]                   ; vga_gen:inst19|vga_bi[7]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.398      ;
; 0.273 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|PS2_CLK2_old        ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.397      ;
; 0.280 ; Scancode_control:inst11|shiftreg[5]         ; Scancode_control:inst11|shiftreg[4]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.404      ;
; 0.282 ; Scancode_control:inst11|shiftreg[3]         ; Scancode_control:inst11|shiftreg[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.406      ;
; 0.285 ; Scancode_control:inst11|shiftreg[2]         ; Scancode_control:inst11|shiftreg[1]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.409      ;
; 0.288 ; Scancode_control:inst11|shiftreg[4]         ; Scancode_control:inst11|shiftreg[3]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.412      ;
; 0.294 ; Scancode_control:inst11|shiftreg[6]         ; Scancode_control:inst11|shiftreg[5]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.418      ;
; 0.298 ; Scancode_control:inst11|shiftreg_counter[2] ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.422      ;
; 0.302 ; linecounter:inst|vcnti[7]                   ; linecounter:inst|vcnti[7]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.427      ;
; 0.306 ; pixel_reg:inst1|pixrgi[5]                   ; vga_gen:inst19|vga_bi[5]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.432      ;
; 0.308 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|shiftreg_counter[0] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.432      ;
; 0.313 ; linecounter:inst|vcnti[6]                   ; linecounter:inst|vcnti[6]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.438      ;
; 0.314 ; pixelcounter:inst6|hcnti[6]                 ; pixelcounter:inst6|hcnti[6]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.439      ;
; 0.315 ; pixel_reg:inst1|pixrgi[7]                   ; vga_gen:inst19|vga_bi[5]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.441      ;
; 0.317 ; linecounter:inst|vcnti[3]                   ; linecounter:inst|vcnti[3]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.442      ;
; 0.318 ; linecounter:inst|vcnti[5]                   ; linecounter:inst|vcnti[5]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.443      ;
; 0.318 ; linecounter:inst|vcnti[8]                   ; linecounter:inst|vcnti[8]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.443      ;
; 0.319 ; linecounter:inst|vcnti[4]                   ; linecounter:inst|vcnti[4]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.444      ;
; 0.321 ; linecounter:inst|vcnti[1]                   ; linecounter:inst|vcnti[1]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.446      ;
; 0.322 ; pixelcounter:inst6|hcnti[7]                 ; pixelcounter:inst6|hcnti[7]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.447      ;
; 0.323 ; linecounter:inst|vcnti[2]                   ; linecounter:inst|vcnti[2]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.448      ;
; 0.331 ; linecounter:inst|vcnti[0]                   ; linecounter:inst|vcnti[0]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.456      ;
; 0.333 ; Scancode_control:inst11|shiftreg[8]         ; Scancode_control:inst11|shiftreg[7]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.457      ;
; 0.341 ; setting_decoder:inst7|settings_v[0]         ; setting_decoder:inst7|settings_v[1]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.467      ;
; 0.365 ; Scancode_control:inst11|PS2_CLK2_old        ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.489      ;
; 0.368 ; Scancode_control:inst11|PS2_CLK2_old        ; Scancode_control:inst11|shiftreg_counter[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.492      ;
; 0.369 ; Scancode_control:inst11|PS2_CLK2_old        ; Scancode_control:inst11|shiftreg_counter[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.493      ;
; 0.377 ; Scancode_control:inst11|shiftreg[7]         ; Scancode_control:inst11|shiftreg_old[7]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.502      ;
; 0.377 ; Scancode_control:inst11|shiftreg[6]         ; Scancode_control:inst11|shiftreg_old[6]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.502      ;
; 0.377 ; Scancode_control:inst11|shiftreg_counter[0] ; Scancode_control:inst11|shiftreg_counter[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.501      ;
; 0.381 ; pixelcounter:inst6|hcnti[5]                 ; pixelcounter:inst6|hcnti[5]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.506      ;
; 0.384 ; pixelcounter:inst6|hcnti[1]                 ; pixelcounter:inst6|hcnti[1]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.509      ;
; 0.384 ; pixelcounter:inst6|hcnti[4]                 ; pixelcounter:inst6|hcnti[4]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.509      ;
; 0.385 ; Scancode_control:inst11|shiftreg[1]         ; Scancode_control:inst11|shiftreg_old[1]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.510      ;
; 0.389 ; Scancode_control:inst11|shiftreg[3]         ; Scancode_control:inst11|shiftreg_old[3]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.514      ;
; 0.417 ; pixelcounter:inst6|hcnti[0]                 ; pixelcounter:inst6|hcnti[0]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.542      ;
; 0.427 ; Scancode_control:inst11|PS2_DAT2            ; Scancode_control:inst11|shiftreg[9]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.551      ;
; 0.434 ; pixelcounter:inst6|hcnti[9]                 ; blank_syncr:inst18|blanki                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.062      ; 0.580      ;
; 0.436 ; setting_decoder:inst7|settings_v[0]         ; screen_control:inst5|rgb_datai[2]           ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.235      ; 0.755      ;
; 0.440 ; Scancode_control:inst11|shiftreg[9]         ; Scancode_control:inst11|shiftreg[8]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.564      ;
; 0.447 ; Scancode_control:inst11|shiftreg[2]         ; Scancode_control:inst11|shiftreg_old[2]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.572      ;
; 0.448 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.572      ;
; 0.450 ; Scancode_control:inst11|shiftreg[5]         ; Scancode_control:inst11|shiftreg_old[5]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; linecounter:inst|vcnti[7]                   ; linecounter:inst|vcnti[8]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|shiftreg_counter[1] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.576      ;
; 0.452 ; Scancode_control:inst11|PS2_CLK2            ; Scancode_control:inst11|shiftreg_counter[2] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.576      ;
; 0.460 ; Scancode_control:inst11|shiftreg[0]         ; Scancode_control:inst11|shiftreg_old[0]     ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; Scancode_control:inst11|shiftreg_counter[1] ; Scancode_control:inst11|shiftreg_counter[3] ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.040      ; 0.585      ;
; 0.462 ; pixel_reg:inst1|pixrgi[3]                   ; vga_gen:inst19|vga_bi[3]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.587      ;
; 0.465 ; pixel_reg:inst1|pixrgi[3]                   ; vga_gen:inst19|vga_bi[4]                    ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.590      ;
; 0.466 ; linecounter:inst|vcnti[3]                   ; linecounter:inst|vcnti[4]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.591      ;
; 0.466 ; pixelcounter:inst6|hcnti[8]                 ; pixelcounter:inst6|hcnti[8]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.591      ;
; 0.467 ; linecounter:inst|vcnti[5]                   ; linecounter:inst|vcnti[6]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.592      ;
; 0.468 ; setting_decoder:inst7|settings_b[1]         ; setting_decoder:inst7|settings_b[2]         ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.042      ; 0.594      ;
; 0.470 ; linecounter:inst|vcnti[1]                   ; linecounter:inst|vcnti[2]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.595      ;
; 0.471 ; linecounter:inst|vcnti[6]                   ; linecounter:inst|vcnti[7]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.596      ;
; 0.471 ; pixelcounter:inst6|hcnti[7]                 ; pixelcounter:inst6|hcnti[8]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.596      ;
; 0.472 ; pixelcounter:inst6|hcnti[6]                 ; pixelcounter:inst6|hcnti[7]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.597      ;
; 0.474 ; setting_decoder:inst7|settings_v[3]         ; screen_control:inst5|rgb_datai[2]           ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.235      ; 0.793      ;
; 0.474 ; linecounter:inst|vcnti[6]                   ; linecounter:inst|vcnti[8]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.599      ;
; 0.475 ; pixelcounter:inst6|hcnti[6]                 ; pixelcounter:inst6|hcnti[8]                 ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.600      ;
; 0.476 ; linecounter:inst|vcnti[8]                   ; linecounter:inst|vcnti[9]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.601      ;
; 0.477 ; linecounter:inst|vcnti[4]                   ; linecounter:inst|vcnti[5]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.602      ;
; 0.480 ; linecounter:inst|vcnti[0]                   ; linecounter:inst|vcnti[1]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.605      ;
; 0.480 ; linecounter:inst|vcnti[4]                   ; linecounter:inst|vcnti[6]                   ; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 0.000        ; 0.041      ; 0.605      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'fpga_clk'                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fpga_clk ; Rise       ; fpga_clk          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; -0.215 ; -0.031       ; 0.184          ; Low Pulse Width  ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; fpga_clk~input|o  ;
; -0.036 ; -0.036       ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; inst4|clk_int|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; fpga_clk~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fpga_clk ; Rise       ; fpga_clk~input|i  ;
; 0.814  ; 1.030        ; 0.216          ; High Pulse Width ; fpga_clk ; Rise       ; PLL:inst4|clk_int ;
; 1.035  ; 1.035        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; inst4|clk_int|clk ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; fpga_clk ; Rise       ; fpga_clk~input|o  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PLL:inst4|clk_int'                                                                      ;
+--------+--------------+----------------+------------+-------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock             ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------+-------------------+------------+---------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|A_make_enabler      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|As_make_enabler     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|B_make_enabler      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|C2_make_enabler     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|C_make_enabler      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Cs_make_enabler     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|D_make_enabler      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Ds_make_enabler     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|E_make_enabler      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|F_make_enabler      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Fs_make_enabler     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|G_make_enabler      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Gs_make_enabler     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|PS2_CLK2            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|PS2_CLK2_old        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|PS2_DAT2            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Setting_ID_buf[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Setting_ID_buf[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|Setting_ID_buf[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_counter[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; Scancode_control:inst11|shiftreg_old[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; blank_syncr:inst18|blanki                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; hsyncr:inst12|hsync                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; linecounter:inst|vcnti[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixel_reg:inst1|pixrgi[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; pixelcounter:inst6|hcnti[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; screen_control:inst5|rgb_datai[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_b[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_b[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_b[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_b[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_data[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_v[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_v[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_v[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; setting_decoder:inst7|settings_v[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_bi[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_gi[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; PLL:inst4|clk_int ; Rise       ; vga_gen:inst19|vga_ri[0]                    ;
+--------+--------------+----------------+------------+-------------------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; KEY0      ; PLL:inst4|clk_int ; 2.762 ; 3.850 ; Rise       ; PLL:inst4|clk_int ;
; PS2_CLK   ; PLL:inst4|clk_int ; 1.206 ; 2.066 ; Rise       ; PLL:inst4|clk_int ;
; PS2_DATA  ; PLL:inst4|clk_int ; 1.051 ; 1.887 ; Rise       ; PLL:inst4|clk_int ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; KEY0      ; PLL:inst4|clk_int ; -1.204 ; -2.078 ; Rise       ; PLL:inst4|clk_int ;
; PS2_CLK   ; PLL:inst4|clk_int ; -0.952 ; -1.795 ; Rise       ; PLL:inst4|clk_int ;
; PS2_DATA  ; PLL:inst4|clk_int ; -0.805 ; -1.624 ; Rise       ; PLL:inst4|clk_int ;
+-----------+-------------------+--------+--------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; VOL3      ; PLL:inst4|clk_int ; 4.846 ; 4.999 ; Rise       ; PLL:inst4|clk_int ;
; VOL4      ; PLL:inst4|clk_int ; 4.576 ; 4.707 ; Rise       ; PLL:inst4|clk_int ;
; VOl2      ; PLL:inst4|clk_int ; 4.456 ; 4.564 ; Rise       ; PLL:inst4|clk_int ;
; hsync     ; PLL:inst4|clk_int ; 4.103 ; 4.039 ; Rise       ; PLL:inst4|clk_int ;
; mute_led  ; PLL:inst4|clk_int ; 3.958 ; 3.998 ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]  ; PLL:inst4|clk_int ; 3.804 ; 3.830 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0] ; PLL:inst4|clk_int ; 3.660 ; 3.672 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1] ; PLL:inst4|clk_int ; 3.642 ; 3.646 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2] ; PLL:inst4|clk_int ; 3.804 ; 3.830 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3] ; PLL:inst4|clk_int ; 3.722 ; 3.729 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4] ; PLL:inst4|clk_int ; 3.727 ; 3.731 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5] ; PLL:inst4|clk_int ; 3.720 ; 3.733 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6] ; PLL:inst4|clk_int ; 3.796 ; 3.826 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7] ; PLL:inst4|clk_int ; 3.718 ; 3.728 ; Rise       ; PLL:inst4|clk_int ;
; vga_blank ; PLL:inst4|clk_int ; 4.461 ; 4.582 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ; 3.078 ;       ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]  ; PLL:inst4|clk_int ; 4.103 ; 4.180 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0] ; PLL:inst4|clk_int ; 4.103 ; 4.180 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1] ; PLL:inst4|clk_int ; 3.787 ; 3.819 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2] ; PLL:inst4|clk_int ; 3.902 ; 3.962 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3] ; PLL:inst4|clk_int ; 3.750 ; 3.775 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4] ; PLL:inst4|clk_int ; 3.997 ; 4.061 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5] ; PLL:inst4|clk_int ; 4.021 ; 4.090 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6] ; PLL:inst4|clk_int ; 3.903 ; 3.942 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7] ; PLL:inst4|clk_int ; 3.823 ; 3.854 ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]  ; PLL:inst4|clk_int ; 4.163 ; 4.233 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0] ; PLL:inst4|clk_int ; 3.842 ; 3.878 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1] ; PLL:inst4|clk_int ; 3.543 ; 3.542 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2] ; PLL:inst4|clk_int ; 3.767 ; 3.790 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3] ; PLL:inst4|clk_int ; 3.635 ; 3.639 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4] ; PLL:inst4|clk_int ; 3.864 ; 3.920 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5] ; PLL:inst4|clk_int ; 3.564 ; 3.562 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6] ; PLL:inst4|clk_int ; 4.163 ; 4.233 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7] ; PLL:inst4|clk_int ; 3.879 ; 3.913 ; Rise       ; PLL:inst4|clk_int ;
; vsync     ; PLL:inst4|clk_int ; 3.764 ; 3.749 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ;       ; 3.234 ; Fall       ; PLL:inst4|clk_int ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; VOL3      ; PLL:inst4|clk_int ; 4.665 ; 4.810 ; Rise       ; PLL:inst4|clk_int ;
; VOL4      ; PLL:inst4|clk_int ; 4.406 ; 4.530 ; Rise       ; PLL:inst4|clk_int ;
; VOl2      ; PLL:inst4|clk_int ; 4.291 ; 4.393 ; Rise       ; PLL:inst4|clk_int ;
; hsync     ; PLL:inst4|clk_int ; 3.950 ; 3.890 ; Rise       ; PLL:inst4|clk_int ;
; mute_led  ; PLL:inst4|clk_int ; 3.813 ; 3.849 ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]  ; PLL:inst4|clk_int ; 3.513 ; 3.514 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0] ; PLL:inst4|clk_int ; 3.529 ; 3.538 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1] ; PLL:inst4|clk_int ; 3.513 ; 3.514 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2] ; PLL:inst4|clk_int ; 3.667 ; 3.689 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3] ; PLL:inst4|clk_int ; 3.589 ; 3.593 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4] ; PLL:inst4|clk_int ; 3.593 ; 3.595 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5] ; PLL:inst4|clk_int ; 3.586 ; 3.596 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6] ; PLL:inst4|clk_int ; 3.658 ; 3.684 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7] ; PLL:inst4|clk_int ; 3.584 ; 3.591 ; Rise       ; PLL:inst4|clk_int ;
; vga_blank ; PLL:inst4|clk_int ; 4.295 ; 4.410 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ; 2.977 ;       ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]  ; PLL:inst4|clk_int ; 3.613 ; 3.635 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0] ; PLL:inst4|clk_int ; 3.953 ; 4.024 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1] ; PLL:inst4|clk_int ; 3.649 ; 3.678 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2] ; PLL:inst4|clk_int ; 3.760 ; 3.816 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3] ; PLL:inst4|clk_int ; 3.613 ; 3.635 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4] ; PLL:inst4|clk_int ; 3.852 ; 3.912 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5] ; PLL:inst4|clk_int ; 3.876 ; 3.939 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6] ; PLL:inst4|clk_int ; 3.761 ; 3.796 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7] ; PLL:inst4|clk_int ; 3.685 ; 3.713 ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]  ; PLL:inst4|clk_int ; 3.415 ; 3.412 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0] ; PLL:inst4|clk_int ; 3.702 ; 3.734 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1] ; PLL:inst4|clk_int ; 3.415 ; 3.412 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2] ; PLL:inst4|clk_int ; 3.631 ; 3.651 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3] ; PLL:inst4|clk_int ; 3.503 ; 3.505 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4] ; PLL:inst4|clk_int ; 3.723 ; 3.774 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5] ; PLL:inst4|clk_int ; 3.435 ; 3.431 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6] ; PLL:inst4|clk_int ; 4.011 ; 4.076 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7] ; PLL:inst4|clk_int ; 3.737 ; 3.768 ; Rise       ; PLL:inst4|clk_int ;
; vsync     ; PLL:inst4|clk_int ; 3.626 ; 3.614 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ;       ; 3.124 ; Fall       ; PLL:inst4|clk_int ;
+-----------+-------------------+-------+-------+------------+-------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+--------------------+----------+--------+----------+---------+---------------------+
; Clock              ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack   ; -4.857   ; -0.037 ; N/A      ; N/A     ; -3.000              ;
;  PLL:inst4|clk_int ; -4.857   ; 0.181  ; N/A      ; N/A     ; -1.285              ;
;  fpga_clk          ; -0.103   ; -0.037 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS    ; -246.72  ; -0.037 ; 0.0      ; 0.0     ; -143.065            ;
;  PLL:inst4|clk_int ; -246.617 ; 0.000  ; N/A      ; N/A     ; -138.780            ;
;  fpga_clk          ; -0.103   ; -0.037 ; N/A      ; N/A     ; -4.303              ;
+--------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; KEY0      ; PLL:inst4|clk_int ; 5.884 ; 6.508 ; Rise       ; PLL:inst4|clk_int ;
; PS2_CLK   ; PLL:inst4|clk_int ; 2.619 ; 3.102 ; Rise       ; PLL:inst4|clk_int ;
; PS2_DATA  ; PLL:inst4|clk_int ; 2.281 ; 2.764 ; Rise       ; PLL:inst4|clk_int ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; KEY0      ; PLL:inst4|clk_int ; -1.204 ; -2.078 ; Rise       ; PLL:inst4|clk_int ;
; PS2_CLK   ; PLL:inst4|clk_int ; -0.952 ; -1.795 ; Rise       ; PLL:inst4|clk_int ;
; PS2_DATA  ; PLL:inst4|clk_int ; -0.805 ; -1.624 ; Rise       ; PLL:inst4|clk_int ;
+-----------+-------------------+--------+--------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; VOL3      ; PLL:inst4|clk_int ; 9.220 ; 9.038 ; Rise       ; PLL:inst4|clk_int ;
; VOL4      ; PLL:inst4|clk_int ; 8.575 ; 8.507 ; Rise       ; PLL:inst4|clk_int ;
; VOl2      ; PLL:inst4|clk_int ; 8.374 ; 8.252 ; Rise       ; PLL:inst4|clk_int ;
; hsync     ; PLL:inst4|clk_int ; 7.487 ; 7.545 ; Rise       ; PLL:inst4|clk_int ;
; mute_led  ; PLL:inst4|clk_int ; 7.383 ; 7.252 ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]  ; PLL:inst4|clk_int ; 7.070 ; 6.971 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0] ; PLL:inst4|clk_int ; 6.703 ; 6.636 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1] ; PLL:inst4|clk_int ; 6.658 ; 6.585 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2] ; PLL:inst4|clk_int ; 7.064 ; 6.958 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3] ; PLL:inst4|clk_int ; 6.854 ; 6.752 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4] ; PLL:inst4|clk_int ; 6.863 ; 6.757 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5] ; PLL:inst4|clk_int ; 6.853 ; 6.756 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6] ; PLL:inst4|clk_int ; 7.070 ; 6.971 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7] ; PLL:inst4|clk_int ; 6.849 ; 6.752 ; Rise       ; PLL:inst4|clk_int ;
; vga_blank ; PLL:inst4|clk_int ; 8.364 ; 8.282 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ; 5.671 ;       ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]  ; PLL:inst4|clk_int ; 7.706 ; 7.622 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0] ; PLL:inst4|clk_int ; 7.706 ; 7.622 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1] ; PLL:inst4|clk_int ; 7.087 ; 6.967 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2] ; PLL:inst4|clk_int ; 7.236 ; 7.187 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3] ; PLL:inst4|clk_int ; 7.014 ; 6.897 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4] ; PLL:inst4|clk_int ; 7.455 ; 7.373 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5] ; PLL:inst4|clk_int ; 7.487 ; 7.418 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6] ; PLL:inst4|clk_int ; 7.312 ; 7.187 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7] ; PLL:inst4|clk_int ; 7.114 ; 7.001 ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]  ; PLL:inst4|clk_int ; 7.830 ; 7.700 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0] ; PLL:inst4|clk_int ; 7.141 ; 7.045 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1] ; PLL:inst4|clk_int ; 6.541 ; 6.461 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2] ; PLL:inst4|clk_int ; 6.944 ; 6.858 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3] ; PLL:inst4|clk_int ; 6.749 ; 6.649 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4] ; PLL:inst4|clk_int ; 7.221 ; 7.165 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5] ; PLL:inst4|clk_int ; 6.559 ; 6.478 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6] ; PLL:inst4|clk_int ; 7.830 ; 7.700 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7] ; PLL:inst4|clk_int ; 7.262 ; 7.142 ; Rise       ; PLL:inst4|clk_int ;
; vsync     ; PLL:inst4|clk_int ; 6.822 ; 6.902 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ;       ; 5.652 ; Fall       ; PLL:inst4|clk_int ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; VOL3      ; PLL:inst4|clk_int ; 4.665 ; 4.810 ; Rise       ; PLL:inst4|clk_int ;
; VOL4      ; PLL:inst4|clk_int ; 4.406 ; 4.530 ; Rise       ; PLL:inst4|clk_int ;
; VOl2      ; PLL:inst4|clk_int ; 4.291 ; 4.393 ; Rise       ; PLL:inst4|clk_int ;
; hsync     ; PLL:inst4|clk_int ; 3.950 ; 3.890 ; Rise       ; PLL:inst4|clk_int ;
; mute_led  ; PLL:inst4|clk_int ; 3.813 ; 3.849 ; Rise       ; PLL:inst4|clk_int ;
; vga_b[*]  ; PLL:inst4|clk_int ; 3.513 ; 3.514 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[0] ; PLL:inst4|clk_int ; 3.529 ; 3.538 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[1] ; PLL:inst4|clk_int ; 3.513 ; 3.514 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[2] ; PLL:inst4|clk_int ; 3.667 ; 3.689 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[3] ; PLL:inst4|clk_int ; 3.589 ; 3.593 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[4] ; PLL:inst4|clk_int ; 3.593 ; 3.595 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[5] ; PLL:inst4|clk_int ; 3.586 ; 3.596 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[6] ; PLL:inst4|clk_int ; 3.658 ; 3.684 ; Rise       ; PLL:inst4|clk_int ;
;  vga_b[7] ; PLL:inst4|clk_int ; 3.584 ; 3.591 ; Rise       ; PLL:inst4|clk_int ;
; vga_blank ; PLL:inst4|clk_int ; 4.295 ; 4.410 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ; 2.977 ;       ; Rise       ; PLL:inst4|clk_int ;
; vga_g[*]  ; PLL:inst4|clk_int ; 3.613 ; 3.635 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[0] ; PLL:inst4|clk_int ; 3.953 ; 4.024 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[1] ; PLL:inst4|clk_int ; 3.649 ; 3.678 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[2] ; PLL:inst4|clk_int ; 3.760 ; 3.816 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[3] ; PLL:inst4|clk_int ; 3.613 ; 3.635 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[4] ; PLL:inst4|clk_int ; 3.852 ; 3.912 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[5] ; PLL:inst4|clk_int ; 3.876 ; 3.939 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[6] ; PLL:inst4|clk_int ; 3.761 ; 3.796 ; Rise       ; PLL:inst4|clk_int ;
;  vga_g[7] ; PLL:inst4|clk_int ; 3.685 ; 3.713 ; Rise       ; PLL:inst4|clk_int ;
; vga_r[*]  ; PLL:inst4|clk_int ; 3.415 ; 3.412 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[0] ; PLL:inst4|clk_int ; 3.702 ; 3.734 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[1] ; PLL:inst4|clk_int ; 3.415 ; 3.412 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[2] ; PLL:inst4|clk_int ; 3.631 ; 3.651 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[3] ; PLL:inst4|clk_int ; 3.503 ; 3.505 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[4] ; PLL:inst4|clk_int ; 3.723 ; 3.774 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[5] ; PLL:inst4|clk_int ; 3.435 ; 3.431 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[6] ; PLL:inst4|clk_int ; 4.011 ; 4.076 ; Rise       ; PLL:inst4|clk_int ;
;  vga_r[7] ; PLL:inst4|clk_int ; 3.737 ; 3.768 ; Rise       ; PLL:inst4|clk_int ;
; vsync     ; PLL:inst4|clk_int ; 3.626 ; 3.614 ; Rise       ; PLL:inst4|clk_int ;
; vga_clk   ; PLL:inst4|clk_int ;       ; 3.124 ; Fall       ; PLL:inst4|clk_int ;
+-----------+-------------------+-------+-------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hsync         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_clk       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blank     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_sync      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG8         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VOl2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VOL3          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VOL4          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mute_led      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX6[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX7[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY0                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fpga_clk                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_CLK                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_DATA                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_blank     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_sync      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDG8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VOl2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VOL3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VOL4          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; mute_led      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX6[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; HEX6[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; HEX7[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_blank     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_sync      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDG8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VOl2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VOL3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VOL4          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; mute_led      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX6[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; HEX6[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; HEX7[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_b[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_g[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vga_r[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_blank     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_sync      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDG8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VOl2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VOL3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VOL4          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; mute_led      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX6[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; HEX6[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; HEX7[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.257 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.257 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; PLL:inst4|clk_int ; fpga_clk          ; 1        ; 1        ; 0        ; 0        ;
; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 6087     ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; PLL:inst4|clk_int ; fpga_clk          ; 1        ; 1        ; 0        ; 0        ;
; PLL:inst4|clk_int ; PLL:inst4|clk_int ; 6087     ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1.33 SJ Full Version
    Info: Processing started: Tue Oct 31 15:04:56 2017
Info: Command: quartus_sta VGA_contr -c VGA_contr
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_contr.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PLL:inst4|clk_int PLL:inst4|clk_int
    Info (332105): create_clock -period 1.000 -name fpga_clk fpga_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.857
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.857      -246.617 PLL:inst4|clk_int 
    Info (332119):    -0.103        -0.103 fpga_clk 
Info (332146): Worst-case hold slack is -0.012
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.012        -0.012 fpga_clk 
    Info (332119):     0.402         0.000 PLL:inst4|clk_int 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.285 fpga_clk 
    Info (332119):    -1.285      -138.780 PLL:inst4|clk_int 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.365
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.365      -215.942 PLL:inst4|clk_int 
    Info (332119):    -0.028        -0.028 fpga_clk 
Info (332146): Worst-case hold slack is -0.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.037        -0.037 fpga_clk 
    Info (332119):     0.354         0.000 PLL:inst4|clk_int 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.285 fpga_clk 
    Info (332119):    -1.285      -138.780 PLL:inst4|clk_int 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.832
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.832       -71.816 PLL:inst4|clk_int 
    Info (332119):     0.179         0.000 fpga_clk 
Info (332146): Worst-case hold slack is 0.004
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.004         0.000 fpga_clk 
    Info (332119):     0.181         0.000 PLL:inst4|clk_int 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -4.303 fpga_clk 
    Info (332119):    -1.000      -108.000 PLL:inst4|clk_int 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 532 megabytes
    Info: Processing ended: Tue Oct 31 15:05:12 2017
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:04


