# 纳米工艺集成电路设计实现技术展望

**主讲**：[毛志刚]( http://ic.sjtu.edu.cn/ic/faculty/maozhigang/ )

[TOC]

## 问题的提出：摩尔定律还能走多远

### 摩尔定律

- 集成电路集成度每18-24个月翻一番
  - 集成度每三年提高4倍
  - 加工特征尺寸缩小$\sqrt{2}$倍
  - 集成度提升，性能随之提升
- 不是自然规律，是行业对技术发展趋势的期望和规划
- 按照摩尔定律发展的半导体工艺技术带来了**加工成本**
- 集成电路具有**不可替代性**，需要寻找后续发展的出路

### 目前趋势

#### 工艺提升速度

- 速度变缓：不再是1.5年一代

  - 台积电：目前5nm量产
  - Intel：10nm，但其效果与台积电7nm相当
  - 三星：7nm，5nm即将量产
  - Global Foundries：10nm
  - UMC：14nm，随后因为晋华被调查而中止
  - SMIC：14nm，7nm预计2021年前后可以推向市场(但EUV光刻机禁运，采用其他方法)

#### 经济回报
  - 过去：晶体管成本下降 (22nm前成立)
  - 现实：晶体管成本下降的规律不复存在
    - 目前工艺越提升，成本下降越来越小 (工艺越来越复杂)
    - 现在量大不一定能再降低成本


### 问题

> 后面的器件如何维持性能提升幅度和收回成本赢得利润？

- 受制于物理规律，工艺提升变慢，并且终将走向尽头 (1nm可行)
- 工艺尺寸的缩小变得越来越复杂，成本不降反升
- 更小尺寸的器件可以提升性能，但幅度变小 (每代30%)
- 需要更大量产品才能收回投入

### 各大厂商观点

#### Intel

- 钟摆式发展
  - 一半的时间进行工艺提升
  - 一半的时间进行体系结构优化
- 2029年做到1.4 nm (但实际目前10 nm仍然停摆)

#### TSMC

- 5nm于2019年3月开始风险试产，今年第二季度大批量生产
  - 只面向苹果，AMD等大公司 (华为也占据少量产能)
- 与7nm比较
  - 逻辑密度增加1.8倍，SRAM缩放0.75(最能说明问题)，模拟缩放约0.85
  - 等功耗速度增益15% (相同速度下功耗低30%)
- 明年推出N5P性能版本，相同功耗下性能提升7%
- 将会推出高迁移率沟道(HMC)晶体管

## 工艺技术趋势：3-5nm工艺下的器件实现

### 器件如何制作

- 传统晶体管 (Planar)
- FinFET (14nm ==> 5nm)
  - 栅三面环绕沟道，有效关断沟道，减小漏电流
- Nanowire/Nanoribbon
  - 四面环绕
  - 不再用平面硅技术，而采用多个纳米线/片代替 (GAA)
- FinFET 3D Stacking
  - 四面环绕
- Nanowire/Nanoribbon 3D Stacking
- Stacked 2D-Material Transistors

### FinFET的困境与出路

#### 困境

- 有“平面”晶体管没有的设计缺陷
  - 实现速度、功耗、复杂性和成本之间的权衡与沟道宽度有关，而FinFET沟道宽度需要统一(连接晶体管形成电路的金属互连线成层排布在晶体管之上)
    - 宽长比不能调整，灵活性欠佳
    - 并排多个鳍的成本也更高
  - 仅三面环绕矩形硅鳍，仍然有漏电流

#### 出路

- 环绕栅技术(GAA)
  - 堆叠纳米线增大有效晶体管宽度
    - 局限性：只能叠同样高度的叠层
  - 关键在于构造超晶格 (硅锗两种材料组成的周期性层状晶体)
  - 选择性蚀刻锗硅，对硅不做处理
- 集成度会进一步提升
  - 2030年之前可能达到1nm
- 性能也会进一步提升

## 非工艺因素：成本与复杂度

- 器件结构和工艺过程太复杂，几何要求太精细，参数离散性加大，良率问题突出 (7nm刚刚达到稳定)
- 版图设计、器件模型与平面工艺差别很大，需要考虑的因素更复杂
- 产品设计导入需要设计、生产企业和EDA供应商共同参与
- 晶体管数量大，物理设计与验证工作量陡增
- 专业人才稀缺，成为限制产品种类和从业企业数量的瓶颈
- IP核研制技术难度大，知识产权资源难以寻觅
- 市场规模大的产品类别越来越少
- 研发投入过大
  - 设计成本随工艺节点指数增长
    - Xinlinx的一个28nm工艺的FPGA产品研发到生产需要$170m
    - 10nm工艺的产品研发大概$500m
  - 生产成本随光刻层数增加显著
    - 多次曝光增加工艺加工成本

### 小结

- 工艺上可以做到纳米级晶体管，需要考虑如何做好
- 做小的芯片，用封装集成为更大的系统
  - 3D封装
  - Chiplet技术
- 运算能力足够，但数据访存带宽不够
  - 扩大存储器带宽
  - 设计专用芯片
- 设计工作量大、复杂
  - 仿真加速
  - 人工智能

## Chiplet和3D封装技术

### 为什么要多片封装

- 为满足更大功耗散热
- 大芯片突出问题是成品率低，成品率随芯片面积指数下降
  - 4个10×10良率比1个20×20良率提高29%
- 解决思路
  - 一个大的芯片分为几个小的芯片实现，再组装成同样功能的系统 (System in a package, SiP)，即增加封装成本换取整体成本的降低
  - SiP是继SoC后封装层面快速、低成本实现系统芯片的方案
  - 其他优点
    - 组成更加灵活，比如不同核数、不同存储容量
    - 可以根据不同性能要求、采用不同工艺的小芯片组成系统，降低成本，丰富功能

### Chiplet

#### 概述

- Chiplet基板是一颗工艺节点大、面积大、能做底盘的新型芯片，由于是完整的芯片，设计师可以自定义芯片方案
- 基片可以用于链接，同时通过实现路由功能 (router)在基板上完成类片上的网络互联，基板上还可以实现基于开关的稳压电源
- 因为成本低，所以不需要担心先进工艺下的各种非理想效应/能量存储的大容量片上电容

#### 要素

- 

## 运算带宽和IO技术

## 变革设计方法学