# 文件层次

​	首先理清文件层次结构。需要修改的代码在mycpu_verify文件夹下。

|-mycpu_verify/

|	|----rtl/									SoC_lite设计代码目录

|	|	|----soc_lite_top.v			SoC_lite的顶层文件

|	|	|----myCPU/*					自己实现的CPU的RTL代码

|	|	|----CONFREG/				confreg模块，用于访问CPU与开发板上的数码管、拨码开关等外设

|	|	|----BRIDGE/				 	1X2 桥接模块，CPU的data sram接口同时访问confreg和data_ram

|	|	|----xilinx_ip/					定制的Xilinx IP，包含clk_pll、inst_ram、data_ram

|	|----testbench/						功能仿真验证平台

|	|	|----mycpu_tb.v				功能仿真顶层，该模块会抓取debug信息与golden_trace.txt进行比对

|	|----run_vivado/					Vivado 工程的运行目录

|	|	|----soc_lite.xdc				Vivado 工程设计的约束文件

|	|	|----mycpu_prj1/			创建的第一个Vivado工程，名字为mycpu_prj1

|	|	|	|----*.xpr					Vivado创建的工程文件，可直接打开

|	|	|----*								创建的其他Vivado工程

# 代码分析

​	首先分析代码文件的关系。

|----soc_lite_top.v				SoC_lite的顶层文件

|----mycpu.h						verilog头文件，包含相关宏定义

|	|----mycpu_top.v				cpu顶层文件

|	|	|----if_stage.v			instruction fetch，取指阶段

|	|	|----id_stage.v			instruction decode，译码阶段

|	|	|	|----u_dec*.v		译码器

|	|	|----exe_stage.v		instruction execute，执行阶段

|	|	|	|----alu.v				arithmetic logic unit，算数逻辑单元

|	|	|----mem_stage.v		memory access，访存阶段

|	|	|----wb_stage.v			write back，写回阶段

|	|----bridge_1x2.v			1x2桥接模块

|	|----confreg.v					configuration register，SoC内部配置寄存器

|	|----inst_ram					instruction ram，指令ram，使用xilinx ip

|	|----data_ram					data ram，数据ram，使用xilinx ip

|	|----clk_pll						clock phase locked loop，时钟信号锁相环，使用xilinx ip

​	接下来具体分析代码：

## soc_lite_top.v

- 时钟与复位
  - clk
  - resetn
- 向板上设备读写
  - led
  - led_rg0
  - led_rg1
  - num_csn
  - num_a_g
  - switch
  - btn_key_col
  - btn_key_row
  - btn_step

## mycpu.h

- BR_BUS_WD：break bus width
- FS_TO_DS_BUS_WD：if stage to id stage bus width
- DS_TO_ES_BUS_WD：id stage to exe stage bus width
- ES_TO_MS_BUS_WD：exe stage to mem stage bus width
- MS_TO_WS_BUS_WD：mem stage to wb stage bus width
- WS_TO_RF_BUS_WD：wb stage to regfile bus width

## mycpu_top.v

​	分析顶层接口信号：

- 时钟与复位
  - clk：时钟信号，来自clk_pll的输出时钟
  - resetn：复位信号，低电平同步复位
- 取值端访存接口：
  - inst_sram_en：RAM使能信号，高电平有效
  - inst_sram_wen：RAM字节写是能信号，高电平有效
  - inst_sram_addr：RAM读写地址，字节寻址
  - inst_sram_wdata：RAM写数据
  - inst_sram_rdate：RAM读数据
- 数据访存接口
  - data_sram_en：RAM使能信号，高电平有效
  - data_sram_wen：RAM字节写使能信号，高电平有效
  - data_sram_addr：RAM读写地址，字节寻址
  - data_sram_wdata：RAM写数据
  - data_sram_rdate：RAM读数据
- debug信号，供验证平台使用
  - debug_wb_pc：写回级的PC，需要myCPU里将PC一路传递到写回级
  - debug_wb_rf_wen：写回级写寄存器堆的写使能，为字节写使能，如果myCPU写regfiles为单字节写使能，则将写使能扩展成4位即可
  - debug_wb_rf_wnum：写回级写regfiles的目的寄存器号
  - debug_wb_rf_wdata：写回级写regfiles的写数据

## IF_stage.v

- 时钟信号
  - clk
  - reset
- allowin
  - ds_allowin
- brbus
  - br_bus    
- 输出
  - fs_to_ds_valid
  - fs_to_ds_bus
- 指令ram接口
  - inst_sram_en
  - inst_sram_wen
  - inst_sram_addr
  - inst_sram_wdata
  - inst_sram_rdata

## ID_stage.v

- 时钟信号
  - clk
  - reset
- allowin
  - es_allowin
  - ds_allow_in
- from fs
  - fs_to_ds_valid
  - fs_to_ds_bus
- to es
  - ds_to_es_valid
  - ds_to_es_bus
- to fs
  - br_bus
- to rf
  - ws_to_rf_bus

## EXE_stage.v

- 时钟信号
  - clk
  - reset
- allowin
  - ms_allowin
  - es_alowin
- from ds
  - ds_to_es_valid
  - ds_to_es_bus
- to ms
  - es_to_ms_valid
  - es_to_ms_bus
- 数据sram接口
  - data_sram_en
  - data_sram_wen
  - data_sram_addr
  - data_sram_wdata

## MEM_stage.v

- 时钟信号
  - clk
  - reset
- allowin
  - ws_allowin
  - ms_allowin
- from es
  - es_to_ms_valid
  - es_to_ms_bus
- to ws
  - ms_to_ws_valid
  - ms_to_ws_bus
- from 数据sram
  - data_sram_rdata

## WB_stage.v

- 时钟信号
  - clk
  - reset
- allowin
  - ws_allowin
- from ms
  - ms_to_ws_valid
  - ms_to_ws_bus
- to rf
  - ws_to_rf_bus
- debug信号
  - debug_wb_pc
  - debug_wb_rf_wen
  - debug_wb_rf_wnum
  - debug_wb_rf_wdata

# 7处BUG

## 1

- file: alu.v

assign or_result  = alu_src1 | alu_src2 | alu_result;

$\Downarrow$

assign or_result  = alu_src1 | alu_src2;

## 2

- file: alu.v

assign sr_result   = sr64_result[30:0];

$\Downarrow$

assign sr_result   = sr64_result[31:0];

## 3

- file: EXE_stage.v

.alu_src1   (es_alu_src2  ),

$\Downarrow$

.alu_src1   (es_alu_src1  ),

## 4

- file: MEM_stage.v

es_to_ms_bus_r  = es_to_ms_bus;

$\Downarrow$

es_to_ms_bus_r  <= es_to_ms_bus;

## 5

- file: mycpu.h

`define BR_BUS_WD       32

$\Downarrow$

`define BR_BUS_WD       33

## 6



## 7

