TimeQuest Timing Analyzer report for SPI_Test
Sun Oct 01 17:47:13 2023
Quartus II Version 10.0 Build 218 06/27/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'SPI_Routine:inst|tmp'
 14. Slow 1200mV 85C Model Setup: 'memory_controller:inst4|tmp'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'memory_controller:inst4|tmp'
 17. Slow 1200mV 85C Model Hold: 'SPI_Routine:inst|tmp'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI_Routine:inst|tmp'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'memory_controller:inst4|tmp'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'SPI_Routine:inst|tmp'
 34. Slow 1200mV 0C Model Setup: 'memory_controller:inst4|tmp'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Hold: 'memory_controller:inst4|tmp'
 37. Slow 1200mV 0C Model Hold: 'SPI_Routine:inst|tmp'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI_Routine:inst|tmp'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'memory_controller:inst4|tmp'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'SPI_Routine:inst|tmp'
 53. Fast 1200mV 0C Model Setup: 'memory_controller:inst4|tmp'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'memory_controller:inst4|tmp'
 56. Fast 1200mV 0C Model Hold: 'SPI_Routine:inst|tmp'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI_Routine:inst|tmp'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'memory_controller:inst4|tmp'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 218 06/27/2010 SJ Web Edition ;
; Revision Name      ; SPI_Test                                         ;
; Device Family      ; Cyclone IV E                                     ;
; Device Name        ; EP4CE115F29C8                                    ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; cpu_0.sdc     ; OK     ; Sun Oct 01 17:47:10 2023 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                         ;
; memory_controller:inst4|tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { memory_controller:inst4|tmp } ;
; SPI_Routine:inst|tmp        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SPI_Routine:inst|tmp }        ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 144.74 MHz ; 144.74 MHz      ; clk                         ;      ;
; 187.86 MHz ; 187.86 MHz      ; SPI_Routine:inst|tmp        ;      ;
; 270.93 MHz ; 270.93 MHz      ; memory_controller:inst4|tmp ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -5.909 ; -750.362      ;
; SPI_Routine:inst|tmp        ; -4.323 ; -250.679      ;
; memory_controller:inst4|tmp ; -2.691 ; -113.344      ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.265 ; -0.290        ;
; memory_controller:inst4|tmp ; 0.208  ; 0.000         ;
; SPI_Routine:inst|tmp        ; 0.423  ; 0.000         ;
+-----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.201 ; -515.002      ;
; SPI_Routine:inst|tmp        ; -1.487 ; -126.395      ;
; memory_controller:inst4|tmp ; -1.487 ; -77.324       ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                       ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -5.909 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[30]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 6.756      ;
; -5.879 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[31]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 6.726      ;
; -5.763 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[28]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 6.610      ;
; -5.733 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[29]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 6.580      ;
; -5.706 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.154     ; 6.553      ;
; -5.623 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a153~porta_we_reg ; debugger:inst1|led_out_buf[5]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.533     ; 6.091      ;
; -5.617 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[26]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 6.464      ;
; -5.597 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_we_reg  ; debugger:inst1|led_out_buf[10]                                                                                ; clk                         ; clk         ; 1.000        ; -0.535     ; 6.063      ;
; -5.587 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[27]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 6.434      ;
; -5.572 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a54~porta_we_reg  ; debugger:inst1|led_out_buf[14]                                                                                ; clk                         ; clk         ; 1.000        ; -0.526     ; 6.047      ;
; -5.567 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a48~porta_we_reg  ; debugger:inst1|led_out_buf[8]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.524     ; 6.044      ;
; -5.506 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a45~porta_we_reg  ; debugger:inst1|led_out_buf[5]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.507     ; 6.000      ;
; -5.471 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[24]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 6.318      ;
; -5.450 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a167~porta_we_reg ; debugger:inst1|led_out_buf[19]                                                                                ; clk                         ; clk         ; 1.000        ; -0.513     ; 5.938      ;
; -5.441 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[25]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 6.288      ;
; -5.410 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a55~porta_we_reg  ; debugger:inst1|led_out_buf[15]                                                                                ; clk                         ; clk         ; 1.000        ; -0.521     ; 5.890      ;
; -5.367 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_we_reg ; debugger:inst1|led_out_buf[10]                                                                                ; clk                         ; clk         ; 1.000        ; -0.514     ; 5.854      ;
; -5.362 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a159~porta_we_reg ; debugger:inst1|led_out_buf[11]                                                                                ; clk                         ; clk         ; 1.000        ; -0.518     ; 5.845      ;
; -5.350 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a162~porta_we_reg ; debugger:inst1|led_out_buf[14]                                                                                ; clk                         ; clk         ; 1.000        ; -0.539     ; 5.812      ;
; -5.325 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[22]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 6.172      ;
; -5.295 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[23]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 6.142      ;
; -5.265 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a52~porta_we_reg  ; debugger:inst1|led_out_buf[12]                                                                                ; clk                         ; clk         ; 1.000        ; -0.503     ; 5.763      ;
; -5.179 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[20]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 6.026      ;
; -5.178 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a156~porta_we_reg ; debugger:inst1|led_out_buf[8]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.517     ; 5.662      ;
; -5.149 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[21]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 5.996      ;
; -5.069 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a41~porta_we_reg  ; debugger:inst1|led_out_buf[1]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.505     ; 5.565      ;
; -5.033 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[18]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 5.880      ;
; -5.003 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[19]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 5.850      ;
; -4.996 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a160~porta_we_reg ; debugger:inst1|led_out_buf[12]                                                                                ; clk                         ; clk         ; 1.000        ; -0.448     ; 5.549      ;
; -4.951 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_we_reg  ; debugger:inst1|led_out_buf[11]                                                                                ; clk                         ; clk         ; 1.000        ; -0.506     ; 5.446      ;
; -4.945 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a59~porta_we_reg  ; debugger:inst1|led_out_buf[19]                                                                                ; clk                         ; clk         ; 1.000        ; -0.498     ; 5.448      ;
; -4.932 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a165~porta_we_reg ; debugger:inst1|led_out_buf[17]                                                                                ; clk                         ; clk         ; 1.000        ; -0.470     ; 5.463      ;
; -4.919 ; SPI_Routine:inst|clk_divider[31]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.826      ;
; -4.895 ; SPI_Routine:inst|clk_divider[30]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.802      ;
; -4.891 ; SPI_Routine:inst|clk_divider[0]                                                                         ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.091     ; 5.801      ;
; -4.889 ; SPI_Routine:inst|clk_divider[26]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.796      ;
; -4.887 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[16]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 5.734      ;
; -4.875 ; SPI_Routine:inst|clk_divider[25]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.782      ;
; -4.857 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[17]                                                                       ; clk                         ; clk         ; 1.000        ; -0.154     ; 5.704      ;
; -4.847 ; SPI_Routine:inst|clk_divider[29]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.754      ;
; -4.833 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a56~porta_we_reg  ; debugger:inst1|led_out_buf[16]                                                                                ; clk                         ; clk         ; 1.000        ; -0.507     ; 5.327      ;
; -4.807 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a53~porta_we_reg  ; debugger:inst1|led_out_buf[13]                                                                                ; clk                         ; clk         ; 1.000        ; -0.461     ; 5.347      ;
; -4.798 ; SPI_Routine:inst|clk_divider[23]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.705      ;
; -4.775 ; SPI_Routine:inst|clk_divider[20]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.682      ;
; -4.740 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a46~porta_we_reg  ; debugger:inst1|led_out_buf[6]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.504     ; 5.237      ;
; -4.738 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[14]                                                                       ; clk                         ; clk         ; 1.000        ; -0.151     ; 5.588      ;
; -4.732 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a49~porta_we_reg  ; debugger:inst1|led_out_buf[9]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.455     ; 5.278      ;
; -4.714 ; SPI_Routine:inst|clk_divider[24]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.621      ;
; -4.713 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a157~porta_we_reg ; debugger:inst1|led_out_buf[9]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.510     ; 5.204      ;
; -4.708 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[15]                                                                       ; clk                         ; clk         ; 1.000        ; -0.151     ; 5.558      ;
; -4.697 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a164~porta_we_reg ; debugger:inst1|led_out_buf[16]                                                                                ; clk                         ; clk         ; 1.000        ; -0.455     ; 5.243      ;
; -4.680 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a44~porta_we_reg  ; debugger:inst1|led_out_buf[4]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.513     ; 5.168      ;
; -4.673 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a150~porta_we_reg ; debugger:inst1|led_out_buf[2]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.493     ; 5.181      ;
; -4.655 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a43~porta_we_reg  ; debugger:inst1|led_out_buf[3]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.505     ; 5.151      ;
; -4.622 ; SPI_Routine:inst|clk_divider[18]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.529      ;
; -4.617 ; SPI_Routine:inst|clk_divider[21]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.524      ;
; -4.593 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a161~porta_we_reg ; debugger:inst1|led_out_buf[13]                                                                                ; clk                         ; clk         ; 1.000        ; -0.482     ; 5.112      ;
; -4.592 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[12]                                                                       ; clk                         ; clk         ; 1.000        ; -0.151     ; 5.442      ;
; -4.590 ; SPI_Routine:inst|clk_divider[17]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.497      ;
; -4.563 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a40~porta_we_reg  ; debugger:inst1|led_out_buf[0]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.502     ; 5.062      ;
; -4.562 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[13]                                                                       ; clk                         ; clk         ; 1.000        ; -0.151     ; 5.412      ;
; -4.516 ; SPI_Routine:inst|clk_divider[27]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.423      ;
; -4.506 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a42~porta_we_reg  ; debugger:inst1|led_out_buf[2]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.486     ; 5.021      ;
; -4.505 ; SPI_Routine:inst|clk_divider[28]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.412      ;
; -4.499 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a47~porta_we_reg  ; debugger:inst1|led_out_buf[7]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.496     ; 5.004      ;
; -4.491 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a166~porta_we_reg ; debugger:inst1|led_out_buf[18]                                                                                ; clk                         ; clk         ; 1.000        ; -0.461     ; 5.031      ;
; -4.470 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a149~porta_we_reg ; debugger:inst1|led_out_buf[1]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.502     ; 4.969      ;
; -4.455 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a151~porta_we_reg ; debugger:inst1|led_out_buf[3]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.493     ; 4.963      ;
; -4.451 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a152~porta_we_reg ; debugger:inst1|led_out_buf[4]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.480     ; 4.972      ;
; -4.446 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[10]                                                                       ; clk                         ; clk         ; 1.000        ; -0.151     ; 5.296      ;
; -4.425 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a58~porta_we_reg  ; debugger:inst1|led_out_buf[18]                                                                                ; clk                         ; clk         ; 1.000        ; -0.470     ; 4.956      ;
; -4.423 ; SPI_Routine:inst|clk_divider[22]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.330      ;
; -4.416 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[11]                                                                       ; clk                         ; clk         ; 1.000        ; -0.151     ; 5.266      ;
; -4.314 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a163~porta_we_reg ; debugger:inst1|led_out_buf[15]                                                                                ; clk                         ; clk         ; 1.000        ; -0.490     ; 4.825      ;
; -4.312 ; SPI_Routine:inst|clk_divider[5]                                                                         ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.090     ; 5.223      ;
; -4.300 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[8]                                                                        ; clk                         ; clk         ; 1.000        ; -0.151     ; 5.150      ;
; -4.273 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a148~porta_we_reg ; debugger:inst1|led_out_buf[0]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.486     ; 4.788      ;
; -4.270 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[9]                                                                        ; clk                         ; clk         ; 1.000        ; -0.151     ; 5.120      ;
; -4.254 ; memory_controller:inst4|clk_divider[17]                                                                 ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.089     ; 5.166      ;
; -4.241 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a155~porta_we_reg ; debugger:inst1|led_out_buf[7]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.473     ; 4.769      ;
; -4.239 ; memory_controller:inst4|clk_divider[19]                                                                 ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.089     ; 5.151      ;
; -4.192 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[1]                                                                        ; clk                         ; clk         ; 1.000        ; -0.154     ; 5.039      ;
; -4.167 ; memory_controller:inst4|clk_divider[20]                                                                 ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.089     ; 5.079      ;
; -4.165 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a154~porta_we_reg ; debugger:inst1|led_out_buf[6]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.501     ; 4.665      ;
; -4.154 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[6]                                                                        ; clk                         ; clk         ; 1.000        ; -0.151     ; 5.004      ;
; -4.133 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a57~porta_we_reg  ; debugger:inst1|led_out_buf[17]                                                                                ; clk                         ; clk         ; 1.000        ; -0.486     ; 4.648      ;
; -4.124 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[7]                                                                        ; clk                         ; clk         ; 1.000        ; -0.151     ; 4.974      ;
; -4.103 ; SPI_Routine:inst|clk_divider[19]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.010      ;
; -4.053 ; SPI_Routine:inst|clk_divider[7]                                                                         ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.090     ; 4.964      ;
; -4.048 ; memory_controller:inst4|clk_divider[21]                                                                 ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.089     ; 4.960      ;
; -4.045 ; memory_controller:inst4|clk_divider[22]                                                                 ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.089     ; 4.957      ;
; -4.009 ; SPI_Routine:inst|clk_divider[2]                                                                         ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.091     ; 4.919      ;
; -4.008 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[4]                                                                        ; clk                         ; clk         ; 1.000        ; -0.151     ; 4.858      ;
; -3.987 ; SPI_Routine:inst|clk_divider[3]                                                                         ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.091     ; 4.897      ;
; -3.978 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[5]                                                                        ; clk                         ; clk         ; 1.000        ; -0.151     ; 4.828      ;
; -3.964 ; memory_controller:inst4|clk_divider[26]                                                                 ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.089     ; 4.876      ;
; -3.937 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_we_reg       ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.253     ; 3.722      ;
; -3.937 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_address_reg0 ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.253     ; 3.722      ;
; -3.935 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_datain_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.246     ; 3.727      ;
; -3.922 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_we_reg        ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.261     ; 3.699      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI_Routine:inst|tmp'                                                                                                                                  ;
+--------+---------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -4.323 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 5.229      ;
; -4.238 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.094     ; 5.145      ;
; -4.156 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 5.064      ;
; -4.151 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 5.057      ;
; -4.149 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 5.057      ;
; -4.106 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 5.014      ;
; -4.104 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 5.012      ;
; -4.035 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.943      ;
; -4.000 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.908      ;
; -3.988 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 4.894      ;
; -3.988 ; SPI_Routine:inst|data_index[15]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.896      ;
; -3.956 ; SPI_Routine:inst|data_index[12]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.864      ;
; -3.945 ; SPI_Routine:inst|\spi_com:virtual_clk ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 4.856      ;
; -3.931 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.091     ; 4.841      ;
; -3.931 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.091     ; 4.841      ;
; -3.931 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.091     ; 4.841      ;
; -3.931 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.091     ; 4.841      ;
; -3.931 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.091     ; 4.841      ;
; -3.922 ; SPI_Routine:inst|data_index[14]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.830      ;
; -3.918 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 4.824      ;
; -3.889 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 4.795      ;
; -3.884 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.096     ; 4.789      ;
; -3.883 ; SPI_Routine:inst|data_index[2]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.791      ;
; -3.873 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.781      ;
; -3.870 ; SPI_Routine:inst|timer[7]             ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.094     ; 4.777      ;
; -3.846 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 4.757      ;
; -3.846 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 4.757      ;
; -3.846 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 4.757      ;
; -3.846 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 4.757      ;
; -3.846 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 4.757      ;
; -3.840 ; SPI_Routine:inst|data_index[2]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.748      ;
; -3.813 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.721      ;
; -3.812 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 4.718      ;
; -3.810 ; SPI_Routine:inst|data_index[0]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.718      ;
; -3.797 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 4.703      ;
; -3.784 ; SPI_Routine:inst|\spi_com:virtual_clk ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.088     ; 4.697      ;
; -3.776 ; SPI_Routine:inst|data_index[3]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.684      ;
; -3.769 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.096     ; 4.674      ;
; -3.767 ; SPI_Routine:inst|data_index[9]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.675      ;
; -3.759 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.091     ; 4.669      ;
; -3.759 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.091     ; 4.669      ;
; -3.759 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.091     ; 4.669      ;
; -3.759 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.091     ; 4.669      ;
; -3.759 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.091     ; 4.669      ;
; -3.757 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.669      ;
; -3.757 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.669      ;
; -3.757 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.669      ;
; -3.757 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.669      ;
; -3.757 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.669      ;
; -3.724 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 4.630      ;
; -3.715 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.623      ;
; -3.714 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.626      ;
; -3.714 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.626      ;
; -3.714 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.626      ;
; -3.714 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.626      ;
; -3.714 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.626      ;
; -3.712 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.624      ;
; -3.712 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.624      ;
; -3.712 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.624      ;
; -3.712 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.624      ;
; -3.712 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.624      ;
; -3.708 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.096     ; 4.613      ;
; -3.691 ; SPI_Routine:inst|data_index[7]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.599      ;
; -3.689 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.096     ; 4.594      ;
; -3.681 ; SPI_Routine:inst|data_index[2]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 4.587      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.673 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.093     ; 4.581      ;
; -3.666 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 4.577      ;
; -3.628 ; SPI_Routine:inst|\spi_com:virtual_clk ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.088     ; 4.541      ;
; -3.618 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 4.529      ;
; -3.608 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.520      ;
; -3.608 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.520      ;
; -3.608 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.520      ;
; -3.608 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.520      ;
; -3.608 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.520      ;
; -3.602 ; SPI_Routine:inst|data_index[2]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 4.508      ;
; -3.596 ; SPI_Routine:inst|data_index[15]       ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.508      ;
; -3.596 ; SPI_Routine:inst|data_index[15]       ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.508      ;
; -3.596 ; SPI_Routine:inst|data_index[15]       ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.508      ;
; -3.596 ; SPI_Routine:inst|data_index[15]       ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.508      ;
; -3.596 ; SPI_Routine:inst|data_index[15]       ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 4.508      ;
; -3.595 ; SPI_Routine:inst|data_index[0]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 4.501      ;
; -3.588 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 4.497      ;
; -3.588 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 4.497      ;
; -3.588 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 4.497      ;
; -3.588 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 4.497      ;
+--------+---------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'memory_controller:inst4|tmp'                                                                                                                                                            ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.691 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.602      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.690 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.601      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.638 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.549      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.616 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.527      ;
; -2.508 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[6]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.092     ; 3.417      ;
; -2.508 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[7]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.092     ; 3.417      ;
; -2.508 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[8]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.092     ; 3.417      ;
; -2.508 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[9]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.092     ; 3.417      ;
; -2.508 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[11]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.092     ; 3.417      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.463 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.374      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.435 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.346      ;
; -2.391 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[6]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.160      ; 3.552      ;
; -2.391 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[7]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.160      ; 3.552      ;
; -2.391 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[8]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.160      ; 3.552      ;
; -2.391 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[9]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.160      ; 3.552      ;
; -2.391 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[11]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.160      ; 3.552      ;
; -2.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.279      ;
; -2.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.279      ;
; -2.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.279      ;
; -2.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.279      ;
; -2.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.279      ;
; -2.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.279      ;
; -2.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.279      ;
; -2.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.279      ;
; -2.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.279      ;
; -2.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.279      ;
; -2.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.279      ;
; -2.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.090     ; 3.279      ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                 ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.265 ; memory_controller:inst4|tmp                                                                  ; memory_controller:inst4|tmp             ; memory_controller:inst4|tmp ; clk         ; 0.000        ; 3.281      ; 3.519      ;
; -0.025 ; SPI_Routine:inst|tmp                                                                         ; SPI_Routine:inst|tmp                    ; SPI_Routine:inst|tmp        ; clk         ; 0.000        ; 3.319      ; 3.797      ;
; 0.199  ; memory_controller:inst4|tmp                                                                  ; memory_controller:inst4|tmp             ; memory_controller:inst4|tmp ; clk         ; -0.500       ; 3.281      ; 3.483      ;
; 0.379  ; SPI_Routine:inst|tmp                                                                         ; SPI_Routine:inst|tmp                    ; SPI_Routine:inst|tmp        ; clk         ; -0.500       ; 3.319      ; 3.701      ;
; 0.595  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[14]          ; clk                         ; clk         ; 0.000        ; 0.090      ; 0.917      ;
; 0.730  ; SPI_Routine:inst|clk_divider[15]                                                             ; SPI_Routine:inst|clk_divider[15]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.053      ;
; 0.731  ; SPI_Routine:inst|clk_divider[13]                                                             ; SPI_Routine:inst|clk_divider[13]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.054      ;
; 0.731  ; SPI_Routine:inst|clk_divider[11]                                                             ; SPI_Routine:inst|clk_divider[11]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.054      ;
; 0.731  ; SPI_Routine:inst|clk_divider[19]                                                             ; SPI_Routine:inst|clk_divider[19]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.054      ;
; 0.731  ; SPI_Routine:inst|clk_divider[1]                                                              ; SPI_Routine:inst|clk_divider[1]         ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.054      ;
; 0.731  ; SPI_Routine:inst|clk_divider[5]                                                              ; SPI_Routine:inst|clk_divider[5]         ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.054      ;
; 0.732  ; SPI_Routine:inst|clk_divider[27]                                                             ; SPI_Routine:inst|clk_divider[27]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.732  ; SPI_Routine:inst|clk_divider[29]                                                             ; SPI_Routine:inst|clk_divider[29]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.732  ; SPI_Routine:inst|clk_divider[21]                                                             ; SPI_Routine:inst|clk_divider[21]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.732  ; SPI_Routine:inst|clk_divider[17]                                                             ; SPI_Routine:inst|clk_divider[17]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.733  ; SPI_Routine:inst|clk_divider[9]                                                              ; SPI_Routine:inst|clk_divider[9]         ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.733  ; SPI_Routine:inst|clk_divider[31]                                                             ; SPI_Routine:inst|clk_divider[31]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.733  ; SPI_Routine:inst|clk_divider[16]                                                             ; SPI_Routine:inst|clk_divider[16]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.733  ; SPI_Routine:inst|clk_divider[7]                                                              ; SPI_Routine:inst|clk_divider[7]         ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.733  ; SPI_Routine:inst|clk_divider[6]                                                              ; SPI_Routine:inst|clk_divider[6]         ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.733  ; memory_controller:inst4|clk_divider[16]                                                      ; memory_controller:inst4|clk_divider[16] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.054      ;
; 0.733  ; memory_controller:inst4|clk_divider[6]                                                       ; memory_controller:inst4|clk_divider[6]  ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.054      ;
; 0.733  ; memory_controller:inst4|clk_divider[2]                                                       ; memory_controller:inst4|clk_divider[2]  ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.054      ;
; 0.734  ; SPI_Routine:inst|clk_divider[14]                                                             ; SPI_Routine:inst|clk_divider[14]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; SPI_Routine:inst|clk_divider[12]                                                             ; SPI_Routine:inst|clk_divider[12]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; SPI_Routine:inst|clk_divider[25]                                                             ; SPI_Routine:inst|clk_divider[25]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; SPI_Routine:inst|clk_divider[23]                                                             ; SPI_Routine:inst|clk_divider[23]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; SPI_Routine:inst|clk_divider[22]                                                             ; SPI_Routine:inst|clk_divider[22]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; SPI_Routine:inst|clk_divider[18]                                                             ; SPI_Routine:inst|clk_divider[18]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; SPI_Routine:inst|clk_divider[4]                                                              ; SPI_Routine:inst|clk_divider[4]         ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; memory_controller:inst4|clk_divider[22]                                                      ; memory_controller:inst4|clk_divider[22] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.055      ;
; 0.734  ; memory_controller:inst4|clk_divider[18]                                                      ; memory_controller:inst4|clk_divider[18] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.055      ;
; 0.734  ; memory_controller:inst4|clk_divider[4]                                                       ; memory_controller:inst4|clk_divider[4]  ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.055      ;
; 0.734  ; memory_controller:inst4|clk_divider[14]                                                      ; memory_controller:inst4|clk_divider[14] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.055      ;
; 0.734  ; memory_controller:inst4|clk_divider[15]                                                      ; memory_controller:inst4|clk_divider[15] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.055      ;
; 0.734  ; memory_controller:inst4|clk_divider[12]                                                      ; memory_controller:inst4|clk_divider[12] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.055      ;
; 0.734  ; memory_controller:inst4|clk_divider[3]                                                       ; memory_controller:inst4|clk_divider[3]  ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.055      ;
; 0.735  ; SPI_Routine:inst|clk_divider[8]                                                              ; SPI_Routine:inst|clk_divider[8]         ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.058      ;
; 0.735  ; SPI_Routine:inst|clk_divider[10]                                                             ; SPI_Routine:inst|clk_divider[10]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.058      ;
; 0.735  ; SPI_Routine:inst|clk_divider[30]                                                             ; SPI_Routine:inst|clk_divider[30]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.058      ;
; 0.735  ; SPI_Routine:inst|clk_divider[20]                                                             ; SPI_Routine:inst|clk_divider[20]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.058      ;
; 0.735  ; memory_controller:inst4|clk_divider[30]                                                      ; memory_controller:inst4|clk_divider[30] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.056      ;
; 0.735  ; memory_controller:inst4|clk_divider[20]                                                      ; memory_controller:inst4|clk_divider[20] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.056      ;
; 0.735  ; memory_controller:inst4|clk_divider[19]                                                      ; memory_controller:inst4|clk_divider[19] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.056      ;
; 0.735  ; memory_controller:inst4|clk_divider[8]                                                       ; memory_controller:inst4|clk_divider[8]  ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.056      ;
; 0.735  ; memory_controller:inst4|clk_divider[10]                                                      ; memory_controller:inst4|clk_divider[10] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.056      ;
; 0.735  ; memory_controller:inst4|clk_divider[11]                                                      ; memory_controller:inst4|clk_divider[11] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.056      ;
; 0.735  ; memory_controller:inst4|clk_divider[5]                                                       ; memory_controller:inst4|clk_divider[5]  ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.056      ;
; 0.735  ; memory_controller:inst4|clk_divider[13]                                                      ; memory_controller:inst4|clk_divider[13] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.056      ;
; 0.736  ; SPI_Routine:inst|clk_divider[26]                                                             ; SPI_Routine:inst|clk_divider[26]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.059      ;
; 0.736  ; SPI_Routine:inst|clk_divider[24]                                                             ; SPI_Routine:inst|clk_divider[24]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.059      ;
; 0.736  ; SPI_Routine:inst|clk_divider[28]                                                             ; SPI_Routine:inst|clk_divider[28]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.059      ;
; 0.736  ; memory_controller:inst4|clk_divider[26]                                                      ; memory_controller:inst4|clk_divider[26] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.057      ;
; 0.736  ; memory_controller:inst4|clk_divider[27]                                                      ; memory_controller:inst4|clk_divider[27] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.057      ;
; 0.736  ; memory_controller:inst4|clk_divider[24]                                                      ; memory_controller:inst4|clk_divider[24] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.057      ;
; 0.736  ; memory_controller:inst4|clk_divider[29]                                                      ; memory_controller:inst4|clk_divider[29] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.057      ;
; 0.736  ; memory_controller:inst4|clk_divider[28]                                                      ; memory_controller:inst4|clk_divider[28] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.057      ;
; 0.736  ; memory_controller:inst4|clk_divider[21]                                                      ; memory_controller:inst4|clk_divider[21] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.057      ;
; 0.736  ; memory_controller:inst4|clk_divider[17]                                                      ; memory_controller:inst4|clk_divider[17] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.057      ;
; 0.737  ; memory_controller:inst4|clk_divider[31]                                                      ; memory_controller:inst4|clk_divider[31] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.058      ;
; 0.737  ; memory_controller:inst4|clk_divider[9]                                                       ; memory_controller:inst4|clk_divider[9]  ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.058      ;
; 0.737  ; memory_controller:inst4|clk_divider[7]                                                       ; memory_controller:inst4|clk_divider[7]  ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.058      ;
; 0.738  ; memory_controller:inst4|clk_divider[25]                                                      ; memory_controller:inst4|clk_divider[25] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.059      ;
; 0.738  ; memory_controller:inst4|clk_divider[23]                                                      ; memory_controller:inst4|clk_divider[23] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.059      ;
; 0.846  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[6]           ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.168      ;
; 0.854  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[8]           ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.176      ;
; 0.854  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[5]           ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.176      ;
; 0.856  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[10]          ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.178      ;
; 0.873  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[7]           ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.195      ;
; 0.875  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[17]          ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.197      ;
; 0.876  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[15]          ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.198      ;
; 0.877  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[18]          ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.199      ;
; 0.878  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[13]          ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.200      ;
; 0.878  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[12]          ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.200      ;
; 0.880  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[19]          ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.202      ;
; 0.883  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[11]          ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.205      ;
; 0.884  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[9]           ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.206      ;
; 0.885  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[16]          ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.207      ;
; 1.081  ; SPI_Routine:inst|clk_divider[15]                                                             ; SPI_Routine:inst|clk_divider[16]        ; clk                         ; clk         ; 0.000        ; 0.095      ; 1.408      ;
; 1.086  ; SPI_Routine:inst|clk_divider[5]                                                              ; SPI_Routine:inst|clk_divider[6]         ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.086  ; SPI_Routine:inst|clk_divider[13]                                                             ; SPI_Routine:inst|clk_divider[14]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.086  ; SPI_Routine:inst|clk_divider[11]                                                             ; SPI_Routine:inst|clk_divider[12]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.086  ; SPI_Routine:inst|clk_divider[17]                                                             ; SPI_Routine:inst|clk_divider[18]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.086  ; SPI_Routine:inst|clk_divider[19]                                                             ; SPI_Routine:inst|clk_divider[20]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.087  ; SPI_Routine:inst|clk_divider[21]                                                             ; SPI_Routine:inst|clk_divider[22]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.087  ; SPI_Routine:inst|clk_divider[7]                                                              ; SPI_Routine:inst|clk_divider[8]         ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.087  ; SPI_Routine:inst|clk_divider[9]                                                              ; SPI_Routine:inst|clk_divider[10]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.087  ; SPI_Routine:inst|clk_divider[29]                                                             ; SPI_Routine:inst|clk_divider[30]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.087  ; SPI_Routine:inst|clk_divider[27]                                                             ; SPI_Routine:inst|clk_divider[28]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.087  ; memory_controller:inst4|clk_divider[2]                                                       ; memory_controller:inst4|clk_divider[3]  ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.408      ;
; 1.087  ; memory_controller:inst4|clk_divider[16]                                                      ; memory_controller:inst4|clk_divider[17] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.408      ;
; 1.088  ; SPI_Routine:inst|clk_divider[25]                                                             ; SPI_Routine:inst|clk_divider[26]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.411      ;
; 1.088  ; SPI_Routine:inst|clk_divider[23]                                                             ; SPI_Routine:inst|clk_divider[24]        ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.411      ;
; 1.088  ; memory_controller:inst4|clk_divider[14]                                                      ; memory_controller:inst4|clk_divider[15] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.409      ;
; 1.088  ; memory_controller:inst4|clk_divider[18]                                                      ; memory_controller:inst4|clk_divider[19] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.409      ;
; 1.088  ; memory_controller:inst4|clk_divider[4]                                                       ; memory_controller:inst4|clk_divider[5]  ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.409      ;
; 1.088  ; memory_controller:inst4|clk_divider[12]                                                      ; memory_controller:inst4|clk_divider[13] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.409      ;
; 1.088  ; memory_controller:inst4|clk_divider[6]                                                       ; memory_controller:inst4|clk_divider[7]  ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.409      ;
; 1.089  ; memory_controller:inst4|clk_divider[10]                                                      ; memory_controller:inst4|clk_divider[11] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.410      ;
; 1.089  ; memory_controller:inst4|clk_divider[20]                                                      ; memory_controller:inst4|clk_divider[21] ; clk                         ; clk         ; 0.000        ; 0.089      ; 1.410      ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'memory_controller:inst4|tmp'                                                                                                                                                            ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.208 ; SPI_Routine:inst|data_out[50]                      ; memory_controller:inst4|data_out[50]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.593      ; 1.033      ;
; 0.208 ; SPI_Routine:inst|data_out[47]                      ; memory_controller:inst4|data_out[47]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.593      ; 1.033      ;
; 0.208 ; SPI_Routine:inst|data_out[40]                      ; memory_controller:inst4|data_out[40]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.593      ; 1.033      ;
; 0.410 ; SPI_Routine:inst|data_out[42]                      ; memory_controller:inst4|data_out[42]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.593      ; 1.235      ;
; 0.410 ; SPI_Routine:inst|data_out[41]                      ; memory_controller:inst4|data_out[41]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.593      ; 1.235      ;
; 0.411 ; SPI_Routine:inst|data_out[43]                      ; memory_controller:inst4|data_out[43]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.593      ; 1.236      ;
; 0.421 ; SPI_Routine:inst|data_out[46]                      ; memory_controller:inst4|data_out[46]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.593      ; 1.246      ;
; 0.422 ; SPI_Routine:inst|data_out[48]                      ; memory_controller:inst4|data_out[48]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.593      ; 1.247      ;
; 0.424 ; memory_controller:inst4|memory_full                ; memory_controller:inst4|memory_full                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 0.746      ;
; 0.424 ; memory_controller:inst4|\logic:flag                ; memory_controller:inst4|\logic:flag                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 0.746      ;
; 0.424 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 0.746      ;
; 0.424 ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 0.746      ;
; 0.436 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 0.758      ;
; 0.460 ; SPI_Routine:inst|data_out[49]                      ; memory_controller:inst4|data_out[49]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.593      ; 1.285      ;
; 0.504 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|address_out[12]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 0.826      ;
; 0.505 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|address_out[10]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 0.827      ;
; 0.523 ; SPI_Routine:inst|data_out[55]                      ; memory_controller:inst4|data_out[55]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.583      ; 1.338      ;
; 0.523 ; SPI_Routine:inst|data_out[53]                      ; memory_controller:inst4|data_out[53]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.583      ; 1.338      ;
; 0.529 ; SPI_Routine:inst|data_out[45]                      ; memory_controller:inst4|data_out[45]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.580      ; 1.341      ;
; 0.705 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|address_out[1]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.091      ; 1.028      ;
; 0.719 ; SPI_Routine:inst|data_out[59]                      ; memory_controller:inst4|data_out[59]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.584      ; 1.535      ;
; 0.729 ; memory_controller:inst4|\logic:flag                ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.051      ;
; 0.733 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.055      ;
; 0.734 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.056      ;
; 0.734 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.056      ;
; 0.735 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.057      ;
; 0.737 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.059      ;
; 0.737 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.059      ;
; 0.737 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.059      ;
; 0.740 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|address_out[2]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.091      ; 1.063      ;
; 0.744 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.066      ;
; 0.744 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.066      ;
; 0.750 ; SPI_Routine:inst|data_out[51]                      ; memory_controller:inst4|data_out[51]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.580      ; 1.562      ;
; 0.757 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.079      ;
; 0.759 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.081      ;
; 0.759 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.081      ;
; 0.761 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|\logic:flag                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.083      ;
; 0.770 ; SPI_Routine:inst|data_out[52]                      ; memory_controller:inst4|data_out[52]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.581      ; 1.583      ;
; 0.785 ; SPI_Routine:inst|data_out[54]                      ; memory_controller:inst4|data_out[54]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.584      ; 1.601      ;
; 0.786 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.108      ;
; 0.852 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|address_out[5]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.091      ; 1.175      ;
; 0.924 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:flag                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.576      ; 1.732      ;
; 0.925 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|wren_out                   ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.576      ; 1.733      ;
; 0.925 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|address_out[8]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.088      ; 1.245      ;
; 0.925 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|address_out[11]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.088      ; 1.245      ;
; 0.937 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|address_out[9]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.088      ; 1.257      ;
; 0.946 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|address_out[13]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.267      ;
; 0.946 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|address_out[6]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.088      ; 1.266      ;
; 0.951 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|address_out[7]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.088      ; 1.271      ;
; 0.959 ; SPI_Routine:inst|data_out[57]                      ; memory_controller:inst4|data_out[57]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.585      ; 1.776      ;
; 0.991 ; SPI_Routine:inst|data_out[44]                      ; memory_controller:inst4|data_out[44]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.581      ; 1.804      ;
; 0.997 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.319      ;
; 0.998 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.091      ; 1.321      ;
; 1.068 ; SPI_Routine:inst|data_out[58]                      ; memory_controller:inst4|data_out[58]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.578      ; 1.878      ;
; 1.088 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.410      ;
; 1.088 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.410      ;
; 1.095 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.417      ;
; 1.096 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.418      ;
; 1.098 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.420      ;
; 1.098 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.420      ;
; 1.098 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.420      ;
; 1.098 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.420      ;
; 1.104 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.426      ;
; 1.105 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.427      ;
; 1.107 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.429      ;
; 1.107 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.429      ;
; 1.111 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.433      ;
; 1.113 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.435      ;
; 1.120 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.442      ;
; 1.129 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.451      ;
; 1.144 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|address_out[4]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.091      ; 1.467      ;
; 1.145 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|address_out[0]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.092      ; 1.469      ;
; 1.161 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|address_out[3]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.091      ; 1.484      ;
; 1.219 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.541      ;
; 1.219 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.541      ;
; 1.228 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.550      ;
; 1.228 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.550      ;
; 1.229 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.551      ;
; 1.235 ; SPI_Routine:inst|data_out[56]                      ; memory_controller:inst4|data_out[56]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.578      ; 2.045      ;
; 1.235 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.557      ;
; 1.236 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.558      ;
; 1.238 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.560      ;
; 1.238 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.560      ;
; 1.238 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.560      ;
; 1.242 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.564      ;
; 1.244 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.566      ;
; 1.244 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.566      ;
; 1.245 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.567      ;
; 1.247 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.569      ;
; 1.247 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.569      ;
; 1.251 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.573      ;
; 1.253 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.575      ;
; 1.325 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.091      ; 1.648      ;
; 1.330 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.652      ;
; 1.359 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.681      ;
; 1.359 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.681      ;
; 1.368 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.690      ;
; 1.368 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.690      ;
; 1.373 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.090      ; 1.695      ;
; 1.374 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.091      ; 1.697      ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI_Routine:inst|tmp'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.423 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.746      ;
; 0.423 ; SPI_Routine:inst|\spi_com:enable_measurement ; SPI_Routine:inst|\spi_com:enable_measurement ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.746      ;
; 0.423 ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.746      ;
; 0.423 ; SPI_Routine:inst|data_read[20]               ; SPI_Routine:inst|data_read[20]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.746      ;
; 0.423 ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.746      ;
; 0.423 ; SPI_Routine:inst|data_read[13]               ; SPI_Routine:inst|data_read[13]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.746      ;
; 0.423 ; SPI_Routine:inst|data_read[11]               ; SPI_Routine:inst|data_read[11]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.746      ;
; 0.423 ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.746      ;
; 0.423 ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.746      ;
; 0.423 ; SPI_Routine:inst|data_read[4]                ; SPI_Routine:inst|data_read[4]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.746      ;
; 0.424 ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.746      ;
; 0.424 ; SPI_Routine:inst|data_read[8]                ; SPI_Routine:inst|data_read[8]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.746      ;
; 0.424 ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.746      ;
; 0.435 ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.758      ;
; 0.480 ; SPI_Routine:inst|data_read[20]               ; SPI_Routine:inst|data_out[56]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.803      ;
; 0.486 ; SPI_Routine:inst|data_read[16]               ; SPI_Routine:inst|data_out[52]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.808      ;
; 0.487 ; SPI_Routine:inst|data_read[17]               ; SPI_Routine:inst|data_out[53]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.809      ;
; 0.491 ; SPI_Routine:inst|data_read[15]               ; SPI_Routine:inst|data_out[51]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.813      ;
; 0.492 ; SPI_Routine:inst|data_read[19]               ; SPI_Routine:inst|data_out[55]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.814      ;
; 0.505 ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|data_out[54]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.828      ;
; 0.515 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.838      ;
; 0.515 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st2_rxData       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.838      ;
; 0.627 ; SPI_Routine:inst|data_read[21]               ; SPI_Routine:inst|data_out[57]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.950      ;
; 0.627 ; SPI_Routine:inst|data_read[9]                ; SPI_Routine:inst|data_out[45]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.949      ;
; 0.627 ; SPI_Routine:inst|data_read[8]                ; SPI_Routine:inst|data_out[44]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.949      ;
; 0.628 ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|data_out[58]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.951      ;
; 0.629 ; SPI_Routine:inst|data_read[23]               ; SPI_Routine:inst|data_out[59]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.952      ;
; 0.631 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.954      ;
; 0.647 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|timer[3]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 0.970      ;
; 0.692 ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|data_out[41]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.015      ;
; 0.714 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st1_txValue      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.092      ; 1.038      ;
; 0.732 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.055      ;
; 0.732 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.055      ;
; 0.733 ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.056      ;
; 0.734 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.057      ;
; 0.734 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.057      ;
; 0.735 ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.058      ;
; 0.735 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.058      ;
; 0.736 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.059      ;
; 0.736 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.059      ;
; 0.736 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.059      ;
; 0.755 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.078      ;
; 0.755 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.078      ;
; 0.755 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.078      ;
; 0.758 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.081      ;
; 0.758 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.081      ;
; 0.780 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.103      ;
; 0.785 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.108      ;
; 0.852 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.174      ;
; 0.887 ; SPI_Routine:inst|data_read[17]               ; SPI_Routine:inst|data_read[17]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.209      ;
; 0.888 ; SPI_Routine:inst|data_read[19]               ; SPI_Routine:inst|data_read[19]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.210      ;
; 0.896 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.092      ; 1.220      ;
; 0.900 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|ss                          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.092      ; 1.224      ;
; 0.905 ; SPI_Routine:inst|data_in[1]                  ; SPI_Routine:inst|value[1]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.092      ; 1.229      ;
; 0.913 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.092      ; 1.237      ;
; 0.917 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|sclk                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.092      ; 1.241      ;
; 0.925 ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|data_out[43]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.093      ; 1.250      ;
; 0.927 ; SPI_Routine:inst|data_read[4]                ; SPI_Routine:inst|data_out[40]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.089      ; 1.248      ;
; 0.975 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[6]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.297      ;
; 0.997 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.319      ;
; 0.997 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|\spi_com:enable_measurement ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.319      ;
; 0.998 ; SPI_Routine:inst|data_in[8]                  ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.092      ; 1.322      ;
; 1.021 ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|data_out[48]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.344      ;
; 1.032 ; SPI_Routine:inst|data_read[9]                ; SPI_Routine:inst|data_read[9]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.354      ;
; 1.064 ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|data_out[46]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.094      ; 1.390      ;
; 1.069 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.092      ; 1.393      ;
; 1.077 ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|data_out[50]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.092      ; 1.401      ;
; 1.087 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.410      ;
; 1.087 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.410      ;
; 1.088 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.411      ;
; 1.088 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.411      ;
; 1.095 ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.417      ;
; 1.096 ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.419      ;
; 1.096 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.419      ;
; 1.097 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.420      ;
; 1.097 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.420      ;
; 1.097 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.420      ;
; 1.105 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.428      ;
; 1.106 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.429      ;
; 1.106 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.429      ;
; 1.106 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.429      ;
; 1.109 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.432      ;
; 1.110 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.433      ;
; 1.110 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.433      ;
; 1.118 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.441      ;
; 1.119 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.442      ;
; 1.119 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.442      ;
; 1.125 ; SPI_Routine:inst|data_read[16]               ; SPI_Routine:inst|data_read[16]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.447      ;
; 1.127 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.450      ;
; 1.128 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.451      ;
; 1.128 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.451      ;
; 1.134 ; SPI_Routine:inst|data_read[6]                ; SPI_Routine:inst|data_read[6]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.456      ;
; 1.148 ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.470      ;
; 1.154 ; SPI_Routine:inst|data_in[12]                 ; SPI_Routine:inst|address[4]                  ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.093      ; 1.479      ;
; 1.170 ; SPI_Routine:inst|data_read[23]               ; SPI_Routine:inst|data_read[23]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.493      ;
; 1.172 ; SPI_Routine:inst|data_read[6]                ; SPI_Routine:inst|data_out[42]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.495      ;
; 1.173 ; SPI_Routine:inst|data_read[21]               ; SPI_Routine:inst|data_read[21]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.496      ;
; 1.177 ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.500      ;
; 1.198 ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|timer[6]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.520      ;
; 1.208 ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.531      ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a148~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a148~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a148~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a149~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a149~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a149~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a150~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a150~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a150~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a151~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a151~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a151~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a152~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a152~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a152~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a153~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a153~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a153~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a154~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a154~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a154~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a155~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a155~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a155~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a156~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a156~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a156~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a157~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a157~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a157~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a159~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a159~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a159~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a160~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a160~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a160~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a161~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a161~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a161~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a162~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a162~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a162~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a163~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a163~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a163~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a164~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a164~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a164~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a165~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a165~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a165~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a166~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a166~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a166~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a167~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a167~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a167~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a40~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a40~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a40~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a41~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a41~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a41~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a42~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a42~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a42~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a43~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a43~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a43~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a44~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a44~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a44~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a45~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a45~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a45~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a46~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a46~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a46~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a47~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a47~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a47~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a48~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a48~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a48~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a49~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a49~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a49~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a52~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a52~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a52~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a53~porta_address_reg0  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI_Routine:inst|tmp'                                                                            ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:enable_measurement ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:virtual_clk        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[12]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[40]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[41]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[42]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[43]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[44]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[45]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[46]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[47]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[48]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[49]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[50]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[51]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[52]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[53]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[54]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[55]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[56]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[57]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[58]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[59]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_rdy                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[11]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[12]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[13]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[14]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[15]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[16]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[17]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[18]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[19]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[20]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[21]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[22]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[23]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[9]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mode[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mosi                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st0_txAddress    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st1_txValue      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st2_rxData       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st4_rxAllAxis    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st5_wait         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st_idle          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st0_txAddress ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st1_txValue   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st2_rxData    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st4_rxAllAxis ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st5_wait      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st_idle       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|sclk                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|ss                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|value[1]                    ;
; 0.135  ; 0.355        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:virtual_clk        ;
; 0.135  ; 0.355        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[54]                ;
; 0.135  ; 0.355        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[57]                ;
; 0.135  ; 0.355        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[59]                ;
; 0.135  ; 0.355        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[10]               ;
; 0.135  ; 0.355        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[18]               ;
; 0.135  ; 0.355        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[21]               ;
; 0.135  ; 0.355        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[23]               ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:enable_measurement ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[0]                  ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[4]                  ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[1]                  ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[8]                  ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[0]               ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[10]              ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'memory_controller:inst4|tmp'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:clk_div4            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:flag                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[11]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[13]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[40]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[41]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[42]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[43]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[44]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[45]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[46]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[47]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[48]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[49]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[50]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[51]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[52]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[53]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[54]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[55]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[56]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[57]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[58]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[59]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|memory_full                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|wren_out                   ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[10] ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[11] ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[12] ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[13] ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[1]  ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[2]  ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[3]  ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[4]  ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[5]  ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[6]  ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[7]  ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[8]  ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[9]  ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[0]             ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[10]            ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[11]            ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[12]            ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[1]             ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[2]             ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[3]             ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[4]             ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[5]             ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[6]             ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[7]             ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[8]             ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[9]             ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[44]               ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[45]               ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[51]               ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[52]               ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[53]               ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[54]               ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[55]               ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[56]               ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[57]               ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[58]               ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[59]               ;
; 0.167  ; 0.387        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[0]  ;
; 0.167  ; 0.387        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:clk_div4            ;
; 0.167  ; 0.387        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:flag                ;
; 0.167  ; 0.387        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[13]            ;
; 0.167  ; 0.387        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|memory_full                ;
; 0.167  ; 0.387        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|wren_out                   ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[40]               ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[41]               ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[42]               ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[43]               ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[46]               ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; 4.434 ; 4.791 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; 3.242 ; 3.617 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; 4.434 ; 4.791 ; Rise       ; SPI_Routine:inst|tmp ;
; miso      ; SPI_Routine:inst|tmp ; 3.706 ; 4.220 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; -0.640 ; -0.877 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; -0.640 ; -0.877 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; -1.202 ; -1.460 ; Rise       ; SPI_Routine:inst|tmp ;
; miso      ; SPI_Routine:inst|tmp ; -1.773 ; -2.215 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+--------+--------+------------+----------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; mosi      ; SPI_Routine:inst|tmp        ; 12.407 ; 11.981 ; Rise       ; SPI_Routine:inst|tmp        ;
; sclk      ; SPI_Routine:inst|tmp        ; 11.569 ; 11.360 ; Rise       ; SPI_Routine:inst|tmp        ;
; ss        ; SPI_Routine:inst|tmp        ; 11.647 ; 11.300 ; Rise       ; SPI_Routine:inst|tmp        ;
; LED[*]    ; clk                         ; 11.112 ; 10.872 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 11.112 ; 10.598 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 9.080  ; 9.038  ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 10.255 ; 9.968  ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 9.504  ; 9.367  ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 9.524  ; 9.225  ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 8.895  ; 8.703  ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 9.581  ; 9.341  ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 9.652  ; 9.395  ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 8.735  ; 8.678  ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 10.852 ; 10.561 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 9.622  ; 9.447  ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 10.688 ; 10.398 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 10.053 ; 9.708  ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 10.152 ; 9.948  ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 9.698  ; 9.443  ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 9.608  ; 9.355  ; Rise       ; clk                         ;
;  LED[16]  ; clk                         ; 9.898  ; 9.594  ; Rise       ; clk                         ;
;  LED[17]  ; clk                         ; 11.022 ; 10.872 ; Rise       ; clk                         ;
;  LED[18]  ; clk                         ; 9.262  ; 9.119  ; Rise       ; clk                         ;
;  LED[19]  ; clk                         ; 8.986  ; 8.891  ; Rise       ; clk                         ;
; LEDR[*]   ; memory_controller:inst4|tmp ; 11.590 ; 11.333 ; Rise       ; memory_controller:inst4|tmp ;
;  LEDR[17] ; memory_controller:inst4|tmp ; 11.590 ; 11.333 ; Rise       ; memory_controller:inst4|tmp ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; mosi      ; SPI_Routine:inst|tmp        ; 11.916 ; 11.501 ; Rise       ; SPI_Routine:inst|tmp        ;
; sclk      ; SPI_Routine:inst|tmp        ; 11.112 ; 10.906 ; Rise       ; SPI_Routine:inst|tmp        ;
; ss        ; SPI_Routine:inst|tmp        ; 11.187 ; 10.849 ; Rise       ; SPI_Routine:inst|tmp        ;
; LED[*]    ; clk                         ; 8.427  ; 8.370  ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 10.707 ; 10.211 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 8.756  ; 8.714  ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 9.886  ; 9.609  ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 9.166  ; 9.033  ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 9.183  ; 8.895  ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 8.580  ; 8.395  ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 9.238  ; 9.006  ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 9.307  ; 9.059  ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 8.427  ; 8.370  ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 10.457 ; 10.175 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 9.276  ; 9.106  ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 10.299 ; 10.019 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 9.690  ; 9.356  ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 9.785  ; 9.587  ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 9.350  ; 9.103  ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 9.263  ; 9.018  ; Rise       ; clk                         ;
;  LED[16]  ; clk                         ; 9.540  ; 9.246  ; Rise       ; clk                         ;
;  LED[17]  ; clk                         ; 10.678 ; 10.536 ; Rise       ; clk                         ;
;  LED[18]  ; clk                         ; 8.930  ; 8.791  ; Rise       ; clk                         ;
;  LED[19]  ; clk                         ; 8.666  ; 8.572  ; Rise       ; clk                         ;
; LEDR[*]   ; memory_controller:inst4|tmp ; 11.137 ; 10.887 ; Rise       ; memory_controller:inst4|tmp ;
;  LEDR[17] ; memory_controller:inst4|tmp ; 11.137 ; 10.887 ; Rise       ; memory_controller:inst4|tmp ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                 ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 156.67 MHz ; 156.67 MHz      ; clk                         ;      ;
; 203.67 MHz ; 203.67 MHz      ; SPI_Routine:inst|tmp        ;      ;
; 291.8 MHz  ; 291.8 MHz       ; memory_controller:inst4|tmp ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -5.383 ; -683.029      ;
; SPI_Routine:inst|tmp        ; -3.910 ; -227.720      ;
; memory_controller:inst4|tmp ; -2.427 ; -101.619      ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.180 ; -0.180        ;
; memory_controller:inst4|tmp ; 0.180  ; 0.000         ;
; SPI_Routine:inst|tmp        ; 0.372  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.201 ; -515.002      ;
; SPI_Routine:inst|tmp        ; -1.487 ; -126.673      ;
; memory_controller:inst4|tmp ; -1.487 ; -77.478       ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                       ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -5.383 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.140     ; 6.245      ;
; -5.257 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[31]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 6.118      ;
; -5.144 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a153~porta_we_reg ; debugger:inst1|led_out_buf[5]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.473     ; 5.673      ;
; -5.131 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[29]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.992      ;
; -5.113 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[30]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.974      ;
; -5.108 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_we_reg  ; debugger:inst1|led_out_buf[10]                                                                                ; clk                         ; clk         ; 1.000        ; -0.474     ; 5.636      ;
; -5.106 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a54~porta_we_reg  ; debugger:inst1|led_out_buf[14]                                                                                ; clk                         ; clk         ; 1.000        ; -0.470     ; 5.638      ;
; -5.080 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a48~porta_we_reg  ; debugger:inst1|led_out_buf[8]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.468     ; 5.614      ;
; -5.038 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a45~porta_we_reg  ; debugger:inst1|led_out_buf[5]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.452     ; 5.588      ;
; -5.005 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[27]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.866      ;
; -4.987 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[28]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.848      ;
; -4.982 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a167~porta_we_reg ; debugger:inst1|led_out_buf[19]                                                                                ; clk                         ; clk         ; 1.000        ; -0.457     ; 5.527      ;
; -4.937 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a55~porta_we_reg  ; debugger:inst1|led_out_buf[15]                                                                                ; clk                         ; clk         ; 1.000        ; -0.465     ; 5.474      ;
; -4.897 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_we_reg ; debugger:inst1|led_out_buf[10]                                                                                ; clk                         ; clk         ; 1.000        ; -0.453     ; 5.446      ;
; -4.879 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[25]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.740      ;
; -4.878 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a159~porta_we_reg ; debugger:inst1|led_out_buf[11]                                                                                ; clk                         ; clk         ; 1.000        ; -0.460     ; 5.420      ;
; -4.872 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a162~porta_we_reg ; debugger:inst1|led_out_buf[14]                                                                                ; clk                         ; clk         ; 1.000        ; -0.477     ; 5.397      ;
; -4.861 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[26]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.722      ;
; -4.801 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a52~porta_we_reg  ; debugger:inst1|led_out_buf[12]                                                                                ; clk                         ; clk         ; 1.000        ; -0.448     ; 5.355      ;
; -4.753 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[23]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.614      ;
; -4.735 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[24]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.596      ;
; -4.729 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a156~porta_we_reg ; debugger:inst1|led_out_buf[8]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.461     ; 5.270      ;
; -4.627 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[21]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.488      ;
; -4.609 ; SPI_Routine:inst|clk_divider[0]                                                                         ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.082     ; 5.529      ;
; -4.609 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[22]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.470      ;
; -4.606 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a41~porta_we_reg  ; debugger:inst1|led_out_buf[1]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.452     ; 5.156      ;
; -4.567 ; SPI_Routine:inst|clk_divider[31]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.485      ;
; -4.528 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a160~porta_we_reg ; debugger:inst1|led_out_buf[12]                                                                                ; clk                         ; clk         ; 1.000        ; -0.390     ; 5.140      ;
; -4.527 ; SPI_Routine:inst|clk_divider[30]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.445      ;
; -4.520 ; SPI_Routine:inst|clk_divider[26]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.438      ;
; -4.512 ; SPI_Routine:inst|clk_divider[25]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.430      ;
; -4.501 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[19]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.362      ;
; -4.496 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a59~porta_we_reg  ; debugger:inst1|led_out_buf[19]                                                                                ; clk                         ; clk         ; 1.000        ; -0.441     ; 5.057      ;
; -4.493 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_we_reg  ; debugger:inst1|led_out_buf[11]                                                                                ; clk                         ; clk         ; 1.000        ; -0.448     ; 5.047      ;
; -4.483 ; SPI_Routine:inst|clk_divider[29]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.401      ;
; -4.483 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[20]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.344      ;
; -4.478 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a165~porta_we_reg ; debugger:inst1|led_out_buf[17]                                                                                ; clk                         ; clk         ; 1.000        ; -0.413     ; 5.067      ;
; -4.450 ; SPI_Routine:inst|clk_divider[23]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.368      ;
; -4.427 ; SPI_Routine:inst|clk_divider[20]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.345      ;
; -4.394 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a56~porta_we_reg  ; debugger:inst1|led_out_buf[16]                                                                                ; clk                         ; clk         ; 1.000        ; -0.452     ; 4.944      ;
; -4.375 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[17]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.236      ;
; -4.372 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a53~porta_we_reg  ; debugger:inst1|led_out_buf[13]                                                                                ; clk                         ; clk         ; 1.000        ; -0.406     ; 4.968      ;
; -4.359 ; SPI_Routine:inst|clk_divider[24]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.277      ;
; -4.357 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[18]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.218      ;
; -4.294 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a46~porta_we_reg  ; debugger:inst1|led_out_buf[6]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.449     ; 4.847      ;
; -4.293 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a49~porta_we_reg  ; debugger:inst1|led_out_buf[9]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.399     ; 4.896      ;
; -4.290 ; SPI_Routine:inst|clk_divider[18]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.208      ;
; -4.286 ; SPI_Routine:inst|clk_divider[21]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.204      ;
; -4.266 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a157~porta_we_reg ; debugger:inst1|led_out_buf[9]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.454     ; 4.814      ;
; -4.262 ; SPI_Routine:inst|clk_divider[17]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.180      ;
; -4.251 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a164~porta_we_reg ; debugger:inst1|led_out_buf[16]                                                                                ; clk                         ; clk         ; 1.000        ; -0.399     ; 4.854      ;
; -4.246 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[15]                                                                       ; clk                         ; clk         ; 1.000        ; -0.138     ; 5.110      ;
; -4.231 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[16]                                                                       ; clk                         ; clk         ; 1.000        ; -0.141     ; 5.092      ;
; -4.225 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a44~porta_we_reg  ; debugger:inst1|led_out_buf[4]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.457     ; 4.770      ;
; -4.223 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a150~porta_we_reg ; debugger:inst1|led_out_buf[2]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.438     ; 4.787      ;
; -4.208 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a43~porta_we_reg  ; debugger:inst1|led_out_buf[3]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.452     ; 4.758      ;
; -4.170 ; SPI_Routine:inst|clk_divider[27]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.088      ;
; -4.162 ; SPI_Routine:inst|clk_divider[28]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.080      ;
; -4.152 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a161~porta_we_reg ; debugger:inst1|led_out_buf[13]                                                                                ; clk                         ; clk         ; 1.000        ; -0.425     ; 4.729      ;
; -4.126 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a40~porta_we_reg  ; debugger:inst1|led_out_buf[0]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.445     ; 4.683      ;
; -4.120 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[13]                                                                       ; clk                         ; clk         ; 1.000        ; -0.138     ; 4.984      ;
; -4.102 ; SPI_Routine:inst|clk_divider[22]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 5.020      ;
; -4.102 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[14]                                                                       ; clk                         ; clk         ; 1.000        ; -0.138     ; 4.966      ;
; -4.078 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a47~porta_we_reg  ; debugger:inst1|led_out_buf[7]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.440     ; 4.640      ;
; -4.066 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a42~porta_we_reg  ; debugger:inst1|led_out_buf[2]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.431     ; 4.637      ;
; -4.061 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a166~porta_we_reg ; debugger:inst1|led_out_buf[18]                                                                                ; clk                         ; clk         ; 1.000        ; -0.406     ; 4.657      ;
; -4.030 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a149~porta_we_reg ; debugger:inst1|led_out_buf[1]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.445     ; 4.587      ;
; -4.018 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a151~porta_we_reg ; debugger:inst1|led_out_buf[3]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.438     ; 4.582      ;
; -4.011 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a152~porta_we_reg ; debugger:inst1|led_out_buf[4]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.422     ; 4.591      ;
; -4.006 ; SPI_Routine:inst|clk_divider[5]                                                                         ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.081     ; 4.927      ;
; -3.994 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[11]                                                                       ; clk                         ; clk         ; 1.000        ; -0.138     ; 4.858      ;
; -3.985 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a58~porta_we_reg  ; debugger:inst1|led_out_buf[18]                                                                                ; clk                         ; clk         ; 1.000        ; -0.413     ; 4.574      ;
; -3.976 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[12]                                                                       ; clk                         ; clk         ; 1.000        ; -0.138     ; 4.840      ;
; -3.927 ; memory_controller:inst4|clk_divider[17]                                                                 ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.079     ; 4.850      ;
; -3.913 ; memory_controller:inst4|clk_divider[19]                                                                 ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.079     ; 4.836      ;
; -3.884 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a163~porta_we_reg ; debugger:inst1|led_out_buf[15]                                                                                ; clk                         ; clk         ; 1.000        ; -0.436     ; 4.450      ;
; -3.868 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[9]                                                                        ; clk                         ; clk         ; 1.000        ; -0.138     ; 4.732      ;
; -3.850 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[10]                                                                       ; clk                         ; clk         ; 1.000        ; -0.138     ; 4.714      ;
; -3.844 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[1]                                                                        ; clk                         ; clk         ; 1.000        ; -0.140     ; 4.706      ;
; -3.841 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a148~porta_we_reg ; debugger:inst1|led_out_buf[0]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.431     ; 4.412      ;
; -3.839 ; memory_controller:inst4|clk_divider[20]                                                                 ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.079     ; 4.762      ;
; -3.811 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a155~porta_we_reg ; debugger:inst1|led_out_buf[7]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.420     ; 4.393      ;
; -3.783 ; SPI_Routine:inst|clk_divider[19]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.084     ; 4.701      ;
; -3.776 ; memory_controller:inst4|clk_divider[22]                                                                 ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.079     ; 4.699      ;
; -3.745 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a154~porta_we_reg ; debugger:inst1|led_out_buf[6]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.445     ; 4.302      ;
; -3.742 ; SPI_Routine:inst|clk_divider[7]                                                                         ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.081     ; 4.663      ;
; -3.742 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[7]                                                                        ; clk                         ; clk         ; 1.000        ; -0.138     ; 4.606      ;
; -3.724 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[8]                                                                        ; clk                         ; clk         ; 1.000        ; -0.138     ; 4.588      ;
; -3.721 ; memory_controller:inst4|clk_divider[21]                                                                 ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.079     ; 4.644      ;
; -3.715 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a57~porta_we_reg  ; debugger:inst1|led_out_buf[17]                                                                                ; clk                         ; clk         ; 1.000        ; -0.432     ; 4.285      ;
; -3.678 ; memory_controller:inst4|clk_divider[26]                                                                 ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.079     ; 4.601      ;
; -3.665 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_datain_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.240     ; 3.454      ;
; -3.664 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_we_reg       ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.245     ; 3.448      ;
; -3.664 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_address_reg0 ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.245     ; 3.448      ;
; -3.659 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_we_reg        ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.250     ; 3.438      ;
; -3.659 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_address_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.250     ; 3.438      ;
; -3.658 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_datain_reg0   ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.245     ; 3.442      ;
; -3.647 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_we_reg        ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.224     ; 3.452      ;
; -3.647 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_address_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.224     ; 3.452      ;
; -3.646 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_datain_reg0   ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.219     ; 3.456      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI_Routine:inst|tmp'                                                                                                                                   ;
+--------+---------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -3.910 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.828      ;
; -3.898 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 4.815      ;
; -3.883 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.801      ;
; -3.802 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.720      ;
; -3.794 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.713      ;
; -3.742 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.661      ;
; -3.741 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 4.658      ;
; -3.741 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.660      ;
; -3.670 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.589      ;
; -3.636 ; SPI_Routine:inst|data_index[15]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.555      ;
; -3.623 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.541      ;
; -3.623 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.541      ;
; -3.618 ; SPI_Routine:inst|\spi_com:virtual_clk ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.078     ; 4.542      ;
; -3.614 ; SPI_Routine:inst|data_index[12]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.533      ;
; -3.594 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.512      ;
; -3.588 ; SPI_Routine:inst|data_index[2]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.507      ;
; -3.576 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.087     ; 4.491      ;
; -3.570 ; SPI_Routine:inst|data_index[14]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.489      ;
; -3.569 ; SPI_Routine:inst|data_index[3]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.487      ;
; -3.565 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.484      ;
; -3.561 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.479      ;
; -3.543 ; SPI_Routine:inst|data_index[2]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.461      ;
; -3.529 ; SPI_Routine:inst|timer[7]             ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.447      ;
; -3.522 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.442      ;
; -3.522 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.442      ;
; -3.522 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.442      ;
; -3.522 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.442      ;
; -3.522 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.442      ;
; -3.515 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.433      ;
; -3.511 ; SPI_Routine:inst|data_index[0]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.430      ;
; -3.507 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.081     ; 4.428      ;
; -3.507 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.081     ; 4.428      ;
; -3.507 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.081     ; 4.428      ;
; -3.507 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.081     ; 4.428      ;
; -3.507 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.081     ; 4.428      ;
; -3.505 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.087     ; 4.420      ;
; -3.488 ; SPI_Routine:inst|\spi_com:virtual_clk ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.078     ; 4.412      ;
; -3.456 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.374      ;
; -3.435 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.087     ; 4.350      ;
; -3.432 ; SPI_Routine:inst|data_index[7]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.351      ;
; -3.426 ; SPI_Routine:inst|data_index[9]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.345      ;
; -3.418 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.340      ;
; -3.418 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.340      ;
; -3.418 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.340      ;
; -3.418 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.340      ;
; -3.418 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.340      ;
; -3.409 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.087     ; 4.324      ;
; -3.395 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.317      ;
; -3.386 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.308      ;
; -3.372 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.291      ;
; -3.366 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.288      ;
; -3.366 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.288      ;
; -3.366 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.288      ;
; -3.366 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.288      ;
; -3.366 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.288      ;
; -3.365 ; SPI_Routine:inst|data_index[2]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.283      ;
; -3.365 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.285      ;
; -3.365 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.285      ;
; -3.365 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.285      ;
; -3.365 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.285      ;
; -3.365 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.285      ;
; -3.365 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.287      ;
; -3.365 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.287      ;
; -3.365 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.287      ;
; -3.365 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.287      ;
; -3.365 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.287      ;
; -3.333 ; SPI_Routine:inst|data_index[0]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.251      ;
; -3.331 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.249      ;
; -3.330 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[15]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.249      ;
; -3.329 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.247      ;
; -3.317 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.087     ; 4.232      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 4.217      ;
; -3.294 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.216      ;
; -3.294 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.216      ;
; -3.294 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.216      ;
; -3.294 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.216      ;
; -3.294 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.216      ;
; -3.292 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[8]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.084     ; 4.210      ;
; -3.287 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 4.209      ;
; -3.283 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.203      ;
; -3.283 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.203      ;
; -3.283 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.203      ;
; -3.283 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.203      ;
; -3.283 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.203      ;
; -3.283 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 4.203      ;
+--------+---------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'memory_controller:inst4|tmp'                                                                                                                                                             ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.427 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.348      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.337      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.370 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.291      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.334 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.255      ;
; -2.259 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[6]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.082     ; 3.179      ;
; -2.259 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[7]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.082     ; 3.179      ;
; -2.259 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[8]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.082     ; 3.179      ;
; -2.259 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[9]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.082     ; 3.179      ;
; -2.259 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[11]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.082     ; 3.179      ;
; -2.220 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[6]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.160      ; 3.382      ;
; -2.220 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[7]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.160      ; 3.382      ;
; -2.220 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[8]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.160      ; 3.382      ;
; -2.220 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[9]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.160      ; 3.382      ;
; -2.220 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[11]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.160      ; 3.382      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.211 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.132      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.181 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.081     ; 3.102      ;
; -2.133 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[50]               ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.069     ; 3.066      ;
; -2.133 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[40]               ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.069     ; 3.066      ;
; -2.124 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[1]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.162      ; 3.288      ;
; -2.124 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[2]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.162      ; 3.288      ;
; -2.124 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[3]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.162      ; 3.288      ;
; -2.124 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[12] ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.162      ; 3.288      ;
; -2.124 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[13] ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.162      ; 3.288      ;
; -2.124 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[4]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.162      ; 3.288      ;
; -2.124 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[6]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.162      ; 3.288      ;
; -2.124 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[5]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.162      ; 3.288      ;
; -2.124 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[7]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.162      ; 3.288      ;
; -2.124 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[8]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.162      ; 3.288      ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                 ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.180 ; memory_controller:inst4|tmp                                                                  ; memory_controller:inst4|tmp             ; memory_controller:inst4|tmp ; clk         ; 0.000        ; 2.979      ; 3.264      ;
; 0.075  ; SPI_Routine:inst|tmp                                                                         ; SPI_Routine:inst|tmp                    ; SPI_Routine:inst|tmp        ; clk         ; 0.000        ; 3.017      ; 3.557      ;
; 0.166  ; memory_controller:inst4|tmp                                                                  ; memory_controller:inst4|tmp             ; memory_controller:inst4|tmp ; clk         ; -0.500       ; 2.979      ; 3.110      ;
; 0.337  ; SPI_Routine:inst|tmp                                                                         ; SPI_Routine:inst|tmp                    ; SPI_Routine:inst|tmp        ; clk         ; -0.500       ; 3.017      ; 3.319      ;
; 0.573  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[14]          ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.869      ;
; 0.675  ; SPI_Routine:inst|clk_divider[13]                                                             ; SPI_Routine:inst|clk_divider[13]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.972      ;
; 0.675  ; SPI_Routine:inst|clk_divider[15]                                                             ; SPI_Routine:inst|clk_divider[15]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.972      ;
; 0.675  ; SPI_Routine:inst|clk_divider[5]                                                              ; SPI_Routine:inst|clk_divider[5]         ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.972      ;
; 0.676  ; SPI_Routine:inst|clk_divider[11]                                                             ; SPI_Routine:inst|clk_divider[11]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.973      ;
; 0.676  ; SPI_Routine:inst|clk_divider[29]                                                             ; SPI_Routine:inst|clk_divider[29]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.973      ;
; 0.676  ; SPI_Routine:inst|clk_divider[21]                                                             ; SPI_Routine:inst|clk_divider[21]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.973      ;
; 0.676  ; SPI_Routine:inst|clk_divider[19]                                                             ; SPI_Routine:inst|clk_divider[19]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.973      ;
; 0.677  ; SPI_Routine:inst|clk_divider[27]                                                             ; SPI_Routine:inst|clk_divider[27]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.677  ; SPI_Routine:inst|clk_divider[17]                                                             ; SPI_Routine:inst|clk_divider[17]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.677  ; SPI_Routine:inst|clk_divider[1]                                                              ; SPI_Routine:inst|clk_divider[1]         ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.677  ; memory_controller:inst4|clk_divider[6]                                                       ; memory_controller:inst4|clk_divider[6]  ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.973      ;
; 0.678  ; SPI_Routine:inst|clk_divider[9]                                                              ; SPI_Routine:inst|clk_divider[9]         ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.975      ;
; 0.678  ; SPI_Routine:inst|clk_divider[31]                                                             ; SPI_Routine:inst|clk_divider[31]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.975      ;
; 0.678  ; SPI_Routine:inst|clk_divider[22]                                                             ; SPI_Routine:inst|clk_divider[22]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.975      ;
; 0.678  ; SPI_Routine:inst|clk_divider[6]                                                              ; SPI_Routine:inst|clk_divider[6]         ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.975      ;
; 0.678  ; memory_controller:inst4|clk_divider[22]                                                      ; memory_controller:inst4|clk_divider[22] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.973      ;
; 0.678  ; memory_controller:inst4|clk_divider[5]                                                       ; memory_controller:inst4|clk_divider[5]  ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.678  ; memory_controller:inst4|clk_divider[14]                                                      ; memory_controller:inst4|clk_divider[14] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.678  ; memory_controller:inst4|clk_divider[15]                                                      ; memory_controller:inst4|clk_divider[15] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.678  ; memory_controller:inst4|clk_divider[13]                                                      ; memory_controller:inst4|clk_divider[13] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.678  ; memory_controller:inst4|clk_divider[3]                                                       ; memory_controller:inst4|clk_divider[3]  ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.678  ; memory_controller:inst4|clk_divider[2]                                                       ; memory_controller:inst4|clk_divider[2]  ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.679  ; SPI_Routine:inst|clk_divider[25]                                                             ; SPI_Routine:inst|clk_divider[25]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.976      ;
; 0.679  ; SPI_Routine:inst|clk_divider[23]                                                             ; SPI_Routine:inst|clk_divider[23]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.976      ;
; 0.679  ; SPI_Routine:inst|clk_divider[7]                                                              ; SPI_Routine:inst|clk_divider[7]         ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.976      ;
; 0.679  ; memory_controller:inst4|clk_divider[16]                                                      ; memory_controller:inst4|clk_divider[16] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.974      ;
; 0.679  ; memory_controller:inst4|clk_divider[10]                                                      ; memory_controller:inst4|clk_divider[10] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.679  ; memory_controller:inst4|clk_divider[11]                                                      ; memory_controller:inst4|clk_divider[11] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.679  ; memory_controller:inst4|clk_divider[4]                                                       ; memory_controller:inst4|clk_divider[4]  ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.679  ; memory_controller:inst4|clk_divider[12]                                                      ; memory_controller:inst4|clk_divider[12] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.680  ; SPI_Routine:inst|clk_divider[14]                                                             ; SPI_Routine:inst|clk_divider[14]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.977      ;
; 0.680  ; SPI_Routine:inst|clk_divider[16]                                                             ; SPI_Routine:inst|clk_divider[16]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.977      ;
; 0.680  ; memory_controller:inst4|clk_divider[29]                                                      ; memory_controller:inst4|clk_divider[29] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.975      ;
; 0.680  ; memory_controller:inst4|clk_divider[21]                                                      ; memory_controller:inst4|clk_divider[21] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.975      ;
; 0.680  ; memory_controller:inst4|clk_divider[19]                                                      ; memory_controller:inst4|clk_divider[19] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.975      ;
; 0.680  ; memory_controller:inst4|clk_divider[18]                                                      ; memory_controller:inst4|clk_divider[18] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.975      ;
; 0.680  ; memory_controller:inst4|clk_divider[8]                                                       ; memory_controller:inst4|clk_divider[8]  ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.681  ; SPI_Routine:inst|clk_divider[12]                                                             ; SPI_Routine:inst|clk_divider[12]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.978      ;
; 0.681  ; SPI_Routine:inst|clk_divider[10]                                                             ; SPI_Routine:inst|clk_divider[10]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.978      ;
; 0.681  ; SPI_Routine:inst|clk_divider[18]                                                             ; SPI_Routine:inst|clk_divider[18]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.978      ;
; 0.681  ; SPI_Routine:inst|clk_divider[4]                                                              ; SPI_Routine:inst|clk_divider[4]         ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.978      ;
; 0.681  ; memory_controller:inst4|clk_divider[26]                                                      ; memory_controller:inst4|clk_divider[26] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.976      ;
; 0.681  ; memory_controller:inst4|clk_divider[27]                                                      ; memory_controller:inst4|clk_divider[27] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.976      ;
; 0.681  ; memory_controller:inst4|clk_divider[30]                                                      ; memory_controller:inst4|clk_divider[30] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.976      ;
; 0.681  ; memory_controller:inst4|clk_divider[28]                                                      ; memory_controller:inst4|clk_divider[28] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.976      ;
; 0.681  ; memory_controller:inst4|clk_divider[20]                                                      ; memory_controller:inst4|clk_divider[20] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.976      ;
; 0.682  ; SPI_Routine:inst|clk_divider[8]                                                              ; SPI_Routine:inst|clk_divider[8]         ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.979      ;
; 0.682  ; SPI_Routine:inst|clk_divider[26]                                                             ; SPI_Routine:inst|clk_divider[26]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.979      ;
; 0.682  ; SPI_Routine:inst|clk_divider[30]                                                             ; SPI_Routine:inst|clk_divider[30]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.979      ;
; 0.682  ; SPI_Routine:inst|clk_divider[28]                                                             ; SPI_Routine:inst|clk_divider[28]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.979      ;
; 0.682  ; SPI_Routine:inst|clk_divider[20]                                                             ; SPI_Routine:inst|clk_divider[20]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.979      ;
; 0.682  ; memory_controller:inst4|clk_divider[24]                                                      ; memory_controller:inst4|clk_divider[24] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.977      ;
; 0.682  ; memory_controller:inst4|clk_divider[31]                                                      ; memory_controller:inst4|clk_divider[31] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.977      ;
; 0.682  ; memory_controller:inst4|clk_divider[17]                                                      ; memory_controller:inst4|clk_divider[17] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.977      ;
; 0.682  ; memory_controller:inst4|clk_divider[9]                                                       ; memory_controller:inst4|clk_divider[9]  ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.978      ;
; 0.683  ; SPI_Routine:inst|clk_divider[24]                                                             ; SPI_Routine:inst|clk_divider[24]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.980      ;
; 0.683  ; memory_controller:inst4|clk_divider[7]                                                       ; memory_controller:inst4|clk_divider[7]  ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.684  ; memory_controller:inst4|clk_divider[25]                                                      ; memory_controller:inst4|clk_divider[25] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.979      ;
; 0.684  ; memory_controller:inst4|clk_divider[23]                                                      ; memory_controller:inst4|clk_divider[23] ; clk                         ; clk         ; 0.000        ; 0.080      ; 0.979      ;
; 0.803  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[6]           ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.099      ;
; 0.812  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[5]           ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.108      ;
; 0.813  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[8]           ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.109      ;
; 0.815  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[10]          ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.111      ;
; 0.832  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[7]           ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.128      ;
; 0.833  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[17]          ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.129      ;
; 0.835  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[15]          ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.131      ;
; 0.836  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[18]          ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.132      ;
; 0.837  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[13]          ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.133      ;
; 0.838  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[12]          ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.134      ;
; 0.840  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[19]          ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.136      ;
; 0.843  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[11]          ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.139      ;
; 0.845  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[9]           ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.141      ;
; 0.846  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[16]          ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.142      ;
; 0.994  ; SPI_Routine:inst|clk_divider[15]                                                             ; SPI_Routine:inst|clk_divider[16]        ; clk                         ; clk         ; 0.000        ; 0.085      ; 1.294      ;
; 0.997  ; SPI_Routine:inst|clk_divider[5]                                                              ; SPI_Routine:inst|clk_divider[6]         ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.294      ;
; 0.997  ; SPI_Routine:inst|clk_divider[13]                                                             ; SPI_Routine:inst|clk_divider[14]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.294      ;
; 0.997  ; SPI_Routine:inst|clk_divider[22]                                                             ; SPI_Routine:inst|clk_divider[23]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.294      ;
; 0.997  ; SPI_Routine:inst|clk_divider[6]                                                              ; SPI_Routine:inst|clk_divider[7]         ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.294      ;
; 0.997  ; memory_controller:inst4|clk_divider[5]                                                       ; memory_controller:inst4|clk_divider[6]  ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.293      ;
; 0.997  ; memory_controller:inst4|clk_divider[13]                                                      ; memory_controller:inst4|clk_divider[14] ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.293      ;
; 0.997  ; memory_controller:inst4|clk_divider[3]                                                       ; memory_controller:inst4|clk_divider[4]  ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.293      ;
; 0.998  ; SPI_Routine:inst|clk_divider[14]                                                             ; SPI_Routine:inst|clk_divider[15]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.295      ;
; 0.998  ; SPI_Routine:inst|clk_divider[16]                                                             ; SPI_Routine:inst|clk_divider[17]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.295      ;
; 0.998  ; SPI_Routine:inst|clk_divider[21]                                                             ; SPI_Routine:inst|clk_divider[22]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.295      ;
; 0.998  ; SPI_Routine:inst|clk_divider[11]                                                             ; SPI_Routine:inst|clk_divider[12]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.295      ;
; 0.998  ; SPI_Routine:inst|clk_divider[29]                                                             ; SPI_Routine:inst|clk_divider[30]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.295      ;
; 0.998  ; SPI_Routine:inst|clk_divider[19]                                                             ; SPI_Routine:inst|clk_divider[20]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.295      ;
; 0.998  ; memory_controller:inst4|clk_divider[11]                                                      ; memory_controller:inst4|clk_divider[12] ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.294      ;
; 0.999  ; SPI_Routine:inst|clk_divider[12]                                                             ; SPI_Routine:inst|clk_divider[13]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 0.999  ; SPI_Routine:inst|clk_divider[4]                                                              ; SPI_Routine:inst|clk_divider[5]         ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 0.999  ; SPI_Routine:inst|clk_divider[10]                                                             ; SPI_Routine:inst|clk_divider[11]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 0.999  ; SPI_Routine:inst|clk_divider[20]                                                             ; SPI_Routine:inst|clk_divider[21]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 0.999  ; SPI_Routine:inst|clk_divider[18]                                                             ; SPI_Routine:inst|clk_divider[19]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 0.999  ; SPI_Routine:inst|clk_divider[27]                                                             ; SPI_Routine:inst|clk_divider[28]        ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 0.999  ; memory_controller:inst4|clk_divider[6]                                                       ; memory_controller:inst4|clk_divider[7]  ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.295      ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'memory_controller:inst4|tmp'                                                                                                                                                             ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.180 ; SPI_Routine:inst|data_out[47]                      ; memory_controller:inst4|data_out[47]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.560      ; 0.955      ;
; 0.182 ; SPI_Routine:inst|data_out[40]                      ; memory_controller:inst4|data_out[40]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.559      ; 0.956      ;
; 0.183 ; SPI_Routine:inst|data_out[50]                      ; memory_controller:inst4|data_out[50]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.559      ; 0.957      ;
; 0.342 ; SPI_Routine:inst|data_out[41]                      ; memory_controller:inst4|data_out[41]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.560      ; 1.117      ;
; 0.343 ; SPI_Routine:inst|data_out[46]                      ; memory_controller:inst4|data_out[46]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.560      ; 1.118      ;
; 0.344 ; SPI_Routine:inst|data_out[48]                      ; memory_controller:inst4|data_out[48]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.560      ; 1.119      ;
; 0.344 ; SPI_Routine:inst|data_out[43]                      ; memory_controller:inst4|data_out[43]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.560      ; 1.119      ;
; 0.347 ; SPI_Routine:inst|data_out[42]                      ; memory_controller:inst4|data_out[42]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.560      ; 1.122      ;
; 0.373 ; SPI_Routine:inst|data_out[49]                      ; memory_controller:inst4|data_out[49]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.560      ; 1.148      ;
; 0.373 ; memory_controller:inst4|memory_full                ; memory_controller:inst4|memory_full                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.373 ; memory_controller:inst4|\logic:flag                ; memory_controller:inst4|\logic:flag                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.373 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.373 ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.388 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.684      ;
; 0.433 ; SPI_Routine:inst|data_out[55]                      ; memory_controller:inst4|data_out[55]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.551      ; 1.199      ;
; 0.433 ; SPI_Routine:inst|data_out[53]                      ; memory_controller:inst4|data_out[53]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.551      ; 1.199      ;
; 0.439 ; SPI_Routine:inst|data_out[45]                      ; memory_controller:inst4|data_out[45]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.548      ; 1.202      ;
; 0.471 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|address_out[10]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.767      ;
; 0.471 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|address_out[12]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.767      ;
; 0.608 ; SPI_Routine:inst|data_out[59]                      ; memory_controller:inst4|data_out[59]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.552      ; 1.375      ;
; 0.625 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|address_out[1]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.082      ; 0.922      ;
; 0.639 ; SPI_Routine:inst|data_out[51]                      ; memory_controller:inst4|data_out[51]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.548      ; 1.402      ;
; 0.650 ; SPI_Routine:inst|data_out[52]                      ; memory_controller:inst4|data_out[52]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.549      ; 1.414      ;
; 0.659 ; SPI_Routine:inst|data_out[54]                      ; memory_controller:inst4|data_out[54]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.552      ; 1.426      ;
; 0.659 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|address_out[2]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.082      ; 0.956      ;
; 0.678 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.974      ;
; 0.679 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.975      ;
; 0.679 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.975      ;
; 0.679 ; memory_controller:inst4|\logic:flag                ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.975      ;
; 0.680 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.976      ;
; 0.681 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.977      ;
; 0.684 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.980      ;
; 0.684 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.980      ;
; 0.688 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.984      ;
; 0.688 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.984      ;
; 0.701 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.997      ;
; 0.702 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.998      ;
; 0.703 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 0.999      ;
; 0.708 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|\logic:flag                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.004      ;
; 0.735 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.031      ;
; 0.785 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|address_out[5]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.082      ; 1.082      ;
; 0.791 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:flag                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.543      ; 1.549      ;
; 0.793 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|wren_out                   ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.543      ; 1.551      ;
; 0.825 ; SPI_Routine:inst|data_out[57]                      ; memory_controller:inst4|data_out[57]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.553      ; 1.593      ;
; 0.825 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|address_out[11]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.079      ; 1.119      ;
; 0.826 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|address_out[8]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.079      ; 1.120      ;
; 0.827 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|address_out[9]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.079      ; 1.121      ;
; 0.838 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|address_out[6]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.079      ; 1.132      ;
; 0.840 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|address_out[7]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.079      ; 1.134      ;
; 0.853 ; SPI_Routine:inst|data_out[44]                      ; memory_controller:inst4|data_out[44]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.549      ; 1.617      ;
; 0.863 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|address_out[13]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.158      ;
; 0.881 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.177      ;
; 0.884 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.082      ; 1.181      ;
; 0.927 ; SPI_Routine:inst|data_out[58]                      ; memory_controller:inst4|data_out[58]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.545      ; 1.687      ;
; 0.998 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.294      ;
; 0.998 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.294      ;
; 1.000 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.296      ;
; 1.002 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.298      ;
; 1.002 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.298      ;
; 1.004 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.300      ;
; 1.012 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.308      ;
; 1.012 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.308      ;
; 1.013 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.309      ;
; 1.013 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.309      ;
; 1.016 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|address_out[4]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.082      ; 1.313      ;
; 1.018 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.314      ;
; 1.018 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.314      ;
; 1.019 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|address_out[0]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.083      ; 1.317      ;
; 1.021 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.317      ;
; 1.025 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.321      ;
; 1.027 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.323      ;
; 1.032 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|address_out[3]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.082      ; 1.329      ;
; 1.036 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.332      ;
; 1.077 ; SPI_Routine:inst|data_out[56]                      ; memory_controller:inst4|data_out[56]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.545      ; 1.837      ;
; 1.093 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.389      ;
; 1.099 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.395      ;
; 1.110 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.406      ;
; 1.120 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.416      ;
; 1.120 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.416      ;
; 1.120 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.416      ;
; 1.122 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.418      ;
; 1.122 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.418      ;
; 1.124 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.420      ;
; 1.124 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.420      ;
; 1.126 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.422      ;
; 1.134 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.430      ;
; 1.135 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.431      ;
; 1.135 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.431      ;
; 1.140 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.436      ;
; 1.140 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.436      ;
; 1.147 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.443      ;
; 1.149 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.445      ;
; 1.180 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.082      ; 1.477      ;
; 1.185 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.481      ;
; 1.215 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.511      ;
; 1.221 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.517      ;
; 1.242 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.538      ;
; 1.242 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.538      ;
; 1.242 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.538      ;
; 1.244 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.081      ; 1.540      ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI_Routine:inst|tmp'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.372 ; SPI_Routine:inst|data_read[20]               ; SPI_Routine:inst|data_read[20]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.669      ;
; 0.372 ; SPI_Routine:inst|data_read[13]               ; SPI_Routine:inst|data_read[13]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.669      ;
; 0.372 ; SPI_Routine:inst|data_read[11]               ; SPI_Routine:inst|data_read[11]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.669      ;
; 0.372 ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.669      ;
; 0.373 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.373 ; SPI_Routine:inst|\spi_com:enable_measurement ; SPI_Routine:inst|\spi_com:enable_measurement ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.373 ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.373 ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.373 ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.373 ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.373 ; SPI_Routine:inst|data_read[8]                ; SPI_Routine:inst|data_read[8]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.373 ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.373 ; SPI_Routine:inst|data_read[4]                ; SPI_Routine:inst|data_read[4]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.388 ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.684      ;
; 0.449 ; SPI_Routine:inst|data_read[20]               ; SPI_Routine:inst|data_out[56]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.746      ;
; 0.457 ; SPI_Routine:inst|data_read[17]               ; SPI_Routine:inst|data_out[53]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.753      ;
; 0.457 ; SPI_Routine:inst|data_read[16]               ; SPI_Routine:inst|data_out[52]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.753      ;
; 0.461 ; SPI_Routine:inst|data_read[19]               ; SPI_Routine:inst|data_out[55]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.757      ;
; 0.462 ; SPI_Routine:inst|data_read[15]               ; SPI_Routine:inst|data_out[51]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.758      ;
; 0.472 ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|data_out[54]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.768      ;
; 0.478 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.775      ;
; 0.478 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st2_rxData       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.775      ;
; 0.582 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.879      ;
; 0.585 ; SPI_Routine:inst|data_read[21]               ; SPI_Routine:inst|data_out[57]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.882      ;
; 0.585 ; SPI_Routine:inst|data_read[8]                ; SPI_Routine:inst|data_out[44]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.881      ;
; 0.586 ; SPI_Routine:inst|data_read[9]                ; SPI_Routine:inst|data_out[45]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.882      ;
; 0.587 ; SPI_Routine:inst|data_read[23]               ; SPI_Routine:inst|data_out[59]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.884      ;
; 0.587 ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|data_out[58]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.884      ;
; 0.601 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|timer[3]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.898      ;
; 0.614 ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|data_out[41]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.083      ; 0.912      ;
; 0.662 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st1_txValue      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 0.959      ;
; 0.677 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.973      ;
; 0.678 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.974      ;
; 0.679 ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.975      ;
; 0.680 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.976      ;
; 0.680 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.976      ;
; 0.683 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.979      ;
; 0.683 ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.979      ;
; 0.683 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.979      ;
; 0.683 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.979      ;
; 0.684 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.980      ;
; 0.699 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.995      ;
; 0.699 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.995      ;
; 0.700 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.996      ;
; 0.701 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.997      ;
; 0.704 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.000      ;
; 0.727 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.023      ;
; 0.727 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.023      ;
; 0.797 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.093      ;
; 0.817 ; SPI_Routine:inst|data_read[19]               ; SPI_Routine:inst|data_read[19]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.113      ;
; 0.818 ; SPI_Routine:inst|data_read[17]               ; SPI_Routine:inst|data_read[17]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.114      ;
; 0.818 ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|data_out[43]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.084      ; 1.117      ;
; 0.818 ; SPI_Routine:inst|data_read[4]                ; SPI_Routine:inst|data_out[40]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.079      ; 1.112      ;
; 0.824 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.083      ; 1.122      ;
; 0.828 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|ss                          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.083      ; 1.126      ;
; 0.831 ; SPI_Routine:inst|data_in[1]                  ; SPI_Routine:inst|value[1]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.083      ; 1.129      ;
; 0.840 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.083      ; 1.138      ;
; 0.841 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|sclk                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.083      ; 1.139      ;
; 0.870 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[6]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.166      ;
; 0.884 ; SPI_Routine:inst|data_in[8]                  ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.083      ; 1.182      ;
; 0.904 ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|data_out[48]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.084      ; 1.203      ;
; 0.921 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.217      ;
; 0.921 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|\spi_com:enable_measurement ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.217      ;
; 0.942 ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|data_out[46]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.087      ; 1.244      ;
; 0.947 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.083      ; 1.245      ;
; 0.961 ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|data_out[50]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 1.258      ;
; 0.970 ; SPI_Routine:inst|data_read[9]                ; SPI_Routine:inst|data_read[9]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.266      ;
; 0.991 ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.286      ;
; 0.999 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.295      ;
; 1.000 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.296      ;
; 1.000 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.296      ;
; 1.001 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.297      ;
; 1.001 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.297      ;
; 1.001 ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.297      ;
; 1.002 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.298      ;
; 1.004 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.300      ;
; 1.004 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.300      ;
; 1.017 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.313      ;
; 1.017 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.313      ;
; 1.017 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.313      ;
; 1.018 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.314      ;
; 1.020 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.316      ;
; 1.021 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.317      ;
; 1.021 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.317      ;
; 1.021 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.317      ;
; 1.022 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.318      ;
; 1.024 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.320      ;
; 1.027 ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.322      ;
; 1.035 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.331      ;
; 1.036 ; SPI_Routine:inst|data_in[12]                 ; SPI_Routine:inst|address[4]                  ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.084      ; 1.335      ;
; 1.037 ; SPI_Routine:inst|data_read[6]                ; SPI_Routine:inst|data_out[42]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.083      ; 1.335      ;
; 1.037 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.333      ;
; 1.038 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.334      ;
; 1.046 ; SPI_Routine:inst|data_read[16]               ; SPI_Routine:inst|data_read[16]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.342      ;
; 1.047 ; SPI_Routine:inst|data_read[6]                ; SPI_Routine:inst|data_read[6]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 1.344      ;
; 1.067 ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|timer[6]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.363      ;
; 1.087 ; SPI_Routine:inst|data_read[23]               ; SPI_Routine:inst|data_read[23]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 1.384      ;
; 1.093 ; SPI_Routine:inst|data_read[21]               ; SPI_Routine:inst|data_read[21]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 1.390      ;
; 1.093 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.389      ;
; 1.093 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.389      ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a148~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a148~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a148~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a149~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a149~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a149~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a150~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a150~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a150~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a151~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a151~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a151~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a152~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a152~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a152~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a153~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a153~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a153~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a154~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a154~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a154~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a155~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a155~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a155~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a156~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a156~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a156~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a157~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a157~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a157~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a159~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a159~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a159~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a160~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a160~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a160~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a161~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a161~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a161~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a162~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a162~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a162~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a163~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a163~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a163~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a164~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a164~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a164~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a165~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a165~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a165~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a166~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a166~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a166~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a167~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a167~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a167~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a40~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a40~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a40~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a41~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a41~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a41~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a42~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a42~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a42~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a43~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a43~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a43~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a44~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a44~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a44~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a45~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a45~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a45~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a46~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a46~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a46~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a47~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a47~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a47~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a48~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a48~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a48~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a49~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a49~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a49~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a52~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a52~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a52~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a53~porta_address_reg0  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI_Routine:inst|tmp'                                                                             ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:enable_measurement ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:virtual_clk        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[12]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[40]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[41]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[42]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[43]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[44]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[45]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[46]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[47]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[48]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[49]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[50]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[51]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[52]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[53]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[54]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[55]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[56]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[57]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[58]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[59]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_rdy                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[11]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[12]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[13]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[14]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[15]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[16]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[17]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[18]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[19]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[20]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[21]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[22]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[23]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[9]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mode[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mosi                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st0_txAddress    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st1_txValue      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st2_rxData       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st4_rxAllAxis    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st5_wait         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st_idle          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st0_txAddress ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st1_txValue   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st2_rxData    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st4_rxAllAxis ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st5_wait      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st_idle       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|sclk                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|ss                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|value[1]                    ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:enable_measurement ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[0]                  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[4]                  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[12]                 ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[1]                  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[8]                  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[56]                ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[58]                ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_rdy                    ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[11]               ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[13]               ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[20]               ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[22]               ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mode[0]                     ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mosi                        ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'memory_controller:inst4|tmp'                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:clk_div4            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:flag                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[11]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[13]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[40]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[41]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[42]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[43]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[44]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[45]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[46]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[47]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[48]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[49]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[50]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[51]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[52]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[53]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[54]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[55]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[56]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[57]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[58]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[59]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|memory_full                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|wren_out                   ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[0]  ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[10] ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[11] ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[12] ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[13] ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[1]  ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[2]  ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[3]  ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[4]  ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[5]  ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[6]  ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[7]  ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[8]  ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[9]  ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:clk_div4            ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:flag                ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[0]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[10]            ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[11]            ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[12]            ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[13]            ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[1]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[2]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[3]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[4]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[5]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[6]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[7]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[8]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[9]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[41]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[42]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[43]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[44]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[45]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[46]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[47]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[48]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[49]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[51]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[52]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[53]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[54]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[55]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[56]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[57]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[58]               ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[59]               ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; 3.974 ; 4.195 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; 2.895 ; 3.104 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; 3.974 ; 4.195 ; Rise       ; SPI_Routine:inst|tmp ;
; miso      ; SPI_Routine:inst|tmp ; 3.389 ; 3.570 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; -0.525 ; -0.552 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; -0.525 ; -0.552 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; -1.048 ; -1.064 ; Rise       ; SPI_Routine:inst|tmp ;
; miso      ; SPI_Routine:inst|tmp ; -1.600 ; -1.767 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+--------+--------+------------+----------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; mosi      ; SPI_Routine:inst|tmp        ; 11.580 ; 10.887 ; Rise       ; SPI_Routine:inst|tmp        ;
; sclk      ; SPI_Routine:inst|tmp        ; 10.773 ; 10.310 ; Rise       ; SPI_Routine:inst|tmp        ;
; ss        ; SPI_Routine:inst|tmp        ; 10.861 ; 10.251 ; Rise       ; SPI_Routine:inst|tmp        ;
; LED[*]    ; clk                         ; 10.274 ; 9.696  ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 10.274 ; 9.507  ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 8.319  ; 8.115  ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 9.461  ; 8.953  ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 8.707  ; 8.436  ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 8.739  ; 8.304  ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 8.173  ; 7.820  ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 8.829  ; 8.399  ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 8.868  ; 8.464  ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 7.997  ; 7.798  ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 10.010 ; 9.502  ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 8.851  ; 8.486  ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 9.857  ; 9.356  ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 9.256  ; 8.724  ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 9.332  ; 8.955  ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 8.908  ; 8.503  ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 8.822  ; 8.416  ; Rise       ; clk                         ;
;  LED[16]  ; clk                         ; 9.113  ; 8.632  ; Rise       ; clk                         ;
;  LED[17]  ; clk                         ; 10.058 ; 9.696  ; Rise       ; clk                         ;
;  LED[18]  ; clk                         ; 8.505  ; 8.190  ; Rise       ; clk                         ;
;  LED[19]  ; clk                         ; 8.238  ; 7.977  ; Rise       ; clk                         ;
; LEDR[*]   ; memory_controller:inst4|tmp ; 10.763 ; 10.303 ; Rise       ; memory_controller:inst4|tmp ;
;  LEDR[17] ; memory_controller:inst4|tmp ; 10.763 ; 10.303 ; Rise       ; memory_controller:inst4|tmp ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; mosi      ; SPI_Routine:inst|tmp        ; 11.101 ; 10.431 ; Rise       ; SPI_Routine:inst|tmp        ;
; sclk      ; SPI_Routine:inst|tmp        ; 10.327 ; 9.878  ; Rise       ; SPI_Routine:inst|tmp        ;
; ss        ; SPI_Routine:inst|tmp        ; 10.412 ; 9.822  ; Rise       ; SPI_Routine:inst|tmp        ;
; LED[*]    ; clk                         ; 7.695  ; 7.503  ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 9.880  ; 9.142  ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 8.003  ; 7.805  ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 9.102  ; 8.612  ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 8.378  ; 8.116  ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 8.407  ; 7.988  ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 7.864  ; 7.524  ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 8.493  ; 8.079  ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 8.531  ; 8.142  ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 7.695  ; 7.503  ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 9.625  ; 9.137  ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 8.513  ; 8.161  ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 9.478  ; 8.995  ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 8.902  ; 8.390  ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 8.975  ; 8.611  ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 8.569  ; 8.178  ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 8.485  ; 8.095  ; Rise       ; clk                         ;
;  LED[16]  ; clk                         ; 8.764  ; 8.301  ; Rise       ; clk                         ;
;  LED[17]  ; clk                         ; 9.722  ; 9.375  ; Rise       ; clk                         ;
;  LED[18]  ; clk                         ; 8.180  ; 7.877  ; Rise       ; clk                         ;
;  LED[19]  ; clk                         ; 7.925  ; 7.673  ; Rise       ; clk                         ;
; LEDR[*]   ; memory_controller:inst4|tmp ; 10.320 ; 9.876  ; Rise       ; memory_controller:inst4|tmp ;
;  LEDR[17] ; memory_controller:inst4|tmp ; 10.320 ; 9.876  ; Rise       ; memory_controller:inst4|tmp ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -2.312 ; -236.637      ;
; SPI_Routine:inst|tmp        ; -1.297 ; -63.546       ;
; memory_controller:inst4|tmp ; -0.540 ; -19.842       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.218 ; -0.388        ;
; memory_controller:inst4|tmp ; 0.039  ; 0.000         ;
; SPI_Routine:inst|tmp        ; 0.161  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -347.469      ;
; SPI_Routine:inst|tmp        ; -1.899 ; -161.415      ;
; memory_controller:inst4|tmp ; -1.899 ; -98.748       ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                       ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -2.312 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[31]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 3.211      ;
; -2.308 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[30]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 3.207      ;
; -2.244 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[29]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 3.143      ;
; -2.240 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[28]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 3.139      ;
; -2.176 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[27]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 3.075      ;
; -2.172 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[26]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 3.071      ;
; -2.147 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|tmp                                                                                   ; clk                         ; clk         ; 1.000        ; -0.087     ; 3.047      ;
; -2.108 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[25]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 3.007      ;
; -2.104 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[24]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 3.003      ;
; -2.040 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[23]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 2.939      ;
; -2.036 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[22]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 2.935      ;
; -1.972 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[21]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 2.871      ;
; -1.968 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[20]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 2.867      ;
; -1.904 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[19]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 2.803      ;
; -1.900 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[18]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 2.799      ;
; -1.836 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[17]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 2.735      ;
; -1.832 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[16]                                                                       ; clk                         ; clk         ; 1.000        ; -0.088     ; 2.731      ;
; -1.797 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_we_reg  ; debugger:inst1|led_out_buf[10]                                                                                ; clk                         ; clk         ; 1.000        ; -0.266     ; 2.518      ;
; -1.771 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a54~porta_we_reg  ; debugger:inst1|led_out_buf[14]                                                                                ; clk                         ; clk         ; 1.000        ; -0.270     ; 2.488      ;
; -1.765 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[15]                                                                       ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.667      ;
; -1.763 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a153~porta_we_reg ; debugger:inst1|led_out_buf[5]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.269     ; 2.481      ;
; -1.761 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[14]                                                                       ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.663      ;
; -1.757 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a48~porta_we_reg  ; debugger:inst1|led_out_buf[8]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.268     ; 2.476      ;
; -1.697 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[13]                                                                       ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.599      ;
; -1.693 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[12]                                                                       ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.595      ;
; -1.680 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a55~porta_we_reg  ; debugger:inst1|led_out_buf[15]                                                                                ; clk                         ; clk         ; 1.000        ; -0.263     ; 2.404      ;
; -1.677 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a167~porta_we_reg ; debugger:inst1|led_out_buf[19]                                                                                ; clk                         ; clk         ; 1.000        ; -0.256     ; 2.408      ;
; -1.671 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a162~porta_we_reg ; debugger:inst1|led_out_buf[14]                                                                                ; clk                         ; clk         ; 1.000        ; -0.272     ; 2.386      ;
; -1.663 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_we_reg ; debugger:inst1|led_out_buf[10]                                                                                ; clk                         ; clk         ; 1.000        ; -0.250     ; 2.400      ;
; -1.634 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a45~porta_we_reg  ; debugger:inst1|led_out_buf[5]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.251     ; 2.370      ;
; -1.629 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[11]                                                                       ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.531      ;
; -1.627 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a159~porta_we_reg ; debugger:inst1|led_out_buf[11]                                                                                ; clk                         ; clk         ; 1.000        ; -0.255     ; 2.359      ;
; -1.625 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[10]                                                                       ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.527      ;
; -1.591 ; SPI_Routine:inst|clk_divider[0]                                                                         ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.536      ;
; -1.580 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a52~porta_we_reg  ; debugger:inst1|led_out_buf[12]                                                                                ; clk                         ; clk         ; 1.000        ; -0.246     ; 2.321      ;
; -1.561 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[9]                                                                        ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.463      ;
; -1.557 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[8]                                                                        ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.459      ;
; -1.549 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a156~porta_we_reg ; debugger:inst1|led_out_buf[8]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.260     ; 2.276      ;
; -1.493 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[7]                                                                        ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.395      ;
; -1.489 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[6]                                                                        ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.391      ;
; -1.488 ; SPI_Routine:inst|clk_divider[31]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.428      ;
; -1.477 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a41~porta_we_reg  ; debugger:inst1|led_out_buf[1]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.247     ; 2.217      ;
; -1.475 ; SPI_Routine:inst|clk_divider[30]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.415      ;
; -1.469 ; SPI_Routine:inst|clk_divider[26]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.409      ;
; -1.467 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[1]                                                                        ; clk                         ; clk         ; 1.000        ; -0.087     ; 2.367      ;
; -1.464 ; SPI_Routine:inst|clk_divider[29]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.404      ;
; -1.463 ; SPI_Routine:inst|clk_divider[25]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.403      ;
; -1.446 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_we_reg  ; debugger:inst1|led_out_buf[11]                                                                                ; clk                         ; clk         ; 1.000        ; -0.244     ; 2.189      ;
; -1.425 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[5]                                                                        ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.327      ;
; -1.421 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[4]                                                                        ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.323      ;
; -1.420 ; SPI_Routine:inst|clk_divider[23]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.360      ;
; -1.410 ; SPI_Routine:inst|clk_divider[20]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.350      ;
; -1.397 ; SPI_Routine:inst|clk_divider[24]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.337      ;
; -1.389 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_we_reg       ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.603     ; 1.785      ;
; -1.389 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_address_reg0 ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.603     ; 1.785      ;
; -1.387 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a158~porta_datain_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.600     ; 1.786      ;
; -1.386 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a160~porta_we_reg ; debugger:inst1|led_out_buf[12]                                                                                ; clk                         ; clk         ; 1.000        ; -0.187     ; 2.186      ;
; -1.383 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_we_reg        ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.608     ; 1.774      ;
; -1.383 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_address_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.608     ; 1.774      ;
; -1.382 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a51~porta_datain_reg0   ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.605     ; 1.776      ;
; -1.373 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a165~porta_we_reg ; debugger:inst1|led_out_buf[17]                                                                                ; clk                         ; clk         ; 1.000        ; -0.209     ; 2.151      ;
; -1.365 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a59~porta_we_reg  ; debugger:inst1|led_out_buf[19]                                                                                ; clk                         ; clk         ; 1.000        ; -0.241     ; 2.111      ;
; -1.358 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_we_reg        ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.587     ; 1.770      ;
; -1.358 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_address_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.587     ; 1.770      ;
; -1.357 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[3]                                                                        ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.259      ;
; -1.357 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a50~porta_datain_reg0   ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.584     ; 1.772      ;
; -1.353 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[2]                                                                        ; clk                         ; clk         ; 1.000        ; -0.085     ; 2.255      ;
; -1.353 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a56~porta_we_reg  ; debugger:inst1|led_out_buf[16]                                                                                ; clk                         ; clk         ; 1.000        ; -0.249     ; 2.091      ;
; -1.352 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a164~porta_we_reg       ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.642     ; 1.709      ;
; -1.352 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a164~porta_address_reg0 ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.642     ; 1.709      ;
; -1.350 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a164~porta_datain_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.639     ; 1.710      ;
; -1.345 ; SPI_Routine:inst|clk_divider[18]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.285      ;
; -1.344 ; SPI_Routine:inst|clk_divider[17]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.284      ;
; -1.343 ; SPI_Routine:inst|clk_divider[21]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.283      ;
; -1.331 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a53~porta_we_reg        ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.634     ; 1.696      ;
; -1.331 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a53~porta_address_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.634     ; 1.696      ;
; -1.330 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a53~porta_datain_reg0   ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.631     ; 1.698      ;
; -1.326 ; SPI_Routine:inst|clk_divider[27]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.266      ;
; -1.326 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a165~porta_we_reg       ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.627     ; 1.698      ;
; -1.326 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a165~porta_address_reg0 ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.627     ; 1.698      ;
; -1.325 ; SPI_Routine:inst|clk_divider[28]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.265      ;
; -1.324 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a165~porta_datain_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.624     ; 1.699      ;
; -1.320 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a157~porta_we_reg ; debugger:inst1|led_out_buf[9]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.251     ; 2.056      ;
; -1.317 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a46~porta_we_reg  ; debugger:inst1|led_out_buf[6]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.245     ; 2.059      ;
; -1.314 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a53~porta_we_reg  ; debugger:inst1|led_out_buf[13]                                                                                ; clk                         ; clk         ; 1.000        ; -0.202     ; 2.099      ;
; -1.293 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a44~porta_we_reg  ; debugger:inst1|led_out_buf[4]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.253     ; 2.027      ;
; -1.292 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a160~porta_we_reg       ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.649     ; 1.642      ;
; -1.292 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a160~porta_address_reg0 ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.649     ; 1.642      ;
; -1.290 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a160~porta_datain_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.646     ; 1.643      ;
; -1.288 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a49~porta_we_reg        ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.642     ; 1.645      ;
; -1.288 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a49~porta_address_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.642     ; 1.645      ;
; -1.287 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a49~porta_datain_reg0   ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.639     ; 1.647      ;
; -1.281 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a43~porta_we_reg  ; debugger:inst1|led_out_buf[3]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.247     ; 2.021      ;
; -1.280 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a150~porta_we_reg ; debugger:inst1|led_out_buf[2]                                                                                 ; clk                         ; clk         ; 1.000        ; -0.233     ; 2.034      ;
; -1.277 ; SPI_Routine:inst|clk_divider[22]                                                                        ; SPI_Routine:inst|tmp                                                                                          ; clk                         ; clk         ; 1.000        ; -0.047     ; 2.217      ;
; -1.276 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a164~porta_we_reg ; debugger:inst1|led_out_buf[16]                                                                                ; clk                         ; clk         ; 1.000        ; -0.194     ; 2.069      ;
; -1.273 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a159~porta_we_reg       ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.598     ; 1.674      ;
; -1.273 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a159~porta_address_reg0 ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.598     ; 1.674      ;
; -1.271 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a159~porta_datain_reg0  ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.595     ; 1.675      ;
; -1.266 ; memory_controller:inst4|address_out[13]                                                                 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a58~porta_we_reg        ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.627     ; 1.638      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI_Routine:inst|tmp'                                                                                                                                   ;
+--------+---------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.297 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 2.241      ;
; -1.248 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.191      ;
; -1.247 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 2.191      ;
; -1.230 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 2.174      ;
; -1.180 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.123      ;
; -1.170 ; SPI_Routine:inst|data_index[3]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 2.114      ;
; -1.156 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 2.100      ;
; -1.147 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 2.092      ;
; -1.145 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 2.090      ;
; -1.140 ; SPI_Routine:inst|data_index[8]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 2.085      ;
; -1.136 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.079      ;
; -1.131 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.074      ;
; -1.127 ; SPI_Routine:inst|\spi_com:virtual_clk ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 2.075      ;
; -1.123 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 2.068      ;
; -1.116 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.059      ;
; -1.100 ; SPI_Routine:inst|data_index[15]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 2.045      ;
; -1.095 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.036      ;
; -1.090 ; SPI_Routine:inst|data_index[2]        ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 2.034      ;
; -1.088 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 2.034      ;
; -1.088 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 2.034      ;
; -1.088 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 2.034      ;
; -1.088 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 2.034      ;
; -1.088 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 2.034      ;
; -1.086 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.029      ;
; -1.080 ; SPI_Routine:inst|data_index[12]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 2.025      ;
; -1.076 ; SPI_Routine:inst|data_index[14]       ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 2.021      ;
; -1.072 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.040     ; 2.019      ;
; -1.072 ; SPI_Routine:inst|data_index[2]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 2.017      ;
; -1.070 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.040     ; 2.017      ;
; -1.070 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.040     ; 2.017      ;
; -1.070 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.040     ; 2.017      ;
; -1.070 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.040     ; 2.017      ;
; -1.070 ; SPI_Routine:inst|timer[6]             ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.040     ; 2.017      ;
; -1.065 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.006      ;
; -1.064 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[8]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 2.008      ;
; -1.064 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 2.009      ;
; -1.064 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.007      ;
; -1.063 ; SPI_Routine:inst|timer[7]             ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 2.007      ;
; -1.059 ; SPI_Routine:inst|\spi_com:virtual_clk ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.038     ; 2.008      ;
; -1.057 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 1.998      ;
; -1.053 ; SPI_Routine:inst|data_index[0]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 1.998      ;
; -1.051 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 1.994      ;
; -1.043 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 1.988      ;
; -1.034 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[8]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.978      ;
; -1.033 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[15]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.977      ;
; -1.028 ; SPI_Routine:inst|data_index[0]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 1.971      ;
; -1.027 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 1.970      ;
; -1.022 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.040     ; 1.969      ;
; -1.020 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 1.966      ;
; -1.020 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 1.966      ;
; -1.020 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 1.966      ;
; -1.020 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 1.966      ;
; -1.020 ; SPI_Routine:inst|timer[0]             ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 1.966      ;
; -1.018 ; SPI_Routine:inst|data_index[2]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 1.961      ;
; -1.012 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.040     ; 1.959      ;
; -1.004 ; SPI_Routine:inst|data_index[9]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 1.949      ;
; -1.000 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[9]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.944      ;
; -0.996 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[16]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.940      ;
; -0.994 ; SPI_Routine:inst|data_index[3]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 1.937      ;
; -0.988 ; SPI_Routine:inst|data_index[7]        ; SPI_Routine:inst|present_state.st2_rxData    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 1.933      ;
; -0.985 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 1.926      ;
; -0.984 ; SPI_Routine:inst|data_index[6]        ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 1.927      ;
; -0.983 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[15]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.927      ;
; -0.982 ; SPI_Routine:inst|data_index[0]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 1.925      ;
; -0.982 ; SPI_Routine:inst|data_index[2]        ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 1.923      ;
; -0.979 ; SPI_Routine:inst|data_index[4]        ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 1.920      ;
; -0.978 ; SPI_Routine:inst|data_index[2]        ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 1.921      ;
; -0.977 ; SPI_Routine:inst|data_index[1]        ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.042     ; 1.922      ;
; -0.970 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[9]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.914      ;
; -0.966 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|data_read[16]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.910      ;
; -0.965 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.913      ;
; -0.965 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.913      ;
; -0.965 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.913      ;
; -0.965 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.913      ;
; -0.965 ; SPI_Routine:inst|data_index[11]       ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.913      ;
; -0.963 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.911      ;
; -0.963 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.911      ;
; -0.963 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.911      ;
; -0.963 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.911      ;
; -0.963 ; SPI_Routine:inst|data_index[5]        ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.911      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|timer[3]             ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.043     ; 1.902      ;
; -0.958 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.906      ;
; -0.958 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.906      ;
; -0.958 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.906      ;
; -0.958 ; SPI_Routine:inst|data_index[10]       ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.039     ; 1.906      ;
+--------+---------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'memory_controller:inst4|tmp'                                                                                                                                                             ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.540 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.537 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.483      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.536 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.482      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.518 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.464      ;
; -0.501 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[6]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.043     ; 1.445      ;
; -0.501 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[7]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.043     ; 1.445      ;
; -0.501 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[8]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.043     ; 1.445      ;
; -0.501 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[9]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.043     ; 1.445      ;
; -0.501 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|address_out[11]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.043     ; 1.445      ;
; -0.482 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[6]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.065      ; 1.534      ;
; -0.482 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[7]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.065      ; 1.534      ;
; -0.482 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[8]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.065      ; 1.534      ;
; -0.482 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[9]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.065      ; 1.534      ;
; -0.482 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[11]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.065      ; 1.534      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.472 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.418      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[1]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[2]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[3]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[12] ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[13] ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[4]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[6]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[5]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[7]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[8]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[9]  ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[10] ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:address_counter[11] ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; 0.068      ; 1.498      ;
; -0.443 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.041     ; 1.389      ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                 ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.218 ; memory_controller:inst4|tmp                                                                  ; memory_controller:inst4|tmp             ; memory_controller:inst4|tmp ; clk         ; 0.000        ; 1.456      ; 1.457      ;
; -0.170 ; SPI_Routine:inst|tmp                                                                         ; SPI_Routine:inst|tmp                    ; SPI_Routine:inst|tmp        ; clk         ; 0.000        ; 1.488      ; 1.537      ;
; 0.251  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[14]          ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.395      ;
; 0.278  ; SPI_Routine:inst|clk_divider[15]                                                             ; SPI_Routine:inst|clk_divider[15]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.423      ;
; 0.279  ; SPI_Routine:inst|clk_divider[13]                                                             ; SPI_Routine:inst|clk_divider[13]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.279  ; SPI_Routine:inst|clk_divider[31]                                                             ; SPI_Routine:inst|clk_divider[31]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.279  ; SPI_Routine:inst|clk_divider[5]                                                              ; SPI_Routine:inst|clk_divider[5]         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.280  ; SPI_Routine:inst|clk_divider[11]                                                             ; SPI_Routine:inst|clk_divider[11]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; SPI_Routine:inst|clk_divider[27]                                                             ; SPI_Routine:inst|clk_divider[27]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; SPI_Routine:inst|clk_divider[29]                                                             ; SPI_Routine:inst|clk_divider[29]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; SPI_Routine:inst|clk_divider[21]                                                             ; SPI_Routine:inst|clk_divider[21]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; SPI_Routine:inst|clk_divider[17]                                                             ; SPI_Routine:inst|clk_divider[17]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; SPI_Routine:inst|clk_divider[19]                                                             ; SPI_Routine:inst|clk_divider[19]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; SPI_Routine:inst|clk_divider[1]                                                              ; SPI_Routine:inst|clk_divider[1]         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; SPI_Routine:inst|clk_divider[7]                                                              ; SPI_Routine:inst|clk_divider[7]         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; SPI_Routine:inst|clk_divider[6]                                                              ; SPI_Routine:inst|clk_divider[6]         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; memory_controller:inst4|clk_divider[6]                                                       ; memory_controller:inst4|clk_divider[6]  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.424      ;
; 0.280  ; memory_controller:inst4|clk_divider[15]                                                      ; memory_controller:inst4|clk_divider[15] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.424      ;
; 0.281  ; SPI_Routine:inst|clk_divider[14]                                                             ; SPI_Routine:inst|clk_divider[14]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; SPI_Routine:inst|clk_divider[8]                                                              ; SPI_Routine:inst|clk_divider[8]         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; SPI_Routine:inst|clk_divider[9]                                                              ; SPI_Routine:inst|clk_divider[9]         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; SPI_Routine:inst|clk_divider[25]                                                             ; SPI_Routine:inst|clk_divider[25]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; SPI_Routine:inst|clk_divider[23]                                                             ; SPI_Routine:inst|clk_divider[23]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; SPI_Routine:inst|clk_divider[22]                                                             ; SPI_Routine:inst|clk_divider[22]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; SPI_Routine:inst|clk_divider[16]                                                             ; SPI_Routine:inst|clk_divider[16]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[22]                                                      ; memory_controller:inst4|clk_divider[22] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; memory_controller:inst4|clk_divider[31]                                                      ; memory_controller:inst4|clk_divider[31] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; memory_controller:inst4|clk_divider[16]                                                      ; memory_controller:inst4|clk_divider[16] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; memory_controller:inst4|clk_divider[8]                                                       ; memory_controller:inst4|clk_divider[8]  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; memory_controller:inst4|clk_divider[5]                                                       ; memory_controller:inst4|clk_divider[5]  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; memory_controller:inst4|clk_divider[14]                                                      ; memory_controller:inst4|clk_divider[14] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; memory_controller:inst4|clk_divider[13]                                                      ; memory_controller:inst4|clk_divider[13] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; memory_controller:inst4|clk_divider[3]                                                       ; memory_controller:inst4|clk_divider[3]  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; memory_controller:inst4|clk_divider[2]                                                       ; memory_controller:inst4|clk_divider[2]  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.282  ; SPI_Routine:inst|clk_divider[12]                                                             ; SPI_Routine:inst|clk_divider[12]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.282  ; SPI_Routine:inst|clk_divider[10]                                                             ; SPI_Routine:inst|clk_divider[10]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.282  ; SPI_Routine:inst|clk_divider[24]                                                             ; SPI_Routine:inst|clk_divider[24]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.282  ; SPI_Routine:inst|clk_divider[30]                                                             ; SPI_Routine:inst|clk_divider[30]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.282  ; SPI_Routine:inst|clk_divider[20]                                                             ; SPI_Routine:inst|clk_divider[20]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.282  ; SPI_Routine:inst|clk_divider[18]                                                             ; SPI_Routine:inst|clk_divider[18]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.282  ; SPI_Routine:inst|clk_divider[4]                                                              ; SPI_Routine:inst|clk_divider[4]         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.282  ; memory_controller:inst4|clk_divider[27]                                                      ; memory_controller:inst4|clk_divider[27] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[24]                                                      ; memory_controller:inst4|clk_divider[24] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[29]                                                      ; memory_controller:inst4|clk_divider[29] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[30]                                                      ; memory_controller:inst4|clk_divider[30] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[21]                                                      ; memory_controller:inst4|clk_divider[21] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[20]                                                      ; memory_controller:inst4|clk_divider[20] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[19]                                                      ; memory_controller:inst4|clk_divider[19] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[17]                                                      ; memory_controller:inst4|clk_divider[17] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[18]                                                      ; memory_controller:inst4|clk_divider[18] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[10]                                                      ; memory_controller:inst4|clk_divider[10] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[11]                                                      ; memory_controller:inst4|clk_divider[11] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[7]                                                       ; memory_controller:inst4|clk_divider[7]  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[4]                                                       ; memory_controller:inst4|clk_divider[4]  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[12]                                                      ; memory_controller:inst4|clk_divider[12] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.283  ; SPI_Routine:inst|clk_divider[26]                                                             ; SPI_Routine:inst|clk_divider[26]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.283  ; SPI_Routine:inst|clk_divider[28]                                                             ; SPI_Routine:inst|clk_divider[28]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.283  ; memory_controller:inst4|clk_divider[26]                                                      ; memory_controller:inst4|clk_divider[26] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.283  ; memory_controller:inst4|clk_divider[25]                                                      ; memory_controller:inst4|clk_divider[25] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.283  ; memory_controller:inst4|clk_divider[23]                                                      ; memory_controller:inst4|clk_divider[23] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.283  ; memory_controller:inst4|clk_divider[28]                                                      ; memory_controller:inst4|clk_divider[28] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.283  ; memory_controller:inst4|clk_divider[9]                                                       ; memory_controller:inst4|clk_divider[9]  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.345  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[6]           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.489      ;
; 0.354  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[5]           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.498      ;
; 0.355  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[8]           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.499      ;
; 0.356  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[10]          ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.500      ;
; 0.356  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[7]           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.500      ;
; 0.358  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[17]          ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.502      ;
; 0.360  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[15]          ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.504      ;
; 0.361  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[18]          ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.505      ;
; 0.362  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[13]          ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.506      ;
; 0.363  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[12]          ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.507      ;
; 0.365  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[19]          ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.509      ;
; 0.367  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[11]          ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.511      ;
; 0.369  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[9]           ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.513      ;
; 0.370  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out_buf[16]          ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.514      ;
; 0.375  ; memory_controller:inst4|tmp                                                                  ; memory_controller:inst4|tmp             ; memory_controller:inst4|tmp ; clk         ; -0.500       ; 1.456      ; 1.550      ;
; 0.407  ; SPI_Routine:inst|tmp                                                                         ; SPI_Routine:inst|tmp                    ; SPI_Routine:inst|tmp        ; clk         ; -0.500       ; 1.488      ; 1.614      ;
; 0.421  ; SPI_Routine:inst|clk_divider[15]                                                             ; SPI_Routine:inst|clk_divider[16]        ; clk                         ; clk         ; 0.000        ; 0.047      ; 0.572      ;
; 0.428  ; SPI_Routine:inst|clk_divider[5]                                                              ; SPI_Routine:inst|clk_divider[6]         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.428  ; SPI_Routine:inst|clk_divider[13]                                                             ; SPI_Routine:inst|clk_divider[14]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.429  ; SPI_Routine:inst|clk_divider[7]                                                              ; SPI_Routine:inst|clk_divider[8]         ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.429  ; SPI_Routine:inst|clk_divider[21]                                                             ; SPI_Routine:inst|clk_divider[22]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.429  ; SPI_Routine:inst|clk_divider[11]                                                             ; SPI_Routine:inst|clk_divider[12]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.429  ; SPI_Routine:inst|clk_divider[29]                                                             ; SPI_Routine:inst|clk_divider[30]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.429  ; SPI_Routine:inst|clk_divider[19]                                                             ; SPI_Routine:inst|clk_divider[20]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.429  ; SPI_Routine:inst|clk_divider[17]                                                             ; SPI_Routine:inst|clk_divider[18]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.429  ; SPI_Routine:inst|clk_divider[27]                                                             ; SPI_Routine:inst|clk_divider[28]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.429  ; memory_controller:inst4|clk_divider[6]                                                       ; memory_controller:inst4|clk_divider[7]  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.573      ;
; 0.430  ; SPI_Routine:inst|clk_divider[9]                                                              ; SPI_Routine:inst|clk_divider[10]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.430  ; SPI_Routine:inst|clk_divider[23]                                                             ; SPI_Routine:inst|clk_divider[24]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.430  ; SPI_Routine:inst|clk_divider[25]                                                             ; SPI_Routine:inst|clk_divider[26]        ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.430  ; memory_controller:inst4|clk_divider[14]                                                      ; memory_controller:inst4|clk_divider[15] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.430  ; memory_controller:inst4|clk_divider[2]                                                       ; memory_controller:inst4|clk_divider[3]  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.430  ; memory_controller:inst4|clk_divider[16]                                                      ; memory_controller:inst4|clk_divider[17] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.430  ; memory_controller:inst4|clk_divider[22]                                                      ; memory_controller:inst4|clk_divider[23] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.430  ; memory_controller:inst4|clk_divider[8]                                                       ; memory_controller:inst4|clk_divider[9]  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.431  ; memory_controller:inst4|clk_divider[30]                                                      ; memory_controller:inst4|clk_divider[31] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.575      ;
; 0.431  ; memory_controller:inst4|clk_divider[4]                                                       ; memory_controller:inst4|clk_divider[5]  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.575      ;
; 0.431  ; memory_controller:inst4|clk_divider[12]                                                      ; memory_controller:inst4|clk_divider[13] ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.575      ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'memory_controller:inst4|tmp'                                                                                                                                                             ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.039 ; SPI_Routine:inst|data_out[47]                      ; memory_controller:inst4|data_out[47]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.271      ; 0.414      ;
; 0.040 ; SPI_Routine:inst|data_out[50]                      ; memory_controller:inst4|data_out[50]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.271      ; 0.415      ;
; 0.040 ; SPI_Routine:inst|data_out[40]                      ; memory_controller:inst4|data_out[40]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.271      ; 0.415      ;
; 0.107 ; SPI_Routine:inst|data_out[42]                      ; memory_controller:inst4|data_out[42]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.271      ; 0.482      ;
; 0.107 ; SPI_Routine:inst|data_out[41]                      ; memory_controller:inst4|data_out[41]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.271      ; 0.482      ;
; 0.109 ; SPI_Routine:inst|data_out[43]                      ; memory_controller:inst4|data_out[43]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.271      ; 0.484      ;
; 0.113 ; SPI_Routine:inst|data_out[48]                      ; memory_controller:inst4|data_out[48]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.271      ; 0.488      ;
; 0.113 ; SPI_Routine:inst|data_out[46]                      ; memory_controller:inst4|data_out[46]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.271      ; 0.488      ;
; 0.125 ; SPI_Routine:inst|data_out[49]                      ; memory_controller:inst4|data_out[49]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.271      ; 0.500      ;
; 0.162 ; memory_controller:inst4|memory_full                ; memory_controller:inst4|memory_full                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; memory_controller:inst4|\logic:flag                ; memory_controller:inst4|\logic:flag                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.169 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.314      ;
; 0.171 ; SPI_Routine:inst|data_out[53]                      ; memory_controller:inst4|data_out[53]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.263      ; 0.538      ;
; 0.174 ; SPI_Routine:inst|data_out[55]                      ; memory_controller:inst4|data_out[55]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.263      ; 0.541      ;
; 0.180 ; SPI_Routine:inst|data_out[45]                      ; memory_controller:inst4|data_out[45]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.260      ; 0.544      ;
; 0.184 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|address_out[12]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.329      ;
; 0.185 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|address_out[10]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.330      ;
; 0.253 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|address_out[1]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.042      ; 0.399      ;
; 0.256 ; SPI_Routine:inst|data_out[51]                      ; memory_controller:inst4|data_out[51]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.260      ; 0.620      ;
; 0.264 ; SPI_Routine:inst|data_out[59]                      ; memory_controller:inst4|data_out[59]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.264      ; 0.632      ;
; 0.270 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|address_out[2]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.042      ; 0.416      ;
; 0.280 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.281 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.281 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.281 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.281 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.281 ; memory_controller:inst4|\logic:flag                ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.282 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.427      ;
; 0.283 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.428      ;
; 0.286 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.431      ;
; 0.286 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.431      ;
; 0.291 ; SPI_Routine:inst|data_out[54]                      ; memory_controller:inst4|data_out[54]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.263      ; 0.658      ;
; 0.291 ; SPI_Routine:inst|data_out[52]                      ; memory_controller:inst4|data_out[52]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.260      ; 0.655      ;
; 0.292 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.437      ;
; 0.293 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.438      ;
; 0.293 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.438      ;
; 0.296 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|\logic:flag                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.441      ;
; 0.308 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.453      ;
; 0.312 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|address_out[5]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.042      ; 0.458      ;
; 0.340 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|address_out[13]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.484      ;
; 0.355 ; SPI_Routine:inst|data_out[57]                      ; memory_controller:inst4|data_out[57]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.265      ; 0.724      ;
; 0.359 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|\logic:flag                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.255      ; 0.718      ;
; 0.361 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|wren_out                   ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.255      ; 0.720      ;
; 0.362 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|address_out[8]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.038      ; 0.504      ;
; 0.362 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|address_out[11]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.038      ; 0.504      ;
; 0.363 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|address_out[9]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.038      ; 0.505      ;
; 0.367 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|address_out[6]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.038      ; 0.509      ;
; 0.368 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|address_out[7]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.038      ; 0.510      ;
; 0.371 ; SPI_Routine:inst|data_out[44]                      ; memory_controller:inst4|data_out[44]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.260      ; 0.735      ;
; 0.376 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.521      ;
; 0.378 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.042      ; 0.524      ;
; 0.429 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|address_out[0]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.043      ; 0.576      ;
; 0.429 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.430 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.575      ;
; 0.431 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|address_out[4]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.042      ; 0.577      ;
; 0.434 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|address_out[3]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.042      ; 0.580      ;
; 0.435 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.580      ;
; 0.435 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.580      ;
; 0.438 ; SPI_Routine:inst|data_out[58]                      ; memory_controller:inst4|data_out[58]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.257      ; 0.799      ;
; 0.439 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.584      ;
; 0.439 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.584      ;
; 0.440 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.441 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.586      ;
; 0.441 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.586      ;
; 0.442 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.587      ;
; 0.442 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.587      ;
; 0.442 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.587      ;
; 0.443 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.588      ;
; 0.444 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.589      ;
; 0.451 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.596      ;
; 0.454 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.599      ;
; 0.488 ; SPI_Routine:inst|data_out[56]                      ; memory_controller:inst4|data_out[56]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; 0.257      ; 0.849      ;
; 0.492 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.637      ;
; 0.493 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.638      ;
; 0.495 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.640      ;
; 0.496 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.641      ;
; 0.498 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.643      ;
; 0.501 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.646      ;
; 0.504 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.649      ;
; 0.505 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.650      ;
; 0.505 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.650      ;
; 0.505 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.650      ;
; 0.506 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.651      ;
; 0.507 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.652      ;
; 0.507 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.652      ;
; 0.508 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.653      ;
; 0.508 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.653      ;
; 0.508 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.653      ;
; 0.509 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.654      ;
; 0.510 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.655      ;
; 0.528 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.673      ;
; 0.531 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.676      ;
; 0.531 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.042      ; 0.677      ;
; 0.534 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.042      ; 0.680      ;
; 0.558 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.703      ;
; 0.559 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.704      ;
; 0.561 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.706      ;
; 0.562 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.041      ; 0.707      ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI_Routine:inst|tmp'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.161 ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|\spi_com:enable_measurement ; SPI_Routine:inst|\spi_com:enable_measurement ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|data_read[20]               ; SPI_Routine:inst|data_read[20]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|data_read[13]               ; SPI_Routine:inst|data_read[13]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|data_read[11]               ; SPI_Routine:inst|data_read[11]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|data_read[8]                ; SPI_Routine:inst|data_read[8]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|data_read[4]                ; SPI_Routine:inst|data_read[4]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.169 ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.314      ;
; 0.174 ; SPI_Routine:inst|data_read[20]               ; SPI_Routine:inst|data_out[56]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.319      ;
; 0.176 ; SPI_Routine:inst|data_read[17]               ; SPI_Routine:inst|data_out[53]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.322      ;
; 0.177 ; SPI_Routine:inst|data_read[16]               ; SPI_Routine:inst|data_out[52]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.322      ;
; 0.180 ; SPI_Routine:inst|data_read[19]               ; SPI_Routine:inst|data_out[55]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.326      ;
; 0.181 ; SPI_Routine:inst|data_read[15]               ; SPI_Routine:inst|data_out[51]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.327      ;
; 0.186 ; SPI_Routine:inst|data_read[18]               ; SPI_Routine:inst|data_out[54]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.331      ;
; 0.189 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.335      ;
; 0.189 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st2_rxData       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.335      ;
; 0.236 ; SPI_Routine:inst|data_read[21]               ; SPI_Routine:inst|data_out[57]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.382      ;
; 0.236 ; SPI_Routine:inst|data_read[8]                ; SPI_Routine:inst|data_out[44]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.381      ;
; 0.237 ; SPI_Routine:inst|data_read[9]                ; SPI_Routine:inst|data_out[45]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.383      ;
; 0.238 ; SPI_Routine:inst|data_read[23]               ; SPI_Routine:inst|data_out[59]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.384      ;
; 0.239 ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|data_out[58]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.384      ;
; 0.247 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|timer[3]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.392      ;
; 0.247 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.392      ;
; 0.247 ; SPI_Routine:inst|data_read[5]                ; SPI_Routine:inst|data_out[41]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.394      ;
; 0.259 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st1_txValue      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.406      ;
; 0.279 ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.424      ;
; 0.280 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.280 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.281 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.281 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.282 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.427      ;
; 0.282 ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.427      ;
; 0.282 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.427      ;
; 0.283 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.428      ;
; 0.283 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.428      ;
; 0.291 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.436      ;
; 0.291 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.436      ;
; 0.292 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.437      ;
; 0.292 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.437      ;
; 0.293 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.438      ;
; 0.303 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.448      ;
; 0.305 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.450      ;
; 0.319 ; SPI_Routine:inst|data_in[1]                  ; SPI_Routine:inst|value[1]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.466      ;
; 0.321 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.040      ; 0.465      ;
; 0.331 ; SPI_Routine:inst|data_read[19]               ; SPI_Routine:inst|data_read[19]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.477      ;
; 0.331 ; SPI_Routine:inst|data_read[17]               ; SPI_Routine:inst|data_read[17]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.477      ;
; 0.339 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.486      ;
; 0.340 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.487      ;
; 0.341 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|sclk                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.488      ;
; 0.342 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|ss                          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.489      ;
; 0.348 ; SPI_Routine:inst|data_read[7]                ; SPI_Routine:inst|data_out[43]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.045      ; 0.497      ;
; 0.355 ; SPI_Routine:inst|data_read[4]                ; SPI_Routine:inst|data_out[40]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.498      ;
; 0.374 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[6]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.040      ; 0.518      ;
; 0.384 ; SPI_Routine:inst|data_in[8]                  ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.531      ;
; 0.387 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.040      ; 0.531      ;
; 0.387 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|\spi_com:enable_measurement ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.040      ; 0.531      ;
; 0.390 ; SPI_Routine:inst|data_read[12]               ; SPI_Routine:inst|data_out[48]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.044      ; 0.538      ;
; 0.393 ; SPI_Routine:inst|data_read[9]                ; SPI_Routine:inst|data_read[9]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.539      ;
; 0.401 ; SPI_Routine:inst|data_read[14]               ; SPI_Routine:inst|data_out[50]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.548      ;
; 0.406 ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.040      ; 0.550      ;
; 0.410 ; SPI_Routine:inst|data_read[10]               ; SPI_Routine:inst|data_out[46]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.047      ; 0.561      ;
; 0.411 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.558      ;
; 0.420 ; SPI_Routine:inst|data_in[12]                 ; SPI_Routine:inst|address[4]                  ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.044      ; 0.568      ;
; 0.429 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.429 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.430 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.575      ;
; 0.430 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.575      ;
; 0.431 ; SPI_Routine:inst|data_read[16]               ; SPI_Routine:inst|data_read[16]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.576      ;
; 0.433 ; SPI_Routine:inst|data_read[6]                ; SPI_Routine:inst|data_read[6]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.579      ;
; 0.434 ; SPI_Routine:inst|data_read[6]                ; SPI_Routine:inst|data_out[42]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.581      ;
; 0.440 ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.440 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.440 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.440 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.440 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.441 ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.040      ; 0.585      ;
; 0.441 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.586      ;
; 0.441 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.586      ;
; 0.441 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.586      ;
; 0.443 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.588      ;
; 0.443 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.588      ;
; 0.444 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.589      ;
; 0.444 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.589      ;
; 0.449 ; SPI_Routine:inst|data_read[23]               ; SPI_Routine:inst|data_read[23]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.595      ;
; 0.450 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.595      ;
; 0.450 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.595      ;
; 0.451 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.596      ;
; 0.452 ; SPI_Routine:inst|data_read[21]               ; SPI_Routine:inst|data_read[21]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.042      ; 0.598      ;
; 0.453 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.598      ;
; 0.453 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.598      ;
; 0.454 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.599      ;
; 0.458 ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|data_read[22]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.603      ;
; 0.459 ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.040      ; 0.603      ;
; 0.460 ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|timer[6]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.040      ; 0.604      ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                           ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[0]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[10]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[11]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[12]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[13]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[14]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[15]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[16]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[17]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[18]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[19]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[1]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[20]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[21]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[22]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[23]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[24]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[25]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[26]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[27]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[28]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[29]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[2]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[30]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[31]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[3]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[4]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[5]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[6]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[7]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[8]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[9]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|tmp                                                                                          ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[0]                                                                                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[10]                                                                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[11]                                                                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[12]                                                                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[13]                                                                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[14]                                                                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[15]                                                                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[16]                                                                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[17]                                                                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[18]                                                                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[19]                                                                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[1]                                                                                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[2]                                                                                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[3]                                                                                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[4]                                                                                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[5]                                                                                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[6]                                                                                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[7]                                                                                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[8]                                                                                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out_buf[9]                                                                                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[10]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[11]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[12]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[13]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[14]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[15]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[16]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[17]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[18]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[19]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[1]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[20]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[21]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[22]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[23]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[24]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[25]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[26]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[27]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[28]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[29]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[2]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[30]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[31]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[3]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[4]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[5]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[6]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[7]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[8]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[9]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|tmp                                                                                   ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a148~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a148~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a148~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a149~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a149~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a149~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a150~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a150~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a150~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a151~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a151~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a151~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a152~porta_address_reg0 ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI_Routine:inst|tmp'                                                                            ;
+--------+--------------+----------------+-----------------+----------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-----------------+----------------------+------------+----------------------------------------------+
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:enable_measurement ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:virtual_clk        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[0]                  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[4]                  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[12]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[1]                  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[8]                  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[0]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[10]              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[11]              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[12]              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[13]              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[14]              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[15]              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[1]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[2]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[3]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[4]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[5]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[6]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[7]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[8]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[9]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[40]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[41]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[42]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[43]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[44]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[45]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[46]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[47]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[48]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[49]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[50]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[51]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[52]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[53]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[54]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[55]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[56]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[57]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[58]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[59]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_rdy                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[10]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[11]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[12]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[13]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[14]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[15]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[16]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[17]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[18]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[19]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[20]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[21]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[22]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[23]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[4]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[5]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[6]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[7]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[8]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[9]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mode[0]                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mosi                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st0_txAddress    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st1_txValue      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st2_rxData       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st4_rxAllAxis    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st5_wait         ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st_idle          ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st0_txAddress ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st1_txValue   ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st2_rxData    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st4_rxAllAxis ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st5_wait      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st_idle       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|sclk                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|ss                          ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[0]                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[3]                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[6]                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[7]                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|value[1]                    ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:enable_measurement ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[1]                  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[8]                  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_rdy                    ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[14]               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_read[7]                ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mode[0]                     ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[6]                    ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[7]                    ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[0]               ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[10]              ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[11]              ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[12]              ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[13]              ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[14]              ;
+--------+--------------+----------------+-----------------+----------------------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'memory_controller:inst4|tmp'                                                                                  ;
+--------+--------------+----------------+-----------------+-----------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                       ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------------------------+------------+----------------------------------------------------+
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[10] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[11] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[12] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[13] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[1]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[2]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[3]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[4]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[5]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[6]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[7]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[8]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[9]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:clk_div4            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:flag                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[0]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[10]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[11]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[12]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[13]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[1]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[2]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[3]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[4]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[5]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[6]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[7]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[8]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[9]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[40]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[41]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[42]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[43]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[44]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[45]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[46]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[47]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[48]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[49]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[50]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[51]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[52]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[53]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[54]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[55]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[56]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[57]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[58]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[59]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|memory_full                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|wren_out                   ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[0]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[10] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[11] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[12] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[13] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[1]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[2]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[3]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[4]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[5]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[6]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[7]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[8]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[9]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:clk_div4            ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:flag                ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[10]            ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[12]            ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[13]            ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[59]               ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|memory_full                ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|wren_out                   ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[0]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[11]            ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[1]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[2]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[3]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[4]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[5]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[6]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[7]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[8]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[9]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[40]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[41]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[42]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[43]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[44]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[45]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[46]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[47]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[48]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[49]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[50]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[51]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[52]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[53]               ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[54]               ;
+--------+--------------+----------------+-----------------+-----------------------------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; 2.021 ; 2.607 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; 1.460 ; 2.082 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; 2.021 ; 2.607 ; Rise       ; SPI_Routine:inst|tmp ;
; miso      ; SPI_Routine:inst|tmp ; 1.577 ; 2.620 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; -0.302 ; -0.937 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; -0.302 ; -0.937 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; -0.558 ; -1.241 ; Rise       ; SPI_Routine:inst|tmp ;
; miso      ; SPI_Routine:inst|tmp ; -0.767 ; -1.698 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+--------+--------+------------+----------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; mosi      ; SPI_Routine:inst|tmp        ; 5.747 ; 5.949 ; Rise       ; SPI_Routine:inst|tmp        ;
; sclk      ; SPI_Routine:inst|tmp        ; 5.378 ; 5.561 ; Rise       ; SPI_Routine:inst|tmp        ;
; ss        ; SPI_Routine:inst|tmp        ; 5.361 ; 5.523 ; Rise       ; SPI_Routine:inst|tmp        ;
; LED[*]    ; clk                         ; 5.251 ; 5.466 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 4.909 ; 5.105 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 4.178 ; 4.345 ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 4.624 ; 4.825 ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 4.381 ; 4.566 ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 4.317 ; 4.467 ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 4.054 ; 4.181 ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 4.342 ; 4.516 ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 4.416 ; 4.579 ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 4.026 ; 4.169 ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 4.903 ; 5.151 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 4.363 ; 4.553 ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 4.841 ; 5.078 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 4.515 ; 4.683 ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 4.627 ; 4.840 ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 4.421 ; 4.587 ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 4.372 ; 4.536 ; Rise       ; clk                         ;
;  LED[16]  ; clk                         ; 4.458 ; 4.635 ; Rise       ; clk                         ;
;  LED[17]  ; clk                         ; 5.251 ; 5.466 ; Rise       ; clk                         ;
;  LED[18]  ; clk                         ; 4.196 ; 4.367 ; Rise       ; clk                         ;
;  LED[19]  ; clk                         ; 4.087 ; 4.241 ; Rise       ; clk                         ;
; LEDR[*]   ; memory_controller:inst4|tmp ; 5.290 ; 5.481 ; Rise       ; memory_controller:inst4|tmp ;
;  LEDR[17] ; memory_controller:inst4|tmp ; 5.290 ; 5.481 ; Rise       ; memory_controller:inst4|tmp ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; mosi      ; SPI_Routine:inst|tmp        ; 5.530 ; 5.722 ; Rise       ; SPI_Routine:inst|tmp        ;
; sclk      ; SPI_Routine:inst|tmp        ; 5.176 ; 5.350 ; Rise       ; SPI_Routine:inst|tmp        ;
; ss        ; SPI_Routine:inst|tmp        ; 5.160 ; 5.313 ; Rise       ; SPI_Routine:inst|tmp        ;
; LED[*]    ; clk                         ; 3.889 ; 4.026 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 4.734 ; 4.922 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 4.032 ; 4.193 ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 4.463 ; 4.656 ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 4.230 ; 4.408 ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 4.166 ; 4.311 ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 3.916 ; 4.038 ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 4.191 ; 4.358 ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 4.263 ; 4.421 ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 3.889 ; 4.026 ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 4.728 ; 4.966 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 4.210 ; 4.392 ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 4.668 ; 4.897 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 4.355 ; 4.517 ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 4.463 ; 4.668 ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 4.267 ; 4.426 ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 4.220 ; 4.377 ; Rise       ; clk                         ;
;  LED[16]  ; clk                         ; 4.301 ; 4.470 ; Rise       ; clk                         ;
;  LED[17]  ; clk                         ; 5.100 ; 5.308 ; Rise       ; clk                         ;
;  LED[18]  ; clk                         ; 4.049 ; 4.214 ; Rise       ; clk                         ;
;  LED[19]  ; clk                         ; 3.945 ; 4.093 ; Rise       ; clk                         ;
; LEDR[*]   ; memory_controller:inst4|tmp ; 5.091 ; 5.274 ; Rise       ; memory_controller:inst4|tmp ;
;  LEDR[17] ; memory_controller:inst4|tmp ; 5.091 ; 5.274 ; Rise       ; memory_controller:inst4|tmp ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                        ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -5.909    ; -0.265 ; N/A      ; N/A     ; -3.201              ;
;  SPI_Routine:inst|tmp        ; -4.323    ; 0.161  ; N/A      ; N/A     ; -1.899              ;
;  clk                         ; -5.909    ; -0.265 ; N/A      ; N/A     ; -3.201              ;
;  memory_controller:inst4|tmp ; -2.691    ; 0.039  ; N/A      ; N/A     ; -1.899              ;
; Design-wide TNS              ; -1114.385 ; -0.388 ; 0.0      ; 0.0     ; -719.153            ;
;  SPI_Routine:inst|tmp        ; -250.679  ; 0.000  ; N/A      ; N/A     ; -161.415            ;
;  clk                         ; -750.362  ; -0.388 ; N/A      ; N/A     ; -515.002            ;
;  memory_controller:inst4|tmp ; -113.344  ; 0.000  ; N/A      ; N/A     ; -98.748             ;
+------------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; 4.434 ; 4.791 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; 3.242 ; 3.617 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; 4.434 ; 4.791 ; Rise       ; SPI_Routine:inst|tmp ;
; miso      ; SPI_Routine:inst|tmp ; 3.706 ; 4.220 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; -0.302 ; -0.552 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; -0.302 ; -0.552 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; -0.558 ; -1.064 ; Rise       ; SPI_Routine:inst|tmp ;
; miso      ; SPI_Routine:inst|tmp ; -0.767 ; -1.698 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+--------+--------+------------+----------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; mosi      ; SPI_Routine:inst|tmp        ; 12.407 ; 11.981 ; Rise       ; SPI_Routine:inst|tmp        ;
; sclk      ; SPI_Routine:inst|tmp        ; 11.569 ; 11.360 ; Rise       ; SPI_Routine:inst|tmp        ;
; ss        ; SPI_Routine:inst|tmp        ; 11.647 ; 11.300 ; Rise       ; SPI_Routine:inst|tmp        ;
; LED[*]    ; clk                         ; 11.112 ; 10.872 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 11.112 ; 10.598 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 9.080  ; 9.038  ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 10.255 ; 9.968  ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 9.504  ; 9.367  ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 9.524  ; 9.225  ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 8.895  ; 8.703  ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 9.581  ; 9.341  ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 9.652  ; 9.395  ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 8.735  ; 8.678  ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 10.852 ; 10.561 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 9.622  ; 9.447  ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 10.688 ; 10.398 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 10.053 ; 9.708  ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 10.152 ; 9.948  ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 9.698  ; 9.443  ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 9.608  ; 9.355  ; Rise       ; clk                         ;
;  LED[16]  ; clk                         ; 9.898  ; 9.594  ; Rise       ; clk                         ;
;  LED[17]  ; clk                         ; 11.022 ; 10.872 ; Rise       ; clk                         ;
;  LED[18]  ; clk                         ; 9.262  ; 9.119  ; Rise       ; clk                         ;
;  LED[19]  ; clk                         ; 8.986  ; 8.891  ; Rise       ; clk                         ;
; LEDR[*]   ; memory_controller:inst4|tmp ; 11.590 ; 11.333 ; Rise       ; memory_controller:inst4|tmp ;
;  LEDR[17] ; memory_controller:inst4|tmp ; 11.590 ; 11.333 ; Rise       ; memory_controller:inst4|tmp ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; mosi      ; SPI_Routine:inst|tmp        ; 5.530 ; 5.722 ; Rise       ; SPI_Routine:inst|tmp        ;
; sclk      ; SPI_Routine:inst|tmp        ; 5.176 ; 5.350 ; Rise       ; SPI_Routine:inst|tmp        ;
; ss        ; SPI_Routine:inst|tmp        ; 5.160 ; 5.313 ; Rise       ; SPI_Routine:inst|tmp        ;
; LED[*]    ; clk                         ; 3.889 ; 4.026 ; Rise       ; clk                         ;
;  LED[0]   ; clk                         ; 4.734 ; 4.922 ; Rise       ; clk                         ;
;  LED[1]   ; clk                         ; 4.032 ; 4.193 ; Rise       ; clk                         ;
;  LED[2]   ; clk                         ; 4.463 ; 4.656 ; Rise       ; clk                         ;
;  LED[3]   ; clk                         ; 4.230 ; 4.408 ; Rise       ; clk                         ;
;  LED[4]   ; clk                         ; 4.166 ; 4.311 ; Rise       ; clk                         ;
;  LED[5]   ; clk                         ; 3.916 ; 4.038 ; Rise       ; clk                         ;
;  LED[6]   ; clk                         ; 4.191 ; 4.358 ; Rise       ; clk                         ;
;  LED[7]   ; clk                         ; 4.263 ; 4.421 ; Rise       ; clk                         ;
;  LED[8]   ; clk                         ; 3.889 ; 4.026 ; Rise       ; clk                         ;
;  LED[9]   ; clk                         ; 4.728 ; 4.966 ; Rise       ; clk                         ;
;  LED[10]  ; clk                         ; 4.210 ; 4.392 ; Rise       ; clk                         ;
;  LED[11]  ; clk                         ; 4.668 ; 4.897 ; Rise       ; clk                         ;
;  LED[12]  ; clk                         ; 4.355 ; 4.517 ; Rise       ; clk                         ;
;  LED[13]  ; clk                         ; 4.463 ; 4.668 ; Rise       ; clk                         ;
;  LED[14]  ; clk                         ; 4.267 ; 4.426 ; Rise       ; clk                         ;
;  LED[15]  ; clk                         ; 4.220 ; 4.377 ; Rise       ; clk                         ;
;  LED[16]  ; clk                         ; 4.301 ; 4.470 ; Rise       ; clk                         ;
;  LED[17]  ; clk                         ; 5.100 ; 5.308 ; Rise       ; clk                         ;
;  LED[18]  ; clk                         ; 4.049 ; 4.214 ; Rise       ; clk                         ;
;  LED[19]  ; clk                         ; 3.945 ; 4.093 ; Rise       ; clk                         ;
; LEDR[*]   ; memory_controller:inst4|tmp ; 5.091 ; 5.274 ; Rise       ; memory_controller:inst4|tmp ;
;  LEDR[17] ; memory_controller:inst4|tmp ; 5.091 ; 5.274 ; Rise       ; memory_controller:inst4|tmp ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; mosi          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; sclk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ss            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[19]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[18]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[17]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[16]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; miso                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ss            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED[19]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[18]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[17]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; LED[16]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ss            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED[19]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[18]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[17]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; LED[16]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00259 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00259 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ss            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[19]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[18]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[17]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LED[16]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1275     ; 0        ; 0        ; 0        ;
; memory_controller:inst4|tmp ; clk                         ; 762      ; 1        ; 0        ; 0        ;
; SPI_Routine:inst|tmp        ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 402      ; 0        ; 0        ; 0        ;
; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 72       ; 0        ; 0        ; 0        ;
; memory_controller:inst4|tmp ; SPI_Routine:inst|tmp        ; 27       ; 0        ; 0        ; 0        ;
; SPI_Routine:inst|tmp        ; SPI_Routine:inst|tmp        ; 1955     ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1275     ; 0        ; 0        ; 0        ;
; memory_controller:inst4|tmp ; clk                         ; 762      ; 1        ; 0        ; 0        ;
; SPI_Routine:inst|tmp        ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 402      ; 0        ; 0        ; 0        ;
; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 72       ; 0        ; 0        ; 0        ;
; memory_controller:inst4|tmp ; SPI_Routine:inst|tmp        ; 27       ; 0        ; 0        ; 0        ;
; SPI_Routine:inst|tmp        ; SPI_Routine:inst|tmp        ; 1955     ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Registers Without Clock Pin     ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 53    ; 53   ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
; Unconstrained Reg-to-Reg Paths  ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.0 Build 218 06/27/2010 SJ Web Edition
    Info: Processing started: Sun Oct 01 17:47:08 2023
Info: Command: quartus_sta SPI_Test -c SPI_Test
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'cpu_0.sdc'
Warning: Ignored filter at cpu_0.sdc(46): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|break_readreg* could not be matched with a keeper
Warning: Ignored filter at cpu_0.sdc(46): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|*sr* could not be matched with a keeper
Warning: Ignored set_false_path at cpu_0.sdc(46): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers *$cpu_0_oci_break_path|break_readreg*] -to [get_keepers *$cpu_0_jtag_sr*]
Warning: Ignored set_false_path at cpu_0.sdc(46): Argument <to> is an empty collection
Warning: Ignored filter at cpu_0.sdc(47): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|*resetlatch could not be matched with a keeper
Warning: Ignored filter at cpu_0.sdc(47): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|*sr[33] could not be matched with a keeper
Warning: Ignored set_false_path at cpu_0.sdc(47): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers *$cpu_0_oci_debug_path|*resetlatch]     -to [get_keepers *$cpu_0_jtag_sr[33]]
Warning: Ignored set_false_path at cpu_0.sdc(47): Argument <to> is an empty collection
Warning: Ignored filter at cpu_0.sdc(48): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready could not be matched with a keeper
Warning: Ignored filter at cpu_0.sdc(48): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|*sr[0] could not be matched with a keeper
Warning: Ignored set_false_path at cpu_0.sdc(48): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers *$cpu_0_oci_debug_path|monitor_ready]  -to [get_keepers *$cpu_0_jtag_sr[0]]
Warning: Ignored set_false_path at cpu_0.sdc(48): Argument <to> is an empty collection
Warning: Ignored filter at cpu_0.sdc(49): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error could not be matched with a keeper
Warning: Ignored filter at cpu_0.sdc(49): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|*sr[34] could not be matched with a keeper
Warning: Ignored set_false_path at cpu_0.sdc(49): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers *$cpu_0_oci_debug_path|monitor_error]  -to [get_keepers *$cpu_0_jtag_sr[34]]
Warning: Ignored set_false_path at cpu_0.sdc(49): Argument <to> is an empty collection
Warning: Ignored filter at cpu_0.sdc(50): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|*MonDReg* could not be matched with a keeper
Warning: Ignored set_false_path at cpu_0.sdc(50): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers *$cpu_0_ocimem_path|*MonDReg*] -to [get_keepers *$cpu_0_jtag_sr*]
Warning: Ignored set_false_path at cpu_0.sdc(50): Argument <to> is an empty collection
Warning: Ignored filter at cpu_0.sdc(51): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|*sr* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored filter at cpu_0.sdc(51): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|*jdo* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored set_false_path at cpu_0.sdc(51): Argument <from> is not an object ID
    Info: set_false_path -from *$cpu_0_jtag_sr*    -to *$cpu_0_jtag_sysclk_path|*jdo*
Warning: Ignored set_false_path at cpu_0.sdc(51): Argument <to> is not an object ID
Warning: Ignored filter at cpu_0.sdc(52): sld_hub:*|irf_reg* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored filter at cpu_0.sdc(52): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|ir* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored set_false_path at cpu_0.sdc(52): Argument <from> is not an object ID
    Info: set_false_path -from sld_hub:*|irf_reg* -to *$cpu_0_jtag_sysclk_path|ir*
Warning: Ignored set_false_path at cpu_0.sdc(52): Argument <to> is not an object ID
Warning: Ignored filter at cpu_0.sdc(53): sld_hub:*|sld_shadow_jsm:shadow_jsm|state[1] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored filter at cpu_0.sdc(53): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored set_false_path at cpu_0.sdc(53): Argument <from> is not an object ID
    Info: set_false_path -from sld_hub:*|sld_shadow_jsm:shadow_jsm|state[1] -to *$cpu_0_oci_debug_path|monitor_go
Warning: Ignored set_false_path at cpu_0.sdc(53): Argument <to> is not an object ID
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name SPI_Routine:inst|tmp SPI_Routine:inst|tmp
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name memory_controller:inst4|tmp memory_controller:inst4|tmp
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.909
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.909      -750.362 clk 
    Info:    -4.323      -250.679 SPI_Routine:inst|tmp 
    Info:    -2.691      -113.344 memory_controller:inst4|tmp 
Info: Worst-case hold slack is -0.265
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.265        -0.290 clk 
    Info:     0.208         0.000 memory_controller:inst4|tmp 
    Info:     0.423         0.000 SPI_Routine:inst|tmp 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201      -515.002 clk 
    Info:    -1.487      -126.395 SPI_Routine:inst|tmp 
    Info:    -1.487       -77.324 memory_controller:inst4|tmp 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.383
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.383      -683.029 clk 
    Info:    -3.910      -227.720 SPI_Routine:inst|tmp 
    Info:    -2.427      -101.619 memory_controller:inst4|tmp 
Info: Worst-case hold slack is -0.180
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.180        -0.180 clk 
    Info:     0.180         0.000 memory_controller:inst4|tmp 
    Info:     0.372         0.000 SPI_Routine:inst|tmp 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201      -515.002 clk 
    Info:    -1.487      -126.673 SPI_Routine:inst|tmp 
    Info:    -1.487       -77.478 memory_controller:inst4|tmp 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.312
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.312      -236.637 clk 
    Info:    -1.297       -63.546 SPI_Routine:inst|tmp 
    Info:    -0.540       -19.842 memory_controller:inst4|tmp 
Info: Worst-case hold slack is -0.218
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.218        -0.388 clk 
    Info:     0.039         0.000 memory_controller:inst4|tmp 
    Info:     0.161         0.000 SPI_Routine:inst|tmp 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -347.469 clk 
    Info:    -1.899      -161.415 SPI_Routine:inst|tmp 
    Info:    -1.899       -98.748 memory_controller:inst4|tmp 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 34 warnings
    Info: Peak virtual memory: 321 megabytes
    Info: Processing ended: Sun Oct 01 17:47:13 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


