tst r0, #6 
mvnne r1, r0 
ror r2, r1, #11 
mvn r0, r2 
add r2, r1, r0, lsl #14 
add r0, r2, r2 
