Fitter report for DE3_TestBoard
Fri Mar 09 21:27:56 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. HardCopy Device Resource Guide
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+-------------------------------+---------------------------------------------+
; Fitter Status                 ; Successful - Fri Mar 09 21:27:56 2018       ;
; Quartus II 64-Bit Version     ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                 ; DE3_TestBoard                               ;
; Top-level Entity Name         ; DE3_TestBoard                               ;
; Family                        ; Stratix III                                 ;
; Device                        ; EP3SL150F1152C2                             ;
; Timing Models                 ; Final                                       ;
; Logic utilization             ; < 1 %                                       ;
;     Combinational ALUTs       ; 114 / 113,600 ( < 1 % )                     ;
;     Memory ALUTs              ; 0 / 56,800 ( 0 % )                          ;
;     Dedicated logic registers ; 98 / 113,600 ( < 1 % )                      ;
; Total registers               ; 98                                          ;
; Total pins                    ; 594 / 744 ( 80 % )                          ;
; Total virtual pins            ; 0                                           ;
; Total block memory bits       ; 0 / 5,630,976 ( 0 % )                       ;
; DSP block 18-bit elements     ; 0 / 384 ( 0 % )                             ;
; Total PLLs                    ; 0 / 8 ( 0 % )                               ;
; Total DLLs                    ; 0 / 4 ( 0 % )                               ;
+-------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3SL150F1152C2                       ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.1V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Programmable Power Technology Optimization                                 ; Automatic                             ; Automatic                             ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles           ; 1.0                                   ; 1.0                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; RAM Block Read Clock Duty Cycle Dependency                                 ; On                                    ; On                                    ;
; Maintain Compatibility with All Stratix III MRAM Versions                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------+
; I/O Assignment Warnings                                  ;
+-------------------+--------------------------------------+
; Pin Name          ; Reason                               ;
+-------------------+--------------------------------------+
; CLK_OUT           ; Missing drive strength and slew rate ;
; LEDB[0]           ; Missing drive strength and slew rate ;
; LEDB[1]           ; Missing drive strength and slew rate ;
; LEDB[2]           ; Missing drive strength and slew rate ;
; LEDB[3]           ; Missing drive strength and slew rate ;
; LEDB[4]           ; Missing drive strength and slew rate ;
; LEDB[5]           ; Missing drive strength and slew rate ;
; LEDB[6]           ; Missing drive strength and slew rate ;
; LEDB[7]           ; Missing drive strength and slew rate ;
; LEDG[0]           ; Missing drive strength and slew rate ;
; LEDG[1]           ; Missing drive strength and slew rate ;
; LEDG[2]           ; Missing drive strength and slew rate ;
; LEDG[3]           ; Missing drive strength and slew rate ;
; LEDG[4]           ; Missing drive strength and slew rate ;
; LEDG[5]           ; Missing drive strength and slew rate ;
; LEDG[6]           ; Missing drive strength and slew rate ;
; LEDG[7]           ; Missing drive strength and slew rate ;
; LEDR[0]           ; Missing drive strength and slew rate ;
; LEDR[1]           ; Missing drive strength and slew rate ;
; LEDR[2]           ; Missing drive strength and slew rate ;
; LEDR[3]           ; Missing drive strength and slew rate ;
; LEDR[4]           ; Missing drive strength and slew rate ;
; LEDR[5]           ; Missing drive strength and slew rate ;
; LEDR[6]           ; Missing drive strength and slew rate ;
; LEDR[7]           ; Missing drive strength and slew rate ;
; HEX0[0]           ; Missing drive strength and slew rate ;
; HEX0[1]           ; Missing drive strength and slew rate ;
; HEX0[2]           ; Missing drive strength and slew rate ;
; HEX0[3]           ; Missing drive strength and slew rate ;
; HEX0[4]           ; Missing drive strength and slew rate ;
; HEX0[5]           ; Missing drive strength and slew rate ;
; HEX0[6]           ; Missing drive strength and slew rate ;
; HEX0_DP           ; Missing drive strength and slew rate ;
; HEX1[0]           ; Missing drive strength and slew rate ;
; HEX1[1]           ; Missing drive strength and slew rate ;
; HEX1[2]           ; Missing drive strength and slew rate ;
; HEX1[3]           ; Missing drive strength and slew rate ;
; HEX1[4]           ; Missing drive strength and slew rate ;
; HEX1[5]           ; Missing drive strength and slew rate ;
; HEX1[6]           ; Missing drive strength and slew rate ;
; HEX1_DP           ; Missing drive strength and slew rate ;
; TEMP_CLK          ; Missing drive strength and slew rate ;
; OTG_A[1]          ; Missing drive strength and slew rate ;
; OTG_A[2]          ; Missing drive strength and slew rate ;
; OTG_A[3]          ; Missing drive strength and slew rate ;
; OTG_A[4]          ; Missing drive strength and slew rate ;
; OTG_A[5]          ; Missing drive strength and slew rate ;
; OTG_A[6]          ; Missing drive strength and slew rate ;
; OTG_A[7]          ; Missing drive strength and slew rate ;
; OTG_A[8]          ; Missing drive strength and slew rate ;
; OTG_A[9]          ; Missing drive strength and slew rate ;
; OTG_A[10]         ; Missing drive strength and slew rate ;
; OTG_A[11]         ; Missing drive strength and slew rate ;
; OTG_A[12]         ; Missing drive strength and slew rate ;
; OTG_A[13]         ; Missing drive strength and slew rate ;
; OTG_A[14]         ; Missing drive strength and slew rate ;
; OTG_A[15]         ; Missing drive strength and slew rate ;
; OTG_A[16]         ; Missing drive strength and slew rate ;
; OTG_A[17]         ; Missing drive strength and slew rate ;
; OTG_CS_n          ; Missing drive strength and slew rate ;
; OTG_DC_DACK       ; Missing drive strength and slew rate ;
; OTG_HC_DACK       ; Missing drive strength and slew rate ;
; OTG_OE_n          ; Missing drive strength and slew rate ;
; OTG_RESET_n       ; Missing drive strength and slew rate ;
; OTG_WE_n          ; Missing drive strength and slew rate ;
; SD_CLK            ; Missing drive strength and slew rate ;
; DDR2_A[0]         ; Missing drive strength and slew rate ;
; DDR2_A[1]         ; Missing drive strength and slew rate ;
; DDR2_A[2]         ; Missing drive strength and slew rate ;
; DDR2_A[3]         ; Missing drive strength and slew rate ;
; DDR2_A[4]         ; Missing drive strength and slew rate ;
; DDR2_A[5]         ; Missing drive strength and slew rate ;
; DDR2_A[6]         ; Missing drive strength and slew rate ;
; DDR2_A[7]         ; Missing drive strength and slew rate ;
; DDR2_A[8]         ; Missing drive strength and slew rate ;
; DDR2_A[9]         ; Missing drive strength and slew rate ;
; DDR2_A[10]        ; Missing drive strength and slew rate ;
; DDR2_A[11]        ; Missing drive strength and slew rate ;
; DDR2_A[12]        ; Missing drive strength and slew rate ;
; DDR2_A[13]        ; Missing drive strength and slew rate ;
; DDR2_A[14]        ; Missing drive strength and slew rate ;
; DDR2_A[15]        ; Missing drive strength and slew rate ;
; DDR2_BA[0]        ; Missing drive strength and slew rate ;
; DDR2_BA[1]        ; Missing drive strength and slew rate ;
; DDR2_BA[2]        ; Missing drive strength and slew rate ;
; DDR2_CAS_n        ; Missing drive strength and slew rate ;
; DDR2_CKE[0]       ; Missing drive strength and slew rate ;
; DDR2_CKE[1]       ; Missing drive strength and slew rate ;
; DDR2_CS_n[0]      ; Missing drive strength and slew rate ;
; DDR2_CS_n[1]      ; Missing drive strength and slew rate ;
; DDR2_DM[0]        ; Missing drive strength and slew rate ;
; DDR2_DM[1]        ; Missing drive strength and slew rate ;
; DDR2_DM[2]        ; Missing drive strength and slew rate ;
; DDR2_DM[3]        ; Missing drive strength and slew rate ;
; DDR2_DM[4]        ; Missing drive strength and slew rate ;
; DDR2_DM[5]        ; Missing drive strength and slew rate ;
; DDR2_DM[6]        ; Missing drive strength and slew rate ;
; DDR2_DM[7]        ; Missing drive strength and slew rate ;
; DDR2_ODT[0]       ; Missing drive strength and slew rate ;
; DDR2_ODT[1]       ; Missing drive strength and slew rate ;
; DDR2_RAS_n        ; Missing drive strength and slew rate ;
; DDR2_SA[0]        ; Missing drive strength and slew rate ;
; DDR2_SA[1]        ; Missing drive strength and slew rate ;
; DDR2_SCL          ; Missing drive strength and slew rate ;
; DDR2_WE_n         ; Missing drive strength and slew rate ;
; HSTCC_SCL         ; Missing drive strength and slew rate ;
; HSTCD_SCL         ; Missing drive strength and slew rate ;
; JVC_CLK           ; Missing drive strength and slew rate ;
; JVC_CS            ; Missing drive strength and slew rate ;
; JVC_DATAOUT       ; Missing drive strength and slew rate ;
; TEMP_DATA         ; Missing drive strength and slew rate ;
; OTG_D[0]          ; Missing drive strength and slew rate ;
; OTG_D[1]          ; Missing drive strength and slew rate ;
; OTG_D[2]          ; Missing drive strength and slew rate ;
; OTG_D[3]          ; Missing drive strength and slew rate ;
; OTG_D[4]          ; Missing drive strength and slew rate ;
; OTG_D[5]          ; Missing drive strength and slew rate ;
; OTG_D[6]          ; Missing drive strength and slew rate ;
; OTG_D[7]          ; Missing drive strength and slew rate ;
; OTG_D[8]          ; Missing drive strength and slew rate ;
; OTG_D[9]          ; Missing drive strength and slew rate ;
; OTG_D[10]         ; Missing drive strength and slew rate ;
; OTG_D[11]         ; Missing drive strength and slew rate ;
; OTG_D[12]         ; Missing drive strength and slew rate ;
; OTG_D[13]         ; Missing drive strength and slew rate ;
; OTG_D[14]         ; Missing drive strength and slew rate ;
; OTG_D[15]         ; Missing drive strength and slew rate ;
; OTG_D[16]         ; Missing drive strength and slew rate ;
; OTG_D[17]         ; Missing drive strength and slew rate ;
; OTG_D[18]         ; Missing drive strength and slew rate ;
; OTG_D[19]         ; Missing drive strength and slew rate ;
; OTG_D[20]         ; Missing drive strength and slew rate ;
; OTG_D[21]         ; Missing drive strength and slew rate ;
; OTG_D[22]         ; Missing drive strength and slew rate ;
; OTG_D[23]         ; Missing drive strength and slew rate ;
; OTG_D[24]         ; Missing drive strength and slew rate ;
; OTG_D[25]         ; Missing drive strength and slew rate ;
; OTG_D[26]         ; Missing drive strength and slew rate ;
; OTG_D[27]         ; Missing drive strength and slew rate ;
; OTG_D[28]         ; Missing drive strength and slew rate ;
; OTG_D[29]         ; Missing drive strength and slew rate ;
; OTG_D[30]         ; Missing drive strength and slew rate ;
; OTG_D[31]         ; Missing drive strength and slew rate ;
; SD_CMD            ; Missing drive strength and slew rate ;
; SD_DAT            ; Missing drive strength and slew rate ;
; GPIO0_CLKINn0     ; Missing drive strength and slew rate ;
; GPIO0_CLKINp0     ; Missing drive strength and slew rate ;
; GPIO0_CLKOUTn0    ; Missing drive strength and slew rate ;
; GPIO0_CLKOUTp0    ; Missing drive strength and slew rate ;
; GPIO0_D[0]        ; Missing drive strength and slew rate ;
; GPIO0_D[1]        ; Missing drive strength and slew rate ;
; GPIO0_D[2]        ; Missing drive strength and slew rate ;
; GPIO0_D[3]        ; Missing drive strength and slew rate ;
; GPIO0_D[4]        ; Missing drive strength and slew rate ;
; GPIO0_D[5]        ; Missing drive strength and slew rate ;
; GPIO0_D[6]        ; Missing drive strength and slew rate ;
; GPIO0_D[7]        ; Missing drive strength and slew rate ;
; GPIO0_D[8]        ; Missing drive strength and slew rate ;
; GPIO0_D[9]        ; Missing drive strength and slew rate ;
; GPIO0_D[10]       ; Missing drive strength and slew rate ;
; GPIO0_D[11]       ; Missing drive strength and slew rate ;
; GPIO0_D[12]       ; Missing drive strength and slew rate ;
; GPIO0_D[13]       ; Missing drive strength and slew rate ;
; GPIO0_D[14]       ; Missing drive strength and slew rate ;
; GPIO0_D[15]       ; Missing drive strength and slew rate ;
; GPIO0_D[16]       ; Missing drive strength and slew rate ;
; GPIO0_D[17]       ; Missing drive strength and slew rate ;
; GPIO0_D[18]       ; Missing drive strength and slew rate ;
; GPIO0_D[19]       ; Missing drive strength and slew rate ;
; GPIO0_D[20]       ; Missing drive strength and slew rate ;
; GPIO0_D[21]       ; Missing drive strength and slew rate ;
; GPIO0_D[22]       ; Missing drive strength and slew rate ;
; GPIO0_D[23]       ; Missing drive strength and slew rate ;
; GPIO0_D[24]       ; Missing drive strength and slew rate ;
; GPIO0_D[25]       ; Missing drive strength and slew rate ;
; GPIO0_D[26]       ; Missing drive strength and slew rate ;
; GPIO0_D[27]       ; Missing drive strength and slew rate ;
; GPIO0_D[28]       ; Missing drive strength and slew rate ;
; GPIO0_D[29]       ; Missing drive strength and slew rate ;
; GPIO0_D[30]       ; Missing drive strength and slew rate ;
; GPIO0_D[31]       ; Missing drive strength and slew rate ;
; GPIO1_CLKINn1     ; Missing drive strength and slew rate ;
; GPIO1_CLKINp1     ; Missing drive strength and slew rate ;
; GPIO1_CLKOUTn1    ; Missing drive strength and slew rate ;
; GPIO1_CLKOUTp1    ; Missing drive strength and slew rate ;
; GPIO1_D[0]        ; Missing drive strength and slew rate ;
; GPIO1_D[1]        ; Missing drive strength and slew rate ;
; GPIO1_D[2]        ; Missing drive strength and slew rate ;
; GPIO1_D[3]        ; Missing drive strength and slew rate ;
; GPIO1_D[4]        ; Missing drive strength and slew rate ;
; GPIO1_D[5]        ; Missing drive strength and slew rate ;
; GPIO1_D[6]        ; Missing drive strength and slew rate ;
; GPIO1_D[7]        ; Missing drive strength and slew rate ;
; GPIO1_D[8]        ; Missing drive strength and slew rate ;
; GPIO1_D[9]        ; Missing drive strength and slew rate ;
; GPIO1_D[10]       ; Missing drive strength and slew rate ;
; GPIO1_D[11]       ; Missing drive strength and slew rate ;
; GPIO1_D[12]       ; Missing drive strength and slew rate ;
; GPIO1_D[13]       ; Missing drive strength and slew rate ;
; GPIO1_D[14]       ; Missing drive strength and slew rate ;
; GPIO1_D[15]       ; Missing drive strength and slew rate ;
; GPIO1_D[16]       ; Missing drive strength and slew rate ;
; GPIO1_D[17]       ; Missing drive strength and slew rate ;
; GPIO1_D[18]       ; Missing drive strength and slew rate ;
; GPIO1_D[19]       ; Missing drive strength and slew rate ;
; GPIO1_D[20]       ; Missing drive strength and slew rate ;
; GPIO1_D[21]       ; Missing drive strength and slew rate ;
; GPIO1_D[22]       ; Missing drive strength and slew rate ;
; GPIO1_D[23]       ; Missing drive strength and slew rate ;
; GPIO1_D[24]       ; Missing drive strength and slew rate ;
; GPIO1_D[25]       ; Missing drive strength and slew rate ;
; GPIO1_D[26]       ; Missing drive strength and slew rate ;
; GPIO1_D[27]       ; Missing drive strength and slew rate ;
; GPIO1_D[28]       ; Missing drive strength and slew rate ;
; GPIO1_D[29]       ; Missing drive strength and slew rate ;
; GPIO1_D[30]       ; Missing drive strength and slew rate ;
; GPIO1_D[31]       ; Missing drive strength and slew rate ;
; DDR2_CLK_n[0]     ; Missing drive strength and slew rate ;
; DDR2_CLK_n[1]     ; Missing drive strength and slew rate ;
; DDR2_CLK_p[0]     ; Missing drive strength and slew rate ;
; DDR2_CLK_p[1]     ; Missing drive strength and slew rate ;
; DDR2_DQ[0]        ; Missing drive strength and slew rate ;
; DDR2_DQ[1]        ; Missing drive strength and slew rate ;
; DDR2_DQ[2]        ; Missing drive strength and slew rate ;
; DDR2_DQ[3]        ; Missing drive strength and slew rate ;
; DDR2_DQ[4]        ; Missing drive strength and slew rate ;
; DDR2_DQ[5]        ; Missing drive strength and slew rate ;
; DDR2_DQ[6]        ; Missing drive strength and slew rate ;
; DDR2_DQ[7]        ; Missing drive strength and slew rate ;
; DDR2_DQ[8]        ; Missing drive strength and slew rate ;
; DDR2_DQ[9]        ; Missing drive strength and slew rate ;
; DDR2_DQ[10]       ; Missing drive strength and slew rate ;
; DDR2_DQ[11]       ; Missing drive strength and slew rate ;
; DDR2_DQ[12]       ; Missing drive strength and slew rate ;
; DDR2_DQ[13]       ; Missing drive strength and slew rate ;
; DDR2_DQ[14]       ; Missing drive strength and slew rate ;
; DDR2_DQ[15]       ; Missing drive strength and slew rate ;
; DDR2_DQ[16]       ; Missing drive strength and slew rate ;
; DDR2_DQ[17]       ; Missing drive strength and slew rate ;
; DDR2_DQ[18]       ; Missing drive strength and slew rate ;
; DDR2_DQ[19]       ; Missing drive strength and slew rate ;
; DDR2_DQ[20]       ; Missing drive strength and slew rate ;
; DDR2_DQ[21]       ; Missing drive strength and slew rate ;
; DDR2_DQ[22]       ; Missing drive strength and slew rate ;
; DDR2_DQ[23]       ; Missing drive strength and slew rate ;
; DDR2_DQ[24]       ; Missing drive strength and slew rate ;
; DDR2_DQ[25]       ; Missing drive strength and slew rate ;
; DDR2_DQ[26]       ; Missing drive strength and slew rate ;
; DDR2_DQ[27]       ; Missing drive strength and slew rate ;
; DDR2_DQ[28]       ; Missing drive strength and slew rate ;
; DDR2_DQ[29]       ; Missing drive strength and slew rate ;
; DDR2_DQ[30]       ; Missing drive strength and slew rate ;
; DDR2_DQ[31]       ; Missing drive strength and slew rate ;
; DDR2_DQ[32]       ; Missing drive strength and slew rate ;
; DDR2_DQ[33]       ; Missing drive strength and slew rate ;
; DDR2_DQ[34]       ; Missing drive strength and slew rate ;
; DDR2_DQ[35]       ; Missing drive strength and slew rate ;
; DDR2_DQ[36]       ; Missing drive strength and slew rate ;
; DDR2_DQ[37]       ; Missing drive strength and slew rate ;
; DDR2_DQ[38]       ; Missing drive strength and slew rate ;
; DDR2_DQ[39]       ; Missing drive strength and slew rate ;
; DDR2_DQ[40]       ; Missing drive strength and slew rate ;
; DDR2_DQ[41]       ; Missing drive strength and slew rate ;
; DDR2_DQ[42]       ; Missing drive strength and slew rate ;
; DDR2_DQ[43]       ; Missing drive strength and slew rate ;
; DDR2_DQ[44]       ; Missing drive strength and slew rate ;
; DDR2_DQ[45]       ; Missing drive strength and slew rate ;
; DDR2_DQ[46]       ; Missing drive strength and slew rate ;
; DDR2_DQ[47]       ; Missing drive strength and slew rate ;
; DDR2_DQ[48]       ; Missing drive strength and slew rate ;
; DDR2_DQ[49]       ; Missing drive strength and slew rate ;
; DDR2_DQ[50]       ; Missing drive strength and slew rate ;
; DDR2_DQ[51]       ; Missing drive strength and slew rate ;
; DDR2_DQ[52]       ; Missing drive strength and slew rate ;
; DDR2_DQ[53]       ; Missing drive strength and slew rate ;
; DDR2_DQ[54]       ; Missing drive strength and slew rate ;
; DDR2_DQ[55]       ; Missing drive strength and slew rate ;
; DDR2_DQ[56]       ; Missing drive strength and slew rate ;
; DDR2_DQ[57]       ; Missing drive strength and slew rate ;
; DDR2_DQ[58]       ; Missing drive strength and slew rate ;
; DDR2_DQ[59]       ; Missing drive strength and slew rate ;
; DDR2_DQ[60]       ; Missing drive strength and slew rate ;
; DDR2_DQ[61]       ; Missing drive strength and slew rate ;
; DDR2_DQ[62]       ; Missing drive strength and slew rate ;
; DDR2_DQ[63]       ; Missing drive strength and slew rate ;
; DDR2_DQS_n[0]     ; Missing drive strength and slew rate ;
; DDR2_DQS_n[1]     ; Missing drive strength and slew rate ;
; DDR2_DQS_n[2]     ; Missing drive strength and slew rate ;
; DDR2_DQS_n[3]     ; Missing drive strength and slew rate ;
; DDR2_DQS_n[4]     ; Missing drive strength and slew rate ;
; DDR2_DQS_n[5]     ; Missing drive strength and slew rate ;
; DDR2_DQS_n[6]     ; Missing drive strength and slew rate ;
; DDR2_DQS_n[7]     ; Missing drive strength and slew rate ;
; DDR2_DQS_p[0]     ; Missing drive strength and slew rate ;
; DDR2_DQS_p[1]     ; Missing drive strength and slew rate ;
; DDR2_DQS_p[2]     ; Missing drive strength and slew rate ;
; DDR2_DQS_p[3]     ; Missing drive strength and slew rate ;
; DDR2_DQS_p[4]     ; Missing drive strength and slew rate ;
; DDR2_DQS_p[5]     ; Missing drive strength and slew rate ;
; DDR2_DQS_p[6]     ; Missing drive strength and slew rate ;
; DDR2_DQS_p[7]     ; Missing drive strength and slew rate ;
; DDR2_SDA          ; Missing drive strength and slew rate ;
; HSTCC_CLKIN_2     ; Missing drive strength and slew rate ;
; HSTCC_CLKIN_n[0]  ; Missing drive strength and slew rate ;
; HSTCC_CLKIN_n[1]  ; Missing drive strength and slew rate ;
; HSTCC_CLKIN_p[0]  ; Missing drive strength and slew rate ;
; HSTCC_CLKIN_p[1]  ; Missing drive strength and slew rate ;
; HSTCC_CLKOUT_2    ; Missing drive strength and slew rate ;
; HSTCC_CLKOUT_n[0] ; Missing drive strength and slew rate ;
; HSTCC_CLKOUT_n[1] ; Missing drive strength and slew rate ;
; HSTCC_CLKOUT_p[0] ; Missing drive strength and slew rate ;
; HSTCC_CLKOUT_p[1] ; Missing drive strength and slew rate ;
; HSTCC_RX_n[0]     ; Missing drive strength and slew rate ;
; HSTCC_RX_n[1]     ; Missing drive strength and slew rate ;
; HSTCC_RX_n[2]     ; Missing drive strength and slew rate ;
; HSTCC_RX_n[3]     ; Missing drive strength and slew rate ;
; HSTCC_RX_n[4]     ; Missing drive strength and slew rate ;
; HSTCC_RX_n[5]     ; Missing drive strength and slew rate ;
; HSTCC_RX_n[6]     ; Missing drive strength and slew rate ;
; HSTCC_RX_n[7]     ; Missing drive strength and slew rate ;
; HSTCC_RX_n[8]     ; Missing drive strength and slew rate ;
; HSTCC_RX_n[9]     ; Missing drive strength and slew rate ;
; HSTCC_RX_n[10]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[11]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[12]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[13]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[14]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[15]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[16]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[17]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[18]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[19]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[20]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[21]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[22]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[23]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[24]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[25]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[26]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[27]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[28]    ; Missing drive strength and slew rate ;
; HSTCC_RX_n[29]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[0]     ; Missing drive strength and slew rate ;
; HSTCC_RX_p[1]     ; Missing drive strength and slew rate ;
; HSTCC_RX_p[2]     ; Missing drive strength and slew rate ;
; HSTCC_RX_p[3]     ; Missing drive strength and slew rate ;
; HSTCC_RX_p[4]     ; Missing drive strength and slew rate ;
; HSTCC_RX_p[5]     ; Missing drive strength and slew rate ;
; HSTCC_RX_p[6]     ; Missing drive strength and slew rate ;
; HSTCC_RX_p[7]     ; Missing drive strength and slew rate ;
; HSTCC_RX_p[8]     ; Missing drive strength and slew rate ;
; HSTCC_RX_p[9]     ; Missing drive strength and slew rate ;
; HSTCC_RX_p[10]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[11]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[12]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[13]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[14]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[15]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[16]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[17]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[18]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[19]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[20]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[21]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[22]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[23]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[24]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[25]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[26]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[27]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[28]    ; Missing drive strength and slew rate ;
; HSTCC_RX_p[29]    ; Missing drive strength and slew rate ;
; HSTCC_SDA         ; Missing drive strength and slew rate ;
; HSTCC_TX_n[0]     ; Missing drive strength and slew rate ;
; HSTCC_TX_n[1]     ; Missing drive strength and slew rate ;
; HSTCC_TX_n[2]     ; Missing drive strength and slew rate ;
; HSTCC_TX_n[3]     ; Missing drive strength and slew rate ;
; HSTCC_TX_n[4]     ; Missing drive strength and slew rate ;
; HSTCC_TX_n[5]     ; Missing drive strength and slew rate ;
; HSTCC_TX_n[6]     ; Missing drive strength and slew rate ;
; HSTCC_TX_n[7]     ; Missing drive strength and slew rate ;
; HSTCC_TX_n[8]     ; Missing drive strength and slew rate ;
; HSTCC_TX_n[9]     ; Missing drive strength and slew rate ;
; HSTCC_TX_n[10]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[11]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[12]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[13]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[14]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[15]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[16]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[17]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[18]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[19]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[20]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[21]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[22]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[23]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[24]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[25]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[26]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[27]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[28]    ; Missing drive strength and slew rate ;
; HSTCC_TX_n[29]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[0]     ; Missing drive strength and slew rate ;
; HSTCC_TX_p[1]     ; Missing drive strength and slew rate ;
; HSTCC_TX_p[2]     ; Missing drive strength and slew rate ;
; HSTCC_TX_p[3]     ; Missing drive strength and slew rate ;
; HSTCC_TX_p[4]     ; Missing drive strength and slew rate ;
; HSTCC_TX_p[5]     ; Missing drive strength and slew rate ;
; HSTCC_TX_p[6]     ; Missing drive strength and slew rate ;
; HSTCC_TX_p[7]     ; Missing drive strength and slew rate ;
; HSTCC_TX_p[8]     ; Missing drive strength and slew rate ;
; HSTCC_TX_p[9]     ; Missing drive strength and slew rate ;
; HSTCC_TX_p[10]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[11]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[12]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[13]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[14]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[15]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[16]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[17]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[18]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[19]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[20]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[21]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[22]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[23]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[24]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[25]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[26]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[27]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[28]    ; Missing drive strength and slew rate ;
; HSTCC_TX_p[29]    ; Missing drive strength and slew rate ;
; HSTCD_CLKIN_2     ; Missing drive strength and slew rate ;
; HSTCD_CLKIN_n[0]  ; Missing drive strength and slew rate ;
; HSTCD_CLKIN_n[1]  ; Missing drive strength and slew rate ;
; HSTCD_CLKIN_p[0]  ; Missing drive strength and slew rate ;
; HSTCD_CLKIN_p[1]  ; Missing drive strength and slew rate ;
; HSTCD_CLKOUT_2    ; Missing drive strength and slew rate ;
; HSTCD_CLKOUT_n[0] ; Missing drive strength and slew rate ;
; HSTCD_CLKOUT_n[1] ; Missing drive strength and slew rate ;
; HSTCD_CLKOUT_p[0] ; Missing drive strength and slew rate ;
; HSTCD_CLKOUT_p[1] ; Missing drive strength and slew rate ;
; HSTCD_RX_n[0]     ; Missing drive strength and slew rate ;
; HSTCD_RX_n[1]     ; Missing drive strength and slew rate ;
; HSTCD_RX_n[2]     ; Missing drive strength and slew rate ;
; HSTCD_RX_n[3]     ; Missing drive strength and slew rate ;
; HSTCD_RX_n[4]     ; Missing drive strength and slew rate ;
; HSTCD_RX_n[5]     ; Missing drive strength and slew rate ;
; HSTCD_RX_n[6]     ; Missing drive strength and slew rate ;
; HSTCD_RX_n[7]     ; Missing drive strength and slew rate ;
; HSTCD_RX_n[8]     ; Missing drive strength and slew rate ;
; HSTCD_RX_n[9]     ; Missing drive strength and slew rate ;
; HSTCD_RX_n[10]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[11]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[12]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[13]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[14]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[15]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[16]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[17]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[18]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[19]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[20]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[21]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[22]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[23]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[24]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[25]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[26]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[27]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[28]    ; Missing drive strength and slew rate ;
; HSTCD_RX_n[29]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[0]     ; Missing drive strength and slew rate ;
; HSTCD_RX_p[1]     ; Missing drive strength and slew rate ;
; HSTCD_RX_p[2]     ; Missing drive strength and slew rate ;
; HSTCD_RX_p[3]     ; Missing drive strength and slew rate ;
; HSTCD_RX_p[4]     ; Missing drive strength and slew rate ;
; HSTCD_RX_p[5]     ; Missing drive strength and slew rate ;
; HSTCD_RX_p[6]     ; Missing drive strength and slew rate ;
; HSTCD_RX_p[7]     ; Missing drive strength and slew rate ;
; HSTCD_RX_p[8]     ; Missing drive strength and slew rate ;
; HSTCD_RX_p[9]     ; Missing drive strength and slew rate ;
; HSTCD_RX_p[10]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[11]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[12]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[13]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[14]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[15]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[16]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[17]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[18]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[19]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[20]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[21]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[22]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[23]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[24]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[25]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[26]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[27]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[28]    ; Missing drive strength and slew rate ;
; HSTCD_RX_p[29]    ; Missing drive strength and slew rate ;
; HSTCD_SDA         ; Missing drive strength and slew rate ;
; HSTCD_TX_n[0]     ; Missing drive strength and slew rate ;
; HSTCD_TX_n[1]     ; Missing drive strength and slew rate ;
; HSTCD_TX_n[2]     ; Missing drive strength and slew rate ;
; HSTCD_TX_n[3]     ; Missing drive strength and slew rate ;
; HSTCD_TX_n[4]     ; Missing drive strength and slew rate ;
; HSTCD_TX_n[5]     ; Missing drive strength and slew rate ;
; HSTCD_TX_n[6]     ; Missing drive strength and slew rate ;
; HSTCD_TX_n[7]     ; Missing drive strength and slew rate ;
; HSTCD_TX_n[8]     ; Missing drive strength and slew rate ;
; HSTCD_TX_n[9]     ; Missing drive strength and slew rate ;
; HSTCD_TX_n[10]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[11]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[12]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[13]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[14]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[15]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[16]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[17]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[18]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[19]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[20]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[21]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[22]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[23]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[24]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[25]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[26]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[27]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[28]    ; Missing drive strength and slew rate ;
; HSTCD_TX_n[29]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[0]     ; Missing drive strength and slew rate ;
; HSTCD_TX_p[1]     ; Missing drive strength and slew rate ;
; HSTCD_TX_p[2]     ; Missing drive strength and slew rate ;
; HSTCD_TX_p[3]     ; Missing drive strength and slew rate ;
; HSTCD_TX_p[4]     ; Missing drive strength and slew rate ;
; HSTCD_TX_p[5]     ; Missing drive strength and slew rate ;
; HSTCD_TX_p[6]     ; Missing drive strength and slew rate ;
; HSTCD_TX_p[7]     ; Missing drive strength and slew rate ;
; HSTCD_TX_p[8]     ; Missing drive strength and slew rate ;
; HSTCD_TX_p[9]     ; Missing drive strength and slew rate ;
; HSTCD_TX_p[10]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[11]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[12]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[13]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[14]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[15]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[16]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[17]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[18]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[19]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[20]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[21]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[22]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[23]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[24]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[25]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[26]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[27]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[28]    ; Missing drive strength and slew rate ;
; HSTCD_TX_p[29]    ; Missing drive strength and slew rate ;
+-------------------+--------------------------------------+


+------------------------------------------------------------+
; Incremental Compilation Preservation Summary               ;
+--------------------------------------+---------------------+
; Type                                 ; Value               ;
+--------------------------------------+---------------------+
; Placement (by node)                  ;                     ;
;     -- Requested                     ; 0 / 1860 ( 0.00 % ) ;
;     -- Achieved                      ; 0 / 1860 ( 0.00 % ) ;
;                                      ;                     ;
; Routing (by net)                     ;                     ;
;     -- Requested                     ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved                      ; 0 / 0 ( 0.00 % )    ;
;                                      ;                     ;
; Number of Tiles locked to High-Speed ; 0                   ;
+--------------------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1858    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


Color Legend:
  -- Green:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package, and the design has been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package, indicating that migration from the selected FPGA device package will likely be successful. You must compile and check the HardCopy companion revision to ensure migration is successful.
  -- Orange:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package; however, the design has not been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package; however, the resource is constrained so much that the design may not migrate.
  -- Red:
      -- Package Resource:       The HardCopy device package cannot be migrated from the selected FPGA device package.
      -- Other Device Resources: The design did not migrate because the resource quantity exceeds the acceptable range of the HardCopy device and package, or, for other reasons detailed in the footnotes.

Note: The used resource quantities listed for each HardCopy device and package combination are estimates only.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to obtain the most accurate measurement of HardCopy resource utilization.

Note: The Device Resource Guide cannot estimate the routing demand by the design in a HardCopy device.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to confirm routability of the design in the selected HardCopy device.

+--------------------------------------------------------------------------------------------------------------------------------+
; HardCopy Device Resource Guide                                                                                                 ;
+-------------------------------+-------------------------+-------------+-------------+-------------+-------------+--------------+
; Resource                      ; Stratix III EP3SL150    ; HC325F      ; HC325W      ; HC325F      ; HC325W      ; HC335F       ;
+-------------------------------+-------------------------+-------------+-------------+-------------+-------------+--------------+
; Migration Compatibility       ;                         ; None        ; None        ; None        ; None        ; Medium       ;
; Primary Migration Constraint  ;                         ; Package     ; Package     ; Package     ; Package     ; Package      ;
; Package                       ; FBGA - 1152             ; FBGA - 484  ; FBGA - 484  ; FBGA - 780  ; FBGA - 780  ; FBGA - 1152  ;
; Logic                         ; --                      ; 1%          ; 1%          ; 1%          ; 1%          ; 1%           ;
;   -- Logic cells              ; 150                     ; --          ; --          ; --          ; --          ; --           ;
;   -- DSP elements             ; 0                       ; --          ; --          ; --          ; --          ; --           ;
;   -- Memory LABs              ; 0                       ; --          ; --          ; --          ; --          ; --           ;
; Pins                          ;                         ;             ;             ;             ;             ;              ;
;   -- Total                    ; 594                     ; 594 / 296   ; 594 / 296   ; 594 / 488   ; 594 / 392   ; 594 / 744    ;
;   -- Differential Input       ; 0                       ; 0 / 160     ; 0 / 160     ; 0 / 256     ; 0 / 208     ; 0 / 384      ;
;   -- Differential Output      ; 0                       ; 0 / 100     ; 0 / 100     ; 0 / 116     ; 0 / 100     ; 0 / 184      ;
;   -- PCI / PCI-X              ; 0                       ; 0 / 296     ; 0 / 296     ; 0 / 488     ; 0 / 392     ; 0 / 744      ;
;   -- DQ                       ; 0                       ; 0 / 212     ; 0 / 204     ; 0 / 372     ; 0 / 300     ; 0 / 640      ;
;   -- DQS                      ; 0                       ; 0 / 76      ; 0 / 68      ; 0 / 124     ; 0 / 100     ; 0 / 216      ;
; Memory                        ;                         ;             ;             ;             ;             ;              ;
;   -- M144K Blocks             ; 0                       ; 0 / 32      ; 0 / 32      ; 0 / 32      ; 0 / 32      ; 0 / 48       ;
;   -- M9K Blocks               ; 0                       ; 0 / 864     ; 0 / 864     ; 0 / 864     ; 0 / 864     ; 0 / 1320     ;
; PLLs                          ;                         ;             ;             ;             ;             ;              ;
;   -- Enhanced                 ; 0                       ; 0 / 2       ; 0 / 2       ; 0 / 2       ; 0 / 2       ; 0 / 4        ;
;   -- Fast                     ; 0                       ; 0 / 2       ; 0 / 2       ; 0 / 2       ; 0 / 2       ; 0 / 4        ;
; DLLs                          ; 0                       ; 0 / 4       ; 0 / 4       ; 0 / 4       ; 0 / 4       ; 0 / 4        ;
; SERDES                        ;                         ;             ;             ;             ;             ;              ;
;   -- RX                       ; 0                       ; 0 / 48      ; 0 / 48      ; 0 / 56      ; 0 / 48      ; 0 / 88       ;
;   -- TX                       ; 0                       ; 0 / 48      ; 0 / 48      ; 0 / 56      ; 0 / 48      ; 0 / 88       ;
; Configuration                 ;                         ;             ;             ;             ;             ;              ;
;   -- CRC                      ; 0                       ; 0 / 0       ; 0 / 0       ; 0 / 0       ; 0 / 0       ; 0 / 0        ;
;   -- ASMI                     ; 0                       ; 0 / 1       ; 0 / 1       ; 0 / 1       ; 0 / 1       ; 0 / 1        ;
;   -- Remote Update            ; 0                       ; 0 / 0       ; 0 / 0       ; 0 / 0       ; 0 / 0       ; 0 / 0        ;
;   -- JTAG                     ; 0                       ; 0 / 1       ; 0 / 1       ; 0 / 1       ; 0 / 1       ; 0 / 1        ;
;  Impedance Control Block      ; 0                       ; 0 / 4       ; 0 / 4       ; 0 / 8       ; 0 / 8       ; 0 / 8        ;
;  Clock Network                ;                         ;             ;             ;             ;             ;              ;
;   -- Global Clocks            ; 3                       ; 3 / 16      ; 3 / 16      ; 3 / 16      ; 3 / 16      ; 3 / 16       ;
;   -- Quadrant Clocks          ; 0                       ; 0 / 88      ; 0 / 88      ; 0 / 88      ; 0 / 88      ; 0 / 88       ;
;   -- Periphery Clocks         ; 0                       ; 0 / 56      ; 0 / 56      ; 0 / 56      ; 0 / 56      ; 0 / 88       ;
+-------------------------------+-------------------------+-------------+-------------+-------------+-------------+--------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/IEEE/Desktop/Terasic de3/De3Dvd/Tools/DE3_SystemBuilder/CodeGenerated/DE3_TestBoard/DE3_TestBoard.pin.


+-------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                               ;
+-----------------------------------------------------------------------------------+-------------------------+
; Resource                                                                          ; Usage                   ;
+-----------------------------------------------------------------------------------+-------------------------+
; ALUTs Used                                                                        ; 114 / 113,600 ( < 1 % ) ;
;     -- Combinational ALUTs                                                        ; 114 / 113,600 ( < 1 % ) ;
;     -- Memory ALUTs                                                               ; 0 / 56,800 ( 0 % )      ;
;     -- LUT_REGs                                                                   ; 0 / 113,600 ( 0 % )     ;
; Dedicated logic registers                                                         ; 98 / 113,600 ( < 1 % )  ;
;                                                                                   ;                         ;
; Combinational ALUT usage by number of inputs                                      ;                         ;
;     -- 7 input functions                                                          ; 7                       ;
;     -- 6 input functions                                                          ; 30                      ;
;     -- 5 input functions                                                          ; 31                      ;
;     -- 4 input functions                                                          ; 18                      ;
;     -- <=3 input functions                                                        ; 28                      ;
;                                                                                   ;                         ;
; Combinational ALUTs by mode                                                       ;                         ;
;     -- normal mode                                                                ; 103                     ;
;     -- extended LUT mode                                                          ; 7                       ;
;     -- arithmetic mode                                                            ; 4                       ;
;     -- shared arithmetic mode                                                     ; 0                       ;
;                                                                                   ;                         ;
; Logic utilization                                                                 ; 158 / 113,600 ( < 1 % ) ;
;     -- Difficulty Clustering Design                                               ; Low                     ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 150                     ;
;         -- Combinational with no register                                         ; 52                      ;
;         -- Register only                                                          ; 36                      ;
;         -- Combinational with a register                                          ; 62                      ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -20                     ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 28                      ;
;         -- Unavailable due to Memory LAB use                                      ; 0                       ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 7                       ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 16                      ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                       ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 5                       ;
;         -- Unavailable due to LAB input limits                                    ; 0                       ;
;                                                                                   ;                         ;
; Total registers*                                                                  ; 98                      ;
;     -- Dedicated logic registers                                                  ; 98 / 113,600 ( < 1 % )  ;
;     -- I/O registers                                                              ; 0 / 4,288 ( 0 % )       ;
;     -- LUT_REGs                                                                   ; 0                       ;
;                                                                                   ;                         ;
; ALMs:  partially or completely used                                               ; 88 / 56,800 ( < 1 % )   ;
;                                                                                   ;                         ;
; Total LABs:  partially or completely used                                         ; 11 / 5,680 ( < 1 % )    ;
;     -- Logic LABs                                                                 ; 11 / 11 ( 100 % )       ;
;     -- Memory LABs                                                                ; 0 / 11 ( 0 % )          ;
;                                                                                   ;                         ;
; Virtual pins                                                                      ; 0                       ;
; I/O pins                                                                          ; 594 / 744 ( 80 % )      ;
;     -- Clock pins                                                                 ; 11 / 16 ( 69 % )        ;
;     -- Dedicated input pins                                                       ; 0 / 12 ( 0 % )          ;
;                                                                                   ;                         ;
; Global signals                                                                    ; 3                       ;
; M9K blocks                                                                        ; 0 / 355 ( 0 % )         ;
; M144K blocks                                                                      ; 0 / 16 ( 0 % )          ;
; Total MLAB memory bits                                                            ; 0                       ;
; Total block memory bits                                                           ; 0 / 5,630,976 ( 0 % )   ;
; Total block memory implementation bits                                            ; 0 / 5,630,976 ( 0 % )   ;
; DSP block 18-bit elements                                                         ; 0 / 384 ( 0 % )         ;
; PLLs                                                                              ; 0 / 8 ( 0 % )           ;
; Global clocks                                                                     ; 3 / 16 ( 19 % )         ;
; Quadrant clocks                                                                   ; 0 / 64 ( 0 % )          ;
; Periphery clocks                                                                  ; 0 / 88 ( 0 % )          ;
; SERDES transmitters                                                               ; 0 / 88 ( 0 % )          ;
; SERDES receivers                                                                  ; 0 / 88 ( 0 % )          ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )           ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )           ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)                                               ; 0% / 0% / 0%            ;
;                                                                                   ;                         ;
; Programmable power technology low-power tiles                                     ; 3,244 / 3,259 ( 100 % ) ;
;     -- low-power tiles that are used by the design                                ; 11 / 3,244 ( < 1 % )    ;
;     -- unused tiles (low-power)                                                   ; 3,233 / 3,244 ( 100 % ) ;
; Programmable power technology high-speed tiles                                    ; 15 / 3,259 ( < 1 % )    ;
;                                                                                   ;                         ;
; Programmable power technology low-power LAB tiles                                 ; 2,825 / 2,840 ( 99 % )  ;
;     -- low-power LAB tiles that are used by the design                            ; 11 / 2,825 ( < 1 % )    ;
;     -- unused LAB tiles (low-power)                                               ; 2,814 / 2,825 ( 100 % ) ;
; Programmable power technology high-speed LAB tiles                                ; 15 / 2,840 ( < 1 % )    ;
;                                                                                   ;                         ;
; Maximum fan-out                                                                   ; 78                      ;
; Highest non-global fan-out                                                        ; 48                      ;
; Total fan-out                                                                     ; 1856                    ;
; Average fan-out                                                                   ; 0.99                    ;
+-----------------------------------------------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-----------------------------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                                         ; Top                    ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                    ; Low                            ;
;                                                                                   ;                        ;                                ;
; Logic utilization                                                                 ; 158 / 113600 ( < 1 % ) ; 0 / 113600 ( 0 % )             ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 150                    ; 0                              ;
;         -- Combinational with no register                                         ; 52                     ; 0                              ;
;         -- Register only                                                          ; 36                     ; 0                              ;
;         -- Combinational with a register                                          ; 62                     ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -20                    ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 28                     ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                      ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 7                      ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 16                     ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                      ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 5                      ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; ALUTs Used                                                                        ; 114 / 113600 ( < 1 % ) ; 0 / 113600 ( 0 % )             ;
;     -- Combinational ALUTs                                                        ; 114 / 113600 ( < 1 % ) ; 0 / 113600 ( 0 % )             ;
;     -- Memory ALUTs                                                               ; 0 / 56800 ( 0 % )      ; 0 / 56800 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 113600 ( 0 % )     ; 0 / 113600 ( 0 % )             ;
; Dedicated logic registers                                                         ; 98 / 113600 ( < 1 % )  ; 0 / 113600 ( 0 % )             ;
;                                                                                   ;                        ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                        ;                                ;
;     -- 7 input functions                                                          ; 7                      ; 0                              ;
;     -- 6 input functions                                                          ; 30                     ; 0                              ;
;     -- 5 input functions                                                          ; 31                     ; 0                              ;
;     -- 4 input functions                                                          ; 18                     ; 0                              ;
;     -- <=3 input functions                                                        ; 28                     ; 0                              ;
;                                                                                   ;                        ;                                ;
; Combinational ALUTs by mode                                                       ;                        ;                                ;
;     -- normal mode                                                                ; 103                    ; 0                              ;
;     -- extended LUT mode                                                          ; 7                      ; 0                              ;
;     -- arithmetic mode                                                            ; 4                      ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Total registers                                                                   ; 98                     ; 0                              ;
;     -- Dedicated logic registers                                                  ; 98 / 113600 ( < 1 % )  ; 0 / 113600 ( 0 % )             ;
;     -- LUT_REGs                                                                   ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Memory LAB cells by mode                                                          ;                        ;                                ;
;     -- 64-address deep                                                            ; 0                      ; 0                              ;
;     -- 32-address deep                                                            ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; ALMs:  partially or completely used                                               ; 88 / 56800 ( < 1 % )   ; 0 / 56800 ( 0 % )              ;
;                                                                                   ;                        ;                                ;
; Total LABs:  partially or completely used                                         ; 11 / 5680 ( < 1 % )    ; 0 / 5680 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 11                     ; 0                              ;
;     -- Memory LABs                                                                ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Virtual pins                                                                      ; 0                      ; 0                              ;
; I/O pins                                                                          ; 594                    ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 384 ( 0 % )        ; 0 / 384 ( 0 % )                ;
; Total block memory bits                                                           ; 0                      ; 0                              ;
; Total block memory implementation bits                                            ; 0                      ; 0                              ;
; Clock enable block                                                                ; 3 / 216 ( 1 % )        ; 0 / 216 ( 0 % )                ;
;                                                                                   ;                        ;                                ;
; Connections                                                                       ;                        ;                                ;
;     -- Input Connections                                                          ; 454                    ; 0                              ;
;     -- Registered Input Connections                                               ; 0                      ; 0                              ;
;     -- Output Connections                                                         ; 454                    ; 0                              ;
;     -- Registered Output Connections                                              ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Internal Connections                                                              ;                        ;                                ;
;     -- Total Connections                                                          ; 1855                   ; 1                              ;
;     -- Registered Connections                                                     ; 482                    ; 0                              ;
;                                                                                   ;                        ;                                ;
; External Connections                                                              ;                        ;                                ;
;     -- Top                                                                        ; 908                    ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Partition Interface                                                               ;                        ;                                ;
;     -- Input Ports                                                                ; 30                     ; 0                              ;
;     -- Output Ports                                                               ; 110                    ; 0                              ;
;     -- Bidir Ports                                                                ; 454                    ; 0                              ;
;                                                                                   ;                        ;                                ;
; Registered Ports                                                                  ;                        ;                                ;
;     -- Registered Input Ports                                                     ; 0                      ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                      ; 0                              ;
;                                                                                   ;                        ;                                ;
; Port Connectivity                                                                 ;                        ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                      ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                      ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                      ; 0                              ;
+-----------------------------------------------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Button[0]   ; K1    ; 6C       ; 91           ; 50           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; Button[1]   ; K2    ; 6C       ; 91           ; 50           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; Button[2]   ; M4    ; 6C       ; 91           ; 49           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; Button[3]   ; M3    ; 6C       ; 91           ; 49           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; DIP_SW[0]   ; R12   ; 6C       ; 91           ; 47           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; DIP_SW[1]   ; P5    ; 6C       ; 91           ; 45           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; DIP_SW[2]   ; R4    ; 6C       ; 91           ; 41           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; DIP_SW[3]   ; R3    ; 6C       ; 91           ; 41           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; DIP_SW[4]   ; P2    ; 6C       ; 91           ; 40           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; DIP_SW[5]   ; R1    ; 6C       ; 91           ; 40           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; DIP_SW[6]   ; T2    ; 6C       ; 91           ; 39           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; DIP_SW[7]   ; T1    ; 6C       ; 91           ; 39           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; EXT_CLK     ; U2    ; 6C       ; 91           ; 38           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; JVC_DATAIN  ; AC32  ; 2C       ; 0            ; 21           ; 93           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; OSC1_50     ; T33   ; 1C       ; 0            ; 38           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; OSC2_50     ; W2    ; 5C       ; 91           ; 32           ; 0            ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; OSC_BA      ; AN18  ; 3C       ; 39           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; OSC_BB      ; AN16  ; 4C       ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ;
; OSC_BC      ; B17   ; 7C       ; 51           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; OSC_BD      ; B19   ; 8C       ; 39           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; OTG_DC_DREQ ; R26   ; 1C       ; 0            ; 48           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; OTG_DC_IRQ  ; R27   ; 1C       ; 0            ; 45           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; OTG_HC_DREQ ; R28   ; 1C       ; 0            ; 45           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; OTG_HC_IRQ  ; P29   ; 1C       ; 0            ; 49           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SD_WPn      ; N5    ; 6C       ; 91           ; 50           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[0]       ; W5    ; 5C       ; 91           ; 30           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[1]       ; W6    ; 5C       ; 91           ; 30           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[2]       ; W9    ; 5C       ; 91           ; 31           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[3]       ; W11   ; 5C       ; 91           ; 29           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TEMP_INTn   ; N2    ; 6C       ; 91           ; 42           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CLK_OUT      ; V10   ; 5C       ; 91           ; 31           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[0]    ; AE10  ; 4A       ; 89           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[10]   ; AC12  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[11]   ; AJ10  ; 4A       ; 80           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[12]   ; AM8   ; 4B       ; 73           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[13]   ; AL15  ; 4C       ; 57           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[14]   ; AE15  ; 4B       ; 69           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[15]   ; AA10  ; 5A       ; 91           ; 16           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[1]    ; AD12  ; 4A       ; 76           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[2]    ; AF10  ; 4A       ; 89           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[3]    ; AL14  ; 4C       ; 60           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[4]    ; AJ6   ; 4A       ; 86           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[5]    ; AM14  ; 4C       ; 60           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[6]    ; AK6   ; 4A       ; 86           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[7]    ; AM6   ; 4A       ; 84           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[8]    ; AJ7   ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_A[9]    ; AK7   ; 4A       ; 86           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_BA[0]   ; AM17  ; 4C       ; 53           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_BA[1]   ; AE12  ; 4A       ; 76           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_BA[2]   ; AP14  ; 4C       ; 64           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_CAS_n   ; AD13  ; 4A       ; 76           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_CKE[0]  ; AF6   ; 5A       ; 91           ; 8            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_CKE[1]  ; AC11  ; 5A       ; 91           ; 12           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_CS_n[0] ; AM16  ; 4C       ; 56           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_CS_n[1] ; AL16  ; 4C       ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_DM[0]   ; AF5   ; 5A       ; 91           ; 8            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_DM[1]   ; AB10  ; 5A       ; 91           ; 12           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_DM[2]   ; AB9   ; 5A       ; 91           ; 16           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_DM[3]   ; AN13  ; 4C       ; 64           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_DM[4]   ; AF15  ; 4B       ; 69           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_DM[5]   ; AP8   ; 4B       ; 73           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_DM[6]   ; AL8   ; 4A       ; 80           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_DM[7]   ; AN6   ; 4A       ; 84           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_ODT[0]  ; AM15  ; 4C       ; 57           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_ODT[1]  ; AJ16  ; 4C       ; 57           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_RAS_n   ; AL13  ; 4C       ; 60           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_SA[0]   ; U6    ; 6C       ; 91           ; 40           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_SA[1]   ; T7    ; 6C       ; 91           ; 40           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_SCL     ; T8    ; 6C       ; 91           ; 41           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR2_WE_n    ; AL17  ; 4C       ; 53           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]      ; W12   ; 5C       ; 91           ; 24           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]      ; Y11   ; 5C       ; 91           ; 24           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]      ; W10   ; 5C       ; 91           ; 29           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]      ; W8    ; 5C       ; 91           ; 27           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]      ; W7    ; 5C       ; 91           ; 27           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]      ; Y5    ; 5C       ; 91           ; 25           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]      ; Y6    ; 5C       ; 91           ; 25           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0_DP      ; V3    ; 5C       ; 91           ; 30           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]      ; P3    ; 6C       ; 91           ; 44           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]      ; N4    ; 6C       ; 91           ; 47           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]      ; N3    ; 6C       ; 91           ; 47           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]      ; N1    ; 6C       ; 91           ; 45           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]      ; M1    ; 6C       ; 91           ; 45           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]      ; L1    ; 6C       ; 91           ; 48           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]      ; L2    ; 6C       ; 91           ; 48           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1_DP      ; V4    ; 5C       ; 91           ; 30           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSTCC_SCL    ; T4    ; 6C       ; 91           ; 42           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSTCD_SCL    ; R29   ; 1C       ; 0            ; 44           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; JVC_CLK      ; AE34  ; 2C       ; 0            ; 20           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; JVC_CS       ; AE33  ; 2C       ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; JVC_DATAOUT  ; AC31  ; 2C       ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDB[0]      ; AB5   ; 5C       ; 91           ; 20           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDB[1]      ; AB6   ; 5C       ; 91           ; 20           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDB[2]      ; AA6   ; 5C       ; 91           ; 21           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDB[3]      ; AA7   ; 5C       ; 91           ; 21           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDB[4]      ; Y7    ; 5C       ; 91           ; 23           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDB[5]      ; Y8    ; 5C       ; 91           ; 23           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDB[6]      ; Y9    ; 5C       ; 91           ; 22           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDB[7]      ; Y10   ; 5C       ; 91           ; 22           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[0]      ; AB1   ; 5C       ; 91           ; 25           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[1]      ; AA1   ; 5C       ; 91           ; 25           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[2]      ; Y1    ; 5C       ; 91           ; 29           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[3]      ; Y2    ; 5C       ; 91           ; 29           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[4]      ; Y3    ; 5C       ; 91           ; 24           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[5]      ; W3    ; 5C       ; 91           ; 27           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[6]      ; AA4   ; 5C       ; 91           ; 24           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[7]      ; Y4    ; 5C       ; 91           ; 27           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]      ; AD1   ; 5C       ; 91           ; 21           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]      ; AC1   ; 5C       ; 91           ; 23           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]      ; AC2   ; 5C       ; 91           ; 21           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]      ; AB2   ; 5C       ; 91           ; 23           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]      ; AC4   ; 5C       ; 91           ; 20           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]      ; AB4   ; 5C       ; 91           ; 22           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]      ; AA3   ; 5C       ; 91           ; 22           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]      ; AB3   ; 5C       ; 91           ; 20           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[10]    ; P31   ; 1C       ; 0            ; 45           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[11]    ; P32   ; 1C       ; 0            ; 48           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[12]    ; R34   ; 1C       ; 0            ; 42           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[13]    ; R33   ; 1C       ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[14]    ; R32   ; 1C       ; 0            ; 45           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[15]    ; T32   ; 1C       ; 0            ; 41           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[16]    ; U32   ; 1C       ; 0            ; 40           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[17]    ; R31   ; 1C       ; 0            ; 41           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[1]     ; N32   ; 1C       ; 0            ; 50           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[2]     ; L34   ; 1C       ; 0            ; 49           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[3]     ; M31   ; 1C       ; 0            ; 50           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[4]     ; N33   ; 1C       ; 0            ; 47           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[5]     ; M33   ; 1C       ; 0            ; 49           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[6]     ; M34   ; 1C       ; 0            ; 47           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[7]     ; N34   ; 1C       ; 0            ; 44           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[8]     ; N31   ; 1C       ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_A[9]     ; P34   ; 1C       ; 0            ; 44           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_CS_n     ; P28   ; 1C       ; 0            ; 49           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_DC_DACK  ; R24   ; 1C       ; 0            ; 47           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_HC_DACK  ; R25   ; 1C       ; 0            ; 48           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_OE_n     ; N30   ; 1C       ; 0            ; 50           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_RESET_n  ; T23   ; 1C       ; 0            ; 47           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; OTG_WE_n     ; N29   ; 1C       ; 0            ; 50           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CLK       ; P8    ; 6C       ; 91           ; 49           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TEMP_CLK     ; P4    ; 6C       ; 91           ; 44           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; DDR2_CLK_n[0]     ; AE3   ; 5A       ; 91           ; 18           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_CLK_n[1]     ; AF11  ; 4A       ; 88           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_CLK_p[0]     ; AE4   ; 5A       ; 91           ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_CLK_p[1]     ; AE11  ; 4A       ; 88           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_n[0]     ; AJ3   ; 5A       ; 91           ; 8            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_n[1]     ; AK1   ; 5A       ; 91           ; 12           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_n[2]     ; AH1   ; 5A       ; 91           ; 16           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_n[3]     ; AJ14  ; 4C       ; 64           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_n[4]     ; AN9   ; 4B       ; 69           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_n[5]     ; AL11  ; 4B       ; 73           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_n[6]     ; AJ11  ; 4A       ; 80           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_n[7]     ; AP3   ; 4A       ; 84           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_p[0]     ; AJ4   ; 5A       ; 91           ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_p[1]     ; AJ2   ; 5A       ; 91           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_p[2]     ; AG1   ; 5A       ; 91           ; 16           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_p[3]     ; AH14  ; 4C       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_p[4]     ; AM9   ; 4B       ; 69           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_p[5]     ; AL10  ; 4B       ; 73           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_p[6]     ; AH11  ; 4A       ; 80           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQS_p[7]     ; AN3   ; 4A       ; 84           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[0]        ; AM1   ; 5A       ; 91           ; 7            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[10]       ; AJ1   ; 5A       ; 91           ; 13           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[11]       ; AH2   ; 5A       ; 91           ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[12]       ; AE5   ; 5A       ; 91           ; 10           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[13]       ; AE6   ; 5A       ; 91           ; 10           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[14]       ; AD6   ; 5A       ; 91           ; 13           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[15]       ; AD7   ; 5A       ; 91           ; 13           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[16]       ; AF3   ; 5A       ; 91           ; 15           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[17]       ; AF4   ; 5A       ; 91           ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[18]       ; AF1   ; 5A       ; 91           ; 17           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[19]       ; AF2   ; 5A       ; 91           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[1]        ; AM2   ; 5A       ; 91           ; 7            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[20]       ; AC7   ; 5A       ; 91           ; 15           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[21]       ; AB8   ; 5A       ; 91           ; 15           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[22]       ; AC5   ; 5A       ; 91           ; 17           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[23]       ; AC6   ; 5A       ; 91           ; 17           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[24]       ; AJ15  ; 4C       ; 61           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[25]       ; AH15  ; 4C       ; 61           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[26]       ; AP12  ; 4C       ; 65           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[27]       ; AN12  ; 4C       ; 65           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[28]       ; AK15  ; 4C       ; 61           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[29]       ; AG15  ; 4C       ; 61           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[2]        ; AL1   ; 5A       ; 91           ; 9            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[30]       ; AP13  ; 4C       ; 65           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[31]       ; AM12  ; 4C       ; 65           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[32]       ; AP10  ; 4B       ; 67           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[33]       ; AN10  ; 4B       ; 67           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[34]       ; AF14  ; 4B       ; 70           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[35]       ; AF13  ; 4B       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[36]       ; AP11  ; 4B       ; 67           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[37]       ; AP9   ; 4B       ; 67           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[38]       ; AE14  ; 4B       ; 70           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[39]       ; AE13  ; 4B       ; 70           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[3]        ; AL2   ; 5A       ; 91           ; 9            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[40]       ; AL12  ; 4B       ; 71           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[41]       ; AK12  ; 4B       ; 71           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[42]       ; AP7   ; 4B       ; 75           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[43]       ; AN7   ; 4B       ; 75           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[44]       ; AM11  ; 4B       ; 71           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[45]       ; AK10  ; 4B       ; 71           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[46]       ; AM7   ; 4B       ; 75           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[47]       ; AP6   ; 4B       ; 75           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[48]       ; AJ12  ; 4A       ; 77           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[49]       ; AH12  ; 4A       ; 77           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[4]        ; AE7   ; 5A       ; 91           ; 7            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[50]       ; AL9   ; 4A       ; 81           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[51]       ; AK9   ; 4A       ; 81           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[52]       ; AJ13  ; 4A       ; 77           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[53]       ; AG12  ; 4A       ; 77           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[54]       ; AJ9   ; 4A       ; 81           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[55]       ; AL7   ; 4A       ; 81           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[56]       ; AP4   ; 4A       ; 82           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[57]       ; AN4   ; 4A       ; 82           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[58]       ; AM5   ; 4A       ; 85           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[59]       ; AL5   ; 4A       ; 85           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[5]        ; AE8   ; 5A       ; 91           ; 7            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[60]       ; AP5   ; 4A       ; 82           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[61]       ; AP2   ; 4A       ; 82           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[62]       ; AM4   ; 4A       ; 85           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[63]       ; AL4   ; 4A       ; 85           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[6]        ; AC8   ; 5A       ; 91           ; 9            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[7]        ; AC9   ; 5A       ; 91           ; 9            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[8]        ; AG3   ; 5A       ; 91           ; 10           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_DQ[9]        ; AG4   ; 5A       ; 91           ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DDR2_SDA          ; T9    ; 6C       ; 91           ; 41           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_CLKINn0     ; AE32  ; 2A       ; 0            ; 18           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_CLKINp0     ; AE31  ; 2A       ; 0            ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_CLKOUTn0    ; AE19  ; 3C       ; 35           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_CLKOUTp0    ; AD19  ; 3C       ; 35           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[0]        ; AL33  ; 2A       ; 0            ; 7            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[10]       ; AH34  ; 2A       ; 0            ; 15           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[11]       ; AG32  ; 2A       ; 0            ; 13           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[12]       ; AJ34  ; 2A       ; 0            ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[13]       ; AG31  ; 2A       ; 0            ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[14]       ; AF32  ; 2A       ; 0            ; 16           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[15]       ; AF31  ; 2A       ; 0            ; 16           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[16]       ; AP21  ; 3C       ; 31           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[17]       ; AG34  ; 2A       ; 0            ; 17           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[18]       ; AN21  ; 3C       ; 31           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[19]       ; AH33  ; 2A       ; 0            ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[1]        ; AL32  ; 2A       ; 0            ; 7            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[20]       ; AL21  ; 3C       ; 28           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[21]       ; AP22  ; 3C       ; 29           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[22]       ; AK21  ; 3C       ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[23]       ; AN22  ; 3C       ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[24]       ; AP25  ; 3B       ; 24           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[25]       ; AP24  ; 3B       ; 26           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[26]       ; AN25  ; 3B       ; 24           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[27]       ; AN24  ; 3B       ; 26           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[28]       ; AM23  ; 3B       ; 21           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[29]       ; AG21  ; 3B       ; 22           ; 0            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[2]        ; AL34  ; 2A       ; 0            ; 9            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[30]       ; AL23  ; 3B       ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[31]       ; AF21  ; 3B       ; 22           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[3]        ; AH31  ; 2A       ; 0            ; 8            ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[4]        ; AM34  ; 2A       ; 0            ; 9            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[5]        ; AH30  ; 2A       ; 0            ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[6]        ; AK34  ; 2A       ; 0            ; 12           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[7]        ; AJ32  ; 2A       ; 0            ; 10           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[8]        ; AK33  ; 2A       ; 0            ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO0_D[9]        ; AJ31  ; 2A       ; 0            ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_CLKINn1     ; AP19  ; 3C       ; 39           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_CLKINp1     ; AN19  ; 3C       ; 39           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_CLKOUTn1    ; AE18  ; 3C       ; 38           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_CLKOUTp1    ; AD18  ; 3C       ; 38           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[0]        ; AC26  ; 2A       ; 0            ; 7            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[10]       ; AB27  ; 2A       ; 0            ; 15           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[11]       ; AE30  ; 2A       ; 0            ; 13           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[12]       ; AB26  ; 2A       ; 0            ; 15           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[13]       ; AE29  ; 2A       ; 0            ; 13           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[14]       ; AB25  ; 2A       ; 0            ; 16           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[15]       ; AB24  ; 2A       ; 0            ; 16           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[16]       ; AM21  ; 3C       ; 31           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[17]       ; AD31  ; 2A       ; 0            ; 17           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[18]       ; AP20  ; 3C       ; 31           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[19]       ; AD30  ; 2A       ; 0            ; 17           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[1]        ; AC25  ; 2A       ; 0            ; 7            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[20]       ; AL22  ; 3C       ; 28           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[21]       ; AJ20  ; 3C       ; 29           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[22]       ; AM22  ; 3C       ; 28           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[23]       ; AJ21  ; 3C       ; 29           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[24]       ; AD21  ; 3B       ; 24           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[25]       ; AP26  ; 3B       ; 26           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[26]       ; AE20  ; 3B       ; 24           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[27]       ; AP23  ; 3B       ; 26           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[28]       ; AK24  ; 3B       ; 21           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[29]       ; AE22  ; 3B       ; 22           ; 0            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[2]        ; AE28  ; 2A       ; 0            ; 9            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[30]       ; AL25  ; 3B       ; 21           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[31]       ; AE21  ; 3B       ; 22           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[3]        ; AD27  ; 2A       ; 0            ; 8            ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[4]        ; AE27  ; 2A       ; 0            ; 9            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[5]        ; AD26  ; 2A       ; 0            ; 8            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[6]        ; AD29  ; 2A       ; 0            ; 12           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[7]        ; AF29  ; 2A       ; 0            ; 10           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[8]        ; AD28  ; 2A       ; 0            ; 12           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO1_D[9]        ; AF28  ; 2A       ; 0            ; 10           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_CLKIN_2     ; A17   ; 7C       ; 51           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_CLKIN_n[0]  ; K3    ; 6A       ; 91           ; 52           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_CLKIN_n[1]  ; A16   ; 7C       ; 51           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_CLKIN_p[0]  ; K4    ; 6A       ; 91           ; 52           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_CLKIN_p[1]  ; B16   ; 7C       ; 51           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_CLKOUT_2    ; P11   ; 6A       ; 91           ; 51           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_CLKOUT_n[0] ; L16   ; 7C       ; 56           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_CLKOUT_n[1] ; K17   ; 7C       ; 53           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_CLKOUT_p[0] ; K16   ; 7C       ; 56           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_CLKOUT_p[1] ; L17   ; 7C       ; 53           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[0]     ; D2    ; 6A       ; 91           ; 63           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[10]    ; A13   ; 7C       ; 64           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[11]    ; E14   ; 7C       ; 65           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[12]    ; A11   ; 7B       ; 67           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[13]    ; A10   ; 7B       ; 69           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[14]    ; H14   ; 7B       ; 70           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[15]    ; C12   ; 7B       ; 71           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[16]    ; C11   ; 7B       ; 73           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[17]    ; F12   ; 7B       ; 75           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[18]    ; A8    ; 7A       ; 77           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[19]    ; A7    ; 7A       ; 80           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[1]     ; D1    ; 6A       ; 91           ; 62           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[20]    ; C9    ; 7A       ; 81           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[21]    ; A4    ; 7A       ; 82           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[22]    ; A2    ; 7A       ; 84           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[23]    ; G11   ; 7A       ; 85           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[24]    ; B5    ; 7A       ; 86           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[25]    ; C3    ; 7A       ; 88           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[26]    ; C16   ; 7C       ; 60           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[27]    ; K11   ; 7A       ; 76           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[28]    ; E16   ; 7C       ; 53           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[29]    ; J16   ; 7C       ; 57           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[2]     ; G4    ; 6A       ; 91           ; 60           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[3]     ; F3    ; 6A       ; 91           ; 59           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[4]     ; E1    ; 6A       ; 91           ; 58           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[5]     ; H3    ; 6A       ; 91           ; 57           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[6]     ; G1    ; 6A       ; 91           ; 55           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[7]     ; J3    ; 6A       ; 91           ; 54           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[8]     ; H1    ; 6A       ; 91           ; 53           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_n[9]     ; A14   ; 7C       ; 61           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[0]     ; D3    ; 6A       ; 91           ; 63           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[10]    ; B13   ; 7C       ; 64           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[11]    ; F14   ; 7C       ; 65           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[12]    ; B11   ; 7B       ; 67           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[13]    ; B10   ; 7B       ; 69           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[14]    ; J14   ; 7B       ; 70           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[15]    ; D12   ; 7B       ; 71           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[16]    ; D11   ; 7B       ; 73           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[17]    ; F13   ; 7B       ; 75           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[18]    ; B8    ; 7A       ; 77           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[19]    ; B7    ; 7A       ; 80           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[1]     ; C1    ; 6A       ; 91           ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[20]    ; D9    ; 7A       ; 81           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[21]    ; B4    ; 7A       ; 82           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[22]    ; B2    ; 7A       ; 84           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[23]    ; H11   ; 7A       ; 85           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[24]    ; C5    ; 7A       ; 86           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[25]    ; C4    ; 7A       ; 88           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[26]    ; D16   ; 7C       ; 60           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[27]    ; K12   ; 7A       ; 76           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[28]    ; F16   ; 7C       ; 53           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[29]    ; J15   ; 7C       ; 57           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[2]     ; G5    ; 6A       ; 91           ; 60           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[3]     ; F4    ; 6A       ; 91           ; 59           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[4]     ; E2    ; 6A       ; 91           ; 58           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[5]     ; H4    ; 6A       ; 91           ; 57           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[6]     ; F1    ; 6A       ; 91           ; 55           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[7]     ; J4    ; 6A       ; 91           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[8]     ; G2    ; 6A       ; 91           ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_RX_p[9]     ; B14   ; 7C       ; 61           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_SDA         ; T5    ; 6C       ; 91           ; 42           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[0]     ; L8    ; 6A       ; 91           ; 63           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[10]    ; F15   ; 7C       ; 64           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[11]    ; D14   ; 7C       ; 65           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[12]    ; A12   ; 7B       ; 67           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[13]    ; K15   ; 7B       ; 69           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[14]    ; K14   ; 7B       ; 70           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[15]    ; D13   ; 7B       ; 71           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[16]    ; G13   ; 7B       ; 73           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[17]    ; G12   ; 7B       ; 75           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[18]    ; A6    ; 7A       ; 77           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[19]    ; E10   ; 7A       ; 80           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[1]     ; M9    ; 6A       ; 91           ; 62           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[20]    ; D7    ; 7A       ; 81           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[21]    ; A5    ; 7A       ; 82           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[22]    ; J12   ; 7A       ; 84           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[23]    ; J11   ; 7A       ; 85           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[24]    ; C6    ; 7A       ; 86           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[25]    ; F9    ; 7A       ; 88           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[26]    ; F8    ; 7A       ; 89           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[27]    ; M13   ; 7A       ; 76           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[28]    ; C17   ; 7C       ; 60           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[29]    ; D17   ; 7C       ; 57           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[2]     ; K7    ; 6A       ; 91           ; 60           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[3]     ; J6    ; 6A       ; 91           ; 59           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[4]     ; N10   ; 6A       ; 91           ; 58           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[5]     ; K5    ; 6A       ; 91           ; 57           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[6]     ; N8    ; 6A       ; 91           ; 55           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[7]     ; L6    ; 6A       ; 91           ; 54           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[8]     ; L4    ; 6A       ; 91           ; 53           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_n[9]     ; A15   ; 7C       ; 61           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[0]     ; L9    ; 6A       ; 91           ; 63           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[10]    ; D15   ; 7C       ; 64           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[11]    ; E13   ; 7C       ; 65           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[12]    ; A9    ; 7B       ; 67           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[13]    ; L14   ; 7B       ; 69           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[14]    ; K13   ; 7B       ; 70           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[15]    ; D10   ; 7B       ; 71           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[16]    ; E11   ; 7B       ; 73           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[17]    ; F11   ; 7B       ; 75           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[18]    ; C7    ; 7A       ; 77           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[19]    ; D8    ; 7A       ; 80           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[1]     ; M10   ; 6A       ; 91           ; 62           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[20]    ; E8    ; 7A       ; 81           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[21]    ; A3    ; 7A       ; 82           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[22]    ; G10   ; 7A       ; 84           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[23]    ; G9    ; 7A       ; 85           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[24]    ; D6    ; 7A       ; 86           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[25]    ; G8    ; 7A       ; 88           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[26]    ; F6    ; 7A       ; 89           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[27]    ; L13   ; 7A       ; 76           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[28]    ; C15   ; 7C       ; 60           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[29]    ; E17   ; 7C       ; 57           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[2]     ; K8    ; 6A       ; 91           ; 60           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[3]     ; J7    ; 6A       ; 91           ; 59           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[4]     ; N11   ; 6A       ; 91           ; 58           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[5]     ; K6    ; 6A       ; 91           ; 57           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[6]     ; N9    ; 6A       ; 91           ; 55           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[7]     ; L7    ; 6A       ; 91           ; 54           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[8]     ; L5    ; 6A       ; 91           ; 53           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCC_TX_p[9]     ; C14   ; 7C       ; 61           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_CLKIN_2     ; A19   ; 8C       ; 39           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_CLKIN_n[0]  ; J34   ; 1A       ; 0            ; 52           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_CLKIN_n[1]  ; A20   ; 8C       ; 39           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_CLKIN_p[0]  ; J33   ; 1A       ; 0            ; 52           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_CLKIN_p[1]  ; B20   ; 8C       ; 39           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_CLKOUT_2    ; M29   ; 1A       ; 0            ; 51           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_CLKOUT_n[0] ; L20   ; 8C       ; 35           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_CLKOUT_n[1] ; J19   ; 8C       ; 38           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_CLKOUT_p[0] ; L19   ; 8C       ; 35           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_CLKOUT_p[1] ; K19   ; 8C       ; 38           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[0]     ; F32   ; 1A       ; 0            ; 63           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[10]    ; F21   ; 8C       ; 29           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[11]    ; A23   ; 8C       ; 28           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[12]    ; A25   ; 8B       ; 26           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[13]    ; B26   ; 8B       ; 24           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[14]    ; J21   ; 8B       ; 22           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[15]    ; D24   ; 8B       ; 21           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[16]    ; D23   ; 8B       ; 19           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[17]    ; A28   ; 8B       ; 18           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[18]    ; F23   ; 8A       ; 15           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[19]    ; F24   ; 8A       ; 13           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[1]     ; C34   ; 1A       ; 0            ; 62           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[20]    ; D26   ; 8A       ; 12           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[21]    ; A31   ; 8A       ; 9            ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[22]    ; A32   ; 8A       ; 7            ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[23]    ; C30   ; 8A       ; 6            ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[24]    ; E28   ; 8A       ; 5            ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[25]    ; E29   ; 8A       ; 3            ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[26]    ; C21   ; 8C       ; 32           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[27]    ; L23   ; 8A       ; 17           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[28]    ; C18   ; 8C       ; 38           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[29]    ; E19   ; 8C       ; 34           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[2]     ; H32   ; 1A       ; 0            ; 60           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[3]     ; D34   ; 1A       ; 0            ; 59           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[4]     ; J32   ; 1A       ; 0            ; 58           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[5]     ; E34   ; 1A       ; 0            ; 57           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[6]     ; F34   ; 1A       ; 0            ; 55           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[7]     ; K32   ; 1A       ; 0            ; 54           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[8]     ; G34   ; 1A       ; 0            ; 53           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_n[9]     ; F20   ; 8C       ; 31           ; 72           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[0]     ; F31   ; 1A       ; 0            ; 63           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[10]    ; G21   ; 8C       ; 29           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[11]    ; B23   ; 8C       ; 28           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[12]    ; B25   ; 8B       ; 26           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[13]    ; C26   ; 8B       ; 24           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[14]    ; J22   ; 8B       ; 22           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[15]    ; D25   ; 8B       ; 21           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[16]    ; E23   ; 8B       ; 19           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[17]    ; B28   ; 8B       ; 18           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[18]    ; G23   ; 8A       ; 15           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[19]    ; G24   ; 8A       ; 13           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[1]     ; C33   ; 1A       ; 0            ; 62           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[20]    ; E26   ; 8A       ; 12           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[21]    ; B31   ; 8A       ; 9            ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[22]    ; B32   ; 8A       ; 7            ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[23]    ; D30   ; 8A       ; 6            ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[24]    ; F28   ; 8A       ; 5            ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[25]    ; F29   ; 8A       ; 3            ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[26]    ; D21   ; 8C       ; 32           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[27]    ; M23   ; 8A       ; 17           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[28]    ; D18   ; 8C       ; 38           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[29]    ; F19   ; 8C       ; 34           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[2]     ; H31   ; 1A       ; 0            ; 60           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[3]     ; D33   ; 1A       ; 0            ; 59           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[4]     ; J31   ; 1A       ; 0            ; 58           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[5]     ; F33   ; 1A       ; 0            ; 57           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[6]     ; G33   ; 1A       ; 0            ; 55           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[7]     ; K31   ; 1A       ; 0            ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[8]     ; H34   ; 1A       ; 0            ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_RX_p[9]     ; G20   ; 8C       ; 31           ; 72           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_SDA         ; R30   ; 1C       ; 0            ; 44           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[0]     ; J30   ; 1A       ; 0            ; 63           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[10]    ; A21   ; 8C       ; 29           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[11]    ; C23   ; 8C       ; 28           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[12]    ; A26   ; 8B       ; 26           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[13]    ; J20   ; 8B       ; 24           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[14]    ; K22   ; 8B       ; 22           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[15]    ; E25   ; 8B       ; 21           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[16]    ; C27   ; 8B       ; 19           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[17]    ; A29   ; 8B       ; 18           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[18]    ; H23   ; 8A       ; 15           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[19]    ; D27   ; 8A       ; 13           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[1]     ; K28   ; 1A       ; 0            ; 62           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[20]    ; D28   ; 8A       ; 12           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[21]    ; A33   ; 8A       ; 9            ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[22]    ; B29   ; 8A       ; 7            ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[23]    ; D31   ; 8A       ; 6            ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[24]    ; G27   ; 8A       ; 5            ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[25]    ; K24   ; 8A       ; 3            ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[26]    ; K25   ; 8A       ; 2            ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[27]    ; K23   ; 8A       ; 17           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[28]    ; E22   ; 8C       ; 32           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[29]    ; D20   ; 8C       ; 34           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[2]     ; N25   ; 1A       ; 0            ; 60           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[3]     ; M27   ; 1A       ; 0            ; 59           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[4]     ; K30   ; 1A       ; 0            ; 58           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[5]     ; L29   ; 1A       ; 0            ; 57           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[6]     ; M28   ; 1A       ; 0            ; 55           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[7]     ; N26   ; 1A       ; 0            ; 54           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[8]     ; L32   ; 1A       ; 0            ; 53           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_n[9]     ; H20   ; 8C       ; 31           ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[0]     ; J29   ; 1A       ; 0            ; 63           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[10]    ; A22   ; 8C       ; 29           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[11]    ; B22   ; 8C       ; 28           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[12]    ; A24   ; 8B       ; 26           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[13]    ; K20   ; 8B       ; 24           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[14]    ; K21   ; 8B       ; 22           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[15]    ; C24   ; 8B       ; 21           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[16]    ; A27   ; 8B       ; 19           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[17]    ; C28   ; 8B       ; 18           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[18]    ; F22   ; 8A       ; 15           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[19]    ; F25   ; 8A       ; 13           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[1]     ; K27   ; 1A       ; 0            ; 62           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[20]    ; F26   ; 8A       ; 12           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[21]    ; A30   ; 8A       ; 9            ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[22]    ; C29   ; 8A       ; 7            ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[23]    ; C31   ; 8A       ; 6            ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[24]    ; F27   ; 8A       ; 5            ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[25]    ; J24   ; 8A       ; 3            ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[26]    ; J25   ; 8A       ; 2            ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[27]    ; L22   ; 8A       ; 17           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[28]    ; D22   ; 8C       ; 32           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[29]    ; C20   ; 8C       ; 34           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[2]     ; M24   ; 1A       ; 0            ; 60           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[3]     ; M26   ; 1A       ; 0            ; 59           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[4]     ; K29   ; 1A       ; 0            ; 58           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[5]     ; L28   ; 1A       ; 0            ; 57           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[6]     ; N27   ; 1A       ; 0            ; 55           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[7]     ; P25   ; 1A       ; 0            ; 54           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[8]     ; L31   ; 1A       ; 0            ; 53           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSTCD_TX_p[9]     ; E20   ; 8C       ; 31           ; 72           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[0]          ; Y25   ; 2C       ; 0            ; 22           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[10]         ; AB31  ; 2C       ; 0            ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[11]         ; AA32  ; 2C       ; 0            ; 25           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[12]         ; AA33  ; 2C       ; 0            ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[13]         ; AD34  ; 2C       ; 0            ; 22           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[14]         ; AA34  ; 2C       ; 0            ; 27           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[15]         ; AC34  ; 2C       ; 0            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[16]         ; AB30  ; 2C       ; 0            ; 20           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[17]         ; AB33  ; 2C       ; 0            ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[18]         ; AD33  ; 2C       ; 0            ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[19]         ; AB34  ; 2C       ; 0            ; 24           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[1]          ; AA27  ; 2C       ; 0            ; 21           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[20]         ; AB32  ; 2C       ; 0            ; 23           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[21]         ; V24   ; 2C       ; 0            ; 29           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[22]         ; W26   ; 2C       ; 0            ; 30           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[23]         ; V25   ; 2C       ; 0            ; 29           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[24]         ; W30   ; 2C       ; 0            ; 27           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[25]         ; W27   ; 2C       ; 0            ; 30           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[26]         ; W31   ; 2C       ; 0            ; 27           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[27]         ; W24   ; 2C       ; 0            ; 24           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[28]         ; Y23   ; 2C       ; 0            ; 24           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[29]         ; Y29   ; 2C       ; 0            ; 25           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[2]          ; Y26   ; 2C       ; 0            ; 22           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[30]         ; Y28   ; 2C       ; 0            ; 25           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[31]         ; AA29  ; 2C       ; 0            ; 23           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[3]          ; AA30  ; 2C       ; 0            ; 23           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[4]          ; AB29  ; 2C       ; 0            ; 20           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[5]          ; AA28  ; 2C       ; 0            ; 21           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[6]          ; Y31   ; 2C       ; 0            ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[7]          ; AA31  ; 2C       ; 0            ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[8]          ; Y32   ; 2C       ; 0            ; 29           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_D[9]          ; Y34   ; 2C       ; 0            ; 30           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CMD            ; R10   ; 6C       ; 91           ; 48           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_DAT            ; P7    ; 6C       ; 91           ; 49           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; TEMP_DATA         ; P1    ; 6C       ; 91           ; 42           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                              ;
+----------+----------------------------------------------+---------------------+------------------+---------------------------+
; Location ; Pin Name                                     ; Reserved As         ; User Signal Name ; Pin Type                  ;
+----------+----------------------------------------------+---------------------+------------------+---------------------------+
; R30      ; DQ11L, DIFFIO_TX_L18n, DIFFOUT_L35n, CLKUSR  ; Use as regular IO   ; HSTCD_SDA        ; Dual Purpose Pin          ;
; T28      ; DQ12L, DIFFIO_TX_L19n, DIFFOUT_L37n, DATA0   ; As input tri-stated ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; R34      ; DQSn12L, DIFFIO_RX_L19n, DIFFOUT_L38n, DATA2 ; Use as regular IO   ; OTG_A[12]        ; Dual Purpose Pin          ;
; R33      ; DQS12L, DIFFIO_RX_L19p, DIFFOUT_L38p, DATA3  ; Use as regular IO   ; OTG_A[13]        ; Dual Purpose Pin          ;
; T32      ; DQSn13L, DIFFIO_RX_L20n, DIFFOUT_L40n, DATA6 ; Use as regular IO   ; OTG_A[15]        ; Dual Purpose Pin          ;
; R31      ; DQS13L, DIFFIO_RX_L20p, DIFFOUT_L40p, DATA7  ; Use as regular IO   ; OTG_A[17]        ; Dual Purpose Pin          ;
; U32      ; DQ13L, DIFFIO_RX_L21n, DIFFOUT_L42n, DEV_OE  ; Use as regular IO   ; OTG_A[16]        ; Dual Purpose Pin          ;
; AE25     ; nCONFIG                                      ; -                   ; -                ; Dedicated Programming Pin ;
; AH28     ; nSTATUS                                      ; -                   ; -                ; Dedicated Programming Pin ;
; AH29     ; CONF_DONE                                    ; -                   ; -                ; Dedicated Programming Pin ;
; AF26     ; PORSEL                                       ; -                   ; -                ; Dedicated Programming Pin ;
; AE26     ; nCE                                          ; -                   ; -                ; Dedicated Programming Pin ;
; AF8      ; nIO_PULLUP                                   ; -                   ; -                ; Dedicated Programming Pin ;
; AJ5      ; nCEO                                         ; -                   ; -                ; Dedicated Programming Pin ;
; AL3      ; DCLK                                         ; -                   ; -                ; Dedicated Programming Pin ;
; AE9      ; nCSO                                         ; -                   ; -                ; Dedicated Programming Pin ;
; AH6      ; ASDO                                         ; -                   ; -                ; Dedicated Programming Pin ;
; K9       ; MSEL2                                        ; -                   ; -                ; Dedicated Programming Pin ;
; J9       ; MSEL1                                        ; -                   ; -                ; Dedicated Programming Pin ;
; K10      ; MSEL0                                        ; -                   ; -                ; Dedicated Programming Pin ;
+----------+----------------------------------------------+---------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 1A       ; 39 / 48 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
; 1C       ; 31 / 42 ( 74 % )  ; 3.3V          ; --           ; 3.3V          ;
; 2C       ; 36 / 42 ( 86 % )  ; 3.3V          ; --           ; 3.3V          ;
; 2A       ; 38 / 48 ( 79 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 0 / 40 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 16 / 24 ( 67 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3C       ; 19 / 32 ( 59 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4C       ; 23 / 32 ( 72 % )  ; 1.8V          ; 0.9V         ; 2.5V          ;
; 4B       ; 24 / 24 ( 100 % ) ; 1.8V          ; 0.9V         ; 2.5V          ;
; 4A       ; 36 / 40 ( 90 % )  ; 1.8V          ; 0.9V         ; 2.5V          ;
; 5A       ; 38 / 48 ( 79 % )  ; 1.8V          ; 0.9V         ; 2.5V          ;
; 5C       ; 39 / 42 ( 93 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6C       ; 33 / 42 ( 79 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6A       ; 39 / 48 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 38 / 40 ( 95 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7B       ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 7C       ; 30 / 32 ( 94 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8C       ; 30 / 32 ( 94 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8B       ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 38 / 40 ( 95 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+--------------------------------------------------+--------+-----------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard    ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+-----------------+-----------+------------+-----------------+----------+--------------+
; A2       ; 588        ; 7A       ; HSTCC_RX_n[22]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 591        ; 7A       ; HSTCC_TX_p[21]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 592        ; 7A       ; HSTCC_RX_n[21]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 590        ; 7A       ; HSTCC_TX_n[21]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 602        ; 7A       ; HSTCC_TX_n[18]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 600        ; 7A       ; HSTCC_RX_n[19]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 604        ; 7A       ; HSTCC_RX_n[18]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 631        ; 7B       ; HSTCC_TX_p[12]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 628        ; 7B       ; HSTCC_RX_n[13]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 632        ; 7B       ; HSTCC_RX_n[12]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 630        ; 7B       ; HSTCC_TX_n[12]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 640        ; 7C       ; HSTCC_RX_n[10]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 644        ; 7C       ; HSTCC_RX_n[9]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 642        ; 7C       ; HSTCC_TX_n[9]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 662        ; 7C       ; HSTCC_CLKIN_n[1]                                 ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 664        ; 7C       ; HSTCC_CLKIN_2                                    ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ; 8C       ; VCCIO8C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; A19      ; 667        ; 8C       ; HSTCD_CLKIN_2                                    ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 669        ; 8C       ; HSTCD_CLKIN_n[1]                                 ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 693        ; 8C       ; HSTCD_TX_n[10]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 692        ; 8C       ; HSTCD_TX_p[10]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 695        ; 8C       ; HSTCD_RX_n[11]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A24      ; 700        ; 8B       ; HSTCD_TX_p[12]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A25      ; 699        ; 8B       ; HSTCD_RX_n[12]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 701        ; 8B       ; HSTCD_TX_n[12]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A27      ; 716        ; 8B       ; HSTCD_TX_p[16]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A28      ; 719        ; 8B       ; HSTCD_RX_n[17]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A29      ; 721        ; 8B       ; HSTCD_TX_n[17]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A30      ; 740        ; 8A       ; HSTCD_TX_p[21]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A31      ; 739        ; 8A       ; HSTCD_RX_n[21]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A32      ; 743        ; 8A       ; HSTCD_RX_n[22]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; A33      ; 741        ; 8A       ; HSTCD_TX_n[21]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AA1      ; 458        ; 5C       ; LEDG[1]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AA3      ; 445        ; 5C       ; LEDR[6]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 454        ; 5C       ; LEDG[6]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AA6      ; 439        ; 5C       ; LEDB[2]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 440        ; 5C       ; LEDB[3]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AA9      ;            ; 5C       ; VREFB5CN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; AA10     ; 420        ; 5A       ; DDR2_A[15]                                       ; output ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AA12     ; 428        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AA13     ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AA15     ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AA17     ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AA19     ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AA21     ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AA23     ;            ; 2A       ; VCCPD2A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AA24     ; 139        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 140        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AA26     ;            ; 2A       ; VREFB2AN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; AA27     ; 131        ; 2C       ; OTG_D[1]                                         ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA28     ; 132        ; 2C       ; OTG_D[5]                                         ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA29     ; 123        ; 2C       ; OTG_D[31]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA30     ; 124        ; 2C       ; OTG_D[3]                                         ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA31     ; 113        ; 2C       ; OTG_D[7]                                         ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA32     ; 114        ; 2C       ; OTG_D[11]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA33     ; 101        ; 2C       ; OTG_D[12]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AA34     ; 110        ; 2C       ; OTG_D[14]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 457        ; 5C       ; LEDG[0]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 450        ; 5C       ; LEDR[3]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 437        ; 5C       ; LEDR[7]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 446        ; 5C       ; LEDR[5]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 435        ; 5C       ; LEDB[0]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 436        ; 5C       ; LEDB[1]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ;            ; 5A       ; VCCIO5A                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AB8      ; 416        ; 5A       ; DDR2_DQ[21]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB9      ; 419        ; 5A       ; DDR2_DM[2]                                       ; output ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB10     ; 407        ; 5A       ; DDR2_DM[1]                                       ; output ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB11     ; 427        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AB12     ;            ; 5A       ; VCCPD5A                                          ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AB13     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AB16     ;            ; --       ; VCC                                              ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AB18     ;            ; --       ; VCC                                              ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCC                                              ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AB22     ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; AB23     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AB24     ; 151        ; 2A       ; GPIO1_D[15]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 152        ; 2A       ; GPIO1_D[14]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 155        ; 2A       ; GPIO1_D[12]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 156        ; 2A       ; GPIO1_D[10]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ;            ; 2A       ; VCCIO2A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AB29     ; 135        ; 2C       ; OTG_D[4]                                         ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB30     ; 136        ; 2C       ; OTG_D[16]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB31     ; 121        ; 2C       ; OTG_D[10]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB32     ; 122        ; 2C       ; OTG_D[20]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB33     ; 109        ; 2C       ; OTG_D[17]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AB34     ; 118        ; 2C       ; OTG_D[19]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 449        ; 5C       ; LEDR[1]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 442        ; 5C       ; LEDR[2]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ;            ; 5C       ; VCCIO5C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AC4      ; 438        ; 5C       ; LEDR[4]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 423        ; 5A       ; DDR2_DQ[22]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ; 424        ; 5A       ; DDR2_DQ[23]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC7      ; 415        ; 5A       ; DDR2_DQ[20]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC8      ; 399        ; 5A       ; DDR2_DQ[6]                                       ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC9      ; 400        ; 5A       ; DDR2_DQ[7]                                       ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC10     ;            ;          ; NC                                               ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AC11     ; 408        ; 5A       ; DDR2_CKE[1]                                      ; output ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC12     ; 342        ; 4A       ; DDR2_A[10]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ; 4A       ; VCCPD4A                                          ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 4B       ; VCCPD4B                                          ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AC17     ;            ; 4C       ; VCCPD4C                                          ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AC18     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AC19     ;            ; 3C       ; VCCPD3C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AC21     ;            ; 3B       ; VCCPD3B                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AC22     ; 229        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ; 3A       ; VCCPD3A                                          ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AC25     ; 179        ; 2A       ; GPIO1_D[1]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 180        ; 2A       ; GPIO1_D[0]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AC28     ; 143        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AC29     ; 144        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AC30     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AC31     ; 129        ; 2C       ; JVC_DATAOUT                                      ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC32     ; 130        ; 2C       ; JVC_DATAIN                                       ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AC33     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AC34     ; 117        ; 2C       ; OTG_D[15]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 441        ; 5C       ; LEDR[0]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AD3      ; 431        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 432        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AD5      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AD6      ; 411        ; 5A       ; DDR2_DQ[14]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AD7      ; 412        ; 5A       ; DDR2_DQ[15]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AD8      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AD9      ;            ; 5A       ; VCCIO5A                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AD10     ;            ; --       ; VCCPGM                                           ; power  ;                 ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; AD11     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AD12     ; 343        ; 4A       ; DDR2_A[1]                                        ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 345        ; 4A       ; DDR2_CAS_n                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AD15     ; 296        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AD16     ; 297        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AD17     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AD18     ; 279        ; 3C       ; GPIO1_CLKOUTp1                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 275        ; 3C       ; GPIO0_CLKOUTp0                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AD21     ; 246        ; 3B       ; GPIO1_D[24]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 228        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AD24     ;            ; --       ; VCCPGM                                           ; power  ;                 ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; AD25     ;            ; 2A       ; VCCIO2A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AD26     ; 175        ; 2A       ; GPIO1_D[5]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 176        ; 2A       ; GPIO1_D[3]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 163        ; 2A       ; GPIO1_D[8]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AD29     ; 164        ; 2A       ; GPIO1_D[6]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AD30     ; 147        ; 2A       ; GPIO1_D[19]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AD31     ; 148        ; 2A       ; GPIO1_D[17]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AD32     ;            ; 2C       ; VCCIO2C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AD33     ; 125        ; 2C       ; OTG_D[18]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AD34     ; 126        ; 2C       ; OTG_D[13]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 433        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 434        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 429        ; 5A       ; DDR2_CLK_n[0]                                    ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 430        ; 5A       ; DDR2_CLK_p[0]                                    ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE5      ; 403        ; 5A       ; DDR2_DQ[12]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE6      ; 404        ; 5A       ; DDR2_DQ[13]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE7      ; 391        ; 5A       ; DDR2_DQ[4]                                       ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE8      ; 392        ; 5A       ; DDR2_DQ[5]                                       ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE9      ; 385        ; 1A       ; ^nCSO                                            ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AE10     ; 380        ; 4A       ; DDR2_A[0]                                        ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 376        ; 4A       ; DDR2_CLK_p[1]                                    ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 344        ; 4A       ; DDR2_BA[1]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 328        ; 4B       ; DDR2_DQ[39]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 329        ; 4B       ; DDR2_DQ[38]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 324        ; 4B       ; DDR2_A[14]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 292        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AE17     ;            ; --       ; VCC_CLKIN4C                                      ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AE18     ; 278        ; 3C       ; GPIO1_CLKOUTn1                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 274        ; 3C       ; GPIO0_CLKOUTn0                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 247        ; 3B       ; GPIO1_D[26]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 243        ; 3B       ; GPIO1_D[31]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 242        ; 3B       ; GPIO1_D[29]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 227        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 226        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 185        ; 1A       ; ^nCONFIG                                         ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AE26     ; 189        ; 1A       ; ^nCE                                             ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AE27     ; 171        ; 2A       ; GPIO1_D[4]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 172        ; 2A       ; GPIO1_D[2]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE29     ; 159        ; 2A       ; GPIO1_D[13]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE30     ; 160        ; 2A       ; GPIO1_D[11]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE31     ; 141        ; 2A       ; GPIO0_CLKINp0                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE32     ; 142        ; 2A       ; GPIO0_CLKINn0                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE33     ; 133        ; 2C       ; JVC_CS                                           ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AE34     ; 134        ; 2C       ; JVC_CLK                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ; 425        ; 5A       ; DDR2_DQ[18]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AF2      ; 426        ; 5A       ; DDR2_DQ[19]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 417        ; 5A       ; DDR2_DQ[16]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AF4      ; 418        ; 5A       ; DDR2_DQ[17]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AF5      ; 395        ; 5A       ; DDR2_DM[0]                                       ; output ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AF6      ; 396        ; 5A       ; DDR2_CKE[0]                                      ; output ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AF7      ;            ; 5A       ; VREFB5AN0                                        ; power  ;                 ; 0.9V      ; --         ;                 ; --       ; --           ;
; AF8      ; 382        ; 1A       ; ^nIO_PULLUP                                      ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AF9      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AF10     ; 381        ; 4A       ; DDR2_A[2]                                        ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 377        ; 4A       ; DDR2_CLK_n[1]                                    ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ;            ; 4A       ; VCCIO4A                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AF13     ; 326        ; 4B       ; DDR2_DQ[35]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 327        ; 4B       ; DDR2_DQ[34]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 325        ; 4B       ; DDR2_DM[4]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 293        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AF17     ;            ;          ; VCCD_PLL_B2                                      ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; AF18     ;            ;          ; VCCD_PLL_B1                                      ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; AF19     ; 273        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 272        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 245        ; 3B       ; GPIO0_D[31]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ;            ; 3B       ; VCCIO3B                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AF23     ; 207        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 203        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AF25     ;            ; 3A       ; VCCIO3A                                          ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AF26     ; 188        ; 1A       ; ^PORSEL                                          ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AF27     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AF28     ; 167        ; 2A       ; GPIO1_D[9]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AF29     ; 168        ; 2A       ; GPIO1_D[7]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AF30     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AF31     ; 149        ; 2A       ; GPIO0_D[15]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AF32     ; 150        ; 2A       ; GPIO0_D[14]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AF33     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AF34     ; 138        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AG1      ; 422        ; 5A       ; DDR2_DQS_p[2]                                    ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AG2      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AG3      ; 405        ; 5A       ; DDR2_DQ[8]                                       ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AG4      ; 406        ; 5A       ; DDR2_DQ[9]                                       ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AG6      ;            ; 5A       ; VCCIO5A                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AG7      ;            ; --       ; VCCPT                                            ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AG8      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AG9      ; 378        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AG10     ;            ; 4A       ; VREFB4AN0                                        ; power  ;                 ; 0.9V      ; --         ;                 ; --       ; --           ;
; AG11     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AG12     ; 348        ; 4A       ; DDR2_DQ[53]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ;            ; 4B       ; VREFB4BN0                                        ; power  ;                 ; 0.9V      ; --         ;                 ; --       ; --           ;
; AG14     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AG15     ; 308        ; 4C       ; DDR2_DQ[29]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ; 4C       ; VCCIO4C                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AG17     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AG18     ;            ; --       ; VCC_CLKIN3C                                      ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AG19     ; 277        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AG21     ; 244        ; 3B       ; GPIO0_D[29]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ;            ; 3B       ; VREFB3BN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; AG23     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AG24     ; 205        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AG25     ;            ; 3A       ; VREFB3AN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; AG26     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AG27     ;            ; --       ; VCCPT                                            ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 2A       ; VCCIO2A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AG29     ; 183        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 184        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AG31     ; 157        ; 2A       ; GPIO0_D[13]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AG32     ; 158        ; 2A       ; GPIO0_D[11]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AG33     ; 137        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AG34     ; 146        ; 2A       ; GPIO0_D[17]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AH1      ; 421        ; 5A       ; DDR2_DQS_n[2]                                    ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AH2      ; 414        ; 5A       ; DDR2_DQ[11]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AH3      ;            ; 5A       ; VCCIO5A                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AH4      ; 387        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AH5      ; 388        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AH6      ; 386        ; 1A       ; ^ASDO                                            ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AH7      ;            ;          ; NC                                               ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AH8      ; 374        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AH9      ; 379        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AH10     ;            ; 4A       ; VCCIO4A                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AH11     ; 350        ; 4A       ; DDR2_DQS_p[6]                                    ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 346        ; 4A       ; DDR2_DQ[49]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ;            ; 4B       ; VCCIO4B                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AH14     ; 310        ; 4C       ; DDR2_DQS_p[3]                                    ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 306        ; 4C       ; DDR2_DQ[25]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ;            ; 4C       ; VREFB4CN0                                        ; power  ;                 ; 0.9V      ; --         ;                 ; --       ; --           ;
; AH17     ;            ;          ; VCCA_PLL_B2                                      ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AH18     ;            ;          ; VCCA_PLL_B1                                      ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AH19     ; 276        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 3C       ; VREFB3CN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; AH21     ;            ; 3C       ; VCCIO3C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AH22     ; 233        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 204        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AH25     ; 206        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 202        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 190        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AH28     ; 186        ; 1A       ; ^nSTATUS                                         ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AH29     ; 187        ; 1A       ; ^CONF_DONE                                       ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AH30     ; 173        ; 2A       ; GPIO0_D[5]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AH31     ; 174        ; 2A       ; GPIO0_D[3]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AH32     ;            ; 2A       ; VCCIO2A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AH33     ; 145        ; 2A       ; GPIO0_D[19]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AH34     ; 154        ; 2A       ; GPIO0_D[10]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AJ1      ; 413        ; 5A       ; DDR2_DQ[10]                                      ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AJ2      ; 410        ; 5A       ; DDR2_DQS_p[1]                                    ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AJ3      ; 397        ; 5A       ; DDR2_DQS_n[0]                                    ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AJ4      ; 398        ; 5A       ; DDR2_DQS_p[0]                                    ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AJ5      ; 383        ; 1A       ; ^nCEO                                            ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AJ6      ; 372        ; 4A       ; DDR2_A[4]                                        ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 370        ; 4A       ; DDR2_A[8]                                        ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ; 375        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AJ9      ; 357        ; 4A       ; DDR2_DQ[54]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AJ10     ; 352        ; 4A       ; DDR2_A[11]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AJ11     ; 351        ; 4A       ; DDR2_DQS_n[6]                                    ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AJ12     ; 347        ; 4A       ; DDR2_DQ[48]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AJ13     ; 349        ; 4A       ; DDR2_DQ[52]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AJ14     ; 311        ; 4C       ; DDR2_DQS_n[3]                                    ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AJ15     ; 307        ; 4C       ; DDR2_DQ[24]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AJ16     ; 298        ; 4C       ; DDR2_ODT[1]                                      ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ;            ; --       ; VCCPT                                            ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AJ18     ;            ; 3C       ; VCCIO3C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AJ19     ; 281        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AJ20     ; 258        ; 3C       ; GPIO1_D[21]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AJ21     ; 259        ; 3C       ; GPIO1_D[23]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AJ22     ; 232        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AJ23     ; 234        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AJ24     ; 231        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AJ25     ;            ; 3A       ; VCCIO3A                                          ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AJ26     ; 195        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AJ27     ; 191        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AJ28     ; 193        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AJ29     ; 194        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AJ31     ; 165        ; 2A       ; GPIO0_D[9]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AJ32     ; 166        ; 2A       ; GPIO0_D[7]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AJ33     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AJ34     ; 153        ; 2A       ; GPIO0_D[12]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AK1      ; 409        ; 5A       ; DDR2_DQS_n[1]                                    ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AK2      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AK3      ; 389        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AK4      ; 390        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AK6      ; 373        ; 4A       ; DDR2_A[6]                                        ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AK7      ; 371        ; 4A       ; DDR2_A[9]                                        ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AK8      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AK9      ; 354        ; 4A       ; DDR2_DQ[51]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AK10     ; 332        ; 4B       ; DDR2_DQ[45]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AK11     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AK12     ; 330        ; 4B       ; DDR2_DQ[41]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AK13     ; 304        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AK14     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AK15     ; 309        ; 4C       ; DDR2_DQ[28]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AK16     ; 299        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AK17     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AK18     ; 270        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AK19     ; 280        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AK20     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AK21     ; 257        ; 3C       ; GPIO0_D[22]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AK22     ; 235        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AK23     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AK24     ; 238        ; 3B       ; GPIO1_D[28]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AK25     ; 218        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AK26     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AK27     ; 214        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AK28     ; 192        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AK29     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AK30     ;            ;          ; NC                                               ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AK31     ; 181        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AK32     ; 182        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; AK33     ; 161        ; 2A       ; GPIO0_D[8]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AK34     ; 162        ; 2A       ; GPIO0_D[6]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AL1      ; 401        ; 5A       ; DDR2_DQ[2]                                       ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AL2      ; 402        ; 5A       ; DDR2_DQ[3]                                       ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AL3      ; 384        ; 1A       ; ^DCLK                                            ; bidir  ;                 ;           ; --         ;                 ; --       ; --           ;
; AL4      ; 368        ; 4A       ; DDR2_DQ[63]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL5      ; 366        ; 4A       ; DDR2_DQ[59]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL6      ;            ; 4A       ; VCCIO4A                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AL7      ; 356        ; 4A       ; DDR2_DQ[55]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL8      ; 353        ; 4A       ; DDR2_DM[6]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL9      ; 355        ; 4A       ; DDR2_DQ[50]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL10     ; 334        ; 4B       ; DDR2_DQS_p[5]                                    ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL11     ; 335        ; 4B       ; DDR2_DQS_n[5]                                    ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL12     ; 331        ; 4B       ; DDR2_DQ[40]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL13     ; 305        ; 4C       ; DDR2_RAS_n                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL14     ; 302        ; 4C       ; DDR2_A[3]                                        ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL15     ; 300        ; 4C       ; DDR2_A[13]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL16     ; 294        ; 4C       ; DDR2_CS_n[1]                                     ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL17     ; 290        ; 4C       ; DDR2_WE_n                                        ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL18     ; 271        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AL19     ; 269        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AL20     ; 266        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AL21     ; 256        ; 3C       ; GPIO0_D[20]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL22     ; 254        ; 3C       ; GPIO1_D[20]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL23     ; 241        ; 3B       ; GPIO0_D[30]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL24     ; 237        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AL25     ; 239        ; 3B       ; GPIO1_D[30]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AL26     ; 217        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AL27     ; 216        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AL28     ; 215        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AL29     ; 198        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AL30     ;            ; 3A       ; VCCIO3A                                          ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AL31     ;            ;          ; NC                                               ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; AL32     ; 177        ; 2A       ; GPIO0_D[1]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AL33     ; 178        ; 2A       ; GPIO0_D[0]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AL34     ; 170        ; 2A       ; GPIO0_D[2]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AM1      ; 393        ; 5A       ; DDR2_DQ[0]                                       ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AM2      ; 394        ; 5A       ; DDR2_DQ[1]                                       ; bidir  ; SSTL-18 Class I ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AM3      ;            ; 4A       ; VCCIO4A                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AM4      ; 369        ; 4A       ; DDR2_DQ[62]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM5      ; 367        ; 4A       ; DDR2_DQ[58]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM6      ; 364        ; 4A       ; DDR2_A[7]                                        ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM7      ; 341        ; 4B       ; DDR2_DQ[46]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM8      ; 336        ; 4B       ; DDR2_A[12]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM9      ; 322        ; 4B       ; DDR2_DQS_p[4]                                    ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM10     ;            ; 4B       ; VCCIO4B                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AM11     ; 333        ; 4B       ; DDR2_DQ[44]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM12     ; 316        ; 4C       ; DDR2_DQ[31]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM13     ;            ; 4C       ; VCCIO4C                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AM14     ; 303        ; 4C       ; DDR2_A[5]                                        ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM15     ; 301        ; 4C       ; DDR2_ODT[0]                                      ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM16     ; 295        ; 4C       ; DDR2_CS_n[0]                                     ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM17     ; 291        ; 4C       ; DDR2_BA[0]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM18     ; 267        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AM19     ; 268        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AM20     ;            ; 3C       ; VCCIO3C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AM21     ; 262        ; 3C       ; GPIO1_D[16]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM22     ; 255        ; 3C       ; GPIO1_D[22]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM23     ; 240        ; 3B       ; GPIO0_D[28]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AM24     ; 236        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AM25     ;            ; 3B       ; VCCIO3B                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AM26     ; 219        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AM27     ;            ; 3A       ; VCCIO3A                                          ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; AM28     ; 222        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AM29     ; 199        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AM30     ; 201        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AM31     ; 197        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AM32     ; 196        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AM33     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AM34     ; 169        ; 2A       ; GPIO0_D[4]                                       ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; AN1      ;            ; 5A       ; VCCIO5A                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AN2      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AN3      ; 362        ; 4A       ; DDR2_DQS_p[7]                                    ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN4      ; 358        ; 4A       ; DDR2_DQ[57]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN5      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AN6      ; 365        ; 4A       ; DDR2_DM[7]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN7      ; 338        ; 4B       ; DDR2_DQ[43]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN8      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AN9      ; 323        ; 4B       ; DDR2_DQS_n[4]                                    ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN10     ; 318        ; 4B       ; DDR2_DQ[33]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN11     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AN12     ; 314        ; 4C       ; DDR2_DQ[27]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN13     ; 313        ; 4C       ; DDR2_DM[3]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN14     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AN15     ; 288        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AN16     ; 286        ; 4C       ; OSC_BB                                           ; input  ; 1.8 V           ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN17     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AN18     ; 285        ; 3C       ; OSC_BA                                           ; input  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN19     ; 283        ; 3C       ; GPIO1_CLKINp1                                    ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN20     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AN21     ; 265        ; 3C       ; GPIO0_D[18]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN22     ; 261        ; 3C       ; GPIO0_D[23]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN23     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AN24     ; 253        ; 3B       ; GPIO0_D[27]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN25     ; 249        ; 3B       ; GPIO0_D[26]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AN26     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AN27     ; 225        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AN28     ; 221        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AN29     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AN30     ; 200        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AN31     ; 213        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AN32     ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; AN33     ; 209        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AN34     ;            ; 2A       ; VCCIO2A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; AP2      ; 360        ; 4A       ; DDR2_DQ[61]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP3      ; 363        ; 4A       ; DDR2_DQS_n[7]                                    ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP4      ; 359        ; 4A       ; DDR2_DQ[56]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP5      ; 361        ; 4A       ; DDR2_DQ[60]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP6      ; 340        ; 4B       ; DDR2_DQ[47]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP7      ; 339        ; 4B       ; DDR2_DQ[42]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP8      ; 337        ; 4B       ; DDR2_DM[5]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP9      ; 320        ; 4B       ; DDR2_DQ[37]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP10     ; 319        ; 4B       ; DDR2_DQ[32]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP11     ; 321        ; 4B       ; DDR2_DQ[36]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP12     ; 315        ; 4C       ; DDR2_DQ[26]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP13     ; 317        ; 4C       ; DDR2_DQ[30]                                      ; bidir  ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP14     ; 312        ; 4C       ; DDR2_BA[2]                                       ; output ; SSTL-18 Class I ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP15     ; 289        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AP16     ; 287        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AP17     ;            ; 4C       ; VCCIO4C                                          ; power  ;                 ; 1.8V      ; --         ;                 ; --       ; --           ;
; AP18     ; 284        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AP19     ; 282        ; 3C       ; GPIO1_CLKINn1                                    ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP20     ; 263        ; 3C       ; GPIO1_D[18]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP21     ; 264        ; 3C       ; GPIO0_D[16]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP22     ; 260        ; 3C       ; GPIO0_D[21]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP23     ; 251        ; 3B       ; GPIO1_D[27]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP24     ; 252        ; 3B       ; GPIO0_D[25]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP25     ; 248        ; 3B       ; GPIO0_D[24]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP26     ; 250        ; 3B       ; GPIO1_D[25]                                      ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; AP27     ; 224        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AP28     ; 220        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AP29     ; 223        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AP30     ; 211        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AP31     ; 212        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AP32     ; 210        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; AP33     ; 208        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; B1       ;            ; 6A       ; VCCIO6A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; B2       ; 589        ; 7A       ; HSTCC_RX_p[22]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B3       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; B4       ; 593        ; 7A       ; HSTCC_RX_p[21]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 580        ; 7A       ; HSTCC_RX_n[24]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B6       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; B7       ; 601        ; 7A       ; HSTCC_RX_p[19]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 605        ; 7A       ; HSTCC_RX_p[18]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; B10      ; 629        ; 7B       ; HSTCC_RX_p[13]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 633        ; 7B       ; HSTCC_RX_p[12]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; B13      ; 641        ; 7C       ; HSTCC_RX_p[10]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 645        ; 7C       ; HSTCC_RX_p[9]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; B16      ; 663        ; 7C       ; HSTCC_CLKIN_p[1]                                 ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 665        ; 7C       ; OSC_BC                                           ; input  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; B19      ; 666        ; 8C       ; OSC_BD                                           ; input  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 668        ; 8C       ; HSTCD_CLKIN_p[1]                                 ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B21      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; B22      ; 696        ; 8C       ; HSTCD_TX_p[11]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 694        ; 8C       ; HSTCD_RX_p[11]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; B25      ; 698        ; 8B       ; HSTCD_RX_p[12]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 703        ; 8B       ; HSTCD_RX_n[13]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B27      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; B28      ; 718        ; 8B       ; HSTCD_RX_p[17]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B29      ; 745        ; 8A       ; HSTCD_TX_n[22]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B30      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; B31      ; 738        ; 8A       ; HSTCD_RX_p[21]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B32      ; 742        ; 8A       ; HSTCD_RX_p[22]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; B33      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; B34      ;            ; 1A       ; VCCIO1A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; C1       ; 555        ; 6A       ; HSTCC_RX_p[1]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; C3       ; 576        ; 7A       ; HSTCC_RX_n[25]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 577        ; 7A       ; HSTCC_RX_p[25]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 581        ; 7A       ; HSTCC_RX_p[24]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 578        ; 7A       ; HSTCC_TX_n[24]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 603        ; 7A       ; HSTCC_TX_p[18]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C8       ;            ; 7A       ; VCCIO7A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; C9       ; 596        ; 7A       ; HSTCC_RX_n[20]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7B       ; VCCIO7B                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; C11      ; 616        ; 7B       ; HSTCC_RX_n[16]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 620        ; 7B       ; HSTCC_RX_n[15]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C13      ;            ; 7C       ; VCCIO7C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; C14      ; 643        ; 7C       ; HSTCC_TX_p[9]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 647        ; 7C       ; HSTCC_TX_p[28]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 648        ; 7C       ; HSTCC_RX_n[26]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 646        ; 7C       ; HSTCC_TX_n[28]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 671        ; 8C       ; HSTCD_RX_n[28]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 675        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; C20      ; 680        ; 8C       ; HSTCD_TX_p[29]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 683        ; 8C       ; HSTCD_RX_n[26]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C22      ;            ; 8C       ; VCCIO8C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; C23      ; 697        ; 8C       ; HSTCD_TX_n[11]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 712        ; 8B       ; HSTCD_TX_p[15]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C25      ;            ; 8B       ; VCCIO8B                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; C26      ; 702        ; 8B       ; HSTCD_RX_p[13]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C27      ; 717        ; 8B       ; HSTCD_TX_n[16]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C28      ; 720        ; 8B       ; HSTCD_TX_p[17]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C29      ; 744        ; 8A       ; HSTCD_TX_p[22]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C30      ; 747        ; 8A       ; HSTCD_RX_n[23]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C31      ; 748        ; 8A       ; HSTCD_TX_p[23]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; C32      ;            ; 8A       ; VCCIO8A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; C33      ; 16         ; 1A       ; HSTCD_RX_p[1]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C34      ; 15         ; 1A       ; HSTCD_RX_n[1]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 556        ; 6A       ; HSTCC_RX_n[1]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 560        ; 6A       ; HSTCC_RX_n[0]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 559        ; 6A       ; HSTCC_RX_p[0]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ;            ;          ; TEMPDIODEn                                       ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; D5       ;            ; 7A       ; VCCIO7A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; D6       ; 579        ; 7A       ; HSTCC_TX_p[24]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 594        ; 7A       ; HSTCC_TX_n[20]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 599        ; 7A       ; HSTCC_TX_p[19]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 597        ; 7A       ; HSTCC_RX_p[20]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 619        ; 7B       ; HSTCC_TX_p[15]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 617        ; 7B       ; HSTCC_RX_p[16]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 621        ; 7B       ; HSTCC_RX_p[15]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 618        ; 7B       ; HSTCC_TX_n[15]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 634        ; 7C       ; HSTCC_TX_n[11]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 639        ; 7C       ; HSTCC_TX_p[10]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 649        ; 7C       ; HSTCC_RX_p[26]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 650        ; 7C       ; HSTCC_TX_n[29]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 670        ; 8C       ; HSTCD_RX_p[28]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 674        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; D20      ; 681        ; 8C       ; HSTCD_TX_n[29]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 682        ; 8C       ; HSTCD_RX_p[26]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 684        ; 8C       ; HSTCD_TX_p[28]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 715        ; 8B       ; HSTCD_RX_n[16]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 711        ; 8B       ; HSTCD_RX_n[15]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 710        ; 8B       ; HSTCD_RX_p[15]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 735        ; 8A       ; HSTCD_RX_n[20]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D27      ; 733        ; 8A       ; HSTCD_TX_n[19]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D28      ; 737        ; 8A       ; HSTCD_TX_n[20]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D29      ;            ; 8A       ; VCCIO8A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; D30      ; 746        ; 8A       ; HSTCD_RX_p[23]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D31      ; 749        ; 8A       ; HSTCD_TX_n[23]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; D32      ;            ;          ; NC                                               ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; D33      ; 24         ; 1A       ; HSTCD_RX_p[3]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D34      ; 23         ; 1A       ; HSTCD_RX_n[3]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 544        ; 6A       ; HSTCC_RX_n[4]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 543        ; 6A       ; HSTCC_RX_p[4]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 564        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 563        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; TEMPDIODEp                                       ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; E7       ; 572        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; E8       ; 595        ; 7A       ; HSTCC_TX_p[20]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; E10      ; 598        ; 7A       ; HSTCC_TX_n[19]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 615        ; 7B       ; HSTCC_TX_p[16]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; E13      ; 635        ; 7C       ; HSTCC_TX_p[11]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 636        ; 7C       ; HSTCC_RX_n[11]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E15      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; E16      ; 660        ; 7C       ; HSTCC_RX_n[28]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 651        ; 7C       ; HSTCC_TX_p[29]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E18      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; E19      ; 679        ; 8C       ; HSTCD_RX_n[29]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E20      ; 688        ; 8C       ; HSTCD_TX_p[9]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E21      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; E22      ; 685        ; 8C       ; HSTCD_TX_n[28]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E23      ; 714        ; 8B       ; HSTCD_RX_p[16]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E24      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; E25      ; 713        ; 8B       ; HSTCD_TX_n[15]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 734        ; 8A       ; HSTCD_RX_p[20]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E27      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; E28      ; 751        ; 8A       ; HSTCD_RX_n[24]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E29      ; 755        ; 8A       ; HSTCD_RX_n[25]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; E30      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; E31      ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; E32      ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; E33      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; E34      ; 31         ; 1A       ; HSTCD_RX_n[5]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 535        ; 6A       ; HSTCC_RX_p[6]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; F3       ; 548        ; 6A       ; HSTCC_RX_n[3]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 547        ; 6A       ; HSTCC_RX_p[3]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; F6       ; 571        ; 7A       ; HSTCC_TX_p[26]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 573        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; F8       ; 570        ; 7A       ; HSTCC_TX_n[26]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 574        ; 7A       ; HSTCC_TX_n[25]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ; 7A       ; VCCIO7A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; F11      ; 611        ; 7B       ; HSTCC_TX_p[17]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 612        ; 7B       ; HSTCC_RX_n[17]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 613        ; 7B       ; HSTCC_RX_p[17]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 637        ; 7C       ; HSTCC_RX_p[11]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 638        ; 7C       ; HSTCC_TX_n[10]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 661        ; 7C       ; HSTCC_RX_p[28]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F17      ;            ; 7C       ; VCCIO7C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; F18      ;            ; --       ; VCCPT                                            ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; F19      ; 678        ; 8C       ; HSTCD_RX_p[29]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 687        ; 8C       ; HSTCD_RX_n[9]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F21      ; 691        ; 8C       ; HSTCD_RX_n[10]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 728        ; 8A       ; HSTCD_TX_p[18]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F23      ; 727        ; 8A       ; HSTCD_RX_n[18]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F24      ; 731        ; 8A       ; HSTCD_RX_n[19]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F25      ; 732        ; 8A       ; HSTCD_TX_p[19]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F26      ; 736        ; 8A       ; HSTCD_TX_p[20]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F27      ; 752        ; 8A       ; HSTCD_TX_p[24]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F28      ; 750        ; 8A       ; HSTCD_RX_p[24]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F29      ; 754        ; 8A       ; HSTCD_RX_p[25]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; F30      ; 3          ; 1A       ; #TCK                                             ; input  ;                 ;           ; --         ;                 ; --       ; --           ;
; F31      ; 12         ; 1A       ; HSTCD_RX_p[0]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F32      ; 11         ; 1A       ; HSTCD_RX_n[0]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F33      ; 32         ; 1A       ; HSTCD_RX_p[5]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F34      ; 35         ; 1A       ; HSTCD_RX_n[6]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 536        ; 6A       ; HSTCC_RX_n[6]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 527        ; 6A       ; HSTCC_RX_p[8]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 6A       ; VCCIO6A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; G4       ; 552        ; 6A       ; HSTCC_RX_n[2]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 551        ; 6A       ; HSTCC_RX_p[2]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCBAT                                           ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                                               ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; G8       ; 575        ; 7A       ; HSTCC_TX_p[25]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 583        ; 7A       ; HSTCC_TX_p[23]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 587        ; 7A       ; HSTCC_TX_p[22]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 584        ; 7A       ; HSTCC_RX_n[23]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 610        ; 7B       ; HSTCC_TX_n[17]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 614        ; 7B       ; HSTCC_TX_n[16]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; G14      ;            ; 7C       ; VCCIO7C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; G15      ;            ; 7C       ; VREFB7CN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; G16      ; 656        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; G17      ;            ;          ; VCCA_PLL_T2                                      ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; G18      ;            ;          ; VCCA_PLL_T1                                      ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; G19      ;            ; 8C       ; VREFB8CN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; G20      ; 686        ; 8C       ; HSTCD_RX_p[9]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 690        ; 8C       ; HSTCD_RX_p[10]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; G22      ;            ; 8B       ; VCCIO8B                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; G23      ; 726        ; 8A       ; HSTCD_RX_p[18]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; G24      ; 730        ; 8A       ; HSTCD_RX_p[19]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; G25      ;            ; 8A       ; VCCIO8A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; G26      ; 759        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; G27      ; 753        ; 8A       ; HSTCD_TX_n[24]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; G28      ; 0          ; 1A       ; #TDI                                             ; input  ;                 ;           ; --         ;                 ; --       ; --           ;
; G29      ; 4          ; 1A       ; #TDO                                             ; output ;                 ;           ; --         ;                 ; --       ; --           ;
; G30      ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; G31      ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; G32      ;            ; 1A       ; VCCIO1A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; G33      ; 36         ; 1A       ; HSTCD_RX_p[6]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G34      ; 43         ; 1A       ; HSTCD_RX_n[8]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 528        ; 6A       ; HSTCC_RX_n[8]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 519        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 540        ; 6A       ; HSTCC_RX_n[5]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 539        ; 6A       ; HSTCC_RX_p[5]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 566        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 565        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ; 6A       ; VCCIO6A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCPT                                            ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; H10      ;            ; 7A       ; VREFB7AN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; H11      ; 585        ; 7A       ; HSTCC_RX_p[23]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; H12      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; H13      ;            ; 7B       ; VREFB7BN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; H14      ; 624        ; 7B       ; HSTCC_RX_n[14]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; H15      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; H16      ; 657        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; H17      ;            ; --       ; VCC_CLKIN7C                                      ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; H19      ;            ; 8C       ; VCCIO8C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; H20      ; 689        ; 8C       ; HSTCD_TX_n[9]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; H21      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; H22      ;            ; 8B       ; VREFB8BN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; H23      ; 729        ; 8A       ; HSTCD_TX_n[18]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; H24      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; H25      ;            ; 8A       ; VREFB8AN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; H26      ; 758        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Column I/O ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; H28      ; 1          ; 1A       ; #TMS                                             ; input  ;                 ;           ; --         ;                 ; --       ; --           ;
; H29      ;            ; 1A       ; VCCIO1A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; H30      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; H31      ; 20         ; 1A       ; HSTCD_RX_p[2]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H32      ; 19         ; 1A       ; HSTCD_RX_n[2]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H33      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; H34      ; 44         ; 1A       ; HSTCD_RX_p[8]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 520        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; J3       ; 532        ; 6A       ; HSTCC_RX_n[7]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 531        ; 6A       ; HSTCC_RX_p[7]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; J6       ; 550        ; 6A       ; HSTCC_TX_n[3]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 549        ; 6A       ; HSTCC_TX_p[3]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; J9       ; 568        ; 1A       ; ^MSEL1                                           ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; J10      ;            ; 7A       ; VCCIO7A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; J11      ; 582        ; 7A       ; HSTCC_TX_n[23]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; J12      ; 586        ; 7A       ; HSTCC_TX_n[22]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; J13      ;            ; 7B       ; VCCIO7B                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; J14      ; 625        ; 7B       ; HSTCC_RX_p[14]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 653        ; 7C       ; HSTCC_RX_p[29]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 652        ; 7C       ; HSTCC_RX_n[29]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; J17      ;            ;          ; VCCD_PLL_T2                                      ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; VCCD_PLL_T1                                      ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; J19      ; 673        ; 8C       ; HSTCD_CLKOUT_n[1]                                ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; J20      ; 705        ; 8B       ; HSTCD_TX_n[13]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; J21      ; 707        ; 8B       ; HSTCD_RX_n[14]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; J22      ; 706        ; 8B       ; HSTCD_RX_p[14]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; J23      ;            ; 8A       ; VCCIO8A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; J24      ; 756        ; 8A       ; HSTCD_TX_p[25]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; J25      ; 760        ; 8A       ; HSTCD_TX_p[26]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; J26      ;            ; 1A       ; VREFB1AN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; J27      ;            ; --       ; VCCPT                                            ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; J28      ; 2          ; 1A       ; #TRST                                            ; input  ;                 ;           ; --         ;                 ; --       ; --           ;
; J29      ; 10         ; 1A       ; HSTCD_TX_p[0]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J30      ; 9          ; 1A       ; HSTCD_TX_n[0]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J31      ; 28         ; 1A       ; HSTCD_RX_p[4]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J32      ; 27         ; 1A       ; HSTCD_RX_n[4]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J33      ; 48         ; 1A       ; HSTCD_CLKIN_p[0]                                 ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J34      ; 47         ; 1A       ; HSTCD_CLKIN_n[0]                                 ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 516        ; 6C       ; Button[0]                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 515        ; 6C       ; Button[1]                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 524        ; 6A       ; HSTCC_CLKIN_n[0]                                 ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 523        ; 6A       ; HSTCC_CLKIN_p[0]                                 ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 542        ; 6A       ; HSTCC_TX_n[5]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 541        ; 6A       ; HSTCC_TX_p[5]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 554        ; 6A       ; HSTCC_TX_n[2]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 553        ; 6A       ; HSTCC_TX_p[2]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 567        ; 1A       ; ^MSEL2                                           ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; K10      ; 569        ; 1A       ; ^MSEL0                                           ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; K11      ; 608        ; 7A       ; HSTCC_RX_n[27]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K12      ; 609        ; 7A       ; HSTCC_RX_p[27]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K13      ; 623        ; 7B       ; HSTCC_TX_p[14]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K14      ; 622        ; 7B       ; HSTCC_TX_n[14]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K15      ; 626        ; 7B       ; HSTCC_TX_n[13]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K16      ; 655        ; 7C       ; HSTCC_CLKOUT_p[0]                                ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K17      ; 658        ; 7C       ; HSTCC_CLKOUT_n[1]                                ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K18      ;            ; --       ; VCC_CLKIN8C                                      ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; K19      ; 672        ; 8C       ; HSTCD_CLKOUT_p[1]                                ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K20      ; 704        ; 8B       ; HSTCD_TX_p[13]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K21      ; 708        ; 8B       ; HSTCD_TX_p[14]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K22      ; 709        ; 8B       ; HSTCD_TX_n[14]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K23      ; 725        ; 8A       ; HSTCD_TX_n[27]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K24      ; 757        ; 8A       ; HSTCD_TX_n[25]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K25      ; 761        ; 8A       ; HSTCD_TX_n[26]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; K26      ;            ;          ; NC                                               ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; K27      ; 14         ; 1A       ; HSTCD_TX_p[1]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 13         ; 1A       ; HSTCD_TX_n[1]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K29      ; 26         ; 1A       ; HSTCD_TX_p[4]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K30      ; 25         ; 1A       ; HSTCD_TX_n[4]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K31      ; 40         ; 1A       ; HSTCD_RX_p[7]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K32      ; 39         ; 1A       ; HSTCD_RX_n[7]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K33      ; 52         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; K34      ; 51         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 508        ; 6C       ; HEX1[5]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 507        ; 6C       ; HEX1[6]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 6C       ; VCCIO6C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; L4       ; 530        ; 6A       ; HSTCC_TX_n[8]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 529        ; 6A       ; HSTCC_TX_p[8]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 534        ; 6A       ; HSTCC_TX_n[7]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 533        ; 6A       ; HSTCC_TX_p[7]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 562        ; 6A       ; HSTCC_TX_n[0]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 561        ; 6A       ; HSTCC_TX_p[0]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ;            ; 6A       ; VCCIO6A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; NC                                               ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; L13      ; 607        ; 7A       ; HSTCC_TX_p[27]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; L14      ; 627        ; 7B       ; HSTCC_TX_p[13]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; L15      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; L16      ; 654        ; 7C       ; HSTCC_CLKOUT_n[0]                                ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; L17      ; 659        ; 7C       ; HSTCC_CLKOUT_p[1]                                ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; L18      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; L19      ; 676        ; 8C       ; HSTCD_CLKOUT_p[0]                                ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; L20      ; 677        ; 8C       ; HSTCD_CLKOUT_n[0]                                ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; L21      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; L22      ; 724        ; 8A       ; HSTCD_TX_p[27]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; L23      ; 723        ; 8A       ; HSTCD_RX_n[27]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; L24      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; L25      ;            ;          ; NC                                               ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; L26      ;            ; 1A       ; VCCIO1A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; L27      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; L28      ; 30         ; 1A       ; HSTCD_TX_p[5]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L29      ; 29         ; 1A       ; HSTCD_TX_n[5]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L30      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; L31      ; 42         ; 1A       ; HSTCD_TX_p[8]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L32      ; 41         ; 1A       ; HSTCD_TX_n[8]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L33      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; L34      ; 59         ; 1C       ; OTG_A[2]                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 499        ; 6C       ; HEX1[4]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; M3       ; 512        ; 6C       ; Button[3]                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 511        ; 6C       ; Button[2]                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; M6       ; 526        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 525        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; M9       ; 558        ; 6A       ; HSTCC_TX_n[1]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ; 557        ; 6A       ; HSTCC_TX_p[1]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M11      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; M12      ;            ; 7A       ; VCCPD7A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; M13      ; 606        ; 7A       ; HSTCC_TX_n[27]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; M14      ;            ; 7B       ; VCCPD7B                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; M16      ;            ; 7C       ; VCCPD7C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; M18      ;            ; 8C       ; VCCPD8C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; M20      ;            ; 8B       ; VCCPD8B                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; M21      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; M22      ;            ; 8A       ; VCCPD8A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; M23      ; 722        ; 8A       ; HSTCD_RX_p[27]                                   ; bidir  ; 3.3-V LVTTL     ;           ; Column I/O ; Y               ; no       ; Off          ;
; M24      ; 18         ; 1A       ; HSTCD_TX_p[2]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ;            ;          ; NC                                               ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; M26      ; 22         ; 1A       ; HSTCD_TX_p[3]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M27      ; 21         ; 1A       ; HSTCD_TX_n[3]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M28      ; 33         ; 1A       ; HSTCD_TX_n[6]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M29      ; 50         ; 1A       ; HSTCD_CLKOUT_2                                   ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M30      ; 49         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; M31      ; 56         ; 1C       ; OTG_A[3]                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M32      ;            ; 1C       ; VCCIO1C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; M33      ; 60         ; 1C       ; OTG_A[5]                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M34      ; 67         ; 1C       ; OTG_A[6]                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 500        ; 6C       ; HEX1[3]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 491        ; 6C       ; TEMP_INTn                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 504        ; 6C       ; HEX1[2]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 503        ; 6C       ; HEX1[1]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ; 518        ; 6C       ; SD_WPn                                           ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 517        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; N7       ;            ; 6A       ; VCCIO6A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; N8       ; 538        ; 6A       ; HSTCC_TX_n[6]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ; 537        ; 6A       ; HSTCC_TX_p[6]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ; 546        ; 6A       ; HSTCC_TX_n[4]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ; 545        ; 6A       ; HSTCC_TX_p[4]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N12      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; N13      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                                              ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                                              ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                                              ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; N21      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; N22      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; N23      ;            ; 1A       ; VCCPD1A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; N24      ; 45         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; N25      ; 17         ; 1A       ; HSTCD_TX_n[2]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 37         ; 1A       ; HSTCD_TX_n[7]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N27      ; 34         ; 1A       ; HSTCD_TX_p[6]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N28      ;            ; 1A       ; VCCIO1A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; N29      ; 54         ; 1C       ; OTG_WE_n                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N30      ; 53         ; 1C       ; OTG_OE_n                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N31      ; 64         ; 1C       ; OTG_A[8]                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N32      ; 55         ; 1C       ; OTG_A[1]                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N33      ; 68         ; 1C       ; OTG_A[4]                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N34      ; 75         ; 1C       ; OTG_A[7]                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 492        ; 6C       ; TEMP_DATA                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 483        ; 6C       ; DIP_SW[4]                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 496        ; 6C       ; HEX1[0]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 495        ; 6C       ; TEMP_CLK                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 502        ; 6C       ; DIP_SW[1]                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 501        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 514        ; 6C       ; SD_DAT                                           ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ; 513        ; 6C       ; SD_CLK                                           ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P9       ;            ; 6A       ; VREFB6AN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; P10      ; 522        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; P11      ; 521        ; 6A       ; HSTCC_CLKOUT_2                                   ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P12      ;            ; 6A       ; VCCPD6A                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; P20      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; P22      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; P23      ; 46         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; P25      ; 38         ; 1A       ; HSTCD_TX_p[7]                                    ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ;            ; 1C       ; VREFB1CN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; P27      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; P28      ; 58         ; 1C       ; OTG_CS_n                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P29      ; 57         ; 1C       ; OTG_HC_IRQ                                       ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P30      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; P31      ; 72         ; 1C       ; OTG_A[10]                                        ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P32      ; 63         ; 1C       ; OTG_A[11]                                        ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P33      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; P34      ; 76         ; 1C       ; OTG_A[9]                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 484        ; 6C       ; DIP_SW[5]                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; R3       ; 488        ; 6C       ; DIP_SW[3]                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 487        ; 6C       ; DIP_SW[2]                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; R6       ; 498        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 497        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; R9       ; 510        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; R10      ; 509        ; 6C       ; SD_CMD                                           ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R11      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; R12      ; 505        ; 6C       ; DIP_SW[0]                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R13      ;            ; --       ; VCC                                              ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; R21      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; R22      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; R23      ;            ; 1C       ; VCCPD1C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; R24      ; 65         ; 1C       ; OTG_DC_DACK                                      ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 62         ; 1C       ; OTG_HC_DACK                                      ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ; 61         ; 1C       ; OTG_DC_DREQ                                      ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R27      ; 70         ; 1C       ; OTG_DC_IRQ                                       ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 69         ; 1C       ; OTG_HC_DREQ                                      ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R29      ; 74         ; 1C       ; HSTCD_SCL                                        ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R30      ; 73         ; 1C       ; HSTCD_SDA                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R31      ; 84         ; 1C       ; OTG_A[17]                                        ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R32      ; 71         ; 1C       ; OTG_A[14]                                        ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R33      ; 80         ; 1C       ; OTG_A[13]                                        ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; R34      ; 79         ; 1C       ; OTG_A[12]                                        ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 480        ; 6C       ; DIP_SW[7]                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 479        ; 6C       ; DIP_SW[6]                                        ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ;            ; 6C       ; VCCIO6C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; T4       ; 494        ; 6C       ; HSTCC_SCL                                        ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 493        ; 6C       ; HSTCC_SDA                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ;            ; 6C       ; VCCIO6C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; T7       ; 485        ; 6C       ; DDR2_SA[1]                                       ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 490        ; 6C       ; DDR2_SCL                                         ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 489        ; 6C       ; DDR2_SDA                                         ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ;            ; 6C       ; VCCIO6C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; T11      ; 506        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; T12      ;            ; 6C       ; VCCPD6C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; T14      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; T20      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; T21      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; T22      ;            ; --       ; VCC                                              ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; T23      ; 66         ; 1C       ; OTG_RESET_n                                      ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 82         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; T25      ; 81         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 85         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; T27      ; 78         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 77         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.0-V LVTTL     ;           ; Row I/O    ; N               ; no       ; On           ;
; T29      ; 90         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; T30      ; 89         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; T31      ;            ; 1C       ; VCCIO1C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; T32      ; 83         ; 1C       ; OTG_A[15]                                        ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; T33      ; 94         ; 1C       ; OSC1_50                                          ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; T34      ; 93         ; 1C       ; GND+                                             ;        ;                 ;           ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 478        ; 6C       ; GND+                                             ;        ;                 ;           ; Row I/O    ;                 ; --       ; --           ;
; U2       ; 477        ; 6C       ; EXT_CLK                                          ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 473        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 474        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; U5       ;            ; 5C       ; VCCIO5C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; U6       ; 486        ; 6C       ; DDR2_SA[0]                                       ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ;            ;          ; VCCA_PLL_R2                                      ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; U8       ;            ; 6C       ; VREFB6CN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; VCCD_PLL_R2                                      ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; U10      ; 482        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; U11      ; 481        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; U12      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; U13      ;            ; --       ; VCC                                              ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; U17      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; DNU                                              ;        ;                 ;           ; --         ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; U25      ; 86         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; U26      ;            ;          ; VCCD_PLL_L2                                      ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; U27      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; U28      ;            ;          ; VCCA_PLL_L2                                      ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; U29      ;            ; --       ; VCCPT                                            ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; U30      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; U31      ; 88         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; U32      ; 87         ; 1C       ; OTG_A[16]                                        ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; U33      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; U34      ;            ; 1C       ; VCCIO1C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; V1       ;            ; 5C       ; VCCIO5C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; V3       ; 469        ; 5C       ; HEX0_DP                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 470        ; 5C       ; HEX1_DP                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCPT                                            ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; VCCA_PLL_R3                                      ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCD_PLL_R3                                      ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; V10      ; 472        ; 5C       ; CLK_OUT                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; V14      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; V20      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; V22      ;            ; --       ; VCC                                              ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; V23      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; V24      ; 107        ; 2C       ; OTG_D[21]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 108        ; 2C       ; OTG_D[23]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ;            ;          ; VCCD_PLL_L3                                      ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; V27      ;            ; 2C       ; VREFB2CN0                                        ; power  ;                 ;           ; --         ;                 ; --       ; --           ;
; V28      ;            ;          ; VCCA_PLL_L3                                      ; power  ;                 ; 2.5V      ; --         ;                 ; --       ; --           ;
; V29      ; 100        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; V30      ;            ; 1C       ; VCCIO1C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; V31      ; 92         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; V32      ; 91         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; V33      ; 95         ; 2C       ; GND+                                             ;        ;                 ;           ; Row I/O    ;                 ; --       ; --           ;
; V34      ; 96         ; 2C       ; GND+                                             ;        ;                 ;           ; Row I/O    ;                 ; --       ; --           ;
; W1       ; 475        ; 5C       ; GND+                                             ;        ;                 ;           ; Row I/O    ;                 ; --       ; --           ;
; W2       ; 476        ; 5C       ; OSC2_50                                          ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 461        ; 5C       ; LEDG[5]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ;            ; 5C       ; VCCIO5C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; W5       ; 467        ; 5C       ; SW[0]                                            ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 468        ; 5C       ; SW[1]                                            ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ; 459        ; 5C       ; HEX0[4]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 460        ; 5C       ; HEX0[3]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ; 471        ; 5C       ; SW[2]                                            ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W10      ; 463        ; 5C       ; HEX0[2]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W11      ; 464        ; 5C       ; SW[3]                                            ; input  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W12      ; 452        ; 5C       ; HEX0[0]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W13      ;            ; --       ; VCC                                              ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; W15      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; W17      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; W19      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; W21      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; W23      ;            ; 2C       ; VCCPD2C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; W24      ; 120        ; 2C       ; OTG_D[27]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ;            ; 2C       ; VCCIO2C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; W26      ; 103        ; 2C       ; OTG_D[22]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 104        ; 2C       ; OTG_D[25]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 99         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; W29      ;            ; 2C       ; VCCIO2C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; W30      ; 111        ; 2C       ; OTG_D[24]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W31      ; 112        ; 2C       ; OTG_D[26]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; W32      ;            ; 2C       ; VCCIO2C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; W33      ; 97         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; W34      ; 98         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;                 ;           ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 465        ; 5C       ; LEDG[2]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 466        ; 5C       ; LEDG[3]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 453        ; 5C       ; LEDG[4]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 462        ; 5C       ; LEDG[7]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 455        ; 5C       ; HEX0[5]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 456        ; 5C       ; HEX0[6]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 447        ; 5C       ; LEDB[4]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ; 448        ; 5C       ; LEDB[5]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y9       ; 443        ; 5C       ; LEDB[6]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y10      ; 444        ; 5C       ; LEDB[7]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y11      ; 451        ; 5C       ; HEX0[1]                                          ; output ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y12      ;            ; 5C       ; VCCPD5C                                          ; power  ;                 ; 3.3V      ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; Y14      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; Y16      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; Y18      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; Y20      ;            ; --       ; VCCL                                             ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; Y22      ;            ; --       ; VCC                                              ; power  ;                 ; 1.1V      ; --         ;                 ; --       ; --           ;
; Y23      ; 119        ; 2C       ; OTG_D[28]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; Y25      ; 127        ; 2C       ; OTG_D[0]                                         ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 128        ; 2C       ; OTG_D[2]                                         ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; Y28      ; 115        ; 2C       ; OTG_D[30]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y29      ; 116        ; 2C       ; OTG_D[29]                                        ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y30      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; Y31      ; 105        ; 2C       ; OTG_D[6]                                         ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y32      ; 106        ; 2C       ; OTG_D[8]                                         ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
; Y33      ;            ;          ; GND                                              ; gnd    ;                 ;           ; --         ;                 ; --       ; --           ;
; Y34      ; 102        ; 2C       ; OTG_D[9]                                         ; bidir  ; 3.3-V LVTTL     ;           ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------------------+--------+-----------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs    ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                     ; Library Name ;
;                                           ;                     ;              ;          ;         ;                           ;               ;                   ;      ;        ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                         ;              ;
+-------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------+--------------+
; |DE3_TestBoard                            ; 114 (0)             ; 0 (0)        ; 0 (0)    ; 88 (0)  ; 98 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 594  ; 0            ; 52 (0)                         ; 36 (0)             ; 62 (0)                        ; |DE3_TestBoard                                                          ;              ;
;    |IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance| ; 114 (4)             ; 0 (0)        ; 0 (0)    ; 88 (3)  ; 98 (4)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 52 (1)                         ; 36 (1)             ; 62 (3)                        ; |DE3_TestBoard|IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance                     ;              ;
;       |POWER_CONFIG_IF:m00|               ; 73 (73)             ; 0 (0)        ; 0 (0)    ; 60 (60) ; 59 (59)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (41)                        ; 28 (28)            ; 32 (32)                       ; |DE3_TestBoard|IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00 ;              ;
;       |WIRE4_INTERFACE:m01|               ; 37 (37)             ; 0 (0)        ; 0 (0)    ; 31 (31) ; 35 (35)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 7 (7)              ; 28 (28)                       ; |DE3_TestBoard|IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01 ;              ;
+-------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                   ;
+-------------------+----------+----+------------+------------+-------------+---------------+----+------------+-------------+-----------+-----------+--------+--------+-----------------+
; Name              ; Pin Type ; D1 ; D2         ; D3_0       ; D3_1        ; T4 (DDIO_MUX) ; D4 ; T8_0 (DQS) ; T8_1 (NDQS) ; D5        ; D6        ; D5 OCT ; D6 OCT ; T11 (Postamble) ;
+-------------------+----------+----+------------+------------+-------------+---------------+----+------------+-------------+-----------+-----------+--------+--------+-----------------+
; CLK_OUT           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; EXT_CLK           ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; OSC1_50           ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; OSC_BA            ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; OSC_BB            ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; OSC_BC            ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; OSC_BD            ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; LEDB[0]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDB[1]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDB[2]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDB[3]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDB[4]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDB[5]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDB[6]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDB[7]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDG[0]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDG[1]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDG[2]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDG[3]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDG[4]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDG[5]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDG[6]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDG[7]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDR[0]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDR[1]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDR[2]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDR[3]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDR[4]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDR[5]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDR[6]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; LEDR[7]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX0[0]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX0[1]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX0[2]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX0[3]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX0[4]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX0[5]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX0[6]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX0_DP           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX1[0]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX1[1]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX1[2]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX1[3]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX1[4]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX1[5]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX1[6]           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HEX1_DP           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; Button[0]         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; Button[1]         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; Button[2]         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; Button[3]         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; SW[0]             ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; SW[1]             ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; SW[2]             ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; SW[3]             ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; DIP_SW[0]         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; DIP_SW[1]         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; DIP_SW[2]         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; DIP_SW[3]         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; DIP_SW[4]         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; DIP_SW[5]         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; DIP_SW[6]         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; DIP_SW[7]         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; TEMP_CLK          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; TEMP_INTn         ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; OTG_A[1]          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[2]          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[3]          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[4]          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[5]          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[6]          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[7]          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[8]          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[9]          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[10]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[11]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[12]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[13]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[14]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[15]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[16]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_A[17]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_CS_n          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_DC_DACK       ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_DC_DREQ       ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; OTG_DC_IRQ        ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; OTG_HC_DACK       ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_HC_DREQ       ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; OTG_HC_IRQ        ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; OTG_OE_n          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_RESET_n       ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_WE_n          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; SD_CLK            ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; SD_WPn            ; Input    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; DDR2_A[0]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[1]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[2]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[3]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[4]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[5]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[6]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[7]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[8]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[9]         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[10]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[11]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[12]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[13]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[14]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_A[15]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_BA[0]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_BA[1]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_BA[2]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_CAS_n        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_CKE[0]       ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_CKE[1]       ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_CS_n[0]      ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_CS_n[1]      ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DM[0]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DM[1]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DM[2]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DM[3]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DM[4]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DM[5]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DM[6]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DM[7]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_ODT[0]       ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_ODT[1]       ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_RAS_n        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_SA[0]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_SA[1]        ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_SCL          ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_WE_n         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_SCL         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_SCL         ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; JVC_CLK           ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; JVC_CS            ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; JVC_DATAOUT       ; Output   ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; TEMP_DATA         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[0]          ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[1]          ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[2]          ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[3]          ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[4]          ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[5]          ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[6]          ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[7]          ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[8]          ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[9]          ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[10]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[11]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[12]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[13]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[14]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[15]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[16]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[17]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[18]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[19]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[20]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[21]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[22]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[23]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[24]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[25]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[26]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[27]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[28]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[29]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[30]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; OTG_D[31]         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; SD_CMD            ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; SD_DAT            ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_CLKINn0     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_CLKINp0     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_CLKOUTn0    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_CLKOUTp0    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[0]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[1]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[2]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[3]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[4]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[5]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[6]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[7]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[8]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[9]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[10]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[11]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[12]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[13]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[14]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[15]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[16]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[17]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[18]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[19]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[20]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[21]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[22]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[23]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[24]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[25]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[26]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[27]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[28]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[29]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[30]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO0_D[31]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_CLKINn1     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_CLKINp1     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_CLKOUTn1    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_CLKOUTp1    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[0]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[1]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[2]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[3]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[4]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[5]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[6]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[7]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[8]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[9]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[10]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[11]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[12]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[13]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[14]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[15]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[16]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[17]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[18]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[19]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[20]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[21]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[22]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[23]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[24]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[25]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[26]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[27]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[28]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[29]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[30]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; GPIO1_D[31]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_CLK_n[0]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_CLK_n[1]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_CLK_p[0]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_CLK_p[1]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[0]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[1]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[2]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[3]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[4]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[5]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[6]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[7]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[8]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[9]        ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[10]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[11]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[12]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[13]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[14]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[15]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[16]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[17]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[18]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[19]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[20]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[21]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[22]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[23]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[24]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[25]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[26]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[27]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[28]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[29]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[30]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[31]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[32]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[33]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[34]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[35]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[36]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[37]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[38]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[39]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[40]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[41]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[42]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[43]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[44]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[45]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[46]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[47]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[48]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[49]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[50]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[51]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[52]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[53]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[54]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[55]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[56]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[57]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[58]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[59]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[60]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[61]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[62]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQ[63]       ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_n[0]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_n[1]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_n[2]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_n[3]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_n[4]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_n[5]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_n[6]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_n[7]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_p[0]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_p[1]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_p[2]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_p[3]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_p[4]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_p[5]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_p[6]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_DQS_p[7]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; DDR2_SDA          ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_CLKIN_2     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_CLKIN_n[0]  ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_CLKIN_n[1]  ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_CLKIN_p[0]  ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_CLKIN_p[1]  ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_CLKOUT_2    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_CLKOUT_n[0] ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_CLKOUT_n[1] ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_CLKOUT_p[0] ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_CLKOUT_p[1] ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[0]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[1]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[2]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[3]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[4]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[5]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[6]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[7]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[8]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[9]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[10]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[11]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[12]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[13]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[14]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[15]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[16]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[17]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[18]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[19]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[20]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[21]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[22]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[23]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[24]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[25]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[26]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[27]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[28]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_n[29]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[0]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[1]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[2]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[3]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[4]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[5]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[6]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[7]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[8]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[9]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[10]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[11]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[12]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[13]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[14]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[15]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[16]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[17]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[18]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[19]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[20]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[21]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[22]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[23]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[24]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[25]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[26]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[27]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[28]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_RX_p[29]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_SDA         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[0]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[1]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[2]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[3]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[4]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[5]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[6]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[7]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[8]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[9]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[10]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[11]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[12]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[13]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[14]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[15]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[16]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[17]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[18]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[19]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[20]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[21]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[22]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[23]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[24]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[25]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[26]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[27]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[28]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_n[29]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[0]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[1]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[2]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[3]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[4]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[5]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[6]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[7]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[8]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[9]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[10]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[11]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[12]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[13]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[14]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[15]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[16]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[17]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[18]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[19]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[20]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[21]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[22]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[23]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[24]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[25]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[26]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[27]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[28]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCC_TX_p[29]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_CLKIN_2     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_CLKIN_n[0]  ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_CLKIN_n[1]  ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_CLKIN_p[0]  ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_CLKIN_p[1]  ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_CLKOUT_2    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_CLKOUT_n[0] ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_CLKOUT_n[1] ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_CLKOUT_p[0] ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_CLKOUT_p[1] ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[0]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[1]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[2]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[3]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[4]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[5]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[6]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[7]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[8]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[9]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[10]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[11]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[12]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[13]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[14]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[15]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[16]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[17]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[18]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[19]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[20]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[21]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[22]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[23]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[24]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[25]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[26]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[27]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[28]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_n[29]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[0]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[1]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[2]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[3]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[4]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[5]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[6]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[7]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[8]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[9]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[10]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[11]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[12]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[13]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[14]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[15]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[16]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[17]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[18]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[19]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[20]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[21]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[22]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[23]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[24]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[25]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[26]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[27]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[28]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_RX_p[29]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_SDA         ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[0]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[1]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[2]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[3]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[4]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[5]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[6]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[7]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[8]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[9]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[10]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[11]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[12]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[13]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[14]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[15]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[16]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[17]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[18]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[19]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[20]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[21]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[22]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[23]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[24]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[25]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[26]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[27]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[28]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_n[29]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[0]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[1]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[2]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[3]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[4]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[5]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[6]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[7]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[8]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[9]     ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[10]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[11]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[12]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[13]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[14]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[15]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[16]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[17]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[18]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[19]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[20]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[21]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[22]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[23]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[24]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[25]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[26]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[27]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[28]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; HSTCD_TX_p[29]    ; Bidir    ; -- ; --         ; --         ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; JVC_DATAIN        ; Input    ; -- ; (0) 189 ps ; --         ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; OSC2_50           ; Input    ; -- ; (0) 189 ps ; (0) 100 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
+-------------------+----------+----+------------+------------+-------------+---------------+----+------------+-------------+-----------+-----------+--------+--------+-----------------+


+--------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                               ;
+--------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                            ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------+-------------------+---------+
; EXT_CLK                                                                        ;                   ;         ;
; OSC1_50                                                                        ;                   ;         ;
; OSC_BA                                                                         ;                   ;         ;
; OSC_BB                                                                         ;                   ;         ;
; OSC_BC                                                                         ;                   ;         ;
; OSC_BD                                                                         ;                   ;         ;
; Button[0]                                                                      ;                   ;         ;
; Button[1]                                                                      ;                   ;         ;
; Button[2]                                                                      ;                   ;         ;
; Button[3]                                                                      ;                   ;         ;
; SW[0]                                                                          ;                   ;         ;
; SW[1]                                                                          ;                   ;         ;
; SW[2]                                                                          ;                   ;         ;
; SW[3]                                                                          ;                   ;         ;
; DIP_SW[0]                                                                      ;                   ;         ;
; DIP_SW[1]                                                                      ;                   ;         ;
; DIP_SW[2]                                                                      ;                   ;         ;
; DIP_SW[3]                                                                      ;                   ;         ;
; DIP_SW[4]                                                                      ;                   ;         ;
; DIP_SW[5]                                                                      ;                   ;         ;
; DIP_SW[6]                                                                      ;                   ;         ;
; DIP_SW[7]                                                                      ;                   ;         ;
; TEMP_INTn                                                                      ;                   ;         ;
; OTG_DC_DREQ                                                                    ;                   ;         ;
; OTG_DC_IRQ                                                                     ;                   ;         ;
; OTG_HC_DREQ                                                                    ;                   ;         ;
; OTG_HC_IRQ                                                                     ;                   ;         ;
; SD_WPn                                                                         ;                   ;         ;
; TEMP_DATA                                                                      ;                   ;         ;
; OTG_D[0]                                                                       ;                   ;         ;
; OTG_D[1]                                                                       ;                   ;         ;
; OTG_D[2]                                                                       ;                   ;         ;
; OTG_D[3]                                                                       ;                   ;         ;
; OTG_D[4]                                                                       ;                   ;         ;
; OTG_D[5]                                                                       ;                   ;         ;
; OTG_D[6]                                                                       ;                   ;         ;
; OTG_D[7]                                                                       ;                   ;         ;
; OTG_D[8]                                                                       ;                   ;         ;
; OTG_D[9]                                                                       ;                   ;         ;
; OTG_D[10]                                                                      ;                   ;         ;
; OTG_D[11]                                                                      ;                   ;         ;
; OTG_D[12]                                                                      ;                   ;         ;
; OTG_D[13]                                                                      ;                   ;         ;
; OTG_D[14]                                                                      ;                   ;         ;
; OTG_D[15]                                                                      ;                   ;         ;
; OTG_D[16]                                                                      ;                   ;         ;
; OTG_D[17]                                                                      ;                   ;         ;
; OTG_D[18]                                                                      ;                   ;         ;
; OTG_D[19]                                                                      ;                   ;         ;
; OTG_D[20]                                                                      ;                   ;         ;
; OTG_D[21]                                                                      ;                   ;         ;
; OTG_D[22]                                                                      ;                   ;         ;
; OTG_D[23]                                                                      ;                   ;         ;
; OTG_D[24]                                                                      ;                   ;         ;
; OTG_D[25]                                                                      ;                   ;         ;
; OTG_D[26]                                                                      ;                   ;         ;
; OTG_D[27]                                                                      ;                   ;         ;
; OTG_D[28]                                                                      ;                   ;         ;
; OTG_D[29]                                                                      ;                   ;         ;
; OTG_D[30]                                                                      ;                   ;         ;
; OTG_D[31]                                                                      ;                   ;         ;
; SD_CMD                                                                         ;                   ;         ;
; SD_DAT                                                                         ;                   ;         ;
; GPIO0_CLKINn0                                                                  ;                   ;         ;
; GPIO0_CLKINp0                                                                  ;                   ;         ;
; GPIO0_CLKOUTn0                                                                 ;                   ;         ;
; GPIO0_CLKOUTp0                                                                 ;                   ;         ;
; GPIO0_D[0]                                                                     ;                   ;         ;
; GPIO0_D[1]                                                                     ;                   ;         ;
; GPIO0_D[2]                                                                     ;                   ;         ;
; GPIO0_D[3]                                                                     ;                   ;         ;
; GPIO0_D[4]                                                                     ;                   ;         ;
; GPIO0_D[5]                                                                     ;                   ;         ;
; GPIO0_D[6]                                                                     ;                   ;         ;
; GPIO0_D[7]                                                                     ;                   ;         ;
; GPIO0_D[8]                                                                     ;                   ;         ;
; GPIO0_D[9]                                                                     ;                   ;         ;
; GPIO0_D[10]                                                                    ;                   ;         ;
; GPIO0_D[11]                                                                    ;                   ;         ;
; GPIO0_D[12]                                                                    ;                   ;         ;
; GPIO0_D[13]                                                                    ;                   ;         ;
; GPIO0_D[14]                                                                    ;                   ;         ;
; GPIO0_D[15]                                                                    ;                   ;         ;
; GPIO0_D[16]                                                                    ;                   ;         ;
; GPIO0_D[17]                                                                    ;                   ;         ;
; GPIO0_D[18]                                                                    ;                   ;         ;
; GPIO0_D[19]                                                                    ;                   ;         ;
; GPIO0_D[20]                                                                    ;                   ;         ;
; GPIO0_D[21]                                                                    ;                   ;         ;
; GPIO0_D[22]                                                                    ;                   ;         ;
; GPIO0_D[23]                                                                    ;                   ;         ;
; GPIO0_D[24]                                                                    ;                   ;         ;
; GPIO0_D[25]                                                                    ;                   ;         ;
; GPIO0_D[26]                                                                    ;                   ;         ;
; GPIO0_D[27]                                                                    ;                   ;         ;
; GPIO0_D[28]                                                                    ;                   ;         ;
; GPIO0_D[29]                                                                    ;                   ;         ;
; GPIO0_D[30]                                                                    ;                   ;         ;
; GPIO0_D[31]                                                                    ;                   ;         ;
; GPIO1_CLKINn1                                                                  ;                   ;         ;
; GPIO1_CLKINp1                                                                  ;                   ;         ;
; GPIO1_CLKOUTn1                                                                 ;                   ;         ;
; GPIO1_CLKOUTp1                                                                 ;                   ;         ;
; GPIO1_D[0]                                                                     ;                   ;         ;
; GPIO1_D[1]                                                                     ;                   ;         ;
; GPIO1_D[2]                                                                     ;                   ;         ;
; GPIO1_D[3]                                                                     ;                   ;         ;
; GPIO1_D[4]                                                                     ;                   ;         ;
; GPIO1_D[5]                                                                     ;                   ;         ;
; GPIO1_D[6]                                                                     ;                   ;         ;
; GPIO1_D[7]                                                                     ;                   ;         ;
; GPIO1_D[8]                                                                     ;                   ;         ;
; GPIO1_D[9]                                                                     ;                   ;         ;
; GPIO1_D[10]                                                                    ;                   ;         ;
; GPIO1_D[11]                                                                    ;                   ;         ;
; GPIO1_D[12]                                                                    ;                   ;         ;
; GPIO1_D[13]                                                                    ;                   ;         ;
; GPIO1_D[14]                                                                    ;                   ;         ;
; GPIO1_D[15]                                                                    ;                   ;         ;
; GPIO1_D[16]                                                                    ;                   ;         ;
; GPIO1_D[17]                                                                    ;                   ;         ;
; GPIO1_D[18]                                                                    ;                   ;         ;
; GPIO1_D[19]                                                                    ;                   ;         ;
; GPIO1_D[20]                                                                    ;                   ;         ;
; GPIO1_D[21]                                                                    ;                   ;         ;
; GPIO1_D[22]                                                                    ;                   ;         ;
; GPIO1_D[23]                                                                    ;                   ;         ;
; GPIO1_D[24]                                                                    ;                   ;         ;
; GPIO1_D[25]                                                                    ;                   ;         ;
; GPIO1_D[26]                                                                    ;                   ;         ;
; GPIO1_D[27]                                                                    ;                   ;         ;
; GPIO1_D[28]                                                                    ;                   ;         ;
; GPIO1_D[29]                                                                    ;                   ;         ;
; GPIO1_D[30]                                                                    ;                   ;         ;
; GPIO1_D[31]                                                                    ;                   ;         ;
; DDR2_CLK_n[0]                                                                  ;                   ;         ;
; DDR2_CLK_n[1]                                                                  ;                   ;         ;
; DDR2_CLK_p[0]                                                                  ;                   ;         ;
; DDR2_CLK_p[1]                                                                  ;                   ;         ;
; DDR2_DQ[0]                                                                     ;                   ;         ;
; DDR2_DQ[1]                                                                     ;                   ;         ;
; DDR2_DQ[2]                                                                     ;                   ;         ;
; DDR2_DQ[3]                                                                     ;                   ;         ;
; DDR2_DQ[4]                                                                     ;                   ;         ;
; DDR2_DQ[5]                                                                     ;                   ;         ;
; DDR2_DQ[6]                                                                     ;                   ;         ;
; DDR2_DQ[7]                                                                     ;                   ;         ;
; DDR2_DQ[8]                                                                     ;                   ;         ;
; DDR2_DQ[9]                                                                     ;                   ;         ;
; DDR2_DQ[10]                                                                    ;                   ;         ;
; DDR2_DQ[11]                                                                    ;                   ;         ;
; DDR2_DQ[12]                                                                    ;                   ;         ;
; DDR2_DQ[13]                                                                    ;                   ;         ;
; DDR2_DQ[14]                                                                    ;                   ;         ;
; DDR2_DQ[15]                                                                    ;                   ;         ;
; DDR2_DQ[16]                                                                    ;                   ;         ;
; DDR2_DQ[17]                                                                    ;                   ;         ;
; DDR2_DQ[18]                                                                    ;                   ;         ;
; DDR2_DQ[19]                                                                    ;                   ;         ;
; DDR2_DQ[20]                                                                    ;                   ;         ;
; DDR2_DQ[21]                                                                    ;                   ;         ;
; DDR2_DQ[22]                                                                    ;                   ;         ;
; DDR2_DQ[23]                                                                    ;                   ;         ;
; DDR2_DQ[24]                                                                    ;                   ;         ;
; DDR2_DQ[25]                                                                    ;                   ;         ;
; DDR2_DQ[26]                                                                    ;                   ;         ;
; DDR2_DQ[27]                                                                    ;                   ;         ;
; DDR2_DQ[28]                                                                    ;                   ;         ;
; DDR2_DQ[29]                                                                    ;                   ;         ;
; DDR2_DQ[30]                                                                    ;                   ;         ;
; DDR2_DQ[31]                                                                    ;                   ;         ;
; DDR2_DQ[32]                                                                    ;                   ;         ;
; DDR2_DQ[33]                                                                    ;                   ;         ;
; DDR2_DQ[34]                                                                    ;                   ;         ;
; DDR2_DQ[35]                                                                    ;                   ;         ;
; DDR2_DQ[36]                                                                    ;                   ;         ;
; DDR2_DQ[37]                                                                    ;                   ;         ;
; DDR2_DQ[38]                                                                    ;                   ;         ;
; DDR2_DQ[39]                                                                    ;                   ;         ;
; DDR2_DQ[40]                                                                    ;                   ;         ;
; DDR2_DQ[41]                                                                    ;                   ;         ;
; DDR2_DQ[42]                                                                    ;                   ;         ;
; DDR2_DQ[43]                                                                    ;                   ;         ;
; DDR2_DQ[44]                                                                    ;                   ;         ;
; DDR2_DQ[45]                                                                    ;                   ;         ;
; DDR2_DQ[46]                                                                    ;                   ;         ;
; DDR2_DQ[47]                                                                    ;                   ;         ;
; DDR2_DQ[48]                                                                    ;                   ;         ;
; DDR2_DQ[49]                                                                    ;                   ;         ;
; DDR2_DQ[50]                                                                    ;                   ;         ;
; DDR2_DQ[51]                                                                    ;                   ;         ;
; DDR2_DQ[52]                                                                    ;                   ;         ;
; DDR2_DQ[53]                                                                    ;                   ;         ;
; DDR2_DQ[54]                                                                    ;                   ;         ;
; DDR2_DQ[55]                                                                    ;                   ;         ;
; DDR2_DQ[56]                                                                    ;                   ;         ;
; DDR2_DQ[57]                                                                    ;                   ;         ;
; DDR2_DQ[58]                                                                    ;                   ;         ;
; DDR2_DQ[59]                                                                    ;                   ;         ;
; DDR2_DQ[60]                                                                    ;                   ;         ;
; DDR2_DQ[61]                                                                    ;                   ;         ;
; DDR2_DQ[62]                                                                    ;                   ;         ;
; DDR2_DQ[63]                                                                    ;                   ;         ;
; DDR2_DQS_n[0]                                                                  ;                   ;         ;
; DDR2_DQS_n[1]                                                                  ;                   ;         ;
; DDR2_DQS_n[2]                                                                  ;                   ;         ;
; DDR2_DQS_n[3]                                                                  ;                   ;         ;
; DDR2_DQS_n[4]                                                                  ;                   ;         ;
; DDR2_DQS_n[5]                                                                  ;                   ;         ;
; DDR2_DQS_n[6]                                                                  ;                   ;         ;
; DDR2_DQS_n[7]                                                                  ;                   ;         ;
; DDR2_DQS_p[0]                                                                  ;                   ;         ;
; DDR2_DQS_p[1]                                                                  ;                   ;         ;
; DDR2_DQS_p[2]                                                                  ;                   ;         ;
; DDR2_DQS_p[3]                                                                  ;                   ;         ;
; DDR2_DQS_p[4]                                                                  ;                   ;         ;
; DDR2_DQS_p[5]                                                                  ;                   ;         ;
; DDR2_DQS_p[6]                                                                  ;                   ;         ;
; DDR2_DQS_p[7]                                                                  ;                   ;         ;
; DDR2_SDA                                                                       ;                   ;         ;
; HSTCC_CLKIN_2                                                                  ;                   ;         ;
; HSTCC_CLKIN_n[0]                                                               ;                   ;         ;
; HSTCC_CLKIN_n[1]                                                               ;                   ;         ;
; HSTCC_CLKIN_p[0]                                                               ;                   ;         ;
; HSTCC_CLKIN_p[1]                                                               ;                   ;         ;
; HSTCC_CLKOUT_2                                                                 ;                   ;         ;
; HSTCC_CLKOUT_n[0]                                                              ;                   ;         ;
; HSTCC_CLKOUT_n[1]                                                              ;                   ;         ;
; HSTCC_CLKOUT_p[0]                                                              ;                   ;         ;
; HSTCC_CLKOUT_p[1]                                                              ;                   ;         ;
; HSTCC_RX_n[0]                                                                  ;                   ;         ;
; HSTCC_RX_n[1]                                                                  ;                   ;         ;
; HSTCC_RX_n[2]                                                                  ;                   ;         ;
; HSTCC_RX_n[3]                                                                  ;                   ;         ;
; HSTCC_RX_n[4]                                                                  ;                   ;         ;
; HSTCC_RX_n[5]                                                                  ;                   ;         ;
; HSTCC_RX_n[6]                                                                  ;                   ;         ;
; HSTCC_RX_n[7]                                                                  ;                   ;         ;
; HSTCC_RX_n[8]                                                                  ;                   ;         ;
; HSTCC_RX_n[9]                                                                  ;                   ;         ;
; HSTCC_RX_n[10]                                                                 ;                   ;         ;
; HSTCC_RX_n[11]                                                                 ;                   ;         ;
; HSTCC_RX_n[12]                                                                 ;                   ;         ;
; HSTCC_RX_n[13]                                                                 ;                   ;         ;
; HSTCC_RX_n[14]                                                                 ;                   ;         ;
; HSTCC_RX_n[15]                                                                 ;                   ;         ;
; HSTCC_RX_n[16]                                                                 ;                   ;         ;
; HSTCC_RX_n[17]                                                                 ;                   ;         ;
; HSTCC_RX_n[18]                                                                 ;                   ;         ;
; HSTCC_RX_n[19]                                                                 ;                   ;         ;
; HSTCC_RX_n[20]                                                                 ;                   ;         ;
; HSTCC_RX_n[21]                                                                 ;                   ;         ;
; HSTCC_RX_n[22]                                                                 ;                   ;         ;
; HSTCC_RX_n[23]                                                                 ;                   ;         ;
; HSTCC_RX_n[24]                                                                 ;                   ;         ;
; HSTCC_RX_n[25]                                                                 ;                   ;         ;
; HSTCC_RX_n[26]                                                                 ;                   ;         ;
; HSTCC_RX_n[27]                                                                 ;                   ;         ;
; HSTCC_RX_n[28]                                                                 ;                   ;         ;
; HSTCC_RX_n[29]                                                                 ;                   ;         ;
; HSTCC_RX_p[0]                                                                  ;                   ;         ;
; HSTCC_RX_p[1]                                                                  ;                   ;         ;
; HSTCC_RX_p[2]                                                                  ;                   ;         ;
; HSTCC_RX_p[3]                                                                  ;                   ;         ;
; HSTCC_RX_p[4]                                                                  ;                   ;         ;
; HSTCC_RX_p[5]                                                                  ;                   ;         ;
; HSTCC_RX_p[6]                                                                  ;                   ;         ;
; HSTCC_RX_p[7]                                                                  ;                   ;         ;
; HSTCC_RX_p[8]                                                                  ;                   ;         ;
; HSTCC_RX_p[9]                                                                  ;                   ;         ;
; HSTCC_RX_p[10]                                                                 ;                   ;         ;
; HSTCC_RX_p[11]                                                                 ;                   ;         ;
; HSTCC_RX_p[12]                                                                 ;                   ;         ;
; HSTCC_RX_p[13]                                                                 ;                   ;         ;
; HSTCC_RX_p[14]                                                                 ;                   ;         ;
; HSTCC_RX_p[15]                                                                 ;                   ;         ;
; HSTCC_RX_p[16]                                                                 ;                   ;         ;
; HSTCC_RX_p[17]                                                                 ;                   ;         ;
; HSTCC_RX_p[18]                                                                 ;                   ;         ;
; HSTCC_RX_p[19]                                                                 ;                   ;         ;
; HSTCC_RX_p[20]                                                                 ;                   ;         ;
; HSTCC_RX_p[21]                                                                 ;                   ;         ;
; HSTCC_RX_p[22]                                                                 ;                   ;         ;
; HSTCC_RX_p[23]                                                                 ;                   ;         ;
; HSTCC_RX_p[24]                                                                 ;                   ;         ;
; HSTCC_RX_p[25]                                                                 ;                   ;         ;
; HSTCC_RX_p[26]                                                                 ;                   ;         ;
; HSTCC_RX_p[27]                                                                 ;                   ;         ;
; HSTCC_RX_p[28]                                                                 ;                   ;         ;
; HSTCC_RX_p[29]                                                                 ;                   ;         ;
; HSTCC_SDA                                                                      ;                   ;         ;
; HSTCC_TX_n[0]                                                                  ;                   ;         ;
; HSTCC_TX_n[1]                                                                  ;                   ;         ;
; HSTCC_TX_n[2]                                                                  ;                   ;         ;
; HSTCC_TX_n[3]                                                                  ;                   ;         ;
; HSTCC_TX_n[4]                                                                  ;                   ;         ;
; HSTCC_TX_n[5]                                                                  ;                   ;         ;
; HSTCC_TX_n[6]                                                                  ;                   ;         ;
; HSTCC_TX_n[7]                                                                  ;                   ;         ;
; HSTCC_TX_n[8]                                                                  ;                   ;         ;
; HSTCC_TX_n[9]                                                                  ;                   ;         ;
; HSTCC_TX_n[10]                                                                 ;                   ;         ;
; HSTCC_TX_n[11]                                                                 ;                   ;         ;
; HSTCC_TX_n[12]                                                                 ;                   ;         ;
; HSTCC_TX_n[13]                                                                 ;                   ;         ;
; HSTCC_TX_n[14]                                                                 ;                   ;         ;
; HSTCC_TX_n[15]                                                                 ;                   ;         ;
; HSTCC_TX_n[16]                                                                 ;                   ;         ;
; HSTCC_TX_n[17]                                                                 ;                   ;         ;
; HSTCC_TX_n[18]                                                                 ;                   ;         ;
; HSTCC_TX_n[19]                                                                 ;                   ;         ;
; HSTCC_TX_n[20]                                                                 ;                   ;         ;
; HSTCC_TX_n[21]                                                                 ;                   ;         ;
; HSTCC_TX_n[22]                                                                 ;                   ;         ;
; HSTCC_TX_n[23]                                                                 ;                   ;         ;
; HSTCC_TX_n[24]                                                                 ;                   ;         ;
; HSTCC_TX_n[25]                                                                 ;                   ;         ;
; HSTCC_TX_n[26]                                                                 ;                   ;         ;
; HSTCC_TX_n[27]                                                                 ;                   ;         ;
; HSTCC_TX_n[28]                                                                 ;                   ;         ;
; HSTCC_TX_n[29]                                                                 ;                   ;         ;
; HSTCC_TX_p[0]                                                                  ;                   ;         ;
; HSTCC_TX_p[1]                                                                  ;                   ;         ;
; HSTCC_TX_p[2]                                                                  ;                   ;         ;
; HSTCC_TX_p[3]                                                                  ;                   ;         ;
; HSTCC_TX_p[4]                                                                  ;                   ;         ;
; HSTCC_TX_p[5]                                                                  ;                   ;         ;
; HSTCC_TX_p[6]                                                                  ;                   ;         ;
; HSTCC_TX_p[7]                                                                  ;                   ;         ;
; HSTCC_TX_p[8]                                                                  ;                   ;         ;
; HSTCC_TX_p[9]                                                                  ;                   ;         ;
; HSTCC_TX_p[10]                                                                 ;                   ;         ;
; HSTCC_TX_p[11]                                                                 ;                   ;         ;
; HSTCC_TX_p[12]                                                                 ;                   ;         ;
; HSTCC_TX_p[13]                                                                 ;                   ;         ;
; HSTCC_TX_p[14]                                                                 ;                   ;         ;
; HSTCC_TX_p[15]                                                                 ;                   ;         ;
; HSTCC_TX_p[16]                                                                 ;                   ;         ;
; HSTCC_TX_p[17]                                                                 ;                   ;         ;
; HSTCC_TX_p[18]                                                                 ;                   ;         ;
; HSTCC_TX_p[19]                                                                 ;                   ;         ;
; HSTCC_TX_p[20]                                                                 ;                   ;         ;
; HSTCC_TX_p[21]                                                                 ;                   ;         ;
; HSTCC_TX_p[22]                                                                 ;                   ;         ;
; HSTCC_TX_p[23]                                                                 ;                   ;         ;
; HSTCC_TX_p[24]                                                                 ;                   ;         ;
; HSTCC_TX_p[25]                                                                 ;                   ;         ;
; HSTCC_TX_p[26]                                                                 ;                   ;         ;
; HSTCC_TX_p[27]                                                                 ;                   ;         ;
; HSTCC_TX_p[28]                                                                 ;                   ;         ;
; HSTCC_TX_p[29]                                                                 ;                   ;         ;
; HSTCD_CLKIN_2                                                                  ;                   ;         ;
; HSTCD_CLKIN_n[0]                                                               ;                   ;         ;
; HSTCD_CLKIN_n[1]                                                               ;                   ;         ;
; HSTCD_CLKIN_p[0]                                                               ;                   ;         ;
; HSTCD_CLKIN_p[1]                                                               ;                   ;         ;
; HSTCD_CLKOUT_2                                                                 ;                   ;         ;
; HSTCD_CLKOUT_n[0]                                                              ;                   ;         ;
; HSTCD_CLKOUT_n[1]                                                              ;                   ;         ;
; HSTCD_CLKOUT_p[0]                                                              ;                   ;         ;
; HSTCD_CLKOUT_p[1]                                                              ;                   ;         ;
; HSTCD_RX_n[0]                                                                  ;                   ;         ;
; HSTCD_RX_n[1]                                                                  ;                   ;         ;
; HSTCD_RX_n[2]                                                                  ;                   ;         ;
; HSTCD_RX_n[3]                                                                  ;                   ;         ;
; HSTCD_RX_n[4]                                                                  ;                   ;         ;
; HSTCD_RX_n[5]                                                                  ;                   ;         ;
; HSTCD_RX_n[6]                                                                  ;                   ;         ;
; HSTCD_RX_n[7]                                                                  ;                   ;         ;
; HSTCD_RX_n[8]                                                                  ;                   ;         ;
; HSTCD_RX_n[9]                                                                  ;                   ;         ;
; HSTCD_RX_n[10]                                                                 ;                   ;         ;
; HSTCD_RX_n[11]                                                                 ;                   ;         ;
; HSTCD_RX_n[12]                                                                 ;                   ;         ;
; HSTCD_RX_n[13]                                                                 ;                   ;         ;
; HSTCD_RX_n[14]                                                                 ;                   ;         ;
; HSTCD_RX_n[15]                                                                 ;                   ;         ;
; HSTCD_RX_n[16]                                                                 ;                   ;         ;
; HSTCD_RX_n[17]                                                                 ;                   ;         ;
; HSTCD_RX_n[18]                                                                 ;                   ;         ;
; HSTCD_RX_n[19]                                                                 ;                   ;         ;
; HSTCD_RX_n[20]                                                                 ;                   ;         ;
; HSTCD_RX_n[21]                                                                 ;                   ;         ;
; HSTCD_RX_n[22]                                                                 ;                   ;         ;
; HSTCD_RX_n[23]                                                                 ;                   ;         ;
; HSTCD_RX_n[24]                                                                 ;                   ;         ;
; HSTCD_RX_n[25]                                                                 ;                   ;         ;
; HSTCD_RX_n[26]                                                                 ;                   ;         ;
; HSTCD_RX_n[27]                                                                 ;                   ;         ;
; HSTCD_RX_n[28]                                                                 ;                   ;         ;
; HSTCD_RX_n[29]                                                                 ;                   ;         ;
; HSTCD_RX_p[0]                                                                  ;                   ;         ;
; HSTCD_RX_p[1]                                                                  ;                   ;         ;
; HSTCD_RX_p[2]                                                                  ;                   ;         ;
; HSTCD_RX_p[3]                                                                  ;                   ;         ;
; HSTCD_RX_p[4]                                                                  ;                   ;         ;
; HSTCD_RX_p[5]                                                                  ;                   ;         ;
; HSTCD_RX_p[6]                                                                  ;                   ;         ;
; HSTCD_RX_p[7]                                                                  ;                   ;         ;
; HSTCD_RX_p[8]                                                                  ;                   ;         ;
; HSTCD_RX_p[9]                                                                  ;                   ;         ;
; HSTCD_RX_p[10]                                                                 ;                   ;         ;
; HSTCD_RX_p[11]                                                                 ;                   ;         ;
; HSTCD_RX_p[12]                                                                 ;                   ;         ;
; HSTCD_RX_p[13]                                                                 ;                   ;         ;
; HSTCD_RX_p[14]                                                                 ;                   ;         ;
; HSTCD_RX_p[15]                                                                 ;                   ;         ;
; HSTCD_RX_p[16]                                                                 ;                   ;         ;
; HSTCD_RX_p[17]                                                                 ;                   ;         ;
; HSTCD_RX_p[18]                                                                 ;                   ;         ;
; HSTCD_RX_p[19]                                                                 ;                   ;         ;
; HSTCD_RX_p[20]                                                                 ;                   ;         ;
; HSTCD_RX_p[21]                                                                 ;                   ;         ;
; HSTCD_RX_p[22]                                                                 ;                   ;         ;
; HSTCD_RX_p[23]                                                                 ;                   ;         ;
; HSTCD_RX_p[24]                                                                 ;                   ;         ;
; HSTCD_RX_p[25]                                                                 ;                   ;         ;
; HSTCD_RX_p[26]                                                                 ;                   ;         ;
; HSTCD_RX_p[27]                                                                 ;                   ;         ;
; HSTCD_RX_p[28]                                                                 ;                   ;         ;
; HSTCD_RX_p[29]                                                                 ;                   ;         ;
; HSTCD_SDA                                                                      ;                   ;         ;
; HSTCD_TX_n[0]                                                                  ;                   ;         ;
; HSTCD_TX_n[1]                                                                  ;                   ;         ;
; HSTCD_TX_n[2]                                                                  ;                   ;         ;
; HSTCD_TX_n[3]                                                                  ;                   ;         ;
; HSTCD_TX_n[4]                                                                  ;                   ;         ;
; HSTCD_TX_n[5]                                                                  ;                   ;         ;
; HSTCD_TX_n[6]                                                                  ;                   ;         ;
; HSTCD_TX_n[7]                                                                  ;                   ;         ;
; HSTCD_TX_n[8]                                                                  ;                   ;         ;
; HSTCD_TX_n[9]                                                                  ;                   ;         ;
; HSTCD_TX_n[10]                                                                 ;                   ;         ;
; HSTCD_TX_n[11]                                                                 ;                   ;         ;
; HSTCD_TX_n[12]                                                                 ;                   ;         ;
; HSTCD_TX_n[13]                                                                 ;                   ;         ;
; HSTCD_TX_n[14]                                                                 ;                   ;         ;
; HSTCD_TX_n[15]                                                                 ;                   ;         ;
; HSTCD_TX_n[16]                                                                 ;                   ;         ;
; HSTCD_TX_n[17]                                                                 ;                   ;         ;
; HSTCD_TX_n[18]                                                                 ;                   ;         ;
; HSTCD_TX_n[19]                                                                 ;                   ;         ;
; HSTCD_TX_n[20]                                                                 ;                   ;         ;
; HSTCD_TX_n[21]                                                                 ;                   ;         ;
; HSTCD_TX_n[22]                                                                 ;                   ;         ;
; HSTCD_TX_n[23]                                                                 ;                   ;         ;
; HSTCD_TX_n[24]                                                                 ;                   ;         ;
; HSTCD_TX_n[25]                                                                 ;                   ;         ;
; HSTCD_TX_n[26]                                                                 ;                   ;         ;
; HSTCD_TX_n[27]                                                                 ;                   ;         ;
; HSTCD_TX_n[28]                                                                 ;                   ;         ;
; HSTCD_TX_n[29]                                                                 ;                   ;         ;
; HSTCD_TX_p[0]                                                                  ;                   ;         ;
; HSTCD_TX_p[1]                                                                  ;                   ;         ;
; HSTCD_TX_p[2]                                                                  ;                   ;         ;
; HSTCD_TX_p[3]                                                                  ;                   ;         ;
; HSTCD_TX_p[4]                                                                  ;                   ;         ;
; HSTCD_TX_p[5]                                                                  ;                   ;         ;
; HSTCD_TX_p[6]                                                                  ;                   ;         ;
; HSTCD_TX_p[7]                                                                  ;                   ;         ;
; HSTCD_TX_p[8]                                                                  ;                   ;         ;
; HSTCD_TX_p[9]                                                                  ;                   ;         ;
; HSTCD_TX_p[10]                                                                 ;                   ;         ;
; HSTCD_TX_p[11]                                                                 ;                   ;         ;
; HSTCD_TX_p[12]                                                                 ;                   ;         ;
; HSTCD_TX_p[13]                                                                 ;                   ;         ;
; HSTCD_TX_p[14]                                                                 ;                   ;         ;
; HSTCD_TX_p[15]                                                                 ;                   ;         ;
; HSTCD_TX_p[16]                                                                 ;                   ;         ;
; HSTCD_TX_p[17]                                                                 ;                   ;         ;
; HSTCD_TX_p[18]                                                                 ;                   ;         ;
; HSTCD_TX_p[19]                                                                 ;                   ;         ;
; HSTCD_TX_p[20]                                                                 ;                   ;         ;
; HSTCD_TX_p[21]                                                                 ;                   ;         ;
; HSTCD_TX_p[22]                                                                 ;                   ;         ;
; HSTCD_TX_p[23]                                                                 ;                   ;         ;
; HSTCD_TX_p[24]                                                                 ;                   ;         ;
; HSTCD_TX_p[25]                                                                 ;                   ;         ;
; HSTCD_TX_p[26]                                                                 ;                   ;         ;
; HSTCD_TX_p[27]                                                                 ;                   ;         ;
; HSTCD_TX_p[28]                                                                 ;                   ;         ;
; HSTCD_TX_p[29]                                                                 ;                   ;         ;
; JVC_DATAIN                                                                     ;                   ;         ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oJVC_DATAOUT~2 ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oJVC_DATAOUT~4 ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Mux3~0         ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Mux1~0         ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[0]~0    ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[1]~1    ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[3]~2    ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[2]~3    ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[5]~4    ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[4]~5    ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[6]~6    ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[7]~7    ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Mux4~0         ; 1                 ; 7       ;
; OSC2_50                                                                        ;                   ;         ;
;      - IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[3]                          ; 0                 ; 0       ;
+--------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location             ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Decoder0~1       ; MLABCELL_X11_Y21_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Decoder0~2       ; MLABCELL_X11_Y21_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Decoder0~3       ; MLABCELL_X11_Y21_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Decoder0~4       ; MLABCELL_X11_Y21_N34 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Decoder0~5       ; MLABCELL_X11_Y21_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|cfg_state[0]     ; FF_X13_Y21_N3        ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|cfg_state[2]     ; FF_X14_Y20_N3        ; 36      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oADDR[0]~0       ; LABCELL_X14_Y20_N24  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE           ; FF_X12_Y20_N13       ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE_DATA[0]~0 ; LABCELL_X12_Y21_N8   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|addr[0]~0        ; LABCELL_X10_Y20_N36  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|clkcnt[4]        ; FF_X48_Y36_N37       ; 15      ; Clock                    ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|jvc_start~0      ; LABCELL_X14_Y20_N30  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|jvc_state[1]     ; FF_X10_Y20_N21       ; 20      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[3]                            ; FF_X48_Y32_N39       ; 3       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[3]                            ; FF_X48_Y32_N39       ; 78      ; Clock                    ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; OSC2_50                                                                   ; PIN_W2               ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; OSC2_50                                                                   ; PIN_W2               ; 3       ; Clock                    ; yes    ; Global Clock         ; GCLK11           ; --                        ;
+---------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                ;
+--------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                               ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|clkcnt[4] ; FF_X48_Y36_N37 ; 15      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[3]                     ; FF_X48_Y32_N39 ; 78      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; OSC2_50                                                            ; PIN_W2         ; 3       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
+--------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                     ;
+---------------------------------------------------------------------------+---------+
; Name                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------+---------+
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|cfg_state[1]     ; 48      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|cfg_state[3]     ; 37      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|cfg_state[2]     ; 36      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|cfg_state[0]     ; 33      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|cfg_state[4]     ; 31      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|cfg_state[5]     ; 30      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|jvc_state[0]     ; 20      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|jvc_state[1]     ; 20      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Equal0~0         ; 17      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|jvc_state[3]     ; 17      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|jvc_state[2]     ; 17      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|jvc_state[4]     ; 16      ;
; JVC_DATAIN~input                                                          ; 13      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE           ; 11      ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Decoder0~5       ; 8       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Decoder0~4       ; 8       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Decoder0~3       ; 8       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Decoder0~2       ; 8       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Decoder0~1       ; 8       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|rvalid_crt       ; 8       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE_DATA[0]~0 ; 8       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|rvalid_old       ; 7       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[7]        ; 6       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[6]        ; 6       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[4]        ; 6       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[5]        ; 6       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[2]        ; 6       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[3]        ; 6       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[1]        ; 6       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[0]        ; 6       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Decoder0~0       ; 5       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector11~0     ; 5       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE_DATA[0]~1 ; 5       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|addr[0]~0        ; 5       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|rw               ; 5       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[0]                            ; 4       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oJVC_DATAOUT     ; 4       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~6           ; 3       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|id[7]            ; 3       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|id[6]            ; 3       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Equal0~0         ; 3       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|id[5]            ; 3       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oADDR[0]~0       ; 3       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[1]                            ; 3       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Decoder0~2       ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Decoder0~1       ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Equal0~1         ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Decoder0~0       ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~8           ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~1           ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|jvc_start~0      ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oADDR[1]         ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oREAD            ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oJVC_DATAOUT~4   ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[2]                            ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Mux5~0           ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[3]                            ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|clkcnt[0]        ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oJVC_CS          ; 2       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|clkcnt[4]        ; 2       ;
; OSC2_50~input                                                             ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[0]~3                          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|clkcnt[0]~0      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[7]~7      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[6]~6      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[4]~5      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[5]~4      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[2]~3      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[3]~2      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[1]~1      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oRDATA[0]~0      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Equal1~0         ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux0~0           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~21          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~20          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~19          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~18          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~17          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~16          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~15          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~14          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~13          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~12          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~11          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux2~1           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux2~0           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~10          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux1~2           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux1~1           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux1~0           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux3~2           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux3~1           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux3~0           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~9           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~7           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux4~2           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux4~1           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux4~0           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~5           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~4           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~3           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~2           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|id[1]            ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|id[0]            ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|id[2]            ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|id[3]            ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|id[4]            ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux5~0           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector8~1      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector8~0      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num2[7]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num1[7]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num3[7]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num0[7]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector7~1      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector7~0      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num2[6]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num1[6]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num3[6]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num0[6]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector9~1      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector9~0      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num2[4]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num1[4]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num3[4]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num0[4]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector10~1     ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector10~0     ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num2[5]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num1[5]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num3[5]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num0[5]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector11~2     ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector11~1     ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num1[2]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num2[2]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num3[2]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num0[2]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector12~1     ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector12~0     ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num3[3]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num1[3]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num2[3]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num0[3]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector14~0     ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num1[1]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num2[1]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num3[1]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num0[1]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector13~1     ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector13~0     ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num3[0]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num1[0]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num2[0]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|random_num0[0]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oADDR[1]~2       ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oADDR[1]~1       ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector4~0      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oREAD~0          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector0~1      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector0~0      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE~1         ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE~0         ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector1~0      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector6~0      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[1]~2                          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[2]~1                          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE_DATA[6]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE_DATA[7]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE_DATA[5]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE_DATA[4]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE_DATA[3]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE_DATA[2]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE_DATA[0]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oWRITE_DATA[1]   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Mux1~0           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|jvc_start        ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Mux3~0           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Mux2~0           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Mux0~0           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[3]~0                          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|data[6]          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|data[7]          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oJVC_DATAOUT~3   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Mux5~1           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|data[5]          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|data[4]          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|data[3]          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|data[2]          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oJVC_DATAOUT~2   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|data[0]          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|data[1]          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oJVC_DATAOUT~1   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|addr[1]          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|addr[2]          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oJVC_DATAOUT~0   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|addr[0]          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Selector0~0      ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|clkcnt[1]        ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|clkcnt[2]        ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|clkcnt[3]        ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Mux5~2           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oJVC_DATAOUT~9   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|oJVC_DATAOUT~5   ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Mux4~0           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Selector14~1     ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux4~3           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|Mux2~2           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oADDR[2]         ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|POWER_CONFIG_IF:m00|oADDR[0]         ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Add0~13          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Add0~10          ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Add0~9           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Add0~6           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Add0~5           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Add0~2           ; 1       ;
; IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Add0~1           ; 1       ;
+---------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------+
; Other Routing Usage Summary                                            ;
+----------------------------------------------+-------------------------+
; Other Routing Resource Type                  ; Usage                   ;
+----------------------------------------------+-------------------------+
; Block interconnects                          ; 178 / 377,772 ( < 1 % ) ;
; C12 interconnects                            ; 7 / 15,106 ( < 1 % )    ;
; C4 interconnects                             ; 39 / 273,000 ( < 1 % )  ;
; DIFFIOCLKs                                   ; 0 / 32 ( 0 % )          ;
; DQS I/O Configuration Shift Register Outputs ; 0 / 104 ( 0 % )         ;
; DQS bus muxes                                ; 0 / 104 ( 0 % )         ;
; DQS-18 I/O buses                             ; 0 / 16 ( 0 % )          ;
; DQS-4 I/O buses                              ; 0 / 104 ( 0 % )         ;
; DQS-9 I/O buses                              ; 0 / 48 ( 0 % )          ;
; Direct links                                 ; 38 / 377,772 ( < 1 % )  ;
; Global clocks                                ; 3 / 16 ( 19 % )         ;
; I/O Clock Divider Clock Outputs              ; 0 / 104 ( 0 % )         ;
; I/O Configuration Shift Register Outputs     ; 0 / 624 ( 0 % )         ;
; Local interconnects                          ; 83 / 113,600 ( < 1 % )  ;
; NDQS bus muxes                               ; 0 / 104 ( 0 % )         ;
; NDQS-18 I/O buses                            ; 0 / 16 ( 0 % )          ;
; NDQS-9 I/O buses                             ; 0 / 48 ( 0 % )          ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 0 / 8 ( 0 % )           ;
; PLL_RX_TX_SCLOCKs                            ; 0 / 8 ( 0 % )           ;
; Periphery clocks                             ; 0 / 176 ( 0 % )         ;
; Quadrant clocks                              ; 0 / 64 ( 0 % )          ;
; R20 interconnects                            ; 5 / 15,762 ( < 1 % )    ;
; R20/C12 interconnect drivers                 ; 9 / 25,844 ( < 1 % )    ;
; R4 interconnects                             ; 95 / 458,660 ( < 1 % )  ;
; Spine clocks                                 ; 4 / 416 ( < 1 % )       ;
+----------------------------------------------+-------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 8.00) ; Number of LABs  (Total = 11) ;
+----------------------------------+------------------------------+
; 1                                ; 0                            ;
; 2                                ; 0                            ;
; 3                                ; 2                            ;
; 4                                ; 0                            ;
; 5                                ; 1                            ;
; 6                                ; 0                            ;
; 7                                ; 0                            ;
; 8                                ; 1                            ;
; 9                                ; 1                            ;
; 10                               ; 6                            ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.55) ; Number of LABs  (Total = 11) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 6                            ;
; 1 Clock enable                     ; 3                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.64) ; Number of LABs  (Total = 11) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 3                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.00) ; Number of LABs  (Total = 11) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 0                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 1                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 0                            ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.09) ; Number of LABs  (Total = 11) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 0                            ;
; 35                                           ; 0                            ;
; 36                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 594       ; 0            ; 594       ; 0            ; 84           ; 594       ; 594       ; 0            ; 594       ; 594       ; 0            ; 564          ; 0            ; 0            ; 0            ; 0            ; 564          ; 0            ; 0            ; 0            ; 454          ; 564          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 594          ; 0         ; 594          ; 510          ; 0         ; 0         ; 594          ; 0         ; 0         ; 594          ; 30           ; 594          ; 594          ; 594          ; 594          ; 30           ; 594          ; 594          ; 594          ; 140          ; 30           ; 594          ; 594          ; 594          ; 594          ; 594          ; 594          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CLK_OUT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; EXT_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC1_50            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_BA             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_BB             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_BC             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_BD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDB[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDB[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDB[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDB[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDB[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDB[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDB[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDB[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0_DP            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1_DP            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Button[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Button[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Button[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Button[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DIP_SW[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DIP_SW[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DIP_SW[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DIP_SW[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DIP_SW[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DIP_SW[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DIP_SW[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DIP_SW[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEMP_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEMP_INTn          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[12]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[13]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[14]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[15]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[16]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_A[17]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_CS_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_DC_DACK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_DC_DREQ        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_DC_IRQ         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_HC_DACK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_HC_DREQ        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_HC_IRQ         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_OE_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_RESET_n        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_WE_n           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_WPn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_A[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_BA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_CAS_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_CKE[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_CKE[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_CS_n[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_CS_n[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DM[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DM[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DM[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DM[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DM[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DM[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DM[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DM[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_ODT[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_ODT[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_RAS_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_SA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_SA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_SCL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_WE_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_SCL          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_SCL          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JVC_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JVC_CS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JVC_DATAOUT        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEMP_DATA          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[12]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[13]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[14]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[15]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[16]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[17]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[18]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[19]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[20]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[21]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[22]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[23]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[24]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[25]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[26]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[27]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[28]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[29]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[30]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OTG_D[31]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CMD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DAT             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_CLKINn0      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_CLKINp0      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_CLKOUTn0     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_CLKOUTp0     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[18]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[19]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[20]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[21]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[22]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[23]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[24]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[25]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[26]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[27]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[28]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[29]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[30]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO0_D[31]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_CLKINn1      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_CLKINp1      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_CLKOUTn1     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_CLKOUTp1     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[18]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[19]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[20]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[21]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[22]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[23]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[24]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[25]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[26]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[27]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[28]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[29]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[30]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO1_D[31]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_CLK_n[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_CLK_n[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_CLK_p[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_CLK_p[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[18]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[19]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[20]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[21]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[22]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[23]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[24]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[25]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[26]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[27]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[28]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[29]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[30]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[31]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[32]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[33]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[34]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[35]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[36]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[37]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[38]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[39]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[40]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[41]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[42]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[43]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[44]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[45]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[46]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[47]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[48]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[49]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[50]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[51]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[52]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[53]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[54]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[55]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[56]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[57]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[58]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[59]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[60]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[61]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[62]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQ[63]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_n[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_n[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_n[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_n[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_n[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_n[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_n[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_n[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_p[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_p[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_p[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_p[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_p[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_p[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_p[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_DQS_p[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR2_SDA           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_CLKIN_2      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_CLKIN_n[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_CLKIN_n[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_CLKIN_p[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_CLKIN_p[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_CLKOUT_2     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_CLKOUT_n[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_CLKOUT_n[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_CLKOUT_p[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_CLKOUT_p[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[17]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[18]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[19]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[20]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[21]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[22]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[23]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[24]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[25]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[26]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[27]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[28]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_n[29]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[17]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[18]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[19]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[20]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[21]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[22]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[23]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[24]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[25]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[26]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[27]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[28]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_RX_p[29]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_SDA          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[17]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[18]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[19]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[20]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[21]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[22]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[23]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[24]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[25]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[26]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[27]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[28]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_n[29]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[17]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[18]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[19]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[20]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[21]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[22]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[23]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[24]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[25]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[26]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[27]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[28]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCC_TX_p[29]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_CLKIN_2      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_CLKIN_n[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_CLKIN_n[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_CLKIN_p[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_CLKIN_p[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_CLKOUT_2     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_CLKOUT_n[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_CLKOUT_n[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_CLKOUT_p[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_CLKOUT_p[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[17]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[18]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[19]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[20]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[21]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[22]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[23]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[24]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[25]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[26]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[27]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[28]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_n[29]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[17]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[18]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[19]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[20]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[21]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[22]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[23]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[24]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[25]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[26]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[27]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[28]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_RX_p[29]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_SDA          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[17]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[18]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[19]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[20]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[21]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[22]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[23]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[24]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[25]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[26]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[27]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[28]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_n[29]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[17]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[18]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[19]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[20]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[21]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[22]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[23]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[24]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[25]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[26]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[27]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[28]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSTCD_TX_p[29]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JVC_DATAIN         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC2_50            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Active Serial       ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; Off                 ;
; Data[7..1]                                                       ; Unreserved          ;
; Data[0]                                                          ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3SL150F1152C2 for design "DE3_TestBoard"
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3SL110F1152C2 is compatible
    Info (176445): Device EP3SL150F1152C2ES is compatible
    Info (176445): Device EP3SL200F1152C2 is compatible
    Info (176445): Device EP3SE260F1152C2 is compatible
    Info (176445): Device EP3SL340H1152C2 is compatible
    Info (176445): Device EP3SE80F1152C2 is compatible
    Info (176445): Device EP3SE110F1152C2 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location T28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332104): Reading SDC File: 'DE3_TestBoard.sdc'
Warning (332060): Node: IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[3] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|clkcnt[4] was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From DE3_CLK6 (Rise) to DE3_CLK6 (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     DE3_CLK1
    Info (332111):   20.000     DE3_CLK2
    Info (332111):   20.000     DE3_CLK3
    Info (332111):   20.000     DE3_CLK4
    Info (332111):   20.000     DE3_CLK5
    Info (332111):   20.000     DE3_CLK6
Info (176353): Automatically promoted node OSC2_50~input (placed in PIN W2 (CLK8p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[3]
Info (176353): Automatically promoted node IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[3] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|clkcnt[4]
        Info (176357): Destination node IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|clkcnt[3]~0
Info (176353): Automatically promoted node IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|clkcnt[4] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node IOV_A3V3_B1V8_C3V3_D3V3:IOV_Instance|WIRE4_INTERFACE:m01|Add0~13
        Info (176357): Destination node JVC_CLK~output
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X11_Y12 to location X22_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.61 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169064): Following 454 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin TEMP_DATA has a permanently disabled output enable
    Info (169065): Pin OTG_D[0] has a permanently disabled output enable
    Info (169065): Pin OTG_D[1] has a permanently disabled output enable
    Info (169065): Pin OTG_D[2] has a permanently disabled output enable
    Info (169065): Pin OTG_D[3] has a permanently disabled output enable
    Info (169065): Pin OTG_D[4] has a permanently disabled output enable
    Info (169065): Pin OTG_D[5] has a permanently disabled output enable
    Info (169065): Pin OTG_D[6] has a permanently disabled output enable
    Info (169065): Pin OTG_D[7] has a permanently disabled output enable
    Info (169065): Pin OTG_D[8] has a permanently disabled output enable
    Info (169065): Pin OTG_D[9] has a permanently disabled output enable
    Info (169065): Pin OTG_D[10] has a permanently disabled output enable
    Info (169065): Pin OTG_D[11] has a permanently disabled output enable
    Info (169065): Pin OTG_D[12] has a permanently disabled output enable
    Info (169065): Pin OTG_D[13] has a permanently disabled output enable
    Info (169065): Pin OTG_D[14] has a permanently disabled output enable
    Info (169065): Pin OTG_D[15] has a permanently disabled output enable
    Info (169065): Pin OTG_D[16] has a permanently disabled output enable
    Info (169065): Pin OTG_D[17] has a permanently disabled output enable
    Info (169065): Pin OTG_D[18] has a permanently disabled output enable
    Info (169065): Pin OTG_D[19] has a permanently disabled output enable
    Info (169065): Pin OTG_D[20] has a permanently disabled output enable
    Info (169065): Pin OTG_D[21] has a permanently disabled output enable
    Info (169065): Pin OTG_D[22] has a permanently disabled output enable
    Info (169065): Pin OTG_D[23] has a permanently disabled output enable
    Info (169065): Pin OTG_D[24] has a permanently disabled output enable
    Info (169065): Pin OTG_D[25] has a permanently disabled output enable
    Info (169065): Pin OTG_D[26] has a permanently disabled output enable
    Info (169065): Pin OTG_D[27] has a permanently disabled output enable
    Info (169065): Pin OTG_D[28] has a permanently disabled output enable
    Info (169065): Pin OTG_D[29] has a permanently disabled output enable
    Info (169065): Pin OTG_D[30] has a permanently disabled output enable
    Info (169065): Pin OTG_D[31] has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin GPIO0_CLKINn0 has a permanently disabled output enable
    Info (169065): Pin GPIO0_CLKINp0 has a permanently disabled output enable
    Info (169065): Pin GPIO0_CLKOUTn0 has a permanently disabled output enable
    Info (169065): Pin GPIO0_CLKOUTp0 has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[0] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[1] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[2] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[3] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[4] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[5] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[6] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[7] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[8] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[9] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[10] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[11] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[12] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[13] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[14] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[15] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[16] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[17] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[18] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[19] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[20] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[21] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[22] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[23] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[24] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[25] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[26] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[27] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[28] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[29] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[30] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[31] has a permanently disabled output enable
    Info (169065): Pin GPIO1_CLKINn1 has a permanently disabled output enable
    Info (169065): Pin GPIO1_CLKINp1 has a permanently disabled output enable
    Info (169065): Pin GPIO1_CLKOUTn1 has a permanently disabled output enable
    Info (169065): Pin GPIO1_CLKOUTp1 has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[0] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[1] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[2] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[3] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[4] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[5] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[6] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[7] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[8] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[9] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[10] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[11] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[12] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[13] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[14] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[15] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[16] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[17] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[18] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[19] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[20] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[21] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[22] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[23] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[24] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[25] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[26] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[27] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[28] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[29] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[30] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[31] has a permanently disabled output enable
    Info (169065): Pin DDR2_CLK_n[0] has a permanently disabled output enable
    Info (169065): Pin DDR2_CLK_n[1] has a permanently disabled output enable
    Info (169065): Pin DDR2_CLK_p[0] has a permanently disabled output enable
    Info (169065): Pin DDR2_CLK_p[1] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[0] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[1] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[2] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[3] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[4] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[5] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[6] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[7] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[8] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[9] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[10] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[11] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[12] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[13] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[14] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[15] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[16] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[17] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[18] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[19] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[20] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[21] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[22] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[23] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[24] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[25] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[26] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[27] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[28] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[29] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[30] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[31] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[32] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[33] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[34] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[35] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[36] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[37] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[38] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[39] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[40] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[41] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[42] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[43] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[44] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[45] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[46] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[47] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[48] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[49] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[50] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[51] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[52] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[53] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[54] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[55] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[56] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[57] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[58] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[59] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[60] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[61] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[62] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQ[63] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_n[0] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_n[1] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_n[2] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_n[3] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_n[4] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_n[5] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_n[6] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_n[7] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_p[0] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_p[1] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_p[2] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_p[3] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_p[4] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_p[5] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_p[6] has a permanently disabled output enable
    Info (169065): Pin DDR2_DQS_p[7] has a permanently disabled output enable
    Info (169065): Pin DDR2_SDA has a permanently disabled output enable
    Info (169065): Pin HSTCC_CLKIN_2 has a permanently disabled output enable
    Info (169065): Pin HSTCC_CLKIN_n[0] has a permanently disabled output enable
    Info (169065): Pin HSTCC_CLKIN_n[1] has a permanently disabled output enable
    Info (169065): Pin HSTCC_CLKIN_p[0] has a permanently disabled output enable
    Info (169065): Pin HSTCC_CLKIN_p[1] has a permanently disabled output enable
    Info (169065): Pin HSTCC_CLKOUT_2 has a permanently disabled output enable
    Info (169065): Pin HSTCC_CLKOUT_n[0] has a permanently disabled output enable
    Info (169065): Pin HSTCC_CLKOUT_n[1] has a permanently disabled output enable
    Info (169065): Pin HSTCC_CLKOUT_p[0] has a permanently disabled output enable
    Info (169065): Pin HSTCC_CLKOUT_p[1] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[0] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[1] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[2] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[3] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[4] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[5] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[6] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[7] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[8] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[9] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[10] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[11] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[12] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[13] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[14] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[15] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[16] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[17] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[18] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[19] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[20] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[21] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[22] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[23] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[24] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[25] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[26] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[27] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[28] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_n[29] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[0] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[1] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[2] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[3] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[4] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[5] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[6] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[7] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[8] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[9] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[10] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[11] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[12] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[13] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[14] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[15] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[16] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[17] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[18] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[19] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[20] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[21] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[22] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[23] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[24] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[25] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[26] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[27] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[28] has a permanently disabled output enable
    Info (169065): Pin HSTCC_RX_p[29] has a permanently disabled output enable
    Info (169065): Pin HSTCC_SDA has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[0] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[1] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[2] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[3] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[4] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[5] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[6] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[7] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[8] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[9] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[10] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[11] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[12] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[13] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[14] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[15] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[16] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[17] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[18] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[19] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[20] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[21] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[22] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[23] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[24] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[25] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[26] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[27] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[28] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_n[29] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[0] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[1] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[2] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[3] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[4] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[5] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[6] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[7] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[8] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[9] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[10] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[11] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[12] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[13] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[14] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[15] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[16] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[17] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[18] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[19] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[20] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[21] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[22] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[23] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[24] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[25] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[26] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[27] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[28] has a permanently disabled output enable
    Info (169065): Pin HSTCC_TX_p[29] has a permanently disabled output enable
    Info (169065): Pin HSTCD_CLKIN_2 has a permanently disabled output enable
    Info (169065): Pin HSTCD_CLKIN_n[0] has a permanently disabled output enable
    Info (169065): Pin HSTCD_CLKIN_n[1] has a permanently disabled output enable
    Info (169065): Pin HSTCD_CLKIN_p[0] has a permanently disabled output enable
    Info (169065): Pin HSTCD_CLKIN_p[1] has a permanently disabled output enable
    Info (169065): Pin HSTCD_CLKOUT_2 has a permanently disabled output enable
    Info (169065): Pin HSTCD_CLKOUT_n[0] has a permanently disabled output enable
    Info (169065): Pin HSTCD_CLKOUT_n[1] has a permanently disabled output enable
    Info (169065): Pin HSTCD_CLKOUT_p[0] has a permanently disabled output enable
    Info (169065): Pin HSTCD_CLKOUT_p[1] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[0] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[1] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[2] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[3] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[4] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[5] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[6] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[7] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[8] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[9] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[10] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[11] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[12] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[13] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[14] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[15] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[16] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[17] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[18] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[19] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[20] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[21] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[22] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[23] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[24] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[25] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[26] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[27] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[28] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_n[29] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[0] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[1] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[2] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[3] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[4] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[5] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[6] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[7] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[8] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[9] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[10] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[11] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[12] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[13] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[14] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[15] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[16] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[17] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[18] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[19] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[20] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[21] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[22] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[23] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[24] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[25] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[26] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[27] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[28] has a permanently disabled output enable
    Info (169065): Pin HSTCD_RX_p[29] has a permanently disabled output enable
    Info (169065): Pin HSTCD_SDA has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[0] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[1] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[2] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[3] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[4] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[5] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[6] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[7] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[8] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[9] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[10] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[11] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[12] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[13] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[14] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[15] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[16] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[17] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[18] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[19] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[20] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[21] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[22] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[23] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[24] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[25] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[26] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[27] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[28] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_n[29] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[0] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[1] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[2] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[3] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[4] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[5] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[6] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[7] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[8] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[9] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[10] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[11] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[12] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[13] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[14] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[15] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[16] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[17] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[18] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[19] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[20] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[21] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[22] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[23] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[24] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[25] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[26] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[27] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[28] has a permanently disabled output enable
    Info (169065): Pin HSTCD_TX_p[29] has a permanently disabled output enable
Warning (169069): Following 120 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info (169070): Pin DDR2_A[0] has GND driving its datain port
    Info (169070): Pin DDR2_A[1] has GND driving its datain port
    Info (169070): Pin DDR2_A[2] has GND driving its datain port
    Info (169070): Pin DDR2_A[3] has GND driving its datain port
    Info (169070): Pin DDR2_A[4] has GND driving its datain port
    Info (169070): Pin DDR2_A[5] has GND driving its datain port
    Info (169070): Pin DDR2_A[6] has GND driving its datain port
    Info (169070): Pin DDR2_A[7] has GND driving its datain port
    Info (169070): Pin DDR2_A[8] has GND driving its datain port
    Info (169070): Pin DDR2_A[9] has GND driving its datain port
    Info (169070): Pin DDR2_A[10] has GND driving its datain port
    Info (169070): Pin DDR2_A[11] has GND driving its datain port
    Info (169070): Pin DDR2_A[12] has GND driving its datain port
    Info (169070): Pin DDR2_A[13] has GND driving its datain port
    Info (169070): Pin DDR2_A[14] has GND driving its datain port
    Info (169070): Pin DDR2_A[15] has GND driving its datain port
    Info (169070): Pin DDR2_BA[0] has GND driving its datain port
    Info (169070): Pin DDR2_BA[1] has GND driving its datain port
    Info (169070): Pin DDR2_BA[2] has GND driving its datain port
    Info (169070): Pin DDR2_CAS_n has GND driving its datain port
    Info (169070): Pin DDR2_CKE[0] has GND driving its datain port
    Info (169070): Pin DDR2_CKE[1] has GND driving its datain port
    Info (169070): Pin DDR2_CS_n[0] has GND driving its datain port
    Info (169070): Pin DDR2_CS_n[1] has GND driving its datain port
    Info (169070): Pin DDR2_DM[0] has GND driving its datain port
    Info (169070): Pin DDR2_DM[1] has GND driving its datain port
    Info (169070): Pin DDR2_DM[2] has GND driving its datain port
    Info (169070): Pin DDR2_DM[3] has GND driving its datain port
    Info (169070): Pin DDR2_DM[4] has GND driving its datain port
    Info (169070): Pin DDR2_DM[5] has GND driving its datain port
    Info (169070): Pin DDR2_DM[6] has GND driving its datain port
    Info (169070): Pin DDR2_DM[7] has GND driving its datain port
    Info (169070): Pin DDR2_ODT[0] has GND driving its datain port
    Info (169070): Pin DDR2_ODT[1] has GND driving its datain port
    Info (169070): Pin DDR2_RAS_n has GND driving its datain port
    Info (169070): Pin DDR2_WE_n has GND driving its datain port
    Info (169070): Pin DDR2_CLK_n[0] has VCC driving its datain port
    Info (169070): Pin DDR2_CLK_n[1] has VCC driving its datain port
    Info (169070): Pin DDR2_CLK_p[0] has VCC driving its datain port
    Info (169070): Pin DDR2_CLK_p[1] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[0] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[1] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[2] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[3] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[4] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[5] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[6] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[7] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[8] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[9] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[10] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[11] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[12] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[13] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[14] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[15] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[16] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[17] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[18] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[19] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[20] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[21] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[22] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[23] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[24] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[25] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[26] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[27] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[28] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[29] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[30] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[31] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[32] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[33] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[34] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[35] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[36] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[37] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[38] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[39] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[40] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[41] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[42] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[43] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[44] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[45] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[46] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[47] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[48] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[49] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[50] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[51] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[52] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[53] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[54] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[55] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[56] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[57] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[58] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[59] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[60] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[61] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[62] has VCC driving its datain port
    Info (169070): Pin DDR2_DQ[63] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_n[0] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_n[1] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_n[2] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_n[3] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_n[4] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_n[5] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_n[6] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_n[7] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_p[0] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_p[1] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_p[2] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_p[3] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_p[4] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_p[5] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_p[6] has VCC driving its datain port
    Info (169070): Pin DDR2_DQS_p[7] has VCC driving its datain port
Info (144001): Generated suppressed messages file C:/Users/IEEE/Desktop/Terasic de3/De3Dvd/Tools/DE3_SystemBuilder/CodeGenerated/DE3_TestBoard/DE3_TestBoard.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 1416 megabytes
    Info: Processing ended: Fri Mar 09 21:27:57 2018
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/IEEE/Desktop/Terasic de3/De3Dvd/Tools/DE3_SystemBuilder/CodeGenerated/DE3_TestBoard/DE3_TestBoard.fit.smsg.


