<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:28.2428</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.21</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0181053</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE  COMPRISING THE SAME</inventionTitleEng><openDate>2024.06.28</openDate><openNumber>10-2024-0098882</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 및 상기 제1 절연층 상에 배치되고, 상면 및 하면을 관통하는 캐비티를 포함하는 제2 절연층을 포함하고, 상기 제1 절연층은 상기 캐비티의 제1 측벽의 하단과 연결된 제1 리세스를 구비하고, 상기 제2 절연층은 상기 캐비티의 제2 측벽의 하단과 연결된 제2 리세스를 구비하며, 상기 제1 리세스는 상기 제1 절연층의 상면에서 상기 제1 절연층의 하면을 향하는 수직 방향으로 오목하게 구비되고, 상기 제2 리세스는 상기 제2 측벽의 하단으로부터 상기 제2 절연층의 내측 방향을 향하는 수평 방향으로 오목하게 구비된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층; 및상기 제1 절연층 상에 배치되고, 상면 및 하면을 관통하는 캐비티를 포함하는 제2 절연층을 포함하고,상기 제1 절연층은 상기 캐비티의 제1 측벽의 하단과 연결된 제1 리세스를 구비하고,상기 제2 절연층은 상기 캐비티의 제2 측벽의 하단과 연결된 제2 리세스를 구비하며,상기 제1 리세스는 상기 제1 절연층의 상면에서 상기 제1 절연층의 하면을 향하는 수직 방향으로 오목하게 구비되고,상기 제2 리세스는 상기 제2 측벽의 하단으로부터 상기 제2 절연층의 내측 방향을 향하는 수평 방향으로 오목하게 구비된,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 리세스의 수평 방향으로의 폭은 4㎛ 내지 12㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 리세스의 수직 방향으로의 수직 거리는 0.1㎛ 내지 6.0㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 절연층은 레진 및 상기 레진 내에 구비된 유리 섬유를 포함하고,상기 제1 절연층의 상면으로부터 상기 유리 섬유의 최상단까지의 수직 거리는,상기 제1 리세스의 수직 방향으로의 수직 거리보다 큰,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제2 리세스의 수직 방향으로의 수직 거리는 0.5㎛ 내지 3.0㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제2 리세스의 수평 방향으로의 폭은 상기 제2 리세스의 수직 방향으로의 수직 거리 이하인,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 제1 절연층 상에 배치된 제1 회로 패턴층을 포함하고,상기 제1 회로 패턴층은,상기 제1 절연층 상에 배치된 제1 금속층; 및상기 제1 금속층 상에 배치된 제2 금속층을 포함하고,상기 제1 금속층의 두께는 상기 제2 리세스의 수직 방향으로의 수직 거리에 대응하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 회로 패턴층은,상기 캐비티와 수직으로 중첩된 상기 제1 절연층의 제1 영역 상에 배치된 제1 패드; 및상기 캐비티와 수직 방향으로 중첩되지 않는 상기 제1 절연층의 제2 영역 상에 배치된 제2 패드를 포함하고,상기 제1 리세스는 상기 제1 측벽과 연결된 상기 제1 절연층의 제1 영역의 테두리에 구비된,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제1 절연층의 상기 제2 영역 상에 배치되고 상기 제2 절연층의 상기 제2 리세스의 둘레를 따라 배치된 배리어 패턴을 더 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 배리어 패턴의 두께는 상기 제1 금속층의 두께 및 상기 제2 리세스의 수직 거리 중 어느 하나에 대응하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제8항에 있어서,상기 배리어 패턴의 수평 방향으로의 폭은 4㎛ 내지 12㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 배리어 패턴의 측면의 적어도 일부는 상기 제1 및 제2 절연층과 접촉하지 않는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제8항에 있어서,상기 배리어 패턴은 상기 제2 리세스의 둘레 방향을 따라 서로 다른 수평 방향으로의 폭을 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제8항에 있어서,상기 제1 회로 패턴층은,상기 제1 패드와 상기 제2 패드 사이를 연결하는 연결 패턴을 더 포함하고,상기 연결 패턴은 상기 캐비티와 수직으로 중첩되고 상기 제2 절연층으로 덮이지 않는 제1 부분과, 상기 캐비티와 수직으로 중첩되지 않고 상기 제2 절연층으로 덮이는 제2 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 연결 패턴은, 상기 제1 부분의 일단으로부터 상기 캐비티의 상기 제1 측벽을 향하는 방향으로 연장되는,회로 기판.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 연결 패턴은 복수 개 구비되고,상기 복수 개의 연결 패턴 각각은 상기 캐비티의 측벽 중 서로 다른 측벽을 향하는 방향으로 연장되어 배치된,회로 기판.</claim></claimInfo><claimInfo><claim>17. 제1 절연층;상기 제1 절연층 상에 배치되고, 상면 및 하면을 관통하는 캐비티를 포함하는 제2 절연층; 상기 캐비티와 수직으로 중첩된 상기 제1 절연층의 제1 영역 상에 배치된 제1 패드 및 상기 캐비티와 수직 방향으로 중첩되지 않는 상기 제1 절연층의 제2 영역 상에 배치된 제2 패드를 포함하는 제1 회로 패턴층;상기 제1 회로 패턴층의 상기 제1 패드 상에 배치된 접속 부재; 및상기 접속 부재 상에 배치된 연결 부재를 포함하고,상기 제1 절연층은 상기 캐비티의 제1 측벽의 하단과 연결되고 상기 제1 절연층의 상면에서 상기 제1 절연층의 하면을 향하는 수직 방향으로 오목한 제1 리세스를 구비하고,상기 제2 절연층은 상기 캐비티의 제2 측벽의 하단과 연결되고 상기 제2 측벽의 하단으로부터 상기 제2 절연층의 내측 방향을 향하는 수평 방향으로 오목한 제2 리세스를 구비하고,상기 제1 회로 패턴층은,상기 제2 리세스의 둘레 방향을 따라 구비된 배리어 패턴을 더 포함하고,상기 배리어 패턴의 두께는 상기 제1 패드 및 상기 제2 패드의 두께보다 작은,반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 캐비티 내에 구비되고 상기 연결 부재를 몰딩하는 몰딩 부재를 포함하며,상기 몰딩 부재는 상기 제1 리세스 및 제2 리세스를 채우는,반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 연결 부재는 인터포저, 반도체 소자, 유기물 브리지 및 무기물 브리지 중 적어도 하나를 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>CHO, HYUN DONG</engName><name>조현동</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, DONG KEON</engName><name>이동건</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.21</receiptDate><receiptNumber>1-1-2022-1381395-75</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220181053.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93588b4dec4d6c2765d62645f236eb4ea4b15a392922edb105d4c6a8cee7b86879c06f2f674f0048aadd879a5e3a7a4901f8f5236e9b145254</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf876f6a89599aa6068d07cf691262318e4464c4e609b95563b2e98f81a774b5672c2bd992dd5181068dc03c21bd2a56fb4e8fd39b30421cb3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>