
// File auto-generated by Padrick unknown
module pulpissimo_padframe_all_pads_muxer
  import pkg_internal_pulpissimo_padframe_all_pads::*;
  import pkg_pulpissimo_padframe::*;
  import pulpissimo_padframe_all_pads_config_reg_pkg::*;
#(
  parameter type              req_t  = logic, // reg_interface request type
  parameter type             resp_t  = logic // reg_interface response type
) (
  input logic clk_i,
  input logic rst_ni,
  input pad_domain_all_pads_ports_soc2pad_t port_signals_soc2pad_i,
  output pad_domain_all_pads_ports_pad2soc_t port_signals_pad2soc_o,
  output mux_to_pads_t mux_to_pads_o,
  input pads_to_mux_t pads_to_mux_i,
  // Configuration interface using register_interface protocol
  input req_t config_req_i,
  output resp_t config_rsp_o
);
   // Connections between register file and pads
     pulpissimo_padframe_all_pads_config_reg2hw_t s_reg2hw;

  // Register File Instantiation
  pulpissimo_padframe_all_pads_config_reg_top #(
    .reg_req_t(req_t),
    .reg_rsp_t(resp_t)
    ) i_regfile (
    .clk_i,
    .rst_ni,
    .reg2hw(s_reg2hw),
    .reg_req_i(config_req_i),
    .reg_rsp_o(config_rsp_o),
    .devmode_i(1'b1)
  );


   // SoC -> Pad Multiplex Logic
   // Pad pad_io00
   always_comb begin
     unique case (s_reg2hw.pad_io00_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io00.chip2pad = s_reg2hw.pad_io00_cfg.chip2pad.q;
         mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
         mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_GPIO_GPIO00: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.gpio.gpio00_out;
          mux_to_pads_o.pad_io00.rx_en = ~port_signals_soc2pad_i.gpio.gpio00_tx_en;
          mux_to_pads_o.pad_io00.tx_en = port_signals_soc2pad_i.gpio.gpio00_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io00.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io00.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io00.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io00.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b1;
          mux_to_pads_o.pad_io00.rx_en = 1'b1;
          mux_to_pads_o.pad_io00.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io00.rx_en = 1'b0;
          mux_to_pads_o.pad_io00.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io00.rx_en = 1'b0;
          mux_to_pads_o.pad_io00.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io00.rx_en = 1'b0;
          mux_to_pads_o.pad_io00.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io00.rx_en = 1'b0;
          mux_to_pads_o.pad_io00.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io00.rx_en = 1'b0;
          mux_to_pads_o.pad_io00.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io00.rx_en = 1'b0;
          mux_to_pads_o.pad_io00.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io00.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io00.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io00.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io00.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io00.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io00.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io00.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io00.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io00.chip2pad = 1'b0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io00.rx_en = 1'b0;
          mux_to_pads_o.pad_io00.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io00.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io00.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io00.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io00.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io00.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io00.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io00.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io00.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io00.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io00.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io00.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io00.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io00.rx_en = 1'b0;
          mux_to_pads_o.pad_io00.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io00.rx_en = 1'b0;
          mux_to_pads_o.pad_io00.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io00.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io00.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io00.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io00.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io00.chip2pad = s_reg2hw.pad_io00_cfg.chip2pad.q;
          mux_to_pads_o.pad_io00.rx_en = 1'b1;
          mux_to_pads_o.pad_io00.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io00.chip2pad = s_reg2hw.pad_io00_cfg.chip2pad.q;
          mux_to_pads_o.pad_io00.rx_en = 1'b1;
          mux_to_pads_o.pad_io00.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io00.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io00.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io00.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
          mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io00.chip2pad = s_reg2hw.pad_io00_cfg.chip2pad.q;
         mux_to_pads_o.pad_io00.rx_en = s_reg2hw.pad_io00_cfg.rx_en.q;
         mux_to_pads_o.pad_io00.tx_en = s_reg2hw.pad_io00_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io01
   always_comb begin
     unique case (s_reg2hw.pad_io01_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io01.chip2pad = s_reg2hw.pad_io01_cfg.chip2pad.q;
         mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
         mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_GPIO_GPIO01: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.gpio.gpio01_out;
          mux_to_pads_o.pad_io01.rx_en = ~port_signals_soc2pad_i.gpio.gpio01_tx_en;
          mux_to_pads_o.pad_io01.tx_en = port_signals_soc2pad_i.gpio.gpio01_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io01.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io01.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io01.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io01.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b1;
          mux_to_pads_o.pad_io01.rx_en = 1'b1;
          mux_to_pads_o.pad_io01.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io01.rx_en = 1'b0;
          mux_to_pads_o.pad_io01.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io01.rx_en = 1'b0;
          mux_to_pads_o.pad_io01.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io01.rx_en = 1'b0;
          mux_to_pads_o.pad_io01.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io01.rx_en = 1'b0;
          mux_to_pads_o.pad_io01.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io01.rx_en = 1'b0;
          mux_to_pads_o.pad_io01.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io01.rx_en = 1'b0;
          mux_to_pads_o.pad_io01.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io01.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io01.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io01.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io01.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io01.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io01.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io01.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io01.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io01.chip2pad = 1'b0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io01.rx_en = 1'b0;
          mux_to_pads_o.pad_io01.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io01.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io01.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io01.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io01.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io01.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io01.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io01.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io01.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io01.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io01.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io01.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io01.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io01.rx_en = 1'b0;
          mux_to_pads_o.pad_io01.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io01.rx_en = 1'b0;
          mux_to_pads_o.pad_io01.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io01.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io01.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io01.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io01.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io01.chip2pad = s_reg2hw.pad_io01_cfg.chip2pad.q;
          mux_to_pads_o.pad_io01.rx_en = 1'b1;
          mux_to_pads_o.pad_io01.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io01.chip2pad = s_reg2hw.pad_io01_cfg.chip2pad.q;
          mux_to_pads_o.pad_io01.rx_en = 1'b1;
          mux_to_pads_o.pad_io01.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io01.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io01.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io01.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
          mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io01.chip2pad = s_reg2hw.pad_io01_cfg.chip2pad.q;
         mux_to_pads_o.pad_io01.rx_en = s_reg2hw.pad_io01_cfg.rx_en.q;
         mux_to_pads_o.pad_io01.tx_en = s_reg2hw.pad_io01_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io02
   always_comb begin
     unique case (s_reg2hw.pad_io02_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io02.chip2pad = s_reg2hw.pad_io02_cfg.chip2pad.q;
         mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
         mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_GPIO_GPIO02: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.gpio.gpio02_out;
          mux_to_pads_o.pad_io02.rx_en = ~port_signals_soc2pad_i.gpio.gpio02_tx_en;
          mux_to_pads_o.pad_io02.tx_en = port_signals_soc2pad_i.gpio.gpio02_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io02.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io02.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io02.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io02.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b1;
          mux_to_pads_o.pad_io02.rx_en = 1'b1;
          mux_to_pads_o.pad_io02.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io02.rx_en = 1'b0;
          mux_to_pads_o.pad_io02.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io02.rx_en = 1'b0;
          mux_to_pads_o.pad_io02.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io02.rx_en = 1'b0;
          mux_to_pads_o.pad_io02.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io02.rx_en = 1'b0;
          mux_to_pads_o.pad_io02.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io02.rx_en = 1'b0;
          mux_to_pads_o.pad_io02.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io02.rx_en = 1'b0;
          mux_to_pads_o.pad_io02.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io02.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io02.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io02.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io02.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io02.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io02.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io02.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io02.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io02.chip2pad = 1'b0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io02.rx_en = 1'b0;
          mux_to_pads_o.pad_io02.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io02.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io02.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io02.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io02.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io02.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io02.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io02.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io02.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io02.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io02.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io02.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io02.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io02.rx_en = 1'b0;
          mux_to_pads_o.pad_io02.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io02.rx_en = 1'b0;
          mux_to_pads_o.pad_io02.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io02.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io02.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io02.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io02.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io02.chip2pad = s_reg2hw.pad_io02_cfg.chip2pad.q;
          mux_to_pads_o.pad_io02.rx_en = 1'b1;
          mux_to_pads_o.pad_io02.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io02.chip2pad = s_reg2hw.pad_io02_cfg.chip2pad.q;
          mux_to_pads_o.pad_io02.rx_en = 1'b1;
          mux_to_pads_o.pad_io02.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io02.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io02.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io02.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
          mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io02.chip2pad = s_reg2hw.pad_io02_cfg.chip2pad.q;
         mux_to_pads_o.pad_io02.rx_en = s_reg2hw.pad_io02_cfg.rx_en.q;
         mux_to_pads_o.pad_io02.tx_en = s_reg2hw.pad_io02_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io03
   always_comb begin
     unique case (s_reg2hw.pad_io03_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io03.chip2pad = s_reg2hw.pad_io03_cfg.chip2pad.q;
         mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
         mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_GPIO_GPIO03: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.gpio.gpio03_out;
          mux_to_pads_o.pad_io03.rx_en = ~port_signals_soc2pad_i.gpio.gpio03_tx_en;
          mux_to_pads_o.pad_io03.tx_en = port_signals_soc2pad_i.gpio.gpio03_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io03.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io03.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io03.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io03.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b1;
          mux_to_pads_o.pad_io03.rx_en = 1'b1;
          mux_to_pads_o.pad_io03.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io03.rx_en = 1'b0;
          mux_to_pads_o.pad_io03.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io03.rx_en = 1'b0;
          mux_to_pads_o.pad_io03.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io03.rx_en = 1'b0;
          mux_to_pads_o.pad_io03.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io03.rx_en = 1'b0;
          mux_to_pads_o.pad_io03.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io03.rx_en = 1'b0;
          mux_to_pads_o.pad_io03.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io03.rx_en = 1'b0;
          mux_to_pads_o.pad_io03.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io03.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io03.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io03.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io03.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io03.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io03.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io03.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io03.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io03.chip2pad = 1'b0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io03.rx_en = 1'b0;
          mux_to_pads_o.pad_io03.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io03.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io03.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io03.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io03.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io03.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io03.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io03.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io03.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io03.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io03.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io03.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io03.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io03.rx_en = 1'b0;
          mux_to_pads_o.pad_io03.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io03.rx_en = 1'b0;
          mux_to_pads_o.pad_io03.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io03.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io03.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io03.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io03.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io03.chip2pad = s_reg2hw.pad_io03_cfg.chip2pad.q;
          mux_to_pads_o.pad_io03.rx_en = 1'b1;
          mux_to_pads_o.pad_io03.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io03.chip2pad = s_reg2hw.pad_io03_cfg.chip2pad.q;
          mux_to_pads_o.pad_io03.rx_en = 1'b1;
          mux_to_pads_o.pad_io03.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io03.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io03.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io03.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
          mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io03.chip2pad = s_reg2hw.pad_io03_cfg.chip2pad.q;
         mux_to_pads_o.pad_io03.rx_en = s_reg2hw.pad_io03_cfg.rx_en.q;
         mux_to_pads_o.pad_io03.tx_en = s_reg2hw.pad_io03_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io04
   always_comb begin
     unique case (s_reg2hw.pad_io04_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io04.chip2pad = s_reg2hw.pad_io04_cfg.chip2pad.q;
         mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
         mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_GPIO_GPIO04: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.gpio.gpio04_out;
          mux_to_pads_o.pad_io04.rx_en = ~port_signals_soc2pad_i.gpio.gpio04_tx_en;
          mux_to_pads_o.pad_io04.tx_en = port_signals_soc2pad_i.gpio.gpio04_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io04.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io04.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io04.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io04.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b1;
          mux_to_pads_o.pad_io04.rx_en = 1'b1;
          mux_to_pads_o.pad_io04.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io04.rx_en = 1'b0;
          mux_to_pads_o.pad_io04.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io04.rx_en = 1'b0;
          mux_to_pads_o.pad_io04.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io04.rx_en = 1'b0;
          mux_to_pads_o.pad_io04.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io04.rx_en = 1'b0;
          mux_to_pads_o.pad_io04.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io04.rx_en = 1'b0;
          mux_to_pads_o.pad_io04.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io04.rx_en = 1'b0;
          mux_to_pads_o.pad_io04.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io04.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io04.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io04.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io04.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io04.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io04.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io04.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io04.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io04.chip2pad = 1'b0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io04.rx_en = 1'b0;
          mux_to_pads_o.pad_io04.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io04.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io04.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io04.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io04.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io04.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io04.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io04.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io04.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io04.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io04.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io04.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io04.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io04.rx_en = 1'b0;
          mux_to_pads_o.pad_io04.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io04.rx_en = 1'b0;
          mux_to_pads_o.pad_io04.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io04.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io04.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io04.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io04.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io04.chip2pad = s_reg2hw.pad_io04_cfg.chip2pad.q;
          mux_to_pads_o.pad_io04.rx_en = 1'b1;
          mux_to_pads_o.pad_io04.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io04.chip2pad = s_reg2hw.pad_io04_cfg.chip2pad.q;
          mux_to_pads_o.pad_io04.rx_en = 1'b1;
          mux_to_pads_o.pad_io04.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io04.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io04.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io04.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
          mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io04.chip2pad = s_reg2hw.pad_io04_cfg.chip2pad.q;
         mux_to_pads_o.pad_io04.rx_en = s_reg2hw.pad_io04_cfg.rx_en.q;
         mux_to_pads_o.pad_io04.tx_en = s_reg2hw.pad_io04_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io05
   always_comb begin
     unique case (s_reg2hw.pad_io05_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io05.chip2pad = s_reg2hw.pad_io05_cfg.chip2pad.q;
         mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
         mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_GPIO_GPIO05: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.gpio.gpio05_out;
          mux_to_pads_o.pad_io05.rx_en = ~port_signals_soc2pad_i.gpio.gpio05_tx_en;
          mux_to_pads_o.pad_io05.tx_en = port_signals_soc2pad_i.gpio.gpio05_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io05.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io05.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io05.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io05.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b1;
          mux_to_pads_o.pad_io05.rx_en = 1'b1;
          mux_to_pads_o.pad_io05.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io05.rx_en = 1'b0;
          mux_to_pads_o.pad_io05.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io05.rx_en = 1'b0;
          mux_to_pads_o.pad_io05.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io05.rx_en = 1'b0;
          mux_to_pads_o.pad_io05.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io05.rx_en = 1'b0;
          mux_to_pads_o.pad_io05.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io05.rx_en = 1'b0;
          mux_to_pads_o.pad_io05.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io05.rx_en = 1'b0;
          mux_to_pads_o.pad_io05.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io05.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io05.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io05.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io05.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io05.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io05.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io05.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io05.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io05.chip2pad = 1'b0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io05.rx_en = 1'b0;
          mux_to_pads_o.pad_io05.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io05.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io05.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io05.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io05.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io05.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io05.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io05.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io05.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io05.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io05.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io05.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io05.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io05.rx_en = 1'b0;
          mux_to_pads_o.pad_io05.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io05.rx_en = 1'b0;
          mux_to_pads_o.pad_io05.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io05.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io05.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io05.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io05.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io05.chip2pad = s_reg2hw.pad_io05_cfg.chip2pad.q;
          mux_to_pads_o.pad_io05.rx_en = 1'b1;
          mux_to_pads_o.pad_io05.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io05.chip2pad = s_reg2hw.pad_io05_cfg.chip2pad.q;
          mux_to_pads_o.pad_io05.rx_en = 1'b1;
          mux_to_pads_o.pad_io05.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io05.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io05.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io05.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
          mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io05.chip2pad = s_reg2hw.pad_io05_cfg.chip2pad.q;
         mux_to_pads_o.pad_io05.rx_en = s_reg2hw.pad_io05_cfg.rx_en.q;
         mux_to_pads_o.pad_io05.tx_en = s_reg2hw.pad_io05_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io06
   always_comb begin
     unique case (s_reg2hw.pad_io06_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io06.chip2pad = s_reg2hw.pad_io06_cfg.chip2pad.q;
         mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
         mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_GPIO_GPIO06: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.gpio.gpio06_out;
          mux_to_pads_o.pad_io06.rx_en = ~port_signals_soc2pad_i.gpio.gpio06_tx_en;
          mux_to_pads_o.pad_io06.tx_en = port_signals_soc2pad_i.gpio.gpio06_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io06.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io06.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io06.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io06.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b1;
          mux_to_pads_o.pad_io06.rx_en = 1'b1;
          mux_to_pads_o.pad_io06.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io06.rx_en = 1'b0;
          mux_to_pads_o.pad_io06.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io06.rx_en = 1'b0;
          mux_to_pads_o.pad_io06.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io06.rx_en = 1'b0;
          mux_to_pads_o.pad_io06.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io06.rx_en = 1'b0;
          mux_to_pads_o.pad_io06.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io06.rx_en = 1'b0;
          mux_to_pads_o.pad_io06.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io06.rx_en = 1'b0;
          mux_to_pads_o.pad_io06.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io06.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io06.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io06.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io06.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io06.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io06.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io06.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io06.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io06.chip2pad = 1'b0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io06.rx_en = 1'b0;
          mux_to_pads_o.pad_io06.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io06.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io06.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io06.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io06.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io06.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io06.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io06.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io06.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io06.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io06.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io06.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io06.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io06.rx_en = 1'b0;
          mux_to_pads_o.pad_io06.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io06.rx_en = 1'b0;
          mux_to_pads_o.pad_io06.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io06.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io06.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io06.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io06.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io06.chip2pad = s_reg2hw.pad_io06_cfg.chip2pad.q;
          mux_to_pads_o.pad_io06.rx_en = 1'b1;
          mux_to_pads_o.pad_io06.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io06.chip2pad = s_reg2hw.pad_io06_cfg.chip2pad.q;
          mux_to_pads_o.pad_io06.rx_en = 1'b1;
          mux_to_pads_o.pad_io06.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io06.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io06.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io06.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
          mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io06.chip2pad = s_reg2hw.pad_io06_cfg.chip2pad.q;
         mux_to_pads_o.pad_io06.rx_en = s_reg2hw.pad_io06_cfg.rx_en.q;
         mux_to_pads_o.pad_io06.tx_en = s_reg2hw.pad_io06_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io07
   always_comb begin
     unique case (s_reg2hw.pad_io07_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io07.chip2pad = s_reg2hw.pad_io07_cfg.chip2pad.q;
         mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
         mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_GPIO_GPIO07: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.gpio.gpio07_out;
          mux_to_pads_o.pad_io07.rx_en = ~port_signals_soc2pad_i.gpio.gpio07_tx_en;
          mux_to_pads_o.pad_io07.tx_en = port_signals_soc2pad_i.gpio.gpio07_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io07.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io07.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io07.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io07.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b1;
          mux_to_pads_o.pad_io07.rx_en = 1'b1;
          mux_to_pads_o.pad_io07.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io07.rx_en = 1'b0;
          mux_to_pads_o.pad_io07.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io07.rx_en = 1'b0;
          mux_to_pads_o.pad_io07.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io07.rx_en = 1'b0;
          mux_to_pads_o.pad_io07.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io07.rx_en = 1'b0;
          mux_to_pads_o.pad_io07.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io07.rx_en = 1'b0;
          mux_to_pads_o.pad_io07.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io07.rx_en = 1'b0;
          mux_to_pads_o.pad_io07.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io07.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io07.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io07.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io07.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io07.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io07.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io07.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io07.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io07.chip2pad = 1'b0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io07.rx_en = 1'b0;
          mux_to_pads_o.pad_io07.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io07.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io07.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io07.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io07.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io07.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io07.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io07.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io07.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io07.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io07.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io07.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io07.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io07.rx_en = 1'b0;
          mux_to_pads_o.pad_io07.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io07.rx_en = 1'b0;
          mux_to_pads_o.pad_io07.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io07.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io07.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io07.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io07.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io07.chip2pad = s_reg2hw.pad_io07_cfg.chip2pad.q;
          mux_to_pads_o.pad_io07.rx_en = 1'b1;
          mux_to_pads_o.pad_io07.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io07.chip2pad = s_reg2hw.pad_io07_cfg.chip2pad.q;
          mux_to_pads_o.pad_io07.rx_en = 1'b1;
          mux_to_pads_o.pad_io07.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io07.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io07.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io07.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
          mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io07.chip2pad = s_reg2hw.pad_io07_cfg.chip2pad.q;
         mux_to_pads_o.pad_io07.rx_en = s_reg2hw.pad_io07_cfg.rx_en.q;
         mux_to_pads_o.pad_io07.tx_en = s_reg2hw.pad_io07_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io08
   always_comb begin
     unique case (s_reg2hw.pad_io08_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io08.chip2pad = s_reg2hw.pad_io08_cfg.chip2pad.q;
         mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
         mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_GPIO_GPIO08: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.gpio.gpio08_out;
          mux_to_pads_o.pad_io08.rx_en = ~port_signals_soc2pad_i.gpio.gpio08_tx_en;
          mux_to_pads_o.pad_io08.tx_en = port_signals_soc2pad_i.gpio.gpio08_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io08.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io08.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io08.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io08.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b1;
          mux_to_pads_o.pad_io08.rx_en = 1'b1;
          mux_to_pads_o.pad_io08.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io08.rx_en = 1'b0;
          mux_to_pads_o.pad_io08.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io08.rx_en = 1'b0;
          mux_to_pads_o.pad_io08.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io08.rx_en = 1'b0;
          mux_to_pads_o.pad_io08.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io08.rx_en = 1'b0;
          mux_to_pads_o.pad_io08.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io08.rx_en = 1'b0;
          mux_to_pads_o.pad_io08.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io08.rx_en = 1'b0;
          mux_to_pads_o.pad_io08.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io08.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io08.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io08.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io08.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io08.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io08.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io08.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io08.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io08.chip2pad = 1'b0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io08.rx_en = 1'b0;
          mux_to_pads_o.pad_io08.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io08.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io08.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io08.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io08.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io08.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io08.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io08.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io08.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io08.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io08.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io08.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io08.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io08.rx_en = 1'b0;
          mux_to_pads_o.pad_io08.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io08.rx_en = 1'b0;
          mux_to_pads_o.pad_io08.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io08.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io08.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io08.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io08.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io08.chip2pad = s_reg2hw.pad_io08_cfg.chip2pad.q;
          mux_to_pads_o.pad_io08.rx_en = 1'b1;
          mux_to_pads_o.pad_io08.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io08.chip2pad = s_reg2hw.pad_io08_cfg.chip2pad.q;
          mux_to_pads_o.pad_io08.rx_en = 1'b1;
          mux_to_pads_o.pad_io08.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io08.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io08.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io08.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
          mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io08.chip2pad = s_reg2hw.pad_io08_cfg.chip2pad.q;
         mux_to_pads_o.pad_io08.rx_en = s_reg2hw.pad_io08_cfg.rx_en.q;
         mux_to_pads_o.pad_io08.tx_en = s_reg2hw.pad_io08_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io09
   always_comb begin
     unique case (s_reg2hw.pad_io09_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io09.chip2pad = s_reg2hw.pad_io09_cfg.chip2pad.q;
         mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
         mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_GPIO_GPIO09: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.gpio.gpio09_out;
          mux_to_pads_o.pad_io09.rx_en = ~port_signals_soc2pad_i.gpio.gpio09_tx_en;
          mux_to_pads_o.pad_io09.tx_en = port_signals_soc2pad_i.gpio.gpio09_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io09.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io09.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io09.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io09.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b1;
          mux_to_pads_o.pad_io09.rx_en = 1'b1;
          mux_to_pads_o.pad_io09.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io09.rx_en = 1'b0;
          mux_to_pads_o.pad_io09.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io09.rx_en = 1'b0;
          mux_to_pads_o.pad_io09.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io09.rx_en = 1'b0;
          mux_to_pads_o.pad_io09.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io09.rx_en = 1'b0;
          mux_to_pads_o.pad_io09.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io09.rx_en = 1'b0;
          mux_to_pads_o.pad_io09.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io09.rx_en = 1'b0;
          mux_to_pads_o.pad_io09.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io09.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io09.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io09.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io09.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io09.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io09.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io09.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io09.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io09.chip2pad = 1'b0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io09.rx_en = 1'b0;
          mux_to_pads_o.pad_io09.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io09.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io09.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io09.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io09.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io09.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io09.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io09.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io09.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io09.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io09.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io09.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io09.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io09.rx_en = 1'b0;
          mux_to_pads_o.pad_io09.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io09.rx_en = 1'b0;
          mux_to_pads_o.pad_io09.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io09.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io09.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io09.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io09.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io09.chip2pad = s_reg2hw.pad_io09_cfg.chip2pad.q;
          mux_to_pads_o.pad_io09.rx_en = 1'b1;
          mux_to_pads_o.pad_io09.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io09.chip2pad = s_reg2hw.pad_io09_cfg.chip2pad.q;
          mux_to_pads_o.pad_io09.rx_en = 1'b1;
          mux_to_pads_o.pad_io09.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io09.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io09.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io09.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
          mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io09.chip2pad = s_reg2hw.pad_io09_cfg.chip2pad.q;
         mux_to_pads_o.pad_io09.rx_en = s_reg2hw.pad_io09_cfg.rx_en.q;
         mux_to_pads_o.pad_io09.tx_en = s_reg2hw.pad_io09_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io10
   always_comb begin
     unique case (s_reg2hw.pad_io10_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io10.chip2pad = s_reg2hw.pad_io10_cfg.chip2pad.q;
         mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
         mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_GPIO_GPIO10: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.gpio.gpio10_out;
          mux_to_pads_o.pad_io10.rx_en = ~port_signals_soc2pad_i.gpio.gpio10_tx_en;
          mux_to_pads_o.pad_io10.tx_en = port_signals_soc2pad_i.gpio.gpio10_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io10.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io10.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io10.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io10.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b1;
          mux_to_pads_o.pad_io10.rx_en = 1'b1;
          mux_to_pads_o.pad_io10.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io10.rx_en = 1'b0;
          mux_to_pads_o.pad_io10.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io10.rx_en = 1'b0;
          mux_to_pads_o.pad_io10.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io10.rx_en = 1'b0;
          mux_to_pads_o.pad_io10.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io10.rx_en = 1'b0;
          mux_to_pads_o.pad_io10.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io10.rx_en = 1'b0;
          mux_to_pads_o.pad_io10.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io10.rx_en = 1'b0;
          mux_to_pads_o.pad_io10.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io10.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io10.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io10.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io10.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io10.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io10.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io10.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io10.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io10.chip2pad = 1'b0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io10.rx_en = 1'b0;
          mux_to_pads_o.pad_io10.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io10.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io10.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io10.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io10.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io10.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io10.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io10.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io10.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io10.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io10.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io10.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io10.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io10.rx_en = 1'b0;
          mux_to_pads_o.pad_io10.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io10.rx_en = 1'b0;
          mux_to_pads_o.pad_io10.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io10.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io10.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io10.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io10.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io10.chip2pad = s_reg2hw.pad_io10_cfg.chip2pad.q;
          mux_to_pads_o.pad_io10.rx_en = 1'b1;
          mux_to_pads_o.pad_io10.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io10.chip2pad = s_reg2hw.pad_io10_cfg.chip2pad.q;
          mux_to_pads_o.pad_io10.rx_en = 1'b1;
          mux_to_pads_o.pad_io10.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io10.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io10.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io10.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
          mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io10.chip2pad = s_reg2hw.pad_io10_cfg.chip2pad.q;
         mux_to_pads_o.pad_io10.rx_en = s_reg2hw.pad_io10_cfg.rx_en.q;
         mux_to_pads_o.pad_io10.tx_en = s_reg2hw.pad_io10_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io11
   always_comb begin
     unique case (s_reg2hw.pad_io11_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io11.chip2pad = s_reg2hw.pad_io11_cfg.chip2pad.q;
         mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
         mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_GPIO_GPIO11: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.gpio.gpio11_out;
          mux_to_pads_o.pad_io11.rx_en = ~port_signals_soc2pad_i.gpio.gpio11_tx_en;
          mux_to_pads_o.pad_io11.tx_en = port_signals_soc2pad_i.gpio.gpio11_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io11.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io11.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io11.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io11.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b1;
          mux_to_pads_o.pad_io11.rx_en = 1'b1;
          mux_to_pads_o.pad_io11.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io11.rx_en = 1'b0;
          mux_to_pads_o.pad_io11.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io11.rx_en = 1'b0;
          mux_to_pads_o.pad_io11.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io11.rx_en = 1'b0;
          mux_to_pads_o.pad_io11.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io11.rx_en = 1'b0;
          mux_to_pads_o.pad_io11.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io11.rx_en = 1'b0;
          mux_to_pads_o.pad_io11.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io11.rx_en = 1'b0;
          mux_to_pads_o.pad_io11.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io11.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io11.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io11.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io11.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io11.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io11.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io11.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io11.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io11.chip2pad = 1'b0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io11.rx_en = 1'b0;
          mux_to_pads_o.pad_io11.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io11.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io11.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io11.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io11.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io11.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io11.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io11.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io11.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io11.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io11.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io11.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io11.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io11.rx_en = 1'b0;
          mux_to_pads_o.pad_io11.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io11.rx_en = 1'b0;
          mux_to_pads_o.pad_io11.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io11.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io11.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io11.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io11.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io11.chip2pad = s_reg2hw.pad_io11_cfg.chip2pad.q;
          mux_to_pads_o.pad_io11.rx_en = 1'b1;
          mux_to_pads_o.pad_io11.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io11.chip2pad = s_reg2hw.pad_io11_cfg.chip2pad.q;
          mux_to_pads_o.pad_io11.rx_en = 1'b1;
          mux_to_pads_o.pad_io11.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io11.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io11.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io11.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
          mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io11.chip2pad = s_reg2hw.pad_io11_cfg.chip2pad.q;
         mux_to_pads_o.pad_io11.rx_en = s_reg2hw.pad_io11_cfg.rx_en.q;
         mux_to_pads_o.pad_io11.tx_en = s_reg2hw.pad_io11_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io12
   always_comb begin
     unique case (s_reg2hw.pad_io12_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io12.chip2pad = s_reg2hw.pad_io12_cfg.chip2pad.q;
         mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
         mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_GPIO_GPIO12: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.gpio.gpio12_out;
          mux_to_pads_o.pad_io12.rx_en = ~port_signals_soc2pad_i.gpio.gpio12_tx_en;
          mux_to_pads_o.pad_io12.tx_en = port_signals_soc2pad_i.gpio.gpio12_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io12.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io12.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io12.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io12.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b1;
          mux_to_pads_o.pad_io12.rx_en = 1'b1;
          mux_to_pads_o.pad_io12.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io12.rx_en = 1'b0;
          mux_to_pads_o.pad_io12.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io12.rx_en = 1'b0;
          mux_to_pads_o.pad_io12.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io12.rx_en = 1'b0;
          mux_to_pads_o.pad_io12.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io12.rx_en = 1'b0;
          mux_to_pads_o.pad_io12.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io12.rx_en = 1'b0;
          mux_to_pads_o.pad_io12.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io12.rx_en = 1'b0;
          mux_to_pads_o.pad_io12.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io12.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io12.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io12.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io12.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io12.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io12.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io12.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io12.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io12.chip2pad = 1'b0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io12.rx_en = 1'b0;
          mux_to_pads_o.pad_io12.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io12.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io12.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io12.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io12.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io12.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io12.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io12.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io12.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io12.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io12.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io12.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io12.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io12.rx_en = 1'b0;
          mux_to_pads_o.pad_io12.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io12.rx_en = 1'b0;
          mux_to_pads_o.pad_io12.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io12.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io12.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io12.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io12.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io12.chip2pad = s_reg2hw.pad_io12_cfg.chip2pad.q;
          mux_to_pads_o.pad_io12.rx_en = 1'b1;
          mux_to_pads_o.pad_io12.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io12.chip2pad = s_reg2hw.pad_io12_cfg.chip2pad.q;
          mux_to_pads_o.pad_io12.rx_en = 1'b1;
          mux_to_pads_o.pad_io12.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io12.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io12.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io12.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
          mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io12.chip2pad = s_reg2hw.pad_io12_cfg.chip2pad.q;
         mux_to_pads_o.pad_io12.rx_en = s_reg2hw.pad_io12_cfg.rx_en.q;
         mux_to_pads_o.pad_io12.tx_en = s_reg2hw.pad_io12_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io13
   always_comb begin
     unique case (s_reg2hw.pad_io13_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io13.chip2pad = s_reg2hw.pad_io13_cfg.chip2pad.q;
         mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
         mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_GPIO_GPIO13: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.gpio.gpio13_out;
          mux_to_pads_o.pad_io13.rx_en = ~port_signals_soc2pad_i.gpio.gpio13_tx_en;
          mux_to_pads_o.pad_io13.tx_en = port_signals_soc2pad_i.gpio.gpio13_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io13.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io13.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io13.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io13.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b1;
          mux_to_pads_o.pad_io13.rx_en = 1'b1;
          mux_to_pads_o.pad_io13.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io13.rx_en = 1'b0;
          mux_to_pads_o.pad_io13.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io13.rx_en = 1'b0;
          mux_to_pads_o.pad_io13.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io13.rx_en = 1'b0;
          mux_to_pads_o.pad_io13.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io13.rx_en = 1'b0;
          mux_to_pads_o.pad_io13.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io13.rx_en = 1'b0;
          mux_to_pads_o.pad_io13.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io13.rx_en = 1'b0;
          mux_to_pads_o.pad_io13.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io13.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io13.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io13.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io13.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io13.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io13.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io13.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io13.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io13.chip2pad = 1'b0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io13.rx_en = 1'b0;
          mux_to_pads_o.pad_io13.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io13.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io13.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io13.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io13.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io13.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io13.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io13.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io13.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io13.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io13.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io13.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io13.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io13.rx_en = 1'b0;
          mux_to_pads_o.pad_io13.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io13.rx_en = 1'b0;
          mux_to_pads_o.pad_io13.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io13.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io13.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io13.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io13.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io13.chip2pad = s_reg2hw.pad_io13_cfg.chip2pad.q;
          mux_to_pads_o.pad_io13.rx_en = 1'b1;
          mux_to_pads_o.pad_io13.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io13.chip2pad = s_reg2hw.pad_io13_cfg.chip2pad.q;
          mux_to_pads_o.pad_io13.rx_en = 1'b1;
          mux_to_pads_o.pad_io13.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io13.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io13.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io13.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
          mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io13.chip2pad = s_reg2hw.pad_io13_cfg.chip2pad.q;
         mux_to_pads_o.pad_io13.rx_en = s_reg2hw.pad_io13_cfg.rx_en.q;
         mux_to_pads_o.pad_io13.tx_en = s_reg2hw.pad_io13_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io14
   always_comb begin
     unique case (s_reg2hw.pad_io14_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io14.chip2pad = s_reg2hw.pad_io14_cfg.chip2pad.q;
         mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
         mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_GPIO_GPIO14: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.gpio.gpio14_out;
          mux_to_pads_o.pad_io14.rx_en = ~port_signals_soc2pad_i.gpio.gpio14_tx_en;
          mux_to_pads_o.pad_io14.tx_en = port_signals_soc2pad_i.gpio.gpio14_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io14.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io14.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io14.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io14.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b1;
          mux_to_pads_o.pad_io14.rx_en = 1'b1;
          mux_to_pads_o.pad_io14.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io14.rx_en = 1'b0;
          mux_to_pads_o.pad_io14.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io14.rx_en = 1'b0;
          mux_to_pads_o.pad_io14.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io14.rx_en = 1'b0;
          mux_to_pads_o.pad_io14.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io14.rx_en = 1'b0;
          mux_to_pads_o.pad_io14.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io14.rx_en = 1'b0;
          mux_to_pads_o.pad_io14.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io14.rx_en = 1'b0;
          mux_to_pads_o.pad_io14.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io14.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io14.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io14.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io14.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io14.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io14.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io14.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io14.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io14.chip2pad = 1'b0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io14.rx_en = 1'b0;
          mux_to_pads_o.pad_io14.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io14.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io14.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io14.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io14.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io14.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io14.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io14.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io14.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io14.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io14.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io14.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io14.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io14.rx_en = 1'b0;
          mux_to_pads_o.pad_io14.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io14.rx_en = 1'b0;
          mux_to_pads_o.pad_io14.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io14.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io14.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io14.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io14.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io14.chip2pad = s_reg2hw.pad_io14_cfg.chip2pad.q;
          mux_to_pads_o.pad_io14.rx_en = 1'b1;
          mux_to_pads_o.pad_io14.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io14.chip2pad = s_reg2hw.pad_io14_cfg.chip2pad.q;
          mux_to_pads_o.pad_io14.rx_en = 1'b1;
          mux_to_pads_o.pad_io14.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io14.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io14.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io14.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
          mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io14.chip2pad = s_reg2hw.pad_io14_cfg.chip2pad.q;
         mux_to_pads_o.pad_io14.rx_en = s_reg2hw.pad_io14_cfg.rx_en.q;
         mux_to_pads_o.pad_io14.tx_en = s_reg2hw.pad_io14_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io15
   always_comb begin
     unique case (s_reg2hw.pad_io15_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io15.chip2pad = s_reg2hw.pad_io15_cfg.chip2pad.q;
         mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
         mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_GPIO_GPIO15: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.gpio.gpio15_out;
          mux_to_pads_o.pad_io15.rx_en = ~port_signals_soc2pad_i.gpio.gpio15_tx_en;
          mux_to_pads_o.pad_io15.tx_en = port_signals_soc2pad_i.gpio.gpio15_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io15.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io15.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io15.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io15.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b1;
          mux_to_pads_o.pad_io15.rx_en = 1'b1;
          mux_to_pads_o.pad_io15.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io15.rx_en = 1'b0;
          mux_to_pads_o.pad_io15.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io15.rx_en = 1'b0;
          mux_to_pads_o.pad_io15.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io15.rx_en = 1'b0;
          mux_to_pads_o.pad_io15.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io15.rx_en = 1'b0;
          mux_to_pads_o.pad_io15.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io15.rx_en = 1'b0;
          mux_to_pads_o.pad_io15.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io15.rx_en = 1'b0;
          mux_to_pads_o.pad_io15.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io15.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io15.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io15.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io15.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io15.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io15.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io15.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io15.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io15.chip2pad = 1'b0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io15.rx_en = 1'b0;
          mux_to_pads_o.pad_io15.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io15.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io15.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io15.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io15.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io15.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io15.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io15.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io15.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io15.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io15.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io15.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io15.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io15.rx_en = 1'b0;
          mux_to_pads_o.pad_io15.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io15.rx_en = 1'b0;
          mux_to_pads_o.pad_io15.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io15.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io15.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io15.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io15.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io15.chip2pad = s_reg2hw.pad_io15_cfg.chip2pad.q;
          mux_to_pads_o.pad_io15.rx_en = 1'b1;
          mux_to_pads_o.pad_io15.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io15.chip2pad = s_reg2hw.pad_io15_cfg.chip2pad.q;
          mux_to_pads_o.pad_io15.rx_en = 1'b1;
          mux_to_pads_o.pad_io15.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io15.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io15.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io15.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
          mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io15.chip2pad = s_reg2hw.pad_io15_cfg.chip2pad.q;
         mux_to_pads_o.pad_io15.rx_en = s_reg2hw.pad_io15_cfg.rx_en.q;
         mux_to_pads_o.pad_io15.tx_en = s_reg2hw.pad_io15_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io16
   always_comb begin
     unique case (s_reg2hw.pad_io16_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io16.chip2pad = s_reg2hw.pad_io16_cfg.chip2pad.q;
         mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
         mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_GPIO_GPIO16: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.gpio.gpio16_out;
          mux_to_pads_o.pad_io16.rx_en = ~port_signals_soc2pad_i.gpio.gpio16_tx_en;
          mux_to_pads_o.pad_io16.tx_en = port_signals_soc2pad_i.gpio.gpio16_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io16.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io16.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io16.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io16.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b1;
          mux_to_pads_o.pad_io16.rx_en = 1'b1;
          mux_to_pads_o.pad_io16.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io16.rx_en = 1'b0;
          mux_to_pads_o.pad_io16.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io16.rx_en = 1'b0;
          mux_to_pads_o.pad_io16.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io16.rx_en = 1'b0;
          mux_to_pads_o.pad_io16.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io16.rx_en = 1'b0;
          mux_to_pads_o.pad_io16.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io16.rx_en = 1'b0;
          mux_to_pads_o.pad_io16.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io16.rx_en = 1'b0;
          mux_to_pads_o.pad_io16.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io16.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io16.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io16.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io16.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io16.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io16.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io16.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io16.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io16.chip2pad = 1'b0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io16.rx_en = 1'b0;
          mux_to_pads_o.pad_io16.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io16.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io16.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io16.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io16.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io16.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io16.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io16.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io16.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io16.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io16.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io16.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io16.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io16.rx_en = 1'b0;
          mux_to_pads_o.pad_io16.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io16.rx_en = 1'b0;
          mux_to_pads_o.pad_io16.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io16.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io16.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io16.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io16.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io16.chip2pad = s_reg2hw.pad_io16_cfg.chip2pad.q;
          mux_to_pads_o.pad_io16.rx_en = 1'b1;
          mux_to_pads_o.pad_io16.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io16.chip2pad = s_reg2hw.pad_io16_cfg.chip2pad.q;
          mux_to_pads_o.pad_io16.rx_en = 1'b1;
          mux_to_pads_o.pad_io16.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io16.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io16.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io16.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
          mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io16.chip2pad = s_reg2hw.pad_io16_cfg.chip2pad.q;
         mux_to_pads_o.pad_io16.rx_en = s_reg2hw.pad_io16_cfg.rx_en.q;
         mux_to_pads_o.pad_io16.tx_en = s_reg2hw.pad_io16_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io17
   always_comb begin
     unique case (s_reg2hw.pad_io17_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io17.chip2pad = s_reg2hw.pad_io17_cfg.chip2pad.q;
         mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
         mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_GPIO_GPIO17: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.gpio.gpio17_out;
          mux_to_pads_o.pad_io17.rx_en = ~port_signals_soc2pad_i.gpio.gpio17_tx_en;
          mux_to_pads_o.pad_io17.tx_en = port_signals_soc2pad_i.gpio.gpio17_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io17.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io17.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io17.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io17.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b1;
          mux_to_pads_o.pad_io17.rx_en = 1'b1;
          mux_to_pads_o.pad_io17.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io17.rx_en = 1'b0;
          mux_to_pads_o.pad_io17.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io17.rx_en = 1'b0;
          mux_to_pads_o.pad_io17.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io17.rx_en = 1'b0;
          mux_to_pads_o.pad_io17.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io17.rx_en = 1'b0;
          mux_to_pads_o.pad_io17.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io17.rx_en = 1'b0;
          mux_to_pads_o.pad_io17.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io17.rx_en = 1'b0;
          mux_to_pads_o.pad_io17.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io17.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io17.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io17.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io17.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io17.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io17.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io17.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io17.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io17.chip2pad = 1'b0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io17.rx_en = 1'b0;
          mux_to_pads_o.pad_io17.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io17.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io17.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io17.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io17.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io17.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io17.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io17.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io17.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io17.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io17.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io17.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io17.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io17.rx_en = 1'b0;
          mux_to_pads_o.pad_io17.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io17.rx_en = 1'b0;
          mux_to_pads_o.pad_io17.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io17.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io17.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io17.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io17.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io17.chip2pad = s_reg2hw.pad_io17_cfg.chip2pad.q;
          mux_to_pads_o.pad_io17.rx_en = 1'b1;
          mux_to_pads_o.pad_io17.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io17.chip2pad = s_reg2hw.pad_io17_cfg.chip2pad.q;
          mux_to_pads_o.pad_io17.rx_en = 1'b1;
          mux_to_pads_o.pad_io17.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io17.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io17.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io17.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
          mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io17.chip2pad = s_reg2hw.pad_io17_cfg.chip2pad.q;
         mux_to_pads_o.pad_io17.rx_en = s_reg2hw.pad_io17_cfg.rx_en.q;
         mux_to_pads_o.pad_io17.tx_en = s_reg2hw.pad_io17_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io18
   always_comb begin
     unique case (s_reg2hw.pad_io18_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io18.chip2pad = s_reg2hw.pad_io18_cfg.chip2pad.q;
         mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
         mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_GPIO_GPIO18: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.gpio.gpio18_out;
          mux_to_pads_o.pad_io18.rx_en = ~port_signals_soc2pad_i.gpio.gpio18_tx_en;
          mux_to_pads_o.pad_io18.tx_en = port_signals_soc2pad_i.gpio.gpio18_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io18.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io18.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io18.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io18.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b1;
          mux_to_pads_o.pad_io18.rx_en = 1'b1;
          mux_to_pads_o.pad_io18.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io18.rx_en = 1'b0;
          mux_to_pads_o.pad_io18.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io18.rx_en = 1'b0;
          mux_to_pads_o.pad_io18.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io18.rx_en = 1'b0;
          mux_to_pads_o.pad_io18.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io18.rx_en = 1'b0;
          mux_to_pads_o.pad_io18.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io18.rx_en = 1'b0;
          mux_to_pads_o.pad_io18.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io18.rx_en = 1'b0;
          mux_to_pads_o.pad_io18.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io18.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io18.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io18.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io18.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io18.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io18.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io18.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io18.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io18.chip2pad = 1'b0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io18.rx_en = 1'b0;
          mux_to_pads_o.pad_io18.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io18.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io18.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io18.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io18.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io18.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io18.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io18.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io18.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io18.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io18.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io18.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io18.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io18.rx_en = 1'b0;
          mux_to_pads_o.pad_io18.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io18.rx_en = 1'b0;
          mux_to_pads_o.pad_io18.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io18.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io18.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io18.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io18.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io18.chip2pad = s_reg2hw.pad_io18_cfg.chip2pad.q;
          mux_to_pads_o.pad_io18.rx_en = 1'b1;
          mux_to_pads_o.pad_io18.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io18.chip2pad = s_reg2hw.pad_io18_cfg.chip2pad.q;
          mux_to_pads_o.pad_io18.rx_en = 1'b1;
          mux_to_pads_o.pad_io18.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io18.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io18.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io18.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
          mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io18.chip2pad = s_reg2hw.pad_io18_cfg.chip2pad.q;
         mux_to_pads_o.pad_io18.rx_en = s_reg2hw.pad_io18_cfg.rx_en.q;
         mux_to_pads_o.pad_io18.tx_en = s_reg2hw.pad_io18_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io19
   always_comb begin
     unique case (s_reg2hw.pad_io19_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io19.chip2pad = s_reg2hw.pad_io19_cfg.chip2pad.q;
         mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
         mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_GPIO_GPIO19: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.gpio.gpio19_out;
          mux_to_pads_o.pad_io19.rx_en = ~port_signals_soc2pad_i.gpio.gpio19_tx_en;
          mux_to_pads_o.pad_io19.tx_en = port_signals_soc2pad_i.gpio.gpio19_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io19.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io19.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io19.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io19.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b1;
          mux_to_pads_o.pad_io19.rx_en = 1'b1;
          mux_to_pads_o.pad_io19.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io19.rx_en = 1'b0;
          mux_to_pads_o.pad_io19.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io19.rx_en = 1'b0;
          mux_to_pads_o.pad_io19.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io19.rx_en = 1'b0;
          mux_to_pads_o.pad_io19.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io19.rx_en = 1'b0;
          mux_to_pads_o.pad_io19.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io19.rx_en = 1'b0;
          mux_to_pads_o.pad_io19.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io19.rx_en = 1'b0;
          mux_to_pads_o.pad_io19.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io19.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io19.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io19.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io19.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io19.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io19.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io19.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io19.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io19.chip2pad = 1'b0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io19.rx_en = 1'b0;
          mux_to_pads_o.pad_io19.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io19.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io19.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io19.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io19.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io19.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io19.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io19.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io19.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io19.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io19.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io19.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io19.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io19.rx_en = 1'b0;
          mux_to_pads_o.pad_io19.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io19.rx_en = 1'b0;
          mux_to_pads_o.pad_io19.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io19.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io19.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io19.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io19.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io19.chip2pad = s_reg2hw.pad_io19_cfg.chip2pad.q;
          mux_to_pads_o.pad_io19.rx_en = 1'b1;
          mux_to_pads_o.pad_io19.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io19.chip2pad = s_reg2hw.pad_io19_cfg.chip2pad.q;
          mux_to_pads_o.pad_io19.rx_en = 1'b1;
          mux_to_pads_o.pad_io19.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io19.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io19.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io19.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
          mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io19.chip2pad = s_reg2hw.pad_io19_cfg.chip2pad.q;
         mux_to_pads_o.pad_io19.rx_en = s_reg2hw.pad_io19_cfg.rx_en.q;
         mux_to_pads_o.pad_io19.tx_en = s_reg2hw.pad_io19_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io20
   always_comb begin
     unique case (s_reg2hw.pad_io20_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io20.chip2pad = s_reg2hw.pad_io20_cfg.chip2pad.q;
         mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
         mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_GPIO_GPIO20: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.gpio.gpio20_out;
          mux_to_pads_o.pad_io20.rx_en = ~port_signals_soc2pad_i.gpio.gpio20_tx_en;
          mux_to_pads_o.pad_io20.tx_en = port_signals_soc2pad_i.gpio.gpio20_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io20.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io20.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io20.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io20.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b1;
          mux_to_pads_o.pad_io20.rx_en = 1'b1;
          mux_to_pads_o.pad_io20.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io20.rx_en = 1'b0;
          mux_to_pads_o.pad_io20.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io20.rx_en = 1'b0;
          mux_to_pads_o.pad_io20.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io20.rx_en = 1'b0;
          mux_to_pads_o.pad_io20.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io20.rx_en = 1'b0;
          mux_to_pads_o.pad_io20.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io20.rx_en = 1'b0;
          mux_to_pads_o.pad_io20.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io20.rx_en = 1'b0;
          mux_to_pads_o.pad_io20.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io20.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io20.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io20.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io20.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io20.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io20.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io20.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io20.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io20.chip2pad = 1'b0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io20.rx_en = 1'b0;
          mux_to_pads_o.pad_io20.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io20.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io20.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io20.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io20.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io20.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io20.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io20.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io20.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io20.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io20.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io20.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io20.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io20.rx_en = 1'b0;
          mux_to_pads_o.pad_io20.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io20.rx_en = 1'b0;
          mux_to_pads_o.pad_io20.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io20.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io20.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io20.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io20.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io20.chip2pad = s_reg2hw.pad_io20_cfg.chip2pad.q;
          mux_to_pads_o.pad_io20.rx_en = 1'b1;
          mux_to_pads_o.pad_io20.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io20.chip2pad = s_reg2hw.pad_io20_cfg.chip2pad.q;
          mux_to_pads_o.pad_io20.rx_en = 1'b1;
          mux_to_pads_o.pad_io20.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io20.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io20.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io20.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
          mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io20.chip2pad = s_reg2hw.pad_io20_cfg.chip2pad.q;
         mux_to_pads_o.pad_io20.rx_en = s_reg2hw.pad_io20_cfg.rx_en.q;
         mux_to_pads_o.pad_io20.tx_en = s_reg2hw.pad_io20_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io21
   always_comb begin
     unique case (s_reg2hw.pad_io21_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io21.chip2pad = s_reg2hw.pad_io21_cfg.chip2pad.q;
         mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
         mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_GPIO_GPIO21: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.gpio.gpio21_out;
          mux_to_pads_o.pad_io21.rx_en = ~port_signals_soc2pad_i.gpio.gpio21_tx_en;
          mux_to_pads_o.pad_io21.tx_en = port_signals_soc2pad_i.gpio.gpio21_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io21.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io21.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io21.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io21.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b1;
          mux_to_pads_o.pad_io21.rx_en = 1'b1;
          mux_to_pads_o.pad_io21.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io21.rx_en = 1'b0;
          mux_to_pads_o.pad_io21.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io21.rx_en = 1'b0;
          mux_to_pads_o.pad_io21.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io21.rx_en = 1'b0;
          mux_to_pads_o.pad_io21.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io21.rx_en = 1'b0;
          mux_to_pads_o.pad_io21.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io21.rx_en = 1'b0;
          mux_to_pads_o.pad_io21.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io21.rx_en = 1'b0;
          mux_to_pads_o.pad_io21.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io21.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io21.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io21.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io21.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io21.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io21.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io21.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io21.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io21.chip2pad = 1'b0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io21.rx_en = 1'b0;
          mux_to_pads_o.pad_io21.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io21.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io21.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io21.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io21.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io21.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io21.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io21.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io21.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io21.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io21.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io21.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io21.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io21.rx_en = 1'b0;
          mux_to_pads_o.pad_io21.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io21.rx_en = 1'b0;
          mux_to_pads_o.pad_io21.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io21.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io21.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io21.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io21.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io21.chip2pad = s_reg2hw.pad_io21_cfg.chip2pad.q;
          mux_to_pads_o.pad_io21.rx_en = 1'b1;
          mux_to_pads_o.pad_io21.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io21.chip2pad = s_reg2hw.pad_io21_cfg.chip2pad.q;
          mux_to_pads_o.pad_io21.rx_en = 1'b1;
          mux_to_pads_o.pad_io21.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io21.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io21.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io21.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
          mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io21.chip2pad = s_reg2hw.pad_io21_cfg.chip2pad.q;
         mux_to_pads_o.pad_io21.rx_en = s_reg2hw.pad_io21_cfg.rx_en.q;
         mux_to_pads_o.pad_io21.tx_en = s_reg2hw.pad_io21_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io22
   always_comb begin
     unique case (s_reg2hw.pad_io22_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io22.chip2pad = s_reg2hw.pad_io22_cfg.chip2pad.q;
         mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
         mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_GPIO_GPIO22: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.gpio.gpio22_out;
          mux_to_pads_o.pad_io22.rx_en = ~port_signals_soc2pad_i.gpio.gpio22_tx_en;
          mux_to_pads_o.pad_io22.tx_en = port_signals_soc2pad_i.gpio.gpio22_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io22.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io22.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io22.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io22.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b1;
          mux_to_pads_o.pad_io22.rx_en = 1'b1;
          mux_to_pads_o.pad_io22.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io22.rx_en = 1'b0;
          mux_to_pads_o.pad_io22.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io22.rx_en = 1'b0;
          mux_to_pads_o.pad_io22.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io22.rx_en = 1'b0;
          mux_to_pads_o.pad_io22.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io22.rx_en = 1'b0;
          mux_to_pads_o.pad_io22.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io22.rx_en = 1'b0;
          mux_to_pads_o.pad_io22.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io22.rx_en = 1'b0;
          mux_to_pads_o.pad_io22.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io22.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io22.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io22.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io22.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io22.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io22.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io22.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io22.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io22.chip2pad = 1'b0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io22.rx_en = 1'b0;
          mux_to_pads_o.pad_io22.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io22.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io22.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io22.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io22.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io22.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io22.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io22.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io22.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io22.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io22.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io22.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io22.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io22.rx_en = 1'b0;
          mux_to_pads_o.pad_io22.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io22.rx_en = 1'b0;
          mux_to_pads_o.pad_io22.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io22.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io22.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io22.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io22.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io22.chip2pad = s_reg2hw.pad_io22_cfg.chip2pad.q;
          mux_to_pads_o.pad_io22.rx_en = 1'b1;
          mux_to_pads_o.pad_io22.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io22.chip2pad = s_reg2hw.pad_io22_cfg.chip2pad.q;
          mux_to_pads_o.pad_io22.rx_en = 1'b1;
          mux_to_pads_o.pad_io22.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io22.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io22.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io22.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
          mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io22.chip2pad = s_reg2hw.pad_io22_cfg.chip2pad.q;
         mux_to_pads_o.pad_io22.rx_en = s_reg2hw.pad_io22_cfg.rx_en.q;
         mux_to_pads_o.pad_io22.tx_en = s_reg2hw.pad_io22_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io23
   always_comb begin
     unique case (s_reg2hw.pad_io23_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io23.chip2pad = s_reg2hw.pad_io23_cfg.chip2pad.q;
         mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
         mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_GPIO_GPIO23: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.gpio.gpio23_out;
          mux_to_pads_o.pad_io23.rx_en = ~port_signals_soc2pad_i.gpio.gpio23_tx_en;
          mux_to_pads_o.pad_io23.tx_en = port_signals_soc2pad_i.gpio.gpio23_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io23.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io23.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io23.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io23.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b1;
          mux_to_pads_o.pad_io23.rx_en = 1'b1;
          mux_to_pads_o.pad_io23.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io23.rx_en = 1'b0;
          mux_to_pads_o.pad_io23.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io23.rx_en = 1'b0;
          mux_to_pads_o.pad_io23.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io23.rx_en = 1'b0;
          mux_to_pads_o.pad_io23.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io23.rx_en = 1'b0;
          mux_to_pads_o.pad_io23.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io23.rx_en = 1'b0;
          mux_to_pads_o.pad_io23.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io23.rx_en = 1'b0;
          mux_to_pads_o.pad_io23.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io23.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io23.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io23.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io23.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io23.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io23.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io23.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io23.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io23.chip2pad = 1'b0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io23.rx_en = 1'b0;
          mux_to_pads_o.pad_io23.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io23.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io23.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io23.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io23.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io23.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io23.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io23.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io23.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io23.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io23.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io23.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io23.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io23.rx_en = 1'b0;
          mux_to_pads_o.pad_io23.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io23.rx_en = 1'b0;
          mux_to_pads_o.pad_io23.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io23.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io23.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io23.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io23.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io23.chip2pad = s_reg2hw.pad_io23_cfg.chip2pad.q;
          mux_to_pads_o.pad_io23.rx_en = 1'b1;
          mux_to_pads_o.pad_io23.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io23.chip2pad = s_reg2hw.pad_io23_cfg.chip2pad.q;
          mux_to_pads_o.pad_io23.rx_en = 1'b1;
          mux_to_pads_o.pad_io23.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io23.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io23.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io23.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
          mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io23.chip2pad = s_reg2hw.pad_io23_cfg.chip2pad.q;
         mux_to_pads_o.pad_io23.rx_en = s_reg2hw.pad_io23_cfg.rx_en.q;
         mux_to_pads_o.pad_io23.tx_en = s_reg2hw.pad_io23_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io24
   always_comb begin
     unique case (s_reg2hw.pad_io24_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io24.chip2pad = s_reg2hw.pad_io24_cfg.chip2pad.q;
         mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
         mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_GPIO_GPIO24: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.gpio.gpio24_out;
          mux_to_pads_o.pad_io24.rx_en = ~port_signals_soc2pad_i.gpio.gpio24_tx_en;
          mux_to_pads_o.pad_io24.tx_en = port_signals_soc2pad_i.gpio.gpio24_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io24.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io24.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io24.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io24.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b1;
          mux_to_pads_o.pad_io24.rx_en = 1'b1;
          mux_to_pads_o.pad_io24.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io24.rx_en = 1'b0;
          mux_to_pads_o.pad_io24.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io24.rx_en = 1'b0;
          mux_to_pads_o.pad_io24.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io24.rx_en = 1'b0;
          mux_to_pads_o.pad_io24.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io24.rx_en = 1'b0;
          mux_to_pads_o.pad_io24.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io24.rx_en = 1'b0;
          mux_to_pads_o.pad_io24.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io24.rx_en = 1'b0;
          mux_to_pads_o.pad_io24.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io24.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io24.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io24.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io24.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io24.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io24.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io24.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io24.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io24.chip2pad = 1'b0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io24.rx_en = 1'b0;
          mux_to_pads_o.pad_io24.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io24.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io24.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io24.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io24.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io24.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io24.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io24.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io24.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io24.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io24.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io24.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io24.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io24.rx_en = 1'b0;
          mux_to_pads_o.pad_io24.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io24.rx_en = 1'b0;
          mux_to_pads_o.pad_io24.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io24.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io24.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io24.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io24.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io24.chip2pad = s_reg2hw.pad_io24_cfg.chip2pad.q;
          mux_to_pads_o.pad_io24.rx_en = 1'b1;
          mux_to_pads_o.pad_io24.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io24.chip2pad = s_reg2hw.pad_io24_cfg.chip2pad.q;
          mux_to_pads_o.pad_io24.rx_en = 1'b1;
          mux_to_pads_o.pad_io24.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io24.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io24.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io24.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
          mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io24.chip2pad = s_reg2hw.pad_io24_cfg.chip2pad.q;
         mux_to_pads_o.pad_io24.rx_en = s_reg2hw.pad_io24_cfg.rx_en.q;
         mux_to_pads_o.pad_io24.tx_en = s_reg2hw.pad_io24_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io25
   always_comb begin
     unique case (s_reg2hw.pad_io25_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io25.chip2pad = s_reg2hw.pad_io25_cfg.chip2pad.q;
         mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
         mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_GPIO_GPIO25: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.gpio.gpio25_out;
          mux_to_pads_o.pad_io25.rx_en = ~port_signals_soc2pad_i.gpio.gpio25_tx_en;
          mux_to_pads_o.pad_io25.tx_en = port_signals_soc2pad_i.gpio.gpio25_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io25.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io25.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io25.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io25.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b1;
          mux_to_pads_o.pad_io25.rx_en = 1'b1;
          mux_to_pads_o.pad_io25.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io25.rx_en = 1'b0;
          mux_to_pads_o.pad_io25.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io25.rx_en = 1'b0;
          mux_to_pads_o.pad_io25.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io25.rx_en = 1'b0;
          mux_to_pads_o.pad_io25.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io25.rx_en = 1'b0;
          mux_to_pads_o.pad_io25.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io25.rx_en = 1'b0;
          mux_to_pads_o.pad_io25.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io25.rx_en = 1'b0;
          mux_to_pads_o.pad_io25.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io25.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io25.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io25.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io25.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io25.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io25.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io25.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io25.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io25.chip2pad = 1'b0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io25.rx_en = 1'b0;
          mux_to_pads_o.pad_io25.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io25.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io25.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io25.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io25.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io25.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io25.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io25.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io25.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io25.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io25.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io25.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io25.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io25.rx_en = 1'b0;
          mux_to_pads_o.pad_io25.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io25.rx_en = 1'b0;
          mux_to_pads_o.pad_io25.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io25.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io25.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io25.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io25.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io25.chip2pad = s_reg2hw.pad_io25_cfg.chip2pad.q;
          mux_to_pads_o.pad_io25.rx_en = 1'b1;
          mux_to_pads_o.pad_io25.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io25.chip2pad = s_reg2hw.pad_io25_cfg.chip2pad.q;
          mux_to_pads_o.pad_io25.rx_en = 1'b1;
          mux_to_pads_o.pad_io25.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io25.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io25.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io25.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
          mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io25.chip2pad = s_reg2hw.pad_io25_cfg.chip2pad.q;
         mux_to_pads_o.pad_io25.rx_en = s_reg2hw.pad_io25_cfg.rx_en.q;
         mux_to_pads_o.pad_io25.tx_en = s_reg2hw.pad_io25_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io26
   always_comb begin
     unique case (s_reg2hw.pad_io26_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io26.chip2pad = s_reg2hw.pad_io26_cfg.chip2pad.q;
         mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
         mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_GPIO_GPIO26: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.gpio.gpio26_out;
          mux_to_pads_o.pad_io26.rx_en = ~port_signals_soc2pad_i.gpio.gpio26_tx_en;
          mux_to_pads_o.pad_io26.tx_en = port_signals_soc2pad_i.gpio.gpio26_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io26.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io26.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io26.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io26.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b1;
          mux_to_pads_o.pad_io26.rx_en = 1'b1;
          mux_to_pads_o.pad_io26.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io26.rx_en = 1'b0;
          mux_to_pads_o.pad_io26.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io26.rx_en = 1'b0;
          mux_to_pads_o.pad_io26.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io26.rx_en = 1'b0;
          mux_to_pads_o.pad_io26.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io26.rx_en = 1'b0;
          mux_to_pads_o.pad_io26.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io26.rx_en = 1'b0;
          mux_to_pads_o.pad_io26.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io26.rx_en = 1'b0;
          mux_to_pads_o.pad_io26.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io26.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io26.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io26.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io26.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io26.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io26.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io26.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io26.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io26.chip2pad = 1'b0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io26.rx_en = 1'b0;
          mux_to_pads_o.pad_io26.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io26.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io26.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io26.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io26.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io26.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io26.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io26.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io26.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io26.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io26.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io26.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io26.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io26.rx_en = 1'b0;
          mux_to_pads_o.pad_io26.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io26.rx_en = 1'b0;
          mux_to_pads_o.pad_io26.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io26.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io26.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io26.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io26.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io26.chip2pad = s_reg2hw.pad_io26_cfg.chip2pad.q;
          mux_to_pads_o.pad_io26.rx_en = 1'b1;
          mux_to_pads_o.pad_io26.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io26.chip2pad = s_reg2hw.pad_io26_cfg.chip2pad.q;
          mux_to_pads_o.pad_io26.rx_en = 1'b1;
          mux_to_pads_o.pad_io26.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io26.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io26.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io26.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
          mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io26.chip2pad = s_reg2hw.pad_io26_cfg.chip2pad.q;
         mux_to_pads_o.pad_io26.rx_en = s_reg2hw.pad_io26_cfg.rx_en.q;
         mux_to_pads_o.pad_io26.tx_en = s_reg2hw.pad_io26_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io27
   always_comb begin
     unique case (s_reg2hw.pad_io27_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io27.chip2pad = s_reg2hw.pad_io27_cfg.chip2pad.q;
         mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
         mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_GPIO_GPIO27: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.gpio.gpio27_out;
          mux_to_pads_o.pad_io27.rx_en = ~port_signals_soc2pad_i.gpio.gpio27_tx_en;
          mux_to_pads_o.pad_io27.tx_en = port_signals_soc2pad_i.gpio.gpio27_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io27.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io27.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io27.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io27.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b1;
          mux_to_pads_o.pad_io27.rx_en = 1'b1;
          mux_to_pads_o.pad_io27.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io27.rx_en = 1'b0;
          mux_to_pads_o.pad_io27.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io27.rx_en = 1'b0;
          mux_to_pads_o.pad_io27.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io27.rx_en = 1'b0;
          mux_to_pads_o.pad_io27.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io27.rx_en = 1'b0;
          mux_to_pads_o.pad_io27.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io27.rx_en = 1'b0;
          mux_to_pads_o.pad_io27.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io27.rx_en = 1'b0;
          mux_to_pads_o.pad_io27.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io27.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io27.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io27.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io27.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io27.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io27.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io27.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io27.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io27.chip2pad = 1'b0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io27.rx_en = 1'b0;
          mux_to_pads_o.pad_io27.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io27.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io27.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io27.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io27.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io27.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io27.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io27.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io27.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io27.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io27.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io27.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io27.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io27.rx_en = 1'b0;
          mux_to_pads_o.pad_io27.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io27.rx_en = 1'b0;
          mux_to_pads_o.pad_io27.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io27.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io27.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io27.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io27.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io27.chip2pad = s_reg2hw.pad_io27_cfg.chip2pad.q;
          mux_to_pads_o.pad_io27.rx_en = 1'b1;
          mux_to_pads_o.pad_io27.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io27.chip2pad = s_reg2hw.pad_io27_cfg.chip2pad.q;
          mux_to_pads_o.pad_io27.rx_en = 1'b1;
          mux_to_pads_o.pad_io27.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io27.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io27.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io27.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
          mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io27.chip2pad = s_reg2hw.pad_io27_cfg.chip2pad.q;
         mux_to_pads_o.pad_io27.rx_en = s_reg2hw.pad_io27_cfg.rx_en.q;
         mux_to_pads_o.pad_io27.tx_en = s_reg2hw.pad_io27_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io28
   always_comb begin
     unique case (s_reg2hw.pad_io28_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io28.chip2pad = s_reg2hw.pad_io28_cfg.chip2pad.q;
         mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
         mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_GPIO_GPIO28: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.gpio.gpio28_out;
          mux_to_pads_o.pad_io28.rx_en = ~port_signals_soc2pad_i.gpio.gpio28_tx_en;
          mux_to_pads_o.pad_io28.tx_en = port_signals_soc2pad_i.gpio.gpio28_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io28.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io28.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io28.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io28.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b1;
          mux_to_pads_o.pad_io28.rx_en = 1'b1;
          mux_to_pads_o.pad_io28.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io28.rx_en = 1'b0;
          mux_to_pads_o.pad_io28.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io28.rx_en = 1'b0;
          mux_to_pads_o.pad_io28.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io28.rx_en = 1'b0;
          mux_to_pads_o.pad_io28.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io28.rx_en = 1'b0;
          mux_to_pads_o.pad_io28.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io28.rx_en = 1'b0;
          mux_to_pads_o.pad_io28.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io28.rx_en = 1'b0;
          mux_to_pads_o.pad_io28.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io28.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io28.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io28.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io28.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io28.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io28.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io28.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io28.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io28.chip2pad = 1'b0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io28.rx_en = 1'b0;
          mux_to_pads_o.pad_io28.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io28.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io28.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io28.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io28.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io28.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io28.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io28.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io28.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io28.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io28.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io28.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io28.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io28.rx_en = 1'b0;
          mux_to_pads_o.pad_io28.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io28.rx_en = 1'b0;
          mux_to_pads_o.pad_io28.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io28.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io28.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io28.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io28.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io28.chip2pad = s_reg2hw.pad_io28_cfg.chip2pad.q;
          mux_to_pads_o.pad_io28.rx_en = 1'b1;
          mux_to_pads_o.pad_io28.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io28.chip2pad = s_reg2hw.pad_io28_cfg.chip2pad.q;
          mux_to_pads_o.pad_io28.rx_en = 1'b1;
          mux_to_pads_o.pad_io28.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io28.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io28.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io28.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
          mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io28.chip2pad = s_reg2hw.pad_io28_cfg.chip2pad.q;
         mux_to_pads_o.pad_io28.rx_en = s_reg2hw.pad_io28_cfg.rx_en.q;
         mux_to_pads_o.pad_io28.tx_en = s_reg2hw.pad_io28_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io29
   always_comb begin
     unique case (s_reg2hw.pad_io29_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io29.chip2pad = s_reg2hw.pad_io29_cfg.chip2pad.q;
         mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
         mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_GPIO_GPIO29: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.gpio.gpio29_out;
          mux_to_pads_o.pad_io29.rx_en = ~port_signals_soc2pad_i.gpio.gpio29_tx_en;
          mux_to_pads_o.pad_io29.tx_en = port_signals_soc2pad_i.gpio.gpio29_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io29.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io29.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io29.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io29.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b1;
          mux_to_pads_o.pad_io29.rx_en = 1'b1;
          mux_to_pads_o.pad_io29.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io29.rx_en = 1'b0;
          mux_to_pads_o.pad_io29.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io29.rx_en = 1'b0;
          mux_to_pads_o.pad_io29.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io29.rx_en = 1'b0;
          mux_to_pads_o.pad_io29.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io29.rx_en = 1'b0;
          mux_to_pads_o.pad_io29.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io29.rx_en = 1'b0;
          mux_to_pads_o.pad_io29.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io29.rx_en = 1'b0;
          mux_to_pads_o.pad_io29.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io29.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io29.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io29.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io29.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io29.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io29.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io29.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io29.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io29.chip2pad = 1'b0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io29.rx_en = 1'b0;
          mux_to_pads_o.pad_io29.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io29.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io29.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io29.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io29.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io29.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io29.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io29.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io29.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io29.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io29.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io29.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io29.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io29.rx_en = 1'b0;
          mux_to_pads_o.pad_io29.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io29.rx_en = 1'b0;
          mux_to_pads_o.pad_io29.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io29.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io29.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io29.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io29.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io29.chip2pad = s_reg2hw.pad_io29_cfg.chip2pad.q;
          mux_to_pads_o.pad_io29.rx_en = 1'b1;
          mux_to_pads_o.pad_io29.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io29.chip2pad = s_reg2hw.pad_io29_cfg.chip2pad.q;
          mux_to_pads_o.pad_io29.rx_en = 1'b1;
          mux_to_pads_o.pad_io29.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io29.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io29.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io29.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
          mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io29.chip2pad = s_reg2hw.pad_io29_cfg.chip2pad.q;
         mux_to_pads_o.pad_io29.rx_en = s_reg2hw.pad_io29_cfg.rx_en.q;
         mux_to_pads_o.pad_io29.tx_en = s_reg2hw.pad_io29_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io30
   always_comb begin
     unique case (s_reg2hw.pad_io30_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io30.chip2pad = s_reg2hw.pad_io30_cfg.chip2pad.q;
         mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
         mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_GPIO_GPIO30: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.gpio.gpio30_out;
          mux_to_pads_o.pad_io30.rx_en = ~port_signals_soc2pad_i.gpio.gpio30_tx_en;
          mux_to_pads_o.pad_io30.tx_en = port_signals_soc2pad_i.gpio.gpio30_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io30.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io30.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io30.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io30.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b1;
          mux_to_pads_o.pad_io30.rx_en = 1'b1;
          mux_to_pads_o.pad_io30.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io30.rx_en = 1'b0;
          mux_to_pads_o.pad_io30.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io30.rx_en = 1'b0;
          mux_to_pads_o.pad_io30.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io30.rx_en = 1'b0;
          mux_to_pads_o.pad_io30.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io30.rx_en = 1'b0;
          mux_to_pads_o.pad_io30.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io30.rx_en = 1'b0;
          mux_to_pads_o.pad_io30.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io30.rx_en = 1'b0;
          mux_to_pads_o.pad_io30.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io30.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io30.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io30.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io30.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io30.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io30.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io30.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io30.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io30.chip2pad = 1'b0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io30.rx_en = 1'b0;
          mux_to_pads_o.pad_io30.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io30.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io30.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io30.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io30.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io30.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io30.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io30.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io30.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io30.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io30.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io30.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io30.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io30.rx_en = 1'b0;
          mux_to_pads_o.pad_io30.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io30.rx_en = 1'b0;
          mux_to_pads_o.pad_io30.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io30.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io30.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io30.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io30.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io30.chip2pad = s_reg2hw.pad_io30_cfg.chip2pad.q;
          mux_to_pads_o.pad_io30.rx_en = 1'b1;
          mux_to_pads_o.pad_io30.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io30.chip2pad = s_reg2hw.pad_io30_cfg.chip2pad.q;
          mux_to_pads_o.pad_io30.rx_en = 1'b1;
          mux_to_pads_o.pad_io30.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io30.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io30.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io30.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
          mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io30.chip2pad = s_reg2hw.pad_io30_cfg.chip2pad.q;
         mux_to_pads_o.pad_io30.rx_en = s_reg2hw.pad_io30_cfg.rx_en.q;
         mux_to_pads_o.pad_io30.tx_en = s_reg2hw.pad_io30_cfg.tx_en.q;
       end
     endcase
   end // always_comb

   // Pad pad_io31
   always_comb begin
     unique case (s_reg2hw.pad_io31_mux_sel.q)
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_DEFAULT: begin
         mux_to_pads_o.pad_io31.chip2pad = s_reg2hw.pad_io31_cfg.chip2pad.q;
         mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
         mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_GPIO_GPIO31: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.gpio.gpio31_out;
          mux_to_pads_o.pad_io31.rx_en = ~port_signals_soc2pad_i.gpio.gpio31_tx_en;
          mux_to_pads_o.pad_io31.tx_en = port_signals_soc2pad_i.gpio.gpio31_tx_en;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2C0_SCL: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.i2c0.scl_o;
          mux_to_pads_o.pad_io31.rx_en = port_signals_soc2pad_i.i2c0.scl_oe;
          mux_to_pads_o.pad_io31.tx_en = ~port_signals_soc2pad_i.i2c0.scl_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2C0_SDA: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.i2c0.sda_o;
          mux_to_pads_o.pad_io31.rx_en = ~port_signals_soc2pad_i.i2c0.sda_oe;
          mux_to_pads_o.pad_io31.tx_en = port_signals_soc2pad_i.i2c0.sda_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_UART0_RX: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b1;
          mux_to_pads_o.pad_io31.rx_en = 1'b1;
          mux_to_pads_o.pad_io31.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_UART0_TX: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.uart0.tx_o;
          mux_to_pads_o.pad_io31.rx_en = 1'b0;
          mux_to_pads_o.pad_io31.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_CSN0: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.qspim0.csn0_o;
          mux_to_pads_o.pad_io31.rx_en = 1'b0;
          mux_to_pads_o.pad_io31.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_CSN1: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.qspim0.csn1_o;
          mux_to_pads_o.pad_io31.rx_en = 1'b0;
          mux_to_pads_o.pad_io31.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_CSN2: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.qspim0.csn2_o;
          mux_to_pads_o.pad_io31.rx_en = 1'b0;
          mux_to_pads_o.pad_io31.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_CSN3: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.qspim0.csn3_o;
          mux_to_pads_o.pad_io31.rx_en = 1'b0;
          mux_to_pads_o.pad_io31.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_SCK: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.qspim0.sck_o;
          mux_to_pads_o.pad_io31.rx_en = 1'b0;
          mux_to_pads_o.pad_io31.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_SDIO0: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.qspim0.sd0_o;
          mux_to_pads_o.pad_io31.rx_en = ~port_signals_soc2pad_i.qspim0.sd0_oe;
          mux_to_pads_o.pad_io31.tx_en = port_signals_soc2pad_i.qspim0.sd0_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_SDIO1: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.qspim0.sd1_o;
          mux_to_pads_o.pad_io31.rx_en = ~port_signals_soc2pad_i.qspim0.sd1_oe;
          mux_to_pads_o.pad_io31.tx_en = port_signals_soc2pad_i.qspim0.sd1_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_SDIO2: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.qspim0.sd2_o;
          mux_to_pads_o.pad_io31.rx_en = ~port_signals_soc2pad_i.qspim0.sd2_oe;
          mux_to_pads_o.pad_io31.tx_en = port_signals_soc2pad_i.qspim0.sd2_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_SDIO3: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.qspim0.sd3_o;
          mux_to_pads_o.pad_io31.rx_en = ~port_signals_soc2pad_i.qspim0.sd3_oe;
          mux_to_pads_o.pad_io31.tx_en = port_signals_soc2pad_i.qspim0.sd3_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA0: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA1: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA2: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA3: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA4: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA5: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA6: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA7: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA8: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA9: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_HSYNC: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_PCLK: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_VSYNC: begin
          mux_to_pads_o.pad_io31.chip2pad = 1'b0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_SDIO0_SDCLK: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.sdio0.sdclk_out;
          mux_to_pads_o.pad_io31.rx_en = 1'b0;
          mux_to_pads_o.pad_io31.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_SDIO0_SDCMD: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.sdio0.sdcmd_out;
          mux_to_pads_o.pad_io31.rx_en = port_signals_soc2pad_i.sdio0.sdcmd_oen;
          mux_to_pads_o.pad_io31.tx_en = ~port_signals_soc2pad_i.sdio0.sdcmd_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_SDIO0_SDDATA0: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.sdio0.sddata0_out;
          mux_to_pads_o.pad_io31.rx_en = port_signals_soc2pad_i.sdio0.sddata0_oen;
          mux_to_pads_o.pad_io31.tx_en = ~port_signals_soc2pad_i.sdio0.sddata0_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_SDIO0_SDDATA1: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.sdio0.sddata1_out;
          mux_to_pads_o.pad_io31.rx_en = port_signals_soc2pad_i.sdio0.sddata1_oen;
          mux_to_pads_o.pad_io31.tx_en = ~port_signals_soc2pad_i.sdio0.sddata1_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_SDIO0_SDDATA2: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.sdio0.sddata2_out;
          mux_to_pads_o.pad_io31.rx_en = port_signals_soc2pad_i.sdio0.sddata2_oen;
          mux_to_pads_o.pad_io31.tx_en = ~port_signals_soc2pad_i.sdio0.sddata2_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_SDIO0_SDDATA3: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.sdio0.sddata3_out;
          mux_to_pads_o.pad_io31.rx_en = port_signals_soc2pad_i.sdio0.sddata3_oen;
          mux_to_pads_o.pad_io31.tx_en = ~port_signals_soc2pad_i.sdio0.sddata3_oen;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_MASTER_SCK: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.i2s0.master_sck_out;
          mux_to_pads_o.pad_io31.rx_en = ~port_signals_soc2pad_i.i2s0.master_sck_oe;
          mux_to_pads_o.pad_io31.tx_en = port_signals_soc2pad_i.i2s0.master_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_MASTER_SD0: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.i2s0.master_sd0_out;
          mux_to_pads_o.pad_io31.rx_en = 1'b0;
          mux_to_pads_o.pad_io31.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_MASTER_SD1: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.i2s0.master_sd1_out;
          mux_to_pads_o.pad_io31.rx_en = 1'b0;
          mux_to_pads_o.pad_io31.tx_en = 1'b1;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_MASTER_WS: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.i2s0.master_ws_out;
          mux_to_pads_o.pad_io31.rx_en = ~port_signals_soc2pad_i.i2s0.master_ws_oe;
          mux_to_pads_o.pad_io31.tx_en = port_signals_soc2pad_i.i2s0.master_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_SLAVE_SCK: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.i2s0.slave_sck_out;
          mux_to_pads_o.pad_io31.rx_en = ~port_signals_soc2pad_i.i2s0.slave_sck_oe;
          mux_to_pads_o.pad_io31.tx_en = port_signals_soc2pad_i.i2s0.slave_sck_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_SLAVE_SD0: begin
          mux_to_pads_o.pad_io31.chip2pad = s_reg2hw.pad_io31_cfg.chip2pad.q;
          mux_to_pads_o.pad_io31.rx_en = 1'b1;
          mux_to_pads_o.pad_io31.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_SLAVE_SD1: begin
          mux_to_pads_o.pad_io31.chip2pad = s_reg2hw.pad_io31_cfg.chip2pad.q;
          mux_to_pads_o.pad_io31.rx_en = 1'b1;
          mux_to_pads_o.pad_io31.tx_en = 1'b0;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_SLAVE_WS: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.i2s0.slave_ws_out;
          mux_to_pads_o.pad_io31.rx_en = ~port_signals_soc2pad_i.i2s0.slave_ws_oe;
          mux_to_pads_o.pad_io31.tx_en = port_signals_soc2pad_i.i2s0.slave_ws_oe;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER0_OUT0: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer0.timer_out0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER0_OUT1: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer0.timer_out1;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER0_OUT2: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer0.timer_out2;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER0_OUT3: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer0.timer_out3;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER1_OUT0: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer1.timer_out0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER1_OUT1: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer1.timer_out1;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER1_OUT2: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer1.timer_out2;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER1_OUT3: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer1.timer_out3;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER2_OUT0: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer2.timer_out0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER2_OUT1: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer2.timer_out1;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER2_OUT2: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer2.timer_out2;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER2_OUT3: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer2.timer_out3;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER3_OUT0: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer3.timer_out0;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER3_OUT1: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer3.timer_out1;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER3_OUT2: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer3.timer_out2;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_TIMER3_OUT3: begin
          mux_to_pads_o.pad_io31.chip2pad = port_signals_soc2pad_i.timer3.timer_out3;
          mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
          mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
       default: begin
         mux_to_pads_o.pad_io31.chip2pad = s_reg2hw.pad_io31_cfg.chip2pad.q;
         mux_to_pads_o.pad_io31.rx_en = s_reg2hw.pad_io31_cfg.rx_en.q;
         mux_to_pads_o.pad_io31.tx_en = s_reg2hw.pad_io31_cfg.tx_en.q;
       end
     endcase
   end // always_comb


  // Pad -> SoC Multiplex Logic
  // Port Group gpio

  // Port Signal gpio00_in
  logic [0:0] port_mux_sel_gpio_gpio00_in_req;
  logic [PORT_MUX_GROUP_PAD_IO00_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio00_in_arbitrated;
  logic port_mux_sel_gpio_gpio00_in_no_connection;

   assign port_mux_sel_gpio_gpio00_in_req[PORT_MUX_GROUP_PAD_IO00_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_GPIO_GPIO00 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio00_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio00_in_req),
     .cnt_o(port_mux_sel_gpio_gpio00_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio00_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio00_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio00_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio00_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO00_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.gpio.gpio00_in = pads_to_mux_i.pad_io00.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio00_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio01_in
  logic [0:0] port_mux_sel_gpio_gpio01_in_req;
  logic [PORT_MUX_GROUP_PAD_IO01_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio01_in_arbitrated;
  logic port_mux_sel_gpio_gpio01_in_no_connection;

   assign port_mux_sel_gpio_gpio01_in_req[PORT_MUX_GROUP_PAD_IO01_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_GPIO_GPIO01 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio01_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio01_in_req),
     .cnt_o(port_mux_sel_gpio_gpio01_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio01_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio01_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio01_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio01_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO01_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.gpio.gpio01_in = pads_to_mux_i.pad_io01.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio01_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio02_in
  logic [0:0] port_mux_sel_gpio_gpio02_in_req;
  logic [PORT_MUX_GROUP_PAD_IO02_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio02_in_arbitrated;
  logic port_mux_sel_gpio_gpio02_in_no_connection;

   assign port_mux_sel_gpio_gpio02_in_req[PORT_MUX_GROUP_PAD_IO02_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_GPIO_GPIO02 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio02_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio02_in_req),
     .cnt_o(port_mux_sel_gpio_gpio02_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio02_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio02_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio02_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio02_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO02_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.gpio.gpio02_in = pads_to_mux_i.pad_io02.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio02_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio03_in
  logic [0:0] port_mux_sel_gpio_gpio03_in_req;
  logic [PORT_MUX_GROUP_PAD_IO03_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio03_in_arbitrated;
  logic port_mux_sel_gpio_gpio03_in_no_connection;

   assign port_mux_sel_gpio_gpio03_in_req[PORT_MUX_GROUP_PAD_IO03_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_GPIO_GPIO03 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio03_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio03_in_req),
     .cnt_o(port_mux_sel_gpio_gpio03_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio03_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio03_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio03_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio03_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO03_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.gpio.gpio03_in = pads_to_mux_i.pad_io03.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio03_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio04_in
  logic [0:0] port_mux_sel_gpio_gpio04_in_req;
  logic [PORT_MUX_GROUP_PAD_IO04_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio04_in_arbitrated;
  logic port_mux_sel_gpio_gpio04_in_no_connection;

   assign port_mux_sel_gpio_gpio04_in_req[PORT_MUX_GROUP_PAD_IO04_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_GPIO_GPIO04 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio04_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio04_in_req),
     .cnt_o(port_mux_sel_gpio_gpio04_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio04_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio04_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio04_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio04_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO04_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.gpio.gpio04_in = pads_to_mux_i.pad_io04.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio04_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio05_in
  logic [0:0] port_mux_sel_gpio_gpio05_in_req;
  logic [PORT_MUX_GROUP_PAD_IO05_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio05_in_arbitrated;
  logic port_mux_sel_gpio_gpio05_in_no_connection;

   assign port_mux_sel_gpio_gpio05_in_req[PORT_MUX_GROUP_PAD_IO05_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_GPIO_GPIO05 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio05_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio05_in_req),
     .cnt_o(port_mux_sel_gpio_gpio05_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio05_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio05_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio05_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio05_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO05_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.gpio.gpio05_in = pads_to_mux_i.pad_io05.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio05_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio06_in
  logic [0:0] port_mux_sel_gpio_gpio06_in_req;
  logic [PORT_MUX_GROUP_PAD_IO06_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio06_in_arbitrated;
  logic port_mux_sel_gpio_gpio06_in_no_connection;

   assign port_mux_sel_gpio_gpio06_in_req[PORT_MUX_GROUP_PAD_IO06_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_GPIO_GPIO06 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio06_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio06_in_req),
     .cnt_o(port_mux_sel_gpio_gpio06_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio06_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio06_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio06_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio06_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO06_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.gpio.gpio06_in = pads_to_mux_i.pad_io06.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio06_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio07_in
  logic [0:0] port_mux_sel_gpio_gpio07_in_req;
  logic [PORT_MUX_GROUP_PAD_IO07_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio07_in_arbitrated;
  logic port_mux_sel_gpio_gpio07_in_no_connection;

   assign port_mux_sel_gpio_gpio07_in_req[PORT_MUX_GROUP_PAD_IO07_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_GPIO_GPIO07 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio07_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio07_in_req),
     .cnt_o(port_mux_sel_gpio_gpio07_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio07_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio07_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio07_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio07_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO07_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.gpio.gpio07_in = pads_to_mux_i.pad_io07.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio07_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio08_in
  logic [0:0] port_mux_sel_gpio_gpio08_in_req;
  logic [PORT_MUX_GROUP_PAD_IO08_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio08_in_arbitrated;
  logic port_mux_sel_gpio_gpio08_in_no_connection;

   assign port_mux_sel_gpio_gpio08_in_req[PORT_MUX_GROUP_PAD_IO08_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_GPIO_GPIO08 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio08_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio08_in_req),
     .cnt_o(port_mux_sel_gpio_gpio08_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio08_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio08_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio08_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio08_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO08_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.gpio.gpio08_in = pads_to_mux_i.pad_io08.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio08_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio09_in
  logic [0:0] port_mux_sel_gpio_gpio09_in_req;
  logic [PORT_MUX_GROUP_PAD_IO09_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio09_in_arbitrated;
  logic port_mux_sel_gpio_gpio09_in_no_connection;

   assign port_mux_sel_gpio_gpio09_in_req[PORT_MUX_GROUP_PAD_IO09_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_GPIO_GPIO09 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio09_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio09_in_req),
     .cnt_o(port_mux_sel_gpio_gpio09_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio09_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio09_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio09_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio09_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO09_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.gpio.gpio09_in = pads_to_mux_i.pad_io09.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio09_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio10_in
  logic [0:0] port_mux_sel_gpio_gpio10_in_req;
  logic [PORT_MUX_GROUP_PAD_IO10_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio10_in_arbitrated;
  logic port_mux_sel_gpio_gpio10_in_no_connection;

   assign port_mux_sel_gpio_gpio10_in_req[PORT_MUX_GROUP_PAD_IO10_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_GPIO_GPIO10 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio10_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio10_in_req),
     .cnt_o(port_mux_sel_gpio_gpio10_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio10_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio10_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio10_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio10_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO10_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.gpio.gpio10_in = pads_to_mux_i.pad_io10.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio10_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio11_in
  logic [0:0] port_mux_sel_gpio_gpio11_in_req;
  logic [PORT_MUX_GROUP_PAD_IO11_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio11_in_arbitrated;
  logic port_mux_sel_gpio_gpio11_in_no_connection;

   assign port_mux_sel_gpio_gpio11_in_req[PORT_MUX_GROUP_PAD_IO11_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_GPIO_GPIO11 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio11_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio11_in_req),
     .cnt_o(port_mux_sel_gpio_gpio11_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio11_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio11_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio11_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio11_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO11_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.gpio.gpio11_in = pads_to_mux_i.pad_io11.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio11_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio12_in
  logic [0:0] port_mux_sel_gpio_gpio12_in_req;
  logic [PORT_MUX_GROUP_PAD_IO12_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio12_in_arbitrated;
  logic port_mux_sel_gpio_gpio12_in_no_connection;

   assign port_mux_sel_gpio_gpio12_in_req[PORT_MUX_GROUP_PAD_IO12_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_GPIO_GPIO12 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio12_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio12_in_req),
     .cnt_o(port_mux_sel_gpio_gpio12_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio12_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio12_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio12_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio12_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO12_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.gpio.gpio12_in = pads_to_mux_i.pad_io12.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio12_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio13_in
  logic [0:0] port_mux_sel_gpio_gpio13_in_req;
  logic [PORT_MUX_GROUP_PAD_IO13_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio13_in_arbitrated;
  logic port_mux_sel_gpio_gpio13_in_no_connection;

   assign port_mux_sel_gpio_gpio13_in_req[PORT_MUX_GROUP_PAD_IO13_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_GPIO_GPIO13 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio13_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio13_in_req),
     .cnt_o(port_mux_sel_gpio_gpio13_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio13_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio13_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio13_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio13_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO13_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.gpio.gpio13_in = pads_to_mux_i.pad_io13.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio13_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio14_in
  logic [0:0] port_mux_sel_gpio_gpio14_in_req;
  logic [PORT_MUX_GROUP_PAD_IO14_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio14_in_arbitrated;
  logic port_mux_sel_gpio_gpio14_in_no_connection;

   assign port_mux_sel_gpio_gpio14_in_req[PORT_MUX_GROUP_PAD_IO14_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_GPIO_GPIO14 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio14_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio14_in_req),
     .cnt_o(port_mux_sel_gpio_gpio14_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio14_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio14_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio14_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio14_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO14_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.gpio.gpio14_in = pads_to_mux_i.pad_io14.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio14_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio15_in
  logic [0:0] port_mux_sel_gpio_gpio15_in_req;
  logic [PORT_MUX_GROUP_PAD_IO15_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio15_in_arbitrated;
  logic port_mux_sel_gpio_gpio15_in_no_connection;

   assign port_mux_sel_gpio_gpio15_in_req[PORT_MUX_GROUP_PAD_IO15_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_GPIO_GPIO15 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio15_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio15_in_req),
     .cnt_o(port_mux_sel_gpio_gpio15_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio15_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio15_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio15_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio15_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO15_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.gpio.gpio15_in = pads_to_mux_i.pad_io15.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio15_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio16_in
  logic [0:0] port_mux_sel_gpio_gpio16_in_req;
  logic [PORT_MUX_GROUP_PAD_IO16_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio16_in_arbitrated;
  logic port_mux_sel_gpio_gpio16_in_no_connection;

   assign port_mux_sel_gpio_gpio16_in_req[PORT_MUX_GROUP_PAD_IO16_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_GPIO_GPIO16 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio16_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio16_in_req),
     .cnt_o(port_mux_sel_gpio_gpio16_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio16_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio16_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio16_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio16_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO16_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.gpio.gpio16_in = pads_to_mux_i.pad_io16.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio16_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio17_in
  logic [0:0] port_mux_sel_gpio_gpio17_in_req;
  logic [PORT_MUX_GROUP_PAD_IO17_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio17_in_arbitrated;
  logic port_mux_sel_gpio_gpio17_in_no_connection;

   assign port_mux_sel_gpio_gpio17_in_req[PORT_MUX_GROUP_PAD_IO17_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_GPIO_GPIO17 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio17_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio17_in_req),
     .cnt_o(port_mux_sel_gpio_gpio17_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio17_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio17_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio17_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio17_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO17_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.gpio.gpio17_in = pads_to_mux_i.pad_io17.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio17_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio18_in
  logic [0:0] port_mux_sel_gpio_gpio18_in_req;
  logic [PORT_MUX_GROUP_PAD_IO18_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio18_in_arbitrated;
  logic port_mux_sel_gpio_gpio18_in_no_connection;

   assign port_mux_sel_gpio_gpio18_in_req[PORT_MUX_GROUP_PAD_IO18_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_GPIO_GPIO18 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio18_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio18_in_req),
     .cnt_o(port_mux_sel_gpio_gpio18_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio18_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio18_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio18_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio18_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO18_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.gpio.gpio18_in = pads_to_mux_i.pad_io18.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio18_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio19_in
  logic [0:0] port_mux_sel_gpio_gpio19_in_req;
  logic [PORT_MUX_GROUP_PAD_IO19_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio19_in_arbitrated;
  logic port_mux_sel_gpio_gpio19_in_no_connection;

   assign port_mux_sel_gpio_gpio19_in_req[PORT_MUX_GROUP_PAD_IO19_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_GPIO_GPIO19 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio19_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio19_in_req),
     .cnt_o(port_mux_sel_gpio_gpio19_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio19_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio19_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio19_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio19_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO19_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.gpio.gpio19_in = pads_to_mux_i.pad_io19.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio19_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio20_in
  logic [0:0] port_mux_sel_gpio_gpio20_in_req;
  logic [PORT_MUX_GROUP_PAD_IO20_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio20_in_arbitrated;
  logic port_mux_sel_gpio_gpio20_in_no_connection;

   assign port_mux_sel_gpio_gpio20_in_req[PORT_MUX_GROUP_PAD_IO20_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_GPIO_GPIO20 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio20_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio20_in_req),
     .cnt_o(port_mux_sel_gpio_gpio20_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio20_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio20_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio20_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio20_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO20_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.gpio.gpio20_in = pads_to_mux_i.pad_io20.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio20_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio21_in
  logic [0:0] port_mux_sel_gpio_gpio21_in_req;
  logic [PORT_MUX_GROUP_PAD_IO21_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio21_in_arbitrated;
  logic port_mux_sel_gpio_gpio21_in_no_connection;

   assign port_mux_sel_gpio_gpio21_in_req[PORT_MUX_GROUP_PAD_IO21_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_GPIO_GPIO21 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio21_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio21_in_req),
     .cnt_o(port_mux_sel_gpio_gpio21_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio21_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio21_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio21_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio21_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO21_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.gpio.gpio21_in = pads_to_mux_i.pad_io21.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio21_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio22_in
  logic [0:0] port_mux_sel_gpio_gpio22_in_req;
  logic [PORT_MUX_GROUP_PAD_IO22_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio22_in_arbitrated;
  logic port_mux_sel_gpio_gpio22_in_no_connection;

   assign port_mux_sel_gpio_gpio22_in_req[PORT_MUX_GROUP_PAD_IO22_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_GPIO_GPIO22 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio22_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio22_in_req),
     .cnt_o(port_mux_sel_gpio_gpio22_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio22_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio22_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio22_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio22_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO22_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.gpio.gpio22_in = pads_to_mux_i.pad_io22.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio22_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio23_in
  logic [0:0] port_mux_sel_gpio_gpio23_in_req;
  logic [PORT_MUX_GROUP_PAD_IO23_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio23_in_arbitrated;
  logic port_mux_sel_gpio_gpio23_in_no_connection;

   assign port_mux_sel_gpio_gpio23_in_req[PORT_MUX_GROUP_PAD_IO23_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_GPIO_GPIO23 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio23_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio23_in_req),
     .cnt_o(port_mux_sel_gpio_gpio23_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio23_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio23_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio23_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio23_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO23_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.gpio.gpio23_in = pads_to_mux_i.pad_io23.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio23_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio24_in
  logic [0:0] port_mux_sel_gpio_gpio24_in_req;
  logic [PORT_MUX_GROUP_PAD_IO24_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio24_in_arbitrated;
  logic port_mux_sel_gpio_gpio24_in_no_connection;

   assign port_mux_sel_gpio_gpio24_in_req[PORT_MUX_GROUP_PAD_IO24_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_GPIO_GPIO24 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio24_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio24_in_req),
     .cnt_o(port_mux_sel_gpio_gpio24_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio24_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio24_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio24_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio24_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO24_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.gpio.gpio24_in = pads_to_mux_i.pad_io24.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio24_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio25_in
  logic [0:0] port_mux_sel_gpio_gpio25_in_req;
  logic [PORT_MUX_GROUP_PAD_IO25_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio25_in_arbitrated;
  logic port_mux_sel_gpio_gpio25_in_no_connection;

   assign port_mux_sel_gpio_gpio25_in_req[PORT_MUX_GROUP_PAD_IO25_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_GPIO_GPIO25 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio25_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio25_in_req),
     .cnt_o(port_mux_sel_gpio_gpio25_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio25_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio25_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio25_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio25_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO25_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.gpio.gpio25_in = pads_to_mux_i.pad_io25.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio25_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio26_in
  logic [0:0] port_mux_sel_gpio_gpio26_in_req;
  logic [PORT_MUX_GROUP_PAD_IO26_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio26_in_arbitrated;
  logic port_mux_sel_gpio_gpio26_in_no_connection;

   assign port_mux_sel_gpio_gpio26_in_req[PORT_MUX_GROUP_PAD_IO26_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_GPIO_GPIO26 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio26_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio26_in_req),
     .cnt_o(port_mux_sel_gpio_gpio26_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio26_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio26_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio26_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio26_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO26_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.gpio.gpio26_in = pads_to_mux_i.pad_io26.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio26_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio27_in
  logic [0:0] port_mux_sel_gpio_gpio27_in_req;
  logic [PORT_MUX_GROUP_PAD_IO27_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio27_in_arbitrated;
  logic port_mux_sel_gpio_gpio27_in_no_connection;

   assign port_mux_sel_gpio_gpio27_in_req[PORT_MUX_GROUP_PAD_IO27_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_GPIO_GPIO27 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio27_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio27_in_req),
     .cnt_o(port_mux_sel_gpio_gpio27_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio27_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio27_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio27_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio27_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO27_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.gpio.gpio27_in = pads_to_mux_i.pad_io27.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio27_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio28_in
  logic [0:0] port_mux_sel_gpio_gpio28_in_req;
  logic [PORT_MUX_GROUP_PAD_IO28_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio28_in_arbitrated;
  logic port_mux_sel_gpio_gpio28_in_no_connection;

   assign port_mux_sel_gpio_gpio28_in_req[PORT_MUX_GROUP_PAD_IO28_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_GPIO_GPIO28 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio28_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio28_in_req),
     .cnt_o(port_mux_sel_gpio_gpio28_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio28_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio28_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio28_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio28_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO28_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.gpio.gpio28_in = pads_to_mux_i.pad_io28.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio28_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio29_in
  logic [0:0] port_mux_sel_gpio_gpio29_in_req;
  logic [PORT_MUX_GROUP_PAD_IO29_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio29_in_arbitrated;
  logic port_mux_sel_gpio_gpio29_in_no_connection;

   assign port_mux_sel_gpio_gpio29_in_req[PORT_MUX_GROUP_PAD_IO29_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_GPIO_GPIO29 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio29_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio29_in_req),
     .cnt_o(port_mux_sel_gpio_gpio29_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio29_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio29_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio29_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio29_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO29_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.gpio.gpio29_in = pads_to_mux_i.pad_io29.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio29_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio30_in
  logic [0:0] port_mux_sel_gpio_gpio30_in_req;
  logic [PORT_MUX_GROUP_PAD_IO30_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio30_in_arbitrated;
  logic port_mux_sel_gpio_gpio30_in_no_connection;

   assign port_mux_sel_gpio_gpio30_in_req[PORT_MUX_GROUP_PAD_IO30_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_GPIO_GPIO30 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio30_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio30_in_req),
     .cnt_o(port_mux_sel_gpio_gpio30_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio30_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio30_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio30_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio30_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO30_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.gpio.gpio30_in = pads_to_mux_i.pad_io30.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio30_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal gpio31_in
  logic [0:0] port_mux_sel_gpio_gpio31_in_req;
  logic [PORT_MUX_GROUP_PAD_IO31_SEL_WIDTH-1:0] port_mux_sel_gpio_gpio31_in_arbitrated;
  logic port_mux_sel_gpio_gpio31_in_no_connection;

   assign port_mux_sel_gpio_gpio31_in_req[PORT_MUX_GROUP_PAD_IO31_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_GPIO_GPIO31 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(1),
     .MODE(1'b0)
   ) i_port_muxsel_gpio_gpio31_in_arbiter (
     .in_i(port_mux_sel_gpio_gpio31_in_req),
     .cnt_o(port_mux_sel_gpio_gpio31_in_arbitrated),
     .empty_o(port_mux_sel_gpio_gpio31_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_gpio_gpio31_in_no_connection) begin
        port_signals_pad2soc_o.gpio.gpio31_in = 1'b0;
     end else begin
        unique case (port_mux_sel_gpio_gpio31_in_arbitrated)
          PORT_MUX_GROUP_PAD_IO31_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.gpio.gpio31_in = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.gpio.gpio31_in = 1'b0;
          end
       endcase
     end
   end

  // Port Group i2c0

  // Port Signal sda_i
  logic [31:0] port_mux_sel_i2c0_sda_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_i2c0_sda_i_arbitrated;
  logic port_mux_sel_i2c0_sda_i_no_connection;

   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2C0_SDA ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_sda_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2C0_SDA ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_i2c0_sda_i_arbiter (
     .in_i(port_mux_sel_i2c0_sda_i_req),
     .cnt_o(port_mux_sel_i2c0_sda_i_arbitrated),
     .empty_o(port_mux_sel_i2c0_sda_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_i2c0_sda_i_no_connection) begin
        port_signals_pad2soc_o.i2c0.sda_i = 1'b1;
     end else begin
        unique case (port_mux_sel_i2c0_sda_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.i2c0.sda_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.i2c0.sda_i = 1'b1;
          end
       endcase
     end
   end


  // Port Signal scl_i
  logic [31:0] port_mux_sel_i2c0_scl_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_i2c0_scl_i_arbitrated;
  logic port_mux_sel_i2c0_scl_i_no_connection;

   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2C0_SCL ? 1'b1 : 1'b0;
   assign port_mux_sel_i2c0_scl_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2C0_SCL ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_i2c0_scl_i_arbiter (
     .in_i(port_mux_sel_i2c0_scl_i_req),
     .cnt_o(port_mux_sel_i2c0_scl_i_arbitrated),
     .empty_o(port_mux_sel_i2c0_scl_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_i2c0_scl_i_no_connection) begin
        port_signals_pad2soc_o.i2c0.scl_i = 1'b1;
     end else begin
        unique case (port_mux_sel_i2c0_scl_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.i2c0.scl_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.i2c0.scl_i = 1'b1;
          end
       endcase
     end
   end

  // Port Group uart0

  // Port Signal rx_i
  logic [31:0] port_mux_sel_uart0_rx_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_uart0_rx_i_arbitrated;
  logic port_mux_sel_uart0_rx_i_no_connection;

   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_UART0_RX ? 1'b1 : 1'b0;
   assign port_mux_sel_uart0_rx_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_UART0_RX ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_uart0_rx_i_arbiter (
     .in_i(port_mux_sel_uart0_rx_i_req),
     .cnt_o(port_mux_sel_uart0_rx_i_arbitrated),
     .empty_o(port_mux_sel_uart0_rx_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_uart0_rx_i_no_connection) begin
        port_signals_pad2soc_o.uart0.rx_i = 1'b1;
     end else begin
        unique case (port_mux_sel_uart0_rx_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.uart0.rx_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.uart0.rx_i = 1'b1;
          end
       endcase
     end
   end


  // Port Group qspim0

  // Port Signal sd0_i
  logic [31:0] port_mux_sel_qspim0_sd0_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_qspim0_sd0_i_arbitrated;
  logic port_mux_sel_qspim0_sd0_i_no_connection;

   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_SDIO0 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_qspim0_sd0_i_arbiter (
     .in_i(port_mux_sel_qspim0_sd0_i_req),
     .cnt_o(port_mux_sel_qspim0_sd0_i_arbitrated),
     .empty_o(port_mux_sel_qspim0_sd0_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_qspim0_sd0_i_no_connection) begin
        port_signals_pad2soc_o.qspim0.sd0_i = 1'b0;
     end else begin
        unique case (port_mux_sel_qspim0_sd0_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.qspim0.sd0_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.qspim0.sd0_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal sd1_i
  logic [31:0] port_mux_sel_qspim0_sd1_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_qspim0_sd1_i_arbitrated;
  logic port_mux_sel_qspim0_sd1_i_no_connection;

   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_SDIO1 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_qspim0_sd1_i_arbiter (
     .in_i(port_mux_sel_qspim0_sd1_i_req),
     .cnt_o(port_mux_sel_qspim0_sd1_i_arbitrated),
     .empty_o(port_mux_sel_qspim0_sd1_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_qspim0_sd1_i_no_connection) begin
        port_signals_pad2soc_o.qspim0.sd1_i = 1'b0;
     end else begin
        unique case (port_mux_sel_qspim0_sd1_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.qspim0.sd1_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.qspim0.sd1_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal sd2_i
  logic [31:0] port_mux_sel_qspim0_sd2_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_qspim0_sd2_i_arbitrated;
  logic port_mux_sel_qspim0_sd2_i_no_connection;

   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_SDIO2 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_qspim0_sd2_i_arbiter (
     .in_i(port_mux_sel_qspim0_sd2_i_req),
     .cnt_o(port_mux_sel_qspim0_sd2_i_arbitrated),
     .empty_o(port_mux_sel_qspim0_sd2_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_qspim0_sd2_i_no_connection) begin
        port_signals_pad2soc_o.qspim0.sd2_i = 1'b0;
     end else begin
        unique case (port_mux_sel_qspim0_sd2_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.qspim0.sd2_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.qspim0.sd2_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal sd3_i
  logic [31:0] port_mux_sel_qspim0_sd3_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_qspim0_sd3_i_arbitrated;
  logic port_mux_sel_qspim0_sd3_i_no_connection;

   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;
   assign port_mux_sel_qspim0_sd3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_QSPIM0_SDIO3 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_qspim0_sd3_i_arbiter (
     .in_i(port_mux_sel_qspim0_sd3_i_req),
     .cnt_o(port_mux_sel_qspim0_sd3_i_arbitrated),
     .empty_o(port_mux_sel_qspim0_sd3_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_qspim0_sd3_i_no_connection) begin
        port_signals_pad2soc_o.qspim0.sd3_i = 1'b0;
     end else begin
        unique case (port_mux_sel_qspim0_sd3_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.qspim0.sd3_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.qspim0.sd3_i = 1'b0;
          end
       endcase
     end
   end






  // Port Group cpi0

  // Port Signal pclk_i
  logic [31:0] port_mux_sel_cpi0_pclk_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_pclk_i_arbitrated;
  logic port_mux_sel_cpi0_pclk_i_no_connection;

   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_PCLK ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_pclk_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_PCLK ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_pclk_i_arbiter (
     .in_i(port_mux_sel_cpi0_pclk_i_req),
     .cnt_o(port_mux_sel_cpi0_pclk_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_pclk_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_pclk_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.pclk_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_pclk_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.pclk_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.pclk_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal hsync_i
  logic [31:0] port_mux_sel_cpi0_hsync_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_hsync_i_arbitrated;
  logic port_mux_sel_cpi0_hsync_i_no_connection;

   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_hsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_HSYNC ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_hsync_i_arbiter (
     .in_i(port_mux_sel_cpi0_hsync_i_req),
     .cnt_o(port_mux_sel_cpi0_hsync_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_hsync_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_hsync_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.hsync_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_hsync_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.hsync_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.hsync_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal vsync_i
  logic [31:0] port_mux_sel_cpi0_vsync_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_vsync_i_arbitrated;
  logic port_mux_sel_cpi0_vsync_i_no_connection;

   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_vsync_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_VSYNC ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_vsync_i_arbiter (
     .in_i(port_mux_sel_cpi0_vsync_i_req),
     .cnt_o(port_mux_sel_cpi0_vsync_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_vsync_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_vsync_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.vsync_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_vsync_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.vsync_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.vsync_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal data0_i
  logic [31:0] port_mux_sel_cpi0_data0_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_data0_i_arbitrated;
  logic port_mux_sel_cpi0_data0_i_no_connection;

   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data0_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA0 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_data0_i_arbiter (
     .in_i(port_mux_sel_cpi0_data0_i_req),
     .cnt_o(port_mux_sel_cpi0_data0_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_data0_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_data0_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.data0_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_data0_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.data0_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.data0_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal data1_i
  logic [31:0] port_mux_sel_cpi0_data1_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_data1_i_arbitrated;
  logic port_mux_sel_cpi0_data1_i_no_connection;

   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data1_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA1 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_data1_i_arbiter (
     .in_i(port_mux_sel_cpi0_data1_i_req),
     .cnt_o(port_mux_sel_cpi0_data1_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_data1_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_data1_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.data1_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_data1_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.data1_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.data1_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal data2_i
  logic [31:0] port_mux_sel_cpi0_data2_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_data2_i_arbitrated;
  logic port_mux_sel_cpi0_data2_i_no_connection;

   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data2_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA2 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_data2_i_arbiter (
     .in_i(port_mux_sel_cpi0_data2_i_req),
     .cnt_o(port_mux_sel_cpi0_data2_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_data2_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_data2_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.data2_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_data2_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.data2_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.data2_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal data3_i
  logic [31:0] port_mux_sel_cpi0_data3_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_data3_i_arbitrated;
  logic port_mux_sel_cpi0_data3_i_no_connection;

   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data3_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA3 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_data3_i_arbiter (
     .in_i(port_mux_sel_cpi0_data3_i_req),
     .cnt_o(port_mux_sel_cpi0_data3_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_data3_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_data3_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.data3_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_data3_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.data3_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.data3_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal data4_i
  logic [31:0] port_mux_sel_cpi0_data4_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_data4_i_arbitrated;
  logic port_mux_sel_cpi0_data4_i_no_connection;

   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data4_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA4 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_data4_i_arbiter (
     .in_i(port_mux_sel_cpi0_data4_i_req),
     .cnt_o(port_mux_sel_cpi0_data4_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_data4_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_data4_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.data4_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_data4_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.data4_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.data4_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal data5_i
  logic [31:0] port_mux_sel_cpi0_data5_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_data5_i_arbitrated;
  logic port_mux_sel_cpi0_data5_i_no_connection;

   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data5_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA5 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_data5_i_arbiter (
     .in_i(port_mux_sel_cpi0_data5_i_req),
     .cnt_o(port_mux_sel_cpi0_data5_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_data5_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_data5_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.data5_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_data5_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.data5_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.data5_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal data6_i
  logic [31:0] port_mux_sel_cpi0_data6_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_data6_i_arbitrated;
  logic port_mux_sel_cpi0_data6_i_no_connection;

   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data6_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA6 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_data6_i_arbiter (
     .in_i(port_mux_sel_cpi0_data6_i_req),
     .cnt_o(port_mux_sel_cpi0_data6_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_data6_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_data6_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.data6_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_data6_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.data6_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.data6_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal data7_i
  logic [31:0] port_mux_sel_cpi0_data7_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_data7_i_arbitrated;
  logic port_mux_sel_cpi0_data7_i_no_connection;

   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data7_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA7 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_data7_i_arbiter (
     .in_i(port_mux_sel_cpi0_data7_i_req),
     .cnt_o(port_mux_sel_cpi0_data7_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_data7_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_data7_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.data7_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_data7_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.data7_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.data7_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal data8_i
  logic [31:0] port_mux_sel_cpi0_data8_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_data8_i_arbitrated;
  logic port_mux_sel_cpi0_data8_i_no_connection;

   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data8_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA8 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_data8_i_arbiter (
     .in_i(port_mux_sel_cpi0_data8_i_req),
     .cnt_o(port_mux_sel_cpi0_data8_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_data8_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_data8_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.data8_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_data8_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.data8_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.data8_i = 1'b0;
          end
       endcase
     end
   end


  // Port Signal data9_i
  logic [31:0] port_mux_sel_cpi0_data9_i_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_cpi0_data9_i_arbitrated;
  logic port_mux_sel_cpi0_data9_i_no_connection;

   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;
   assign port_mux_sel_cpi0_data9_i_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_CPI0_DATA9 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_cpi0_data9_i_arbiter (
     .in_i(port_mux_sel_cpi0_data9_i_req),
     .cnt_o(port_mux_sel_cpi0_data9_i_arbitrated),
     .empty_o(port_mux_sel_cpi0_data9_i_no_connection)
   );

   always_comb begin
     if (port_mux_sel_cpi0_data9_i_no_connection) begin
        port_signals_pad2soc_o.cpi0.data9_i = 1'b0;
     end else begin
        unique case (port_mux_sel_cpi0_data9_i_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.cpi0.data9_i = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.cpi0.data9_i = 1'b0;
          end
       endcase
     end
   end

  // Port Group sdio0


  // Port Signal sdcmd_in
  logic [31:0] port_mux_sel_sdio0_sdcmd_in_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_sdio0_sdcmd_in_arbitrated;
  logic port_mux_sel_sdio0_sdcmd_in_no_connection;

   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sdcmd_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_SDIO0_SDCMD ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_sdio0_sdcmd_in_arbiter (
     .in_i(port_mux_sel_sdio0_sdcmd_in_req),
     .cnt_o(port_mux_sel_sdio0_sdcmd_in_arbitrated),
     .empty_o(port_mux_sel_sdio0_sdcmd_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_sdio0_sdcmd_in_no_connection) begin
        port_signals_pad2soc_o.sdio0.sdcmd_in = 1'b0;
     end else begin
        unique case (port_mux_sel_sdio0_sdcmd_in_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.sdio0.sdcmd_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal sddata0_in
  logic [31:0] port_mux_sel_sdio0_sddata0_in_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_sdio0_sddata0_in_arbitrated;
  logic port_mux_sel_sdio0_sddata0_in_no_connection;

   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_SDIO0_SDDATA0 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_sdio0_sddata0_in_arbiter (
     .in_i(port_mux_sel_sdio0_sddata0_in_req),
     .cnt_o(port_mux_sel_sdio0_sddata0_in_arbitrated),
     .empty_o(port_mux_sel_sdio0_sddata0_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_sdio0_sddata0_in_no_connection) begin
        port_signals_pad2soc_o.sdio0.sddata0_in = 1'b0;
     end else begin
        unique case (port_mux_sel_sdio0_sddata0_in_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.sdio0.sddata0_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal sddata1_in
  logic [31:0] port_mux_sel_sdio0_sddata1_in_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_sdio0_sddata1_in_arbitrated;
  logic port_mux_sel_sdio0_sddata1_in_no_connection;

   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_SDIO0_SDDATA1 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_sdio0_sddata1_in_arbiter (
     .in_i(port_mux_sel_sdio0_sddata1_in_req),
     .cnt_o(port_mux_sel_sdio0_sddata1_in_arbitrated),
     .empty_o(port_mux_sel_sdio0_sddata1_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_sdio0_sddata1_in_no_connection) begin
        port_signals_pad2soc_o.sdio0.sddata1_in = 1'b0;
     end else begin
        unique case (port_mux_sel_sdio0_sddata1_in_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.sdio0.sddata1_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal sddata2_in
  logic [31:0] port_mux_sel_sdio0_sddata2_in_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_sdio0_sddata2_in_arbitrated;
  logic port_mux_sel_sdio0_sddata2_in_no_connection;

   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata2_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_SDIO0_SDDATA2 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_sdio0_sddata2_in_arbiter (
     .in_i(port_mux_sel_sdio0_sddata2_in_req),
     .cnt_o(port_mux_sel_sdio0_sddata2_in_arbitrated),
     .empty_o(port_mux_sel_sdio0_sddata2_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_sdio0_sddata2_in_no_connection) begin
        port_signals_pad2soc_o.sdio0.sddata2_in = 1'b0;
     end else begin
        unique case (port_mux_sel_sdio0_sddata2_in_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.sdio0.sddata2_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal sddata3_in
  logic [31:0] port_mux_sel_sdio0_sddata3_in_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_sdio0_sddata3_in_arbitrated;
  logic port_mux_sel_sdio0_sddata3_in_no_connection;

   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;
   assign port_mux_sel_sdio0_sddata3_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_SDIO0_SDDATA3 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_sdio0_sddata3_in_arbiter (
     .in_i(port_mux_sel_sdio0_sddata3_in_req),
     .cnt_o(port_mux_sel_sdio0_sddata3_in_arbitrated),
     .empty_o(port_mux_sel_sdio0_sddata3_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_sdio0_sddata3_in_no_connection) begin
        port_signals_pad2soc_o.sdio0.sddata3_in = 1'b0;
     end else begin
        unique case (port_mux_sel_sdio0_sddata3_in_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.sdio0.sddata3_in = 1'b0;
          end
       endcase
     end
   end

  // Port Group i2s0

  // Port Signal master_sck_in
  logic [31:0] port_mux_sel_i2s0_master_sck_in_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_i2s0_master_sck_in_arbitrated;
  logic port_mux_sel_i2s0_master_sck_in_no_connection;

   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_MASTER_SCK ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_i2s0_master_sck_in_arbiter (
     .in_i(port_mux_sel_i2s0_master_sck_in_req),
     .cnt_o(port_mux_sel_i2s0_master_sck_in_arbitrated),
     .empty_o(port_mux_sel_i2s0_master_sck_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_i2s0_master_sck_in_no_connection) begin
        port_signals_pad2soc_o.i2s0.master_sck_in = 1'b0;
     end else begin
        unique case (port_mux_sel_i2s0_master_sck_in_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.i2s0.master_sck_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal master_ws_in
  logic [31:0] port_mux_sel_i2s0_master_ws_in_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_i2s0_master_ws_in_arbitrated;
  logic port_mux_sel_i2s0_master_ws_in_no_connection;

   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_master_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_MASTER_WS ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_i2s0_master_ws_in_arbiter (
     .in_i(port_mux_sel_i2s0_master_ws_in_req),
     .cnt_o(port_mux_sel_i2s0_master_ws_in_arbitrated),
     .empty_o(port_mux_sel_i2s0_master_ws_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_i2s0_master_ws_in_no_connection) begin
        port_signals_pad2soc_o.i2s0.master_ws_in = 1'b0;
     end else begin
        unique case (port_mux_sel_i2s0_master_ws_in_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.i2s0.master_ws_in = 1'b0;
          end
       endcase
     end
   end




  // Port Signal slave_sck_in
  logic [31:0] port_mux_sel_i2s0_slave_sck_in_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_i2s0_slave_sck_in_arbitrated;
  logic port_mux_sel_i2s0_slave_sck_in_no_connection;

   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sck_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_SLAVE_SCK ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_i2s0_slave_sck_in_arbiter (
     .in_i(port_mux_sel_i2s0_slave_sck_in_req),
     .cnt_o(port_mux_sel_i2s0_slave_sck_in_arbitrated),
     .empty_o(port_mux_sel_i2s0_slave_sck_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_i2s0_slave_sck_in_no_connection) begin
        port_signals_pad2soc_o.i2s0.slave_sck_in = 1'b0;
     end else begin
        unique case (port_mux_sel_i2s0_slave_sck_in_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.i2s0.slave_sck_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal slave_ws_in
  logic [31:0] port_mux_sel_i2s0_slave_ws_in_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_i2s0_slave_ws_in_arbitrated;
  logic port_mux_sel_i2s0_slave_ws_in_no_connection;

   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_ws_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_SLAVE_WS ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_i2s0_slave_ws_in_arbiter (
     .in_i(port_mux_sel_i2s0_slave_ws_in_req),
     .cnt_o(port_mux_sel_i2s0_slave_ws_in_arbitrated),
     .empty_o(port_mux_sel_i2s0_slave_ws_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_i2s0_slave_ws_in_no_connection) begin
        port_signals_pad2soc_o.i2s0.slave_ws_in = 1'b0;
     end else begin
        unique case (port_mux_sel_i2s0_slave_ws_in_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.i2s0.slave_ws_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal slave_sd0_in
  logic [31:0] port_mux_sel_i2s0_slave_sd0_in_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_i2s0_slave_sd0_in_arbitrated;
  logic port_mux_sel_i2s0_slave_sd0_in_no_connection;

   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd0_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_SLAVE_SD0 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_i2s0_slave_sd0_in_arbiter (
     .in_i(port_mux_sel_i2s0_slave_sd0_in_req),
     .cnt_o(port_mux_sel_i2s0_slave_sd0_in_arbitrated),
     .empty_o(port_mux_sel_i2s0_slave_sd0_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_i2s0_slave_sd0_in_no_connection) begin
        port_signals_pad2soc_o.i2s0.slave_sd0_in = 1'b0;
     end else begin
        unique case (port_mux_sel_i2s0_slave_sd0_in_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.i2s0.slave_sd0_in = 1'b0;
          end
       endcase
     end
   end


  // Port Signal slave_sd1_in
  logic [31:0] port_mux_sel_i2s0_slave_sd1_in_req;
  logic [PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_WIDTH-1:0] port_mux_sel_i2s0_slave_sd1_in_arbitrated;
  logic port_mux_sel_i2s0_slave_sd1_in_no_connection;

   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00] = s_reg2hw.pad_io00_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO00_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01] = s_reg2hw.pad_io01_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO01_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02] = s_reg2hw.pad_io02_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO02_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03] = s_reg2hw.pad_io03_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO03_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04] = s_reg2hw.pad_io04_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO04_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05] = s_reg2hw.pad_io05_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO05_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06] = s_reg2hw.pad_io06_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO06_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07] = s_reg2hw.pad_io07_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO07_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08] = s_reg2hw.pad_io08_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO08_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09] = s_reg2hw.pad_io09_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO09_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10] = s_reg2hw.pad_io10_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO10_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11] = s_reg2hw.pad_io11_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO11_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12] = s_reg2hw.pad_io12_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO12_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13] = s_reg2hw.pad_io13_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO13_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14] = s_reg2hw.pad_io14_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO14_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15] = s_reg2hw.pad_io15_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO15_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16] = s_reg2hw.pad_io16_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO16_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17] = s_reg2hw.pad_io17_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO17_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18] = s_reg2hw.pad_io18_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO18_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19] = s_reg2hw.pad_io19_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO19_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20] = s_reg2hw.pad_io20_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO20_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21] = s_reg2hw.pad_io21_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO21_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22] = s_reg2hw.pad_io22_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO22_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23] = s_reg2hw.pad_io23_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO23_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24] = s_reg2hw.pad_io24_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO24_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25] = s_reg2hw.pad_io25_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO25_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26] = s_reg2hw.pad_io26_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO26_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27] = s_reg2hw.pad_io27_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO27_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28] = s_reg2hw.pad_io28_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO28_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29] = s_reg2hw.pad_io29_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO29_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30] = s_reg2hw.pad_io30_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO30_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;
   assign port_mux_sel_i2s0_slave_sd1_in_req[PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31] = s_reg2hw.pad_io31_mux_sel.q == PAD_MUX_GROUP_ALL_MUXED_IOS_PAD_IO31_SEL_I2S0_SLAVE_SD1 ? 1'b1 : 1'b0;

   lzc #(
     .WIDTH(32),
     .MODE(1'b0)
   ) i_port_muxsel_i2s0_slave_sd1_in_arbiter (
     .in_i(port_mux_sel_i2s0_slave_sd1_in_req),
     .cnt_o(port_mux_sel_i2s0_slave_sd1_in_arbitrated),
     .empty_o(port_mux_sel_i2s0_slave_sd1_in_no_connection)
   );

   always_comb begin
     if (port_mux_sel_i2s0_slave_sd1_in_no_connection) begin
        port_signals_pad2soc_o.i2s0.slave_sd1_in = 1'b0;
     end else begin
        unique case (port_mux_sel_i2s0_slave_sd1_in_arbitrated)
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO00: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io00.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO01: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io01.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO02: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io02.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO03: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io03.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO04: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io04.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO05: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io05.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO06: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io06.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO07: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io07.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO08: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io08.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO09: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io09.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO10: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io10.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO11: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io11.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO12: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io12.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO13: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io13.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO14: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io14.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO15: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io15.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO16: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io16.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO17: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io17.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO18: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io18.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO19: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io19.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO20: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io20.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO21: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io21.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO22: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io22.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO23: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io23.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO24: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io24.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO25: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io25.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO26: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io26.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO27: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io27.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO28: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io28.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO29: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io29.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO30: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io30.pad2chip;
          end
          PORT_MUX_GROUP_ALL_MUXED_IOS_SEL_PAD_IO31: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = pads_to_mux_i.pad_io31.pad2chip;
          end
          default: begin
            port_signals_pad2soc_o.i2s0.slave_sd1_in = 1'b0;
          end
       endcase
     end
   end

endmodule : pulpissimo_padframe_all_pads_muxer
