csl_enum kq {
	dq = 20,
	rg = 91,
	wp = 24,
	vj = 14,
	pe = 11,
	sy = 26,
	go = 9,
	qg = 48,
	yr = 71
};
csl_enum dy {
	bp,
	vh,
	hp,
	sc,
	xf,
	td
};
csl_enum vn {
	ku,
	eg,
	et,
	na,
	ut,
	ol,
	bp,
	gg,
	rj,
	xn,
	qf,
	el,
	je
};
csl_isa_instruction_format uu{
    uu( ){
     generate_decoder( fqse);
  }
}
;
csl_isa_instruction vs : uu{
    vs( ){
    set_asm_mnemonic( );
  }
}
;
csl_isa_instruction ri : uu{
    ri( ){
    set_asm_mnemonic( fr);
  }
}
;
csl_isa_instruction xr : uu{
    xr( ){
    set_asm_mnemonic( csl_list "ec", "ub", "kt", "hn", "iw");
  }
}
;
csl_isa is{
    is( ){
     set_decoder_name( "ly");
     set_decoder_out_name_prefix( "dq");
     set_decoder_out_name_suffix( "xo");
     generate_decoder( gb);
     print( isa.txt);
  }
}
;
csl_fifo in{
   in( ){
     add_logic( almost_empty, 8);
     add_logic( wr_credit);
  }
}
;
csl_memory_map_page xc{
    xc( ){
     set_address_increment( 8);
     set_next_address( 3);
     get_next_address( );
     add_reserved_address_range( 5, 7);
     get_data_word_wodth( );
     get_aligment( );
     get_endianess( );
     get_symbol_lenght( );
  }
}
;
csl_memory_map_page bo{
  xc cn;
  xc tp;
  xc pu;
    bo( ){
     set_address_increment( 7);
     get_address_increment( );
     set_next_address( 4);
     get_next_address( );
     get_lower_bound( );
     get_upper_bound( );
     get_aligment( );
     set_endianess( big_endian);
     get_endianess( );
     get_symbol_lenght( );
  }
}
;
csl_memory_map uf{
  xc eo;
  bo ym;
  bo ah;
  xc aq;
  bo dq;
    uf( ){
     auto_gen_memory_map( );
.add_to_memory_map( none); 
     set_type( hierach);
     set_prefix( rv);
     get_prefix( );
     set_suffix( ws);
  }
}
;
csl_register mc{
    mc( ){
     set_address( uf, );
     add_logic( serial_output);
     add_logic( wr_en);
     set_value( 8);
     clear_value( 6);
     set_lock_enable_bit( 1);
     set_count_amount( 0);
     add_logic( cnt_dir_signal);
     add_logic( dec_signal);
  }
}
;
csl_register yt{
    yt( ){
     set_depth( 1);
     get_depth( );
     add_logic( read_valid);
     create_rtl_module( );
     set_const_value( 3);
     add_logic( bypass);
  }
}
;
