Classic Timing Analyzer report for Apricancello
Mon May 26 20:14:54 2008
Quartus II Version 6.1 Build 201 11/27/2006 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                              ;
+------------------------------+-------+---------------+----------------------------------+----------------------+------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                 ; To                           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+----------------------+------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.951 ns                         ; fs                   ; Timer:inst11|Count[3]        ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 7.617 ns                         ; Timer:inst11|out_reg ; value[7]                     ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 10.410 ns                        ; fs                   ; value[7]                     ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.759 ns                        ; fc                   ; Stati_Cancello:inst|APERTURA ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 240.50 MHz ( period = 4.158 ns ) ; Timer:inst11|out_reg ; Timer:inst11|Count[3]        ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                      ;                              ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+----------------------+------------------------------+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP1C3T100C6        ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                               ;
+-------+------------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                         ; To                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 240.50 MHz ( period = 4.158 ns )               ; Timer:inst11|out_reg         ; Timer:inst11|Count[1]        ; clk        ; clk      ; None                        ; None                      ; 3.956 ns                ;
; N/A   ; 240.50 MHz ( period = 4.158 ns )               ; Timer:inst11|out_reg         ; Timer:inst11|Count[2]        ; clk        ; clk      ; None                        ; None                      ; 3.956 ns                ;
; N/A   ; 240.50 MHz ( period = 4.158 ns )               ; Timer:inst11|out_reg         ; Timer:inst11|Count[7]        ; clk        ; clk      ; None                        ; None                      ; 3.956 ns                ;
; N/A   ; 240.50 MHz ( period = 4.158 ns )               ; Timer:inst11|out_reg         ; Timer:inst11|Count[6]        ; clk        ; clk      ; None                        ; None                      ; 3.956 ns                ;
; N/A   ; 240.50 MHz ( period = 4.158 ns )               ; Timer:inst11|out_reg         ; Timer:inst11|Count[4]        ; clk        ; clk      ; None                        ; None                      ; 3.956 ns                ;
; N/A   ; 240.50 MHz ( period = 4.158 ns )               ; Timer:inst11|out_reg         ; Timer:inst11|Count[5]        ; clk        ; clk      ; None                        ; None                      ; 3.956 ns                ;
; N/A   ; 240.50 MHz ( period = 4.158 ns )               ; Timer:inst11|out_reg         ; Timer:inst11|Count[3]        ; clk        ; clk      ; None                        ; None                      ; 3.956 ns                ;
; N/A   ; 262.95 MHz ( period = 3.803 ns )               ; Stati_Cancello:inst|APERTO   ; Timer:inst11|Count[1]        ; clk        ; clk      ; None                        ; None                      ; 3.601 ns                ;
; N/A   ; 262.95 MHz ( period = 3.803 ns )               ; Stati_Cancello:inst|APERTO   ; Timer:inst11|Count[2]        ; clk        ; clk      ; None                        ; None                      ; 3.601 ns                ;
; N/A   ; 262.95 MHz ( period = 3.803 ns )               ; Stati_Cancello:inst|APERTO   ; Timer:inst11|Count[7]        ; clk        ; clk      ; None                        ; None                      ; 3.601 ns                ;
; N/A   ; 262.95 MHz ( period = 3.803 ns )               ; Stati_Cancello:inst|APERTO   ; Timer:inst11|Count[6]        ; clk        ; clk      ; None                        ; None                      ; 3.601 ns                ;
; N/A   ; 262.95 MHz ( period = 3.803 ns )               ; Stati_Cancello:inst|APERTO   ; Timer:inst11|Count[4]        ; clk        ; clk      ; None                        ; None                      ; 3.601 ns                ;
; N/A   ; 262.95 MHz ( period = 3.803 ns )               ; Stati_Cancello:inst|APERTO   ; Timer:inst11|Count[5]        ; clk        ; clk      ; None                        ; None                      ; 3.601 ns                ;
; N/A   ; 262.95 MHz ( period = 3.803 ns )               ; Stati_Cancello:inst|APERTO   ; Timer:inst11|Count[3]        ; clk        ; clk      ; None                        ; None                      ; 3.601 ns                ;
; N/A   ; 268.67 MHz ( period = 3.722 ns )               ; Stati_Cancello:inst|PAUSA    ; Timer:inst11|Count[1]        ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A   ; 268.67 MHz ( period = 3.722 ns )               ; Stati_Cancello:inst|PAUSA    ; Timer:inst11|Count[2]        ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A   ; 268.67 MHz ( period = 3.722 ns )               ; Stati_Cancello:inst|PAUSA    ; Timer:inst11|Count[7]        ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A   ; 268.67 MHz ( period = 3.722 ns )               ; Stati_Cancello:inst|PAUSA    ; Timer:inst11|Count[6]        ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A   ; 268.67 MHz ( period = 3.722 ns )               ; Stati_Cancello:inst|PAUSA    ; Timer:inst11|Count[4]        ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A   ; 268.67 MHz ( period = 3.722 ns )               ; Stati_Cancello:inst|PAUSA    ; Timer:inst11|Count[5]        ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A   ; 268.67 MHz ( period = 3.722 ns )               ; Stati_Cancello:inst|PAUSA    ; Timer:inst11|Count[3]        ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A   ; 278.86 MHz ( period = 3.586 ns )               ; Timer:inst11|out_reg         ; Timer:inst11|out_reg         ; clk        ; clk      ; None                        ; None                      ; 3.384 ns                ;
; N/A   ; 282.81 MHz ( period = 3.536 ns )               ; Timer:inst11|Count[6]        ; Timer:inst11|Count[1]        ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A   ; 282.81 MHz ( period = 3.536 ns )               ; Timer:inst11|Count[6]        ; Timer:inst11|Count[2]        ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A   ; 282.81 MHz ( period = 3.536 ns )               ; Timer:inst11|Count[6]        ; Timer:inst11|Count[7]        ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A   ; 282.81 MHz ( period = 3.536 ns )               ; Timer:inst11|Count[6]        ; Timer:inst11|Count[6]        ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A   ; 282.81 MHz ( period = 3.536 ns )               ; Timer:inst11|Count[6]        ; Timer:inst11|Count[4]        ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A   ; 282.81 MHz ( period = 3.536 ns )               ; Timer:inst11|Count[6]        ; Timer:inst11|Count[5]        ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A   ; 282.81 MHz ( period = 3.536 ns )               ; Timer:inst11|Count[6]        ; Timer:inst11|Count[3]        ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A   ; 293.77 MHz ( period = 3.404 ns )               ; Timer:inst11|Count[3]        ; Timer:inst11|Count[1]        ; clk        ; clk      ; None                        ; None                      ; 3.202 ns                ;
; N/A   ; 293.77 MHz ( period = 3.404 ns )               ; Timer:inst11|Count[3]        ; Timer:inst11|Count[2]        ; clk        ; clk      ; None                        ; None                      ; 3.202 ns                ;
; N/A   ; 293.77 MHz ( period = 3.404 ns )               ; Timer:inst11|Count[3]        ; Timer:inst11|Count[7]        ; clk        ; clk      ; None                        ; None                      ; 3.202 ns                ;
; N/A   ; 293.77 MHz ( period = 3.404 ns )               ; Timer:inst11|Count[3]        ; Timer:inst11|Count[6]        ; clk        ; clk      ; None                        ; None                      ; 3.202 ns                ;
; N/A   ; 293.77 MHz ( period = 3.404 ns )               ; Timer:inst11|Count[3]        ; Timer:inst11|Count[4]        ; clk        ; clk      ; None                        ; None                      ; 3.202 ns                ;
; N/A   ; 293.77 MHz ( period = 3.404 ns )               ; Timer:inst11|Count[3]        ; Timer:inst11|Count[5]        ; clk        ; clk      ; None                        ; None                      ; 3.202 ns                ;
; N/A   ; 293.77 MHz ( period = 3.404 ns )               ; Timer:inst11|Count[3]        ; Timer:inst11|Count[3]        ; clk        ; clk      ; None                        ; None                      ; 3.202 ns                ;
; N/A   ; 302.21 MHz ( period = 3.309 ns )               ; Timer:inst11|Count[4]        ; Timer:inst11|Count[1]        ; clk        ; clk      ; None                        ; None                      ; 3.107 ns                ;
; N/A   ; 302.21 MHz ( period = 3.309 ns )               ; Timer:inst11|Count[4]        ; Timer:inst11|Count[2]        ; clk        ; clk      ; None                        ; None                      ; 3.107 ns                ;
; N/A   ; 302.21 MHz ( period = 3.309 ns )               ; Timer:inst11|Count[4]        ; Timer:inst11|Count[7]        ; clk        ; clk      ; None                        ; None                      ; 3.107 ns                ;
; N/A   ; 302.21 MHz ( period = 3.309 ns )               ; Timer:inst11|Count[4]        ; Timer:inst11|Count[6]        ; clk        ; clk      ; None                        ; None                      ; 3.107 ns                ;
; N/A   ; 302.21 MHz ( period = 3.309 ns )               ; Timer:inst11|Count[4]        ; Timer:inst11|Count[4]        ; clk        ; clk      ; None                        ; None                      ; 3.107 ns                ;
; N/A   ; 302.21 MHz ( period = 3.309 ns )               ; Timer:inst11|Count[4]        ; Timer:inst11|Count[5]        ; clk        ; clk      ; None                        ; None                      ; 3.107 ns                ;
; N/A   ; 302.21 MHz ( period = 3.309 ns )               ; Timer:inst11|Count[4]        ; Timer:inst11|Count[3]        ; clk        ; clk      ; None                        ; None                      ; 3.107 ns                ;
; N/A   ; 309.50 MHz ( period = 3.231 ns )               ; Stati_Cancello:inst|APERTO   ; Timer:inst11|out_reg         ; clk        ; clk      ; None                        ; None                      ; 3.029 ns                ;
; N/A   ; 315.66 MHz ( period = 3.168 ns )               ; Timer:inst11|Count[5]        ; Timer:inst11|Count[1]        ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A   ; 315.66 MHz ( period = 3.168 ns )               ; Timer:inst11|Count[5]        ; Timer:inst11|Count[2]        ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A   ; 315.66 MHz ( period = 3.168 ns )               ; Timer:inst11|Count[5]        ; Timer:inst11|Count[7]        ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A   ; 315.66 MHz ( period = 3.168 ns )               ; Timer:inst11|Count[5]        ; Timer:inst11|Count[6]        ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A   ; 315.66 MHz ( period = 3.168 ns )               ; Timer:inst11|Count[5]        ; Timer:inst11|Count[4]        ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A   ; 315.66 MHz ( period = 3.168 ns )               ; Timer:inst11|Count[5]        ; Timer:inst11|Count[5]        ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A   ; 315.66 MHz ( period = 3.168 ns )               ; Timer:inst11|Count[5]        ; Timer:inst11|Count[3]        ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A   ; 317.46 MHz ( period = 3.150 ns )               ; Stati_Cancello:inst|PAUSA    ; Timer:inst11|out_reg         ; clk        ; clk      ; None                        ; None                      ; 2.948 ns                ;
; N/A   ; 337.38 MHz ( period = 2.964 ns )               ; Timer:inst11|Count[6]        ; Timer:inst11|out_reg         ; clk        ; clk      ; None                        ; None                      ; 2.762 ns                ;
; N/A   ; 338.18 MHz ( period = 2.957 ns )               ; Timer:inst11|Count[7]        ; Timer:inst11|Count[1]        ; clk        ; clk      ; None                        ; None                      ; 2.755 ns                ;
; N/A   ; 338.18 MHz ( period = 2.957 ns )               ; Timer:inst11|Count[7]        ; Timer:inst11|Count[2]        ; clk        ; clk      ; None                        ; None                      ; 2.755 ns                ;
; N/A   ; 338.18 MHz ( period = 2.957 ns )               ; Timer:inst11|Count[7]        ; Timer:inst11|Count[7]        ; clk        ; clk      ; None                        ; None                      ; 2.755 ns                ;
; N/A   ; 338.18 MHz ( period = 2.957 ns )               ; Timer:inst11|Count[7]        ; Timer:inst11|Count[6]        ; clk        ; clk      ; None                        ; None                      ; 2.755 ns                ;
; N/A   ; 338.18 MHz ( period = 2.957 ns )               ; Timer:inst11|Count[7]        ; Timer:inst11|Count[4]        ; clk        ; clk      ; None                        ; None                      ; 2.755 ns                ;
; N/A   ; 338.18 MHz ( period = 2.957 ns )               ; Timer:inst11|Count[7]        ; Timer:inst11|Count[5]        ; clk        ; clk      ; None                        ; None                      ; 2.755 ns                ;
; N/A   ; 338.18 MHz ( period = 2.957 ns )               ; Timer:inst11|Count[7]        ; Timer:inst11|Count[3]        ; clk        ; clk      ; None                        ; None                      ; 2.755 ns                ;
; N/A   ; 346.02 MHz ( period = 2.890 ns )               ; Timer:inst11|Count[0]        ; Timer:inst11|Count[1]        ; clk        ; clk      ; None                        ; None                      ; 2.688 ns                ;
; N/A   ; 346.02 MHz ( period = 2.890 ns )               ; Timer:inst11|Count[0]        ; Timer:inst11|Count[2]        ; clk        ; clk      ; None                        ; None                      ; 2.688 ns                ;
; N/A   ; 346.02 MHz ( period = 2.890 ns )               ; Timer:inst11|Count[0]        ; Timer:inst11|Count[7]        ; clk        ; clk      ; None                        ; None                      ; 2.688 ns                ;
; N/A   ; 346.02 MHz ( period = 2.890 ns )               ; Timer:inst11|Count[0]        ; Timer:inst11|Count[6]        ; clk        ; clk      ; None                        ; None                      ; 2.688 ns                ;
; N/A   ; 346.02 MHz ( period = 2.890 ns )               ; Timer:inst11|Count[0]        ; Timer:inst11|Count[4]        ; clk        ; clk      ; None                        ; None                      ; 2.688 ns                ;
; N/A   ; 346.02 MHz ( period = 2.890 ns )               ; Timer:inst11|Count[0]        ; Timer:inst11|Count[5]        ; clk        ; clk      ; None                        ; None                      ; 2.688 ns                ;
; N/A   ; 346.02 MHz ( period = 2.890 ns )               ; Timer:inst11|Count[0]        ; Timer:inst11|Count[3]        ; clk        ; clk      ; None                        ; None                      ; 2.688 ns                ;
; N/A   ; 351.62 MHz ( period = 2.844 ns )               ; Timer:inst11|Count[2]        ; Timer:inst11|Count[1]        ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A   ; 351.62 MHz ( period = 2.844 ns )               ; Timer:inst11|Count[2]        ; Timer:inst11|Count[2]        ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A   ; 351.62 MHz ( period = 2.844 ns )               ; Timer:inst11|Count[2]        ; Timer:inst11|Count[7]        ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A   ; 351.62 MHz ( period = 2.844 ns )               ; Timer:inst11|Count[2]        ; Timer:inst11|Count[6]        ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A   ; 351.62 MHz ( period = 2.844 ns )               ; Timer:inst11|Count[2]        ; Timer:inst11|Count[4]        ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A   ; 351.62 MHz ( period = 2.844 ns )               ; Timer:inst11|Count[2]        ; Timer:inst11|Count[5]        ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A   ; 351.62 MHz ( period = 2.844 ns )               ; Timer:inst11|Count[2]        ; Timer:inst11|Count[3]        ; clk        ; clk      ; None                        ; None                      ; 2.642 ns                ;
; N/A   ; 353.11 MHz ( period = 2.832 ns )               ; Timer:inst11|Count[3]        ; Timer:inst11|out_reg         ; clk        ; clk      ; None                        ; None                      ; 2.630 ns                ;
; N/A   ; 365.36 MHz ( period = 2.737 ns )               ; Timer:inst11|Count[4]        ; Timer:inst11|out_reg         ; clk        ; clk      ; None                        ; None                      ; 2.535 ns                ;
; N/A   ; 385.21 MHz ( period = 2.596 ns )               ; Timer:inst11|Count[5]        ; Timer:inst11|out_reg         ; clk        ; clk      ; None                        ; None                      ; 2.394 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|Count[7]        ; Timer:inst11|out_reg         ; clk        ; clk      ; None                        ; None                      ; 2.183 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|Count[0]        ; Timer:inst11|out_reg         ; clk        ; clk      ; None                        ; None                      ; 2.116 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|Count[1]        ; Timer:inst11|Count[1]        ; clk        ; clk      ; None                        ; None                      ; 2.095 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|Count[1]        ; Timer:inst11|Count[2]        ; clk        ; clk      ; None                        ; None                      ; 2.095 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|Count[1]        ; Timer:inst11|Count[7]        ; clk        ; clk      ; None                        ; None                      ; 2.095 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|Count[1]        ; Timer:inst11|Count[6]        ; clk        ; clk      ; None                        ; None                      ; 2.095 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|Count[1]        ; Timer:inst11|Count[4]        ; clk        ; clk      ; None                        ; None                      ; 2.095 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|Count[1]        ; Timer:inst11|Count[5]        ; clk        ; clk      ; None                        ; None                      ; 2.095 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|Count[1]        ; Timer:inst11|Count[3]        ; clk        ; clk      ; None                        ; None                      ; 2.095 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|Count[2]        ; Timer:inst11|out_reg         ; clk        ; clk      ; None                        ; None                      ; 2.070 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Stati_Cancello:inst|APERTURA ; Stati_Cancello:inst|APERTURA ; clk        ; clk      ; None                        ; None                      ; 2.007 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Stati_Cancello:inst|CHIUSO   ; Stati_Cancello:inst|APERTURA ; clk        ; clk      ; None                        ; None                      ; 1.833 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|out_reg         ; Stati_Cancello:inst|CHIUSO   ; clk        ; clk      ; None                        ; None                      ; 1.727 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Stati_Cancello:inst|PAUSA    ; Stati_Cancello:inst|CHIUSO   ; clk        ; clk      ; None                        ; None                      ; 1.596 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|Count[1]        ; Timer:inst11|out_reg         ; clk        ; clk      ; None                        ; None                      ; 1.523 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|out_reg         ; Stati_Cancello:inst|PAUSA    ; clk        ; clk      ; None                        ; None                      ; 1.512 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Stati_Cancello:inst|CHIUSURA ; Stati_Cancello:inst|CHIUSURA ; clk        ; clk      ; None                        ; None                      ; 1.433 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Stati_Cancello:inst|APERTURA ; Stati_Cancello:inst|APERTO   ; clk        ; clk      ; None                        ; None                      ; 1.338 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Stati_Cancello:inst|PAUSA    ; Stati_Cancello:inst|APERTURA ; clk        ; clk      ; None                        ; None                      ; 1.306 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|out_reg         ; Stati_Cancello:inst|APERTURA ; clk        ; clk      ; None                        ; None                      ; 1.298 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|out_reg         ; Stati_Cancello:inst|CHIUSURA ; clk        ; clk      ; None                        ; None                      ; 1.030 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|out_reg         ; Stati_Cancello:inst|APERTO   ; clk        ; clk      ; None                        ; None                      ; 1.029 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Stati_Cancello:inst|APERTO   ; Stati_Cancello:inst|CHIUSURA ; clk        ; clk      ; None                        ; None                      ; 0.879 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Stati_Cancello:inst|CHIUSURA ; Stati_Cancello:inst|PAUSA    ; clk        ; clk      ; None                        ; None                      ; 0.864 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Stati_Cancello:inst|PAUSA    ; Stati_Cancello:inst|PAUSA    ; clk        ; clk      ; None                        ; None                      ; 0.815 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Timer:inst11|Count[0]        ; Timer:inst11|Count[0]        ; clk        ; clk      ; None                        ; None                      ; 0.789 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Stati_Cancello:inst|APERTO   ; Stati_Cancello:inst|APERTO   ; clk        ; clk      ; None                        ; None                      ; 0.655 ns                ;
; N/A   ; Restricted to 405.19 MHz ( period = 2.468 ns ) ; Stati_Cancello:inst|CHIUSO   ; Stati_Cancello:inst|CHIUSO   ; clk        ; clk      ; None                        ; None                      ; 0.647 ns                ;
+-------+------------------------------------------------+------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------+
; tsu                                                                                ;
+-------+--------------+------------+------+------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To                           ; To Clock ;
+-------+--------------+------------+------+------------------------------+----------+
; N/A   ; None         ; 6.951 ns   ; fs   ; Timer:inst11|Count[1]        ; clk      ;
; N/A   ; None         ; 6.951 ns   ; fs   ; Timer:inst11|Count[2]        ; clk      ;
; N/A   ; None         ; 6.951 ns   ; fs   ; Timer:inst11|Count[7]        ; clk      ;
; N/A   ; None         ; 6.951 ns   ; fs   ; Timer:inst11|Count[6]        ; clk      ;
; N/A   ; None         ; 6.951 ns   ; fs   ; Timer:inst11|Count[4]        ; clk      ;
; N/A   ; None         ; 6.951 ns   ; fs   ; Timer:inst11|Count[5]        ; clk      ;
; N/A   ; None         ; 6.951 ns   ; fs   ; Timer:inst11|Count[3]        ; clk      ;
; N/A   ; None         ; 6.671 ns   ; ch   ; Timer:inst11|Count[1]        ; clk      ;
; N/A   ; None         ; 6.671 ns   ; ch   ; Timer:inst11|Count[2]        ; clk      ;
; N/A   ; None         ; 6.671 ns   ; ch   ; Timer:inst11|Count[7]        ; clk      ;
; N/A   ; None         ; 6.671 ns   ; ch   ; Timer:inst11|Count[6]        ; clk      ;
; N/A   ; None         ; 6.671 ns   ; ch   ; Timer:inst11|Count[4]        ; clk      ;
; N/A   ; None         ; 6.671 ns   ; ch   ; Timer:inst11|Count[5]        ; clk      ;
; N/A   ; None         ; 6.671 ns   ; ch   ; Timer:inst11|Count[3]        ; clk      ;
; N/A   ; None         ; 6.379 ns   ; fs   ; Timer:inst11|out_reg         ; clk      ;
; N/A   ; None         ; 6.099 ns   ; ch   ; Timer:inst11|out_reg         ; clk      ;
; N/A   ; None         ; 4.025 ns   ; fs   ; Stati_Cancello:inst|CHIUSURA ; clk      ;
; N/A   ; None         ; 4.024 ns   ; fs   ; Stati_Cancello:inst|APERTO   ; clk      ;
; N/A   ; None         ; 3.930 ns   ; fa   ; Stati_Cancello:inst|APERTURA ; clk      ;
; N/A   ; None         ; 3.920 ns   ; ch   ; Stati_Cancello:inst|APERTURA ; clk      ;
; N/A   ; None         ; 3.745 ns   ; ch   ; Stati_Cancello:inst|CHIUSURA ; clk      ;
; N/A   ; None         ; 3.744 ns   ; ch   ; Stati_Cancello:inst|APERTO   ; clk      ;
; N/A   ; None         ; 3.582 ns   ; fs   ; Stati_Cancello:inst|PAUSA    ; clk      ;
; N/A   ; None         ; 3.491 ns   ; ch   ; Stati_Cancello:inst|CHIUSO   ; clk      ;
; N/A   ; None         ; 3.220 ns   ; fc   ; Stati_Cancello:inst|CHIUSURA ; clk      ;
; N/A   ; None         ; 3.129 ns   ; fa   ; Stati_Cancello:inst|APERTO   ; clk      ;
; N/A   ; None         ; 3.027 ns   ; fc   ; Stati_Cancello:inst|PAUSA    ; clk      ;
; N/A   ; None         ; 3.019 ns   ; fc   ; Stati_Cancello:inst|CHIUSO   ; clk      ;
; N/A   ; None         ; 2.800 ns   ; fc   ; Stati_Cancello:inst|APERTURA ; clk      ;
+-------+--------------+------------+------+------------------------------+----------+


+------------------------------------------------------------------------------------------+
; tco                                                                                      ;
+-------+--------------+------------+------------------------------+----------+------------+
; Slack ; Required tco ; Actual tco ; From                         ; To       ; From Clock ;
+-------+--------------+------------+------------------------------+----------+------------+
; N/A   ; None         ; 7.617 ns   ; Timer:inst11|out_reg         ; value[7] ; clk        ;
; N/A   ; None         ; 7.378 ns   ; Timer:inst11|out_reg         ; value[6] ; clk        ;
; N/A   ; None         ; 7.262 ns   ; Stati_Cancello:inst|APERTO   ; value[7] ; clk        ;
; N/A   ; None         ; 7.181 ns   ; Stati_Cancello:inst|PAUSA    ; value[7] ; clk        ;
; N/A   ; None         ; 7.023 ns   ; Stati_Cancello:inst|APERTO   ; value[6] ; clk        ;
; N/A   ; None         ; 6.942 ns   ; Stati_Cancello:inst|PAUSA    ; value[6] ; clk        ;
; N/A   ; None         ; 6.774 ns   ; Timer:inst11|out_reg         ; value[3] ; clk        ;
; N/A   ; None         ; 6.531 ns   ; Timer:inst11|out_reg         ; value[4] ; clk        ;
; N/A   ; None         ; 6.531 ns   ; Timer:inst11|out_reg         ; value[5] ; clk        ;
; N/A   ; None         ; 6.531 ns   ; Timer:inst11|out_reg         ; et       ; clk        ;
; N/A   ; None         ; 6.419 ns   ; Stati_Cancello:inst|APERTO   ; value[3] ; clk        ;
; N/A   ; None         ; 6.338 ns   ; Stati_Cancello:inst|PAUSA    ; value[3] ; clk        ;
; N/A   ; None         ; 6.176 ns   ; Stati_Cancello:inst|APERTO   ; value[4] ; clk        ;
; N/A   ; None         ; 6.176 ns   ; Stati_Cancello:inst|APERTO   ; value[5] ; clk        ;
; N/A   ; None         ; 6.176 ns   ; Stati_Cancello:inst|APERTO   ; et       ; clk        ;
; N/A   ; None         ; 6.095 ns   ; Stati_Cancello:inst|PAUSA    ; value[4] ; clk        ;
; N/A   ; None         ; 6.095 ns   ; Stati_Cancello:inst|PAUSA    ; value[5] ; clk        ;
; N/A   ; None         ; 6.095 ns   ; Stati_Cancello:inst|PAUSA    ; et       ; clk        ;
; N/A   ; None         ; 6.003 ns   ; Stati_Cancello:inst|PAUSA    ; value[2] ; clk        ;
; N/A   ; None         ; 5.180 ns   ; Stati_Cancello:inst|APERTURA ; ma       ; clk        ;
; N/A   ; None         ; 4.935 ns   ; Timer:inst11|out_reg         ; tm       ; clk        ;
; N/A   ; None         ; 4.931 ns   ; Stati_Cancello:inst|CHIUSURA ; mc       ; clk        ;
+-------+--------------+------------+------------------------------+----------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To       ;
+-------+-------------------+-----------------+------+----------+
; N/A   ; None              ; 10.410 ns       ; fs   ; value[7] ;
; N/A   ; None              ; 10.171 ns       ; fs   ; value[6] ;
; N/A   ; None              ; 10.130 ns       ; ch   ; value[7] ;
; N/A   ; None              ; 9.891 ns        ; ch   ; value[6] ;
; N/A   ; None              ; 9.567 ns        ; fs   ; value[3] ;
; N/A   ; None              ; 9.324 ns        ; fs   ; value[4] ;
; N/A   ; None              ; 9.324 ns        ; fs   ; value[5] ;
; N/A   ; None              ; 9.324 ns        ; fs   ; et       ;
; N/A   ; None              ; 9.287 ns        ; ch   ; value[3] ;
; N/A   ; None              ; 9.044 ns        ; ch   ; value[4] ;
; N/A   ; None              ; 9.044 ns        ; ch   ; value[5] ;
; N/A   ; None              ; 9.044 ns        ; ch   ; et       ;
+-------+-------------------+-----------------+------+----------+


+------------------------------------------------------------------------------------------+
; th                                                                                       ;
+---------------+-------------+-----------+------+------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To                           ; To Clock ;
+---------------+-------------+-----------+------+------------------------------+----------+
; N/A           ; None        ; -2.759 ns ; fc   ; Stati_Cancello:inst|APERTURA ; clk      ;
; N/A           ; None        ; -2.978 ns ; fc   ; Stati_Cancello:inst|CHIUSO   ; clk      ;
; N/A           ; None        ; -2.986 ns ; fc   ; Stati_Cancello:inst|PAUSA    ; clk      ;
; N/A           ; None        ; -3.088 ns ; fa   ; Stati_Cancello:inst|APERTO   ; clk      ;
; N/A           ; None        ; -3.179 ns ; fc   ; Stati_Cancello:inst|CHIUSURA ; clk      ;
; N/A           ; None        ; -3.450 ns ; ch   ; Stati_Cancello:inst|CHIUSO   ; clk      ;
; N/A           ; None        ; -3.541 ns ; fs   ; Stati_Cancello:inst|PAUSA    ; clk      ;
; N/A           ; None        ; -3.703 ns ; ch   ; Stati_Cancello:inst|APERTO   ; clk      ;
; N/A           ; None        ; -3.704 ns ; ch   ; Stati_Cancello:inst|CHIUSURA ; clk      ;
; N/A           ; None        ; -3.734 ns ; fs   ; Stati_Cancello:inst|CHIUSURA ; clk      ;
; N/A           ; None        ; -3.879 ns ; ch   ; Stati_Cancello:inst|APERTURA ; clk      ;
; N/A           ; None        ; -3.889 ns ; fa   ; Stati_Cancello:inst|APERTURA ; clk      ;
; N/A           ; None        ; -3.983 ns ; fs   ; Stati_Cancello:inst|APERTO   ; clk      ;
; N/A           ; None        ; -6.058 ns ; ch   ; Timer:inst11|out_reg         ; clk      ;
; N/A           ; None        ; -6.338 ns ; fs   ; Timer:inst11|out_reg         ; clk      ;
; N/A           ; None        ; -6.630 ns ; ch   ; Timer:inst11|Count[1]        ; clk      ;
; N/A           ; None        ; -6.630 ns ; ch   ; Timer:inst11|Count[2]        ; clk      ;
; N/A           ; None        ; -6.630 ns ; ch   ; Timer:inst11|Count[7]        ; clk      ;
; N/A           ; None        ; -6.630 ns ; ch   ; Timer:inst11|Count[6]        ; clk      ;
; N/A           ; None        ; -6.630 ns ; ch   ; Timer:inst11|Count[4]        ; clk      ;
; N/A           ; None        ; -6.630 ns ; ch   ; Timer:inst11|Count[5]        ; clk      ;
; N/A           ; None        ; -6.630 ns ; ch   ; Timer:inst11|Count[3]        ; clk      ;
; N/A           ; None        ; -6.910 ns ; fs   ; Timer:inst11|Count[1]        ; clk      ;
; N/A           ; None        ; -6.910 ns ; fs   ; Timer:inst11|Count[2]        ; clk      ;
; N/A           ; None        ; -6.910 ns ; fs   ; Timer:inst11|Count[7]        ; clk      ;
; N/A           ; None        ; -6.910 ns ; fs   ; Timer:inst11|Count[6]        ; clk      ;
; N/A           ; None        ; -6.910 ns ; fs   ; Timer:inst11|Count[4]        ; clk      ;
; N/A           ; None        ; -6.910 ns ; fs   ; Timer:inst11|Count[5]        ; clk      ;
; N/A           ; None        ; -6.910 ns ; fs   ; Timer:inst11|Count[3]        ; clk      ;
+---------------+-------------+-----------+------+------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 6.1 Build 201 11/27/2006 SJ Web Edition
    Info: Processing started: Mon May 26 20:14:54 2008
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Apricancello -c Apricancello --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 240.5 MHz between source register "Timer:inst11|out_reg" and destination register "Timer:inst11|Count[1]" (period= 4.158 ns)
    Info: + Longest register to register delay is 3.956 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X26_Y13_N9; Fanout = 6; REG Node = 'Timer:inst11|out_reg'
        Info: 2: + IC(0.000 ns) + CELL(0.291 ns) = 0.291 ns; Loc. = LC_X26_Y13_N9; Fanout = 3; COMB Node = 'Stati_Cancello:inst|et~153'
        Info: 3: + IC(0.363 ns) + CELL(0.454 ns) = 1.108 ns; Loc. = LC_X26_Y13_N0; Fanout = 15; COMB Node = 'Stati_Cancello:inst|et~155'
        Info: 4: + IC(0.877 ns) + CELL(0.088 ns) = 2.073 ns; Loc. = LC_X25_Y13_N0; Fanout = 1; COMB Node = 'Timer:inst11|t_out_temp~303'
        Info: 5: + IC(0.329 ns) + CELL(0.340 ns) = 2.742 ns; Loc. = LC_X25_Y13_N8; Fanout = 8; COMB Node = 'Timer:inst11|t_out_temp~304'
        Info: 6: + IC(0.358 ns) + CELL(0.856 ns) = 3.956 ns; Loc. = LC_X25_Y13_N1; Fanout = 4; REG Node = 'Timer:inst11|Count[1]'
        Info: Total cell delay = 2.029 ns ( 51.29 % )
        Info: Total interconnect delay = 1.927 ns ( 48.71 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.139 ns
            Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_10; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(0.462 ns) + CELL(0.547 ns) = 2.139 ns; Loc. = LC_X25_Y13_N1; Fanout = 4; REG Node = 'Timer:inst11|Count[1]'
            Info: Total cell delay = 1.677 ns ( 78.40 % )
            Info: Total interconnect delay = 0.462 ns ( 21.60 % )
        Info: - Longest clock path from clock "clk" to source register is 2.139 ns
            Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_10; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(0.462 ns) + CELL(0.547 ns) = 2.139 ns; Loc. = LC_X26_Y13_N9; Fanout = 6; REG Node = 'Timer:inst11|out_reg'
            Info: Total cell delay = 1.677 ns ( 78.40 % )
            Info: Total interconnect delay = 0.462 ns ( 21.60 % )
    Info: + Micro clock to output delay of source is 0.173 ns
    Info: + Micro setup delay of destination is 0.029 ns
Info: tsu for register "Timer:inst11|Count[1]" (data pin = "fs", clock pin = "clk") is 6.951 ns
    Info: + Longest pin to register delay is 9.061 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_72; Fanout = 2; PIN Node = 'fs'
        Info: 2: + IC(3.926 ns) + CELL(0.340 ns) = 5.396 ns; Loc. = LC_X26_Y13_N9; Fanout = 3; COMB Node = 'Stati_Cancello:inst|et~153'
        Info: 3: + IC(0.363 ns) + CELL(0.454 ns) = 6.213 ns; Loc. = LC_X26_Y13_N0; Fanout = 15; COMB Node = 'Stati_Cancello:inst|et~155'
        Info: 4: + IC(0.877 ns) + CELL(0.088 ns) = 7.178 ns; Loc. = LC_X25_Y13_N0; Fanout = 1; COMB Node = 'Timer:inst11|t_out_temp~303'
        Info: 5: + IC(0.329 ns) + CELL(0.340 ns) = 7.847 ns; Loc. = LC_X25_Y13_N8; Fanout = 8; COMB Node = 'Timer:inst11|t_out_temp~304'
        Info: 6: + IC(0.358 ns) + CELL(0.856 ns) = 9.061 ns; Loc. = LC_X25_Y13_N1; Fanout = 4; REG Node = 'Timer:inst11|Count[1]'
        Info: Total cell delay = 3.208 ns ( 35.40 % )
        Info: Total interconnect delay = 5.853 ns ( 64.60 % )
    Info: + Micro setup delay of destination is 0.029 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.139 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_10; Fanout = 14; CLK Node = 'clk'
        Info: 2: + IC(0.462 ns) + CELL(0.547 ns) = 2.139 ns; Loc. = LC_X25_Y13_N1; Fanout = 4; REG Node = 'Timer:inst11|Count[1]'
        Info: Total cell delay = 1.677 ns ( 78.40 % )
        Info: Total interconnect delay = 0.462 ns ( 21.60 % )
Info: tco from clock "clk" to destination pin "value[7]" through register "Timer:inst11|out_reg" is 7.617 ns
    Info: + Longest clock path from clock "clk" to source register is 2.139 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_10; Fanout = 14; CLK Node = 'clk'
        Info: 2: + IC(0.462 ns) + CELL(0.547 ns) = 2.139 ns; Loc. = LC_X26_Y13_N9; Fanout = 6; REG Node = 'Timer:inst11|out_reg'
        Info: Total cell delay = 1.677 ns ( 78.40 % )
        Info: Total interconnect delay = 0.462 ns ( 21.60 % )
    Info: + Micro clock to output delay of source is 0.173 ns
    Info: + Longest register to pin delay is 5.305 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X26_Y13_N9; Fanout = 6; REG Node = 'Timer:inst11|out_reg'
        Info: 2: + IC(0.000 ns) + CELL(0.291 ns) = 0.291 ns; Loc. = LC_X26_Y13_N9; Fanout = 3; COMB Node = 'Stati_Cancello:inst|et~153'
        Info: 3: + IC(0.363 ns) + CELL(0.454 ns) = 1.108 ns; Loc. = LC_X26_Y13_N0; Fanout = 15; COMB Node = 'Stati_Cancello:inst|et~155'
        Info: 4: + IC(2.575 ns) + CELL(1.622 ns) = 5.305 ns; Loc. = PIN_92; Fanout = 0; PIN Node = 'value[7]'
        Info: Total cell delay = 2.367 ns ( 44.62 % )
        Info: Total interconnect delay = 2.938 ns ( 55.38 % )
Info: Longest tpd from source pin "fs" to destination pin "value[7]" is 10.410 ns
    Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_72; Fanout = 2; PIN Node = 'fs'
    Info: 2: + IC(3.926 ns) + CELL(0.340 ns) = 5.396 ns; Loc. = LC_X26_Y13_N9; Fanout = 3; COMB Node = 'Stati_Cancello:inst|et~153'
    Info: 3: + IC(0.363 ns) + CELL(0.454 ns) = 6.213 ns; Loc. = LC_X26_Y13_N0; Fanout = 15; COMB Node = 'Stati_Cancello:inst|et~155'
    Info: 4: + IC(2.575 ns) + CELL(1.622 ns) = 10.410 ns; Loc. = PIN_92; Fanout = 0; PIN Node = 'value[7]'
    Info: Total cell delay = 3.546 ns ( 34.06 % )
    Info: Total interconnect delay = 6.864 ns ( 65.94 % )
Info: th for register "Stati_Cancello:inst|APERTURA" (data pin = "fc", clock pin = "clk") is -2.759 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.139 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_10; Fanout = 14; CLK Node = 'clk'
        Info: 2: + IC(0.462 ns) + CELL(0.547 ns) = 2.139 ns; Loc. = LC_X26_Y13_N8; Fanout = 3; REG Node = 'Stati_Cancello:inst|APERTURA'
        Info: Total cell delay = 1.677 ns ( 78.40 % )
        Info: Total interconnect delay = 0.462 ns ( 21.60 % )
    Info: + Micro hold delay of destination is 0.012 ns
    Info: - Shortest pin to register delay is 4.910 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_74; Fanout = 3; PIN Node = 'fc'
        Info: 2: + IC(3.542 ns) + CELL(0.238 ns) = 4.910 ns; Loc. = LC_X26_Y13_N8; Fanout = 3; REG Node = 'Stati_Cancello:inst|APERTURA'
        Info: Total cell delay = 1.368 ns ( 27.86 % )
        Info: Total interconnect delay = 3.542 ns ( 72.14 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Allocated 96 megabytes of memory during processing
    Info: Processing ended: Mon May 26 20:14:54 2008
    Info: Elapsed time: 00:00:00


