# ğŸ§® RelatÃ³rio Final â€” Carry Look-Ahead Adder (4 bits)

## ğŸ“˜ 1. Objetivo
Validar o funcionamento do **Carry Look-Ahead Adder (CLA) de 4 bits** em trÃªs abordagens distintas â€” *Behavioral*, *Dataflow* e *Structural* â€” verificando consistÃªncia lÃ³gica e equivalÃªncia funcional entre as implementaÃ§Ãµes.

---

## âš™ï¸ 2. ConfiguraÃ§Ã£o de SimulaÃ§Ã£o
- **Ferramenta:** ModelSim / QuestaSim (Verilog 2001)
- **Arquivos Testados:**
  - `behave_4bit_carry_lookahead_adder.v`
  - `struct_4bit_carry_look_ahead_adder.v`
  - `carry_look_ahead_adder_4b.v`
  - `tb_carry_look_ahead_adder_4b.v`
- **Tempo de SimulaÃ§Ã£o:** 5120 ns
- **Total de CombinaÃ§Ãµes Testadas:** 512 (todas as combinaÃ§Ãµes de `A[3:0]`, `B[3:0]` e `Cin`)

---

## ğŸ§© 3. Estrutura do Testbench
O *testbench* realiza a comparaÃ§Ã£o entre as trÃªs implementaÃ§Ãµes (BEH, STR e DF) e uma referÃªncia aritmÃ©tica (`REF = A + B + Cin`).  
Cada mÃ³dulo recebe as mesmas entradas e possui suas prÃ³prias saÃ­das isoladas:

```verilog
wire [3:0] sum_beh, sum_str, sum_df;
wire       c_out_beh, c_out_str, c_out_df;
```

O laÃ§o de simulaÃ§Ã£o percorre todas as 512 combinaÃ§Ãµes, comparando os resultados:
```verilog
if ((sum_beh !== sum_str) || (sum_beh !== sum_df) || (sum_beh !== ref[3:0])) errors++;
```

---

## ğŸ“Š 4. Resultados da SimulaÃ§Ã£o

### âœ… Log da SimulaÃ§Ã£o
```
SUCESSO: 512 combinaÃ§Ãµes & BEH == STR == DF == REF.
Fim da simulaÃ§Ã£o.
Errors: 0, Warnings: 0
```

### ğŸ§  InterpretaÃ§Ã£o
- Todas as trÃªs arquiteturas produziram **saÃ­das idÃªnticas** para todas as combinaÃ§Ãµes possÃ­veis.
- Nenhum conflito de largura de barramento (`sum[3:0]`) ou mÃºltiplos drivers.
- A sincronizaÃ§Ã£o entre as abordagens foi verificada bit a bit.

---

## ğŸ” 5. AnÃ¡lise das Formas de Onda
As formas de onda mostram claramente:
- `a` e `b` realizando contagem binÃ¡ria (0â€“15);
- `c_in` alternando entre 0 e 1;
- `sum_beh`, `sum_str`, `sum_df` perfeitamente sobrepostas;
- `c_out_beh`, `c_out_str`, `c_out_df` coincidindo com o *carry* de saÃ­da esperado.

### Principais sinais monitorados
| Sinal | DescriÃ§Ã£o |
|:------|:-----------|
| `a[3:0]` | Operando A |
| `b[3:0]` | Operando B |
| `c_in` | Carry de entrada |
| `sum_beh`, `sum_str`, `sum_df` | Soma calculada nas trÃªs arquiteturas |
| `c_out_beh`, `c_out_str`, `c_out_df` | Carry de saÃ­da nas trÃªs abordagens |
| `ref` | Resultado aritmÃ©tico de referÃªncia |

---

## ğŸ§± 6. ConclusÃ£o
O projeto **Carry Look-Ahead Adder de 4 bits** foi **validado com sucesso**.  
As implementaÃ§Ãµes *Behavioral*, *Dataflow* e *Structural* apresentam **equivalÃªncia funcional total**.

**Status Final:** âœ… *Aprovado*

---

**Autor:** Yasmin Priscilla da Silva Martins  
**Data:** 12/11/2025  
**Ferramentas:** Quartus Prime / ModelSim  
**Verilog Standard:** IEEE 1364-2001
