2020/2/10
  进行到流水线暂停机制前

2020/2/15
  cache数据更新流程
    1.读取
      （1）命中
        根据case（addr）直接返回数据
      （2）未命中
        发出stallreq给ctrl
        we_w为true则写入，false则说明没有内容，收到last信号则说明写入结束解除stallreq
        写入为时序逻辑，在接到last那帧，输出nostop的同时输出读取到的数据。
        暂停信号使用6'b111111;
    2.写入
      （1）命中
        根据case（addr）直接写入对应位置
        且进行主存的写入申请
        发出stallreq给ctrl
        直到收到last信号解除stallreq
      （2）未命中
        不对当前块进行写入，其余同命中的情况  

2020/2/21
  除中断异常外基本完成
  备份

2020/3/1
  优化乘法
  开始流水段增加尝试

2020/3/10
  增加premem pre_icache dcache_mem段
  流水线最终设计目标为八段，目前设计目标为七段，
  dcache_mem当前设计为组合逻辑，最终目标设计为锁存器
  连线需要重新修改，top可能需要重写

2020/3/12
  新模块添加完成，能在5级流水的情况下跑通
  接下来的修改步骤：
    1.修改preicache导致的跳转异常(已完成)
    2.修改暂停控制信号(已完成)
    3.定向线路增加(需要修改暂停控制才能达到正确效果)
    4.添加中断异常

2020/3/13
  计划任务：
    1.修改读取的暂停控制(已完成)
    2.定向线路修正(已完成)
    3.添加中断异常(已完成)
    4.pre_mem需要增加对mem_we_o对interrupt的反应
    5.dcache和axi_bus还需要重新看过，axi_bus 137行的操作忘了啥意思
    