# PL5501 方案设计笔记（DC-DC 段）

本笔记聚焦以宝砾微 PL5501 构建 USB‑C 源端（含 PPS）的升降压功率级选型与实现要点，输出 100 W（20 V/5 A），输入 12–24 V 直流母线，协议由 SW2303 负责，采用 OPTO/FB 与 VADJ 协同实现 PPS。

## 1. 系统目标与芯片要点

- 输出能力：100 W（20 V/5 A）。
- 协议/电流限制：VBUS 控制芯片 SW2303 及其外部开关链路最大支持 5 A；本设计限定 PD3.0（含 PPS）20 V/5 A（依据 SW2303 官方资料，见 `docs/datasheets/sw2303/sw2303-datasheet.md` 与 `docs/sw2303-vbus-switch-notes.md`）。
- 输入范围：12–24 V（项目母线）；PL5501 器件工作 3.6–32 V。
- 拓扑/控制：同步四开关 Buck‑Boost，COT 架构；内置 ~2 A 栅极驱动；开关频率可选 150/300/600/1200 kHz；支持 VADJ/IADJ 动态调压、软启动、抖频、限流/UVLO/OVP/OTP/SCP（依据：PL5501 数据手册 FREQ/VADJ/IADJ/保护描述，见 `docs/datasheets/pl5501-datasheet.md:18`、`:20`、`:9–10`）。

## 2. 开关频率选择（fs）

PL5501 提供 150/300/600/1200 kHz 四档。由于本项目体积敏感，优先采用 600 kHz 作为基线：

- 默认：600 kHz（体积/瞬态优先，允许更小电感与输出电容，需关注开关/驱动损耗与热）。
- 备选：300 kHz（效率/EMI 裕量更好、磁件损耗更低，但体积上不占优）。
- 不优先：1200 kHz（开关损耗与热压力过高，除非极端小型化并有强散热）；150 kHz（磁件体积大、纹波电流偏大）。

频率设置对应档位电阻/引脚按数据手册配置；建议开启抖频并配合 2–5 Ω 栅电阻抑制 dV/dt 与振铃。

## 3. MOSFET 选型（600 kHz｜按项目库）

### 3.1 选型要求

- 工作条件：12–24 V 输入、20 V/5 A 输出、600 kHz、PL5501 5 V 级门驱、四开关同步架构。
- 硬性指标：
  - `VDS ≥ 40 V`（24 V 母线 + 尖峰裕量），优先 60 V 于 DEMO/现场；
  - `RDS(on)` 在 `VGS=4.5/5 V` 有明确指标；目标：高边 ≤5 mΩ、低边 ≤6–8 mΩ；
  - `VGS(max) ≥ ±20 V`；
  - 封装优先 `DFN/PowerPAK/LFPAK 5×6`，最好带 Kelvin 源；
  - 动态优先低 `Qg/Qgd/Coss`（600 kHz 降开关/门极损耗）。
- 版图约束：最小化 `VIN–HS–LS–PGND` 高频环路；各栅极串 2–5 Ω；必要时 RC Snubber 与 TVS/RC 吸收。

### 3.2 候选与采购汇总（技术 + 价格/链接）

| 型号 | VDS | RDS(on)@4.5 V | Qg(typ) | 角色 | 参考价 | 采购链接 |
| --- | --- | --- | --- | --- | --- | --- |
| NCEP6090AGU（DFN5×6） | 60 V | 3.5 mΩ（typ） | — | 优选（鲁棒优先） | ¥1.96 | https://item.taobao.com/item.htm?id=811996059227 |
| NCEP6080AG（DFN5×6） | 60 V | <5 mΩ（typ 5） | — | 备选（成本优先） | ¥1.67 | https://item.taobao.com/item.htm?id=812383056552 |
| NCEP40T14G（DFN5×6） | 40 V | 2.3 mΩ（typ） | ≈90 nC | 备选（效率优先） | ¥2.16 | https://item.taobao.com/item.htm?id=811993983238 |
| NCEP4090GU（DFN5×6） | 40 V | 3.3 mΩ（typ） | ≈40 nC | 对照（效率对比） | ¥1.08 | https://item.taobao.com/item.htm?id=812122094056 |
| NCEP40T13GU（DFN5×6） | 40 V | 2.8 mΩ（typ） | ≈70 nC | 对照（效率对比） | ¥1.27 | https://item.taobao.com/item.htm?id=814185136443 |
| NCEP4045GU（DFN5×6） | 40 V | 8.5 mΩ（max） | — | 成本对照（低侧/成本版） | ¥0.87 | https://item.taobao.com/item.htm?id=813916566695 |
| NCEP01ND35AG（DFN5×6） | 100 V | 27 mΩ（typ） | — | 不建议（高导通） | ¥2.16 | https://item.taobao.com/item.htm?id=812086710883 |

注：价格与链接来自项目内既有采集，作为参考；最终以当期渠道为准。

说明：库内 100 V（NCEP01ND35AG）虽耐压足，但 `RDS(on)` 明显偏高；30/20 V 家族耐压不足（仅可在严格受控 12 V 实验作对比），均不纳入本设计。

### 3.3 选型结论（推荐/备选）

- 推荐（DEMO 首发，鲁棒优先）：NCEP6090AGU（60 V，DFN5×6）。
  - 理由：24 V 母线 + 现场浪涌更稳健；相对 40 V 器件导通损耗小幅增加但在 600 kHz 与良好布局下对 100 W 整机效率影响可接受。
- 备选（效率优先，需良好尖峰抑制）：NCEP40T14G（40 V，DFN5×6）。
- 等效备选：NCEP6080AG（60 V，DFN5×6）。

> 落地：四位统一同型号；若混搭以兼顾效率与鲁棒性，可将 Buck 高边用 NCEP40T14G、其余位用 NCEP6090AGU（仅在备货允许时使用）。

布局注意：在 600 kHz 下驱动回路对寄生敏感，保持驱动回路短、对称；在开关位优先低 `Qgd/Coss`，并通过 2–5 Ω 栅阻与 RC 吸收折中开关沿与 EMI。

### 3.4 3.3×3.3 方案（DFN3×3 / 3.3×3.3‑8L｜12 V 母线限定试验）

- 背景：项目库中 3×3 封装的 N 沟道器件全部为 30 V 等级（AON7408/7410/7508、NCE3025Q/3035Q、NCEP3040Q/3065QU 等）。对 24 V 母线 + 浪涌不具备足够耐压，仅可用于“严格限定 12 V 母线、尖峰受控（<24–25 V）”的试验方案，不进入 24 V 正式 BOM。
- 候选（库内 3×3）
  - AON7508（30 V，DFN3×3 EP）：RDS(on) <3.0 mΩ@10 V、<4.6 mΩ@4.5 V（库参数）；
  - NCEP3065QU（30 V，3.3×3.3‑8L）：RDS(on) 1.9 mΩ@10 V、3.0 mΩ@4.5 V（库参数）；
  - AON7410 / AON7408、NCE3025Q / NCE3035Q / NCEP3040Q（30 V，RDS(on) 略高）。
- 3×3 推荐（12 V DEMO，仅试验位）：
  - 统一用料：NCEP3065QU 四位统一（简化 BOM，导通损耗最低）；
  - 或混搭：Buck 高边用 NCEP3065QU（导通位），Boost 切换位用 AON7508（可能更低 Qg，需实测确认）。
- 风险与边界：
  - 600 kHz 下小封装的驱动/开关损耗更敏感，RθJA 更高；需大铜皮与导热过孔矩阵、短回路布局与 2–5 Ω 栅阻；
  - DEMO 必须锁定 12 V 输入、用 TVS/RC 抑制尖峰并示波确认 SW/Drain 波形；一旦需要 24 V 输入或更严苛浪涌，必须回退 5×6/40–60 V 方案。

### 3.5 规格适度性评估（是否过于苛求）

- 目标（效率优先）：高边 ≤5 mΩ@4.5/5 V、低边 ≤6–8 mΩ。对 DEMO 与供应现状，可放宽为：
  - 5×6：高边 ≤6–7 mΩ、低边 ≤8–10 mΩ；
  - 3×3（12 V 限定）：≤8–12 mΩ（优先 3–6 mΩ 等级以降低温升）。
- 影响评估（Buck 高边，常导通，12→20 V）：
  - 100 W：IIN≈8.8 A，R 从 2.3 mΩ 提至 6 mΩ → 导通损耗由 ≈0.18 W 增至 ≈0.46 W（+0.28 W），热仍可控；
  - 600 kHz 场景下，选择“较低 Qg/Qgd”的器件可明显降低开关/门极损耗，抵消部分 RDS 上升带来的效率劣化。
 结论：当前库内 5×6 的 40/60 V 器件（NCEP40T14G / NCEP6090AGU / NCEP6080AG）均可覆盖 100 W 需求；无须过度苛求极限超低 RDS(on)。3×3 因仅有 30 V 等级，建议仅作 12 V DEMO 试验，不纳入 24 V 正式方案。

### 3.6 价格与 BOM 候选（合并说明）

已合并至“3.2 候选与采购汇总（技术 + 价格/链接）”。

## 4. 电感选型与最终推荐（600 kHz 基线）

以最严苛工况估算（Boost：12 V→20 V，100 W/5 A）：

- `fs = 600 kHz`，占空 `D ≈ 1 − VIN/VOUT = 0.4`，`T = 1/fs ≈ 1.667 µs`，上管导通 `tON ≈ 0.667 µs`。
- 电感纹波：`ΔIL ≈ VIN/L · tON = 12/L · 0.667 µs ≈ 8.00/L (A)`。
  - `L = 3.3 µH` → `ΔIL ≈ 2.4 A`；`L = 4.7 µH` → `ΔIL ≈ 1.7 A`。
- 100 W 时 `IIN ≈ 8.8 A`（按高效率估算），`Ipk ≈ IIN + ΔIL/2` →
  - `L = 4.7 µH`：`Ipk ≈ 8.8 + 0.85 ≈ 9.7 A`
  - `L = 3.3 µH`：`Ipk ≈ 8.8 + 1.2 ≈ 10.0 A`

推荐（依据：Buck‑Boost 电感纹波与峰值电流标准推导，结合 PL5501 COT 控制与 600 kHz 档位，见 `docs/datasheets/pl5501-datasheet.md:18`、典型应用图 `:24`）：

- 频率 600 kHz 基线：主推 `L = 3.3 µH`（体积优先，纹波仍可控）；如更看重低纹波/EMI，可用 `4.7 µH`。
- 饱和与温升：`Isat(ΔL≈30%) ≥ Ipk（≥20% 余量）`；`Idc(ΔT≈40 °C)` ≥ `IIN`；优先低 DCR 屏蔽电感。
- 最终推荐（Sntengwei HPC 系列）：
  - 主推：HPC1265‑4R7MT（4.7 µH，约 12.5×12.5×6.5 mm，屏蔽）。
    - 理由：600 kHz 下 4.7 µH 纹波与 EMI 更优，Isat/Idc/DCR 余量匹配 100 W；
    - 估算：12→20 V、600 kHz、4.7 µH 时 ΔIL≈1.7 A；`Ipk≈9.7 A@100 W`。
  - 备选：HPC1250‑4R7MT（薄型化，DCR 增加）或 3.3 µH（体积更小、纹波更大）。

## 5. 关键计算与推荐结论（简要）

计算细节与推荐已分别并入第 3 节（MOSFET）与第 4 节（电感）；实施以第 3/4 节为唯一依据。

## 6. PL5501 关键引脚/功能配置（PPS + 600 kHz）

- 频率设定/抖频：将频率档位配置为 600 kHz（按数据手册的 FSW 选择脚/电阻分档，见 `docs/datasheets/pl5501-datasheet.md:18`、`:9`）；建议开启展频以改善 EMI（频率抖动特性参见特性描述）。
- 软启动/斜率：配置 SS 以限制上电 dV/dt；PPS 档位切换采用受控斜率（VADJ 侧 RC）抑制过冲/下冲。
- 调压/限流（依据：VADJ/IADJ 引脚功能，见 `docs/datasheets/pl5501-datasheet.md:20`、引脚表 `:32`）：
  - VADJ：作为电压动态参考，连接 SW2303 的 OPTO/FB；VADJ‑AGND 并 10–100 nF 与小电阻阻尼。
  - IADJ：用于设定输出电流限值（具体 5.5 A 设计见 6.1）；PPS 档位切换时可同步调整限流以匹配线缆/热预算。
  - FB：分压设定默认 5 V 上电，PPS 通过 VADJ 微步进；避免 VADJ 与 FB 直连导致环路抢权。
- 补偿（COMP/VC）：Type‑II 起步，目标带宽 ≈ fs/30（~20 kHz），相位裕量 ≥45–60°（误差放大器/COMP 引脚见 `docs/datasheets/pl5501-datasheet.md:32`）；对 5/9/15/20 V 与 12/24 V 端点分别验证稳定域。
- 保护阈值：设定 VIN UVLO（如 10–10.5 V 上电/9–9.5 V 断电）与 VOUT OVP；CS 侧用 RC（如 100–220 pF＋数 Ω）滤除尖峰（UVLO/OVP/限流/OTP 等保护参见 `docs/datasheets/pl5501-datasheet.md:18`）。
- 栅极与缓冲：各栅极串 2–5 Ω；必要时在 SW‑GND 并 RC Snubber；布线最小化 VIN–HS–LS–PGND 高频环路，源极开尔文回采。
- 其他：PGOOD/FAULT 上拉至 MCU 侧用于电源时序与异常处理。

### 6.1 输出侧平均限流设定（RCS2=7 mΩ，≈5.7 A）

- 选用“输出侧平均限流”路径：在 VBUS 路径串联取样电阻 `RCS2`，Kelvin 采样至 `CSP2/CSN2`。
  - `CSP2` 接 RCS2 上游（靠近 VBUS 大电容/PL5501 一侧），`CSN2` 接 RCS2 下游（靠近接口/负载一侧）。
  - 依据：输出电流采样与平均限流描述，`docs/datasheets/pl5501-datasheet.md:32`、`:152`。
- 阈值与电阻值：平均限流参考约 `40 mV`，近似 `ILIM ≈ 40 mV / RCS2`。
  - 选用 `RCS2 = 7.0 mΩ` ⇒ `ILIM ≈ 40 mV / 7.0 mΩ ≈ 5.71 A`。
  - 可选标准值及对应限流（典型）：`7.32 mΩ → ≈5.46 A`，`7.5 mΩ → ≈5.33 A`，`6.8 mΩ → ≈5.88 A`。
  - 功耗校核：`P ≈ I²·R`，5.7 A@7 mΩ→≈0.23 W；推荐 ≥0.5 W 合金电阻（1206/2512），并预留降温铜皮。
- 噪声与环路：在 `CSP2/CSN2` 前加入 `RF+CF` 低通以抑制开关噪声、稳定电流环（数值据环路实测整定）。
  - 依据：`docs/datasheets/pl5501-datasheet.md:190`。
- 禁用未用的一端电流环：若不需要输入侧限流，将 `CSP1` 与 `CSN1` 短接（或按手册接法接到 VIN）。
  - 依据：`docs/datasheets/pl5501-datasheet.md:158`。
- IADJ/IREF：起步将 `IADJ` 直接接 `VDD`，强制 `IREF=2 V`，避免 IADJ 成为瓶颈；如需更低限值再按手册公式微调 IADJ 电压。
  - 依据：IADJ/IREF 引脚功能与说明，`docs/datasheets/pl5501-datasheet.md:32`。
- 版图要点：`CSP2/CSN2` Kelvin 走线、等长对称，远离 `BST/SW/HG/LG` 等噪声节点；`RCS2` 位于 VBUS 大电容与接口之间。
  - 依据：`docs/datasheets/pl5501-datasheet.md:265`。
- 与 SW2303 协同：SW2303 口端限流配置为 5 A；PL5501 设定约 5.7 A（RCS2=7 mΩ）作为电源级上限，避免双环冲突（量产前按瞬态/热校准微调 `RCS2`）。

## 7. 电容设计（100 W 基线｜输入→功率级、功率级→输出检流、检流→VBUS 开关）

仅针对功率路径的三段电容进行设计与推荐；不涉及 DCDC 芯片本体的小信号/驱动去耦（如 VCC/LDO/BST/VREF/IREF/COMP 等）。所有推导与方法以 PL5501 数据手册的典型应用、布局指南与纹波公式为依据。

7.1 输入→功率级（VIN→功率回路）

- 目标：抑制注入至功率回路的高频电流尖峰，控制输入低频纹波，减小 VIN–PGND 高频环路面积（依据：输入/输出旁路电容布局指南，`docs/datasheets/pl5501-datasheet.md:11.1 Guideline`）。
- 推荐：
  - 近端高频陶瓷阵列（贴合功率回路铜皮）：≥ 2× `22 µF/50 V` X7R，并并联 `0.1 µF`（多颗并联降低 ESL/ESR）。
  - 母线侧储能（靠近输入接口）：`220–470 µF/35–50 V` 低 ESR 聚合物/电解（纹波电流额定 ≥ 输入纹波 RMS）。
- 备注：12→20 V（Boost）时 IIN≈8.8 A@100 W，应将陶瓷与大电容分层分区放置：陶瓷靠近功率回路，聚合物靠近接口。

7.2 功率级→输出检流电阻（电感/同步整流→RCS2 前）

- 目标：为功率级输出提供就地高频旁路，降低 ΔV 与环路面积，使高频纹波不过 RCS2（依据：Buck 纹波公式与 Boost 区域说明，`docs/datasheets/pl5501-datasheet.md:In buck mode...`）。
- 推荐：
  - 近端输出陶瓷阵列（贴合电感/低侧 MOSFET 与 PGND）：≥ 2× `22 µF/25 V` X7R 并 `0.1 µF`。
- 校核（600 kHz, L=4.7 µH, ΔIL≈1.7 A）：若以电容项将局部 ΔV 控制到 ≈50–100 mV，`C ≥ ΔIL/(8·f·ΔV) ≈ 1.7/(8·6e5·0.05~0.1) ≈ 3.5–7.1 µF`，2×22 µF 具备充足裕量；后续以实测纹波/过冲校核。

7.3 输出检流电阻→SW2303 VBUS 开关（RCS2 后→VBUS 开关前）

- 目标：构成口端储能与局部去耦，使大部分负载跃变电流在 RCS2 下游闭合，避免对功率级与采样造成过度扰动（依据：建议将 RCS2 置于 VBUS“母线电容”与“去耦电容”之间，`docs/datasheets/pl5501-datasheet.md:190`）。
- 推荐：
  - 口端聚合物储能（靠近 VBUS 开关/连接器）：`220–330 µF/25 V`，ESR ≤ 20–30 mΩ；
  - 口端高频陶瓷（贴近开关与地回路）：≥ 2× `22 µF/25 V` X7R，并并联 `0.1 µF`；
- 说明：聚合物提供中低频能量、ESR 参与阻尼；陶瓷承担高频旁路。组合容量与 ESR 以口端纹波、过冲/下冲与线缆特性实测收敛。

## 8. 更小占板电感可行性与验证方案（DEMO 验证板）

目标：在保持 600 kHz、20 V/5 A 输出与 12–24 V 输入的前提下，评估将 12.5×12.5 mm 级电感（HPC1265‑4R7MT）下探至更小占板封装的可行性与代价。

### 8.1 可行性结论（先行结论，细化见下）

- 100 W 档（20 V×5 A）：可以考虑下探至“≈10×10 mm 级、3.3–4.7 µH、屏蔽型”电感，只要满足 Isat 与 DCR 约束，效率与温升处于可控范围内。

### 8.2 约束与估算（以 600 kHz、12→20 V 工况为最严苛）

- 电感纹波与峰值电流（L=3.3/4.7 µH）：
  - `ΔIL ≈ VIN/L · tON`；`tON≈0.667 µs@600 kHz, D≈0.4` → `ΔIL≈2.4 A@3.3 µH`、`≈1.7 A@4.7 µH`。
  - 100 W：`IIN≈8.8 A` → `Ipk≈IIN+ΔIL/2≈9.7–10.0 A`；
- 电感铜损估算：`I_rms≈sqrt(I^2+ΔI^2/12)`；`P_Cu≈I_rms^2·DCR`
  - 100 W：若 DCR≈8 mΩ → `P_Cu≈0.62 W`（3.3 µH 时）。
- 设计阈值（建议）：
  - 100 W 目标：`Isat(ΔL≈30%) ≥ 18–22 A`、`Idc(ΔT≈40 °C) ≥ 10 A`、`DCR ≤ 8–10 mΩ@25 °C`；

### 8.3 选型建议（来自 Sntengwei HPC/EPC 系列）

- 基线（不变）：HPC1265‑4R7MT（12.5×12.5×6.5 mm）作为 100 W 验证标定点。
- 缩小占板候选：从 HPC/EPC 目录中筛选“≈10×10 mm 级、3.3–4.7 µH、屏蔽、Isat≥20–25 A、DCR≤8–10 mΩ”的型号，用于 100 W 场景 A/B 样；
  - 优先 3.3 µH（纹波稍大但更容易满足 Isat）；如目录给出 4.7 µH 且 DCR/Isat 仍满足，可并行对比。
- 若需进一步缩小至“≈8×8 mm 级”，仅建议在 100 W 短时工况或良好风冷条件下评估，并将限流/PPS 目标下调，观察温升与效率折损。

### 8.4 版图与焊盘（DEMO 友好）

- 采用“双封装叠加”焊盘：在 12.5×12.5 mm 焊盘内嵌 10×10 mm 焊盘外形，过孔围栏沿电感两侧对称布置，保证两类器件都可装配。
- 走线：电感两端至高低边 MOSFET 的铜皮加厚、等宽等长，减小环路面积；根据不同封装在丝印层标识居中对准点。
- 热设计：电感底部与两端铜皮开“导热过孔矩阵”，连至内层/底层铜面以分散热量；预留热偶打点孔位。

### 8.5 验证计划与通过标准

- 工况：
  - 12→20 V 与 24→20 V；负载：5 A；PPS 步进 100–200 mV；
  - 口端电压纹波、过冲/下冲、环路稳定性（PM/GM）、效率、温升（Tj/Tcase 估算）。
- 通过标准（建议）：
  - 100 W 方案（10×10 mm）：电感 ΔT（对环境 25 °C）≤ 50–60 °C；效率劣化 ≤ 1 pp 相对基线；

### 8.6 结论

- 可以在 100 W 条件下评估更小占板电感（≈10×10 mm 级，3.3–4.7 µH）。
- DEMO 板建议采用叠加焊盘方案，一板验证两种封装；在软件侧配合限流/斜率控制，确保 PPS 步进与负载跃变稳定。

## 9. 与 SW2303 的调压协同（PPS）

- FB/OPTO 路线：SW2303 的 OPTO/FB 并入 PL5501 的 FB/参考节点（或 VADJ）实现 5/9/15/20 V 档与 PPS 细步；需校准 20 mV 步进下的线性与温漂（依据：SW2303 引脚/功能与 FB/OPTO 驱动，见 `docs/datasheets/sw2303/sw2303-datasheet.md:63`、`:79`；原理图/PCB 指南见 `docs/datasheets/sw2303/sw2303-schematic-guide.md`、`sw2303-pcb-guide.md`）。
- 5 A 限流一致性：SW2303 侧以 IFB/CSP 限流，PL5501 侧以 IADJ/CS 配置，二者目标电流需一致并受 5 A 约束（依据：SW2303 IFB/CSP 与 PL5501 IADJ/CS 描述，见 `docs/datasheets/sw2303/sw2303-datasheet.md:63`、`docs/datasheets/pl5501-datasheet.md:20`、`:32`）。

## 10. 待验证项（样机/量产）

- PPS 步进时序与 dV/dt（含线缆压降），多点相位裕量与负载瞬态（5/9/15/20 V 与若干 PPS 中间点）。
- 12→20 V 与 24→20 V 两端工况下 MOS/电感/整机温升；关键器件结温 < 125 °C。
- EMI：固定频率与抖频两种配置下的传导/辐射余量；必要时优化栅阻、缓冲网络与屏蔽。

—— 完 ——
