Output file for file RCA_8bits_out_out1_out.txt

RAILS ARE :
VCC = 111
GND = 117
INPUTS ARE :
1112 1113 1213 1612 1613 2112 2113 2612 2613 
OUTPUTS ARE :
124 174 224 274 304 
NETLIST IS : (where 0 in first column = PMOS and 1 = NMOS)
0 1112 111 112 
0 119 111 113 
0 118 112 114 
0 1113 113 114 
1 1112 114 115 
1 1110 114 116 
1 1113 115 117 
1 1111 116 117 
0 1113 111 118 
1 1113 118 117 
0 1112 111 119 
1 1112 119 117 
0 1112 111 1110 
1 1112 1110 117 
0 1113 111 1111 
1 1113 1111 117 
0 114 111 122 
0 129 111 123 
0 128 122 124 
0 1213 123 124 
1 114 124 125 
1 1210 124 126 
1 1213 125 117 
1 1211 126 117 
0 1213 111 128 
1 1213 128 117 
0 114 111 129 
1 114 129 117 
0 114 111 1210 
1 114 1210 117 
0 1213 111 1211 
1 1213 1211 117 
0 114 111 132 
0 1213 111 132 
1 114 132 133 
1 1213 133 117 
0 132 111 137 
1 132 137 117 
0 1112 111 142 
0 1113 111 142 
1 1112 142 143 
1 1113 143 117 
0 142 111 147 
1 142 147 117 
0 137 111 152 
0 147 152 153 
1 147 153 117 
1 137 153 117 
0 153 111 154 
1 153 154 117 
0 1612 111 162 
0 169 111 163 
0 168 162 164 
0 1613 163 164 
1 1612 164 165 
1 1610 164 166 
1 1613 165 117 
1 1611 166 117 
0 1613 111 168 
1 1613 168 117 
0 1612 111 169 
1 1612 169 117 
0 1612 111 1610 
1 1612 1610 117 
0 1613 111 1611 
1 1613 1611 117 
0 164 111 172 
0 179 111 173 
0 178 172 174 
0 154 173 174 
1 164 174 175 
1 1710 174 176 
1 154 175 117 
1 1711 176 117 
0 154 111 178 
1 154 178 117 
0 164 111 179 
1 164 179 117 
0 164 111 1710 
1 164 1710 117 
0 154 111 1711 
1 154 1711 117 
0 164 111 182 
0 154 111 182 
1 164 182 183 
1 154 183 117 
0 182 111 187 
1 182 187 117 
0 1612 111 192 
0 1613 111 192 
1 1612 192 193 
1 1613 193 117 
0 192 111 197 
1 192 197 117 
0 187 111 202 
0 197 202 203 
1 197 203 117 
1 187 203 117 
0 203 111 204 
1 203 204 117 
0 2112 111 212 
0 219 111 213 
0 218 212 214 
0 2113 213 214 
1 2112 214 215 
1 2110 214 216 
1 2113 215 117 
1 2111 216 117 
0 2113 111 218 
1 2113 218 117 
0 2112 111 219 
1 2112 219 117 
0 2112 111 2110 
1 2112 2110 117 
0 2113 111 2111 
1 2113 2111 117 
0 214 111 222 
0 229 111 223 
0 228 222 224 
0 204 223 224 
1 214 224 225 
1 2210 224 226 
1 204 225 117 
1 2211 226 117 
0 204 111 228 
1 204 228 117 
0 214 111 229 
1 214 229 117 
0 214 111 2210 
1 214 2210 117 
0 204 111 2211 
1 204 2211 117 
0 214 111 232 
0 204 111 232 
1 214 232 233 
1 204 233 117 
0 232 111 237 
1 232 237 117 
0 2112 111 242 
0 2113 111 242 
1 2112 242 243 
1 2113 243 117 
0 242 111 247 
1 242 247 117 
0 237 111 252 
0 247 252 253 
1 247 253 117 
1 237 253 117 
0 253 111 254 
1 253 254 117 
0 2612 111 262 
0 269 111 263 
0 268 262 264 
0 2613 263 264 
1 2612 264 265 
1 2610 264 266 
1 2613 265 117 
1 2611 266 117 
0 2613 111 268 
1 2613 268 117 
0 2612 111 269 
1 2612 269 117 
0 2612 111 2610 
1 2612 2610 117 
0 2613 111 2611 
1 2613 2611 117 
0 264 111 272 
0 279 111 273 
0 278 272 274 
0 254 273 274 
1 264 274 275 
1 2710 274 276 
1 254 275 117 
1 2711 276 117 
0 254 111 278 
1 254 278 117 
0 264 111 279 
1 264 279 117 
0 264 111 2710 
1 264 2710 117 
0 254 111 2711 
1 254 2711 117 
0 264 111 282 
0 254 111 282 
1 264 282 283 
1 254 283 117 
0 282 111 287 
1 282 287 117 
0 2612 111 292 
0 2613 111 292 
1 2612 292 293 
1 2613 293 117 
0 292 111 297 
1 292 297 117 
0 287 111 302 
0 297 302 303 
1 297 303 117 
1 287 303 117 
0 303 111 304 
1 303 304 117 
TEST IN IS :
1112 1113 1213 1612 1613 2112 2113 2612 2613 
TEST OUT IS :
124 174 224 274 304 
TEST VECTORS ARE :
Input:1112 = 0 Input:1113 = 0 Input:1213 = 0 Input:1612 = 0 Input:1613 = 0 Input:2112 = 0 Input:2113 = 0 Input:2612 = 0 Input:2613 = 0 
SIMULATING CIRCUIT...

Number of Nodes: 119

Graph converged

Output Node 124 = 0

Output Node 174 = 0

Output Node 224 = 0

Output Node 274 = 0

Output Node 304 = 0

RAILS ARE :
VCC = 111
GND = 117
INPUTS ARE :
1112 1113 1213 1612 1613 2112 2113 2612 2613 
OUTPUTS ARE :
124 174 224 274 304 
NETLIST IS : (where 0 in first column = PMOS and 1 = NMOS)
0 1112 111 112 
0 119 111 113 
0 118 112 114 
0 1113 113 114 
1 1112 114 115 
1 1110 114 116 
1 1113 115 117 
1 1111 116 117 
0 1113 111 118 
1 1113 118 117 
0 1112 111 119 
1 1112 119 117 
0 1112 111 1110 
1 1112 1110 117 
0 1113 111 1111 
1 1113 1111 117 
0 114 111 122 
0 129 111 123 
0 128 122 124 
0 1213 123 124 
1 114 124 125 
1 1210 124 126 
1 1213 125 117 
1 1211 126 117 
0 1213 111 128 
1 1213 128 117 
0 114 111 129 
1 114 129 117 
0 114 111 1210 
1 114 1210 117 
0 1213 111 1211 
1 1213 1211 117 
0 114 111 132 
0 1213 111 132 
1 114 132 133 
1 1213 133 117 
0 132 111 137 
1 132 137 117 
0 1112 111 142 
0 1113 111 142 
1 1112 142 143 
1 1113 143 117 
0 142 111 147 
1 142 147 117 
0 137 111 152 
0 147 152 153 
1 147 153 117 
1 137 153 117 
0 153 111 154 
1 153 154 117 
0 1612 111 162 
0 169 111 163 
0 168 162 164 
0 1613 163 164 
1 1612 164 165 
1 1610 164 166 
1 1613 165 117 
1 1611 166 117 
0 1613 111 168 
1 1613 168 117 
0 1612 111 169 
1 1612 169 117 
0 1612 111 1610 
1 1612 1610 117 
0 1613 111 1611 
1 1613 1611 117 
0 164 111 172 
0 179 111 173 
0 178 172 174 
0 154 173 174 
1 164 174 175 
1 1710 174 176 
1 154 175 117 
1 1711 176 117 
0 154 111 178 
1 154 178 117 
0 164 111 179 
1 164 179 117 
0 164 111 1710 
1 164 1710 117 
0 154 111 1711 
1 154 1711 117 
0 164 111 182 
0 154 111 182 
1 164 182 183 
1 154 183 117 
0 182 111 187 
1 182 187 117 
0 1612 111 192 
0 1613 111 192 
1 1612 192 193 
1 1613 193 117 
0 192 111 197 
1 192 197 117 
0 187 111 202 
0 197 202 203 
1 197 203 117 
1 187 203 117 
0 203 111 204 
1 203 204 117 
0 2112 111 212 
0 219 111 213 
0 218 212 214 
0 2113 213 214 
1 2112 214 215 
1 2110 214 216 
1 2113 215 117 
1 2111 216 117 
0 2113 111 218 
1 2113 218 117 
0 2112 111 219 
1 2112 219 117 
0 2112 111 2110 
1 2112 2110 117 
0 2113 111 2111 
1 2113 2111 117 
0 214 111 222 
0 229 111 223 
0 228 222 224 
0 204 223 224 
1 214 224 225 
1 2210 224 226 
1 204 225 117 
1 2211 226 117 
0 204 111 228 
1 204 228 117 
0 214 111 229 
1 214 229 117 
0 214 111 2210 
1 214 2210 117 
0 204 111 2211 
1 204 2211 117 
0 214 111 232 
0 204 111 232 
1 214 232 233 
1 204 233 117 
0 232 111 237 
1 232 237 117 
0 2112 111 242 
0 2113 111 242 
1 2112 242 243 
1 2113 243 117 
0 242 111 247 
1 242 247 117 
0 237 111 252 
0 247 252 253 
1 247 253 117 
1 237 253 117 
0 253 111 254 
1 253 254 117 
0 2612 111 262 
0 269 111 263 
0 268 262 264 
0 2613 263 264 
1 2612 264 265 
1 2610 264 266 
1 2613 265 117 
1 2611 266 117 
0 2613 111 268 
1 2613 268 117 
0 2612 111 269 
1 2612 269 117 
0 2612 111 2610 
1 2612 2610 117 
0 2613 111 2611 
1 2613 2611 117 
0 264 111 272 
0 279 111 273 
0 278 272 274 
0 254 273 274 
1 264 274 275 
1 2710 274 276 
1 254 275 117 
1 2711 276 117 
0 254 111 278 
1 254 278 117 
0 264 111 279 
1 264 279 117 
0 264 111 2710 
1 264 2710 117 
0 254 111 2711 
1 254 2711 117 
0 264 111 282 
0 254 111 282 
1 264 282 283 
1 254 283 117 
0 282 111 287 
1 282 287 117 
0 2612 111 292 
0 2613 111 292 
1 2612 292 293 
1 2613 293 117 
0 292 111 297 
1 292 297 117 
0 287 111 302 
0 297 302 303 
1 297 303 117 
1 287 303 117 
0 303 111 304 
1 303 304 117 
TEST IN IS :
1112 1113 1213 1612 1613 2112 2113 2612 2613 
TEST OUT IS :
124 174 224 274 304 
TEST VECTORS ARE :
Input:1112 = 1 Input:1113 = 1 Input:1213 = 1 Input:1612 = 1 Input:1613 = 1 Input:2112 = 1 Input:2113 = 1 Input:2612 = 1 Input:2613 = 1 
SIMULATING CIRCUIT...

Number of Nodes: 119

Graph converged

Output Node 124 = 1

Output Node 174 = 1

Output Node 224 = 1

Output Node 274 = 1

Output Node 304 = 1


TEST ENDED SUCCESFULY

SIMULATION ENDED