<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Synthesis on Babyworm Hugo Site</title>
    <link>http://localhost:8080/tags/synthesis/</link>
    <description>Recent content in Synthesis on Babyworm Hugo Site</description>
    <generator>Hugo</generator>
    <language>en</language>
    <managingEditor>babyworm@gmail.com (babyworm)</managingEditor>
    <webMaster>babyworm@gmail.com (babyworm)</webMaster>
    <copyright>© Babyworm, All Rights Reserved.</copyright>
    <lastBuildDate>Tue, 16 Jan 2007 05:03:28 +0000</lastBuildDate>
    <atom:link href="http://localhost:8080/tags/synthesis/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>방명록에 쓰여진 문의에 대한 답변..(설계의 결과를 보는 법..)</title>
      <link>http://localhost:8080/archives/242/</link>
      <pubDate>Tue, 16 Jan 2007 05:03:28 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/242/</guid>
      <description>(말머리: e-mail로 답변을 달라고 하셨지만, 기본적으로 문제는 공유하는 것이 좋다고 생각해서 posting합니다. e-mail로도 알려 드리겠습니다. 아.. 이제보니 비공개 문의셨군요.. 제가 항상 로그인 상태라서 몰랐습니다. 성함은 제외하였습니다. ) Algorithm쪽, 혹은 System을 배우는 연구실에서 알고리즘</description>
    </item>
    <item>
      <title>Precision이 Synplify Pro보다 좋은 성능을 낸다고 하네요.</title>
      <link>http://localhost:8080/archives/225/</link>
      <pubDate>Wed, 27 Dec 2006 14:43:47 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/225/</guid>
      <description>Mentor의 FPGA 합성 툴인 Precision. FPGA 합성 도구.. 삼파전?이라는 글에서 잠시 다룬적이 있는데, 사실 그 글을 사용할때는 예전 FPGA Advantage에 번들링 되어 있던 Precision을 생각하고 썼었는데요.. ESNUG의 글을 보니 Precision이 Synplify Pro보다 더 좋은 결과를 내준다는 보고가 최근에 들어왔네요. 게다가 가격은 Synplify Pro의</description>
    </item>
    <item>
      <title>FPGA 합성 도구..  삼파전?</title>
      <link>http://localhost:8080/archives/193/</link>
      <pubDate>Mon, 13 Nov 2006 09:55:10 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/193/</guid>
      <description>[wp]FPGA[/wp]의 사용이 늘어나면서 이쪽 합성 분야에 눈독을 들이는 회사들이 늘어나고 있군요.. 사실 FPGA 설계/합성 도구는 무료로 제공되는 경우가 많아서.. ([wp]xilinx[/wp] webpack이나 [wp]altera[/wp]의 quartus II web version과 같이 말입니다.)비교적 돈이 덜 됩니다만.. 무료로 제공되는 설계도구가 비교적 약한 편이</description>
    </item>
    <item>
      <title>DC Ultra의 Topographical Synthesis</title>
      <link>http://localhost:8080/archives/121/</link>
      <pubDate>Mon, 16 Oct 2006 14:17:29 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/121/</guid>
      <description>로직 합성에 많이 사용되는 Design Compiler에서는 전통적으로 통계적인 wire load model을 이용하였습니다. 즉, 합성된 로직의 크기가 어느정도라면, 이때 적용되는 wire의 R, C값이 어느정도가 될지 대략 통계값을 통하여 추정하는 방법입니다. 이러한 wire load model은 0.35um 이전의 공정까지는 어느정도 적용하는데 큰 무리가 없었습니다. 왜냐하면</description>
    </item>
  </channel>
</rss>
