Fitter report for fyp_max10_tse_top
Sun Mar 03 11:57:56 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Mar 03 11:57:56 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; fyp_max10_tse_top                           ;
; Top-level Entity Name              ; fyp_max10_tse_top                           ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 7,981 / 49,760 ( 16 % )                     ;
;     Total combinational functions  ; 5,657 / 49,760 ( 11 % )                     ;
;     Dedicated logic registers      ; 5,865 / 49,760 ( 12 % )                     ;
; Total registers                    ; 5875                                        ;
; Total pins                         ; 26 / 360 ( 7 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 29,760 / 1,677,312 ( 2 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES                      ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.54        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.4%      ;
;     Processor 3            ;   8.7%      ;
;     Processor 4            ;   7.5%      ;
;     Processor 5            ;   6.7%      ;
;     Processor 6            ;   6.5%      ;
;     Processor 7            ;   6.4%      ;
;     Processor 8            ;   6.3%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                   ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_v4h1:auto_generated|q_b[0] ; PORTBDATAOUT     ;                       ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_v4h1:auto_generated|q_b[1] ; PORTBDATAOUT     ;                       ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a0                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a2                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[3]                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a3                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[4]                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a4                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[5]                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a5                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[6]                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a6                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[7]                                                                                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a7                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                            ;
+--------------------+-------------------+--------------+-------------------+-----------------------------------+----------------+
; Name               ; Ignored Entity    ; Ignored From ; Ignored To        ; Ignored Value                     ; Ignored Source ;
+--------------------+-------------------+--------------+-------------------+-----------------------------------+----------------+
; Location           ;                   ;              ; adc1in[1]         ; PIN_F5                            ; QSF Assignment ;
; Location           ;                   ;              ; adc1in[2]         ; PIN_F4                            ; QSF Assignment ;
; Location           ;                   ;              ; adc1in[3]         ; PIN_J8                            ; QSF Assignment ;
; Location           ;                   ;              ; adc1in[4]         ; PIN_J9                            ; QSF Assignment ;
; Location           ;                   ;              ; adc1in[5]         ; PIN_J4                            ; QSF Assignment ;
; Location           ;                   ;              ; adc1in[6]         ; PIN_H3                            ; QSF Assignment ;
; Location           ;                   ;              ; adc1in[7]         ; PIN_K5                            ; QSF Assignment ;
; Location           ;                   ;              ; adc1in[8]         ; PIN_K6                            ; QSF Assignment ;
; Location           ;                   ;              ; adc2in[1]         ; PIN_E4                            ; QSF Assignment ;
; Location           ;                   ;              ; adc2in[2]         ; PIN_J3                            ; QSF Assignment ;
; Location           ;                   ;              ; adc2in[3]         ; PIN_G4                            ; QSF Assignment ;
; Location           ;                   ;              ; adc2in[4]         ; PIN_F3                            ; QSF Assignment ;
; Location           ;                   ;              ; adc2in[5]         ; PIN_H4                            ; QSF Assignment ;
; Location           ;                   ;              ; adc2in[6]         ; PIN_G3                            ; QSF Assignment ;
; Location           ;                   ;              ; adc2in[7]         ; PIN_K4                            ; QSF Assignment ;
; Location           ;                   ;              ; adc2in[8]         ; PIN_E3                            ; QSF Assignment ;
; Location           ;                   ;              ; clk_10_adc        ; PIN_N5                            ; QSF Assignment ;
; Location           ;                   ;              ; clk_25_max10      ; PIN_M8                            ; QSF Assignment ;
; Location           ;                   ;              ; clk_ddr3_100_n    ; PIN_N15                           ; QSF Assignment ;
; Location           ;                   ;              ; clk_ddr3_100_p    ; PIN_N14                           ; QSF Assignment ;
; Location           ;                   ;              ; clk_lvds_125_n    ; PIN_R11                           ; QSF Assignment ;
; Location           ;                   ;              ; clk_lvds_125_p    ; PIN_P11                           ; QSF Assignment ;
; Location           ;                   ;              ; dac_din           ; PIN_A8                            ; QSF Assignment ;
; Location           ;                   ;              ; dac_sclk          ; PIN_A7                            ; QSF Assignment ;
; Location           ;                   ;              ; dac_sync          ; PIN_B10                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[0]         ; PIN_V20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[10]        ; PIN_Y20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[11]        ; PIN_E20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[12]        ; PIN_J14                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[13]        ; PIN_C22                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[1]         ; PIN_D19                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[2]         ; PIN_A21                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[3]         ; PIN_U20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[4]         ; PIN_C20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[5]         ; PIN_F19                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[6]         ; PIN_E21                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[7]         ; PIN_B20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[8]         ; PIN_D22                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_a[9]         ; PIN_E22                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_ba[0]        ; PIN_V22                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_ba[1]        ; PIN_N18                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_ba[2]        ; PIN_W22                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_casn[0]      ; PIN_U19                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_cke[0]       ; PIN_W20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_clk_n[0]     ; PIN_E18                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_clk_p[0]     ; PIN_D18                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_csn[0]       ; PIN_Y22                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dm[0]        ; PIN_J15                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dm[1]        ; PIN_N19                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dm[2]        ; PIN_T18                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[0]        ; PIN_J18                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[10]       ; PIN_M20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[11]       ; PIN_M14                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[12]       ; PIN_L18                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[13]       ; PIN_M15                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[14]       ; PIN_L19                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[15]       ; PIN_N20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[16]       ; PIN_R14                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[17]       ; PIN_P19                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[18]       ; PIN_P14                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[19]       ; PIN_R20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[1]        ; PIN_K20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[20]       ; PIN_R15                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[21]       ; PIN_T19                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[22]       ; PIN_P15                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[23]       ; PIN_P20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[2]        ; PIN_H18                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[3]        ; PIN_K18                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[4]        ; PIN_H19                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[5]        ; PIN_J20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[6]        ; PIN_H20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[7]        ; PIN_K19                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[8]        ; PIN_L20                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dq[9]        ; PIN_M18                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dqs_p[0]     ; PIN_K14                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dqs_p[1]     ; PIN_L14                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_dqs_p[2]     ; PIN_R18                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_odt[0]       ; PIN_W19                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_rasn[0]      ; PIN_V18                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_resetn       ; PIN_B22                           ; QSF Assignment ;
; Location           ;                   ;              ; ddr3_wen[0]       ; PIN_Y21                           ; QSF Assignment ;
; Location           ;                   ;              ; eneta_intn        ; PIN_V7                            ; QSF Assignment ;
; Location           ;                   ;              ; eneta_led_link100 ; PIN_R9                            ; QSF Assignment ;
; Location           ;                   ;              ; eneta_rx_col      ; PIN_P1                            ; QSF Assignment ;
; Location           ;                   ;              ; eneta_rx_crs      ; PIN_N8                            ; QSF Assignment ;
; Location           ;                   ;              ; eneta_rx_er       ; PIN_U2                            ; QSF Assignment ;
; Location           ;                   ;              ; eneta_tx_clk      ; PIN_E10                           ; QSF Assignment ;
; Location           ;                   ;              ; eneta_tx_er       ; PIN_P4                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_gtx_clk     ; PIN_T6                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_intn        ; PIN_AA3                           ; QSF Assignment ;
; Location           ;                   ;              ; enetb_led_link100 ; PIN_P9                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_resetn      ; PIN_AB4                           ; QSF Assignment ;
; Location           ;                   ;              ; enetb_rx_clk      ; PIN_R3                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_rx_col      ; PIN_N2                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_rx_crs      ; PIN_N3                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_rx_d[0]     ; PIN_P8                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_rx_d[1]     ; PIN_M1                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_rx_d[2]     ; PIN_M2                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_rx_d[3]     ; PIN_R7                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_rx_dv       ; PIN_R1                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_rx_er       ; PIN_R2                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_tx_clk      ; PIN_E11                           ; QSF Assignment ;
; Location           ;                   ;              ; enetb_tx_d[0]     ; PIN_U1                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_tx_d[1]     ; PIN_V1                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_tx_d[2]     ; PIN_U3                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_tx_d[3]     ; PIN_U4                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_tx_en       ; PIN_V3                            ; QSF Assignment ;
; Location           ;                   ;              ; enetb_tx_er       ; PIN_U5                            ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_scl          ; PIN_A10                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_sda          ; PIN_B15                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_clk       ; PIN_D6                            ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[0]      ; PIN_A17                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[10]     ; PIN_C11                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[11]     ; PIN_A11                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[12]     ; PIN_A20                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[13]     ; PIN_H13                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[14]     ; PIN_E14                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[15]     ; PIN_D12                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[16]     ; PIN_C12                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[17]     ; PIN_C19                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[18]     ; PIN_C18                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[19]     ; PIN_B19                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[1]      ; PIN_A18                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[20]     ; PIN_B17                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[21]     ; PIN_B16                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[22]     ; PIN_C16                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[23]     ; PIN_A15                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[2]      ; PIN_A12                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[3]      ; PIN_F16                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[4]      ; PIN_A16                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[5]      ; PIN_B12                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[6]      ; PIN_F15                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[7]      ; PIN_B11                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[8]      ; PIN_A13                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_d[9]      ; PIN_C15                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_de        ; PIN_C10                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_hs        ; PIN_A19                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_int       ; PIN_D15                           ; QSF Assignment ;
; Location           ;                   ;              ; hdmi_tx_vs        ; PIN_J12                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_clk_in0      ; PIN_N4                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_clk_in_n[1]  ; PIN_AB21                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_clk_in_n[2]  ; PIN_V9                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_clk_in_p[1]  ; PIN_AA20                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_clk_in_p[2]  ; PIN_V10                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_clk_out0     ; PIN_AA13                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_clk_out_n[1] ; PIN_R13                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_clk_out_n[2] ; PIN_V14                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_clk_out_p[1] ; PIN_P13                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_clk_out_p[2] ; PIN_W15                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_d[0]         ; PIN_Y7                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_d[1]         ; PIN_Y8                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_d[2]         ; PIN_AB2                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_d[3]         ; PIN_AB3                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_prsntn       ; PIN_AB14                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[0]    ; PIN_V4                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[10]   ; PIN_AA15                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[11]   ; PIN_AB16                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[12]   ; PIN_AB17                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[13]   ; PIN_W11                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[14]   ; PIN_AB10                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[15]   ; PIN_AB12                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[16]   ; PIN_AB19                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[1]    ; PIN_Y1                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[2]    ; PIN_AA1                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[3]    ; PIN_AA8                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[4]    ; PIN_AA9                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[5]    ; PIN_AB6                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[6]    ; PIN_Y3                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[7]    ; PIN_AA5                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[8]    ; PIN_W12                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_n[9]    ; PIN_AA14                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[0]    ; PIN_V5                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[10]   ; PIN_Y16                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[11]   ; PIN_AA16                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[12]   ; PIN_AB18                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[13]   ; PIN_Y11                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[14]   ; PIN_AB11                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[15]   ; PIN_AB13                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[16]   ; PIN_AB20                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[1]    ; PIN_Y2                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[2]    ; PIN_AA2                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[3]    ; PIN_AB8                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[4]    ; PIN_AB9                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[5]    ; PIN_AB7                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[6]    ; PIN_Y4                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[7]    ; PIN_AB5                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[8]    ; PIN_W13                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_rx_d_p[9]    ; PIN_AB15                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_scl          ; PIN_Y18                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_sda          ; PIN_AA19                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[0]    ; PIN_W4                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[10]   ; PIN_U15                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[11]   ; PIN_V15                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[12]   ; PIN_W17                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[13]   ; PIN_V11                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[14]   ; PIN_R12                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[15]   ; PIN_AA11                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[16]   ; PIN_AA17                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[1]    ; PIN_U6                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[2]    ; PIN_W5                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[3]    ; PIN_W7                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[4]    ; PIN_Y10                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[5]    ; PIN_AA6                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[6]    ; PIN_R10                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[7]    ; PIN_W9                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[8]    ; PIN_V13                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_n[9]    ; PIN_Y13                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[0]    ; PIN_W3                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[10]   ; PIN_V16                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[11]   ; PIN_W16                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[12]   ; PIN_V17                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[13]   ; PIN_V12                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[14]   ; PIN_P12                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[15]   ; PIN_AA12                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[16]   ; PIN_Y17                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[1]    ; PIN_U7                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[2]    ; PIN_W6                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[3]    ; PIN_W8                            ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[4]    ; PIN_AA10                          ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[5]    ; PIN_AA7                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[6]    ; PIN_P10                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[7]    ; PIN_W10                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[8]    ; PIN_W14                           ; QSF Assignment ;
; Location           ;                   ;              ; hsmc_tx_d_p[9]    ; PIN_Y14                           ; QSF Assignment ;
; Location           ;                   ;              ; ip_sequrity       ; PIN_E6                            ; QSF Assignment ;
; Location           ;                   ;              ; jtag_safe         ; PIN_D7                            ; QSF Assignment ;
; Location           ;                   ;              ; pmoda_io[0]       ; PIN_C7                            ; QSF Assignment ;
; Location           ;                   ;              ; pmoda_io[1]       ; PIN_C8                            ; QSF Assignment ;
; Location           ;                   ;              ; pmoda_io[2]       ; PIN_A6                            ; QSF Assignment ;
; Location           ;                   ;              ; pmoda_io[3]       ; PIN_B7                            ; QSF Assignment ;
; Location           ;                   ;              ; pmoda_io[4]       ; PIN_D8                            ; QSF Assignment ;
; Location           ;                   ;              ; pmoda_io[5]       ; PIN_A4                            ; QSF Assignment ;
; Location           ;                   ;              ; pmoda_io[6]       ; PIN_A5                            ; QSF Assignment ;
; Location           ;                   ;              ; pmoda_io[7]       ; PIN_E9                            ; QSF Assignment ;
; Location           ;                   ;              ; pmodb_io[0]       ; PIN_E8                            ; QSF Assignment ;
; Location           ;                   ;              ; pmodb_io[1]       ; PIN_D5                            ; QSF Assignment ;
; Location           ;                   ;              ; pmodb_io[2]       ; PIN_B5                            ; QSF Assignment ;
; Location           ;                   ;              ; pmodb_io[3]       ; PIN_C4                            ; QSF Assignment ;
; Location           ;                   ;              ; pmodb_io[4]       ; PIN_A2                            ; QSF Assignment ;
; Location           ;                   ;              ; pmodb_io[5]       ; PIN_A3                            ; QSF Assignment ;
; Location           ;                   ;              ; pmodb_io[6]       ; PIN_B4                            ; QSF Assignment ;
; Location           ;                   ;              ; pmodb_io[7]       ; PIN_B3                            ; QSF Assignment ;
; Location           ;                   ;              ; qspi_clk          ; PIN_B2                            ; QSF Assignment ;
; Location           ;                   ;              ; qspi_csn          ; PIN_C2                            ; QSF Assignment ;
; Location           ;                   ;              ; qspi_io[0]        ; PIN_C6                            ; QSF Assignment ;
; Location           ;                   ;              ; qspi_io[1]        ; PIN_C3                            ; QSF Assignment ;
; Location           ;                   ;              ; qspi_io[2]        ; PIN_C5                            ; QSF Assignment ;
; Location           ;                   ;              ; qspi_io[3]        ; PIN_B1                            ; QSF Assignment ;
; Location           ;                   ;              ; uart_rx           ; PIN_Y19                           ; QSF Assignment ;
; Location           ;                   ;              ; uart_tx           ; PIN_W18                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_addr[0]       ; PIN_D17                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_addr[1]       ; PIN_E13                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_clk           ; PIN_H11                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_data[0]       ; PIN_B14                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_data[1]       ; PIN_E15                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_data[2]       ; PIN_E16                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_data[3]       ; PIN_H14                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_data[4]       ; PIN_J13                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_data[5]       ; PIN_C13                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_data[6]       ; PIN_C14                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_data[7]       ; PIN_A14                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_empty         ; PIN_C17                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_full          ; PIN_H12                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_oen           ; PIN_A9                            ; QSF Assignment ;
; Location           ;                   ;              ; usb_rdn           ; PIN_D13                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_resetn        ; PIN_B8                            ; QSF Assignment ;
; Location           ;                   ;              ; usb_scl           ; PIN_J11                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_sda           ; PIN_E12                           ; QSF Assignment ;
; Location           ;                   ;              ; usb_wrn           ; PIN_D14                           ; QSF Assignment ;
; Location           ;                   ;              ; user_dipsw[0]     ; PIN_H21                           ; QSF Assignment ;
; Location           ;                   ;              ; user_dipsw[1]     ; PIN_H22                           ; QSF Assignment ;
; Location           ;                   ;              ; user_dipsw[2]     ; PIN_J21                           ; QSF Assignment ;
; Location           ;                   ;              ; user_dipsw[3]     ; PIN_J22                           ; QSF Assignment ;
; Location           ;                   ;              ; user_dipsw[4]     ; PIN_G19                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc1in[1]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc1in[2]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc1in[3]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc1in[4]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc1in[5]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc1in[6]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc1in[7]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc1in[8]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc2in[1]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc2in[2]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc2in[3]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc2in[4]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc2in[5]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc2in[6]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc2in[7]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; adc2in[8]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; clk_10_adc        ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; clk_25_max10      ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; clk_ddr3_100_p    ; DIFFERENTIAL 1.5-V SSTL           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; clk_lvds_125_p    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; dac_din           ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; dac_sclk          ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; dac_sync          ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[0]         ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[10]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[11]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[12]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[13]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[1]         ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[2]         ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[3]         ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[4]         ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[5]         ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[6]         ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[7]         ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[8]         ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_a[9]         ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_ba[0]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_ba[1]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_ba[2]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_cas_n[0]     ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_ck[0]        ; DIFFERENTIAL 1.5-V SSTL           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_ck_n[0]      ; DIFFERENTIAL 1.5-V SSTL           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_cke[0]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_cs_n[0]      ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dm[0]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dm[1]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dm[2]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[0]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[10]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[11]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[12]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[13]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[14]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[15]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[16]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[17]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[18]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[19]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[1]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[20]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[21]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[22]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[23]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[2]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[3]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[4]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[5]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[6]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[7]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[8]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dq[9]        ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dqs_n[0]     ; DIFFERENTIAL 1.5-V SSTL           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dqs_n[1]     ; DIFFERENTIAL 1.5-V SSTL           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dqs_n[2]     ; DIFFERENTIAL 1.5-V SSTL           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dqs_p[0]     ; DIFFERENTIAL 1.5-V SSTL           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dqs_p[1]     ; DIFFERENTIAL 1.5-V SSTL           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_dqs_p[2]     ; DIFFERENTIAL 1.5-V SSTL           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_odt[0]       ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_ras_n[0]     ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_reset_n      ; 1.5V                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ddr3_we_n[0]      ; SSTL-15                           ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; eneta_intn        ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; eneta_led_link100 ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; eneta_rx_col      ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; eneta_rx_crs      ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; eneta_rx_er       ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; eneta_tx_clk      ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; eneta_tx_er       ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_gtx_clk     ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_intn        ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_led_link100 ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_resetn      ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_rx_clk      ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_rx_col      ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_rx_crs      ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_rx_d[0]     ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_rx_d[1]     ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_rx_d[2]     ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_rx_d[3]     ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_rx_dv       ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_rx_er       ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_tx_clk      ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_tx_d[0]     ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_tx_d[1]     ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_tx_d[2]     ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_tx_d[3]     ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_tx_en       ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; enetb_tx_er       ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_scl          ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_sda          ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_clk       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[0]      ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[10]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[11]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[12]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[13]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[14]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[15]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[16]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[17]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[18]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[19]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[1]      ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[20]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[21]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[22]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[23]     ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[2]      ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[3]      ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[4]      ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[5]      ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[6]      ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[7]      ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[8]      ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_d[9]      ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_de        ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_hs        ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_int       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hdmi_tx_vs        ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_clk_in0      ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_clk_in_p[1]  ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_clk_in_p[2]  ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_clk_out0     ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_clk_out_p[1] ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_clk_out_p[2] ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_d[0]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_d[1]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_d[2]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_d[3]         ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_prsntn       ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[0]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[10]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[11]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[12]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[13]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[14]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[15]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[16]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[1]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[2]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[3]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[4]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[5]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[6]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[7]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[8]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_rx_d_p[9]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_scl          ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_sda          ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[0]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[10]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[11]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[12]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[13]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[14]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[15]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[16]   ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[1]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[2]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[3]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[4]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[5]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[6]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[7]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[8]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; hsmc_tx_d_p[9]    ; LVDS                              ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; ip_sequrity       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; jtag_safe         ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmoda_io[0]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmoda_io[1]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmoda_io[2]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmoda_io[3]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmoda_io[4]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmoda_io[5]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmoda_io[6]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmoda_io[7]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmodb_io[0]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmodb_io[1]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmodb_io[2]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmodb_io[3]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmodb_io[4]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmodb_io[5]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmodb_io[6]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; pmodb_io[7]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; qspi_clk          ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; qspi_csn          ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; qspi_io[0]        ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; qspi_io[1]        ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; qspi_io[2]        ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; qspi_io[3]        ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; uart_rx           ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; uart_tx           ; 2.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_addr[0]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_addr[1]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_clk           ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_data[0]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_data[1]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_data[2]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_data[3]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_data[4]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_data[5]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_data[6]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_data[7]       ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_empty         ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_full          ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_oen           ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_rdn           ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_resetn        ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_scl           ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_sda           ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; usb_wrn           ; 3.3-V LVCMOS                      ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; user_dipsw[0]     ; 1.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; user_dipsw[1]     ; 1.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; user_dipsw[2]     ; 1.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; user_dipsw[3]     ; 1.5 V                             ; QSF Assignment ;
; I/O Standard       ; fyp_max10_tse_top ;              ; user_dipsw[4]     ; 1.5 V                             ; QSF Assignment ;
; DM Pin             ; fyp_max10_tse_top ;              ; ddr3_dm[0]        ; ON                                ; QSF Assignment ;
; DM Pin             ; fyp_max10_tse_top ;              ; ddr3_dm[1]        ; ON                                ; QSF Assignment ;
; DM Pin             ; fyp_max10_tse_top ;              ; ddr3_dm[2]        ; ON                                ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_ck[0]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_ck_n[0]      ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dm[0]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dm[1]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dm[2]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[0]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[10]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[11]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[12]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[13]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[14]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[15]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[16]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[17]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[18]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[19]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[1]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[20]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[21]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[22]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[23]       ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[2]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[3]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[4]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[5]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[6]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[7]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[8]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dq[9]        ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dqs_n[0]     ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dqs_n[1]     ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dqs_n[2]     ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dqs_p[0]     ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dqs_p[1]     ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination ; fyp_max10_tse_top ;              ; ddr3_dqs_p[2]     ; SERIES 40 OHM WITHOUT CALIBRATION ; QSF Assignment ;
+--------------------+-------------------+--------------+-------------------+-----------------------------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11827 ) ; 0.00 % ( 0 / 11827 )       ; 0.00 % ( 0 / 11827 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11827 ) ; 0.00 % ( 0 / 11827 )       ; 0.00 % ( 0 / 11827 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11360 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 195 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 261 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/intelFPGA_lite/18.1/max10_packet_gen/output_files/fyp_max10_tse_top.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 7,981 / 49,760 ( 16 % )     ;
;     -- Combinational with no register       ; 2116                        ;
;     -- Register only                        ; 2324                        ;
;     -- Combinational with a register        ; 3541                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2742                        ;
;     -- 3 input functions                    ; 1128                        ;
;     -- <=2 input functions                  ; 1787                        ;
;     -- Register only                        ; 2324                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 4513                        ;
;     -- arithmetic mode                      ; 1144                        ;
;                                             ;                             ;
; Total registers*                            ; 5,875 / 51,509 ( 11 % )     ;
;     -- Dedicated logic registers            ; 5,865 / 49,760 ( 12 % )     ;
;     -- I/O registers                        ; 10 / 1,749 ( < 1 % )        ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 634 / 3,110 ( 20 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 26 / 360 ( 7 % )            ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 15 / 182 ( 8 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 2 ( 0 % )               ;
; Total block memory bits                     ; 29,760 / 1,677,312 ( 2 % )  ;
; Total block memory implementation bits      ; 138,240 / 1,677,312 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global signals                              ; 12                          ;
;     -- Global clocks                        ; 12 / 20 ( 60 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 3.5% / 3.4% / 3.6%          ;
; Peak interconnect usage (total/H/V)         ; 28.9% / 28.3% / 29.8%       ;
; Maximum fan-out                             ; 3952                        ;
; Highest non-global fan-out                  ; 553                         ;
; Total fan-out                               ; 41699                       ;
; Average fan-out                             ; 2.99                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                          ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                       ;                                ;
; Total logic elements                        ; 7668 / 49760 ( 15 % ) ; 128 / 49760 ( < 1 % ) ; 185 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1968                  ; 56                    ; 92                    ; 0                              ;
;     -- Register only                        ; 2300                  ; 7                     ; 17                    ; 0                              ;
;     -- Combinational with a register        ; 3400                  ; 65                    ; 76                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 2611                  ; 56                    ; 75                    ; 0                              ;
;     -- 3 input functions                    ; 1061                  ; 19                    ; 48                    ; 0                              ;
;     -- <=2 input functions                  ; 1696                  ; 46                    ; 45                    ; 0                              ;
;     -- Register only                        ; 2300                  ; 7                     ; 17                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                       ;                                ;
;     -- normal mode                          ; 4237                  ; 117                   ; 159                   ; 0                              ;
;     -- arithmetic mode                      ; 1131                  ; 4                     ; 9                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total registers                             ; 5710                  ; 72                    ; 93                    ; 0                              ;
;     -- Dedicated logic registers            ; 5700 / 49760 ( 11 % ) ; 72 / 49760 ( < 1 % )  ; 93 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 20                    ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 608 / 3110 ( 20 % )   ; 13 / 3110 ( < 1 % )   ; 15 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 26                    ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 29760                 ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 138240                ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 15 / 182 ( 8 % )      ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 8 / 24 ( 33 % )       ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry       ; 5 / 500 ( 1 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                       ;                                ;
;     -- Input Connections                    ; 4421                  ; 72                    ; 143                   ; 2                              ;
;     -- Registered Input Connections         ; 4203                  ; 33                    ; 101                   ; 0                              ;
;     -- Output Connections                   ; 427                   ; 22                    ; 236                   ; 3953                           ;
;     -- Registered Output Connections        ; 2                     ; 20                    ; 236                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                       ;                                ;
;     -- Total Connections                    ; 40525                 ; 591                   ; 1099                  ; 3962                           ;
;     -- Registered Connections               ; 19661                 ; 320                   ; 772                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                       ;                                ;
;     -- Top                                  ; 514                   ; 48                    ; 331                   ; 3955                           ;
;     -- pzdyqx:nabboc                        ; 48                    ; 0                     ; 46                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 331                   ; 46                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 3955                  ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                       ;                                ;
;     -- Input Ports                          ; 51                    ; 11                    ; 90                    ; 2                              ;
;     -- Output Ports                         ; 20                    ; 4                     ; 107                   ; 2                              ;
;     -- Bidir Ports                          ; 1                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                     ; 61                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 6                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 31                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 70                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 75                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                     ; 77                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk_50_max10  ; M9    ; 2        ; 0            ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; eneta_rx_clk  ; P3    ; 2        ; 0            ; 16           ; 14           ; 1533                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; eneta_rx_d[0] ; N9    ; 2        ; 0            ; 13           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; eneta_rx_d[1] ; T1    ; 2        ; 0            ; 15           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; eneta_rx_d[2] ; N1    ; 2        ; 0            ; 13           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; eneta_rx_d[3] ; T3    ; 2        ; 0            ; 12           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; eneta_rx_dv   ; T2    ; 2        ; 0            ; 15           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; fpga_resetn   ; D9    ; 8        ; 31           ; 39           ; 7            ; 245                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; user_pb[0]    ; L22   ; 5        ; 78           ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; user_pb[1]    ; M21   ; 5        ; 78           ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; user_pb[2]    ; M22   ; 5        ; 78           ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
; user_pb[3]    ; N21   ; 5        ; 78           ; 25           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5 V        ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; enet_mdc      ; Y6    ; 3        ; 20           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eneta_gtx_clk ; T5    ; 2        ; 0            ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eneta_resetn  ; V8    ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eneta_tx_d[0] ; R5    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eneta_tx_d[1] ; P5    ; 2        ; 0            ; 23           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eneta_tx_d[2] ; W1    ; 2        ; 0            ; 9            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eneta_tx_d[3] ; W2    ; 2        ; 0            ; 9            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eneta_tx_en   ; R4    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[0]   ; T20   ; 5        ; 78           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[1]   ; U22   ; 5        ; 78           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[2]   ; U21   ; 5        ; 78           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[3]   ; AA21  ; 5        ; 78           ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[4]   ; AA22  ; 5        ; 78           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                    ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; enet_mdio ; Y5    ; 3        ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_oen (inverted) ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; D9       ; DIFFIO_RX_T42n, DIFFOUT_T42n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; fpga_resetn         ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 13 / 36 ( 36 % ) ; 2.5V          ; --           ;
; 3        ; 3 / 48 ( 6 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 9 / 40 ( 23 % )  ; 1.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 5 / 36 ( 14 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; user_led[3]                          ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; user_led[4]                          ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; fpga_resetn                          ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; user_pb[0]                           ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; clk_50_max10                         ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; user_pb[1]                           ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 315        ; 5        ; user_pb[2]                           ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 87         ; 2        ; eneta_rx_d[2]                        ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; eneta_rx_d[0]                        ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; user_pb[3]                           ; input  ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; eneta_rx_clk                         ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; eneta_tx_d[1]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; eneta_tx_en                          ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 82         ; 2        ; eneta_tx_d[0]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; eneta_rx_d[1]                        ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; eneta_rx_dv                          ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; eneta_rx_d[3]                        ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; eneta_gtx_clk                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 1.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; user_led[0]                          ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; user_led[2]                          ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; user_led[1]                          ; output ; 1.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; eneta_resetn                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; eneta_tx_d[2]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; eneta_tx_d[3]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; enet_mdio                            ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 139        ; 3        ; enet_mdc                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                             ;
+-------------------------------+-----------------------------------------------------------------------------------------+
; Name                          ; fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------------------+
; SDC pin name                  ; fyp_eth_pll1|altpll_component|auto_generated|pll1                                       ;
; PLL mode                      ; Normal                                                                                  ;
; Compensate clock              ; clock0                                                                                  ;
; Compensated input/output pins ; --                                                                                      ;
; Switchover type               ; --                                                                                      ;
; Input frequency 0             ; 50.0 MHz                                                                                ;
; Input frequency 1             ; --                                                                                      ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                ;
; Nominal VCO frequency         ; 500.0 MHz                                                                               ;
; VCO post scale K counter      ; 2                                                                                       ;
; VCO frequency control         ; Auto                                                                                    ;
; VCO phase shift step          ; 250 ps                                                                                  ;
; VCO multiply                  ; --                                                                                      ;
; VCO divide                    ; --                                                                                      ;
; Freq min lock                 ; 30.0 MHz                                                                                ;
; Freq max lock                 ; 65.02 MHz                                                                               ;
; M VCO Tap                     ; 0                                                                                       ;
; M Initial                     ; 1                                                                                       ;
; M value                       ; 10                                                                                      ;
; N value                       ; 1                                                                                       ;
; Charge pump current           ; setting 1                                                                               ;
; Loop filter resistance        ; setting 27                                                                              ;
; Loop filter capacitance       ; setting 0                                                                               ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                    ;
; Bandwidth type                ; Medium                                                                                  ;
; Real time reconfigurable      ; Off                                                                                     ;
; Scan chain MIF file           ; --                                                                                      ;
; Preserve PLL counter order    ; Off                                                                                     ;
; PLL location                  ; PLL_1                                                                                   ;
; Inclk0 signal                 ; clk_50_max10                                                                            ;
; Inclk1 signal                 ; --                                                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                                           ;
; Inclk1 signal type            ; --                                                                                      ;
+-------------------------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+-----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)    ; 11.25 (250 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; fyp_eth_pll1|altpll_component|auto_generated|pll1|clk[0] ;
; fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 5    ; 2   ; 125.0 MHz        ; 11 (250 ps) ; 11.25 (250 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 1       ; 1       ; fyp_eth_pll1|altpll_component|auto_generated|pll1|clk[1] ;
+-----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; eneta_tx_d[0] ; Missing drive strength and slew rate ;
; eneta_tx_d[1] ; Missing drive strength and slew rate ;
; eneta_tx_d[2] ; Missing drive strength and slew rate ;
; eneta_tx_d[3] ; Missing drive strength and slew rate ;
; eneta_tx_en   ; Missing drive strength and slew rate ;
; eneta_gtx_clk ; Missing drive strength and slew rate ;
; eneta_resetn  ; Missing drive strength and slew rate ;
; user_led[0]   ; Missing drive strength and slew rate ;
; user_led[1]   ; Missing drive strength and slew rate ;
; user_led[2]   ; Missing drive strength and slew rate ;
; user_led[3]   ; Missing drive strength and slew rate ;
; user_led[4]   ; Missing drive strength and slew rate ;
; enet_mdc      ; Missing drive strength and slew rate ;
; enet_mdio     ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                          ; Entity Name                            ; Library Name      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------------+
; |fyp_max10_tse_top                                                                                                                      ; 7981 (3)    ; 5865 (2)                  ; 10 (10)       ; 29760       ; 15   ; 1          ; 0            ; 0       ; 0         ; 26   ; 0            ; 2116 (1)     ; 2324 (2)          ; 3541 (0)         ; 0          ; |fyp_max10_tse_top                                                                                                                                                                                                                                                                                                                                                                                           ; fyp_max10_tse_top                      ; work              ;
;    |fyp_eth_pll:fyp_eth_pll1|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_eth_pll:fyp_eth_pll1                                                                                                                                                                                                                                                                                                                                                                  ; fyp_eth_pll                            ; work              ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                          ; altpll                                 ; work              ;
;          |fyp_eth_pll_altpll:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                        ; fyp_eth_pll_altpll                     ; work              ;
;    |fyp_max10_tse_sys:fyp_max10_tse_sys1|                                                                                               ; 5842 (0)    ; 4436 (0)                  ; 0 (0)         ; 23616       ; 14   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1406 (0)     ; 1855 (0)          ; 2581 (0)         ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1                                                                                                                                                                                                                                                                                                                                                      ; fyp_max10_tse_sys                      ; fyp_max10_tse_sys ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                ; fyp_max10_tse_sys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer              ; fyp_max10_tse_sys ;
;       |fyp_max10_tse_sys_eth_tse_0:eth_tse_0|                                                                                           ; 4949 (0)    ; 3918 (0)                  ; 0 (0)         ; 23088       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1029 (0)     ; 1669 (0)          ; 2251 (0)         ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0                                                                                                                                                                                                                                                                                                                ; fyp_max10_tse_sys_eth_tse_0            ; fyp_max10_tse_sys ;
;          |altera_eth_tse_mac:i_tse_mac|                                                                                                 ; 4935 (1)    ; 3903 (1)                  ; 0 (0)         ; 23088       ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1029 (0)     ; 1655 (0)          ; 2251 (3)         ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac                                                                                                                                                                                                                                                                                   ; altera_eth_tse_mac                     ; fyp_max10_tse_sys ;
;             |altera_eth_tse_std_synchronizer:XOFF_GEN_SYNC|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_eth_tse_std_synchronizer:XOFF_GEN_SYNC                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_eth_tse_std_synchronizer:XOFF_GEN_SYNC|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;             |altera_eth_tse_std_synchronizer:XOFF_REG_SYNC|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_eth_tse_std_synchronizer:XOFF_REG_SYNC                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_eth_tse_std_synchronizer:XOFF_REG_SYNC|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;             |altera_eth_tse_std_synchronizer:XON_GEN_SYNC|                                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_eth_tse_std_synchronizer:XON_GEN_SYNC                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_eth_tse_std_synchronizer:XON_GEN_SYNC|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;             |altera_eth_tse_std_synchronizer:XON_REG_SYNC|                                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_eth_tse_std_synchronizer:XON_REG_SYNC                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_eth_tse_std_synchronizer:XON_REG_SYNC|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;             |altera_tse_mac_control:U_MAC_CONTROL|                                                                                      ; 1863 (0)    ; 1491 (0)                  ; 0 (0)         ; 1536        ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 361 (0)      ; 705 (0)           ; 797 (0)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL                                                                                                                                                                                                                                              ; altera_tse_mac_control                 ; fyp_max10_tse_sys ;
;                |altera_tse_host_control:U_CTRL|                                                                                         ; 44 (38)     ; 27 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 8 (3)             ; 21 (21)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL                                                                                                                                                                                                               ; altera_tse_host_control                ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                |altera_tse_register_map:U_REG|                                                                                          ; 1821 (985)  ; 1464 (733)                ; 0 (0)         ; 1536        ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 346 (243)    ; 697 (159)         ; 778 (584)        ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG                                                                                                                                                                                                                ; altera_tse_register_map                ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT                                                                                                                                                                 ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                   ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_13|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_13                                                                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_13|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_14|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14                                                                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_3|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3                                                                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE                                                                                                                                                             ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                               ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE                                                                                                                                                             ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                               ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_tse_clock_crosser:U_EXCESS_COL|                                                                               ; 8 (2)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (1)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL                                                                                                                                                                          ; altera_tse_clock_crosser               ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_tse_clock_crosser:U_LATE_COL|                                                                                 ; 8 (2)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (1)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL                                                                                                                                                                            ; altera_tse_clock_crosser               ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_tse_clock_crosser:U_SYNC_10|                                                                                  ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10                                                                                                                                                                             ; altera_tse_clock_crosser               ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_tse_clock_crosser:U_SYNC_11|                                                                                  ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 68 (64)           ; 4 (4)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11                                                                                                                                                                             ; altera_tse_clock_crosser               ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_tse_clock_crosser:U_SYNC_12|                                                                                  ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12                                                                                                                                                                             ; altera_tse_clock_crosser               ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_tse_clock_crosser:U_SYNC_6|                                                                                   ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6                                                                                                                                                                              ; altera_tse_clock_crosser               ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_tse_clock_crosser:U_SYNC_7|                                                                                   ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7                                                                                                                                                                              ; altera_tse_clock_crosser               ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_tse_clock_crosser:U_SYNC_8|                                                                                   ; 41 (35)     ; 40 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (34)           ; 2 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8                                                                                                                                                                              ; altera_tse_clock_crosser               ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_tse_clock_crosser:U_SYNC_9|                                                                                   ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 67 (63)           ; 5 (5)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_9                                                                                                                                                                              ; altera_tse_clock_crosser               ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_9|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_9|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_9|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_9|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_tse_rx_counter_cntl:U_RXCNT|                                                                                  ; 225 (179)   ; 142 (94)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 47 (9)            ; 99 (91)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT                                                                                                                                                                             ; altera_tse_rx_counter_cntl             ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                  ; 49 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (0)            ; 11 (0)           ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                             ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[11].u|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u                                                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u|altera_std_synchronizer_nocut:std_sync_no_cut                                    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[12].u|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u                                                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u|altera_std_synchronizer_nocut:std_sync_no_cut                                    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[13].u|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u                                                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u|altera_std_synchronizer_nocut:std_sync_no_cut                                    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[14].u|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u                                                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u|altera_std_synchronizer_nocut:std_sync_no_cut                                    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[15].u|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u                                                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u|altera_std_synchronizer_nocut:std_sync_no_cut                                    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1                                                                                                                                          ; altera_tse_dpram_16x32                 ; fyp_max10_tse_sys ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component                                                                                                          ; altsyncram                             ; work              ;
;                            |altsyncram_a5l1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated                                                                           ; altsyncram_a5l1                        ; work              ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_2|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2                                                                                                                                          ; altera_tse_dpram_16x32                 ; fyp_max10_tse_sys ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component                                                                                                          ; altsyncram                             ; work              ;
;                            |altsyncram_a5l1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated                                                                           ; altsyncram_a5l1                        ; work              ;
;                   |altera_tse_tx_counter_cntl:U_TXCNT|                                                                                  ; 101 (101)   ; 71 (71)                   ; 0 (0)         ; 512         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 5 (5)             ; 74 (74)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT                                                                                                                                                                             ; altera_tse_tx_counter_cntl             ; fyp_max10_tse_sys ;
;                      |altera_tse_dpram_8x32:U_ARRAY_1|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1                                                                                                                                             ; altera_tse_dpram_8x32                  ; fyp_max10_tse_sys ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component                                                                                                             ; altsyncram                             ; work              ;
;                            |altsyncram_a2l1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated                                                                              ; altsyncram_a2l1                        ; work              ;
;                      |altera_tse_dpram_8x32:U_ARRAY_2|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2                                                                                                                                             ; altera_tse_dpram_8x32                  ; fyp_max10_tse_sys ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component                                                                                                             ; altsyncram                             ; work              ;
;                            |altsyncram_a2l1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated                                                                              ; altsyncram_a2l1                        ; work              ;
;             |altera_tse_nf_rgmii_module:U_RGMII|                                                                                        ; 35 (29)     ; 20 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 17 (13)           ; 6 (6)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_nf_rgmii_module:U_RGMII                                                                                                                                                                                                                                                ; altera_tse_nf_rgmii_module             ; fyp_max10_tse_sys ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_nf_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_nf_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_nf_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_nf_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                                        ; altera_tse_reset_synchronizer          ; fyp_max10_tse_sys ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                                        ; altera_tse_reset_synchronizer          ; fyp_max10_tse_sys ;
;             |altera_tse_reset_synchronizer:reset_sync_2|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2                                                                                                                                                                                                                                        ; altera_tse_reset_synchronizer          ; fyp_max10_tse_sys ;
;             |altera_tse_reset_synchronizer:reset_sync_3|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3                                                                                                                                                                                                                                        ; altera_tse_reset_synchronizer          ; fyp_max10_tse_sys ;
;             |altera_tse_reset_synchronizer:reset_sync_4|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4                                                                                                                                                                                                                                        ; altera_tse_reset_synchronizer          ; fyp_max10_tse_sys ;
;             |altera_tse_top_mdio:U_MDIO|                                                                                                ; 176 (35)    ; 152 (36)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 37 (9)            ; 117 (9)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO                                                                                                                                                                                                                                                        ; altera_tse_top_mdio                    ; fyp_max10_tse_sys ;
;                |altera_tse_mdio:U_MDIO|                                                                                                 ; 103 (103)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 22 (22)           ; 68 (68)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO                                                                                                                                                                                                                                 ; altera_tse_mdio                        ; fyp_max10_tse_sys ;
;                |altera_tse_mdio_clk_gen:U_CLKGEN|                                                                                       ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 9 (9)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN                                                                                                                                                                                                                       ; altera_tse_mdio_clk_gen                ; fyp_max10_tse_sys ;
;                |altera_tse_mdio_cntl:U_CNTL|                                                                                            ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 31 (31)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL                                                                                                                                                                                                                            ; altera_tse_mdio_cntl                   ; fyp_max10_tse_sys ;
;             |altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|                                                                               ; 2866 (2)    ; 2212 (0)                  ; 0 (0)         ; 21552       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 634 (1)      ; 876 (0)           ; 1356 (2)         ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP                                                                                                                                                                                                                                       ; altera_tse_top_w_fifo_10_100_1000      ; fyp_max10_tse_sys ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                |altera_tse_clk_cntl:U_CLKCT|                                                                                            ; 10 (4)      ; 9 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (0)             ; 3 (3)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT                                                                                                                                                                                                           ; altera_tse_clk_cntl                    ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE                                                                                                                                                        ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                          ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE                                                                                                                                                        ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                          ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                |altera_tse_gmii_io:U_GMIF|                                                                                              ; 23 (20)     ; 23 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (7)            ; 13 (13)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF                                                                                                                                                                                                             ; altera_tse_gmii_io                     ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                    ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                      ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                |altera_tse_loopback_ff:U_LBFF|                                                                                          ; 110 (21)    ; 101 (19)                  ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (2)        ; 35 (0)            ; 66 (10)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF                                                                                                                                                                                                         ; altera_tse_loopback_ff                 ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                  ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_tse_a_fifo_24:U_LBFF|                                                                                         ; 81 (35)     ; 68 (18)                   ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 28 (2)            ; 50 (30)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF                                                                                                                                                                             ; altera_tse_a_fifo_24                   ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_RD_G_PTR|                                                           ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_RD_G_PTR                                                                                                                      ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_RD_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u                                                                            ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_RD_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                              ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_RD_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u                                                                            ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_RD_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                              ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_RD_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u                                                                            ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_RD_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                              ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_RD_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u                                                                            ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_RD_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                              ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_RD_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u                                                                            ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_RD_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                              ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|                                                           ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR                                                                                                                      ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u                                                                            ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                              ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u                                                                            ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                              ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u                                                                            ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                              ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u                                                                            ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                              ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u                                                                            ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                              ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_tse_gray_cnt:U_RD|                                                                                         ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_RD                                                                                                                                                    ; altera_tse_gray_cnt                    ; fyp_max10_tse_sys ;
;                      |altera_tse_gray_cnt:U_WRT|                                                                                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 10 (10)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_WRT                                                                                                                                                   ; altera_tse_gray_cnt                    ; fyp_max10_tse_sys ;
;                      |altera_tse_sdpm_altsyncram:U_RAM|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM                                                                                                                                            ; altera_tse_sdpm_altsyncram             ; fyp_max10_tse_sys ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component                                                                                                            ; altsyncram                             ; work              ;
;                            |altsyncram_83f1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_83f1:auto_generated                                                                             ; altsyncram_83f1                        ; work              ;
;                   |altera_tse_lb_read_cntl:U_LBR|                                                                                       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_read_cntl:U_LBR                                                                                                                                                                           ; altera_tse_lb_read_cntl                ; fyp_max10_tse_sys ;
;                   |altera_tse_lb_wrt_cntl:U_LBW|                                                                                        ; 10 (7)      ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (0)             ; 4 (4)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW                                                                                                                                                                            ; altera_tse_lb_wrt_cntl                 ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_LOOPBACK_ENA|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW|altera_eth_tse_std_synchronizer:U_SYNC_LOOPBACK_ENA                                                                                                                        ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW|altera_eth_tse_std_synchronizer:U_SYNC_LOOPBACK_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                          ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                |altera_tse_mii_rx_if:U_MRX|                                                                                             ; 32 (32)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 9 (9)             ; 18 (18)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX                                                                                                                                                                                                            ; altera_tse_mii_rx_if                   ; fyp_max10_tse_sys ;
;                |altera_tse_mii_tx_if:U_MTX|                                                                                             ; 10 (7)      ; 10 (7)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 7 (7)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX                                                                                                                                                                                                            ; altera_tse_mii_tx_if                   ; fyp_max10_tse_sys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                   ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                     ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                |altera_tse_top_w_fifo:U_MAC|                                                                                            ; 2676 (0)    ; 2038 (0)                  ; 0 (0)         ; 21232       ; 7    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 618 (0)      ; 807 (0)           ; 1251 (0)         ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC                                                                                                                                                                                                           ; altera_tse_top_w_fifo                  ; fyp_max10_tse_sys ;
;                   |altera_tse_magic_detection:U_MAGIC|                                                                                  ; 84 (82)     ; 39 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (3)             ; 40 (40)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC                                                                                                                                                                        ; altera_tse_magic_detection             ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_tse_rx_min_ff:U_RXFF|                                                                                         ; 354 (23)    ; 318 (17)                  ; 0 (0)         ; 1152        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (6)       ; 171 (2)           ; 149 (20)         ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF                                                                                                                                                                               ; altera_tse_rx_min_ff                   ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                  ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 5 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                  ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (0)            ; 6 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_tse_a_fifo_34:RX_STATUS|                                                                                   ; 72 (24)     ; 64 (15)                   ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 30 (8)            ; 34 (12)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS                                                                                                                                                ; altera_tse_a_fifo_34                   ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|                                                        ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR                                                                                         ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[5].u                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[6].u                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                           ; altera_tse_altsyncram_dpm_fifo         ; fyp_max10_tse_sys ;
;                            |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                           ; altsyncram                             ; work              ;
;                               |altsyncram_58h1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_58h1:auto_generated                                            ; altsyncram_58h1                        ; work              ;
;                         |altera_tse_bin_cnt:U_RD|                                                                                       ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 13 (13)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD                                                                                                                        ; altera_tse_bin_cnt                     ; fyp_max10_tse_sys ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                     ; 23 (23)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 14 (14)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                      ; altera_tse_gray_cnt                    ; fyp_max10_tse_sys ;
;                      |altera_tse_a_fifo_opt_1246:RX_DATA|                                                                               ; 207 (74)    ; 174 (39)                  ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (14)      ; 91 (2)            ; 96 (58)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA                                                                                                                                            ; altera_tse_a_fifo_opt_1246             ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                               ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (0)            ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                            ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                               ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 8 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                            ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                               ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (0)            ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                            ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                       ; altera_tse_altsyncram_dpm_fifo         ; fyp_max10_tse_sys ;
;                            |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                       ; altsyncram                             ; work              ;
;                               |altsyncram_18h1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_18h1:auto_generated                                        ; altsyncram_18h1                        ; work              ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                      ; 30 (30)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 20 (20)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                   ; altera_tse_gray_cnt                    ; fyp_max10_tse_sys ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                     ; 30 (30)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 18 (18)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                  ; altera_tse_gray_cnt                    ; fyp_max10_tse_sys ;
;                   |altera_tse_top_1geth:U_GETH|                                                                                         ; 1626 (0)    ; 1191 (0)                  ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 413 (0)      ; 452 (0)           ; 761 (0)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH                                                                                                                                                                               ; altera_tse_top_1geth                   ; fyp_max10_tse_sys ;
;                      |altera_tse_mac_rx:U_RX|                                                                                           ; 593 (480)   ; 501 (419)                 ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (60)      ; 267 (223)         ; 235 (202)        ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX                                                                                                                                                        ; altera_tse_mac_rx                      ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_10|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_10                                                                                                              ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_10|altera_std_synchronizer_nocut:std_sync_no_cut                                                                ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_11|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11                                                                                                              ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11|altera_std_synchronizer_nocut:std_sync_no_cut                                                                ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_12|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_12                                                                                                              ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_12|altera_std_synchronizer_nocut:std_sync_no_cut                                                                ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_13|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_13                                                                                                              ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_13|altera_std_synchronizer_nocut:std_sync_no_cut                                                                ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_3|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_3                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_3|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_8|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_8                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_8|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_9|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA                                                                                                         ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                           ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_PAUSE_QUANT_AVB|                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAUSE_QUANT_AVB                                                                                                 ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAUSE_QUANT_AVB|altera_std_synchronizer_nocut:std_sync_no_cut                                                   ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_tse_altshifttaps:U_SHIFTTAPS|                                                                           ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS                                                                                                                    ; altera_tse_altshifttaps                ; fyp_max10_tse_sys ;
;                            |altshift_taps:shift_reg_rtl_0|                                                                              ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0                                                                                      ; altshift_taps                          ; work              ;
;                               |shift_taps_k1m:auto_generated|                                                                           ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated                                                        ; shift_taps_k1m                         ; work              ;
;                                  |altsyncram_2o71:altsyncram2|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2                            ; altsyncram_2o71                        ; work              ;
;                                  |cntr_g4f:cntr1|                                                                                       ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1                                         ; cntr_g4f                               ; work              ;
;                                     |cmpr_gqb:cmpr4|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1|cmpr_gqb:cmpr4                          ; cmpr_gqb                               ; work              ;
;                         |altera_tse_crc328checker:U_CRC|                                                                                ; 63 (14)     ; 36 (4)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (10)      ; 8 (2)             ; 30 (2)           ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC                                                                                                                         ; altera_tse_crc328checker               ; fyp_max10_tse_sys ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                             ; 49 (49)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 6 (6)             ; 28 (28)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                          ; altera_tse_crc32galois8                ; fyp_max10_tse_sys ;
;                      |altera_tse_mac_tx:U_TX|                                                                                           ; 696 (594)   ; 454 (371)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 230 (211)    ; 111 (62)          ; 355 (325)        ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX                                                                                                                                                        ; altera_tse_mac_tx                      ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                                               ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA                                                                                                       ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                         ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_XOFF_GEN|                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_XOFF_GEN                                                                                                        ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_XOFF_GEN|altera_std_synchronizer_nocut:std_sync_no_cut                                                          ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_XON_GEN|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_XON_GEN                                                                                                         ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_XON_GEN|altera_std_synchronizer_nocut:std_sync_no_cut                                                           ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                               ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                        ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                              ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                              ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                              ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                              ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                              ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_tse_crc328generator:U_CRC|                                                                              ; 57 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 15 (0)            ; 23 (0)           ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC                                                                                                                       ; altera_tse_crc328generator             ; fyp_max10_tse_sys ;
;                            |altera_tse_crc32ctl8:U_CTL|                                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL                                                                                            ; altera_tse_crc32ctl8                   ; fyp_max10_tse_sys ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                             ; 51 (51)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 9 (9)             ; 23 (23)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                        ; altera_tse_crc32galois8                ; fyp_max10_tse_sys ;
;                      |altera_tse_rx_stat_extract:U_RXSTAT|                                                                              ; 151 (148)   ; 122 (119)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 38 (36)           ; 85 (85)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT                                                                                                                                           ; altera_tse_rx_stat_extract             ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_tse_tx_stat_extract:U_TXSTAT|                                                                              ; 186 (186)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 36 (36)           ; 86 (86)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT                                                                                                                                           ; altera_tse_tx_stat_extract             ; fyp_max10_tse_sys ;
;                   |altera_tse_tx_min_ff:U_TXFF|                                                                                         ; 629 (95)    ; 490 (77)                  ; 0 (0)         ; 19968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (17)     ; 180 (8)           ; 318 (72)         ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF                                                                                                                                                                               ; altera_tse_tx_min_ff                   ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA                                                                                                                        ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                          ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16                                                                                                                             ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|altera_std_synchronizer_nocut:std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                  ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 7 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                     ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                      |altera_tse_a_fifo_13:TX_STATUS|                                                                                   ; 71 (16)     ; 65 (9)                    ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 29 (0)            ; 36 (14)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS                                                                                                                                                ; altera_tse_a_fifo_13                   ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                               ; 21 (0)      ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (0)            ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                      ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                           ; altera_tse_altsyncram_dpm_fifo         ; fyp_max10_tse_sys ;
;                            |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                           ; altsyncram                             ; work              ;
;                               |altsyncram_v4h1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_v4h1:auto_generated                                            ; altsyncram_v4h1                        ; work              ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                      ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 13 (13)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD                                                                                                                       ; altera_tse_gray_cnt                    ; fyp_max10_tse_sys ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                     ; 23 (23)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 14 (14)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                      ; altera_tse_gray_cnt                    ; fyp_max10_tse_sys ;
;                      |altera_tse_a_fifo_opt_1246:TX_DATA|                                                                               ; 232 (77)    ; 204 (42)                  ; 0 (0)         ; 18432       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (11)      ; 105 (2)           ; 107 (65)         ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA                                                                                                                                            ; altera_tse_a_fifo_opt_1246             ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                               ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (0)            ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                            ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                               ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 8 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                            ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                               ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (0)            ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                            ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                               ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 10 (0)           ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                                            ; altera_eth_tse_std_synchronizer_bundle ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer        ; fyp_max10_tse_sys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                       ; altera_tse_altsyncram_dpm_fifo         ; fyp_max10_tse_sys ;
;                            |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                       ; altsyncram                             ; work              ;
;                               |altsyncram_b8h1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_b8h1:auto_generated                                        ; altsyncram_b8h1                        ; work              ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                      ; 33 (33)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 4 (4)             ; 23 (23)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                   ; altera_tse_gray_cnt                    ; fyp_max10_tse_sys ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                     ; 30 (30)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 18 (18)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                  ; altera_tse_gray_cnt                    ; fyp_max10_tse_sys ;
;                      |altera_tse_altsyncram_dpm_fifo:U_RTSM|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM                                                                                                                                         ; altera_tse_altsyncram_dpm_fifo         ; fyp_max10_tse_sys ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component                                                                                                         ; altsyncram                             ; work              ;
;                            |altsyncram_t7h1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_t7h1:auto_generated                                                                          ; altsyncram_t7h1                        ; work              ;
;                      |altera_tse_retransmit_cntl:U_RETR|                                                                                ; 205 (165)   ; 111 (79)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (80)      ; 14 (11)           ; 103 (74)         ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR                                                                                                                                             ; altera_tse_retransmit_cntl             ; fyp_max10_tse_sys ;
;                         |altera_tse_lfsr_10:U_LFSR|                                                                                     ; 40 (40)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 3 (3)             ; 29 (29)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR                                                                                                                   ; altera_tse_lfsr_10                     ; fyp_max10_tse_sys ;
;          |altera_gpio_lite:rgmii_in1_0|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in1_0                                                                                                                                                                                                                                                                                   ; altera_gpio_lite                       ; fyp_max10_tse_sys ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in1_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                              ; altgpio_one_bit                        ; fyp_max10_tse_sys ;
;          |altera_gpio_lite:rgmii_in4_0|                                                                                                 ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0                                                                                                                                                                                                                                                                                   ; altera_gpio_lite                       ; fyp_max10_tse_sys ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                              ; altgpio_one_bit                        ; fyp_max10_tse_sys ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i                                                                                                                                                                                                                              ; altgpio_one_bit                        ; fyp_max10_tse_sys ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i                                                                                                                                                                                                                              ; altgpio_one_bit                        ; fyp_max10_tse_sys ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i                                                                                                                                                                                                                              ; altgpio_one_bit                        ; fyp_max10_tse_sys ;
;          |altera_gpio_lite:rgmii_out1_0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_out1_0                                                                                                                                                                                                                                                                                  ; altera_gpio_lite                       ; fyp_max10_tse_sys ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_out1_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                             ; altgpio_one_bit                        ; fyp_max10_tse_sys ;
;          |altera_gpio_lite:rgmii_out4_0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_out4_0                                                                                                                                                                                                                                                                                  ; altera_gpio_lite                       ; fyp_max10_tse_sys ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_out4_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                             ; altgpio_one_bit                        ; fyp_max10_tse_sys ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_out4_0|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i                                                                                                                                                                                                                             ; altgpio_one_bit                        ; fyp_max10_tse_sys ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_out4_0|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i                                                                                                                                                                                                                             ; altgpio_one_bit                        ; fyp_max10_tse_sys ;
;             |altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_out4_0|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i                                                                                                                                                                                                                             ; altgpio_one_bit                        ; fyp_max10_tse_sys ;
;       |fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|                                                                                       ; 69 (1)      ; 51 (1)                    ; 0 (0)         ; 16          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 14 (0)            ; 37 (0)           ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                            ; fyp_max10_tse_sys_jtag_uart_0          ; fyp_max10_tse_sys ;
;          |alt_jtag_atlantic:fyp_max10_tse_sys_jtag_uart_0_alt_jtag_atlantic|                                                            ; 58 (58)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 14 (14)           ; 29 (29)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:fyp_max10_tse_sys_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                          ; alt_jtag_atlantic                      ; work              ;
;          |fyp_max10_tse_sys_jtag_uart_0_scfifo_r:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_r|                                            ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_r:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_r                                                                                                                                                                                                                          ; fyp_max10_tse_sys_jtag_uart_0_scfifo_r ; fyp_max10_tse_sys ;
;             |scfifo:rfifo|                                                                                                              ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_r:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                             ; scfifo                                 ; work              ;
;                |scfifo_9621:auto_generated|                                                                                             ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_r:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                  ; scfifo_9621                            ; work              ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_r:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                             ; a_dpfifo_bb01                          ; work              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 11 (5)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_r:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                     ; a_fefifo_7cf                           ; work              ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_r:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                ; cntr_337                               ; work              ;
;          |fyp_max10_tse_sys_jtag_uart_0_scfifo_w:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_w|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_w:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_w                                                                                                                                                                                                                          ; fyp_max10_tse_sys_jtag_uart_0_scfifo_w ; fyp_max10_tse_sys ;
;             |scfifo:wfifo|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_w:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                             ; scfifo                                 ; work              ;
;                |scfifo_9621:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_w:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                  ; scfifo_9621                            ; work              ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_w:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                             ; a_dpfifo_bb01                          ; work              ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_w:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                     ; altsyncram_dtn1                        ; work              ;
;       |fyp_max10_tse_sys_master_0:master_0|                                                                                             ; 798 (0)     ; 431 (0)                   ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 146 (0)           ; 293 (0)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0                                                                                                                                                                                                                                                                                                                  ; fyp_max10_tse_sys_master_0             ; fyp_max10_tse_sys ;
;          |altera_avalon_packets_to_master:transacto|                                                                                    ; 260 (0)     ; 122 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)      ; 41 (0)            ; 94 (0)           ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                                                                                        ; altera_avalon_packets_to_master        ; fyp_max10_tse_sys ;
;             |packets_to_master:p2m|                                                                                                     ; 260 (260)   ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 41 (41)           ; 94 (94)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                                                                                                  ; packets_to_master                      ; fyp_max10_tse_sys ;
;          |altera_avalon_sc_fifo:fifo|                                                                                                   ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 18 (18)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                  ; fyp_max10_tse_sys ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                  ; altsyncram                             ; work              ;
;                |altsyncram_m4g1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated                                                                                                                                                                                                                                   ; altsyncram_m4g1                        ; work              ;
;          |altera_avalon_st_bytes_to_packets:b2p|                                                                                        ; 19 (19)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 12 (12)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                                                                                            ; altera_avalon_st_bytes_to_packets      ; fyp_max10_tse_sys ;
;          |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                                                             ; 462 (0)     ; 263 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (0)      ; 103 (0)           ; 160 (0)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                                                 ; altera_avalon_st_jtag_interface        ; fyp_max10_tse_sys ;
;             |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                                                         ; 460 (0)     ; 263 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 197 (0)      ; 103 (0)           ; 160 (0)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                                                                                               ; altera_jtag_dc_streaming               ; fyp_max10_tse_sys ;
;                |altera_avalon_st_clock_crosser:sink_crosser|                                                                            ; 50 (19)     ; 47 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 32 (15)           ; 15 (4)           ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                                                                                                   ; altera_avalon_st_clock_crosser         ; fyp_max10_tse_sys ;
;                   |altera_avalon_st_pipeline_base:output_stage|                                                                         ; 20 (20)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 11 (11)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                                                                                       ; altera_avalon_st_pipeline_base         ; fyp_max10_tse_sys ;
;                   |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                              ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                   |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                              ; altera_std_synchronizer_nocut          ; fyp_max10_tse_sys ;
;                |altera_jtag_src_crosser:source_crosser|                                                                                 ; 27 (18)     ; 27 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (15)           ; 4 (3)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                                                                                        ; altera_jtag_src_crosser                ; fyp_max10_tse_sys ;
;                   |altera_jtag_control_signal_crosser:crosser|                                                                          ; 9 (1)       ; 9 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (1)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                                                                                             ; altera_jtag_control_signal_crosser     ; fyp_max10_tse_sys ;
;                      |altera_std_synchronizer:synchronizer|                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer                                                                        ; altera_std_synchronizer                ; work              ;
;                |altera_jtag_streaming:jtag_streaming|                                                                                   ; 383 (354)   ; 186 (167)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (187)    ; 46 (30)           ; 143 (135)        ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                                                                                          ; altera_jtag_streaming                  ; fyp_max10_tse_sys ;
;                   |altera_avalon_st_idle_inserter:idle_inserter|                                                                        ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                                                                                             ; altera_avalon_st_idle_inserter         ; fyp_max10_tse_sys ;
;                   |altera_avalon_st_idle_remover:idle_remover|                                                                          ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                                                                                               ; altera_avalon_st_idle_remover          ; fyp_max10_tse_sys ;
;                   |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                                                                                                 ; altera_std_synchronizer                ; work              ;
;                   |altera_std_synchronizer:clock_sensor_synchronizer|                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                                                                                        ; altera_std_synchronizer                ; work              ;
;                   |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                                                                                                ; altera_std_synchronizer                ; work              ;
;                   |altera_std_synchronizer:reset_to_sample_synchronizer|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                                                                                                     ; altera_std_synchronizer                ; work              ;
;                |altera_std_synchronizer:synchronizer|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                                                                                          ; altera_std_synchronizer                ; work              ;
;             |altera_jtag_sld_node:node|                                                                                                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node                                                                                                                                                                                                                       ; altera_jtag_sld_node                   ; fyp_max10_tse_sys ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                                                                                                     ; sld_virtual_jtag_basic                 ; work              ;
;          |altera_avalon_st_packets_to_bytes:p2b|                                                                                        ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 16 (16)          ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                                                                                            ; altera_avalon_st_packets_to_bytes      ; fyp_max10_tse_sys ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                           ; altera_reset_controller                ; fyp_max10_tse_sys ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                ; altera_reset_synchronizer              ; fyp_max10_tse_sys ;
;       |fyp_max10_tse_sys_mm_interconnect_0:mm_interconnect_0|                                                                           ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 9 (0)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                ; fyp_max10_tse_sys_mm_interconnect_0    ; fyp_max10_tse_sys ;
;          |altera_merlin_slave_translator:eth_tse_0_control_port_translator|                                                             ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 9 (9)            ; 0          ; |fyp_max10_tse_top|fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:eth_tse_0_control_port_translator                                                                                                                                                                                                                               ; altera_merlin_slave_translator         ; fyp_max10_tse_sys ;
;    |fyp_transmission:fyp_transmission1|                                                                                                 ; 1823 (328)  ; 1262 (196)                ; 0 (0)         ; 6144        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 561 (132)    ; 443 (9)           ; 819 (187)        ; 0          ; |fyp_max10_tse_top|fyp_transmission:fyp_transmission1                                                                                                                                                                                                                                                                                                                                                        ; fyp_transmission                       ; work              ;
;       |fyp_udp_ip:fyp_udp_ip1|                                                                                                          ; 1495 (15)   ; 1066 (8)                  ; 0 (0)         ; 6144        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 429 (7)      ; 434 (0)           ; 632 (8)          ; 0          ; |fyp_max10_tse_top|fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1                                                                                                                                                                                                                                                                                                                                 ; fyp_udp_ip                             ; work              ;
;          |axis_adapter:axis_adapter1|                                                                                                   ; 55 (55)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 16 (16)           ; 16 (16)          ; 0          ; |fyp_max10_tse_top|fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1                                                                                                                                                                                                                                                                                                      ; axis_adapter                           ; work              ;
;          |udp_checksum_gen:fyp_upd_checksum1|                                                                                           ; 1425 (1339) ; 1026 (957)                ; 0 (0)         ; 6144        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 399 (382)    ; 418 (409)         ; 608 (548)        ; 0          ; |fyp_max10_tse_top|fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1                                                                                                                                                                                                                                                                                              ; udp_checksum_gen                       ; work              ;
;             |axis_fifo:payload_fifo|                                                                                                    ; 86 (86)     ; 69 (69)                   ; 0 (0)         ; 6144        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 9 (9)             ; 60 (60)          ; 0          ; |fyp_max10_tse_top|fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo                                                                                                                                                                                                                                                                       ; axis_fifo                              ; work              ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                  ; altsyncram                             ; work              ;
;                   |altsyncram_cdg1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |fyp_max10_tse_top|fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|altsyncram:mem_rtl_0|altsyncram_cdg1:auto_generated                                                                                                                                                                                                                   ; altsyncram_cdg1                        ; work              ;
;    |pzdyqx:nabboc|                                                                                                                      ; 128 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 7 (0)             ; 65 (0)           ; 0          ; |fyp_max10_tse_top|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                             ; pzdyqx                                 ; work              ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 128 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (4)       ; 7 (1)             ; 65 (8)           ; 0          ; |fyp_max10_tse_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                ; pzdyqx_impl                            ; work              ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 59 (29)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 6 (6)             ; 22 (2)           ; 0          ; |fyp_max10_tse_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                  ; GHVD5181                               ; work              ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; 0          ; |fyp_max10_tse_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                ; LQYT7093                               ; work              ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0          ; |fyp_max10_tse_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                              ; KIFI3548                               ; work              ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; 0          ; |fyp_max10_tse_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                              ; LQYT7093                               ; work              ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 0          ; |fyp_max10_tse_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                              ; PUDL0439                               ; work              ;
;    |sld_hub:auto_hub|                                                                                                                   ; 185 (1)     ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (1)       ; 17 (0)            ; 76 (0)           ; 0          ; |fyp_max10_tse_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                          ; sld_hub                                ; altera_sld        ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 184 (0)     ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (0)       ; 17 (0)            ; 76 (0)           ; 0          ; |fyp_max10_tse_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                          ; alt_sld_fab_with_jtag_input            ; altera_sld        ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 184 (0)     ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (0)       ; 17 (0)            ; 76 (0)           ; 0          ; |fyp_max10_tse_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                       ; alt_sld_fab                            ; alt_sld_fab       ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 184 (8)     ; 93 (7)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (1)       ; 17 (3)            ; 76 (0)           ; 0          ; |fyp_max10_tse_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                   ; alt_sld_fab_alt_sld_fab                ; alt_sld_fab       ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 180 (0)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 14 (0)            ; 76 (0)           ; 0          ; |fyp_max10_tse_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                       ; alt_sld_fab_alt_sld_fab_sldfabric      ; alt_sld_fab       ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 180 (132)   ; 86 (57)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (71)      ; 14 (12)           ; 76 (50)          ; 0          ; |fyp_max10_tse_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                          ; sld_jtag_hub                           ; work              ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 27 (27)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 10 (10)          ; 0          ; |fyp_max10_tse_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                  ; sld_rom_sr                             ; work              ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; 0          ; |fyp_max10_tse_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                ; sld_shadow_jsm                         ; altera_sld        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+---------------+----------+---------------+---------------+-----------------------+----------+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+----------+------+
; user_pb[0]    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; user_pb[1]    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; eneta_tx_d[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; eneta_tx_d[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; eneta_tx_d[2] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; eneta_tx_d[3] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; eneta_tx_en   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; eneta_gtx_clk ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; eneta_resetn  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_led[0]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_led[1]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_led[2]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_led[3]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_led[4]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; enet_mdc      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; enet_mdio     ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; fpga_resetn   ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; eneta_rx_dv   ; Input    ; (4) 597 ps    ; --            ; --                    ; --       ; --   ;
; eneta_rx_d[3] ; Input    ; --            ; (4) 597 ps    ; --                    ; --       ; --   ;
; eneta_rx_d[2] ; Input    ; (4) 597 ps    ; (5) 732 ps    ; --                    ; --       ; --   ;
; eneta_rx_d[1] ; Input    ; (5) 732 ps    ; (4) 597 ps    ; --                    ; --       ; --   ;
; eneta_rx_d[0] ; Input    ; (4) 597 ps    ; --            ; --                    ; --       ; --   ;
; clk_50_max10  ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; eneta_rx_clk  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; user_pb[2]    ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; user_pb[3]    ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
+---------------+----------+---------------+---------------+-----------------------+----------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; user_pb[0]                                                                                                                                                                                                ;                   ;         ;
; user_pb[1]                                                                                                                                                                                                ;                   ;         ;
; enet_mdio                                                                                                                                                                                                 ;                   ;         ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~feeder                    ; 0                 ; 6       ;
; fpga_resetn                                                                                                                                                                                               ;                   ;         ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_head_valid_in                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|s_udp_hdr_ready_reg                                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_data_tlast_in                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_data_tvalid_in                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_reg[11]                                                                 ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|wr_ptr_reg[11]                                                                 ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|s_axis_tready_reg                                                                                             ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|m_axis_tvalid_reg                                                              ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|mem_read_data_valid_reg                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|data_counter[4]                                                                                                                          ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|data_counter[3]                                                                                                                          ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|data_counter[2]                                                                                                                          ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|data_counter[1]                                                                                                                          ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|data_counter[0]                                                                                                                          ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|udp_data_tready                                                                                                                                                 ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|m_axis_tvalid_reg                                                                                             ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|temp_m_axis_tvalid_reg                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_hdr_valid_reg                                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_valid                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_sop                                                                                                                                                          ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_count[3]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_count[1]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_count[2]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|pkt_ready                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|run_flag                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload_sampled                                                                                                                                                 ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|data_index[2]                                                                                                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|data_index[1]                                                                                                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|data_index[0]                                                                                                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[31]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[15]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[30]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[14]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[29]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[13]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[28]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[12]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[27]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[11]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[26]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[10]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[25]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[9]                                                                                                                                                         ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[24]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[8]                                                                                                                                                         ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[23]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[7]                                                                                                                                                         ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[22]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[6]                                                                                                                                                         ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[21]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[5]                                                                                                                                                         ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[20]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[19]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[3]                                                                                                                                                         ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[18]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[2]                                                                                                                                                         ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[17]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[1]                                                                                                                                                         ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[16]                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[144]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|state_reg.STATE_SUM_PAYLOAD                                                                           ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|header_fifo_wr_ptr_reg[0]                                                                             ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[207]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[206]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[205]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[204]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[203]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[202]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[201]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[200]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[199]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[198]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[197]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[196]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[195]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[194]                                                                                                                                                     ; 0                 ; 6       ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                     ; 0                 ; 6       ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                      ; 0                 ; 6       ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 6       ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                      ; 0                 ; 6       ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 6       ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_eop~0                                                                                                                                                        ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_count[0]~0                                                                                                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_count~3                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|header_fifo_rd_ptr_reg[0]~0                                                                           ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|header_fifo_rd_ptr_reg[1]~1                                                                           ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|header_fifo_wr_ptr_reg[1]~0                                                                           ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|header_fifo_wr_ptr_reg[0]~1                                                                           ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|header_fifo_rd_ptr_reg[2]~2                                                                           ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|header_fifo_wr_ptr_reg[2]~2                                                                           ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|header_fifo_rd_ptr_reg[3]~3                                                                           ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|header_fifo_wr_ptr_reg[3]~3                                                                           ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|data_index[1]~2                                                                                                                                                 ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|hdr_valid_reg~0                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|m_axis_tready_int_reg~1                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|state_reg~7                                                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|state_reg~8                                                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|state_reg~11                                                                                          ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_data_tlast_in~0                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_reg~0                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_reg~1                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|wr_ptr_reg~0                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|wr_ptr_reg~1                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_reg~2                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_reg~3                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|wr_ptr_reg~2                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|wr_ptr_reg~3                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_reg~4                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_reg~5                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|wr_ptr_reg~4                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|wr_ptr_reg~5                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_reg~6                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_reg~7                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|wr_ptr_reg~6                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|wr_ptr_reg~7                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_reg~8                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_reg~9                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|wr_ptr_reg~8                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|wr_ptr_reg~9                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_reg~10                                                                  ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|wr_ptr_reg~10                                                                  ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|state_reg~12                                                                                          ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|state_reg~13                                                                                          ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|state_reg~14                                                                                          ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|state_reg~15                                                                                          ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[9]~12                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload~1                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload[33]~3                                                                                                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload~4                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload[15]~5                                                                                                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload[65]~6                                                                                                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~14                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header[267]~15                                                                                                                                                  ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload[132]~7                                                                                                                                                  ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~16                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload[89]~8                                                                                                                                                   ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~17                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~18                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~19                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~20                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~21                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d~30                                                                                                                                                         ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d[0]~31                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload~9                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload~10                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~44                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~45                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~46                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~47                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~48                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~49                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~50                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~51                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~52                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|tx_d~43                                                                                                                                                         ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~53                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~54                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~55                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~56                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~59                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~60                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~61                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~62                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~63                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~64                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~65                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~66                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~69                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~70                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~71                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~72                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~73                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~74                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~75                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~76                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~77                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~78                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~79                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~80                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~83                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~84                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~85                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~86                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~87                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~88                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~89                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~90                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~91                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~92                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~94                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload~11                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~95                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload~12                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~96                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~97                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~98                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~99                                                                                                                                                       ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~100                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~101                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~102                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload~13                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~103                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|payload~14                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~104                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~105                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~106                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~107                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~108                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~109                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~110                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~111                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~112                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~113                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~114                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~115                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~116                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~117                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~118                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~119                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~120                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~121                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~122                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~123                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~124                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~125                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~126                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~127                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~128                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~129                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~130                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~131                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~132                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~133                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~134                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~135                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~136                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~137                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~138                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~139                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~140                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~141                                                                                                                                                      ; 0                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|header~142                                                                                                                                                      ; 0                 ; 6       ;
;      - eneta_resetn~output                                                                                                                                                                                ; 0                 ; 6       ;
;      - fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|pll1                                                                                                            ; 0                 ; 6       ;
; eneta_rx_dv                                                                                                                                                                                               ;                   ;         ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in1_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|in_path_ddr.input_cell_l_q~feeder     ; 0                 ; 4       ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in1_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|ddr_input[1]~feeder                   ; 0                 ; 4       ;
; eneta_rx_d[3]                                                                                                                                                                                             ;                   ;         ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|in_path_ddr.input_cell_l_q~feeder     ; 1                 ; 4       ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|ddr_input[1]~feeder                   ; 1                 ; 4       ;
; eneta_rx_d[2]                                                                                                                                                                                             ;                   ;         ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|in_path_ddr.input_cell_l_q~feeder     ; 1                 ; 5       ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|ddr_input[1]~feeder                   ; 0                 ; 4       ;
; eneta_rx_d[1]                                                                                                                                                                                             ;                   ;         ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|in_path_ddr.input_cell_h              ; 1                 ; 4       ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|in_path_ddr.input_cell_l_q~feeder     ; 0                 ; 5       ;
; eneta_rx_d[0]                                                                                                                                                                                             ;                   ;         ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|in_path_ddr.input_cell_l_q~feeder     ; 0                 ; 4       ;
;      - fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|ddr_input[1]~feeder                   ; 0                 ; 4       ;
; clk_50_max10                                                                                                                                                                                              ;                   ;         ;
; eneta_rx_clk                                                                                                                                                                                              ;                   ;         ;
; user_pb[2]                                                                                                                                                                                                ;                   ;         ;
;      - fyp_transmission:fyp_transmission1|run_flag~0                                                                                                                                                      ; 0                 ; 6       ;
; user_pb[3]                                                                                                                                                                                                ;                   ;         ;
;      - fyp_transmission:fyp_transmission1|run_flag~0                                                                                                                                                      ; 1                 ; 6       ;
;      - fyp_transmission:fyp_transmission1|udp_data_tready~0                                                                                                                                               ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 366     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_50_max10                                                                                                                                                                                                                                                                                                                                                ; PIN_M9             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; eneta_rx_clk                                                                                                                                                                                                                                                                                                                                                ; PIN_P3             ; 1533    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; fpga_resetn                                                                                                                                                                                                                                                                                                                                                 ; PIN_D9             ; 245     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                         ; PLL_1              ; 3937    ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                              ; FF_X74_Y38_N9      ; 71      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~3                                                                                                                                                                     ; LCCOMB_X47_Y30_N28 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[12]~100                                                                                                                                                     ; LCCOMB_X26_Y23_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[26]~100                                                                                                                                            ; LCCOMB_X26_Y23_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[24]~38                                                                                                                                                     ; LCCOMB_X29_Y26_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_ready~0                                                                                                                                    ; LCCOMB_X41_Y33_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_valid                                                                                                                                     ; LCCOMB_X41_Y33_N12 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_ready~0                                                                                                                                    ; LCCOMB_X47_Y29_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_valid                                                                                                                                     ; LCCOMB_X47_Y29_N20 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_ready~0                                                                                                                                    ; LCCOMB_X43_Y29_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_valid                                                                                                                                     ; LCCOMB_X43_Y29_N24 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_ready~0                                                                                                                                     ; LCCOMB_X36_Y31_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_valid                                                                                                                                      ; LCCOMB_X36_Y31_N28 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_ready~0                                                                                                                                     ; LCCOMB_X34_Y32_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_valid                                                                                                                                      ; LCCOMB_X34_Y32_N20 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|take_in_data                                                                                                                                   ; LCCOMB_X30_Y25_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_9|in_ready~0                                                                                                                                     ; LCCOMB_X35_Y29_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_9|out_valid                                                                                                                                      ; LCCOMB_X35_Y29_N24 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_wren                                                                                                                                      ; FF_X31_Y27_N9      ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[3]~1                                                                                                                                  ; LCCOMB_X26_Y27_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt~2                                                                                                                                     ; LCCOMB_X27_Y27_N0  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                                                                                        ; FF_X26_Y27_N7      ; 35      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_wren                                                                                                                                      ; FF_X35_Y21_N1      ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[0]~1                                                                                                                                  ; LCCOMB_X37_Y20_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[3]~39                                                                                                                                ; LCCOMB_X37_Y20_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                                                                                        ; FF_X37_Y20_N17     ; 36      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~1                                                                                                                                                                        ; LCCOMB_X46_Y30_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always11~0                                                                                                                                                                       ; LCCOMB_X46_Y30_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always13~0                                                                                                                                                                       ; LCCOMB_X46_Y30_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always15~0                                                                                                                                                                       ; LCCOMB_X46_Y30_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always17~1                                                                                                                                                                       ; LCCOMB_X46_Y30_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always19~1                                                                                                                                                                       ; LCCOMB_X40_Y30_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always21~0                                                                                                                                                                       ; LCCOMB_X42_Y30_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always23~0                                                                                                                                                                       ; LCCOMB_X38_Y27_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always25~0                                                                                                                                                                       ; LCCOMB_X41_Y27_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always27~0                                                                                                                                                                       ; LCCOMB_X42_Y30_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always29~0                                                                                                                                                                       ; LCCOMB_X46_Y30_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~0                                                                                                                                                                        ; LCCOMB_X42_Y28_N24 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always31~0                                                                                                                                                                       ; LCCOMB_X40_Y27_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always33~0                                                                                                                                                                       ; LCCOMB_X41_Y28_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always35~5                                                                                                                                                                       ; LCCOMB_X46_Y27_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always36~2                                                                                                                                                                       ; LCCOMB_X46_Y27_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always37~3                                                                                                                                                                       ; LCCOMB_X43_Y27_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always56~2                                                                                                                                                                       ; LCCOMB_X47_Y30_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always9~0                                                                                                                                                                        ; LCCOMB_X42_Y30_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|apausemacctrlframesreceived_reg[8]~38                                                                                                                                            ; LCCOMB_X26_Y23_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[1]~1                                                                                                                                                              ; LCCOMB_X38_Y27_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[16]~100                                                                                                                                                  ; LCCOMB_X26_Y23_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[31]~100                                                                                                                                                    ; LCCOMB_X26_Y23_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[16]~38                                                                                                                                                  ; LCCOMB_X30_Y25_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[21]~266                                                                                                                                                             ; LCCOMB_X46_Y32_N4  ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[21]~267                                                                                                                                                             ; LCCOMB_X41_Y32_N30 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|rx_sw_reset_wire                                                                                                                                                                 ; LCCOMB_X26_Y27_N16 ; 201     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|sw_cnt_reset_wire                                                                                                                                                                ; LCCOMB_X30_Y25_N8  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                  ; FF_X77_Y38_N11     ; 1506    ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                  ; FF_X44_Y50_N7      ; 1085    ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                  ; FF_X77_Y38_N5      ; 158     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                  ; FF_X77_Y38_N29     ; 165     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                  ; FF_X44_Y50_N1      ; 980     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~1                                                                                                                                                                                    ; LCCOMB_X50_Y22_N16 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[7]~0                                                                                                                                                                                  ; LCCOMB_X52_Y22_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~1                                                                                                                                                                              ; LCCOMB_X51_Y24_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|run_cnt_32~1                                                                                                                                                                                      ; LCCOMB_X51_Y22_N22 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                                                                                 ; FF_X40_Y21_N15     ; 81      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_oen                                                                                                                                                                                                                 ; FF_X51_Y22_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                                                                   ; FF_X27_Y23_N11     ; 471     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                                                                   ; FF_X42_Y21_N5      ; 359     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                            ; FF_X24_Y18_N7      ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_read_cntl:U_LBR|Selector1~0                                                                                                                                 ; LCCOMB_X24_Y18_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW|ff_wren~0                                                                                                                                    ; LCCOMB_X30_Y17_N10 ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|data[0]~8                                                                                                                                                                 ; LCCOMB_X23_Y18_N26 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_clk_ena                                                                                                                                                                  ; FF_X21_Y18_N17     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pat_cnt[2]~3                                                                                                                             ; LCCOMB_X41_Y22_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pbl_cnt[1]~6                                                                                                                             ; LCCOMB_X40_Y24_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~0                                                                                                                                     ; LCCOMB_X34_Y14_N30 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector5~0                                                                                                                                     ; LCCOMB_X34_Y14_N6  ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~1                                                                              ; LCCOMB_X32_Y16_N28 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~1                                                                            ; LCCOMB_X34_Y15_N30 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                         ; LCCOMB_X36_Y14_N24 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                        ; LCCOMB_X40_Y14_N20 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|byte_empty[1]~1                                                                                                                                 ; LCCOMB_X29_Y23_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_wren32                                                                                                                                       ; FF_X29_Y23_N9      ; 28      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_ff_flush~1                                                                                                                             ; LCCOMB_X31_Y13_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_rx_fifo                                                                                                                                ; LCCOMB_X30_Y13_N18 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always15~8                                                                                                               ; LCCOMB_X30_Y24_N4  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                                                                                           ; FF_X29_Y19_N31     ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                                                                                         ; FF_X32_Y21_N5      ; 35      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|pause_quant_val[15]~0                                                                                                    ; LCCOMB_X32_Y21_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                                                                                             ; FF_X27_Y23_N5      ; 22      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~1                                                                                                        ; LCCOMB_X35_Y22_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always18~2                                                                                                               ; LCCOMB_X46_Y22_N12 ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always19~1                                                                                                               ; LCCOMB_X45_Y21_N14 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always19~11                                                                                                              ; LCCOMB_X45_Y21_N24 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always19~4                                                                                                               ; LCCOMB_X46_Y22_N4  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always19~7                                                                                                               ; LCCOMB_X46_Y21_N30 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always7~2                                                                                                                ; LCCOMB_X45_Y20_N8  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|col_int                                                                                                                  ; FF_X43_Y19_N11     ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_cnt_a[2]                                                                                                       ; FF_X45_Y22_N9      ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_muxb[2]~8                                                                                                      ; LCCOMB_X45_Y22_N20 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|holdoff_quant_cnt[5]~39                                                                                                  ; LCCOMB_X47_Y24_N8  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[3]~2                                                                                                             ; LCCOMB_X46_Y18_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[5]~2                                                                                                             ; LCCOMB_X49_Y20_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_cnt[21]~1                                                                                                          ; LCCOMB_X34_Y19_N4  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_frame_quant_val[15]~1                                                                                              ; LCCOMB_X46_Y22_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_latch[5]~0                                                                                                         ; LCCOMB_X34_Y19_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                                                                   ; FF_X46_Y19_N27     ; 42      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden                                                                                                                  ; FF_X42_Y19_N31     ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Equal8~1                                                                                                    ; LCCOMB_X22_Y21_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|LessThan0~4                                                                                                 ; LCCOMB_X27_Y25_N0  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Selector1~0                                                                                                 ; LCCOMB_X26_Y21_N24 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[0]~3                                                                                              ; LCCOMB_X22_Y21_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[15]~11                                                                                            ; LCCOMB_X26_Y21_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[23]~10                                                                                            ; LCCOMB_X26_Y21_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[31]~8                                                                                             ; LCCOMB_X22_Y21_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[39]~6                                                                                             ; LCCOMB_X22_Y21_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[47]~5                                                                                             ; LCCOMB_X22_Y21_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_unicast~1                                                                                               ; LCCOMB_X26_Y23_N26 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[15]~22                                                                                        ; LCCOMB_X26_Y23_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[15]~7                                                                                             ; LCCOMB_X43_Y16_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[1]~8                                                                                              ; LCCOMB_X43_Y16_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[23]~6                                                                                             ; LCCOMB_X43_Y16_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[31]~4                                                                                             ; LCCOMB_X43_Y16_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[39]~2                                                                                             ; LCCOMB_X43_Y16_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[47]~1                                                                                             ; LCCOMB_X43_Y16_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_broadcast~0                                                                                             ; LCCOMB_X38_Y16_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[1]~1                                                                                                ; LCCOMB_X42_Y18_N6  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                                                                                                ; FF_X42_Y18_N21     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                                                                                                  ; FF_X42_Y16_N21     ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[15]~1                                                                                           ; LCCOMB_X41_Y16_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[7]~10                                                                                           ; LCCOMB_X41_Y16_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                         ; FF_X25_Y19_N3      ; 39      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~1                                                                             ; LCCOMB_X39_Y17_N30 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~1                                                                            ; LCCOMB_X35_Y17_N8  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                         ; LCCOMB_X41_Y18_N4  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                        ; LCCOMB_X36_Y17_N4  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|full_flag                                                                                                    ; FF_X26_Y19_N29     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector0~5                                                                                                   ; LCCOMB_X42_Y17_N10 ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector1~4                                                                                                   ; LCCOMB_X40_Y19_N2  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector4~1                                                                                                   ; LCCOMB_X40_Y19_N16 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|always14~0                                                                                                    ; LCCOMB_X42_Y17_N12 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt~24                                                                                                   ; LCCOMB_X42_Y17_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wren                                                                                                      ; FF_X50_Y19_N29     ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|lfsr_ena                                                                                                      ; LCCOMB_X47_Y16_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[3]~14                                                                                                ; LCCOMB_X49_Y19_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg~0                                                                                                ; LCCOMB_X49_Y19_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[4]~17                                                                                             ; LCCOMB_X45_Y17_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt~16                                                                                                ; LCCOMB_X40_Y16_N30 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[0]~10                                                                                            ; LCCOMB_X47_Y16_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[6]~10                                                                                            ; LCCOMB_X42_Y17_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always4~3                                                                                                                                       ; LCCOMB_X36_Y19_N4  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always5~1                                                                                                                                       ; LCCOMB_X41_Y19_N30 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~0                                                                                                                                          ; LCCOMB_X25_Y19_N4  ; 22      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~1                                                                                                                                          ; LCCOMB_X40_Y17_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~3                                                                                                                                          ; LCCOMB_X25_Y19_N10 ; 29      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[31]~0                                                                                                                                  ; LCCOMB_X25_Y19_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[22]~0                                                                                                                              ; LCCOMB_X37_Y19_N16 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|neinyesfmd~55                                                                                                                                                                                           ; LCCOMB_X29_Y24_N8  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:fyp_max10_tse_sys_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                              ; LCCOMB_X49_Y38_N6  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:fyp_max10_tse_sys_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                            ; LCCOMB_X49_Y38_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_r:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~1                                                                                         ; LCCOMB_X49_Y35_N12 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[10]~4                                                                                                                                                                                                      ; LCCOMB_X52_Y30_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[7]~6                                                                                                                                                                                                       ; LCCOMB_X52_Y30_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                                                                          ; LCCOMB_X50_Y30_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[0]~26                                                                                                                                                                                                      ; LCCOMB_X51_Y31_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[10]~18                                                                                                                                                                                                     ; LCCOMB_X51_Y31_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[1]~2                                                                                                                                                                                                  ; LCCOMB_X49_Y33_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|enable~0                                                                                                                                                                                                           ; LCCOMB_X54_Y30_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[4]~11                                                                                                                                                                                                     ; LCCOMB_X50_Y32_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~5                                                                                                                                                                                                         ; LCCOMB_X49_Y32_N24 ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                                                               ; FF_X50_Y30_N17     ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                                                                                   ; FF_X50_Y30_N31     ; 13      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[15]~3                                                                                                                                                                                                    ; LCCOMB_X50_Y31_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[23]~4                                                                                                                                                                                                    ; LCCOMB_X49_Y31_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[27]~0                                                                                                                                                                                                    ; LCCOMB_X50_Y31_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[7]~2                                                                                                                                                                                                     ; LCCOMB_X50_Y31_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                                                                                      ; LCCOMB_X49_Y30_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y30_N24 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~2                                                                                                                                                                                                                             ; LCCOMB_X49_Y30_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                                                                   ; FF_X49_Y36_N25     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0~2                                                                 ; LCCOMB_X49_Y36_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                                                                        ; LCCOMB_X51_Y32_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0                                                         ; LCCOMB_X52_Y35_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                                                                  ; LCCOMB_X46_Y44_N10 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~2                                                                                                                  ; LCCOMB_X46_Y43_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid                                                                       ; LCCOMB_X52_Y35_N12 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]                                                           ; FF_X46_Y45_N3      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[0]~13                                                                                                   ; LCCOMB_X51_Y47_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter~12                                                                                                      ; LCCOMB_X47_Y44_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                                                                        ; FF_X46_Y43_N25     ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~1                                                                                                            ; LCCOMB_X46_Y44_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_in[1]~0                                                                                                            ; LCCOMB_X50_Y43_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~41                                                                                                          ; LCCOMB_X46_Y44_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                                                                              ; LCCOMB_X46_Y44_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~12                                                                                                              ; LCCOMB_X46_Y43_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~0                                                                                                            ; LCCOMB_X49_Y43_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~5                                                                                                 ; LCCOMB_X49_Y43_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~1                                                                                                ; LCCOMB_X50_Y42_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                                                                                ; LCCOMB_X50_Y43_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]~0                                                                                                                ; LCCOMB_X46_Y43_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                                                                                    ; LCCOMB_X51_Y43_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~1                                                                                                 ; LCCOMB_X50_Y41_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[0]~1                                                                                                      ; LCCOMB_X50_Y43_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state~10                                                                                                              ; LCCOMB_X50_Y42_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~12                                                                                             ; LCCOMB_X50_Y43_N30 ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~2                                                                                  ; LCCOMB_X50_Y43_N0  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                                                                                ; LCCOMB_X49_Y44_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~1                                                                                                     ; LCCOMB_X50_Y43_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state~19                                                                                                             ; LCCOMB_X50_Y47_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                                                    ; FF_X49_Y36_N27     ; 41      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|virtual_state_sdr~0                                                                                                                   ; LCCOMB_X47_Y44_N28 ; 51      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~1                                                                                                                                                                                                                                   ; LCCOMB_X51_Y32_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                          ; FF_X44_Y51_N1      ; 204     ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; fyp_transmission:fyp_transmission1|data_index[1]~2                                                                                                                                                                                                                                                                                                          ; LCCOMB_X18_Y25_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|Selector59~1                                                                                                                                                                                                                                                           ; LCCOMB_X20_Y31_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|m_axis_tdata_reg[20]~1                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y28_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|state_reg.STATE_TRANSFER_IN                                                                                                                                                                                                                                            ; FF_X21_Y31_N1      ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|store_axis_int_to_temp~0                                                                                                                                                                                                                                               ; LCCOMB_X19_Y28_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|temp_tdata_reg[12]~2                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y31_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|temp_tdata_reg[16]~3                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y31_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|temp_tdata_reg[1]~0                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y31_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|axis_adapter:axis_adapter1|temp_tdata_reg[24]~1                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y31_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|always0~4                                                                                                                                                                                                                               ; LCCOMB_X13_Y34_N16 ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|always4~0                                                                                                                                                                                                                               ; LCCOMB_X20_Y31_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|rd_ptr_next[11]~0                                                                                                                                                                                                                       ; LCCOMB_X12_Y34_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|frame_ptr_reg[8]~42                                                                                                                                                                                                                                            ; LCCOMB_X12_Y30_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|frame_ptr_reg[8]~43                                                                                                                                                                                                                                            ; LCCOMB_X12_Y30_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|header_fifo_rd_ptr_next[3]~0                                                                                                                                                                                                                                   ; LCCOMB_X14_Y25_N8  ; 103     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|state_reg.STATE_FINISH_SUM                                                                                                                                                                                                                                     ; FF_X13_Y33_N19     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|state_reg.STATE_SUM_PAYLOAD                                                                                                                                                                                                                                    ; FF_X13_Y30_N11     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|udp_checksum_mem~168                                                                                                                                                                                                                                           ; LCCOMB_X12_Y26_N20 ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|udp_checksum_mem~169                                                                                                                                                                                                                                           ; LCCOMB_X12_Y26_N26 ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|udp_checksum_mem~170                                                                                                                                                                                                                                           ; LCCOMB_X12_Y26_N8  ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|udp_checksum_mem~171                                                                                                                                                                                                                                           ; LCCOMB_X12_Y26_N22 ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|udp_checksum_mem~172                                                                                                                                                                                                                                           ; LCCOMB_X12_Y26_N4  ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|udp_checksum_mem~173                                                                                                                                                                                                                                           ; LCCOMB_X12_Y26_N30 ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|udp_checksum_mem~174                                                                                                                                                                                                                                           ; LCCOMB_X12_Y26_N16 ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|udp_checksum_mem~175                                                                                                                                                                                                                                           ; LCCOMB_X12_Y26_N6  ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_data_tlast_in~0                                                                                                                                                                                                                                                                               ; LCCOMB_X13_Y33_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|header[267]~15                                                                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y25_N4  ; 113     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|payload[132]~7                                                                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y23_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|payload[15]~5                                                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y23_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|payload[33]~3                                                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y23_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|payload[65]~6                                                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y23_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|payload[89]~8                                                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y23_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|tx_count[0]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y22_N26 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|tx_d[0]~31                                                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y23_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fyp_transmission:fyp_transmission1|tx_d[9]~12                                                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y22_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                         ; LCCOMB_X50_Y4_N28  ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                         ; FF_X16_Y20_N1      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                         ; FF_X17_Y20_N19     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                         ; FF_X17_Y20_N17     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                         ; FF_X18_Y20_N19     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                         ; FF_X18_Y20_N1      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                         ; FF_X18_Y21_N31     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                         ; FF_X18_Y21_N17     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                         ; FF_X18_Y29_N1      ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                      ; FF_X50_Y4_N3       ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                            ; LCCOMB_X16_Y20_N0  ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X51_Y39_N26 ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y38_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                       ; FF_X52_Y39_N21     ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                      ; FF_X51_Y39_N9      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X46_Y38_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                          ; LCCOMB_X51_Y39_N20 ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y39_N20 ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y39_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X46_Y40_N11     ; 55      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X45_Y38_N22 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X45_Y38_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X45_Y38_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X46_Y38_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                            ; LCCOMB_X45_Y39_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~12                           ; LCCOMB_X45_Y39_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                             ; LCCOMB_X46_Y39_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16              ; LCCOMB_X46_Y38_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19              ; LCCOMB_X46_Y38_N20 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                ; LCCOMB_X46_Y40_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X45_Y41_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~11                    ; LCCOMB_X45_Y42_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~8                     ; LCCOMB_X45_Y39_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~21      ; LCCOMB_X46_Y42_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22 ; LCCOMB_X47_Y42_N10 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23 ; LCCOMB_X46_Y42_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X46_Y40_N9      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X46_Y40_N19     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X45_Y40_N31     ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X45_Y41_N9      ; 86      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X46_Y40_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X47_Y37_N29     ; 60      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X46_Y38_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                               ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                       ; JTAG_X43_Y40_N0   ; 366     ; 8                                    ; Global Clock         ; GCLK14           ; --                        ;
; eneta_rx_clk                                                                                                                                                                                       ; PIN_P3            ; 1533    ; 111                                  ; Global Clock         ; GCLK2            ; --                        ;
; fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                ; PLL_1             ; 3937    ; 141                                  ; Global Clock         ; GCLK18           ; --                        ;
; fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out         ; FF_X77_Y38_N11    ; 1506    ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out         ; FF_X44_Y50_N7     ; 1085    ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out         ; FF_X77_Y38_N5     ; 158     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out         ; FF_X77_Y38_N29    ; 165     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out         ; FF_X44_Y50_N1     ; 980     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X44_Y51_N1     ; 204     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                ; LCCOMB_X50_Y4_N28 ; 17      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                ; FF_X18_Y29_N1     ; 20      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|udp_source_port_reg[4] ; 553     ;
+---------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X33_Y27_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X33_Y31_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X33_Y25_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X33_Y28_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_83f1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 320   ; 32                          ; 10                          ; 32                          ; 10                          ; 320                 ; 1    ; None ; M9K_X33_Y18_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_58h1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 5                           ; 128                         ; 5                           ; 640                 ; 1    ; None ; M9K_X33_Y14_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_18h1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 20480 ; 512                         ; 1                           ; 512                         ; 1                           ; 512                 ; 1    ; None ; M9K_X33_Y15_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 8            ; 14           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 112   ; 14                          ; 8                           ; 14                          ; 8                           ; 112                 ; 1    ; None ; M9K_X33_Y22_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_v4h1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 2            ; 128          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 128                         ; 2                           ; 128                         ; 2                           ; 256                 ; 1    ; None ; M9K_X33_Y17_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_b8h1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 36           ; 512          ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 18432 ; 512                         ; 36                          ; 512                         ; 36                          ; 18432               ; 2    ; None ; M9K_X33_Y19_N0, M9K_X33_Y20_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_t7h1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X53_Y19_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_w:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 2                           ; 8                           ; 2                           ; 8                           ; 16                  ; 1    ; None ; M9K_X33_Y38_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X53_Y30_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|axis_fifo:payload_fifo|altsyncram:mem_rtl_0|altsyncram_cdg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 3            ; 2048         ; 3            ; yes                    ; no                      ; yes                    ; no                      ; 6144  ; 2048                        ; 3                           ; 2048                        ; 3                           ; 6144                ; 1    ; None ; M9K_X5_Y34_N0                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,791 / 148,641 ( 6 % ) ;
; C16 interconnects     ; 39 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 4,134 / 106,704 ( 4 % ) ;
; Direct links          ; 1,780 / 148,641 ( 1 % ) ;
; Global clocks         ; 12 / 20 ( 60 % )        ;
; Local interconnects   ; 4,461 / 49,760 ( 9 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 96 / 5,406 ( 2 % )      ;
; R4 interconnects      ; 5,129 / 147,764 ( 3 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.59) ; Number of LABs  (Total = 634) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 43                            ;
; 2                                           ; 14                            ;
; 3                                           ; 20                            ;
; 4                                           ; 17                            ;
; 5                                           ; 8                             ;
; 6                                           ; 8                             ;
; 7                                           ; 8                             ;
; 8                                           ; 8                             ;
; 9                                           ; 16                            ;
; 10                                          ; 20                            ;
; 11                                          ; 13                            ;
; 12                                          ; 15                            ;
; 13                                          ; 23                            ;
; 14                                          ; 28                            ;
; 15                                          ; 72                            ;
; 16                                          ; 321                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.43) ; Number of LABs  (Total = 634) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 351                           ;
; 1 Clock                            ; 542                           ;
; 1 Clock enable                     ; 277                           ;
; 1 Sync. clear                      ; 54                            ;
; 1 Sync. load                       ; 36                            ;
; 2 Async. clears                    ; 88                            ;
; 2 Clock enables                    ; 136                           ;
; 2 Clocks                           ; 59                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.72) ; Number of LABs  (Total = 634) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 6                             ;
; 2                                            ; 37                            ;
; 3                                            ; 2                             ;
; 4                                            ; 12                            ;
; 5                                            ; 4                             ;
; 6                                            ; 19                            ;
; 7                                            ; 8                             ;
; 8                                            ; 11                            ;
; 9                                            ; 2                             ;
; 10                                           ; 5                             ;
; 11                                           ; 0                             ;
; 12                                           ; 7                             ;
; 13                                           ; 4                             ;
; 14                                           ; 10                            ;
; 15                                           ; 11                            ;
; 16                                           ; 22                            ;
; 17                                           ; 8                             ;
; 18                                           ; 18                            ;
; 19                                           ; 22                            ;
; 20                                           ; 32                            ;
; 21                                           ; 23                            ;
; 22                                           ; 23                            ;
; 23                                           ; 29                            ;
; 24                                           ; 28                            ;
; 25                                           ; 14                            ;
; 26                                           ; 23                            ;
; 27                                           ; 24                            ;
; 28                                           ; 25                            ;
; 29                                           ; 24                            ;
; 30                                           ; 38                            ;
; 31                                           ; 24                            ;
; 32                                           ; 118                           ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.76) ; Number of LABs  (Total = 634) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 64                            ;
; 2                                               ; 50                            ;
; 3                                               ; 41                            ;
; 4                                               ; 37                            ;
; 5                                               ; 39                            ;
; 6                                               ; 35                            ;
; 7                                               ; 40                            ;
; 8                                               ; 84                            ;
; 9                                               ; 39                            ;
; 10                                              ; 35                            ;
; 11                                              ; 28                            ;
; 12                                              ; 22                            ;
; 13                                              ; 19                            ;
; 14                                              ; 17                            ;
; 15                                              ; 16                            ;
; 16                                              ; 52                            ;
; 17                                              ; 5                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.81) ; Number of LABs  (Total = 634) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 7                             ;
; 3                                            ; 32                            ;
; 4                                            ; 42                            ;
; 5                                            ; 43                            ;
; 6                                            ; 27                            ;
; 7                                            ; 25                            ;
; 8                                            ; 26                            ;
; 9                                            ; 31                            ;
; 10                                           ; 29                            ;
; 11                                           ; 18                            ;
; 12                                           ; 17                            ;
; 13                                           ; 39                            ;
; 14                                           ; 24                            ;
; 15                                           ; 20                            ;
; 16                                           ; 22                            ;
; 17                                           ; 26                            ;
; 18                                           ; 22                            ;
; 19                                           ; 22                            ;
; 20                                           ; 27                            ;
; 21                                           ; 11                            ;
; 22                                           ; 10                            ;
; 23                                           ; 14                            ;
; 24                                           ; 9                             ;
; 25                                           ; 10                            ;
; 26                                           ; 13                            ;
; 27                                           ; 7                             ;
; 28                                           ; 10                            ;
; 29                                           ; 5                             ;
; 30                                           ; 10                            ;
; 31                                           ; 4                             ;
; 32                                           ; 3                             ;
; 33                                           ; 4                             ;
; 34                                           ; 3                             ;
; 35                                           ; 7                             ;
; 36                                           ; 2                             ;
; 37                                           ; 3                             ;
; 38                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+--------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+--------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                                      ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                                      ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                                      ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                      ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                      ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                      ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                      ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                      ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                      ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                                      ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                                      ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                      ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                      ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                      ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                      ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ; 3 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ; 3 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 26           ; 5            ; 26           ; 0            ; 0            ; 30        ; 26           ; 0            ; 30        ; 30        ; 0            ; 14           ; 0            ; 0            ; 9            ; 0            ; 14           ; 9            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 30        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 25           ; 4            ; 30           ; 30           ; 0         ; 4            ; 30           ; 0         ; 0         ; 30           ; 16           ; 30           ; 30           ; 21           ; 30           ; 16           ; 21           ; 30           ; 30           ; 30           ; 16           ; 30           ; 30           ; 30           ; 30           ; 30           ; 0         ; 30           ; 30           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; user_pb[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_pb[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_tx_d[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_tx_d[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_tx_d[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_tx_d[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_tx_en         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_gtx_clk       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_resetn        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_mdc            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_mdio           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_resetn         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_rx_dv         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_rx_d[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_rx_d[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_rx_d[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_rx_d[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50_max10        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eneta_rx_clk        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_pb[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_pb[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk_125         ; clk_125              ; 24.9              ;
; rx_clk_125      ; rx_clk_125           ; 13.9              ;
; I/O             ; rx_clk_125           ; 6.4               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                      ; Destination Register                                                                                                                                                                                                                                                                                                                                                                           ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; eneta_rx_d[0]                                                                                                                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|ddr_input[1]                                                                                                                                                                                                                      ; 1.123             ;
; eneta_rx_d[3]                                                                                                                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[3].altgpio_bit_i|ddr_input[1]                                                                                                                                                                                                                      ; 1.036             ;
; eneta_rx_dv                                                                                                                                                                                                                                                                                                                                                          ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in1_0|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|ddr_input[1]                                                                                                                                                                                                                      ; 1.004             ;
; eneta_rx_d[2]                                                                                                                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[2].altgpio_bit_i|ddr_input[1]                                                                                                                                                                                                                      ; 1.003             ;
; eneta_rx_d[1]                                                                                                                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_gpio_lite:rgmii_in4_0|altgpio_one_bit:gpio_one_bit.i_loop[1].altgpio_bit_i|ddr_input[1]                                                                                                                                                                                                                      ; 0.868             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|rd_ptr[2]                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~portb_address_reg0                                                                                                                                                                                                        ; 0.501             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|rd_ptr[1]                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~portb_address_reg0                                                                                                                                                                                                        ; 0.501             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|rd_ptr[0]                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~portb_address_reg0                                                                                                                                                                                                        ; 0.501             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|out_valid                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~portb_address_reg0                                                                                                                                                                                                        ; 0.501             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_valid                                                                                                                                                                                                                                               ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~portb_address_reg0                                                                                                                                                                                                        ; 0.501             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|in_ready_0                                                                                                                                                                                                                  ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~portb_address_reg0                                                                                                                                                                                                        ; 0.501             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|rd_ptr[3]                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~portb_address_reg0                                                                                                                                                                                                        ; 0.497             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|rd_ptr[4]                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~portb_address_reg0                                                                                                                                                                                                        ; 0.415             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[1]                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg0                 ; 0.406             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[2]                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg0                 ; 0.406             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[3]                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg0                 ; 0.406             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[4]                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg0                 ; 0.406             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[5]                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg0                 ; 0.406             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[6]                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg0                 ; 0.406             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[19]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a19~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[29]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a29~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[30]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a30~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[28]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a28~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[26]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a26~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[25]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a25~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[24]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a24~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[23]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a23~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[22]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a22~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[21]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a21~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[20]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a20~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[17]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a17~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[27]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a27~porta_datain_reg0                                                ; 0.396             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1|counter_reg_bit[2] ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2|ram_block3a0~portb_address_reg0 ; 0.383             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1|counter_reg_bit[0] ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2|ram_block3a0~portb_address_reg0 ; 0.383             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1|counter_reg_bit[1] ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2|ram_block3a0~portb_address_reg0 ; 0.383             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1|counter_reg_bit[3] ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2|ram_block3a0~portb_address_reg0 ; 0.383             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[5]                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                        ; 0.284             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[4]                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                        ; 0.284             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[0]                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                        ; 0.284             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[1]                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                        ; 0.284             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[2]                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                        ; 0.284             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|wr_ptr[3]                                                                                                                                                                                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_m4g1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                        ; 0.284             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[2]                                                                                          ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_58h1:auto_generated|ram_block1a3~portb_address_reg0                 ; 0.283             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[1]                                                                                     ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_18h1:auto_generated|ram_block1a32~portb_address_reg0            ; 0.269             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[7]                                                                                     ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_18h1:auto_generated|ram_block1a32~portb_address_reg0            ; 0.269             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[8]                                                                                     ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_18h1:auto_generated|ram_block1a32~portb_address_reg0            ; 0.269             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[1]                                                                                          ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_58h1:auto_generated|ram_block1a3~portb_address_reg0                 ; 0.251             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[3]                                                                                          ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_58h1:auto_generated|ram_block1a3~portb_address_reg0                 ; 0.250             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[4]                                                                                          ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_58h1:auto_generated|ram_block1a3~portb_address_reg0                 ; 0.210             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_out[5]                                                                                          ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_58h1:auto_generated|ram_block1a3~portb_address_reg0                 ; 0.207             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[1]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ram_block1a0~porta_address_reg0                                                   ; 0.175             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[9]                                                                                                                                            ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ram_block1a9~porta_datain_reg0                                                    ; 0.156             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[8]                                                                                                                                            ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ram_block1a8~porta_datain_reg0                                                    ; 0.156             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[4]                                                                                                                                            ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ram_block1a4~porta_datain_reg0                                                    ; 0.154             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[3]                                                                                                                                            ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ram_block1a3~porta_datain_reg0                                                    ; 0.154             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[0]                                                                                        ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_v4h1:auto_generated|ram_block1a0~porta_address_reg0                 ; 0.154             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[13]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ram_block1a13~porta_datain_reg0                                                   ; 0.152             ;
; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_waddr[0]                                                                                                                                           ; fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a0~porta_address_reg0                                                ; 0.148             ;
; fyp_transmission:fyp_transmission1|data_index[2]                                                                                                                                                                                                                                                                                                                     ; fyp_transmission:fyp_transmission1|data_index[0]                                                                                                                                                                                                                                                                                                                                               ; 0.148             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_dest_mac_reg[37]                                                                                                                                                                                                                                                  ; fyp_transmission:fyp_transmission1|header[325]                                                                                                                                                                                                                                                                                                                                                 ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_checksum_reg[5]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[5]                                                                                                                                                                                                                                                                                                                                                   ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_checksum_reg[12]                                                                                                                                                                                                                                                  ; fyp_transmission:fyp_transmission1|header[12]                                                                                                                                                                                                                                                                                                                                                  ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_src_mac_reg[28]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[268]                                                                                                                                                                                                                                                                                                                                                 ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_ip_header_checksum_reg[12]                                                                                                                                                                                                                                            ; fyp_transmission:fyp_transmission1|header[140]                                                                                                                                                                                                                                                                                                                                                 ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_source_port_reg[12]                                                                                                                                                                                                                                               ; fyp_transmission:fyp_transmission1|header[60]                                                                                                                                                                                                                                                                                                                                                  ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_src_mac_reg[12]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[252]                                                                                                                                                                                                                                                                                                                                                 ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_src_mac_reg[44]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[284]                                                                                                                                                                                                                                                                                                                                                 ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_checksum_reg[6]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[6]                                                                                                                                                                                                                                                                                                                                                   ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_dest_mac_reg[39]                                                                                                                                                                                                                                                  ; fyp_transmission:fyp_transmission1|header[327]                                                                                                                                                                                                                                                                                                                                                 ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_src_mac_reg[23]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[263]                                                                                                                                                                                                                                                                                                                                                 ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_ip_dest_ip_reg[23]                                                                                                                                                                                                                                                    ; fyp_transmission:fyp_transmission1|header[87]                                                                                                                                                                                                                                                                                                                                                  ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_src_mac_reg[3]                                                                                                                                                                                                                                                    ; fyp_transmission:fyp_transmission1|header[243]                                                                                                                                                                                                                                                                                                                                                 ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_dest_mac_reg[19]                                                                                                                                                                                                                                                  ; fyp_transmission:fyp_transmission1|header[307]                                                                                                                                                                                                                                                                                                                                                 ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_ip_dest_ip_reg[19]                                                                                                                                                                                                                                                    ; fyp_transmission:fyp_transmission1|header[83]                                                                                                                                                                                                                                                                                                                                                  ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_checksum_reg[1]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[1]                                                                                                                                                                                                                                                                                                                                                   ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_length_reg[1]                                                                                                                                                                                                                                                     ; fyp_transmission:fyp_transmission1|header[17]                                                                                                                                                                                                                                                                                                                                                  ; 0.147             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_checksum_reg[8]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[8]                                                                                                                                                                                                                                                                                                                                                   ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_ip_dest_ip_reg[8]                                                                                                                                                                                                                                                     ; fyp_transmission:fyp_transmission1|header[72]                                                                                                                                                                                                                                                                                                                                                  ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_src_mac_reg[24]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[264]                                                                                                                                                                                                                                                                                                                                                 ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_ip_header_checksum_reg[8]                                                                                                                                                                                                                                             ; fyp_transmission:fyp_transmission1|header[136]                                                                                                                                                                                                                                                                                                                                                 ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_checksum_reg[0]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[0]                                                                                                                                                                                                                                                                                                                                                   ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_dest_mac_reg[0]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[288]                                                                                                                                                                                                                                                                                                                                                 ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_src_mac_reg[0]                                                                                                                                                                                                                                                    ; fyp_transmission:fyp_transmission1|header[240]                                                                                                                                                                                                                                                                                                                                                 ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_length_reg[0]                                                                                                                                                                                                                                                     ; fyp_transmission:fyp_transmission1|header[16]                                                                                                                                                                                                                                                                                                                                                  ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_source_port_reg[0]                                                                                                                                                                                                                                                ; fyp_transmission:fyp_transmission1|header[48]                                                                                                                                                                                                                                                                                                                                                  ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_checksum_reg[4]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[4]                                                                                                                                                                                                                                                                                                                                                   ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_checksum_reg[10]                                                                                                                                                                                                                                                  ; fyp_transmission:fyp_transmission1|header[10]                                                                                                                                                                                                                                                                                                                                                  ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_checksum_reg[14]                                                                                                                                                                                                                                                  ; fyp_transmission:fyp_transmission1|header[14]                                                                                                                                                                                                                                                                                                                                                  ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_ip_dest_ip_reg[30]                                                                                                                                                                                                                                                    ; fyp_transmission:fyp_transmission1|header[94]                                                                                                                                                                                                                                                                                                                                                  ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_ip_version_reg[2]                                                                                                                                                                                                                                                     ; fyp_transmission:fyp_transmission1|header[222]                                                                                                                                                                                                                                                                                                                                                 ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_checksum_reg[15]                                                                                                                                                                                                                                                  ; fyp_transmission:fyp_transmission1|header[15]                                                                                                                                                                                                                                                                                                                                                  ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_src_mac_reg[31]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[271]                                                                                                                                                                                                                                                                                                                                                 ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_ip_header_checksum_reg[15]                                                                                                                                                                                                                                            ; fyp_transmission:fyp_transmission1|header[143]                                                                                                                                                                                                                                                                                                                                                 ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_length_reg[15]                                                                                                                                                                                                                                                    ; fyp_transmission:fyp_transmission1|header[31]                                                                                                                                                                                                                                                                                                                                                  ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_src_mac_reg[47]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[287]                                                                                                                                                                                                                                                                                                                                                 ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_ip_header_checksum_reg[11]                                                                                                                                                                                                                                            ; fyp_transmission:fyp_transmission1|header[139]                                                                                                                                                                                                                                                                                                                                                 ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_length_reg[10]                                                                                                                                                                                                                                                    ; fyp_transmission:fyp_transmission1|header[26]                                                                                                                                                                                                                                                                                                                                                  ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_eth_src_mac_reg[11]                                                                                                                                                                                                                                                   ; fyp_transmission:fyp_transmission1|header[251]                                                                                                                                                                                                                                                                                                                                                 ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_length_reg[7]                                                                                                                                                                                                                                                     ; fyp_transmission:fyp_transmission1|header[23]                                                                                                                                                                                                                                                                                                                                                  ; 0.146             ;
; fyp_transmission:fyp_transmission1|fyp_udp_ip:fyp_udp_ip1|udp_checksum_gen:fyp_upd_checksum1|m_udp_length_reg[6]                                                                                                                                                                                                                                                     ; fyp_transmission:fyp_transmission1|header[22]                                                                                                                                                                                                                                                                                                                                                  ; 0.146             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "fyp_max10_tse_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/intelFPGA_lite/18.1/max10_packet_gen/db/fyp_eth_pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/intelFPGA_lite/18.1/max10_packet_gen/db/fyp_eth_pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 11 degrees (250 ps) for fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|wire_pll1_clk[1] port File: C:/intelFPGA_lite/18.1/max10_packet_gen/db/fyp_eth_pll_altpll.v Line: 46
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_jtag_uart_0:jtag_uart_0|fyp_max10_tse_sys_jtag_uart_0_scfifo_w:the_fyp_max10_tse_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *|alt_jtag_atlantic:*|jupdate could not be matched with a register File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *|alt_jtag_atlantic:*|jupdate1* could not be matched with a register File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *|alt_jtag_atlantic:*|read could not be matched with a register File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *|alt_jtag_atlantic:*|read1* could not be matched with a register File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *|alt_jtag_atlantic:*|read_req could not be matched with a register File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *|alt_jtag_atlantic:*|rvalid0* could not be matched with a register File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *|alt_jtag_atlantic:*|wdata[*] could not be matched with a register File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *|alt_jtag_atlantic:*|t_pause* could not be matched with a register File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is an empty collection File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: C:/intelFPGA_lite/18.1/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Info (332104): Reading SDC File: 'fyp_max10_tse_sys/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'fyp_max10_tse_sys/synthesis/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'fyp_max10_tse_sys/synthesis/submodules/altera_eth_tse_mac.sdc'
Info (332104): Reading SDC File: 'fyp_tse.sdc'
Warning (332174): Ignored filter at fyp_tse.sdc(12): fyp_clkctrl1|altclkctrl_0|fyp_clkctrl_altclkctrl_0_sub_component|clkctrl1|outclk could not be matched with a pin File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 12
Warning (332049): Ignored create_generated_clock at fyp_tse.sdc(12): Argument -source is an empty collection File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 12
    Info (332050): create_generated_clock -name gtx_125_clk -source [get_pins {fyp_clkctrl1|altclkctrl_0|fyp_clkctrl_altclkctrl_0_sub_component|clkctrl1|outclk}] -master_clock {clk_125_shift} [get_ports {eneta_gtx_clk}] File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 12
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info: Output Max Delay = -0.9
Info: Output Min Delay = -2.7
Warning (332174): Ignored filter at fyp_tse.sdc(27): gtx_125_clk could not be matched with a clock File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 27
Warning (332049): Ignored set_output_delay at fyp_tse.sdc(27): Argument -clock is not an object ID File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 27
    Info (332050): set_output_delay -clock gtx_125_clk -max $output_max_delay [get_ports "eneta_tx_d* eneta_tx_en"] File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 27
Warning (332049): Ignored set_output_delay at fyp_tse.sdc(28): Argument -clock is not an object ID File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 28
    Info (332050): set_output_delay -clock gtx_125_clk -max $output_max_delay [get_ports "eneta_tx_d* eneta_tx_en"] -clock_fall -add_delay File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 28
Warning (332049): Ignored set_output_delay at fyp_tse.sdc(29): Argument -clock is not an object ID File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 29
    Info (332050): set_output_delay -clock gtx_125_clk -min $output_min_delay [get_ports "eneta_tx_d* eneta_tx_en"] -add_delay File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 29
Warning (332049): Ignored set_output_delay at fyp_tse.sdc(30): Argument -clock is not an object ID File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 30
    Info (332050): set_output_delay -clock gtx_125_clk -min $output_min_delay [get_ports "eneta_tx_d* eneta_tx_en"] -clock_fall -add_delay File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 30
Warning (332049): Ignored set_false_path at fyp_tse.sdc(35): Argument <to> is an empty collection File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 35
    Info (332050): set_false_path -fall_from [get_clocks clk_125] -rise_to [get_clocks gtx_125_clk] -setup File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 35
Warning (332049): Ignored set_false_path at fyp_tse.sdc(36): Argument <to> is an empty collection File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 36
    Info (332050): set_false_path -rise_from [get_clocks clk_125] -fall_to [get_clocks gtx_125_clk] -setup File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 36
Warning (332049): Ignored set_false_path at fyp_tse.sdc(37): Argument <to> is an empty collection File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 37
    Info (332050): set_false_path -fall_from [get_clocks clk_125] -fall_to [get_clocks gtx_125_clk] -hold File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 37
Warning (332049): Ignored set_false_path at fyp_tse.sdc(38): Argument <to> is an empty collection File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 38
    Info (332050): set_false_path -rise_from [get_clocks clk_125] -rise_to [get_clocks gtx_125_clk] -hold File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 38
Info: Input Max Delay for 125MHz domain= 0.8
Info: Input Min Delay for 125MHz domain= -0.8
Warning (332174): Ignored filter at fyp_tse.sdc(64): gtx_125_clk could not be matched with a clock File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 64
Warning (332174): Ignored filter at fyp_tse.sdc(66): *sld_signaltap* could not be matched with a register File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 66
Warning (332049): Ignored set_false_path at fyp_tse.sdc(66): Argument <to> is an empty collection File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 66
    Info (332050): set_false_path -to [get_registers *sld_signaltap*] File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_tse.sdc Line: 66
Info (332104): Reading SDC File: 'c:/intelfpga_lite/18.1/max10_packet_gen/db/ip/fyp_max10_tse_sys/submodules/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'c:/intelfpga_lite/18.1/max10_packet_gen/db/ip/fyp_max10_tse_sys/submodules/altera_eth_tse_mac.sdc'
Info (332104): Reading SDC File: 'c:/intelfpga_lite/18.1/max10_packet_gen/db/ip/fyp_max10_tse_sys/submodules/altera_reset_controller.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000 clk_50_max10
    Info (332111):    8.000      clk_125
    Info (332111):    8.000 clk_125_shift
    Info (332111):    8.000   rx_clk_125
    Info (332111):    8.000 virtual_clk_125
Info (176353): Automatically promoted node fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/intelFPGA_lite/18.1/max10_packet_gen/db/fyp_eth_pll_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: C:/intelFPGA_lite/18.1/max10_packet_gen/db/fyp_eth_pll_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node eneta_rx_clk~input (placed in PIN P3 (DPCLK0, DIFFIO_RX_L38n, DIFFOUT_L38n, High_Speed)) File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_max10_tse_top.v Line: 32
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out  File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_max10_tse_sys/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out  File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_max10_tse_sys/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out  File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_max10_tse_sys/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_max10_tse_sys/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|din_s1 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out  File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_max10_tse_sys/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fyp_max10_tse_sys:fyp_max10_tse_sys1|fyp_max10_tse_sys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out  File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_max10_tse_sys/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info: Output Max Delay = -0.9
Info: Output Min Delay = -2.7
Info: Input Max Delay for 125MHz domain= 0.8
Info: Input Min Delay for 125MHz domain= -0.8
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
Warning (15064): PLL "fyp_eth_pll:fyp_eth_pll1|altpll:altpll_component|fyp_eth_pll_altpll:auto_generated|pll1" output port clk[1] feeds output pin "eneta_gtx_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/intelFPGA_lite/18.1/max10_packet_gen/db/fyp_eth_pll_altpll.v Line: 46
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "adc1in[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc1in[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc1in[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc1in[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc1in[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc1in[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc1in[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc1in[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc2in[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc2in[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc2in[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc2in[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc2in[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc2in[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc2in[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adc2in[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk_10_adc" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk_25_max10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk_ddr3_100_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk_ddr3_100_p" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk_lvds_125_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clk_lvds_125_p" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dac_din" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dac_sclk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dac_sync" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_a[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_ba[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_ba[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_ba[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_casn[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_cke[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_clk_n[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_clk_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_csn[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dm[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dm[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dm[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dq[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dqs_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dqs_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_dqs_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_odt[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_rasn[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_resetn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ddr3_wen[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eneta_intn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eneta_led_link100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eneta_rx_col" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eneta_rx_crs" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eneta_rx_er" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eneta_tx_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "eneta_tx_er" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_gtx_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_intn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_led_link100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_resetn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_rx_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_rx_col" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_rx_crs" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_rx_d[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_rx_d[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_rx_d[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_rx_d[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_rx_dv" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_rx_er" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_tx_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_tx_d[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_tx_d[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_tx_d[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_tx_d[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_tx_en" is assigned to location or region, but does not exist in design
    Warning (15706): Node "enetb_tx_er" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_scl" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_sda" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_d[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_de" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_hs" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_int" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hdmi_tx_vs" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_clk_in0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_clk_in_n[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_clk_in_n[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_clk_in_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_clk_in_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_clk_out0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_clk_out_n[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_clk_out_n[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_clk_out_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_clk_out_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_d[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_d[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_d[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_d[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_prsntn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_n[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_rx_d_p[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_scl" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_sda" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_n[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsmc_tx_d_p[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ip_sequrity" is assigned to location or region, but does not exist in design
    Warning (15706): Node "jtag_safe" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmoda_io[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmoda_io[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmoda_io[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmoda_io[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmoda_io[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmoda_io[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmoda_io[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmoda_io[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmodb_io[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmodb_io[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmodb_io[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmodb_io[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmodb_io[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmodb_io[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmodb_io[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pmodb_io[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "qspi_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "qspi_csn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "qspi_io[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "qspi_io[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "qspi_io[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "qspi_io[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "uart_rx" is assigned to location or region, but does not exist in design
    Warning (15706): Node "uart_tx" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_addr[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_addr[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_data[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_data[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_data[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_data[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_data[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_data[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_data[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_data[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_empty" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_full" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_oen" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_rdn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_resetn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_scl" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_sda" is assigned to location or region, but does not exist in design
    Warning (15706): Node "usb_wrn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "user_dipsw[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "user_dipsw[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "user_dipsw[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "user_dipsw[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "user_dipsw[4]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:12
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info: Output Max Delay = -0.9
Info: Output Min Delay = -2.7
Info: Input Max Delay for 125MHz domain= 0.8
Info: Input Min Delay for 125MHz domain= -0.8
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info: Output Max Delay = -0.9
Info: Output Min Delay = -2.7
Info: Input Max Delay for 125MHz domain= 0.8
Info: Input Min Delay for 125MHz domain= -0.8
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X33_Y22 to location X44_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during the Fitter is 17.79 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info: Output Max Delay = -0.9
Info: Output Min Delay = -2.7
Info: Input Max Delay for 125MHz domain= 0.8
Info: Input Min Delay for 125MHz domain= -0.8
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 1 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin fpga_resetn uses I/O standard 3.3-V LVCMOS at D9 File: C:/intelFPGA_lite/18.1/max10_packet_gen/fyp_max10_tse_top.v Line: 29
Warning (169202): Inconsistent VCCIO across multiple banks of configuration pins. The configuration pins are contained in 2 banks in 'Internal Configuration' configuration scheme and there are 2 different VCCIOs.
Info (144001): Generated suppressed messages file C:/intelFPGA_lite/18.1/max10_packet_gen/output_files/fyp_max10_tse_top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 324 warnings
    Info: Peak virtual memory: 6141 megabytes
    Info: Processing ended: Sun Mar 03 11:58:01 2019
    Info: Elapsed time: 00:01:20
    Info: Total CPU time (on all processors): 00:02:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/intelFPGA_lite/18.1/max10_packet_gen/output_files/fyp_max10_tse_top.fit.smsg.


