Timing Analyzer report for UART_RX
Sun Nov 26 22:47:59 2023
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CLK'
 13. Slow 1200mV 85C Model Hold: 'i_CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_CLK'
 22. Slow 1200mV 0C Model Hold: 'i_CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_CLK'
 30. Fast 1200mV 0C Model Hold: 'i_CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; UART_RX                                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processors 3-16        ;   0.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_CLK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 237.64 MHz ; 237.64 MHz      ; i_CLK      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_CLK ; -3.208 ; -100.853           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_CLK ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_CLK ; -3.000 ; -60.993                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CLK'                                                                                 ;
+--------+----------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.208 ; r_CLK_Count[6] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.129      ;
; -3.208 ; r_CLK_Count[6] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.129      ;
; -3.208 ; r_CLK_Count[6] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.129      ;
; -3.208 ; r_CLK_Count[6] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.129      ;
; -3.208 ; r_CLK_Count[6] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.129      ;
; -3.208 ; r_CLK_Count[6] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.129      ;
; -3.208 ; r_CLK_Count[6] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.129      ;
; -3.208 ; r_CLK_Count[6] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.129      ;
; -3.205 ; r_CLK_Count[2] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.126      ;
; -3.205 ; r_CLK_Count[2] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.126      ;
; -3.205 ; r_CLK_Count[2] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.126      ;
; -3.205 ; r_CLK_Count[2] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.126      ;
; -3.205 ; r_CLK_Count[2] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.126      ;
; -3.205 ; r_CLK_Count[2] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.126      ;
; -3.205 ; r_CLK_Count[2] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.126      ;
; -3.205 ; r_CLK_Count[2] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.126      ;
; -3.193 ; r_CLK_Count[1] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.114      ;
; -3.193 ; r_CLK_Count[1] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.114      ;
; -3.193 ; r_CLK_Count[1] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.114      ;
; -3.193 ; r_CLK_Count[1] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.114      ;
; -3.193 ; r_CLK_Count[1] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.114      ;
; -3.193 ; r_CLK_Count[1] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.114      ;
; -3.193 ; r_CLK_Count[1] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.114      ;
; -3.193 ; r_CLK_Count[1] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.114      ;
; -3.142 ; r_CLK_Count[6] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.063      ;
; -3.142 ; r_CLK_Count[6] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.063      ;
; -3.142 ; r_CLK_Count[6] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.063      ;
; -3.142 ; r_CLK_Count[6] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.063      ;
; -3.142 ; r_CLK_Count[6] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.063      ;
; -3.142 ; r_CLK_Count[6] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.063      ;
; -3.142 ; r_CLK_Count[6] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.063      ;
; -3.138 ; r_CLK_Count[7] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.059      ;
; -3.138 ; r_CLK_Count[7] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.059      ;
; -3.138 ; r_CLK_Count[7] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.059      ;
; -3.138 ; r_CLK_Count[7] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.059      ;
; -3.138 ; r_CLK_Count[7] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.059      ;
; -3.138 ; r_CLK_Count[7] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.059      ;
; -3.138 ; r_CLK_Count[7] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.059      ;
; -3.138 ; r_CLK_Count[7] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 4.059      ;
; -3.075 ; r_CLK_Count[7] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.996      ;
; -3.075 ; r_CLK_Count[7] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.996      ;
; -3.075 ; r_CLK_Count[7] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.996      ;
; -3.075 ; r_CLK_Count[7] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.996      ;
; -3.075 ; r_CLK_Count[7] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.996      ;
; -3.075 ; r_CLK_Count[7] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.996      ;
; -3.075 ; r_CLK_Count[7] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.996      ;
; -3.072 ; r_CLK_Count[2] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.993      ;
; -3.072 ; r_CLK_Count[2] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.993      ;
; -3.072 ; r_CLK_Count[2] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.993      ;
; -3.072 ; r_CLK_Count[2] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.993      ;
; -3.072 ; r_CLK_Count[2] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.993      ;
; -3.072 ; r_CLK_Count[2] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.993      ;
; -3.072 ; r_CLK_Count[2] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.993      ;
; -3.064 ; r_CLK_Count[4] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.985      ;
; -3.064 ; r_CLK_Count[4] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.985      ;
; -3.064 ; r_CLK_Count[4] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.985      ;
; -3.064 ; r_CLK_Count[4] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.985      ;
; -3.064 ; r_CLK_Count[4] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.985      ;
; -3.064 ; r_CLK_Count[4] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.985      ;
; -3.064 ; r_CLK_Count[4] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.985      ;
; -3.064 ; r_CLK_Count[4] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.985      ;
; -3.037 ; r_CLK_Count[0] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.460      ;
; -3.037 ; r_CLK_Count[0] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.460      ;
; -3.037 ; r_CLK_Count[0] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.460      ;
; -3.037 ; r_CLK_Count[0] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.460      ;
; -3.037 ; r_CLK_Count[0] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.460      ;
; -3.037 ; r_CLK_Count[0] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.460      ;
; -3.037 ; r_CLK_Count[0] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.460      ;
; -3.037 ; r_CLK_Count[0] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.578     ; 3.460      ;
; -3.034 ; r_CLK_Count[1] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.955      ;
; -3.034 ; r_CLK_Count[1] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.955      ;
; -3.034 ; r_CLK_Count[1] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.955      ;
; -3.034 ; r_CLK_Count[1] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.955      ;
; -3.034 ; r_CLK_Count[1] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.955      ;
; -3.034 ; r_CLK_Count[1] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.955      ;
; -3.034 ; r_CLK_Count[1] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.955      ;
; -2.986 ; r_CLK_Count[4] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.907      ;
; -2.986 ; r_CLK_Count[4] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.907      ;
; -2.986 ; r_CLK_Count[4] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.907      ;
; -2.986 ; r_CLK_Count[4] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.907      ;
; -2.986 ; r_CLK_Count[4] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.907      ;
; -2.986 ; r_CLK_Count[4] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.907      ;
; -2.986 ; r_CLK_Count[4] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.907      ;
; -2.854 ; r_CLK_Count[8] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.775      ;
; -2.854 ; r_CLK_Count[8] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.775      ;
; -2.854 ; r_CLK_Count[8] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.775      ;
; -2.854 ; r_CLK_Count[8] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.775      ;
; -2.854 ; r_CLK_Count[8] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.775      ;
; -2.854 ; r_CLK_Count[8] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.775      ;
; -2.854 ; r_CLK_Count[8] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.775      ;
; -2.854 ; r_CLK_Count[8] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.775      ;
; -2.822 ; r_CLK_Count[6] ; r_Bit_Index[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.743      ;
; -2.821 ; r_CLK_Count[6] ; r_Bit_Index[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.742      ;
; -2.819 ; r_CLK_Count[3] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.740      ;
; -2.819 ; r_CLK_Count[3] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.740      ;
; -2.819 ; r_CLK_Count[3] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.740      ;
; -2.819 ; r_CLK_Count[3] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.740      ;
; -2.819 ; r_CLK_Count[3] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.740      ;
; -2.819 ; r_CLK_Count[3] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.740      ;
; -2.819 ; r_CLK_Count[3] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.080     ; 3.740      ;
+--------+----------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CLK'                                                                                               ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; r_RX_Byte[7]             ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.101      ; 0.746      ;
; 0.453 ; r_RX_Error               ; r_RX_Error               ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM_Main.s_Idle         ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM_Main.s_RX_Data_Bits ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM_Main.s_Parity_Check ; r_SM_Main.s_Parity_Check ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Byte[0]             ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Bit_Index[1]           ; r_Bit_Index[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Bit_Index[3]           ; r_Bit_Index[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Bit_Index[2]           ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Bit_Index[0]           ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; r_RX_Byte[6]             ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[5]             ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[3]             ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[4]             ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[1]             ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[2]             ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Frame_Bit_Count[2]     ; r_Frame_Bit_Count[2]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Frame_Bit_Count[1]     ; r_Frame_Bit_Count[1]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; r_Frame_Bit_Count[0]     ; r_Frame_Bit_Count[0]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.758      ;
; 0.541 ; r_CLK_Count[8]           ; r_CLK_Count[8]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 0.833      ;
; 0.719 ; r_Frame_Bit_Count[0]     ; r_Frame_Bit_Count[1]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.011      ;
; 0.722 ; r_Frame_Bit_Count[0]     ; r_Frame_Bit_Count[2]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.014      ;
; 0.749 ; r_Frame_Bit_Count[1]     ; r_Frame_Bit_Count[2]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.041      ;
; 0.758 ; r_CLK_Count[4]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.050      ;
; 0.770 ; r_CLK_Count[8]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.575      ; 1.557      ;
; 0.771 ; r_CLK_Count[1]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.063      ;
; 0.773 ; r_CLK_Count[2]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.065      ;
; 0.773 ; r_CLK_Count[3]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.065      ;
; 0.776 ; r_RX_Data                ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.069      ;
; 0.801 ; r_RX_Data                ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.094      ;
; 0.827 ; r_RX_Data                ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.615      ;
; 0.904 ; r_CLK_Count[5]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.575      ; 1.691      ;
; 0.958 ; r_CLK_Count[0]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.100      ; 1.270      ;
; 0.958 ; r_CLK_Count[7]           ; r_CLK_Count[7]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.250      ;
; 0.965 ; r_CLK_Count[5]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.257      ;
; 0.985 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.278      ;
; 1.000 ; r_Bit_Index[0]           ; r_Bits_to_Wait[1]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.292      ;
; 1.001 ; r_CLK_Count[6]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.293      ;
; 1.003 ; r_RX_Data                ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.296      ;
; 1.005 ; r_Bit_Index[0]           ; r_Bits_to_Wait[0]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.297      ;
; 1.029 ; r_Bit_Index[2]           ; r_Bits_to_Wait[2]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.321      ;
; 1.060 ; r_Bit_Index[2]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.353      ;
; 1.090 ; r_Bit_Index[2]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.878      ;
; 1.099 ; r_Bit_Index[3]           ; r_Bits_to_Wait[3]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.391      ;
; 1.119 ; r_CLK_Count[4]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.411      ;
; 1.122 ; r_Bit_Index[1]           ; r_Bits_to_Wait[1]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.414      ;
; 1.124 ; r_Bit_Index[1]           ; r_Bits_to_Wait[2]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.416      ;
; 1.125 ; r_CLK_Count[4]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.575      ; 1.912      ;
; 1.126 ; r_CLK_Count[1]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; r_CLK_Count[3]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; r_CLK_Count[4]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.420      ;
; 1.134 ; r_CLK_Count[2]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.426      ;
; 1.142 ; r_CLK_Count[7]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.575      ; 1.929      ;
; 1.143 ; r_CLK_Count[2]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.435      ;
; 1.147 ; r_SM_Main.s_Error        ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.575      ; 1.934      ;
; 1.170 ; r_Frame_Bit_Count[2]     ; r_Frame_Bit_Count[0]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.462      ;
; 1.171 ; r_Frame_Bit_Count[2]     ; r_Frame_Bit_Count[1]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.463      ;
; 1.177 ; r_Bit_Index[3]           ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.470      ;
; 1.178 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.471      ;
; 1.184 ; r_Bit_Index[0]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.477      ;
; 1.186 ; r_Bit_Index[1]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.479      ;
; 1.186 ; r_Bit_Index[0]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 1.974      ;
; 1.191 ; r_Bit_Index[3]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.575      ; 1.978      ;
; 1.192 ; r_Bit_Index[3]           ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.485      ;
; 1.200 ; r_SM_Main.s_Error        ; r_SM_Main.s_Error        ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.492      ;
; 1.208 ; r_SM_Main.s_Error        ; r_RX_Error               ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.501      ;
; 1.213 ; r_SM_Main.s_Rx_Stop_Bit  ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.100      ; 1.525      ;
; 1.222 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.515      ;
; 1.233 ; r_Bit_Index[1]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.576      ; 2.021      ;
; 1.239 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.532      ;
; 1.257 ; r_CLK_Count[1]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; r_CLK_Count[3]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; r_SM_Main.s_Rx_Stop_Bit  ; r_RX_Done                ; i_CLK        ; i_CLK       ; 0.000        ; -0.394     ; 1.077      ;
; 1.259 ; r_CLK_Count[4]           ; r_CLK_Count[7]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.551      ;
; 1.266 ; r_CLK_Count[1]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.558      ;
; 1.267 ; r_CLK_Count[3]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.559      ;
; 1.268 ; r_CLK_Count[4]           ; r_CLK_Count[8]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.560      ;
; 1.272 ; r_CLK_Count[6]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.575      ; 2.059      ;
; 1.274 ; r_CLK_Count[2]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.566      ;
; 1.283 ; r_CLK_Count[2]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.575      ;
; 1.288 ; r_Bit_Index[0]           ; r_Bits_to_Wait[2]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.580      ;
; 1.312 ; r_CLK_Count[7]           ; r_CLK_Count[8]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.604      ;
; 1.313 ; r_Bits_to_Wait[2]        ; r_Frame_Bit_Count[0]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.605      ;
; 1.314 ; r_Bits_to_Wait[2]        ; r_Frame_Bit_Count[2]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.606      ;
; 1.314 ; r_Bits_to_Wait[2]        ; r_Frame_Bit_Count[1]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.606      ;
; 1.320 ; r_CLK_Count[5]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.612      ;
; 1.321 ; r_RX_Data                ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.614      ;
; 1.321 ; r_RX_Data                ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.614      ;
; 1.321 ; r_RX_Data                ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.614      ;
; 1.322 ; r_RX_Data                ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.615      ;
; 1.323 ; r_RX_Data                ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.616      ;
; 1.323 ; r_RX_Data                ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.616      ;
; 1.324 ; r_Bit_Index[2]           ; r_Bits_to_Wait[3]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.616      ;
; 1.325 ; r_SM_Main.s_RX_Start_Bit ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.618      ;
; 1.344 ; r_CLK_Count[6]           ; r_CLK_Count[7]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.636      ;
; 1.360 ; r_Bit_Index[3]           ; r_SM_Main.s_Parity_Check ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.653      ;
; 1.361 ; r_RX_Data                ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.081      ; 1.654      ;
; 1.369 ; r_Bit_Index[2]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.575      ; 2.156      ;
; 1.371 ; r_RX_Data_R              ; r_RX_Data                ; i_CLK        ; i_CLK       ; 0.000        ; -0.394     ; 1.189      ;
; 1.371 ; r_CLK_Count[6]           ; r_CLK_Count[8]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.080      ; 1.663      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 253.55 MHz ; 250.0 MHz       ; i_CLK      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_CLK ; -2.944 ; -93.086           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_CLK ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_CLK ; -3.000 ; -60.993                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CLK'                                                                                  ;
+--------+----------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.944 ; r_CLK_Count[6] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.874      ;
; -2.944 ; r_CLK_Count[6] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.874      ;
; -2.944 ; r_CLK_Count[6] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.874      ;
; -2.944 ; r_CLK_Count[6] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.874      ;
; -2.944 ; r_CLK_Count[6] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.874      ;
; -2.944 ; r_CLK_Count[6] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.874      ;
; -2.944 ; r_CLK_Count[6] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.874      ;
; -2.943 ; r_CLK_Count[6] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.873      ;
; -2.943 ; r_CLK_Count[6] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.873      ;
; -2.943 ; r_CLK_Count[6] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.873      ;
; -2.943 ; r_CLK_Count[6] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.873      ;
; -2.943 ; r_CLK_Count[6] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.873      ;
; -2.943 ; r_CLK_Count[6] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.873      ;
; -2.943 ; r_CLK_Count[6] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.873      ;
; -2.943 ; r_CLK_Count[6] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.873      ;
; -2.885 ; r_CLK_Count[2] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.815      ;
; -2.885 ; r_CLK_Count[2] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.815      ;
; -2.885 ; r_CLK_Count[2] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.815      ;
; -2.885 ; r_CLK_Count[2] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.815      ;
; -2.885 ; r_CLK_Count[2] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.815      ;
; -2.885 ; r_CLK_Count[2] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.815      ;
; -2.885 ; r_CLK_Count[2] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.815      ;
; -2.885 ; r_CLK_Count[2] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.815      ;
; -2.866 ; r_CLK_Count[7] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.796      ;
; -2.866 ; r_CLK_Count[7] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.796      ;
; -2.866 ; r_CLK_Count[7] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.796      ;
; -2.866 ; r_CLK_Count[7] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.796      ;
; -2.866 ; r_CLK_Count[7] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.796      ;
; -2.866 ; r_CLK_Count[7] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.796      ;
; -2.866 ; r_CLK_Count[7] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.796      ;
; -2.865 ; r_CLK_Count[7] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.795      ;
; -2.865 ; r_CLK_Count[7] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.795      ;
; -2.865 ; r_CLK_Count[7] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.795      ;
; -2.865 ; r_CLK_Count[7] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.795      ;
; -2.865 ; r_CLK_Count[7] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.795      ;
; -2.865 ; r_CLK_Count[7] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.795      ;
; -2.865 ; r_CLK_Count[7] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.795      ;
; -2.865 ; r_CLK_Count[7] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.795      ;
; -2.852 ; r_CLK_Count[2] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.782      ;
; -2.852 ; r_CLK_Count[2] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.782      ;
; -2.852 ; r_CLK_Count[2] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.782      ;
; -2.852 ; r_CLK_Count[2] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.782      ;
; -2.852 ; r_CLK_Count[2] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.782      ;
; -2.852 ; r_CLK_Count[2] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.782      ;
; -2.852 ; r_CLK_Count[2] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.782      ;
; -2.847 ; r_CLK_Count[1] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.777      ;
; -2.847 ; r_CLK_Count[1] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.777      ;
; -2.847 ; r_CLK_Count[1] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.777      ;
; -2.847 ; r_CLK_Count[1] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.777      ;
; -2.847 ; r_CLK_Count[1] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.777      ;
; -2.847 ; r_CLK_Count[1] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.777      ;
; -2.847 ; r_CLK_Count[1] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.777      ;
; -2.847 ; r_CLK_Count[1] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.777      ;
; -2.810 ; r_CLK_Count[1] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.740      ;
; -2.810 ; r_CLK_Count[1] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.740      ;
; -2.810 ; r_CLK_Count[1] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.740      ;
; -2.810 ; r_CLK_Count[1] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.740      ;
; -2.810 ; r_CLK_Count[1] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.740      ;
; -2.810 ; r_CLK_Count[1] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.740      ;
; -2.810 ; r_CLK_Count[1] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.740      ;
; -2.782 ; r_CLK_Count[4] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.712      ;
; -2.782 ; r_CLK_Count[4] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.712      ;
; -2.782 ; r_CLK_Count[4] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.712      ;
; -2.782 ; r_CLK_Count[4] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.712      ;
; -2.782 ; r_CLK_Count[4] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.712      ;
; -2.782 ; r_CLK_Count[4] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.712      ;
; -2.782 ; r_CLK_Count[4] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.712      ;
; -2.781 ; r_CLK_Count[4] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.711      ;
; -2.781 ; r_CLK_Count[4] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.711      ;
; -2.781 ; r_CLK_Count[4] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.711      ;
; -2.781 ; r_CLK_Count[4] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.711      ;
; -2.781 ; r_CLK_Count[4] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.711      ;
; -2.781 ; r_CLK_Count[4] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.711      ;
; -2.781 ; r_CLK_Count[4] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.711      ;
; -2.781 ; r_CLK_Count[4] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.711      ;
; -2.758 ; r_CLK_Count[0] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.543     ; 3.217      ;
; -2.758 ; r_CLK_Count[0] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.543     ; 3.217      ;
; -2.758 ; r_CLK_Count[0] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.543     ; 3.217      ;
; -2.758 ; r_CLK_Count[0] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.543     ; 3.217      ;
; -2.758 ; r_CLK_Count[0] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.543     ; 3.217      ;
; -2.758 ; r_CLK_Count[0] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.543     ; 3.217      ;
; -2.758 ; r_CLK_Count[0] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.543     ; 3.217      ;
; -2.758 ; r_CLK_Count[0] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.543     ; 3.217      ;
; -2.627 ; r_CLK_Count[6] ; r_Bit_Index[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.558      ;
; -2.606 ; r_CLK_Count[6] ; r_Bit_Index[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.071     ; 3.537      ;
; -2.599 ; r_CLK_Count[8] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.529      ;
; -2.599 ; r_CLK_Count[8] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.529      ;
; -2.599 ; r_CLK_Count[8] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.529      ;
; -2.599 ; r_CLK_Count[8] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.529      ;
; -2.599 ; r_CLK_Count[8] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.529      ;
; -2.599 ; r_CLK_Count[8] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.529      ;
; -2.599 ; r_CLK_Count[8] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.529      ;
; -2.598 ; r_CLK_Count[8] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.528      ;
; -2.598 ; r_CLK_Count[8] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.528      ;
; -2.598 ; r_CLK_Count[8] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.528      ;
; -2.598 ; r_CLK_Count[8] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.528      ;
; -2.598 ; r_CLK_Count[8] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.528      ;
; -2.598 ; r_CLK_Count[8] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.528      ;
; -2.598 ; r_CLK_Count[8] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.528      ;
; -2.598 ; r_CLK_Count[8] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.072     ; 3.528      ;
+--------+----------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CLK'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; r_RX_Byte[7]             ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.091      ; 0.669      ;
; 0.402 ; r_RX_Error               ; r_RX_Error               ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_SM_Main.s_Idle         ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_SM_Main.s_RX_Data_Bits ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_SM_Main.s_Parity_Check ; r_SM_Main.s_Parity_Check ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[6]             ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[5]             ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[3]             ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[4]             ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[1]             ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[2]             ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[0]             ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Bit_Index[1]           ; r_Bit_Index[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Bit_Index[3]           ; r_Bit_Index[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Bit_Index[2]           ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Bit_Index[0]           ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Frame_Bit_Count[2]     ; r_Frame_Bit_Count[2]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Frame_Bit_Count[1]     ; r_Frame_Bit_Count[1]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; r_Frame_Bit_Count[0]     ; r_Frame_Bit_Count[0]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.684      ;
; 0.500 ; r_CLK_Count[8]           ; r_CLK_Count[8]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.767      ;
; 0.647 ; r_Frame_Bit_Count[0]     ; r_Frame_Bit_Count[1]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.914      ;
; 0.650 ; r_Frame_Bit_Count[0]     ; r_Frame_Bit_Count[2]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.917      ;
; 0.666 ; r_CLK_Count[8]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.400      ;
; 0.696 ; r_Frame_Bit_Count[1]     ; r_Frame_Bit_Count[2]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.963      ;
; 0.708 ; r_CLK_Count[4]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.975      ;
; 0.710 ; r_RX_Data                ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.444      ;
; 0.715 ; r_CLK_Count[1]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.982      ;
; 0.716 ; r_CLK_Count[2]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.983      ;
; 0.718 ; r_CLK_Count[3]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.985      ;
; 0.723 ; r_RX_Data                ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 0.990      ;
; 0.749 ; r_RX_Data                ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.016      ;
; 0.811 ; r_CLK_Count[5]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.545      ;
; 0.873 ; r_CLK_Count[7]           ; r_CLK_Count[7]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.140      ;
; 0.874 ; r_CLK_Count[0]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.090      ; 1.159      ;
; 0.881 ; r_CLK_Count[5]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.148      ;
; 0.884 ; r_Bit_Index[0]           ; r_Bits_to_Wait[1]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.071      ; 1.150      ;
; 0.884 ; r_RX_Data                ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.151      ;
; 0.888 ; r_Bit_Index[0]           ; r_Bits_to_Wait[0]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.071      ; 1.154      ;
; 0.897 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.164      ;
; 0.900 ; r_CLK_Count[6]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.167      ;
; 0.913 ; r_Bit_Index[2]           ; r_Bits_to_Wait[2]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.071      ; 1.179      ;
; 0.959 ; r_Bit_Index[2]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.693      ;
; 0.971 ; r_Bit_Index[2]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.238      ;
; 0.986 ; r_Bit_Index[3]           ; r_Bits_to_Wait[3]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.071      ; 1.252      ;
; 0.993 ; r_SM_Main.s_Error        ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.727      ;
; 1.006 ; r_Bit_Index[1]           ; r_Bits_to_Wait[1]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.071      ; 1.272      ;
; 1.008 ; r_Bit_Index[1]           ; r_Bits_to_Wait[2]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.071      ; 1.274      ;
; 1.027 ; r_CLK_Count[4]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.294      ;
; 1.031 ; r_Bit_Index[0]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.765      ;
; 1.034 ; r_Bit_Index[3]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.538      ; 1.767      ;
; 1.035 ; r_CLK_Count[2]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.302      ;
; 1.037 ; r_CLK_Count[1]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.304      ;
; 1.042 ; r_CLK_Count[3]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; r_CLK_Count[4]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.309      ;
; 1.050 ; r_CLK_Count[2]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.317      ;
; 1.052 ; r_CLK_Count[7]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.786      ;
; 1.058 ; r_CLK_Count[4]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.792      ;
; 1.073 ; r_SM_Main.s_Error        ; r_RX_Error               ; i_CLK        ; i_CLK       ; 0.000        ; 0.073      ; 1.341      ;
; 1.074 ; r_Frame_Bit_Count[2]     ; r_Frame_Bit_Count[0]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.341      ;
; 1.074 ; r_Bit_Index[1]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.808      ;
; 1.075 ; r_Frame_Bit_Count[2]     ; r_Frame_Bit_Count[1]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.342      ;
; 1.093 ; r_Bit_Index[0]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.360      ;
; 1.093 ; r_Bit_Index[1]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.360      ;
; 1.096 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.363      ;
; 1.100 ; r_Bit_Index[3]           ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.367      ;
; 1.103 ; r_Bit_Index[3]           ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.370      ;
; 1.105 ; r_SM_Main.s_Error        ; r_SM_Main.s_Error        ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.372      ;
; 1.113 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.380      ;
; 1.124 ; r_CLK_Count[6]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.539      ; 1.858      ;
; 1.134 ; r_CLK_Count[1]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.401      ;
; 1.137 ; r_SM_Main.s_Rx_Stop_Bit  ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.090      ; 1.422      ;
; 1.139 ; r_Bit_Index[0]           ; r_Bits_to_Wait[2]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.071      ; 1.405      ;
; 1.139 ; r_CLK_Count[3]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.406      ;
; 1.149 ; r_CLK_Count[4]           ; r_CLK_Count[7]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.416      ;
; 1.157 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.424      ;
; 1.157 ; r_CLK_Count[2]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.424      ;
; 1.159 ; r_CLK_Count[1]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.426      ;
; 1.164 ; r_CLK_Count[4]           ; r_CLK_Count[8]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.431      ;
; 1.164 ; r_CLK_Count[3]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.431      ;
; 1.172 ; r_CLK_Count[2]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.439      ;
; 1.174 ; r_Bit_Index[2]           ; r_Bits_to_Wait[3]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.071      ; 1.440      ;
; 1.176 ; r_RX_Data                ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.443      ;
; 1.176 ; r_RX_Data                ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.443      ;
; 1.177 ; r_RX_Data                ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.444      ;
; 1.177 ; r_RX_Data                ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.444      ;
; 1.178 ; r_SM_Main.s_Rx_Stop_Bit  ; r_RX_Done                ; i_CLK        ; i_CLK       ; 0.000        ; -0.376     ; 0.997      ;
; 1.178 ; r_RX_Data                ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.445      ;
; 1.178 ; r_RX_Data                ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.445      ;
; 1.201 ; r_Bits_to_Wait[2]        ; r_Frame_Bit_Count[2]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.468      ;
; 1.204 ; r_Bit_Index[2]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.538      ; 1.937      ;
; 1.204 ; r_CLK_Count[6]           ; r_CLK_Count[7]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.471      ;
; 1.206 ; r_RX_Data                ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.473      ;
; 1.206 ; r_Bits_to_Wait[2]        ; r_Frame_Bit_Count[0]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.473      ;
; 1.207 ; r_Bits_to_Wait[2]        ; r_Frame_Bit_Count[1]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.474      ;
; 1.209 ; r_Bit_Index[3]           ; r_SM_Main.s_Parity_Check ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.476      ;
; 1.230 ; r_CLK_Count[5]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.497      ;
; 1.234 ; r_CLK_Count[7]           ; r_CLK_Count[8]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.501      ;
; 1.235 ; r_SM_Main.s_RX_Start_Bit ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.502      ;
; 1.256 ; r_CLK_Count[5]           ; r_CLK_Count[7]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.523      ;
; 1.256 ; r_CLK_Count[1]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.072      ; 1.523      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_CLK ; -0.790 ; -21.834           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_CLK ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_CLK ; -3.000 ; -44.658                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CLK'                                                                                  ;
+--------+----------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.790 ; r_CLK_Count[7] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; r_CLK_Count[7] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; r_CLK_Count[7] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; r_CLK_Count[7] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; r_CLK_Count[7] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; r_CLK_Count[7] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.741      ;
; -0.790 ; r_CLK_Count[7] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.741      ;
; -0.789 ; r_CLK_Count[6] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.740      ;
; -0.789 ; r_CLK_Count[6] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.740      ;
; -0.789 ; r_CLK_Count[6] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.740      ;
; -0.789 ; r_CLK_Count[6] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.740      ;
; -0.789 ; r_CLK_Count[6] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.740      ;
; -0.789 ; r_CLK_Count[6] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.740      ;
; -0.789 ; r_CLK_Count[6] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.740      ;
; -0.779 ; r_CLK_Count[6] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; r_CLK_Count[6] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; r_CLK_Count[6] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; r_CLK_Count[6] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; r_CLK_Count[6] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; r_CLK_Count[6] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; r_CLK_Count[6] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; r_CLK_Count[6] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.730      ;
; -0.778 ; r_CLK_Count[2] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.729      ;
; -0.778 ; r_CLK_Count[2] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.729      ;
; -0.778 ; r_CLK_Count[2] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.729      ;
; -0.778 ; r_CLK_Count[2] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.729      ;
; -0.778 ; r_CLK_Count[2] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.729      ;
; -0.778 ; r_CLK_Count[2] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.729      ;
; -0.778 ; r_CLK_Count[2] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.729      ;
; -0.778 ; r_CLK_Count[2] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.729      ;
; -0.772 ; r_CLK_Count[7] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.723      ;
; -0.772 ; r_CLK_Count[7] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.723      ;
; -0.772 ; r_CLK_Count[7] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.723      ;
; -0.772 ; r_CLK_Count[7] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.723      ;
; -0.772 ; r_CLK_Count[7] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.723      ;
; -0.772 ; r_CLK_Count[7] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.723      ;
; -0.772 ; r_CLK_Count[7] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.723      ;
; -0.772 ; r_CLK_Count[7] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.723      ;
; -0.771 ; r_CLK_Count[1] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.722      ;
; -0.771 ; r_CLK_Count[1] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.722      ;
; -0.771 ; r_CLK_Count[1] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.722      ;
; -0.771 ; r_CLK_Count[1] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.722      ;
; -0.771 ; r_CLK_Count[1] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.722      ;
; -0.771 ; r_CLK_Count[1] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.722      ;
; -0.771 ; r_CLK_Count[1] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.722      ;
; -0.771 ; r_CLK_Count[1] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.722      ;
; -0.761 ; r_CLK_Count[4] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.712      ;
; -0.761 ; r_CLK_Count[4] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.712      ;
; -0.761 ; r_CLK_Count[4] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.712      ;
; -0.761 ; r_CLK_Count[4] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.712      ;
; -0.761 ; r_CLK_Count[4] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.712      ;
; -0.761 ; r_CLK_Count[4] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.712      ;
; -0.761 ; r_CLK_Count[4] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.712      ;
; -0.748 ; r_CLK_Count[0] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.237     ; 1.498      ;
; -0.748 ; r_CLK_Count[0] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.237     ; 1.498      ;
; -0.748 ; r_CLK_Count[0] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.237     ; 1.498      ;
; -0.748 ; r_CLK_Count[0] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.237     ; 1.498      ;
; -0.748 ; r_CLK_Count[0] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.237     ; 1.498      ;
; -0.748 ; r_CLK_Count[0] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.237     ; 1.498      ;
; -0.748 ; r_CLK_Count[0] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.237     ; 1.498      ;
; -0.748 ; r_CLK_Count[0] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.237     ; 1.498      ;
; -0.743 ; r_CLK_Count[4] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; r_CLK_Count[4] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; r_CLK_Count[4] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; r_CLK_Count[4] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; r_CLK_Count[4] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; r_CLK_Count[4] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; r_CLK_Count[4] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; r_CLK_Count[4] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.694      ;
; -0.711 ; r_CLK_Count[2] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; r_CLK_Count[2] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; r_CLK_Count[2] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; r_CLK_Count[2] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; r_CLK_Count[2] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; r_CLK_Count[2] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; r_CLK_Count[2] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.662      ;
; -0.704 ; r_CLK_Count[1] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.655      ;
; -0.704 ; r_CLK_Count[1] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.655      ;
; -0.704 ; r_CLK_Count[1] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.655      ;
; -0.704 ; r_CLK_Count[1] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.655      ;
; -0.704 ; r_CLK_Count[1] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.655      ;
; -0.704 ; r_CLK_Count[1] ; r_Bits_to_Wait[1]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.655      ;
; -0.704 ; r_CLK_Count[1] ; r_Bits_to_Wait[0]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.655      ;
; -0.673 ; r_CLK_Count[8] ; r_CLK_Count[8]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.624      ;
; -0.673 ; r_CLK_Count[8] ; r_CLK_Count[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.624      ;
; -0.673 ; r_CLK_Count[8] ; r_CLK_Count[3]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.624      ;
; -0.673 ; r_CLK_Count[8] ; r_CLK_Count[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.624      ;
; -0.673 ; r_CLK_Count[8] ; r_CLK_Count[6]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.624      ;
; -0.673 ; r_CLK_Count[8] ; r_CLK_Count[4]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.624      ;
; -0.673 ; r_CLK_Count[8] ; r_CLK_Count[5]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.624      ;
; -0.673 ; r_CLK_Count[8] ; r_CLK_Count[7]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.624      ;
; -0.659 ; r_CLK_Count[7] ; r_Bit_Index[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.610      ;
; -0.658 ; r_CLK_Count[6] ; r_Bit_Index[1]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.609      ;
; -0.656 ; r_CLK_Count[7] ; r_Bit_Index[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.607      ;
; -0.655 ; r_CLK_Count[6] ; r_Bit_Index[2]       ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.606      ;
; -0.647 ; r_CLK_Count[8] ; r_Frame_Bit_Count[2] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.598      ;
; -0.647 ; r_CLK_Count[8] ; r_Frame_Bit_Count[0] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.598      ;
; -0.647 ; r_CLK_Count[8] ; r_Frame_Bit_Count[1] ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.598      ;
; -0.647 ; r_CLK_Count[8] ; r_Bits_to_Wait[2]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.598      ;
; -0.647 ; r_CLK_Count[8] ; r_Bits_to_Wait[3]    ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.598      ;
+--------+----------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CLK'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; r_RX_Byte[7]             ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; r_RX_Error               ; r_RX_Error               ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_SM_Main.s_RX_Data_Bits ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[0]             ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_Bit_Index[1]           ; r_Bit_Index[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_Bit_Index[3]           ; r_Bit_Index[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_Bit_Index[2]           ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_Bit_Index[0]           ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; r_SM_Main.s_Idle         ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM_Main.s_Parity_Check ; r_SM_Main.s_Parity_Check ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[6]             ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[5]             ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[3]             ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[4]             ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[1]             ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[2]             ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Frame_Bit_Count[2]     ; r_Frame_Bit_Count[2]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Frame_Bit_Count[1]     ; r_Frame_Bit_Count[1]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; r_Frame_Bit_Count[0]     ; r_Frame_Bit_Count[0]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.314      ;
; 0.221 ; r_CLK_Count[8]           ; r_CLK_Count[8]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.341      ;
; 0.275 ; r_Frame_Bit_Count[0]     ; r_Frame_Bit_Count[1]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.395      ;
; 0.279 ; r_Frame_Bit_Count[0]     ; r_Frame_Bit_Count[2]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.399      ;
; 0.289 ; r_CLK_Count[8]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.609      ;
; 0.299 ; r_Frame_Bit_Count[1]     ; r_Frame_Bit_Count[2]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.419      ;
; 0.305 ; r_CLK_Count[4]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.425      ;
; 0.310 ; r_CLK_Count[2]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; r_CLK_Count[1]           ; r_CLK_Count[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; r_CLK_Count[3]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; r_RX_Data                ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.434      ;
; 0.319 ; r_RX_Data                ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.640      ;
; 0.324 ; r_RX_Data                ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.445      ;
; 0.351 ; r_CLK_Count[5]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.671      ;
; 0.372 ; r_CLK_Count[5]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.492      ;
; 0.374 ; r_CLK_Count[0]           ; r_CLK_Count[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.044      ; 0.502      ;
; 0.374 ; r_CLK_Count[7]           ; r_CLK_Count[7]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.494      ;
; 0.380 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.501      ;
; 0.390 ; r_CLK_Count[6]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.510      ;
; 0.396 ; r_RX_Data                ; r_SM_Main.s_Idle         ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.516      ;
; 0.397 ; r_Bit_Index[0]           ; r_Bits_to_Wait[1]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.517      ;
; 0.402 ; r_Bit_Index[0]           ; r_Bits_to_Wait[0]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.522      ;
; 0.412 ; r_Bit_Index[2]           ; r_Bits_to_Wait[2]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.532      ;
; 0.431 ; r_Bit_Index[2]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.752      ;
; 0.440 ; r_Bit_Index[3]           ; r_Bits_to_Wait[3]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.560      ;
; 0.443 ; r_Bit_Index[2]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.564      ;
; 0.445 ; r_SM_Main.s_Error        ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.765      ;
; 0.445 ; r_CLK_Count[4]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.765      ;
; 0.448 ; r_Bit_Index[1]           ; r_Bits_to_Wait[1]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; r_Bit_Index[1]           ; r_Bits_to_Wait[2]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.569      ;
; 0.452 ; r_CLK_Count[7]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.772      ;
; 0.459 ; r_CLK_Count[1]           ; r_CLK_Count[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; r_CLK_Count[3]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.580      ;
; 0.463 ; r_CLK_Count[4]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.583      ;
; 0.465 ; r_Bit_Index[0]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.786      ;
; 0.466 ; r_CLK_Count[4]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[2]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; r_Frame_Bit_Count[2]     ; r_Frame_Bit_Count[1]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; r_Frame_Bit_Count[2]     ; r_Frame_Bit_Count[0]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; r_CLK_Count[2]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.588      ;
; 0.470 ; r_Bit_Index[3]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.790      ;
; 0.470 ; r_Bit_Index[1]           ; r_RX_Byte[7]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.237      ; 0.791      ;
; 0.471 ; r_CLK_Count[2]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.591      ;
; 0.475 ; r_SM_Main.s_Error        ; r_RX_Error               ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.596      ;
; 0.476 ; r_SM_Main.s_Error        ; r_SM_Main.s_Error        ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.596      ;
; 0.476 ; r_Bit_Index[3]           ; r_SM_Main.s_RX_Data_Bits ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.597      ;
; 0.489 ; r_CLK_Count[6]           ; r_SM_Main.s_Cleanup      ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.809      ;
; 0.489 ; r_Bit_Index[0]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.610      ;
; 0.489 ; r_SM_Main.s_Rx_Stop_Bit  ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.044      ; 0.617      ;
; 0.490 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[1]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.611      ;
; 0.491 ; r_Bit_Index[1]           ; r_RX_Byte[0]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.612      ;
; 0.495 ; r_SM_Main.s_RX_Data_Bits ; r_Bit_Index[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.616      ;
; 0.496 ; r_Bit_Index[3]           ; r_Bit_Index[0]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.617      ;
; 0.507 ; r_Bit_Index[0]           ; r_Bits_to_Wait[2]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.627      ;
; 0.512 ; r_SM_Main.s_Rx_Stop_Bit  ; r_RX_Done                ; i_CLK        ; i_CLK       ; 0.000        ; -0.156     ; 0.440      ;
; 0.518 ; r_RX_Data                ; r_RX_Byte[6]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; r_RX_Data                ; r_RX_Byte[5]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; r_RX_Data                ; r_RX_Byte[4]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; r_RX_Data                ; r_RX_Byte[2]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; r_RX_Data                ; r_RX_Byte[3]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; r_Bit_Index[2]           ; r_Bits_to_Wait[3]        ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; r_RX_Data                ; r_RX_Byte[1]             ; i_CLK        ; i_CLK       ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; r_Bit_Index[2]           ; r_SM_Main.s_Rx_Stop_Bit  ; i_CLK        ; i_CLK       ; 0.000        ; 0.236      ; 0.840      ;
; 0.521 ; r_CLK_Count[5]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; r_CLK_Count[1]           ; r_CLK_Count[3]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; r_CLK_Count[7]           ; r_CLK_Count[8]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; r_CLK_Count[3]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.643      ;
; 0.525 ; r_RX_Data_R              ; r_RX_Data                ; i_CLK        ; i_CLK       ; 0.000        ; -0.155     ; 0.454      ;
; 0.525 ; r_Bits_to_Wait[2]        ; r_Frame_Bit_Count[1]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; r_Bits_to_Wait[2]        ; r_Frame_Bit_Count[0]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; r_CLK_Count[1]           ; r_CLK_Count[4]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; r_CLK_Count[3]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; r_Bits_to_Wait[2]        ; r_Frame_Bit_Count[2]     ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; r_SM_Main.s_RX_Start_Bit ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; r_CLK_Count[4]           ; r_CLK_Count[7]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.649      ;
; 0.532 ; r_CLK_Count[4]           ; r_CLK_Count[8]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.652      ;
; 0.534 ; r_CLK_Count[2]           ; r_CLK_Count[5]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; r_RX_Data                ; r_SM_Main.s_RX_Start_Bit ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.654      ;
; 0.537 ; r_CLK_Count[2]           ; r_CLK_Count[6]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.657      ;
; 0.543 ; r_Bit_Index[3]           ; r_SM_Main.s_Parity_Check ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.663      ;
; 0.548 ; r_CLK_Count[6]           ; r_CLK_Count[7]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.668      ;
; 0.551 ; r_CLK_Count[6]           ; r_CLK_Count[8]           ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.671      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.208   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  i_CLK           ; -3.208   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -100.853 ; 0.0   ; 0.0      ; 0.0     ; -60.993             ;
;  i_CLK           ; -100.853 ; 0.000 ; N/A      ; N/A     ; -60.993             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_RX_Done     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Error    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_Byte[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_CLK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_Parity_Sel[1]         ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; i_Parity_Sel[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_RX_Serial             ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_RX_Done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Error    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_RX_Done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Error    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_RX_Done     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_Error    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_RX_Byte[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; o_RX_Byte[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_Byte[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; o_RX_Byte[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_CLK      ; i_CLK    ; 998      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_CLK      ; i_CLK    ; 998      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_CLK  ; i_CLK ; Base ; Constrained ;
+--------+-------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; i_Parity_Sel[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_Parity_Sel[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_RX_Serial     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; o_RX_Byte[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Done    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Error   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; i_Parity_Sel[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_Parity_Sel[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_RX_Serial     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; o_RX_Byte[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Byte[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Done    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_Error   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Sun Nov 26 22:47:58 2023
Info: Command: quartus_sta UART_RX -c UART_RX
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_RX.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLK i_CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.208
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.208            -100.853 i_CLK 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -60.993 i_CLK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.944
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.944             -93.086 i_CLK 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -60.993 i_CLK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.790
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.790             -21.834 i_CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.658 i_CLK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 591 megabytes
    Info: Processing ended: Sun Nov 26 22:47:59 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


