Fitter report for InfraredProto
Mon Feb 10 17:33:35 2014
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1.33 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Errors
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. Bidir Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_b2h1:auto_generated|ALTSYNCRAM
 25. |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_a_module:project1_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_a2h1:auto_generated|ALTSYNCRAM
 26. |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|project1_nios2_qsys_0_ociram_lpm_dram_bdp_component_module:project1_nios2_qsys_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_ns82:auto_generated|ALTSYNCRAM
 27. |InfraredProto|project1:u0|project1_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_25d1:auto_generated|ALTSYNCRAM
 28. I/O Rules Details
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; Fitter Summary                                                                         ;
+------------------------------------+---------------------------------------------------+
; Fitter Status                      ; Failed - Mon Feb 10 17:33:35 2014                 ;
; Quartus II 64-Bit Version          ; 12.1 Build 243 01/31/2013 SP 1.33 SJ Full Version ;
; Revision Name                      ; InfraredProto                                     ;
; Top-level Entity Name              ; InfraredProto                                     ;
; Family                             ; Cyclone IV E                                      ;
; Device                             ; EP4CE22F17C6                                      ;
; Timing Models                      ; Final                                             ;
; Total logic elements               ; 2,527 / 22,320 ( 11 % )                           ;
;     Total combinational functions  ; 2,214 / 22,320 ( 10 % )                           ;
;     Dedicated logic registers      ; 1,397 / 22,320 ( 6 % )                            ;
; Total registers                    ; 1397                                              ;
; Total pins                         ; 51 / 154 ( 33 % )                                 ;
; Total virtual pins                 ; 0                                                 ;
; Total memory bits                  ; 142,336 / 608,256 ( 23 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                   ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                    ;
+------------------------------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------+
; I/O Assignment Errors            ;
+-----------+----------------------+
; Pin Name  ; Reason               ;
+-----------+----------------------+
; DRAM_BA_0 ; Missing I/O standard ;
; DRAM_BA_1 ; Missing I/O standard ;
+-----------+----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                    ;
+----------------------+------------------+--------------+------------------+---------------+----------------------------+
; Name                 ; Ignored Entity   ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+----------------------+------------------+--------------+------------------+---------------+----------------------------+
; Location             ;                  ;              ; ADC_CS_N         ; PIN_A10       ; QSF Assignment             ;
; Location             ;                  ;              ; ADC_SADDR        ; PIN_B10       ; QSF Assignment             ;
; Location             ;                  ;              ; ADC_SCLK         ; PIN_B14       ; QSF Assignment             ;
; Location             ;                  ;              ; ADC_SDAT         ; PIN_A9        ; QSF Assignment             ;
; Location             ;                  ;              ; DRAM_BA[0]       ; PIN_M7        ; QSF Assignment             ;
; Location             ;                  ;              ; DRAM_BA[1]       ; PIN_M6        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[10]       ; PIN_B6        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[11]       ; PIN_A6        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[12]       ; PIN_B7        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[13]       ; PIN_D6        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[14]       ; PIN_A7        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[15]       ; PIN_C6        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[16]       ; PIN_C8        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[17]       ; PIN_E6        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[18]       ; PIN_E7        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[19]       ; PIN_D8        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[1]        ; PIN_C3        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[20]       ; PIN_E8        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[21]       ; PIN_F8        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[22]       ; PIN_F9        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[23]       ; PIN_E9        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[24]       ; PIN_C9        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[25]       ; PIN_D9        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[26]       ; PIN_E11       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[27]       ; PIN_E10       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[28]       ; PIN_C11       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[29]       ; PIN_B11       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[2]        ; PIN_A2        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[30]       ; PIN_A12       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[31]       ; PIN_D11       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[32]       ; PIN_D12       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[33]       ; PIN_B12       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[3]        ; PIN_A3        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[4]        ; PIN_B3        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[5]        ; PIN_B4        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[6]        ; PIN_A4        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[7]        ; PIN_B5        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[8]        ; PIN_A5        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0[9]        ; PIN_D5        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0_IN[0]     ; PIN_A8        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_0_IN[1]     ; PIN_B8        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[0]        ; PIN_F13       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[10]       ; PIN_P11       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[11]       ; PIN_R10       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[12]       ; PIN_N12       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[13]       ; PIN_P9        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[14]       ; PIN_N9        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[15]       ; PIN_N11       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[16]       ; PIN_L16       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[17]       ; PIN_K16       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[18]       ; PIN_R16       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[19]       ; PIN_L15       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[1]        ; PIN_T15       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[20]       ; PIN_P15       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[21]       ; PIN_P16       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[22]       ; PIN_R14       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[23]       ; PIN_N16       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[24]       ; PIN_N15       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[25]       ; PIN_P14       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[26]       ; PIN_L14       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[27]       ; PIN_N14       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[28]       ; PIN_M10       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[29]       ; PIN_L13       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[2]        ; PIN_T14       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[30]       ; PIN_J16       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[31]       ; PIN_K15       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[32]       ; PIN_J13       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[33]       ; PIN_J14       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[3]        ; PIN_T13       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[4]        ; PIN_R13       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[5]        ; PIN_T12       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[6]        ; PIN_R12       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[7]        ; PIN_T11       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[8]        ; PIN_T10       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1[9]        ; PIN_R11       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1_IN[0]     ; PIN_T9        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_1_IN[1]     ; PIN_R9        ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[0]        ; PIN_A14       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[10]       ; PIN_F14       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[11]       ; PIN_G16       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[12]       ; PIN_G15       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[1]        ; PIN_B16       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[2]        ; PIN_C14       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[3]        ; PIN_C16       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[4]        ; PIN_C15       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[5]        ; PIN_D16       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[6]        ; PIN_D15       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[7]        ; PIN_D14       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[8]        ; PIN_F15       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2[9]        ; PIN_F16       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2_IN[0]     ; PIN_E15       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2_IN[1]     ; PIN_E16       ; QSF Assignment             ;
; Location             ;                  ;              ; GPIO_2_IN[2]     ; PIN_M16       ; QSF Assignment             ;
; Location             ;                  ;              ; G_SENSOR_CS_N    ; PIN_G5        ; QSF Assignment             ;
; Location             ;                  ;              ; G_SENSOR_INT     ; PIN_M2        ; QSF Assignment             ;
; Location             ;                  ;              ; I2C_SCLK         ; PIN_F2        ; QSF Assignment             ;
; Location             ;                  ;              ; I2C_SDAT         ; PIN_F1        ; QSF Assignment             ;
; Location             ;                  ;              ; SW[0]            ; PIN_M1        ; QSF Assignment             ;
; Location             ;                  ;              ; SW[1]            ; PIN_T8        ; QSF Assignment             ;
; Location             ;                  ;              ; SW[2]            ; PIN_B9        ; QSF Assignment             ;
; Location             ;                  ;              ; SW[3]            ; PIN_M15       ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; ADC_CS_N         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; ADC_SADDR        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; ADC_SCLK         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; ADC_SDAT         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; DRAM_BA[0]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; DRAM_BA[1]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[10]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[11]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[12]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[13]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[14]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[15]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[16]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[17]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[18]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[19]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[1]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[20]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[21]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[22]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[23]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[24]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[25]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[26]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[27]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[28]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[29]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[2]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[30]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[31]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[32]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[33]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[3]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[4]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[5]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[6]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[7]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[8]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0[9]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0_IN[0]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_0_IN[1]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[0]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[10]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[11]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[12]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[13]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[14]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[15]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[16]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[17]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[18]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[19]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[1]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[20]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[21]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[22]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[23]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[24]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[25]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[26]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[27]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[28]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[29]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[2]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[30]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[31]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[32]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[33]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[3]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[4]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[5]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[6]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[7]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[8]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1[9]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1_IN[0]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_1_IN[1]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[0]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[10]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[11]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[12]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[1]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[2]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[3]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[4]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[5]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[6]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[7]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[8]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2[9]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2_IN[0]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2_IN[1]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; GPIO_2_IN[2]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; G_SENSOR_CS_N    ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; G_SENSOR_INT     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; I2C_SCLK         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; I2C_SDAT         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; SW[0]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; SW[1]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; SW[2]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard         ;                  ;              ; SW[3]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[0]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[10]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[11]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[12]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[13]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[14]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[15]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[1]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[2]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[3]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[4]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[5]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[6]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[7]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[8]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[9]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; project1_sdram_0 ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_addr[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_addr[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_addr[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_addr[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_addr[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_addr[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_addr[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_addr[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_addr[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_addr[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_addr[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_addr[9]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_bank[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_bank[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_cmd[0]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_cmd[1]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_cmd[2]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_cmd[3]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_dqm[0]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; project1_sdram_0 ;              ; m_dqm[1]         ; ON            ; Compiler or HDL Assignment ;
+----------------------+------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,527 / 22,320 ( 11 % )    ;
;     -- Combinational with no register       ; 1130                       ;
;     -- Register only                        ; 313                        ;
;     -- Combinational with a register        ; 1084                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1127                       ;
;     -- 3 input functions                    ; 680                        ;
;     -- <=2 input functions                  ; 407                        ;
;     -- Register only                        ; 313                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2022                       ;
;     -- arithmetic mode                      ; 192                        ;
;                                             ;                            ;
; Total registers*                            ; 1,397 / 23,018 ( 6 % )     ;
;     -- Dedicated logic registers            ; 1,397 / 22,320 ( 6 % )     ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )            ;
;                                             ;                            ;
; Total LABs                                  ; Not available              ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 51 / 154 ( 33 % )          ;
;     -- Clock pins                           ; 0 / 7 ( 0 % )              ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 0                          ;
; M9Ks                                        ; 22 / 66 ( 33 % )           ;
; Total block memory bits                     ; 142,336 / 608,256 ( 23 % ) ;
; Total block memory implementation bits      ; 202,752 / 608,256 ( 33 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 0 / 20 ( 0 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Maximum fan-out                             ; 1339                       ;
; Highest non-global fan-out                  ; 1335                       ;
; Total fan-out                               ; 14872                      ;
; Average fan-out                             ; 3.82                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                            ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50 ; Unassigned ; --       ; 39                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ;
; KEY[0]   ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ;
; KEY[1]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA_0     ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_BA_1     ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DRAM_CAS_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]        ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]        ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]        ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]        ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]        ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]        ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]        ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]        ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------------------+---------------------+
; Name        ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                               ; Output Enable Group ;
+-------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[10] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[11] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[12] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[13] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[14] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[15] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[1]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[2]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[3]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[4]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[5]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[6]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[7]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[8]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; DRAM_DQ[9]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; project1:u0|project1_sdram_0:sdram_0|oe (inverted) ; -                   ;
; GPIO_0[0]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; User                 ; 0 pF ; -                                                  ; -                   ;
+-------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------------------------------+---------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; F4       ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; J3       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 14 ( 0 % ) ; --            ; --           ;
; 2        ; 0 / 16 ( 0 % ) ; --            ; --           ;
; 3        ; 0 / 25 ( 0 % ) ; --            ; --           ;
; 4        ; 0 / 20 ( 0 % ) ; --            ; --           ;
; 5        ; 0 / 18 ( 0 % ) ; --            ; --           ;
; 6        ; 0 / 13 ( 0 % ) ; --            ; --           ;
; 7        ; 0 / 24 ( 0 % ) ; --            ; --           ;
; 8        ; 0 / 24 ( 0 % ) ; --            ; --           ;
; Unknown  ; 60             ; --            ;              ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; H2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                   ;
+-------------------------------+-------------------------------------------------------------------------------+
; Name                          ; project1:u0|project1_altpll_0:altpll_0|project1_altpll_0_altpll_mqa2:sd1|pll7 ;
+-------------------------------+-------------------------------------------------------------------------------+
; SDC pin name                  ; u0|altpll_0|sd1|pll7                                                          ;
; PLL mode                      ; Normal                                                                        ;
; Compensate clock              ; clock1                                                                        ;
; Compensated input/output pins ; --                                                                            ;
; Switchover type               ; --                                                                            ;
; Input frequency 0             ; 50.0 MHz                                                                      ;
; Input frequency 1             ; --                                                                            ;
; Nominal PFD frequency         ; 50.0 MHz                                                                      ;
; Nominal VCO frequency         ; 500.0 MHz                                                                     ;
; VCO post scale K counter      ; 2                                                                             ;
; VCO frequency control         ; Auto                                                                          ;
; VCO phase shift step          ; 250 ps                                                                        ;
; VCO multiply                  ; --                                                                            ;
; VCO divide                    ; --                                                                            ;
; Freq min lock                 ; 30.0 MHz                                                                      ;
; Freq max lock                 ; 65.02 MHz                                                                     ;
; M VCO Tap                     ; 4                                                                             ;
; M Initial                     ; 2                                                                             ;
; M value                       ; 10                                                                            ;
; N value                       ; 1                                                                             ;
; Charge pump current           ; setting 1                                                                     ;
; Loop filter resistance        ; setting 27                                                                    ;
; Loop filter capacitance       ; setting 0                                                                     ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                          ;
; Bandwidth type                ; Medium                                                                        ;
; Real time reconfigurable      ; Off                                                                           ;
; Scan chain MIF file           ; --                                                                            ;
; Preserve PLL counter order    ; Off                                                                           ;
; PLL location                  ; Unassigned                                                                    ;
; Inclk0 signal                 ; CLOCK_50                                                                      ;
; Inclk1 signal                 ; --                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                 ;
; Inclk1 signal type            ; --                                                                            ;
+-------------------------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; Name                                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; project1:u0|project1_altpll_0:altpll_0|project1_altpll_0_altpll_mqa2:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[0] ;
; project1:u0|project1_altpll_0:altpll_0|project1_altpll_0_altpll_mqa2:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; u0|altpll_0|sd1|pll7|clk[1] ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                          ; Library Name ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |InfraredProto                                                                                                                  ; 0 (0)       ; 1397 (0)                  ; 0 (0)         ; 142336      ; 0            ; 0       ; 0         ; 51   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;    |project1:u0|                                                                                                                ; 0 (0)       ; 1300 (0)                  ; 0 (0)         ; 142336      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|                           ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                             ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:gate_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_sc_fifo:gate_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                            ;              ;
;       |altera_avalon_sc_fifo:ir_emitter_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_sc_fifo:ir_emitter_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                            ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                            ;              ;
;       |altera_avalon_sc_fifo:leds_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_sc_fifo:leds_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                  ;              ;
;       |altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                            ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                      ;              ;
;       |altera_avalon_sc_fifo:push_button_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                 ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_sc_fifo:push_button_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                     ; 0 (0)       ; 56 (56)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                               ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                    ; 0 (0)       ; 10 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                              ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                             ; 0 (0)       ; 10 (6)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                     ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                    ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                      ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                    ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                      ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser|                                                                        ; 0 (0)       ; 22 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                             ; 0 (0)       ; 22 (18)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                         ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                    ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                          ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                    ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                     ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                              ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_agent:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_agent:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                            ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_agent:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|                                          ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                    ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                        ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:altpll_0_pll_slave_translator|                                                            ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_translator:altpll_0_pll_slave_translator                                                                                                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:gate_timer_s1_translator|                                                                 ; 0 (0)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_translator:gate_timer_s1_translator                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_translator:ir_emitter_s1_translator|                                                                 ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_translator:ir_emitter_s1_translator                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                 ; 0 (0)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_translator:leds_s1_translator|                                                                       ; 0 (0)       ; 11 (11)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|                                                ; 0 (0)       ; 36 (36)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator                                                                                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                           ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_translator:push_button_s1_translator|                                                                ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_translator:push_button_s1_translator                                                                                                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                    ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                                           ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_width_adapter:width_adapter|                                                                               ; 0 (0)       ; 43 (43)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                                                         ;              ;
;       |altera_reset_controller:rst_controller_001|                                                                              ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                        ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                           ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                             ;              ;
;       |altera_reset_controller:rst_controller_002|                                                                              ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                        ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                           ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                             ;              ;
;       |altera_reset_controller:rst_controller|                                                                                  ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                            ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                           ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                 ;              ;
;       |project1_addr_router:addr_router|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_addr_router:addr_router                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |project1_addr_router_001:addr_router_001|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                                                          ;              ;
;       |project1_altpll_0:altpll_0|                                                                                              ; 0 (0)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_altpll_0:altpll_0                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |project1_altpll_0_altpll_mqa2:sd1|                                                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_altpll_0:altpll_0|project1_altpll_0_altpll_mqa2:sd1                                                                                                                                                                                                                                                                                                      ;              ;
;          |project1_altpll_0_stdsync_sv6:stdsync2|                                                                               ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_altpll_0:altpll_0|project1_altpll_0_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                 ;              ;
;             |project1_altpll_0_dffpipe_l2c:dffpipe3|                                                                            ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_altpll_0:altpll_0|project1_altpll_0_stdsync_sv6:stdsync2|project1_altpll_0_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                          ;              ;
;       |project1_cmd_xbar_demux:cmd_xbar_demux|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                            ;              ;
;       |project1_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                                    ;              ;
;       |project1_cmd_xbar_mux:cmd_xbar_mux_001|                                                                                  ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                                            ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                         ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                               ;              ;
;       |project1_cmd_xbar_mux:cmd_xbar_mux_002|                                                                                  ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                                                                                                                            ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                         ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                               ;              ;
;       |project1_cmd_xbar_mux:cmd_xbar_mux|                                                                                      ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                         ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                   ;              ;
;       |project1_gate_timer:gate_timer|                                                                                          ; 0 (0)       ; 120 (120)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_gate_timer:gate_timer                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |project1_ir_emitter:ir_emitter|                                                                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_ir_emitter:ir_emitter                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |project1_jtag_uart_0:jtag_uart_0|                                                                                        ; 0 (0)       ; 112 (13)                  ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|                                                             ; 0 (0)       ; 59 (59)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                         ;              ;
;          |project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|                                                      ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                  ;              ;
;             |scfifo:rfifo|                                                                                                      ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                     ;              ;
;                |scfifo_jr21:auto_generated|                                                                                     ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                          ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                                        ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                     ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                  ; 0 (0)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                             ;              ;
;                         |cntr_do7:count_usedw|                                                                                  ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                        ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                                    ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                               ;              ;
;                      |cntr_1ob:wr_ptr|                                                                                          ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                     ;              ;
;                      |dpram_nl21:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                  ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                      ;              ;
;          |project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|                                                      ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                  ;              ;
;             |scfifo:wfifo|                                                                                                      ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                     ;              ;
;                |scfifo_jr21:auto_generated|                                                                                     ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                          ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                                        ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                     ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                  ; 0 (0)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                             ;              ;
;                         |cntr_do7:count_usedw|                                                                                  ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                        ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                                    ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                               ;              ;
;                      |cntr_1ob:wr_ptr|                                                                                          ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                     ;              ;
;                      |dpram_nl21:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                  ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                      ;              ;
;       |project1_leds:leds|                                                                                                      ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_leds:leds                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |project1_nios2_qsys_0:nios2_qsys_0|                                                                                      ; 0 (0)       ; 498 (314)                 ; 0 (0)         ; 10240       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                ;              ;
;          |project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|                                                  ; 0 (0)       ; 183 (0)                   ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci                                                                                                                                                                                                                                                            ;              ;
;             |project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|               ; 0 (0)       ; 96 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper                                                                                                                                                        ;              ;
;                |project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|              ; 0 (0)       ; 49 (45)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|                    ; 0 (0)       ; 47 (43)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                         ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:project1_nios2_qsys_0_jtag_debug_module_phy|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:project1_nios2_qsys_0_jtag_debug_module_phy                                                                                     ;              ;
;             |project1_nios2_qsys_0_nios2_avalon_reg:the_project1_nios2_qsys_0_nios2_avalon_reg|                                 ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_avalon_reg:the_project1_nios2_qsys_0_nios2_avalon_reg                                                                                                                                                                          ;              ;
;             |project1_nios2_qsys_0_nios2_oci_break:the_project1_nios2_qsys_0_nios2_oci_break|                                   ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_oci_break:the_project1_nios2_qsys_0_nios2_oci_break                                                                                                                                                                            ;              ;
;             |project1_nios2_qsys_0_nios2_oci_debug:the_project1_nios2_qsys_0_nios2_oci_debug|                                   ; 0 (0)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_oci_debug:the_project1_nios2_qsys_0_nios2_oci_debug                                                                                                                                                                            ;              ;
;             |project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|                                         ; 0 (0)       ; 44 (44)                   ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem                                                                                                                                                                                  ;              ;
;                |project1_nios2_qsys_0_ociram_lpm_dram_bdp_component_module:project1_nios2_qsys_0_ociram_lpm_dram_bdp_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|project1_nios2_qsys_0_ociram_lpm_dram_bdp_component_module:project1_nios2_qsys_0_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|project1_nios2_qsys_0_ociram_lpm_dram_bdp_component_module:project1_nios2_qsys_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_ns82:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|project1_nios2_qsys_0_ociram_lpm_dram_bdp_component_module:project1_nios2_qsys_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_ns82:auto_generated          ;              ;
;          |project1_nios2_qsys_0_register_bank_a_module:project1_nios2_qsys_0_register_bank_a|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_a_module:project1_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_a_module:project1_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                   ;              ;
;                |altsyncram_a2h1:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_a_module:project1_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_a2h1:auto_generated                                                                                                                                                                                    ;              ;
;          |project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                   ;              ;
;                |altsyncram_b2h1:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_b2h1:auto_generated                                                                                                                                                                                    ;              ;
;          |project1_nios2_qsys_0_test_bench:the_project1_nios2_qsys_0_test_bench|                                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_test_bench:the_project1_nios2_qsys_0_test_bench                                                                                                                                                                                                                                                          ;              ;
;       |project1_onchip_memory2_0:onchip_memory2_0|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                        ;              ;
;          |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                              ;              ;
;             |altsyncram_25d1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_25d1:auto_generated                                                                                                                                                                                                                                                               ;              ;
;       |project1_push_button:push_button|                                                                                        ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_push_button:push_button                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |project1_rsp_xbar_demux:rsp_xbar_demux_001|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                                        ;              ;
;       |project1_rsp_xbar_demux:rsp_xbar_demux_002|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_rsp_xbar_demux:rsp_xbar_demux_002                                                                                                                                                                                                                                                                                                                        ;              ;
;       |project1_rsp_xbar_demux:rsp_xbar_demux|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                                                                            ;              ;
;       |project1_rsp_xbar_mux:rsp_xbar_mux|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                                ;              ;
;       |project1_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                                        ;              ;
;       |project1_sdram_0:sdram_0|                                                                                                ; 0 (0)       ; 238 (152)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_sdram_0:sdram_0                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|                                          ; 0 (0)       ; 86 (86)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module                                                                                                                                                                                                                                                              ;              ;
;    |sld_hub:auto_hub|                                                                                                           ; 0 (0)       ; 97 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                            ; 0 (0)       ; 97 (69)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                 ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                                              ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                         ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                            ; 0 (0)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |InfraredProto|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                       ;              ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; GPIO_0[0]           ;                   ;         ;
; DRAM_DQ[0]          ;                   ;         ;
; DRAM_DQ[1]          ;                   ;         ;
; DRAM_DQ[2]          ;                   ;         ;
; DRAM_DQ[3]          ;                   ;         ;
; DRAM_DQ[4]          ;                   ;         ;
; DRAM_DQ[5]          ;                   ;         ;
; DRAM_DQ[6]          ;                   ;         ;
; DRAM_DQ[7]          ;                   ;         ;
; DRAM_DQ[8]          ;                   ;         ;
; DRAM_DQ[9]          ;                   ;         ;
; DRAM_DQ[10]         ;                   ;         ;
; DRAM_DQ[11]         ;                   ;         ;
; DRAM_DQ[12]         ;                   ;         ;
; DRAM_DQ[13]         ;                   ;         ;
; DRAM_DQ[14]         ;                   ;         ;
; DRAM_DQ[15]         ;                   ;         ;
; CLOCK_50            ;                   ;         ;
; KEY[0]              ;                   ;         ;
; KEY[1]              ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                              ; Location   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 39      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 183     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                         ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                         ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                         ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                         ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                         ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                         ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                         ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~11                                                                                                                                                                                                                                    ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                            ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                 ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                               ; Unassigned ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_merlin_slave_translator:gate_timer_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                    ; Unassigned ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_merlin_width_adapter:width_adapter|data_reg[10]~0                                                                                                                                                                                                                                                                              ; Unassigned ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                     ; Unassigned ; 74      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                         ; Unassigned ; 35      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                         ; Unassigned ; 8       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                             ; Unassigned ; 910     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; project1:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                 ; Unassigned ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_altpll_0:altpll_0|prev_reset                                                                                                                                                                                                                                                                                                 ; Unassigned ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_altpll_0:altpll_0|project1_altpll_0_altpll_mqa2:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                                                         ; Unassigned ; 1319    ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_altpll_0:altpll_0|project1_altpll_0_altpll_mqa2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                         ; Unassigned ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                             ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                                                                                                 ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                             ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~0                                                                                                                                                                                                                                                                                 ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                                                                                                       ; Unassigned ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                                     ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_gate_timer:gate_timer|always0~0                                                                                                                                                                                                                                                                                              ; Unassigned ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_gate_timer:gate_timer|always0~1                                                                                                                                                                                                                                                                                              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_gate_timer:gate_timer|control_wr_strobe                                                                                                                                                                                                                                                                                      ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_gate_timer:gate_timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                     ; Unassigned ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_gate_timer:gate_timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                     ; Unassigned ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_gate_timer:gate_timer|snap_strobe~0                                                                                                                                                                                                                                                                                          ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                     ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                               ; Unassigned ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                             ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                                                                                            ; Unassigned ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                              ; Unassigned ; 22      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|ien_AF~2                                                                                                                                                                                                                                                                                             ; Unassigned ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                             ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                             ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                              ; Unassigned ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                               ; Unassigned ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                             ; Unassigned ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_leds:leds|always0~1                                                                                                                                                                                                                                                                                                          ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                            ; Unassigned ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_alu_result~18                                                                                                                                                                                                                                                                                    ; Unassigned ; 59      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                         ; Unassigned ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                            ; Unassigned ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                  ; Unassigned ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                          ; Unassigned ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                    ; Unassigned ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                   ; Unassigned ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_src1~19                                                                                                                                                                                                                                                                                          ; Unassigned ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_src2_hi~0                                                                                                                                                                                                                                                                                        ; Unassigned ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_ienable_reg_nxt~1                                                                                                                                                                                                                                                                                ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                          ; Unassigned ; 64      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_status_reg_pie_inst_nxt~2                                                                                                                                                                                                                                                                        ; Unassigned ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                            ; Unassigned ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[7]~0                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~2                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~1                                                                                                                                                                                                                                                                                    ; Unassigned ; 32      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jxuir                    ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; Unassigned ; 15      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; Unassigned ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; Unassigned ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; Unassigned ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe        ; Unassigned ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[19]~23                      ; Unassigned ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[1]~15                       ; Unassigned ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[37]~31                      ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:project1_nios2_qsys_0_jtag_debug_module_phy|virtual_state_sdr~0                                     ; Unassigned ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:project1_nios2_qsys_0_jtag_debug_module_phy|virtual_state_uir~0                                     ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_avalon_reg:the_project1_nios2_qsys_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                              ; Unassigned ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[0]~11                                                                                                                                        ; Unassigned ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonWr                                                                                                                                                ; Unassigned ; 33      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|comb~1                                                                                                                                               ; Unassigned ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_sdram_0:sdram_0|Selector27~6                                                                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_sdram_0:sdram_0|Selector34~2                                                                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_sdram_0:sdram_0|WideOr16~0                                                                                                                                                                                                                                                                                                   ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_sdram_0:sdram_0|active_rnw~3                                                                                                                                                                                                                                                                                                 ; Unassigned ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_sdram_0:sdram_0|m_addr[6]~2                                                                                                                                                                                                                                                                                                  ; Unassigned ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_sdram_0:sdram_0|m_state.000000010                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_sdram_0:sdram_0|m_state.000010000                                                                                                                                                                                                                                                                                            ; Unassigned ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_sdram_0:sdram_0|m_state.001000000                                                                                                                                                                                                                                                                                            ; Unassigned ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_sdram_0:sdram_0|oe                                                                                                                                                                                                                                                                                                           ; Unassigned ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|entry_0[40]~0                                                                                                                                                                                                                    ; Unassigned ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|entry_1[40]~0                                                                                                                                                                                                                    ; Unassigned ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                             ; Unassigned ; 71      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                  ; Unassigned ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                    ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                  ; Unassigned ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                     ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                    ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                     ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                    ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                                                       ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                                                                                                                                                                                                ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~9                                                                                                                                                                                                                                                                 ; Unassigned ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                                                          ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                              ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                              ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                                                               ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                                          ; Unassigned ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                                          ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                  ; Unassigned ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                 ; Unassigned ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                  ; Unassigned ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                  ; Unassigned ; 48      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                  ; Unassigned ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                           ; Unassigned ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                 ; Unassigned ; 31      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; project1:u0|project1_altpll_0:altpll_0|project1_altpll_0_altpll_mqa2:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                                                         ; 1335    ;
; project1:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                             ; 910     ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                      ; 183     ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                                                                                                 ; 77      ;
; project1:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                     ; 74      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                             ; 71      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_dst_regnum[4]                                                                                                                                                                                                                                                                                    ; 64      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_dst_regnum[3]                                                                                                                                                                                                                                                                                    ; 64      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_dst_regnum[2]                                                                                                                                                                                                                                                                                    ; 64      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_dst_regnum[1]                                                                                                                                                                                                                                                                                    ; 64      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_dst_regnum[0]                                                                                                                                                                                                                                                                                    ; 64      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                          ; 64      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_alu_result~18                                                                                                                                                                                                                                                                                    ; 59      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                                                 ; 54      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                                                     ; 53      ;
; project1:u0|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                                         ; 49      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                  ; 48      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[3]                                                                                                                                                                                                                                                                                    ; 47      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[2]                                                                                                                                                                                                                                                                                    ; 46      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                       ; 44      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_logic                                                                                                                                                                                                                                                                                       ; 42      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                         ; 42      ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|rd_address                                                                                                                                                                                                                       ; 42      ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|entry_0[40]~0                                                                                                                                                                                                                    ; 41      ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|entry_1[40]~0                                                                                                                                                                                                                    ; 41      ;
; project1:u0|project1_sdram_0:sdram_0|active_rnw~3                                                                                                                                                                                                                                                                                                 ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                  ; 40      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                            ; 40      ;
; CLOCK_50~input                                                                                                                                                                                                                                                                                                                                    ; 39      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; project1:u0|altera_merlin_width_adapter:width_adapter|data_reg[10]~0                                                                                                                                                                                                                                                                              ; 39      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:project1_nios2_qsys_0_jtag_debug_module_phy|virtual_state_sdr~0                                     ; 38      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonAReg[4]                                                                                                                                           ; 38      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonAReg[3]                                                                                                                                           ; 38      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonAReg[2]                                                                                                                                           ; 38      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[38]                                                                                                                                                                                                                                                                                       ; 37      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                                                                                                 ; 37      ;
; project1:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                    ; 37      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_alu_sub                                                                                                                                                                                                                                                                                          ; 36      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_ld                                                                                                                                                                                                                                                                                          ; 35      ;
; project1:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                         ; 35      ;
; project1:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                                                                                                    ; 35      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                                                                                                       ; 34      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                          ; 34      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[22]~0                                                                                                                                                                                                                                                                                         ; 34      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[26]                                                                                                                                                                                                                                                                                           ; 34      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[25]                                                                                                                                                                                                                                                                                           ; 34      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[24]                                                                                                                                                                                                                                                                                           ; 34      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[23]                                                                                                                                                                                                                                                                                           ; 34      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[22]                                                                                                                                                                                                                                                                                           ; 34      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                   ; 34      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonAReg[10]                                                                                                                                          ; 34      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[4]                                                                                                                                                                                                                                                                                    ; 34      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[45]                                                                                                                                                                                                                                                                                       ; 33      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[44]                                                                                                                                                                                                                                                                                       ; 33      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[43]                                                                                                                                                                                                                                                                                       ; 33      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[42]                                                                                                                                                                                                                                                                                       ; 33      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[41]                                                                                                                                                                                                                                                                                       ; 33      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[40]                                                                                                                                                                                                                                                                                       ; 33      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[39]                                                                                                                                                                                                                                                                                       ; 33      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonWr                                                                                                                                                ; 33      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[27]                                                                                                                                                                                                                                                                                           ; 33      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[28]                                                                                                                                                                                                                                                                                           ; 33      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_logic_op[0]                                                                                                                                                                                                                                                                                      ; 33      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_logic_op[1]                                                                                                                                                                                                                                                                                      ; 33      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonAReg[9]                                                                                                                                           ; 33      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonAReg[8]                                                                                                                                           ; 33      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonAReg[7]                                                                                                                                           ; 33      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonAReg[6]                                                                                                                                           ; 33      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonAReg[5]                                                                                                                                           ; 33      ;
; project1:u0|project1_gate_timer:gate_timer|always0~1                                                                                                                                                                                                                                                                                              ; 32      ;
; project1:u0|project1_gate_timer:gate_timer|always0~0                                                                                                                                                                                                                                                                                              ; 32      ;
; project1:u0|project1_gate_timer:gate_timer|snap_strobe~0                                                                                                                                                                                                                                                                                          ; 32      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[49]                                                                                                                                                                                                                                                                                   ; 32      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[48]                                                                                                                                                                                                                                                                                   ; 32      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[47]                                                                                                                                                                                                                                                                                   ; 32      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[46]                                                                                                                                                                                                                                                                                   ; 32      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[45]                                                                                                                                                                                                                                                                                   ; 32      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[44]                                                                                                                                                                                                                                                                                   ; 32      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[43]                                                                                                                                                                                                                                                                                   ; 32      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[42]                                                                                                                                                                                                                                                                                   ; 32      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[41]                                                                                                                                                                                                                                                                                   ; 32      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                                                                                                                                                                   ; 32      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                                                                                                                                                                   ; 32      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                                                                                                                   ; 32      ;
; project1:u0|project1_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                     ; 32      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|comb~1                                                                                                                                               ; 32      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[31]                                                                                                                                                                                                                                                                                           ; 32      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[30]                                                                                                                                                                                                                                                                                           ; 32      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[29]                                                                                                                                                                                                                                                                                           ; 32      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~1                                                                                                                                                                                                                                                                                    ; 32      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot_right                                                                                                                                                                                                                                                                             ; 32      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_src1~19                                                                                                                                                                                                                                                                                          ; 32      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_src2_use_imm                                                                                                                                                                                                                                                                                     ; 32      ;
; project1:u0|project1_sdram_0:sdram_0|m_state.000000010                                                                                                                                                                                                                                                                                            ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                 ; 31      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[0]~11                                                                                                                                        ; 31      ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                              ; 30      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_avalon_reg:the_project1_nios2_qsys_0_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                           ; 30      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                ; 30      ;
; project1:u0|project1_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                                                                                                 ; 29      ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                             ; 28      ;
; project1:u0|project1_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                                                                                                 ; 28      ;
; project1:u0|project1_sdram_0:sdram_0|m_state.000010000                                                                                                                                                                                                                                                                                            ; 28      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                            ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                       ; 25      ;
; project1:u0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                     ; 25      ;
; project1:u0|project1_sdram_0:sdram_0|refresh_request                                                                                                                                                                                                                                                                                              ; 25      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_fill_bit~0                                                                                                                                                                                                                                                                                      ; 24      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[14]                                                                                                                                                                                                                                                                                           ; 24      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                  ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                     ; 23      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_src1~18                                                                                                                                                                                                                                                                                          ; 23      ;
; project1:u0|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                               ; 23      ;
; project1:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                        ; 23      ;
; project1:u0|project1_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                                                                                     ; 22      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[2]                                                                                                                                                                                                                                                                                            ; 22      ;
; project1:u0|altera_merlin_slave_translator:gate_timer_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                    ; 22      ;
; project1:u0|project1_sdram_0:sdram_0|m_state.000000001                                                                                                                                                                                                                                                                                            ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                      ; 21      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[15]                                                                                                                                                                                                                                                                                           ; 21      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[12]                                                                                                                                                                                                                                                                                           ; 21      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_status_reg_pie_inst_nxt~2                                                                                                                                                                                                                                                                        ; 21      ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                               ; 21      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[3]                                                                                                                                                                                                                                                                                            ; 20      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                                                 ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                      ; 19      ;
; project1:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|av_readdata_pre[30]                                                                                                                                                                                                                                              ; 19      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                                                                                                                                                                                                                                                           ; 19      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                            ; 19      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                                                                                                                                                                                                                                           ; 19      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[1]                                                                                                                                                                                                                                                                                            ; 19      ;
; project1:u0|altera_merlin_slave_translator:gate_timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                     ; 19      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                                                                                                                                                                                             ; 19      ;
; project1:u0|project1_sdram_0:sdram_0|WideOr9~0                                                                                                                                                                                                                                                                                                    ; 19      ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                              ; 18      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[19]~23                      ; 18      ;
; project1:u0|project1_rsp_xbar_demux:rsp_xbar_demux_002|src0_valid~0                                                                                                                                                                                                                                                                               ; 18      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[0]                                                                                                                                                                                                                                                                                            ; 18      ;
; project1:u0|project1_rsp_xbar_demux:rsp_xbar_demux_002|src1_valid~0                                                                                                                                                                                                                                                                               ; 18      ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][83]                                                                                                                                                                                                                                        ; 18      ;
; project1:u0|project1_sdram_0:sdram_0|init_done                                                                                                                                                                                                                                                                                                    ; 18      ;
; project1:u0|project1_sdram_0:sdram_0|m_state.001000000                                                                                                                                                                                                                                                                                            ; 18      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                    ; 17      ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                                                     ; 17      ;
; project1:u0|project1_gate_timer:gate_timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                     ; 16      ;
; project1:u0|project1_gate_timer:gate_timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                     ; 16      ;
; project1:u0|project1_gate_timer:gate_timer|Equal6~2                                                                                                                                                                                                                                                                                               ; 16      ;
; project1:u0|project1_gate_timer:gate_timer|Equal6~1                                                                                                                                                                                                                                                                                               ; 16      ;
; project1:u0|project1_gate_timer:gate_timer|Equal6~0                                                                                                                                                                                                                                                                                               ; 16      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[19]~21                      ; 16      ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                               ; 16      ;
; project1:u0|project1_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                                                                                                                                                                                                      ; 16      ;
; project1:u0|project1_sdram_0:sdram_0|m_data[1]~0                                                                                                                                                                                                                                                                                                  ; 16      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_src2_lo~0                                                                                                                                                                                                                                                                                        ; 16      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[5]                                                                                                                                                                                                                                                                                            ; 16      ;
; project1:u0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                               ; 16      ;
; project1:u0|project1_sdram_0:sdram_0|oe                                                                                                                                                                                                                                                                                                           ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                  ; 15      ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                                                                                            ; 15      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_src2_hi~0                                                                                                                                                                                                                                                                                        ; 15      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[11]                                                                                                                                                                                                                                                                                           ; 15      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                       ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                         ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                         ; 14      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[13]                                                                                                                                                                                                                                                                                           ; 14      ;
; project1:u0|project1_sdram_0:sdram_0|i_state.011                                                                                                                                                                                                                                                                                                  ; 14      ;
; project1:u0|project1_sdram_0:sdram_0|m_state.100000000                                                                                                                                                                                                                                                                                            ; 14      ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|entries[0]                                                                                                                                                                                                                       ; 14      ;
; project1:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|uav_write~0                                                                                                                                                                                                                                                       ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                         ; 13      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|Equal2~5                                                                                                                                                                                                                                                                                           ; 13      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 13      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[1]~15                       ; 13      ;
; project1:u0|project1_sdram_0:sdram_0|i_state.000                                                                                                                                                                                                                                                                                                  ; 13      ;
; project1:u0|altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                                                               ; 13      ;
; project1:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                                                                                                                                                                     ; 13      ;
; project1:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                                                                                                               ; 13      ;
; project1:u0|project1_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                                                                                     ; 13      ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                       ; 13      ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|entries[1]                                                                                                                                                                                                                       ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                 ; 12      ;
; project1:u0|project1_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~29                                                                                                                                                                                                                                                                             ; 12      ;
; project1:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|uav_read~0                                                                                                                                                                                                                                                        ; 12      ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                                                                                                                                                                        ; 12      ;
; project1:u0|project1_sdram_0:sdram_0|za_valid                                                                                                                                                                                                                                                                                                     ; 12      ;
; project1:u0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                           ; 12      ;
; project1:u0|project1_sdram_0:sdram_0|m_addr[6]~2                                                                                                                                                                                                                                                                                                  ; 12      ;
; project1:u0|project1_sdram_0:sdram_0|pending~11                                                                                                                                                                                                                                                                                                   ; 12      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_test_bench:the_project1_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                                                      ; 12      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[0]                                                                                                                                                                                                                                                                                     ; 12      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                                                                                                                                                                                                                    ; 12      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                                                                                                                                                                                                                                                    ; 12      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                                                                                                                                                                                                                                                            ; 11      ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                    ; 11      ;
; project1:u0|project1_sdram_0:sdram_0|Equal0~3                                                                                                                                                                                                                                                                                                     ; 11      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:project1_nios2_qsys_0_jtag_debug_module_phy|virtual_state_cdr                                       ; 11      ;
; project1:u0|project1_sdram_0:sdram_0|m_addr[6]~0                                                                                                                                                                                                                                                                                                  ; 11      ;
; project1:u0|project1_sdram_0:sdram_0|m_state.000001000                                                                                                                                                                                                                                                                                            ; 11      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[1]                                                                                                                                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                   ; 10      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                                                                                                                                                                                                                                            ; 10      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_jmp_direct                                                                                                                                                                                                                                                                                  ; 10      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[8]                                                                                                                                                                                                                                                                                            ; 10      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|Equal132~0                                                                                                                                                                                                                                                                                         ; 10      ;
; project1:u0|project1_sdram_0:sdram_0|i_state.010                                                                                                                                                                                                                                                                                                  ; 10      ;
; project1:u0|project1_sdram_0:sdram_0|i_state.101                                                                                                                                                                                                                                                                                                  ; 10      ;
; project1:u0|project1_sdram_0:sdram_0|m_state.000000100                                                                                                                                                                                                                                                                                            ; 10      ;
; project1:u0|project1_sdram_0:sdram_0|i_addr[11]                                                                                                                                                                                                                                                                                                   ; 10      ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[3]                                                                                                                                                                                                                                                                                     ; 10      ;
; project1:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                   ; 9       ;
; ~GND                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[28]~34                                                                                                                                                                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[5]                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[4]                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[3]                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[2]                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[1]                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[0]                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]                                                                                                                                      ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]                                                                                                                                      ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]                                                                                                                                      ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]                                                                                                                                      ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]                                                                                                                                      ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]                                                                                                                                      ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[5]                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[4]                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[3]                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[2]                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[1]                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[0]                                                                                                                                ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]                                                                                                                                      ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]                                                                                                                                      ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]                                                                                                                                      ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]                                                                                                                                      ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]                                                                                                                                      ; 9       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]                                                                                                                                      ; 9       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                       ; 9       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                       ; 9       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                       ; 9       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                       ; 9       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                                                                                                                                                     ; 9       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                       ; 9       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                           ; 9       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                       ; 9       ;
; project1:u0|project1_sdram_0:sdram_0|m_count[1]                                                                                                                                                                                                                                                                                                   ; 9       ;
; project1:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                   ; 9       ;
; project1:u0|project1_sdram_0:sdram_0|m_state.010000000                                                                                                                                                                                                                                                                                            ; 9       ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|Equal1~0                                                                                                                                                                                                                         ; 9       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[2]                                                                                                                                                                                                                                                                                     ; 9       ;
; project1:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                   ; 8       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~2                                                                                                                                                                                                                                                                              ; 8       ;
; project1:u0|project1_sdram_0:sdram_0|f_select                                                                                                                                                                                                                                                                                                     ; 8       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                                                                  ; 8       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[28]~35                                                                                                                                                                                                                                                                                ; 8       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[33]                                                                                                                                                                                                                                                                                       ; 8       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[35]                                                                                                                                                                                                                                                                                       ; 8       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[34]                                                                                                                                                                                                                                                                                       ; 8       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                     ; 8       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[33]                                                                                                                                                                                                                                                                                   ; 8       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[35]                                                                                                                                                                                                                                                                                   ; 8       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[34]                                                                                                                                                                                                                                                                                   ; 8       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|src_data[32]                                                                                                                                                                                                                                                                                   ; 8       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                     ; 8       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_data[32]                                                                                                                                                                                                                                                                                       ; 8       ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                ; 8       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[7]~0                                                                                                                                                                                                                                                                              ; 8       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_ctrl_retaddr~0                                                                                                                                                                                                                                                                                   ; 8       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_break                                                                                                                                                                                                                                                                                       ; 8       ;
; project1:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                         ; 8       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                       ; 8       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[0]                                                                                                                                                                                                                                                                                          ; 8       ;
; project1:u0|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|WideOr0~1                                                                                                                                                                                                                                              ; 8       ;
; project1:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|wait_latency_counter[1]~0                                                                                                                                                                                                                                    ; 8       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                                                                                                                                                             ; 8       ;
; project1:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                              ; 8       ;
; project1:u0|project1_leds:leds|always0~1                                                                                                                                                                                                                                                                                                          ; 8       ;
; project1:u0|project1_addr_router_001:addr_router_001|Equal3~1                                                                                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                             ; 7       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                          ; 7       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                          ; 7       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                                                  ; 7       ;
; project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                             ; 7       ;
; project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                               ; 7       ;
; project1:u0|project1_sdram_0:sdram_0|i_count[1]                                                                                                                                                                                                                                                                                                   ; 7       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_exception                                                                                                                                                                                                                                                                                   ; 7       ;
; project1:u0|altera_merlin_width_adapter:width_adapter|out_endofpacket~0                                                                                                                                                                                                                                                                           ; 7       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                                                             ; 7       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_br_cmp                                                                                                                                                                                                                                                                                      ; 7       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                                                                                                                            ; 7       ;
; project1:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                       ; 7       ;
; project1:u0|project1_rsp_xbar_mux_001:rsp_xbar_mux_001|WideOr1                                                                                                                                                                                                                                                                                    ; 7       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][54]                                                                                                                                                                                                                                        ; 7       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[7]                                                                                                                                                                                                                                                                                     ; 7       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[6]                                                                                                                                                                                                                                                                                     ; 7       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                                                                                                                                                                                                                                                                     ; 7       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[4]                                                                                                                                                                                                                                                                                     ; 7       ;
; project1:u0|altera_avalon_sc_fifo:leds_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                          ; 7       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                                                                                                                                                                                                                                                   ; 7       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                         ; 6       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                             ; 6       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~11                                                                                                                                                                                                                                    ; 6       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                         ; 6       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                         ; 6       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                         ; 6       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                             ; 6       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                         ; 6       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_wr_strobe~2                                                                                                                                                                                                                                                                                   ; 6       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                  ; 6       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                         ; 6       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                         ; 6       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[10]                                                                                                                                                                                                                                                                                    ; 6       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                         ; 6       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_ctrl_b_is_dst~1                                                                                                                                                                                                                                                                                  ; 6       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|Equal0~0                                                                                                                                             ; 6       ;
; project1:u0|altera_merlin_slave_translator:altpll_0_pll_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                ; 6       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|av_waitrequest~0                                                                                                                                                                                                                                                                                     ; 6       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                         ; 6       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_valid                                                                                                                                                                                                                                                                                            ; 6       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_002|WideOr1                                                                                                                                                                                                                                                                                        ; 6       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                  ; 6       ;
; project1:u0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|read_accepted                                                                                                                                                                                                                                              ; 6       ;
; project1:u0|altera_avalon_sc_fifo:ir_emitter_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                    ; 6       ;
; project1:u0|altera_avalon_sc_fifo:push_button_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; 6       ;
; project1:u0|project1_addr_router_001:addr_router_001|Equal8~0                                                                                                                                                                                                                                                                                     ; 6       ;
; project1:u0|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                 ; 6       ;
; project1:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                 ; 6       ;
; project1:u0|project1_sdram_0:sdram_0|m_state.000100000                                                                                                                                                                                                                                                                                            ; 6       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[10]                                                                                                                                                                                                                                                                                           ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~9                                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                             ; 5       ;
; project1:u0|project1_gate_timer:gate_timer|control_wr_strobe                                                                                                                                                                                                                                                                                      ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|m_next~21                                                                                                                                                                                                                                                                                                    ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                         ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                         ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                         ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                         ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                         ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                         ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                         ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                         ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                         ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                         ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                         ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[15]                                                                                                                                                                                                                                                                                    ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[14]                                                                                                                                                                                                                                                                                    ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[13]                                                                                                                                                                                                                                                                                    ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[12]                                                                                                                                                                                                                                                                                    ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[11]                                                                                                                                                                                                                                                                                    ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[9]                                                                                                                                                                                                                                                                                     ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[8]                                                                                                                                                                                                                                                                                     ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                             ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_avalon_reg:the_project1_nios2_qsys_0_nios2_avalon_reg|Equal0~3                                                                                                                                     ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_avalon_reg:the_project1_nios2_qsys_0_nios2_avalon_reg|Equal0~2                                                                                                                                     ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[15]                                                                                                                                                                                                                                                                                                  ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[5]                                                                                                                                                                                                                                                                                                   ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[11]                                                                                                                                                                                                                                                                                                  ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[3]                                                                                                                                                                                                                                                                                                   ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[4]                                                                                                                                                                                                                                                                                                   ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|Equal101~5                                                                                                                                                                                                                                                                                         ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[1]                                                                                                                                                                                                                                                                                                   ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[2]                                                                                                                                                                                                                                                                                                   ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[7]                                                                                                                                                                                                                                                                                                   ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[6]                                                                                                                                                                                                                                                                                                   ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|hbreak_req~0                                                                                                                                                                                                                                                                                       ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_status_reg_pie                                                                                                                                                                                                                                                                                   ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_dst_regnum[4]~0                                                                                                                                                                                                                                                                                  ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                                                   ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|i_count[2]                                                                                                                                                                                                                                                                                                   ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_arith_result[1]~7                                                                                                                                                                                                                                                                                ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_arith_result[0]~6                                                                                                                                                                                                                                                                                ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[35]                  ; 5       ;
; project1:u0|project1_altpll_0:altpll_0|wire_pfdena_reg_ena~0                                                                                                                                                                                                                                                                                      ; 5       ;
; project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                               ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|always2~1                                                                                                                                                                                                                        ; 5       ;
; project1:u0|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                                                                                                               ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[1]                                                                                                                                                                                                                                                                                          ; 5       ;
; project1:u0|project1_addr_router_001:addr_router_001|src_channel[2]~2                                                                                                                                                                                                                                                                             ; 5       ;
; project1:u0|altera_merlin_slave_translator:gate_timer_s1_translator|wait_latency_counter[0]~1                                                                                                                                                                                                                                                     ; 5       ;
; project1:u0|altera_avalon_sc_fifo:gate_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                    ; 5       ;
; project1:u0|altera_merlin_slave_translator:ir_emitter_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                       ; 5       ;
; project1:u0|altera_merlin_slave_translator:push_button_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                    ; 5       ;
; project1:u0|project1_sdram_0:sdram_0|f_pop                                                                                                                                                                                                                                                                                                        ; 5       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                 ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                                                                                                                                                                                                                                    ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                                                                                                                                                                                                                                    ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                                                                                                                                                                                                                                                    ; 5       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                                                                                                                                                                                                                                   ; 5       ;
; KEY[0]~input                                                                                                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                  ; 4       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|fifo_rd~3                                                                                                                                                                                                                                                                                            ; 4       ;
; project1:u0|project1_cmd_xbar_demux:cmd_xbar_demux|src1_valid~4                                                                                                                                                                                                                                                                                   ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|m_next~22                                                                                                                                                                                                                                                                                                    ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|pending                                                                                                                                                                                                                                                                                                      ; 4       ;
; project1:u0|project1_gate_timer:gate_timer|Equal0~10                                                                                                                                                                                                                                                                                              ; 4       ;
; project1:u0|project1_gate_timer:gate_timer|Equal6~3                                                                                                                                                                                                                                                                                               ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_wrctl_inst                                                                                                                                                                                                                                                                                  ; 4       ;
; project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                             ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|WideOr6~0                                                                                                                                                                                                                                                                                                    ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|i_count[0]                                                                                                                                                                                                                                                                                                   ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|i_refs[0]                                                                                                                                                                                                                                                                                                    ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[14]                                                                                                                                                                                                                                                                                                  ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[12]                                                                                                                                                                                                                                                                                                  ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[13]                                                                                                                                                                                                                                                                                                  ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[10]                                                                                                                                                                                                                                                                                                  ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[9]                                                                                                                                                                                                                                                                                                   ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[8]                                                                                                                                                                                                                                                                                                   ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[25]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[26]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[27]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[28]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[29]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[30]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|za_data[0]                                                                                                                                                                                                                                                                                                   ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                               ; 4       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                ; 4       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                               ; 4       ;
; project1:u0|altera_merlin_slave_agent:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                                     ; 4       ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                          ; 4       ;
; project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][100]                                                                                                                                                                                                                               ; 4       ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[64]                                                                                                                                                                                                                         ; 4       ;
; project1:u0|altera_merlin_slave_translator:altpll_0_pll_slave_translator|waitrequest_reset_override                                                                                                                                                                                                                                               ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|i_count[1]~0                                                                                                                                                                                                                                                                                                 ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[17]                                                                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[19]                                                                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[20]                                                                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_ctrl_shift_logical~0                                                                                                                                                                                                                                                                             ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_br_nxt~0                                                                                                                                                                                                                                                                                    ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|Equal2~4                                                                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|Equal2~3                                                                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|Equal2~0                                                                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~0                                                                                                                                                                                                                                                                                 ; 4       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                                     ; 4       ;
; project1:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_begintransfer~2                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                                                                                                 ; 4       ;
; project1:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                              ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|ir[0]                    ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|ir[1]                    ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|enable_action_strobe     ; 4       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                    ; 4       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                             ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:project1_nios2_qsys_0_jtag_debug_module_phy|virtual_state_uir~0                                     ; 4       ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                                                     ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[3]                                                                                                                                                                                                                                                                                            ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|i_state.111                                                                                                                                                                                                                                                                                                  ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[0]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[1]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[2]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[3]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[4]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_byteenable[0]                                                                                                                                                                                                                                                                                    ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_byteenable[1]                                                                                                                                                                                                                                                                                    ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|Equal0~0                                                                                                                                                                                                                         ; 4       ;
; project1:u0|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                                                    ; 4       ;
; project1:u0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                    ; 4       ;
; project1:u0|altera_merlin_slave_translator:gate_timer_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                                                                                                     ; 4       ;
; project1:u0|altera_merlin_slave_translator:gate_timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                       ; 4       ;
; project1:u0|altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_cmd_xbar_demux:cmd_xbar_demux|src0_valid~1                                                                                                                                                                                                                                                                                   ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[9]                                                                                                                                                                                                                                                                                            ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[12]                                                                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[13]                                                                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|project1_addr_router:addr_router|Equal1~2                                                                                                                                                                                                                                                                                             ; 4       ;
; project1:u0|project1_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|wait_latency_counter[0]                                                                                                                                                                                                                                      ; 4       ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                              ; 4       ;
; project1:u0|project1_addr_router_001:addr_router_001|Equal1~1                                                                                                                                                                                                                                                                                     ; 4       ;
; project1:u0|project1_addr_router_001:addr_router_001|Equal4~0                                                                                                                                                                                                                                                                                     ; 4       ;
; project1:u0|altera_merlin_slave_translator:ir_emitter_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                       ; 4       ;
; project1:u0|altera_merlin_slave_translator:ir_emitter_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                     ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|WideOr16~0                                                                                                                                                                                                                                                                                                   ; 4       ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|rd_data[40]~1                                                                                                                                                                                                                    ; 4       ;
; project1:u0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                             ; 4       ;
; project1:u0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                             ; 4       ;
; project1:u0|project1_addr_router_001:addr_router_001|Equal7~0                                                                                                                                                                                                                                                                                     ; 4       ;
; project1:u0|project1_addr_router_001:addr_router_001|Equal2~3                                                                                                                                                                                                                                                                                     ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[31]                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[6]                                                                                                                                                                                                                                                                                            ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[5]                                                                                                                                                                                                                                                                                            ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[4]                                                                                                                                                                                                                                                                                            ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[2]                                                                                                                                                                                                                                                                                            ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[1]                                                                                                                                                                                                                                                                                            ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[0]                                                                                                                                                                                                                                                                                            ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[8]                                                                                                                                                                                                                                                                                            ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[7]                                                                                                                                                                                                                                                                                            ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_b2h1:auto_generated|q_b[7]                                                                                                                                                 ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_b2h1:auto_generated|q_b[6]                                                                                                                                                 ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_b2h1:auto_generated|q_b[5]                                                                                                                                                 ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_b2h1:auto_generated|q_b[4]                                                                                                                                                 ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_b2h1:auto_generated|q_b[3]                                                                                                                                                 ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_b2h1:auto_generated|q_b[2]                                                                                                                                                 ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_b2h1:auto_generated|q_b[1]                                                                                                                                                 ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[7]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[8]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[9]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[10]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[11]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[12]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[13]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[14]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[15]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[16]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[17]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[18]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[19]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[20]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[21]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[22]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[23]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[24]                                                                                                                                                                                                                                                                                         ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[5]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[6]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[2]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[3]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[4]                                                                                                                                                                                                                                                                                          ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[11]                                                                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[14]                                                                                                                                                                                                                                                                                           ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_b2h1:auto_generated|q_b[0]                                                                                                                                                 ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                                                                                                                                                                                                                                                   ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                                                                                                                                                                                                                                                   ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                                                                                                                                                                                                                                                                   ; 4       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[15]                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~8                                                                                                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~10                                                                                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~0                                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_ctrl_logic~9                                                                                                                                                                                                                                                                                     ; 3       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|ien_AF~2                                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_cmd_xbar_demux:cmd_xbar_demux|src2_valid~3                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[1]~7                                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|always5~2                                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|force_reload                                                                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|write1                                                                                                                                                                                                                                      ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|counter_is_running                                                                                                                                                                                                                                                                                     ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_avalon_reg:the_project1_nios2_qsys_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                              ; 3       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                     ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[17]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[18]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[19]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[20]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[21]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[16]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[23]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[22]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_avalon_reg:the_project1_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[20]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[21]                  ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|timeout_occurred                                                                                                                                                                                                                                                                                       ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_oci_debug:the_project1_nios2_qsys_0_nios2_oci_debug|monitor_error                                                                                                                                  ; 3       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|rst2                                                                                                                                                                                                                                        ; 3       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                                                                                                                                                                      ; 3       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|r_val                                                                                                                                                                                                                                                                                                ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[25]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_oci_debug:the_project1_nios2_qsys_0_nios2_oci_debug|monitor_ready~0                                                                                                                                ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[17]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[28]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[27]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[26]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|comb~0                                                                                                                                               ; 3       ;
; project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|read~0                                                                                                                                                                                                                                  ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|i_refs[1]                                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|i_refs[2]                                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[6]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[7]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                                                                                                                                                            ; 3       ;
; project1:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[11]                                                                                                                                                                                                                                                                            ; 3       ;
; project1:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_estatus_reg                                                                                                                                                                                                                                                                                      ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_bstatus_reg                                                                                                                                                                                                                                                                                      ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src1[31]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~0                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                                                                                                                                                               ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                                                                                      ; 3       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                                                     ; 3       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|t_dav                                                                                                                                                                                                                                                                                                ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_oci_debug:the_project1_nios2_qsys_0_nios2_oci_debug|monitor_ready                                                                                                                                  ; 3       ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer|dreg[0]                                                                                                                                                                                  ; 3       ;
; project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                                     ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|m_count[0]                                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[9]                                                                                                                                                                                                                                                                                            ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_force_src2_zero                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_iw[10]                                                                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|Equal2~2                                                                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|Equal101~0                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_byteenable[2]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_byteenable[3]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|R_ctrl_br                                                                                                                                                                                                                                                                                          ; 3       ;
; project1:u0|altera_avalon_sc_fifo:push_button_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                       ; 3       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                                                                        ; 3       ;
; project1:u0|project1_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                   ; 3       ;
; project1:u0|altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|local_read~0                                                                                                                                                                                                                       ; 3       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][52]                                                                                                                                                                                                                                        ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[34]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[22]                  ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_cmp_result                                                                                                                                                                                                                                                                                       ; 3       ;
; project1:u0|project1_ir_emitter:ir_emitter|data_out                                                                                                                                                                                                                                                                                               ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|i_state.001                                                                                                                                                                                                                                                                                                  ; 3       ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                                                                         ; 3       ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                                                                                                      ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|wr_address                                                                                                                                                                                                                       ; 3       ;
; project1:u0|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|local_read~0                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|project1_addr_router:addr_router|Equal1~3                                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|Selector24~0                                                                                                                                                                                                                                                                                                 ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|Selector25~5                                                                                                                                                                                                                                                                                                 ; 3       ;
; project1:u0|altera_avalon_sc_fifo:leds_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                          ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[7]                                                                                                                                                                                                                                                                                          ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[8]                                                                                                                                                                                                                                                                                          ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[9]                                                                                                                                                                                                                                                                                          ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[10]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[11]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[12]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[13]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[14]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[15]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[5]                                                                                                                                                                                                                                                                                          ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[6]                                                                                                                                                                                                                                                                                          ; 3       ;
; project1:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|av_waitrequest~1                                                                                                                                                                                                                                                  ; 3       ;
; project1:u0|project1_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~4                                                                                                                                                                                                                                                                              ; 3       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_002|last_cycle~0                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~3                                                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                                       ; 3       ;
; project1:u0|altera_merlin_slave_translator:gate_timer_s1_translator|read_latency_shift_reg~0                                                                                                                                                                                                                                                      ; 3       ;
; project1:u0|altera_merlin_slave_translator:gate_timer_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                       ; 3       ;
; project1:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|wait_latency_counter[1]                                                                                                                                                                                                                                      ; 3       ;
; project1:u0|project1_addr_router:addr_router|Equal2~0                                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_cmd_xbar_demux:cmd_xbar_demux|src0_valid~0                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer|dreg[0]                                                                                                                                                                                      ; 3       ;
; project1:u0|project1_addr_router_001:addr_router_001|Equal5~0                                                                                                                                                                                                                                                                                     ; 3       ;
; project1:u0|project1_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~1                                                                                                                                                                                                                                                                              ; 3       ;
; project1:u0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg~2                                                                                                                                                                                                                                                            ; 3       ;
; project1:u0|altera_merlin_slave_translator:leds_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                                                          ; 3       ;
; project1:u0|altera_merlin_slave_translator:ir_emitter_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|altera_merlin_slave_translator:push_button_s1_translator|read_latency_shift_reg~2                                                                                                                                                                                                                                                     ; 3       ;
; project1:u0|altera_merlin_slave_translator:push_button_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                      ; 3       ;
; project1:u0|altera_merlin_slave_translator:push_button_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|altera_merlin_slave_translator:push_button_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                      ; 3       ;
; project1:u0|project1_addr_router_001:addr_router_001|Equal6~0                                                                                                                                                                                                                                                                                     ; 3       ;
; project1:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg~3                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                                                                                          ; 3       ;
; project1:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                                                                                          ; 3       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][19]                                                                                                                                                                                                                                        ; 3       ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                               ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|m_next.010000000                                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|WideOr8~0                                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_altpll_0:altpll_0|prev_reset                                                                                                                                                                                                                                                                                                 ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|m_addr[6]~1                                                                                                                                                                                                                                                                                                  ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|active_cs_n                                                                                                                                                                                                                                                                                                  ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|rd_data[39]~2                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|project1_sdram_0_input_efifo_module:the_project1_sdram_0_input_efifo_module|rd_data[26]~0                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_sdram_0:sdram_0|active_rnw                                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[15]                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[7]                          ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[28]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[5]                                                                                                                                           ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[30]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[29]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[28]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[31]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[30]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[27]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[26]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[25]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[24]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[23]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[22]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[21]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[20]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[19]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[18]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[17]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[16]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[13]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[12]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[15]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[14]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[11]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[10]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[9]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[8]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[7]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[5]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[4]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[6]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[3]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[2]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[1]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_gate_timer:gate_timer|internal_counter[0]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[31]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[30]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[29]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[27]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[27]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[28]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[26]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[25]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|d_writedata[24]                                                                                                                                                                                                                                                                                    ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[31]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[26]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[7]                                                                                                                                                                                                                                                                                ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[35]                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[0]                                                                                                                                                                                                                                                                              ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[25]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[26]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[27]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[28]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[29]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[30]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]                                                                                                                                                                                                                                                                              ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[2]                                                                                                                                                                                                                                                                              ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]                                                                                                                                                                                                                                                                              ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]                                                                                                                                                                                                                                                                              ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]                                                                                                                                                                                                                                                                              ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]                                                                                                                                                                                                                                                                              ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[9]                                                                                                                                                                                                                                                                              ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[10]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[11]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[12]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[14]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[15]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[21]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[22]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[23]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[24]                                                                                                                                                                                                                                                                             ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[16]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[17]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[18]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[19]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[20]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[21]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[22]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[23]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_src2[24]                                                                                                                                                                                                                                                                                         ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]                                                                                                                                                                                                                                                                              ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[4]                                                                                                                                                                                                                                                                              ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                                                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                                                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[17]                                                                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[18]                                                                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[19]                                                                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|F_pc[20]                                                                                                                                                                                                                                                                                           ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[17]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[18]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                                                                                                                                                                                                                                                   ; 3       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[0]                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~10                                                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~9                                                                                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~7                                                                                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~1                                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|E_stall~5                                                                                                                                                                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|D_wr_dst_reg~4                                                                                                                                                                                                                                                                                     ; 2       ;
; project1:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                            ; 2       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                             ; 2       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                             ; 2       ;
; project1:u0|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|cp_ready                                                                                                                                                                                                                                               ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|i_read_nxt~5                                                                                                                                                                                                                                                                                       ; 2       ;
; project1:u0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg~3                                                                                                                                                                                                                                                            ; 2       ;
; project1:u0|altera_merlin_slave_translator:ir_emitter_s1_translator|read_latency_shift_reg~4                                                                                                                                                                                                                                                      ; 2       ;
; project1:u0|altera_merlin_slave_translator:push_button_s1_translator|read_latency_shift_reg~3                                                                                                                                                                                                                                                     ; 2       ;
; project1:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg~4                                                                                                                                                                                                                                         ; 2       ;
; project1:u0|project1_sdram_0:sdram_0|Selector25~6                                                                                                                                                                                                                                                                                                 ; 2       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~42                                                                                                                                                                                                                                            ; 2       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~41                                                                                                                                                                                                                                            ; 2       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~38                                                                                                                                                                                                                                            ; 2       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~37                                                                                                                                                                                                                                            ; 2       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~36                                                                                                                                                                                                                                            ; 2       ;
; project1:u0|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~35                                                                                                                                                                                                                                            ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[9]                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[10]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[12]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[11]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[13]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[8]                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[16]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[14]                         ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|jupdate                                                                                                                                                                                                                                     ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|write                                                                                                                                                                                                                                       ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_oci_debug:the_project1_nios2_qsys_0_nios2_oci_debug|resetlatch                                                                                                                                     ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                 ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                 ; 2       ;
; project1:u0|project1_altpll_0:altpll_0|pfdena_reg                                                                                                                                                                                                                                                                                                 ; 2       ;
; project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~1                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[9]                   ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[10]                  ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[12]                  ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[31]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[30]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[11]                  ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[13]                  ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[8]                   ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[15]                  ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[16]                  ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[14]                  ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[7]                   ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|cfgdout[24]~0                                                                                                                                        ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[19]                         ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|jupdate1                                                                                                                                                                                                                                    ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[13]                                                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[12]                                                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[15]                                                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[14]                                                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[11]                                                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[10]                                                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[9]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[13]                                                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[12]                                                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[15]                                                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[14]                                                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[11]                                                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[10]                                                                                                                                                                                                                                                                                  ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[9]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_altpll_0:altpll_0|readdata[0]~0                                                                                                                                                                                                                                                                                              ; 2       ;
; project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                               ; 2       ;
; project1:u0|altera_avalon_sc_fifo:altpll_0_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~0                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[8]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[8]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                 ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|write2                                                                                                                                                                                                                                      ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|write_valid                                                                                                                                                                                                                                 ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[18]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[33]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[32]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[30]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[29]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[6]                   ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[6]                          ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[7]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[7]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[6]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[6]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[5]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[5]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[4]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[4]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[3]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[3]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|Equal6~5                                                                                                                                                                                                                                                                                               ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[2]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[2]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|altera_merlin_slave_translator:altpll_0_pll_slave_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                       ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|control_register[1]                                                                                                                                                                                                                                                                                    ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[1]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[1]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|ac                                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[17]                                                                                                                                          ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|woverflow                                                                                                                                                                                                                                                                                            ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[19]                                                                                                                                          ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|rvalid                                                                                                                                                                                                                                                                                               ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[20]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[27]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[28]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[6]                                                                                                                                           ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[7]                                                                                                                                           ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[9]                                                                                                                                           ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[10]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[15]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[16]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[13]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[24]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[26]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[25]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[23]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonDReg[22]                                                                                                                                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[20]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[21]                         ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|t_pause~reg0                                                                                                                                                                                                                                ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[25]~34                                                                                                                                                                                                                                                                                ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[26]~33                                                                                                                                                                                                                                                                                ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[27]~32                                                                                                                                                                                                                                                                                ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[28]~31                                                                                                                                                                                                                                                                                ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[29]~30                                                                                                                                                                                                                                                                                ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[30]~29                                                                                                                                                                                                                                                                                ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|W_rf_wr_data[31]~28                                                                                                                                                                                                                                                                                ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|Equal6~4                                                                                                                                                                                                                                                                                               ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_l_register[0]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|project1_gate_timer:gate_timer|period_h_register[0]                                                                                                                                                                                                                                                                                   ; 2       ;
; project1:u0|altera_merlin_slave_translator:altpll_0_pll_slave_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                       ; 2       ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:project1_jtag_uart_0_alt_jtag_atlantic|read                                                                                                                                                                                                                                        ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[25]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[17]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[28]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[27]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[26]                         ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[33]                  ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[32]                  ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|MonWr~0                                                                                                                                              ; 2       ;
; project1:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|end_begintransfer                                                                                                                                                                                                                                            ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[37]~31                      ; 2       ;
; project1:u0|project1_cmd_xbar_mux:cmd_xbar_mux|src_payload~1                                                                                                                                                                                                                                                                                      ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_sysclk:the_project1_nios2_qsys_0_jtag_debug_module_sysclk|jdo[5]                   ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_jtag_debug_module_wrapper:the_project1_nios2_qsys_0_jtag_debug_module_wrapper|project1_nios2_qsys_0_jtag_debug_module_tck:the_project1_nios2_qsys_0_jtag_debug_module_tck|sr[5]                          ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[1]                                                                                                                                                                                                                                                                                ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[2]                                                                                                                                                                                                                                                                                ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[3]                                                                                                                                                                                                                                                                                ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[4]                                                                                                                                                                                                                                                                                ; 2       ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|av_ld_byte3_data[5]                                                                                                                                                                                                                                                                                ; 2       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+------------+
; Name                                                                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                               ; Location   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+------------+
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_r:the_project1_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                              ; Unassigned ;
; project1:u0|project1_jtag_uart_0:jtag_uart_0|project1_jtag_uart_0_scfifo_w:the_project1_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                              ; Unassigned ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|project1_nios2_qsys_0_ociram_lpm_dram_bdp_component_module:project1_nios2_qsys_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_ns82:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; project1_nios2_qsys_0_ociram_default_contents.mif ; Unassigned ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_a_module:project1_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_a2h1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; project1_nios2_qsys_0_rf_ram_a.mif                ; Unassigned ;
; project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_b2h1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; project1_nios2_qsys_0_rf_ram_b.mif                ; Unassigned ;
; project1:u0|project1_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_25d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 16   ; project1_onchip_memory2_0.hex                     ; Unassigned ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_b_module:project1_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_b2h1:auto_generated|ALTSYNCRAM                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;8;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;16;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;24;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_register_bank_a_module:project1_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_a2h1:auto_generated|ALTSYNCRAM                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;8;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;16;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;24;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |InfraredProto|project1:u0|project1_nios2_qsys_0:nios2_qsys_0|project1_nios2_qsys_0_nios2_oci:the_project1_nios2_qsys_0_nios2_oci|project1_nios2_qsys_0_nios2_ocimem:the_project1_nios2_qsys_0_nios2_ocimem|project1_nios2_qsys_0_ociram_lpm_dram_bdp_component_module:project1_nios2_qsys_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_ns82:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000001000000000100000000100000) (100040040) (16793632) (1004020)    ;(00000000000000000001100100011001) (14431) (6425) (1919)   ;(00000000000001000000000000000000) (1000000) (262144) (40000)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00100000000000000000000000000000) (-294967296) (536870912) (20000000)   ;(00000001000000000100000000000000) (100040000) (16793600) (1004000)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000001100101110000000111010) (14560072) (3334202) (32E03A)    ;(11001000000000000110000000111010) (1812216886) (-939499462) (-3-7-15-15-9-15-12-6)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000001111111111110000000110) (17776006) (4193286) (3FFC06)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;16;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;24;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;32;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;40;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;48;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;56;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;64;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;72;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;80;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;88;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;96;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;104;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;112;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;120;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;128;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;136;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;144;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;152;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;160;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;168;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;176;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;184;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;192;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;200;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;208;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;216;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;224;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;232;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;240;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;248;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |InfraredProto|project1:u0|project1_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_25d1:auto_generated|ALTSYNCRAM                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




+-------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                             ;
+--------+------+------------+----------------------------------------------+----------+-------------+------+-------------------+
; Status ; ID   ; Category   ; Rule Description                             ; Severity ; Information ; Area ; Extra Information ;
+--------+------+------------+----------------------------------------------+----------+-------------+------+-------------------+
; ----   ; ---- ; Disclaimer ; Errors were found before rules were checked. ; None     ; ----        ;      ;                   ;
+--------+------+------------+----------------------------------------------+----------+-------------+------+-------------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1.33 SJ Full Version
    Info: Processing started: Mon Feb 10 17:33:32 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off InfraredProto -c InfraredProto
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE22F17C6 for design "InfraredProto"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "project1:u0|project1_altpll_0:altpll_0|project1_altpll_0_altpll_mqa2:sd1|pll7" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for project1:u0|project1_altpll_0:altpll_0|project1_altpll_0_altpll_mqa2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for project1:u0|project1_altpll_0:altpll_0|project1_altpll_0_altpll_mqa2:sd1|wire_pll7_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Error (15715): One or more pins are missing I/O standard assignments
    Error (15716): Pin DRAM_BA_0 is missing an I/O standard assignment
    Error (15716): Pin DRAM_BA_1 is missing an I/O standard assignment
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Error (171000): Can't fit design in device
Error: Quartus II 64-Bit Fitter was unsuccessful. 4 errors, 1 warning
    Error: Peak virtual memory: 641 megabytes
    Error: Processing ended: Mon Feb 10 17:33:36 2014
    Error: Elapsed time: 00:00:04
    Error: Total CPU time (on all processors): 00:00:03


