# 패리티 비트와 해밍코드

데이터 전송 및 저장 시 **오류 검출 및 수정**에 사용하는 기법이다. → 데이터 통신의 **신뢰성**을 높이는 역할


## 패리티 비트

- **오류 검출**을 목적으로 추가되는 비트
- bit 총 개수를 짝수 또는 홀수로 맞추기 위해 추가된다.
- **1의 개수**에 따라 짝수 패리티, 홀수 패리티로 나뉜다.
    - 짝수 패리티
        - 1의 개수가 **짝수**인 경우 0을, 홀수인 경우 1을 추가한다.
    - 홀수 패리티
        - 1의 개수가 **홀수**인 경우 0을, 짝수인 경우 1을 추가한다.
    
    ![image.png](images/0.패리티비트.png)
    
- 예시
    
    ![[패리티 비트]홀짝성 기반 오류 검출](images/1.패리티비트_예제.png)
    
    [패리티 비트]홀짝성 기반 오류 검출
    
- 단점 : 홀짝성을 기반으로 단순한 **오류 검출**만 가능하다.
    - 그렇기 때문에 짝수 개의  비트 오류는 검출할 수 없다.
    - 오류 검출만 가능하고 수정은 불가하기 때문에 재전송을 요청해야 한다.

## 해밍 코드

- 데이터 비트에 패리티 비트가 추가된 코드로, 2의 n승 자리에 패리티 비트를 위치시킨다.
- 오류 검출 뿐 아니라 오류 수정이 가능하다.

**송신**

- 특정 위치에 데이터 비트 수에 따라 필요한 만큼  패리티 비트를 추가하여 전체 비트 구성한다.

[step 1] 필요한 패리티 비트 수 구하기

![image.png](images/2.해밍코드_패리티비트.png)

[step 2] 2의 n승 위치에 패리티 비트 추가

![image.png](images/3.해밍코드_패리티비트위치.png)

- 예시
    
    [step 1] 적절한 패리티 비트 수 구하기
    
    p = 1 → 2 ≥ 2 + 7 (x)
    
    p = 2 → 4 ≥ 3 + 7 (x)
    
    p = 3 → 8 ≥ 4 + 7 (x)
    
    p = 4 → 16 ≥ 5 + 7 (o)
    
    4개의 패리티 비트가 필요하다
    
    [step 2]  1, 2, 4, 8 위치에 짝수 패리티 비트를 추가하자.
    
    ![image.png](images/4.해밍코드_예제_송신.png)
    

**수신**

- 수신 측에서 패리티 비트 검사를 통해 오류를 찾아내고 수정한다.
- 오류 검출

짝수가 맞으면 0, 홀수면 1을 적는다.

![image.png](images/5.해밍코드_예제_수신.png)

- 오류 수정

나온 비트를 십진수로 변형하면 2^3+1=9 → 9번째 데이터 비트에서 오류가 났으므로 수정할 수 있다.

- 단점
    
    `**1 bit**의 오류를 정정할 수 있는 자기 오류 정정 코드
    
    2개 이상의 오류는 검출은 가능하지만 수정이 불가하다.
    
    이 경우 다른 방식으로 오류를 처리하거나 재전송을 요청해야 한다.
    
### 참고자료

[어른들을 위한 수학 〈9〉 패리티 비트는 왜 그 위치에 있어야 할까? : 월간조선](https://monthly.chosun.com/client/news/viw.asp?ctcd=&nNewsNumb=201704100070)

[[컴퓨터구조] 패리티 비트와 해밍 코드](https://velog.io/@letskuku/컴퓨터구조-패리티-비트와-해밍-코드)