{"patent_id": "10-2022-0016401", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0119973", "출원번호": "10-2022-0016401", "발명의 명칭": "층간 정합을 검사하기 위한 쿠폰을 갖는 PCB 및 상기 PCB를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "정기수"}}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치에 있어서,하우징; 및상기 하우징 내부에 배치되는 다층 PCB를 포함하고,상기 다층 PCB는, n 개의 회로 층으로서,외층을 형성하는 제 1 층 및 제 n 층; 및상기 제 1 층과 상기 제 n 층 사이에 형성되는 n-2 개의 내층들을 포함하고,상기 내층들 각각은, 층간 편심을 확인하기 위한 쿠폰으로서,단락 확인을 위한 그라운드 패턴; 및상기 그라운드 패턴으로부터 지정된 거리만큼 이격되도록 형성되고 다른 내층들과 전기적으로 연결되는 비아 홀을 포함하고,상기 비아 홀과 상기 그라운드 패턴 사이에는 상기 비아 홀을 둘러싸는 랜드 패턴이 제거되어있는,전자 장치."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 다층 PCB는 초고주파(mmWave) 대역의 신호를 전송하는 적어도 일부 배선이 형성되는 초고주파 배선 블록을포함하고,상기 쿠폰은 상기 초고주파 배선 영역과 인접하게 배치되는,전자 장치."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 초고주파 배선 영역과 전기적으로 연결되는 RF 회로 블록을 더 포함하고,상기 쿠폰은 상기 RF 회로 블록과 인접하게 배치되는,전자 장치."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 2 항에 있어서,상기 초고주파 배선 영역과 전기적으로 연결되는 안테나 어레이 블록을 더 포함하고,상기 쿠폰은 상기 안테나 어레이 블록 과 인접하게 배치되는,전자 장치."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 내층들은 상기 비아 홀을 통해 전기적으로 연결되고,공개특허 10-2023-0119973-3-상기 비아 홀은상기 다층 PCB의 코어층을 관통하는 제 1 비아 홀; 및상기 제 1 비아 홀의 일단이 형성되는 지정된 제 1 내층에서 상기 제 1 비아 홀과 전기적으로 연결되고, 상기지정된 제 1 내층과 상기 제 1 층 또는 상기 제 n 층을 관통하는 제 2 비아 홀을 포함하는,전자 장치."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 제 2 비아 홀은 상기 제 1 층 또는 상기 제 n 층에 형성된 테스트 패드와 전기적으로 연결되는,전자 장치."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 5 항에 있어서,상기 제 1 비아 홀은 IVH(inner via hole)이고,상기 제 1 비아 홀이 관통하는 복수의 내층들 각각에서, 상기 제 1 비아 홀을 둘러싸는 랜드 패턴이 제거되어있는,전자 장치."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 랜드 패턴은,상기 제 1 비아 홀이 관통하되, 상기 제 1 비아 홀의 일단이 형성되는 지정된 제 1 내층 및 상기 제 1 비아 홀의 타단이 형성되는 제 2 지정된 내층을 제외한 나머지 내층들에서 제거되어 있는,전자 장치."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 5 항에 있어서,제 2 비아 홀은 특정 절연층을 사이에 두고 인접한 2개의 내층들을 연결하는 LVH(laser via hole)이 스택 업(stack-up)된 구조로 형성되고,상기 제 2 비아 홀이 관통하는 복수의 내층들 각각에서, 상기 제 2 비아 홀을 둘러싸는 랜드 패턴이 제거되어있는,전자 장치."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서,상기 랜드 패턴은, 상기 제 2 비아 홀에 의해 관통되는 적어도 일부 내층들에서 제거되어 있는,전자 장치."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "n 개의 회로 층을 포함하는 다층 PCB에 있어서,외층을 형성하는 제 1 층 및 제 n 층; 및상기 제 1 층과 상기 제 n 층 사이에 형성되는 n-2 개의 내층들을 포함하고,공개특허 10-2023-0119973-4-상기 내층들 각각은, 층간 편심을 확인하기 위한 쿠폰으로서,단락 확인을 위한 그라운드 패턴; 및상기 그라운드 패턴으로부터 지정된 거리만큼 이격되도록 형성되고 다른 내층들과 전기적으로 연결되는 비아 홀을 포함하고,상기 비아 홀과 상기 그라운드 패턴 사이에는 상기 비아 홀을 둘러싸는 랜드 패턴이 제거되어있는,다층 PCB."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 다층 PCB는 초고주파(mmWave) 대역의 신호를 전송하는 적어도 일부 배선이 형성되는 초고주파 배선 블록을포함하고,상기 쿠폰은 상기 초고주파 배선 영역과 인접하게 배치되는,다층 PCB."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,상기 초고주파 배선 영역과 전기적으로 연결되는 RF 회로 블록을 더 포함하고,상기 쿠폰은 상기 RF 회로 블록과 인접하게 배치되는,다층 PCB."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 12 항에 있어서,상기 초고주파 배선 영역과 전기적으로 연결되는 안테나 어레이 블록을 더 포함하고,상기 쿠폰은 상기 안테나 어레이 블록 과 인접하게 배치되는,다층 PCB."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 11 항에 있어서,상기 내층들은 상기 비아 홀을 통해 전기적으로 연결되고,상기 비아 홀은상기 다층 PCB의 코어층을 관통하는 제 1 비아 홀; 및상기 제 1 비아 홀의 일단이 형성되는 지정된 제 1 내층에서 상기 제 1 비아 홀과 전기적으로 연결되고, 상기지정된 제 1 내층과 상기 제 1 층 또는 상기 제 n 층을 관통하는 제 2 비아 홀을 포함하는,다층 PCB."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 15 항에 있어서,상기 제 2 비아 홀은 상기 제 1 층 또는 상기 제 n 층에 형성된 테스트 패드와 전기적으로 연결되는,다층 PCB."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "공개특허 10-2023-0119973-5-제 15 항에 있어서,상기 제 1 비아 홀은 IVH(inner via hole)이고,상기 제 1 비아 홀이 관통하는 복수의 내층들 각각에서, 상기 제 1 비아 홀을 둘러싸는 랜드 패턴이 제거되어있는,다층 PCB."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17 항에 있어서,상기 랜드 패턴은,상기 제 1 비아 홀이 관통하되, 상기 제 1 비아 홀의 일단이 형성되는 지정된 제 1 내층 및 상기 제 1 비아 홀의 타단이 형성되는 지정된 제 2 내층을 제외한 나머지 내층들에서 제거되어 있는,다층 PCB."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 15 항에 있어서,제 2 비아 홀은 인접한 2개의 내층들을 연결하는 LVH(laser via hole)이 스택 업(stack-up)된 구조로 형성되고,상기 제 2 비아 홀이 관통하는 복수의 내층들 각각에서, 상기 제 2 비아 홀을 둘러싸는 랜드 패턴이 제거되어있는,다층 PCB."}
{"patent_id": "10-2022-0016401", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 19 항에 있어서,상기 랜드 패턴은, 상기 제 2 비아 홀에 의해 관통되는 적어도 일부 내층들에서 제거되어 있는,다층 PCB."}
{"patent_id": "10-2022-0016401", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 다층 PCB의 층간 편심 불량을 비파괴 방식으로 정밀하게 검사할 수 있는 방법에 관한 것으로, 상기 다 층 PCB는, 외층을 형성하는 제 1 층 및 제 n 층, 및 상기 제 1 층과 상기 제 n 층 사이에 형성되는 n-2 개의 내 층들을 포함하고, 상기 내층들 각각은, 층간 편심을 확인하기 위한 쿠폰으로서, 단락 확인을 위한 그라운드 패턴, 및 상기 그라운드 패턴으로부터 지정된 거리만큼 이격되도록 형성되고 다른 내층들과 전기적으로 연결되는 비아 홀을 포함하고, 상기 비아 홀과 상기 그라운드 패턴 사이에는 상기 비아 홀을 둘러싸는 랜드 패턴이 제거되 어 있을 수 있다. 본 개시는 그 밖에 다양한 실시예들을 더 포함할 수 있다."}
{"patent_id": "10-2022-0016401", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 다양한 실시예들은 층간 정합을 검사하기 위한 쿠폰을 갖는 다층 PCB에 관한 것으로, 특히 다층 PCB 의 층간 편심 불량을 비파괴 방식으로 정밀하게 검사할 수 있는 방법에 관한 것이다."}
{"patent_id": "10-2022-0016401", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치는 소형화, 슬림화, 또는 고밀도화 추세이고, 이에 따라, 전자 장치의 PCB(printed circuit board)는 미세 패턴(fine pattern)화, 및 소형화되고 있다. PCB는 절연 기판의 한쪽 면에만 배선을 형성하는 단면 PCB, 절연 기판의 양쪽 면에 배선을 형성하는 양면 PCB, 또는 다층으로 배선을 형성하는 다층 PCB(예: MLB(multi layered board))가 있다. 최근에는 회로의 밀집도가 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가함에 따라 전자 장치에는 다층 PCB가 일반적으로 사용된다. 한편, 전자 장치는, 급증하는 무선 데이터 트래픽의 수요를 충족시키기 위하여 5G 통신 시스템을 지원하는 추세 이다. 전자 장치는, 5G 통신 시스템을 위하여 600 MHz ~800 MHz 의 저대역, 2.5 GHz ~4.9GHz 의 중대역 또는 24GHz 이상의 초고주파수 대역을 사용할 수 있다."}
{"patent_id": "10-2022-0016401", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "다층 PCB는 회로의 밀집도를 높이고 배선의 밀도를 획기적으로 늘릴 수 있는 장점이 있지만, 다층 PCB의 제조 공정 중에 정합(registration)의 오류로 인해 층간 편심 불량이 발생할 수 있다. 다층 PCB의 층간 편심은, PCB의 적어도 일부 절연층을 관통하도록 설계된 비아와 배선들(또는 회로 패턴들) 사 이의 의도하지 않은 오픈 불량 또는 쇼트 불량을 발생시킬 수 있다. 또한, 5G 통신 시스템을 지원하기 위한 초 고주파(mmWave) 대역의 신호를 전송하는 배선을 구비한 PCB의 경우, 미세한 층간 편심만으로도 5G 통신의 RF 성 능 저하를 발생시킬 수 있다. 본 개시의 다양한 실시예들은 층간 정합을 검사하기 위한 쿠폰을 갖는 PCB에 관한 것으로, 특히 PCB의 층간 편 심 불량을 비파괴 방식으로 정밀하게 검사할 수 있는 방법을 제공할 수 있다. 본 개시에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또"}
{"patent_id": "10-2022-0016401", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 2, "content": "다른 기술적 과제들은 아래의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있다."}
{"patent_id": "10-2022-0016401", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "다양한 실시예들에 따른 전자 장치는, 하우징, 및 상기 하우징 내부에 배치되는 다층 PCB를 포함하고, 상기 다 층 PCB는, n 개의 회로 층으로서, 외층을 형성하는 제 1 층 및 제 n 층, 및 상기 제 1 층과 상기 제 n 층 사이 에 형성되는 n-2 개의 내층들을 포함하고, 상기 내층들 각각은, 층간 편심을 확인하기 위한 쿠폰으로서, 단락 확인을 위한 그라운드 패턴, 및 상기 그라운드 패턴으로부터 지정된 거리만큼 이격되도록 형성되고 다른 내층들 과 전기적으로 연결되는 비아 홀을 포함하고, 상기 비아 홀과 상기 그라운드 패턴 사이에는 상기 비아 홀을 둘 러싸는 랜드 패턴이 제거되어 있을 수 있다. 다양한 실시예들에 따른 다층 PCB는, 외층을 형성하는 제 1 층 및 제 n 층, 및 상기 제 1 층과 상기 제 n 층 사 이에 형성되는 n-2 개의 내층들을 포함하고, 상기 내층들 각각은, 층간 편심을 확인하기 위한 쿠폰으로서, 단락 확인을 위한 그라운드 패턴, 및 상기 그라운드 패턴으로부터 지정된 거리만큼 이격되도록 형성되고 다른 내층들 과 전기적으로 연결되는 비아 홀을 포함하고, 상기 비아 홀과 상기 그라운드 패턴 사이에는 상기 비아 홀을 둘 러싸는 랜드 패턴이 제거되어 있을 수 있다."}
{"patent_id": "10-2022-0016401", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 다양한 실시예들에 따른 PCB는 층간 정합을 검사하기 위한 쿠폰을 이용하여 층간 편심 불량을 비파괴 방식으로 검사할 수 있어 양품 판정이 용이하고, 제품 수율을 높일 수 있다. 본 개시의 다양한 실시예들에 따른 PCB는 쿠폰을 초고주파(mmWave) 대역의 신호를 전송하는 배선과 인접한 영역 에 형성함으로써, 층간 편심 불량의 발생 여부를 정밀하게 검사할 수 있고, 5G 통신의 RF 성능의 편차를 줄일 수 있다. 이 외에, 본 개시를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다."}
{"patent_id": "10-2022-0016401", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네 트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장 치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또 는 서버 중 적어도 하나와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 서버를 통하여 전 자 장치와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모 듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가 입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈) 은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세 서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다. 일 실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또 는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로 세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능 에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시예에 따르면, 보조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터,SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈은 하나 이 상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모 듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통 신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입 자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈은 복수의 안테나 들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통 신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통 신 모듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 개시에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 개시의 실시예에 따른 전자 장치는 전술한 기기들에 한정되 지 않는다. 본 개시의 다양한 실시예들 및 이에 사용된 용어들은 본 개시에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 개시에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 개시의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 개시의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일 실시예에 따르면, 본 개시에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨 터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같 은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 도 2 는 다양한 실시예들에 따른, 레거시 네트워크 통신 및 5G 네트워크 통신을 지원하기 위한 전자 장치 의 블록도이다. 도 2를 참조하면, 전자 장치는 와이파이 모듈, 제 1 커뮤니케이션 프로세서 , 제 2 커뮤니케이션 프로세서, 제 1 radio frequency integrated circuit(RFIC), 제 2 RFIC, 제 3 RFIC, 제 4 RFIC, 제 1 radio frequency front end(RFFE), 제 2 RFFE, 제 1 안테나 모듈, 제 2 안테나 모듈, 및 안테나을 포함할 수 있다. 전자 장치는 프로세 서 및 메모리를 더 포함할 수 있다. 네트워크는 제 1 네트워크와 제2 네트워크를 포 함할 수 있다. 다른 실시예에 따르면, 전자 장치는 도1에 기재된 부품들 중 적어도 하나의 부품을 더 포 함할 수 있고, 네트워크는 적어도 하나의 다른 네트워크를 더 포함할 수 있다. 일 실시예에 따르면, 제 1 커뮤니케이션 프로세서, 제 2 커뮤니케이션 프로세서, 제 1 RFIC, 제 2 RFIC, 제 4 RFIC, 제 1 RFFE, 및 제 2 RFFE는 무선 통신 모듈의 적어도 일부를 형성할 수 있다. 다 른 실시예에 따르면, 제 4 RFIC는 생략되거나, 제 3 RFIC의 일부로서 포함될 수 있다. 제 1 커뮤니케이션 프로세서는 제 1 네트워크와의 무선 통신에 사용될 대역의 통신 채널의 수립, 및 수립된 통신 채널을 통한 레거시 네트워크 통신을 지원할 수 있다. 다양한 실시예들에 따르면, 제 1 네트워크 는 2세대(2G), 3G, 4G, 또는 long term evolution(LTE) 네트워크를 포함하는 레거시 네트워크일 수 있다. 제 2 커뮤니케이션 프로세서는 제 2 네트워크와의 무선 통신에 사용될 대역 중 지정된 대역(예: 약 6GHz ~ 약 60GHz)에 대응하는 통신 채널의 수립, 및 수립된 통신 채널을 통한 5G 네크워크 통신을 지원할 수 있 다. 다양한 실시예들에 따르면, 제 2 네트워크는 3GPP에서 정의하는 5G 네트워크일 수 있다. 추가적으로, 일 실시예에 따르면, 제 1 커뮤니케이션 프로세서 또는 제 2 커뮤니케이션 프로세서는 제 2 네트워크와의 무선 통신에 사용될 대역 중 다른 지정된 대역(예: 약 6GHz 이하)에 대응하는 통신 채 널의 수립, 및 수립된 통신 채널을 통한 5G 네크워크 통신을 지원할 수 있다. 일 실시예에 따르면, 제 1 커뮤 니케이션 프로세서와 제 2 커뮤니케이션 프로세서는 단일(single) 칩 또는 단일 패키지 내에 구현될 수 있다. 다양한 실시예들에 따르면, 제 1 커뮤니케이션 프로세서 또는 제 2 커뮤니케이션 프로세서(21 4)는 프로세서, 보조 프로세서, 또는 통신 모듈과 단일 칩 또는 단일 패키지 내에 형성될 수 있 다. 제 1 RFIC는, 송신 시에, 제 1 커뮤니케이션 프로세서에 의해 생성된 기저대역(baseband) 신호를 제 1 네트워크(예: 레거시 네트워크)에 사용되는 약 700MHz 내지 약 3GHz의 라디오 주파수(RF) 신호로 변환할 수 있다. 수신 시에는, RF 신호가 안테나(예: 제 1 안테나 모듈)를 통해 제 1 네트워크(예: 레거시네트워크)로부터 획득되고, RFFE(예: 제 1 RFFE)를 통해 전처리(preprocess)될 수 있다. 제 1 RFIC(22 2)는 전처리된 RF 신호를 제 1 커뮤니케이션 프로세서에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다. 제 2 RFIC는, 송신 시에, 제 1 커뮤니케이션 프로세서 또는 제 2 커뮤니케이션 프로세서에 의해 생성된 기저대역 신호를 제 2 네트워크(예: 5G 네트워크)에 사용되는 Sub6 대역(예: 약 6GHz 이하)의 RF 신호(이하, 5G Sub6 RF 신호)로 변환할 수 있다. 수신 시에는, 5G Sub6 RF 신호가 안테나(예: 제 2 안테나 모 듈)를 통해 제 2 네트워크(예: 5G 네트워크)로부터 획득되고, RFFE(예: 제 2 RFFE)를 통해 전 처리될 수 있다. 제 2 RFIC는 전처리된 5G Sub6 RF 신호를 제 1 커뮤니케이션 프로세서 또는 제 2 커뮤니케이션 프로세서 중 대응하는 커뮤니케이션 프로세서에 의해 처리될 수 있도록 기저대역 신호로 변 환할 수 있다. 제 3 RFIC는 제 2 커뮤니케이션 프로세서에 의해 생성된 기저대역 신호를 제 2 네트워크(예: 5G 네트워크)에서 사용될 5G Above6 대역(예: 약 6GHz ~ 약 60GHz)의 RF 신호(이하, 5G Above6 RF 신호)로 변환할 수 있다. 수신 시에는, 5G Above6 RF 신호가 안테나(예: 안테나)를 통해 제 2 네트워크(예: 5G 네 트워크)로부터 획득되고 제 3 RFFE를 통해 전처리될 수 있다. 제 3 RFIC는 전처리된 5G Above6 RF 신호를 제 2 커뮤니케이션 프로세서에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다. 일 실시 예에 따르면, 제 3 RFFE는 제 3 RFIC의 일부로서 형성될 수 있다. 전자 장치는, 일 실시예에 따르면, 제 3 RFIC와 별개로 또는 적어도 그 일부로서, 제 4 RFIC를 포함할 수 있다. 이런 경우, 제 4 RFIC는 제 2 커뮤니케이션 프로세서에 의해 생성된 기저대역 신호 를 중간(intermediate) 주파수 대역(예: 약 9GHz ~ 약 11GHz)의 RF 신호(이하, IF 신호)로 변환한 뒤, 상기 IF 신호를 제 3 RFIC로 전달할 수 있다. 제 3 RFIC는 IF 신호를 5G Above6 RF 신호로 변환할 수 있다. 수신 시에, 5G Above6 RF 신호가 안테나(예: 안테나)를 통해 제 2 네트워크(예: 5G 네트워크)로부터 수신되고 제 3 RFIC에 의해 IF 신호로 변환될 수 있다. 제 4 RFIC는 IF 신호를 제 2 커뮤니케이션 프로세서가 처리할 수 있도록 기저대역 신호로 변환할 수 있다. 일시예에 따르면, 제 1 RFIC와 제 2 RFIC는 단일 칩 또는 단일 패키지의 적어도 일부로 구현될 수 있 다. 일 실시예에 따르면, 제 1 RFFE와 제 2 RFFE는 단일 칩 또는 단일 패키지의 적어도 일부로 구현 될 수 있다. 일시예에 따르면, 제 1 안테나 모듈 또는 제 2 안테나 모듈중 적어도 하나의 안테나 모 듈은 생략되거나 다른 안테나 모듈과 결합되어 대응하는 복수의 대역들의 RF 신호들을 처리할 수 있다. 일 실시예에 따르면, 제 3 RFIC와 안테나는 동일한 서브스트레이트에 배치되어 제 3 안테나 모듈 을 형성할 수 있다. 예를 들어, 무선 통신 모듈 또는 프로세서가 제 1 서브스트레이트(예: main PCB)에 배치될 수 있다. 이런 경우, 제 1 서브스트레이트와 별도의 제 2 서브스트레이트(예: sub PCB)의 일부 영역(예: 하면)에 제 3 RFIC가, 다른 일부 영역(예: 상면)에 안테나가 배치되어, 제 3 안테나 모듈이 형성될 수 있다. 제 3 RFIC와 안테나를 동일한 서브스트레이트에 배치함으로써 그 사이 의 전송 선로의 길이를 줄이는 것이 가능하다. 이는, 예를 들면, 5G 네트워크 통신에 사용되는 고주파 대역(예: 약 6GHz ~ 약 60GHz)의 신호가 전송 선로에 의해 손실(예: 감쇄)되는 것을 줄일 수 있다. 이로 인해, 전자 장치는 제 2 네트워크(예: 5G 네트워크)와의 통신의 품질 또는 속도를 향상시킬 수 있다. 일 실시예에 따르면, 안테나는 빔포밍에 사용될 수 있는 복수개의 안테나 엘레멘트들을 포함하는 안테나 어레이로 형성될 수 있다. 이런 경우, 제 3 RFIC는, 예를 들면, 제 3 RFFE의 일부로서, 복수개의 안 테나 엘레멘트들에 대응하는 복수개의 위상 변환기(phase shifter)들을 포함할 수 있다. 송신 시에, 복수 개의 위상 변환기들 각각은 대응하는 안테나 엘레멘트를 통해 전자 장치의 외부(예: 5G 네트워크의 베이스 스테이션)로 송신될 5G Above6 RF 신호의 위상을 변환할 수 있다. 수신 시에, 복수개의 위상 변환기 들 각각은 대응하는 안테나 엘레멘트를 통해 상기 외부로부터 수신된 5G Above6 RF 신호의 위상을 동일한 또는 실질적으로 동일한 위상으로 변환할 수 있다. 이것은 전자 장치와 상기 외부 간의 빔포밍을 통한 송 신 또는 수신을 가능하게 한다. 제 2 네트워크(예: 5G 네트워크)는 제 1 네트워크(예: 레거시 네트워크)와 독립적으로 운영되거나(예: Stand-Alone (SA)), 연결되어 운영될 수 있다(예: Non-Stand Alone (NSA)). 예를 들면, 5G 네 트워크에는 액세스 네트워크(예: 5G radio access network(RAN) 또는 next generation RAN(NG RAN))만 있고, 코어 네트워크(예: next generation core(NGC))는 없을 수 있다. 이런 경우, 전자 장치는 5G 네트워크의 액세스 네트워크에 액세스한 후, 레거시 네트워크의 코어 네트워크(예: evolved packed core(EPC))의 제어 하에외부 네트워크(예: 인터넷)에 액세스할 수 있다. 레거시 네트워크와 통신을 위한 프로토콜 정보(예: LTE 프로 토콜 정보) 또는 5G 네트워크와 통신을 위한 프로토콜 정보(예: New Radio(NR) 프로토콜 정보)는 메모리에 저장되어, 다른 부품(예: 프로세서, 제 1 커뮤니케이션 프로세서, 또는 제 2 커뮤니케이션 프로세서 )에 의해 액세스될 수 있다. 도 3a는 본 문서의 다양한 실시예에 따른 전자 장치(예: 모바일 전자 장치)의 전면의 사시도이다. 도 3b는 본 문서의 다양한 실시예에 따른 전자 장치의 후면의 사시도이다. 도 3c는 본 문서의 다양한 실시예에 따 른 전자 장치의 전개 사시도이다. 도 3a 및 도 3b를 참조하면, 일 실시예에 따른 전자 장치는, 제 1 면(또는 전면)(310A), 제 2 면(또는 후 면)(310B), 및 제 1 면(310A) 및 제 2 면(310B) 사이의 공간을 둘러싸는 측면(310C)을 포함하는 하우징을 포함할 수 있다. 다른 실시예(미도시)에서는, 하우징은, 도 1의 제 1 면(310A), 제 2 면(310B) 및 측면(310C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제 1 면(310A)은 적어도 일부분이 실질적으 로 투명한 전면 플레이트(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트) 에 의하여 형성될 수 있다. 제 2 면(310B)은 실질적으로 불투명한 후면 플레이트에 의하여 형성될 수 있다. 상기 후면 플레이트는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스 테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(310C)은, 전면 플레이트 및 후면 플레이트와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조(또는 \"측면 부재\")에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트 및 측면 베젤 구조는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다. 도시된 실시예에서는, 상기 전면 플레이트는, 상기 제 1 면(310A)으로부터 상기 후면 플레이트 쪽으로 휘 어져 심리스하게(seamless) 연장된 제 1 영역(310D)을, 상기 전면 플레이트의 긴 엣지(long edge) 양단에 포함 할 수 있다. 도시된 실시예(도 2 참조)에서, 상기 후면 플레이트는, 상기 제 2 면(310B)으로부터 상기 전 면 플레이트 쪽으로 휘어져 심리스하게 연장된 제 2 영역(310E)을 긴 엣지 양단에 포함할 수 있다. 어떤 실시예 에서는, 상기 전면 플레이트 또는 후면 플레이트가 상기 제 1 영역(310D) 또는 제 2 영역(310E) 중 하나 만을 포함할 수 있다. 어떤 실시예에서는 전면 플레이트는 제 1 영역 및 제 2 영역을 포함하지 않고, 제 2 면(310B)과 평행하게 배치되는 편평한 평면만을 포함할 수도 있다. 상기 실시예들에서, 상기 전자 장치 의 측면에서 볼 때, 측면 베젤 구조는, 상기와 같은 제 1 영역(310D) 또는 제 2 영역(310E)이 포함되 지 않는 측면 쪽에서는 제 1 두께 (또는 폭)을 가지고, 상기 제 1 영역(310D) 또는 제 2 영역(310E)을 포함한 측면 쪽에서는 상기 제 1 두께보다 얇은 제 2 두께를 가질 수 있다. 일 실시예에 따르면, 전자 장치는, 디스플레이, 입력 장치, 음향 출력 장치(307, 314), 센서 모 듈(304, 319), 카메라 모듈(305, 312), 키 입력 장치, 인디케이터(미도시 됨), 및 커넥터 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 상기 전자 장치는, 구성 요소들 중 적어도 하나(예: 키 입력 장치, 또는 인디케이터)를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다. 디스플레이는, 예를 들어, 전면 플레이트의 상당 부분을 통하여 노출될 수 있다. 어떤 실시예에서는, 상기 제 1 면(310A), 및 상기 측면(310C)의 제 1 영역(310D)을 형성하는 전면 플레이트를 통하여 상기 디 스플레이의 적어도 일부가 노출될 수 있다. 디스플레이는, 터치 감지 회로, 터치의 세기(압력)를 측 정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시예에서는, 상기 센서 모듈(304, 319)의 적어도 일부, 및/또는 키 입력 장치의 적어도 일부가, 상기 제 1 영역(310D), 및/또는 상기 제 2 영역(310E)에 배치될 수 있다. 입력 장치는, 마이크를 포함할 수 있다. 어떤 실시예에서는, 입력 장치는 소리의 방향을 감지할 수 있도록 배치되는 복수개의 마이크들을 포함할 수 있다. 음향 출력 장치(307, 314)는 스피커들(307, 314)을 포함할 수 있다. 스피커들(307, 314)은, 외부 스피커 및 통화용 리시버를 포함할 수 있다. 어 떤 실시예에서는 마이크, 스피커들(307, 314) 및 커넥터는 전자 장치의 내부 공간에 적어도 일 부 배치될 수 있고, 하우징에 형성된 적어도 하나의 홀을 통하여 외부 환경에 노출될 수 있다. 어떤 실시 예에서는 하우징에 형성된 홀은 마이크 및 스피커들(307, 314)을 위하여 공용으로 사용될 수 있다. 어떤 실시예에서는 음향 출력 장치(307, 314)는 하우징에 형성된 홀이 배제된 채, 동작되는 스피커(예: 피 에조 스피커)를 포함할 수 있다. 센서 모듈(304, 319)은, 전자 장치의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또 는 데이터 값을 생성할 수 있다. 센서 모듈(304, 319)은, 예를 들어, 하우징의 제 1 면(310A)에 배치된 제1 센서 모듈(예: 근접 센서) 및/또는 제 2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우징 의 제 2 면(310B)에 배치된 제 3 센서 모듈(예: HRM 센서)을 포함할 수 있다. 상기 지문 센서는 하우징 의 제 1 면(310A)(예: 홈 키 버튼), 제 2 면(310B)의 일부 영역, 및/또는 디스플레이의 아래에 배치 될 수 있다. 전자 장치는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 근 접 센서 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다. 카메라 모듈(305, 312)은, 전자 장치의 제 1 면(310A)에 배치된 제 1 카메라 모듈, 및 제 2 면 (310B)에 배치된 제 2 카메라 모듈, 및/또는 플래시를 포함할 수 있다. 상기 카메라 모듈들(305, 312)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시 는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시예에서는, 2개 이 상의 렌즈들 (광각 렌즈, 초광각 렌즈 또는 망원 렌즈) 및 이미지 센서들이 상기 전자 장치의 한 면에 배 치될 수 있다. 키 입력 장치는, 하우징의 측면(310C)에 배치될 수 있다. 다른 실시예에서는, 전자 장치는 상기 언급된 키 입력 장치들 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치는 디스플레이 상에 소프트 키 등 다른 형태로 구현될 수 있다. 다른 실시예로, 키 입력 장치는 디스플 레이에 포함된 압력 센서를 이용하여 구현될 수 있다. 인디케이터는, 예를 들어, 하우징의 제 1 면(310A)에 배치될 수 있다. 인디케이터는, 예를 들어, 전자 장 치의 상태 정보를 광 형태(예: 발광 소자)로 제공할 수 있다. 다른 실시예에서는, 발광 소자는, 예를 들어, 카메라 모듈의 동작과 연동되는 광원을 제공할 수 있다. 인디케이터는, 예를 들어, LED, IR LED 및/ 또는 제논 램프를 포함할 수 있다. 커넥터 홀은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB(universal serial bus) 커넥터)를 수용할 수 있는 제 1 커넥터 홀, 및/또는 외부 전자 장치와 오디오 신호를 송수신 하기 위한 커넥터를 수용할 수 있는 제 2 커넥터 홀(또는 이어폰 잭)(미도시 됨)을 포함할 수 있다. 카메라 모듈들(305, 312) 중 일부 카메라 모듈, 센서 모듈(304, 319)들 중 일부 센서 모듈, 또는 인 디케이터는 디스플레이를 통해 노출되도록 배치될 수 있다. 예컨대, 카메라 모듈, 센서 모듈 또 는 인디케이터는 전자 장치의 내부 공간에서, 디스플레이의, 전면 플레이트까지 천공된 관통홀 을 통해 외부 환경과 접할 수 있도록 배치될 수 있다. 다른 실시예로, 일부 센서 모듈은 전자 장치의 내부 공간에서 전면 플레이트를 통해 시각적으로 노출되지 않고 그 기능을 수행하도록 배치될 수도 있다. 예컨 대, 디스플레이의, 센서 모듈과 대면하는 영역은 관통홀이 불필요할 수도 있다. 도 3c를 참조하면, 전자 장치는, 측면 부재(예: 측면 베젤 구조), 제 1 지지 부재(예: 브라켓 또는 지지 구조), 전면 플레이트(예: 전면 커버), 디스플레이(예: 도 3a의 디스플레이), 기판 (예: PCB(printed circuit board), FPCB(flexible PCB), 또는 RFPCB(rigid-flexible PCB)), 배터리 , 제 2 지지 부재(예: 리어 케이스), 안테나, 및 후면 플레이트(예: 후면 커버)를 포함할 수 있다. 어떤 실시예에서는, 전자 장치는, 구성 요소들 중 적어도 하나(예: 제 1 지지 부재, 또는 제 2 지지 부재)를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다. 제 1 지지 부재는, 전자 장치 내부에 배치되어 측면 부재와 연결될 수 있거나, 측면 부재 와 일체로 형성될 수 있다. 제 1 지지 부재는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제 1 지지 부재는, 일면에 디스플레이가 결합되고 타면에 기판이 결합될 수 있 다. 기판에는, 프로세서, 메모리, 및/또는 인터페이스가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처 리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니 케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다. 메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이 스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치 를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다. 배터리는 전자 장치의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충 전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리의 적어도 일부는, 예를 들어, 기판과 실질적으로 동일 평면상에 배치될 수 있다. 배터리는 전자 장치 내 부에 일체로 배치될 수 있다. 다른 실시예로, 배터리는 전자 장치로부터 탈부착 가능하게 배치될 수 도 있다. 안테나는, 후면 플레이트와 배터리 사이에 배치될 수 있다. 안테나는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테 나를 포함할 수 있다. 안테나는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무 선으로 송수신할 수 있다. 다른 실시예에서는, 상기 측면 부재 및/또는 상기 제 1 지지 부재의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다. 본 문서의 다양한 실시예들에 따른 전자 장치의 형태는, 도 3a 내지 도 3c에 도시한 바(bar) 형태의 하우징 구 조를 갖는 전자 장치에 국한되지 않을 수 있다. 예를 들면, 본 문서의 다양한 실시예들에 따른 전자 장치는, 본 출원인에 의해 양산된 “Galaxy Z FoldTM” 및/또는 “Galaxy Z FlipTM”과 같은 폴더블 전자 장치일 수 있다. 다양한 실시예들에 따른 전자 장치(예: 도 1의 전자 장치)는, 하우징, 및 상기 하우징 내부에 배치되는 다 층 PCB(예: 도 5의 다층 PCB)를 포함하고, 상기 다층 PCB는, n 개의 회로 층으로서, 외층을 형성하는 제 1 층 및 제 n 층, 및 상기 제 1 층과 상기 제 n 층 사이에 형성되는 n-2 개의 내층들을 포함하고, 상기 내층 들 각각은, 층간 편심을 확인하기 위한 쿠폰(예: 도 5의 쿠폰)으로서, 단락 확인을 위한 그라운드 패턴, 및 상기 그라운드 패턴으로부터 지정된 거리만큼 이격되도록 형성되고 다른 내층들과 전기적으로 연결되는 비아 홀을 포함하고, 상기 비아 홀과 상기 그라운드 패턴 사이에는 상기 비아 홀을 둘러싸는 랜드 패턴이 제거되어 있을 수 있다. 일 실시예에 따르면, 상기 다층 PCB는 초고주파(mmWave) 대역의 신호를 전송하는 적어도 일부 배선이 형성 되는 초고주파 배선 블록을 포함하고, 상기 쿠폰은 상기 초고주파 배선 영역과 인접하게 배치될 수 있다. 일 실시예에 따르면, 상기 초고주파 배선 영역과 전기적으로 연결되는 RF 회로 블록을 더 포함하고, 상기 쿠폰 은 상기 RF 회로 블록과 인접하게 배치될 수 있다. 일 실시예에 따르면, 상기 초고주파 배선 영역과 전기적으로 연결되는 안테나 어레이 블록을 더 포함하고, 상기 쿠폰은 상기 안테나 어레이 블록 과 인접하게 배치될 수 있다. 일 실시예에 따르면, 상기 내층들은 상기 비아 홀을 통해 전기적으로 연결되고, 상기 비아 홀은 상기 다층 PCB의 코어층을 관통하는 제 1 비아 홀, 및 상기 제 1 비아 홀의 일단이 형성되는 지정된 제 1 내층에서 상기 제 1 비아 홀과 전기적으로 연결되고, 상기 지정된 제 1 내층과 상기 제 1 층 또는 상기 제 n 층을 관통하 는 제 2 비아 홀을 포함할 수 있다. 일 실시예에 따르면, 상기 제 2 비아 홀은 상기 제 1 층 또는 상기 제 n 층에 형성된 테스트 패드와 전기적으로 연결될 수 있다. 일 실시예에 따르면, 상기 제 1 비아 홀은 IVH(inner via hole)이고, 상기 제 1 비아 홀이 관통하는 복수의 내 층들 각각에서, 상기 제 1 비아 홀을 둘러싸는 랜드 패턴이 제거되어 있을 수 있다. 일 실시예에 따르면, 상기 랜드 패턴은, 상기 제 1 비아 홀이 관통하되, 상기 제 1 비아 홀의 일단이 형성되는 지정된 제 1 내층 및 상기 제 1 비아 홀의 타단이 형성되는 제 2 지정된 내층을 제외한 나머지 내층들에서 제거 되어 있을 수 있다. 일 실시예에 따르면, 제 2 비아 홀은 인접한 2개의 내층들을 연결하는 LVH(laser via hole)이 스택 업(stack- up)된 구조로 형성되고, 상기 제 2 비아 홀이 관통하는 복수의 내층들 각각에서, 상기 제 2 비아 홀을 둘러싸는 랜드 패턴이 제거되어 있을 수 있다. 일 실시예에 따르면, 상기 랜드 패턴은, 상기 제 2 비아 홀에 의해 관통되는 적어도 일부 내층들에서 제거되어 있을 수 있다. 다양한 실시예들에 따른 다층 PCB는, 외층을 형성하는 제 1 층 및 제 n 층, 및 상기 제 1 층과 상기 제 n 층 사이에 형성되는 n-2 개의 내층들을 포함하고, 상기 내층들 각각은, 층간 편심을 확인하기 위한 쿠폰으 로서, 단락 확인을 위한 그라운드 패턴, 및 상기 그라운드 패턴으로부터 지정된 거리만큼 이격되도록 형성되고 다른 내층들과 전기적으로 연결되는 비아 홀을 포함하고, 상기 비아 홀과 상기 그라운드 패턴 사이에는 상기 비아 홀을 둘러싸는 랜드 패턴이 제거되어 있을 수 있다. 일 실시예에 따르면, 상기 다층 PCB는 초고주파(mmWave) 대역의 신호를 전송하는 적어도 일부 배선이 형성 되는 초고주파 배선 블록을 포함하고, 상기 쿠폰은 상기 초고주파 배선 영역과 인접하게 배치될 수 있다. 일 실시예에 따르면, 상기 초고주파 배선 영역과 전기적으로 연결되는 RF 회로 블록을 더 포함하고, 상기 쿠폰 은 상기 RF 회로 블록과 인접하게 배치될 수 있다. 일 실시예에 따르면, 상기 초고주파 배선 영역과 전기적으로 연결되는 안테나 어레이 블록을 더 포함하고, 상기 쿠폰은 상기 안테나 어레이 블록 과 인접하게 배치될 수 있다. 일 실시예에 따르면, 상기 내층들은 상기 비아 홀을 통해 전기적으로 연결되고, 상기 비아 홀은 상기 다층 PCB의 코어층을 관통하는 제 1 비아 홀, 및 상기 제 1 비아 홀의 일단이 형성되는 지정된 제 1 내층에서 상기 제 1 비아 홀과 전기적으로 연결되고, 상기 지정된 제 1 내층과 상기 제 1 층 또는 상기 제 n 층 을 관통하는 제 2 비아 홀을 포함할 수 있다. 일 실시예에 따르면, 상기 제 2 비아 홀은 상기 제 1 층 또는 상기 제 n 층에 형성된 테스트 패드와 전기적으로 연결될 수 있다. 일 실시예에 따르면, 상기 제 1 비아 홀은 IVH(inner via hole)이고, 상기 제 1 비아 홀이 관통하는 복수의 내 층들 각각에서, 상기 제 1 비아 홀을 둘러싸는 랜드 패턴이 제거되어 있을 수 있다. 일 실시예에 따르면, 상기 랜드 패턴은, 상기 제 1 비아 홀이 관통하되, 상기 제 1 비아 홀의 일단이 형성되는 지정된 제 1 내층 및 상기 제 1 비아 홀의 타단이 형성되는 지정된 제 2 내층을 제외한 나머지 내층들에서 제거 되어 있을 수 있다. 일 실시예에 따르면, 제 2 비아 홀은 인접한 2개의 내층들을 연결하는 LVH(laser via hole)이 스택 업(stack- up)된 구조로 형성되고, 상기 제 2 비아 홀이 관통하는 복수의 내층들 각각에서, 상기 제 2 비아 홀을 둘러싸는 랜드 패턴이 제거되어 있을 수 있다. 일 실시예에 따르면, 상기 랜드 패턴은, 상기 제 2 비아 홀에 의해 관통되는 적어도 일부 내층들에서 제거되어 있을 수 있다. 도 4는 다양한 실시예들에 따른 PCB의 일부분을 도시한 구성도이다. 도 5는 도 4에 도시된 일 실시예에 따 른 PCB의 쿠폰 영역을 절단한 단면도이다. 도 6은 일 실시예에 따른 PCB의 편심 불량을 검출하는 방 법을 설명한 도면이다. 예를 들면, 도 5는 도 4의 5-5 라인에 따라 PCB의 쿠폰 영역을 절단한 단면도일 수 있다. 도 4 및 도 5를 참조하면, 쿠폰 영역은 PCB(예: 도 3의 회로 기판)의 층간 편심을 검출하기 위한 쿠 폰이 배치된 영역을 의미할 수 있다. 쿠폰 영역은 도 4에 도시된 바와 같이, 초고주파(mmWave) 대역의 신 호를 전송하는 적어도 일부 배선이 형성되는 초고주파 배선 블록과 인접하게 배치될 수 있다. 예를 들면, 쿠폰은 초고주파 배선 블록과 지정된 거리 이내에 배치될 수 있으나, 본 개시에서 쿠폰의 위치 는 도시된 예시에 국한되지 않는다. 일 실시예에 따르면, 도 5에 도시된 바와 같이, 다양한 실시예들에 따른 PCB(예: 도 3의 회로 기판) 는 다층 PCB(multi layered PCB)일 수 있다. 다층 PCB는 배선 영역을 확대하기 위하여 배선이 형성 되는 층을 추가로 형성한 PCB일 수 있다. 다층 PCB는 내층과 외층으로 구분되고, 내층으로는 코어층을 이 용할 수 있다. 다층 PCB는 코어층의 상면 및 하면 각각에 추가적으로 외층을 형성하는 구조를 포함할 수 있다. 이에 따라, 다층 PCB는 코어층을 포함하여 최소 4층의 구조를 포함하고, 회로의 복잡도에 따라 4층 이외에, 6층, 8층, 10층, 또는 그 이상의 층으로 구성될 수 있다. 본 문서에 도시된 PCB는 10층의 회로 층을 포함하는 다층 PCB이지만, 본 개시는 도시된 예시에 국한 되지 않는다. 예를 들어, 다층 PCB는 n개의 회로 층으로서, 외층을 형성하는 제 1 층(예: L1) 및 제 n 층 (예: L10)을 포함하고, 제 1 층(예: L1) 및 제 n 층(예: L10) 사이에 형성되는 n-2 개의 내층들(예: L2, L3, L4, L5, L6, L7, L8, L9)을 포함할 수 있다. 도 5를 참조하면, 일 실시예에 따른 다층 PCB는, 제 1 층(예: L1)과 제 10 층(예: L10)이 외층을 형성하고, 제 2 층(예: L2), 제 3 층(예: L3), 제 4 층(예: L4), 제 5 층(예: L5), 제 6 층(예: L6), 제 7 층(예: L7), 제 8 층(예: L8), 및 제 9 층(이하, “제 2 층 내지 제 9 층”이라 함)이 내층을 형성할 수 있다. 다층 PCB의 내층인, 제 2 층 내지 제 9 층(예: L2, L3, L4, L5,L6, L7, L8, L9) 중에서 제 5 층(L5) 및 제 6 층(L6)은 코어층을 포함할 수 있다. 코어층은 다층 PCB에 포함된 복수의 층들 중에서 상대적으로 중간에 위치한 층을 의미할 수 있다. 코어층은 다층 PCB에 포함된 복수의 층들 중에서 가장 중간에 위치한 중심층(예: 제 5 층(L5) 또는 제 6 층(L6))을 포함한 적어도 일부 내층 들을 의미할 수 있다. 일 실시예에 따르면, 다층 PCB는 층간 편심을 확인하기 위한 쿠폰을 포함할 수 있다. 쿠폰은 단 락 확인을 하기 위한 그라운드 패턴(510: 511, 512, 513, 514), 및 비아 홀(520, 530)을 포함하고, 그라운드 패턴 및 비아 홀(520, 530)은 다층 PCB의 내층인, 제 2 층 내지 제 9 층(예: L2, L3, L4, L5, L6, L7, L8, L9) 각각에 배치될 수 있다. 예를 들어, 다층 PCB의 적어도 일부 내층에서 층간 편심이 발생할 경 우, 도 6의 부호 610으로 나타낸 바와 같이, 그라운드 패턴과 비아 홀(520, 530)의 일부분이 단락될 수 있 다. 그라운드 패턴과 비아 홀의 일부분이 단락될 경우, 다층 PCB의 외층에 형성된 패드를 통한 BBT(bare board test) 검사를 이용하여 층간 편심을 검출할 수 있다. 일 실시예에 따르면, 쿠폰은 비아 홀(520, 530)과 그라운드 패턴 사이에 지정된 간격(예: 도 5의 “d ”)을 갖는 스페이스가 형성될 수 있다. 상기 스페이스의 간격(예: 도 5의 “d”)은 다층 PCB의 층간 편심 의 발생 여부를 검출하기 위한 설계 마진이고, 간격의 값이 작을 수록 층간 편심을 보다 정밀하게 검출할 수 있 다. 일 실시예에 따르면, 쿠폰의 비아 홀(520, 530)은 다층 PCB의 내층 각각에서 비아 홀을 둘러싸는 랜 드 패턴(예: 도 5의 521)이 제거될 수 있다. 다양한 실시예들에 따른 쿠폰은, 다층 PCB의 내층 각각 에서 비아 홀을 둘러싸는 랜드 패턴이 제거됨으로써 단락을 결정짓는 비아 홀(520, 530)과 그라운드 패턴 사이의 스페이스가 갖는 지정된 간격(예: 도 5의 “d”)을 줄일 수 있다. 다양한 실시예들에 따른 쿠폰은, 스페이스의 지정된 간격(예: 도 5의 “d”)을 줄임으로써 층간 편심을 보다 정밀하게 검출할 수 있다. 예를 들 어, 다층 PCB의 내층 각각에서 비아 홀을 둘러싸는 랜드 패턴(미도시)이 약 100 um의 폭을 갖고, 랜드 패 턴(미도시)과 그라운드 패턴 사이에 약 80 um의 스페이스 폭을 갖는 비교예에 따른 쿠폰의 경우, 약 180 um 이상의 층간 편심이 발생해야 불량 검출이 가능할 수 있다. 반면에, 다양한 실시예에 따른 다층 PCB는 상기 비교예와 달리 약 100 um에 해당된 랜드 패턴이 제거됨으로써, 약 80 um 이상의 층간 편 심을 검출할 수 있다. 상기 언급된 수치들은 하나의 예시적인 것일 뿐이고, 쿠폰은 비아 홀(520, 530)과 그라운드 패턴 사이에 지정된 간격(예: 도 5의 “d”)은 80 um 미만인 값으로 다양하게 설계 변경이 가능 할 수 있다. 다양한 실시예들에 따르면, 비아 홀(520, 530)은 2개 이상의 층들을 한꺼번에 연결하는 IVH(inner via hole) 및 /또는 특정 절연층을 사이에 두고 서로 인접한 2개의 층을 서로 연결하는 LVH(laser via hole)를 포함할 수 있 다. 다양한 실시예들에 따르면, 비아 홀(520, 530)은 IVH 방식의 비아 홀만을 포함하는 다층 PCB이거나, 또는 LVH 방식의 비아 홀만을 포함하는 다층 PCB이거나, 또는 IVH 방식의 비아 홀 및 LVH 방식의 비아 홀 이 혼용된 다층 PCB일 수 있다. 일 실시예에 따르면, 다층 PCB가 IVH 방식의 비아 홀 및 LVH 방식의 비아 홀이 혼용된 경우, LVH가 스택 업(stack-up)된 층의 개수는 다양하게 설계 변경이 가능하다. 일 실시예에 따르면, 쿠폰의 비아 홀(520, 530)은 코어층(예: L5, L6)을 포함한 적어도 일부 내층들을 관 통하는 제 1 비아 홀, 또는 제 1 비아 홀의 일단과 외층(L1 or L10)에 형성된 테스트 패드를 연 결하는 제 2 비아 홀을 포함할 수 있다. 예를 들면, 제 1 비아 홀은 다층 PCB의 코어인 제 5 층 (L5) 및 제 6 층(L6)을 포함한 적어도 일부 내층들을 관통 및 연결하도록 구성된 IVH일 수 있다. 예를 들면, 제 2 비아 홀은 제 1 비아 홀의 일단이 형성되는 지정된 제 1 내층(예: 제 4 층(L4))에서 제 1 비아 홀 과 전기적으로 연결되고, 제 1 내층(예: 제 4 층(L4))과 외층인 제 1 층(예: 제 1 층(L1)) 또는 제 n 층 (예: 제 10 층(L10))을 관통 및 연결하는 LVH일 수 있다. 제 1 비아 홀은, 제 1 비아 홀이 관통하는 적어도 일부 내층들 각각에서 제 1 비아 홀을 둘러싸 는 랜드 패턴이 제거될 수 있다. 이에 따라, 제 1 비아 홀과 각 내층에 형성된 그라운드 패턴 사이의 간격(예: 도 5의 “d”)이 줄어들고, 보다 정밀한 층간 편심 검출이 가능하다. 랜드 패턴은 상기 제 1 비아 홀이 관통하되, 상기 제 1 비아 홀의 일단이 형성되는 지정된 제 1 내층(예: 도 5의 제 4 층(L4)) 및 상기 제 1 비아 홀의 타단이 형성되는 제 2 지정된 내층(예: 도 5의 제 7 층(L7))을 제외한 나 머지 내층들(예: 도 5의 제 5 층(L5) 및 제 6 층(L6))에서 제거될 수 있다. 다른 실시예에서, 랜드 패턴(미도시)은 IVH인 제 1 비아 홀에 의해 관통 및 연결되는 모든 내층들(예: 도 5의 제 4 층, 제 5 층, 제 6 층 및 제 7 층(L4, L5, L6, L7))에서 제거될 수 있다.제 2 비아 홀은, 제 2 비아 홀이 관통하는 적어도 일부 내층들 각각에서 제 2 비아 홀을 둘러싸 는 랜드 패턴(미도시)이 제거될 수 있다. 이에 따라, 제 2 비아 홀과 각 내층에 형성된 그라운드 패턴 사이의 간격이 줄어들고, 보다 정밀한 층간 편심 검출이 가능하다. 어떤 실시예에 따르면, 쿠폰은 제 1 비아 홀 및 제 2 비아 홀을 포함하되, 랜드 패턴(미도시)는 제 1 비아 홀에서만 제거되고, 제 2 비아 홀 주변에는 형성될 수 있다. 예를 들어, 제 1 비아 홀과 제 1 비아 홀에 의해 관통 되는 각 내층에 배치된 그라운드 패턴 사이에는 랜드 패턴이 제거되고, 제 2 비아 홀과 제 2 비아 홀(52 0)에 의해 관통되는 각 내층에 배치된 그라운드 패턴 사이에는 제 2 비아 홀을 둘러싸도록 랜드 패턴(미도 시)이 형성될 수 있다. 도 6을 참조하면, 다층 PCB의 코어층인 제 5 층 및 제 6 층에서 제 1 방향(예: 도 6의 오른쪽 방향)으로 지정된 거리(예: 80 um) 이상으로 편심이 발생하면, 제 1 비아 홀과 제 5 층(L5) 및 제 6 층(L6) 각각에 형성된 그라운드 패턴(512, 513)들이 단락될 수 있다. 이러한 단락은 다층 PCB의 외층에 형성된 테스트 패 드를 통한 BBT(bare board test) 검사를 이용하여 검출될 수 있다. 예를 들어, IVH를 이용하는 다층 PCB의 경우, 외층보다는 내층에서 편심이 빈번하게 발생하는 편이다. 다양한 실시예들에 따른 다층 PCB는, 내층에서의 편심을 비파괴로 검사하기 위하여, 쿠폰의 IVH(예: 제 1 비아 홀)와 그라운 드 패턴 사이에서 IVH를 둘러싸도록 형성되는 랜드 패턴을 제거함으로써, 그라운드 패턴과 IVH 사이의 거리를 더 가깝게 설계 가능하다. 도 7은 다른 실시예에 따른 PCB의 쿠폰 영역을 절단한 단면도이다. 도 8은 다른 실시예에 따른 PCB의 편심 불량을 검출하는 방법을 설명한 도면이다. 도 7 및 도 8에 도시된 다층 PCB는 도 5 및 도 6에 도시된 PCB와 적어도 일부가 유사하거나 다른 실 시예를 포함할 수 있다. 이하, 도 7 및 도 8을 결부하여, 도 5 및 도 6에 도시된 PCB와 달라지는 실시예만 을 설명한다. 따라서, 도 7 및 도 8에서 미설명된 다층 PCB의 특징들은 도 5 및 도 6에서 설명한 다층 PCB의 설명으로 대신하기로 한다. 도 7 및 도 8을 참조하면, 일 실시예에 따른 다층 PCB는 층간 편심을 검출하기 위한 위한 쿠폰을 포 함하고, 쿠폰은 LVH가 스택 업(stack-up)된 형태로 전체 내층들을 전기적으로 연결하도록 구성될 수 있다. 일 실시예에 따르면, 쿠폰의 LVH들은 다층 PCB의 내층 각각에서 랜드 패턴(미도시)이 제거될 수 있다. 다양한 실시예들에 따른 쿠폰은, 다층 PCB의 내층 각각에서 LVH들을 둘러싸는 랜드 패턴 이 제거됨으로써 단락을 결정짓는 각 LVH와 그라운드 패턴(710: 711, 712, 713, 714, 715, 716) 사이의 스페이스가 갖는 지정된 간격(미도시)(예: 도 5의 “d”)을 줄일 수 있다. 예를 들어, 도 8에 도시된 바와 같이, 다층 PCB의 특정 내층(예: 도 8의 제 3 층(L3))에서 편심이 발생하면, 제 3 층(L3) 또는 제 4 층 (L4)에 마련된 그라운드 패턴과 제 3 층(L3)의 LVH가 단락될 수 있다. 이러한 단락은 다층 PCB(40 0)의 외층에 형성된 테스트 패드를 통한 BBT(bare board test) 검사를 이용하여 검출될 수 있다. 다양한 실시예들에 따른 쿠폰의 비아는 도 5 내지 도 8을 참조하여 설명한 구조에 국한되지 않는다. 이하, 도 9 내지 도 14를 결부하여 다양한 실시예들에 따른 쿠폰의 비아를 설명하기로 한다. 도 9 내지 도 14에 도시된 다층 PCB(900, 1000, 1100, 1200, 1300, 1400)는 도 5 및 도 6에 도시된 PCB와 적어도 일부가 유 사하거나 다른 실시예를 포함할 수 있다. 이하, 도 9 내지 도 14를 결부하여, 도 5 및 도 6에 도시된 PCB 와 달라지는 실시예만을 설명한다. 따라서, 도 9 내지 도 14에서 미설명된 다층 PCB의 특징들은 도 5 및 도 6에 서 설명한 다층 PCB의 설명으로 대신하기로 한다. 도 9는 일 실시예에 따른 PCB의 비아 홀의 구조를 나타낸 단면도이다. 도 9를 참조하면, 일 실시예에 따른 PCB는 층간 편심을 검출하기 위한 바이 홀(910, 920, 930)을 포함하는 쿠폰을 포함하고, 쿠폰은 코어 층(L5, L6)을 포함한 적어도 일부 내층을 관통 및 연결하는 제 1 비아 홀, 또는 제 1 비아 홀과 외층을 서로 연결하는 제 2 비아 홀을 포함할 수 있다. 일 실시예에 따른 PCB는 다층 PCB의 내층 전체를 관통 및 연결하는 제 3 비아 홀을 더 포함할 수 있다. 일 실시예에 따르면, 제 1 비아 홀, 제 2 비아 홀, 및/또는 제 3 비아 홀 각각은 도 5 내지 도 8을 결부하여 설명한 바와 같이, 내층에서 그라운드 패턴과 인접하게 배치되는 랜드 패턴(예: 도 5의 “521”) 이 제거될 수 있다.일 실시예에 따르면, 제 1 비아 홀 및 제 3 비아 홀은, IVH일 수 있고, 제 2 비아 홀은 LVH일 수 있다. 일 실시예에 따르면, 제 2 비아 홀은 LVH가 스택 업(stack-up)되지 않고, 계단 모양의 연결 통로 를 갖는 연결 통로를 갖는 스태거형 비아홀(staggered via hole)일 수 있다. 도 10은 다른 실시예에 따른 PCB의 비아 홀의 구조를 나타낸 단면도이다. 도 10을 참조하면, 일 실시예에 따른 PCB는 제 2 비아 홀인 LVH가 스택 업(stack-up)된 형태일 수 있다. 예를 들어, 일 실시예에 따른 PCB는, 도 9에 도시된 PCB와 달리, 제 1 층(L1) 및 제 2 층(L2) 사이에 배치된 제 2 비아 홀이 제 2 층(L2) 및 제 3 층(L3) 사이에 배치된 제 2 비아 홀 위에 스택 업(stack-up)될 수 있다. 예를 들어, 도 10에 도시된 PCB는 IVH 및 LVH를 포함하되, 한 층에서 LVH가 스 택 업(stack-up)된 형태를 포함할 수 있다. 일 실시예에 따르면, 제 1 비아 홀, 제 2 비아 홀, 및/또는 제 3 비아 홀 각각은 도 5 내지 도 8을 결부하여 설명한 바와 같이, 내층에서 그라운드 패턴과 인접하게 배치되는 랜드 패턴(예: 도 5의 “521”) 이 제거될 수 있다. 도 11은 다른 실시예에 따른 PCB의 비아 홀의 구조를 나타낸 단면도이다. 도 11을 참조하면, 일 실시예에 따른 PCB는 제 2 비아 홀인 LVH가 복수 층에서 스택 업(stack- up)된 형태일 수 있다. 예를 들어, 일 실시예에 따른 PCB는, 도 10에 도시된 PCB와 달리, IVH 및 LVH를 포함하되, 두 층에서 LVH가 스택 업(stack-up)된 형태를 포함할 수 있다. 일 실시예에 따르면, 제 1 비아 홀, 제 2 비아 홀, 및/또는 제 3 비아 홀 각각은 도 5 내지 도 8을 결부하여 설명한 바와 같이, 내층에서 그라운드 패턴과 인접하게 배치되는 랜드 패턴(예: 도 5의 “521”) 이 제거될 수 있다. 도 12는 다른 실시예에 따른 PCB의 비아 홀의 구조를 나타낸 단면도이다. 도 12를 참조하면, 일 실시예에 따른 PCB는 제 2 비아 홀인 LVH가 복수 층에서 스택 업(stack- up)된 형태일 수 있다. 예를 들어, 일 실시예에 따른 PCB는, 도 10에 도시된 PCB와 달리, IVH 및 LVH를 포함하되, 세 층에서 LVH가 스택 업(stack-up)된 형태를 포함할 수 있다. 일 실시예에 따르면, 제 1 비아 홀, 제 2 비아 홀, 및/또는 제 3 비아 홀 각각은 도 5 내지 도 8을 결부하여 설명한 바와 같이, 내층에서 그라운드 패턴과 인접하게 배치되는 랜드 패턴(예: 도 5의 “521”) 이 제거될 수 있다. 도 13은 다른 실시예에 따른 PCB의 비아 홀의 구조를 나타낸 단면도이다. 도 13을 참조하면, 일 실시예에 따른 PCB는 제 2 비아 홀인 LVH가 복수 층에서 스택 업(stack- up)된 형태일 수 있다. 예를 들어, 일 실시예에 따른 PCB는, 도 12에 도시된 PCB와 달리, 세 층에 서 LVH가 스택 업(stack-up)되되, 외층에 형성된 LVH가 필(Fill) 도금된 구조를 포함할 수 있다. 일 실시예에 따르면, 제 1 비아 홀, 제 2 비아 홀, 및/또는 제 3 비아 홀 각각은 도 5 내지 도 8을 결부하여 설명한 바와 같이, 내층에서 그라운드 패턴과 인접하게 배치되는 랜드 패턴(예: 도 5의 “521”) 이 제거될 수 있다. 도 14는 다른 실시예에 따른 PCB의 비아 홀의 구조를 나타낸 단면도이다. 도 14를 참조하면, 일 실시예에 따른 PCB는 층간 편심을 검출하기 위한 비아 홀을 포함하는 쿠폰을 포함하고, 쿠폰은 LVH인 제 4 비아 홀이 스택 업(stack-up)된 형태로 전체 내층들을 전기적으로 연 결하고, IVH인 제 5 비아 홀이 전체 내층들을 전기적으로 연결할 수 있다. 일 실시예에 따르면, 제 4 비아 홀, 및/또는 제 5 비아 홀 각각은 도 5 내지 도 8을 결부하여 설명 한 바와 같이, 내층에서 그라운드 패턴과 인접하게 배치되는 랜드 패턴(예: 도 5의 “521”)이 제거될 수 있다. 도 15는 다양한 실시예들에 따른 PCB의 제조 방법을 설명한 도면이다. 도 16은 다양한 실시예들에 따른 PCB의 쿠폰을 이용한 BBT(bare board test)를 개략적으로 설명한 도면이다. 도 15를 참조하면, 다층 PCB의 쿠폰은, PCB의 제조 공정에서 사용되는 패널의 더미 영역 에 형성되지 않고, 각 전자 장치(예: 전자 장치)에 탑재되는 각 PCB 유닛 안에 형성될 수있다. PCB의 제조 공정은 복수의 어레이 기판들을 포함하는 패널 단위로 수행될 수 있다. 복 수의 어레이 기판들 각각은 복수의 유닛들로 나누어지고, 유닛들 각각은 전자 장치에 탑재될 수 있다. 예를 들어, PCB 제조 공정에서, 하나의 패널은 9개의 어레이 기판을 포함하고, 9개 의 어레이 기판 각각은 다시 6 개의 PCB 유닛을 포함할 수 있다. 다양한 실시예들에 따른 쿠폰은 각각의 유닛 안에 배치됨으로써, PCB 유닛들 간의 편심 편차 검출이 가능하고, 모든 유닛들에 대한 전수적인 층간 편심 검사가 가능하다. 예를 들어, 비교예의 경우, 층간 편심을 검출하기 위한 쿠폰은 패널의 외곽에 위치한 더미 영역에만 형성될 수 있다. 이 러한 비교예의 경우, 어레이 기판들 간의 층간 편심의 편차, 또는 단일 어레이 기판 내에서도 각 PCB 유닛들 간의 층간 편심의 편차를 검출하기가 어렵다. 반면에, 다양한 실시예들에 따른 쿠폰 은 각각의 유닛 안에 배치됨으로써, PCB 유닛들 간의 편심 편차 검출이 가능하고, 모든 유닛들에 대한 전수적인 층간 편심 검사가 가능하다. 일 실시예에 따르면, 쿠폰은 각 PCB 유닛 안에 형성되되, 층간 편심이 RF 성능에 영향을 줄 수 있는 하나 또는 그 이상의 영역에 형성될 수 있다. 예를 들어, 일 실시예에 따른 PCB는 상기 다층 PCB는 초고주파(mmWave) 대역의 신호를 전송하는 적어도 일부 배선(미도시)이 형성되는 초고주파 배선 블 록(미도시)을 포함하고, 상기 쿠폰은 상기 초고주파 배선 영역(미도시)과 인접하게 배치될 수 있다. 예를 들어, 일 실시예에 따른 PCB는 상기 초고주파 배선 영역(미도시)과 전기적으로 연결되는 RF 회로 블록(미 도시)을 더 포함하고, 상기 쿠폰은 상기 RF 회로 블록과 인접하게 배치될 수 있다. 예를 들어, 일 실시예 에 따른 PCB는 상기 초고주파 배선 영역(미도시)과 전기적으로 연결되는 안테나 어레이 블록(미도시)을 더 포함하고, 상기 쿠폰은 상기 안테나 어레이 블록 과 인접하게 배치될 수 있다. 도 16을 참조하면, BBT(bare board test) 검사는 전기적인 신호를 이용하여 PCB 내부에 형성된 배선 또는 회로의 오픈 또는 쇼트를 검사하는 공정이다. 다양한 실시예들에 따른 PCB는 BBT 검사를 위한 쿠폰이 각 유닛 안에 배치되므로, 도 16에 도시한 바와 같은, BBT 검사를 각 PCB 유닛에 수행하는 전 수적인 층간 편심 검사가 가능하다. 본 개시의 다양한 실시예들에 따른 PCB는 외형적인 형태와, PCB 안에 형성되는 배선 및회로 구조에 있어서 다양하게 변경 또는 변형될 수 있다. 예를 들어, 본 개시의 다양한 실시예들에 따른 PCB는 도 17 내지 도 22에 도시된 형태일 수 있으나, 이에 국한되지 않을 수 있다. 이하, 도 17 내지 도 22를 결부하여, 다양한 실시예들에 따른 PCB를 설명한다. 도 17은 일 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 17을 참조하면, 일 실시예에 따른 PCB는 전체적으로 사각형인 외형적인 형태를 갖고, 적어도 일부분에 서 오목부 또는 돌출부를 포함하지만 그 형태는 전자 장치의 내부 구조에 따라 다양하게 변경 또는 변형이 가능 할 수 있다. 예를 들어, 도 17에 도시된 일 실시예에 따른 PCB는, 어느 한 코너 블록(예: 도 17의 왼쪽 위에 위치한 코너)에서 mmWave 같은 고주파 대역의 배선들, 회로, 또는 안테나 어레이 중에서 적어도 하 나가 배치되고, 그와 인접하게 쿠폰이 배치될 수 있다. 여기서, 쿠폰은 도 5 내지 도 14에서 설명한 쿠폰들과 동일하거나 적어도 일부가 유사할 수 있다. 도 18은 일 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 18을 참조하면, 일 실시예에 따른 PCB는 전체적으로 사각형인 외형적인 형태를 갖고, 적어도 일부분에 서 오목부 또는 돌출부를 포함하지만 그 형태는 전자 장치의 내부 구조에 따라 다양하게 변경 또는 변형이 가능 할 수 있다. 예를 들어, 도 18에 도시된 일 실시예에 따른 PCB는, 어느 한 코너 블록(예: 도 18의 왼쪽 아래 위치한 코너)에서 mmWave 같은 고주파 대역의 배선들, 회로, 또는 안테나 어레이 중에서 적어도 하 나가 배치되고, 그와 인접하게 쿠폰이 배치될 수 있다. 여기서, 쿠폰은 도 5 내지 도 14에서 설명한 쿠폰들과 동일하거나 적어도 일부가 유사할 수 있다. 도 19는 일 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 19를 참조하면, 일 실시예에 따른 PCB는 전체적으로 사각형인 외형적인 형태를 갖고, 적어도 일부분에 서 오목부 또는 돌출부를 포함하지만 그 형태는 전자 장치의 내부 구조에 따라 다양하게 변경 또는 변형이 가능 할 수 있다. 예를 들어, 도 19에 도시된 일 실시예에 따른 PCB는, 어느 한 모서리에 인접한 중심 블록(예: 도 19의 상측 모서리 중심에 위치한 블록)에서 mmWave 같은 고주파 대역의 배선들, 회로, 또는안테나 어레이 중에서 적어도 하나가 배치되고, 그와 인접하게 쿠폰이 배치될 수 있다. 여기서, 쿠폰(42 0)은 도 5 내지 도 14에서 설명한 쿠폰들과 동일하거나 적어도 일부가 유사할 수 있다. 도 20은 다른 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 20을 참조하면, 일 실시예에 따른 PCB는 전체적으로 사각형인 외형적인 형태를 갖고, 적어도 일부분에 서 오목부 또는 돌출부를 포함하지만 그 형태는 전자 장치의 내부 구조에 따라 다양하게 변경 또는 변형이 가능 할 수 있다. 예를 들어, 도 20에 도시된 일 실시예에 따른 PCB는, 어느 한 코너 블록(예: 도 20의 오른쪽 아래 위치한 코너)에서 mmWave 같은 고주파 대역의 배선들, 회로, 또는 안테나 어레이 중에서 적어도 하 나가 배치되고, 그와 인접하게 쿠폰이 배치될 수 있다. 여기서, 쿠폰은 도 5 내지 도 14에서 설명한 쿠폰들과 동일하거나 적어도 일부가 유사할 수 있다. 도 21은 다른 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 21을 참조하면, 일 실시예에 따른 PCB는 전체적으로 영문 알파벳 “L”자와 유사한 외형을 갖고, 적어 도 일부분에서 오목부 또는 돌출부를 포함하지만 그 형태는 전자 장치의 내부 구조에 따라 다양하게 변경 또는 변형이 가능할 수 있다. 예를 들어, 도 20에 도시된 일 실시예에 따른 PCB는, 어느 한 코너 블록(예: 도 21의 왼쪽 위에 위치한 블록)에서 mmWave 같은 고주파 대역의 배선들, 회로, 또는 안테나 어레이 중에서 적어도 하나가 배치되고, 그와 인접하게 쿠폰이 배치될 수 있다. 여기서, 쿠폰은 도 5 내지 도 14에 서 설명한 쿠폰들과 동일하거나 적어도 일부가 유사할 수 있다. 도 22는 다른 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 22는 다른 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 22를 참조하면, 일 실시예에 따른 PCB는 전체적으로 영문 알파벳 “L”자와 유사한 외형을 갖고, 적어 도 일부분에서 오목부 또는 돌출부를 포함하지만 그 형태는 전자 장치의 내부 구조에 따라 다양하게 변경 또는 변형이 가능할 수 있다. 예를 들어, 도 20에 도시된 일 실시예에 따른 PCB는, 어느 한 코너 블록(예: 도 22의 오른쪽 위에 위치한 2210 부분)에서 mmWave 같은 고주파 대역의 배선들, 회로, 또는 안테나 어레이 중에서 적어도 하나가 배치되고, 그와 인접하게 쿠폰이 배치될 수 있다. 여기서, 쿠폰은 도 5 내지 도 14에 서 설명한 쿠폰들과 동일하거나 적어도 일부가 유사할 수 있다. 도 23은 일 실시예에 따른 PCB의 쿠폰을 제조하는 방법을 개략적으로 설명하기 위한 공정 단면도이다. 도 23을 참조하면, 일 실시예에 따른 PCB의 쿠폰은 LVH 형태인 비아 홀을 포함할 수 있고, LVH 는 스택 업(stack-up)된 형태일 수 있다. 이 경우, 비아 홀을 형성하는 레이저 공정 동안에, 도면부호 2301로 표시한 바와 같이, 아래 층에 기 형성된 LVH가 스토퍼(stopper) 역할을 하게 됨에 따라, 정확한 비아 홀 가공이 가능하다. 예컨대, 비아 홀을 형성하는 레이저 공정에서 아래 층에 스토퍼 (stopper)가 존재하지 않는 경우, 의도하지 않게 아래 층까지 비아 홀이 관통되는 불량이 발생할 수 있다.도면 도면1 도면2 도면3a 도면3b 도면3c 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14 도면15 도면16 도면17 도면18 도면19 도면20 도면21 도면22 도면23"}
{"patent_id": "10-2022-0016401", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시의 특정 실시예에 따른 다른 양태, 특징 및 이점은 관련하여 첨부된 도면 및 해당 설명으로부터 더욱 명 백해질 것이다. 도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2는 다양한 실시예들에 따른, 레거시 네트워크 통신 및 5G 네트워크 통신을 지원하기 위한 전자 장치의 블록 도이다. 도 3a는 본 문서의 다양한 실시예에 따른 전자 장치(예: 모바일 전자 장치)의 전면의 사시도이다. 도 3b는 본 문서의 다양한 실시예에 따른 전자 장치의 후면의 사시도이다. 도 3c는 본 문서의 다양한 실시예에 따른 전자 장치의 전개 사시도이다. 도 4는 다양한 실시예들에 따른 PCB의 일부분을 도시한 구성도이다. 도 5는 도 4에 도시된 일 실시예에 따른 PCB의 쿠폰 영역을 절단한 단면도이다. 도 6은 일 실시예에 따른 PCB의 편심 불량을 검출하는 방법을 설명한 도면이다.도 7은 다른 실시예에 따른 PCB의 쿠폰 영역을 절단한 단면도이다. 도 8은 다른 실시예에 따른 PCB의 편심 불량을 검출하는 방법을 설명한 도면이다. 도 9는 일 실시예에 따른 PCB의 비아 홀의 구조를 나타낸 단면도이다. 도 10은 다른 실시예에 따른 PCB의 비아 홀의 구조를 나타낸 단면도이다. 도 11은 다른 실시예에 따른 PCB의 비아 홀의 구조를 나타낸 단면도이다. 도 12는 다른 실시예에 따른 PCB의 비아 홀의 구조를 나타낸 단면도이다. 도 13은 다른 실시예에 따른 PCB의 비아 홀의 구조를 나타낸 단면도이다. 도 14는 다른 실시예에 따른 PCB의 비아 홀의 구조를 나타낸 단면도이다. 도 15는 다양한 실시예들에 따른 PCB의 제조 방법을 설명한 도면이다. 도 16은 다양한 실시예들에 따른 PCB의 쿠폰을 이용한 BBT(bare board test)를 개략적으로 설명한 도면이다. 도 17은 일 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 18은 일 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 19는 일 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 20은 다른 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 21은 다른 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 22는 다른 실시예에 따른 PCB의 형태 및 쿠폰이 형성되는 위치를 설명한 PCB의 평면도이다. 도 23은 일 실시예에 따른 PCB의 쿠폰을 제조하는 방법을 개략적으로 설명하기 위한 공정 단면도이다."}
