EDA技术与VERILOG设计(第2版)/王金明 PDF下载 王金明 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712135829
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712135829
<p>书名:EDA技术与VERILOG设计(第2版)/王金明</p><p>作者:王金明</p><p>页数:348</p><p>定价:¥55.0</p><p>出版社:电子工业出版社</p><p>出版日期:2019-01-01</p><p>ISBN:9787121358296</p><p><h2>本书特色</h2></p>[<p>

                                    适读人群 ：本书可作为高等学校电子、通信、雷达、计算机应用、工业自动化、仪器仪表、信号与信息处理等学科本科生、研究生的EDA技术或数字系统设计课程的教材和实验指导书，也可作为相关行业领域工程开发者的重要参考资料。
                                ? 教辅配套齐全，便于教学提供电子课件、实验与设计和部分程序代码。? 注重基础 内容包括EDA技术概述、FPGA/CPLD器件基础和Verilog数字系统设计，以Quartus Prime、Synplify Pro、ModelSim典型软件为平台，以可综合的设计为重点，所有实例均经过综合工具或仿真工具的验证，并可移植到不同的实验平台。? 贯穿设计思想以FPGA器件、EDA设计工具、Verilog硬件描述语言三方面为主线展开，贯穿现代数字设计的新思想、新方法。? 案例丰富，便于实施基于实例或情景导向的教学模式提供近30个实验与设计项目和典型实例，数字设计实例均通过验证和优选，便于实施基于实例或基于情景导向的教学模式。
 
 
 
 
            
                                        </p>]<p><h2>内容简介</h2></p>[<p>本书与“十二五”普通高等教育本科重量规划教材、普通高等教育“十一五”重量规划教材《EDA技术与VHDL设计（第2版）》（25178）为姊妹篇。本书根据教学和实验基本要求，以提高动手实践能力和工程设计能力为目的，对EDA技术和FPGA设计的相关知识进行系统、完整的介绍。全书共10章，主要内容包括：EDA技术概述，FPGA/CPLD器件概述，Quartus Prime集成开发工具，Verilog语法与要素，Verilog语句语法，Verilog设计进阶，Verilog常用外设驱动，有限状态机设计，Verilog Test Bench仿真，Verilog设计与应用等。本书提供配套电子课件、实验与设计和部分程序代码。    本书可作为高等学校电子、通信、雷达、计算机应用、工业自动化、仪器仪表、信号与信息处理等学科本科生、研究生的EDA技术或数字系统设计课程的教材和实验指导书，也可作为相关行业领域工程开发者的重要参考资料。</p>]<p><h2>作者简介</h2></p>[<p>王金明，男，1972年5月出生，博士，现为解放军陆军工程大学副教授、硕士生导师。曾获军队科技进步一等奖1项（排名第3），军队科技进步二等奖3项，军队科技进步三等奖5项，获军队级教学成果二等奖1项；获国家发明专利授权3项，获软件著作授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选“十一五”国家级规划教材和“十二五”国家级规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访问研究1年；指导本科生参加全国大学生电子设计竞赛，获全国一等奖、二等奖多项。</p>]<p><h2>目录</h2></p>
目    录第1章  EDA技术概述 11．1  EDA技术及其发展 11．2  Top-down设计与IP核复用 31．2．1  Top-down设计 41．2．2  Bottom-up设计 51．2．3  IP复用技术与SoC 51．3  EDA设计的流程 61．3．1  设计输入 71．3．2  综合 81．3．3  布局布线 81．3．4  仿真 91．3．5  编程配置 91．4  常用的EDA工具软件 91．5  EDA技术的发展趋势 13习题1 14第2章  FPGA/CPLD器件概述 152．1  PLD器件 152．1．1  PLD器件的发展历程 152．1．2  PLD器件的分类 152．2  PLD的基本原理与结构 182．2．1  PLD器件的基本结构 182．2．2  PLD电路的表示方法 182．3  低密度PLD的原理与结构 202．4  CPLD的原理与结构 242．4．1  宏单元结构 242．4．2  典型CPLD的结构 252．5  FPGA的原理与结构 282．5．1  查找表结构 282．5．2  典型FPGA的结构 302．5．3  Altera的Cyclone IV器件结构 332．6  FPGA/CPLD的编程元件 362．7  边界扫描测试技术 402．8  FPGA/CPLD的编程与配置 412．8．1  在系统可编程 412．8．2  FPGA器件的配置 432．8．3  Cyclone IV器件的编程 432．9  FPGA/CPLD器件概述 462．10  FPGA/CPLD的发展趋势 49习题2 50第3章  Quartus Prime集成开发工具 513．1  Quartus Prime原理图设计 523．1．1  半加器原理图设计输入 523．1．2  1位全加器设计输入 573．1．3  1位全加器的编译 583．1．4  1位全加器的仿真 603．1．5  1位全加器的下载 643．2  基于IP核的设计 673．3  SignalTap II的使用方法 743．4  Quartus Prime的优化设置与时序分析 78习题3 82实验与设计 84第4章  Verilog语法与要素 924．1  Verilog的历史 924．2  Verilog模块的结构 934．3  Verilog语言要素 964．4  常量 984．4．1  整数 984．4．2  实数 994．4．3  字符串 1004．5  数据类型 1014．5．1  net型 1024．5．2  variable型 1034．6  参数 1044．6．1  参数parameter 1044．6．2  Verilog―2001中的参数声明 1054．6．3  参数的传递 1064．6．4  localparam 1064．7  向量 1074．8  运算符 109习题4 114实验与设计 114第5章  Verilog语句语法 1185．1  过程语句 1185．1．1  always过程语句 1195．1．2  initial过程语句 1225．2  块语句 1235．2．1  串行块begin-end 1235．2．2  并行块fork-join 1245．3  赋值语句 1255．3．1  持续赋值与过程赋值 1255．3．2  阻塞赋值与非阻塞赋值 1265．4  条件语句 1285．4．1  if-else语句 1285．4．2  case语句 1295．5  循环语句 1345．5．1  for语句 1345．5．2  repeat、while、forever语句 1355．6  编译指示语句 1375．7  任务与函数 1395．7．1  任务（task） 1395．7．2  函数（function） 1415．8  顺序执行与并发执行 1445．9  Verilog―2001语言标准 145习题5 154实验与设计 155第6章  Verilog设计进阶 1616．1  Verilog设计的层次 1616．2  门级结构描述 1616．2．1  Verilog门元件 1626．2．2  门级结构描述 1656．3  行为描述 1656．4  数据流描述 1666．5  不同描述风格的设计 1686．5．1  半加器设计 1686．5．2  1位全加器设计 1696．5．3  加法器的级连 1706．6  多层次结构电路的设计 1716．6．1  模块例化 1726．6．2  用parameter进行参数传递 1746．6．3  用defparam进行参数重载 1766．7  常用组合逻辑电路设计 1766．7．1  门电路 1766．7．2  编译码器 1776．8  常用时序逻辑电路设计 1796．8．1  触发器 1796．8．2  锁存器与寄存器 1806．8．3  计数器与串并转换器 1826．8．4  简易微处理器 1826．9  三态逻辑设计 184习题6 186实验与设计 186第7章  Verilog常用外设驱动 1907．1  4×4矩阵键盘 1907．2  标准PS/2键盘 1927．3  字符液晶 1987．4  汉字图形点阵液晶 2047．5  VGA显示器 2097．5．1  VGA显示原理与时序 2097．5．2  VGA彩条信号发生器 2137．5．3  VGA图像显示与控制 2157．6  乐曲演奏电路 221习题7 226实验与设计 227第8章  有限状态机设计 2368．1  有限状态机 2368．2  有限状态机的Verilog描述 2388．2．1  用三个过程描述 2398．2．2  用两个过程描述 2408．2．3  单过程描述 2418．3  状态编码 2428．3．1  常用的编码方式 2428．3．2  状态编码的定义 2448．3．3  用属性指定状态编码方式 2488．4  有限状态机设计要点 2488．4．1  复位和起始状态的选择 2498．4．2  多余状态的处理 249习题8 250实验与设计 251第9章  Verilog Test Bench仿真 2549．1  系统任务与系统函数 2549．2  用户自定义元件 2589．2．1  组合电路UDP元件 2599．2．2  时序逻辑UDP元件 2609．3  延时模型的表示 2629．3．1  时间标尺定义`timescale 2629．3．2  延时的表示与延时说明块 2639．4  Test Bench测试平台 2649．5  组合电路和时序电路的仿真 2679．5．1  组合电路的仿真 2679．5．2  时序电路的仿真 269习题9 270实验与设计 270第10章  Verilog设计与应用 28010．1  数字频率测量 28010．1．1  数字过零检测 28010．1．2  等精度频率测量 28210．1．3  数字频率测量系统顶层设计 28310．1．4  仿真验证 28510．2  可重构IIR滤波器 28710．2．1  FPGA的动态重构 28710．2．2  IIR滤波器的原理 28810．2．3  可重构IIR滤波器的设计 28910．2．4  顶层设计源代码 29810．2．5  可重构IIR滤波器仿真 29810．3  QPSK调制器的FPGA实现 30110．3．1  QPSK调制原理 30110．3．2  QPSK调制器的设计实现 30210．3．3  QPSK调制器的仿真 31110．4  卷积码产生器 31210．4．1  卷积码原理 31210．4．2  卷积码编码器实现 31310．4．3  卷积码编码器仿真验证 31510．5  小型神经网络 31610．5．1  基本原理 31610．5．2  设计实现 31710．5．3  仿真验证 31910．6   数字AGC 32010．6．1  数字AGC技术的原理和设计思想 32010．6．2  数字AGC的实现 32110．7  信号音发生器 32810．7．1  线性码、A律码转换原理 32810．7．2  信号音发生器的Verilog实现 331习题11 334实验与设计 335附录  DE2-115介绍 339参考文献 341
