; BTOR description generated by Yosys 0.8+612 (git sha1 d6a289d3, g++ 9.1.1 -Os) for module shift_register_top.
1 sort bitvec 1
2 input 1 clk
3 sort bitvec 16
4 input 3 data_in
5 input 3 dut.regs[15].reg_inst.D
6 input 1 pop
7 input 1 push
8 input 1 rst
9 input 1 start
10 state 3 dut.regs[0].reg_inst.Q
11 output 10 data_out
12 sort bitvec 5
13 state 12 dut.count
14 redor 1 13
15 not 1 14
16 output 15 empty
17 const 12 10000
18 ugte 1 13 17
19 output 18 full
20 state 1 sb.ff_en.Q
21 state 1 sb.ff_magic_packet_exited.Q
22 not 1 21
23 and 1 20 22
24 state 12 sb.mpt.ff_cnt.Q
25 redor 1 24
26 and 1 23 25
27 not 1 20
28 and 1 7 27
29 uext 12 28 4
30 add 12 24 29
31 uext 12 6 4
32 sub 12 30 31
33 const 12 00000
34 ite 12 8 33 32
35 redor 1 34
36 not 1 35
37 and 1 26 36
38 not 1 37
39 state 3 sb.ff_magic_packet.Q
40 eq 1 39 10
41 or 1 38 40
42 output 41 prop_signal
43 not 1 15
44 not 1 6
45 or 1 43 44
46 const 1 1
47 not 1 46
48 or 1 45 47
49 constraint 48
50 not 1 18
51 not 1 7
52 or 1 50 51
53 not 1 46
54 or 1 52 53
55 constraint 54
56 state 1 initstate
57 init 1 56 46
58 eq 1 8 56
59 not 1 46
60 or 1 58 59
61 constraint 60
62 not 1 18
63 not 1 7
64 or 1 62 63
65 not 1 46
66 or 1 64 65
67 constraint 66
68 not 1 15
69 not 1 6
70 or 1 68 69
71 not 1 46
72 or 1 70 71
73 constraint 72
74 input 1
75 ite 1 56 74 41
76 const 1 0
77 ite 1 56 76 46
78 not 1 75
79 and 1 77 78
80 bad 79
81 uext 1 37 0 data_out_vld
82 uext 1 2 0 dut.clk
83 uext 3 4 0 dut.data_in
84 uext 3 10 0 dut.data_out
85 uext 1 15 0 dut.empty
86 uext 3 10 0 dut.entries[0]
87 state 3 dut.regs[10].reg_inst.Q
88 uext 3 87 0 dut.entries[10]
89 state 3 dut.regs[11].reg_inst.Q
90 uext 3 89 0 dut.entries[11]
91 state 3 dut.regs[12].reg_inst.Q
92 uext 3 91 0 dut.entries[12]
93 state 3 dut.regs[13].reg_inst.Q
94 uext 3 93 0 dut.entries[13]
95 state 3 dut.regs[14].reg_inst.Q
96 uext 3 95 0 dut.entries[14]
97 state 3 dut.regs[15].reg_inst.Q
98 uext 3 97 0 dut.entries[15]
99 state 3 dut.regs[1].reg_inst.Q
100 uext 3 99 0 dut.entries[1]
101 state 3 dut.regs[2].reg_inst.Q
102 uext 3 101 0 dut.entries[2]
103 state 3 dut.regs[3].reg_inst.Q
104 uext 3 103 0 dut.entries[3]
105 state 3 dut.regs[4].reg_inst.Q
106 uext 3 105 0 dut.entries[4]
107 state 3 dut.regs[5].reg_inst.Q
108 uext 3 107 0 dut.entries[5]
109 state 3 dut.regs[6].reg_inst.Q
110 uext 3 109 0 dut.entries[6]
111 state 3 dut.regs[7].reg_inst.Q
112 uext 3 111 0 dut.entries[7]
113 state 3 dut.regs[8].reg_inst.Q
114 uext 3 113 0 dut.entries[8]
115 state 3 dut.regs[9].reg_inst.Q
116 uext 3 115 0 dut.entries[9]
117 uext 1 18 0 dut.full
118 const 3 0000000000000000
119 ite 3 6 99 118
120 sort bitvec 32
121 uext 120 13 27
122 uext 120 6 31
123 sub 120 121 122
124 redor 1 123
125 not 1 124
126 and 1 7 125
127 ite 3 126 4 119
128 uext 3 127 0 dut.next_val[0]
129 ite 3 6 89 118
130 sort bitvec 4
131 const 130 1010
132 uext 120 131 28
133 eq 1 123 132
134 and 1 7 133
135 ite 3 134 4 129
136 uext 3 135 0 dut.next_val[10]
137 ite 3 6 91 118
138 const 130 1011
139 uext 120 138 28
140 eq 1 123 139
141 and 1 7 140
142 ite 3 141 4 137
143 uext 3 142 0 dut.next_val[11]
144 ite 3 6 93 118
145 const 130 1100
146 uext 120 145 28
147 eq 1 123 146
148 and 1 7 147
149 ite 3 148 4 144
150 uext 3 149 0 dut.next_val[12]
151 ite 3 6 95 118
152 const 130 1101
153 uext 120 152 28
154 eq 1 123 153
155 and 1 7 154
156 ite 3 155 4 151
157 uext 3 156 0 dut.next_val[13]
158 ite 3 6 97 118
159 const 130 1110
160 uext 120 159 28
161 eq 1 123 160
162 and 1 7 161
163 ite 3 162 4 158
164 uext 3 163 0 dut.next_val[14]
165 uext 3 5 0 dut.next_val[15]
166 ite 3 6 101 118
167 uext 120 46 31
168 eq 1 123 167
169 and 1 7 168
170 ite 3 169 4 166
171 uext 3 170 0 dut.next_val[1]
172 ite 3 6 103 118
173 sort bitvec 2
174 const 173 10
175 uext 120 174 30
176 eq 1 123 175
177 and 1 7 176
178 ite 3 177 4 172
179 uext 3 178 0 dut.next_val[2]
180 ite 3 6 105 118
181 const 173 11
182 uext 120 181 30
183 eq 1 123 182
184 and 1 7 183
185 ite 3 184 4 180
186 uext 3 185 0 dut.next_val[3]
187 ite 3 6 107 118
188 sort bitvec 3
189 const 188 100
190 uext 120 189 29
191 eq 1 123 190
192 and 1 7 191
193 ite 3 192 4 187
194 uext 3 193 0 dut.next_val[4]
195 ite 3 6 109 118
196 const 188 101
197 uext 120 196 29
198 eq 1 123 197
199 and 1 7 198
200 ite 3 199 4 195
201 uext 3 200 0 dut.next_val[5]
202 ite 3 6 111 118
203 const 188 110
204 uext 120 203 29
205 eq 1 123 204
206 and 1 7 205
207 ite 3 206 4 202
208 uext 3 207 0 dut.next_val[6]
209 ite 3 6 113 118
210 const 188 111
211 uext 120 210 29
212 eq 1 123 211
213 and 1 7 212
214 ite 3 213 4 209
215 uext 3 214 0 dut.next_val[7]
216 ite 3 6 115 118
217 const 130 1000
218 uext 120 217 28
219 eq 1 123 218
220 and 1 7 219
221 ite 3 220 4 216
222 uext 3 221 0 dut.next_val[8]
223 ite 3 6 87 118
224 const 130 1001
225 uext 120 224 28
226 eq 1 123 225
227 and 1 7 226
228 ite 3 227 4 223
229 uext 3 228 0 dut.next_val[9]
230 uext 1 6 0 dut.pop
231 uext 1 7 0 dut.push
232 and 1 7 15
233 or 1 6 232
234 uext 12 46 4
235 eq 1 13 234
236 and 1 7 235
237 or 1 6 236
238 uext 12 174 3
239 eq 1 13 238
240 and 1 7 239
241 or 1 6 240
242 uext 12 181 3
243 eq 1 13 242
244 and 1 7 243
245 or 1 6 244
246 uext 12 189 2
247 eq 1 13 246
248 and 1 7 247
249 or 1 6 248
250 uext 12 196 2
251 eq 1 13 250
252 and 1 7 251
253 or 1 6 252
254 uext 12 203 2
255 eq 1 13 254
256 and 1 7 255
257 or 1 6 256
258 uext 12 210 2
259 eq 1 13 258
260 and 1 7 259
261 or 1 6 260
262 uext 12 217 1
263 eq 1 13 262
264 and 1 7 263
265 or 1 6 264
266 uext 12 224 1
267 eq 1 13 266
268 and 1 7 267
269 or 1 6 268
270 uext 12 131 1
271 eq 1 13 270
272 and 1 7 271
273 or 1 6 272
274 uext 12 138 1
275 eq 1 13 274
276 and 1 7 275
277 or 1 6 276
278 uext 12 145 1
279 eq 1 13 278
280 and 1 7 279
281 or 1 6 280
282 uext 12 152 1
283 eq 1 13 282
284 and 1 7 283
285 or 1 6 284
286 uext 12 159 1
287 eq 1 13 286
288 and 1 7 287
289 or 1 6 288
290 const 130 1111
291 uext 12 290 1
292 eq 1 13 291
293 and 1 7 292
294 or 1 6 293
295 concat 173 237 233
296 concat 188 241 295
297 concat 130 245 296
298 concat 12 249 297
299 sort bitvec 6
300 concat 299 253 298
301 sort bitvec 7
302 concat 301 257 300
303 sort bitvec 8
304 concat 303 261 302
305 sort bitvec 9
306 concat 305 265 304
307 sort bitvec 10
308 concat 307 269 306
309 sort bitvec 11
310 concat 309 273 308
311 sort bitvec 12
312 concat 311 277 310
313 sort bitvec 13
314 concat 313 281 312
315 sort bitvec 14
316 concat 315 285 314
317 sort bitvec 15
318 concat 317 289 316
319 concat 3 294 318
320 uext 3 319 0 dut.reg_en
321 uext 3 127 0 dut.regs[0].reg_inst.D
322 uext 1 2 0 dut.regs[0].reg_inst.clk
323 uext 1 233 0 dut.regs[0].reg_inst.en
324 uext 1 8 0 dut.regs[0].reg_inst.rst
325 uext 3 135 0 dut.regs[10].reg_inst.D
326 uext 1 2 0 dut.regs[10].reg_inst.clk
327 uext 1 273 0 dut.regs[10].reg_inst.en
328 uext 1 8 0 dut.regs[10].reg_inst.rst
329 uext 3 142 0 dut.regs[11].reg_inst.D
330 uext 1 2 0 dut.regs[11].reg_inst.clk
331 uext 1 277 0 dut.regs[11].reg_inst.en
332 uext 1 8 0 dut.regs[11].reg_inst.rst
333 uext 3 149 0 dut.regs[12].reg_inst.D
334 uext 1 2 0 dut.regs[12].reg_inst.clk
335 uext 1 281 0 dut.regs[12].reg_inst.en
336 uext 1 8 0 dut.regs[12].reg_inst.rst
337 uext 3 156 0 dut.regs[13].reg_inst.D
338 uext 1 2 0 dut.regs[13].reg_inst.clk
339 uext 1 285 0 dut.regs[13].reg_inst.en
340 uext 1 8 0 dut.regs[13].reg_inst.rst
341 uext 3 163 0 dut.regs[14].reg_inst.D
342 uext 1 2 0 dut.regs[14].reg_inst.clk
343 uext 1 289 0 dut.regs[14].reg_inst.en
344 uext 1 8 0 dut.regs[14].reg_inst.rst
345 uext 1 2 0 dut.regs[15].reg_inst.clk
346 uext 1 294 0 dut.regs[15].reg_inst.en
347 uext 1 8 0 dut.regs[15].reg_inst.rst
348 uext 3 170 0 dut.regs[1].reg_inst.D
349 uext 1 2 0 dut.regs[1].reg_inst.clk
350 uext 1 237 0 dut.regs[1].reg_inst.en
351 uext 1 8 0 dut.regs[1].reg_inst.rst
352 uext 3 178 0 dut.regs[2].reg_inst.D
353 uext 1 2 0 dut.regs[2].reg_inst.clk
354 uext 1 241 0 dut.regs[2].reg_inst.en
355 uext 1 8 0 dut.regs[2].reg_inst.rst
356 uext 3 185 0 dut.regs[3].reg_inst.D
357 uext 1 2 0 dut.regs[3].reg_inst.clk
358 uext 1 245 0 dut.regs[3].reg_inst.en
359 uext 1 8 0 dut.regs[3].reg_inst.rst
360 uext 3 193 0 dut.regs[4].reg_inst.D
361 uext 1 2 0 dut.regs[4].reg_inst.clk
362 uext 1 249 0 dut.regs[4].reg_inst.en
363 uext 1 8 0 dut.regs[4].reg_inst.rst
364 uext 3 200 0 dut.regs[5].reg_inst.D
365 uext 1 2 0 dut.regs[5].reg_inst.clk
366 uext 1 253 0 dut.regs[5].reg_inst.en
367 uext 1 8 0 dut.regs[5].reg_inst.rst
368 uext 3 207 0 dut.regs[6].reg_inst.D
369 uext 1 2 0 dut.regs[6].reg_inst.clk
370 uext 1 257 0 dut.regs[6].reg_inst.en
371 uext 1 8 0 dut.regs[6].reg_inst.rst
372 uext 3 214 0 dut.regs[7].reg_inst.D
373 uext 1 2 0 dut.regs[7].reg_inst.clk
374 uext 1 261 0 dut.regs[7].reg_inst.en
375 uext 1 8 0 dut.regs[7].reg_inst.rst
376 uext 3 221 0 dut.regs[8].reg_inst.D
377 uext 1 2 0 dut.regs[8].reg_inst.clk
378 uext 1 265 0 dut.regs[8].reg_inst.en
379 uext 1 8 0 dut.regs[8].reg_inst.rst
380 uext 3 228 0 dut.regs[9].reg_inst.D
381 uext 1 2 0 dut.regs[9].reg_inst.clk
382 uext 1 269 0 dut.regs[9].reg_inst.en
383 uext 1 8 0 dut.regs[9].reg_inst.rst
384 uext 1 8 0 dut.rst
385 uext 1 20 0 en
386 uext 1 2 0 sb.clk
387 uext 12 24 0 sb.cnt
388 uext 3 4 0 sb.data_in
389 uext 3 10 0 sb.data_out
390 uext 1 37 0 sb.data_out_vld
391 uext 1 20 0 sb.en
392 and 1 9 7
393 or 1 20 392
394 uext 1 393 0 sb.ff_en.D
395 uext 1 2 0 sb.ff_en.clk
396 not 1 20
397 uext 1 396 0 sb.ff_en.en
398 uext 1 8 0 sb.ff_en.rst
399 uext 3 4 0 sb.ff_magic_packet.D
400 uext 1 2 0 sb.ff_magic_packet.clk
401 and 1 392 396
402 uext 1 401 0 sb.ff_magic_packet.en
403 uext 1 8 0 sb.ff_magic_packet.rst
404 or 1 37 21
405 uext 1 404 0 sb.ff_magic_packet_exited.D
406 uext 1 2 0 sb.ff_magic_packet_exited.clk
407 uext 1 46 0 sb.ff_magic_packet_exited.en
408 uext 1 8 0 sb.ff_magic_packet_exited.rst
409 uext 3 39 0 sb.magic_packet
410 uext 1 21 0 sb.magic_packet_exited
411 uext 1 20 0 sb.mpt.captured
412 uext 1 2 0 sb.mpt.clk
413 uext 12 24 0 sb.mpt.cnt
414 uext 12 34 0 sb.mpt.ff_cnt.D
415 uext 1 2 0 sb.mpt.ff_cnt.clk
416 or 1 7 6
417 or 1 416 8
418 or 1 417 20
419 uext 1 418 0 sb.mpt.ff_cnt.en
420 uext 1 8 0 sb.mpt.ff_cnt.rst
421 uext 12 34 0 sb.mpt.next_cnt
422 uext 1 6 0 sb.mpt.pop
423 uext 1 7 0 sb.mpt.push
424 uext 12 30 0 sb.mpt.push_cnt
425 uext 1 8 0 sb.mpt.rst
426 uext 12 34 0 sb.next_cnt
427 uext 1 393 0 sb.next_en
428 uext 1 404 0 sb.next_magic_packet_exited
429 uext 1 6 0 sb.pop
430 uext 1 41 0 sb.prop_signal
431 uext 1 7 0 sb.push
432 uext 1 8 0 sb.rst
433 uext 1 9 0 sb.start
434 uext 1 46 0 trail_initstate
435 ite 3 233 127 10
436 ite 3 8 118 435
437 next 3 10 436
438 uext 12 7 4
439 add 12 13 438
440 uext 12 6 4
441 sub 12 439 440
442 ite 12 8 33 441
443 next 12 13 442
444 ite 1 396 393 20
445 ite 1 8 76 444
446 next 1 20 445
447 ite 1 46 404 21
448 ite 1 8 76 447
449 next 1 21 448
450 ite 12 418 34 24
451 ite 12 8 33 450
452 next 12 24 451
453 ite 3 401 4 39
454 ite 3 8 118 453
455 next 3 39 454
456 next 1 56 76
457 ite 3 273 135 87
458 ite 3 8 118 457
459 next 3 87 458
460 ite 3 277 142 89
461 ite 3 8 118 460
462 next 3 89 461
463 ite 3 281 149 91
464 ite 3 8 118 463
465 next 3 91 464
466 ite 3 285 156 93
467 ite 3 8 118 466
468 next 3 93 467
469 ite 3 289 163 95
470 ite 3 8 118 469
471 next 3 95 470
472 ite 3 294 5 97
473 ite 3 8 118 472
474 next 3 97 473
475 ite 3 237 170 99
476 ite 3 8 118 475
477 next 3 99 476
478 ite 3 241 178 101
479 ite 3 8 118 478
480 next 3 101 479
481 ite 3 245 185 103
482 ite 3 8 118 481
483 next 3 103 482
484 ite 3 249 193 105
485 ite 3 8 118 484
486 next 3 105 485
487 ite 3 253 200 107
488 ite 3 8 118 487
489 next 3 107 488
490 ite 3 257 207 109
491 ite 3 8 118 490
492 next 3 109 491
493 ite 3 261 214 111
494 ite 3 8 118 493
495 next 3 111 494
496 ite 3 265 221 113
497 ite 3 8 118 496
498 next 3 113 497
499 ite 3 269 228 115
500 ite 3 8 118 499
501 next 3 115 500
; end of yosys output
