TimeQuest Timing Analyzer report for cpu
Mon Dec 11 14:20:20 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cpu                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 382.56 MHz ; 382.56 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.614 ; -79.058       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -81.222               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.614 ; ctrl:controller|state.s1             ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.591      ;
; -1.614 ; ctrl:controller|state.s1             ; ctrl:controller|imm[2]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.591      ;
; -1.614 ; ctrl:controller|state.s1             ; ctrl:controller|imm[3]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.591      ;
; -1.614 ; ctrl:controller|state.s1             ; ctrl:controller|imm[1]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.591      ;
; -1.540 ; ctrl:controller|state.s4_2           ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.576      ;
; -1.540 ; ctrl:controller|state.s4_2           ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.576      ;
; -1.540 ; ctrl:controller|state.s4_2           ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.576      ;
; -1.490 ; ctrl:controller|state.s4_1           ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.526      ;
; -1.490 ; ctrl:controller|state.s4_1           ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.526      ;
; -1.490 ; ctrl:controller|state.s4_1           ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.526      ;
; -1.475 ; ctrl:controller|state.s4             ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.511      ;
; -1.475 ; ctrl:controller|state.s4             ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.511      ;
; -1.475 ; ctrl:controller|state.s4             ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.511      ;
; -1.460 ; dp:datapath|alu:ULA|output[3]        ; d0~reg0                                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.422      ;
; -1.459 ; dp:datapath|alu:ULA|output[3]        ; e0~reg0                                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.421      ;
; -1.456 ; dp:datapath|alu:ULA|output[3]        ; f0~reg0                                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.418      ;
; -1.417 ; dp:datapath|alu:ULA|output[2]        ; d0~reg0                                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.379      ;
; -1.416 ; ctrl:controller|imm[3]               ; dp:datapath|rf:Registradores|output[3] ; clk          ; clk         ; 1.000        ; -0.255     ; 2.197      ;
; -1.416 ; dp:datapath|alu:ULA|output[2]        ; e0~reg0                                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.378      ;
; -1.413 ; ctrl:controller|imm[3]               ; dp:datapath|rf:Registradores|output[1] ; clk          ; clk         ; 1.000        ; -0.255     ; 2.194      ;
; -1.413 ; dp:datapath|alu:ULA|output[2]        ; f0~reg0                                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.375      ;
; -1.395 ; ctrl:controller|OPCODE[1]            ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 2.590      ;
; -1.395 ; ctrl:controller|OPCODE[1]            ; ctrl:controller|imm[2]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 2.590      ;
; -1.395 ; ctrl:controller|OPCODE[1]            ; ctrl:controller|imm[3]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 2.590      ;
; -1.395 ; ctrl:controller|OPCODE[1]            ; ctrl:controller|imm[1]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 2.590      ;
; -1.386 ; ctrl:controller|imm[3]               ; dp:datapath|rf:Registradores|output[0] ; clk          ; clk         ; 1.000        ; -0.255     ; 2.167      ;
; -1.378 ; ctrl:controller|imm[3]               ; dp:datapath|rf:Registradores|output[2] ; clk          ; clk         ; 1.000        ; -0.255     ; 2.159      ;
; -1.351 ; ctrl:controller|OPCODE[3]            ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.218      ; 2.605      ;
; -1.351 ; ctrl:controller|OPCODE[3]            ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.218      ; 2.605      ;
; -1.351 ; ctrl:controller|OPCODE[3]            ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.218      ; 2.605      ;
; -1.350 ; ctrl:controller|OP[1]                ; dp:datapath|alu:ULA|output[0]          ; clk          ; clk         ; 1.000        ; 0.027      ; 2.413      ;
; -1.350 ; ctrl:controller|OP[1]                ; dp:datapath|alu:ULA|output[1]          ; clk          ; clk         ; 1.000        ; 0.027      ; 2.413      ;
; -1.350 ; ctrl:controller|OP[1]                ; dp:datapath|alu:ULA|output[2]          ; clk          ; clk         ; 1.000        ; 0.027      ; 2.413      ;
; -1.350 ; ctrl:controller|OP[1]                ; dp:datapath|alu:ULA|output[3]          ; clk          ; clk         ; 1.000        ; 0.027      ; 2.413      ;
; -1.341 ; ctrl:controller|state.s4_2           ; ctrl:controller|sel_mux                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.377      ;
; -1.331 ; ctrl:controller|state.done           ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.308      ;
; -1.331 ; ctrl:controller|state.done           ; ctrl:controller|imm[2]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.308      ;
; -1.331 ; ctrl:controller|state.done           ; ctrl:controller|imm[3]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.308      ;
; -1.331 ; ctrl:controller|state.done           ; ctrl:controller|imm[1]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.308      ;
; -1.328 ; ctrl:controller|state.s4_1           ; ctrl:controller|en_acc                 ; clk          ; clk         ; 1.000        ; -0.063     ; 2.301      ;
; -1.303 ; dp:datapath|rf:Registradores|out2[3] ; dp:datapath|rf:Registradores|output[3] ; clk          ; clk         ; 1.000        ; -0.461     ; 1.878      ;
; -1.296 ; ctrl:controller|OPCODE[0]            ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 2.491      ;
; -1.296 ; ctrl:controller|OPCODE[0]            ; ctrl:controller|imm[2]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 2.491      ;
; -1.296 ; ctrl:controller|OPCODE[0]            ; ctrl:controller|imm[3]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 2.491      ;
; -1.296 ; ctrl:controller|OPCODE[0]            ; ctrl:controller|imm[1]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 2.491      ;
; -1.284 ; dp:datapath|rf:Registradores|out2[1] ; dp:datapath|rf:Registradores|output[1] ; clk          ; clk         ; 1.000        ; -0.461     ; 1.859      ;
; -1.272 ; ctrl:controller|state.s4_3           ; ctrl:controller|en_acc                 ; clk          ; clk         ; 1.000        ; -0.063     ; 2.245      ;
; -1.262 ; dp:datapath|acc:Acumulador|output[0] ; dp:datapath|alu:ULA|output[2]          ; clk          ; clk         ; 1.000        ; 0.340      ; 2.638      ;
; -1.256 ; ctrl:controller|imm[3]               ; dp:datapath|rf:Registradores|out0[0]   ; clk          ; clk         ; 1.000        ; 0.078      ; 2.370      ;
; -1.256 ; ctrl:controller|imm[3]               ; dp:datapath|rf:Registradores|out0[1]   ; clk          ; clk         ; 1.000        ; 0.078      ; 2.370      ;
; -1.256 ; ctrl:controller|imm[3]               ; dp:datapath|rf:Registradores|out0[2]   ; clk          ; clk         ; 1.000        ; 0.078      ; 2.370      ;
; -1.256 ; ctrl:controller|imm[3]               ; dp:datapath|rf:Registradores|out0[3]   ; clk          ; clk         ; 1.000        ; 0.078      ; 2.370      ;
; -1.253 ; ctrl:controller|OP[3]                ; dp:datapath|alu:ULA|output[0]          ; clk          ; clk         ; 1.000        ; 0.027      ; 2.316      ;
; -1.253 ; ctrl:controller|OPCODE[1]            ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.218      ; 2.507      ;
; -1.253 ; ctrl:controller|OPCODE[1]            ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.218      ; 2.507      ;
; -1.253 ; ctrl:controller|OPCODE[1]            ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.218      ; 2.507      ;
; -1.251 ; dp:datapath|acc:Acumulador|output[1] ; dp:datapath|alu:ULA|output[2]          ; clk          ; clk         ; 1.000        ; 0.340      ; 2.627      ;
; -1.249 ; ctrl:controller|OPCODE[0]            ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.218      ; 2.503      ;
; -1.249 ; ctrl:controller|OPCODE[0]            ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.218      ; 2.503      ;
; -1.249 ; ctrl:controller|OPCODE[0]            ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.218      ; 2.503      ;
; -1.248 ; ctrl:controller|imm[3]               ; dp:datapath|rf:Registradores|out1[0]   ; clk          ; clk         ; 1.000        ; 0.076      ; 2.360      ;
; -1.248 ; ctrl:controller|imm[3]               ; dp:datapath|rf:Registradores|out1[1]   ; clk          ; clk         ; 1.000        ; 0.076      ; 2.360      ;
; -1.248 ; ctrl:controller|imm[3]               ; dp:datapath|rf:Registradores|out1[2]   ; clk          ; clk         ; 1.000        ; 0.076      ; 2.360      ;
; -1.248 ; ctrl:controller|imm[3]               ; dp:datapath|rf:Registradores|out1[3]   ; clk          ; clk         ; 1.000        ; 0.076      ; 2.360      ;
; -1.219 ; ctrl:controller|state.s4_2           ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.196      ;
; -1.219 ; ctrl:controller|state.s4_2           ; ctrl:controller|imm[2]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.196      ;
; -1.219 ; ctrl:controller|state.s4_2           ; ctrl:controller|imm[3]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.196      ;
; -1.219 ; ctrl:controller|state.s4_2           ; ctrl:controller|imm[1]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.196      ;
; -1.214 ; ctrl:controller|en_acc               ; ctrl:controller|en_acc                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.250      ;
; -1.211 ; ctrl:controller|OP[3]                ; dp:datapath|alu:ULA|output[1]          ; clk          ; clk         ; 1.000        ; 0.027      ; 2.274      ;
; -1.211 ; ctrl:controller|OP[3]                ; dp:datapath|alu:ULA|output[2]          ; clk          ; clk         ; 1.000        ; 0.027      ; 2.274      ;
; -1.211 ; ctrl:controller|OP[3]                ; dp:datapath|alu:ULA|output[3]          ; clk          ; clk         ; 1.000        ; 0.027      ; 2.274      ;
; -1.203 ; dp:datapath|acc:Acumulador|output[0] ; dp:datapath|alu:ULA|output[3]          ; clk          ; clk         ; 1.000        ; 0.340      ; 2.579      ;
; -1.199 ; ctrl:controller|en_rf                ; dp:datapath|rf:Registradores|output[0] ; clk          ; clk         ; 1.000        ; -0.314     ; 1.921      ;
; -1.199 ; ctrl:controller|en_rf                ; dp:datapath|rf:Registradores|output[1] ; clk          ; clk         ; 1.000        ; -0.314     ; 1.921      ;
; -1.199 ; ctrl:controller|en_rf                ; dp:datapath|rf:Registradores|output[2] ; clk          ; clk         ; 1.000        ; -0.314     ; 1.921      ;
; -1.199 ; ctrl:controller|en_rf                ; dp:datapath|rf:Registradores|output[3] ; clk          ; clk         ; 1.000        ; -0.314     ; 1.921      ;
; -1.193 ; ctrl:controller|state.s2             ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.170      ;
; -1.193 ; ctrl:controller|state.s2             ; ctrl:controller|imm[2]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.170      ;
; -1.193 ; ctrl:controller|state.s2             ; ctrl:controller|imm[3]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.170      ;
; -1.193 ; ctrl:controller|state.s2             ; ctrl:controller|imm[1]                 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.170      ;
; -1.192 ; dp:datapath|alu:ULA|output[1]        ; d0~reg0                                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.154      ;
; -1.192 ; dp:datapath|acc:Acumulador|output[1] ; dp:datapath|alu:ULA|output[3]          ; clk          ; clk         ; 1.000        ; 0.340      ; 2.568      ;
; -1.191 ; dp:datapath|alu:ULA|output[1]        ; e0~reg0                                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.153      ;
; -1.190 ; ctrl:controller|OPCODE[3]            ; ctrl:controller|sel_mux                ; clk          ; clk         ; 1.000        ; 0.218      ; 2.444      ;
; -1.188 ; ctrl:controller|PC[0]                ; ctrl:controller|OPCODE[0]              ; clk          ; clk         ; 1.000        ; -0.155     ; 2.069      ;
; -1.188 ; dp:datapath|alu:ULA|output[1]        ; f0~reg0                                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.150      ;
; -1.184 ; ctrl:controller|en_acc               ; dp:datapath|acc:Acumulador|output[0]   ; clk          ; clk         ; 1.000        ; -0.250     ; 1.970      ;
; -1.184 ; ctrl:controller|en_acc               ; dp:datapath|acc:Acumulador|output[1]   ; clk          ; clk         ; 1.000        ; -0.250     ; 1.970      ;
; -1.184 ; ctrl:controller|en_acc               ; dp:datapath|acc:Acumulador|output[2]   ; clk          ; clk         ; 1.000        ; -0.250     ; 1.970      ;
; -1.184 ; ctrl:controller|en_acc               ; dp:datapath|acc:Acumulador|output[3]   ; clk          ; clk         ; 1.000        ; -0.250     ; 1.970      ;
; -1.175 ; ctrl:controller|state.s4             ; ctrl:controller|en_acc                 ; clk          ; clk         ; 1.000        ; -0.063     ; 2.148      ;
; -1.170 ; dp:datapath|acc:Acumulador|output[0] ; dp:datapath|alu:ULA|output[0]          ; clk          ; clk         ; 1.000        ; 0.340      ; 2.546      ;
; -1.169 ; ctrl:controller|imm[2]               ; dp:datapath|rf:Registradores|out3[0]   ; clk          ; clk         ; 1.000        ; 0.206      ; 2.411      ;
; -1.169 ; ctrl:controller|imm[2]               ; dp:datapath|rf:Registradores|out3[1]   ; clk          ; clk         ; 1.000        ; 0.206      ; 2.411      ;
; -1.169 ; ctrl:controller|imm[2]               ; dp:datapath|rf:Registradores|out3[2]   ; clk          ; clk         ; 1.000        ; 0.206      ; 2.411      ;
; -1.169 ; ctrl:controller|imm[2]               ; dp:datapath|rf:Registradores|out3[3]   ; clk          ; clk         ; 1.000        ; 0.206      ; 2.411      ;
; -1.168 ; ctrl:controller|PC[0]                ; ctrl:controller|PC[1]                  ; clk          ; clk         ; 1.000        ; 0.043      ; 2.247      ;
; -1.162 ; ctrl:controller|PC[1]                ; ctrl:controller|OPCODE[0]              ; clk          ; clk         ; 1.000        ; -0.198     ; 2.000      ;
; -1.147 ; ctrl:controller|OPCODE[3]            ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; 0.159      ; 2.342      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                      ;
+-------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ctrl:controller|state.s0               ; ctrl:controller|state.s0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|PC[0]                  ; ctrl:controller|PC[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|en_acc                 ; ctrl:controller|en_acc               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|state.done             ; ctrl:controller|state.done           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.462 ; dp:datapath|rf:Registradores|output[2] ; dp:datapath|alu:ULA|output[2]        ; clk          ; clk         ; 0.000        ; 0.341      ; 1.069      ;
; 0.464 ; dp:datapath|rf:Registradores|output[1] ; dp:datapath|alu:ULA|output[1]        ; clk          ; clk         ; 0.000        ; 0.341      ; 1.071      ;
; 0.498 ; dp:datapath|rf:Registradores|output[3] ; dp:datapath|alu:ULA|output[3]        ; clk          ; clk         ; 0.000        ; 0.341      ; 1.105      ;
; 0.499 ; dp:datapath|acc:Acumulador|output[2]   ; dp:datapath|rf:Registradores|out2[2] ; clk          ; clk         ; 0.000        ; 0.460      ; 1.225      ;
; 0.499 ; dp:datapath|acc:Acumulador|output[3]   ; dp:datapath|rf:Registradores|out2[3] ; clk          ; clk         ; 0.000        ; 0.460      ; 1.225      ;
; 0.502 ; dp:datapath|acc:Acumulador|output[0]   ; dp:datapath|rf:Registradores|out3[0] ; clk          ; clk         ; 0.000        ; 0.460      ; 1.228      ;
; 0.502 ; dp:datapath|acc:Acumulador|output[0]   ; dp:datapath|rf:Registradores|out2[0] ; clk          ; clk         ; 0.000        ; 0.460      ; 1.228      ;
; 0.502 ; dp:datapath|acc:Acumulador|output[2]   ; dp:datapath|rf:Registradores|out3[2] ; clk          ; clk         ; 0.000        ; 0.460      ; 1.228      ;
; 0.502 ; dp:datapath|acc:Acumulador|output[3]   ; dp:datapath|rf:Registradores|out3[3] ; clk          ; clk         ; 0.000        ; 0.460      ; 1.228      ;
; 0.509 ; ctrl:controller|ADDRESS[1]             ; ctrl:controller|imm[1]               ; clk          ; clk         ; 0.000        ; 0.159      ; 0.934      ;
; 0.514 ; ctrl:controller|ADDRESS[2]             ; ctrl:controller|imm[2]               ; clk          ; clk         ; 0.000        ; 0.159      ; 0.939      ;
; 0.516 ; opcode_in[0]                           ; a4~reg0                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.524 ; opcode_in[3]                           ; a1~reg0                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.527 ; opcode_in[1]                           ; a3~reg0                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.542 ; ctrl:controller|OPCODE[3]              ; ctrl:controller|state.s4_2           ; clk          ; clk         ; 0.000        ; 0.218      ; 1.026      ;
; 0.545 ; ctrl:controller|OPCODE[3]              ; ctrl:controller|OP[3]                ; clk          ; clk         ; 0.000        ; 0.218      ; 1.029      ;
; 0.599 ; dp:datapath|rf:Registradores|output[0] ; dp:datapath|alu:ULA|output[0]        ; clk          ; clk         ; 0.000        ; 0.341      ; 1.206      ;
; 0.611 ; ctrl:controller|ADDRESS[0]             ; ctrl:controller|imm[0]               ; clk          ; clk         ; 0.000        ; 0.159      ; 1.036      ;
; 0.641 ; dp:datapath|acc:Acumulador|output[1]   ; dp:datapath|rf:Registradores|out2[1] ; clk          ; clk         ; 0.000        ; 0.460      ; 1.367      ;
; 0.641 ; dp:datapath|acc:Acumulador|output[1]   ; dp:datapath|rf:Registradores|out3[1] ; clk          ; clk         ; 0.000        ; 0.460      ; 1.367      ;
; 0.645 ; ctrl:controller|state.s4_1             ; ctrl:controller|state.s4_2           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.721 ; dp:datapath|alu:ULA|output[3]          ; b~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.028      ;
; 0.721 ; dp:datapath|alu:ULA|output[3]          ; g~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.028      ;
; 0.722 ; dp:datapath|alu:ULA|output[3]          ; output[3]~reg0                       ; clk          ; clk         ; 0.000        ; 0.041      ; 1.029      ;
; 0.722 ; dp:datapath|alu:ULA|output[3]          ; a~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.029      ;
; 0.722 ; dp:datapath|alu:ULA|output[3]          ; c~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.029      ;
; 0.722 ; dp:datapath|alu:ULA|output[3]          ; e~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.029      ;
; 0.723 ; dp:datapath|alu:ULA|output[3]          ; d~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.030      ;
; 0.723 ; dp:datapath|alu:ULA|output[3]          ; f~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.030      ;
; 0.724 ; dp:datapath|alu:ULA|output[1]          ; a0~reg0                              ; clk          ; clk         ; 0.000        ; 0.041      ; 1.031      ;
; 0.749 ; dp:datapath|alu:ULA|output[0]          ; output[0]~reg0                       ; clk          ; clk         ; 0.000        ; 0.041      ; 1.056      ;
; 0.751 ; opcode_in[3]                           ; a3~reg0                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
; 0.752 ; ctrl:controller|state.s4               ; ctrl:controller|sel_mux              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.018      ;
; 0.758 ; dp:datapath|acc:Acumulador|output[3]   ; dp:datapath|rf:Registradores|out0[3] ; clk          ; clk         ; 0.000        ; 0.332      ; 1.356      ;
; 0.761 ; ctrl:controller|state.s2               ; ctrl:controller|PC[1]                ; clk          ; clk         ; 0.000        ; -0.020     ; 1.007      ;
; 0.764 ; dp:datapath|acc:Acumulador|output[3]   ; dp:datapath|rf:Registradores|out1[3] ; clk          ; clk         ; 0.000        ; 0.330      ; 1.360      ;
; 0.769 ; ctrl:controller|PC[1]                  ; ctrl:controller|ADDRESS[3]           ; clk          ; clk         ; 0.000        ; -0.042     ; 0.993      ;
; 0.774 ; dp:datapath|acc:Acumulador|output[2]   ; dp:datapath|rf:Registradores|out0[2] ; clk          ; clk         ; 0.000        ; 0.332      ; 1.372      ;
; 0.774 ; dp:datapath|acc:Acumulador|output[2]   ; dp:datapath|rf:Registradores|out1[2] ; clk          ; clk         ; 0.000        ; 0.330      ; 1.370      ;
; 0.780 ; dp:datapath|acc:Acumulador|output[0]   ; dp:datapath|rf:Registradores|out0[0] ; clk          ; clk         ; 0.000        ; 0.332      ; 1.378      ;
; 0.786 ; dp:datapath|acc:Acumulador|output[0]   ; dp:datapath|rf:Registradores|out1[0] ; clk          ; clk         ; 0.000        ; 0.330      ; 1.382      ;
; 0.797 ; dp:datapath|acc:Acumulador|output[1]   ; dp:datapath|rf:Registradores|out0[1] ; clk          ; clk         ; 0.000        ; 0.332      ; 1.395      ;
; 0.797 ; dp:datapath|acc:Acumulador|output[1]   ; dp:datapath|rf:Registradores|out1[1] ; clk          ; clk         ; 0.000        ; 0.330      ; 1.393      ;
; 0.798 ; ctrl:controller|OPCODE[1]              ; ctrl:controller|OP[1]                ; clk          ; clk         ; 0.000        ; 0.218      ; 1.282      ;
; 0.813 ; ctrl:controller|PC[0]                  ; ctrl:controller|ADDRESS[3]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.080      ;
; 0.872 ; ctrl:controller|state.s4               ; ctrl:controller|OP[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.138      ;
; 0.872 ; ctrl:controller|state.s4               ; ctrl:controller|OP[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.138      ;
; 0.906 ; ctrl:controller|state.s4               ; ctrl:controller|OP[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.172      ;
; 0.914 ; ctrl:controller|PC[2]                  ; ctrl:controller|PC[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.180      ;
; 0.942 ; ctrl:controller|state.s4_1             ; ctrl:controller|en_rf                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.208      ;
; 0.948 ; dp:datapath|alu:ULA|output[2]          ; a~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.255      ;
; 0.949 ; dp:datapath|alu:ULA|output[2]          ; c~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.256      ;
; 0.949 ; dp:datapath|alu:ULA|output[2]          ; a0~reg0                              ; clk          ; clk         ; 0.000        ; 0.041      ; 1.256      ;
; 0.955 ; dp:datapath|alu:ULA|output[2]          ; output[2]~reg0                       ; clk          ; clk         ; 0.000        ; 0.041      ; 1.262      ;
; 0.955 ; ctrl:controller|OPCODE[0]              ; ctrl:controller|OP[0]                ; clk          ; clk         ; 0.000        ; 0.218      ; 1.439      ;
; 0.957 ; dp:datapath|alu:ULA|output[2]          ; b~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.264      ;
; 0.957 ; dp:datapath|alu:ULA|output[2]          ; g~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.264      ;
; 0.958 ; ctrl:controller|OPCODE[3]              ; ctrl:controller|state.done           ; clk          ; clk         ; 0.000        ; 0.218      ; 1.442      ;
; 0.958 ; dp:datapath|alu:ULA|output[2]          ; e~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.265      ;
; 0.959 ; dp:datapath|alu:ULA|output[2]          ; d~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.266      ;
; 0.960 ; dp:datapath|alu:ULA|output[2]          ; f~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.267      ;
; 0.988 ; ctrl:controller|ADDRESS[3]             ; ctrl:controller|imm[3]               ; clk          ; clk         ; 0.000        ; 0.003      ; 1.257      ;
; 0.992 ; dp:datapath|alu:ULA|output[3]          ; a0~reg0                              ; clk          ; clk         ; 0.000        ; 0.041      ; 1.299      ;
; 0.994 ; ctrl:controller|state.s4_3             ; ctrl:controller|state.s1             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.260      ;
; 1.004 ; ctrl:controller|state.s2               ; ctrl:controller|PC[2]                ; clk          ; clk         ; 0.000        ; -0.020     ; 1.250      ;
; 1.014 ; dp:datapath|alu:ULA|output[0]          ; c~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.321      ;
; 1.051 ; ctrl:controller|OP[1]                  ; opcode_in[1]                         ; clk          ; clk         ; 0.000        ; -0.047     ; 1.270      ;
; 1.054 ; ctrl:controller|state.s0               ; ctrl:controller|PC[0]                ; clk          ; clk         ; 0.000        ; -0.016     ; 1.304      ;
; 1.055 ; dp:datapath|alu:ULA|output[0]          ; a~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.362      ;
; 1.060 ; ctrl:controller|OPCODE[1]              ; ctrl:controller|state.s1             ; clk          ; clk         ; 0.000        ; 0.218      ; 1.544      ;
; 1.064 ; dp:datapath|alu:ULA|output[0]          ; b~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.371      ;
; 1.065 ; dp:datapath|alu:ULA|output[0]          ; g~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.372      ;
; 1.067 ; dp:datapath|alu:ULA|output[0]          ; e~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.374      ;
; 1.067 ; dp:datapath|alu:ULA|output[0]          ; d~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.374      ;
; 1.069 ; dp:datapath|alu:ULA|output[0]          ; f~reg0                               ; clk          ; clk         ; 0.000        ; 0.041      ; 1.376      ;
; 1.070 ; ctrl:controller|state.s4               ; ctrl:controller|state.s4_2           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.336      ;
; 1.072 ; ctrl:controller|state.s4               ; ctrl:controller|state.done           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.338      ;
; 1.072 ; dp:datapath|acc:Acumulador|output[3]   ; dp:datapath|alu:ULA|output[3]        ; clk          ; clk         ; 0.000        ; 0.340      ; 1.678      ;
; 1.078 ; ctrl:controller|state.s0               ; ctrl:controller|imm[0]               ; clk          ; clk         ; 0.000        ; -0.012     ; 1.332      ;
; 1.079 ; ctrl:controller|state.s0               ; ctrl:controller|imm[1]               ; clk          ; clk         ; 0.000        ; -0.012     ; 1.333      ;
; 1.080 ; ctrl:controller|state.s0               ; ctrl:controller|imm[2]               ; clk          ; clk         ; 0.000        ; -0.012     ; 1.334      ;
; 1.080 ; ctrl:controller|state.s4               ; ctrl:controller|en_rf                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.346      ;
; 1.085 ; ctrl:controller|OPCODE[0]              ; ctrl:controller|en_rf                ; clk          ; clk         ; 0.000        ; 0.218      ; 1.569      ;
; 1.107 ; ctrl:controller|OPCODE[0]              ; ctrl:controller|state.done           ; clk          ; clk         ; 0.000        ; 0.218      ; 1.591      ;
; 1.108 ; dp:datapath|acc:Acumulador|output[1]   ; dp:datapath|alu:ULA|output[1]        ; clk          ; clk         ; 0.000        ; 0.340      ; 1.714      ;
; 1.122 ; ctrl:controller|OPCODE[0]              ; ctrl:controller|state.s4_3           ; clk          ; clk         ; 0.000        ; 0.218      ; 1.606      ;
; 1.142 ; ctrl:controller|OP[0]                  ; dp:datapath|alu:ULA|output[2]        ; clk          ; clk         ; 0.000        ; 0.027      ; 1.435      ;
; 1.144 ; ctrl:controller|OP[0]                  ; dp:datapath|alu:ULA|output[1]        ; clk          ; clk         ; 0.000        ; 0.027      ; 1.437      ;
; 1.144 ; ctrl:controller|OP[0]                  ; dp:datapath|alu:ULA|output[3]        ; clk          ; clk         ; 0.000        ; 0.027      ; 1.437      ;
; 1.151 ; ctrl:controller|OPCODE[3]              ; ctrl:controller|state.s4_1           ; clk          ; clk         ; 0.000        ; 0.218      ; 1.635      ;
; 1.167 ; dp:datapath|alu:ULA|output[1]          ; output[1]~reg0                       ; clk          ; clk         ; 0.000        ; 0.041      ; 1.474      ;
; 1.188 ; ctrl:controller|OP[3]                  ; opcode_teste[3]~reg0                 ; clk          ; clk         ; 0.000        ; -0.047     ; 1.407      ;
; 1.189 ; ctrl:controller|OP[3]                  ; opcode_in[3]                         ; clk          ; clk         ; 0.000        ; -0.047     ; 1.408      ;
; 1.193 ; ctrl:controller|sel_mux                ; ctrl:controller|sel_mux              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; ctrl:controller|OP[1]                  ; opcode_teste[1]~reg0                 ; clk          ; clk         ; 0.000        ; -0.063     ; 1.398      ;
; 1.200 ; ctrl:controller|PC[1]                  ; ctrl:controller|ADDRESS[2]           ; clk          ; clk         ; 0.000        ; -0.198     ; 1.268      ;
+-------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; a0~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; a0~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; a1~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; a1~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; a3~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; a3~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; a4~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; a4~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; a~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; a~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OP[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OP[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OP[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OP[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OP[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OP[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|en_acc               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|en_acc               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|en_rf                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|en_rf                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|sel_mux              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|sel_mux              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.done           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.done           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s1             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s1             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s2             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s2             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s4             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s4             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s4_1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s4_1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s4_2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s4_2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s4_3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s4_3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; c~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; c~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d0~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d0~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:ULA|output[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:ULA|output[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:ULA|output[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:ULA|output[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:ULA|output[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:ULA|output[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:ULA|output[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:ULA|output[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Registradores|out1[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Registradores|out1[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Registradores|out1[1] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 5.002 ; 5.002 ; Rise       ; clk             ;
; start     ; clk        ; 5.959 ; 5.959 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -4.593 ; -4.593 ; Rise       ; clk             ;
; start     ; clk        ; -5.190 ; -5.190 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; a                ; clk        ; 9.291  ; 9.291  ; Rise       ; clk             ;
; a0               ; clk        ; 9.066  ; 9.066  ; Rise       ; clk             ;
; a1               ; clk        ; 7.228  ; 7.228  ; Rise       ; clk             ;
; a3               ; clk        ; 7.735  ; 7.735  ; Rise       ; clk             ;
; a4               ; clk        ; 8.144  ; 8.144  ; Rise       ; clk             ;
; b                ; clk        ; 9.869  ; 9.869  ; Rise       ; clk             ;
; c                ; clk        ; 9.185  ; 9.185  ; Rise       ; clk             ;
; d                ; clk        ; 9.190  ; 9.190  ; Rise       ; clk             ;
; d0               ; clk        ; 11.245 ; 11.245 ; Rise       ; clk             ;
; d1               ; clk        ; 7.296  ; 7.296  ; Rise       ; clk             ;
; d3               ; clk        ; 7.509  ; 7.509  ; Rise       ; clk             ;
; d4               ; clk        ; 8.586  ; 8.586  ; Rise       ; clk             ;
; e                ; clk        ; 10.802 ; 10.802 ; Rise       ; clk             ;
; e0               ; clk        ; 8.827  ; 8.827  ; Rise       ; clk             ;
; e1               ; clk        ; 7.296  ; 7.296  ; Rise       ; clk             ;
; e3               ; clk        ; 7.529  ; 7.529  ; Rise       ; clk             ;
; e4               ; clk        ; 8.586  ; 8.586  ; Rise       ; clk             ;
; f                ; clk        ; 10.139 ; 10.139 ; Rise       ; clk             ;
; f0               ; clk        ; 8.542  ; 8.542  ; Rise       ; clk             ;
; f1               ; clk        ; 7.254  ; 7.254  ; Rise       ; clk             ;
; f3               ; clk        ; 7.508  ; 7.508  ; Rise       ; clk             ;
; f4               ; clk        ; 8.792  ; 8.792  ; Rise       ; clk             ;
; g                ; clk        ; 9.372  ; 9.372  ; Rise       ; clk             ;
; opcode_teste[*]  ; clk        ; 5.965  ; 5.965  ; Rise       ; clk             ;
;  opcode_teste[0] ; clk        ; 5.965  ; 5.965  ; Rise       ; clk             ;
;  opcode_teste[1] ; clk        ; 5.915  ; 5.915  ; Rise       ; clk             ;
;  opcode_teste[3] ; clk        ; 5.964  ; 5.964  ; Rise       ; clk             ;
; output[*]        ; clk        ; 6.562  ; 6.562  ; Rise       ; clk             ;
;  output[0]       ; clk        ; 6.562  ; 6.562  ; Rise       ; clk             ;
;  output[1]       ; clk        ; 6.282  ; 6.282  ; Rise       ; clk             ;
;  output[2]       ; clk        ; 6.295  ; 6.295  ; Rise       ; clk             ;
;  output[3]       ; clk        ; 6.283  ; 6.283  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; a                ; clk        ; 9.291  ; 9.291  ; Rise       ; clk             ;
; a0               ; clk        ; 9.066  ; 9.066  ; Rise       ; clk             ;
; a1               ; clk        ; 7.228  ; 7.228  ; Rise       ; clk             ;
; a3               ; clk        ; 7.735  ; 7.735  ; Rise       ; clk             ;
; a4               ; clk        ; 8.144  ; 8.144  ; Rise       ; clk             ;
; b                ; clk        ; 9.869  ; 9.869  ; Rise       ; clk             ;
; c                ; clk        ; 9.185  ; 9.185  ; Rise       ; clk             ;
; d                ; clk        ; 9.190  ; 9.190  ; Rise       ; clk             ;
; d0               ; clk        ; 11.245 ; 11.245 ; Rise       ; clk             ;
; d1               ; clk        ; 7.296  ; 7.296  ; Rise       ; clk             ;
; d3               ; clk        ; 7.509  ; 7.509  ; Rise       ; clk             ;
; d4               ; clk        ; 8.586  ; 8.586  ; Rise       ; clk             ;
; e                ; clk        ; 10.802 ; 10.802 ; Rise       ; clk             ;
; e0               ; clk        ; 8.827  ; 8.827  ; Rise       ; clk             ;
; e1               ; clk        ; 7.296  ; 7.296  ; Rise       ; clk             ;
; e3               ; clk        ; 7.529  ; 7.529  ; Rise       ; clk             ;
; e4               ; clk        ; 8.586  ; 8.586  ; Rise       ; clk             ;
; f                ; clk        ; 10.139 ; 10.139 ; Rise       ; clk             ;
; f0               ; clk        ; 8.542  ; 8.542  ; Rise       ; clk             ;
; f1               ; clk        ; 7.254  ; 7.254  ; Rise       ; clk             ;
; f3               ; clk        ; 7.508  ; 7.508  ; Rise       ; clk             ;
; f4               ; clk        ; 8.792  ; 8.792  ; Rise       ; clk             ;
; g                ; clk        ; 9.372  ; 9.372  ; Rise       ; clk             ;
; opcode_teste[*]  ; clk        ; 5.915  ; 5.915  ; Rise       ; clk             ;
;  opcode_teste[0] ; clk        ; 5.965  ; 5.965  ; Rise       ; clk             ;
;  opcode_teste[1] ; clk        ; 5.915  ; 5.915  ; Rise       ; clk             ;
;  opcode_teste[3] ; clk        ; 5.964  ; 5.964  ; Rise       ; clk             ;
; output[*]        ; clk        ; 6.282  ; 6.282  ; Rise       ; clk             ;
;  output[0]       ; clk        ; 6.562  ; 6.562  ; Rise       ; clk             ;
;  output[1]       ; clk        ; 6.282  ; 6.282  ; Rise       ; clk             ;
;  output[2]       ; clk        ; 6.295  ; 6.295  ; Rise       ; clk             ;
;  output[3]       ; clk        ; 6.283  ; 6.283  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.254 ; -5.565        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.191 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -81.222               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                               ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.254 ; ctrl:controller|state.s4_2    ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.286      ;
; -0.254 ; ctrl:controller|state.s4_2    ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.286      ;
; -0.254 ; ctrl:controller|state.s4_2    ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.286      ;
; -0.244 ; ctrl:controller|state.s1      ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.242      ;
; -0.244 ; ctrl:controller|state.s1      ; ctrl:controller|imm[2]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.242      ;
; -0.244 ; ctrl:controller|state.s1      ; ctrl:controller|imm[3]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.242      ;
; -0.244 ; ctrl:controller|state.s1      ; ctrl:controller|imm[1]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.242      ;
; -0.240 ; ctrl:controller|state.s4_1    ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.272      ;
; -0.240 ; ctrl:controller|state.s4_1    ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.272      ;
; -0.240 ; ctrl:controller|state.s4_1    ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.272      ;
; -0.209 ; ctrl:controller|state.s4      ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.241      ;
; -0.209 ; ctrl:controller|state.s4      ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.241      ;
; -0.209 ; ctrl:controller|state.s4      ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.241      ;
; -0.193 ; ctrl:controller|OPCODE[1]     ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; 0.057      ; 1.282      ;
; -0.193 ; ctrl:controller|OPCODE[1]     ; ctrl:controller|imm[2]                 ; clk          ; clk         ; 1.000        ; 0.057      ; 1.282      ;
; -0.193 ; ctrl:controller|OPCODE[1]     ; ctrl:controller|imm[3]                 ; clk          ; clk         ; 1.000        ; 0.057      ; 1.282      ;
; -0.193 ; ctrl:controller|OPCODE[1]     ; ctrl:controller|imm[1]                 ; clk          ; clk         ; 1.000        ; 0.057      ; 1.282      ;
; -0.155 ; dp:datapath|alu:ULA|output[3] ; d0~reg0                                ; clk          ; clk         ; 1.000        ; -0.042     ; 1.145      ;
; -0.154 ; dp:datapath|alu:ULA|output[3] ; e0~reg0                                ; clk          ; clk         ; 1.000        ; -0.042     ; 1.144      ;
; -0.154 ; dp:datapath|alu:ULA|output[3] ; f0~reg0                                ; clk          ; clk         ; 1.000        ; -0.042     ; 1.144      ;
; -0.152 ; ctrl:controller|OP[1]         ; dp:datapath|alu:ULA|output[0]          ; clk          ; clk         ; 1.000        ; 0.018      ; 1.202      ;
; -0.152 ; ctrl:controller|OP[1]         ; dp:datapath|alu:ULA|output[1]          ; clk          ; clk         ; 1.000        ; 0.018      ; 1.202      ;
; -0.152 ; ctrl:controller|OP[1]         ; dp:datapath|alu:ULA|output[2]          ; clk          ; clk         ; 1.000        ; 0.018      ; 1.202      ;
; -0.152 ; ctrl:controller|OP[1]         ; dp:datapath|alu:ULA|output[3]          ; clk          ; clk         ; 1.000        ; 0.018      ; 1.202      ;
; -0.145 ; ctrl:controller|OPCODE[0]     ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; 0.057      ; 1.234      ;
; -0.145 ; ctrl:controller|OPCODE[0]     ; ctrl:controller|imm[2]                 ; clk          ; clk         ; 1.000        ; 0.057      ; 1.234      ;
; -0.145 ; ctrl:controller|OPCODE[0]     ; ctrl:controller|imm[3]                 ; clk          ; clk         ; 1.000        ; 0.057      ; 1.234      ;
; -0.145 ; ctrl:controller|OPCODE[0]     ; ctrl:controller|imm[1]                 ; clk          ; clk         ; 1.000        ; 0.057      ; 1.234      ;
; -0.143 ; ctrl:controller|OPCODE[3]     ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.091      ; 1.266      ;
; -0.143 ; ctrl:controller|OPCODE[3]     ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.091      ; 1.266      ;
; -0.143 ; ctrl:controller|OPCODE[3]     ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.091      ; 1.266      ;
; -0.132 ; ctrl:controller|imm[3]        ; dp:datapath|rf:Registradores|out0[0]   ; clk          ; clk         ; 1.000        ; 0.046      ; 1.210      ;
; -0.132 ; ctrl:controller|imm[3]        ; dp:datapath|rf:Registradores|out0[1]   ; clk          ; clk         ; 1.000        ; 0.046      ; 1.210      ;
; -0.132 ; ctrl:controller|imm[3]        ; dp:datapath|rf:Registradores|out0[2]   ; clk          ; clk         ; 1.000        ; 0.046      ; 1.210      ;
; -0.132 ; ctrl:controller|imm[3]        ; dp:datapath|rf:Registradores|out0[3]   ; clk          ; clk         ; 1.000        ; 0.046      ; 1.210      ;
; -0.130 ; ctrl:controller|OPCODE[1]     ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.091      ; 1.253      ;
; -0.130 ; ctrl:controller|OPCODE[1]     ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.091      ; 1.253      ;
; -0.130 ; ctrl:controller|OPCODE[1]     ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.091      ; 1.253      ;
; -0.128 ; ctrl:controller|state.done    ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.126      ;
; -0.128 ; ctrl:controller|state.done    ; ctrl:controller|imm[2]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.126      ;
; -0.128 ; ctrl:controller|state.done    ; ctrl:controller|imm[3]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.126      ;
; -0.128 ; ctrl:controller|state.done    ; ctrl:controller|imm[1]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.126      ;
; -0.128 ; dp:datapath|alu:ULA|output[2] ; d0~reg0                                ; clk          ; clk         ; 1.000        ; -0.042     ; 1.118      ;
; -0.127 ; dp:datapath|alu:ULA|output[2] ; e0~reg0                                ; clk          ; clk         ; 1.000        ; -0.042     ; 1.117      ;
; -0.127 ; dp:datapath|alu:ULA|output[2] ; f0~reg0                                ; clk          ; clk         ; 1.000        ; -0.042     ; 1.117      ;
; -0.126 ; ctrl:controller|imm[3]        ; dp:datapath|rf:Registradores|out1[0]   ; clk          ; clk         ; 1.000        ; 0.046      ; 1.204      ;
; -0.126 ; ctrl:controller|imm[3]        ; dp:datapath|rf:Registradores|out1[1]   ; clk          ; clk         ; 1.000        ; 0.046      ; 1.204      ;
; -0.126 ; ctrl:controller|imm[3]        ; dp:datapath|rf:Registradores|out1[2]   ; clk          ; clk         ; 1.000        ; 0.046      ; 1.204      ;
; -0.126 ; ctrl:controller|imm[3]        ; dp:datapath|rf:Registradores|out1[3]   ; clk          ; clk         ; 1.000        ; 0.046      ; 1.204      ;
; -0.111 ; ctrl:controller|en_rf         ; dp:datapath|rf:Registradores|output[0] ; clk          ; clk         ; 1.000        ; -0.152     ; 0.991      ;
; -0.111 ; ctrl:controller|en_rf         ; dp:datapath|rf:Registradores|output[1] ; clk          ; clk         ; 1.000        ; -0.152     ; 0.991      ;
; -0.111 ; ctrl:controller|en_rf         ; dp:datapath|rf:Registradores|output[2] ; clk          ; clk         ; 1.000        ; -0.152     ; 0.991      ;
; -0.111 ; ctrl:controller|en_rf         ; dp:datapath|rf:Registradores|output[3] ; clk          ; clk         ; 1.000        ; -0.152     ; 0.991      ;
; -0.110 ; ctrl:controller|imm[3]        ; dp:datapath|rf:Registradores|output[3] ; clk          ; clk         ; 1.000        ; -0.118     ; 1.024      ;
; -0.109 ; ctrl:controller|imm[3]        ; dp:datapath|rf:Registradores|output[1] ; clk          ; clk         ; 1.000        ; -0.118     ; 1.023      ;
; -0.107 ; ctrl:controller|imm[3]        ; dp:datapath|rf:Registradores|output[0] ; clk          ; clk         ; 1.000        ; -0.118     ; 1.021      ;
; -0.102 ; ctrl:controller|imm[3]        ; dp:datapath|rf:Registradores|output[2] ; clk          ; clk         ; 1.000        ; -0.118     ; 1.016      ;
; -0.099 ; ctrl:controller|en_acc        ; dp:datapath|acc:Acumulador|output[0]   ; clk          ; clk         ; 1.000        ; -0.112     ; 1.019      ;
; -0.099 ; ctrl:controller|en_acc        ; dp:datapath|acc:Acumulador|output[1]   ; clk          ; clk         ; 1.000        ; -0.112     ; 1.019      ;
; -0.099 ; ctrl:controller|en_acc        ; dp:datapath|acc:Acumulador|output[2]   ; clk          ; clk         ; 1.000        ; -0.112     ; 1.019      ;
; -0.099 ; ctrl:controller|en_acc        ; dp:datapath|acc:Acumulador|output[3]   ; clk          ; clk         ; 1.000        ; -0.112     ; 1.019      ;
; -0.096 ; ctrl:controller|state.s2      ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.094      ;
; -0.096 ; ctrl:controller|state.s2      ; ctrl:controller|imm[2]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.094      ;
; -0.096 ; ctrl:controller|state.s2      ; ctrl:controller|imm[3]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.094      ;
; -0.096 ; ctrl:controller|state.s2      ; ctrl:controller|imm[1]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.094      ;
; -0.087 ; ctrl:controller|OPCODE[0]     ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.091      ; 1.210      ;
; -0.087 ; ctrl:controller|OPCODE[0]     ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.091      ; 1.210      ;
; -0.087 ; ctrl:controller|OPCODE[0]     ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.091      ; 1.210      ;
; -0.086 ; ctrl:controller|OP[3]         ; dp:datapath|alu:ULA|output[0]          ; clk          ; clk         ; 1.000        ; 0.018      ; 1.136      ;
; -0.086 ; ctrl:controller|OP[3]         ; dp:datapath|alu:ULA|output[1]          ; clk          ; clk         ; 1.000        ; 0.018      ; 1.136      ;
; -0.086 ; ctrl:controller|OP[3]         ; dp:datapath|alu:ULA|output[2]          ; clk          ; clk         ; 1.000        ; 0.018      ; 1.136      ;
; -0.086 ; ctrl:controller|OP[3]         ; dp:datapath|alu:ULA|output[3]          ; clk          ; clk         ; 1.000        ; 0.018      ; 1.136      ;
; -0.082 ; ctrl:controller|state.s4_2    ; ctrl:controller|imm[0]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.080      ;
; -0.082 ; ctrl:controller|state.s4_2    ; ctrl:controller|imm[2]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.080      ;
; -0.082 ; ctrl:controller|state.s4_2    ; ctrl:controller|imm[3]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.080      ;
; -0.082 ; ctrl:controller|state.s4_2    ; ctrl:controller|imm[1]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.080      ;
; -0.079 ; ctrl:controller|imm[2]        ; dp:datapath|rf:Registradores|out3[0]   ; clk          ; clk         ; 1.000        ; 0.089      ; 1.200      ;
; -0.079 ; ctrl:controller|imm[2]        ; dp:datapath|rf:Registradores|out3[1]   ; clk          ; clk         ; 1.000        ; 0.089      ; 1.200      ;
; -0.079 ; ctrl:controller|imm[2]        ; dp:datapath|rf:Registradores|out3[2]   ; clk          ; clk         ; 1.000        ; 0.089      ; 1.200      ;
; -0.079 ; ctrl:controller|imm[2]        ; dp:datapath|rf:Registradores|out3[3]   ; clk          ; clk         ; 1.000        ; 0.089      ; 1.200      ;
; -0.079 ; ctrl:controller|state.s4_3    ; ctrl:controller|OP[3]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; ctrl:controller|state.s4_3    ; ctrl:controller|OP[1]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.111      ;
; -0.079 ; ctrl:controller|state.s4_3    ; ctrl:controller|OP[0]                  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.111      ;
; -0.078 ; ctrl:controller|imm[2]        ; dp:datapath|rf:Registradores|out2[0]   ; clk          ; clk         ; 1.000        ; 0.090      ; 1.200      ;
; -0.078 ; ctrl:controller|imm[2]        ; dp:datapath|rf:Registradores|out2[1]   ; clk          ; clk         ; 1.000        ; 0.090      ; 1.200      ;
; -0.078 ; ctrl:controller|imm[2]        ; dp:datapath|rf:Registradores|out2[2]   ; clk          ; clk         ; 1.000        ; 0.090      ; 1.200      ;
; -0.078 ; ctrl:controller|imm[2]        ; dp:datapath|rf:Registradores|out2[3]   ; clk          ; clk         ; 1.000        ; 0.090      ; 1.200      ;
; -0.075 ; ctrl:controller|en_rf         ; dp:datapath|rf:Registradores|out3[0]   ; clk          ; clk         ; 1.000        ; 0.055      ; 1.162      ;
; -0.075 ; ctrl:controller|en_rf         ; dp:datapath|rf:Registradores|out3[1]   ; clk          ; clk         ; 1.000        ; 0.055      ; 1.162      ;
; -0.075 ; ctrl:controller|en_rf         ; dp:datapath|rf:Registradores|out3[2]   ; clk          ; clk         ; 1.000        ; 0.055      ; 1.162      ;
; -0.075 ; ctrl:controller|en_rf         ; dp:datapath|rf:Registradores|out3[3]   ; clk          ; clk         ; 1.000        ; 0.055      ; 1.162      ;
; -0.074 ; ctrl:controller|en_rf         ; dp:datapath|rf:Registradores|out2[0]   ; clk          ; clk         ; 1.000        ; 0.056      ; 1.162      ;
; -0.074 ; ctrl:controller|en_rf         ; dp:datapath|rf:Registradores|out2[1]   ; clk          ; clk         ; 1.000        ; 0.056      ; 1.162      ;
; -0.074 ; ctrl:controller|en_rf         ; dp:datapath|rf:Registradores|out2[2]   ; clk          ; clk         ; 1.000        ; 0.056      ; 1.162      ;
; -0.074 ; ctrl:controller|en_rf         ; dp:datapath|rf:Registradores|out2[3]   ; clk          ; clk         ; 1.000        ; 0.056      ; 1.162      ;
; -0.071 ; ctrl:controller|state.s4_1    ; ctrl:controller|en_acc                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.065      ;
; -0.069 ; ctrl:controller|imm[2]        ; dp:datapath|rf:Registradores|out1[0]   ; clk          ; clk         ; 1.000        ; 0.046      ; 1.147      ;
; -0.069 ; ctrl:controller|imm[2]        ; dp:datapath|rf:Registradores|out1[1]   ; clk          ; clk         ; 1.000        ; 0.046      ; 1.147      ;
; -0.069 ; ctrl:controller|imm[2]        ; dp:datapath|rf:Registradores|out1[2]   ; clk          ; clk         ; 1.000        ; 0.046      ; 1.147      ;
; -0.069 ; ctrl:controller|imm[2]        ; dp:datapath|rf:Registradores|out1[3]   ; clk          ; clk         ; 1.000        ; 0.046      ; 1.147      ;
+--------+-------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                      ;
+-------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.191 ; dp:datapath|rf:Registradores|output[2] ; dp:datapath|alu:ULA|output[2]        ; clk          ; clk         ; 0.000        ; 0.170      ; 0.513      ;
; 0.193 ; dp:datapath|rf:Registradores|output[1] ; dp:datapath|alu:ULA|output[1]        ; clk          ; clk         ; 0.000        ; 0.170      ; 0.515      ;
; 0.204 ; dp:datapath|rf:Registradores|output[3] ; dp:datapath|alu:ULA|output[3]        ; clk          ; clk         ; 0.000        ; 0.170      ; 0.526      ;
; 0.215 ; ctrl:controller|state.s0               ; ctrl:controller|state.s0             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|PC[0]                  ; ctrl:controller|PC[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|en_acc                 ; ctrl:controller|en_acc               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|state.done             ; ctrl:controller|state.done           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.231 ; dp:datapath|acc:Acumulador|output[0]   ; dp:datapath|rf:Registradores|out3[0] ; clk          ; clk         ; 0.000        ; 0.205      ; 0.588      ;
; 0.231 ; dp:datapath|acc:Acumulador|output[2]   ; dp:datapath|rf:Registradores|out2[2] ; clk          ; clk         ; 0.000        ; 0.206      ; 0.589      ;
; 0.232 ; dp:datapath|acc:Acumulador|output[3]   ; dp:datapath|rf:Registradores|out2[3] ; clk          ; clk         ; 0.000        ; 0.206      ; 0.590      ;
; 0.233 ; dp:datapath|acc:Acumulador|output[0]   ; dp:datapath|rf:Registradores|out2[0] ; clk          ; clk         ; 0.000        ; 0.206      ; 0.591      ;
; 0.235 ; dp:datapath|acc:Acumulador|output[2]   ; dp:datapath|rf:Registradores|out3[2] ; clk          ; clk         ; 0.000        ; 0.205      ; 0.592      ;
; 0.235 ; dp:datapath|acc:Acumulador|output[3]   ; dp:datapath|rf:Registradores|out3[3] ; clk          ; clk         ; 0.000        ; 0.205      ; 0.592      ;
; 0.237 ; opcode_in[0]                           ; a4~reg0                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.242 ; opcode_in[3]                           ; a1~reg0                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; opcode_in[1]                           ; a3~reg0                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.255 ; dp:datapath|rf:Registradores|output[0] ; dp:datapath|alu:ULA|output[0]        ; clk          ; clk         ; 0.000        ; 0.170      ; 0.577      ;
; 0.258 ; ctrl:controller|OPCODE[3]              ; ctrl:controller|state.s4_2           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.501      ;
; 0.264 ; ctrl:controller|OPCODE[3]              ; ctrl:controller|OP[3]                ; clk          ; clk         ; 0.000        ; 0.091      ; 0.507      ;
; 0.270 ; ctrl:controller|ADDRESS[1]             ; ctrl:controller|imm[1]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.479      ;
; 0.275 ; ctrl:controller|ADDRESS[2]             ; ctrl:controller|imm[2]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.484      ;
; 0.306 ; ctrl:controller|ADDRESS[0]             ; ctrl:controller|imm[0]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.515      ;
; 0.306 ; ctrl:controller|state.s4_1             ; ctrl:controller|state.s4_2           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.334 ; dp:datapath|acc:Acumulador|output[1]   ; dp:datapath|rf:Registradores|out2[1] ; clk          ; clk         ; 0.000        ; 0.206      ; 0.692      ;
; 0.335 ; dp:datapath|acc:Acumulador|output[1]   ; dp:datapath|rf:Registradores|out3[1] ; clk          ; clk         ; 0.000        ; 0.205      ; 0.692      ;
; 0.335 ; dp:datapath|alu:ULA|output[1]          ; a0~reg0                              ; clk          ; clk         ; 0.000        ; 0.022      ; 0.509      ;
; 0.344 ; ctrl:controller|state.s4               ; ctrl:controller|sel_mux              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.496      ;
; 0.348 ; dp:datapath|alu:ULA|output[3]          ; b~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.522      ;
; 0.348 ; dp:datapath|alu:ULA|output[3]          ; g~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.522      ;
; 0.349 ; dp:datapath|alu:ULA|output[3]          ; a~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.523      ;
; 0.350 ; dp:datapath|alu:ULA|output[0]          ; output[0]~reg0                       ; clk          ; clk         ; 0.000        ; 0.022      ; 0.524      ;
; 0.350 ; dp:datapath|alu:ULA|output[3]          ; c~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.524      ;
; 0.350 ; dp:datapath|alu:ULA|output[3]          ; e~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.524      ;
; 0.351 ; dp:datapath|alu:ULA|output[3]          ; output[3]~reg0                       ; clk          ; clk         ; 0.000        ; 0.022      ; 0.525      ;
; 0.351 ; dp:datapath|alu:ULA|output[3]          ; d~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.525      ;
; 0.351 ; dp:datapath|alu:ULA|output[3]          ; f~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.525      ;
; 0.356 ; ctrl:controller|PC[1]                  ; ctrl:controller|ADDRESS[3]           ; clk          ; clk         ; 0.000        ; -0.021     ; 0.487      ;
; 0.359 ; ctrl:controller|state.s2               ; ctrl:controller|PC[1]                ; clk          ; clk         ; 0.000        ; -0.017     ; 0.494      ;
; 0.359 ; dp:datapath|acc:Acumulador|output[3]   ; dp:datapath|rf:Registradores|out0[3] ; clk          ; clk         ; 0.000        ; 0.162      ; 0.673      ;
; 0.361 ; opcode_in[3]                           ; a3~reg0                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; dp:datapath|acc:Acumulador|output[3]   ; dp:datapath|rf:Registradores|out1[3] ; clk          ; clk         ; 0.000        ; 0.162      ; 0.677      ;
; 0.366 ; dp:datapath|acc:Acumulador|output[2]   ; dp:datapath|rf:Registradores|out1[2] ; clk          ; clk         ; 0.000        ; 0.162      ; 0.680      ;
; 0.368 ; dp:datapath|acc:Acumulador|output[2]   ; dp:datapath|rf:Registradores|out0[2] ; clk          ; clk         ; 0.000        ; 0.162      ; 0.682      ;
; 0.370 ; dp:datapath|acc:Acumulador|output[0]   ; dp:datapath|rf:Registradores|out0[0] ; clk          ; clk         ; 0.000        ; 0.162      ; 0.684      ;
; 0.372 ; ctrl:controller|PC[0]                  ; ctrl:controller|ADDRESS[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; dp:datapath|acc:Acumulador|output[0]   ; dp:datapath|rf:Registradores|out1[0] ; clk          ; clk         ; 0.000        ; 0.162      ; 0.687      ;
; 0.381 ; ctrl:controller|OPCODE[1]              ; ctrl:controller|OP[1]                ; clk          ; clk         ; 0.000        ; 0.091      ; 0.624      ;
; 0.393 ; dp:datapath|acc:Acumulador|output[1]   ; dp:datapath|rf:Registradores|out1[1] ; clk          ; clk         ; 0.000        ; 0.162      ; 0.707      ;
; 0.395 ; dp:datapath|acc:Acumulador|output[1]   ; dp:datapath|rf:Registradores|out0[1] ; clk          ; clk         ; 0.000        ; 0.162      ; 0.709      ;
; 0.400 ; ctrl:controller|PC[2]                  ; ctrl:controller|PC[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.552      ;
; 0.413 ; ctrl:controller|state.s4               ; ctrl:controller|OP[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.413 ; ctrl:controller|state.s4               ; ctrl:controller|OP[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; ctrl:controller|state.s4               ; ctrl:controller|OP[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.432 ; ctrl:controller|OPCODE[3]              ; ctrl:controller|state.done           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.675      ;
; 0.439 ; ctrl:controller|OPCODE[0]              ; ctrl:controller|OP[0]                ; clk          ; clk         ; 0.000        ; 0.091      ; 0.682      ;
; 0.441 ; dp:datapath|alu:ULA|output[2]          ; a~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.615      ;
; 0.443 ; dp:datapath|alu:ULA|output[2]          ; a0~reg0                              ; clk          ; clk         ; 0.000        ; 0.022      ; 0.617      ;
; 0.445 ; dp:datapath|alu:ULA|output[2]          ; c~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.619      ;
; 0.446 ; ctrl:controller|ADDRESS[3]             ; ctrl:controller|imm[3]               ; clk          ; clk         ; 0.000        ; 0.004      ; 0.602      ;
; 0.447 ; ctrl:controller|state.s4_3             ; ctrl:controller|state.s1             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.449 ; dp:datapath|alu:ULA|output[2]          ; g~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.623      ;
; 0.450 ; dp:datapath|alu:ULA|output[2]          ; e~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.624      ;
; 0.451 ; dp:datapath|alu:ULA|output[2]          ; d~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.625      ;
; 0.452 ; dp:datapath|alu:ULA|output[2]          ; f~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.626      ;
; 0.457 ; ctrl:controller|state.s4_1             ; ctrl:controller|en_rf                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.463 ; dp:datapath|acc:Acumulador|output[3]   ; dp:datapath|alu:ULA|output[3]        ; clk          ; clk         ; 0.000        ; 0.168      ; 0.783      ;
; 0.469 ; ctrl:controller|OPCODE[1]              ; ctrl:controller|state.s1             ; clk          ; clk         ; 0.000        ; 0.091      ; 0.712      ;
; 0.470 ; dp:datapath|acc:Acumulador|output[1]   ; dp:datapath|alu:ULA|output[1]        ; clk          ; clk         ; 0.000        ; 0.168      ; 0.790      ;
; 0.470 ; dp:datapath|alu:ULA|output[3]          ; a0~reg0                              ; clk          ; clk         ; 0.000        ; 0.022      ; 0.644      ;
; 0.475 ; dp:datapath|alu:ULA|output[2]          ; b~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.649      ;
; 0.475 ; dp:datapath|alu:ULA|output[0]          ; c~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.649      ;
; 0.477 ; dp:datapath|alu:ULA|output[2]          ; output[2]~reg0                       ; clk          ; clk         ; 0.000        ; 0.022      ; 0.651      ;
; 0.477 ; dp:datapath|alu:ULA|output[0]          ; a~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.651      ;
; 0.479 ; ctrl:controller|OP[1]                  ; opcode_in[1]                         ; clk          ; clk         ; 0.000        ; -0.024     ; 0.607      ;
; 0.479 ; ctrl:controller|state.s2               ; ctrl:controller|PC[2]                ; clk          ; clk         ; 0.000        ; -0.017     ; 0.614      ;
; 0.482 ; ctrl:controller|state.s4               ; ctrl:controller|state.s4_2           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.634      ;
; 0.485 ; ctrl:controller|state.s4               ; ctrl:controller|state.done           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.637      ;
; 0.486 ; dp:datapath|alu:ULA|output[0]          ; g~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.660      ;
; 0.486 ; dp:datapath|alu:ULA|output[0]          ; e~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.660      ;
; 0.487 ; dp:datapath|alu:ULA|output[0]          ; d~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.661      ;
; 0.488 ; dp:datapath|alu:ULA|output[0]          ; f~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.662      ;
; 0.492 ; dp:datapath|alu:ULA|output[0]          ; b~reg0                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.666      ;
; 0.494 ; ctrl:controller|state.s4               ; ctrl:controller|en_rf                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.498 ; ctrl:controller|state.s0               ; ctrl:controller|PC[0]                ; clk          ; clk         ; 0.000        ; -0.014     ; 0.636      ;
; 0.506 ; ctrl:controller|state.s0               ; ctrl:controller|imm[1]               ; clk          ; clk         ; 0.000        ; -0.010     ; 0.648      ;
; 0.506 ; ctrl:controller|state.s0               ; ctrl:controller|imm[0]               ; clk          ; clk         ; 0.000        ; -0.010     ; 0.648      ;
; 0.507 ; ctrl:controller|state.s0               ; ctrl:controller|imm[2]               ; clk          ; clk         ; 0.000        ; -0.010     ; 0.649      ;
; 0.518 ; ctrl:controller|OP[0]                  ; dp:datapath|alu:ULA|output[2]        ; clk          ; clk         ; 0.000        ; 0.018      ; 0.688      ;
; 0.518 ; ctrl:controller|OP[0]                  ; dp:datapath|alu:ULA|output[1]        ; clk          ; clk         ; 0.000        ; 0.018      ; 0.688      ;
; 0.518 ; ctrl:controller|OP[0]                  ; dp:datapath|alu:ULA|output[3]        ; clk          ; clk         ; 0.000        ; 0.018      ; 0.688      ;
; 0.518 ; ctrl:controller|OPCODE[0]              ; ctrl:controller|state.done           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.761      ;
; 0.524 ; ctrl:controller|OPCODE[0]              ; ctrl:controller|en_rf                ; clk          ; clk         ; 0.000        ; 0.091      ; 0.767      ;
; 0.527 ; ctrl:controller|PC[1]                  ; ctrl:controller|ADDRESS[2]           ; clk          ; clk         ; 0.000        ; -0.074     ; 0.605      ;
; 0.548 ; ctrl:controller|OPCODE[0]              ; ctrl:controller|state.s4_2           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.791      ;
; 0.556 ; ctrl:controller|sel_mux                ; ctrl:controller|sel_mux              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; ctrl:controller|OPCODE[0]              ; ctrl:controller|state.s4_3           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.800      ;
; 0.565 ; dp:datapath|alu:ULA|output[1]          ; output[1]~reg0                       ; clk          ; clk         ; 0.000        ; 0.022      ; 0.739      ;
; 0.566 ; ctrl:controller|OP[3]                  ; opcode_teste[3]~reg0                 ; clk          ; clk         ; 0.000        ; -0.024     ; 0.694      ;
; 0.566 ; ctrl:controller|OPCODE[1]              ; ctrl:controller|state.done           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.809      ;
; 0.567 ; ctrl:controller|OP[3]                  ; opcode_in[3]                         ; clk          ; clk         ; 0.000        ; -0.024     ; 0.695      ;
+-------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; a0~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; a0~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; a1~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; a1~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; a3~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; a3~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; a4~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; a4~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; a~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; a~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; b~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; b~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OP[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OP[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OP[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OP[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OP[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OP[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|en_acc               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|en_acc               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|en_rf                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|en_rf                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|sel_mux              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|sel_mux              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.done           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.done           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s1             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s1             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s2             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s2             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s4             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s4             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s4_1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s4_1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s4_2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s4_2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s4_3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s4_3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; c~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; c~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; d0~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; d0~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:Acumulador|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:ULA|output[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:ULA|output[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:ULA|output[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:ULA|output[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:ULA|output[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:ULA|output[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:ULA|output[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:ULA|output[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Registradores|out0[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Registradores|out1[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Registradores|out1[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Registradores|out1[1] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.879 ; 2.879 ; Rise       ; clk             ;
; start     ; clk        ; 3.341 ; 3.341 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.694 ; -2.694 ; Rise       ; clk             ;
; start     ; clk        ; -2.994 ; -2.994 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; a                ; clk        ; 4.874 ; 4.874 ; Rise       ; clk             ;
; a0               ; clk        ; 4.802 ; 4.802 ; Rise       ; clk             ;
; a1               ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
; a3               ; clk        ; 4.082 ; 4.082 ; Rise       ; clk             ;
; a4               ; clk        ; 4.383 ; 4.383 ; Rise       ; clk             ;
; b                ; clk        ; 5.211 ; 5.211 ; Rise       ; clk             ;
; c                ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
; d                ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
; d0               ; clk        ; 5.859 ; 5.859 ; Rise       ; clk             ;
; d1               ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
; d3               ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
; d4               ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
; e                ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
; e0               ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
; e1               ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
; e3               ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
; e4               ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
; f                ; clk        ; 5.283 ; 5.283 ; Rise       ; clk             ;
; f0               ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
; f1               ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
; f3               ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
; f4               ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
; g                ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
; opcode_teste[*]  ; clk        ; 3.190 ; 3.190 ; Rise       ; clk             ;
;  opcode_teste[0] ; clk        ; 3.190 ; 3.190 ; Rise       ; clk             ;
;  opcode_teste[1] ; clk        ; 3.157 ; 3.157 ; Rise       ; clk             ;
;  opcode_teste[3] ; clk        ; 3.185 ; 3.185 ; Rise       ; clk             ;
; output[*]        ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  output[0]       ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  output[1]       ; clk        ; 3.351 ; 3.351 ; Rise       ; clk             ;
;  output[2]       ; clk        ; 3.363 ; 3.363 ; Rise       ; clk             ;
;  output[3]       ; clk        ; 3.349 ; 3.349 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; a                ; clk        ; 4.874 ; 4.874 ; Rise       ; clk             ;
; a0               ; clk        ; 4.802 ; 4.802 ; Rise       ; clk             ;
; a1               ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
; a3               ; clk        ; 4.082 ; 4.082 ; Rise       ; clk             ;
; a4               ; clk        ; 4.383 ; 4.383 ; Rise       ; clk             ;
; b                ; clk        ; 5.211 ; 5.211 ; Rise       ; clk             ;
; c                ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
; d                ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
; d0               ; clk        ; 5.859 ; 5.859 ; Rise       ; clk             ;
; d1               ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
; d3               ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
; d4               ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
; e                ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
; e0               ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
; e1               ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
; e3               ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
; e4               ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
; f                ; clk        ; 5.283 ; 5.283 ; Rise       ; clk             ;
; f0               ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
; f1               ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
; f3               ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
; f4               ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
; g                ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
; opcode_teste[*]  ; clk        ; 3.157 ; 3.157 ; Rise       ; clk             ;
;  opcode_teste[0] ; clk        ; 3.190 ; 3.190 ; Rise       ; clk             ;
;  opcode_teste[1] ; clk        ; 3.157 ; 3.157 ; Rise       ; clk             ;
;  opcode_teste[3] ; clk        ; 3.185 ; 3.185 ; Rise       ; clk             ;
; output[*]        ; clk        ; 3.349 ; 3.349 ; Rise       ; clk             ;
;  output[0]       ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  output[1]       ; clk        ; 3.351 ; 3.351 ; Rise       ; clk             ;
;  output[2]       ; clk        ; 3.363 ; 3.363 ; Rise       ; clk             ;
;  output[3]       ; clk        ; 3.349 ; 3.349 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.614  ; 0.191 ; N/A      ; N/A     ; -1.222              ;
;  clk             ; -1.614  ; 0.191 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -79.058 ; 0.0   ; 0.0      ; 0.0     ; -81.222             ;
;  clk             ; -79.058 ; 0.000 ; N/A      ; N/A     ; -81.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 5.002 ; 5.002 ; Rise       ; clk             ;
; start     ; clk        ; 5.959 ; 5.959 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.694 ; -2.694 ; Rise       ; clk             ;
; start     ; clk        ; -2.994 ; -2.994 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; a                ; clk        ; 9.291  ; 9.291  ; Rise       ; clk             ;
; a0               ; clk        ; 9.066  ; 9.066  ; Rise       ; clk             ;
; a1               ; clk        ; 7.228  ; 7.228  ; Rise       ; clk             ;
; a3               ; clk        ; 7.735  ; 7.735  ; Rise       ; clk             ;
; a4               ; clk        ; 8.144  ; 8.144  ; Rise       ; clk             ;
; b                ; clk        ; 9.869  ; 9.869  ; Rise       ; clk             ;
; c                ; clk        ; 9.185  ; 9.185  ; Rise       ; clk             ;
; d                ; clk        ; 9.190  ; 9.190  ; Rise       ; clk             ;
; d0               ; clk        ; 11.245 ; 11.245 ; Rise       ; clk             ;
; d1               ; clk        ; 7.296  ; 7.296  ; Rise       ; clk             ;
; d3               ; clk        ; 7.509  ; 7.509  ; Rise       ; clk             ;
; d4               ; clk        ; 8.586  ; 8.586  ; Rise       ; clk             ;
; e                ; clk        ; 10.802 ; 10.802 ; Rise       ; clk             ;
; e0               ; clk        ; 8.827  ; 8.827  ; Rise       ; clk             ;
; e1               ; clk        ; 7.296  ; 7.296  ; Rise       ; clk             ;
; e3               ; clk        ; 7.529  ; 7.529  ; Rise       ; clk             ;
; e4               ; clk        ; 8.586  ; 8.586  ; Rise       ; clk             ;
; f                ; clk        ; 10.139 ; 10.139 ; Rise       ; clk             ;
; f0               ; clk        ; 8.542  ; 8.542  ; Rise       ; clk             ;
; f1               ; clk        ; 7.254  ; 7.254  ; Rise       ; clk             ;
; f3               ; clk        ; 7.508  ; 7.508  ; Rise       ; clk             ;
; f4               ; clk        ; 8.792  ; 8.792  ; Rise       ; clk             ;
; g                ; clk        ; 9.372  ; 9.372  ; Rise       ; clk             ;
; opcode_teste[*]  ; clk        ; 5.965  ; 5.965  ; Rise       ; clk             ;
;  opcode_teste[0] ; clk        ; 5.965  ; 5.965  ; Rise       ; clk             ;
;  opcode_teste[1] ; clk        ; 5.915  ; 5.915  ; Rise       ; clk             ;
;  opcode_teste[3] ; clk        ; 5.964  ; 5.964  ; Rise       ; clk             ;
; output[*]        ; clk        ; 6.562  ; 6.562  ; Rise       ; clk             ;
;  output[0]       ; clk        ; 6.562  ; 6.562  ; Rise       ; clk             ;
;  output[1]       ; clk        ; 6.282  ; 6.282  ; Rise       ; clk             ;
;  output[2]       ; clk        ; 6.295  ; 6.295  ; Rise       ; clk             ;
;  output[3]       ; clk        ; 6.283  ; 6.283  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; a                ; clk        ; 4.874 ; 4.874 ; Rise       ; clk             ;
; a0               ; clk        ; 4.802 ; 4.802 ; Rise       ; clk             ;
; a1               ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
; a3               ; clk        ; 4.082 ; 4.082 ; Rise       ; clk             ;
; a4               ; clk        ; 4.383 ; 4.383 ; Rise       ; clk             ;
; b                ; clk        ; 5.211 ; 5.211 ; Rise       ; clk             ;
; c                ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
; d                ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
; d0               ; clk        ; 5.859 ; 5.859 ; Rise       ; clk             ;
; d1               ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
; d3               ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
; d4               ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
; e                ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
; e0               ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
; e1               ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
; e3               ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
; e4               ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
; f                ; clk        ; 5.283 ; 5.283 ; Rise       ; clk             ;
; f0               ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
; f1               ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
; f3               ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
; f4               ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
; g                ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
; opcode_teste[*]  ; clk        ; 3.157 ; 3.157 ; Rise       ; clk             ;
;  opcode_teste[0] ; clk        ; 3.190 ; 3.190 ; Rise       ; clk             ;
;  opcode_teste[1] ; clk        ; 3.157 ; 3.157 ; Rise       ; clk             ;
;  opcode_teste[3] ; clk        ; 3.185 ; 3.185 ; Rise       ; clk             ;
; output[*]        ; clk        ; 3.349 ; 3.349 ; Rise       ; clk             ;
;  output[0]       ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  output[1]       ; clk        ; 3.351 ; 3.351 ; Rise       ; clk             ;
;  output[2]       ; clk        ; 3.363 ; 3.363 ; Rise       ; clk             ;
;  output[3]       ; clk        ; 3.349 ; 3.349 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 412      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 412      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 30    ; 30   ;
; Unconstrained Output Port Paths ; 30    ; 30   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 11 14:20:18 2017
Info: Command: quartus_sta cpu -c cpu
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.614
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.614       -79.058 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -81.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.254
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.254        -5.565 clk 
Info (332146): Worst-case hold slack is 0.191
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.191         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -81.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 429 megabytes
    Info: Processing ended: Mon Dec 11 14:20:20 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


