Fitter report for wb_cyclone_cpu68
Thu Jan 12 09:27:57 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Fitter Device Options
 22. Operating Settings and Conditions
 23. Fitter Messages
 24. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Failed - Thu Jan 12 09:27:56 2017               ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; wb_cyclone_cpu68                                ;
; Top-level Entity Name              ; wb_cyclone_cpu68                                ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,564 / 4,608 ( 34 % )                          ;
;     Total combinational functions  ; 1,492 / 4,608 ( 32 % )                          ;
;     Dedicated logic registers      ; 414 / 4,608 ( 9 % )                             ;
; Total registers                    ; 414                                             ;
; Total pins                         ; 164 / 89 ( 184 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 17,408 / 119,808 ( 15 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,564 / 4,608 ( 34 % )    ;
;     -- Combinational with no register       ; 1150                      ;
;     -- Register only                        ; 72                        ;
;     -- Combinational with a register        ; 342                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 972                       ;
;     -- 3 input functions                    ; 310                       ;
;     -- <=2 input functions                  ; 210                       ;
;     -- Register only                        ; 72                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1350                      ;
;     -- arithmetic mode                      ; 142                       ;
;                                             ;                           ;
; Total registers*                            ; 414 / 4,851 ( 9 % )       ;
;     -- Dedicated logic registers            ; 414 / 4,608 ( 9 % )       ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs                                  ; Not available             ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 164 / 89 ( 184 % )        ;
;     -- Clock pins                           ; 0 / 4 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M4Ks                                        ; 5 / 26 ( 19 % )           ;
; Total block memory bits                     ; 17,408 / 119,808 ( 15 % ) ;
; Total block memory implementation bits      ; 23,040 / 119,808 ( 19 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 3 / 8 ( 38 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Maximum fan-out                             ; 426                       ;
; Highest non-global fan-out                  ; 223                       ;
; Total fan-out                               ; 6740                      ;
; Average fan-out                             ; 3.22                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                       ;
+-------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name              ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CTS[1]            ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DCD[1]            ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DSR[1]            ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ENET_LCLK         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FLASH_RY_BY_N     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PLD_CLEAR_N       ; Unassigned ; --       ; 5                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PLD_CLOCKINPUT[1] ; Unassigned ; --       ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RI[1]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RXD[1]            ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RXD[2]            ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                          ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DTR[1]        ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENET_ADS_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENET_AEN      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENET_BE_N[0]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENET_BE_N[1]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENET_BE_N[2]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENET_BE_N[3]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENET_CYCLE_N  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENET_DATACS_N ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENET_IOR_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENET_IOW_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENET_LDEV_N   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ENET_W_R_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FLASH_CS_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FLASH_OE_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FLASH_RW_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[0]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[10]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[11]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[12]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[13]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[14]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[15]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[16]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[17]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[18]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[19]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[1]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[20]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[21]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[22]     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[2]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[3]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[4]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[5]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[6]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[7]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[8]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FSE_A[9]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RTS[1]        ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_BE_N[0]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_BE_N[1]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_BE_N[2]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_BE_N[3]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_CS_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; TXD[1]        ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; TXD[2]        ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------+---------------------+
; Name                  ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                     ; Output Enable Group ;
+-----------------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------+---------------------+
; Display_7_Segment[0]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx1|port_ddr[0] ; -                   ;
; Display_7_Segment[10] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx0|port_ddr[2] ; -                   ;
; Display_7_Segment[11] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx0|port_ddr[3] ; -                   ;
; Display_7_Segment[12] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx0|port_ddr[4] ; -                   ;
; Display_7_Segment[13] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx0|port_ddr[5] ; -                   ;
; Display_7_Segment[14] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx0|port_ddr[6] ; -                   ;
; Display_7_Segment[15] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx0|port_ddr[7] ; -                   ;
; Display_7_Segment[1]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx1|port_ddr[1] ; -                   ;
; Display_7_Segment[2]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx1|port_ddr[2] ; -                   ;
; Display_7_Segment[3]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx1|port_ddr[3] ; -                   ;
; Display_7_Segment[4]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx1|port_ddr[4] ; -                   ;
; Display_7_Segment[5]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx1|port_ddr[5] ; -                   ;
; Display_7_Segment[6]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx1|port_ddr[6] ; -                   ;
; Display_7_Segment[7]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx1|port_ddr[7] ; -                   ;
; Display_7_Segment[8]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx0|port_ddr[0] ; -                   ;
; Display_7_Segment[9]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx0|port_ddr[1] ; -                   ;
; FSE_D[0]              ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ram:dram|iwe                          ; -                   ;
; FSE_D[10]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[11]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[12]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[13]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[14]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[15]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[16]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[17]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[18]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[19]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[1]              ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ram:dram|iwe                          ; -                   ;
; FSE_D[20]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[21]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[22]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[23]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[24]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[25]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[26]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[27]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[28]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[29]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[2]              ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ram:dram|iwe                          ; -                   ;
; FSE_D[30]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[31]             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[3]              ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ram:dram|iwe                          ; -                   ;
; FSE_D[4]              ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ram:dram|iwe                          ; -                   ;
; FSE_D[5]              ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ram:dram|iwe                          ; -                   ;
; FSE_D[6]              ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ram:dram|iwe                          ; -                   ;
; FSE_D[7]              ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ram:dram|iwe                          ; -                   ;
; FSE_D[8]              ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; FSE_D[9]              ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PORT2_IO[0]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx2|port_ddr[0] ; -                   ;
; PORT2_IO[1]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx2|port_ddr[1] ; -                   ;
; PORT2_IO[2]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx2|port_ddr[2] ; -                   ;
; PORT2_IO[3]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx2|port_ddr[3] ; -                   ;
; PORT2_IO[4]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx2|port_ddr[4] ; -                   ;
; PORT2_IO[5]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx2|port_ddr[5] ; -                   ;
; PORT2_IO[6]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx2|port_ddr[6] ; -                   ;
; PORT2_IO[7]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx2|port_ddr[7] ; -                   ;
; PORT3_IO[0]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx3|port_ddr[0] ; -                   ;
; PORT3_IO[1]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx3|port_ddr[1] ; -                   ;
; PORT3_IO[2]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx3|port_ddr[2] ; -                   ;
; PORT3_IO[3]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx3|port_ddr[3] ; -                   ;
; PORT3_IO[4]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx3|port_ddr[4] ; -                   ;
; PORT3_IO[5]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx3|port_ddr[5] ; -                   ;
; PORT3_IO[6]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx3|port_ddr[6] ; -                   ;
; PORT3_IO[7]           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; wb_ioport:pio0|ioport:portx3|port_ddr[7] ; -                   ;
; PROTO2_IO[0]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[10]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[11]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[12]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[13]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[14]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[15]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[16]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[17]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[18]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[19]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[1]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[20]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[21]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[22]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[23]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[24]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[25]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[26]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[27]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[28]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[29]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[2]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[30]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[31]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[32]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[33]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[34]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[35]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[36]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[37]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[38]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[39]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[3]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[40]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[4]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[5]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[6]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[7]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[8]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
; PROTO2_IO[9]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                        ; -                   ;
+-----------------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------+---------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 19 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 23 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 23 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 24 ( 0 % ) ; 3.3V          ; --           ;
; Unknown  ; 167            ; --            ;              ;
+----------+----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 21         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 154        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                     ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
; |wb_cyclone_cpu68                               ; 0 (0)       ; 414 (10)                  ; 0 (0)         ; 17408       ; 0            ; 0       ; 0         ; 164  ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68                                                                                                       ; work         ;
;    |wb_acia:uart0|                              ; 0 (0)       ; 101 (1)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_acia:uart0                                                                                         ; work         ;
;       |miniUART:my_uart|                        ; 0 (0)       ; 100 (18)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_acia:uart0|miniUART:my_uart                                                                        ; work         ;
;          |ClkUnit:ClkDiv|                       ; 0 (0)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv                                                         ; work         ;
;          |RxUnit:RxDev|                         ; 0 (0)       ; 36 (36)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev                                                           ; work         ;
;          |TxUnit:TxDev|                         ; 0 (0)       ; 29 (29)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev                                                           ; work         ;
;    |wb_cpu01:cpu|                               ; 0 (0)       ; 171 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_cpu01:cpu                                                                                          ; work         ;
;       |cpu01:cpu0|                              ; 0 (0)       ; 171 (171)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_cpu01:cpu|cpu01:cpu0                                                                               ; work         ;
;    |wb_ioport:pio0|                             ; 0 (0)       ; 65 (1)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_ioport:pio0                                                                                        ; work         ;
;       |ioport:portx0|                           ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_ioport:pio0|ioport:portx0                                                                          ; work         ;
;       |ioport:portx1|                           ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_ioport:pio0|ioport:portx1                                                                          ; work         ;
;       |ioport:portx2|                           ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_ioport:pio0|ioport:portx2                                                                          ; work         ;
;       |ioport:portx3|                           ; 0 (0)       ; 16 (16)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_ioport:pio0|ioport:portx3                                                                          ; work         ;
;    |wb_lpm_ram:bram|                            ; 0 (0)       ; 14 (14)                   ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_lpm_ram:bram                                                                                       ; work         ;
;       |lpm_ram_dq:\gen:0:ram|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_lpm_ram:bram|lpm_ram_dq:\gen:0:ram                                                                 ; work         ;
;          |altram:sram|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_lpm_ram:bram|lpm_ram_dq:\gen:0:ram|altram:sram                                                     ; work         ;
;             |altsyncram:ram_block|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_lpm_ram:bram|lpm_ram_dq:\gen:0:ram|altram:sram|altsyncram:ram_block                                ; work         ;
;                |altsyncram_lk71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_lpm_ram:bram|lpm_ram_dq:\gen:0:ram|altram:sram|altsyncram:ram_block|altsyncram_lk71:auto_generated ; work         ;
;    |wb_lpm_rom:rom|                             ; 0 (0)       ; 22 (22)                   ; 0 (0)         ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_lpm_rom:rom                                                                                        ; work         ;
;       |lpm_rom:rom0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_lpm_rom:rom|lpm_rom:rom0                                                                           ; work         ;
;          |altrom:srom|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_lpm_rom:rom|lpm_rom:rom0|altrom:srom                                                               ; work         ;
;             |altsyncram:rom_block|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_lpm_rom:rom|lpm_rom:rom0|altrom:srom|altsyncram:rom_block                                          ; work         ;
;                |altsyncram_la01:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_lpm_rom:rom|lpm_rom:rom0|altrom:srom|altsyncram:rom_block|altsyncram_la01:auto_generated           ; work         ;
;    |wb_ram:dram|                                ; 0 (0)       ; 31 (31)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wb_cyclone_cpu68|wb_ram:dram                                                                                           ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+
; Name                  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+
; PROTO2_IO[0]          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[1]          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[2]          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[3]          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[4]          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[5]          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[6]          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[7]          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[8]          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[9]          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[10]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[11]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[12]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[13]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[14]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[15]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[16]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[17]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[18]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[19]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[20]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[21]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[22]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[23]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[24]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[25]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[26]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[27]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[28]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[29]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[30]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[31]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[32]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[33]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[34]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[35]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[36]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[37]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[38]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[40]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[0]              ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[1]              ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[2]              ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[3]              ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[4]              ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[5]              ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[6]              ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[7]              ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[8]              ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[9]              ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[10]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[11]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[12]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[13]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[14]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[15]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[16]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[17]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[18]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[19]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[20]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[21]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[22]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[23]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[24]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[25]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[26]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[27]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[28]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[29]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[30]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_D[31]             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[0]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[1]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[2]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[3]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[4]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[5]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[6]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[7]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[8]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[9]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[10] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[11] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[12] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[13] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[14] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; Display_7_Segment[15] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT2_IO[0]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT2_IO[1]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT2_IO[2]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT2_IO[3]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT2_IO[4]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT2_IO[5]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT2_IO[6]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT2_IO[7]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT3_IO[0]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT3_IO[1]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT3_IO[2]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT3_IO[3]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT3_IO[4]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT3_IO[5]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT3_IO[6]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PORT3_IO[7]           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PROTO2_IO[39]         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FSE_A[0]              ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[1]              ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[2]              ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[3]              ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[4]              ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[5]              ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[6]              ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[7]              ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[8]              ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[9]              ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[10]             ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[11]             ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[12]             ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[13]             ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[14]             ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[15]             ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[16]             ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[17]             ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[18]             ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[19]             ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[20]             ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[21]             ; Output   ; --            ; --            ; --                    ; --  ;
; FSE_A[22]             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_BE_N[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_BE_N[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_BE_N[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_BE_N[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CS_N             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N             ; Output   ; --            ; --            ; --                    ; --  ;
; TXD[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; TXD[2]                ; Output   ; --            ; --            ; --                    ; --  ;
; RXD[2]                ; Input    ; 0             ; 0             ; --                    ; --  ;
; RTS[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; CTS[1]                ; Input    ; 0             ; 0             ; --                    ; --  ;
; FLASH_CS_N            ; Output   ; --            ; --            ; --                    ; --  ;
; FLASH_OE_N            ; Output   ; --            ; --            ; --                    ; --  ;
; FLASH_RW_N            ; Output   ; --            ; --            ; --                    ; --  ;
; FLASH_RY_BY_N         ; Input    ; 0             ; 0             ; --                    ; --  ;
; ENET_BE_N[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_BE_N[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_BE_N[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_BE_N[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_ADS_N            ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_AEN              ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CYCLE_N          ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_DATACS_N         ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_IOR_N            ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_IOW_N            ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_LCLK             ; Input    ; 0             ; 0             ; --                    ; --  ;
; ENET_LDEV_N           ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_W_R_N            ; Output   ; --            ; --            ; --                    ; --  ;
; RI[1]                 ; Input    ; 0             ; 0             ; --                    ; --  ;
; DCD[1]                ; Input    ; 0             ; 0             ; --                    ; --  ;
; DSR[1]                ; Input    ; 0             ; 0             ; --                    ; --  ;
; DTR[1]                ; Output   ; --            ; --            ; --                    ; --  ;
; PLD_CLEAR_N           ; Input    ; 0             ; 0             ; --                    ; --  ;
; PLD_CLOCKINPUT[1]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; RXD[1]                ; Input    ; 0             ; 0             ; --                    ; --  ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------+
; Pad To Core Delay Chain Fanout                      ;
+-----------------------+-------------------+---------+
; Source Pin / Fanout   ; Pad To Core Index ; Setting ;
+-----------------------+-------------------+---------+
; PROTO2_IO[0]          ;                   ;         ;
; PROTO2_IO[1]          ;                   ;         ;
; PROTO2_IO[2]          ;                   ;         ;
; PROTO2_IO[3]          ;                   ;         ;
; PROTO2_IO[4]          ;                   ;         ;
; PROTO2_IO[5]          ;                   ;         ;
; PROTO2_IO[6]          ;                   ;         ;
; PROTO2_IO[7]          ;                   ;         ;
; PROTO2_IO[8]          ;                   ;         ;
; PROTO2_IO[9]          ;                   ;         ;
; PROTO2_IO[10]         ;                   ;         ;
; PROTO2_IO[11]         ;                   ;         ;
; PROTO2_IO[12]         ;                   ;         ;
; PROTO2_IO[13]         ;                   ;         ;
; PROTO2_IO[14]         ;                   ;         ;
; PROTO2_IO[15]         ;                   ;         ;
; PROTO2_IO[16]         ;                   ;         ;
; PROTO2_IO[17]         ;                   ;         ;
; PROTO2_IO[18]         ;                   ;         ;
; PROTO2_IO[19]         ;                   ;         ;
; PROTO2_IO[20]         ;                   ;         ;
; PROTO2_IO[21]         ;                   ;         ;
; PROTO2_IO[22]         ;                   ;         ;
; PROTO2_IO[23]         ;                   ;         ;
; PROTO2_IO[24]         ;                   ;         ;
; PROTO2_IO[25]         ;                   ;         ;
; PROTO2_IO[26]         ;                   ;         ;
; PROTO2_IO[27]         ;                   ;         ;
; PROTO2_IO[28]         ;                   ;         ;
; PROTO2_IO[29]         ;                   ;         ;
; PROTO2_IO[30]         ;                   ;         ;
; PROTO2_IO[31]         ;                   ;         ;
; PROTO2_IO[32]         ;                   ;         ;
; PROTO2_IO[33]         ;                   ;         ;
; PROTO2_IO[34]         ;                   ;         ;
; PROTO2_IO[35]         ;                   ;         ;
; PROTO2_IO[36]         ;                   ;         ;
; PROTO2_IO[37]         ;                   ;         ;
; PROTO2_IO[38]         ;                   ;         ;
; PROTO2_IO[40]         ;                   ;         ;
; FSE_D[0]              ;                   ;         ;
; FSE_D[1]              ;                   ;         ;
; FSE_D[2]              ;                   ;         ;
; FSE_D[3]              ;                   ;         ;
; FSE_D[4]              ;                   ;         ;
; FSE_D[5]              ;                   ;         ;
; FSE_D[6]              ;                   ;         ;
; FSE_D[7]              ;                   ;         ;
; FSE_D[8]              ;                   ;         ;
; FSE_D[9]              ;                   ;         ;
; FSE_D[10]             ;                   ;         ;
; FSE_D[11]             ;                   ;         ;
; FSE_D[12]             ;                   ;         ;
; FSE_D[13]             ;                   ;         ;
; FSE_D[14]             ;                   ;         ;
; FSE_D[15]             ;                   ;         ;
; FSE_D[16]             ;                   ;         ;
; FSE_D[17]             ;                   ;         ;
; FSE_D[18]             ;                   ;         ;
; FSE_D[19]             ;                   ;         ;
; FSE_D[20]             ;                   ;         ;
; FSE_D[21]             ;                   ;         ;
; FSE_D[22]             ;                   ;         ;
; FSE_D[23]             ;                   ;         ;
; FSE_D[24]             ;                   ;         ;
; FSE_D[25]             ;                   ;         ;
; FSE_D[26]             ;                   ;         ;
; FSE_D[27]             ;                   ;         ;
; FSE_D[28]             ;                   ;         ;
; FSE_D[29]             ;                   ;         ;
; FSE_D[30]             ;                   ;         ;
; FSE_D[31]             ;                   ;         ;
; Display_7_Segment[0]  ;                   ;         ;
; Display_7_Segment[1]  ;                   ;         ;
; Display_7_Segment[2]  ;                   ;         ;
; Display_7_Segment[3]  ;                   ;         ;
; Display_7_Segment[4]  ;                   ;         ;
; Display_7_Segment[5]  ;                   ;         ;
; Display_7_Segment[6]  ;                   ;         ;
; Display_7_Segment[7]  ;                   ;         ;
; Display_7_Segment[8]  ;                   ;         ;
; Display_7_Segment[9]  ;                   ;         ;
; Display_7_Segment[10] ;                   ;         ;
; Display_7_Segment[11] ;                   ;         ;
; Display_7_Segment[12] ;                   ;         ;
; Display_7_Segment[13] ;                   ;         ;
; Display_7_Segment[14] ;                   ;         ;
; Display_7_Segment[15] ;                   ;         ;
; PORT2_IO[0]           ;                   ;         ;
; PORT2_IO[1]           ;                   ;         ;
; PORT2_IO[2]           ;                   ;         ;
; PORT2_IO[3]           ;                   ;         ;
; PORT2_IO[4]           ;                   ;         ;
; PORT2_IO[5]           ;                   ;         ;
; PORT2_IO[6]           ;                   ;         ;
; PORT2_IO[7]           ;                   ;         ;
; PORT3_IO[0]           ;                   ;         ;
; PORT3_IO[1]           ;                   ;         ;
; PORT3_IO[2]           ;                   ;         ;
; PORT3_IO[3]           ;                   ;         ;
; PORT3_IO[4]           ;                   ;         ;
; PORT3_IO[5]           ;                   ;         ;
; PORT3_IO[6]           ;                   ;         ;
; PORT3_IO[7]           ;                   ;         ;
; PROTO2_IO[39]         ;                   ;         ;
; RXD[2]                ;                   ;         ;
; CTS[1]                ;                   ;         ;
; FLASH_RY_BY_N         ;                   ;         ;
; ENET_LCLK             ;                   ;         ;
; RI[1]                 ;                   ;         ;
; DCD[1]                ;                   ;         ;
; DSR[1]                ;                   ;         ;
; PLD_CLEAR_N           ;                   ;         ;
; PLD_CLOCKINPUT[1]     ;                   ;         ;
; RXD[1]                ;                   ;         ;
+-----------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                      ;
+--------------------------------------------------------------------+------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                               ; Location   ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------+------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Equal2~1                                                           ; Unassigned ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PLD_CLEAR_N                                                        ; Unassigned ; 6       ; Async. clear              ; yes    ; Global Clock         ; Not Available    ; --                        ;
; PLD_CLOCKINPUT[1]                                                  ; Unassigned ; 4       ; Clock                     ; yes    ; Global Clock         ; Not Available    ; --                        ;
; SysClk                                                             ; Unassigned ; 426     ; Clock                     ; yes    ; Global Clock         ; Not Available    ; --                        ;
; \rstgen:rst                                                        ; Unassigned ; 223     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk16:Cnt16[4]~0 ; Unassigned ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg[5]~3                        ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|DataOut[6]~10          ; Unassigned ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState[3]~15          ; Unassigned ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ShtReg[1]~1            ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TBuff[6]~0             ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg[3]~13             ; Unassigned ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TxState~14             ; Unassigned ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_cpu01:cpu|cpu01:cpu0|acca[7]~9                                  ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_cpu01:cpu|cpu01:cpu0|accb[7]~8                                  ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_cpu01:cpu|cpu01:cpu0|md[6]~3                                    ; Unassigned ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_cpu01:cpu|cpu01:cpu0|state.fetch_state                          ; Unassigned ; 40      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; wb_cpu01:cpu|cpu01:cpu0|state~65                                   ; Unassigned ; 41      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[15]~6                                 ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[7]~5                                  ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_cpu01:cpu|hold~5                                                ; Unassigned ; 73      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx0|port_data[0]~2                        ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx0|port_ddr[0]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx0|port_ddr[0]~2                         ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx0|port_ddr[1]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx0|port_ddr[2]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx0|port_ddr[3]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx0|port_ddr[4]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx0|port_ddr[5]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx0|port_ddr[6]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx0|port_ddr[7]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx1|port_data[0]~2                        ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx1|port_ddr[0]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx1|port_ddr[0]~2                         ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx1|port_ddr[1]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx1|port_ddr[2]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx1|port_ddr[3]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx1|port_ddr[4]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx1|port_ddr[5]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx1|port_ddr[6]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx1|port_ddr[7]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx2|port_data[0]~2                        ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx2|port_ddr[0]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx2|port_ddr[0]~2                         ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx2|port_ddr[1]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx2|port_ddr[2]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx2|port_ddr[3]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx2|port_ddr[4]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx2|port_ddr[5]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx2|port_ddr[6]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx2|port_ddr[7]                           ; Unassigned ; 2       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx3|port_data[0]~2                        ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx3|port_ddr[0]                           ; Unassigned ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx3|port_ddr[0]~2                         ; Unassigned ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx3|port_ddr[1]                           ; Unassigned ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx3|port_ddr[2]                           ; Unassigned ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx3|port_ddr[3]                           ; Unassigned ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx3|port_ddr[4]                           ; Unassigned ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx3|port_ddr[5]                           ; Unassigned ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx3|port_ddr[6]                           ; Unassigned ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_ioport:pio0|ioport:portx3|port_ddr[7]                           ; Unassigned ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; wb_lpm_ram:bram|iwe[0]~0                                           ; Unassigned ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; wb_ram:dram|iwe                                                    ; Unassigned ; 33      ; Output enable             ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------+------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                    ;
+-------------------+------------+---------+----------------------+------------------+---------------------------+
; Name              ; Location   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------+------------+---------+----------------------+------------------+---------------------------+
; PLD_CLEAR_N       ; Unassigned ; 6       ; Global Clock         ; Not Available    ; --                        ;
; PLD_CLOCKINPUT[1] ; Unassigned ; 4       ; Global Clock         ; Not Available    ; --                        ;
; SysClk            ; Unassigned ; 426     ; Global Clock         ; Not Available    ; --                        ;
+-------------------+------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                              ;
+--------------------------------------------------------------------+---------+
; Name                                                               ; Fan-Out ;
+--------------------------------------------------------------------+---------+
; \rstgen:rst                                                        ; 223     ;
; wb_cpu01:cpu|hold~5                                                ; 73      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[7]                                 ; 70      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[6]                                 ; 69      ;
; wb_cpu01:cpu|cpu01:cpu0|state.decode_state                         ; 57      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[3]                                 ; 57      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[2]                                 ; 57      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[1]                                 ; 55      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[0]                                 ; 52      ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Cnt16~0              ; 50      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[4]                                 ; 45      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[5]                                 ; 43      ;
; wb_cpu01:cpu|cpu01:cpu0|state~65                                   ; 41      ;
; wb_cpu01:cpu|cpu01:cpu0|state.fetch_state                          ; 40      ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg[0]                          ; 38      ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg[1]                          ; 38      ;
; wb_lpm_rom:rom|Equal0~6                                            ; 34      ;
; wb_ram:dram|iwe                                                    ; 33      ;
; wb_cpu01:cpu|cpu01:cpu0|state.indexed_state                        ; 28      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector15~2                               ; 27      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector13                                 ; 23      ;
; wb_cpu01:cpu|cpu01:cpu0|state.extended_state                       ; 23      ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr84                                   ; 22      ;
; wb_ioport:pio0|isel~0                                              ; 22      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector11~1                               ; 21      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector14                                 ; 21      ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr92~1                                 ; 21      ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr92~0                                 ; 21      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector149~2                              ; 20      ;
; wb_ioport:pio0|selx~0                                              ; 20      ;
; wb_cpu01:cpu|WE_O                                                  ; 19      ;
; wb_cpu01:cpu|cpu01:cpu0|state.jmp_state                            ; 19      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector230~0                              ; 18      ;
; wb_cpu01:cpu|cpu01:cpu0|alu_ctrl.alu_daa~0                         ; 18      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector198~1                              ; 18      ;
; wb_ioport:pio0|ics[1]~0                                            ; 18      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector0~1                                ; 18      ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr94~4                                 ; 18      ;
; wb_cpu01:cpu|cpu01:cpu0|alu_ctrl.alu_eor~2                         ; 17      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector229~0                              ; 17      ;
; wb_cpu01:cpu|cpu01:cpu0|state.reset_state                          ; 17      ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr93~0                                 ; 17      ;
; wb_cpu01:cpu|cpu01:cpu0|alu_ctrl.alu_and~4                         ; 16      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector179~2                              ; 16      ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr13~1                                 ; 16      ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr12~2                                 ; 16      ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr11~2                                 ; 16      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector180~1                              ; 16      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector8~1                                ; 16      ;
; wb_cpu01:cpu|cpu01:cpu0|md[6]~3                                    ; 15      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector153~2                              ; 15      ;
; wb_cpu01:cpu|cpu01:cpu0|left_ctrl.md_left~0                        ; 15      ;
; wb_cpu01:cpu|cpu01:cpu0|address~4                                  ; 15      ;
; wb_cpu01:cpu|cpu01:cpu0|address~0                                  ; 15      ;
; wb_lpm_ram:bram|iadr~0                                             ; 14      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector141                                ; 14      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector150~2                              ; 14      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector154~2                              ; 14      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector155~2                              ; 14      ;
; wb_cpu01:cpu|cpu01:cpu0|alu_ctrl.alu_clv~0                         ; 14      ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~5                                    ; 14      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector238~0                              ; 14      ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~1                                    ; 14      ;
; wb_cpu01:cpu|cpu01:cpu0|state.write16_state                        ; 14      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector151~2                              ; 13      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector152~2                              ; 13      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector232~1                              ; 13      ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState[3]             ; 12      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector195~2                              ; 12      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector156~2                              ; 12      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector196~1                              ; 12      ;
; wb_cpu01:cpu|cpu01:cpu0|Mux123~0                                   ; 12      ;
; wb_cpu01:cpu|cpu01:cpu0|cc[0]                                      ; 12      ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TxState.Data_State     ; 12      ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TxState.TxIdle_State   ; 12      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector9~1                                ; 12      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector10~1                               ; 12      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector12~1                               ; 12      ;
; wb_cpu01:cpu|cpu01:cpu0|state.branch_state                         ; 12      ;
; wb_cpu01:cpu|cpu01:cpu0|state.rti_cc_state                         ; 12      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector173~11                             ; 11      ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Equal0~2             ; 11      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector19~6                               ; 11      ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TxState~14             ; 11      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector165~7                              ; 11      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector219~2                              ; 11      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector198~0                              ; 11      ;
; wb_cpu01:cpu|cpu01:cpu0|state.rti_acca_state                       ; 11      ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|DataOut[6]~10          ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|out_alu~2                                  ; 10      ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState[0]             ; 10      ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|tmpEnRx              ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|accb_ctrl.pull_accb~0                      ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|acca_ctrl.pull_acca~0                      ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector142                                ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector157~0                              ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|Selector218~4                              ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~8                                    ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~0                                    ; 10      ;
; DAT_I[0]~12                                                        ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr2~0                                  ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|state.int_wai_state                        ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|state.int_acca_state                       ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[7]~3                               ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[6]~2                               ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[5]~1                               ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[4]~0                               ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[3]~6                               ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[2]~5                               ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|op_code[1]~4                               ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|state.pula_state                           ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|state.psha_state                           ; 10      ;
; wb_cpu01:cpu|cpu01:cpu0|md~4                                       ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|right[15]~23                               ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector16~6                               ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector17~6                               ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector18~6                               ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector20~6                               ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector21~6                               ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector22~6                               ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector189~3                              ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|md_ctrl.fetch_next_md~0                    ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector23~6                               ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr36~1                                 ; 9       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg[4]                          ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector143                                ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector144                                ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector146                                ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector148                                ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector142~1                              ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector142~0                              ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|\pc_mux:tempof[15]~0                       ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector217~9                              ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux123~2                                   ; 9       ;
; wb_lpm_ram:bram|Equal0~3                                           ; 9       ;
; wb_lpm_ram:bram|Equal0~0                                           ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector52~1                               ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector52~0                               ; 9       ;
; wb_ram:dram|isel~0                                                 ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr92                                   ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|state.read8_state                          ; 9       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector106~7                              ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[15]~6                                 ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector74~3                               ; 8       ;
; wb_ioport:pio0|ioport:portx0|port_ddr[0]~2                         ; 8       ;
; wb_ioport:pio0|ioport:portx0|port_data[0]~2                        ; 8       ;
; wb_ioport:pio0|ioport:portx2|port_ddr[0]~2                         ; 8       ;
; wb_ioport:pio0|ioport:portx2|port_data[0]~2                        ; 8       ;
; wb_ioport:pio0|ioport:portx1|port_ddr[0]~2                         ; 8       ;
; wb_ioport:pio0|ioport:portx3|port_ddr[0]~2                         ; 8       ;
; wb_ioport:pio0|ioport:portx3|port_data[0]~2                        ; 8       ;
; wb_ioport:pio0|ioport:portx1|port_data[0]~2                        ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[7]~5                                  ; 8       ;
; Equal0~4                                                           ; 8       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ShtReg[1]~1            ; 8       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TBuff[6]~0             ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|acca[7]~9                                  ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector58~2                               ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector242~7                              ; 8       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState[1]             ; 8       ;
; wb_lpm_rom:rom|iadr[10]~10                                         ; 8       ;
; wb_lpm_rom:rom|iadr[9]~9                                           ; 8       ;
; wb_lpm_rom:rom|iadr[8]~8                                           ; 8       ;
; wb_lpm_rom:rom|iadr[7]~7                                           ; 8       ;
; wb_lpm_rom:rom|iadr[6]~6                                           ; 8       ;
; wb_lpm_rom:rom|iadr[5]~5                                           ; 8       ;
; wb_lpm_rom:rom|iadr[4]~4                                           ; 8       ;
; wb_lpm_rom:rom|iadr[3]~3                                           ; 8       ;
; wb_lpm_rom:rom|iadr[2]~2                                           ; 8       ;
; wb_lpm_rom:rom|iadr[1]~1                                           ; 8       ;
; wb_lpm_rom:rom|iadr[0]~0                                           ; 8       ;
; wb_lpm_ram:bram|iadr[6]~7                                          ; 8       ;
; wb_lpm_ram:bram|iadr[5]~6                                          ; 8       ;
; wb_lpm_ram:bram|iadr[4]~5                                          ; 8       ;
; wb_lpm_ram:bram|iadr[3]~4                                          ; 8       ;
; wb_lpm_ram:bram|iadr[2]~3                                          ; 8       ;
; wb_lpm_ram:bram|iadr[1]~2                                          ; 8       ;
; wb_lpm_ram:bram|iadr[0]~1                                          ; 8       ;
; wb_lpm_ram:bram|iwe[0]~0                                           ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr36~0                                 ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector82~0                               ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|accb[7]~8                                  ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector66~0                               ; 8       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg[5]~3                        ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr90~0                                 ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr91                                   ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr87                                   ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr86~0                                 ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr89~0                                 ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr88~0                                 ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector145                                ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector147                                ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|temppc~1                                   ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector142~2                              ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr18~1                                 ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector214~9                              ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|left~3                                     ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|alu_ctrl.alu_tap~0                         ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|right_ctrl.accb_right~1                    ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|md[0]                                      ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~4                                    ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|temppc~0                                   ; 8       ;
; Mux7~2                                                             ; 8       ;
; Mux7~1                                                             ; 8       ;
; Mux7~0                                                             ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector52~2                               ; 8       ;
; Equal0~2                                                           ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|state.muld_state                           ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|state.int_cc_state                         ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[7]                                      ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[6]                                      ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[5]                                      ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[4]                                      ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[3]                                      ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[2]                                      ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[1]                                      ; 8       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[0]                                      ; 8       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState[3]~15          ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector114~5                              ; 7       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg[3]~13             ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector219~3                              ; 7       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|tmpRxD                 ; 7       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk16:Cnt16[4]   ; 7       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState[2]             ; 7       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg[3]~2              ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|md[7]                                      ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|md[6]                                      ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|md[5]                                      ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector177~8                              ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector161~0                              ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|md[3]                                      ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|alu_ctrl.alu_tpa~0                         ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|md[2]                                      ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|md[1]                                      ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~3                                    ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~2                                    ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|cc[4]                                      ; 7       ;
; Equal0~3                                                           ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector5~1                                ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector6~1                                ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector7~1                                ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|state.rti_ixl_state                        ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|state.execute_state                        ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|state.immediate16_state                    ; 7       ;
; wb_cpu01:cpu|cpu01:cpu0|right[14]~22                               ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|right[13]~21                               ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|right[12]~20                               ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|right[11]~19                               ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|right[10]~18                               ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|right[9]~17                                ; 6       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Mux8~0               ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector243~3                              ; 6       ;
; wb_ram:dram|State.Idle                                             ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector174~8                              ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector158~0                              ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector175~8                              ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector159~0                              ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector176~8                              ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector160~0                              ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector178~8                              ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector162~0                              ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector179~10                             ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|cc[5]                                      ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|process_17~0                               ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector180~9                              ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr11~1                                 ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~10                                   ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~7                                    ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector164~5                              ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|cc[2]                                      ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux82~0                                    ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux98~0                                    ; 6       ;
; DAT_I~5                                                            ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr38~0                                 ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|state.vect_lo_state                        ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|state.pulx_lo_state                        ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|state.rti_ixh_state                        ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|state.read16_state                         ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|state.mul_state                            ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|state.pulx_hi_state                        ; 6       ;
; wb_cpu01:cpu|cpu01:cpu0|right[8]~16                                ; 5       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk16:Cnt16[4]~0 ; 5       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxStart                ; 5       ;
; Equal2~1                                                           ; 5       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TxState.Start_State    ; 5       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|tmpTBufE               ; 5       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|EnableTx             ; 5       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg[3]                          ; 5       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|DataCnt[0]             ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector166~7                              ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector167~7                              ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector168~7                              ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector169~6                              ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector170~7                              ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector171~7                              ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector172~6                              ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[4]~1                                    ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[4]~0                                    ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|md[4]                                      ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector163~0                              ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr13~0                                 ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector225~3                              ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector224~2                              ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|WideNor2~2                                 ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~9                                    ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~6                                    ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux184~2                                   ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector189~0                              ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector217~1                              ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|cc[3]                                      ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|cc[1]                                      ; 5       ;
; wb_acia:uart0|ics~1                                                ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux200~0                                   ; 5       ;
; DAT_I~4                                                            ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|state.rti_state                            ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|state.mulea_state                          ; 5       ;
; wb_cpu01:cpu|cpu01:cpu0|state.vect_hi_state                        ; 5       ;
; PLD_CLEAR_N                                                        ; 4       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxStart~0              ; 4       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|Equal2~0               ; 4       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RcvProc~0              ; 4       ;
; \clkgen:clkcntr[1]                                                 ; 4       ;
; \clkgen:clkcntr[0]                                                 ; 4       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|Equal0~0               ; 4       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|DataCnt[1]             ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|md[14]                                     ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|md[13]                                     ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|md[12]                                     ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|md[11]                                     ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|md[10]                                     ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|md[9]                                      ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|md[8]                                      ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|cc[7]                                      ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|cc[6]                                      ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|accb[7]                                    ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|accb[6]                                    ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|accb[5]                                    ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|accb[4]                                    ; 4       ;
; DAT_I~26                                                           ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|accb[3]                                    ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|accb[2]                                    ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~14                                   ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|accb[1]                                    ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~13                                   ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr12~1                                 ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector232~0                              ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector251~0                              ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr23~0                                 ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector243~1                              ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux92~0                                    ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux223~1                                   ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector245~0                              ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux154~0                                   ; 4       ;
; wb_acia:uart0|ics~0                                                ; 4       ;
; DAT_I~3                                                            ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|accb[0]                                    ; 4       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg[2]                          ; 4       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TxState.Parity_State   ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector1~1                                ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector2~1                                ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector3~1                                ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector13~0                               ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|state.int_mask_state                       ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|state.mul7_state                           ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|state.mul6_state                           ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|state.mul5_state                           ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|state.mul4_state                           ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|state.mul3_state                           ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|state.mul2_state                           ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|state.mul1_state                           ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|state.mul0_state                           ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|state.rti_accb_state                       ; 4       ;
; wb_cpu01:cpu|cpu01:cpu0|state.write8_state                         ; 4       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|CntIni~1               ; 3       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxFinish~0             ; 3       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|Mux23~0                ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector16~5                               ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector17~5                               ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector18~5                               ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector20~5                               ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector22~5                               ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector202~1                              ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr22~0                                 ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector243~2                              ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr83~0                                 ; 3       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|tmpDRdy                ; 3       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|tmpRxC                 ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector23~5                               ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|accb[7]~6                                  ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector242~4                              ; 3       ;
; \clkgen:clkcntr[2]                                                 ; 3       ;
; \rstgen:rstcntr[0]                                                 ; 3       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|tmpTRegE               ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector21~5                               ; 3       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|DataCnt[2]             ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|md[15]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[15]                                   ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[14]                                   ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[13]                                   ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[12]                                   ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[11]                                   ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[10]                                   ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[9]                                    ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[8]                                    ; 3       ;
; wb_ioport:pio0|ioport:portx3|port_ddr[7]                           ; 3       ;
; wb_ioport:pio0|ioport:portx3|port_ddr[6]                           ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|acca[7]                                    ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[7]                                    ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|acca[6]                                    ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[6]                                    ; 3       ;
; wb_ioport:pio0|ioport:portx3|port_ddr[5]                           ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|acca[5]                                    ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[5]                                    ; 3       ;
; wb_ioport:pio0|ioport:portx3|port_ddr[4]                           ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|acca[4]                                    ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[4]                                    ; 3       ;
; wb_ioport:pio0|ioport:portx3|port_ddr[3]                           ; 3       ;
; wb_ioport:pio0|ioport:portx3|port_ddr[2]                           ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|acca[3]                                    ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[3]                                    ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|acca[2]                                    ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[2]                                    ; 3       ;
; wb_ioport:pio0|ioport:portx3|port_ddr[1]                           ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state~103                                  ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|acca[1]                                    ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[1]                                    ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|alu_ctrl.alu_ld16~1                        ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux1~0                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr92~5                                 ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state~69                                   ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux88~11                                   ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|acca[0]                                    ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector217~3                              ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector240~1                              ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr20~3                                 ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux175~0                                   ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr63~3                                 ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux106~0                                   ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux123~1                                   ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr38~1                                 ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux223~0                                   ; 3       ;
; wb_acia:uart0|miniUART:my_uart|Irq                                 ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector245~2                              ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector239~4                              ; 3       ;
; wb_ioport:pio0|ioport:portx3|port_ddr[0]                           ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[0]                                    ; 3       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TxState.Stop_State     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[15]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[14]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[13]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[12]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector4~1                                ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[11]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[10]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[9]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[8]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[7]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[6]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[5]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[4]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[3]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[2]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[1]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector13~1                               ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.rts_lo_state                         ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|address~3                                  ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|address~2                                  ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|address~1                                  ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.rti_pch_state                        ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.int_ixl_state                        ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.int_accb_state                       ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.pshx_hi_state                        ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.int_pch_state                        ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.bsr1_state                           ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.jsr1_state                           ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.int_ixh_state                        ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|sp[0]                                      ; 3       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|SampleCnt[3]           ; 3       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|SampleCnt[2]           ; 3       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|SampleCnt[1]           ; 3       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|SampleCnt[0]           ; 3       ;
; wb_lpm_rom:rom|nadr[10]                                            ; 3       ;
; wb_lpm_rom:rom|nadr[9]                                             ; 3       ;
; wb_lpm_rom:rom|nadr[8]                                             ; 3       ;
; wb_lpm_rom:rom|nadr[7]                                             ; 3       ;
; wb_lpm_rom:rom|nadr[6]                                             ; 3       ;
; wb_lpm_rom:rom|nadr[5]                                             ; 3       ;
; wb_lpm_rom:rom|nadr[4]                                             ; 3       ;
; wb_lpm_rom:rom|nadr[3]                                             ; 3       ;
; wb_lpm_rom:rom|nadr[2]                                             ; 3       ;
; wb_lpm_rom:rom|nadr[1]                                             ; 3       ;
; wb_lpm_rom:rom|nadr[0]                                             ; 3       ;
; wb_lpm_ram:bram|nadr[6]                                            ; 3       ;
; wb_lpm_ram:bram|nadr[5]                                            ; 3       ;
; wb_lpm_ram:bram|nadr[4]                                            ; 3       ;
; wb_lpm_ram:bram|nadr[3]                                            ; 3       ;
; wb_lpm_ram:bram|nadr[2]                                            ; 3       ;
; wb_lpm_ram:bram|nadr[1]                                            ; 3       ;
; wb_lpm_ram:bram|nadr[0]                                            ; 3       ;
; \rstgen:rstcntr[4]                                                 ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[15]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[15]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[14]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[14]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[13]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[13]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[12]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[12]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[11]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[11]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[10]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[10]                                     ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[9]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[9]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[8]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|ea[8]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[7]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[6]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[5]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[4]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[3]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[2]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[1]                                      ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.pulb_state                           ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.rts_hi_state                         ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.pshx_lo_state                        ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.pshb_state                           ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.int_pcl_state                        ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.bsr_state                            ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|state.jsr_state                            ; 3       ;
; wb_cpu01:cpu|cpu01:cpu0|pc[0]                                      ; 3       ;
; RXD[1]                                                             ; 2       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg~12                          ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr24~4                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|state~117                                  ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector247~3                              ; 2       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg[7]                ; 2       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg~11                          ; 2       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg~10                          ; 2       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg~9                           ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxFinish               ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ShtReg~2               ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxParity               ; 2       ;
; wb_acia:uart0|miniUART:my_uart|Read                                ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|tmpRxVal               ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxValid                ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|Mux26~0                ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk:Count[9]     ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk:Count[8]     ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk:Count[7]     ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk:Count[6]     ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk:Count[5]     ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk:Count[4]     ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk:Count[3]     ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk:Count[2]     ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk:Count[1]     ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk:Count[0]     ; 2       ;
; wb_acia:uart0|miniUART:my_uart|Load                                ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk16:Cnt16[3]   ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk16:Cnt16[2]   ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk16:Cnt16[1]   ; 2       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|\DivClk16:Cnt16[0]   ; 2       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg~8                           ; 2       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg~6                           ; 2       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg~4                           ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|DataOut~9              ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ParityErr              ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|DataOut~8              ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|DataOut~7              ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|DataOut~6              ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|DataOut~5              ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|DataOut~4              ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|DataOut~3              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux64~0                                    ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector201~2                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr23~3                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr20~5                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr24~2                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector127~3                              ; 2       ;
; wb_acia:uart0|miniUART:my_uart|Int                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux145~2                                   ; 2       ;
; wb_ram:dram|State.WrtEnd                                           ; 2       ;
; wb_ioport:pio0|ics[0]~3                                            ; 2       ;
; wb_acia:uart0|miniUART:my_uart|StatM~0                             ; 2       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxValid~2              ; 2       ;
; wb_ioport:pio0|ics[2]~2                                            ; 2       ;
; wb_ioport:pio0|ics[3]~1                                            ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|xreg[15]~4                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector193~0                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux153~1                                   ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|cc_out~0                                   ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux150~1                                   ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux145~0                                   ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux44~0                                    ; 2       ;
; Equal2~0                                                           ; 2       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg[3]~4              ; 2       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|tmpTRegE~2             ; 2       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg~2                           ; 2       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|DataCnt[3]             ; 2       ;
; wb_ram:dram|State.Write                                            ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_ddr[7]                           ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_data[7]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_ddr[7]                           ; 2       ;
; wb_ioport:pio0|ioport:portx3|port_data[7]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_data[7]                          ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_ddr[7]                           ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_data[7]                          ; 2       ;
; wb_ram:dram|idat[7]                                                ; 2       ;
; wb_ram:dram|idat[6]                                                ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_ddr[6]                           ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_data[6]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_ddr[6]                           ; 2       ;
; wb_ioport:pio0|ioport:portx3|port_data[6]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_data[6]                          ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_ddr[6]                           ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_data[6]                          ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|\mux_alu:daa_reg[6]~2                      ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|\mux_alu:daa_reg[6]~1                      ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_ddr[5]                           ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_data[5]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_ddr[5]                           ; 2       ;
; wb_ioport:pio0|ioport:portx3|port_data[5]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_data[5]                          ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_ddr[5]                           ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_data[5]                          ; 2       ;
; wb_ram:dram|idat[5]                                                ; 2       ;
; wb_ram:dram|idat[4]                                                ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_ddr[4]                           ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_data[4]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_ddr[4]                           ; 2       ;
; wb_ioport:pio0|ioport:portx3|port_data[4]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_data[4]                          ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_ddr[4]                           ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_data[4]                          ; 2       ;
; wb_ram:dram|idat[3]                                                ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_ddr[3]                           ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_data[3]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_ddr[3]                           ; 2       ;
; wb_ioport:pio0|ioport:portx3|port_data[3]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_data[3]                          ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_ddr[3]                           ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_data[3]                          ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_ddr[2]                           ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_data[2]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_ddr[2]                           ; 2       ;
; wb_ioport:pio0|ioport:portx3|port_data[2]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_data[2]                          ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_ddr[2]                           ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_data[2]                          ; 2       ;
; wb_ram:dram|idat[2]                                                ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector204~1                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|daa_reg~0                                  ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector255~0                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux226~0                                   ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_ddr[1]                           ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_data[1]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_ddr[1]                           ; 2       ;
; wb_ioport:pio0|ioport:portx3|port_data[1]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_data[1]                          ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_ddr[1]                           ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_data[1]                          ; 2       ;
; wb_ram:dram|idat[1]                                                ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr18~0                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector179~1                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector238~1                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector216~4                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector216~2                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector218~0                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr63~6                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr63~4                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector217~2                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector239~7                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector240~0                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr10~0                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux62~0                                    ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector237~0                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector236~0                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector201~1                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux83~0                                    ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|right_ctrl.accb_right~0                    ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector225~2                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux78~0                                    ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux67~5                                    ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux67~2                                    ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux67~1                                    ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector244~5                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr63~1                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr63~0                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|next_state.execute_state~0                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector201~0                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector198~2                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector239~5                              ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Mux142~1                                   ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|next_state.read16_state~0                  ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_ddr[0]                           ; 2       ;
; wb_ioport:pio0|ioport:portx0|port_data[0]                          ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_ddr[0]                           ; 2       ;
; wb_ioport:pio0|ioport:portx2|port_data[0]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_ddr[0]                           ; 2       ;
; wb_ioport:pio0|ioport:portx3|port_data[0]                          ; 2       ;
; wb_ioport:pio0|ioport:portx1|port_data[0]                          ; 2       ;
; wb_ram:dram|idat[0]                                                ; 2       ;
; SysClk                                                             ; 2       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg[0]                ; 2       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TxState.TxReset_State  ; 2       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TxParity               ; 2       ;
; wb_ram:dram|ibe[0]                                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|iv[1]                                      ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|iv[0]                                      ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector13~2                               ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr92~4                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr92~2                                 ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector15~1                               ; 2       ;
; wb_cpu01:cpu|cpu01:cpu0|state.rti_pcl_state                        ; 2       ;
; \rstgen:rstcntr[3]                                                 ; 2       ;
; \rstgen:rstcntr[2]                                                 ; 2       ;
; \rstgen:rstcntr[1]                                                 ; 2       ;
; wb_ram:dram|iack                                                   ; 2       ;
; wb_ram:dram|iwp                                                    ; 2       ;
; Equal2~1_wirecell                                                  ; 1       ;
; PORT3_IO[7]~7                                                      ; 1       ;
; PORT3_IO[6]~6                                                      ; 1       ;
; PORT3_IO[5]~5                                                      ; 1       ;
; PORT3_IO[4]~4                                                      ; 1       ;
; PORT3_IO[3]~3                                                      ; 1       ;
; PORT3_IO[2]~2                                                      ; 1       ;
; PORT3_IO[1]~1                                                      ; 1       ;
; PORT3_IO[0]~0                                                      ; 1       ;
; PORT2_IO[7]~7                                                      ; 1       ;
; PORT2_IO[6]~6                                                      ; 1       ;
; PORT2_IO[5]~5                                                      ; 1       ;
; PORT2_IO[4]~4                                                      ; 1       ;
; PORT2_IO[3]~3                                                      ; 1       ;
; PORT2_IO[2]~2                                                      ; 1       ;
; PORT2_IO[1]~1                                                      ; 1       ;
; PORT2_IO[0]~0                                                      ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector173~10                             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxValid~3              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~16             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~15             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|tmpDRdy~3              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|tmpEnRx~2            ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|tmpTBufE~3             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|tmpTRegE~3             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|DataCnt~10             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|DataCnt~9              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector106~8                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector107~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector108~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector109~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector110~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector111~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector112~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector113~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector58~4                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector114~6                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector59~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector115~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector60~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector116~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector61~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector117~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector62~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector118~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector63~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector119~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector64~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector120~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector65~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|WideOr20~9                                 ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector183~5                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|accb[6]~9                                  ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TxState~23             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TxState~22             ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector225~4                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|WideNor2~3                                 ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector239~9                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector239~8                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector241~8                              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg~12                ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg~11                ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TBuff[7]               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg~10                ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TBuff[6]               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg~9                 ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg[6]                ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TBuff[5]               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg~8                 ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg[5]                ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TBuff[4]               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxFalse~0              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxFinish~1             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg~7                 ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg[4]                ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TBuff[3]               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxParity~1             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxParity~0             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|Read~0                              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|tmpRxVal~0             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxStart~2              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxStart~1              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxFalse                ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|tmpRxD~1               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|tmpRxD~0               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|CntIni~0               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|CntAdd~0               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~14             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~13             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~12             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~11             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~10             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~9              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~8              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~7              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~6              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~5              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Count~4              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg~6                 ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg[3]                ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TBuff[2]               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|Load~0                              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Cnt16~5              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Cnt16~4              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Cnt16~3              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Cnt16~2              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Cnt16~1              ; 1       ;
; wb_ram:dram|State~11                                               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ParityErr~1            ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ParityErr~0            ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|Mux9~0                 ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|frameErr~0             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|Int~1                               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg[7]                          ; 1       ;
; wb_acia:uart0|miniUART:my_uart|Int~0                               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg[6]                          ; 1       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg[5]                          ; 1       ;
; wb_ram:dram|State~10                                               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|tmpDRdy~2              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState~14             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState~13             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState~12             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState~11             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState~10             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState~9              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState~8              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState~7              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState~6              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState~5              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|RxState~4              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|tmpRxC~1               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|tmpRxC~0               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Equal0~1             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|Equal0~0             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ShtReg[1]~0            ; 1       ;
; wb_lpm_rom:rom|Add1~32                                             ; 1       ;
; wb_lpm_rom:rom|Add1~29                                             ; 1       ;
; wb_lpm_rom:rom|Add1~26                                             ; 1       ;
; wb_lpm_rom:rom|Add1~23                                             ; 1       ;
; wb_lpm_rom:rom|Add1~20                                             ; 1       ;
; wb_lpm_rom:rom|Add1~17                                             ; 1       ;
; wb_lpm_rom:rom|Add1~14                                             ; 1       ;
; wb_lpm_rom:rom|Add1~11                                             ; 1       ;
; wb_lpm_rom:rom|Add1~8                                              ; 1       ;
; wb_lpm_rom:rom|Add1~5                                              ; 1       ;
; wb_lpm_rom:rom|Add1~2                                              ; 1       ;
; wb_lpm_ram:bram|Add1~20                                            ; 1       ;
; wb_lpm_ram:bram|Add1~17                                            ; 1       ;
; wb_lpm_ram:bram|Add1~14                                            ; 1       ;
; wb_lpm_ram:bram|Add1~11                                            ; 1       ;
; wb_lpm_ram:bram|Add1~8                                             ; 1       ;
; wb_lpm_ram:bram|Add1~5                                             ; 1       ;
; wb_lpm_ram:bram|Add1~2                                             ; 1       ;
; clkcntr~2                                                          ; 1       ;
; clkcntr~1                                                          ; 1       ;
; clkcntr~0                                                          ; 1       ;
; \rstgen:rstcntr[0]~0                                               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TxState~21             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg~5                 ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TReg[2]                ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|TBuff[1]               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|tmpTBufE~2             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|ClkUnit:ClkDiv|EnableTx~0           ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|DataCnt~8              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|DataCnt~7              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|DataCnt~6              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|DataCnt~5              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|DataCnt~4              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|TxUnit:TxDev|Add0~0                 ; 1       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg[0]~7                        ; 1       ;
; wb_acia:uart0|miniUART:my_uart|CtrlReg[1]~5                        ; 1       ;
; wb_ram:dram|State~9                                                ; 1       ;
; wb_ram:dram|State~8                                                ; 1       ;
; wb_ram:dram|State~7                                                ; 1       ;
; wb_ram:dram|State.Read                                             ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector106~6                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector74~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector107~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector75~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector108~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector76~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector109~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector77~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector110~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector78~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector111~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector79~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector112~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector80~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector113~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector81~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector122~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector122~1                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector122~0                              ; 1       ;
; wb_acia:uart0|miniUART:my_uart|StatM~5                             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ShtReg[7]              ; 1       ;
; wb_ram:dram|idat~7                                                 ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector16~4                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector16~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector16~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector16~1                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector16~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector123~1                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector123~0                              ; 1       ;
; wb_ram:dram|idat~6                                                 ; 1       ;
; wb_acia:uart0|miniUART:my_uart|StatM~4                             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ShtReg[6]              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector17~4                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector17~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector17~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector17~1                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector17~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector58~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector114~4                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector66~1                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector82~1                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector59~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector115~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector67~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector83~0                               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|StatM~3                             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|outErr                 ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ShtReg[5]              ; 1       ;
; wb_ram:dram|idat~5                                                 ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector18~4                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector18~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector18~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector18~1                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector18~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector60~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector116~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector68~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector84~0                               ; 1       ;
; wb_ram:dram|idat~4                                                 ; 1       ;
; wb_acia:uart0|miniUART:my_uart|StatM~2                             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|frameErr               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ShtReg[4]              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector19~5                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector19~4                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector19~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector19~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector19~1                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector19~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector61~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector117~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector69~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector85~0                               ; 1       ;
; wb_ram:dram|idat~3                                                 ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ShtReg[3]              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector20~4                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector20~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector20~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector20~1                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector20~0                               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ShtReg[2]              ; 1       ;
; wb_ram:dram|idat~2                                                 ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector62~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector118~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector70~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector86~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector124~3                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector124~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector124~1                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector124~0                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector63~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector119~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector71~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector87~0                               ; 1       ;
; wb_acia:uart0|miniUART:my_uart|StatM~1                             ; 1       ;
; wb_acia:uart0|miniUART:my_uart|RxUnit:RxDev|ShtReg[1]              ; 1       ;
; wb_ram:dram|idat~1                                                 ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector22~4                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector22~3                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector22~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector22~1                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector22~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector64~2                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector120~2                              ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector72~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|Selector88~0                               ; 1       ;
; wb_cpu01:cpu|cpu01:cpu0|acca[7]~8                                  ; 1       ;
+--------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------+----------------------+-----------------+-----------------+
; Name                                                                                                             ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF          ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------+----------------------+-----------------+-----------------+
; wb_lpm_ram:bram|lpm_ram_dq:\gen:0:ram|altram:sram|altsyncram:ram_block|altsyncram_lk71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 128          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024  ; 128                         ; 8                           ; --                          ; --                          ; 1024                ; 1    ; None         ; Unassigned ; Don't care           ; Don't care      ; Don't care      ;
; wb_lpm_rom:rom|lpm_rom:rom0|altrom:srom|altsyncram:rom_block|altsyncram_la01:auto_generated|ALTSYNCRAM           ; AUTO ; ROM         ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 4    ; cpu01mon.hex ; Unassigned ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "wb_cyclone_cpu68"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 164 pins of 164 total pins
    Info (169086): Pin PROTO2_IO[0] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[1] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[2] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[3] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[4] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[5] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[6] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[7] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[8] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[9] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[10] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[11] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[12] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[13] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[14] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[15] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[16] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[17] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[18] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[19] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[20] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[21] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[22] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[23] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[24] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[25] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[26] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[27] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[28] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[29] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[30] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[31] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[32] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[33] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[34] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[35] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[36] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[37] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[38] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[40] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[0] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[1] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[2] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[3] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[4] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[5] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[6] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[7] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[8] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[9] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[10] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[11] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[12] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[13] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[14] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[15] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[16] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[17] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[18] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[19] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[20] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[21] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[22] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[23] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[24] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[25] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[26] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[27] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[28] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[29] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[30] not assigned to an exact location on the device
    Info (169086): Pin FSE_D[31] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[0] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[1] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[2] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[3] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[4] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[5] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[6] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[7] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[8] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[9] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[10] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[11] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[12] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[13] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[14] not assigned to an exact location on the device
    Info (169086): Pin Display_7_Segment[15] not assigned to an exact location on the device
    Info (169086): Pin PORT2_IO[0] not assigned to an exact location on the device
    Info (169086): Pin PORT2_IO[1] not assigned to an exact location on the device
    Info (169086): Pin PORT2_IO[2] not assigned to an exact location on the device
    Info (169086): Pin PORT2_IO[3] not assigned to an exact location on the device
    Info (169086): Pin PORT2_IO[4] not assigned to an exact location on the device
    Info (169086): Pin PORT2_IO[5] not assigned to an exact location on the device
    Info (169086): Pin PORT2_IO[6] not assigned to an exact location on the device
    Info (169086): Pin PORT2_IO[7] not assigned to an exact location on the device
    Info (169086): Pin PORT3_IO[0] not assigned to an exact location on the device
    Info (169086): Pin PORT3_IO[1] not assigned to an exact location on the device
    Info (169086): Pin PORT3_IO[2] not assigned to an exact location on the device
    Info (169086): Pin PORT3_IO[3] not assigned to an exact location on the device
    Info (169086): Pin PORT3_IO[4] not assigned to an exact location on the device
    Info (169086): Pin PORT3_IO[5] not assigned to an exact location on the device
    Info (169086): Pin PORT3_IO[6] not assigned to an exact location on the device
    Info (169086): Pin PORT3_IO[7] not assigned to an exact location on the device
    Info (169086): Pin PROTO2_IO[39] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[0] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[1] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[2] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[3] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[4] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[5] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[6] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[7] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[8] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[9] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[10] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[11] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[12] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[13] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[14] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[15] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[16] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[17] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[18] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[19] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[20] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[21] not assigned to an exact location on the device
    Info (169086): Pin FSE_A[22] not assigned to an exact location on the device
    Info (169086): Pin SRAM_BE_N[0] not assigned to an exact location on the device
    Info (169086): Pin SRAM_BE_N[1] not assigned to an exact location on the device
    Info (169086): Pin SRAM_BE_N[2] not assigned to an exact location on the device
    Info (169086): Pin SRAM_BE_N[3] not assigned to an exact location on the device
    Info (169086): Pin SRAM_WE_N not assigned to an exact location on the device
    Info (169086): Pin SRAM_CS_N not assigned to an exact location on the device
    Info (169086): Pin SRAM_OE_N not assigned to an exact location on the device
    Info (169086): Pin TXD[1] not assigned to an exact location on the device
    Info (169086): Pin TXD[2] not assigned to an exact location on the device
    Info (169086): Pin RXD[2] not assigned to an exact location on the device
    Info (169086): Pin RTS[1] not assigned to an exact location on the device
    Info (169086): Pin CTS[1] not assigned to an exact location on the device
    Info (169086): Pin FLASH_CS_N not assigned to an exact location on the device
    Info (169086): Pin FLASH_OE_N not assigned to an exact location on the device
    Info (169086): Pin FLASH_RW_N not assigned to an exact location on the device
    Info (169086): Pin FLASH_RY_BY_N not assigned to an exact location on the device
    Info (169086): Pin ENET_BE_N[0] not assigned to an exact location on the device
    Info (169086): Pin ENET_BE_N[1] not assigned to an exact location on the device
    Info (169086): Pin ENET_BE_N[2] not assigned to an exact location on the device
    Info (169086): Pin ENET_BE_N[3] not assigned to an exact location on the device
    Info (169086): Pin ENET_ADS_N not assigned to an exact location on the device
    Info (169086): Pin ENET_AEN not assigned to an exact location on the device
    Info (169086): Pin ENET_CYCLE_N not assigned to an exact location on the device
    Info (169086): Pin ENET_DATACS_N not assigned to an exact location on the device
    Info (169086): Pin ENET_IOR_N not assigned to an exact location on the device
    Info (169086): Pin ENET_IOW_N not assigned to an exact location on the device
    Info (169086): Pin ENET_LCLK not assigned to an exact location on the device
    Info (169086): Pin ENET_LDEV_N not assigned to an exact location on the device
    Info (169086): Pin ENET_W_R_N not assigned to an exact location on the device
    Info (169086): Pin RI[1] not assigned to an exact location on the device
    Info (169086): Pin DCD[1] not assigned to an exact location on the device
    Info (169086): Pin DSR[1] not assigned to an exact location on the device
    Info (169086): Pin DTR[1] not assigned to an exact location on the device
    Info (169086): Pin PLD_CLEAR_N not assigned to an exact location on the device
    Info (169086): Pin PLD_CLOCKINPUT[1] not assigned to an exact location on the device
    Info (169086): Pin RXD[1] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wb_cyclone_cpu68.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node PLD_CLOCKINPUT[1] (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node SysClk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node PROTO2_IO[39]
        Info (176357): Destination node SysClk~0
Info (176353): Automatically promoted node PLD_CLEAR_N (placed in PIN 18 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SysClk~1
        Info (176357): Destination node clkcntr~0
        Info (176357): Destination node clkcntr~1
        Info (176357): Destination node clkcntr~2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 162 (unused VREF, 3.3V VCCIO, 8 input, 49 output, 105 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (176215): I/O bank details after I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Error (176205): Can't place 162 pins with 3.3-V LVTTL I/O standard because Fitter has only 84 such free pins available for general purpose I/O placement
Error (176204): Can't place pins due to device constraints
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Error (171000): Can't fit design in device
Warning (169064): Following 65 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin PROTO2_IO[0] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[1] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[2] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[3] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[4] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[5] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[6] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[7] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[8] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[9] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[10] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[11] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[12] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[13] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[14] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[15] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[16] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[17] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[18] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[19] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[20] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[21] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[22] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[23] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[24] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[25] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[26] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[27] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[28] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[29] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[30] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[31] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[32] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[33] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[34] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[35] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[36] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[37] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[38] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[40] has a permanently disabled output enable
    Info (169065): Pin FSE_D[8] has a permanently disabled output enable
    Info (169065): Pin FSE_D[9] has a permanently disabled output enable
    Info (169065): Pin FSE_D[10] has a permanently disabled output enable
    Info (169065): Pin FSE_D[11] has a permanently disabled output enable
    Info (169065): Pin FSE_D[12] has a permanently disabled output enable
    Info (169065): Pin FSE_D[13] has a permanently disabled output enable
    Info (169065): Pin FSE_D[14] has a permanently disabled output enable
    Info (169065): Pin FSE_D[15] has a permanently disabled output enable
    Info (169065): Pin FSE_D[16] has a permanently disabled output enable
    Info (169065): Pin FSE_D[17] has a permanently disabled output enable
    Info (169065): Pin FSE_D[18] has a permanently disabled output enable
    Info (169065): Pin FSE_D[19] has a permanently disabled output enable
    Info (169065): Pin FSE_D[20] has a permanently disabled output enable
    Info (169065): Pin FSE_D[21] has a permanently disabled output enable
    Info (169065): Pin FSE_D[22] has a permanently disabled output enable
    Info (169065): Pin FSE_D[23] has a permanently disabled output enable
    Info (169065): Pin FSE_D[24] has a permanently disabled output enable
    Info (169065): Pin FSE_D[25] has a permanently disabled output enable
    Info (169065): Pin FSE_D[26] has a permanently disabled output enable
    Info (169065): Pin FSE_D[27] has a permanently disabled output enable
    Info (169065): Pin FSE_D[28] has a permanently disabled output enable
    Info (169065): Pin FSE_D[29] has a permanently disabled output enable
    Info (169065): Pin FSE_D[30] has a permanently disabled output enable
    Info (169065): Pin FSE_D[31] has a permanently disabled output enable
    Info (169065): Pin PROTO2_IO[39] has a permanently enabled output enable
Warning (169069): Following 93 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info (169070): Pin PROTO2_IO[0] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[1] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[2] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[3] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[4] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[5] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[6] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[7] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[8] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[9] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[10] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[11] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[12] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[13] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[14] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[15] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[16] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[17] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[18] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[19] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[20] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[21] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[22] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[23] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[24] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[25] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[26] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[27] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[28] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[29] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[30] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[31] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[32] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[33] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[34] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[35] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[36] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[37] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[38] has VCC driving its datain port
    Info (169070): Pin PROTO2_IO[40] has VCC driving its datain port
    Info (169070): Pin FSE_D[8] has VCC driving its datain port
    Info (169070): Pin FSE_D[9] has VCC driving its datain port
    Info (169070): Pin FSE_D[10] has VCC driving its datain port
    Info (169070): Pin FSE_D[11] has VCC driving its datain port
    Info (169070): Pin FSE_D[12] has VCC driving its datain port
    Info (169070): Pin FSE_D[13] has VCC driving its datain port
    Info (169070): Pin FSE_D[14] has VCC driving its datain port
    Info (169070): Pin FSE_D[15] has VCC driving its datain port
    Info (169070): Pin FSE_D[16] has VCC driving its datain port
    Info (169070): Pin FSE_D[17] has VCC driving its datain port
    Info (169070): Pin FSE_D[18] has VCC driving its datain port
    Info (169070): Pin FSE_D[19] has VCC driving its datain port
    Info (169070): Pin FSE_D[20] has VCC driving its datain port
    Info (169070): Pin FSE_D[21] has VCC driving its datain port
    Info (169070): Pin FSE_D[22] has VCC driving its datain port
    Info (169070): Pin FSE_D[23] has VCC driving its datain port
    Info (169070): Pin FSE_D[24] has VCC driving its datain port
    Info (169070): Pin FSE_D[25] has VCC driving its datain port
    Info (169070): Pin FSE_D[26] has VCC driving its datain port
    Info (169070): Pin FSE_D[27] has VCC driving its datain port
    Info (169070): Pin FSE_D[28] has VCC driving its datain port
    Info (169070): Pin FSE_D[29] has VCC driving its datain port
    Info (169070): Pin FSE_D[30] has VCC driving its datain port
    Info (169070): Pin FSE_D[31] has VCC driving its datain port
    Info (169070): Pin FSE_A[0] has GND driving its datain port
    Info (169070): Pin FSE_A[1] has GND driving its datain port
    Info (169070): Pin FSE_A[17] has GND driving its datain port
    Info (169070): Pin FSE_A[18] has GND driving its datain port
    Info (169070): Pin FSE_A[19] has GND driving its datain port
    Info (169070): Pin FSE_A[20] has GND driving its datain port
    Info (169070): Pin FSE_A[21] has GND driving its datain port
    Info (169070): Pin FSE_A[22] has GND driving its datain port
    Info (169070): Pin SRAM_BE_N[1] has VCC driving its datain port
    Info (169070): Pin SRAM_BE_N[2] has VCC driving its datain port
    Info (169070): Pin SRAM_BE_N[3] has VCC driving its datain port
    Info (169070): Pin TXD[2] has VCC driving its datain port
    Info (169070): Pin RTS[1] has VCC driving its datain port
    Info (169070): Pin FLASH_CS_N has VCC driving its datain port
    Info (169070): Pin FLASH_OE_N has VCC driving its datain port
    Info (169070): Pin FLASH_RW_N has VCC driving its datain port
    Info (169070): Pin ENET_BE_N[0] has VCC driving its datain port
    Info (169070): Pin ENET_BE_N[1] has VCC driving its datain port
    Info (169070): Pin ENET_BE_N[2] has VCC driving its datain port
    Info (169070): Pin ENET_BE_N[3] has VCC driving its datain port
    Info (169070): Pin ENET_ADS_N has VCC driving its datain port
    Info (169070): Pin ENET_AEN has VCC driving its datain port
    Info (169070): Pin ENET_CYCLE_N has VCC driving its datain port
    Info (169070): Pin ENET_DATACS_N has VCC driving its datain port
    Info (169070): Pin ENET_IOR_N has VCC driving its datain port
    Info (169070): Pin ENET_IOW_N has VCC driving its datain port
    Info (169070): Pin ENET_LDEV_N has VCC driving its datain port
    Info (169070): Pin ENET_W_R_N has VCC driving its datain port
    Info (169070): Pin DTR[1] has VCC driving its datain port
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/DGilliland/Documents/GitHub/EP2C5-Cyclone-II-Mini-Board/System6801/output_files/wb_cyclone_cpu68.fit.smsg
Error: Quartus II 64-Bit Fitter was unsuccessful. 3 errors, 7 warnings
    Error: Peak virtual memory: 541 megabytes
    Error: Processing ended: Thu Jan 12 09:27:57 2017
    Error: Elapsed time: 00:00:03
    Error: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/DGilliland/Documents/GitHub/EP2C5-Cyclone-II-Mini-Board/System6801/output_files/wb_cyclone_cpu68.fit.smsg.


