\chapter{Objetivos}

Los objetivos principales de este proyecto son diseñar una NoC de bajo consumo, escalable y parametrizable; y usarla para conectar por lo menos dos elementos dentro de un procesador RISC-V. Cumplir dichos objetivos requerirá:

\begin{itemize}
    \item Explorar las distintas implementaciones RISC-V y seleccionar una de ellas.
    \item Familiarizarse con el diseño RTL del procesador seleccionado y elegir los módulos que usarán la NoC.
    \item Describir los requisitos y características de la NoC a implementar.
    \item Diseñar, describir en un lenguaje de descripción de hardware, simular la NoC para verificar su correcto funcionamiento y sintetizar la descripción.
    \item Diseñar y describir los elementos necesarios para permitir conectar la NoC con los módulos del \mbox{RISC-V}.
    \item Integrar la NoC en el RTL del RISC-V.
    \item Simular el procesador al completo con programas de prueba para asegurar el correcto funcionamiento del procesador tras la incorporación de la NoC como medio de interconexión.
    \item Sintetizar los diseños para comprobar la viabilidad del código.
\end{itemize}

\begin{otherlanguage}{english}
\addtocounter{chapter}{-1}
\chaptertype{E}
\chapter{Objectives}

The main objectives of this project are to design a low-power, low-resources, scalable and parametrizable NoC,  and to use it to connect no less than two elements inside a RISC-V processor. Completing said goals will require:

\begin{itemize}
    \item To explore multiple RISC-V implementations and to choose one of them.
    \item Familiarizing with the RTL design of the chosen processor, and selecting which modules will use the NoC.
    \item Describing the requirements and features of the implemented NoC.
    \item To design,  write in a hardware description language, and simulate the NoC to validate its behaviour and synthetize said description.
    \item Integrating the NoC inside RISC-V's RTL.
    \item To simulate the modified processor with  test programs to ensure the correct functioning of the processor after including the created NoC.
    \item Synthesize the designs to check the feasibility of the code created.
\end{itemize}
\end{otherlanguage}