TimeQuest Timing Analyzer report for fp_adder_test
Wed Aug 21 21:00:12 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'CLOCK_50'
 22. Fast Model Hold: 'CLOCK_50'
 23. Fast Model Minimum Pulse Width: 'CLOCK_50'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; fp_adder_test                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 326.05 MHz ; 326.05 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -2.067 ; -21.724       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.631 ; -23.627            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.067 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.101      ;
; -2.022 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 3.056      ;
; -1.943 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.977      ;
; -1.908 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.942      ;
; -1.893 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.927      ;
; -1.848 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.882      ;
; -1.813 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.847      ;
; -1.783 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.817      ;
; -1.769 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.803      ;
; -1.768 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.802      ;
; -1.748 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.782      ;
; -1.734 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.768      ;
; -1.733 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.767      ;
; -1.689 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.723      ;
; -1.688 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.722      ;
; -1.654 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.688      ;
; -1.653 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.687      ;
; -1.628 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.662      ;
; -1.609 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.643      ;
; -1.609 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.643      ;
; -1.608 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.642      ;
; -1.574 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.608      ;
; -1.574 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.608      ;
; -1.573 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.607      ;
; -1.548 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.582      ;
; -1.529 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.563      ;
; -1.529 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.563      ;
; -1.528 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.562      ;
; -1.494 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.528      ;
; -1.494 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.528      ;
; -1.493 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.527      ;
; -1.487 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.521      ;
; -1.454 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.488      ;
; -1.449 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.483      ;
; -1.449 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.483      ;
; -1.448 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.482      ;
; -1.414 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.448      ;
; -1.414 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.448      ;
; -1.413 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.447      ;
; -1.374 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.408      ;
; -1.374 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.408      ;
; -1.369 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.403      ;
; -1.369 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.403      ;
; -1.368 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.402      ;
; -1.334 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.368      ;
; -1.334 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.368      ;
; -1.333 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.367      ;
; -1.313 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.347      ;
; -1.294 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.332      ;
; -1.294 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.328      ;
; -1.294 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.328      ;
; -1.289 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.323      ;
; -1.289 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.323      ;
; -1.288 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.322      ;
; -1.254 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.288      ;
; -1.254 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.288      ;
; -1.233 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.267      ;
; -1.214 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.252      ;
; -1.214 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.248      ;
; -1.214 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.248      ;
; -1.209 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.243      ;
; -1.209 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.243      ;
; -1.174 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.208      ;
; -1.174 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.208      ;
; -1.168 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.206      ;
; -1.158 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.196      ;
; -1.153 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.187      ;
; -1.134 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.168      ;
; -1.134 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.168      ;
; -1.129 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.163      ;
; -1.123 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.161      ;
; -1.120 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.103 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.141      ;
; -1.094 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.128      ;
; -1.088 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.126      ;
; -1.073 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.107      ;
; -1.054 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.088      ;
; -1.054 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.088      ;
; -1.049 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.083      ;
; -1.044 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.082      ;
; -1.043 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.081      ;
; -1.040 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.078      ;
; -1.040 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.078      ;
; -1.014 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.048      ;
; -1.009 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.047      ;
; -1.008 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.046      ;
; -0.999 ; disp_mux:disp_unit|q_reg[13] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.037      ;
; -0.993 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.027      ;
; -0.984 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.022      ;
; -0.974 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.008      ;
; -0.974 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.008      ;
; -0.964 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.002      ;
; -0.963 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.001      ;
; -0.960 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.998      ;
; -0.960 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.998      ;
; -0.943 ; disp_mux:disp_unit|q_reg[14] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.981      ;
; -0.929 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.967      ;
; -0.929 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.967      ;
; -0.928 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.966      ;
; -0.913 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.947      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.960 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.963 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.249      ;
; 0.964 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.969 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.984 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; disp_mux:disp_unit|q_reg[13] ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 1.001 ; disp_mux:disp_unit|q_reg[16] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.287      ;
; 1.008 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; disp_mux:disp_unit|q_reg[14] ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; disp_mux:disp_unit|q_reg[15] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.009 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.295      ;
; 1.030 ; disp_mux:disp_unit|q_reg[17] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.316      ;
; 1.392 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.392 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.395 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.681      ;
; 1.396 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.682      ;
; 1.401 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.401 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.416 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.702      ;
; 1.417 ; disp_mux:disp_unit|q_reg[13] ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.440 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.726      ;
; 1.441 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; disp_mux:disp_unit|q_reg[15] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; disp_mux:disp_unit|q_reg[14] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.472 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.758      ;
; 1.472 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.758      ;
; 1.475 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.761      ;
; 1.476 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.476 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.481 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.767      ;
; 1.496 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.782      ;
; 1.497 ; disp_mux:disp_unit|q_reg[13] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.783      ;
; 1.505 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.787      ;
; 1.520 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.806      ;
; 1.521 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.521 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.521 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.521 ; disp_mux:disp_unit|q_reg[14] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.534 ; disp_mux:disp_unit|q_reg[16] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.820      ;
; 1.552 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.838      ;
; 1.552 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.838      ;
; 1.555 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.841      ;
; 1.556 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.842      ;
; 1.556 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.842      ;
; 1.566 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.848      ;
; 1.576 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.862      ;
; 1.577 ; disp_mux:disp_unit|q_reg[13] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.863      ;
; 1.585 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.867      ;
; 1.600 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.886      ;
; 1.601 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.887      ;
; 1.601 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.887      ;
; 1.601 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.887      ;
; 1.615 ; disp_mux:disp_unit|q_reg[15] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.901      ;
; 1.632 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.918      ;
; 1.632 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.918      ;
; 1.635 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.921      ;
; 1.636 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.922      ;
; 1.636 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.922      ;
; 1.646 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.928      ;
; 1.646 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.928      ;
; 1.656 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.942      ;
; 1.665 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.947      ;
; 1.680 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.966      ;
; 1.681 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.967      ;
; 1.681 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.967      ;
; 1.695 ; disp_mux:disp_unit|q_reg[14] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.981      ;
; 1.712 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.998      ;
; 1.712 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.998      ;
; 1.715 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.001      ;
; 1.716 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.002      ;
; 1.726 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 2.008      ;
; 1.726 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 2.008      ;
; 1.736 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.022      ;
; 1.745 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 2.027      ;
; 1.751 ; disp_mux:disp_unit|q_reg[13] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.037      ;
; 1.760 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.046      ;
; 1.761 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.047      ;
; 1.766 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 2.048      ;
; 1.792 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.078      ;
; 1.792 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.078      ;
; 1.795 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.081      ;
; 1.796 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.082      ;
; 1.801 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 2.083      ;
; 1.806 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 2.088      ;
; 1.806 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 2.088      ;
; 1.825 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 2.107      ;
; 1.840 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.126      ;
; 1.846 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 2.128      ;
; 1.855 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.141      ;
; 1.872 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.158      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[9]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[9]|clk       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 7.823 ; 7.823 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.793 ; 7.793 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 7.823 ; 7.823 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.818 ; 7.818 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.816 ; 7.816 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.816 ; 7.816 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.823 ; 7.823 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.823 ; 7.823 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.770 ; 7.770 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.770 ; 7.770 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.780 ; 7.780 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.790 ; 7.790 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.463 ; 7.463 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.800 ; 7.800 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.797 ; 7.797 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.797 ; 7.797 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.790 ; 7.790 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.780 ; 7.780 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.800 ; 7.800 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.789 ; 7.789 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.789 ; 7.789 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 7.523 ; 7.523 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.523 ; 7.523 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 7.553 ; 7.553 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.548 ; 7.548 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.546 ; 7.546 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.546 ; 7.546 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.237 ; 7.237 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.597 ; 7.597 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.544 ; 7.544 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.544 ; 7.544 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.554 ; 7.554 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.564 ; 7.564 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.237 ; 7.237 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.560 ; 7.560 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.577 ; 7.577 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.577 ; 7.577 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.570 ; 7.570 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.560 ; 7.560 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.580 ; 7.580 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.569 ; 7.569 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.569 ; 7.569 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.269 ; -0.794        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -19.380            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.269 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.297      ;
; -0.255 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.283      ;
; -0.219 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.247      ;
; -0.199 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.227      ;
; -0.175 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.203      ;
; -0.161 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.189      ;
; -0.149 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.177      ;
; -0.140 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.168      ;
; -0.130 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.158      ;
; -0.126 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.154      ;
; -0.125 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.153      ;
; -0.105 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.133      ;
; -0.105 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.133      ;
; -0.091 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.119      ;
; -0.090 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.118      ;
; -0.082 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.110      ;
; -0.070 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.098      ;
; -0.070 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.098      ;
; -0.056 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.084      ;
; -0.055 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.083      ;
; -0.055 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.083      ;
; -0.047 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.075      ;
; -0.036 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.064      ;
; -0.035 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.063      ;
; -0.035 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.063      ;
; -0.021 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.049      ;
; -0.020 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.048      ;
; -0.020 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.048      ;
; -0.007 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.035      ;
; -0.001 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.029      ;
; 0.000  ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.028      ;
; 0.000  ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.028      ;
; 0.012  ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.016      ;
; 0.014  ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.014      ;
; 0.015  ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.013      ;
; 0.015  ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 1.013      ;
; 0.034  ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.994      ;
; 0.035  ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.993      ;
; 0.035  ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.993      ;
; 0.047  ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.981      ;
; 0.047  ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.981      ;
; 0.049  ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.979      ;
; 0.050  ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.978      ;
; 0.050  ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.978      ;
; 0.069  ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.959      ;
; 0.070  ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.958      ;
; 0.070  ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.958      ;
; 0.082  ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.946      ;
; 0.082  ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.946      ;
; 0.084  ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.944      ;
; 0.085  ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.947      ;
; 0.085  ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.943      ;
; 0.085  ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.943      ;
; 0.087  ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.941      ;
; 0.104  ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.924      ;
; 0.105  ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.923      ;
; 0.117  ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.911      ;
; 0.117  ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.911      ;
; 0.120  ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.912      ;
; 0.120  ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.908      ;
; 0.120  ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.908      ;
; 0.122  ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.906      ;
; 0.139  ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.889      ;
; 0.140  ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.888      ;
; 0.141  ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.891      ;
; 0.152  ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.876      ;
; 0.152  ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.876      ;
; 0.155  ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.873      ;
; 0.157  ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.871      ;
; 0.161  ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.871      ;
; 0.172  ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.860      ;
; 0.174  ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.854      ;
; 0.175  ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.857      ;
; 0.179  ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.853      ;
; 0.187  ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.841      ;
; 0.187  ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.841      ;
; 0.190  ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.838      ;
; 0.192  ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.836      ;
; 0.196  ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.836      ;
; 0.209  ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.819      ;
; 0.210  ; disp_mux:disp_unit|q_reg[13] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.822      ;
; 0.210  ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.822      ;
; 0.211  ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.821      ;
; 0.214  ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.818      ;
; 0.214  ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.818      ;
; 0.222  ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.806      ;
; 0.222  ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.806      ;
; 0.227  ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.801      ;
; 0.231  ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.801      ;
; 0.231  ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.801      ;
; 0.235  ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.797      ;
; 0.241  ; disp_mux:disp_unit|q_reg[14] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.791      ;
; 0.245  ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.787      ;
; 0.246  ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.786      ;
; 0.249  ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.783      ;
; 0.249  ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.783      ;
; 0.257  ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.771      ;
; 0.257  ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.771      ;
; 0.262  ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 0.766      ;
; 0.266  ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.766      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.353 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.356 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.367 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; disp_mux:disp_unit|q_reg[13] ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; disp_mux:disp_unit|q_reg[14] ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; disp_mux:disp_unit|q_reg[15] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.377 ; disp_mux:disp_unit|q_reg[16] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; disp_mux:disp_unit|q_reg[17] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.491 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.491 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.494 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.505 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; disp_mux:disp_unit|q_reg[13] ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.509 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; disp_mux:disp_unit|q_reg[14] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; disp_mux:disp_unit|q_reg[15] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.526 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.540 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; disp_mux:disp_unit|q_reg[13] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.693      ;
; 0.544 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; disp_mux:disp_unit|q_reg[14] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.697      ;
; 0.548 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.696      ;
; 0.561 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.564 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.570 ; disp_mux:disp_unit|q_reg[16] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.575 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; disp_mux:disp_unit|q_reg[13] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.728      ;
; 0.579 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.732      ;
; 0.583 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.731      ;
; 0.588 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.736      ;
; 0.596 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.748      ;
; 0.599 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.752      ;
; 0.604 ; disp_mux:disp_unit|q_reg[15] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.756      ;
; 0.610 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.614 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; disp_mux:disp_unit|q_reg[12] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.766      ;
; 0.618 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.766      ;
; 0.623 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.771      ;
; 0.623 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.771      ;
; 0.631 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.783      ;
; 0.631 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.783      ;
; 0.634 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.635 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.787      ;
; 0.639 ; disp_mux:disp_unit|q_reg[14] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.645 ; disp_mux:disp_unit|q_reg[11] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.649 ; disp_mux:disp_unit|q_reg[3]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.801      ;
; 0.649 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.801      ;
; 0.653 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.801      ;
; 0.658 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.806      ;
; 0.658 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.806      ;
; 0.666 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.818      ;
; 0.666 ; disp_mux:disp_unit|q_reg[10] ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.818      ;
; 0.669 ; disp_mux:disp_unit|q_reg[2]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; disp_mux:disp_unit|q_reg[13] ; disp_mux:disp_unit|q_reg[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.671 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.819      ;
; 0.684 ; disp_mux:disp_unit|q_reg[1]  ; disp_mux:disp_unit|q_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.836      ;
; 0.688 ; disp_mux:disp_unit|q_reg[8]  ; disp_mux:disp_unit|q_reg[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.836      ;
; 0.690 ; disp_mux:disp_unit|q_reg[4]  ; disp_mux:disp_unit|q_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.838      ;
; 0.693 ; disp_mux:disp_unit|q_reg[7]  ; disp_mux:disp_unit|q_reg[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.841      ;
; 0.693 ; disp_mux:disp_unit|q_reg[6]  ; disp_mux:disp_unit|q_reg[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.841      ;
; 0.701 ; disp_mux:disp_unit|q_reg[9]  ; disp_mux:disp_unit|q_reg[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.853      ;
; 0.705 ; disp_mux:disp_unit|q_reg[0]  ; disp_mux:disp_unit|q_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.857      ;
; 0.706 ; disp_mux:disp_unit|q_reg[5]  ; disp_mux:disp_unit|q_reg[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.854      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_mux:disp_unit|q_reg[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; disp_unit|q_reg[9]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; disp_unit|q_reg[9]|clk       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 4.070 ; 4.070 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.040 ; 4.040 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.070 ; 4.070 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.065 ; 4.065 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.064 ; 4.064 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.064 ; 4.064 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.072 ; 4.072 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.072 ; 4.072 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.018 ; 4.018 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.018 ; 4.018 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.028 ; 4.028 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 3.926 ; 3.926 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.062 ; 4.062 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.060 ; 4.060 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.060 ; 4.060 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.054 ; 4.054 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.044 ; 4.044 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.062 ; 4.062 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.047 ; 4.047 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.047 ; 4.047 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 3.967 ; 3.967 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 3.967 ; 3.967 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 3.997 ; 3.997 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 3.992 ; 3.992 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 3.991 ; 3.991 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 3.991 ; 3.991 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 3.853 ; 3.853 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 3.999 ; 3.999 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 3.945 ; 3.945 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 3.945 ; 3.945 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 3.955 ; 3.955 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 3.965 ; 3.965 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 3.853 ; 3.853 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 3.966 ; 3.966 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 3.982 ; 3.982 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 3.982 ; 3.982 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 3.976 ; 3.976 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 3.966 ; 3.966 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 3.984 ; 3.984 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 3.976 ; 3.976 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 3.976 ; 3.976 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.067  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -2.067  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -21.724 ; 0.0   ; 0.0      ; 0.0     ; -23.627             ;
;  CLOCK_50        ; -21.724 ; 0.000 ; N/A      ; N/A     ; -23.627             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 7.823 ; 7.823 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.793 ; 7.793 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 7.823 ; 7.823 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.818 ; 7.818 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.816 ; 7.816 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.816 ; 7.816 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.823 ; 7.823 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.823 ; 7.823 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.770 ; 7.770 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.770 ; 7.770 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.780 ; 7.780 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.790 ; 7.790 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.463 ; 7.463 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.800 ; 7.800 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.797 ; 7.797 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.797 ; 7.797 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.790 ; 7.790 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.780 ; 7.780 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.800 ; 7.800 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.789 ; 7.789 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.789 ; 7.789 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 3.967 ; 3.967 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 3.967 ; 3.967 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 3.997 ; 3.997 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 3.992 ; 3.992 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 3.991 ; 3.991 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 3.991 ; 3.991 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 3.853 ; 3.853 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 3.999 ; 3.999 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 3.945 ; 3.945 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 3.945 ; 3.945 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 3.955 ; 3.955 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 3.965 ; 3.965 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 3.853 ; 3.853 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 3.966 ; 3.966 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 3.982 ; 3.982 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 3.982 ; 3.982 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 3.976 ; 3.976 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 3.966 ; 3.966 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 3.984 ; 3.984 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 3.976 ; 3.976 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 3.976 ; 3.976 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 171      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 171      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Aug 21 21:00:10 2019
Info: Command: quartus_sta fp_adder_test -c fp_adder_test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fp_adder_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.067
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.067       -21.724 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -23.627 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.269
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.269        -0.794 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -19.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 386 megabytes
    Info: Processing ended: Wed Aug 21 21:00:12 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


