---
title: Makefile
layout: default
icon: make.png
---
# Principe de base
La syntaxe de base du makefile consiste √† d√©finir:
* une cible
* des d√©pendances (optionnelles)
* les commandes √† exx√©cuter pour r√©aliser la cible

```sh
cible: dependance1 dependance2 ...
  commande1
  commande2
```

* La cible peut √™tre soit un fichier √† produire ou une cible virtuelle.
* Les d√©pendances peuvent √™tre des fichiers ou d'autres cibles

Avant de construire une cible, make va v√©rifier si les d√©pendances sont √† jour et les reconstruire si n√©cessaire.

Une fois la chaine des d√©pendances parcourue, le dernier √©lement est g√©n√©ralement un fichier, make va alors reconstruire la cible associ√©e uniquement si le fichier a √©t√© modifi√© puis remonter la chaine de d√©pendance afin de g√©n√©rer la cible d√©sir√©e.

# Cibles usuelles
* **make all**
  * g√©n√©ralement la premi√®re cible du makefile (ex√©cut√© lorsque make est appel√© sans argument)
  * g√©n√®re l'ensemble du projet
* **make test**
  * compile et ex√©cute les tests
* **make install**
  * installe le logiciel sur l'h√¥te
* **make clean**
  * Supprime les fichiers g√©n√©r√©s


# Phony
La directive ***phony*** permet de lister toutes les cibles qui ne correspondent pas √† des fichiers, mais sont des cibles virtuelles (ex: all, clean, etc.)
```sh
.PHONY: all clean install
```

# Macros
```sh
CC=gcc    # d√©claration

$(CC)     # utilisation
```

Les op√©randes dispos sont les suivantes:

| Op√©rande | Signification |
|----------|--------------|
| =  | Affectation simple |
| ?= | D√©finition de la macro seulement si pas encore d√©finie |
| += | Concat√©nation |

# Variables internes

| Variable | Signification |
|----------|---------------|
| $@ | Nom de la cible |
| $? | Toutes les d√©pendances plus r√©centes que la cible |
| $< | Premi√®re d√©pendance |
| $^ | Toutes les d√©pendances |
| $* | Le nom du fichier sans l'extension |


# R√®gle g√©n√©rique
Il est possible de d√©finir des r√®gles g√©n√©riques pour une extension donn√©e
```sh
%.o: %.c
  $(CC) -o $@ -c $< $(CFLAGS)
```
Chaque fichier .o sera donc d√©pendant du fichier .c associ√© (m√™me nom de fichier) et sera construit selon la commande d√©crite. On utilise les variables internes afin de r√©cup√©rer la cible et la d√©pendance de mani√®re automatique.

# Fonctions
## Wildcard
```sh
SRC=$(wildcard *.c)
```
La variable `SRC` contient la liste de tous les fichiers *.c

## Cr√©ation de la liste des fichiers objet
```sh
OBJ=$(SRC:.c=.o)
```
La variable `OBJ` contient la liste de tous les fichiers `.o` construite √† partir de la liste des fichiers `.c`

## Substitution
La commande `patsubst` permet de remplacer un pattern dans une chaine (ex une liste de fichier) par une chaine de notre choix.

```sh
OBJ=$(patsubst %.c, build/%.o, $(SRC))
```
La commande ci-dessus remplace chaque fichier `.c` pr√©sent dans la liste `SRC` par la chaine `build/<nom_fichier>.o`

**Exemple**
* Si `SRC=file1.c file2.c`
* Alors `OBJ=build/file1.o build/file2.o`

## Chemin absolu
La commande `abspath` renvoie le chemin abslolu d'un fichier ou d'un dossier.

```sh
file_abs=$(abspath <file>)
```



# Sous-makefile
On veut parfois avoir plusieurs makefile qui puissent √™tre appel√©s par un fichier makefile *maitre*.

Le makefile *maitre* peut d√©clarer des macros qui seront √©galement d√©finies dans les makefile *enfants*. Pour cela, il faut les d√©clarer avec le mot cl√© **export**
```sh
export CC=gcc
```

Ensuite, le makefile enfant est appel√© gr√¢ce √† la variable `$(MAKE)`. 2 possibilit√©s pour indiquer le makefile enfant:
```sh
# Option 1
cd <subdir> && $(MAKE)

# Option 2
$(MAKE) -C <subdir> 
```

> üìù Le Makefile enfant est appel√© avec les m√™mes options que le makefile parent si aucune option n'est indiqu√©e explicitement dans l'invocation par le makefile parent.

On peut √©galement passer des variables/macros au makefile enfant depuis le makefile parent, directement depuis la commande
```sh
$(MAKE) -C <subdir> MYVAR=<value>
```
Dans ce cas particulier, on pourra d√©clarer la variable en utilisant l'op√©rande `?=`: Si la variable est d√©finie par le makefile parent, celle-ci n'est pas r√©d√©finie. Mais si la variable n'est pas positionn√©e par le makefile parent, celle-ci poss√®de une valeur par d√©faut.

# Fichier type
```sh
CC=gcc
CFLAGS=-W -Wall -ansi

SRC_DIR=src
BUILD_DIR=build
SRC=$(wildcard $(SRC_DIR)/*.c)
OBJ=$(patsubst $(SRC_DIR)/%.c, $(BUILD_DIR)/%.o, $(SRC))


.PHONY: all clean

all: myExecutable

myExecutable: $(OBJ)
  $(CC) -o $(BUILD_DIR)/$@ $^

%.o: %.c
  mkdir -p $(BUILD_DIR)
  $(CC) -o $@ -c $< $(CFLAGS)


clean:
  rm -rf $(BUILD_DIR)

```
