----------------
; Command Info ;
----------------
Report Timing: Found 5 setup paths (5 violated).  Worst case slack is -2.885 

Tcl Command:
    report_timing -setup -npaths 5 -detail path_only -file {timing_chip_path.rpt} 

Options:
    -setup 
    -npaths 5 
    -detail path_only 
    -file {timing_chip_path.rpt} 


+-------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                      ;
+--------+-----------------------------------------------------+-----------+--------------+-------------+
; Slack  ; From Node                                           ; To Node   ; Launch Clock ; Latch Clock ;
+--------+-----------------------------------------------------+-----------+--------------+-------------+
; -2.885 ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ; nx23346z1 ; clk          ; clk         ;
; -2.885 ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ; nx24343z1 ; clk          ; clk         ;
; -2.885 ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ; nx25340z1 ; clk          ; clk         ;
; -2.885 ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ; nx26337z1 ; clk          ; clk         ;
; -2.885 ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ; nx27334z1 ; clk          ; clk         ;
+--------+-----------------------------------------------------+-----------+--------------+-------------+

Path #1: Setup slack is -2.885 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------+
; Path Summary                                                             ;
+--------------------+-----------------------------------------------------+
; Property           ; Value                                               ;
+--------------------+-----------------------------------------------------+
; From Node          ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ;
; To Node            ; nx23346z1                                           ;
; Launch Clock       ; clk                                                 ;
; Latch Clock        ; clk                                                 ;
; Data Arrival Time  ; 6.851                                               ;
; Data Required Time ; 3.966                                               ;
; Slack              ; -2.885 (VIOLATED)                                   ;
+--------------------+-----------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.924 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.927       ; 100        ; 2.927 ; 2.927 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.898       ; 48         ; 0.297 ; 0.856 ;
;    Cell                   ;       ; 5     ; 1.749       ; 44         ; 0.000 ; 0.758 ;
;    uTco                   ;       ; 1     ; 0.277       ; 7          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                             ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                             ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+
; 0.000 ; 0.000 ;    ;      ;        ;                    ; launch edge time                                    ;
; 2.927 ; 2.927 ; R  ;      ;        ;                    ; clock network delay                                 ;
; 3.204 ; 0.277 ;    ; uTco ; 1      ; LCFF_X44_Y35_N13   ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ;
; 3.204 ; 0.000 ; RR ; CELL ; 2      ; LCFF_X44_Y35_N13   ; modgen_counter_counter|reg_q_6_|regout              ;
; 4.060 ; 0.856 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N24 ; ix7124z52925|datab                                  ;
; 4.551 ; 0.491 ; RR ; CELL ; 1      ; LCCOMB_X45_Y35_N24 ; ix7124z52925|combout                                ;
; 4.848 ; 0.297 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N28 ; ix7124z52923|datac                                  ;
; 5.170 ; 0.322 ; RR ; CELL ; 17     ; LCCOMB_X45_Y35_N28 ; ix7124z52923|combout                                ;
; 5.472 ; 0.302 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N30 ; modgen_counter_o_data|ix58250z52923|datad           ;
; 5.650 ; 0.178 ; RR ; CELL ; 16     ; LCCOMB_X45_Y35_N30 ; modgen_counter_o_data|ix58250z52923|combout         ;
; 6.093 ; 0.443 ; RR ; IC   ; 1      ; LCFF_X46_Y35_N1    ; reg_out_o_data_obuf_1_|ena                          ;
; 6.851 ; 0.758 ; RR ; CELL ; 1      ; LCFF_X46_Y35_N1    ; nx23346z1                                           ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+

+----------------------------------------------------------------------------+
; Data Required Path                                                         ;
+-------+-------+----+------+--------+-----------------+---------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location        ; Element             ;
+-------+-------+----+------+--------+-----------------+---------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                 ; latch edge time     ;
; 3.928 ; 2.928 ; R  ;      ;        ;                 ; clock network delay ;
; 3.966 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X46_Y35_N1 ; nx23346z1           ;
+-------+-------+----+------+--------+-----------------+---------------------+


Path #2: Setup slack is -2.885 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------+
; Path Summary                                                             ;
+--------------------+-----------------------------------------------------+
; Property           ; Value                                               ;
+--------------------+-----------------------------------------------------+
; From Node          ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ;
; To Node            ; nx24343z1                                           ;
; Launch Clock       ; clk                                                 ;
; Latch Clock        ; clk                                                 ;
; Data Arrival Time  ; 6.851                                               ;
; Data Required Time ; 3.966                                               ;
; Slack              ; -2.885 (VIOLATED)                                   ;
+--------------------+-----------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.924 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.927       ; 100        ; 2.927 ; 2.927 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.898       ; 48         ; 0.297 ; 0.856 ;
;    Cell                   ;       ; 5     ; 1.749       ; 44         ; 0.000 ; 0.758 ;
;    uTco                   ;       ; 1     ; 0.277       ; 7          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                             ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                             ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+
; 0.000 ; 0.000 ;    ;      ;        ;                    ; launch edge time                                    ;
; 2.927 ; 2.927 ; R  ;      ;        ;                    ; clock network delay                                 ;
; 3.204 ; 0.277 ;    ; uTco ; 1      ; LCFF_X44_Y35_N13   ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ;
; 3.204 ; 0.000 ; RR ; CELL ; 2      ; LCFF_X44_Y35_N13   ; modgen_counter_counter|reg_q_6_|regout              ;
; 4.060 ; 0.856 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N24 ; ix7124z52925|datab                                  ;
; 4.551 ; 0.491 ; RR ; CELL ; 1      ; LCCOMB_X45_Y35_N24 ; ix7124z52925|combout                                ;
; 4.848 ; 0.297 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N28 ; ix7124z52923|datac                                  ;
; 5.170 ; 0.322 ; RR ; CELL ; 17     ; LCCOMB_X45_Y35_N28 ; ix7124z52923|combout                                ;
; 5.472 ; 0.302 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N30 ; modgen_counter_o_data|ix58250z52923|datad           ;
; 5.650 ; 0.178 ; RR ; CELL ; 16     ; LCCOMB_X45_Y35_N30 ; modgen_counter_o_data|ix58250z52923|combout         ;
; 6.093 ; 0.443 ; RR ; IC   ; 1      ; LCFF_X46_Y35_N3    ; reg_out_o_data_obuf_2_|ena                          ;
; 6.851 ; 0.758 ; RR ; CELL ; 1      ; LCFF_X46_Y35_N3    ; nx24343z1                                           ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+

+----------------------------------------------------------------------------+
; Data Required Path                                                         ;
+-------+-------+----+------+--------+-----------------+---------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location        ; Element             ;
+-------+-------+----+------+--------+-----------------+---------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                 ; latch edge time     ;
; 3.928 ; 2.928 ; R  ;      ;        ;                 ; clock network delay ;
; 3.966 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X46_Y35_N3 ; nx24343z1           ;
+-------+-------+----+------+--------+-----------------+---------------------+


Path #3: Setup slack is -2.885 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------+
; Path Summary                                                             ;
+--------------------+-----------------------------------------------------+
; Property           ; Value                                               ;
+--------------------+-----------------------------------------------------+
; From Node          ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ;
; To Node            ; nx25340z1                                           ;
; Launch Clock       ; clk                                                 ;
; Latch Clock        ; clk                                                 ;
; Data Arrival Time  ; 6.851                                               ;
; Data Required Time ; 3.966                                               ;
; Slack              ; -2.885 (VIOLATED)                                   ;
+--------------------+-----------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.924 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.927       ; 100        ; 2.927 ; 2.927 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.898       ; 48         ; 0.297 ; 0.856 ;
;    Cell                   ;       ; 5     ; 1.749       ; 44         ; 0.000 ; 0.758 ;
;    uTco                   ;       ; 1     ; 0.277       ; 7          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                             ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                             ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+
; 0.000 ; 0.000 ;    ;      ;        ;                    ; launch edge time                                    ;
; 2.927 ; 2.927 ; R  ;      ;        ;                    ; clock network delay                                 ;
; 3.204 ; 0.277 ;    ; uTco ; 1      ; LCFF_X44_Y35_N13   ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ;
; 3.204 ; 0.000 ; RR ; CELL ; 2      ; LCFF_X44_Y35_N13   ; modgen_counter_counter|reg_q_6_|regout              ;
; 4.060 ; 0.856 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N24 ; ix7124z52925|datab                                  ;
; 4.551 ; 0.491 ; RR ; CELL ; 1      ; LCCOMB_X45_Y35_N24 ; ix7124z52925|combout                                ;
; 4.848 ; 0.297 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N28 ; ix7124z52923|datac                                  ;
; 5.170 ; 0.322 ; RR ; CELL ; 17     ; LCCOMB_X45_Y35_N28 ; ix7124z52923|combout                                ;
; 5.472 ; 0.302 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N30 ; modgen_counter_o_data|ix58250z52923|datad           ;
; 5.650 ; 0.178 ; RR ; CELL ; 16     ; LCCOMB_X45_Y35_N30 ; modgen_counter_o_data|ix58250z52923|combout         ;
; 6.093 ; 0.443 ; RR ; IC   ; 1      ; LCFF_X46_Y35_N29   ; reg_out_o_data_obuf_3_|ena                          ;
; 6.851 ; 0.758 ; RR ; CELL ; 1      ; LCFF_X46_Y35_N29   ; nx25340z1                                           ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+

+-----------------------------------------------------------------------------+
; Data Required Path                                                          ;
+-------+-------+----+------+--------+------------------+---------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location         ; Element             ;
+-------+-------+----+------+--------+------------------+---------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                  ; latch edge time     ;
; 3.928 ; 2.928 ; R  ;      ;        ;                  ; clock network delay ;
; 3.966 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X46_Y35_N29 ; nx25340z1           ;
+-------+-------+----+------+--------+------------------+---------------------+


Path #4: Setup slack is -2.885 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------+
; Path Summary                                                             ;
+--------------------+-----------------------------------------------------+
; Property           ; Value                                               ;
+--------------------+-----------------------------------------------------+
; From Node          ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ;
; To Node            ; nx26337z1                                           ;
; Launch Clock       ; clk                                                 ;
; Latch Clock        ; clk                                                 ;
; Data Arrival Time  ; 6.851                                               ;
; Data Required Time ; 3.966                                               ;
; Slack              ; -2.885 (VIOLATED)                                   ;
+--------------------+-----------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.924 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.927       ; 100        ; 2.927 ; 2.927 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.898       ; 48         ; 0.297 ; 0.856 ;
;    Cell                   ;       ; 5     ; 1.749       ; 44         ; 0.000 ; 0.758 ;
;    uTco                   ;       ; 1     ; 0.277       ; 7          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                             ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                             ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+
; 0.000 ; 0.000 ;    ;      ;        ;                    ; launch edge time                                    ;
; 2.927 ; 2.927 ; R  ;      ;        ;                    ; clock network delay                                 ;
; 3.204 ; 0.277 ;    ; uTco ; 1      ; LCFF_X44_Y35_N13   ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ;
; 3.204 ; 0.000 ; RR ; CELL ; 2      ; LCFF_X44_Y35_N13   ; modgen_counter_counter|reg_q_6_|regout              ;
; 4.060 ; 0.856 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N24 ; ix7124z52925|datab                                  ;
; 4.551 ; 0.491 ; RR ; CELL ; 1      ; LCCOMB_X45_Y35_N24 ; ix7124z52925|combout                                ;
; 4.848 ; 0.297 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N28 ; ix7124z52923|datac                                  ;
; 5.170 ; 0.322 ; RR ; CELL ; 17     ; LCCOMB_X45_Y35_N28 ; ix7124z52923|combout                                ;
; 5.472 ; 0.302 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N30 ; modgen_counter_o_data|ix58250z52923|datad           ;
; 5.650 ; 0.178 ; RR ; CELL ; 16     ; LCCOMB_X45_Y35_N30 ; modgen_counter_o_data|ix58250z52923|combout         ;
; 6.093 ; 0.443 ; RR ; IC   ; 1      ; LCFF_X46_Y35_N23   ; reg_out_o_data_obuf_4_|ena                          ;
; 6.851 ; 0.758 ; RR ; CELL ; 1      ; LCFF_X46_Y35_N23   ; nx26337z1                                           ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+

+-----------------------------------------------------------------------------+
; Data Required Path                                                          ;
+-------+-------+----+------+--------+------------------+---------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location         ; Element             ;
+-------+-------+----+------+--------+------------------+---------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                  ; latch edge time     ;
; 3.928 ; 2.928 ; R  ;      ;        ;                  ; clock network delay ;
; 3.966 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X46_Y35_N23 ; nx26337z1           ;
+-------+-------+----+------+--------+------------------+---------------------+


Path #5: Setup slack is -2.885 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------+
; Path Summary                                                             ;
+--------------------+-----------------------------------------------------+
; Property           ; Value                                               ;
+--------------------+-----------------------------------------------------+
; From Node          ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ;
; To Node            ; nx27334z1                                           ;
; Launch Clock       ; clk                                                 ;
; Latch Clock        ; clk                                                 ;
; Data Arrival Time  ; 6.851                                               ;
; Data Required Time ; 3.966                                               ;
; Slack              ; -2.885 (VIOLATED)                                   ;
+--------------------+-----------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.924 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.927       ; 100        ; 2.927 ; 2.927 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 1.898       ; 48         ; 0.297 ; 0.856 ;
;    Cell                   ;       ; 5     ; 1.749       ; 44         ; 0.000 ; 0.758 ;
;    uTco                   ;       ; 1     ; 0.277       ; 7          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                             ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                             ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+
; 0.000 ; 0.000 ;    ;      ;        ;                    ; launch edge time                                    ;
; 2.927 ; 2.927 ; R  ;      ;        ;                    ; clock network delay                                 ;
; 3.204 ; 0.277 ;    ; uTco ; 1      ; LCFF_X44_Y35_N13   ; modgen_counter_9_0:modgen_counter_counter|nx59247z5 ;
; 3.204 ; 0.000 ; RR ; CELL ; 2      ; LCFF_X44_Y35_N13   ; modgen_counter_counter|reg_q_6_|regout              ;
; 4.060 ; 0.856 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N24 ; ix7124z52925|datab                                  ;
; 4.551 ; 0.491 ; RR ; CELL ; 1      ; LCCOMB_X45_Y35_N24 ; ix7124z52925|combout                                ;
; 4.848 ; 0.297 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N28 ; ix7124z52923|datac                                  ;
; 5.170 ; 0.322 ; RR ; CELL ; 17     ; LCCOMB_X45_Y35_N28 ; ix7124z52923|combout                                ;
; 5.472 ; 0.302 ; RR ; IC   ; 1      ; LCCOMB_X45_Y35_N30 ; modgen_counter_o_data|ix58250z52923|datad           ;
; 5.650 ; 0.178 ; RR ; CELL ; 16     ; LCCOMB_X45_Y35_N30 ; modgen_counter_o_data|ix58250z52923|combout         ;
; 6.093 ; 0.443 ; RR ; IC   ; 1      ; LCFF_X46_Y35_N9    ; reg_out_o_data_obuf_5_|ena                          ;
; 6.851 ; 0.758 ; RR ; CELL ; 1      ; LCFF_X46_Y35_N9    ; nx27334z1                                           ;
+-------+-------+----+------+--------+--------------------+-----------------------------------------------------+

+----------------------------------------------------------------------------+
; Data Required Path                                                         ;
+-------+-------+----+------+--------+-----------------+---------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location        ; Element             ;
+-------+-------+----+------+--------+-----------------+---------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                 ; latch edge time     ;
; 3.928 ; 2.928 ; R  ;      ;        ;                 ; clock network delay ;
; 3.966 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X46_Y35_N9 ; nx27334z1           ;
+-------+-------+----+------+--------+-----------------+---------------------+


