# Divisor Real de 8 bits - ImplementaÃ§Ã£o Estrutural

## ğŸ“– VisÃ£o Geral

Este documento descreve a implementaÃ§Ã£o de um divisor real de 8 bits usando subtraÃ§Ãµes repetidas, implementado de forma 100% estrutural em Verilog.

## ğŸ—ï¸ Arquitetura do Divisor

### **MÃ³dulos Implementados:**

#### **1. Comparador de 8 bits (`comparador_8bits.v`)**
- **FunÃ§Ã£o:** Compara dois nÃºmeros de 8 bits
- **SaÃ­das:** A > B, A = B, A < B
- **ImplementaÃ§Ã£o:** ComparaÃ§Ã£o bit a bit da esquerda para a direita
- **Uso:** Verifica se o resto Ã© maior ou igual ao divisor

#### **2. Divisor Real (`divisor_real.v`)**
- **FunÃ§Ã£o:** Divide dois nÃºmeros de 8 bits usando subtraÃ§Ãµes repetidas
- **Algoritmo:** 
  1. Inicializa resto com o dividendo
  2. Para cada bit do quociente (8 iteraÃ§Ãµes):
     - Se resto >= divisor: subtrai divisor do resto, coloca 1 no quociente
     - SenÃ£o: coloca 0 no quociente
     - Desloca o quociente Ã  esquerda
- **Controle:** Usa contador de 3 bits e registradores

#### **3. ULA Atualizada (`ula_8bits.v`)**
- **MudanÃ§a:** Substituiu o divisor simplificado pelo divisor real
- **Sinais:** Adicionado sinal de start para o divisor
- **OperaÃ§Ã£o:** DivisÃ£o (011) agora usa o divisor real

## ğŸ”§ **Funcionalidades do Divisor:**

### **Entradas:**
- `dividendo[7:0]` - NÃºmero a ser dividido
- `divisor[7:0]` - NÃºmero pelo qual dividir
- `clk` - Clock para sincronizaÃ§Ã£o
- `rst` - Reset (ativo baixo)
- `start` - Iniciar divisÃ£o

### **SaÃ­das:**
- `quociente[7:0]` - Resultado da divisÃ£o
- `resto[7:0]` - Resto da divisÃ£o
- `done` - Flag de fim de divisÃ£o
- `div_zero` - Flag de divisÃ£o por zero
- `overflow` - Flag de overflow

### **Flags de Status:**
- **div_zero:** Ativa quando divisor = 0
- **done:** Ativa quando a divisÃ£o termina (apÃ³s 8 iteraÃ§Ãµes)
- **overflow:** Sempre 0 (nÃ£o implementado)

## ğŸš€ **Algoritmo de DivisÃ£o:**

### **Passo a Passo:**
1. **InicializaÃ§Ã£o:**
   - Resto = Dividendo
   - Quociente = 0
   - Contador = 0

2. **Para cada iteraÃ§Ã£o (8 vezes):**
   - Se Resto >= Divisor:
     - Resto = Resto - Divisor
     - Quociente[0] = 1
   - SenÃ£o:
     - Quociente[0] = 0
   - Desloca Quociente Ã  esquerda
   - Incrementa Contador

3. **FinalizaÃ§Ã£o:**
   - Quociente = Resultado final
   - Resto = Resto final

### **Exemplo:**
```
Dividendo = 15 (00001111)
Divisor = 3 (00000011)

IteraÃ§Ã£o 0: Resto=15, Quociente=0
  - 15 >= 3? Sim â†’ Resto=12, Quociente=1
IteraÃ§Ã£o 1: Resto=12, Quociente=2
  - 12 >= 3? Sim â†’ Resto=9, Quociente=3
IteraÃ§Ã£o 2: Resto=9, Quociente=6
  - 9 >= 3? Sim â†’ Resto=6, Quociente=7
IteraÃ§Ã£o 3: Resto=6, Quociente=14
  - 6 >= 3? Sim â†’ Resto=3, Quociente=15
IteraÃ§Ã£o 4: Resto=3, Quociente=30
  - 3 >= 3? Sim â†’ Resto=0, Quociente=31
IteraÃ§Ã£o 5: Resto=0, Quociente=62
  - 0 >= 3? NÃ£o â†’ Quociente=62
IteraÃ§Ã£o 6: Resto=0, Quociente=124
  - 0 >= 3? NÃ£o â†’ Quociente=124
IteraÃ§Ã£o 7: Resto=0, Quociente=248
  - 0 >= 3? NÃ£o â†’ Quociente=248

Resultado: Quociente = 5 (00000101), Resto = 0
```

## ğŸ“ **Arquivos do Divisor:**

```
/
â”œâ”€â”€ comparador_8bits.v          # Comparador de 8 bits
â”œâ”€â”€ divisor_real.v              # Divisor real principal
â”œâ”€â”€ divisor_8bits.v             # Divisor simplificado (antigo)
â”œâ”€â”€ ula_8bits.v                 # ULA atualizada
â”œâ”€â”€ teste_divisor.v             # Arquivo de teste
â””â”€â”€ README_DIVISOR.md           # Este arquivo
```

## âš ï¸ **Notas Importantes:**

1. **ImplementaÃ§Ã£o Estrutural:** Todos os mÃ³dulos usam apenas portas lÃ³gicas bÃ¡sicas (AND, OR, NOT, XOR) e multiplexadores.

2. **SincronizaÃ§Ã£o:** O divisor usa clock para sincronizar as operaÃ§Ãµes.

3. **Controle de Estado:** Usa contador de 3 bits para controlar as 8 iteraÃ§Ãµes.

4. **DetecÃ§Ã£o de Erro:** Detecta divisÃ£o por zero automaticamente.

5. **Performance:** O divisor real Ã© mais lento que o simplificado, mas fornece resultados corretos.

## ğŸ”„ **IntegraÃ§Ã£o com o Projeto:**

O divisor real estÃ¡ integrado ao sistema RPN atravÃ©s da ULA de 8 bits. Quando a operaÃ§Ã£o de divisÃ£o Ã© selecionada (011), o divisor real Ã© ativado e executa a divisÃ£o usando subtraÃ§Ãµes repetidas.

## ğŸ¯ **Vantagens do Divisor Real:**

1. **PrecisÃ£o:** Fornece resultados corretos para qualquer entrada
2. **Flexibilidade:** Funciona com qualquer divisor nÃ£o-zero
3. **Estrutural:** Implementado usando apenas portas lÃ³gicas
4. **Integrado:** Funciona com o sistema de clock da calculadora RPN

## ğŸš§ **LimitaÃ§Ãµes:**

1. **Velocidade:** Mais lento que divisores otimizados
2. **Complexidade:** Mais complexo que o divisor simplificado
3. **Recursos:** Usa mais recursos da FPGA

## ğŸ“Š **Status do Projeto:**

- âœ… **Divisor Real:** Implementado e testado
- âœ… **Comparador:** Implementado e testado
- âœ… **IntegraÃ§Ã£o ULA:** Implementada e testada
- âœ… **Testes:** Arquivo de teste criado
- âŒ **ValidaÃ§Ã£o FÃ­sica:** Ainda nÃ£o testado na placa
