TimeQuest Timing Analyzer report for sisa
Thu Apr 12 12:41:18 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_proc'
 12. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 13. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 16. Slow Model Hold: 'clk_proc'
 17. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 18. Slow Model Hold: 'CLOCK_50'
 19. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 20. Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 21. Slow Model Minimum Pulse Width: 'CLOCK_50'
 22. Slow Model Minimum Pulse Width: 'clk_proc'
 23. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 24. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 25. Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'clk_proc'
 40. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 41. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 42. Fast Model Setup: 'CLOCK_50'
 43. Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 44. Fast Model Hold: 'clk_proc'
 45. Fast Model Hold: 'CLOCK_50'
 46. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 47. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 48. Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 49. Fast Model Minimum Pulse Width: 'CLOCK_50'
 50. Fast Model Minimum Pulse Width: 'clk_proc'
 51. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'
 52. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'
 53. Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Output Enable Times
 59. Minimum Output Enable Times
 60. Output Disable Times
 61. Minimum Output Disable Times
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Setup Transfers
 68. Hold Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; sisa                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; Clock Name                                                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                   ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; clk_proc                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_proc }                                                              ;
; CLOCK_50                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                              ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST } ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST }   ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST }    ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                           ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                         ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
; 13.96 MHz  ; 13.96 MHz       ; clk_proc                                                           ;                                                               ;
; 268.96 MHz ; 268.96 MHz      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;                                                               ;
; 552.49 MHz ; 380.08 MHz      ; CLOCK_50                                                           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                        ;
+-----------------------------------------------------------------------+---------+---------------+
; Clock                                                                 ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------+---------+---------------+
; clk_proc                                                              ; -70.644 ; -9841.733     ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -68.943 ; -303.490      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -67.657 ; -1207.117     ;
; CLOCK_50                                                              ; -67.011 ; -135.304      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -3.428  ; -6.592        ;
+-----------------------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                         ;
+-----------------------------------------------------------------------+---------+---------------+
; Clock                                                                 ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------+---------+---------------+
; clk_proc                                                              ; -24.653 ; -393.303      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -3.078  ; -6.150        ;
; CLOCK_50                                                              ; -2.678  ; -11.847       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -1.698  ; -3.390        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.547   ; 0.000         ;
+-----------------------------------------------------------------------+---------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                              ; -1.631 ; -12.629       ;
; clk_proc                                                              ; -0.611 ; -199.186      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0.500  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_proc'                                                                                                                                                                      ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -70.644 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; 0.009      ; 71.691     ;
; -70.510 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; 0.009      ; 71.557     ;
; -70.446 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.298      ; 71.782     ;
; -70.443 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.301      ; 71.782     ;
; -70.369 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; 0.009      ; 71.416     ;
; -70.318 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.682      ; 72.038     ;
; -70.314 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.684      ; 72.036     ;
; -70.312 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.298      ; 71.648     ;
; -70.311 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; 0.303      ; 71.652     ;
; -70.309 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.301      ; 71.648     ;
; -70.308 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; 0.306      ; 71.652     ;
; -70.184 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.682      ; 71.904     ;
; -70.180 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.684      ; 71.902     ;
; -70.177 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; 0.303      ; 71.518     ;
; -70.176 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.970     ; 70.244     ;
; -70.174 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; 0.306      ; 71.518     ;
; -70.171 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.298      ; 71.507     ;
; -70.168 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.301      ; 71.507     ;
; -70.085 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; 0.009      ; 71.132     ;
; -70.069 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; 0.009      ; 71.116     ;
; -70.043 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.682      ; 71.763     ;
; -70.041 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; clk_proc     ; clk_proc    ; 1.000        ; 0.316      ; 71.395     ;
; -70.039 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.684      ; 71.761     ;
; -70.037 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; clk_proc     ; clk_proc    ; 1.000        ; 0.319      ; 71.394     ;
; -70.036 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; 0.303      ; 71.377     ;
; -70.033 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; 0.306      ; 71.377     ;
; -69.978 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; -0.681     ; 70.335     ;
; -69.975 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; -0.678     ; 70.335     ;
; -69.963 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.284     ; 70.717     ;
; -69.947 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; clk_proc     ; clk_proc    ; 1.000        ; 0.311      ; 71.296     ;
; -69.947 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; clk_proc     ; clk_proc    ; 1.000        ; 0.313      ; 71.298     ;
; -69.907 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; clk_proc     ; clk_proc    ; 1.000        ; 0.316      ; 71.261     ;
; -69.903 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; clk_proc     ; clk_proc    ; 1.000        ; 0.319      ; 71.260     ;
; -69.887 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.298      ; 71.223     ;
; -69.884 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.301      ; 71.223     ;
; -69.871 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.298      ; 71.207     ;
; -69.868 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.301      ; 71.207     ;
; -69.850 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; -0.297     ; 70.591     ;
; -69.846 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; -0.295     ; 70.589     ;
; -69.843 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; -0.676     ; 70.205     ;
; -69.840 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; -0.673     ; 70.205     ;
; -69.815 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.284     ; 70.569     ;
; -69.813 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; clk_proc     ; clk_proc    ; 1.000        ; 0.311      ; 71.162     ;
; -69.813 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; clk_proc     ; clk_proc    ; 1.000        ; 0.313      ; 71.164     ;
; -69.806 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.415     ; 70.429     ;
; -69.790 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.675     ; 70.153     ;
; -69.766 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; clk_proc     ; clk_proc    ; 1.000        ; 0.316      ; 71.120     ;
; -69.765 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.005      ; 70.808     ;
; -69.762 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.008      ; 70.808     ;
; -69.762 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; clk_proc     ; clk_proc    ; 1.000        ; 0.319      ; 71.119     ;
; -69.759 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.682      ; 71.479     ;
; -69.755 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.684      ; 71.477     ;
; -69.752 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; 0.303      ; 71.093     ;
; -69.749 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; 0.306      ; 71.093     ;
; -69.743 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.682      ; 71.463     ;
; -69.739 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.684      ; 71.461     ;
; -69.736 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; 0.303      ; 71.077     ;
; -69.733 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; 0.306      ; 71.077     ;
; -69.710 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; clk_proc     ; clk_proc    ; 1.000        ; 0.584      ; 71.332     ;
; -69.707 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; clk_proc     ; clk_proc    ; 1.000        ; 0.584      ; 71.329     ;
; -69.699 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; 0.009      ; 70.746     ;
; -69.696 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; 0.009      ; 70.743     ;
; -69.672 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; clk_proc     ; clk_proc    ; 1.000        ; 0.311      ; 71.021     ;
; -69.672 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; clk_proc     ; clk_proc    ; 1.000        ; 0.313      ; 71.023     ;
; -69.654 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; clk_proc     ; clk_proc    ; 1.000        ; -0.663     ; 70.029     ;
; -69.637 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.389      ; 71.064     ;
; -69.633 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.391      ; 71.062     ;
; -69.630 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; 0.010      ; 70.678     ;
; -69.627 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; 0.013      ; 70.678     ;
; -69.617 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.005      ; 70.660     ;
; -69.614 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.008      ; 70.660     ;
; -69.608 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; -0.126     ; 70.520     ;
; -69.605 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; -0.123     ; 70.520     ;
; -69.592 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; -0.386     ; 70.244     ;
; -69.589 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; -0.383     ; 70.244     ;
; -69.576 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; clk_proc     ; clk_proc    ; 1.000        ; 0.584      ; 71.198     ;
; -69.573 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; clk_proc     ; clk_proc    ; 1.000        ; -0.663     ; 69.948     ;
; -69.573 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; clk_proc     ; clk_proc    ; 1.000        ; 0.584      ; 71.195     ;
; -69.569 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; clk_proc     ; clk_proc    ; 1.000        ; -0.660     ; 69.947     ;
; -69.520 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; clk_proc     ; clk_proc    ; 1.000        ; -0.663     ; 69.895     ;
; -69.507 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -1.018     ; 69.527     ;
; -69.501 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.298      ; 70.837     ;
; -69.498 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.301      ; 70.837     ;
; -69.498 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.298      ; 70.834     ;
; -69.495 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.301      ; 70.834     ;
; -69.489 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.389      ; 70.916     ;
; -69.485 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.391      ; 70.914     ;
; -69.482 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; clk_proc     ; clk_proc    ; 1.000        ; 0.316      ; 70.836     ;
; -69.482 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; 0.010      ; 70.530     ;
; -69.480 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.258      ; 70.776     ;
; -69.479 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; clk_proc     ; clk_proc    ; 1.000        ; -0.668     ; 69.849     ;
; -69.479 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; clk_proc     ; clk_proc    ; 1.000        ; -0.666     ; 69.851     ;
; -69.479 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; 0.013      ; 70.530     ;
; -69.478 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; clk_proc     ; clk_proc    ; 1.000        ; 0.319      ; 70.835     ;
; -69.476 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.260      ; 70.774     ;
; -69.473 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; -0.121     ; 70.390     ;
; -69.470 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; -0.118     ; 70.390     ;
; -69.466 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; clk_proc     ; clk_proc    ; 1.000        ; 0.316      ; 70.820     ;
; -69.464 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; -0.002     ; 70.500     ;
; -69.462 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; clk_proc     ; clk_proc    ; 1.000        ; 0.319      ; 70.819     ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                ;
+---------+---------------------------------------------------------+----------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                              ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+----------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -68.943 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.989      ; 70.314     ;
; -68.809 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.989      ; 70.180     ;
; -68.668 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.989      ; 70.039     ;
; -68.475 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.010      ; 68.867     ;
; -68.384 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.989      ; 69.755     ;
; -68.368 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.989      ; 69.739     ;
; -68.262 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.696      ; 69.340     ;
; -68.114 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.696      ; 69.192     ;
; -68.105 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.565      ; 69.052     ;
; -68.089 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.305      ; 68.776     ;
; -67.998 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.989      ; 69.369     ;
; -67.995 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.989      ; 69.366     ;
; -67.806 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.962      ; 68.150     ;
; -67.755 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.696      ; 68.833     ;
; -67.681 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.565      ; 68.628     ;
; -67.661 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.405      ; 68.448     ;
; -67.629 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.388      ; 68.399     ;
; -67.494 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.405      ; 68.281     ;
; -67.487 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 2.013      ; 68.882     ;
; -67.473 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.739      ; 68.594     ;
; -67.421 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.884      ; 69.165     ;
; -67.414 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.006      ; 67.802     ;
; -67.405 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.405      ; 68.192     ;
; -67.389 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.885      ; 69.134     ;
; -67.318 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.388      ; 68.088     ;
; -67.311 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.661      ; 68.354     ;
; -67.287 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.884      ; 69.031     ;
; -67.270 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.389      ; 68.041     ;
; -67.257 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.989      ; 68.628     ;
; -67.255 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.885      ; 69.000     ;
; -67.233 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.713      ; 68.328     ;
; -67.151 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.058      ; 67.591     ;
; -67.147 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.342      ; 67.871     ;
; -67.146 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.884      ; 68.890     ;
; -67.114 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.885      ; 68.859     ;
; -67.099 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.678      ; 68.159     ;
; -67.088 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.683      ; 68.153     ;
; -67.053 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.335      ; 67.770     ;
; -67.039 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.683      ; 68.104     ;
; -67.021 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.335      ; 67.738     ;
; -67.008 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.661      ; 68.051     ;
; -66.977 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.225      ; 68.062     ;
; -66.945 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.226      ; 68.031     ;
; -66.944 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.710      ; 68.036     ;
; -66.943 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.670      ; 67.995     ;
; -66.892 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.405      ; 67.679     ;
; -66.862 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.884      ; 68.606     ;
; -66.858 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.389      ; 67.629     ;
; -66.846 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.884      ; 68.590     ;
; -66.841 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.661      ; 67.884     ;
; -66.837 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.688      ; 67.907     ;
; -66.830 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.885      ; 68.575     ;
; -66.830 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.388      ; 67.600     ;
; -66.814 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.885      ; 68.559     ;
; -66.777 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.726      ; 67.885     ;
; -66.767 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.980      ; 68.129     ;
; -66.704 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.330      ; 67.416     ;
; -66.701 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.989      ; 68.072     ;
; -66.678 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.343      ; 67.403     ;
; -66.650 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.905      ; 67.415     ;
; -66.646 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.691      ; 67.719     ;
; -66.645 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.678      ; 67.705     ;
; -66.631 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.009      ; 67.022     ;
; -66.618 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.906      ; 67.384     ;
; -66.611 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.661      ; 67.654     ;
; -66.608 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.670      ; 67.660     ;
; -66.551 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.388      ; 67.321     ;
; -66.550 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.723      ; 67.655     ;
; -66.497 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.307      ; 67.186     ;
; -66.486 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.334      ; 67.202     ;
; -66.481 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.661      ; 67.524     ;
; -66.476 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.884      ; 68.220     ;
; -66.473 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.884      ; 68.217     ;
; -66.449 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.563      ; 67.394     ;
; -66.444 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.885      ; 68.189     ;
; -66.441 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.885      ; 68.186     ;
; -66.437 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.591      ; 67.888     ;
; -66.428 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.661      ; 67.471     ;
; -66.405 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.592      ; 67.857     ;
; -66.358 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.661      ; 67.401     ;
; -66.351 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.980      ; 67.713     ;
; -66.319 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.334      ; 67.035     ;
; -66.302 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.389      ; 67.073     ;
; -66.299 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.006      ; 66.687     ;
; -66.289 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.591      ; 67.740     ;
; -66.280 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.460      ; 67.600     ;
; -66.271 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.330      ; 66.983     ;
; -66.264 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.200      ; 67.324     ;
; -66.257 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.592      ; 67.709     ;
; -66.248 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.461      ; 67.569     ;
; -66.232 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.201      ; 67.293     ;
; -66.217 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.661      ; 67.260     ;
; -66.199 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.683      ; 67.264     ;
; -66.171 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.300      ; 67.331     ;
; -66.150 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.719      ; 67.251     ;
; -66.140 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.331      ; 66.853     ;
; -66.139 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.301      ; 67.300     ;
; -66.123 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.673      ; 67.178     ;
; -66.115 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.678      ; 67.175     ;
; -66.108 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.339      ; 66.829     ;
+---------+---------------------------------------------------------+----------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                              ;
+---------+---------------------------------------------------------+--------------------------------------------------------------------+--------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                            ; Launch Clock ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+--------------------------------------------------------------------+--------------+--------------------------------------------------------------------+--------------+------------+------------+
; -67.657 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 70.748     ;
; -67.559 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 70.651     ;
; -67.523 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 70.614     ;
; -67.480 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.720      ; 70.504     ;
; -67.425 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 70.517     ;
; -67.391 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.745      ; 70.480     ;
; -67.382 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 70.473     ;
; -67.346 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.720      ; 70.370     ;
; -67.324 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.550      ; 70.182     ;
; -67.284 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 70.376     ;
; -67.267 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.544      ; 70.158     ;
; -67.262 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.565      ; 70.179     ;
; -67.257 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.745      ; 70.346     ;
; -67.252 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.403      ; 70.101     ;
; -67.213 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.081      ; 69.645     ;
; -67.205 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.720      ; 70.229     ;
; -67.197 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.744      ; 70.250     ;
; -67.190 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.550      ; 70.048     ;
; -67.153 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.729      ; 70.229     ;
; -67.133 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.544      ; 70.024     ;
; -67.128 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.565      ; 70.045     ;
; -67.119 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.731      ; 70.201     ;
; -67.118 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.560      ; 70.026     ;
; -67.118 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.403      ; 69.967     ;
; -67.116 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.745      ; 70.205     ;
; -67.115 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.081      ; 69.548     ;
; -67.098 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 70.189     ;
; -67.082 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 70.173     ;
; -67.063 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.744      ; 70.116     ;
; -67.051 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.744      ; 70.147     ;
; -67.049 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.550      ; 69.907     ;
; -67.036 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.061      ; 69.401     ;
; -67.019 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.729      ; 70.095     ;
; -67.000 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 70.092     ;
; -66.992 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.544      ; 69.883     ;
; -66.987 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.565      ; 69.904     ;
; -66.985 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.731      ; 70.067     ;
; -66.984 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 70.076     ;
; -66.984 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.560      ; 69.892     ;
; -66.977 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.403      ; 69.826     ;
; -66.947 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.086      ; 69.377     ;
; -66.922 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.744      ; 69.975     ;
; -66.921 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.720      ; 69.945     ;
; -66.917 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.744      ; 70.013     ;
; -66.905 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.720      ; 69.929     ;
; -66.886 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.761      ; 68.998     ;
; -66.880 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.891      ; 69.079     ;
; -66.878 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.729      ; 69.954     ;
; -66.865 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.558      ; 69.775     ;
; -66.844 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.731      ; 69.926     ;
; -66.843 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.560      ; 69.751     ;
; -66.832 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.745      ; 69.921     ;
; -66.828 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.541      ; 69.673     ;
; -66.823 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.885      ; 69.055     ;
; -66.818 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.906      ; 69.076     ;
; -66.816 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.745      ; 69.905     ;
; -66.808 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.744      ; 68.998     ;
; -66.788 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.761      ; 68.901     ;
; -66.776 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.744      ; 69.872     ;
; -66.765 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.550      ; 69.623     ;
; -66.753 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.085      ; 69.147     ;
; -66.749 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.550      ; 69.607     ;
; -66.731 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.558      ; 69.641     ;
; -66.712 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 69.803     ;
; -66.709 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 69.800     ;
; -66.709 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.070      ; 69.126     ;
; -66.709 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.741      ; 68.754     ;
; -66.708 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.544      ; 69.599     ;
; -66.703 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.565      ; 69.620     ;
; -66.694 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.541      ; 69.539     ;
; -66.693 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.403      ; 69.542     ;
; -66.692 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.544      ; 69.583     ;
; -66.687 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.565      ; 69.604     ;
; -66.677 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.403      ; 69.526     ;
; -66.675 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.072      ; 69.098     ;
; -66.674 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.901      ; 68.923     ;
; -66.673 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.447      ; 69.471     ;
; -66.638 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.744      ; 69.691     ;
; -66.622 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.744      ; 69.675     ;
; -66.620 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.766      ; 68.730     ;
; -66.614 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 69.706     ;
; -66.611 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.740      ; 69.703     ;
; -66.607 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.085      ; 69.044     ;
; -66.594 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.729      ; 69.670     ;
; -66.590 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.558      ; 69.500     ;
; -66.578 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.729      ; 69.654     ;
; -66.575 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.447      ; 69.374     ;
; -66.560 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.731      ; 69.642     ;
; -66.559 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.560      ; 69.467     ;
; -66.553 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 2.571      ; 68.432     ;
; -66.553 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.541      ; 69.398     ;
; -66.544 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.556      ; 69.448     ;
; -66.544 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.731      ; 69.626     ;
; -66.543 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.560      ; 69.451     ;
; -66.535 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.720      ; 69.559     ;
; -66.532 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.720      ; 69.556     ;
; -66.525 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.447      ; 69.323     ;
; -66.516 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.316      ; 69.183     ;
; -66.500 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.056      ; 68.907     ;
; -66.496 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 3.427      ; 69.227     ;
+---------+---------------------------------------------------------+--------------------------------------------------------------------+--------------+--------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                ;
+---------+---------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -67.011 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 69.936     ;
; -67.011 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 69.936     ;
; -66.877 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 69.802     ;
; -66.877 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 69.802     ;
; -66.736 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 69.661     ;
; -66.736 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 69.661     ;
; -66.543 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.908      ; 68.489     ;
; -66.543 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.908      ; 68.489     ;
; -66.452 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 69.377     ;
; -66.452 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 69.377     ;
; -66.436 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 69.361     ;
; -66.436 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 69.361     ;
; -66.330 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.594      ; 68.962     ;
; -66.330 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.594      ; 68.962     ;
; -66.182 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.594      ; 68.814     ;
; -66.182 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.594      ; 68.814     ;
; -66.173 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.463      ; 68.674     ;
; -66.173 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.463      ; 68.674     ;
; -66.157 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.203      ; 68.398     ;
; -66.157 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.203      ; 68.398     ;
; -66.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 68.991     ;
; -66.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 68.991     ;
; -66.063 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 68.988     ;
; -66.063 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 68.988     ;
; -65.874 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.860      ; 67.772     ;
; -65.874 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.860      ; 67.772     ;
; -65.823 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.594      ; 68.455     ;
; -65.823 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.594      ; 68.455     ;
; -65.749 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.463      ; 68.250     ;
; -65.749 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.463      ; 68.250     ;
; -65.729 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.303      ; 68.070     ;
; -65.729 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.303      ; 68.070     ;
; -65.697 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.286      ; 68.021     ;
; -65.697 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.286      ; 68.021     ;
; -65.562 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.303      ; 67.903     ;
; -65.562 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.303      ; 67.903     ;
; -65.555 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.911      ; 68.504     ;
; -65.555 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.911      ; 68.504     ;
; -65.541 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.637      ; 68.216     ;
; -65.541 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.637      ; 68.216     ;
; -65.482 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.904      ; 67.424     ;
; -65.482 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.904      ; 67.424     ;
; -65.473 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.303      ; 67.814     ;
; -65.473 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.303      ; 67.814     ;
; -65.386 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.286      ; 67.710     ;
; -65.386 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.286      ; 67.710     ;
; -65.379 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.559      ; 67.976     ;
; -65.379 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.559      ; 67.976     ;
; -65.338 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.287      ; 67.663     ;
; -65.338 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.287      ; 67.663     ;
; -65.325 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 68.250     ;
; -65.325 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 68.250     ;
; -65.301 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.611      ; 67.950     ;
; -65.301 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.611      ; 67.950     ;
; -65.219 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.956      ; 67.213     ;
; -65.219 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.956      ; 67.213     ;
; -65.215 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.240      ; 67.493     ;
; -65.215 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.240      ; 67.493     ;
; -65.167 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.576      ; 67.781     ;
; -65.167 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.576      ; 67.781     ;
; -65.156 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.581      ; 67.775     ;
; -65.156 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.581      ; 67.775     ;
; -65.121 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.233      ; 67.392     ;
; -65.121 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.233      ; 67.392     ;
; -65.107 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.581      ; 67.726     ;
; -65.107 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.581      ; 67.726     ;
; -65.089 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.233      ; 67.360     ;
; -65.089 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.233      ; 67.360     ;
; -65.076 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.559      ; 67.673     ;
; -65.076 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.559      ; 67.673     ;
; -65.012 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.608      ; 67.658     ;
; -65.012 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.608      ; 67.658     ;
; -65.011 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.568      ; 67.617     ;
; -65.011 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.568      ; 67.617     ;
; -64.960 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.303      ; 67.301     ;
; -64.960 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.303      ; 67.301     ;
; -64.926 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.287      ; 67.251     ;
; -64.926 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.287      ; 67.251     ;
; -64.909 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.559      ; 67.506     ;
; -64.909 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.559      ; 67.506     ;
; -64.905 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.586      ; 67.529     ;
; -64.905 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.586      ; 67.529     ;
; -64.898 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.286      ; 67.222     ;
; -64.898 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.286      ; 67.222     ;
; -64.845 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.624      ; 67.507     ;
; -64.845 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.624      ; 67.507     ;
; -64.835 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.878      ; 67.751     ;
; -64.835 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.878      ; 67.751     ;
; -64.772 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.228      ; 67.038     ;
; -64.772 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.228      ; 67.038     ;
; -64.769 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 67.694     ;
; -64.769 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.887      ; 67.694     ;
; -64.746 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.241      ; 67.025     ;
; -64.746 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.241      ; 67.025     ;
; -64.714 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.589      ; 67.341     ;
; -64.714 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.589      ; 67.341     ;
; -64.713 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.576      ; 67.327     ;
; -64.713 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 1.576      ; 67.327     ;
; -64.699 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.907      ; 66.644     ;
; -64.699 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.907      ; 66.644     ;
+---------+---------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; -3.428 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -2.177     ; 1.065      ;
; -3.164 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -1.726     ; 0.821      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_proc'                                                                                                                                                                                            ;
+---------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                         ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -24.653 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc     ; clk_proc    ; 0.000        ; 26.946     ; 2.579      ;
; -24.220 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 26.955     ; 3.021      ;
; -23.605 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 26.951     ; 3.632      ;
; -23.530 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.600     ; 4.356      ;
; -23.411 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.299     ; 4.174      ;
; -23.396 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.298     ; 4.188      ;
; -23.391 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.298     ; 4.193      ;
; -23.387 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.307     ; 4.206      ;
; -23.355 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc     ; clk_proc    ; 0.000        ; 26.958     ; 3.889      ;
; -23.311 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.600     ; 4.575      ;
; -23.308 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.303     ; 4.281      ;
; -23.196 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.596     ; 4.686      ;
; -23.100 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.307     ; 4.493      ;
; -23.065 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.309     ; 4.530      ;
; -23.008 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.303     ; 4.581      ;
; -23.007 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.298     ; 4.577      ;
; -22.988 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.600     ; 4.898      ;
; -22.953 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.602     ; 4.935      ;
; -22.905 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.309     ; 4.690      ;
; -22.896 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.596     ; 4.986      ;
; -22.893 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.308     ; 4.701      ;
; -22.876 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.602     ; 5.012      ;
; -22.836 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.596     ; 5.046      ;
; -22.831 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.601     ; 5.056      ;
; -22.793 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.602     ; 5.095      ;
; -22.791 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.592     ; 5.087      ;
; -22.781 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.601     ; 5.106      ;
; -22.780 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.596     ; 5.102      ;
; -22.769 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.616     ; 5.133      ;
; -22.751 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.591     ; 5.126      ;
; -22.751 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.591     ; 5.126      ;
; -22.751 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.591     ; 5.126      ;
; -22.739 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.626     ; 5.173      ;
; -22.738 ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.625     ; 5.173      ;
; -22.706 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.603     ; 5.183      ;
; -22.702 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.591     ; 5.175      ;
; -22.699 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.303     ; 4.890      ;
; -22.697 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.626     ; 5.215      ;
; -22.680 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.615     ; 5.221      ;
; -22.654 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.592     ; 5.224      ;
; -22.637 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.303     ; 4.952      ;
; -22.629 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.591     ; 5.248      ;
; -22.628 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.600     ; 5.258      ;
; -22.627 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.591     ; 5.250      ;
; -22.608 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.298     ; 4.976      ;
; -22.608 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.298     ; 4.976      ;
; -22.608 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.298     ; 4.976      ;
; -22.607 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.615     ; 5.294      ;
; -22.605 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.615     ; 5.296      ;
; -22.593 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.602     ; 5.295      ;
; -22.563 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.310     ; 5.033      ;
; -22.561 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.596     ; 5.321      ;
; -22.538 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.596     ; 5.344      ;
; -22.536 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.596     ; 5.346      ;
; -22.532 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.591     ; 5.345      ;
; -22.532 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.591     ; 5.345      ;
; -22.532 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.591     ; 5.345      ;
; -22.511 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.299     ; 5.074      ;
; -22.510 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.592     ; 5.368      ;
; -22.504 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.602     ; 5.384      ;
; -22.487 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.603     ; 5.402      ;
; -22.477 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55            ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.283     ; 5.092      ;
; -22.450 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.625     ; 5.461      ;
; -22.433 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.602     ; 5.455      ;
; -22.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.602     ; 5.459      ;
; -22.421 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.601     ; 5.466      ;
; -22.407 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.626     ; 5.505      ;
; -22.395 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.303     ; 5.194      ;
; -22.389 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.609     ; 5.506      ;
; -22.352 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.600     ; 5.534      ;
; -22.321 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75            ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.288     ; 5.253      ;
; -22.319 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.596     ; 5.563      ;
; -22.285 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.626     ; 5.627      ;
; -22.199 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.626     ; 5.713      ;
; -22.199 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107           ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.338     ; 5.425      ;
; -22.191 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.601     ; 5.696      ;
; -22.188 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.308     ; 5.406      ;
; -22.175 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103           ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.286     ; 5.397      ;
; -22.152 ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.626     ; 5.760      ;
; -22.148 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.602     ; 5.740      ;
; -22.136 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.626     ; 5.776      ;
; -22.129 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.602     ; 5.759      ;
; -22.099 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.596     ; 5.783      ;
; -22.092 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.620     ; 5.814      ;
; -22.089 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.308     ; 5.505      ;
; -22.080 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.616     ; 5.822      ;
; -22.075 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.620     ; 5.831      ;
; -22.053 ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.620     ; 5.853      ;
; -22.026 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.602     ; 5.862      ;
; -22.021 ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.620     ; 5.885      ;
; -21.991 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.615     ; 5.910      ;
; -21.987 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.602     ; 5.901      ;
; -21.949 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.626     ; 5.963      ;
; -21.941 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135           ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.299     ; 5.644      ;
; -21.933 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43            ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.273     ; 5.626      ;
; -21.931 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.624     ; 5.979      ;
; -21.927 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.624     ; 5.983      ;
; -21.918 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 27.615     ; 5.983      ;
; -21.916 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.615     ; 5.985      ;
; -21.913 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 27.591     ; 5.964      ;
+---------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                            ; Launch Clock                                                        ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -3.078 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.873      ; 2.072      ;
; -3.072 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 4.874      ; 2.079      ;
; -2.578 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.873      ; 2.072      ;
; -2.572 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 4.874      ; 2.079      ;
; 0.527  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.620      ; 3.147      ;
; 0.559  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.619      ; 3.178      ;
; 1.031  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.972      ; 4.003      ;
; 1.050  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.911      ; 3.461      ;
; 1.088  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.099      ; 3.687      ;
; 1.093  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.971      ; 4.064      ;
; 1.143  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.265      ; 4.408      ;
; 1.205  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.264      ; 4.469      ;
; 1.254  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.086      ; 3.840      ;
; 1.279  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.099      ; 3.878      ;
; 1.290  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.896      ; 3.686      ;
; 1.375  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.913      ; 3.788      ;
; 1.408  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.084      ; 3.992      ;
; 1.503  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.265      ; 4.768      ;
; 1.534  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.100      ; 4.134      ;
; 1.554  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.263      ; 4.317      ;
; 1.565  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.264      ; 4.829      ;
; 1.592  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.451      ; 4.543      ;
; 1.624  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.915      ; 4.039      ;
; 1.666  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.556      ; 4.722      ;
; 1.704  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.744      ; 4.948      ;
; 1.725  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.095      ; 4.320      ;
; 1.726  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.095      ; 4.321      ;
; 1.758  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.438      ; 4.696      ;
; 1.772  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.899      ; 4.171      ;
; 1.772  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.920      ; 4.192      ;
; 1.779  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.265      ; 5.044      ;
; 1.783  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.451      ; 4.734      ;
; 1.790  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.905      ; 4.195      ;
; 1.794  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.248      ; 4.542      ;
; 1.811  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.264      ; 5.075      ;
; 1.856  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.758      ; 4.114      ;
; 1.868  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.203      ; 2.071      ;
; 1.870  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.731      ; 5.101      ;
; 1.879  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.265      ; 4.644      ;
; 1.895  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.744      ; 5.139      ;
; 1.906  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.541      ; 4.947      ;
; 1.912  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.436      ; 4.848      ;
; 1.916  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.179      ; 2.095      ;
; 1.942  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.075      ; 4.517      ;
; 1.950  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.190      ; 2.140      ;
; 1.961  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.203      ; 2.164      ;
; 1.991  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.558      ; 5.049      ;
; 2.024  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.729      ; 5.253      ;
; 2.026  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.556      ; 5.082      ;
; 2.038  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.452      ; 4.990      ;
; 2.064  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.744      ; 5.308      ;
; 2.128  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.267      ; 4.895      ;
; 2.150  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.745      ; 5.395      ;
; 2.200  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.289      ; 5.489      ;
; 2.204  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.289      ; 5.493      ;
; 2.229  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.447      ; 5.176      ;
; 2.230  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.447      ; 5.177      ;
; 2.230  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.731      ; 5.461      ;
; 2.232  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.288      ; 5.520      ;
; 2.236  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.288      ; 5.524      ;
; 2.240  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.560      ; 5.300      ;
; 2.255  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.744      ; 5.499      ;
; 2.266  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.541      ; 5.307      ;
; 2.276  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.251      ; 5.027      ;
; 2.276  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.272      ; 5.048      ;
; 2.294  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.257      ; 5.051      ;
; 2.302  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.556      ; 5.358      ;
; 2.339  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.204      ; 2.543      ;
; 2.340  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.744      ; 5.584      ;
; 2.341  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.740      ; 5.581      ;
; 2.342  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.740      ; 5.582      ;
; 2.347  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.199      ; 2.546      ;
; 2.351  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.558      ; 5.409      ;
; 2.360  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.110      ; 4.970      ;
; 2.384  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.729      ; 5.613      ;
; 2.388  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.544      ; 5.432      ;
; 2.388  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.565      ; 5.453      ;
; 2.406  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.550      ; 5.456      ;
; 2.449  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.199      ; 2.648      ;
; 2.472  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.403      ; 5.375      ;
; 2.476  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.427      ; 5.403      ;
; 2.506  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.731      ; 5.737      ;
; 2.510  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.745      ; 5.755      ;
; 2.531  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.744      ; 5.775      ;
; 2.542  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.541      ; 5.583      ;
; 2.565  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.188      ; 2.753      ;
; 2.588  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.720      ; 5.808      ;
; 2.600  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.560      ; 5.660      ;
; 2.627  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.558      ; 5.685      ;
; 2.660  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.729      ; 5.889      ;
; 2.701  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.740      ; 5.941      ;
; 2.702  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.740      ; 5.942      ;
; 2.723  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.580      ; 5.803      ;
; 2.727  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.580      ; 5.807      ;
; 2.748  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.544      ; 5.792      ;
; 2.748  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.565      ; 5.813      ;
; 2.754  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 3.289      ; 6.043      ;
; 2.761  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.768      ; 6.029      ;
; 2.765  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.768      ; 6.033      ;
; 2.766  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 3.550      ; 5.816      ;
+--------+---------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.678 ; clk_proc                                                              ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 2.846      ; 0.731      ;
; -2.493 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.000        ; 2.851      ; 0.921      ;
; -2.391 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 3.496      ; 1.668      ;
; -2.389 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 3.496      ; 1.670      ;
; -2.178 ; clk_proc                                                              ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; -0.500       ; 2.846      ; 0.731      ;
; -1.993 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; -0.500       ; 2.851      ; 0.921      ;
; -1.896 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.000        ; 2.845      ; 1.512      ;
; -1.891 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 3.496      ; 1.668      ;
; -1.889 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 3.496      ; 1.670      ;
; -1.396 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; -0.500       ; 2.845      ; 1.512      ;
; 0.380  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.242      ; 1.908      ;
; 0.415  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.242      ; 1.943      ;
; 0.445  ; ticks[0]                                                              ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ticks[1]                                                              ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ticks[2]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.629  ; ticks[0]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.630  ; ticks[0]                                                              ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.916      ;
; 0.630  ; ticks[0]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.916      ;
; 0.968  ; ticks[1]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; ticks[1]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 1.008  ; ticks[2]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.594      ; 3.373      ;
; 1.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.594      ; 3.373      ;
; 1.521  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; -0.645     ; 1.162      ;
; 1.562  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; -0.645     ; 1.203      ;
; 1.605  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 3.778      ;
; 1.605  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 3.778      ;
; 1.965  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 4.138      ;
; 1.965  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 4.138      ;
; 2.408  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.911      ; 4.605      ;
; 2.408  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.911      ; 4.605      ;
; 2.476  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 4.649      ;
; 2.507  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 4.680      ;
; 3.276  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.911      ; 5.473      ;
; 3.276  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.911      ; 5.473      ;
; 4.005  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.911      ; 6.202      ;
; 4.005  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.911      ; 6.202      ;
; 4.068  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.205      ; 5.559      ;
; 4.068  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.205      ; 5.559      ;
; 4.236  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 6.409      ;
; 4.236  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 6.409      ;
; 4.331  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.594      ; 6.211      ;
; 4.331  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.594      ; 6.211      ;
; 4.633  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.461      ; 6.380      ;
; 4.633  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.461      ; 6.380      ;
; 4.833  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.609      ; 6.728      ;
; 4.833  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.609      ; 6.728      ;
; 4.906  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.586      ; 6.778      ;
; 4.906  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.586      ; 6.778      ;
; 5.003  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.878      ; 7.167      ;
; 5.003  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.878      ; 7.167      ;
; 5.028  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 7.201      ;
; 5.028  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 7.201      ;
; 5.065  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 7.238      ;
; 5.065  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 7.238      ;
; 5.138  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.594      ; 7.018      ;
; 5.138  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.594      ; 7.018      ;
; 5.208  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 7.381      ;
; 5.208  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 7.381      ;
; 5.278  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.878      ; 7.442      ;
; 5.278  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.878      ; 7.442      ;
; 5.356  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.907      ; 6.549      ;
; 5.356  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.907      ; 6.549      ;
; 5.398  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 7.571      ;
; 5.398  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 7.571      ;
; 5.414  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.228      ; 6.928      ;
; 5.414  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.228      ; 6.928      ;
; 5.442  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.904      ; 6.632      ;
; 5.442  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.904      ; 6.632      ;
; 5.497  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.574      ; 7.357      ;
; 5.497  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.574      ; 7.357      ;
; 5.543  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.907      ; 6.736      ;
; 5.543  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.907      ; 6.736      ;
; 5.558  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.589      ; 7.433      ;
; 5.558  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.589      ; 7.433      ;
; 5.594  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.204      ; 7.084      ;
; 5.594  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.204      ; 7.084      ;
; 5.640  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.205      ; 7.131      ;
; 5.640  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.205      ; 7.131      ;
; 5.910  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.878      ; 8.074      ;
; 5.910  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.878      ; 8.074      ;
; 5.948  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.233      ; 7.467      ;
; 5.948  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.233      ; 7.467      ;
; 6.051  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.594      ; 7.931      ;
; 6.051  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.594      ; 7.931      ;
; 6.124  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.461      ; 7.871      ;
; 6.124  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.461      ; 7.871      ;
; 6.124  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 8.297      ;
; 6.124  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.887      ; 8.297      ;
; 6.206  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.584      ; 8.076      ;
; 6.206  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.584      ; 8.076      ;
; 6.215  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.303      ; 7.804      ;
; 6.215  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.303      ; 7.804      ;
; 6.216  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.215      ; 7.717      ;
; 6.216  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.215      ; 7.717      ;
; 6.294  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.188      ; 7.768      ;
; 6.294  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~66                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.188      ; 7.768      ;
; 6.354  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.236      ; 7.876      ;
; 6.354  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.236      ; 7.876      ;
; 6.379  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.269      ; 7.934      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                                 ; Launch Clock                                                        ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -1.698 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 3.493      ; 2.072      ;
; -1.692 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 3.494      ; 2.079      ;
; -1.198 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 3.493      ; 2.072      ;
; -1.192 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 3.494      ; 2.079      ;
; 0.968  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.541      ; 2.009      ;
; 1.109  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.545      ; 2.154      ;
; 1.405  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.031      ; 1.936      ;
; 1.443  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.344      ; 2.287      ;
; 1.824  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.482      ; 3.806      ;
; 1.874  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.718      ; 3.092      ;
; 1.907  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.240      ; 3.147      ;
; 1.939  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.239      ; 3.178      ;
; 1.952  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.810      ; 3.262      ;
; 2.075  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.662      ; 3.237      ;
; 2.141  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.440      ; 3.081      ;
; 2.192  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.046      ; 2.738      ;
; 2.226  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.515      ; 3.241      ;
; 2.273  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.009      ; 2.782      ;
; 2.385  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.819      ; 3.704      ;
; 2.385  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.373      ; 3.258      ;
; 2.411  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.592      ; 4.003      ;
; 2.473  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.591      ; 4.064      ;
; 2.502  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.819      ; 3.821      ;
; 2.523  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.885      ; 4.408      ;
; 2.555  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.696      ; 3.751      ;
; 2.585  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.884      ; 4.469      ;
; 2.663  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.044      ; 3.207      ;
; 2.667  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.989      ; 4.156      ;
; 2.693  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.689      ; 3.882      ;
; 2.701  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.526      ; 3.727      ;
; 2.708  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.512      ; 3.720      ;
; 2.708  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.819      ; 4.027      ;
; 2.755  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.819      ; 4.074      ;
; 2.805  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.089      ; 3.394      ;
; 2.809  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.349      ; 3.658      ;
; 2.849  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.819      ; 4.168      ;
; 2.866  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.491      ; 3.857      ;
; 2.867  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.439      ; 3.806      ;
; 2.883  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.885      ; 4.768      ;
; 2.891  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.819      ; 4.210      ;
; 2.906  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.689      ; 4.095      ;
; 2.932  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.419      ; 3.851      ;
; 2.944  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.678      ; 3.122      ;
; 2.945  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.884      ; 4.829      ;
; 2.967  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.416      ; 3.883      ;
; 2.983  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.819      ; 4.302      ;
; 2.987  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.351      ; 3.838      ;
; 3.027  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.989      ; 4.516      ;
; 3.042  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.362      ; 3.904      ;
; 3.060  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.526      ; 4.086      ;
; 3.063  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.689      ; 4.252      ;
; 3.065  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.396      ; 3.961      ;
; 3.072  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.689      ; 4.261      ;
; 3.128  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.661      ; 4.289      ;
; 3.141  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.623      ; 4.264      ;
; 3.142  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.979      ; 3.621      ;
; 3.159  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.885      ; 5.044      ;
; 3.191  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.884      ; 5.075      ;
; 3.213  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.689      ; 4.402      ;
; 3.268  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.034      ; 3.802      ;
; 3.276  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.065      ; 3.841      ;
; 3.286  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.509      ; 4.295      ;
; 3.289  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.681      ; 3.470      ;
; 3.295  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.689      ; 4.484      ;
; 3.304  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.363      ; 4.167      ;
; 3.333  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.088      ; 3.921      ;
; 3.334  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.622      ; 4.456      ;
; 3.347  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.689      ; 4.536      ;
; 3.363  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.014      ; 3.877      ;
; 3.367  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.977      ; 3.844      ;
; 3.370  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.665      ; 4.535      ;
; 3.381  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.663      ; 4.544      ;
; 3.412  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.652      ; 4.564      ;
; 3.424  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.396      ; 4.320      ;
; 3.443  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.036      ; 3.979      ;
; 3.455  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.234      ; 4.189      ;
; 3.458  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.525      ; 4.483      ;
; 3.470  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 2.013      ; 4.983      ;
; 3.472  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.336      ; 4.308      ;
; 3.481  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.661      ; 4.642      ;
; 3.495  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.360      ; 4.355      ;
; 3.498  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.661      ; 4.659      ;
; 3.512  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.978      ; 3.990      ;
; 3.536  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.989      ; 5.025      ;
; 3.566  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.664      ; 4.730      ;
; 3.570  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.828      ; 4.898      ;
; 3.579  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.036      ; 4.115      ;
; 3.580  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.909      ; 5.489      ;
; 3.582  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.346      ; 4.428      ;
; 3.584  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.909      ; 5.493      ;
; 3.597  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.664      ; 4.761      ;
; 3.602  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~82              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.035      ; 4.137      ;
; 3.612  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.908      ; 5.520      ;
; 3.613  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.336      ; 4.449      ;
; 3.616  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.908      ; 5.524      ;
; 3.662  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.372      ; 4.534      ;
; 3.669  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.665      ; 4.834      ;
; 3.687  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.535      ; 4.722      ;
; 3.694  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.828      ; 5.022      ;
; 3.700  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.371      ; 4.571      ;
+--------+---------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; 2.547 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -1.726     ; 0.821      ;
; 3.242 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -2.177     ; 1.065      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_proc'                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26clkctrl|inclk[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26clkctrl|inclk[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26clkctrl|outclk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26clkctrl|outclk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10|dataa                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10|dataa                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.220 ; 5.220 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.235 ; 4.235 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.707 ; 3.707 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.557 ; 3.557 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.729 ; 4.729 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.635 ; 3.635 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.458 ; 3.458 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.820 ; 3.820 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.850 ; 3.850 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.507 ; 4.507 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.578 ; 4.578 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.376 ; 4.376 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.791 ; 4.791 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.220 ; 5.220 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.097 ; 5.097 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.100 ; 5.100 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.720 ; 4.720 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 3.263 ; 3.263 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 3.263 ; 3.263 ; Rise       ; clk_proc                                                           ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.120 ; -2.120 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.181 ; -3.181 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.515 ; -2.515 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.405 ; -2.405 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.577 ; -3.577 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.487 ; -2.487 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.305 ; -2.305 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.672 ; -2.672 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.654 ; -2.654 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.172 ; -3.172 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.915 ; -2.915 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.574 ; -2.574 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.438 ; -3.438 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.052 ; -3.052 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.032 ; -3.032 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -3.282 ; -3.282 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -2.120 ; -2.120 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 26.611 ; 26.611 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 26.611 ; 26.611 ; Rise       ; clk_proc                                                           ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                         ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.261  ; 8.261  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.494  ; 9.494  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.472  ; 8.472  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.331  ; 8.331  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.829  ; 7.829  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.015  ; 8.015  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.667  ; 7.667  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.355  ; 7.355  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.368  ; 8.368  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.748  ; 7.748  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.222  ; 8.222  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.687  ; 7.687  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.096  ; 8.096  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.472  ; 8.472  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.183  ; 8.183  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.029  ; 8.029  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.753  ; 7.753  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.731  ; 7.731  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.676  ; 7.676  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.433  ; 6.433  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.014  ; 6.014  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.641  ; 9.641  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 10.874 ; 10.874 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 76.941 ; 76.941 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 74.815 ; 74.815 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 73.996 ; 73.996 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 73.456 ; 73.456 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 73.533 ; 73.533 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 75.626 ; 75.626 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 73.778 ; 73.778 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 75.865 ; 75.865 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 76.941 ; 76.941 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 73.633 ; 73.633 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 73.980 ; 73.980 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 75.720 ; 75.720 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 74.112 ; 74.112 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 73.963 ; 73.963 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 75.726 ; 75.726 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 76.321 ; 76.321 ; Rise       ; clk_proc                                                              ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                 ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.261  ; 8.261  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.494  ; 9.494  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.355  ; 7.355  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.331  ; 8.331  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.829  ; 7.829  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.015  ; 8.015  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.667  ; 7.667  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.355  ; 7.355  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.368  ; 8.368  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.748  ; 7.748  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.222  ; 8.222  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.687  ; 7.687  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.096  ; 8.096  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.472  ; 8.472  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.183  ; 8.183  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.029  ; 8.029  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.753  ; 7.753  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.731  ; 7.731  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.676  ; 7.676  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.433  ; 6.433  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.014  ; 6.014  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.641  ; 9.641  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 10.874 ; 10.874 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 8.859  ; 8.859  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 10.167 ; 10.167 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 10.579 ; 10.579 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 10.028 ; 10.028 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 10.554 ; 10.554 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 10.344 ; 10.344 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 10.283 ; 10.283 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 9.987  ; 9.987  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 10.178 ; 10.178 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 8.859  ; 8.859  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 8.911  ; 8.911  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 10.109 ; 10.109 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 9.429  ; 9.429  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 9.506  ; 9.506  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 8.879  ; 8.879  ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 8.859  ; 8.859  ; Rise       ; clk_proc                                                              ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.956 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.562 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.155 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.334 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.334 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.956 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.155 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.364 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.649 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.344 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.147 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.956 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.181 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.181 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.191 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.609 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.644 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.956 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.562 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.155 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.334 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.334 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.956 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.155 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.364 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.649 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.344 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.147 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.956 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.181 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.181 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.191 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.609 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.644 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.956     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.562     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.155     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.334     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.334     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.956     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.155     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.364     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.649     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.344     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.147     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.956     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.181     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.181     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.191     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.609     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.644     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.956     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.562     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.155     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.334     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.334     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.956     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.155     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.364     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.649     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.344     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.147     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.956     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.181     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.181     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.191     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.609     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.644     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                        ;
+-----------------------------------------------------------------------+---------+---------------+
; Clock                                                                 ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------+---------+---------------+
; clk_proc                                                              ; -25.787 ; -3577.807     ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -24.987 ; -99.087       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -24.376 ; -434.629      ;
; CLOCK_50                                                              ; -24.211 ; -48.422       ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -1.018  ; -1.934        ;
+-----------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                        ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; clk_proc                                                              ; -9.747 ; -157.861      ;
; CLOCK_50                                                              ; -1.710 ; -7.291        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -1.693 ; -3.381        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -1.161 ; -2.317        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 1.351  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                              ; -1.380 ; -10.380       ;
; clk_proc                                                              ; -0.500 ; -163.000      ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 0.500  ; 0.000         ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0.500  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_proc'                                                                                                                                                                      ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -25.787 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.001     ; 26.818     ;
; -25.743 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.889     ;
; -25.743 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.889     ;
; -25.715 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.001     ; 26.746     ;
; -25.694 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.381     ; 26.345     ;
; -25.671 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.817     ;
; -25.671 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.817     ;
; -25.667 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.001     ; 26.698     ;
; -25.656 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; 0.117      ; 26.805     ;
; -25.656 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; 0.117      ; 26.805     ;
; -25.654 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.277      ; 26.963     ;
; -25.652 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.277      ; 26.961     ;
; -25.650 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; -0.266     ; 26.416     ;
; -25.650 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; -0.266     ; 26.416     ;
; -25.623 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.769     ;
; -25.623 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.769     ;
; -25.584 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; 0.117      ; 26.733     ;
; -25.584 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; 0.117      ; 26.733     ;
; -25.582 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.277      ; 26.891     ;
; -25.580 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.277      ; 26.889     ;
; -25.568 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.001     ; 26.599     ;
; -25.563 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; -0.263     ; 26.332     ;
; -25.563 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; -0.263     ; 26.332     ;
; -25.561 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; -0.103     ; 26.490     ;
; -25.560 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; clk_proc     ; clk_proc    ; 1.000        ; 0.124      ; 26.716     ;
; -25.559 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; clk_proc     ; clk_proc    ; 1.000        ; 0.124      ; 26.715     ;
; -25.559 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; -0.103     ; 26.488     ;
; -25.556 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.001     ; 26.587     ;
; -25.536 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; 0.117      ; 26.685     ;
; -25.536 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; 0.117      ; 26.685     ;
; -25.534 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.277      ; 26.843     ;
; -25.532 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.277      ; 26.841     ;
; -25.524 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.670     ;
; -25.524 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.670     ;
; -25.521 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; clk_proc     ; clk_proc    ; 1.000        ; 0.118      ; 26.671     ;
; -25.518 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; clk_proc     ; clk_proc    ; 1.000        ; 0.119      ; 26.669     ;
; -25.512 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.658     ;
; -25.512 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.658     ;
; -25.510 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.278     ; 26.264     ;
; -25.504 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.221     ; 26.315     ;
; -25.490 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; clk_proc     ; clk_proc    ; 1.000        ; 0.223      ; 26.745     ;
; -25.488 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; clk_proc     ; clk_proc    ; 1.000        ; 0.124      ; 26.644     ;
; -25.487 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; clk_proc     ; clk_proc    ; 1.000        ; 0.223      ; 26.742     ;
; -25.487 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; clk_proc     ; clk_proc    ; 1.000        ; 0.124      ; 26.643     ;
; -25.467 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; clk_proc     ; clk_proc    ; 1.000        ; -0.256     ; 26.243     ;
; -25.466 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; -0.163     ; 26.335     ;
; -25.466 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; -0.163     ; 26.335     ;
; -25.466 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; clk_proc     ; clk_proc    ; 1.000        ; -0.256     ; 26.242     ;
; -25.460 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; -0.106     ; 26.386     ;
; -25.460 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; -0.106     ; 26.386     ;
; -25.450 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; clk_proc     ; clk_proc    ; 1.000        ; -0.275     ; 26.207     ;
; -25.449 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; clk_proc     ; clk_proc    ; 1.000        ; 0.118      ; 26.599     ;
; -25.446 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; clk_proc     ; clk_proc    ; 1.000        ; 0.119      ; 26.597     ;
; -25.440 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; clk_proc     ; clk_proc    ; 1.000        ; 0.124      ; 26.596     ;
; -25.439 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; clk_proc     ; clk_proc    ; 1.000        ; 0.124      ; 26.595     ;
; -25.437 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; 0.117      ; 26.586     ;
; -25.437 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; 0.117      ; 26.586     ;
; -25.435 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.277      ; 26.744     ;
; -25.433 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.277      ; 26.742     ;
; -25.432 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.001     ; 26.463     ;
; -25.428 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.112     ; 26.348     ;
; -25.428 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; clk_proc     ; clk_proc    ; 1.000        ; -0.262     ; 26.198     ;
; -25.425 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; 0.117      ; 26.574     ;
; -25.425 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; 0.117      ; 26.574     ;
; -25.425 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; clk_proc     ; clk_proc    ; 1.000        ; -0.261     ; 26.196     ;
; -25.423 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.001     ; 26.454     ;
; -25.423 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.277      ; 26.732     ;
; -25.421 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.277      ; 26.730     ;
; -25.418 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; clk_proc     ; clk_proc    ; 1.000        ; 0.223      ; 26.673     ;
; -25.415 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; clk_proc     ; clk_proc    ; 1.000        ; 0.223      ; 26.670     ;
; -25.401 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76  ; clk_proc     ; clk_proc    ; 1.000        ; 0.118      ; 26.551     ;
; -25.398 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; clk_proc     ; clk_proc    ; 1.000        ; 0.119      ; 26.549     ;
; -25.397 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; clk_proc     ; clk_proc    ; 1.000        ; -0.157     ; 26.272     ;
; -25.394 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; clk_proc     ; clk_proc    ; 1.000        ; -0.157     ; 26.269     ;
; -25.388 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.534     ;
; -25.388 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.534     ;
; -25.388 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.221     ; 26.199     ;
; -25.384 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.003      ; 26.419     ;
; -25.384 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.003      ; 26.419     ;
; -25.379 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.525     ;
; -25.379 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; 0.114      ; 26.525     ;
; -25.379 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; -0.160     ; 26.251     ;
; -25.379 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; -0.160     ; 26.251     ;
; -25.378 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; clk_proc     ; clk_proc    ; 1.000        ; -0.275     ; 26.135     ;
; -25.377 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.000      ; 26.409     ;
; -25.375 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.000      ; 26.407     ;
; -25.373 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ; clk_proc     ; clk_proc    ; 1.000        ; -0.103     ; 26.302     ;
; -25.373 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; clk_proc     ; clk_proc    ; 1.000        ; -0.103     ; 26.302     ;
; -25.371 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; clk_proc     ; clk_proc    ; 1.000        ; 0.057      ; 26.460     ;
; -25.370 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; clk_proc     ; clk_proc    ; 1.000        ; 0.223      ; 26.625     ;
; -25.369 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; clk_proc     ; clk_proc    ; 1.000        ; 0.057      ; 26.458     ;
; -25.367 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~34  ; clk_proc     ; clk_proc    ; 1.000        ; 0.223      ; 26.622     ;
; -25.367 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; clk_proc     ; clk_proc    ; 1.000        ; -0.112     ; 26.287     ;
; -25.357 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; clk_proc     ; clk_proc    ; 1.000        ; -0.655     ; 25.734     ;
; -25.344 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; clk_proc     ; clk_proc    ; 1.000        ; -0.106     ; 26.270     ;
; -25.344 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; clk_proc     ; clk_proc    ; 1.000        ; -0.106     ; 26.270     ;
; -25.341 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; clk_proc     ; clk_proc    ; 1.000        ; 0.124      ; 26.497     ;
; -25.340 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60  ; clk_proc     ; clk_proc    ; 1.000        ; 0.124      ; 26.496     ;
; -25.330 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94  ; clk_proc     ; clk_proc    ; 1.000        ; -0.275     ; 26.087     ;
; -25.329 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ; clk_proc     ; clk_proc    ; 1.000        ; 0.124      ; 26.485     ;
+---------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                ;
+---------+---------------------------------------------------------+----------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                              ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+----------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -24.987 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.172      ; 26.268     ;
; -24.915 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.172      ; 26.196     ;
; -24.894 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.792      ; 25.795     ;
; -24.867 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.172      ; 26.148     ;
; -24.768 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.172      ; 26.049     ;
; -24.756 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.172      ; 26.037     ;
; -24.710 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.895      ; 25.714     ;
; -24.704 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.952      ; 25.765     ;
; -24.632 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.172      ; 25.913     ;
; -24.628 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.061      ; 25.798     ;
; -24.623 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.172      ; 25.904     ;
; -24.588 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.952      ; 25.649     ;
; -24.567 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.061      ; 25.737     ;
; -24.468 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.749      ; 25.326     ;
; -24.464 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.949      ; 25.522     ;
; -24.434 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.061      ; 25.604     ;
; -24.425 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.941      ; 25.475     ;
; -24.410 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.779      ; 25.298     ;
; -24.405 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.949      ; 25.463     ;
; -24.373 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.096      ; 25.578     ;
; -24.357 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.195      ; 25.661     ;
; -24.356 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.949      ; 25.414     ;
; -24.315 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.855      ; 25.279     ;
; -24.300 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.855      ; 25.264     ;
; -24.293 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.042      ; 25.444     ;
; -24.284 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.082      ; 25.475     ;
; -24.263 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.058      ; 25.430     ;
; -24.263 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.172      ; 25.544     ;
; -24.253 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.941      ; 25.303     ;
; -24.249 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.804      ; 25.162     ;
; -24.240 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.941      ; 25.290     ;
; -24.212 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.058      ; 25.379     ;
; -24.209 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.053      ; 25.371     ;
; -24.207 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.912      ; 25.228     ;
; -24.202 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.048      ; 25.359     ;
; -24.188 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.055      ; 25.352     ;
; -24.186 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.941      ; 25.236     ;
; -24.179 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.042      ; 25.330     ;
; -24.175 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.055      ; 25.339     ;
; -24.173 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.173      ; 25.455     ;
; -24.164 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.082      ; 25.355     ;
; -24.157 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.949      ; 25.215     ;
; -24.136 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.779      ; 25.024     ;
; -24.113 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.043      ; 25.265     ;
; -24.109 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.172      ; 25.390     ;
; -24.108 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.895      ; 25.112     ;
; -24.083 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.952      ; 25.144     ;
; -24.083 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.941      ; 25.133     ;
; -24.079 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.088      ; 25.276     ;
; -24.056 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.914      ; 25.079     ;
; -24.049 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.094      ; 25.756     ;
; -24.046 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~70  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.913      ; 25.068     ;
; -24.030 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.053      ; 25.192     ;
; -24.029 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.048      ; 25.186     ;
; -24.020 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~59  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.087      ; 25.216     ;
; -24.019 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~91  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.043      ; 25.171     ;
; -24.016 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.779      ; 24.904     ;
; -24.012 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.095      ; 25.719     ;
; -24.000 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~47  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.042      ; 25.151     ;
; -23.996 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.941      ; 25.046     ;
; -23.990 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~90  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.043      ; 25.142     ;
; -23.987 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.917      ; 25.013     ;
; -23.977 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.094      ; 25.684     ;
; -23.975 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~44  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.042      ; 25.126     ;
; -23.940 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.095      ; 25.647     ;
; -23.937 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.173      ; 25.219     ;
; -23.935 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.838      ; 24.882     ;
; -23.935 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.941      ; 24.985     ;
; -23.929 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.094      ; 25.636     ;
; -23.916 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.072      ; 25.097     ;
; -23.895 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.914      ; 24.918     ;
; -23.892 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.095      ; 25.599     ;
; -23.889 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.917      ; 24.915     ;
; -23.870 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.042      ; 25.021     ;
; -23.869 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.055      ; 25.033     ;
; -23.865 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.836      ; 25.314     ;
; -23.863 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.048      ; 25.020     ;
; -23.853 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.714      ; 25.180     ;
; -23.848 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.916      ; 24.873     ;
; -23.846 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.053      ; 25.008     ;
; -23.846 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.941      ; 24.896     ;
; -23.845 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.078      ; 25.032     ;
; -23.837 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.172      ; 25.118     ;
; -23.828 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.837      ; 25.277     ;
; -23.828 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~54  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.917      ; 24.854     ;
; -23.820 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.094      ; 25.527     ;
; -23.819 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.094      ; 25.526     ;
; -23.817 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.055      ; 24.981     ;
; -23.816 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 0.715      ; 25.143     ;
; -23.814 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.096      ; 25.019     ;
; -23.812 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.952      ; 24.873     ;
; -23.811 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.072      ; 24.992     ;
; -23.785 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.949      ; 24.843     ;
; -23.783 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.095      ; 25.490     ;
; -23.782 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N      ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 1.000        ; 1.095      ; 25.489     ;
; -23.773 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~72  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.096      ; 24.978     ;
; -23.768 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.914      ; 24.791     ;
; -23.767 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.096      ; 24.972     ;
; -23.763 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~93  ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 0.842      ; 24.714     ;
; -23.761 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464 ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.500        ; 1.055      ; 24.925     ;
+---------+---------------------------------------------------------+----------------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                              ;
+---------+---------------------------------------------------------+--------------------------------------------------------------------+--------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                            ; Launch Clock ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+--------------------------------------------------------------------+--------------+--------------------------------------------------------------------+--------------+------------+------------+
; -24.376 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.744      ; 26.227     ;
; -24.339 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.313     ;
; -24.316 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.732      ; 26.142     ;
; -24.314 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.851      ; 26.256     ;
; -24.304 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.744      ; 26.155     ;
; -24.298 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.273     ;
; -24.296 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.730      ; 26.130     ;
; -24.295 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.266     ;
; -24.287 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.687      ; 26.116     ;
; -24.267 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.241     ;
; -24.256 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.744      ; 26.107     ;
; -24.244 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.732      ; 26.070     ;
; -24.242 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.851      ; 26.184     ;
; -24.226 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.201     ;
; -24.224 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.730      ; 26.058     ;
; -24.223 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.194     ;
; -24.219 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.193     ;
; -24.218 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.739      ; 26.062     ;
; -24.215 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.687      ; 26.044     ;
; -24.196 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.732      ; 26.022     ;
; -24.195 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.863      ; 26.153     ;
; -24.194 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.851      ; 26.136     ;
; -24.192 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.486      ; 25.785     ;
; -24.187 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.856      ; 26.147     ;
; -24.180 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.364      ; 25.651     ;
; -24.178 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.153     ;
; -24.176 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.730      ; 26.010     ;
; -24.175 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.146     ;
; -24.167 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.687      ; 25.996     ;
; -24.155 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.609      ; 25.871     ;
; -24.152 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.853      ; 26.111     ;
; -24.147 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.744      ; 25.998     ;
; -24.146 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.744      ; 25.997     ;
; -24.146 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.739      ; 25.990     ;
; -24.143 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.487      ; 25.737     ;
; -24.136 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.863      ; 26.106     ;
; -24.132 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.474      ; 25.700     ;
; -24.130 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.593      ; 25.814     ;
; -24.123 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.863      ; 26.081     ;
; -24.120 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.352      ; 25.566     ;
; -24.118 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.471      ; 25.680     ;
; -24.115 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.738      ; 25.961     ;
; -24.115 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.856      ; 26.075     ;
; -24.114 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.609      ; 25.831     ;
; -24.112 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.472      ; 25.688     ;
; -24.111 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.609      ; 25.824     ;
; -24.110 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.084     ;
; -24.109 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.083     ;
; -24.108 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.728      ; 25.929     ;
; -24.103 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.429      ; 25.674     ;
; -24.102 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.487      ; 25.697     ;
; -24.100 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.350      ; 25.554     ;
; -24.099 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.487      ; 25.690     ;
; -24.098 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.739      ; 25.942     ;
; -24.091 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.307      ; 25.540     ;
; -24.087 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.732      ; 25.913     ;
; -24.086 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.732      ; 25.912     ;
; -24.085 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.851      ; 26.027     ;
; -24.084 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.851      ; 26.026     ;
; -24.080 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.853      ; 26.039     ;
; -24.075 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.863      ; 26.033     ;
; -24.069 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.044     ;
; -24.068 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.043     ;
; -24.067 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.730      ; 25.901     ;
; -24.067 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.856      ; 26.027     ;
; -24.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.730      ; 25.900     ;
; -24.066 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.037     ;
; -24.065 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 26.036     ;
; -24.064 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.863      ; 26.034     ;
; -24.058 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.687      ; 25.887     ;
; -24.057 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.687      ; 25.886     ;
; -24.043 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.738      ; 25.889     ;
; -24.036 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.728      ; 25.857     ;
; -24.034 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.481      ; 25.620     ;
; -24.032 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.853      ; 25.991     ;
; -24.022 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.359      ; 25.486     ;
; -24.016 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.863      ; 25.986     ;
; -24.013 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.744      ; 25.864     ;
; -24.011 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.744      ; 25.862     ;
; -24.011 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.605      ; 25.711     ;
; -24.003 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.598      ; 25.705     ;
; -24.000 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.737      ; 25.843     ;
; -23.999 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.483      ; 25.577     ;
; -23.996 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.467      ; 25.570     ;
; -23.995 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.738      ; 25.841     ;
; -23.991 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.476      ; 25.571     ;
; -23.990 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.524      ; 25.621     ;
; -23.989 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.739      ; 25.833     ;
; -23.988 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.739      ; 25.832     ;
; -23.988 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.728      ; 25.809     ;
; -23.976 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 25.950     ;
; -23.974 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.867      ; 25.948     ;
; -23.968 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.595      ; 25.669     ;
; -23.966 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.863      ; 25.924     ;
; -23.965 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.863      ; 25.923     ;
; -23.959 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.590      ; 25.656     ;
; -23.958 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.856      ; 25.918     ;
; -23.957 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.856      ; 25.917     ;
; -23.956 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.473      ; 25.535     ;
; -23.953 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.500        ; 1.732      ; 25.779     ;
+---------+---------------------------------------------------------+--------------------------------------------------------------------+--------------+--------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                ;
+---------+---------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -24.211 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 26.143     ;
; -24.211 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 26.143     ;
; -24.139 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 26.071     ;
; -24.139 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 26.071     ;
; -24.118 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.520      ; 25.670     ;
; -24.118 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.520      ; 25.670     ;
; -24.091 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 26.023     ;
; -24.091 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 26.023     ;
; -23.992 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 25.924     ;
; -23.992 ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 25.924     ;
; -23.980 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 25.912     ;
; -23.980 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 25.912     ;
; -23.934 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.623      ; 25.589     ;
; -23.934 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~51  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.623      ; 25.589     ;
; -23.928 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.680      ; 25.640     ;
; -23.928 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.680      ; 25.640     ;
; -23.856 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 25.788     ;
; -23.856 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 25.788     ;
; -23.852 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.789      ; 25.673     ;
; -23.852 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.789      ; 25.673     ;
; -23.847 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 25.779     ;
; -23.847 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 25.779     ;
; -23.812 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.680      ; 25.524     ;
; -23.812 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.680      ; 25.524     ;
; -23.791 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.789      ; 25.612     ;
; -23.791 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.789      ; 25.612     ;
; -23.692 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.477      ; 25.201     ;
; -23.692 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~38  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.477      ; 25.201     ;
; -23.688 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.677      ; 25.397     ;
; -23.688 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~36  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.677      ; 25.397     ;
; -23.658 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.789      ; 25.479     ;
; -23.658 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.789      ; 25.479     ;
; -23.649 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.669      ; 25.350     ;
; -23.649 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.669      ; 25.350     ;
; -23.634 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.507      ; 25.173     ;
; -23.634 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~68  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.507      ; 25.173     ;
; -23.629 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.677      ; 25.338     ;
; -23.629 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.677      ; 25.338     ;
; -23.597 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.824      ; 25.453     ;
; -23.597 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~40  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.824      ; 25.453     ;
; -23.581 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.923      ; 25.536     ;
; -23.581 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.923      ; 25.536     ;
; -23.580 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.677      ; 25.289     ;
; -23.580 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.677      ; 25.289     ;
; -23.539 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.583      ; 25.154     ;
; -23.539 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.583      ; 25.154     ;
; -23.524 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.583      ; 25.139     ;
; -23.524 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~84  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.583      ; 25.139     ;
; -23.517 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.770      ; 25.319     ;
; -23.517 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~39  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.770      ; 25.319     ;
; -23.508 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.810      ; 25.350     ;
; -23.508 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.810      ; 25.350     ;
; -23.487 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.786      ; 25.305     ;
; -23.487 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.786      ; 25.305     ;
; -23.487 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 25.419     ;
; -23.487 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 25.419     ;
; -23.477 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.669      ; 25.178     ;
; -23.477 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.669      ; 25.178     ;
; -23.473 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.532      ; 25.037     ;
; -23.473 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.532      ; 25.037     ;
; -23.464 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.669      ; 25.165     ;
; -23.464 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~86  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.669      ; 25.165     ;
; -23.436 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.786      ; 25.254     ;
; -23.436 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.786      ; 25.254     ;
; -23.433 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.781      ; 25.246     ;
; -23.433 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.781      ; 25.246     ;
; -23.431 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.640      ; 25.103     ;
; -23.431 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~22  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.640      ; 25.103     ;
; -23.426 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.776      ; 25.234     ;
; -23.426 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~56  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.776      ; 25.234     ;
; -23.412 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.783      ; 25.227     ;
; -23.412 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~23  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.783      ; 25.227     ;
; -23.410 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.669      ; 25.111     ;
; -23.410 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~88  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.669      ; 25.111     ;
; -23.403 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.770      ; 25.205     ;
; -23.403 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.770      ; 25.205     ;
; -23.399 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.783      ; 25.214     ;
; -23.399 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~27  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.783      ; 25.214     ;
; -23.397 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.901      ; 25.330     ;
; -23.397 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.901      ; 25.330     ;
; -23.388 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.810      ; 25.230     ;
; -23.388 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~24  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.810      ; 25.230     ;
; -23.381 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.677      ; 25.090     ;
; -23.381 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~45  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.677      ; 25.090     ;
; -23.360 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.507      ; 24.899     ;
; -23.360 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.507      ; 24.899     ;
; -23.337 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.771      ; 25.140     ;
; -23.337 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~92  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.771      ; 25.140     ;
; -23.333 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 25.265     ;
; -23.333 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.900      ; 25.265     ;
; -23.332 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.623      ; 24.987     ;
; -23.332 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.623      ; 24.987     ;
; -23.307 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.680      ; 25.019     ;
; -23.307 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.680      ; 25.019     ;
; -23.307 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.669      ; 25.008     ;
; -23.307 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.669      ; 25.008     ;
; -23.303 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.816      ; 25.151     ;
; -23.303 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.816      ; 25.151     ;
; -23.280 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.642      ; 24.954     ;
; -23.280 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; clk_proc     ; CLOCK_50    ; 1.000        ; 0.642      ; 24.954     ;
+---------+---------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; -1.018 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -1.167     ; 0.444      ;
; -0.916 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 1.000        ; -0.997     ; 0.354      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_proc'                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.747 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.FETCH ; clk_proc     ; clk_proc    ; 0.000        ; 10.677     ; 1.082      ;
; -9.615 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.685     ; 1.222      ;
; -9.435 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.902     ; 1.619      ;
; -9.429 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.899     ; 1.622      ;
; -9.428 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.013     ; 1.737      ;
; -9.423 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.013     ; 1.742      ;
; -9.402 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.894     ; 1.644      ;
; -9.393 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.894     ; 1.653      ;
; -9.389 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.894     ; 1.657      ;
; -9.379 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.010     ; 1.783      ;
; -9.323 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.902     ; 1.731      ;
; -9.284 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.899     ; 1.767      ;
; -9.282 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.682     ; 1.552      ;
; -9.273 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.013     ; 1.892      ;
; -9.263 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.894     ; 1.783      ;
; -9.250 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.010     ; 1.912      ;
; -9.236 ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.036     ; 1.952      ;
; -9.234 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.010     ; 1.928      ;
; -9.215 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.903     ; 1.840      ;
; -9.208 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.902     ; 1.846      ;
; -9.199 ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.903     ; 1.856      ;
; -9.189 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.005     ; 1.968      ;
; -9.188 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.037     ; 2.001      ;
; -9.176 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.013     ; 1.989      ;
; -9.174 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.028     ; 2.006      ;
; -9.172 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.689     ; 1.669      ;
; -9.165 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.899     ; 1.886      ;
; -9.165 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.014     ; 2.001      ;
; -9.165 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.013     ; 2.000      ;
; -9.162 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.014     ; 2.004      ;
; -9.158 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.013     ; 2.007      ;
; -9.149 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.005     ; 2.008      ;
; -9.149 ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.014     ; 2.017      ;
; -9.142 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.005     ; 2.015      ;
; -9.140 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.037     ; 2.049      ;
; -9.136 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.899     ; 1.915      ;
; -9.134 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.028     ; 2.046      ;
; -9.130 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55            ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.890     ; 1.912      ;
; -9.129 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.010     ; 2.033      ;
; -9.127 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.028     ; 2.053      ;
; -9.126 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.005     ; 2.031      ;
; -9.124 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.010     ; 2.038      ;
; -9.115 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[4]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.014     ; 2.051      ;
; -9.111 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.028     ; 2.069      ;
; -9.105 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.010     ; 2.057      ;
; -9.101 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[2]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.021     ; 2.072      ;
; -9.083 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75            ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.895     ; 1.964      ;
; -9.077 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.013     ; 2.088      ;
; -9.070 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.005     ; 2.087      ;
; -9.062 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.036     ; 2.126      ;
; -9.058 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.899     ; 1.993      ;
; -9.051 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.010     ; 2.111      ;
; -9.050 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.894     ; 1.996      ;
; -9.050 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.894     ; 1.996      ;
; -9.050 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.894     ; 1.996      ;
; -9.047 ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.014     ; 2.119      ;
; -9.046 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.010     ; 2.116      ;
; -9.043 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.005     ; 2.114      ;
; -9.043 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.005     ; 2.114      ;
; -9.043 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.005     ; 2.114      ;
; -9.038 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.005     ; 2.119      ;
; -9.038 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.005     ; 2.119      ;
; -9.038 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[13]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.005     ; 2.119      ;
; -9.036 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.014     ; 2.130      ;
; -9.032 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.037     ; 2.157      ;
; -9.031 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.037     ; 2.158      ;
; -9.029 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.013     ; 2.136      ;
; -9.024 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107           ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.929     ; 2.057      ;
; -9.022 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.906     ; 2.036      ;
; -9.022 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103           ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.890     ; 2.020      ;
; -9.020 ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]              ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.014     ; 2.146      ;
; -9.015 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.017     ; 2.154      ;
; -9.010 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[10]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.017     ; 2.159      ;
; -8.992 ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 10.894     ; 2.054      ;
; -8.984 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.033     ; 2.201      ;
; -8.983 ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]              ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.902     ; 2.071      ;
; -8.980 ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.005     ; 2.177      ;
; -8.971 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.037     ; 2.218      ;
; -8.965 ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]              ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.010     ; 2.197      ;
; -8.958 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.013     ; 2.207      ;
; -8.955 ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[14]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.033     ; 2.230      ;
; -8.952 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.037     ; 2.237      ;
; -8.950 ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[1]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.037     ; 2.239      ;
; -8.948 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~43            ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.883     ; 2.087      ;
; -8.937 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.033     ; 2.248      ;
; -8.936 ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]               ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.036     ; 2.252      ;
; -8.931 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[5]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.014     ; 2.235      ;
; -8.928 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[8]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.014     ; 2.238      ;
; -8.927 ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.014     ; 2.239      ;
; -8.926 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135           ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.897     ; 2.123      ;
; -8.925 ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]               ; proc:proc0|unidad_control:unidad_control0|new_pc[15]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.033     ; 2.260      ;
; -8.912 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[11]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.028     ; 2.268      ;
; -8.908 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[0]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.036     ; 2.280      ;
; -8.886 ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.013     ; 2.279      ;
; -8.874 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[6]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.037     ; 2.315      ;
; -8.872 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[12]               ; clk_proc     ; clk_proc    ; 0.000        ; 11.028     ; 2.308      ;
; -8.865 ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]               ; proc:proc0|unidad_control:unidad_control0|new_pc[9]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.028     ; 2.315      ;
; -8.860 ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71            ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.938     ; 2.230      ;
; -8.860 ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]              ; proc:proc0|unidad_control:unidad_control0|new_pc[3]                ; clk_proc     ; clk_proc    ; 0.000        ; 11.014     ; 2.306      ;
; -8.859 ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]               ; proc:proc0|unidad_control:unidad_control0|new_pc[7]                ; clk_proc     ; clk_proc    ; 0.000        ; 10.902     ; 2.195      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.710 ; clk_proc                                                              ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 1.784      ; 0.367      ;
; -1.664 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; 0.000        ; 1.789      ; 0.418      ;
; -1.435 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; 0.000        ; 1.784      ; 0.642      ;
; -1.242 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 1.648      ; 0.699      ;
; -1.240 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; 0.000        ; 1.648      ; 0.701      ;
; -1.210 ; clk_proc                                                              ; clk_proc                                                              ; clk_proc                                                              ; CLOCK_50    ; -0.500       ; 1.784      ; 0.367      ;
; -1.164 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50    ; -0.500       ; 1.789      ; 0.418      ;
; -0.935 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50    ; -0.500       ; 1.784      ; 0.642      ;
; -0.742 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 1.648      ; 0.699      ;
; -0.740 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50    ; -0.500       ; 1.648      ; 0.701      ;
; 0.053  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.572      ; 0.777      ;
; 0.059  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.572      ; 0.783      ;
; 0.194  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.141      ; 0.487      ;
; 0.215  ; ticks[0]                                                              ; ticks[0]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ticks[1]                                                              ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ticks[2]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.228  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.141      ; 0.521      ;
; 0.246  ; ticks[0]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; ticks[0]                                                              ; ticks[1]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; ticks[0]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.358  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.789      ; 1.299      ;
; 0.358  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.789      ; 1.299      ;
; 0.358  ; ticks[1]                                                              ; ticks[2]                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; ticks[1]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.368  ; ticks[2]                                                              ; clk_proc                                                              ; CLOCK_50                                                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.408  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 1.460      ;
; 0.408  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 1.460      ;
; 0.537  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 1.589      ;
; 0.537  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 1.589      ;
; 0.708  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.923      ; 1.783      ;
; 0.708  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.923      ; 1.783      ;
; 0.822  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 1.874      ;
; 0.822  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 1.874      ;
; 1.033  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.923      ; 2.108      ;
; 1.033  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.923      ; 2.108      ;
; 1.276  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.923      ; 2.351      ;
; 1.276  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.923      ; 2.351      ;
; 1.347  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 2.399      ;
; 1.347  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 2.399      ;
; 1.362  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.623      ; 2.137      ;
; 1.362  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.623      ; 2.137      ;
; 1.461  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.789      ; 2.402      ;
; 1.461  ; proc:proc0|unidad_control:unidad_control0|bus_ir[8]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.789      ; 2.402      ;
; 1.573  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.806      ; 2.531      ;
; 1.573  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~69                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.806      ; 2.531      ;
; 1.629  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.786      ; 2.567      ;
; 1.629  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.786      ; 2.567      ;
; 1.629  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.680      ; 2.461      ;
; 1.629  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.680      ; 2.461      ;
; 1.644  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 2.696      ;
; 1.644  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 2.696      ;
; 1.652  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 2.704      ;
; 1.652  ; proc:proc0|unidad_control:unidad_control0|bus_ir[7]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 2.704      ;
; 1.654  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 2.706      ;
; 1.654  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 2.706      ;
; 1.686  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.789      ; 2.627      ;
; 1.686  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.789      ; 2.627      ;
; 1.715  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 2.767      ;
; 1.715  ; proc:proc0|unidad_control:unidad_control0|bus_ir[6]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 2.767      ;
; 1.754  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.901      ; 2.807      ;
; 1.754  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.901      ; 2.807      ;
; 1.777  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 2.829      ;
; 1.777  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 2.829      ;
; 1.782  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.507      ; 2.441      ;
; 1.782  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.507      ; 2.441      ;
; 1.799  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.507      ; 2.458      ;
; 1.799  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.507      ; 2.458      ;
; 1.817  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.507      ; 2.476      ;
; 1.817  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.507      ; 2.476      ;
; 1.852  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.782      ; 2.786      ;
; 1.852  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~75                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.782      ; 2.786      ;
; 1.874  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.623      ; 2.649      ;
; 1.874  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.623      ; 2.649      ;
; 1.893  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.786      ; 2.831      ;
; 1.893  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.786      ; 2.831      ;
; 1.939  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.901      ; 2.992      ;
; 1.939  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.901      ; 2.992      ;
; 1.943  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.641      ; 2.736      ;
; 1.943  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.641      ; 2.736      ;
; 1.987  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.566      ; 2.705      ;
; 1.987  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~52                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.566      ; 2.705      ;
; 2.002  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 3.054      ;
; 2.002  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.900      ; 3.054      ;
; 2.058  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.789      ; 2.999      ;
; 2.058  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.789      ; 2.999      ;
; 2.064  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.783      ; 2.999      ;
; 2.064  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.783      ; 2.999      ;
; 2.132  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.583      ; 2.867      ;
; 2.132  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~85                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.583      ; 2.867      ;
; 2.135  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.680      ; 2.967      ;
; 2.135  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.680      ; 2.967      ;
; 2.144  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.666      ; 2.962      ;
; 2.144  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.666      ; 2.962      ;
; 2.175  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.677      ; 3.004      ;
; 2.175  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~50                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.677      ; 3.004      ;
; 2.190  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.882      ; 3.224      ;
; 2.190  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.882      ; 3.224      ;
; 2.197  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.645      ; 2.994      ;
; 2.197  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138               ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.645      ; 2.994      ;
; 2.222  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~37                ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ; clk_proc                                                              ; CLOCK_50    ; 0.000        ; 0.677      ; 3.051      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                            ; Launch Clock                                                        ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -1.693 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.374      ; 0.822      ;
; -1.688 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 2.375      ; 0.828      ;
; -1.193 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.374      ; 0.822      ;
; -1.188 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 2.375      ; 0.828      ;
; -0.104 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.299      ; 1.195      ;
; -0.070 ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.298      ; 1.228      ;
; 0.019  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.516      ; 1.535      ;
; 0.056  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.515      ; 1.571      ;
; 0.069  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.627      ; 1.696      ;
; 0.106  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.626      ; 1.732      ;
; 0.178  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.627      ; 1.805      ;
; 0.216  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.626      ; 1.842      ;
; 0.266  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.627      ; 1.893      ;
; 0.304  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.626      ; 1.930      ;
; 0.370  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.535      ; 1.405      ;
; 0.407  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.650      ; 2.057      ;
; 0.410  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.409      ; 1.319      ;
; 0.421  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.525      ; 1.446      ;
; 0.433  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.535      ; 1.468      ;
; 0.435  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.650      ; 2.085      ;
; 0.445  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.649      ; 2.094      ;
; 0.473  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.649      ; 2.122      ;
; 0.493  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.752      ; 1.745      ;
; 0.505  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.400      ; 1.405      ;
; 0.508  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.528      ; 1.536      ;
; 0.527  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.410      ; 1.437      ;
; 0.533  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.626      ; 1.659      ;
; 0.543  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.863      ; 1.906      ;
; 0.544  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.742      ; 1.786      ;
; 0.556  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.752      ; 1.808      ;
; 0.583  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.737      ; 1.820      ;
; 0.592  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.539      ; 1.631      ;
; 0.594  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.853      ; 1.947      ;
; 0.606  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.863      ; 1.969      ;
; 0.606  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.135      ; 0.741      ;
; 0.608  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.650      ; 2.258      ;
; 0.624  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.539      ; 1.663      ;
; 0.625  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.539      ; 1.664      ;
; 0.627  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.411      ; 1.538      ;
; 0.628  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.617      ; 1.745      ;
; 0.631  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.745      ; 1.876      ;
; 0.641  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.125      ; 0.766      ;
; 0.646  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.649      ; 2.295      ;
; 0.646  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.135      ; 0.781      ;
; 0.650  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.627      ; 1.777      ;
; 0.652  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.863      ; 2.015      ;
; 0.668  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.123      ; 0.791      ;
; 0.678  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.728      ; 1.906      ;
; 0.681  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.856      ; 2.037      ;
; 0.692  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.737      ; 1.929      ;
; 0.700  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.738      ; 1.938      ;
; 0.703  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.853      ; 2.056      ;
; 0.704  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.402      ; 1.606      ;
; 0.705  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.523      ; 1.728      ;
; 0.714  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.404      ; 1.618      ;
; 0.715  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.756      ; 1.971      ;
; 0.715  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.863      ; 2.078      ;
; 0.733  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.359      ; 1.592      ;
; 0.740  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.863      ; 2.103      ;
; 0.747  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.756      ; 2.003      ;
; 0.748  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.756      ; 2.004      ;
; 0.750  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.628      ; 1.878      ;
; 0.765  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.867      ; 2.132      ;
; 0.780  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.737      ; 2.017      ;
; 0.787  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.416      ; 1.703      ;
; 0.787  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.728      ; 2.015      ;
; 0.790  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.856      ; 2.146      ;
; 0.791  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.853      ; 2.144      ;
; 0.797  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.867      ; 2.164      ;
; 0.798  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.867      ; 2.165      ;
; 0.800  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.739      ; 2.039      ;
; 0.802  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.139      ; 0.941      ;
; 0.803  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.863      ; 2.166      ;
; 0.805  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.139      ; 0.944      ;
; 0.809  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.738      ; 2.047      ;
; 0.813  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.627      ; 2.440      ;
; 0.827  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.619      ; 1.946      ;
; 0.831  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.740      ; 2.071      ;
; 0.837  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.621      ; 1.958      ;
; 0.848  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.139      ; 0.987      ;
; 0.851  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 1.626      ; 2.477      ;
; 0.856  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.576      ; 1.932      ;
; 0.872  ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]   ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 0.000        ; 0.128      ; 1.000      ;
; 0.874  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.867      ; 2.241      ;
; 0.875  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.728      ; 2.103      ;
; 0.877  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.730      ; 2.107      ;
; 0.878  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.856      ; 2.234      ;
; 0.881  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.851      ; 2.232      ;
; 0.881  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.886      ; 2.267      ;
; 0.887  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.732      ; 2.119      ;
; 0.897  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.738      ; 2.135      ;
; 0.906  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.687      ; 2.093      ;
; 0.906  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.867      ; 2.273      ;
; 0.907  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.867      ; 2.274      ;
; 0.909  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.886      ; 2.295      ;
; 0.909  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.739      ; 2.148      ;
; 0.910  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.633      ; 2.043      ;
; 0.921  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.760      ; 2.181      ;
; 0.932  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.876      ; 2.308      ;
; 0.944  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -0.500       ; 1.886      ; 2.330      ;
+--------+---------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                                 ; Launch Clock                                                        ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -1.161 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.842      ; 0.822      ;
; -1.156 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.843      ; 0.828      ;
; -0.661 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.842      ; 0.822      ;
; -0.656 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.843      ; 0.828      ;
; 0.296  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~78              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.008      ; 0.804      ;
; 0.343  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.009      ; 0.852      ;
; 0.428  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.767      ; 1.195      ;
; 0.462  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.766      ; 1.228      ;
; 0.468  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~57              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.813      ; 0.781      ;
; 0.532  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~94              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.377      ; 1.409      ;
; 0.551  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.984      ; 1.535      ;
; 0.565  ; proc:proc0|unidad_control:unidad_control0|multi:multi0|state.DEMW   ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.844      ; 0.909      ;
; 0.588  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 0.983      ; 1.571      ;
; 0.601  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.095      ; 1.696      ;
; 0.614  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~30              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.103      ; 1.217      ;
; 0.623  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~62              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.039      ; 1.162      ;
; 0.638  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.094      ; 1.732      ;
; 0.690  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~73              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.992      ; 1.182      ;
; 0.707  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.002      ; 1.209      ;
; 0.710  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.095      ; 1.805      ;
; 0.748  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.094      ; 1.842      ;
; 0.770  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~76              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.994      ; 1.264      ;
; 0.771  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~58              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.816      ; 1.087      ;
; 0.772  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.944      ; 1.216      ;
; 0.784  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.102      ; 1.386      ;
; 0.798  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.095      ; 1.893      ;
; 0.824  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.795      ; 1.119      ;
; 0.836  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.094      ; 1.930      ;
; 0.837  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.102      ; 1.439      ;
; 0.863  ; proc:proc0|unidad_control:unidad_control0|bus_ir[12]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.061      ; 1.424      ;
; 0.898  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.068      ; 1.466      ;
; 0.913  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.172      ; 1.585      ;
; 0.917  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.102      ; 1.519      ;
; 0.919  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.102      ; 1.521      ;
; 0.921  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.991      ; 1.412      ;
; 0.935  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~26              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.816      ; 1.251      ;
; 0.939  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.118      ; 2.057      ;
; 0.941  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~41              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.992      ; 1.433      ;
; 0.949  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.988      ; 1.437      ;
; 0.963  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.926      ; 1.389      ;
; 0.967  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.118      ; 2.085      ;
; 0.967  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.102      ; 1.569      ;
; 0.970  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.068      ; 1.538      ;
; 0.972  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~25              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.974      ; 1.446      ;
; 0.973  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~89              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.837      ; 1.310      ;
; 0.973  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.102      ; 1.575      ;
; 0.975  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~46              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.972      ; 1.447      ;
; 0.977  ; proc:proc0|unidad_control:unidad_control0|bus_ir[4]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.117      ; 2.094      ;
; 1.005  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.117      ; 2.122      ;
; 1.009  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~71              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.974      ; 1.483      ;
; 1.031  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.068      ; 1.599      ;
; 1.031  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.068      ; 1.599      ;
; 1.033  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.957      ; 1.490      ;
; 1.037  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~83              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.652      ; 1.189      ;
; 1.038  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~74              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.932      ; 1.470      ;
; 1.039  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.102      ; 1.641      ;
; 1.042  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.172      ; 1.714      ;
; 1.054  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.991      ; 1.545      ;
; 1.059  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.933      ; 1.492      ;
; 1.079  ; proc:proc0|unidad_control:unidad_control0|bus_ir[13]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.068      ; 1.647      ;
; 1.101  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.045      ; 1.646      ;
; 1.106  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.068      ; 1.674      ;
; 1.114  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.813      ; 1.427      ;
; 1.123  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.837      ; 1.460      ;
; 1.129  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~67              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.768      ; 1.397      ;
; 1.130  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~60              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.988      ; 1.618      ;
; 1.140  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.118      ; 2.258      ;
; 1.151  ; proc:proc0|unidad_control:unidad_control0|bus_ir[15]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.068      ; 1.719      ;
; 1.157  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.652      ; 1.309      ;
; 1.166  ; proc:proc0|unidad_control:unidad_control0|bus_ir[11]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.957      ; 1.623      ;
; 1.168  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.050      ; 1.718      ;
; 1.171  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.995      ; 1.666      ;
; 1.177  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.794      ; 1.471      ;
; 1.177  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~87              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.819      ; 1.496      ;
; 1.178  ; proc:proc0|unidad_control:unidad_control0|bus_ir[3]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 0.000        ; 1.117      ; 2.295      ;
; 1.178  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.034      ; 1.712      ;
; 1.194  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~35              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.046      ; 1.740      ;
; 1.199  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~42              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.920      ; 1.619      ;
; 1.206  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.045      ; 1.751      ;
; 1.213  ; proc:proc0|unidad_control:unidad_control0|bus_ir[5]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.195      ; 1.908      ;
; 1.217  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.112      ; 1.829      ;
; 1.230  ; proc:proc0|unidad_control:unidad_control0|bus_ir[1]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.050      ; 1.780      ;
; 1.233  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~99              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.931      ; 1.664      ;
; 1.234  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~79              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.808      ; 1.542      ;
; 1.234  ; proc:proc0|unidad_control:unidad_control0|bus_ir[10]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.045      ; 1.779      ;
; 1.238  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~65              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.035      ; 1.773      ;
; 1.249  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.002      ; 1.751      ;
; 1.251  ; proc:proc0|unidad_control:unidad_control0|bus_ir[0]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.050      ; 1.801      ;
; 1.271  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~55              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.926      ; 1.697      ;
; 1.274  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.993      ; 1.767      ;
; 1.276  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.808      ; 1.584      ;
; 1.280  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~64              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.717      ; 1.497      ;
; 1.284  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147             ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.931      ; 1.715      ;
; 1.289  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.112      ; 1.901      ;
; 1.291  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.001      ; 1.792      ;
; 1.297  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~28              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.995      ; 1.792      ;
; 1.302  ; proc:proc0|unidad_control:unidad_control0|bus_ir[14]                ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.050      ; 1.852      ;
; 1.304  ; proc:proc0|unidad_control:unidad_control0|bus_ir[9]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 1.050      ; 1.854      ;
; 1.304  ; proc:proc0|unidad_control:unidad_control0|bus_ir[2]                 ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.939      ; 1.743      ;
; 1.310  ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~53              ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ; clk_proc                                                            ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -0.500       ; 0.773      ; 1.583      ;
+--------+---------------------------------------------------------------------+-------------------------------------------------------------------------+---------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                         ; Launch Clock ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+
; 1.351 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -0.997     ; 0.354      ;
; 1.611 ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ; CLOCK_50     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; 0.000        ; -1.167     ; 0.444      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------+--------------+---------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RD_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.WR_ST     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_proc|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RD_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.RES_ST|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_ctrl0|controller0|state.WR_ST|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[0]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[1]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ticks[2]|clk                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_proc'                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~103 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~104 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~105 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~106 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~107 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~108 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~109 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~112 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~113 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~114 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~115 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~116 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~117 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~118 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~119 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~120 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~121 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~122 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~123 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~124 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~125 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~126 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~127 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~128 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~129 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~130 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~131 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~132 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~133 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~134 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~135 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~136 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~137 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~138 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~139 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~140 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~141 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~142 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~143 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~144 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~145 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~146 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~147 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_proc ; Rise       ; proc:proc0|datapath:datapath0|regfile:regfile0|regs~21  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST'                                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[0]_464    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[0]_464|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[10]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[11]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[12]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[13]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[14]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[15]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[1]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[2]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[3]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[4]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[5]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[6]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[7]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[8]$latch|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_DQ[9]$latch|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|datad                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST|regout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; Rise       ; mem_ctrl0|controller0|state.BRANCH_ST~clkctrl|outclk                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST'                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_OE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_WE_N ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_OE_N|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|SRAM_WE_N|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr0~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr0~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Fall       ; mem_ctrl0|controller0|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|WideOr1~0|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST ; Rise       ; mem_ctrl0|controller0|state.IDLE_ST|regout                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST'                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_LB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|SRAM_UB_N    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|data_ext[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_LB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|inclk[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1clkctrl|outclk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|combout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|SRAM_UB_N~1|dataa                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[0]|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[10]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[11]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[12]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[13]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[14]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26clkctrl|inclk[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26clkctrl|inclk[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26clkctrl|outclk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26clkctrl|outclk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[15]~26|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[1]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[2]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[3]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[4]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[5]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[6]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10|dataa                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[7]~10|dataa                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[8]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|data_ext[9]|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; Rise       ; mem_ctrl0|controller0|state.RES_ST|regout                          ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.461 ; 2.461 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.045 ; 2.045 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.837 ; 1.837 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.761 ; 1.761 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.212 ; 2.212 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.801 ; 1.801 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.764 ; 1.764 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.872 ; 1.872 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 1.886 ; 1.886 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.083 ; 2.083 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.189 ; 2.189 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.059 ; 2.059 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.238 ; 2.238 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.461 ; 2.461 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.394 ; 2.394 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.334 ; 2.334 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 2.232 ; 2.232 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 1.451 ; 1.451 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 1.451 ; 1.451 ; Rise       ; clk_proc                                                           ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.255 ; -1.255 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.687 ; -1.687 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.431 ; -1.431 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.367 ; -1.367 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.817 ; -1.817 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.408 ; -1.408 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.368 ; -1.368 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.480 ; -1.480 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.479 ; -1.479 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.687 ; -1.687 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.595 ; -1.595 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.492 ; -1.492 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.825 ; -1.825 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.690 ; -1.690 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.631 ; -1.631 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.728 ; -1.728 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.255 ; -1.255 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 10.533 ; 10.533 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 10.533 ; 10.533 ; Rise       ; clk_proc                                                           ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                         ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.070  ; 4.070  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.663  ; 4.663  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.190  ; 4.190  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.144  ; 4.144  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.984  ; 3.984  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.082  ; 4.082  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.862  ; 3.862  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.752  ; 3.752  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.166  ; 4.166  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.926  ; 3.926  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.158  ; 4.158  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.911  ; 3.911  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.064  ; 4.064  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.190  ; 4.190  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.128  ; 4.128  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.035  ; 4.035  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.936  ; 3.936  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.902  ; 3.902  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.877  ; 3.877  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.821  ; 2.821  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.672  ; 2.672  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.602  ; 4.602  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 5.195  ; 5.195  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 29.339 ; 29.339 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 28.484 ; 28.484 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 28.234 ; 28.234 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 28.055 ; 28.055 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 28.047 ; 28.047 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 28.857 ; 28.857 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 28.169 ; 28.169 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 28.831 ; 28.831 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 29.339 ; 29.339 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 28.166 ; 28.166 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 28.249 ; 28.249 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 29.006 ; 29.006 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 28.298 ; 28.298 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 28.255 ; 28.255 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 28.864 ; 28.864 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 29.088 ; 29.088 ; Rise       ; clk_proc                                                              ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                               ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.070 ; 4.070 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.663 ; 4.663 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.752 ; 3.752 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.144 ; 4.144 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.984 ; 3.984 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.082 ; 4.082 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.862 ; 3.862 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.752 ; 3.752 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.166 ; 4.166 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.926 ; 3.926 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.158 ; 4.158 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.911 ; 3.911 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.064 ; 4.064 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.190 ; 4.190 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.128 ; 4.128 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.035 ; 4.035 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.936 ; 3.936 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.902 ; 3.902 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.877 ; 3.877 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.821 ; 2.821 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.672 ; 2.672 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.602 ; 4.602 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 5.195 ; 5.195 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 4.073 ; 4.073 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 4.626 ; 4.626 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 4.761 ; 4.761 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 4.595 ; 4.595 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 4.769 ; 4.769 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 4.729 ; 4.729 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 4.681 ; 4.681 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 4.474 ; 4.474 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 4.629 ; 4.629 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 4.084 ; 4.084 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 4.119 ; 4.119 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 4.608 ; 4.608 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 4.298 ; 4.298 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 4.327 ; 4.327 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 4.073 ; 4.073 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 4.078 ; 4.078 ; Rise       ; clk_proc                                                              ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.044 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.273 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.538 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.635 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.635 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.044 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.538 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.665 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.779 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.645 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.529 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.044 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.560 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.560 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.570 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.739 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.772 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; Rise  ; Fall ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.044 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.273 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.538 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.635 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.635 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.044 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.538 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.665 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.779 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.645 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.529 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.044 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.560 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.560 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.570 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.739 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.772 ;      ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-------+------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                              ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.044     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.273     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.538     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.635     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.635     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.044     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.538     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.665     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.779     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.645     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.529     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.044     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.560     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.560     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.570     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.739     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.772     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                      ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; Data Port    ; Clock Port                                                            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                       ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.044     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.273     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.538     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.635     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.635     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.044     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.538     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.665     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.779     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.645     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.529     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.044     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.560     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.560     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.570     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.739     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.772     ;           ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
+--------------+-----------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                       ;
+------------------------------------------------------------------------+------------+----------+----------+---------+---------------------+
; Clock                                                                  ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack                                                       ; -70.644    ; -24.653  ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50                                                              ; -67.011    ; -2.678   ; N/A      ; N/A     ; -1.631              ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -68.943    ; -1.698   ; N/A      ; N/A     ; 0.500               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -3.428     ; 1.351    ; N/A      ; N/A     ; 0.500               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -67.657    ; -3.078   ; N/A      ; N/A     ; 0.500               ;
;  clk_proc                                                              ; -70.644    ; -24.653  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS                                                        ; -11494.236 ; -414.69  ; 0.0      ; 0.0     ; -211.815            ;
;  CLOCK_50                                                              ; -135.304   ; -11.847  ; N/A      ; N/A     ; -12.629             ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; -303.490   ; -3.390   ; N/A      ; N/A     ; 0.000               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; -6.592     ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; -1207.117  ; -6.150   ; N/A      ; N/A     ; 0.000               ;
;  clk_proc                                                              ; -9841.733  ; -393.303 ; N/A      ; N/A     ; -199.186            ;
+------------------------------------------------------------------------+------------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                         ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.220 ; 5.220 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.235 ; 4.235 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.707 ; 3.707 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.557 ; 3.557 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.729 ; 4.729 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.635 ; 3.635 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.458 ; 3.458 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.820 ; 3.820 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 3.850 ; 3.850 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.507 ; 4.507 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.578 ; 4.578 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.376 ; 4.376 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.791 ; 4.791 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.220 ; 5.220 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.097 ; 5.097 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 5.100 ; 5.100 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; 4.720 ; 4.720 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 3.263 ; 3.263 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 3.263 ; 3.263 ; Rise       ; clk_proc                                                           ;
+--------------+--------------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                            ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; Data Port    ; Clock Port                                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                    ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+
; SRAM_DQ[*]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.255 ; -1.255 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[0]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.687 ; -1.687 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[1]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.431 ; -1.431 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[2]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.367 ; -1.367 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[3]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.817 ; -1.817 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[4]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.408 ; -1.408 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[5]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.368 ; -1.368 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[6]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.480 ; -1.480 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[7]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.479 ; -1.479 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[8]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.687 ; -1.687 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[9]  ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.595 ; -1.595 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[10] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.492 ; -1.492 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[11] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.825 ; -1.825 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[12] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.690 ; -1.690 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[13] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.631 ; -1.631 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[14] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.728 ; -1.728 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
;  SRAM_DQ[15] ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ; -1.255 ; -1.255 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST ;
; SW[*]        ; clk_proc                                                           ; 26.611 ; 26.611 ; Rise       ; clk_proc                                                           ;
;  SW[9]       ; clk_proc                                                           ; 26.611 ; 26.611 ; Rise       ; clk_proc                                                           ;
+--------------+--------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                         ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.261  ; 8.261  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 9.494  ; 9.494  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.472  ; 8.472  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.331  ; 8.331  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.829  ; 7.829  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.015  ; 8.015  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.667  ; 7.667  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.355  ; 7.355  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.368  ; 8.368  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.748  ; 7.748  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.222  ; 8.222  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.687  ; 7.687  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.096  ; 8.096  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.472  ; 8.472  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.183  ; 8.183  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 8.029  ; 8.029  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.753  ; 7.753  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.731  ; 7.731  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 7.676  ; 7.676  ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.433  ; 6.433  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 6.014  ; 6.014  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 9.641  ; 9.641  ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 10.874 ; 10.874 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 76.941 ; 76.941 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 74.815 ; 74.815 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 73.996 ; 73.996 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 73.456 ; 73.456 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 73.533 ; 73.533 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 75.626 ; 75.626 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 73.778 ; 73.778 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 75.865 ; 75.865 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 76.941 ; 76.941 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 73.633 ; 73.633 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 73.980 ; 73.980 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 75.720 ; 75.720 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 74.112 ; 74.112 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 73.963 ; 73.963 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 75.726 ; 75.726 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 76.321 ; 76.321 ; Rise       ; clk_proc                                                              ;
+----------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                               ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port      ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.070 ; 4.070 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.663 ; 4.663 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_DQ[*]     ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.752 ; 3.752 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[0]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.144 ; 4.144 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[1]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.984 ; 3.984 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[2]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.082 ; 4.082 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[3]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.862 ; 3.862 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[4]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.752 ; 3.752 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[5]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.166 ; 4.166 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[6]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.926 ; 3.926 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[7]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.158 ; 4.158 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[8]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.911 ; 3.911 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[9]    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.064 ; 4.064 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[10]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.190 ; 4.190 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[11]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.128 ; 4.128 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[12]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 4.035 ; 4.035 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[13]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.936 ; 3.936 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[14]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.902 ; 3.902 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
;  SRAM_DQ[15]   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 3.877 ; 3.877 ; Fall       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ;
; SRAM_OE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.821 ; 2.821 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_WE_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2.672 ; 2.672 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ;
; SRAM_LB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 4.602 ; 4.602 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_UB_N      ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 5.195 ; 5.195 ; Rise       ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ;
; SRAM_ADDR[*]   ; clk_proc                                                              ; 4.073 ; 4.073 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[0]  ; clk_proc                                                              ; 4.626 ; 4.626 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[1]  ; clk_proc                                                              ; 4.761 ; 4.761 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[2]  ; clk_proc                                                              ; 4.595 ; 4.595 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[3]  ; clk_proc                                                              ; 4.769 ; 4.769 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[4]  ; clk_proc                                                              ; 4.729 ; 4.729 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[5]  ; clk_proc                                                              ; 4.681 ; 4.681 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[6]  ; clk_proc                                                              ; 4.474 ; 4.474 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[7]  ; clk_proc                                                              ; 4.629 ; 4.629 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[8]  ; clk_proc                                                              ; 4.084 ; 4.084 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[9]  ; clk_proc                                                              ; 4.119 ; 4.119 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[10] ; clk_proc                                                              ; 4.608 ; 4.608 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[11] ; clk_proc                                                              ; 4.298 ; 4.298 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[12] ; clk_proc                                                              ; 4.327 ; 4.327 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[13] ; clk_proc                                                              ; 4.073 ; 4.073 ; Rise       ; clk_proc                                                              ;
;  SRAM_ADDR[14] ; clk_proc                                                              ; 4.078 ; 4.078 ; Rise       ; clk_proc                                                              ;
+----------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                   ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+----------+--------------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths     ; FR Paths ; RF Paths     ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+----------+--------------+----------+
; clk_proc                                                              ; clk_proc                                                              ; > 2147483647 ; 0        ; 0            ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; clk_proc                                                              ; 0            ; 144      ; 0            ; 0        ;
; clk_proc                                                              ; CLOCK_50                                                              ; > 2147483647 ; 1        ; 0            ; 0        ;
; CLOCK_50                                                              ; CLOCK_50                                                              ; 11           ; 0        ; 0            ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50                                                              ; 2            ; 2        ; 0            ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50                                                              ; 1            ; 1        ; 0            ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; 1            ; 1        ; 0            ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; > 2147483647 ; 0        ; > 2147483647 ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 2            ; 2        ; 0            ; 0        ;
; CLOCK_50                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2            ; 0        ; 0            ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; > 2147483647 ; 0        ; > 2147483647 ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 2            ; 2        ; 0            ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0            ; 0        ; 0            ; 8        ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                    ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+----------+--------------+----------+
; From Clock                                                            ; To Clock                                                              ; RR Paths     ; FR Paths ; RF Paths     ; FF Paths ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+----------+--------------+----------+
; clk_proc                                                              ; clk_proc                                                              ; > 2147483647 ; 0        ; 0            ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; clk_proc                                                              ; 0            ; 144      ; 0            ; 0        ;
; clk_proc                                                              ; CLOCK_50                                                              ; > 2147483647 ; 1        ; 0            ; 0        ;
; CLOCK_50                                                              ; CLOCK_50                                                              ; 11           ; 0        ; 0            ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; CLOCK_50                                                              ; 2            ; 2        ; 0            ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; CLOCK_50                                                              ; 1            ; 1        ; 0            ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; CLOCK_50                                                              ; 1            ; 1        ; 0            ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; > 2147483647 ; 0        ; > 2147483647 ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST ; 2            ; 2        ; 0            ; 0        ;
; CLOCK_50                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; 2            ; 0        ; 0            ; 0        ;
; clk_proc                                                              ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; > 2147483647 ; 0        ; > 2147483647 ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST   ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 2            ; 2        ; 0            ; 0        ;
; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST    ; 0            ; 0        ; 0            ; 8        ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 66    ; 66   ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 2226  ; 2226 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 12 12:41:15 2018
Info: Command: quartus_sta sisa -c sisa
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 37 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sisa.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_proc clk_proc
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST
    Info (332105): create_clock -period 1.000 -name MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -70.644
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -70.644     -9841.733 clk_proc 
    Info (332119):   -68.943      -303.490 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):   -67.657     -1207.117 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):   -67.011      -135.304 CLOCK_50 
    Info (332119):    -3.428        -6.592 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332146): Worst-case hold slack is -24.653
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.653      -393.303 clk_proc 
    Info (332119):    -3.078        -6.150 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -2.678       -11.847 CLOCK_50 
    Info (332119):    -1.698        -3.390 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     2.547         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -12.629 CLOCK_50 
    Info (332119):    -0.611      -199.186 clk_proc 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -25.787
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -25.787     -3577.807 clk_proc 
    Info (332119):   -24.987       -99.087 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):   -24.376      -434.629 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):   -24.211       -48.422 CLOCK_50 
    Info (332119):    -1.018        -1.934 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332146): Worst-case hold slack is -9.747
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.747      -157.861 clk_proc 
    Info (332119):    -1.710        -7.291 CLOCK_50 
    Info (332119):    -1.693        -3.381 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
    Info (332119):    -1.161        -2.317 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     1.351         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -10.380 CLOCK_50 
    Info (332119):    -0.500      -163.000 clk_proc 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.BRANCH_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.IDLE_ST 
    Info (332119):     0.500         0.000 MemoryController:mem_ctrl0|SRAMController:controller0|state.RES_ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 482 megabytes
    Info: Processing ended: Thu Apr 12 12:41:18 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


