# Data Cache (CachÃ© de Datos)

**Tipo**: Componente de Sistema de Memoria
**Estado**: ğŸ”´ #faltante **PARA EXTRAORDINARIO**
**UbicaciÃ³n**: **NO EXISTE**
**Complejidad**: â­â­â­â­â­ Muy Compleja (requiere write policy)
**Prioridad**: ğŸŸ¡ MEDIA (despuÃ©s de Instruction Cache)

## Requisito para Nota Alta

**Con Instruction Cache + Data Cache**: 5 puntos (Segunda Convocatoria)

La Data Cache es similar a la Instruction Cache, pero mÃ¡s compleja porque debe manejar tanto lecturas (LW) como escrituras (SW).

## DescripciÃ³n

La Data Cache almacena bloques de datos recientemente accedidos para reducir la latencia de operaciones LW/SW. En lugar de esperar RT/WT cycles cada vez, la cachÃ© devuelve el dato en 1 ciclo si estÃ¡ presente (hit).

## ConfiguraciÃ³n Recomendada

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚           DATA CACHE                    â”‚
â”‚                                         â”‚
â”‚  Tipo:   Direct-Mapped                  â”‚
â”‚  LÃ­neas: 4 (mÃ­nimo) - 8 (recomendado)  â”‚
â”‚  TamaÃ±o: 4 lÃ­neas Ã— 16 bytes = 64 bytesâ”‚
â”‚  Bloque: 4 words (128 bits)            â”‚
â”‚                                         â”‚
â”‚  PolÃ­tica: Write-Through (simple)       â”‚
â”‚            o Write-Back (eficiente)     â”‚
â”‚  Reemplazo: AutomÃ¡tico (direct-mapped)  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## Estructura de una LÃ­nea de CachÃ©

### VersiÃ³n Write-Through (MÃ¡s Simple)
```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Valid  â”‚       Tag        â”‚            Data Block                    â”‚
â”‚ 1 bit  â”‚    26 bits       â”‚        4 words Ã— 32 bits = 128 bits     â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

Bits:     1         26                      128
Total por lÃ­nea: 155 bits
```

### VersiÃ³n Write-Back (MÃ¡s Eficiente)
```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Valid  â”‚ Dirty  â”‚       Tag        â”‚         Data Block                â”‚
â”‚ 1 bit  â”‚ 1 bit  â”‚    26 bits       â”‚   4 words Ã— 32 bits = 128 bits   â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

Bits:     1        1         26                     128
Total por lÃ­nea: 156 bits

Dirty bit:
    0 = bloque NO modificado (igual a RAM)
    1 = bloque modificado (debe escribirse a RAM antes de reemplazo)
```

### Desglose de DirecciÃ³n (Igual que Instruction Cache)

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚        Tag             â”‚  Index   â”‚Word Offset â”‚  Byte  â”‚
â”‚      26 bits           â”‚  2 bits  â”‚   2 bits   â”‚ 2 bits â”‚
â”‚     bits [31:6]        â”‚  [5:4]   â”‚   [3:2]    â”‚ [1:0]  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## Interfaz de Entradas/Salidas

### Entradas

| Puerto | Ancho | Fuente | DescripciÃ³n |
|--------|-------|--------|-------------|
| `ADDRESS` | 32 bits | [[Data Path]] | DirecciÃ³n de dato (de ALU Result) |
| `DATA_WRITE` | 32 bits | [[Data Path]] | Dato a escribir (SW, de Register File) |
| `READ_REQ` | 1 bit | [[Control Unit]] | Solicitud de lectura (LW) |
| `WRITE_REQ` | 1 bit | [[Control Unit]] | Solicitud de escritura (SW) |
| `CLK` | 1 bit | Sistema | SeÃ±al de reloj |
| `RESET` | 1 bit | Sistema | Reset (invalida todas las lÃ­neas) |

### Salidas

| Puerto | Ancho | Destino | DescripciÃ³n |
|--------|-------|---------|-------------|
| `DATA_READ` | 32 bits | [[Data Path]] (MUX Writeback) | Dato leÃ­do (LW) |
| `D_CACHE_READY` | 1 bit | [[Control Unit]] | OperaciÃ³n completada |

### ConexiÃ³n con Memory Control

| SeÃ±al | Ancho | DirecciÃ³n | DescripciÃ³n |
|-------|-------|-----------|-------------|
| `MC_START` | 1 bit | D-Cache â†’ MC | Iniciar operaciÃ³n de memoria |
| `MC_READ_WRITE` | 1 bit | D-Cache â†’ MC | 0=read, 1=write |
| `MC_ADDRESS` | 32 bits | D-Cache â†’ MC | DirecciÃ³n de bloque |
| `MC_DATA_WRITE` | 32 bits | D-Cache â†’ MC | Dato a escribir (solo write) |
| `MC_BLOCK_DATA` | 128 bits | MC â†’ D-Cache | Bloque leÃ­do (solo read) |
| `MC_END` | 1 bit | MC â†’ D-Cache | OperaciÃ³n completada |

## OperaciÃ³n Detallada

### Lectura (LW) - Write-Through Policy

#### Caso 1: Read Hit
```
Ciclo 1: Control Unit activa READ_REQ
         D-Cache extrae Tag, Index, Word Offset de ADDRESS

Ciclo 1 (mismo): Compara Tag con cache_line[Index].tag
         Si Valid=1 AND Tag match:
            â†’ CACHE HIT
            â†’ Selecciona palabra usando Word Offset
            â†’ DATA_READ = cache_line[Index].data[word_offset]
            â†’ D_CACHE_READY = 1

Latencia: 1 ciclo
```

#### Caso 2: Read Miss
```
Ciclo 1: Control Unit activa READ_REQ
         D-Cache: Valid=0 OR Tag mismatch
            â†’ CACHE MISS
            â†’ MC_START = 1, MC_READ_WRITE = 0
            â†’ MC_ADDRESS = ADDRESS
            â†’ D_CACHE_READY = 0

Ciclos 2 a N: Espera Memory Control (RT cycles)

Ciclo N+1: MC_END = 1, MC_BLOCK_DATA disponible
           D-Cache carga bloque:
              cache_line[Index].valid = 1
              cache_line[Index].tag = Tag
              cache_line[Index].data = MC_BLOCK_DATA
           DATA_READ = cache_line[Index].data[word_offset]
           D_CACHE_READY = 1

Latencia: 1 + RT cycles
```

### Escritura (SW) - Write-Through Policy

#### Caso 1: Write Hit (Write-Through)
```
Ciclo 1: Control Unit activa WRITE_REQ
         D-Cache: Valid=1 AND Tag match
            â†’ CACHE HIT
            â†’ Actualiza palabra en bloque:
               cache_line[Index].data[word_offset] = DATA_WRITE
            â†’ Inicia escritura a RAM:
               MC_START = 1, MC_READ_WRITE = 1
               MC_ADDRESS = ADDRESS
               MC_DATA_WRITE = DATA_WRITE
            â†’ D_CACHE_READY = 0

Ciclos 2 a N: Espera Memory Control (WT cycles)

Ciclo N+1: MC_END = 1
           D_CACHE_READY = 1

Latencia: 1 + WT cycles
```

#### Caso 2: Write Miss (Write-Through, No Allocate)
```
Ciclo 1: Control Unit activa WRITE_REQ
         D-Cache: Valid=0 OR Tag mismatch
            â†’ CACHE MISS
            â†’ NO cargar bloque (no allocate)
            â†’ Escribir directamente a RAM:
               MC_START = 1, MC_READ_WRITE = 1
               MC_ADDRESS = ADDRESS
               MC_DATA_WRITE = DATA_WRITE
            â†’ D_CACHE_READY = 0

Ciclos 2 a N: Espera Memory Control (WT cycles)

Ciclo N+1: MC_END = 1
           D_CACHE_READY = 1

Latencia: WT cycles
```

### Escritura (SW) - Write-Back Policy (MÃ¡s Eficiente)

#### Caso 1: Write Hit (Write-Back)
```
Ciclo 1: Control Unit activa WRITE_REQ
         D-Cache: Valid=1 AND Tag match
            â†’ CACHE HIT
            â†’ Actualiza palabra en bloque:
               cache_line[Index].data[word_offset] = DATA_WRITE
            â†’ Marca dirty:
               cache_line[Index].dirty = 1
            â†’ NO escribir a RAM aÃºn
            â†’ D_CACHE_READY = 1

Latencia: 1 ciclo (MUY RÃPIDO!)
```

#### Caso 2: Write Miss (Write-Back, con reemplazo)
```
Ciclo 1: Control Unit activa WRITE_REQ
         D-Cache: Valid=0 OR Tag mismatch
            â†’ CACHE MISS

         Si cache_line[Index].dirty = 1:
            â†’ Debe escribir bloque viejo a RAM primero
            â†’ MC_START = 1, MC_READ_WRITE = 1
            â†’ MC_ADDRESS = {cache_line[Index].tag, Index, 4'b0000}
            â†’ MC_BLOCK_DATA_WRITE = cache_line[Index].data
            â†’ Estado: WRITE_BACK_OLD

Ciclos 2 a N: Espera write-back (WT cycles)

         Si cache_line[Index].dirty = 0:
            â†’ Saltar write-back, ir directo a cargar bloque

Ciclo N+1: Cargar bloque nuevo:
           MC_START = 1, MC_READ_WRITE = 0
           MC_ADDRESS = ADDRESS
           Estado: LOAD_NEW

Ciclos N+2 a M: Espera lectura (RT cycles)

Ciclo M+1: cache_line[Index].valid = 1
           cache_line[Index].tag = Tag
           cache_line[Index].data = MC_BLOCK_DATA
           cache_line[Index].dirty = 0
           Actualizar palabra:
              cache_line[Index].data[word_offset] = DATA_WRITE
              cache_line[Index].dirty = 1
           D_CACHE_READY = 1

Latencia: Variable (WT + RT cycles si dirty, RT cycles si clean)
```

## MÃ¡quina de Estados (Write-Through)

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”  READ_REQ=1     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  Hit    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  IDLE  â”‚ â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â†’â”‚  LOOKUP  â”‚â”€â”€â”€â”€â”€â”€â”€â”€â†’â”‚  R_HIT   â”‚â†’ IDLE
â””â”€â”€â”€â”€â”€â”€â”€â”€â”˜                  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
    â†‘                            â”‚
    â”‚                            â”‚ Miss
    â”‚                            â†“
    â”‚                       â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚                       â”‚WAIT_READ â”‚
    â”‚                       â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
    â”‚                            â”‚ MC_END=1
    â”‚                            â†“
    â”‚                       â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚                       â”‚  FILL    â”‚
    â”‚                       â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
    â”‚                            â”‚
    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

    â†“ WRITE_REQ=1

â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”                  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  IDLE  â”‚ â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â†’â”‚  LOOKUP  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”˜                  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
    â†‘                            â”‚
    â”‚                            â”‚ Hit or Miss
    â”‚                            â†“
    â”‚                       â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚                       â”‚WAIT_WRITEâ”‚
    â”‚                       â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
    â”‚                            â”‚ MC_END=1
    â”‚                            â”‚
    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## MÃ¡quina de Estados (Write-Back)

```
MÃ¡s complejo, requiere estados adicionales:

- WRITE_BACK_OLD: Escribir bloque dirty a RAM
- LOAD_NEW: Cargar bloque nuevo de RAM
- FILL: Actualizar lÃ­nea con bloque nuevo
```

## PseudocÃ³digo Verilog (Write-Through)

```verilog
module data_cache(
    input wire [31:0] ADDRESS,
    input wire [31:0] DATA_WRITE,
    input wire READ_REQ,
    input wire WRITE_REQ,
    input wire CLK,
    input wire RESET,

    output reg [31:0] DATA_READ,
    output reg D_CACHE_READY,

    // ConexiÃ³n con Memory Control
    output reg MC_START,
    output reg MC_READ_WRITE,
    output reg [31:0] MC_ADDRESS,
    output reg [31:0] MC_DATA_WRITE,
    input wire [127:0] MC_BLOCK_DATA,
    input wire MC_END
);

// Estructura de lÃ­nea de cachÃ©
typedef struct {
    bit valid;
    bit [25:0] tag;
    bit [127:0] data;
} cache_line_t;

cache_line_t cache[4];

// ExtracciÃ³n de campos
wire [25:0] addr_tag = ADDRESS[31:6];
wire [1:0]  addr_index = ADDRESS[5:4];
wire [1:0]  addr_word_offset = ADDRESS[3:2];

// Hit detection
wire hit = cache[addr_index].valid &&
           (cache[addr_index].tag == addr_tag);

// Estados
typedef enum {
    IDLE,
    LOOKUP,
    R_HIT,
    WAIT_READ,
    FILL,
    WAIT_WRITE
} state_t;

state_t state;

always @(posedge CLK) begin
    if (RESET) begin
        for (int i = 0; i < 4; i++)
            cache[i].valid <= 0;
        state <= IDLE;
        D_CACHE_READY <= 0;
        MC_START <= 0;
    end else begin
        case (state)
            IDLE: begin
                if (READ_REQ) begin
                    state <= LOOKUP;
                end else if (WRITE_REQ) begin
                    state <= LOOKUP;
                end
                D_CACHE_READY <= 0;
            end

            LOOKUP: begin
                if (READ_REQ) begin
                    if (hit) begin
                        state <= R_HIT;
                    end else begin
                        // Read miss: cargar bloque
                        state <= WAIT_READ;
                        MC_START <= 1;
                        MC_READ_WRITE <= 0;
                        MC_ADDRESS <= ADDRESS;
                    end
                end else if (WRITE_REQ) begin
                    // Write hit o miss: ambos escriben a RAM (write-through)
                    if (hit) begin
                        // Actualizar cachÃ©
                        case (addr_word_offset)
                            2'b00: cache[addr_index].data[31:0] <= DATA_WRITE;
                            2'b01: cache[addr_index].data[63:32] <= DATA_WRITE;
                            2'b10: cache[addr_index].data[95:64] <= DATA_WRITE;
                            2'b11: cache[addr_index].data[127:96] <= DATA_WRITE;
                        endcase
                    end
                    // Escribir a RAM (siempre, write-through)
                    state <= WAIT_WRITE;
                    MC_START <= 1;
                    MC_READ_WRITE <= 1;
                    MC_ADDRESS <= ADDRESS;
                    MC_DATA_WRITE <= DATA_WRITE;
                end
            end

            R_HIT: begin
                // Leer palabra de cachÃ©
                case (addr_word_offset)
                    2'b00: DATA_READ <= cache[addr_index].data[31:0];
                    2'b01: DATA_READ <= cache[addr_index].data[63:32];
                    2'b10: DATA_READ <= cache[addr_index].data[95:64];
                    2'b11: DATA_READ <= cache[addr_index].data[127:96];
                endcase
                D_CACHE_READY <= 1;
                state <= IDLE;
            end

            WAIT_READ: begin
                MC_START <= 0;
                if (MC_END) begin
                    state <= FILL;
                end
            end

            FILL: begin
                // Cargar bloque en cachÃ©
                cache[addr_index].valid <= 1;
                cache[addr_index].tag <= addr_tag;
                cache[addr_index].data <= MC_BLOCK_DATA;

                // Devolver palabra solicitada
                case (addr_word_offset)
                    2'b00: DATA_READ <= MC_BLOCK_DATA[31:0];
                    2'b01: DATA_READ <= MC_BLOCK_DATA[63:32];
                    2'b10: DATA_READ <= MC_BLOCK_DATA[95:64];
                    2'b11: DATA_READ <= MC_BLOCK_DATA[127:96];
                endcase
                D_CACHE_READY <= 1;
                state <= IDLE;
            end

            WAIT_WRITE: begin
                MC_START <= 0;
                if (MC_END) begin
                    D_CACHE_READY <= 1;
                    state <= IDLE;
                end
            end
        endcase
    end
end

endmodule
```

## ComparaciÃ³n: Write-Through vs Write-Back

| Aspecto | Write-Through | Write-Back |
|---------|---------------|------------|
| **Complejidad** | ğŸŸ¢ Simple | ğŸ”´ Compleja (requiere dirty bit) |
| **Latencia (write hit)** | 1 + WT cycles | ğŸŸ¢ 1 cycle |
| **Coherencia RAM** | ğŸŸ¢ Siempre actualizada | ğŸ”´ RAM puede estar desactualizada |
| **TrÃ¡fico a RAM** | ğŸ”´ Alto (cada write va a RAM) | ğŸŸ¢ Bajo (solo write-back on eviction) |
| **RecomendaciÃ³n** | Para aprobar (mÃ¡s simple) | Para extraordinario (mejor performance) |

## IntegraciÃ³n con Data Path

### Modificaciones en Data Path

**ANTES (sin cachÃ©)**:
```verilog
// LW/SW van directamente a Memory Control
if (LW or SW) begin
    MC_START <= 1;
    MC_ADDRESS <= ALU_RESULT;
end
```

**DESPUÃ‰S (con data cache)**:
```verilog
// LW/SW van a Data Cache
if (LW) begin
    D_CACHE_READ_REQ <= 1;
    D_CACHE_ADDRESS <= ALU_RESULT;
end

if (SW) begin
    D_CACHE_WRITE_REQ <= 1;
    D_CACHE_ADDRESS <= ALU_RESULT;
    D_CACHE_DATA_WRITE <= Register_Read_Data_2;
end
```

### Modificaciones en Control Unit

Agregar estado para esperar Data Cache:

```verilog
WAIT_DATA_CACHE:
    if (D_CACHE_READY) begin
        state <= WRITEBACK;  // o siguiente estado
    end
```

## EstimaciÃ³n de Trabajo

**Tiempo total**: 5-7 dÃ­as adicionales (si ya tienes Instruction Cache)

### Desglose

1. **Adaptar diseÃ±o de I-Cache** (2 dÃ­as)
   - Copiar estructura de Instruction Cache
   - Modificar para manejar READ_REQ y WRITE_REQ

2. **Implementar write-through** (2 dÃ­as)
   - LÃ³gica de actualizar cachÃ© + escribir a RAM
   - Estados WAIT_WRITE

3. **Integrar con Data Path** (1 dÃ­a)
   - Conectar seÃ±ales de LW/SW
   - Modificar MUX Writeback para recibir de D-Cache

4. **Testing** (2 dÃ­as)
   - Test LW repetido (hit despuÃ©s de primer miss)
   - Test SW + LW (coherencia)
   - Test array access (secuencial)
   - Test matrix access (no secuencial)

### Si implementas Write-Back (adicional)

5. **Agregar dirty bit** (+2 dÃ­as)
   - Modificar estructura de lÃ­nea
   - LÃ³gica de write-back on eviction

6. **Testing write-back** (+1 dÃ­a)

**Total con write-back**: 8-10 dÃ­as

## Tests de ValidaciÃ³n

### Test 1: LW Repetido
```assembly
# Primera vez: miss, segunda vez: hit
LW R1, 0(R2)      # Miss, carga bloque
LW R3, 0(R2)      # Hit, mismo bloque
```

### Test 2: SW + LW (Coherencia)
```assembly
SW R1, 0(R2)      # Escribe a cachÃ© y RAM
LW R3, 0(R2)      # Debe leer valor actualizado
```

### Test 3: Array Access
```assembly
# Acceso secuencial aprovecha bloque de 4 words
ADDI R2, R0, 0x1000
LW R3, 0(R2)      # Miss, carga bloque [0x1000, 0x1004, 0x1008, 0x100C]
LW R4, 4(R2)      # Hit
LW R5, 8(R2)      # Hit
LW R6, 12(R2)     # Hit
LW R7, 16(R2)     # Miss, nuevo bloque
```

## Problemas Conocidos

**Estado actual**: ğŸ”´ NO IMPLEMENTADO

**Impacto**:
- ğŸŸ¡ No crÃ­tico para aprobar (instruction cache es suficiente)
- ğŸ”´ Performance lenta en operaciones LW/SW intensivas
- ğŸ”´ Necesario para nota > 5 puntos (extraordinario)

**Prioridad**: ğŸŸ¡ MEDIA (despuÃ©s de Instruction Cache)

## Referencias

- [[Cache System Overview]] - VisiÃ³n general
- [[Instruction Cache]] - DiseÃ±o similar
- [[Memory Control]] - Interfaz con RAM
- [[Data Path]] - IntegraciÃ³n
- DocumentaciÃ³n: `s-mips.pdf` requisitos de cachÃ©
- TeorÃ­a: Patterson-Hennessy Cap. 5.3 - Cache Performance

---
**Ãšltima actualizaciÃ³n**: 2025-12-09
**Estado**: ğŸ”´ NO IMPLEMENTADO - PARA EXTRAORDINARIO
**Prioridad**: ğŸŸ¡ MEDIA
**Requisito**: Instruction Cache debe implementarse primero
