Version 4
SHEET 1 900 680
WIRE -48 64 -64 64
WIRE 0 64 -16 64
WIRE 32 64 16 64
WIRE 128 64 112 64
WIRE 112 128 112 64
WIRE 240 128 112 128
WIRE 0 144 0 64
WIRE 208 144 0 144
WIRE 368 160 368 32
WIRE 368 160 272 160
WIRE 16 176 16 64
WIRE 208 176 16 176
WIRE 528 176 512 176
WIRE 96 192 96 64
WIRE 240 192 96 192
WIRE 368 192 368 160
WIRE 496 192 368 192
WIRE 656 208 560 208
WIRE 432 224 432 96
WIRE 496 224 432 224
WIRE 528 240 512 240
WIRE 112 256 112 128
WIRE 240 256 112 256
WIRE 0 272 0 144
WIRE 208 272 0 272
WIRE 400 288 400 64
WIRE 400 288 272 288
WIRE 528 288 512 288
WIRE 16 304 16 176
WIRE 208 304 16 304
WIRE 400 304 400 288
WIRE 496 304 400 304
WIRE 96 320 96 192
WIRE 240 320 96 320
WIRE 656 320 560 320
WIRE -48 336 -48 64
WIRE 496 336 -48 336
WIRE 400 352 400 304
WIRE 400 352 160 352
WIRE 528 352 512 352
WIRE 112 368 112 256
WIRE 240 368 112 368
WIRE 160 384 160 352
WIRE 208 384 160 384
WIRE 432 400 432 224
WIRE 432 400 272 400
WIRE -48 416 -48 336
WIRE 208 416 -48 416
WIRE 96 432 96 320
WIRE 240 432 96 432
WIRE 368 432 368 192
WIRE 400 432 400 352
WIRE 432 432 432 400
WIRE 0 464 0 272
WIRE 16 464 16 304
WIRE 96 464 96 432
WIRE 96 464 80 464
WIRE 112 464 112 368
FLAG -16 64 a
FLAG 32 64 b
FLAG -64 64 cin
FLAG 128 64 vss
FLAG 80 464 vdd
FLAG 512 176 vss
FLAG 512 240 vdd
FLAG 512 288 vss
FLAG 512 352 vdd
FLAG 656 320 s
FLAG 656 208 cout
SYMBOL nand 240 160 R0
SYMATTR InstName X1
SYMBOL nand 240 400 R0
SYMATTR InstName X2
SYMBOL xor 240 288 R0
SYMATTR InstName X3
SYMBOL nand 528 208 R0
SYMATTR InstName X4
SYMATTR SpiceLine ll=180n wn={nnw} wp={nnw*mp}
SYMBOL xor 528 320 R0
SYMATTR InstName X5
SYMATTR SpiceLine ll=180n wn={nnw} wp={nnw*mp}
TEXT 368 32 Left 2 ;T1: NAND(A,B)
TEXT 400 64 Left 2 ;D: XOR(A,B)
TEXT 432 96 Left 2 ;T2: NAND(D,Cin)
TEXT 656 232 Left 2 ;NAND(T1,T2)
TEXT 656 344 Left 2 ;XOR(D,Cin)
