0.6
2019.2
Nov  6 2019
21:57:16
C:/FPGA/ISDN4KDproj/ISDN4KDproj.sim/arbTest/behav/xsim/glbl.v,1573089660,verilog,,,,glbl,,,,,,,,
C:/FPGA/ISDN4KDproj/ISDN4KDproj.srcs/sources_1/new/arbiter.v,1578237168,verilog,,C:/FPGA/ISDN4KDproj/ISDN4KDproj.srcs/sources_1/new/spiGen.v,,arbiter,,,,,,,,
C:/FPGA/ISDN4KDproj/ISDN4KDproj.srcs/sources_1/new/spiGen.v,1578207526,verilog,,C:/FPGA/ISDN4KDproj/ISDN4KDproj.srcs/sources_1/new/systemTop.v,,spiGen,,,,,,,,
C:/FPGA/ISDN4KDproj/ISDN4KDproj.srcs/sources_1/new/systemTop.v,1578237378,verilog,,,,systemTop,,,,,,,,
