# bootblock

bootblock框架位于`src/lib/bootblock.c`中。框架预留了如下几个接口由具体平台实现。
```c
__attribute__((weak)) void bootblock_mainboard_early_init(void) { /* no-op */ }
__attribute__((weak)) void bootblock_soc_early_init(void) { /* do nothing */ }
__attribute__((weak)) void bootblock_soc_init(void) { /* do nothing */ }
__attribute__((weak)) void bootblock_mainboard_init(void) { /* do nothing */ }
```

在skylake平台下，实现了soc相关的初始化，位于`src/soc/intel/skylake/bootblock/bootblock.c`中。这样具体主板可以实现的方法只剩下如下两个：
```c
__attribute__((weak)) void bootblock_mainboard_early_init(void) { /* no-op */ }
__attribute__((weak)) void bootblock_mainboard_init(void) { /* do nothing */ }
```

参考源码中所有现有主板，只实现了`void bootblock_mainboard_init(void)`。此函数一般用于初始化早期IO。


## IO

GPIO为边带桥下的设备，边带桥为一个PCI设备。在边带桥配置空间中映射了一段16M的内存空间，被称为PCR空间。这段空间被分为256个块（16M = 256 * 64k），访问PCR空间需要块的编号（port）和偏移量。PCR空间访问在以下文件中实现。
src/soc/intel/common/block/include/intelblocks/pcr.h
src/soc/intel/common/block/pcr/pcr.c

PCR空间中每一个port对应一个设备，其中GPIO占用多个port。一个port对应一组GPIO，被称为一个Community。每个Community下对应的GPIO个数不同。在100系intel芯片组下GPIO分布如下：
| Port | Community | GPIO                                |
|------|-----------|-------------------------------------|
| 0xAF |     0     | GPP_A  GPP_B                        |
| 0xAE |     1     | GPP_C GPP_D GPP_E GPP_F GPP_G GPP_H |
| 0xAD |     2     | GPD                                 |
| 0xAC |     3     | GPP_I                               |

GPIO实现相关文件如下：
src/soc/intel/common/block/include/intelblocks/gpio.h   定义了一些结构体
src/soc/intel/common/block/gpio/gpio.c                  定义了一些配置操作GPIO的方法
src/soc/intel/skylake/include/soc/gpio.h                定义了一些宏用于方便实现GPIO相关配置
src/soc/intel/skylake/include/soc/gpio_def.h            定义GPIO引脚编号（通过预处理包含具体实现）及引脚的IRQ
src/soc/intel/skylake/include/soc/gpio\_pch\_h\_defs.h  定义pch平台GPIO引脚编号
src/soc/intel/skylake/include/soc/gpio\_soc\_defs.h     定义soc平台GPIO引脚编号

系统把所有的GPIO顺序编号（0 - n），并定义一个类型表示GPIO。
typedef uint32_t gpio_t;

每一个GPIO对应一组关键配置寄存器，每个寄存器32为DW0-DWn，n和具体平台有关。在每一个Community中第一个DW的偏移是一致的。
```
struct pad_community {
	const char	*name;
	const char	*acpi_path;
	size_t		num_gpi_regs;/* number of gpi registers in community */
	size_t		max_pads_per_group; /* number of pads in each group;
	Number of pads bit mapped in each GPI status/en and Host Own Reg */
	gpio_t		first_pad;   /* 第一个pin的编号 */
	gpio_t		last_pad;    /* 最后一个pin的编号 */
	uint16_t	host_own_reg_0; /* offset to Host Ownership Reg 0 */
	uint16_t	gpi_smi_sts_reg_0; /* offset to GPI SMI EN Reg 0 */
	uint16_t	gpi_smi_en_reg_0; /* offset to GPI SMI STS Reg 0 */
	uint16_t	pad_cfg_base; /* offset to first PAD_GFG_DW0 Reg */
	uint8_t		gpi_status_offset;  /* specifies offset in struct gpi_status */
	uint8_t		port;	/* PCR Port ID */
	const struct reset_mapping	*reset_map; /* PADRSTCFG logical to chipset mapping */
	size_t		num_reset_vals;
};
```

定义reset_mapping结构用于设定GPIO的初始状态（主要用于设定DW）。
```
struct reset_mapping {
	uint32_t logical;   /* 复位值 */
	uint32_t chipset;   /* 初始值 */
};
```

定义pad_config用于初始化一个具体的pin脚
```
struct pad_config {
	int		pad;                                    /* GPIO引脚编号 */
	uint32_t	pad_config[GPIO_NUM_PAD_CFG_REGS];  /* DW配置值 */
};
```

移植主要要获取GPIO配置寄存器的值，这些值可以通过在linux下访问PCI空间获取

# romstage

romstage需要初始化内存，与如下内容有关：FSP / devicetree / spd

## FSP版本选择

skylake支持两种FSP版本：2.0 / 1.1，具体主板在其目录中需要通过`select MAINBOARD_USES_FSP2_0`选择使用FSP2.0。FSP版本选择代码在src/soc/intel/skylake/Kconfig中实现，如下：
```
config MAINBOARD_USES_FSP2_0
	bool
	default n

config USE_FSP2_0_DRIVER
	def_bool y
	depends on MAINBOARD_USES_FSP2_0
	select PLATFORM_USES_FSP2_0
	select ADD_VBT_DATA_FILE if RUN_FSP_GOP
	select POSTCAR_CONSOLE
	select POSTCAR_STAGE

config USE_FSP1_1_DRIVER
	def_bool y
	depends on !MAINBOARD_USES_FSP2_0
	select PLATFORM_USES_FSP1_1
	select DISPLAY_FSP_ENTRY_POINTS
```

## SPD

SPD是内存条上的一块EEPROM，这块EEPROM中记录了内存的一些信息，并链接到SMBUS总线（一种IIC总线的变种）上。每个EEPROM有三个引脚用于设定总线地址，具体由主板内存插槽决定，一般0x50-0x57。

获取spd内存的地址
~ sudo modprobe i2c-dev
~ sudo modprobe i2c-i801
~ sudo i2cdetect -l
i2c-0	i2c       	i915 gmbus dpc                  	I2C adapter
i2c-1	i2c       	i915 gmbus dpb                  	I2C adapter
i2c-2	i2c       	i915 gmbus dpd                  	I2C adapter
i2c-3	i2c       	DPDDC-A                         	I2C adapter
i2c-4	i2c       	DPDDC-B                         	I2C adapter
i2c-5	i2c       	DPDDC-C                         	I2C adapter
i2c-6	smbus     	SMBus I801 adapter at f040      	SMBus adapter
~ sudo i2cdetect 6  # 选择smbus的编号
WARNING! This program can confuse your I2C bus, cause data loss and worse!
I will probe file /dev/i2c-6.
I will probe address range 0x03-0x77.
Continue? [Y/n] y
     0  1  2  3  4  5  6  7  8  9  a  b  c  d  e  f
00:          -- -- -- -- -- 08 -- -- -- -- -- -- -- 
10: -- -- -- -- -- -- -- -- -- -- -- -- -- 1d -- -- 
20: -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 
30: 30 -- -- -- -- 35 36 -- -- -- -- -- -- -- -- -- 
40: -- -- -- -- 44 -- -- -- -- -- -- -- -- -- -- -- 
50: 50 -- 52 -- -- -- -- -- -- -- -- -- -- -- -- -- 
60: -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 
70: -- -- -- -- -- -- -- --
此PC的SPD地址为0x50 / 0x52

SPD相关操作在如下文件中实现
src/lib/spd_bin.c
src/include/spd_bin.h

系统定义了一个全局静态数组用于保存SPD数据
```c
static u8 spd_data[CONFIG_DIMM_MAX * CONFIG_DIMM_SPD_SIZE] CAR_GLOBAL;
```

并定义了一个结构体来记录SPD数据
```c
struct spd_block {
	u8 addr_map[CONFIG_DIMM_MAX];   /* 记录具体主板内存插槽SPD的SMBUS地址，CONFIG_DIMM_MAX主板插槽个数 */
	u8 *spd_array[CONFIG_DIMM_MAX]; /* 记录每个插槽的spd数据，指向全局静态变量spd_data */
	u16 len;                        /* 每一个SPD数据长度：DDR4为512字节，其他256字节 */
};
```

并导出如下函数
```
void print_spd_info(uint8_t spd[]);             /* 打印SPD信息，一个内存条 */
void dump_spd_info(struct spd_block *blk);      /* 打印SPD信息，一个主板的所有内存条信息 */
void get_spd_smbus(struct spd_block *blk);      /* 从smbus读取SPD信息，地在通过blk传入 */
/* 从cbfs中读取SPD信息，对应那些直接焊接在主板上的内存 */
int get_spd_cbfs_rdev(struct region_device *spd_rdev, u8 spd_index);
int read_ddr3_spd_from_cbfs(u8 *buf, int idx);  /* 从cbfs中读取DDR3的SPD信息 */
```

coreboot负责读出SPD数据并传递给FSP处理。SPD需要在内存初始化之前传递给FSP。FSP传参通过UPD数据结构实现，skylake下FSP2.0的内存初始化UPD数据结构在`src/vendorcode/intel/fsp.fsp2.0/skylake/FspmUpd.h`中定义。在`src/mainboard/intel/kblrvp/romstage.c`中通过FSPM_UPD->FspmConfig->MemorySpdPtr00 / FSPM_UPD->FspmConfig->MemorySpdPtr10 / FSPM_UPD->FspmConfig->MemorySpdDataLen，把SPD数据传递给FSP。

## devicetree

devicetree是用于描述设备树，以及芯片配置的数据结构。coreboot提供编译器，把devicetree转换成c语言机构体。

这些结构体有两种链接模式，链表（用于链接所有的device），数（以总线的模式构成树）


主要结构

```c
struct device {
	DEVTREE_CONST struct bus *bus;	        /* 设备所在总线 */
	DEVTREE_CONST struct device *sibling;	/* 同一个总线上的下一个设备 */
	DEVTREE_CONST struct device *next;	    /* 所有的设备通过这个指针构成链表 */
    
	struct device_path path;
	unsigned int	vendor;
	unsigned int	device;
	u16		subsystem_vendor;
	u16		subsystem_device;
	unsigned int	class;		        /* 3 bytes: (base, sub, prog-if) */
	unsigned int	hdr_type;	        /* PCI header type */
	unsigned int    enabled : 1;	    /* set if we should enable the device */
	unsigned int  initialized : 1;      /* 1 if we have initialized the device */
	unsigned int    on_mainboard : 1;
	struct pci_irq_info pci_irq_info[4];
	u8 command;

	/* Base registers for this device. I/O, MEM and Expansion ROM */
	DEVTREE_CONST struct resource *resource_list;

	/* links are (downstream) buses attached to the device, usually a leaf
	 * device with no children has 0 buses attached and a bridge has 1 bus
	 */
	DEVTREE_CONST struct bus *link_list;    /* 当前设备下的总线，通过bus->next构成链表 */

	struct device_operations *ops;          /* 具体设备有关的操作 */
#if !DEVTREE_EARLY
	struct chip_operations *chip_ops;       /* 芯片相关操作 */
	const char *name;
#endif
	DEVTREE_CONST void *chip_info;
};

struct bus {
	DEVTREE_CONST struct device *dev;	    /* This bridge device */
	DEVTREE_CONST struct device *children;	/* devices behind this bridge */
	DEVTREE_CONST struct bus *next;         /* The next bridge on this device */
	unsigned int	bridge_ctrl;	        /* Bridge control register */
	uint16_t	bridge_cmd;		            /* Bridge command register */
	unsigned char	link_num;	            /* The index of this link */
	uint16_t	secondary;	                /* secondary bus number */
	uint16_t	subordinate;	            /* max subordinate bus number */
	unsigned char   cap;		            /* PCi capability offset */
	uint32_t	hcdn_reg;		            /* For HyperTransport link  */

	unsigned int	reset_needed : 1;
	unsigned int	disable_relaxed_ordering : 1;
	unsigned int	ht_link_up : 1;
};
```

这些设备存在与芯片组下，芯片组相关的配置通过register关键字定义具体的值。

pci_scan_bridge
    pci_scan_bus

pci_domain_scan_bus
    pci_scan_bus

pci_scan_bus
    pci_probe_dev
        set_pci_ops(通过读取VID/DID确定具体设备，给device->ops赋值)

## 中断路由与中断共享

中断路由指外设怎样链接到中断控制器的中断请求引脚，一个设备可以有4个中断引脚INTA / INTB / INTC / INTD，中断控制器只有有限的中断请求引脚（8259只有8个中断请求引脚，通过两片8259连级可以提供15个中断请求），为了共享中断请求引脚，中断通过电平触发，中断处理程序通过轮询依次处理同一个中断请求下的所有中断。

在PCI配置空间中有两个寄存器，int\_pin / int\_line。其中int\_pin由具体的设备决定，只读，表示当前功能使用哪一个中断引脚。其中int\_line为可写的，用于设置当前设备的中断发送给中断控制器的哪一个引脚。

在skylake下中断路由配置代码如下
```c
static void pch_pirq_init(device_t dev)
{
	device_t irq_dev;
	config_t *config = dev->chip_info;
	uint8_t pch_interrupt_routing[MAX_PXRC_CONFIG];
    
    // 从devicetree中提取配置信息
	pch_interrupt_routing[0] = config->pirqa_routing;
	pch_interrupt_routing[1] = config->pirqb_routing;
	pch_interrupt_routing[2] = config->pirqc_routing;
	pch_interrupt_routing[3] = config->pirqd_routing;
	pch_interrupt_routing[4] = config->pirqe_routing;
	pch_interrupt_routing[5] = config->pirqf_routing;
	pch_interrupt_routing[6] = config->pirqg_routing;
	pch_interrupt_routing[7] = config->pirqh_routing;

	itss_irq_init(pch_interrupt_routing);
    
    // 遍历所有设备
	for (irq_dev = all_devices; irq_dev; irq_dev = irq_dev->next) {
		u8 int_pin = 0, int_line = 0;

		if (!irq_dev->enabled || irq_dev->path.type != DEVICE_PATH_PCI)
			continue;
        
        // 从配置空间读取PCI_INTERRUPT_PIN
		int_pin = pci_read_config8(irq_dev, PCI_INTERRUPT_PIN);
        
		switch (int_pin) {
		case 1: /* INTA# */
			int_line = config->pirqa_routing;
			break;
		case 2: /* INTB# */
			int_line = config->pirqb_routing;
			break;
		case 3: /* INTC# */
			int_line = config->pirqc_routing;
			break;
		case 4: /* INTD# */
			int_line = config->pirqd_routing;
			break;
		}
        
		if (!int_line)
			continue;
	    
	    // 设置PCI_INTERRUPT_LINE
		pci_write_config8(irq_dev, PCI_INTERRUPT_LINE, int_line);
	}
}
```

# 获取FLASH存储空间大小

～ sudo dmidecode 
# dmidecode 3.0
Getting SMBIOS data from sysfs.
SMBIOS 3.0 present.
85 structures occupying 4095 bytes.
Table at 0x8B2CD000.

Handle 0x0000, DMI type 0, 24 bytes
BIOS Information
	Vendor: American Megatrends Inc.
	Version: 2.80
	Release Date: 06/28/2017
	Address: 0xF0000
	Runtime Size: 64 kB
	ROM Size: 8192 kB       -> 存储空间大小
	Characteristics:
		PCI is supported
		BIOS is upgradeable
		BIOS shadowing is allowed
		Boot from CD is supported
		Selectable boot is supported
		BIOS ROM is socketed
		EDD is supported
		5.25"/1.2 MB floppy services are supported (int 13h)
		3.5"/720 kB floppy services are supported (int 13h)
		3.5"/2.88 MB floppy services are supported (int 13h)
		Print screen service is supported (int 5h)
		8042 keyboard services are supported (int 9h)
		Serial services are supported (int 14h)
		Printer services are supported (int 17h)
		ACPI is supported
		USB legacy is supported
		BIOS boot specification is supported
		Targeted content distribution is supported
		UEFI is supported
	BIOS Revision: 5.12
	
	...
	
# superio

superio是一个总线设备，其下可以提供：串口、并口、PS/2鼠标键盘、温度监测与风扇转速监测等

superio通过io空间的两个寄存器访问index/data（0x2e/0x2f  0x4e/0x4f）,具体使用0x2e/0x2f还是0x4e/0x4f由芯片决定

index(0-0x2f)，为全局信息和配置
index(0x30-0xff)，为具体逻辑设备的相关的配置

superio有如下index
0x20    Device ID of superio (2 bytes)
0x07    logical device select
0x30    logical device enable
0x60    logical device address (2 bytes)

串口一般接在superio下，需要看一下数据手册根据具体情况修正。


# PIC（8259）

传统的中断控制器，通过两片8259连级提供15个IRQ。刚开始每个IRQ固定链接一个外设，但随着PIC设备增多IRQ数目不够。这时引入了中断共享的概令，为了共享一个IRQ引脚，需要把中断设置为电平触发，当一个IRQ触发中断时，中断复位程序依次编列该IRQ连接的PCI设备处理完清除中断标志，直到所有的设备处理完成。

设备树需要配置中断路由，对应src/soc/intel/skylake/chip.h中soc_intel_skylake_config结构体的如下字段
```c
    uint8_t pirqa_routing;
	uint8_t pirqb_routing;
	uint8_t pirqc_routing;
	uint8_t pirqd_routing;
	uint8_t pirqe_routing;
	uint8_t pirqf_routing;
	uint8_t pirqg_routing;
	uint8_t pirqh_routing;
```

# ioapic

ioapic是南桥上的一个设备，映射到内存空间[0xFEC00000-0xFECFFFFF]
其中有三个寄存器
IDX (offset 00h, size 32bits)
DAT (0ffset 10h, size 32bits)
EOIR(offset 40h, size 32bits)

通过这三个寄存器可以间接访问ioapic空间，ioapic空间以4字节编址，即一个地址对应32bits。对DAT读写对应读取地址为IDX的32bits数据。

在coreboot中代码实现如下
```c
// 读取ioapic空间，偏移量为reg的寄存器的值
// ioapic_base对应ioapic映射到的内存地址
// reg对应ioapic空间的偏移量
u32 io_apic_read(void *ioapic_base, u32 reg)
{
	write32(ioapic_base, reg);
	return read32(ioapic_base + 0x10);
}

// 写ioapic空间，偏移量为reg，值为value
// ioapic_base对应ioapic映射到的内存地址
// reg对应ioapic空间的偏移量
// value对应要写入的数据
void io_apic_write(void *ioapic_base, u32 reg, u32 value)
{
	write32(ioapic_base, reg);
	write32(ioapic_base + 0x10, value);
}
```

ioapic空间寄存器如下

ID   (offset 00h, size 32bits)，APIC ID用于标示一个APIC设备（Local APIC / IO APIC）
VER  (offset 01h, size 32bits)，APIC版本信息，以及中断重定向入口条目数（条目数在上电时可以读写一次，固件程序可以写入需要的值，把部分重定向入口保留给固件程序使用）
RTEn (offset 10h + 2 * n, size 64bits)
    63:56 Destination Field             目标APIC设备（CPU），根据Destination Field域的值意义不同，Physical Mode(Destination Mode = 0) 表示目标处理器的APIC ID，Logical Mode(Destination Mode = 1)表示一组处理器
    16:16 Interrupt Mask                中断屏蔽位，为1时屏蔽中断脚
    15:15 Trigger Mode                  中断触发方式，0边沿触发，1电平触发
    14:14 Remote IRR                    只对电平触发中断有效，当IOAPIC接受中断后置位该位，在写EOI时清除该位
    13:13 Interrupt Input Pin Polarity  中断触发的有效电平，0高电平，1低电平
    12:12 Delivery Status               传送状态，0->当前没有中断;1->ioapic已经接受到中断，但由于某种原因中断还未传送给lapic
    11:11 Destination Mode              0->Physical Mode，1->Logical Mode
    10:8  Delivery Mode                 传送模式，用于指定中断以何种放送发送给CPU
    7:0   Interrupt Vector              中断向量
    
    
# PMC（Power Management Configuration）

其中有一个GPE（General Puropse Event），用于唤醒处理器或者触发中断（触发中断跟GPIO的配置有关）
相关寄存器有
GPE_STS：状态，写1清0
GPE_EN：使能位
GPIO_CFG：配置位，设置IO口映射到的GPE

设备树需要配置使能以及IO映射，对应src/soc/intel/skylake/chip.h中soc_intel_skylake_config结构体的如下字段
```
	/* 使能位配置 */
	uint32_t gpe0_en_1; /* GPE0_EN_31_0 */
	uint32_t gpe0_en_2; /* GPE0_EN_63_32 */
	uint32_t gpe0_en_3; /* GPE0_EN_95_64 */
	uint32_t gpe0_en_4; /* GPE0_EN_127_96 / GPE_STD */
	
	/* GPE映射到IO */
	uint8_t gpe0_dw0; /* GPE0_31_0 STS/EN */
	uint8_t gpe0_dw1; /* GPE0_63_32 STS/EN */
	uint8_t gpe0_dw2; /* GPE0_95_64 STS/EN */
```

# s0ix state


s0ix状态是英特尔soc待机状态。s0ix状态下会关闭部分soc，在他们不需要使用时。s0ix是soc最深的休眠状态。

设备树可以使能s0ix状态，对应src/soc/intel/skylake/chip.h中soc_intel_skylake_config结构体的如下字段
```
    /* Enable S0iX support */
	int s0ix_enable;
```

此配置主要用于生成ACPI表(SSDT表，其中记录了CPU状态以及配置信息)

# DPTF(Intel ® Dynamic Platform and Thermal Framework)

英特尔热量动态管理平台

设备树可以使能DPTF，对应src/soc/intel/skylake/chip.h中soc_intel_skylake_config结构体的如下字段
```
	/* Enable DPTF support */
	int dptf_enable;
```
此变量会在ACPI中使用，在SMI程序中也会使用。为此coreboot定义了一个结构GNVS，在SMI/ACPI以及OSPM中传递这些信息。

在C程序中定义的GNVS位于`src/soc/intel/skylake/include/soc/nvs.h`中

在ACPI中定义的GNVS位于`src/soc/intel/skylake/acpi/globalnvs.asl`中

在写ACPI表时访问dptf_enable为GNVS中的一个字段DPTE赋值，代码位于`src/soc/intel/skylake/acpi.c`中的acpi_create_gnvs函数中

在SOC的ACPI代码中使用，基本都用与DPTF相关设备STA函数中。基本格式都一样，如下：
```
    Method (_STA)
	{
		If (LEqual (\DPTE, One)) {
			Return (0xF)
		} Else {
			Return (0x0)
		}
	}
```
此函数是acpi中的一个重要函数，用于获取设备的状态，通过DPTE来使能DPTF相关设备
bit0 - 置位，如果设备存在
bit1 - 置位，如果设备启用并解码资源
bit2 - 置位，如果需要在UI中显示
bit3 - 置位，如果设备正常工作
bit4 - 置位，如果设备使用电池供电


# 电源门控策略

在PMC内存映射空间，有三个寄存器，用于配置在S3、S4、S5下的电源门控策略，它不直接影响电源，但其他硬件可以动态应用调节电源

设备树中有电源门控配置，对应src/soc/intel/skylake/chip.h中soc_intel_skylake_config结构体的如下字段
```
	/* Deep SX enables */
	int deep_s3_enable_ac;
	int deep_s3_enable_dc;
	int deep_s5_enable_ac;
	int deep_s5_enable_dc;

	/*
	 * Deep Sx Configuration
	 *  DSX_EN_WAKE_PIN       - Enable WAKE# pin
	 *  DSX_EN_LAN_WAKE_PIN   - Enable LAN_WAKE# pin
	 *  DSX_EN_AC_PRESENT_PIN - Enable AC_PRESENT pin
	 */
	uint32_t deep_sx_config;
```

# CPU 热量相关的配置

此配置作用与CPU的MSR

设备树中有对应的热量控制配置，对应src/soc/intel/skylake/chip.h中soc_intel_skylake_config结构体的如下字段
```
    /* TCC activation offset */
	int tcc_offset;
```
此字段最终被写入MSR_TEMPERATURE_TARGET[24:27]，配置值可以通过读取MSR获取

MSR读取(代码来自inteltool)
```
// 第一步加载内核模块 : modprobe msr

static int open_and_seek(int cpu, unsigned long msr, int mode, int *fd)
{
	char dev[512];
	char temp_string[50];

	snprintf(dev, sizeof(dev), "/dev/cpu/%d/msr", cpu);
	*fd = open(dev, mode);

	if (*fd < 0) {
		sprintf(temp_string,
			"open(\"%s\"): %s\n", dev, strerror(errno));
		perror(temp_string);
		return -1;
	}

	if (lseek(*fd, msr, SEEK_SET) == (off_t)-1) {
		sprintf(temp_string, "lseek(%lu): %s\n", msr, strerror(errno));
		perror(temp_string);
		close(*fd);
		return -1;
	}

	return 0;
}

msr_t rdmsr_from_cpu(int cpu, unsigned long addr)
{
	int fd;
	msr_t msr = { 0xffffffff, 0xffffffff };
	uint32_t buf[2];
	char temp_string[50];

	if (open_and_seek(cpu, addr, O_RDONLY, &fd) < 0) {
		sprintf(temp_string, "Could not read MSR for CPU#%d", cpu);
		perror(temp_string);
	}

	if (read(fd, buf, 8) == 8) {
		msr.lo = buf[0];
		msr.hi = buf[1];
	}

	close(fd);

	return msr;
}

int get_number_of_cpus(void)
{
	return sysconf(_SC_NPROCESSORS_ONLN);
}
```

# CPU热量限制

此配置用于控制CPU热量（设置MSR）

位于设备树中，对应src/soc/intel/skylake/chip.h中soc_intel_skylake_config结构体的如下字段
```
	/* PL2 Override value in Watts */
	u32 tdp_pl2_override;

	/* SysPL2 Value in Watts */
	u32 tdp_psyspl2;
```
相关代码位于src/soc/intel/skylake/cpu.c set_power_limits

可以参照代码，并根据机器的MSR推算出具体配置
