{
	"inputs": [
		"clk_a",
		"reset",
		"clk_b",
		"clk_c"
	],

	"outputs": [
		"compare_done_reg[3]",
		"compare_done_reg[2]",
		"compare_done_reg[1]",
		"compare_done_reg[0]"
	]
}
