|NPU
clk => clk.IN17
rst => rst.IN16
enable => enable.IN1
raw_in[3][0] => raw_in[3][0].IN1
raw_in[3][1] => raw_in[3][1].IN1
raw_in[3][2] => raw_in[3][2].IN1
raw_in[3][3] => raw_in[3][3].IN1
raw_in[3][4] => raw_in[3][4].IN1
raw_in[3][5] => raw_in[3][5].IN1
raw_in[3][6] => raw_in[3][6].IN1
raw_in[3][7] => raw_in[3][7].IN1
raw_in[3][8] => raw_in[3][8].IN1
raw_in[3][9] => raw_in[3][9].IN1
raw_in[3][10] => raw_in[3][10].IN1
raw_in[3][11] => raw_in[3][11].IN1
raw_in[3][12] => raw_in[3][12].IN1
raw_in[3][13] => raw_in[3][13].IN1
raw_in[3][14] => raw_in[3][14].IN1
raw_in[3][15] => raw_in[3][15].IN1
raw_in[2][0] => raw_in[2][0].IN1
raw_in[2][1] => raw_in[2][1].IN1
raw_in[2][2] => raw_in[2][2].IN1
raw_in[2][3] => raw_in[2][3].IN1
raw_in[2][4] => raw_in[2][4].IN1
raw_in[2][5] => raw_in[2][5].IN1
raw_in[2][6] => raw_in[2][6].IN1
raw_in[2][7] => raw_in[2][7].IN1
raw_in[2][8] => raw_in[2][8].IN1
raw_in[2][9] => raw_in[2][9].IN1
raw_in[2][10] => raw_in[2][10].IN1
raw_in[2][11] => raw_in[2][11].IN1
raw_in[2][12] => raw_in[2][12].IN1
raw_in[2][13] => raw_in[2][13].IN1
raw_in[2][14] => raw_in[2][14].IN1
raw_in[2][15] => raw_in[2][15].IN1
raw_in[1][0] => raw_in[1][0].IN1
raw_in[1][1] => raw_in[1][1].IN1
raw_in[1][2] => raw_in[1][2].IN1
raw_in[1][3] => raw_in[1][3].IN1
raw_in[1][4] => raw_in[1][4].IN1
raw_in[1][5] => raw_in[1][5].IN1
raw_in[1][6] => raw_in[1][6].IN1
raw_in[1][7] => raw_in[1][7].IN1
raw_in[1][8] => raw_in[1][8].IN1
raw_in[1][9] => raw_in[1][9].IN1
raw_in[1][10] => raw_in[1][10].IN1
raw_in[1][11] => raw_in[1][11].IN1
raw_in[1][12] => raw_in[1][12].IN1
raw_in[1][13] => raw_in[1][13].IN1
raw_in[1][14] => raw_in[1][14].IN1
raw_in[1][15] => raw_in[1][15].IN1
raw_in[0][0] => raw_in[0][0].IN1
raw_in[0][1] => raw_in[0][1].IN1
raw_in[0][2] => raw_in[0][2].IN1
raw_in[0][3] => raw_in[0][3].IN1
raw_in[0][4] => raw_in[0][4].IN1
raw_in[0][5] => raw_in[0][5].IN1
raw_in[0][6] => raw_in[0][6].IN1
raw_in[0][7] => raw_in[0][7].IN1
raw_in[0][8] => raw_in[0][8].IN1
raw_in[0][9] => raw_in[0][9].IN1
raw_in[0][10] => raw_in[0][10].IN1
raw_in[0][11] => raw_in[0][11].IN1
raw_in[0][12] => raw_in[0][12].IN1
raw_in[0][13] => raw_in[0][13].IN1
raw_in[0][14] => raw_in[0][14].IN1
raw_in[0][15] => raw_in[0][15].IN1
done << Equal0.DB_MAX_OUTPUT_PORT_TYPE
raw_out[3][0] << processor:p33.sum_out
raw_out[3][1] << processor:p33.sum_out
raw_out[3][2] << processor:p33.sum_out
raw_out[3][3] << processor:p33.sum_out
raw_out[3][4] << processor:p33.sum_out
raw_out[3][5] << processor:p33.sum_out
raw_out[3][6] << processor:p33.sum_out
raw_out[3][7] << processor:p33.sum_out
raw_out[3][8] << processor:p33.sum_out
raw_out[3][9] << processor:p33.sum_out
raw_out[3][10] << processor:p33.sum_out
raw_out[3][11] << processor:p33.sum_out
raw_out[3][12] << processor:p33.sum_out
raw_out[3][13] << processor:p33.sum_out
raw_out[3][14] << processor:p33.sum_out
raw_out[3][15] << processor:p33.sum_out
raw_out[2][0] << processor:p32.sum_out
raw_out[2][1] << processor:p32.sum_out
raw_out[2][2] << processor:p32.sum_out
raw_out[2][3] << processor:p32.sum_out
raw_out[2][4] << processor:p32.sum_out
raw_out[2][5] << processor:p32.sum_out
raw_out[2][6] << processor:p32.sum_out
raw_out[2][7] << processor:p32.sum_out
raw_out[2][8] << processor:p32.sum_out
raw_out[2][9] << processor:p32.sum_out
raw_out[2][10] << processor:p32.sum_out
raw_out[2][11] << processor:p32.sum_out
raw_out[2][12] << processor:p32.sum_out
raw_out[2][13] << processor:p32.sum_out
raw_out[2][14] << processor:p32.sum_out
raw_out[2][15] << processor:p32.sum_out
raw_out[1][0] << processor:p31.sum_out
raw_out[1][1] << processor:p31.sum_out
raw_out[1][2] << processor:p31.sum_out
raw_out[1][3] << processor:p31.sum_out
raw_out[1][4] << processor:p31.sum_out
raw_out[1][5] << processor:p31.sum_out
raw_out[1][6] << processor:p31.sum_out
raw_out[1][7] << processor:p31.sum_out
raw_out[1][8] << processor:p31.sum_out
raw_out[1][9] << processor:p31.sum_out
raw_out[1][10] << processor:p31.sum_out
raw_out[1][11] << processor:p31.sum_out
raw_out[1][12] << processor:p31.sum_out
raw_out[1][13] << processor:p31.sum_out
raw_out[1][14] << processor:p31.sum_out
raw_out[1][15] << processor:p31.sum_out
raw_out[0][0] << processor:p30.sum_out
raw_out[0][1] << processor:p30.sum_out
raw_out[0][2] << processor:p30.sum_out
raw_out[0][3] << processor:p30.sum_out
raw_out[0][4] << processor:p30.sum_out
raw_out[0][5] << processor:p30.sum_out
raw_out[0][6] << processor:p30.sum_out
raw_out[0][7] << processor:p30.sum_out
raw_out[0][8] << processor:p30.sum_out
raw_out[0][9] << processor:p30.sum_out
raw_out[0][10] << processor:p30.sum_out
raw_out[0][11] << processor:p30.sum_out
raw_out[0][12] << processor:p30.sum_out
raw_out[0][13] << processor:p30.sum_out
raw_out[0][14] << processor:p30.sum_out
raw_out[0][15] << processor:p30.sum_out
countOut[0] << counter:counter_inst.count
countOut[1] << counter:counter_inst.count
countOut[2] << counter:counter_inst.count
countOut[3] << counter:counter_inst.count


|NPU|counter:counter_inst
clk => auxCount[0].CLK
clk => auxCount[1].CLK
clk => auxCount[2].CLK
clk => auxCount[3].CLK
rst => auxCount[0].ACLR
rst => auxCount[1].ACLR
rst => auxCount[2].ACLR
rst => auxCount[3].ACLR
enable => auxCount[0].ENA
enable => auxCount[3].ENA
enable => auxCount[2].ENA
enable => auxCount[1].ENA
count[0] <= auxCount[0].DB_MAX_OUTPUT_PORT_TYPE
count[1] <= auxCount[1].DB_MAX_OUTPUT_PORT_TYPE
count[2] <= auxCount[2].DB_MAX_OUTPUT_PORT_TYPE
count[3] <= auxCount[3].DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p00
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p10
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p20
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p30
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p01
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p11
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p21
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p31
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p02
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p12
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p22
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p32
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p03
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p13
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p23
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|NPU|processor:p33
clk => self_value[0].CLK
clk => self_value[1].CLK
clk => self_value[2].CLK
clk => self_value[3].CLK
clk => self_value[4].CLK
clk => self_value[5].CLK
clk => self_value[6].CLK
clk => self_value[7].CLK
clk => self_value[8].CLK
clk => self_value[9].CLK
clk => self_value[10].CLK
clk => self_value[11].CLK
clk => self_value[12].CLK
clk => self_value[13].CLK
clk => self_value[14].CLK
clk => self_value[15].CLK
clk => self_out[0]~reg0.CLK
clk => self_out[1]~reg0.CLK
clk => self_out[2]~reg0.CLK
clk => self_out[3]~reg0.CLK
clk => self_out[4]~reg0.CLK
clk => self_out[5]~reg0.CLK
clk => self_out[6]~reg0.CLK
clk => self_out[7]~reg0.CLK
clk => self_out[8]~reg0.CLK
clk => self_out[9]~reg0.CLK
clk => self_out[10]~reg0.CLK
clk => self_out[11]~reg0.CLK
clk => self_out[12]~reg0.CLK
clk => self_out[13]~reg0.CLK
clk => self_out[14]~reg0.CLK
clk => self_out[15]~reg0.CLK
clk => sum_out[0]~reg0.CLK
clk => sum_out[1]~reg0.CLK
clk => sum_out[2]~reg0.CLK
clk => sum_out[3]~reg0.CLK
clk => sum_out[4]~reg0.CLK
clk => sum_out[5]~reg0.CLK
clk => sum_out[6]~reg0.CLK
clk => sum_out[7]~reg0.CLK
clk => sum_out[8]~reg0.CLK
clk => sum_out[9]~reg0.CLK
clk => sum_out[10]~reg0.CLK
clk => sum_out[11]~reg0.CLK
clk => sum_out[12]~reg0.CLK
clk => sum_out[13]~reg0.CLK
clk => sum_out[14]~reg0.CLK
clk => sum_out[15]~reg0.CLK
rst => self_value[0].ACLR
rst => self_value[1].ACLR
rst => self_value[2].ACLR
rst => self_value[3].ACLR
rst => self_value[4].ACLR
rst => self_value[5].ACLR
rst => self_value[6].ACLR
rst => self_value[7].ACLR
rst => self_value[8].ACLR
rst => self_value[9].ACLR
rst => self_value[10].ACLR
rst => self_value[11].ACLR
rst => self_value[12].ACLR
rst => self_value[13].ACLR
rst => self_value[14].ACLR
rst => self_value[15].ACLR
rst => self_out[0]~reg0.ACLR
rst => self_out[1]~reg0.ACLR
rst => self_out[2]~reg0.ACLR
rst => self_out[3]~reg0.ACLR
rst => self_out[4]~reg0.ACLR
rst => self_out[5]~reg0.ACLR
rst => self_out[6]~reg0.ACLR
rst => self_out[7]~reg0.ACLR
rst => self_out[8]~reg0.ACLR
rst => self_out[9]~reg0.ACLR
rst => self_out[10]~reg0.ACLR
rst => self_out[11]~reg0.ACLR
rst => self_out[12]~reg0.ACLR
rst => self_out[13]~reg0.ACLR
rst => self_out[14]~reg0.ACLR
rst => self_out[15]~reg0.ACLR
rst => sum_out[0]~reg0.ACLR
rst => sum_out[1]~reg0.ACLR
rst => sum_out[2]~reg0.ACLR
rst => sum_out[3]~reg0.ACLR
rst => sum_out[4]~reg0.ACLR
rst => sum_out[5]~reg0.ACLR
rst => sum_out[6]~reg0.ACLR
rst => sum_out[7]~reg0.ACLR
rst => sum_out[8]~reg0.ACLR
rst => sum_out[9]~reg0.ACLR
rst => sum_out[10]~reg0.ACLR
rst => sum_out[11]~reg0.ACLR
rst => sum_out[12]~reg0.ACLR
rst => sum_out[13]~reg0.ACLR
rst => sum_out[14]~reg0.ACLR
rst => sum_out[15]~reg0.ACLR
enable => self_value[0].ENA
enable => self_out[15]~reg0.ENA
enable => self_out[14]~reg0.ENA
enable => self_out[13]~reg0.ENA
enable => self_out[12]~reg0.ENA
enable => self_out[11]~reg0.ENA
enable => self_out[10]~reg0.ENA
enable => self_out[9]~reg0.ENA
enable => self_out[8]~reg0.ENA
enable => self_out[7]~reg0.ENA
enable => self_out[6]~reg0.ENA
enable => self_out[5]~reg0.ENA
enable => self_out[4]~reg0.ENA
enable => self_out[3]~reg0.ENA
enable => self_out[2]~reg0.ENA
enable => self_out[1]~reg0.ENA
enable => self_out[0]~reg0.ENA
enable => self_value[15].ENA
enable => self_value[14].ENA
enable => self_value[13].ENA
enable => self_value[12].ENA
enable => self_value[11].ENA
enable => self_value[10].ENA
enable => self_value[9].ENA
enable => self_value[8].ENA
enable => self_value[7].ENA
enable => self_value[6].ENA
enable => self_value[5].ENA
enable => self_value[4].ENA
enable => self_value[3].ENA
enable => self_value[2].ENA
enable => self_value[1].ENA
sum_in[0] => Add0.IN16
sum_in[1] => Add0.IN15
sum_in[2] => Add0.IN14
sum_in[3] => Add0.IN13
sum_in[4] => Add0.IN12
sum_in[5] => Add0.IN11
sum_in[6] => Add0.IN10
sum_in[7] => Add0.IN9
sum_in[8] => Add0.IN8
sum_in[9] => Add0.IN7
sum_in[10] => Add0.IN6
sum_in[11] => Add0.IN5
sum_in[12] => Add0.IN4
sum_in[13] => Add0.IN3
sum_in[14] => Add0.IN2
sum_in[15] => Add0.IN1
self_in[0] => self_value[0].DATAIN
self_in[0] => self_out[0]~reg0.DATAIN
self_in[1] => self_out[1]~reg0.DATAIN
self_in[1] => self_value[1].DATAIN
self_in[2] => self_out[2]~reg0.DATAIN
self_in[2] => self_value[2].DATAIN
self_in[3] => self_out[3]~reg0.DATAIN
self_in[3] => self_value[3].DATAIN
self_in[4] => self_out[4]~reg0.DATAIN
self_in[4] => self_value[4].DATAIN
self_in[5] => self_out[5]~reg0.DATAIN
self_in[5] => self_value[5].DATAIN
self_in[6] => self_out[6]~reg0.DATAIN
self_in[6] => self_value[6].DATAIN
self_in[7] => self_out[7]~reg0.DATAIN
self_in[7] => self_value[7].DATAIN
self_in[8] => self_out[8]~reg0.DATAIN
self_in[8] => self_value[8].DATAIN
self_in[9] => self_out[9]~reg0.DATAIN
self_in[9] => self_value[9].DATAIN
self_in[10] => self_out[10]~reg0.DATAIN
self_in[10] => self_value[10].DATAIN
self_in[11] => self_out[11]~reg0.DATAIN
self_in[11] => self_value[11].DATAIN
self_in[12] => self_out[12]~reg0.DATAIN
self_in[12] => self_value[12].DATAIN
self_in[13] => self_out[13]~reg0.DATAIN
self_in[13] => self_value[13].DATAIN
self_in[14] => self_out[14]~reg0.DATAIN
self_in[14] => self_value[14].DATAIN
self_in[15] => self_out[15]~reg0.DATAIN
self_in[15] => self_value[15].DATAIN
sum_out[0] <= sum_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[1] <= sum_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[2] <= sum_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[3] <= sum_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[4] <= sum_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[5] <= sum_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[6] <= sum_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[7] <= sum_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[8] <= sum_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[9] <= sum_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[10] <= sum_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[11] <= sum_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[12] <= sum_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[13] <= sum_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[14] <= sum_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sum_out[15] <= sum_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[0] <= self_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[1] <= self_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[2] <= self_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[3] <= self_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[4] <= self_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[5] <= self_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[6] <= self_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[7] <= self_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[8] <= self_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[9] <= self_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[10] <= self_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[11] <= self_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[12] <= self_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[13] <= self_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[14] <= self_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
self_out[15] <= self_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


