{"patent_id": "10-2023-0128139", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0045183", "출원번호": "10-2023-0128139", "발명의 명칭": "복합방열부 내장형 전극판, 이를 포함하는 반도체용 방열기판 및 그 제조방법", "출원인": "아이엠에이치", "발명자": "이종은"}}
{"patent_id": "10-2023-0128139", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전극용 금속 재료로 이루어지고, 소정 두께의 평판 형상을 가진 주전극층;평면적으로 볼 때 상기 주전극층에서 반도체 소자가 실장될 위치에 대응되게 배치되고, 상기 소정의 두께보다얕은 깊이로 형성된 홈 내에 금속 매질 및 상기 금속 매질 내에 분산된 고방열성 입자를 포함하는 복합 재료가충전된 복합방열부;전극용 금속 재료로 이루어지고, 상기 주전극층 및 상기 복합방열부의 상면을 덮는 전극 커버층; 및전도성 금속으로 이루어지고, 상기 주전극층 및 상기 복합방열부의 상면과 상기 전극 커버층 사이에 배치되어양쪽을 서로 접합시키는 브레이징 접합층; 을 포함하는,복합방열부 내장형 전극판."}
{"patent_id": "10-2023-0128139", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 복합방열부의 상기 금속 매질은 상기 주전극층을 이루는 전극용 금속 재료와 동일한 금속 재료로 이루어지고, 상기 고방열성 입자는 상기 전극용 금속 재료보다 열전도율이 높은 소재를 포함하는,복합방열부 내장형 전극판."}
{"patent_id": "10-2023-0128139", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항 또는 제2항에 있어서,상기 전극 커버층은 상기 주전극층과 동일한 전극용 금속 재료로 이루어진,복합방열부 내장형 전극판."}
{"patent_id": "10-2023-0128139", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "회로 설계에 따라 다수의 반도체 소자가 실장될 위치에 대응되도록 다수의 복합방열부가 내장된 복합방열부 내장형 전극판; 및상기 복합방열부 내장형 전극판의 하부에 접합되고 전기적으로 절연되며 상기 복합방열부 내장형 전극판으로부터 전도된 열을 발산하는 베이스 기판; 을 포함하고,상기 복합방열부 내장형 전극판은,전극용 금속 재료로 이루어지고, 소정 두께의 평판 형상을 가진 주전극층;평면적으로 볼 때 상기 주전극층에서 반도체 소자가 실장될 위치에 대응되게 배치되고, 상기 소정의 두께보다얕은 깊이로 형성된 홈 내에 금속 매질 및 상기 금속 매질 내에 분산된 고방열성 입자를 포함하는 복합 재료가충전된 복합방열부;전극용 금속 재료로 이루어지고, 상기 주전극층 및 상기 복합방열부의 상면을 덮는 전극 커버층;전도성 금속으로 이루어지고, 상기 주전극층 및 상기 복합방열부의 상면과 상기 전극 커버층 사이에 배치되어양쪽을 서로 접합시키는 브레이징 접합층; 을 포함하는,반도체용 방열기판."}
{"patent_id": "10-2023-0128139", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,공개특허 10-2025-0045183-3-상기 베이스 기판은, 구리 또는 알루미늄으로 형성된 금속 베이스; 및 절연성 수지로 이루어져 상기 금속 베이스와 상기 복합방열부 내장형 전극판 사이에 층을 이루며 배치된절연층; 을 포함하는,반도체용 방열기판."}
{"patent_id": "10-2023-0128139", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제4항에 있어서,상기 베이스 기판은 세라믹 베이스를 포함하고, 상기 세라믹 베이스는 상기 복합방열부 내장형 전극판 저면과 다이렉트 본딩된, 반도체용 방열기판."}
{"patent_id": "10-2023-0128139", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제4항에 있어서,상기 복합방열부의 상기 금속 매질은 상기 주전극층을 이루는 전극용 금속 재료와 동일한 금속 재료로 이루어지고, 상기 고방열성 입자는 상기 전극용 금속 재료보다 열전도율이 높은 소재를 포함하는,반도체용 방열기판."}
{"patent_id": "10-2023-0128139", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "전극용 금속 재료로 이루어져 소정의 두께를 가진 평판 형태의 주전극층을 마련하고, 평면적으로 볼 때 상기 주전극층에서 반도체 소자가 실장될 위치에 대응되게 상기 소정의 두께보다 얕은 깊이로 복합방열부용 홈을 형성하는 단계;상기 홈 내에 금속 매질과 상기 금속 매질 내에 분산된 고방열성 입자를 포함하는 복합소재로 이루어진 복합방열부를 형성하는 단계;전극용 금속 재료로 이루어진 전극 커버층을 상기 주전극층 및 상기 복합방열부의 상면에 브레이징 공정을 통해접합하는 단계; 를 포함하는,복합방열부 내장형 전극판의 제조 방법."}
{"patent_id": "10-2023-0128139", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 주전극층에 상기 복합방열부용 홈을 형성하는 단계는 펀치로 상기 주전극층의 상면에 상기 복합방열부용홈을 형성하는 프레스 공정 및 상기 프레스 공정으로 인해 생긴 상기 주전극층의 저면의 돌출부를 연마 또는 절삭하는 평탄화 공정을 포함하는,복합방열부 내장형 전극판의 제조 방법."}
{"patent_id": "10-2023-0128139", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제8항에 있어서,상기 브레이징 공정은 진공 상태에서 진행되는,복합방열부 내장형 전극판의 제조 방법."}
{"patent_id": "10-2023-0128139", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "반도체 소자 접합 부위의 국소적 방열 성능을 향상시키고, 접합 부위의 선팽창을 억제함으로써 반도체 소자와 전극 사이의 선팽창율의 차이에 따른 스트레스를 경감시킬 수 있도록 복합방열부가 내장된 전극판과 이를 포함하 는 반도체용 방열기판, 그리고 복합방열부 내장형 전극판의 제조 방법이 제공된다. 본 발명에 따른 복합방열부 (뒷면에 계속)"}
{"patent_id": "10-2023-0128139", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 소자 실장용 전극판, 방열기판 및 그 제조방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 발열량이 많은 반도체 소자 실장용의 회로 기판에 적용되는 전극판의 구조와, 이를 포함하는 방열기판, 및 이를제조하는 방법에 관한 것이다."}
{"patent_id": "10-2023-0128139", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 전력 산업 분야에서는 태양광 발전이나 풍력 발전 등의 신재생 에너지 설비에 관한 연구개발을 비롯하여, 전기 자동차, 로봇 등 전기를 동력원으로 하여 작동되는 장치들의 효율 향상을 위한 연구개발이 적극적으로 이 루어지고 있다. 여기에 사용되는 핵심 부품은 파워 디바이스를 활용한 파워 모듈, 즉 전력 반도체 모듈이다. 조 명 분야에서도 자동차 전조등, 가로등, 스마트팜용 식물 생장등과 같이 높은 출력이 필요한 LED 광원에 대해 효 율성과 수명을 향상시키기 기술의 연구개발이 이루어지고 있다. 이들 파워 디바이스는, 사용되는 전류는 수십~수백 암페어(Ampere)에 이르고, 또한 전압도 수십~수천 볼트 (Volt)에 이르는 등, 고전력(High-power)을 다루기 때문에 디바이스 모듈에서 발생하는 열이 많다. 그 열에 의 해 디바이스의 오동작과 신뢰성 문제가 발생하기 쉽다. 이러한 불량 또는 효율 저하를 방지하기 위해서 반도체 소자에서 발생한 열을 어떻게 신속히 방출시킬 것인가가 관건이다. 고출력 LED 광원 모듈의 경우에도 방열은 장 치의 수명과 효율에 직결되는 결정적인 요소이다. 인공지능 또는 클라우드 컴퓨팅을 위한 연산장치에 있어서도 방열은 매우 중요한 요소이다. 일반적인 인쇄회로기판은 동박으로 이루어진 전극층에 에칭 또는 도금 공정에 의해 전극 패턴이 형성된 것으로, 동박의 두께가 얇으면 전기 저항이 커서 앞서 언급된 고전력 반도체 디바이스에 적합하지 않고, 동박의 두께가 두꺼우면 에칭 또는 도금 공정의 한계에 부딪치게 된다. 충분한 두께의 전극 패턴 확보라는 기술적 과제의 해결 을 위해, 출원인은 등록특허 제10-2055587호, 제10-2283906호, 제10-2120785호를 통해 전극 금속층의 두께 중 전부 또는 일부를 절삭 가공하여 반도체용 방열기판의 성능, 내구성 및 생산성을 향상시키고, 오염 물질 배출을 감소시킬 수 있는 구성 및 제조방법을 제시해 오고 있다. 한편, 전극 패턴을 이루는 전극 금속층은 통상 구리, 은 등의 금속으로 이루어지고, 고전력 반도체 소자는 상기 전극 패턴의 표면에 솔더링(Soldering) 또는 신터링(Sintering) 공정을 통해 접합된다. 그런데, 반도체 소자의 발열과 냉각으로 인해 전극 금속층의 온도가 변화될 때, 전극 금속층의 선팽창계수가 반도체 소자의 선팽창계수 와 다르다는 점이 접합 부위에 스트레스로 작용하게 된다. 이러한 스트레스에 반복적으로 노출되면 접합 부위에 균열이 생겨 열전도 특성이 악화되거나, 반도체 소자의 탈락으로까지 이어질 수 있다는 문제가 있다. 선행기술문헌 특허문헌 (특허문헌 0001) 등록특허 제10-2055587호 (특허문헌 0002) 등록특허 제10-2120785호 (특허문헌 0003) 등록특허 제10-2283906호 (특허문헌 0004) 공개특허공보 제10-2023-0089447호(2023.06.20)"}
{"patent_id": "10-2023-0128139", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 반도체 소자 실장용 전극판, 방열기판 및 그 제조방법에 관한 것으로, 반도체 소자 접합 부위의 국소 적 방열 성능을 향상시키고, 접합 부위의 선팽창을 억제함으로써 반도체 소자와 전극 사이의 선팽창율의 차이에 따른 스트레스를 경감시킬 수 있도록 복합방열부가 내장된 전극판과 이를 포함하는 반도체용 방열기판을 제공하 고, 이러한 전극판 및 반도체용 방열기판을 효율적으로 제조하는 방법을 제공하는 데에 그 목적이 있다."}
{"patent_id": "10-2023-0128139", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "전술한 과제의 해결을 위하여, 본 발명에 따른 복합방열부 내장형 전극판은, 전극용 금속 재료로 이루어지고, 소정 두께의 평평한 판 형상을 가진 주전극층; 평면적으로 볼 때 상기 주전극층에서 반도체 소자가 실장될 위치 에 대응되게 배치되고, 상기 소정의 두께보다 얕은 깊이로 형성된 홈 내에 금속 매질 및 상기 금속 매질 내에분산된 고방열성 입자를 포함하는 복합 재료가 충전된 복합방열부; 전극용 금속 재료로 이루어지고, 상기 주전 극층 및 상기 복합방열부의 상면을 덮는 전극 커버층; 및 전도성 금속으로 이루어지고, 상기 주전극층 및 상기 복합방열부의 상면과 상기 전극 커버층 사이에 배치되어 양쪽을 서로 접합시키는 브레이징 접합층; 을 포함하여 구성된다. 상기 복합방열부의 상기 금속 매질은 상기 주전극층을 이루는 전극용 금속 재료와 동일한 금속 재료로 이루어지 고, 상기 고방열성 입자는 상기 전극용 금속 재료보다 열전도율이 높은 소재를 포함할 수 있다. 상기 전극 커버층은 상기 주전극층과 동일한 전극용 금속 재료로 이루어질 수 있다. 한편, 본 발명의 한 측면에 따른 반도체용 방열기판은, 회로 설계에 따라 다수의 반도체 소자가 실장될 위치에 대응되도록 다수의 복합방열부가 내장된 복합방열부 내장형 전극판; 및 상기 복합방열부 내장형 전극판의 하부 에 접합되고 전기적으로 절연되며 상기 복합방열부 내장형 전극판으로부터 전도된 열을 발산하는 베이스 기판; 을 포함하고, 상기 복합방열부 내장형 전극판은, 전극용 금속 재료로 이루어지고, 소정 두께의 평평한 판 형상 을 가진 주전극층; 평면적으로 볼 때 상기 주전극층에서 반도체 소자가 실장될 위치에 대응되게 배치되고, 상기 소정의 두께보다 얕은 깊이로 형성된 홈 내에 금속 매질 및 상기 금속 매질 내에 분산된 고방열성 입자를 포함 하는 복합 재료가 충전된 복합방열부; 전극용 금속 재료로 이루어지고, 상기 주전극층 및 상기 복합방열부의 상 면을 덮는 전극 커버층; 전도성 금속으로 이루어지고, 상기 주전극층 및 상기 복합방열부의 상면과 상기 전극 커버층 사이에 배치되어 양쪽을 서로 접합시키는 브레이징 접합층; 을 포함하여 구성된다. 상기 베이스 기판은, 구리 또는 알루미늄으로 형성된 금속 베이스; 및 절연성 수지로 이루어져 상기 금속 베이 스와 상기 복합방열부 내장형 전극판 사이에 층을 이루며 배치된 절연층; 을 포함할 수 있다. 상기 베이스 기판은 세라믹 베이스를 포함하고, 상기 세라믹 베이스는 상기 복합방열부 내장형 전극판 저면과 다이렉트 본딩될 수도 있다. 상기 복합방열부의 상기 금속 매질은 상기 주전극층을 이루는 전극용 금속 재료와 동일한 금속 재료로 이루어지 고, 상기 고방열성 입자는 상기 전극용 금속 재료보다 열전도율이 높은 소재를 포함할 수 있다. 본 발명의 한 측면에 따른 것으로, 복합방열부 내장형 전극판의 제조 방법은, 전극용 금속 재료로 이루어져 소 정의 두께를 가진 금속판 형태의 주전극층을 마련하고, 평면적으로 볼 때 상기 주전극층에서 반도체 소자가 실 장될 위치에 대응되게 상기 소정의 두께보다 얕은 깊이로 복합방열부용 홈을 형성하는 단계; 상기 홈 내에 금속 매질과 상기 금속 매질 내에 분산된 고방열성 입자를 포함하는 복합소재로 이루어진 복합방열부를 형성하는 단 계; 전극용 금속 재료로 이루어진 전극 커버층을 상기 주전극층 및 상기 복합방열부의 상면에 브레이징 공정을 통해 접합하는 단계; 를 포함하여 구성된다. 상기 주전극층에 상기 복합방열부용 홈을 형성하는 단계는 펀치로 상기 주전극층의 상면에 상기 복합방열부용 홈을 형성하는 프레스 공정 및 상기 주전극층의 저면의 돌출부를 연마 또는 절삭하는 평탄화 공정을 포함할 수 있다. 상기 브레이징 공정은 진공 상태에서 진행될 수 있다."}
{"patent_id": "10-2023-0128139", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따르면, 반도체 소자 접합 부위의 국소적 방열 성능을 향상시키고, 접합 부위의 선팽창을 억제함으로 써 반도체 소자와 전극 사이의 선팽창율의 차이에 따른 스트레스를 경감시킬 수 있도록 복합방열부가 내장된 전 극판과 이를 포함하는 반도체용 방열기판이 제공된다. 또한, 이러한 전극판 및 반도체용 방열기판을 효율적으로 제조하는 방법이 제공된다."}
{"patent_id": "10-2023-0128139", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서는 도면을 참조하여 본 발명의 다양한 실시예를 설명한다. 실시예를 통해 본 발명의 기술적 사상이 좀 더 명확하게 이해될 수 있을 것이다. 또한, 본 발명은 이하에 설명된 실시예에 한정되는 것이 아니라 본 발명이 속한 기술적 사상의 범위 내에서 다양한 형태로 변형될 수 있다. 본 명세서에서 위, 아래, 상면, 저면 등의 방 향은 별도의 언급이 있는 경우를 제외하고는 참조된 도면에 도시된 방향을 기준으로 한다. 도 1은 본 발명의 한 실시예에 따른 복합방열부 내장형 전극판을 구비한 반도체용 방열기판을 보인다. 본 실시예에 따른 반도체용 방열기판은 소정의 회로 패턴 유닛을 이루는 다수의 전극을 포함한다. 상기 다수의 전극은 인접한 전극들 사이에 배치된 패턴 스페이스에 의해 서로 분리되고 전기적으로 절연된다. 상기 패턴 스페이스는 그 깊이 중 전부 또는 일부가 절연체로 채워질 수도 있고, 빈 공간으로 이 루어질 수도 있다. 상기 다수의 전극 중 발열이 많은 반도체 소자가 접합되는 영역에는 적어도 하나의 내장 형 복합방열부가 상기 다수의 전극을 이루는 전극판의 표면 아래에 매립된 형태로 배치된다. 상기 복합방열부는 상기 전극판의 주된 소재에 준하는 수준의 열전도도를 가지면서도, 상기 전극판보다 작은 선 팽창계수를 가지는 복합소재로 이루어질 수 있다. 더 바람직하게는, 상기 복합방열부는 상기 반도체 소자에 준하는 수준의 선팽창계수를 가질 수 있다. 상기 복합방열부에는 위와 같은 열전도도 및 선팽창계수 조건을 충족하는 복합 방열소재가 적용될 수 있는 데, 예컨대 구리, 금, 은 등의 금속 매질 속에 공업용 다이아몬드 또는 흑연 입자가 분산된 복합소재가 적용될 수 있다. 복합 방열소재의 구체적인 예에 관해서는 뒤에서 좀 저 자세히 설명하기로 한다. 한편, 상기 복합방열 부는 앞서 언급된 것으로 한정되지 않으며, 통상의 전극 재료보다 선팽창계수가 낮은 텅스텐(W), 몰리브덴 (Mo), 스테인레스스틸, 또는 이들 중 일부를 포함하는 복합 소재로 이루어질 수도 있다. 또한, 상기 복합방열부 는 반도체 소자 접합 영역의 형태 및 크기에 따라, 상면 방향에서의 형상이 정사각형, 직사각형, 원형 등 다양한 형태로 형성될 수 있다. 상기 전극판은 절연성 수지로 이루어진 절연층을 매개로 히트 싱크 역할을 하는 금속 베이스의 일 면에 접합될 수 있다. 다만, 히트 싱크 역할을 하는 부재가 평판 형태의 금속 베이스로 이루어진 것은 하나 의 실시예로서 제시된 것이고, 본 발명이 여기에 한정되는 것은 아니다. 한편, 본 발명에 따른 반도체용 방열기판은 다수의 반도체 디바이스 모듈을 하나의 기판상에 제조한 후 낱 개로 절단하는 방식으로 반도체 디바이스 모듈을 대량 생산할 수 있도록, 상기 전극판 상에 배열된 다수의 회로 패턴 유닛을 포함할 수 있다. 상기 전극판에는 위치의 기준이 되는 적어도 하나의 기준점이 배치될 수 있다. 상기 기준점은 상기 전극판 또는 상기 반도체용 방열기판의 전부 또는 일부를 관통하는 구멍 형태로 마련될 수 있으나, 그 형태가 한정되는 것은 아니다. 본 실시예에 따른 반도체용 방열기 판에서 상기 다수의 회로 패턴 유닛의 배치 및 각 회로 패턴 유닛 내에서의 상기 복합방열부 의 배치에 관한 설계 및 제조 공정은 상기 기준점에 대한 상대 위치를 기준으로 한다. 도 2는 본 발명의 한 실시예에 따른 복합방열부 내장형 전극판의 패터닝 전 상태를 보인다. 복합방열부 내장형 전극판은 전술한 반도체용 방열기판(도 1 참조)의 최상층에 배치되며, 금속 베이 스 상에 절연층을 매개로 접합된 후에 패터닝 되거나, 절연층을 매개로 한 접합 전후에 걸쳐 패터닝 될 수 있다. 상기 전극판에 대한 패터닝이 수행되기 전까지 상기 전극판의 표면은 평면을 이루며, 전술한 내장형의 복합방열부는 미리 설계 및 제조된 바에 따라 반도체 소자가 실장될 위치에 배치되나, 상기 전극 판의 표면을 이루는 층의 아래에 배치되어 겉으로 노출되지 않는다. 이러한 이유로 본 도면에서 상기 복합 방열부는 점선으로 표현되었다. 또한, 본 도면에서 일점쇄선으로 표현된 다수의 영역은 전극 패터닝 및 절단이 완료된 후에는 각각 반도체 디바이스 모듈용 기판을 이루게 될 다수의 회로 패턴 유닛 영역을 나타낸다. 전술한 바와 같이 상기 다수의 회로 패턴 유닛 영역 및 상기 복합방열부의 위치는 상기 기 준점에 대한 상대 위치로 정의될 수 있다. 도 3은 상기 도 2의 복합방열부 내장형 전극판의 Ⅲ-Ⅲ’단면을 보인다. 상기 전극판은 주전극층과 전극 커버층, 그리고 도전성을 띄며 상기 주전극층과 상기 전극 커버층을 서로 접합하는 브레이징 접합층을 포함하여 구성된다. 전술한 상기 복합방열부는 상기 기준점을 기준으로 미리 정해진 위치에 배치된다. 도시되지 않았으나, 반도체 소자는 상기 복합방열부 상부의 상기 전극 커버층 표면에 신터링(sintering)을 통해 부착될 수 있다. 상기 주전극층 및 상기 전극 커버층은 구리 등과 같이 전기 및 열전도도가 우수한 금속으로 이루어질 수 있다. 상기 브레이징 접 합층은 이들 주전극층 및 전극 커버층과 동일 계열의 금속 성분을 가진 것으로서 이들 모재보다 융점이 낮은 브레이징 필러 소재가 용융 및 재응고되어 형성될 수 있다. 도 4는 상기 도 3의 A영역을 확대 도시한다. 상기 주전극층, 상기 브레이징 접합층, 및 상기 전극 커버층에 관한 사항은 전술한 바와 같으며, 여기서는 전술한 복합방열부의 구성을 좀 더 상세히 설명하기로 한다. 상기 복합방열부는 구리, 은, 알루미늄 등의 금속 매질 내에 공업용 다이아몬드(Diamond) 또는 그래파이트(Graphite)와 같이 열전도율이 상기 금속 매질보다 높은 고방열성 입자가 고르게 분산된 구조로 이루어진다. 상기 복합방열부 내에서 상기 고방열성 입자, 예컨대 공업용 다이아몬드 입자는 대체로 고른 입자 크기를 가지고, 대 체로 고른 간격으로, 다수의 층상으로 분포될 수 있다. 상기 복합방열부의 금속 매질은 상기 주전극층 및 상기 전극 커버층을 이루는 금속 소재와 동일한 금속 소재로 이루어질 수 있다. 일 예로 상기 주전극층 , 상기 복합방열부의 금속 매질, 및 상기 전극 커버층은 모두 구리로 형성될 수 있다. 이 경우 상기 브레이징 접합층 역시 구리를 포함할 수 있다. 도 5 내지 도 8은 한 실시예에 따른 복합방열부 내장형 전극판의 제조 과정을 보인다. 본 실시예에 따르면, 먼저 도 5에 보이는 것처럼, 주전극층을 이루는 금속판을 다이 위에 올려 놓고 다수의 펀치 구조물이 구비된 프레스 금형으로 눌러 다수의 복합방열부용 홈을 동시에 형성할 수 있다. 상기 프레스 금형 및 다이의 설계에 미리 상기 주전극층 내에서 전술한 복합방열부 의 상대 위치가 반영되는 것이 바람직하다. 상기 다이에는 상기 복합방열부용 홈에 대응되는 위 치에 홈이 배치되어, 상기 다수의 펀치에 밀려 상기 주전극층 저면으로 돌출되어 나오는 다수의 돌기가 수용된다. 그런 다음, 도 6에 보이는 바와 같이, 상기 다수의 돌기가 돌출된 상기 주전극층의 저면에 대해 연마 기 또는 절삭 가공을 통해 상기 다수의 돌기를 제거함으로써 평탄화한다. 다음으로, 도 7에 보이는 바와 같이, 상기 다수의 복합방열부용 홈 내에 복합재료를 이용하여 상기 복합방 열부를 형성한다. 이 과정은 선행특허 문헌인 공개특허공보 제10-2023-0089447호(2023.06.20)에 개시된 바 에 따라 진행될 수 있다. 일 예를 간략히 언급하자면, 전술한 고방열성 입자인 공업용 다이아몬드 코어에 구리, 은 또는 알루미늄의 코팅층이 구비된 입자를 준비하고, 이러한 입자들을 상기 복합방열부용 홈에 채워 넣 고 프레스로 가압한 후, 방전 플라즈마 소결(Spart Plasma Sinteing)을 진행하는 과정을 반복함으로써, 다이아 몬드 입자가 구리, 은 또는 알루미늄과 같은 금속 매트릭스 내에 복수의 층상 구조로 분산된 형태의 복합방열부 를 형성할 수 있다. 다음으로, 도 8에 보이는 바와 같이, 브레이징 공정을 통해 상기 주전극층의 상면 및 상기 복합방열부(3 3)의 상면과 전극 커버층 사이에 브레이징 접합층을 형성할 수 있다. 상기 전극 커버층은 상기 주전극층과 동일하게 구리 등의 금속 소재로 이루어질 수 있다. 상기 전극 커버층은 예컨대 상기 주 전극층보다 두께가 얇은 구리판으로 이루어질 수 있다. 브레이징 접합시에는 진공 분위기에서 상기 전극 커버층을 상기 주전극층 쪽으로 적절히 밀착시켜 상기 브레이징 접합층이 기포없이 얇게 형성되 도록 하는 것이 바람직하다. 본 실시예는 복합방열부 내장형 전극판을 제조하는 방법의 일 예로서, 프레스 가공을 통해 주전극판 에 복합방열부용 홈을 형성하는 구성을 포함하는 실시예이나, 본 발명이 이에 한정되는 것은 아니다. 다른 예로서, CNC 절삭 가공을 통해 반도체 소자가 배치될 위치에 상기 복합방열부용 홈을 형성하도록 구성될 수도 있다. 상기 복합방열부용 홈을 어떤 방법으로 형성하든 상기 복합방열부용 홈의 깊이를 상기 주전극층(30 1)의 두께보다 얕게 하여 상기 복합방열부용 홈의 바닥면과 상기 주전극층의 저면 사이에 상기 주전 극층 두께의 일부가 남겨지도록 하는 것이 바람직하다. 이로써 상기 복합방열부의 아래로는 상기 주전 극층의 일부 두께가, 상기 복합방열부의 위로는 상기 전극 커버층이 배치되어, 상기 복합방열부 는 구리 등의 전극 소재로 상하가 샌드위치된 형태로 상기 복합방열부 내장형 전극판 내에 배치된다. 도 9는 본 발명의 한 실시예에 따른 반도체용 방열기판의 전극 패터닝 이전 상태를 보인다. 본 실시예는 전술한 도 5 내지 도 8의 과정을 통해 제조된 복합방열부 내장형 전극판이 베이스 기판 상에 접합된 것으로, 상기 전극판이 절연층을 매개로 금속 베이스 상에 접합된 반도체용 방열기판이다. 본 도면은 전극 패터닝이 이루어지지 않은 상태를 보인다. 전극 패터닝은 전술한 바와 같이, 상기 전극판 을 상기 금속 베이스 상에 상기 절연층으로 접합한 이후에 진행될 수도 있는데, 이 경우 본 도면과 같 은 상태에서 상기 전극판의 상면 측으로부터 절삭 가공을 통해 패턴 스페이스에 상기 절연층을 노출시 키거나, 상기 전극판의 두께 중 상당 부분을 절삭 가공으로 삭제하여 패턴 홈을 형성하고, 패턴 홈 바닥의 잔여부를 에칭을 통해 제거하여 상기 절연층을 노출시킬 수도 있다. 또한, 전극 패터닝은 상기 절연층 을 매개로한 접합 전/후의 공정으로 나누어, 접합 전에 부분 절삭 가공을 하고 접합 후에 잔여부를 에칭하는 방 식으로 진행될 수도 있다. 도 10은 본 발명의 다른 한 실시예에 따른 반도체용 방열기판의 전극 패터닝 이전 상태를 보인다. 본 발명에 따른 반도체용 방열기판의 한 실시예로서, 본 실시예는 전술한 복합방열부 내장형 전극판이 세 라믹 베이스로 이루어진 베이스 기판 상에 접합된 구조를 갖는다. 상기 전극판은 상하면이 모두 구리 로 이루어져, 세라믹 베이스 상에 직접 접합됨으로써, DBC(Direct Bonded Copper) 타입의 반도체용 방열기 판을 구성할 수 있다. 이러한 실시 형태의 반도체용 방열기판에서 상기 전극판을 패터닝하는 것도 전술한 바와 같이, 본 도면과 같이 상기 전극판이 상기 세라믹 베이스 상에 접합된 상태에서 진행될 수 있는데, 이 경우 상기 전극 판의 상면 측으로부터 절삭 가공을 통해 패턴 스페이스에 대응되는 부분에 대해 상기 전극판의 두께 중 상당 부분을 절삭 가공으로 삭제하여 패턴 홈을 형성하고, 패턴 홈 바닥의 잔여부를 에칭을 통해 제거하여 상기 세라믹 베이스를 노출시킬 수도 있다. 또한, 전극 패터닝은 다이렉트 본딩(Direct Bonding) 전/후의 공정으로 나누어, 접합 전에 부분 절삭 가공을 통해 패턴 홈을 형성하고 접합 후에 잔여부를 에칭하는 방식으로 진행될 수도 있다."}
{"patent_id": "10-2023-0128139", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 한 실시예에 따른 복합방열부 내장형 전극판을 구비한 반도체용 방열기판을 보인다. 도 2는 본 발명의 한 실시예에 따른 복합방열부 내장형 전극판의 패터닝 전 상태를 보인다. 도 3은 상기 도 2의 복합방열부 내장형 전극판의 Ⅲ-Ⅲ’단면을 보인다. 도 4는 상기 도 3의 A영역을 확대 도시한다. 도 5 내지 도 8은 한 실시예에 따른 복합방열부 내장형 전극판의 제조 과정을 보인다. 도 9는 본 발명의 한 실시예에 따른 반도체용 방열기판의 전극 패터닝 이전 상태를 보인다. 도 10은 본 발명의 다른 한 실시예에 따른 반도체용 방열기판의 전극 패터닝 이전 상태를 보인다."}
