// Generated by CIRCT firtool-1.74.0
module SRAMTemplate_139(
  input         clock,
  output        io_r_req_ready,
  input         io_r_req_valid,
  input  [8:0]  io_r_req_bits_setIdx,
  output [18:0] io_r_resp_data_0,
  output [18:0] io_r_resp_data_1,
  output [18:0] io_r_resp_data_2,
  output [18:0] io_r_resp_data_3,
  output [18:0] io_r_resp_data_4,
  output [18:0] io_r_resp_data_5,
  output [18:0] io_r_resp_data_6,
  output [18:0] io_r_resp_data_7,
  output        io_w_req_ready,
  input         io_w_req_valid,
  input  [8:0]  io_w_req_bits_setIdx,
  input  [18:0] io_w_req_bits_data_0,
  input  [18:0] io_w_req_bits_data_1,
  input  [18:0] io_w_req_bits_data_2,
  input  [18:0] io_w_req_bits_data_3,
  input  [18:0] io_w_req_bits_data_4,
  input  [18:0] io_w_req_bits_data_5,
  input  [18:0] io_w_req_bits_data_6,
  input  [18:0] io_w_req_bits_data_7,
  input  [7:0]  io_w_req_bits_waymask
);

  wire         realRen;
  wire [151:0] _array_RW0_rdata;
  assign realRen = io_r_req_valid & ~io_w_req_valid;
  array_12 array (
    .RW0_addr  (io_w_req_valid ? io_w_req_bits_setIdx : io_r_req_bits_setIdx),
    .RW0_en    (realRen | io_w_req_valid),
    .RW0_clk   (clock),
    .RW0_wmode (io_w_req_valid),
    .RW0_wdata
      ({io_w_req_bits_data_7,
        io_w_req_bits_data_6,
        io_w_req_bits_data_5,
        io_w_req_bits_data_4,
        io_w_req_bits_data_3,
        io_w_req_bits_data_2,
        io_w_req_bits_data_1,
        io_w_req_bits_data_0}),
    .RW0_rdata (_array_RW0_rdata),
    .RW0_wmask (io_w_req_bits_waymask)
  );
  assign io_r_req_ready = ~io_w_req_valid;
  assign io_r_resp_data_0 = _array_RW0_rdata[18:0];
  assign io_r_resp_data_1 = _array_RW0_rdata[37:19];
  assign io_r_resp_data_2 = _array_RW0_rdata[56:38];
  assign io_r_resp_data_3 = _array_RW0_rdata[75:57];
  assign io_r_resp_data_4 = _array_RW0_rdata[94:76];
  assign io_r_resp_data_5 = _array_RW0_rdata[113:95];
  assign io_r_resp_data_6 = _array_RW0_rdata[132:114];
  assign io_r_resp_data_7 = _array_RW0_rdata[151:133];
  assign io_w_req_ready = 1'h1;
endmodule

