Simulator report for part4
Tue Dec 18 17:03:10 2018
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 219 nodes    ;
; Simulation Coverage         ;       0.00 % ;
; Total Number of Transitions ; 0            ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Vector input source                                                                        ; part4.vwf  ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       0.00 % ;
; Total nodes checked                                 ; 219          ;
; Total output ports checked                          ; 219          ;
; Total output ports with complete 1/0-value coverage ; 0            ;
; Total output ports with no 1/0-value coverage       ; 219          ;
; Total output ports with no 1-value coverage         ; 219          ;
; Total output ports with no 0-value coverage         ; 219          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------+
; Complete 1/0-Value Coverage                     ;
+-----------+------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-----------+------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                         ;
+-------------------------------+-------------------------------+------------------+
; Node Name                     ; Output Port Name              ; Output Port Type ;
+-------------------------------+-------------------------------+------------------+
; |part4|LEDG~0                 ; |part4|LEDG~0                 ; out0             ;
; |part4|LEDG~1                 ; |part4|LEDG~1                 ; out0             ;
; |part4|LEDG~2                 ; |part4|LEDG~2                 ; out0             ;
; |part4|LEDG~3                 ; |part4|LEDG~3                 ; out0             ;
; |part4|LEDG~4                 ; |part4|LEDG~4                 ; out0             ;
; |part4|LEDG~5                 ; |part4|LEDG~5                 ; out0             ;
; |part4|LEDG~6                 ; |part4|LEDG~6                 ; out0             ;
; |part4|S0_M~0                 ; |part4|S0_M~0                 ; out0             ;
; |part4|S0_M~1                 ; |part4|S0_M~1                 ; out0             ;
; |part4|S0_M[3]                ; |part4|S0_M[3]                ; out0             ;
; |part4|S0_M~2                 ; |part4|S0_M~2                 ; out0             ;
; |part4|S0_M~3                 ; |part4|S0_M~3                 ; out0             ;
; |part4|S0_M[2]                ; |part4|S0_M[2]                ; out0             ;
; |part4|S0_M~4                 ; |part4|S0_M~4                 ; out0             ;
; |part4|S0_M~5                 ; |part4|S0_M~5                 ; out0             ;
; |part4|S0_M[1]                ; |part4|S0_M[1]                ; out0             ;
; |part4|HEX1~0                 ; |part4|HEX1~0                 ; out0             ;
; |part4|HEX1~1                 ; |part4|HEX1~1                 ; out0             ;
; |part4|HEX1~2                 ; |part4|HEX1~2                 ; out0             ;
; |part4|HEX1~3                 ; |part4|HEX1~3                 ; out0             ;
; |part4|SW[0]                  ; |part4|SW[0]                  ; out              ;
; |part4|SW[1]                  ; |part4|SW[1]                  ; out              ;
; |part4|SW[2]                  ; |part4|SW[2]                  ; out              ;
; |part4|SW[3]                  ; |part4|SW[3]                  ; out              ;
; |part4|SW[4]                  ; |part4|SW[4]                  ; out              ;
; |part4|SW[5]                  ; |part4|SW[5]                  ; out              ;
; |part4|SW[6]                  ; |part4|SW[6]                  ; out              ;
; |part4|SW[7]                  ; |part4|SW[7]                  ; out              ;
; |part4|SW[8]                  ; |part4|SW[8]                  ; out              ;
; |part4|LEDR[0]                ; |part4|LEDR[0]                ; pin_out          ;
; |part4|LEDR[1]                ; |part4|LEDR[1]                ; pin_out          ;
; |part4|LEDR[2]                ; |part4|LEDR[2]                ; pin_out          ;
; |part4|LEDR[3]                ; |part4|LEDR[3]                ; pin_out          ;
; |part4|LEDR[4]                ; |part4|LEDR[4]                ; pin_out          ;
; |part4|LEDR[5]                ; |part4|LEDR[5]                ; pin_out          ;
; |part4|LEDR[6]                ; |part4|LEDR[6]                ; pin_out          ;
; |part4|LEDR[7]                ; |part4|LEDR[7]                ; pin_out          ;
; |part4|LEDR[8]                ; |part4|LEDR[8]                ; pin_out          ;
; |part4|LEDG[0]                ; |part4|LEDG[0]                ; pin_out          ;
; |part4|LEDG[1]                ; |part4|LEDG[1]                ; pin_out          ;
; |part4|LEDG[2]                ; |part4|LEDG[2]                ; pin_out          ;
; |part4|LEDG[3]                ; |part4|LEDG[3]                ; pin_out          ;
; |part4|LEDG[4]                ; |part4|LEDG[4]                ; pin_out          ;
; |part4|LEDG[5]                ; |part4|LEDG[5]                ; pin_out          ;
; |part4|LEDG[6]                ; |part4|LEDG[6]                ; pin_out          ;
; |part4|LEDG[7]                ; |part4|LEDG[7]                ; pin_out          ;
; |part4|LEDG[8]                ; |part4|LEDG[8]                ; pin_out          ;
; |part4|HEX7[6]                ; |part4|HEX7[6]                ; pin_out          ;
; |part4|HEX7[5]                ; |part4|HEX7[5]                ; pin_out          ;
; |part4|HEX7[4]                ; |part4|HEX7[4]                ; pin_out          ;
; |part4|HEX7[3]                ; |part4|HEX7[3]                ; pin_out          ;
; |part4|HEX7[2]                ; |part4|HEX7[2]                ; pin_out          ;
; |part4|HEX7[1]                ; |part4|HEX7[1]                ; pin_out          ;
; |part4|HEX7[0]                ; |part4|HEX7[0]                ; pin_out          ;
; |part4|HEX6[6]                ; |part4|HEX6[6]                ; pin_out          ;
; |part4|HEX6[5]                ; |part4|HEX6[5]                ; pin_out          ;
; |part4|HEX6[4]                ; |part4|HEX6[4]                ; pin_out          ;
; |part4|HEX6[3]                ; |part4|HEX6[3]                ; pin_out          ;
; |part4|HEX6[2]                ; |part4|HEX6[2]                ; pin_out          ;
; |part4|HEX6[1]                ; |part4|HEX6[1]                ; pin_out          ;
; |part4|HEX6[0]                ; |part4|HEX6[0]                ; pin_out          ;
; |part4|HEX5[6]                ; |part4|HEX5[6]                ; pin_out          ;
; |part4|HEX5[5]                ; |part4|HEX5[5]                ; pin_out          ;
; |part4|HEX5[4]                ; |part4|HEX5[4]                ; pin_out          ;
; |part4|HEX5[3]                ; |part4|HEX5[3]                ; pin_out          ;
; |part4|HEX5[2]                ; |part4|HEX5[2]                ; pin_out          ;
; |part4|HEX5[1]                ; |part4|HEX5[1]                ; pin_out          ;
; |part4|HEX5[0]                ; |part4|HEX5[0]                ; pin_out          ;
; |part4|HEX4[6]                ; |part4|HEX4[6]                ; pin_out          ;
; |part4|HEX4[5]                ; |part4|HEX4[5]                ; pin_out          ;
; |part4|HEX4[4]                ; |part4|HEX4[4]                ; pin_out          ;
; |part4|HEX4[3]                ; |part4|HEX4[3]                ; pin_out          ;
; |part4|HEX4[2]                ; |part4|HEX4[2]                ; pin_out          ;
; |part4|HEX4[1]                ; |part4|HEX4[1]                ; pin_out          ;
; |part4|HEX4[0]                ; |part4|HEX4[0]                ; pin_out          ;
; |part4|HEX3[6]                ; |part4|HEX3[6]                ; pin_out          ;
; |part4|HEX3[5]                ; |part4|HEX3[5]                ; pin_out          ;
; |part4|HEX3[4]                ; |part4|HEX3[4]                ; pin_out          ;
; |part4|HEX3[3]                ; |part4|HEX3[3]                ; pin_out          ;
; |part4|HEX3[2]                ; |part4|HEX3[2]                ; pin_out          ;
; |part4|HEX3[1]                ; |part4|HEX3[1]                ; pin_out          ;
; |part4|HEX3[0]                ; |part4|HEX3[0]                ; pin_out          ;
; |part4|HEX2[6]                ; |part4|HEX2[6]                ; pin_out          ;
; |part4|HEX2[5]                ; |part4|HEX2[5]                ; pin_out          ;
; |part4|HEX2[4]                ; |part4|HEX2[4]                ; pin_out          ;
; |part4|HEX2[3]                ; |part4|HEX2[3]                ; pin_out          ;
; |part4|HEX2[2]                ; |part4|HEX2[2]                ; pin_out          ;
; |part4|HEX2[1]                ; |part4|HEX2[1]                ; pin_out          ;
; |part4|HEX2[0]                ; |part4|HEX2[0]                ; pin_out          ;
; |part4|HEX1[6]                ; |part4|HEX1[6]                ; pin_out          ;
; |part4|HEX1[5]                ; |part4|HEX1[5]                ; pin_out          ;
; |part4|HEX1[4]                ; |part4|HEX1[4]                ; pin_out          ;
; |part4|HEX1[3]                ; |part4|HEX1[3]                ; pin_out          ;
; |part4|HEX1[2]                ; |part4|HEX1[2]                ; pin_out          ;
; |part4|HEX1[1]                ; |part4|HEX1[1]                ; pin_out          ;
; |part4|HEX1[0]                ; |part4|HEX1[0]                ; pin_out          ;
; |part4|HEX0[6]                ; |part4|HEX0[6]                ; pin_out          ;
; |part4|HEX0[5]                ; |part4|HEX0[5]                ; pin_out          ;
; |part4|HEX0[4]                ; |part4|HEX0[4]                ; pin_out          ;
; |part4|HEX0[3]                ; |part4|HEX0[3]                ; pin_out          ;
; |part4|HEX0[2]                ; |part4|HEX0[2]                ; pin_out          ;
; |part4|HEX0[1]                ; |part4|HEX0[1]                ; pin_out          ;
; |part4|HEX0[0]                ; |part4|HEX0[0]                ; pin_out          ;
; |part4|bcd7seg:H_0|H~0        ; |part4|bcd7seg:H_0|H~0        ; out0             ;
; |part4|bcd7seg:H_0|H~1        ; |part4|bcd7seg:H_0|H~1        ; out0             ;
; |part4|bcd7seg:H_0|H~2        ; |part4|bcd7seg:H_0|H~2        ; out0             ;
; |part4|bcd7seg:H_0|H~3        ; |part4|bcd7seg:H_0|H~3        ; out0             ;
; |part4|bcd7seg:H_0|H~4        ; |part4|bcd7seg:H_0|H~4        ; out0             ;
; |part4|bcd7seg:H_0|H~5        ; |part4|bcd7seg:H_0|H~5        ; out0             ;
; |part4|bcd7seg:H_0|H[0]       ; |part4|bcd7seg:H_0|H[0]       ; out0             ;
; |part4|bcd7seg:H_0|H~7        ; |part4|bcd7seg:H_0|H~7        ; out0             ;
; |part4|bcd7seg:H_0|H~8        ; |part4|bcd7seg:H_0|H~8        ; out0             ;
; |part4|bcd7seg:H_0|H~9        ; |part4|bcd7seg:H_0|H~9        ; out0             ;
; |part4|bcd7seg:H_0|H~10       ; |part4|bcd7seg:H_0|H~10       ; out0             ;
; |part4|bcd7seg:H_0|H[1]       ; |part4|bcd7seg:H_0|H[1]       ; out0             ;
; |part4|bcd7seg:H_0|H~12       ; |part4|bcd7seg:H_0|H~12       ; out0             ;
; |part4|bcd7seg:H_0|H[2]       ; |part4|bcd7seg:H_0|H[2]       ; out0             ;
; |part4|bcd7seg:H_0|H~14       ; |part4|bcd7seg:H_0|H~14       ; out0             ;
; |part4|bcd7seg:H_0|H~15       ; |part4|bcd7seg:H_0|H~15       ; out0             ;
; |part4|bcd7seg:H_0|H[3]       ; |part4|bcd7seg:H_0|H[3]       ; out0             ;
; |part4|bcd7seg:H_0|H~17       ; |part4|bcd7seg:H_0|H~17       ; out0             ;
; |part4|bcd7seg:H_0|H~18       ; |part4|bcd7seg:H_0|H~18       ; out0             ;
; |part4|bcd7seg:H_0|H~19       ; |part4|bcd7seg:H_0|H~19       ; out0             ;
; |part4|bcd7seg:H_0|H[4]       ; |part4|bcd7seg:H_0|H[4]       ; out0             ;
; |part4|bcd7seg:H_0|H~21       ; |part4|bcd7seg:H_0|H~21       ; out0             ;
; |part4|bcd7seg:H_0|H~22       ; |part4|bcd7seg:H_0|H~22       ; out0             ;
; |part4|bcd7seg:H_0|H~23       ; |part4|bcd7seg:H_0|H~23       ; out0             ;
; |part4|bcd7seg:H_0|H[5]       ; |part4|bcd7seg:H_0|H[5]       ; out0             ;
; |part4|bcd7seg:H_0|H~25       ; |part4|bcd7seg:H_0|H~25       ; out0             ;
; |part4|bcd7seg:H_0|H[6]       ; |part4|bcd7seg:H_0|H[6]       ; out0             ;
; |part4|bcd_decimal:BCD_S|z~0  ; |part4|bcd_decimal:BCD_S|z~0  ; out0             ;
; |part4|bcd_decimal:BCD_S|z~1  ; |part4|bcd_decimal:BCD_S|z~1  ; out0             ;
; |part4|bcd_decimal:BCD_S|z    ; |part4|bcd_decimal:BCD_S|z    ; out0             ;
; |part4|bcd_decimal:BCD_S|A[2] ; |part4|bcd_decimal:BCD_S|A[2] ; out0             ;
; |part4|bcd_decimal:BCD_S|A[0] ; |part4|bcd_decimal:BCD_S|A[0] ; out0             ;
; |part4|bcd_decimal:BCD_S|M[3] ; |part4|bcd_decimal:BCD_S|M[3] ; out0             ;
; |part4|bcd_decimal:BCD_S|M~1  ; |part4|bcd_decimal:BCD_S|M~1  ; out0             ;
; |part4|bcd_decimal:BCD_S|M~2  ; |part4|bcd_decimal:BCD_S|M~2  ; out0             ;
; |part4|bcd_decimal:BCD_S|M[2] ; |part4|bcd_decimal:BCD_S|M[2] ; out0             ;
; |part4|bcd_decimal:BCD_S|M~4  ; |part4|bcd_decimal:BCD_S|M~4  ; out0             ;
; |part4|bcd_decimal:BCD_S|M~5  ; |part4|bcd_decimal:BCD_S|M~5  ; out0             ;
; |part4|bcd_decimal:BCD_S|M[1] ; |part4|bcd_decimal:BCD_S|M[1] ; out0             ;
; |part4|bcd_decimal:BCD_S|M~7  ; |part4|bcd_decimal:BCD_S|M~7  ; out0             ;
; |part4|bcd_decimal:BCD_S|M~8  ; |part4|bcd_decimal:BCD_S|M~8  ; out0             ;
; |part4|bcd_decimal:BCD_S|M[0] ; |part4|bcd_decimal:BCD_S|M[0] ; out0             ;
; |part4|bcd7seg:H_4|H~0        ; |part4|bcd7seg:H_4|H~0        ; out0             ;
; |part4|bcd7seg:H_4|H~1        ; |part4|bcd7seg:H_4|H~1        ; out0             ;
; |part4|bcd7seg:H_4|H~2        ; |part4|bcd7seg:H_4|H~2        ; out0             ;
; |part4|bcd7seg:H_4|H~3        ; |part4|bcd7seg:H_4|H~3        ; out0             ;
; |part4|bcd7seg:H_4|H~4        ; |part4|bcd7seg:H_4|H~4        ; out0             ;
; |part4|bcd7seg:H_4|H~5        ; |part4|bcd7seg:H_4|H~5        ; out0             ;
; |part4|bcd7seg:H_4|H[0]       ; |part4|bcd7seg:H_4|H[0]       ; out0             ;
; |part4|bcd7seg:H_4|H~7        ; |part4|bcd7seg:H_4|H~7        ; out0             ;
; |part4|bcd7seg:H_4|H~8        ; |part4|bcd7seg:H_4|H~8        ; out0             ;
; |part4|bcd7seg:H_4|H~9        ; |part4|bcd7seg:H_4|H~9        ; out0             ;
; |part4|bcd7seg:H_4|H~10       ; |part4|bcd7seg:H_4|H~10       ; out0             ;
; |part4|bcd7seg:H_4|H[1]       ; |part4|bcd7seg:H_4|H[1]       ; out0             ;
; |part4|bcd7seg:H_4|H~12       ; |part4|bcd7seg:H_4|H~12       ; out0             ;
; |part4|bcd7seg:H_4|H[2]       ; |part4|bcd7seg:H_4|H[2]       ; out0             ;
; |part4|bcd7seg:H_4|H~14       ; |part4|bcd7seg:H_4|H~14       ; out0             ;
; |part4|bcd7seg:H_4|H~15       ; |part4|bcd7seg:H_4|H~15       ; out0             ;
; |part4|bcd7seg:H_4|H[3]       ; |part4|bcd7seg:H_4|H[3]       ; out0             ;
; |part4|bcd7seg:H_4|H~17       ; |part4|bcd7seg:H_4|H~17       ; out0             ;
; |part4|bcd7seg:H_4|H~18       ; |part4|bcd7seg:H_4|H~18       ; out0             ;
; |part4|bcd7seg:H_4|H~19       ; |part4|bcd7seg:H_4|H~19       ; out0             ;
; |part4|bcd7seg:H_4|H[4]       ; |part4|bcd7seg:H_4|H[4]       ; out0             ;
; |part4|bcd7seg:H_4|H~21       ; |part4|bcd7seg:H_4|H~21       ; out0             ;
; |part4|bcd7seg:H_4|H~22       ; |part4|bcd7seg:H_4|H~22       ; out0             ;
; |part4|bcd7seg:H_4|H~23       ; |part4|bcd7seg:H_4|H~23       ; out0             ;
; |part4|bcd7seg:H_4|H[5]       ; |part4|bcd7seg:H_4|H[5]       ; out0             ;
; |part4|bcd7seg:H_4|H~25       ; |part4|bcd7seg:H_4|H~25       ; out0             ;
; |part4|bcd7seg:H_4|H[6]       ; |part4|bcd7seg:H_4|H[6]       ; out0             ;
; |part4|bcd7seg:H_6|H~0        ; |part4|bcd7seg:H_6|H~0        ; out0             ;
; |part4|bcd7seg:H_6|H~1        ; |part4|bcd7seg:H_6|H~1        ; out0             ;
; |part4|bcd7seg:H_6|H~2        ; |part4|bcd7seg:H_6|H~2        ; out0             ;
; |part4|bcd7seg:H_6|H~3        ; |part4|bcd7seg:H_6|H~3        ; out0             ;
; |part4|bcd7seg:H_6|H~4        ; |part4|bcd7seg:H_6|H~4        ; out0             ;
; |part4|bcd7seg:H_6|H~5        ; |part4|bcd7seg:H_6|H~5        ; out0             ;
; |part4|bcd7seg:H_6|H[0]       ; |part4|bcd7seg:H_6|H[0]       ; out0             ;
; |part4|bcd7seg:H_6|H~7        ; |part4|bcd7seg:H_6|H~7        ; out0             ;
; |part4|bcd7seg:H_6|H~8        ; |part4|bcd7seg:H_6|H~8        ; out0             ;
; |part4|bcd7seg:H_6|H~9        ; |part4|bcd7seg:H_6|H~9        ; out0             ;
; |part4|bcd7seg:H_6|H~10       ; |part4|bcd7seg:H_6|H~10       ; out0             ;
; |part4|bcd7seg:H_6|H[1]       ; |part4|bcd7seg:H_6|H[1]       ; out0             ;
; |part4|bcd7seg:H_6|H~12       ; |part4|bcd7seg:H_6|H~12       ; out0             ;
; |part4|bcd7seg:H_6|H[2]       ; |part4|bcd7seg:H_6|H[2]       ; out0             ;
; |part4|bcd7seg:H_6|H~14       ; |part4|bcd7seg:H_6|H~14       ; out0             ;
; |part4|bcd7seg:H_6|H~15       ; |part4|bcd7seg:H_6|H~15       ; out0             ;
; |part4|bcd7seg:H_6|H[3]       ; |part4|bcd7seg:H_6|H[3]       ; out0             ;
; |part4|bcd7seg:H_6|H~17       ; |part4|bcd7seg:H_6|H~17       ; out0             ;
; |part4|bcd7seg:H_6|H~18       ; |part4|bcd7seg:H_6|H~18       ; out0             ;
; |part4|bcd7seg:H_6|H~19       ; |part4|bcd7seg:H_6|H~19       ; out0             ;
; |part4|bcd7seg:H_6|H[4]       ; |part4|bcd7seg:H_6|H[4]       ; out0             ;
; |part4|bcd7seg:H_6|H~21       ; |part4|bcd7seg:H_6|H~21       ; out0             ;
; |part4|bcd7seg:H_6|H~22       ; |part4|bcd7seg:H_6|H~22       ; out0             ;
; |part4|bcd7seg:H_6|H~23       ; |part4|bcd7seg:H_6|H~23       ; out0             ;
; |part4|bcd7seg:H_6|H[5]       ; |part4|bcd7seg:H_6|H[5]       ; out0             ;
; |part4|bcd7seg:H_6|H~25       ; |part4|bcd7seg:H_6|H~25       ; out0             ;
; |part4|bcd7seg:H_6|H[6]       ; |part4|bcd7seg:H_6|H[6]       ; out0             ;
; |part4|fulladder:bit3|axorb   ; |part4|fulladder:bit3|axorb   ; out0             ;
; |part4|fulladder:bit3|s       ; |part4|fulladder:bit3|s       ; out0             ;
; |part4|fulladder:bit3|co~0    ; |part4|fulladder:bit3|co~0    ; out0             ;
; |part4|fulladder:bit3|co~1    ; |part4|fulladder:bit3|co~1    ; out0             ;
; |part4|fulladder:bit3|co      ; |part4|fulladder:bit3|co      ; out0             ;
; |part4|fulladder:bit2|axorb   ; |part4|fulladder:bit2|axorb   ; out0             ;
; |part4|fulladder:bit2|s       ; |part4|fulladder:bit2|s       ; out0             ;
; |part4|fulladder:bit2|co~0    ; |part4|fulladder:bit2|co~0    ; out0             ;
; |part4|fulladder:bit2|co~1    ; |part4|fulladder:bit2|co~1    ; out0             ;
; |part4|fulladder:bit2|co      ; |part4|fulladder:bit2|co      ; out0             ;
; |part4|fulladder:bit1|axorb   ; |part4|fulladder:bit1|axorb   ; out0             ;
; |part4|fulladder:bit1|s       ; |part4|fulladder:bit1|s       ; out0             ;
; |part4|fulladder:bit1|co~0    ; |part4|fulladder:bit1|co~0    ; out0             ;
; |part4|fulladder:bit1|co~1    ; |part4|fulladder:bit1|co~1    ; out0             ;
; |part4|fulladder:bit1|co      ; |part4|fulladder:bit1|co      ; out0             ;
; |part4|fulladder:bit0|axorb   ; |part4|fulladder:bit0|axorb   ; out0             ;
; |part4|fulladder:bit0|s       ; |part4|fulladder:bit0|s       ; out0             ;
; |part4|fulladder:bit0|co~0    ; |part4|fulladder:bit0|co~0    ; out0             ;
; |part4|fulladder:bit0|co~1    ; |part4|fulladder:bit0|co~1    ; out0             ;
; |part4|fulladder:bit0|co      ; |part4|fulladder:bit0|co      ; out0             ;
+-------------------------------+-------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                         ;
+-------------------------------+-------------------------------+------------------+
; Node Name                     ; Output Port Name              ; Output Port Type ;
+-------------------------------+-------------------------------+------------------+
; |part4|LEDG~0                 ; |part4|LEDG~0                 ; out0             ;
; |part4|LEDG~1                 ; |part4|LEDG~1                 ; out0             ;
; |part4|LEDG~2                 ; |part4|LEDG~2                 ; out0             ;
; |part4|LEDG~3                 ; |part4|LEDG~3                 ; out0             ;
; |part4|LEDG~4                 ; |part4|LEDG~4                 ; out0             ;
; |part4|LEDG~5                 ; |part4|LEDG~5                 ; out0             ;
; |part4|LEDG~6                 ; |part4|LEDG~6                 ; out0             ;
; |part4|S0_M~0                 ; |part4|S0_M~0                 ; out0             ;
; |part4|S0_M~1                 ; |part4|S0_M~1                 ; out0             ;
; |part4|S0_M[3]                ; |part4|S0_M[3]                ; out0             ;
; |part4|S0_M~2                 ; |part4|S0_M~2                 ; out0             ;
; |part4|S0_M~3                 ; |part4|S0_M~3                 ; out0             ;
; |part4|S0_M[2]                ; |part4|S0_M[2]                ; out0             ;
; |part4|S0_M~4                 ; |part4|S0_M~4                 ; out0             ;
; |part4|S0_M~5                 ; |part4|S0_M~5                 ; out0             ;
; |part4|S0_M[1]                ; |part4|S0_M[1]                ; out0             ;
; |part4|HEX1~0                 ; |part4|HEX1~0                 ; out0             ;
; |part4|HEX1~1                 ; |part4|HEX1~1                 ; out0             ;
; |part4|HEX1~2                 ; |part4|HEX1~2                 ; out0             ;
; |part4|HEX1~3                 ; |part4|HEX1~3                 ; out0             ;
; |part4|SW[0]                  ; |part4|SW[0]                  ; out              ;
; |part4|SW[1]                  ; |part4|SW[1]                  ; out              ;
; |part4|SW[2]                  ; |part4|SW[2]                  ; out              ;
; |part4|SW[3]                  ; |part4|SW[3]                  ; out              ;
; |part4|SW[4]                  ; |part4|SW[4]                  ; out              ;
; |part4|SW[5]                  ; |part4|SW[5]                  ; out              ;
; |part4|SW[6]                  ; |part4|SW[6]                  ; out              ;
; |part4|SW[7]                  ; |part4|SW[7]                  ; out              ;
; |part4|SW[8]                  ; |part4|SW[8]                  ; out              ;
; |part4|LEDR[0]                ; |part4|LEDR[0]                ; pin_out          ;
; |part4|LEDR[1]                ; |part4|LEDR[1]                ; pin_out          ;
; |part4|LEDR[2]                ; |part4|LEDR[2]                ; pin_out          ;
; |part4|LEDR[3]                ; |part4|LEDR[3]                ; pin_out          ;
; |part4|LEDR[4]                ; |part4|LEDR[4]                ; pin_out          ;
; |part4|LEDR[5]                ; |part4|LEDR[5]                ; pin_out          ;
; |part4|LEDR[6]                ; |part4|LEDR[6]                ; pin_out          ;
; |part4|LEDR[7]                ; |part4|LEDR[7]                ; pin_out          ;
; |part4|LEDR[8]                ; |part4|LEDR[8]                ; pin_out          ;
; |part4|LEDG[0]                ; |part4|LEDG[0]                ; pin_out          ;
; |part4|LEDG[1]                ; |part4|LEDG[1]                ; pin_out          ;
; |part4|LEDG[2]                ; |part4|LEDG[2]                ; pin_out          ;
; |part4|LEDG[3]                ; |part4|LEDG[3]                ; pin_out          ;
; |part4|LEDG[4]                ; |part4|LEDG[4]                ; pin_out          ;
; |part4|LEDG[5]                ; |part4|LEDG[5]                ; pin_out          ;
; |part4|LEDG[6]                ; |part4|LEDG[6]                ; pin_out          ;
; |part4|LEDG[7]                ; |part4|LEDG[7]                ; pin_out          ;
; |part4|LEDG[8]                ; |part4|LEDG[8]                ; pin_out          ;
; |part4|HEX7[6]                ; |part4|HEX7[6]                ; pin_out          ;
; |part4|HEX7[5]                ; |part4|HEX7[5]                ; pin_out          ;
; |part4|HEX7[4]                ; |part4|HEX7[4]                ; pin_out          ;
; |part4|HEX7[3]                ; |part4|HEX7[3]                ; pin_out          ;
; |part4|HEX7[2]                ; |part4|HEX7[2]                ; pin_out          ;
; |part4|HEX7[1]                ; |part4|HEX7[1]                ; pin_out          ;
; |part4|HEX7[0]                ; |part4|HEX7[0]                ; pin_out          ;
; |part4|HEX6[6]                ; |part4|HEX6[6]                ; pin_out          ;
; |part4|HEX6[5]                ; |part4|HEX6[5]                ; pin_out          ;
; |part4|HEX6[4]                ; |part4|HEX6[4]                ; pin_out          ;
; |part4|HEX6[3]                ; |part4|HEX6[3]                ; pin_out          ;
; |part4|HEX6[2]                ; |part4|HEX6[2]                ; pin_out          ;
; |part4|HEX6[1]                ; |part4|HEX6[1]                ; pin_out          ;
; |part4|HEX6[0]                ; |part4|HEX6[0]                ; pin_out          ;
; |part4|HEX5[6]                ; |part4|HEX5[6]                ; pin_out          ;
; |part4|HEX5[5]                ; |part4|HEX5[5]                ; pin_out          ;
; |part4|HEX5[4]                ; |part4|HEX5[4]                ; pin_out          ;
; |part4|HEX5[3]                ; |part4|HEX5[3]                ; pin_out          ;
; |part4|HEX5[2]                ; |part4|HEX5[2]                ; pin_out          ;
; |part4|HEX5[1]                ; |part4|HEX5[1]                ; pin_out          ;
; |part4|HEX5[0]                ; |part4|HEX5[0]                ; pin_out          ;
; |part4|HEX4[6]                ; |part4|HEX4[6]                ; pin_out          ;
; |part4|HEX4[5]                ; |part4|HEX4[5]                ; pin_out          ;
; |part4|HEX4[4]                ; |part4|HEX4[4]                ; pin_out          ;
; |part4|HEX4[3]                ; |part4|HEX4[3]                ; pin_out          ;
; |part4|HEX4[2]                ; |part4|HEX4[2]                ; pin_out          ;
; |part4|HEX4[1]                ; |part4|HEX4[1]                ; pin_out          ;
; |part4|HEX4[0]                ; |part4|HEX4[0]                ; pin_out          ;
; |part4|HEX3[6]                ; |part4|HEX3[6]                ; pin_out          ;
; |part4|HEX3[5]                ; |part4|HEX3[5]                ; pin_out          ;
; |part4|HEX3[4]                ; |part4|HEX3[4]                ; pin_out          ;
; |part4|HEX3[3]                ; |part4|HEX3[3]                ; pin_out          ;
; |part4|HEX3[2]                ; |part4|HEX3[2]                ; pin_out          ;
; |part4|HEX3[1]                ; |part4|HEX3[1]                ; pin_out          ;
; |part4|HEX3[0]                ; |part4|HEX3[0]                ; pin_out          ;
; |part4|HEX2[6]                ; |part4|HEX2[6]                ; pin_out          ;
; |part4|HEX2[5]                ; |part4|HEX2[5]                ; pin_out          ;
; |part4|HEX2[4]                ; |part4|HEX2[4]                ; pin_out          ;
; |part4|HEX2[3]                ; |part4|HEX2[3]                ; pin_out          ;
; |part4|HEX2[2]                ; |part4|HEX2[2]                ; pin_out          ;
; |part4|HEX2[1]                ; |part4|HEX2[1]                ; pin_out          ;
; |part4|HEX2[0]                ; |part4|HEX2[0]                ; pin_out          ;
; |part4|HEX1[6]                ; |part4|HEX1[6]                ; pin_out          ;
; |part4|HEX1[5]                ; |part4|HEX1[5]                ; pin_out          ;
; |part4|HEX1[4]                ; |part4|HEX1[4]                ; pin_out          ;
; |part4|HEX1[3]                ; |part4|HEX1[3]                ; pin_out          ;
; |part4|HEX1[2]                ; |part4|HEX1[2]                ; pin_out          ;
; |part4|HEX1[1]                ; |part4|HEX1[1]                ; pin_out          ;
; |part4|HEX1[0]                ; |part4|HEX1[0]                ; pin_out          ;
; |part4|HEX0[6]                ; |part4|HEX0[6]                ; pin_out          ;
; |part4|HEX0[5]                ; |part4|HEX0[5]                ; pin_out          ;
; |part4|HEX0[4]                ; |part4|HEX0[4]                ; pin_out          ;
; |part4|HEX0[3]                ; |part4|HEX0[3]                ; pin_out          ;
; |part4|HEX0[2]                ; |part4|HEX0[2]                ; pin_out          ;
; |part4|HEX0[1]                ; |part4|HEX0[1]                ; pin_out          ;
; |part4|HEX0[0]                ; |part4|HEX0[0]                ; pin_out          ;
; |part4|bcd7seg:H_0|H~0        ; |part4|bcd7seg:H_0|H~0        ; out0             ;
; |part4|bcd7seg:H_0|H~1        ; |part4|bcd7seg:H_0|H~1        ; out0             ;
; |part4|bcd7seg:H_0|H~2        ; |part4|bcd7seg:H_0|H~2        ; out0             ;
; |part4|bcd7seg:H_0|H~3        ; |part4|bcd7seg:H_0|H~3        ; out0             ;
; |part4|bcd7seg:H_0|H~4        ; |part4|bcd7seg:H_0|H~4        ; out0             ;
; |part4|bcd7seg:H_0|H~5        ; |part4|bcd7seg:H_0|H~5        ; out0             ;
; |part4|bcd7seg:H_0|H[0]       ; |part4|bcd7seg:H_0|H[0]       ; out0             ;
; |part4|bcd7seg:H_0|H~7        ; |part4|bcd7seg:H_0|H~7        ; out0             ;
; |part4|bcd7seg:H_0|H~8        ; |part4|bcd7seg:H_0|H~8        ; out0             ;
; |part4|bcd7seg:H_0|H~9        ; |part4|bcd7seg:H_0|H~9        ; out0             ;
; |part4|bcd7seg:H_0|H~10       ; |part4|bcd7seg:H_0|H~10       ; out0             ;
; |part4|bcd7seg:H_0|H[1]       ; |part4|bcd7seg:H_0|H[1]       ; out0             ;
; |part4|bcd7seg:H_0|H~12       ; |part4|bcd7seg:H_0|H~12       ; out0             ;
; |part4|bcd7seg:H_0|H[2]       ; |part4|bcd7seg:H_0|H[2]       ; out0             ;
; |part4|bcd7seg:H_0|H~14       ; |part4|bcd7seg:H_0|H~14       ; out0             ;
; |part4|bcd7seg:H_0|H~15       ; |part4|bcd7seg:H_0|H~15       ; out0             ;
; |part4|bcd7seg:H_0|H[3]       ; |part4|bcd7seg:H_0|H[3]       ; out0             ;
; |part4|bcd7seg:H_0|H~17       ; |part4|bcd7seg:H_0|H~17       ; out0             ;
; |part4|bcd7seg:H_0|H~18       ; |part4|bcd7seg:H_0|H~18       ; out0             ;
; |part4|bcd7seg:H_0|H~19       ; |part4|bcd7seg:H_0|H~19       ; out0             ;
; |part4|bcd7seg:H_0|H[4]       ; |part4|bcd7seg:H_0|H[4]       ; out0             ;
; |part4|bcd7seg:H_0|H~21       ; |part4|bcd7seg:H_0|H~21       ; out0             ;
; |part4|bcd7seg:H_0|H~22       ; |part4|bcd7seg:H_0|H~22       ; out0             ;
; |part4|bcd7seg:H_0|H~23       ; |part4|bcd7seg:H_0|H~23       ; out0             ;
; |part4|bcd7seg:H_0|H[5]       ; |part4|bcd7seg:H_0|H[5]       ; out0             ;
; |part4|bcd7seg:H_0|H~25       ; |part4|bcd7seg:H_0|H~25       ; out0             ;
; |part4|bcd7seg:H_0|H[6]       ; |part4|bcd7seg:H_0|H[6]       ; out0             ;
; |part4|bcd_decimal:BCD_S|z~0  ; |part4|bcd_decimal:BCD_S|z~0  ; out0             ;
; |part4|bcd_decimal:BCD_S|z~1  ; |part4|bcd_decimal:BCD_S|z~1  ; out0             ;
; |part4|bcd_decimal:BCD_S|z    ; |part4|bcd_decimal:BCD_S|z    ; out0             ;
; |part4|bcd_decimal:BCD_S|A[2] ; |part4|bcd_decimal:BCD_S|A[2] ; out0             ;
; |part4|bcd_decimal:BCD_S|A[0] ; |part4|bcd_decimal:BCD_S|A[0] ; out0             ;
; |part4|bcd_decimal:BCD_S|M[3] ; |part4|bcd_decimal:BCD_S|M[3] ; out0             ;
; |part4|bcd_decimal:BCD_S|M~1  ; |part4|bcd_decimal:BCD_S|M~1  ; out0             ;
; |part4|bcd_decimal:BCD_S|M~2  ; |part4|bcd_decimal:BCD_S|M~2  ; out0             ;
; |part4|bcd_decimal:BCD_S|M[2] ; |part4|bcd_decimal:BCD_S|M[2] ; out0             ;
; |part4|bcd_decimal:BCD_S|M~4  ; |part4|bcd_decimal:BCD_S|M~4  ; out0             ;
; |part4|bcd_decimal:BCD_S|M~5  ; |part4|bcd_decimal:BCD_S|M~5  ; out0             ;
; |part4|bcd_decimal:BCD_S|M[1] ; |part4|bcd_decimal:BCD_S|M[1] ; out0             ;
; |part4|bcd_decimal:BCD_S|M~7  ; |part4|bcd_decimal:BCD_S|M~7  ; out0             ;
; |part4|bcd_decimal:BCD_S|M~8  ; |part4|bcd_decimal:BCD_S|M~8  ; out0             ;
; |part4|bcd_decimal:BCD_S|M[0] ; |part4|bcd_decimal:BCD_S|M[0] ; out0             ;
; |part4|bcd7seg:H_4|H~0        ; |part4|bcd7seg:H_4|H~0        ; out0             ;
; |part4|bcd7seg:H_4|H~1        ; |part4|bcd7seg:H_4|H~1        ; out0             ;
; |part4|bcd7seg:H_4|H~2        ; |part4|bcd7seg:H_4|H~2        ; out0             ;
; |part4|bcd7seg:H_4|H~3        ; |part4|bcd7seg:H_4|H~3        ; out0             ;
; |part4|bcd7seg:H_4|H~4        ; |part4|bcd7seg:H_4|H~4        ; out0             ;
; |part4|bcd7seg:H_4|H~5        ; |part4|bcd7seg:H_4|H~5        ; out0             ;
; |part4|bcd7seg:H_4|H[0]       ; |part4|bcd7seg:H_4|H[0]       ; out0             ;
; |part4|bcd7seg:H_4|H~7        ; |part4|bcd7seg:H_4|H~7        ; out0             ;
; |part4|bcd7seg:H_4|H~8        ; |part4|bcd7seg:H_4|H~8        ; out0             ;
; |part4|bcd7seg:H_4|H~9        ; |part4|bcd7seg:H_4|H~9        ; out0             ;
; |part4|bcd7seg:H_4|H~10       ; |part4|bcd7seg:H_4|H~10       ; out0             ;
; |part4|bcd7seg:H_4|H[1]       ; |part4|bcd7seg:H_4|H[1]       ; out0             ;
; |part4|bcd7seg:H_4|H~12       ; |part4|bcd7seg:H_4|H~12       ; out0             ;
; |part4|bcd7seg:H_4|H[2]       ; |part4|bcd7seg:H_4|H[2]       ; out0             ;
; |part4|bcd7seg:H_4|H~14       ; |part4|bcd7seg:H_4|H~14       ; out0             ;
; |part4|bcd7seg:H_4|H~15       ; |part4|bcd7seg:H_4|H~15       ; out0             ;
; |part4|bcd7seg:H_4|H[3]       ; |part4|bcd7seg:H_4|H[3]       ; out0             ;
; |part4|bcd7seg:H_4|H~17       ; |part4|bcd7seg:H_4|H~17       ; out0             ;
; |part4|bcd7seg:H_4|H~18       ; |part4|bcd7seg:H_4|H~18       ; out0             ;
; |part4|bcd7seg:H_4|H~19       ; |part4|bcd7seg:H_4|H~19       ; out0             ;
; |part4|bcd7seg:H_4|H[4]       ; |part4|bcd7seg:H_4|H[4]       ; out0             ;
; |part4|bcd7seg:H_4|H~21       ; |part4|bcd7seg:H_4|H~21       ; out0             ;
; |part4|bcd7seg:H_4|H~22       ; |part4|bcd7seg:H_4|H~22       ; out0             ;
; |part4|bcd7seg:H_4|H~23       ; |part4|bcd7seg:H_4|H~23       ; out0             ;
; |part4|bcd7seg:H_4|H[5]       ; |part4|bcd7seg:H_4|H[5]       ; out0             ;
; |part4|bcd7seg:H_4|H~25       ; |part4|bcd7seg:H_4|H~25       ; out0             ;
; |part4|bcd7seg:H_4|H[6]       ; |part4|bcd7seg:H_4|H[6]       ; out0             ;
; |part4|bcd7seg:H_6|H~0        ; |part4|bcd7seg:H_6|H~0        ; out0             ;
; |part4|bcd7seg:H_6|H~1        ; |part4|bcd7seg:H_6|H~1        ; out0             ;
; |part4|bcd7seg:H_6|H~2        ; |part4|bcd7seg:H_6|H~2        ; out0             ;
; |part4|bcd7seg:H_6|H~3        ; |part4|bcd7seg:H_6|H~3        ; out0             ;
; |part4|bcd7seg:H_6|H~4        ; |part4|bcd7seg:H_6|H~4        ; out0             ;
; |part4|bcd7seg:H_6|H~5        ; |part4|bcd7seg:H_6|H~5        ; out0             ;
; |part4|bcd7seg:H_6|H[0]       ; |part4|bcd7seg:H_6|H[0]       ; out0             ;
; |part4|bcd7seg:H_6|H~7        ; |part4|bcd7seg:H_6|H~7        ; out0             ;
; |part4|bcd7seg:H_6|H~8        ; |part4|bcd7seg:H_6|H~8        ; out0             ;
; |part4|bcd7seg:H_6|H~9        ; |part4|bcd7seg:H_6|H~9        ; out0             ;
; |part4|bcd7seg:H_6|H~10       ; |part4|bcd7seg:H_6|H~10       ; out0             ;
; |part4|bcd7seg:H_6|H[1]       ; |part4|bcd7seg:H_6|H[1]       ; out0             ;
; |part4|bcd7seg:H_6|H~12       ; |part4|bcd7seg:H_6|H~12       ; out0             ;
; |part4|bcd7seg:H_6|H[2]       ; |part4|bcd7seg:H_6|H[2]       ; out0             ;
; |part4|bcd7seg:H_6|H~14       ; |part4|bcd7seg:H_6|H~14       ; out0             ;
; |part4|bcd7seg:H_6|H~15       ; |part4|bcd7seg:H_6|H~15       ; out0             ;
; |part4|bcd7seg:H_6|H[3]       ; |part4|bcd7seg:H_6|H[3]       ; out0             ;
; |part4|bcd7seg:H_6|H~17       ; |part4|bcd7seg:H_6|H~17       ; out0             ;
; |part4|bcd7seg:H_6|H~18       ; |part4|bcd7seg:H_6|H~18       ; out0             ;
; |part4|bcd7seg:H_6|H~19       ; |part4|bcd7seg:H_6|H~19       ; out0             ;
; |part4|bcd7seg:H_6|H[4]       ; |part4|bcd7seg:H_6|H[4]       ; out0             ;
; |part4|bcd7seg:H_6|H~21       ; |part4|bcd7seg:H_6|H~21       ; out0             ;
; |part4|bcd7seg:H_6|H~22       ; |part4|bcd7seg:H_6|H~22       ; out0             ;
; |part4|bcd7seg:H_6|H~23       ; |part4|bcd7seg:H_6|H~23       ; out0             ;
; |part4|bcd7seg:H_6|H[5]       ; |part4|bcd7seg:H_6|H[5]       ; out0             ;
; |part4|bcd7seg:H_6|H~25       ; |part4|bcd7seg:H_6|H~25       ; out0             ;
; |part4|bcd7seg:H_6|H[6]       ; |part4|bcd7seg:H_6|H[6]       ; out0             ;
; |part4|fulladder:bit3|axorb   ; |part4|fulladder:bit3|axorb   ; out0             ;
; |part4|fulladder:bit3|s       ; |part4|fulladder:bit3|s       ; out0             ;
; |part4|fulladder:bit3|co~0    ; |part4|fulladder:bit3|co~0    ; out0             ;
; |part4|fulladder:bit3|co~1    ; |part4|fulladder:bit3|co~1    ; out0             ;
; |part4|fulladder:bit3|co      ; |part4|fulladder:bit3|co      ; out0             ;
; |part4|fulladder:bit2|axorb   ; |part4|fulladder:bit2|axorb   ; out0             ;
; |part4|fulladder:bit2|s       ; |part4|fulladder:bit2|s       ; out0             ;
; |part4|fulladder:bit2|co~0    ; |part4|fulladder:bit2|co~0    ; out0             ;
; |part4|fulladder:bit2|co~1    ; |part4|fulladder:bit2|co~1    ; out0             ;
; |part4|fulladder:bit2|co      ; |part4|fulladder:bit2|co      ; out0             ;
; |part4|fulladder:bit1|axorb   ; |part4|fulladder:bit1|axorb   ; out0             ;
; |part4|fulladder:bit1|s       ; |part4|fulladder:bit1|s       ; out0             ;
; |part4|fulladder:bit1|co~0    ; |part4|fulladder:bit1|co~0    ; out0             ;
; |part4|fulladder:bit1|co~1    ; |part4|fulladder:bit1|co~1    ; out0             ;
; |part4|fulladder:bit1|co      ; |part4|fulladder:bit1|co      ; out0             ;
; |part4|fulladder:bit0|axorb   ; |part4|fulladder:bit0|axorb   ; out0             ;
; |part4|fulladder:bit0|s       ; |part4|fulladder:bit0|s       ; out0             ;
; |part4|fulladder:bit0|co~0    ; |part4|fulladder:bit0|co~0    ; out0             ;
; |part4|fulladder:bit0|co~1    ; |part4|fulladder:bit0|co~1    ; out0             ;
; |part4|fulladder:bit0|co      ; |part4|fulladder:bit0|co      ; out0             ;
+-------------------------------+-------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Dec 18 17:03:10 2018
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off part4 -c part4
Info: Using vector source file "D:/Programming/VHDL/ED2_labs2/Part4/part4.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is       0.00 %
Info: Number of transitions in simulation is 0
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 212 megabytes
    Info: Processing ended: Tue Dec 18 17:03:10 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


