<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>FPGA on M.Ozan Unal</title><link>https://mozanunal.com/tags/fpga/</link><description>Recent content in FPGA on M.Ozan Unal</description><generator>Hugo -- gohugo.io</generator><language>en</language><copyright>Copyright © 2014–2024</copyright><lastBuildDate>Sat, 02 Jun 2018 11:07:45 +0000</lastBuildDate><atom:link href="https://mozanunal.com/tags/fpga/index.xml" rel="self" type="application/rss+xml"/><item><title>[TR] Veriloga Giriş</title><link>https://mozanunal.com/2018/06/veriloga-giris/</link><pubDate>Sat, 02 Jun 2018 11:07:45 +0000</pubDate><guid>https://mozanunal.com/2018/06/veriloga-giris/</guid><description>Herkes Merhabalar, Bugün bir &amp;ldquo;hardware description language&amp;rdquo; olan verilog diline giriş yapmak istiyorum. Verilog sayısal dizaynda( ASIC ve FPGA ) kullanılan bir tanımlama dilidir. Verilog dilini Fpga programlamak için bir çok projede kullandım fakat ASIC dizayn konusunda bir tecrübem yok. Fpga programlarken öğrendiğim şeyleri farklı yazılarda paylaşmıştım. Bu yazı da o yazılardan biri diyebiliriz. Verilog ile alakalı daha ileri düzey şeylerden bahsedeceğim yazılar da gelecektir diye düşünüyorum.
Temel Kullanımlar İlk olarak basit mantık fonksiyonlarının verilog modüllerinin oluşturulmasıyla başlamak istiyorum.</description></item></channel></rss>