Fitter report for distance_top
Tue Jun 28 21:15:09 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jun 28 21:15:09 2022           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; distance_top                                    ;
; Top-level Entity Name              ; distance_top                                    ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE6F17C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,273 / 6,272 ( 68 % )                          ;
;     Total combinational functions  ; 3,726 / 6,272 ( 59 % )                          ;
;     Dedicated logic registers      ; 1,457 / 6,272 ( 23 % )                          ;
; Total registers                    ; 1457                                            ;
; Total pins                         ; 44 / 180 ( 24 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 2,048 / 276,480 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 2 / 30 ( 7 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6F17C8                           ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.7%      ;
;     Processor 3            ;   4.3%      ;
;     Processor 4            ;   4.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                    ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; distance_drive:u_distance|cnt_distance[0]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[0]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[0]~_Duplicate_1                                                                                              ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[0]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[1]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[1]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[1]~_Duplicate_1                                                                                              ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[1]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[2]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[2]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[2]~_Duplicate_1                                                                                              ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[2]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[3]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[3]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[3]~_Duplicate_1                                                                                              ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[3]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[4]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[4]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[4]~_Duplicate_1                                                                                              ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[4]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[5]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[5]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[5]~_Duplicate_1                                                                                              ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[5]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[6]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[6]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[6]~_Duplicate_1                                                                                              ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[6]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[7]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[7]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[7]~_Duplicate_1                                                                                              ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[7]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[8]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[8]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[8]~_Duplicate_1                                                                                              ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[8]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[9]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[9]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[9]~_Duplicate_1                                                                                              ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[9]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[10]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[10]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[10]~_Duplicate_1                                                                                             ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[10]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[11]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[11]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[11]~_Duplicate_1                                                                                             ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[11]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[12]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[12]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[12]~_Duplicate_1                                                                                             ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[12]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[13]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[13]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[13]~_Duplicate_1                                                                                             ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[13]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[14]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[14]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[14]~_Duplicate_1                                                                                             ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[14]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[15]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[15]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[15]~_Duplicate_1                                                                                             ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[15]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; distance_drive:u_distance|cnt_distance[16]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1                                                                          ; DATAA            ;                       ;
; distance_drive:u_distance|cnt_distance[16]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; distance_drive:u_distance|cnt_distance[16]~_Duplicate_1                                                                                             ; Q                ;                       ;
; distance_drive:u_distance|cnt_distance[16]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; uart_drive:u_uart_drive|uart_tx:u_uart_tx|data_r[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|altsyncram_jqb1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; uart_drive:u_uart_drive|uart_tx:u_uart_tx|data_r[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|altsyncram_jqb1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; uart_drive:u_uart_drive|uart_tx:u_uart_tx|data_r[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|altsyncram_jqb1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; uart_drive:u_uart_drive|uart_tx:u_uart_tx|data_r[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|altsyncram_jqb1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; uart_drive:u_uart_drive|uart_tx:u_uart_tx|data_r[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|altsyncram_jqb1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; uart_drive:u_uart_drive|uart_tx:u_uart_tx|data_r[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|altsyncram_jqb1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; uart_drive:u_uart_drive|uart_tx:u_uart_tx|data_r[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|altsyncram_jqb1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; uart_drive:u_uart_drive|uart_tx:u_uart_tx|data_r[8] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|altsyncram_jqb1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
+-----------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5288 ) ; 0.00 % ( 0 / 5288 )        ; 0.00 % ( 0 / 5288 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5288 ) ; 0.00 % ( 0 / 5288 )        ; 0.00 % ( 0 / 5288 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5276 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/FPGAProject/EP4CE6F17C8/distance/prj/output_files/distance_top.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 4,273 / 6,272 ( 68 % )    ;
;     -- Combinational with no register       ; 2816                      ;
;     -- Register only                        ; 547                       ;
;     -- Combinational with a register        ; 910                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1398                      ;
;     -- 3 input functions                    ; 798                       ;
;     -- <=2 input functions                  ; 1530                      ;
;     -- Register only                        ; 547                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2683                      ;
;     -- arithmetic mode                      ; 1043                      ;
;                                             ;                           ;
; Total registers*                            ; 1,457 / 7,124 ( 20 % )    ;
;     -- Dedicated logic registers            ; 1,457 / 6,272 ( 23 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 316 / 392 ( 81 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 44 / 180 ( 24 % )         ;
;     -- Clock pins                           ; 3 / 3 ( 100 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; M9Ks                                        ; 1 / 30 ( 3 % )            ;
; Total block memory bits                     ; 2,048 / 276,480 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 276,480 ( 3 % )   ;
; Embedded Multiplier 9-bit elements          ; 2 / 30 ( 7 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global signals                              ; 6                         ;
;     -- Global clocks                        ; 6 / 10 ( 60 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 7.9% / 7.2% / 8.8%        ;
; Peak interconnect usage (total/H/V)         ; 14.0% / 12.7% / 15.8%     ;
; Maximum fan-out                             ; 1460                      ;
; Highest non-global fan-out                  ; 1124                      ;
; Total fan-out                               ; 16954                     ;
; Average fan-out                             ; 2.97                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4273 / 6272 ( 68 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 2816                 ; 0                              ;
;     -- Register only                        ; 547                  ; 0                              ;
;     -- Combinational with a register        ; 910                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1398                 ; 0                              ;
;     -- 3 input functions                    ; 798                  ; 0                              ;
;     -- <=2 input functions                  ; 1530                 ; 0                              ;
;     -- Register only                        ; 547                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2683                 ; 0                              ;
;     -- arithmetic mode                      ; 1043                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1457                 ; 0                              ;
;     -- Dedicated logic registers            ; 1457 / 6272 ( 23 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 316 / 392 ( 81 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 44                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 30 ( 7 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 2048                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 1 / 30 ( 3 % )       ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )      ; 3 / 12 ( 25 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 146                  ; 2                              ;
;     -- Registered Input Connections         ; 145                  ; 0                              ;
;     -- Output Connections                   ; 2                    ; 146                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 16986                ; 156                            ;
;     -- Registered Connections               ; 4863                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 148                            ;
;     -- hard_block:auto_generated_inst       ; 148                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 5                    ; 2                              ;
;     -- Output Ports                         ; 39                   ; 3                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk     ; E1    ; 1        ; 0            ; 11           ; 7            ; 1315                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; echo    ; C9    ; 7        ; 18           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; key     ; E16   ; 6        ; 34           ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rst_n   ; E15   ; 6        ; 34           ; 12           ; 0            ; 1467                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rx_data ; M2    ; 2        ; 0            ; 11           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; beep     ; J1    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; h_sync   ; C16   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]   ; G15   ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]   ; F16   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]   ; F15   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]   ; D16   ; 6        ; 34           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_b[0] ; C15   ; 6        ; 34           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_b[1] ; B16   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_b[2] ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_b[3] ; B14   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_b[4] ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_g[0] ; B13   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_g[1] ; A13   ; 7        ; 30           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_g[2] ; B12   ; 7        ; 25           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_g[3] ; A12   ; 7        ; 25           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_g[4] ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_g[5] ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_r[0] ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_r[1] ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_r[2] ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_r[3] ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb_r[4] ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[0]   ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[1]   ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[2]   ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[3]   ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[4]   ; B6    ; 8        ; 9            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[5]   ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[6]   ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[7]   ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[0]   ; A4    ; 8        ; 5            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[1]   ; B4    ; 8        ; 5            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[2]   ; A3    ; 8        ; 3            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[3]   ; B3    ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[4]   ; A2    ; 8        ; 5            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[5]   ; B1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; trig     ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_data  ; G1    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v_sync   ; D15   ; 6        ; 34           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; led[0]                  ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; led[1]                  ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; led[2]                  ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; seg[0]                  ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; seg[7]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 17 ( 41 % )  ; 2.5V          ; --           ;
; 2        ; 2 / 19 ( 11 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 10 / 14 ( 71 % ) ; 2.5V          ; --           ;
; 7        ; 15 / 26 ( 58 % ) ; 2.5V          ; --           ;
; 8        ; 14 / 26 ( 54 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; sel[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 200        ; 8        ; sel[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 196        ; 8        ; sel[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; seg[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 188        ; 8        ; seg[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; seg[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; seg[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 7        ; rgb_r[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; rgb_r[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; rgb_g[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; rgb_g[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; rgb_g[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; rgb_b[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; rgb_b[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; sel[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; sel[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 8        ; sel[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; seg[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; seg[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; seg[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 8        ; seg[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; rgb_r[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; rgb_r[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; rgb_g[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; rgb_g[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; rgb_g[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; rgb_b[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; rgb_b[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; rgb_r[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; echo                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; rgb_b[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 146        ; 6        ; h_sync                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; trig                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; v_sync                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; led[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 127        ; 6        ; key                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; led[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 139        ; 6        ; led[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 14         ; 1        ; tx_data                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; led[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; beep                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; rx_data                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 500.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 250 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 30.0 MHz                                                            ;
; Freq max lock                 ; 65.02 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 10                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; clk                                                                 ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even     ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 50  ; 1.0 MHz          ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C2      ; 500           ; 250/250 Even ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 2.25 (250 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even   ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; trig     ; Incomplete set of assignments ;
; sel[0]   ; Incomplete set of assignments ;
; sel[1]   ; Incomplete set of assignments ;
; sel[2]   ; Incomplete set of assignments ;
; sel[3]   ; Incomplete set of assignments ;
; sel[4]   ; Incomplete set of assignments ;
; sel[5]   ; Incomplete set of assignments ;
; seg[0]   ; Incomplete set of assignments ;
; seg[1]   ; Incomplete set of assignments ;
; seg[2]   ; Incomplete set of assignments ;
; seg[3]   ; Incomplete set of assignments ;
; seg[4]   ; Incomplete set of assignments ;
; seg[5]   ; Incomplete set of assignments ;
; seg[6]   ; Incomplete set of assignments ;
; seg[7]   ; Incomplete set of assignments ;
; led[0]   ; Incomplete set of assignments ;
; led[1]   ; Incomplete set of assignments ;
; led[2]   ; Incomplete set of assignments ;
; led[3]   ; Incomplete set of assignments ;
; beep     ; Incomplete set of assignments ;
; h_sync   ; Incomplete set of assignments ;
; v_sync   ; Incomplete set of assignments ;
; rgb_r[0] ; Incomplete set of assignments ;
; rgb_r[1] ; Incomplete set of assignments ;
; rgb_r[2] ; Incomplete set of assignments ;
; rgb_r[3] ; Incomplete set of assignments ;
; rgb_r[4] ; Incomplete set of assignments ;
; rgb_g[0] ; Incomplete set of assignments ;
; rgb_g[1] ; Incomplete set of assignments ;
; rgb_g[2] ; Incomplete set of assignments ;
; rgb_g[3] ; Incomplete set of assignments ;
; rgb_g[4] ; Incomplete set of assignments ;
; rgb_g[5] ; Incomplete set of assignments ;
; rgb_b[0] ; Incomplete set of assignments ;
; rgb_b[1] ; Incomplete set of assignments ;
; rgb_b[2] ; Incomplete set of assignments ;
; rgb_b[3] ; Incomplete set of assignments ;
; rgb_b[4] ; Incomplete set of assignments ;
; rx_data  ; Incomplete set of assignments ;
; tx_data  ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; rst_n    ; Incomplete set of assignments ;
; echo     ; Incomplete set of assignments ;
; key      ; Incomplete set of assignments ;
+----------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                          ; Entity Name         ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |distance_top                                     ; 4273 (52)   ; 1457 (30)                 ; 0 (0)         ; 2048        ; 1    ; 2            ; 0       ; 1         ; 44   ; 0            ; 2816 (22)    ; 547 (0)           ; 910 (30)         ; |distance_top                                                                                                                                                ; distance_top        ; work         ;
;    |beep_dirve:u_beep_dirve|                      ; 228 (131)   ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 184 (87)     ; 0 (0)             ; 44 (44)          ; |distance_top|beep_dirve:u_beep_dirve                                                                                                                        ; beep_dirve          ; work         ;
;       |lpm_mult:Mult0|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult0                                                                                                         ; lpm_mult            ; work         ;
;          |multcore:mult_core|                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore            ; work         ;
;       |lpm_mult:Mult1|                            ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult1                                                                                                         ; lpm_mult            ; work         ;
;          |multcore:mult_core|                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult1|multcore:mult_core                                                                                      ; multcore            ; work         ;
;       |lpm_mult:Mult2|                            ; 84 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult2                                                                                                         ; lpm_mult            ; work         ;
;          |multcore:mult_core|                     ; 84 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (44)      ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult2|multcore:mult_core                                                                                      ; multcore            ; work         ;
;             |mpar_add:padder|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                   |add_sub_mgh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated                      ; add_sub_mgh         ; work         ;
;                |lpm_add_sub:adder[1]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub         ; work         ;
;                   |add_sub_mgh:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_mgh:auto_generated                      ; add_sub_mgh         ; work         ;
;                |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add            ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub         ; work         ;
;                      |add_sub_qgh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |distance_top|beep_dirve:u_beep_dirve|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated ; add_sub_qgh         ; work         ;
;    |data_drive:u_data_drive|                      ; 1406 (1400) ; 1112 (1112)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 293 (288)    ; 527 (527)         ; 586 (585)        ; |distance_top|data_drive:u_data_drive                                                                                                                        ; data_drive          ; work         ;
;       |lpm_mult:Mult0|                            ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |distance_top|data_drive:u_data_drive|lpm_mult:Mult0                                                                                                         ; lpm_mult            ; work         ;
;          |multcore:mult_core|                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |distance_top|data_drive:u_data_drive|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore            ; work         ;
;    |distance_drive:u_distance|                    ; 2202 (135)  ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 2092 (46)    ; 4 (4)             ; 106 (83)         ; |distance_top|distance_drive:u_distance                                                                                                                      ; distance_drive      ; work         ;
;       |lpm_divide:Div0|                           ; 389 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 389 (0)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div0                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_7jm:auto_generated|          ; 389 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 389 (0)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div0|lpm_divide_7jm:auto_generated                                                                        ; lpm_divide_7jm      ; work         ;
;             |sign_div_unsign_vlh:divider|         ; 389 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 389 (0)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div0|lpm_divide_7jm:auto_generated|sign_div_unsign_vlh:divider                                            ; sign_div_unsign_vlh ; work         ;
;                |alt_u_div_i7f:divider|            ; 389 (389)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 389 (389)    ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div0|lpm_divide_7jm:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_i7f:divider                      ; alt_u_div_i7f       ; work         ;
;       |lpm_divide:Div1|                           ; 200 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (0)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div1                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_tim:auto_generated|          ; 200 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (0)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div1|lpm_divide_tim:auto_generated                                                                        ; lpm_divide_tim      ; work         ;
;             |sign_div_unsign_llh:divider|         ; 200 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (0)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div1|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider                                            ; sign_div_unsign_llh ; work         ;
;                |alt_u_div_u6f:divider|            ; 200 (200)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (200)    ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div1|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider                      ; alt_u_div_u6f       ; work         ;
;       |lpm_divide:Div2|                           ; 259 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (0)      ; 0 (0)             ; 3 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div2                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_0jm:auto_generated|          ; 259 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (0)      ; 0 (0)             ; 3 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div2|lpm_divide_0jm:auto_generated                                                                        ; lpm_divide_0jm      ; work         ;
;             |sign_div_unsign_olh:divider|         ; 259 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (0)      ; 0 (0)             ; 3 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider                                            ; sign_div_unsign_olh ; work         ;
;                |alt_u_div_47f:divider|            ; 259 (259)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (256)    ; 0 (0)             ; 3 (3)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider                      ; alt_u_div_47f       ; work         ;
;       |lpm_divide:Div3|                           ; 279 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 279 (0)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div3                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_akm:auto_generated|          ; 279 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 279 (0)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div3|lpm_divide_akm:auto_generated                                                                        ; lpm_divide_akm      ; work         ;
;             |sign_div_unsign_2nh:divider|         ; 279 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 279 (0)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div3|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider                                            ; sign_div_unsign_2nh ; work         ;
;                |alt_u_div_o9f:divider|            ; 279 (279)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 279 (279)    ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div3|lpm_divide_akm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_o9f:divider                      ; alt_u_div_o9f       ; work         ;
;       |lpm_divide:Div4|                           ; 209 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (0)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div4                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_ekm:auto_generated|          ; 209 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (0)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div4|lpm_divide_ekm:auto_generated                                                                        ; lpm_divide_ekm      ; work         ;
;             |sign_div_unsign_6nh:divider|         ; 209 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (0)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div4|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider                                            ; sign_div_unsign_6nh ; work         ;
;                |alt_u_div_0af:divider|            ; 209 (209)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (209)    ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div4|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider                      ; alt_u_div_0af       ; work         ;
;       |lpm_divide:Div5|                           ; 97 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div5                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_hkm:auto_generated|          ; 97 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div5|lpm_divide_hkm:auto_generated                                                                        ; lpm_divide_hkm      ; work         ;
;             |sign_div_unsign_9nh:divider|         ; 97 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div5|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider                                            ; sign_div_unsign_9nh ; work         ;
;                |alt_u_div_6af:divider|            ; 97 (97)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Div5|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider                      ; alt_u_div_6af       ; work         ;
;       |lpm_divide:Mod0|                           ; 203 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (0)      ; 0 (0)             ; 4 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod0                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_0bm:auto_generated|          ; 203 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (0)      ; 0 (0)             ; 4 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod0|lpm_divide_0bm:auto_generated                                                                        ; lpm_divide_0bm      ; work         ;
;             |sign_div_unsign_llh:divider|         ; 203 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (0)      ; 0 (0)             ; 4 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                                            ; sign_div_unsign_llh ; work         ;
;                |alt_u_div_u6f:divider|            ; 203 (203)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (199)    ; 0 (0)             ; 4 (4)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod0|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider                      ; alt_u_div_u6f       ; work         ;
;       |lpm_divide:Mod1|                           ; 166 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (0)      ; 0 (0)             ; 4 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod1                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_0bm:auto_generated|          ; 166 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (0)      ; 0 (0)             ; 4 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod1|lpm_divide_0bm:auto_generated                                                                        ; lpm_divide_0bm      ; work         ;
;             |sign_div_unsign_llh:divider|         ; 166 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (0)      ; 0 (0)             ; 4 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                                            ; sign_div_unsign_llh ; work         ;
;                |alt_u_div_u6f:divider|            ; 166 (166)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (162)    ; 0 (0)             ; 4 (4)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod1|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider                      ; alt_u_div_u6f       ; work         ;
;       |lpm_divide:Mod2|                           ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (0)      ; 0 (0)             ; 3 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod2                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_0bm:auto_generated|          ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (0)      ; 0 (0)             ; 3 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod2|lpm_divide_0bm:auto_generated                                                                        ; lpm_divide_0bm      ; work         ;
;             |sign_div_unsign_llh:divider|         ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (0)      ; 0 (0)             ; 3 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                                            ; sign_div_unsign_llh ; work         ;
;                |alt_u_div_u6f:divider|            ; 135 (135)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (132)    ; 0 (0)             ; 3 (3)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod2|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider                      ; alt_u_div_u6f       ; work         ;
;       |lpm_divide:Mod3|                           ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 5 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod3                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_0bm:auto_generated|          ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 5 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod3|lpm_divide_0bm:auto_generated                                                                        ; lpm_divide_0bm      ; work         ;
;             |sign_div_unsign_llh:divider|         ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 5 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                                            ; sign_div_unsign_llh ; work         ;
;                |alt_u_div_u6f:divider|            ; 94 (94)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 0 (0)             ; 5 (5)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod3|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider                      ; alt_u_div_u6f       ; work         ;
;       |lpm_divide:Mod4|                           ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 4 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod4                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_0bm:auto_generated|          ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 4 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod4|lpm_divide_0bm:auto_generated                                                                        ; lpm_divide_0bm      ; work         ;
;             |sign_div_unsign_llh:divider|         ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 4 (0)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider                                            ; sign_div_unsign_llh ; work         ;
;                |alt_u_div_u6f:divider|            ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 4 (4)            ; |distance_top|distance_drive:u_distance|lpm_divide:Mod4|lpm_divide_0bm:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider                      ; alt_u_div_u6f       ; work         ;
;       |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_mult:Mult0                                                                                                       ; lpm_mult            ; work         ;
;          |mult_gft:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |distance_top|distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated                                                                               ; mult_gft            ; work         ;
;    |key_debounce:u_key_debounce|                  ; 37 (37)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 24 (24)          ; |distance_top|key_debounce:u_key_debounce                                                                                                                    ; key_debounce        ; work         ;
;    |pll:pll_inst|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |distance_top|pll:pll_inst                                                                                                                                   ; pll                 ; work         ;
;       |altpll:altpll_component|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |distance_top|pll:pll_inst|altpll:altpll_component                                                                                                           ; altpll              ; work         ;
;          |pll_altpll:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |distance_top|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                                                                 ; pll_altpll          ; work         ;
;    |seg_drive:u_seg_drive|                        ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |distance_top|seg_drive:u_seg_drive                                                                                                                          ; seg_drive           ; work         ;
;    |sel_drive:u_sel_drive|                        ; 80 (39)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (22)      ; 1 (1)             ; 16 (16)          ; |distance_top|sel_drive:u_sel_drive                                                                                                                          ; sel_drive           ; work         ;
;       |lpm_divide:Mod0|                           ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |distance_top|sel_drive:u_sel_drive|lpm_divide:Mod0                                                                                                          ; lpm_divide          ; work         ;
;          |lpm_divide_fcm:auto_generated|          ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |distance_top|sel_drive:u_sel_drive|lpm_divide:Mod0|lpm_divide_fcm:auto_generated                                                                            ; lpm_divide_fcm      ; work         ;
;             |sign_div_unsign_4nh:divider|         ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |distance_top|sel_drive:u_sel_drive|lpm_divide:Mod0|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider                                                ; sign_div_unsign_4nh ; work         ;
;                |alt_u_div_s9f:divider|            ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |distance_top|sel_drive:u_sel_drive|lpm_divide:Mod0|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider                          ; alt_u_div_s9f       ; work         ;
;    |uart_drive:u_uart_drive|                      ; 128 (46)    ; 76 (20)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (26)      ; 0 (0)             ; 76 (20)          ; |distance_top|uart_drive:u_uart_drive                                                                                                                        ; uart_drive          ; work         ;
;       |tx_fifo:tx_fifo_inst|                      ; 47 (0)      ; 37 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 37 (0)           ; |distance_top|uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst                                                                                                   ; tx_fifo             ; work         ;
;          |scfifo:scfifo_component|                ; 47 (0)      ; 37 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 37 (0)           ; |distance_top|uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component                                                                           ; scfifo              ; work         ;
;             |scfifo_h141:auto_generated|          ; 47 (0)      ; 37 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 37 (0)           ; |distance_top|uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated                                                ; scfifo_h141         ; work         ;
;                |a_dpfifo_o741:dpfifo|             ; 47 (24)     ; 37 (14)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 37 (14)          ; |distance_top|uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo                           ; a_dpfifo_o741       ; work         ;
;                   |altsyncram_jqb1:FIFOram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |distance_top|uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|altsyncram_jqb1:FIFOram   ; altsyncram_jqb1     ; work         ;
;                   |cntr_2ob:rd_ptr_msb|           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |distance_top|uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|cntr_2ob:rd_ptr_msb       ; cntr_2ob            ; work         ;
;                   |cntr_3ob:wr_ptr|               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |distance_top|uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|cntr_3ob:wr_ptr           ; cntr_3ob            ; work         ;
;                   |cntr_fo7:usedw_counter|        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |distance_top|uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|cntr_fo7:usedw_counter    ; cntr_fo7            ; work         ;
;       |uart_tx:u_uart_tx|                         ; 35 (35)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 19 (19)          ; |distance_top|uart_drive:u_uart_drive|uart_tx:u_uart_tx                                                                                                      ; uart_tx             ; work         ;
;    |vga_dirve:u_vga_dirve|                        ; 129 (129)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 15 (15)           ; 50 (50)          ; |distance_top|vga_dirve:u_vga_dirve                                                                                                                          ; vga_dirve           ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; trig     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; beep     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; h_sync   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; v_sync   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_r[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_r[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_r[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_r[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_r[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_g[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_g[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_g[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_g[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_g[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_g[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_b[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_b[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_b[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_b[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb_b[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rx_data  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; tx_data  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; echo     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; rx_data                                         ;                   ;         ;
; clk                                             ;                   ;         ;
; rst_n                                           ;                   ;         ;
; echo                                            ;                   ;         ;
;      - distance_drive:u_distance|echo_r0~feeder ; 0                 ; 6       ;
; key                                             ;                   ;         ;
+-------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                            ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; beep_dirve:u_beep_dirve|LessThan0~42                                                                                            ; LCCOMB_X10_Y5_N20  ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                             ; PIN_E1             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                             ; PIN_E1             ; 1313    ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; distance_drive:u_distance|accept_stop_sig                                                                                       ; LCCOMB_X29_Y13_N2  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distance_drive:u_distance|cnt_wait[11]~23                                                                                       ; LCCOMB_X31_Y12_N26 ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; distance_drive:u_distance|data_out_vld                                                                                          ; LCCOMB_X31_Y12_N0  ; 1124    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; distance_drive:u_distance|s_current.s_send                                                                                      ; FF_X29_Y13_N1      ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; key_debounce:u_key_debounce|add_flag                                                                                            ; FF_X28_Y5_N17      ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                 ; PLL_1              ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                                                 ; PLL_1              ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                                                 ; PLL_1              ; 65      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rst_n                                                                                                                           ; PIN_E15            ; 1460    ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sel_drive:u_sel_drive|flag                                                                                                      ; FF_X18_Y15_N15     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sel_drive:u_sel_drive|flag                                                                                                      ; FF_X18_Y15_N15     ; 6       ; Latch enable               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; uart_drive:u_uart_drive|Equal0~0                                                                                                ; LCCOMB_X28_Y10_N2  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart_drive:u_uart_drive|rdreq                                                                                                   ; LCCOMB_X30_Y14_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_drive:u_uart_drive|send_flag                                                                                               ; FF_X28_Y10_N7      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|_~11       ; LCCOMB_X31_Y16_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|_~8        ; LCCOMB_X32_Y14_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|valid_wreq ; LCCOMB_X31_Y14_N6  ; 24      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; uart_drive:u_uart_drive|uart_tx:u_uart_tx|cnt_bit[0]~3                                                                          ; LCCOMB_X31_Y16_N26 ; 16      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vga_dirve:u_vga_dirve|valid_area                                                                                                ; LCCOMB_X17_Y23_N30 ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                                             ; PIN_E1         ; 1313    ; 6                                    ; Global Clock         ; GCLK1            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1          ; 17      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1          ; 64      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1          ; 65      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; rst_n                                                                           ; PIN_E15        ; 1460    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; sel_drive:u_sel_drive|flag                                                      ; FF_X18_Y15_N15 ; 6       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+---------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------+
; Non-Global High Fan-Out Signals                  ;
+----------------------------------------+---------+
; Name                                   ; Fan-Out ;
+----------------------------------------+---------+
; distance_drive:u_distance|data_out_vld ; 1124    ;
+----------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; uart_drive:u_uart_drive|tx_fifo:tx_fifo_inst|scfifo:scfifo_component|scfifo_h141:auto_generated|a_dpfifo_o741:dpfifo|altsyncram_jqb1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048 ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None ; M9K_X27_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    distance_drive:u_distance|lpm_mult:Mult0|mult_gft:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y10_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,412 / 32,401 ( 14 % ) ;
; C16 interconnects     ; 30 / 1,326 ( 2 % )      ;
; C4 interconnects      ; 1,940 / 21,816 ( 9 % )  ;
; Direct links          ; 1,294 / 32,401 ( 4 % )  ;
; Global clocks         ; 6 / 10 ( 60 % )         ;
; Local interconnects   ; 2,430 / 10,320 ( 24 % ) ;
; R24 interconnects     ; 51 / 1,289 ( 4 % )      ;
; R4 interconnects      ; 1,950 / 28,186 ( 7 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.53) ; Number of LABs  (Total = 316) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 7                             ;
; 3                                           ; 4                             ;
; 4                                           ; 3                             ;
; 5                                           ; 4                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 5                             ;
; 9                                           ; 5                             ;
; 10                                          ; 6                             ;
; 11                                          ; 8                             ;
; 12                                          ; 10                            ;
; 13                                          ; 16                            ;
; 14                                          ; 16                            ;
; 15                                          ; 28                            ;
; 16                                          ; 185                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.29) ; Number of LABs  (Total = 316) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 148                           ;
; 1 Clock                            ; 148                           ;
; 1 Clock enable                     ; 104                           ;
; 1 Sync. clear                      ; 8                             ;
; 2 Clock enables                    ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.14) ; Number of LABs  (Total = 316) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 11                            ;
; 2                                            ; 6                             ;
; 3                                            ; 4                             ;
; 4                                            ; 6                             ;
; 5                                            ; 5                             ;
; 6                                            ; 4                             ;
; 7                                            ; 3                             ;
; 8                                            ; 4                             ;
; 9                                            ; 5                             ;
; 10                                           ; 5                             ;
; 11                                           ; 6                             ;
; 12                                           ; 8                             ;
; 13                                           ; 14                            ;
; 14                                           ; 22                            ;
; 15                                           ; 76                            ;
; 16                                           ; 24                            ;
; 17                                           ; 3                             ;
; 18                                           ; 4                             ;
; 19                                           ; 5                             ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 3                             ;
; 23                                           ; 5                             ;
; 24                                           ; 5                             ;
; 25                                           ; 10                            ;
; 26                                           ; 7                             ;
; 27                                           ; 9                             ;
; 28                                           ; 10                            ;
; 29                                           ; 13                            ;
; 30                                           ; 18                            ;
; 31                                           ; 9                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.53) ; Number of LABs  (Total = 316) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 25                            ;
; 2                                               ; 15                            ;
; 3                                               ; 13                            ;
; 4                                               ; 22                            ;
; 5                                               ; 24                            ;
; 6                                               ; 18                            ;
; 7                                               ; 47                            ;
; 8                                               ; 30                            ;
; 9                                               ; 21                            ;
; 10                                              ; 27                            ;
; 11                                              ; 23                            ;
; 12                                              ; 15                            ;
; 13                                              ; 15                            ;
; 14                                              ; 7                             ;
; 15                                              ; 7                             ;
; 16                                              ; 7                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.30) ; Number of LABs  (Total = 316) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 8                             ;
; 3                                            ; 10                            ;
; 4                                            ; 10                            ;
; 5                                            ; 11                            ;
; 6                                            ; 20                            ;
; 7                                            ; 22                            ;
; 8                                            ; 17                            ;
; 9                                            ; 17                            ;
; 10                                           ; 11                            ;
; 11                                           ; 26                            ;
; 12                                           ; 24                            ;
; 13                                           ; 17                            ;
; 14                                           ; 25                            ;
; 15                                           ; 10                            ;
; 16                                           ; 10                            ;
; 17                                           ; 18                            ;
; 18                                           ; 8                             ;
; 19                                           ; 15                            ;
; 20                                           ; 9                             ;
; 21                                           ; 3                             ;
; 22                                           ; 2                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 4                             ;
; 26                                           ; 2                             ;
; 27                                           ; 5                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 44        ; 0            ; 44        ; 0            ; 0            ; 44        ; 44        ; 0            ; 44        ; 44        ; 0            ; 39           ; 0            ; 0            ; 5            ; 0            ; 39           ; 5            ; 0            ; 0            ; 0            ; 39           ; 0            ; 0            ; 0            ; 0            ; 0            ; 44        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 44           ; 0         ; 44           ; 44           ; 0         ; 0         ; 44           ; 0         ; 0         ; 44           ; 5            ; 44           ; 44           ; 39           ; 44           ; 5            ; 39           ; 44           ; 44           ; 44           ; 5            ; 44           ; 44           ; 44           ; 44           ; 44           ; 0         ; 44           ; 44           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; trig               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beep               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; h_sync             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v_sync             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_r[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_r[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_r[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_r[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_r[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_g[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_g[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_g[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_g[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_g[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_g[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_b[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_b[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_b[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_b[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb_b[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx_data            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx_data            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; echo               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                             ;
+----------------------------------------------------------+----------------------------+-------------------+
; Source Clock(s)                                          ; Destination Clock(s)       ; Delay Added in ns ;
+----------------------------------------------------------+----------------------------+-------------------+
; clk,pll_inst|altpll_component|auto_generated|pll1|clk[1] ; clk                        ; 266.2             ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0]     ; sel_drive:u_sel_drive|flag ; 32.1              ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1]     ; clk                        ; 24.1              ;
; clk,pll_inst|altpll_component|auto_generated|pll1|clk[2] ; clk                        ; 21.4              ;
; pll_inst|altpll_component|auto_generated|pll1|clk[2]     ; clk                        ; 21.2              ;
+----------------------------------------------------------+----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                  ;
+--------------------------------------------------------+---------------------------------------------------+-------------------+
; Source Register                                        ; Destination Register                              ; Delay Added in ns ;
+--------------------------------------------------------+---------------------------------------------------+-------------------+
; sel_drive:u_sel_drive|current_state.state1             ; sel_drive:u_sel_drive|next_state.state2_192       ; 5.347             ;
; sel_drive:u_sel_drive|current_state.state2             ; sel_drive:u_sel_drive|next_state.state3_188       ; 5.347             ;
; sel_drive:u_sel_drive|current_state.state3             ; sel_drive:u_sel_drive|next_state.state4_184       ; 5.347             ;
; sel_drive:u_sel_drive|current_state.state4             ; sel_drive:u_sel_drive|next_state.state5_180       ; 5.347             ;
; sel_drive:u_sel_drive|current_state.state5             ; sel_drive:u_sel_drive|next_state.state0_200       ; 5.347             ;
; sel_drive:u_sel_drive|current_state.state0             ; sel_drive:u_sel_drive|next_state.state1_196       ; 5.337             ;
; distance_drive:u_distance|cnt_wait[17]                 ; distance_drive:u_distance|s_current.s_idle        ; 3.772             ;
; distance_drive:u_distance|cnt_wait[16]                 ; distance_drive:u_distance|s_current.s_idle        ; 3.770             ;
; distance_drive:u_distance|cnt_wait[20]                 ; distance_drive:u_distance|s_current.s_accept_wait ; 3.729             ;
; distance_drive:u_distance|cnt_wait[21]                 ; distance_drive:u_distance|s_current.s_accept_wait ; 3.728             ;
; distance_drive:u_distance|cnt[17]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.613             ;
; distance_drive:u_distance|cnt_wait[19]                 ; distance_drive:u_distance|s_current.s_idle        ; 3.599             ;
; distance_drive:u_distance|cnt[16]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.599             ;
; distance_drive:u_distance|cnt[19]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.577             ;
; distance_drive:u_distance|cnt[18]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.577             ;
; distance_drive:u_distance|cnt_wait[22]                 ; distance_drive:u_distance|s_current.s_accept_wait ; 3.530             ;
; distance_drive:u_distance|cnt[21]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.514             ;
; distance_drive:u_distance|cnt[20]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.514             ;
; distance_drive:u_distance|cnt[22]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.514             ;
; distance_drive:u_distance|cnt_wait[18]                 ; distance_drive:u_distance|s_current.s_idle        ; 3.490             ;
; distance_drive:u_distance|s_current.s_accept_wait      ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[15]                 ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[14]                 ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[13]                 ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[12]                 ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[11]                 ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[10]                 ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[9]                  ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[8]                  ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[7]                  ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[6]                  ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[5]                  ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[4]                  ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[3]                  ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[2]                  ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[1]                  ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; distance_drive:u_distance|cnt_wait[0]                  ; distance_drive:u_distance|s_current.s_accept_wait ; 3.400             ;
; vga_dirve:u_vga_dirve|addr_v[8]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 3.335             ;
; vga_dirve:u_vga_dirve|addr_v[5]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 3.280             ;
; distance_drive:u_distance|cnt[15]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[14]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[13]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[12]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[11]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[10]                      ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[9]                       ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[8]                       ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[7]                       ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[6]                       ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[5]                       ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[4]                       ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[3]                       ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[2]                       ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[1]                       ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; distance_drive:u_distance|cnt[0]                       ; distance_drive:u_distance|s_current.s_wait        ; 3.216             ;
; vga_dirve:u_vga_dirve|addr_v[10]                       ; data_drive:u_data_drive|rgb_data_r[15]            ; 3.189             ;
; vga_dirve:u_vga_dirve|addr_h[4]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 3.186             ;
; vga_dirve:u_vga_dirve|addr_v[9]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 3.173             ;
; vga_dirve:u_vga_dirve|addr_v[11]                       ; data_drive:u_data_drive|rgb_data_r[15]            ; 3.157             ;
; distance_drive:u_distance|s_current.s_idle             ; distance_drive:u_distance|s_current.s_send        ; 3.057             ;
; distance_drive:u_distance|s_current.s_send             ; distance_drive:u_distance|s_current.s_send        ; 3.057             ;
; vga_dirve:u_vga_dirve|addr_h[9]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 3.027             ;
; vga_dirve:u_vga_dirve|addr_v[4]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 3.026             ;
; vga_dirve:u_vga_dirve|addr_v[7]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.950             ;
; vga_dirve:u_vga_dirve|addr_v[6]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.947             ;
; distance_drive:u_distance|cnt_distance[1]~_Duplicate_1 ; distance_drive:u_distance|distance_data_r[0]      ; 2.826             ;
; vga_dirve:u_vga_dirve|addr_h[0]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.798             ;
; vga_dirve:u_vga_dirve|addr_h[1]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.798             ;
; vga_dirve:u_vga_dirve|addr_h[6]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.798             ;
; vga_dirve:u_vga_dirve|addr_h[5]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.798             ;
; vga_dirve:u_vga_dirve|addr_h[2]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.798             ;
; vga_dirve:u_vga_dirve|addr_h[3]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.798             ;
; vga_dirve:u_vga_dirve|addr_h[8]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.798             ;
; vga_dirve:u_vga_dirve|addr_h[7]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.798             ;
; data_drive:u_data_drive|cnt[1]                         ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.712             ;
; data_drive:u_data_drive|cnt[0]                         ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.712             ;
; vga_dirve:u_vga_dirve|addr_v[3]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.712             ;
; vga_dirve:u_vga_dirve|addr_v[2]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.712             ;
; vga_dirve:u_vga_dirve|addr_v[1]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.712             ;
; vga_dirve:u_vga_dirve|addr_v[0]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.712             ;
; data_drive:u_data_drive|cnt[2]                         ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.675             ;
; data_drive:u_data_drive|cnt[3]                         ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.675             ;
; vga_dirve:u_vga_dirve|addr_h[11]                       ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.512             ;
; vga_dirve:u_vga_dirve|addr_h[10]                       ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.501             ;
; data_drive:u_data_drive|cnt[9]                         ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.167             ;
; data_drive:u_data_drive|cnt[10]                        ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.167             ;
; data_drive:u_data_drive|cnt[7]                         ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.167             ;
; data_drive:u_data_drive|cnt[6]                         ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.167             ;
; data_drive:u_data_drive|cnt[5]                         ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.167             ;
; data_drive:u_data_drive|cnt[8]                         ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.167             ;
; data_drive:u_data_drive|cnt[4]                         ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.167             ;
; data_drive:u_data_drive|data_r[96][0]                  ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.134             ;
; data_drive:u_data_drive|data_r[97][0]                  ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.134             ;
; data_drive:u_data_drive|data_r[98][0]                  ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.134             ;
; data_drive:u_data_drive|data_r[0][0]                   ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.134             ;
; data_drive:u_data_drive|data_r[1][0]                   ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.134             ;
; data_drive:u_data_drive|data_r[2][0]                   ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.134             ;
; data_drive:u_data_drive|data_r[3][0]                   ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.134             ;
; data_drive:u_data_drive|data_r[4][0]                   ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.134             ;
; data_drive:u_data_drive|data_r[5][0]                   ; data_drive:u_data_drive|rgb_data_r[15]            ; 2.134             ;
+--------------------------------------------------------+---------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "distance_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: G:/FPGAProject/EP4CE6F17C8/distance/prj/db/pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: G:/FPGAProject/EP4CE6F17C8/distance/prj/db/pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port File: G:/FPGAProject/EP4CE6F17C8/distance/prj/db/pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port File: G:/FPGAProject/EP4CE6F17C8/distance/prj/db/pll_altpll.v Line: 46
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 7 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'distance_top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: G:/FPGAProject/EP4CE6F17C8/distance/src/distance_top.v Line: 2
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: G:/FPGAProject/EP4CE6F17C8/distance/prj/db/pll_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1) File: G:/FPGAProject/EP4CE6F17C8/distance/prj/db/pll_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1) File: G:/FPGAProject/EP4CE6F17C8/distance/prj/db/pll_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node sel_drive:u_sel_drive|flag  File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 19
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sel_drive:u_sel_drive|current_state.state0 File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 16
        Info (176357): Destination node sel_drive:u_sel_drive|current_state.state1 File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 16
        Info (176357): Destination node sel_drive:u_sel_drive|current_state.state2 File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 16
        Info (176357): Destination node sel_drive:u_sel_drive|current_state.state3 File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 16
        Info (176357): Destination node sel_drive:u_sel_drive|current_state.state4 File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 16
        Info (176357): Destination node sel_drive:u_sel_drive|current_state.state5 File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 16
Info (176353): Automatically promoted node rst_n~input (placed in PIN E15 (CLK4, DIFFCLK_2p)) File: G:/FPGAProject/EP4CE6F17C8/distance/src/distance_top.v Line: 3
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart_drive:u_uart_drive|comb~0
        Info (176357): Destination node sel_drive:u_sel_drive|next_state.state5_180 File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 49
        Info (176357): Destination node sel_drive:u_sel_drive|next_state.state4_184 File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 49
        Info (176357): Destination node sel_drive:u_sel_drive|next_state.state3_188 File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 49
        Info (176357): Destination node sel_drive:u_sel_drive|next_state.state2_192 File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 49
        Info (176357): Destination node sel_drive:u_sel_drive|next_state.state1_196 File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 49
        Info (176357): Destination node sel_drive:u_sel_drive|next_state.state0_200 File: G:/FPGAProject/EP4CE6F17C8/distance/src/sel_drive.v Line: 49
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 17 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 17 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170089): 4e+02 ns of routing delay (approximately 1.2% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 2.35 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file G:/FPGAProject/EP4CE6F17C8/distance/prj/output_files/distance_top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5564 megabytes
    Info: Processing ended: Tue Jun 28 21:15:10 2022
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:30


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/FPGAProject/EP4CE6F17C8/distance/prj/output_files/distance_top.fit.smsg.


