# 4.3.11 NRST 引脚特性

表4-25 外部复位引脚特性  

<table><tr><td>符号</td><td>参数</td><td>条件</td><td>最小值</td><td>典型值</td><td>最大值</td><td>单位</td></tr><tr><td>VIL (NRST)</td><td>NRST输入低电平电压</td><td></td><td>-0.3</td><td></td><td>0.28*(VDD-1.8)+0.6</td><td>V</td></tr><tr><td>VIH (NRST)</td><td>NRST输入高电平电压</td><td></td><td>0.41*(VDD-1.8)+1.3</td><td></td><td>VDD+0.3</td><td>V</td></tr><tr><td>Vhys (NRST)</td><td>NRST施密特触发器电压迟滞</td><td></td><td>150</td><td></td><td></td><td>mV</td></tr><tr><td>RPU (1)</td><td>上拉等效电阻</td><td></td><td>30</td><td>40</td><td>50</td><td>kΩ</td></tr><tr><td>VF (NRST)</td><td>NRST输入可被滤波脉宽</td><td></td><td></td><td></td><td>100</td><td>ns</td></tr><tr><td>VNF (NRST)</td><td>NRST输入无法滤波脉宽</td><td></td><td>300</td><td></td><td></td><td>ns</td></tr></table>

注：上拉电阻是一个真正的电阻串联一个可开关的PMOS实现。这个PMOS开关的电阻很小（约占 $10 \%$ ）。

电路参考设计及要求：

![](images/7fd494c9a86306839506ec216a1f3f6e98916852b717b7cc2543409a70622039.jpg)  
图4-7 外部复位引脚典型电路

