<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="label" val=""/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(510,290)" to="(510,300)"/>
    <wire from="(520,300)" to="(520,310)"/>
    <wire from="(410,320)" to="(440,320)"/>
    <wire from="(510,290)" to="(530,290)"/>
    <wire from="(300,290)" to="(340,290)"/>
    <wire from="(460,340)" to="(530,340)"/>
    <wire from="(340,290)" to="(340,300)"/>
    <wire from="(500,280)" to="(500,290)"/>
    <wire from="(460,330)" to="(530,330)"/>
    <wire from="(460,300)" to="(510,300)"/>
    <wire from="(460,290)" to="(500,290)"/>
    <wire from="(590,310)" to="(700,310)"/>
    <wire from="(300,340)" to="(300,370)"/>
    <wire from="(500,280)" to="(530,280)"/>
    <wire from="(280,260)" to="(300,260)"/>
    <wire from="(460,320)" to="(530,320)"/>
    <wire from="(520,300)" to="(530,300)"/>
    <wire from="(280,370)" to="(300,370)"/>
    <wire from="(460,310)" to="(520,310)"/>
    <wire from="(300,260)" to="(300,290)"/>
    <wire from="(300,340)" to="(340,340)"/>
    <comp lib="0" loc="(280,260)" name="Pin">
      <a name="width" val="6"/>
      <a name="tristate" val="false"/>
      <a name="label" val="x"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(280,370)" name="Pin">
      <a name="width" val="6"/>
      <a name="tristate" val="false"/>
      <a name="label" val="y"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="0" loc="(480,413)" name="Text">
      <a name="text" val="0 - Equals   1 - Different"/>
    </comp>
    <comp lib="0" loc="(700,310)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(440,320)" name="Splitter">
      <a name="fanout" val="6"/>
      <a name="incoming" val="6"/>
    </comp>
    <comp lib="1" loc="(410,320)" name="XNOR Gate">
      <a name="width" val="6"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(590,310)" name="NAND Gate">
      <a name="inputs" val="6"/>
    </comp>
    <comp lib="0" loc="(390,151)" name="Text">
      <a name="text" val="Mateus Augusto Moraes Ferreira    Matricula:435669"/>
    </comp>
  </circuit>
</project>
