Partition Merge report for tetris
Thu Nov 18 21:14:24 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Thu Nov 18 21:14:24 2021       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; tetris                                      ;
; Top-level Entity Name              ; tetris                                      ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 5,453                                       ;
;     Total combinational functions  ; 4,099                                       ;
;     Dedicated logic registers      ; 3,171                                       ;
; Total registers                    ; 3171                                        ;
; Total pins                         ; 141                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 14,464                                      ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 1                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                         ;
+------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------+---------+
; Name                                                 ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                    ; Details ;
+------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------+---------+
; game_logic:g0|curr_state.falling                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.falling                     ; N/A     ;
; game_logic:g0|curr_state.falling                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.falling                     ; N/A     ;
; game_logic:g0|curr_state.idle                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.idle~_wirecell              ; N/A     ;
; game_logic:g0|curr_state.idle                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.idle~_wirecell              ; N/A     ;
; game_logic:g0|curr_state.spawn_I                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_I                     ; N/A     ;
; game_logic:g0|curr_state.spawn_I                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_I                     ; N/A     ;
; game_logic:g0|curr_state.spawn_J                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_J                     ; N/A     ;
; game_logic:g0|curr_state.spawn_J                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_J                     ; N/A     ;
; game_logic:g0|curr_state.spawn_L                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_L                     ; N/A     ;
; game_logic:g0|curr_state.spawn_L                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_L                     ; N/A     ;
; game_logic:g0|curr_state.spawn_O                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_O                     ; N/A     ;
; game_logic:g0|curr_state.spawn_O                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_O                     ; N/A     ;
; game_logic:g0|curr_state.spawn_S                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_S                     ; N/A     ;
; game_logic:g0|curr_state.spawn_S                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_S                     ; N/A     ;
; game_logic:g0|curr_state.spawn_T                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_T                     ; N/A     ;
; game_logic:g0|curr_state.spawn_T                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_T                     ; N/A     ;
; game_logic:g0|curr_state.spawn_Z                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_Z                     ; N/A     ;
; game_logic:g0|curr_state.spawn_Z                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|curr_state.spawn_Z                     ; N/A     ;
; game_logic:g0|next_state.spawn_I                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_I~0                   ; N/A     ;
; game_logic:g0|next_state.spawn_I                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_I~0                   ; N/A     ;
; game_logic:g0|next_state.spawn_J                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_J~0                   ; N/A     ;
; game_logic:g0|next_state.spawn_J                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_J~0                   ; N/A     ;
; game_logic:g0|next_state.spawn_L                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_L~0                   ; N/A     ;
; game_logic:g0|next_state.spawn_L                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_L~0                   ; N/A     ;
; game_logic:g0|next_state.spawn_O                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_O~0                   ; N/A     ;
; game_logic:g0|next_state.spawn_O                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_O~0                   ; N/A     ;
; game_logic:g0|next_state.spawn_S                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_S~2                   ; N/A     ;
; game_logic:g0|next_state.spawn_S                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_S~2                   ; N/A     ;
; game_logic:g0|next_state.spawn_T                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_T~2                   ; N/A     ;
; game_logic:g0|next_state.spawn_T                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_T~2                   ; N/A     ;
; game_logic:g0|next_state.spawn_Z                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_Z~0                   ; N/A     ;
; game_logic:g0|next_state.spawn_Z                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; game_logic:g0|next_state.spawn_Z~0                   ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[0] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[0] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[1] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[1] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[2] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[2] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[3] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[3] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[4] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[4] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[5] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[5] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[6] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[6] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[6] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[6] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[7] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[7] ; N/A     ;
; tetris_soc:u0|tetris_soc_keycode:keycode|out_port[7] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris_soc:u0|tetris_soc_keycode:keycode|data_out[7] ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|gnd                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                  ; N/A     ;
; auto_signaltap_0|vcc                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                  ; N/A     ;
; auto_signaltap_0|vcc                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                  ; N/A     ;
; auto_signaltap_0|vcc                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                  ; N/A     ;
; auto_signaltap_0|vcc                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                  ; N/A     ;
; auto_signaltap_0|vcc                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                  ; N/A     ;
; auto_signaltap_0|vcc                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                  ; N/A     ;
; auto_signaltap_0|vcc                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                  ; N/A     ;
; auto_signaltap_0|vcc                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                  ; N/A     ;
; auto_signaltap_0|vcc                                 ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                  ; N/A     ;
; vga_controller:vga0|vs                               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; vga_controller:vga0|vs                               ; N/A     ;
+------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 4475  ; 203              ; 776                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 3497  ; 185              ; 417                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1774  ; 86               ; 200                            ; 0                              ;
;     -- 3 input functions                    ; 950   ; 59               ; 110                            ; 0                              ;
;     -- <=2 input functions                  ; 773   ; 40               ; 107                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 3054  ; 176              ; 351                            ; 0                              ;
;     -- arithmetic mode                      ; 443   ; 9                ; 66                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 2492  ; 112              ; 567                            ; 0                              ;
;     -- Dedicated logic registers            ; 2492  ; 112              ; 567                            ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 141   ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 11392 ; 0                ; 3072                           ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                              ; 1                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 1062  ; 169              ; 850                            ; 2                              ;
;     -- Registered Input Connections         ; 882   ; 122              ; 639                            ; 0                              ;
;     -- Output Connections                   ; 956   ; 340              ; 35                             ; 752                            ;
;     -- Registered Output Connections        ; 332   ; 340              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 23226 ; 1317             ; 3607                           ; 755                            ;
;     -- Registered Connections               ; 11577 ; 969              ; 2283                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 260   ; 335              ; 669                            ; 754                            ;
;     -- sld_hub:auto_hub                     ; 335   ; 22               ; 152                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 669   ; 152              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 754   ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 50    ; 111              ; 141                            ; 2                              ;
;     -- Output Ports                         ; 125   ; 128              ; 63                             ; 3                              ;
;     -- Bidir Ports                          ; 33    ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 54                             ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 68               ; 49                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 2                ; 23                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 45               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 9                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 84               ; 28                             ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 89               ; 42                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 76               ; 51                             ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                             ; Partition ; Type          ; Location ; Status                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; ARDUINO_IO[0]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[0]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[0]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[10]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[10]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[10]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[11]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[11]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[11]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[12]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[12]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[12]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[13]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[13]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[13]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[14]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[14]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[14]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[15]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[15]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[15]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[1]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[1]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[1]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[2]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[2]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[2]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[3]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[3]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[3]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[4]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[4]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[4]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[5]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[5]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[5]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[6]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[6]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[6]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[7]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[7]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[7]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[8]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[8]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[8]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_IO[9]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[9]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[9]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; ARDUINO_RESET_N                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_RESET_N                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_RESET_N~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_LDQM                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_UDQM                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX0[0]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX0[1]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX0[2]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX0[3]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX0[4]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX0[5]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX0[6]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX0[7]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[7]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[7]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX1[0]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX1[1]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX1[2]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX1[3]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX1[4]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX1[5]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX1[6]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX1[7]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[7]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[7]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX2[0]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX2[1]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX2[2]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX2[3]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX2[4]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX2[5]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX2[6]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX2[7]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[7]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[7]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX3[0]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX3[1]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX3[2]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX3[3]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX3[4]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX3[5]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX3[6]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX3[7]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[7]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[7]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX4[0]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX4[1]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX4[2]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX4[3]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX4[4]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX4[5]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX4[6]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX4[7]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[7]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[7]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX5[0]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX5[1]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX5[2]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX5[3]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX5[4]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX5[5]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX5[6]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; HEX5[7]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[7]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[7]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; MAX10_CLK1_50                                                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MAX10_CLK1_50                                                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MAX10_CLK1_50~input                                                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; SW[4]                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; SW[5]                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; SW[6]                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; SW[7]                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; SW[8]                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; SW[9]                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_B[0]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_B[1]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_B[2]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_B[3]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_G[0]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_G[1]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_G[2]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_G[3]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_HS                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_R[0]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_R[1]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_R[2]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_R[3]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; VGA_VS                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_tetris_soc_jtag_uart_0_alt_jtag_atlantic_clr                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_tetris_soc_jtag_uart_0_alt_jtag_atlantic_ena                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_tetris_soc_jtag_uart_0_alt_jtag_atlantic_ir_in_0_                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_tetris_soc_jtag_uart_0_alt_jtag_atlantic_ir_out_0_                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_tetris_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_cdr                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_tetris_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_rti                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_tetris_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_sdr                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_tetris_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_udr                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_tetris_soc_jtag_uart_0_alt_jtag_atlantic_raw_tck                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_tetris_soc_jtag_uart_0_alt_jtag_atlantic_tdi                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_tetris_soc_jtag_uart_0_alt_jtag_atlantic_tdo                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_tetris_soc_jtag_uart_0_alt_jtag_atlantic_usr1                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_tetris_soc_nios2_gen2_0_cpu_nios2_oci_the_tetris_soc_nios2_gen2_0_cpu_debug_slave_wrapper_tetris_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_curr_state.falling                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_curr_state.idle                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_curr_state.spawn_I                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_curr_state.spawn_J                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_curr_state.spawn_L                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_curr_state.spawn_O                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_curr_state.spawn_S                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_curr_state.spawn_T                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_curr_state.spawn_Z                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_next_state.spawn_I                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_next_state.spawn_J                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_next_state.spawn_L                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_next_state.spawn_O                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_next_state.spawn_S                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_next_state.spawn_T                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.g0_next_state.spawn_Z                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_keycode_out_port_0_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_keycode_out_port_1_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_keycode_out_port_2_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_keycode_out_port_3_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_keycode_out_port_4_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_keycode_out_port_5_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_keycode_out_port_6_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
; pre_syn.bp.u0_keycode_out_port_7_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                  ;           ;               ;          ;                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                            ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Estimated Total logic elements              ; 5,453               ;
;                                             ;                     ;
; Total combinational functions               ; 4099                ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 2060                ;
;     -- 3 input functions                    ; 1119                ;
;     -- <=2 input functions                  ; 920                 ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 3581                ;
;     -- arithmetic mode                      ; 518                 ;
;                                             ;                     ;
; Total registers                             ; 3171                ;
;     -- Dedicated logic registers            ; 3171                ;
;     -- I/O registers                        ; 0                   ;
;                                             ;                     ;
; I/O pins                                    ; 141                 ;
; Total memory bits                           ; 14464               ;
;                                             ;                     ;
; Embedded Multiplier 9-bit elements          ; 0                   ;
;                                             ;                     ;
; Total PLLs                                  ; 1                   ;
;     -- PLLs                                 ; 1                   ;
;                                             ;                     ;
; Maximum fan-out node                        ; MAX10_CLK1_50~input ;
; Maximum fan-out                             ; 1641                ;
; Total fan-out                               ; 26851               ;
; Average fan-out                             ; 3.46                ;
+---------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+---------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+---------------------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_of14:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 128          ; 24           ; 128          ; 24           ; 3072 ; None                            ;
; tetris_soc:u0|tetris_soc_jtag_uart_0:jtag_uart_0|tetris_soc_jtag_uart_0_scfifo_r:the_tetris_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512  ; None                            ;
; tetris_soc:u0|tetris_soc_jtag_uart_0:jtag_uart_0|tetris_soc_jtag_uart_0_scfifo_w:the_tetris_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512  ; None                            ;
; tetris_soc:u0|tetris_soc_nios2_gen2_0:nios2_gen2_0|tetris_soc_nios2_gen2_0_cpu:cpu|tetris_soc_nios2_gen2_0_cpu_nios2_oci:the_tetris_soc_nios2_gen2_0_cpu_nios2_oci|tetris_soc_nios2_gen2_0_cpu_nios2_ocimem:the_tetris_soc_nios2_gen2_0_cpu_nios2_ocimem|tetris_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:tetris_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192 ; None                            ;
; tetris_soc:u0|tetris_soc_nios2_gen2_0:nios2_gen2_0|tetris_soc_nios2_gen2_0_cpu:cpu|tetris_soc_nios2_gen2_0_cpu_register_bank_a_module:tetris_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024 ; None                            ;
; tetris_soc:u0|tetris_soc_nios2_gen2_0:nios2_gen2_0|tetris_soc_nios2_gen2_0_cpu:cpu|tetris_soc_nios2_gen2_0_cpu_register_bank_b_module:tetris_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024 ; None                            ;
; tetris_soc:u0|tetris_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_6fg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                          ; AUTO ; Single Port      ; 4            ; 32           ; --           ; --           ; 128  ; tetris_soc_onchip_memory2_0.hex ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+---------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu Nov 18 21:14:21 2021
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off tetris -c tetris --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 81 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 10 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[0]" File: C:/intelFPGA_lite/18.1/ece385/tetris/tetris.sv Line: 9
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/intelFPGA_lite/18.1/ece385/tetris/tetris.sv Line: 9
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/intelFPGA_lite/18.1/ece385/tetris/tetris.sv Line: 9
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/intelFPGA_lite/18.1/ece385/tetris/tetris.sv Line: 9
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/intelFPGA_lite/18.1/ece385/tetris/tetris.sv Line: 9
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/intelFPGA_lite/18.1/ece385/tetris/tetris.sv Line: 9
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/intelFPGA_lite/18.1/ece385/tetris/tetris.sv Line: 9
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/intelFPGA_lite/18.1/ece385/tetris/tetris.sv Line: 9
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/intelFPGA_lite/18.1/ece385/tetris/tetris.sv Line: 9
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/intelFPGA_lite/18.1/ece385/tetris/tetris.sv Line: 9
Info (21057): Implemented 6053 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 16 input pins
    Info (21059): Implemented 96 output pins
    Info (21060): Implemented 33 bidirectional pins
    Info (21061): Implemented 5738 logic cells
    Info (21064): Implemented 168 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 4718 megabytes
    Info: Processing ended: Thu Nov 18 21:14:24 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


