### 3.4 有限狀態機（Finite State Machine, FSM）

有限狀態機（FSM）是一種數位邏輯系統，用來描述在特定條件下，根據當前狀態和輸入，如何過渡到不同的狀態。FSM 在數位設計中廣泛應用，尤其是在控制系統、數位信號處理、通信系統和計算機架構等領域。FSM 根據其狀態數量和轉換方式可分為兩類：**Mealy 型 FSM** 和 **Moore 型 FSM**。

- **Mealy 型 FSM**：輸出取決於當前狀態和當前輸入。
- **Moore 型 FSM**：輸出僅取決於當前狀態，而不取決於當前輸入。

### 設計原理

有限狀態機由以下部分組成：
1. **狀態**：表示系統的每個不同情況。
2. **狀態轉換**：根據當前的輸入和狀態來決定系統如何轉換到下一個狀態。
3. **輸入**：觸發狀態轉換的外部信號。
4. **輸出**：FSM 根據狀態或狀態和輸入的組合來產生的信號。

### Verilog 程式碼：有限狀態機

#### 1. Moore 型有限狀態機

在 Moore 型 FSM 中，輸出只依賴於當前的狀態。以下是一個簡單的例子，實現一個 2 位寬的 Moore 型 FSM，該 FSM 根據輸入 `x` 進行狀態轉換，並輸出 `y`。

```verilog
module Moore_FSM (
    input wire clk,         // 時鐘信號
    input wire reset,       // 重設信號
    input wire x,           // 輸入信號
    output reg y            // 輸出信號
);

    // 狀態編碼
    reg [1:0] state, next_state;

    // 狀態定義
    localparam S0 = 2'b00, 
               S1 = 2'b01, 
               S2 = 2'b10;

    // 狀態轉換
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            state <= S0;  // 初始狀態設置為 S0
        end else begin
            state <= next_state;  // 更新狀態
        end
    end

    // 計算下一狀態
    always @(*) begin
        case (state)
            S0: next_state = (x) ? S1 : S0;  // 根據輸入決定下一狀態
            S1: next_state = (x) ? S2 : S0;
            S2: next_state = (x) ? S1 : S0;
            default: next_state = S0;
        endcase
    end

    // 輸出邏輯（Moore型：輸出僅依賴於狀態）
    always @(state) begin
        case (state)
            S0: y = 0;
            S1: y = 1;
            S2: y = 0;
            default: y = 0;
        endcase
    end

endmodule
```

### 程式碼解釋：

1. **狀態定義**：使用 2 位元來表示三個狀態，`S0`, `S1`, 和 `S2`。這是通過 `localparam` 來定義的，並且用 2 位二進制數來表示這些狀態。
   
2. **狀態轉換邏輯**：`always` 塊中的狀態轉換邏輯會根據當前狀態和輸入信號 `x` 來決定下一個狀態。例如，當狀態為 `S0` 且輸入 `x` 為 1 時，會跳轉到 `S1`。

3. **輸出邏輯**：在 Moore 型 FSM 中，輸出只取決於當前狀態。在 `always @(state)` 塊中，我們根據當前狀態來設置輸出 `y`。例如，當狀態為 `S1` 時，輸出 `y` 為 1。

4. **時鐘與重設邏輯**：狀態的更新是同步的，基於時鐘的上升邊緣（`posedge clk`），並且在重設信號 (`reset`) 的作用下，狀態會恢復為初始狀態 `S0`。

#### 2. Mealy 型有限狀態機

在 Mealy 型 FSM 中，輸出同時依賴於當前狀態和當前輸入。下面是實現簡單 Mealy 型 FSM 的例子，該 FSM 根據輸入 `x` 進行狀態轉換並生成輸出 `y`。

```verilog
module Mealy_FSM (
    input wire clk,         // 時鐘信號
    input wire reset,       // 重設信號
    input wire x,           // 輸入信號
    output reg y            // 輸出信號
);

    // 狀態編碼
    reg [1:0] state, next_state;

    // 狀態定義
    localparam S0 = 2'b00, 
               S1 = 2'b01, 
               S2 = 2'b10;

    // 狀態轉換
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            state <= S0;  // 初始狀態設置為 S0
        end else begin
            state <= next_state;  // 更新狀態
        end
    end

    // 計算下一狀態
    always @(*) begin
        case (state)
            S0: next_state = (x) ? S1 : S0;  // 根據輸入決定下一狀態
            S1: next_state = (x) ? S2 : S0;
            S2: next_state = (x) ? S1 : S0;
            default: next_state = S0;
        endcase
    end

    // 輸出邏輯（Mealy型：輸出依賴於狀態和輸入）
    always @(state or x) begin
        case (state)
            S0: y = (x) ? 1 : 0;
            S1: y = (x) ? 1 : 0;
            S2: y = (x) ? 0 : 1;
            default: y = 0;
        endcase
    end

endmodule
```

### 程式碼解釋：
- **狀態轉換**：狀態轉換邏輯與 Moore 型 FSM 相似，但不同之處在於，Mealy 型 FSM 的輸出依賴於當前狀態和當前輸入，因此輸出邏輯需要根據 `state` 和 `x` 來計算 `y`。
- **輸出邏輯**：在 Mealy 型 FSM 中，輸出 `y` 是依賴於當前狀態 `state` 和當前輸入 `x` 的。例如，當狀態為 `S2` 且 `x` 為 0 時，輸出 `y` 為 1。

### 設計原理與意義

#### 有限狀態機設計原理：
有限狀態機的核心思想是將系統的行為劃分為一系列狀態，每個狀態描述系統在某一特定條件下的行為。根據當前狀態和輸入，FSM 會轉換到下一狀態並生成對應的輸出。FSM 的設計包括以下步驟：
1. **狀態定義**：定義所需的所有狀態。
2. **狀態轉換**：確定在不同輸入下，系統如何從一個狀態轉移到另一個狀態。
3. **輸出邏輯**：設計輸出，並確定它如何依賴於狀態和輸入。

#### 設計意義：
有限狀態機在數位電路中非常重要，尤其是在控制系統中。它可以清晰地描述系統的行為，並且能夠提供簡單且高效的解決方案來控制複雜的邏輯操作。FSM 在通信協議、數位信號處理、微處理器設計等領域都有著廣泛的應用。

### 結論：
有限狀態機（FSM）是數位系統設計中的一個重要組件，用於建模並控制系統的行為。了解 FSM 的設計原理和實現方式對於設計高效能的數位系統至關重要。