# PFD設計
此次的鉴频鉴相器设计(Phase Frequency Detector，PFD）設計我使用D Flip-Flop組成的架構，包括1個NAND gate去觸發reset信號，如下圖所示
<div align="center"><img width="250" alt="PFD" src="https://github.com/user-attachments/assets/fdb3fe40-f475-4a23-938d-0700ed997681"></div>

# DFF設計
Asynchronous Reset (非同步) 型Flip-Flop，及不用等clock訊號及產生復位

下圖為Transistor level 的 DFF Schematic
<div align="center"><img width="300" alt="DFF" src="https://github.com/user-attachments/assets/916b9062-ecf1-45d8-a73e-e8a33b4e93ee"></div>
