ビット・エラー・レート・テスタ(BERT)/パターン・ジェネレータ
BERT(写真6-3)は、パターン・ジェネレータとエラー・ディテクタで構成されます。前者は所望のデータ・レートでシリアル・ビット・ストリームを生成し、後者は入力されたデータを期待値とリアルタイムで比較することでエラーを検出し、累積したエラー数を測定した全データ数で割ることでエラー・レートを求めます。
この際、コンパレータの比較点を時間軸や垂直方向に少しずつ移動させる(スキャンさせる)ことで、アイ・ダイアグラムやUI内の各点でのエラー・レートの傾向を求めることができます。このエラー・レート結果からジッタを測定することも可能です。
パターン生成時にジッタなどのストレスを印加することで、レシーバおよびジッタ・トレランス・テストにも使用されるようになりました。図6-11～16が代表的な設定画面です。
生成するシリアル・ビット・ストリームは、ハードウェアによる2n-1ビット長の疑似ランダム・シーケンス(PRBS:Psuedue Random Bit Sequence。n=7、11、15、20、23、31など)やあらかじめエディタで作成したり、実際のビット・ストリームを取り込んだりしたパターンを生成できます。
生成された信号へのディエンファシス/プリエンファシスの付加は外部ユニットで行います。またチャンネル特性は外部の基板やケーブルを使用します。基板の例は「8 シリアル・インタフェースの物理層を形成する3大要素 - チャンネル(1)」に登場した基板が一例です。USB3.0ではUSB-IFが販売しているテスト・フィクスチャに含まれています。
高速シリアル・インタフェース測定の必須スキルを身に着ける (14) BERT/パターン・ジェネレータと任意波形ジェネレータ | マイナビニュース
