=========================================================
Scheduler report file
Generated by stratus_hls 19.12-s100  (91710.131054)
On:          Mon Apr 18 10:51:03 2022
Project Dir: /home/u107/u107061139/EE6470/midterm
Module:      dut
HLS Config:  UNROLL
=========================================================
Scheduler report for : gen_unvalidated_req                                                                        
------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_unvalidated_  8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  11 (10:TRUE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_prev_trig_reg                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_prev_  6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_busy                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_busy::use_vl  7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_reg_vld                                                                             
-------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_reg_vld    8 (7:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    11 (10:TRUE)     --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld::  14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_active                                                                                 
---------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_vld                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_stalling                                                                               
-----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_stalling     5 (4:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_unacked_req                                                                            
--------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_unacked_req  6 (5:FALSE)      --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_next_trig_reg                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.gen_next_  3 (2:TRUE)       --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : thread1                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.m_busy_req_0.res  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.m_stalling.reset  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
dout.m_req.m_trig_re  3 (2:FALSE)      --              FALSE  @(f:dut.h,l:47,c:31->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.m_busy_req_0.get  6 (5:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din                   8 (7:TRUE)       --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
thread1::get          8 (7:TRUE)       --              FALSE  dut.cc,l:28,c:11 mapped                             
                                                                                                                  
din.m_busy_req_0.get  9 (8:FALSE)      --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.a.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.b.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.c.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.d.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.e.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.f.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.g.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
din.data.h.get::nb_g  11 (10:FALSE)    --              FALSE  @(f:dut.h,l:46,c:30->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
[0].[0].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[0].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[0].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[0].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[0]               11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[0].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[0].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[0].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[0]               11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[0].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[0].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[0].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[2].[0]               11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[0].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[0].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[0].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[3].[0]               11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].[0].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].[0].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].[0].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[4].[0]               11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[6].[0].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[6].[0].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[6].[0].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[5].[0]               11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].[1].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[0].[1].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
min_idx.[0].[1]       11 (10:FALSE)    --              FALSE  dut.cc,l:53,c:7                                     
                                                                                                                  
[1].[1].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:71,c:16           
                                                                                                                  
[0].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].[1].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[1].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[1]               11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[1].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[1].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[1].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[1]               11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[1].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[1].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[1].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[2].[1]               11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[1].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[1].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[1].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[3].[1]               11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].[1].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].[1].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].[1].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[4].[1]               11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[1].arr               11 (10:FALSE)    --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].[2].operator<     11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
min_idx.[0].[2]       11 (10:FALSE)    --              FALSE  dut.cc,l:53,c:7                                     
                                                                                                                  
[1].[2].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[2].arr           11 (10:FALSE)    --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[2].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[2]               13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[2].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[2].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[2].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[2]               13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[2].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[2].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[2].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[2].[2]               13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[2].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[2].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].[2].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[3].[2]               13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].[3].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[3]                   13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[1].[3].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].[3].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].[3].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[3].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].[3]               13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[3].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].[3].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[3].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].[3]               13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[3].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].[3].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].[3].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[2].[3]               13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[3].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[3].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[2].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].[4].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
min_idx.[0].[4]       13 (12:TRUE)     --              FALSE  dut.cc,l:53,c:7                                     
                                                                                                                  
[1].[4].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[4].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[4].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[4]               13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[4].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[4].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[2].[4].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[4]               13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].[5].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[5]                   13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[1].[5].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].[5].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[4].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[1].[5].arr           13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[1].[5].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
[1].[5]               13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4                                     
                                                                                                                  
[5].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[4].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[0].[6].operator<     13 (12:TRUE)     --              FALSE  dut.cc,l:61,c:4 -> l:54,c:3 -> l:65,c:16            
                                                                                                                  
min_idx.[0].[6]       13 (12:TRUE)     --              FALSE  dut.cc,l:53,c:7                                     
                                                                                                                  
[6].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[4].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[5].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[5].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3                                     
                                                                                                                  
[6].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
[6].arr               13 (12:TRUE)     --              FALSE  dut.cc,l:54,c:3 -> l:42,c:15 -> l:72,c:7            
                                                                                                                  
output                13 (12:TRUE)     --              FALSE  dut.cc,l:30,c:11 -> l:83,c:3                        
                                                                                                                  
dout.data.put::nb_pu  20 (19:FALSE)    --              FALSE  @(f:dut.h,l:47,c:31->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
dout                  20 (19:FALSE)    --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
dout.m_req.m_trig_re  20 (19:FALSE)    --              FALSE  @(f:dut.h,l:47,c:31->f:/usr/cadtool/cadence/STRATU  
                                                                                                                  
dout                  22 (21:TRUE)     --              FALSE  dut.h,l:47,c:31                                     
                                                                                                                  
thread1::put          22 (21:TRUE)     --              FALSE  dut.cc,l:28,c:11 mapped                             
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_stall_reg_full                                                                      
--------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_stall_reg  6 (5:FALSE)      --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  dut.h,l:46,c:30                                     
                                                                                                                  
                                                                                                                  
