# ğŸ’¡ Verilog â€“ DiseÃ±os y Simulaciones

Este repositorio contiene diseÃ±os y verificaciones de mÃ³dulos desarrollados en Verilog. Cada uno de ellos ha sido probado mediante simulaciÃ³n, y varios han sido implementados fÃ­sicamente en una FPGA **DE10-Lite**.

---

## ğŸ“ Estructura del repositorio

La organizaciÃ³n del repositorio esta compuesta por  tres niveles y miniproyectos:

- **ğŸ“‚ BÃ¡sico**  
  Ejercicios introductorios con los fundamentos de los sistemas digitales. Incluye compuertas lÃ³gicas, multiplexores, codificadores, etc.

- **ğŸ“‚ Medio**  
  AplicaciÃ³n de conceptos vistos en el nivel bÃ¡sico. Se implementan mÃ³dulos mÃ¡s complejos como **divisores de frecuencia**, **flip-flops** y **mÃ¡quinas de estados finitos (FSM)**.

- **ğŸ“‚ Avanzado**  
  ImplementaciÃ³n de **protocolos de comunicaciÃ³n**.

- **ğŸ“‚ Miniproyectos**  
  Aplicaciones prÃ¡cticas integrando los mÃ³dulos y conceptos de los niveles anteriores.

---

## ğŸ§ª SimulaciÃ³n

Antes de bajar el diseÃ±o al FPGA este fue puesto a prueba mediante simulaciÃ³n y se utilziaron los siguientes softwares.

- **Icarus Verilog (`iverilog`)** â€“ Compilar los mÃ³dulos y testbenches.
- **GTKWave (`gtkwave`)** â€“ Visualizar las seÃ±ales simuladas en forma de onda (`.vcd`).

### ğŸ’» Comandos bÃ¡sicos para compilaciÃ³n y simulaciÃ³n

```bash
# Compilar con Icarus Verilog
iverilog -o ejemplo.vvp modulo.v testbench.v

# Ejecutar simulaciÃ³n 
vvp output.vvp

# Visualizar seÃ±ales en forma de ondas con GTKWave
gtkwave Testbench.vcd


