---
layout: manual
markup: mmark

# Info MK
course_code: TF2203
course_name: Sistem Logika Digital
lecturer: [Dr.-Ing. Parsaulian Siregar, Augie Widyotriatmo]
semester: Genap

# Info berkas
test_type: UAS
date: 2016-05-10
update: 2018-05-29

---

# Soal 1
(30%) Outcomes E (Problem Solving)

Perhatikan gambar rangkaian berikut :

![](../img/[2016]_UAS-Sisdig-1.png)

1. Turunkan state table dari rangkaian
2. Gambarkan state diagram dari rangkaian
3. Lakukan redesain rangkaian dengan mengubah flip-flop di Q1 (yaitu D flip-flop) dengan JK flip-flop dan flip-flop di Q2 (yaitu D flip-flop) dengan T flip-flop.

# Soal 2
(30%) Outcomes B (Experimental Training)

Ilustrasikan output Q0-Q4 untuk 5-bit input 11010 yang masuk ke dalam rangkaian shift register di bawah ini :

![](../img/[2016]_UAS-Sisdig-2.png)

# Soal 3
(40%) Outcomes C (Design Abilities)

Desain sebuah mesin penghitung (*counter*) 3 bit dimana sekuens dari state akan berpindah mengikuti *clock* (state 000 akan berpindah ke 001, dan seterusnya, ketika berpindah pada setiap perpindahan clock) menggunakan 3 flip-flop JK.

![](../img/[2016]_UAS-Sisdig-3.png)

1. Buatlah state table yang menggambarkan present state dan next state
2. Buat excitation table (State transition) untuk ketiga flip-flop JK tersebut
3. Turunkan persamaan input ketiga flip-flop menggunakan penyederhanaan K-Map.
4. Gambarkan rangkaian logika 3-bit *counter*
