Classic Timing Analyzer report for charlcd1
Mon Aug 30 23:33:30 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tco
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                     ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From       ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+------------+------------+----------+--------------+
; Worst-case tco               ; N/A                                      ; None          ; 32.165 ns                        ; state[7]   ; data[6]    ; clk        ; --       ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 175.99 MHz ( period = 5.682 ns ) ; counter[0] ; counter[6] ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; clk_int    ; clk_int    ; clk        ; clk      ; 26           ;
; Total number of failed paths ;                                          ;               ;                                  ;            ;            ;            ;          ; 26           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C8Q208C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From       ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 175.99 MHz ( period = 5.682 ns )                    ; counter[0] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.995 ns                ;
; N/A                                     ; 178.70 MHz ( period = 5.596 ns )                    ; counter[0] ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.909 ns                ;
; N/A                                     ; 180.41 MHz ( period = 5.543 ns )                    ; counter[0] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.851 ns                ;
; N/A                                     ; 182.62 MHz ( period = 5.476 ns )                    ; counter[0] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.784 ns                ;
; N/A                                     ; 184.98 MHz ( period = 5.406 ns )                    ; counter[0] ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.719 ns                ;
; N/A                                     ; 185.32 MHz ( period = 5.396 ns )                    ; counter[3] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.709 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; state[7]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; state[7]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; state[7]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; state[7]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; state[7]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; state[7]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 186.36 MHz ( period = 5.366 ns )                    ; state[7]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 187.48 MHz ( period = 5.334 ns )                    ; state[4]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 187.48 MHz ( period = 5.334 ns )                    ; state[4]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 187.48 MHz ( period = 5.334 ns )                    ; state[4]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 187.48 MHz ( period = 5.334 ns )                    ; state[4]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 187.48 MHz ( period = 5.334 ns )                    ; state[4]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 187.48 MHz ( period = 5.334 ns )                    ; state[4]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 187.48 MHz ( period = 5.334 ns )                    ; state[4]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 187.97 MHz ( period = 5.320 ns )                    ; counter[0] ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.633 ns                ;
; N/A                                     ; 188.32 MHz ( period = 5.310 ns )                    ; counter[3] ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 190.22 MHz ( period = 5.257 ns )                    ; counter[3] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.565 ns                ;
; N/A                                     ; 190.22 MHz ( period = 5.257 ns )                    ; state[9]   ; state[2]       ; clk        ; clk      ; None                        ; None                      ; 3.565 ns                ;
; N/A                                     ; 190.88 MHz ( period = 5.239 ns )                    ; state[5]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.557 ns                ;
; N/A                                     ; 190.88 MHz ( period = 5.239 ns )                    ; state[5]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.557 ns                ;
; N/A                                     ; 190.88 MHz ( period = 5.239 ns )                    ; state[5]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.557 ns                ;
; N/A                                     ; 190.88 MHz ( period = 5.239 ns )                    ; state[5]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.557 ns                ;
; N/A                                     ; 190.88 MHz ( period = 5.239 ns )                    ; state[5]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.557 ns                ;
; N/A                                     ; 190.88 MHz ( period = 5.239 ns )                    ; state[5]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.557 ns                ;
; N/A                                     ; 190.88 MHz ( period = 5.239 ns )                    ; state[5]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.557 ns                ;
; N/A                                     ; 191.06 MHz ( period = 5.234 ns )                    ; counter[0] ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.547 ns                ;
; N/A                                     ; 191.39 MHz ( period = 5.225 ns )                    ; counter[0] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.533 ns                ;
; N/A                                     ; 191.46 MHz ( period = 5.223 ns )                    ; flag       ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 191.46 MHz ( period = 5.223 ns )                    ; flag       ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 191.46 MHz ( period = 5.223 ns )                    ; flag       ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 191.46 MHz ( period = 5.223 ns )                    ; flag       ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 191.46 MHz ( period = 5.223 ns )                    ; flag       ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 191.46 MHz ( period = 5.223 ns )                    ; flag       ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 191.46 MHz ( period = 5.223 ns )                    ; flag       ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 192.16 MHz ( period = 5.204 ns )                    ; counter[1] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.517 ns                ;
; N/A                                     ; 192.64 MHz ( period = 5.191 ns )                    ; state[0]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.509 ns                ;
; N/A                                     ; 192.64 MHz ( period = 5.191 ns )                    ; state[0]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.509 ns                ;
; N/A                                     ; 192.64 MHz ( period = 5.191 ns )                    ; state[0]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.509 ns                ;
; N/A                                     ; 192.64 MHz ( period = 5.191 ns )                    ; state[0]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.509 ns                ;
; N/A                                     ; 192.64 MHz ( period = 5.191 ns )                    ; state[0]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.509 ns                ;
; N/A                                     ; 192.64 MHz ( period = 5.191 ns )                    ; state[0]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.509 ns                ;
; N/A                                     ; 192.64 MHz ( period = 5.191 ns )                    ; state[0]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.509 ns                ;
; N/A                                     ; 192.68 MHz ( period = 5.190 ns )                    ; counter[3] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.498 ns                ;
; N/A                                     ; 192.90 MHz ( period = 5.184 ns )                    ; state[7]   ; state[2]       ; clk        ; clk      ; None                        ; None                      ; 3.492 ns                ;
; N/A                                     ; 193.46 MHz ( period = 5.169 ns )                    ; counter[5] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.477 ns                ;
; N/A                                     ; 193.46 MHz ( period = 5.169 ns )                    ; counter[5] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.477 ns                ;
; N/A                                     ; 193.72 MHz ( period = 5.162 ns )                    ; state[4]   ; state[2]       ; clk        ; clk      ; None                        ; None                      ; 3.470 ns                ;
; N/A                                     ; 194.25 MHz ( period = 5.148 ns )                    ; counter[0] ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.461 ns                ;
; N/A                                     ; 195.20 MHz ( period = 5.123 ns )                    ; state[2]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.446 ns                ;
; N/A                                     ; 195.20 MHz ( period = 5.123 ns )                    ; state[2]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.446 ns                ;
; N/A                                     ; 195.20 MHz ( period = 5.123 ns )                    ; state[2]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.446 ns                ;
; N/A                                     ; 195.20 MHz ( period = 5.123 ns )                    ; state[2]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.446 ns                ;
; N/A                                     ; 195.20 MHz ( period = 5.123 ns )                    ; state[2]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.446 ns                ;
; N/A                                     ; 195.20 MHz ( period = 5.123 ns )                    ; state[2]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.446 ns                ;
; N/A                                     ; 195.20 MHz ( period = 5.123 ns )                    ; state[2]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.446 ns                ;
; N/A                                     ; 195.31 MHz ( period = 5.120 ns )                    ; counter[3] ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.433 ns                ;
; N/A                                     ; 195.39 MHz ( period = 5.118 ns )                    ; counter[1] ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.431 ns                ;
; N/A                                     ; 196.81 MHz ( period = 5.081 ns )                    ; state[7]   ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.394 ns                ;
; N/A                                     ; 197.28 MHz ( period = 5.069 ns )                    ; state[5]   ; state[2]       ; clk        ; clk      ; None                        ; None                      ; 3.377 ns                ;
; N/A                                     ; 197.36 MHz ( period = 5.067 ns )                    ; counter[3] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.375 ns                ;
; N/A                                     ; 197.43 MHz ( period = 5.065 ns )                    ; counter[1] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.373 ns                ;
; N/A                                     ; 198.06 MHz ( period = 5.049 ns )                    ; state[4]   ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.362 ns                ;
; N/A                                     ; 198.53 MHz ( period = 5.037 ns )                    ; state[3]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.355 ns                ;
; N/A                                     ; 198.53 MHz ( period = 5.037 ns )                    ; state[3]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.355 ns                ;
; N/A                                     ; 198.53 MHz ( period = 5.037 ns )                    ; state[3]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.355 ns                ;
; N/A                                     ; 198.53 MHz ( period = 5.037 ns )                    ; state[3]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.355 ns                ;
; N/A                                     ; 198.53 MHz ( period = 5.037 ns )                    ; state[3]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.355 ns                ;
; N/A                                     ; 198.53 MHz ( period = 5.037 ns )                    ; state[3]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.355 ns                ;
; N/A                                     ; 198.53 MHz ( period = 5.037 ns )                    ; state[3]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.355 ns                ;
; N/A                                     ; 198.65 MHz ( period = 5.034 ns )                    ; counter[3] ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.347 ns                ;
; N/A                                     ; 198.73 MHz ( period = 5.032 ns )                    ; counter[2] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.345 ns                ;
; N/A                                     ; 199.00 MHz ( period = 5.025 ns )                    ; counter[1] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.333 ns                ;
; N/A                                     ; 199.52 MHz ( period = 5.012 ns )                    ; counter[6] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.320 ns                ;
; N/A                                     ; 199.52 MHz ( period = 5.012 ns )                    ; counter[6] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.320 ns                ;
; N/A                                     ; 200.08 MHz ( period = 4.998 ns )                    ; counter[1] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.306 ns                ;
; N/A                                     ; 200.76 MHz ( period = 4.981 ns )                    ; state[7]   ; flag           ; clk        ; clk      ; None                        ; None                      ; 3.294 ns                ;
; N/A                                     ; 200.76 MHz ( period = 4.981 ns )                    ; state[7]   ; div_counter[2] ; clk        ; clk      ; None                        ; None                      ; 3.294 ns                ;
; N/A                                     ; 200.76 MHz ( period = 4.981 ns )                    ; state[7]   ; div_counter[3] ; clk        ; clk      ; None                        ; None                      ; 3.294 ns                ;
; N/A                                     ; 200.76 MHz ( period = 4.981 ns )                    ; state[7]   ; div_counter[0] ; clk        ; clk      ; None                        ; None                      ; 3.294 ns                ;
; N/A                                     ; 200.76 MHz ( period = 4.981 ns )                    ; state[7]   ; div_counter[1] ; clk        ; clk      ; None                        ; None                      ; 3.294 ns                ;
; N/A                                     ; 201.86 MHz ( period = 4.954 ns )                    ; state[5]   ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.267 ns                ;
; N/A                                     ; 202.06 MHz ( period = 4.949 ns )                    ; state[4]   ; flag           ; clk        ; clk      ; None                        ; None                      ; 3.262 ns                ;
; N/A                                     ; 202.06 MHz ( period = 4.949 ns )                    ; state[4]   ; div_counter[2] ; clk        ; clk      ; None                        ; None                      ; 3.262 ns                ;
; N/A                                     ; 202.06 MHz ( period = 4.949 ns )                    ; state[4]   ; div_counter[3] ; clk        ; clk      ; None                        ; None                      ; 3.262 ns                ;
; N/A                                     ; 202.06 MHz ( period = 4.949 ns )                    ; state[4]   ; div_counter[0] ; clk        ; clk      ; None                        ; None                      ; 3.262 ns                ;
; N/A                                     ; 202.06 MHz ( period = 4.949 ns )                    ; state[4]   ; div_counter[1] ; clk        ; clk      ; None                        ; None                      ; 3.262 ns                ;
; N/A                                     ; 202.10 MHz ( period = 4.948 ns )                    ; counter[3] ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.261 ns                ;
; N/A                                     ; 202.18 MHz ( period = 4.946 ns )                    ; counter[2] ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.259 ns                ;
; N/A                                     ; 202.68 MHz ( period = 4.934 ns )                    ; counter[5] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.247 ns                ;
; N/A                                     ; 202.92 MHz ( period = 4.928 ns )                    ; counter[1] ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.241 ns                ;
; N/A                                     ; 203.67 MHz ( period = 4.910 ns )                    ; clkcnt[15] ; clkcnt[18]     ; clk        ; clk      ; None                        ; None                      ; 4.646 ns                ;
; N/A                                     ; 203.67 MHz ( period = 4.910 ns )                    ; clkcnt[15] ; clkcnt[16]     ; clk        ; clk      ; None                        ; None                      ; 4.646 ns                ;
; N/A                                     ; 203.67 MHz ( period = 4.910 ns )                    ; clkcnt[15] ; clkcnt[17]     ; clk        ; clk      ; None                        ; None                      ; 4.646 ns                ;
; N/A                                     ; 203.67 MHz ( period = 4.910 ns )                    ; clkcnt[15] ; clkcnt[9]      ; clk        ; clk      ; None                        ; None                      ; 4.646 ns                ;
; N/A                                     ; 203.67 MHz ( period = 4.910 ns )                    ; clkcnt[15] ; clkcnt[11]     ; clk        ; clk      ; None                        ; None                      ; 4.646 ns                ;
; N/A                                     ; 203.67 MHz ( period = 4.910 ns )                    ; clkcnt[15] ; clkcnt[10]     ; clk        ; clk      ; None                        ; None                      ; 4.646 ns                ;
; N/A                                     ; 203.67 MHz ( period = 4.910 ns )                    ; clkcnt[15] ; clkcnt[15]     ; clk        ; clk      ; None                        ; None                      ; 4.646 ns                ;
; N/A                                     ; 203.67 MHz ( period = 4.910 ns )                    ; clkcnt[15] ; clkcnt[14]     ; clk        ; clk      ; None                        ; None                      ; 4.646 ns                ;
; N/A                                     ; 203.67 MHz ( period = 4.910 ns )                    ; clkcnt[15] ; clkcnt[12]     ; clk        ; clk      ; None                        ; None                      ; 4.646 ns                ;
; N/A                                     ; 203.67 MHz ( period = 4.910 ns )                    ; clkcnt[15] ; clkcnt[13]     ; clk        ; clk      ; None                        ; None                      ; 4.646 ns                ;
; N/A                                     ; 204.16 MHz ( period = 4.898 ns )                    ; state[0]   ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.211 ns                ;
; N/A                                     ; 204.37 MHz ( period = 4.893 ns )                    ; counter[2] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.201 ns                ;
; N/A                                     ; 205.63 MHz ( period = 4.863 ns )                    ; clkcnt[9]  ; clkcnt[18]     ; clk        ; clk      ; None                        ; None                      ; 4.599 ns                ;
; N/A                                     ; 205.63 MHz ( period = 4.863 ns )                    ; clkcnt[9]  ; clkcnt[16]     ; clk        ; clk      ; None                        ; None                      ; 4.599 ns                ;
; N/A                                     ; 205.63 MHz ( period = 4.863 ns )                    ; clkcnt[9]  ; clkcnt[17]     ; clk        ; clk      ; None                        ; None                      ; 4.599 ns                ;
; N/A                                     ; 205.63 MHz ( period = 4.863 ns )                    ; clkcnt[9]  ; clkcnt[9]      ; clk        ; clk      ; None                        ; None                      ; 4.599 ns                ;
; N/A                                     ; 205.63 MHz ( period = 4.863 ns )                    ; clkcnt[9]  ; clkcnt[11]     ; clk        ; clk      ; None                        ; None                      ; 4.599 ns                ;
; N/A                                     ; 205.63 MHz ( period = 4.863 ns )                    ; clkcnt[9]  ; clkcnt[10]     ; clk        ; clk      ; None                        ; None                      ; 4.599 ns                ;
; N/A                                     ; 205.63 MHz ( period = 4.863 ns )                    ; clkcnt[9]  ; clkcnt[15]     ; clk        ; clk      ; None                        ; None                      ; 4.599 ns                ;
; N/A                                     ; 205.63 MHz ( period = 4.863 ns )                    ; clkcnt[9]  ; clkcnt[14]     ; clk        ; clk      ; None                        ; None                      ; 4.599 ns                ;
; N/A                                     ; 205.63 MHz ( period = 4.863 ns )                    ; clkcnt[9]  ; clkcnt[12]     ; clk        ; clk      ; None                        ; None                      ; 4.599 ns                ;
; N/A                                     ; 205.63 MHz ( period = 4.863 ns )                    ; clkcnt[9]  ; clkcnt[13]     ; clk        ; clk      ; None                        ; None                      ; 4.599 ns                ;
; N/A                                     ; 205.68 MHz ( period = 4.862 ns )                    ; counter[3] ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.175 ns                ;
; N/A                                     ; 205.76 MHz ( period = 4.860 ns )                    ; counter[6] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.173 ns                ;
; N/A                                     ; 206.02 MHz ( period = 4.854 ns )                    ; state[5]   ; flag           ; clk        ; clk      ; None                        ; None                      ; 3.167 ns                ;
; N/A                                     ; 206.02 MHz ( period = 4.854 ns )                    ; state[5]   ; div_counter[2] ; clk        ; clk      ; None                        ; None                      ; 3.167 ns                ;
; N/A                                     ; 206.02 MHz ( period = 4.854 ns )                    ; state[5]   ; div_counter[3] ; clk        ; clk      ; None                        ; None                      ; 3.167 ns                ;
; N/A                                     ; 206.02 MHz ( period = 4.854 ns )                    ; state[5]   ; div_counter[0] ; clk        ; clk      ; None                        ; None                      ; 3.167 ns                ;
; N/A                                     ; 206.02 MHz ( period = 4.854 ns )                    ; state[5]   ; div_counter[1] ; clk        ; clk      ; None                        ; None                      ; 3.167 ns                ;
; N/A                                     ; 206.10 MHz ( period = 4.852 ns )                    ; counter[2] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.160 ns                ;
; N/A                                     ; 206.27 MHz ( period = 4.848 ns )                    ; counter[5] ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.161 ns                ;
; N/A                                     ; 206.53 MHz ( period = 4.842 ns )                    ; counter[1] ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.155 ns                ;
; N/A                                     ; 207.04 MHz ( period = 4.830 ns )                    ; state[2]   ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.148 ns                ;
; N/A                                     ; 207.21 MHz ( period = 4.826 ns )                    ; counter[2] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.134 ns                ;
; N/A                                     ; 208.42 MHz ( period = 4.798 ns )                    ; state[0]   ; flag           ; clk        ; clk      ; None                        ; None                      ; 3.111 ns                ;
; N/A                                     ; 208.42 MHz ( period = 4.798 ns )                    ; state[0]   ; div_counter[2] ; clk        ; clk      ; None                        ; None                      ; 3.111 ns                ;
; N/A                                     ; 208.42 MHz ( period = 4.798 ns )                    ; state[0]   ; div_counter[3] ; clk        ; clk      ; None                        ; None                      ; 3.111 ns                ;
; N/A                                     ; 208.42 MHz ( period = 4.798 ns )                    ; state[0]   ; div_counter[0] ; clk        ; clk      ; None                        ; None                      ; 3.111 ns                ;
; N/A                                     ; 208.42 MHz ( period = 4.798 ns )                    ; state[0]   ; div_counter[1] ; clk        ; clk      ; None                        ; None                      ; 3.111 ns                ;
; N/A                                     ; 208.59 MHz ( period = 4.794 ns )                    ; clkcnt[11] ; clkcnt[18]     ; clk        ; clk      ; None                        ; None                      ; 4.530 ns                ;
; N/A                                     ; 208.59 MHz ( period = 4.794 ns )                    ; clkcnt[11] ; clkcnt[16]     ; clk        ; clk      ; None                        ; None                      ; 4.530 ns                ;
; N/A                                     ; 208.59 MHz ( period = 4.794 ns )                    ; clkcnt[11] ; clkcnt[17]     ; clk        ; clk      ; None                        ; None                      ; 4.530 ns                ;
; N/A                                     ; 208.59 MHz ( period = 4.794 ns )                    ; clkcnt[11] ; clkcnt[9]      ; clk        ; clk      ; None                        ; None                      ; 4.530 ns                ;
; N/A                                     ; 208.59 MHz ( period = 4.794 ns )                    ; clkcnt[11] ; clkcnt[11]     ; clk        ; clk      ; None                        ; None                      ; 4.530 ns                ;
; N/A                                     ; 208.59 MHz ( period = 4.794 ns )                    ; clkcnt[11] ; clkcnt[10]     ; clk        ; clk      ; None                        ; None                      ; 4.530 ns                ;
; N/A                                     ; 208.59 MHz ( period = 4.794 ns )                    ; clkcnt[11] ; clkcnt[15]     ; clk        ; clk      ; None                        ; None                      ; 4.530 ns                ;
; N/A                                     ; 208.59 MHz ( period = 4.794 ns )                    ; clkcnt[11] ; clkcnt[14]     ; clk        ; clk      ; None                        ; None                      ; 4.530 ns                ;
; N/A                                     ; 208.59 MHz ( period = 4.794 ns )                    ; clkcnt[11] ; clkcnt[12]     ; clk        ; clk      ; None                        ; None                      ; 4.530 ns                ;
; N/A                                     ; 208.59 MHz ( period = 4.794 ns )                    ; clkcnt[11] ; clkcnt[13]     ; clk        ; clk      ; None                        ; None                      ; 4.530 ns                ;
; N/A                                     ; 209.21 MHz ( period = 4.780 ns )                    ; clkcnt[14] ; clkcnt[18]     ; clk        ; clk      ; None                        ; None                      ; 4.516 ns                ;
; N/A                                     ; 209.21 MHz ( period = 4.780 ns )                    ; clkcnt[14] ; clkcnt[16]     ; clk        ; clk      ; None                        ; None                      ; 4.516 ns                ;
; N/A                                     ; 209.21 MHz ( period = 4.780 ns )                    ; clkcnt[14] ; clkcnt[17]     ; clk        ; clk      ; None                        ; None                      ; 4.516 ns                ;
; N/A                                     ; 209.21 MHz ( period = 4.780 ns )                    ; clkcnt[14] ; clkcnt[9]      ; clk        ; clk      ; None                        ; None                      ; 4.516 ns                ;
; N/A                                     ; 209.21 MHz ( period = 4.780 ns )                    ; clkcnt[14] ; clkcnt[11]     ; clk        ; clk      ; None                        ; None                      ; 4.516 ns                ;
; N/A                                     ; 209.21 MHz ( period = 4.780 ns )                    ; clkcnt[14] ; clkcnt[10]     ; clk        ; clk      ; None                        ; None                      ; 4.516 ns                ;
; N/A                                     ; 209.21 MHz ( period = 4.780 ns )                    ; clkcnt[14] ; clkcnt[15]     ; clk        ; clk      ; None                        ; None                      ; 4.516 ns                ;
; N/A                                     ; 209.21 MHz ( period = 4.780 ns )                    ; clkcnt[14] ; clkcnt[14]     ; clk        ; clk      ; None                        ; None                      ; 4.516 ns                ;
; N/A                                     ; 209.21 MHz ( period = 4.780 ns )                    ; clkcnt[14] ; clkcnt[12]     ; clk        ; clk      ; None                        ; None                      ; 4.516 ns                ;
; N/A                                     ; 209.21 MHz ( period = 4.780 ns )                    ; clkcnt[14] ; clkcnt[13]     ; clk        ; clk      ; None                        ; None                      ; 4.516 ns                ;
; N/A                                     ; 209.47 MHz ( period = 4.774 ns )                    ; counter[6] ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.087 ns                ;
; N/A                                     ; 209.78 MHz ( period = 4.767 ns )                    ; state[0]   ; state[2]       ; clk        ; clk      ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 210.00 MHz ( period = 4.762 ns )                    ; state[9]   ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 210.26 MHz ( period = 4.756 ns )                    ; counter[1] ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 210.26 MHz ( period = 4.756 ns )                    ; counter[2] ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; state[3]   ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.057 ns                ;
; N/A                                     ; 211.42 MHz ( period = 4.730 ns )                    ; state[2]   ; flag           ; clk        ; clk      ; None                        ; None                      ; 3.048 ns                ;
; N/A                                     ; 211.42 MHz ( period = 4.730 ns )                    ; state[2]   ; div_counter[2] ; clk        ; clk      ; None                        ; None                      ; 3.048 ns                ;
; N/A                                     ; 211.42 MHz ( period = 4.730 ns )                    ; state[2]   ; div_counter[3] ; clk        ; clk      ; None                        ; None                      ; 3.048 ns                ;
; N/A                                     ; 211.42 MHz ( period = 4.730 ns )                    ; state[2]   ; div_counter[0] ; clk        ; clk      ; None                        ; None                      ; 3.048 ns                ;
; N/A                                     ; 211.42 MHz ( period = 4.730 ns )                    ; state[2]   ; div_counter[1] ; clk        ; clk      ; None                        ; None                      ; 3.048 ns                ;
; N/A                                     ; 211.51 MHz ( period = 4.728 ns )                    ; counter[5] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; state[9]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; state[9]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; state[9]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; state[9]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; state[9]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; state[9]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; state[9]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 213.27 MHz ( period = 4.689 ns )                    ; state[7]   ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.002 ns                ;
; N/A                                     ; 214.13 MHz ( period = 4.670 ns )                    ; counter[2] ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 2.983 ns                ;
; N/A                                     ; 214.13 MHz ( period = 4.670 ns )                    ; counter[1] ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 2.983 ns                ;
; N/A                                     ; 214.13 MHz ( period = 4.670 ns )                    ; counter[0] ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 2.983 ns                ;
; N/A                                     ; 214.27 MHz ( period = 4.667 ns )                    ; state[4]   ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 214.41 MHz ( period = 4.664 ns )                    ; state[2]   ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 2.982 ns                ;
; N/A                                     ; 214.68 MHz ( period = 4.658 ns )                    ; counter[5] ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 2.971 ns                ;
; N/A                                     ; 214.87 MHz ( period = 4.654 ns )                    ; counter[6] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 215.33 MHz ( period = 4.644 ns )                    ; state[3]   ; flag           ; clk        ; clk      ; None                        ; None                      ; 2.957 ns                ;
; N/A                                     ; 215.33 MHz ( period = 4.644 ns )                    ; state[3]   ; div_counter[2] ; clk        ; clk      ; None                        ; None                      ; 2.957 ns                ;
; N/A                                     ; 215.33 MHz ( period = 4.644 ns )                    ; state[3]   ; div_counter[3] ; clk        ; clk      ; None                        ; None                      ; 2.957 ns                ;
; N/A                                     ; 215.33 MHz ( period = 4.644 ns )                    ; state[3]   ; div_counter[0] ; clk        ; clk      ; None                        ; None                      ; 2.957 ns                ;
; N/A                                     ; 215.33 MHz ( period = 4.644 ns )                    ; state[3]   ; div_counter[1] ; clk        ; clk      ; None                        ; None                      ; 2.957 ns                ;
; N/A                                     ; 215.70 MHz ( period = 4.636 ns )                    ; counter[4] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 2.949 ns                ;
; N/A                                     ; 215.89 MHz ( period = 4.632 ns )                    ; state[3]   ; state[2]       ; clk        ; clk      ; None                        ; None                      ; 2.940 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; clkcnt[12] ; clkcnt[18]     ; clk        ; clk      ; None                        ; None                      ; 4.359 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; clkcnt[12] ; clkcnt[16]     ; clk        ; clk      ; None                        ; None                      ; 4.359 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; clkcnt[12] ; clkcnt[17]     ; clk        ; clk      ; None                        ; None                      ; 4.359 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; clkcnt[12] ; clkcnt[9]      ; clk        ; clk      ; None                        ; None                      ; 4.359 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; clkcnt[12] ; clkcnt[11]     ; clk        ; clk      ; None                        ; None                      ; 4.359 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; clkcnt[12] ; clkcnt[10]     ; clk        ; clk      ; None                        ; None                      ; 4.359 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; clkcnt[12] ; clkcnt[15]     ; clk        ; clk      ; None                        ; None                      ; 4.359 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; clkcnt[12] ; clkcnt[14]     ; clk        ; clk      ; None                        ; None                      ; 4.359 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; clkcnt[12] ; clkcnt[12]     ; clk        ; clk      ; None                        ; None                      ; 4.359 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; clkcnt[12] ; clkcnt[13]     ; clk        ; clk      ; None                        ; None                      ; 4.359 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clkcnt[10] ; clkcnt[12]     ; clk        ; clk      ; None                        ; None                      ; 4.345 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                       ;
+------------------------------------------+----------------+----------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From           ; To             ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+----------------+----------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; clk_int        ; clk_int        ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; clkdiv         ; clkdiv         ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; state[0]       ; state[0]       ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[2] ; div_counter[2] ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[3] ; div_counter[3] ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[0] ; div_counter[0] ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[1] ; div_counter[1] ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; lcd_e~reg0     ; lcd_e~reg0     ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[1] ; div_counter[2] ; clk        ; clk      ; None                       ; None                       ; 0.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; flag           ; div_counter[0] ; clk        ; clk      ; None                       ; None                       ; 0.779 ns                 ;
; Not operational: Clock Skew > Data Delay ; state[5]       ; state[3]       ; clk        ; clk      ; None                       ; None                       ; 0.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; flag           ; state[5]       ; clk        ; clk      ; None                       ; None                       ; 1.051 ns                 ;
; Not operational: Clock Skew > Data Delay ; state[3]       ; state[0]       ; clk        ; clk      ; None                       ; None                       ; 1.056 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[2] ; div_counter[3] ; clk        ; clk      ; None                       ; None                       ; 1.066 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[0] ; div_counter[1] ; clk        ; clk      ; None                       ; None                       ; 1.151 ns                 ;
; Not operational: Clock Skew > Data Delay ; state[9]       ; state[5]       ; clk        ; clk      ; None                       ; None                       ; 1.174 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[0] ; div_counter[2] ; clk        ; clk      ; None                       ; None                       ; 1.199 ns                 ;
; Not operational: Clock Skew > Data Delay ; counter[3]     ; counter[3]     ; clk        ; clk      ; None                       ; None                       ; 1.245 ns                 ;
; Not operational: Clock Skew > Data Delay ; state[9]       ; state[7]       ; clk        ; clk      ; None                       ; None                       ; 1.253 ns                 ;
; Not operational: Clock Skew > Data Delay ; flag           ; state[4]       ; clk        ; clk      ; None                       ; None                       ; 1.254 ns                 ;
; Not operational: Clock Skew > Data Delay ; counter[0]     ; counter[0]     ; clk        ; clk      ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; flag           ; div_counter[2] ; clk        ; clk      ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; flag           ; div_counter[3] ; clk        ; clk      ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[3] ; div_counter[1] ; clk        ; clk      ; None                       ; None                       ; 1.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; state[4]       ; state[3]       ; clk        ; clk      ; None                       ; None                       ; 1.384 ns                 ;
; Not operational: Clock Skew > Data Delay ; state[7]       ; state[3]       ; clk        ; clk      ; None                       ; None                       ; 1.406 ns                 ;
+------------------------------------------+----------------+----------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------+
; tco                                                                   ;
+-------+--------------+------------+------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To      ; From Clock ;
+-------+--------------+------------+------------+---------+------------+
; N/A   ; None         ; 32.165 ns  ; state[7]   ; data[6] ; clk        ;
; N/A   ; None         ; 32.133 ns  ; state[4]   ; data[6] ; clk        ;
; N/A   ; None         ; 32.043 ns  ; counter[0] ; data[6] ; clk        ;
; N/A   ; None         ; 32.042 ns  ; counter[1] ; data[6] ; clk        ;
; N/A   ; None         ; 32.038 ns  ; state[5]   ; data[6] ; clk        ;
; N/A   ; None         ; 31.987 ns  ; state[0]   ; data[6] ; clk        ;
; N/A   ; None         ; 31.957 ns  ; state[7]   ; data[2] ; clk        ;
; N/A   ; None         ; 31.925 ns  ; state[4]   ; data[2] ; clk        ;
; N/A   ; None         ; 31.919 ns  ; state[2]   ; data[6] ; clk        ;
; N/A   ; None         ; 31.879 ns  ; state[7]   ; data[1] ; clk        ;
; N/A   ; None         ; 31.847 ns  ; state[4]   ; data[1] ; clk        ;
; N/A   ; None         ; 31.835 ns  ; counter[0] ; data[2] ; clk        ;
; N/A   ; None         ; 31.834 ns  ; counter[1] ; data[2] ; clk        ;
; N/A   ; None         ; 31.833 ns  ; state[3]   ; data[6] ; clk        ;
; N/A   ; None         ; 31.830 ns  ; state[5]   ; data[2] ; clk        ;
; N/A   ; None         ; 31.779 ns  ; state[0]   ; data[2] ; clk        ;
; N/A   ; None         ; 31.757 ns  ; counter[0] ; data[1] ; clk        ;
; N/A   ; None         ; 31.756 ns  ; counter[1] ; data[1] ; clk        ;
; N/A   ; None         ; 31.752 ns  ; state[5]   ; data[1] ; clk        ;
; N/A   ; None         ; 31.711 ns  ; state[2]   ; data[2] ; clk        ;
; N/A   ; None         ; 31.701 ns  ; state[0]   ; data[1] ; clk        ;
; N/A   ; None         ; 31.679 ns  ; counter[2] ; data[6] ; clk        ;
; N/A   ; None         ; 31.650 ns  ; counter[3] ; data[6] ; clk        ;
; N/A   ; None         ; 31.633 ns  ; state[2]   ; data[1] ; clk        ;
; N/A   ; None         ; 31.625 ns  ; state[3]   ; data[2] ; clk        ;
; N/A   ; None         ; 31.547 ns  ; state[3]   ; data[1] ; clk        ;
; N/A   ; None         ; 31.543 ns  ; state[9]   ; data[6] ; clk        ;
; N/A   ; None         ; 31.500 ns  ; state[7]   ; data[0] ; clk        ;
; N/A   ; None         ; 31.488 ns  ; counter[4] ; data[6] ; clk        ;
; N/A   ; None         ; 31.471 ns  ; counter[2] ; data[2] ; clk        ;
; N/A   ; None         ; 31.468 ns  ; state[4]   ; data[0] ; clk        ;
; N/A   ; None         ; 31.442 ns  ; counter[3] ; data[2] ; clk        ;
; N/A   ; None         ; 31.393 ns  ; counter[2] ; data[1] ; clk        ;
; N/A   ; None         ; 31.378 ns  ; counter[0] ; data[0] ; clk        ;
; N/A   ; None         ; 31.373 ns  ; state[5]   ; data[0] ; clk        ;
; N/A   ; None         ; 31.364 ns  ; counter[3] ; data[1] ; clk        ;
; N/A   ; None         ; 31.335 ns  ; state[9]   ; data[2] ; clk        ;
; N/A   ; None         ; 31.322 ns  ; state[0]   ; data[0] ; clk        ;
; N/A   ; None         ; 31.280 ns  ; counter[4] ; data[2] ; clk        ;
; N/A   ; None         ; 31.257 ns  ; state[9]   ; data[1] ; clk        ;
; N/A   ; None         ; 31.254 ns  ; state[2]   ; data[0] ; clk        ;
; N/A   ; None         ; 31.209 ns  ; state[7]   ; data[3] ; clk        ;
; N/A   ; None         ; 31.202 ns  ; counter[4] ; data[1] ; clk        ;
; N/A   ; None         ; 31.189 ns  ; counter[5] ; data[6] ; clk        ;
; N/A   ; None         ; 31.177 ns  ; state[4]   ; data[3] ; clk        ;
; N/A   ; None         ; 31.168 ns  ; state[3]   ; data[0] ; clk        ;
; N/A   ; None         ; 31.087 ns  ; counter[0] ; data[3] ; clk        ;
; N/A   ; None         ; 31.082 ns  ; state[5]   ; data[3] ; clk        ;
; N/A   ; None         ; 31.031 ns  ; state[0]   ; data[3] ; clk        ;
; N/A   ; None         ; 31.014 ns  ; counter[2] ; data[0] ; clk        ;
; N/A   ; None         ; 30.985 ns  ; counter[3] ; data[0] ; clk        ;
; N/A   ; None         ; 30.981 ns  ; counter[5] ; data[2] ; clk        ;
; N/A   ; None         ; 30.963 ns  ; state[2]   ; data[3] ; clk        ;
; N/A   ; None         ; 30.903 ns  ; counter[5] ; data[1] ; clk        ;
; N/A   ; None         ; 30.878 ns  ; state[9]   ; data[0] ; clk        ;
; N/A   ; None         ; 30.877 ns  ; state[3]   ; data[3] ; clk        ;
; N/A   ; None         ; 30.823 ns  ; counter[4] ; data[0] ; clk        ;
; N/A   ; None         ; 30.723 ns  ; counter[2] ; data[3] ; clk        ;
; N/A   ; None         ; 30.694 ns  ; counter[3] ; data[3] ; clk        ;
; N/A   ; None         ; 30.687 ns  ; counter[6] ; data[6] ; clk        ;
; N/A   ; None         ; 30.587 ns  ; state[9]   ; data[3] ; clk        ;
; N/A   ; None         ; 30.535 ns  ; counter[1] ; data[3] ; clk        ;
; N/A   ; None         ; 30.532 ns  ; counter[4] ; data[3] ; clk        ;
; N/A   ; None         ; 30.530 ns  ; counter[1] ; data[0] ; clk        ;
; N/A   ; None         ; 30.524 ns  ; counter[5] ; data[0] ; clk        ;
; N/A   ; None         ; 30.479 ns  ; counter[6] ; data[2] ; clk        ;
; N/A   ; None         ; 30.401 ns  ; counter[6] ; data[1] ; clk        ;
; N/A   ; None         ; 30.233 ns  ; counter[5] ; data[3] ; clk        ;
; N/A   ; None         ; 30.022 ns  ; counter[6] ; data[0] ; clk        ;
; N/A   ; None         ; 29.986 ns  ; state[7]   ; data[4] ; clk        ;
; N/A   ; None         ; 29.954 ns  ; state[4]   ; data[4] ; clk        ;
; N/A   ; None         ; 29.864 ns  ; counter[0] ; data[4] ; clk        ;
; N/A   ; None         ; 29.863 ns  ; counter[1] ; data[4] ; clk        ;
; N/A   ; None         ; 29.859 ns  ; state[5]   ; data[4] ; clk        ;
; N/A   ; None         ; 29.808 ns  ; state[0]   ; data[4] ; clk        ;
; N/A   ; None         ; 29.740 ns  ; state[2]   ; data[4] ; clk        ;
; N/A   ; None         ; 29.731 ns  ; counter[6] ; data[3] ; clk        ;
; N/A   ; None         ; 29.654 ns  ; state[3]   ; data[4] ; clk        ;
; N/A   ; None         ; 29.566 ns  ; state[7]   ; data[5] ; clk        ;
; N/A   ; None         ; 29.534 ns  ; state[4]   ; data[5] ; clk        ;
; N/A   ; None         ; 29.500 ns  ; counter[2] ; data[4] ; clk        ;
; N/A   ; None         ; 29.471 ns  ; counter[3] ; data[4] ; clk        ;
; N/A   ; None         ; 29.444 ns  ; counter[0] ; data[5] ; clk        ;
; N/A   ; None         ; 29.439 ns  ; state[5]   ; data[5] ; clk        ;
; N/A   ; None         ; 29.388 ns  ; state[0]   ; data[5] ; clk        ;
; N/A   ; None         ; 29.364 ns  ; state[9]   ; data[4] ; clk        ;
; N/A   ; None         ; 29.320 ns  ; state[2]   ; data[5] ; clk        ;
; N/A   ; None         ; 29.309 ns  ; counter[4] ; data[4] ; clk        ;
; N/A   ; None         ; 29.234 ns  ; state[3]   ; data[5] ; clk        ;
; N/A   ; None         ; 29.080 ns  ; counter[2] ; data[5] ; clk        ;
; N/A   ; None         ; 29.051 ns  ; counter[3] ; data[5] ; clk        ;
; N/A   ; None         ; 29.010 ns  ; counter[5] ; data[4] ; clk        ;
; N/A   ; None         ; 28.944 ns  ; state[9]   ; data[5] ; clk        ;
; N/A   ; None         ; 28.889 ns  ; counter[4] ; data[5] ; clk        ;
; N/A   ; None         ; 28.596 ns  ; counter[1] ; data[5] ; clk        ;
; N/A   ; None         ; 28.590 ns  ; counter[5] ; data[5] ; clk        ;
; N/A   ; None         ; 28.508 ns  ; counter[6] ; data[4] ; clk        ;
; N/A   ; None         ; 28.088 ns  ; counter[6] ; data[5] ; clk        ;
; N/A   ; None         ; 25.722 ns  ; state[9]   ; data[7] ; clk        ;
; N/A   ; None         ; 25.649 ns  ; state[7]   ; data[7] ; clk        ;
; N/A   ; None         ; 25.627 ns  ; state[4]   ; data[7] ; clk        ;
; N/A   ; None         ; 25.618 ns  ; state[2]   ; data[7] ; clk        ;
; N/A   ; None         ; 25.590 ns  ; state[0]   ; data[7] ; clk        ;
; N/A   ; None         ; 25.590 ns  ; state[3]   ; data[7] ; clk        ;
; N/A   ; None         ; 25.534 ns  ; state[5]   ; data[7] ; clk        ;
; N/A   ; None         ; 25.516 ns  ; state[9]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 25.443 ns  ; state[7]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 25.421 ns  ; state[4]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 25.412 ns  ; state[2]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 25.384 ns  ; state[0]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 25.384 ns  ; state[3]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 25.328 ns  ; state[5]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 20.853 ns  ; state[7]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 20.821 ns  ; state[4]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 20.726 ns  ; state[5]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 20.675 ns  ; state[0]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 20.607 ns  ; state[2]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 20.521 ns  ; state[3]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 20.231 ns  ; state[9]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 14.244 ns  ; clk_int    ; clk_out ; clk        ;
; N/A   ; None         ; 14.054 ns  ; lcd_e~reg0 ; lcd_e   ; clk        ;
+-------+--------------+------------+------------+---------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version
    Info: Processing started: Mon Aug 30 23:33:29 2010
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off charlcd1 -c charlcd1 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 26 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clkcnt[13]" as buffer
    Info: Detected ripple clock "clkcnt[12]" as buffer
    Info: Detected ripple clock "clkcnt[14]" as buffer
    Info: Detected ripple clock "clkcnt[15]" as buffer
    Info: Detected ripple clock "clkcnt[10]" as buffer
    Info: Detected ripple clock "clkcnt[11]" as buffer
    Info: Detected ripple clock "clkcnt[8]" as buffer
    Info: Detected ripple clock "clkcnt[9]" as buffer
    Info: Detected ripple clock "clkcnt[2]" as buffer
    Info: Detected ripple clock "clkcnt[1]" as buffer
    Info: Detected ripple clock "clkcnt[0]" as buffer
    Info: Detected ripple clock "clkcnt[3]" as buffer
    Info: Detected ripple clock "clkcnt[6]" as buffer
    Info: Detected ripple clock "clkcnt[7]" as buffer
    Info: Detected ripple clock "clkcnt[4]" as buffer
    Info: Detected ripple clock "clkcnt[5]" as buffer
    Info: Detected gated clock "Equal0~3" as buffer
    Info: Detected gated clock "Equal0~2" as buffer
    Info: Detected gated clock "Equal0~0" as buffer
    Info: Detected gated clock "Equal0~1" as buffer
    Info: Detected ripple clock "clkcnt[17]" as buffer
    Info: Detected ripple clock "clkcnt[16]" as buffer
    Info: Detected ripple clock "clkcnt[18]" as buffer
    Info: Detected gated clock "Equal0" as buffer
    Info: Detected ripple clock "clkdiv" as buffer
    Info: Detected ripple clock "clk_int" as buffer
Info: Clock "clk" has Internal fmax of 175.99 MHz between source register "counter[0]" and destination register "counter[6]" (period= 5.682 ns)
    Info: + Longest register to register delay is 3.995 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X32_Y15_N7; Fanout = 10; REG Node = 'counter[0]'
        Info: 2: + IC(0.783 ns) + CELL(0.529 ns) = 1.312 ns; Loc. = LCCOMB_X32_Y15_N0; Fanout = 2; COMB Node = 'Equal11~0'
        Info: 3: + IC(0.365 ns) + CELL(0.206 ns) = 1.883 ns; Loc. = LCCOMB_X32_Y15_N26; Fanout = 4; COMB Node = 'LessThan6~0'
        Info: 4: + IC(0.368 ns) + CELL(0.596 ns) = 2.847 ns; Loc. = LCCOMB_X32_Y15_N6; Fanout = 2; COMB Node = 'counter[0]~29'
        Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 2.933 ns; Loc. = LCCOMB_X32_Y15_N8; Fanout = 2; COMB Node = 'counter[1]~31'
        Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 3.019 ns; Loc. = LCCOMB_X32_Y15_N10; Fanout = 2; COMB Node = 'counter[2]~33'
        Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 3.105 ns; Loc. = LCCOMB_X32_Y15_N12; Fanout = 2; COMB Node = 'counter[3]~35'
        Info: 8: + IC(0.000 ns) + CELL(0.190 ns) = 3.295 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 2; COMB Node = 'counter[4]~38'
        Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 3.381 ns; Loc. = LCCOMB_X32_Y15_N16; Fanout = 1; COMB Node = 'counter[5]~40'
        Info: 10: + IC(0.000 ns) + CELL(0.506 ns) = 3.887 ns; Loc. = LCCOMB_X32_Y15_N18; Fanout = 1; COMB Node = 'counter[6]~41'
        Info: 11: + IC(0.000 ns) + CELL(0.108 ns) = 3.995 ns; Loc. = LCFF_X32_Y15_N19; Fanout = 8; REG Node = 'counter[6]'
        Info: Total cell delay = 2.479 ns ( 62.05 % )
        Info: Total interconnect delay = 1.516 ns ( 37.95 % )
    Info: - Smallest clock skew is -1.423 ns
        Info: + Shortest clock path from clock "clk" to destination register is 10.377 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.952 ns) + CELL(0.970 ns) = 3.062 ns; Loc. = LCFF_X1_Y6_N17; Fanout = 3; REG Node = 'clkcnt[17]'
            Info: 3: + IC(1.175 ns) + CELL(0.370 ns) = 4.607 ns; Loc. = LCCOMB_X1_Y7_N0; Fanout = 20; COMB Node = 'Equal0'
            Info: 4: + IC(0.326 ns) + CELL(0.970 ns) = 5.903 ns; Loc. = LCFF_X1_Y7_N13; Fanout = 3; REG Node = 'clkdiv'
            Info: 5: + IC(1.097 ns) + CELL(0.970 ns) = 7.970 ns; Loc. = LCFF_X1_Y9_N13; Fanout = 3; REG Node = 'clk_int'
            Info: 6: + IC(0.816 ns) + CELL(0.000 ns) = 8.786 ns; Loc. = CLKCTRL_G1; Fanout = 19; COMB Node = 'clk_int~clkctrl'
            Info: 7: + IC(0.925 ns) + CELL(0.666 ns) = 10.377 ns; Loc. = LCFF_X32_Y15_N19; Fanout = 8; REG Node = 'counter[6]'
            Info: Total cell delay = 5.086 ns ( 49.01 % )
            Info: Total interconnect delay = 5.291 ns ( 50.99 % )
        Info: - Longest clock path from clock "clk" to source register is 11.800 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.952 ns) + CELL(0.970 ns) = 3.062 ns; Loc. = LCFF_X1_Y6_N13; Fanout = 3; REG Node = 'clkcnt[15]'
            Info: 3: + IC(1.175 ns) + CELL(0.651 ns) = 4.888 ns; Loc. = LCCOMB_X1_Y7_N6; Fanout = 1; COMB Node = 'Equal0~3'
            Info: 4: + IC(0.359 ns) + CELL(0.206 ns) = 5.453 ns; Loc. = LCCOMB_X1_Y7_N2; Fanout = 1; COMB Node = 'Equal0~4'
            Info: 5: + IC(0.371 ns) + CELL(0.206 ns) = 6.030 ns; Loc. = LCCOMB_X1_Y7_N0; Fanout = 20; COMB Node = 'Equal0'
            Info: 6: + IC(0.326 ns) + CELL(0.970 ns) = 7.326 ns; Loc. = LCFF_X1_Y7_N13; Fanout = 3; REG Node = 'clkdiv'
            Info: 7: + IC(1.097 ns) + CELL(0.970 ns) = 9.393 ns; Loc. = LCFF_X1_Y9_N13; Fanout = 3; REG Node = 'clk_int'
            Info: 8: + IC(0.816 ns) + CELL(0.000 ns) = 10.209 ns; Loc. = CLKCTRL_G1; Fanout = 19; COMB Node = 'clk_int~clkctrl'
            Info: 9: + IC(0.925 ns) + CELL(0.666 ns) = 11.800 ns; Loc. = LCFF_X32_Y15_N7; Fanout = 10; REG Node = 'counter[0]'
            Info: Total cell delay = 5.779 ns ( 48.97 % )
            Info: Total interconnect delay = 6.021 ns ( 51.03 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Warning: Circuit may not operate. Detected 26 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "clk_int" and destination pin or register "clk_int" for clock "clk" (Hold time is 924 ps)
    Info: + Largest clock skew is 1.423 ns
        Info: + Longest clock path from clock "clk" to destination register is 9.089 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.952 ns) + CELL(0.970 ns) = 3.062 ns; Loc. = LCFF_X1_Y6_N13; Fanout = 3; REG Node = 'clkcnt[15]'
            Info: 3: + IC(1.175 ns) + CELL(0.651 ns) = 4.888 ns; Loc. = LCCOMB_X1_Y7_N6; Fanout = 1; COMB Node = 'Equal0~3'
            Info: 4: + IC(0.359 ns) + CELL(0.206 ns) = 5.453 ns; Loc. = LCCOMB_X1_Y7_N2; Fanout = 1; COMB Node = 'Equal0~4'
            Info: 5: + IC(0.371 ns) + CELL(0.206 ns) = 6.030 ns; Loc. = LCCOMB_X1_Y7_N0; Fanout = 20; COMB Node = 'Equal0'
            Info: 6: + IC(0.326 ns) + CELL(0.970 ns) = 7.326 ns; Loc. = LCFF_X1_Y7_N13; Fanout = 3; REG Node = 'clkdiv'
            Info: 7: + IC(1.097 ns) + CELL(0.666 ns) = 9.089 ns; Loc. = LCFF_X1_Y9_N13; Fanout = 3; REG Node = 'clk_int'
            Info: Total cell delay = 4.809 ns ( 52.91 % )
            Info: Total interconnect delay = 4.280 ns ( 47.09 % )
        Info: - Shortest clock path from clock "clk" to source register is 7.666 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.952 ns) + CELL(0.970 ns) = 3.062 ns; Loc. = LCFF_X1_Y6_N17; Fanout = 3; REG Node = 'clkcnt[17]'
            Info: 3: + IC(1.175 ns) + CELL(0.370 ns) = 4.607 ns; Loc. = LCCOMB_X1_Y7_N0; Fanout = 20; COMB Node = 'Equal0'
            Info: 4: + IC(0.326 ns) + CELL(0.970 ns) = 5.903 ns; Loc. = LCFF_X1_Y7_N13; Fanout = 3; REG Node = 'clkdiv'
            Info: 5: + IC(1.097 ns) + CELL(0.666 ns) = 7.666 ns; Loc. = LCFF_X1_Y9_N13; Fanout = 3; REG Node = 'clk_int'
            Info: Total cell delay = 4.116 ns ( 53.69 % )
            Info: Total interconnect delay = 3.550 ns ( 46.31 % )
    Info: - Micro clock to output delay of source is 0.304 ns
    Info: - Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X1_Y9_N13; Fanout = 3; REG Node = 'clk_int'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X1_Y9_N12; Fanout = 1; COMB Node = 'clk_int~0'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X1_Y9_N13; Fanout = 3; REG Node = 'clk_int'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: + Micro hold delay of destination is 0.306 ns
Info: tco from clock "clk" to destination pin "data[6]" through register "state[7]" is 32.165 ns
    Info: + Longest clock path from clock "clk" to source register is 11.795 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(0.952 ns) + CELL(0.970 ns) = 3.062 ns; Loc. = LCFF_X1_Y6_N13; Fanout = 3; REG Node = 'clkcnt[15]'
        Info: 3: + IC(1.175 ns) + CELL(0.651 ns) = 4.888 ns; Loc. = LCCOMB_X1_Y7_N6; Fanout = 1; COMB Node = 'Equal0~3'
        Info: 4: + IC(0.359 ns) + CELL(0.206 ns) = 5.453 ns; Loc. = LCCOMB_X1_Y7_N2; Fanout = 1; COMB Node = 'Equal0~4'
        Info: 5: + IC(0.371 ns) + CELL(0.206 ns) = 6.030 ns; Loc. = LCCOMB_X1_Y7_N0; Fanout = 20; COMB Node = 'Equal0'
        Info: 6: + IC(0.326 ns) + CELL(0.970 ns) = 7.326 ns; Loc. = LCFF_X1_Y7_N13; Fanout = 3; REG Node = 'clkdiv'
        Info: 7: + IC(1.097 ns) + CELL(0.970 ns) = 9.393 ns; Loc. = LCFF_X1_Y9_N13; Fanout = 3; REG Node = 'clk_int'
        Info: 8: + IC(0.816 ns) + CELL(0.000 ns) = 10.209 ns; Loc. = CLKCTRL_G1; Fanout = 19; COMB Node = 'clk_int~clkctrl'
        Info: 9: + IC(0.920 ns) + CELL(0.666 ns) = 11.795 ns; Loc. = LCFF_X32_Y14_N27; Fanout = 5; REG Node = 'state[7]'
        Info: Total cell delay = 5.779 ns ( 49.00 % )
        Info: Total interconnect delay = 6.016 ns ( 51.00 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 20.066 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X32_Y14_N27; Fanout = 5; REG Node = 'state[7]'
        Info: 2: + IC(0.469 ns) + CELL(0.539 ns) = 1.008 ns; Loc. = LCCOMB_X32_Y14_N14; Fanout = 6; COMB Node = 'Equal3~0'
        Info: 3: + IC(0.428 ns) + CELL(0.370 ns) = 1.806 ns; Loc. = LCCOMB_X32_Y14_N30; Fanout = 13; COMB Node = 'Equal1~0'
        Info: 4: + IC(1.600 ns) + CELL(0.370 ns) = 3.776 ns; Loc. = LCCOMB_X31_Y15_N14; Fanout = 9; COMB Node = 'char_addr~23'
        Info: 5: + IC(1.450 ns) + CELL(0.651 ns) = 5.877 ns; Loc. = LCCOMB_X32_Y16_N2; Fanout = 2; COMB Node = 'char_addr[5]~33'
        Info: 6: + IC(1.105 ns) + CELL(0.366 ns) = 7.348 ns; Loc. = LCCOMB_X32_Y13_N20; Fanout = 3; COMB Node = 'char_addr[5]~36'
        Info: 7: + IC(1.437 ns) + CELL(0.370 ns) = 9.155 ns; Loc. = LCCOMB_X31_Y14_N26; Fanout = 5; COMB Node = 'data[1]~95'
        Info: 8: + IC(1.195 ns) + CELL(0.650 ns) = 11.000 ns; Loc. = LCCOMB_X31_Y13_N24; Fanout = 1; COMB Node = 'data[6]~111'
        Info: 9: + IC(1.074 ns) + CELL(0.319 ns) = 12.393 ns; Loc. = LCCOMB_X31_Y14_N28; Fanout = 1; COMB Node = 'data[6]~109'
        Info: 10: + IC(4.577 ns) + CELL(3.096 ns) = 20.066 ns; Loc. = PIN_34; Fanout = 0; PIN Node = 'data[6]'
        Info: Total cell delay = 6.731 ns ( 33.54 % )
        Info: Total interconnect delay = 13.335 ns ( 66.46 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 144 megabytes
    Info: Processing ended: Mon Aug 30 23:33:30 2010
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


