### 讨论日志

#### 2021.4.9

##### 1. 在顶层模块连线的时候，需要在实例化的模块里面对

 > 输入信号前加上//input
 >
 > 输出信号前加上//output

```verilog
DCache U_Dachce(
        // input
        .clk(clk),
        .MEM_ALUOut(x.MEM_ALUOut),
        .MEM_OutB(x.MEM_OutB),
        .MEM_StoreType(x.MEM_StoreType),
        .MEM_LoadType(x.MEM_LoadType),
        .MEM_ExceptType(x.MEM_ExceptType),

        // output
        .MEM_ExceptType_new(MEM_ExceptType_AfterDM_o),      //新的异常信号
        .MEM_DMOut(x.MEM_DMOut)                             //DM输出
    );
```

##### 2. 所有流水线寄存器里面流过的信号使用x.  的形式来表示 ； 

##### 	所有由组合逻辑产生，组合逻辑消失的信号（不经过流水线寄存器的信号，使用了_o的后缀名）