 1
中文摘要 
本計畫中在 DVB-H+IEEE802.16e 雙模接收機的設計上，以雙次轉頻零中頻架構為基
礎，特色在結合目前雙次轉頻架構與直接降頻架構的優點，能大幅提高雙模接收機的積體
電路化程度，但需要數位輔助技術處理直流位移與 I-Q 通道不平衡等問題。在 IEEE802.16e
發射機的設計上，以混合正交-極座標調制架構為基礎，結合正交調制技術以及波包追蹤技
術來線性化一 E 類功率放大器，而使得發射機同時擁有高線性度與高效率，但也同樣需要
數位輔助技術處理萃取基頻調制訊號波包以及處理正交調制訊號與波包訊號間的同步問
題。在本地振盪源設計上，以雙點差異積分調制之寬頻頻率合成器架構為基礎，一方面可
以提供接收機低相位雜訊的分數式頻率合成器，另一方面可以提供極座標調制發射機之高
效率相位調制載波源。但需要數位輔助技術處理雙點調制路徑上增益及延遲不匹配，以及
鎖相迴路非線性現象所引起的量化雜訊惡化等問題。 
關鍵字: 手持數位電視廣播、無線都會區域網路、射頻前端電路、數位輔助技術、雙次轉
頻零中頻架構、極座標調制架構、波包追蹤技術、雙點差異積分調制架構 
 
 
英文摘要 
In this project, the dual-mode receiver design for DVB-H+IEEE802.16e applications adopts 
the dual-conversion zero IF architecture due to the combined advantages of dual-mode 
conversion and direct conversion architecture. It has the advantages to achieve the high IC 
integration. However, it requires the digitally assisted techniques to overcome the DC offset and 
I-Q imbalance. The transmitter design for IEEE802.16e applications adopts the hybrid quadrature 
polar modulation architecture. It applies the envelope-tracking technique in the quadrature 
modulation-based architecture to achieve high linearity and efficiency, and it also needs the 
digitally assisted techniques to extract the envelope from the baseband IQ signal and to 
synchronize between the IQ-modulated RF signal and the envelope signal. The local oscillator 
design in this project adopts a wideband frequency synthesizer architecture based on two-point 
delta sigma modulation. It can provide a low phase noise fractional-N synthesizer in the receiver, 
and meantime a high efficiency phase-modulated carrier for use in the polar modulation-based 
transmitter. But it also requires the digitally assisted techniques to compensate the gain and delay 
mismatch between two modulation points, and improve the quantization noise degraded due to 
the PLL nonlinearity 
Keywords: DVB-H, IEEE 802.16e, RF front-end, Digitally assisted RF technology, 
dual-conversion zero IF architecture, polar modulation architecture, envelope-tracking technique, 
two-point delta sigma modulation architecture 
 
 3
頻、降頻之處理，因此在文獻上常見之名稱為升-降頻架構。此外，對於 2.5-2.7 GHz 之
IEEE802.16e 之接收訊號亦可藉由相同架構經過兩次降頻而到相同之第二中頻。對 DVB-H
接收訊號而言，雙次轉頻架構主要優點在於影像通道落於系統接收頻帶之外，因此對於鏈
路影像拒絕能力的要求較不嚴苛，在接收鏈路上通常會選擇在射頻端使用低通濾波器，將
位於接收頻帶上方之所有影像通道予以濾除；在第一中頻端則需要帶通濾波器預先濾除第
二次降頻所對應之影像通道，並過濾掉由前端混波器在混波過程中所產生的贅餘訊號。由
於上述之濾波器皆為固定頻率設計，因此在性能上具有較佳的選擇度與通帶特性，可以達
到良好的影像拒絕效果，提升接收鏈路之動態範圍，同時由於固定頻率的濾波器設計上較
容易達到較低變化之群延遲特性，因此該架構對於使用多載波調制技術的系統而言，所造
成的訊號失真較為輕微。此外，單一本地振盪源之頻率調整範圍可以支持所需要的工作頻
段並且是落在接收頻帶外，因此接收機不需要分成多個工作頻段操作而且本地振盪源自身
之輻射亦不會形成接收頻帶內之干擾源，在系統操作上也可降低由本地振盪訊號相位雜訊
所引入之混波雜訊，有利於鏈路靈敏度的提升。此外，雙次轉頻架構在實現上，位於第一
中頻端之影像拒絕濾波器也可藉由設計具有影像拒絕功能之降頻混波器電路所取代以提高
其整合度[3],[4]。另外對 IEEE802.16e 接收訊號而言，雙次轉頻架構亦容易搭配帶通濾波器
而有較佳之選擇度及動態範圍。雙次轉頻架構之缺點主要有兩點，詳述如下：第一、中頻
通道選擇濾波器：雙次轉頻架構中，其射頻訊號經由前端電路處理降頻到第二中頻後，中
頻輸出訊號需要經由一個具有高通道選擇度之表面聲波濾波器來進行通道選擇的工作，將
鄰近通道訊號抑制後才能進行基頻之自動增益控制、解調等處理，但該表面聲波濾波器在
目前的製程技術上，仍無法做到積體電路化而必須成為外部元件，除了增加額外的元件成
本，也造成模組面積難以縮小。第二、專利問題：由於上述雙次轉頻架構在電視調諧器器
的應用上，在 2001 時由美商 Microtune 公司提出專利申請獲得通過[13]-[15]，因此使用該
架構的 IC 設計廠商均需遭遇權利金與技術授權等專利上的問題。 
雙次轉頻零中頻架構─相較於上述之雙次轉頻架構，目前文獻的討論上另一令人矚目的
低功率、寬頻接收機架構為雙次轉頻零中頻架構[4]-[6]，該架構結合雙次轉頻架構與直接降
頻架構的優點，除了沒有專利問題外，該架構也大幅提升了接收機的積體電路化程度，並
可藉由高整合度來改善直流功率消耗。雙次轉頻零中頻架構在操作上，同樣將輸入的寬頻
接收訊號轉至 1 GHz 附近之固定中間頻率，可以大幅降低影像拒絕濾波器的規格需求，再
經過濾波、放大等處理後則直接利用正交解調器解調出基頻 I、Q 訊號，隨後進行基頻濾波、
數位化等處理。該架構除了可以免除雙次轉頻架構中的二次影像通道問題外，在接收鏈路
第一中頻端所使用之帶通濾波器只保留做簡單的贅餘訊號濾除，甚至可以省略，其鏈路通
道選擇之工作則由基頻濾波器完成，整體射頻接收鏈路不需用到 SAW 濾波器。由於雙次轉
頻零中頻架構硬體整合度高，適合應用在本計畫之雙模 DVB-H+IEEE802.16e 系統接收機
上，在低頻段的 DVB-H 訊號可將其升頻至 1.22GHz 的固定頻率進行解調，對高頻段的 IEEE 
802.16e 的訊號，也將其降頻至同一個頻率進行解調，而緊接在後之濾波、放大、解調與本
地振盪源等電路部份則可以完全共用，更加提升了雙模接收機的電路整合度。實現上的挑
戰則在於前端低雜訊放大器與可變增益放大器的設計，這兩類放大器需同時具備寬頻與雙
頻帶操作的特性，以符合雙模系統之應用。至於前端混波器由於採用雙平衡被動開關型混
波器，則已具有寬頻且高線性度操作之優點。此外，此架構在電路實現上仍需要克服直流
位移與 I-Q 通道不平衡等問題。其直流位移的成因主要在於降頻混波器之隔離度不完美，
因而使得本地振盪訊號洩漏導致與自身混波而產生。因為此架構前端經過兩次轉頻處理，
 5
了閉迴路調制方法[50]-[52]用來實現高速率連續相位調制的頻率合成器，其調制方式是直接
使用經由數位濾波器整形後的基頻訊號控制鎖相迴路中的除頻器模數以達到間接調制電壓
控制振盪器的目的，亦即在訊號調制期間鎖相迴路是維持鎖相狀態的，這樣的調制方式在
效率上遠高於傳統的正交調制方法。為了提供良好的訊號調制品質，較大的迴路頻寬以及
較高的頻率解析度是必須的，Riley 及 Copeland 因而採用了運用差異積分調制器的分數式
頻率合成器架構。然而此架構最大的瓶頸在於調制頻寬將受限於鎖相迴路的迴路頻寬
[45],[50]，調制訊號在鎖相迴路頻寬外的成份會因迴路的低通濾波特徵給濾除，而造成嚴重
的失真，此外差異積分調制器之量化雜訊亦是造成訊號失真的重要因素。 
為突破閉迴路調制式頻率合成器在調制頻寬上的瓶頸，Perrott 及 McMahill 提出了預先
失真(Pre-distortion)的觀念[45],[53]-[57]，基頻數位訊號經過數位濾波器整型後再送入差異
積分調制器之前，先經一預先失真濾波器以補償鎖相迴路的低通濾波特徵，這使得閉迴路
調制式頻率合成器可以進行寬頻調制。但此架構主要面臨兩個問題，第一個問題是預先失
真濾波器隨著調制頻寬增加而使得設計複雜度增加並且導致調制效率下降。第二個問題在
於鎖相迴路中相位頻率偵測器的偵測死帶(Dead-Zone)以及電流幫浦的充放電流不對稱性，
當調制訊號通過這些非線性鎖相迴路元件時便會產生交互調制而導致訊號失真[45]。 
在另一方面，雙點差異積分調制架構亦被提出來以提升閉迴路調制頻寬[58]-[60]，此架
構具有兩個調制路徑，第一個調制路徑是透過差異積分調制器對頻率合成器在迴路頻寬內
進行調制，第二個路徑則是將基頻訊號在迴路頻寬外直接對具有雙頻率調整點電壓控制振
盪器(VCO)之第二調整點進行調制，兩個調制路徑訊號理論上可以相互完美補償而在結合
後不會有任何失真現像。雙點差異積分調制架構能同樣避免使用正交調制器而不需要混波
器，這不但降低了射頻電路的複雜度，亦使得贅餘訊號大幅減少進而節省前端帶通濾波器
的需求或者放寬其設計規格，有助於減少功率損耗而提高效率，並能大幅提高積體電路化
的程度。因此雙點差異積分調制架構目前已被廣泛運用於藍芽(Bluetooth)、GSM 以及 ZigBee
等系統當中[59]-[75]，而本計畫亦決定採用雙點差異積分調制架構。 
由於雙點差異積分調制架構利用到兩條路徑來進行訊號調制，因此兩條路徑間之增益
以及延遲不匹配將造成調制訊號嚴重的失真，然而在當前的文獻中皆未有相關之研究分析
以及解決辦法。除此之外，鎖相迴路之非線性特性亦將使鎖相迴路之量化雜訊產生交互調
制，進而導致相位雜訊頻譜增長並惡化訊號調制品質[76],[77]。故本計畫針對此架構發展數
位輔助技術解決雙點調制路徑上增益及延遲不匹配，以及改善因為鎖相迴路非線性現象所
造成的相位雜訊惡化等問題[78]。 
三、研究方法 
本計畫根據圖一之雙次轉頻零中頻架構，進行詳細之射頻接收機鏈路分析以檢驗預先
所擬之射頻元件規格，在設計完成並整合成接收機鏈路後是否能符合規範要求，鏈路預算
估測方法則是參考[79]-[84]。表一描述在DVB-H應用下各級元件射頻參數，包括功率增益
(PG)、雜訊指數(NF)、輸出三階交叉點(OIP3)以及串級後之結果，由表可知所規劃之DVB-H
接收機其最大增益為 47dB，可調增益範圍 30dB，在最大增益條件下雜訊指數為 4.2 dB，
在考慮 16 QAM數位調制下之最高資料傳輸率時，code rate為 7/8，頻寬為 8MHz，此時根
據規範推估所需SNR為 13.9dB，而且考慮解調之實現損耗(IL)為 3.8dB，這些條件下可計算
出最小輸入訊號功率(靈敏度)為-83dBm。接收機操作在最小增益條件時，其OIP3約 6.5 
dBm，經代入計算無贅餘條件之動態範圍為 62.5dB。 
表現，同時其輸入阻抗也較場效電晶體要低，且容易以直流偏壓加以控制而達成寬頻之效
果，此外，該製程成本所需亦較GaAs製程低，因此SiGe製程在近年來已成為RFIC設計中相
當有競爭力的選擇。以該製程研製訊號加法式低雜訊可變增益放大器時，其操作原理乃是
利用Vcontrol端與Vreference端之電壓差造成上方兩組差動對Q3、Q4與Q5、Q6之間的切換以達到
增益控制能力。當最大增益時，僅Q4與Q5導通；反之，當最小增益時，僅Q3與Q6導通。差
動對下方之Q1與Q2為轉導放大器，負責將輸入端之射頻電壓訊號轉為電流訊號。可調增益
輸出級可由控制電壓來控制電流流入負載。此外當高增益操作模態時，電晶體輸入、級形
成疊接架構，有增進逆向隔離度，降低Miller效應等優點。由於本計畫乃規劃雙模雙頻之
DVB-H+IEEE802.16e系統，因此低雜訊放大器除了須具備寬頻、可調增益兩項特性外，另
一大挑戰則為雙頻設計，本計畫之雙模接收機除了涵蓋DVB-H之 50~860MHz頻帶外，還需
具備IEEE 802.16e之 2.5~2.7GHz頻帶。近年來在雙頻放大器的設計上，主要為共電流式的
雙頻低雜訊放大器[85]，其利用適當的電晶體尺寸，配合輸入與輸出端之諧振電路達到雙頻
的特性。此外，為了提高其小訊號的增益，在電晶體的輸入級採用Cascode架構(M1、M2)，
具有增進逆向隔絕度，降低Miller效應等優點。該放大器的另一個特色在於兩個不同頻率的
輸入訊號進入放大器，其訊號乃共用相同的直流消耗，因此可以達到節省功率的效果。本
計畫在前端低雜訊放大器的實現上，採用訊號加法式可變增益架構，並加入雙頻之設計，
如圖二(b)所示，使其能符合本計畫雙模DVB-H+IEEE802.16e系統接收機之規格要求。 
 
Ibias
Vcc
-RFin+RFin
+RFout-RFout
VreferenceVreference
Vcontrol
Q1 Q2
Q3 Q4 Q5 Q6
    
 
Vcont
Vout
Vin
 
圖二 (a) 訊號加法式可變增益 LNA  (b) 訊號加法式可變增益共電流雙頻 LNA 
在雙次轉頻零中頻架構前端混波器設計的部分，由於其前端之訊號頻帶相當寬頻，前
端混波器必須將如此寬頻頻帶內之訊號轉頻至固定的第一中頻，因此阻抗的匹配問題便成
為設計上的一大挑戰。因此在設計上若使用傳統之雙平衡主動式混波器架構進行設計，則
電路效能必然遭遇轉換增益與頻寬之取捨之瓶頸，其阻抗匹配的實現也會遭遇元件過多之
困難，此外若再考量線性度的特性，則雙平衡主動式混波器的架構更難以同時達到所須之
規格。相較於圖三(a)之主動式的架構，圖三(b)所示雙平衡被動開關型混波器具有寬頻、低
轉換損耗、高線性度、無直流功率消耗等眾多優點，因此要較雙平衡主動式混波器適合應
用於本計畫之雙次轉頻架構。參考現有產品與相關文獻後，在前端混波器的設計上採用被
動開關型之架構，該架構雖具有轉換損耗，對於串級雜訊指數有惡化之可能，但在本次設
計的鏈路預算規劃上，前端之低雜訊放大器與可變增益放大器提供了約 20dB 之增益，對於
行動視訊網路系統的應用而言，以足以抑制本級之雜訊指數，使整體鏈路之串級雜訊指數
仍低於 5dB，符合計畫系統之應用需求。在電路的設計上，配合適當的電晶體尺寸選取以
及偏壓，可有效的降低轉換損耗與所需的本地振盪訊號功率，並達到阻抗匹配以及高線性
度的要求。 
 7
大器 IC設計時，需要考量許多實際的非理想效應，包括電晶體的飽和電阻(RON)、輸出
端的Choke電感值(LC)並非無限大、功率電晶體的寄生電容值(CP)、測試板上的鎊線電感值
(LB)等因素，因此必須針對此架構重新進行分析以得出所需之匹配元件值。應用E類功率放
大器之邊界條件，電晶體於截止至導通時，其電壓與電壓之微分值均需為零，可推導出輸
出端阻抗匹配元件L
B
E及RL如下： 
2
0
1 ( )cos( )E B
O
L V
I
π
dθ θ φ θπω= +∫  
2
0
1 ( ) sin( )L B
O
R V
I
π
dθ θ φ θπ= +∫  
其中 
)()( θθωθ CCCCB Id
dLVV −=  
sin( )R OI I θ φ= +  
上述數學式中I0與φ可表示為RON、 LC、 CP、 LB的函數。針對本計畫所要設計的操作
頻段為 2.5-2.7 GHz且輸出功率 24 dBm的E類功率放大器，分析與模擬所得電晶體輸出端電
壓與電流波形之比較如圖五(b)所示，進一步計算轉換效率，結果為 84%。 
B
RL
LC Resonator LE
CP
LC
LB
RON
IR(θ)
IC(θ)
IS(θ) IP(θ)
+
-
VP(θ)
+
-
VB(θ)
VCC
 
 
0 2E-010 4E-010 6E-010 8E-010 1E-009
Time (s)
0
2
4
6
8
10
0 2E-010 4E-010 6E-010 8E-010 1E-009
Time (s)
-0.1
0
0.1
0.2
0.3
0.4
 
                        (a)                                        (b) 
圖五 (a)  E 類功率放大器架構 (b) 以理論設計輸出功率 24 dBm 之 E 類功率放大器時所分
析電晶體輸出端電壓與電流波形與 ADS 模擬結果之比較  (  Simulated  
Analytical ) 
互補切換式功率放大器配合不同的調制電路，如脈波寬度調制或差異積分調制，統稱
為 S 類功率放大器[24]-[29]。S 類功率放大器是一個普遍運用在音響前端的放大器設計或者
是電源管理系統中，其原理是利用調制技術將輸入類比訊號轉換為二階式的脈波訊號，以
利用切換式放大器做高效率的放大，最後由低通濾波器還原出放大後的類比訊號，在電路
設計中，為配合基頻端之數位電路而採用差異積分調制方式。另外在 S 類功率放大器設計
中需要一直流-直流轉換器，其電路架構與操作方式可參考[28],[29],[41],[42]。 
圖四所示之混合正交-極座標調制架構之發射機中，需要一操作頻率範圍 2.5-2.7 GHz
之正交調制器，圖六(a)所示為常見之正交調制器架構，主要包含一 90 度相移器，兩雙平衡
 9
程，事實上，只有當輸入相位頻率偵測器之相位誤差夠大時才會導致較為嚴重的相位雜訊
交互調制。圖八為我們所提出一具強化相位雜訊抑制能力之分數式頻率合成器，其採用了
一可程式化之電流幫浦，利用差異積分調制器之量化訊號來控制電流幫浦之充電電流及放
電電流之大小，由於量化訊號中含有量化雜訊，因此透過可程式化電流幫浦引入系統之量
化雜訊會抵銷掉由多模數除頻器引入之量化雜訊。除此之外，藉由事先量測相位頻率比較
器死帶以及電流幫浦充放電流不平衡度，可以計算出這些非線性特性所導致之交互調制相
位雜訊量，將此計算結果同樣透過可程式化之電流幫浦引入以抵銷系統中產生之交互調制
相位雜訊，如此一來系統迴路頻寬便可大幅提升以提高頻道切換速度並於頻寬內壓抑較多
來自壓控振盪器之相位雜訊。 
∑ ∑∑
1−Z
1−Z ∑∑
2
0.5
1−Z
K 5
11
 
PFD
Loop
Filter
Multi-Modulus
Divider
Reference
Delta-Sigma
Modulator
From Channel
Selector
RF
CP
64:1
PFD Dead-Zone
& CP Mismatch
Information  
圖七 (左) 單級三階形式之差異積分調制器 
圖八 (右) 具強化相位雜訊抑制能力之分數式頻率合成器 
Iref
VDD1 VDD2
Itail
Bias Bias
: Bond Pad
Vmod
Vt
M1 M2
M3 M4
C1 C2Cjvr1 Cjvr2
Cjvr3 Cjvr4
 
圖九 雙點電壓控制振盪器 
在雙模接收機所需 1.22GHz 本地振盪源以及 IEEE802.16e 發射機所採用之雙點差異
積分調制頻率合成器架構部分，由於所需求振盪頻率較為窄頻，故以相位雜訊為主要的
要求目標。在低相位雜訊及容易與數位電路整合之考量下，我們選擇採用了 CMOS 電感
電容式交連耦合 VCO 架構來實現 1.22GHz 本地振盪源以及雙點 VCO。CMOS 電感電容
式交連耦合 VCO 又分為 N 型交連耦合對、P 型交連耦合對以及 PN 互補式交連耦合對。
其中 N 型交連耦合對可提供較大之頻率可調範圍但相位雜訊較後兩者差；P 型交連耦合
對因於 N-well 中製作，因此具有較良好之基板雜訊，而顫抖雜訊亦比 N 型交連耦合對小，
故擁有較佳之相位雜訊表現；互補式交連耦合對則具有三種設計形式中最佳之相位雜訊
表現，但與 P 型交連耦合對一樣都無法提供太大之可調頻率範圍，此外，由於採用互補
形式，輸出電壓擺幅會受到限制而導致較小之輸出功率。圖九為所設計之雙點 VCO 架
 11
 
圖十二   E 類功率放大器晶片照片  
2 4 6 8 10 12 14 16 18 20
Average Modulated Output Power (dBm)
-50
-45
-40
-35
-30
A
C
PR
 (d
B
c)
0
2
4
6
8
EVM
 (%
)
Measured ACPR w/o PD
Measured ACPR w/ PD
Measured EVM w/o PD
Measured EVM w/ PD
2 4 6 8 10 12 14 16 18 20
Average Modulated Output Power (dBm)
0
10
20
30
40
50
A
ve
ra
ge
 E
ffi
ci
en
ci
es
 (%
)
Simulated average PAE
Measured average PAE
Simulated average DC-to-RF efficiency
Measured average DC-to-RF efficiency
 
圖十三  發射機之 ACPR 測試結果        圖十四   發射機之效率測試結果  
圖十五為運用差異積分調制技術所研製之分數式頻率合成器，並做為本計畫傳收機系
統所需之本地振盪源技術來源。由於分數式頻率合成器中所存在的鎖相迴路非線性效應，
將使得被差異積分調制器推向高頻的量化雜訊經由交互調變蔡進到迴路頻寬之內，進而造
成迴路頻寬內相位雜訊的增長。因此，鎖相迴路非線性效應往往決定了頻率合成器內相位
雜訊性能極限，本技術有別於傳統分數式頻率合成器採用多級雜訊整形(MASH)架構之差異
積分調制器，而改採單迴路架構(SL)之差異積分調制器，能有效降低因鎖相迴路非線性現
象所引起的相位雜訊惡化。採用 MASH 與 SL 之差異積分調制器對分數式頻率合成器所測
得之相位雜訊比較如圖十六所示，可觀察到採用 SL 之差異積分調制技術因較不受鎖相迴路
非線性效應影響而有較佳之相位雜訊表現。 
 
圖十五 本地振盪源─分數式頻率合成器晶片照片  
 13
 15
射頻發射機，具有獨特的創新特徵，即發射機之線性度與效率能與發射功率準位無關，無
論發射機如何 Back off 操作，都不會影響固定而優異的線性度與效率。 
本計畫之論文及專利發表成果列舉如下： 
1. J.K. Jau, Y.A. Chen, T.S. Horng, and J.Y. Li, “Envelope following-based RF transmitters 
using switching-mode power amplifiers,” IEEE Microwave and Wireless Components Letters, 
vol. 16, pp. 476-478, Aug. 2006. 
2. F.Y. Han, J.M. Wu, and T.S. Horng, “A rigorous study of package and PCB effects on 
W-CDMA upconverter RFICs,” IEEE Transactions on Microwave Theory and Techniques, 
vol. 54, pp. 3793-3804, Oct. 2006. 
3. C.J. Li, T.S. Horng, J.K. Jau, and J.Y. Li, “System design issues in a HQPM-based 
transmitter,” IEEE International Microwave Symposium, pp. 77-80, Jun. 2007. 
4. C.-J. Li, C.-B. Lo, S.-W. Li, T.-S. Horng, and K.-C. Peng, “Limitation and improvement of a 
modified precharge phase frequency detector for wireless frequency synthesizer 
applications,” The 18th VLSI Design/CAD Symposium, pp. C2-2, Aug. 2007. 
5. C.-T. Chen , C.-J. Li , T.-S. Horng , J.-K. Jau, J.-Y. Li , P.-K. Horng, D.-S. Deng, “A 
HQPM-based transmitter with digital predistortion scheme for enhancing average efficiency,” 
The 18th VLSI Deisgn/CAD Symposium, pp. C2-1, Aug. 2007. 
6. J.K. Jau, J.Y. Li, C.J. Li, T.S. Horng, J. Deng, and C.T. Chen, “Design of Class-E power 
amplifier for hybrid quadrature polar modulation transmitter,” IEEE Region 10 International 
Technical Conference, accepted, Oct. 2007. 
7. C.-J. Li, C.-T. Chen, T.-S. Horng, J.-K. Jau, J.-Y. Li, and D.-S. Deng, “A HQPM-based 
transmitter with baseband predistorter for simultaneous enhancement of ACPR and PAE,” 
Asia Pacific Microwave Conference, accepted, Dec. 2007. 
8. 洪子聖、陳俞安、趙哲寬，高效率多模微波發射機及其方法，中華民國專利 249874，
2006。 
9. 洪子聖、吳建銘、韓府義、林仁山，採用射極退化 LC 形式之主動式 90 度相移器及使
用該相移器之正交調制器積體電路，中華民國專利 271889，2007。 
六、參考文獻 
[1] A.A. Abidi, “Direct-conversion radio transceivers for digital communications,” IEEE J. Solid-State Circuits, vol. 
30, pp. 1399-1409, Dec. 1995. 
[2] B. Razavi, “Design considerations for direct-conversion receivers,” IEEE Trans. Circuits Systems-II, vol. 44, pp. 
428-435, June 1997. 
[3] F. Aschwanden, “Direct conversion-how to make it work in TV tuners,” IEEE Trans. Consumer Electronics, vol. 
42, pp. 729-738, Aug. 1996. 
[4] J. Crols and M.S.J. Steyaert, “Low IF topologies for high performance analog front ends of fully integrated 
receivers,” IEEE Trans. Circuits and Systems-II, vol. 45, pp. 269-282, March 1998. 
[5] A. Mashhour, W. Domino, N. Beamish, “On the Direct Conversion Receiver – A Tutorial,” Microwave Journal, 
June 2001. 
[6] Infineon Technologies, “2-band TV tuner,” TUA6020 Data Sheet, 2000. 
[7] Philips, “Cable TV and VCR 2-band tuner”, TDA6502 Data Sheet, 2002. 
[8] G.M. Maier, et. al., “Double conversion tuner a must for the future?,” IEEE Trans. Consumer Electronics, vol. 38, 
pp. 384-388, 1992. 
[9] S. Birleson, et. al., “Silicon single-chip television tuner technology,” proc. in IEEE ICCE, pp. 38-39, 2000. 
[10] Microtune, Inc., “RF silicon tuner,” MT2032 Data Sheet, 2001. 
[11] Conexant, “Digital cable tuner RFIC,” CN2811 Data Sheet, 2001. 
[12] Broadcom Corporation, “Digital cable tuner,” BCM3415 Data Sheet, 2001. 
[13] Microtune Inc., “Highly integrated television tuner on a single microcircuit,” U.S. Patent 5737035, 1998. 
[14] Microtune Inc., “Broadband integrated television tuner, ” U.S. Patent 6177946, 2001. 
[15] Microtune Inc., “Dual mode tuner for co-existing digital and analog television signals, ” U.S. Patent 6725463, 
 17
30, pp. 1399-1410, Dec. 1995. 
[44] B. Razavi, RF Microelectronics, NJ: Prentice Hall Inc., 1998. 
[45] M. H. Perrott, T. L. Tewksbury III, and C. G. Sodini, “A 27-mW CMOS Fractional-N synthesizer using digital 
compensation for 2.5-Mb/s GFSK Modulation,” IEEE J. Solid-State Circuits, vol. 32, pp.2048-2060, Dec. 1997. 
[46] S. Heinen, S. Beyer, and J. Fenk, ”A 3.0 V 2 GHz transmitter IC for digital radio communication with integrated 
VCO’s,” in IEEE Int. Solid-State Circuits Conf. Dig., 1995, pp. 150-151. 
[47] UAA3545 Fully Integrated DECT Transceiver Data Sheet, Philips Semiconductors, Netherlands, 2001. 
[48] PBA313 Bluetooth Radio Data Sheet, Ericsson Components AB, Sweden, 1999. 
[49] UAA3558 Bluetooth RF Transceiver Data Sheet, Philips Semiconductors, Netherlands, 2000. 
[50] T. A. D. Riley and M. A. Copeland, “A simplified continuous phase modulator technique,” IEEE Trans. Circuits 
and Systems II: Analog and Digital Signal Processing, vol. 41, pp. 321 –328, May 1994. 
[51] W. T. Bax and M. A. Copeland, “A GSM modulator using a Delta Sigma frequency discriminator based 
synthesizer,” in Proc. IEEE Int. Symp. Circuits and Systems, 1998, , pp.498-501. 
[52] N. M. Filiol, T. A. D. Riley, C. Plett, and M.A. Copeland, “An agile ISM band frequency synthesizer with 
build-in GMSK data modulation,” IEEE J. Solid-State Circuits, vol. 33, pp.998-1008, July 1998. 
[53] M. H. Perrott, “Techniques for high data rate modulation and low power operation of fractional-N frequency 
synthesizers,” Ph.D. dissertation, Dept. Electrical Eng. Comp. Science. MIT, Cambridge, MA, 1997. 
[54] S. Willingham, M. Perrott, B. Setterberg, A. Grzegorek, and B. McFarland, “An integrated 2.5 GHz Sigma Delta 
frequency synthesizer with 5 us settling and 2 Mbps closed loop modulation,” in IEEE Int. Solid-State Circuits Conf. 
Dig., 2000, pp. 200-201. 
[55] D. R. McMahill, “Automatic calibration of modulated fractional-N frequency synthesizers,” Ph.D. dissertation, 
Dept. Electrical Eng. Comp. Science. MIT, Cambridge, MA, 2001. 
[56] D. R. McMahill and C. G. Sodini, “A 2.5-Mb/s GFSK 5.0-Mb/s 4-FSK automatically calibrated Σ-Δ frequency 
synthesizer,” IEEE J. Solid-State Circuits, vol. 37, pp.18-26, Jan 2002. 
[57] D. R. McMahill and C. G. Sodini, “Automatic calibration of modulated frequency synthesizers,” IEEE Trans. 
Circuits and Systems II: Analog and Digital Signal Processing, vol. 49, pp. 301 –311, May 2002. 
[58] R. A. Meyers and P.H. Waters, “Synthesizer review for pan-European digital cellular radio,” in IEE Colloquium 
on VLSI Implementations for 2nd Generation Digital Cordless and Mobile Telecommunication Systems Dig., 1990, 
pp. 8/1-8/8. 
[59] P. L. Field, A. E. Jones, and J. G. Gardiner, “Optimum loop bandwidth of phase-locked modulators,” in IEE 
Colloquium on Advanced Modulation and Channel Coding Techniques for Mobile and Personal Communications 
Dig., 1992, pp.7/1-7/5. 
[60] G. Marzinger, A. Springer, R. Weigel, S. Herzinger, and J. Fenk, “FN-modulation loop architecture for fully 
integrated 1 Mb/s GFSK transmitter,” in IEEE MTT-S Int. Microwave Symp. Dig., 1999, pp.13-19. 
[61] C. O’Keeffe and M. Fitzgibbon, “A direct digital modulation technique for GSM/PCS/DCS applications using a 
24 bit multi-accumulator fractional-N synthesizer,” in IEE Workshop on Systems on a Chip Dig., 2000, pp. 6/1-6/11. 
[62] R. Hunter and F. Kostedt, “Enhance GMSK performance with two-point modulation,” Microwave & RF, pp. 
59-69, April 2000. 
[63] N. Filiol, N. Birkett, J. Cherry, F. Balteanu, C. Gojocaru, A. Namdar, T. Pamir, K. Sheikh, G. Glandon, D. Payer, 
A. Swaminathan, R. Forbes, T. Riley, S. M. Alinoor, E. Macrobbie, M. Cloutier, S. Pipilos, and T. Varelas, “A 22 mW 
Bluetooth RF transceiver with direct RF modulation and on-chip IF filtering,” in IEEE Int. Solid-State Circuits Conf. 
Dig., 2001, pp.5-7. 
[64] C. Durdodt, M. Friedrich, C. Grewing, M. Hammes, A. Hanke, S. Heinen, J. Oehm, D. Pham-Stabner, D. 
Seippel, D. Theil, S. V. Waasen, and E. Wagner,” The first very low-IF RX, 2-point modulation TX CMOS system on 
chip Bluetooth solution,” in IEEE RFIC Symp. Dig., 2001, pp.99-102. 
[65] C. Durdodt, M. Friedrich, C. Grewing, M. Hammes, A. Hanke, S. Heinen, J. Oehm, D. Pham-Stabner, D. 
Seippel, D. Theil, S. V. Waasen, and E. Wagner,  “A low-IF RX two-point ΣΔ-modulation TX CMOS single-chip 
Bluetooth solution,” IEEE Trans. Microwave Theory Tech., vol. 49, pp. 1531-1537, Sept. 2001. 
[66] B. Neurauter, G. Marzinger, A. Schwarz, and R. Vuketich, “GSM 900/DCS 1800 fractional-N modulator with 
two-point-modulation,” in  IEEE MTT-S Int. Microwave Symp. Dig., 2002, pp. 425-428. 
[67] C. Cojocaru, T. Pamir, F. Balteanu, A. Namdar, D. Payer, I. Gheorghe, T. Lipan, K. Sheikh, J. Pingot, H. 
Paananen, M. Littow, M. Cloutier, and E. MacRobbie, “A 43mW Bluetooth transceiver with -91dBm sensitivity,” in 
IEEE Int. Solid-State Circuits Conf. Dig., 2003, pp. 90. 
[68] SKY 72313 1.8 V Ultra Low Power Bluetooth RF Transceiver Product Summary, Skyworks Solutions Inc., 
