# 32bit Multiplier
以 Verilog 模擬 unsigned 32-bit serial multiplier，並以 testbench 產生測試結果

* 作業Part1：按照範例操作並以 testbench 成功測試 unsigned 32-bit serial multiplier
* 作業Part2：參考範例與附錄，完成 unsigned 32-bit optimized serial multiplier，並設計 testbench 測試以下幾筆乘法
```
1. 30 × 90
2. 30 × -90
3. -30 × 90
4. -30 × -90
5. 4294967295 × 4294967295
6. 4294967296 × 1
7. 4294967297 × 1
```
* 作業Part3：完成 32-bit booth multiplier，並設計 testbench 測試以下幾筆乘法
```
1. 30 × 90
2. 30 × −90
3. −30 × 90
4. −30 × −90
```
* 作業Part4：完成 32-bit modified booth multiplier，並設計 testbench 測試以下幾筆乘法
```
1. 30 × 90
2. 30 × −90
3. −30 × 90
4. −30 × −90
```