`timescale 1ns / 1ps
`include ".//global_macro.v"
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/12/18 14:26:39
// Design Name: 
// Module Name: reg_heap_ram_id
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module reg_heap_ram_id(
    input clk,
    input rst_n
    );
endmodule
