# Calculadora FPGA en SystemVerilog - Colorlight i9  
Juan Felipe Arias Ruiz             - CC 1001077136  
Laura Camila Barrera Le√≥n          - CC 1016942896  
David Ricardo Villarreal Archila   - CC 1005154067  

Este proyecto implementa una calculadora en binario completa sobre una FPGA **Colorlight i9** (Lattice ECP5), dise√±ada enteramente en **SystemVerilog** utilizando una arquitectura de Hardware Puro.

El sistema se basa en una M√°quina de Estados Finitos (FSM) que orquesta m√≥dulos dedicados y gestiona la comunicaci√≥n serial (UART) con una terminal de minicom en el computador host (Ojal√° MacOSüòé) a 115200 baudios y especificando el puerto.

Operaciones soportadas:  
    &nbsp;&nbsp;&nbsp;&nbsp;Suma (`+`) y Resta (`-`) de 32 bits.  
    &nbsp;&nbsp;&nbsp;&nbsp;Multiplicaci√≥n (`*`) de 16x16 bits.  
    &nbsp;&nbsp;&nbsp;&nbsp;Divisi√≥n (`/`) de 16 bits con detecci√≥n de error.  
    &nbsp;&nbsp;&nbsp;&nbsp;Ra√≠z Cuadrada (`sqr`) de 16 bits.

As√≠ mismo, se a√±adieron verificaciones para que tengan coherencia matem√°tica las operaciones, as√≠ como:  
  &nbsp;&nbsp;&nbsp;&nbsp;Conversi√≥n autom√°tica de Binario a Decimal (BCD) para mostrar resultados legibles (soporta hasta 65535).    
  &nbsp;&nbsp;&nbsp;&nbsp;Detecci√≥n de divisi√≥n por cero (muestra `Err`).  
  &nbsp;&nbsp;&nbsp;&nbsp;Detecci√≥n de secuencia de texto para la ra√≠z cuadrada (sqr).

## Requisitos

### Hardware
* Placa de desarrollo **Colorlight i9** (Lattice ECP5 LFE5U-45F).
* Conversor USB-Serial (FTDI o similar) (En este caso usamos el CMSIS DAP).

### Software (Toolchain Open Source)
* **Yosys:** para s√≠ntesis l√≥gica.
* **Nextpnr-ecp5:** Place & Route.
* **Ecppack:** Generaci√≥n de bitstream.
* **openFPGALoader:** Carga del bitstream a la placa.
* **Icarus Verilog & GTKWave:** Para simulaci√≥n y verificaci√≥n.

## Estructura del Proyecto

```text
.
‚îú‚îÄ‚îÄ Makefile                # Script de automatizaci√≥n (S√≠ntesis, PnR, Simulaci√≥n)
‚îú‚îÄ‚îÄ SOC_i9.lpf              # Archivo de restricciones f√≠sicas (Pines)
‚îú‚îÄ‚îÄ README.md               # Documentaci√≥n
‚îú‚îÄ‚îÄ src/                    # C√≥digo Fuente (SystemVerilog)
‚îÇ   ‚îú‚îÄ‚îÄ controlador.sv      # FSM Principal (Cerebro del sistema)
‚îÇ   ‚îú‚îÄ‚îÄ uart.sv             # TX/RX
‚îÇ   ‚îú‚îÄ‚îÄ multiplicador.sv    # M√≥dulo de multiplicaci√≥n secuencial
‚îÇ   ‚îú‚îÄ‚îÄ divisor.sv          # M√≥dulo de divisi√≥n
‚îÇ   ‚îú‚îÄ‚îÄ raiz.sv             # M√≥dulo de ra√≠z cuadrada
‚îÇ   ‚îî‚îÄ‚îÄ bcd.sv              # Convertidor Binario a BCD (Double Dabble)
‚îî‚îÄ‚îÄ TestBench/              # Archivos de testbench para simulaci√≥n
    ‚îú‚îÄ‚îÄ multiplicador_TB.sv
    ‚îú‚îÄ‚îÄ divisor_TB.sv
    ‚îú‚îÄ‚îÄ raiz_TB.sv
    ‚îî‚îÄ‚îÄ bcd_TB.sv
```

---
## Requisitos
- **iverilog** ‚Üí compilador y simulador de Verilog (Icarus Verilog).  
- **gtkwave** ‚Üí visualizaci√≥n de se√±ales (archivos `.vcd`).  
- **make** y **build-essential** ‚Üí utilidades para compilar con los Makefiles.  
- **gcc-riscv64-unknown-elf** ‚Üí compilador cruzado para ensamblador RISC-V.  

### MacOS üçè
Necesitamos tener HomeBrew instalado
```bash
/bin/bash -c "$(curl -fsSL https://raw.githubusercontent.com/Homebrew/install/HEAD/install.sh)"
```
luego
```bash
brew install icarus-verilog gtkwave
brew install yosys nextpnr --with-gui
brew install project-trellis
brew install openfpgaloader
brew install minicom
```

### Linux üêß
```bash
sudo apt update
sudo apt install iverilog gtkwave make build-essential gcc-riscv64-unknown-elf minicom
```

---
## Clonar github

a continuacion se clona el repositorio github para poder empezar a trabajar en el
```bash
git clone https://github.com/davidvillarreal2901/Entrega1DigitalCalc.git
```

---
## Flujo de trabajo
### Simulaci√≥n
Antes de cargar el dise√±o, podemos verificar que los m√≥dulos matem√°ticos funcionan correctamente usando los testbench incluidos para cada m√≥dulo.

```bash
make sim_mult	# Simula la multiplicaci√≥n (ej. 85 * 51)
make sim_div	# Simula la divisi√≥n y errores (ej. /0)
make sim_raiz	# Simula la ra√≠z cuadrada
make sim_bcd	# Simula la conversi√≥n a decimal
```
Esto compilar√° el dise√±o y abrir√° GTKWave autom√°ticamente para ver las se√±ales de cada m√≥dulo.

### Implementaci√≥n en la FPGA
conectar por medio de USB a trav√©s del programador o en nuestro caso del CMSIS DAP
y ah√≠ dentro de la carpeta podemos correr
```bash
make clean     # Para limpiar el build ya creado
make cargar    # Para crear los archivos del build y subirlos a la FPGA que detecte con la configuraci√≥n 
```

Y para poder visualizar las operaciones y su respectivo resultado debemos correr minicom (Recomiendo abrirlo en otra ventana de terminal si es MacOS porque el ctrl a para salir no funciona igual) as√≠:

```bash
minicom -D /dev/cu.usbmodem102 -b 115200 #(depende del puerto al que est√° conectada la FPGA, para MacOS /dev/cu.usb... para Linux /dev/tty... )
# El 115200 son los baudios
```
