|sram_test
clk => temp_sram_data[0].CLK
clk => temp_sram_data[1].CLK
clk => temp_sram_data[2].CLK
clk => temp_sram_data[3].CLK
clk => temp_sram_data[4].CLK
clk => temp_sram_data[5].CLK
clk => temp_sram_data[6].CLK
clk => temp_sram_data[7].CLK
clk => data_out[0]~reg0.CLK
clk => data_out[1]~reg0.CLK
clk => data_out[2]~reg0.CLK
clk => data_out[3]~reg0.CLK
clk => data_out[4]~reg0.CLK
clk => data_out[5]~reg0.CLK
clk => data_out[6]~reg0.CLK
clk => data_out[7]~reg0.CLK
clk => sram_addr_out[0]~reg0.CLK
clk => sram_addr_out[1]~reg0.CLK
clk => sram_addr_out[2]~reg0.CLK
clk => sram_addr_out[3]~reg0.CLK
clk => sram_addr_out[4]~reg0.CLK
clk => sram_addr_out[5]~reg0.CLK
clk => sram_addr_out[6]~reg0.CLK
clk => sram_addr_out[7]~reg0.CLK
clk => sram_addr_out[8]~reg0.CLK
clk => sram_addr_out[9]~reg0.CLK
clk => sram_addr_out[10]~reg0.CLK
clk => sram_addr_out[11]~reg0.CLK
clk => sram_addr_out[12]~reg0.CLK
clk => sram_addr_out[13]~reg0.CLK
clk => sram_addr_out[14]~reg0.CLK
clk => sram_oe_n~reg0.CLK
clk => sram_we_n~reg0.CLK
clk => sram_cs_n~reg0.CLK
clk => wr_done~reg0.CLK
clk => rd_done~reg0.CLK
clk => read_count[0].CLK
clk => read_count[1].CLK
clk => read_count[2].CLK
clk => write_count[0].CLK
clk => write_count[1].CLK
clk => write_count[2].CLK
clk => present_state~4.DATAIN
rst_n => present_state.OUTPUTSELECT
rst_n => present_state.OUTPUTSELECT
rst_n => present_state.OUTPUTSELECT
rst_n => temp_sram_data[1].ENA
rst_n => temp_sram_data[0].ENA
rst_n => temp_sram_data[2].ENA
rst_n => temp_sram_data[3].ENA
rst_n => temp_sram_data[4].ENA
rst_n => temp_sram_data[5].ENA
rst_n => temp_sram_data[6].ENA
rst_n => temp_sram_data[7].ENA
rst_n => data_out[0]~reg0.ENA
rst_n => data_out[1]~reg0.ENA
rst_n => data_out[2]~reg0.ENA
rst_n => data_out[3]~reg0.ENA
rst_n => data_out[4]~reg0.ENA
rst_n => data_out[5]~reg0.ENA
rst_n => data_out[6]~reg0.ENA
rst_n => data_out[7]~reg0.ENA
rst_n => sram_addr_out[0]~reg0.ENA
rst_n => sram_addr_out[1]~reg0.ENA
rst_n => sram_addr_out[2]~reg0.ENA
rst_n => sram_addr_out[3]~reg0.ENA
rst_n => sram_addr_out[4]~reg0.ENA
rst_n => sram_addr_out[5]~reg0.ENA
rst_n => sram_addr_out[6]~reg0.ENA
rst_n => sram_addr_out[7]~reg0.ENA
rst_n => sram_addr_out[8]~reg0.ENA
rst_n => sram_addr_out[9]~reg0.ENA
rst_n => sram_addr_out[10]~reg0.ENA
rst_n => sram_addr_out[11]~reg0.ENA
rst_n => sram_addr_out[12]~reg0.ENA
rst_n => sram_addr_out[13]~reg0.ENA
rst_n => sram_addr_out[14]~reg0.ENA
rst_n => sram_oe_n~reg0.ENA
rst_n => sram_we_n~reg0.ENA
rst_n => sram_cs_n~reg0.ENA
rst_n => wr_done~reg0.ENA
rst_n => rd_done~reg0.ENA
rst_n => read_count[0].ENA
rst_n => read_count[1].ENA
rst_n => read_count[2].ENA
rst_n => write_count[0].ENA
rst_n => write_count[1].ENA
rst_n => write_count[2].ENA
enable => always0.IN0
enable => always0.IN0
addr_in[0] => sram_addr_out.DATAB
addr_in[0] => sram_addr_out.DATAB
addr_in[1] => sram_addr_out.DATAB
addr_in[1] => sram_addr_out.DATAB
addr_in[2] => sram_addr_out.DATAB
addr_in[2] => sram_addr_out.DATAB
addr_in[3] => sram_addr_out.DATAB
addr_in[3] => sram_addr_out.DATAB
addr_in[4] => sram_addr_out.DATAB
addr_in[4] => sram_addr_out.DATAB
addr_in[5] => sram_addr_out.DATAB
addr_in[5] => sram_addr_out.DATAB
addr_in[6] => sram_addr_out.DATAB
addr_in[6] => sram_addr_out.DATAB
addr_in[7] => sram_addr_out.DATAB
addr_in[7] => sram_addr_out.DATAB
addr_in[8] => sram_addr_out.DATAB
addr_in[8] => sram_addr_out.DATAB
addr_in[9] => sram_addr_out.DATAB
addr_in[9] => sram_addr_out.DATAB
addr_in[10] => sram_addr_out.DATAB
addr_in[10] => sram_addr_out.DATAB
addr_in[11] => sram_addr_out.DATAB
addr_in[11] => sram_addr_out.DATAB
addr_in[12] => sram_addr_out.DATAB
addr_in[12] => sram_addr_out.DATAB
addr_in[13] => sram_addr_out.DATAB
addr_in[13] => sram_addr_out.DATAB
addr_in[14] => sram_addr_out.DATAB
addr_in[14] => sram_addr_out.DATAB
data_in[0] => temp_sram_data.DATAB
data_in[1] => temp_sram_data.DATAB
data_in[2] => temp_sram_data.DATAB
data_in[3] => temp_sram_data.DATAB
data_in[4] => temp_sram_data.DATAB
data_in[5] => temp_sram_data.DATAB
data_in[6] => temp_sram_data.DATAB
data_in[7] => temp_sram_data.DATAB
data_out[0] << data_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[1] << data_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[2] << data_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[3] << data_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[4] << data_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[5] << data_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[6] << data_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[7] << data_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
writeenable => always0.IN1
readenable => always0.IN1
rd_done << rd_done~reg0.DB_MAX_OUTPUT_PORT_TYPE
wr_done << wr_done~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[0] << sram_addr_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[1] << sram_addr_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[2] << sram_addr_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[3] << sram_addr_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[4] << sram_addr_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[5] << sram_addr_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[6] << sram_addr_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[7] << sram_addr_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[8] << sram_addr_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[9] << sram_addr_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[10] << sram_addr_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[11] << sram_addr_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[12] << sram_addr_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[13] << sram_addr_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_addr_out[14] << sram_addr_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_data[0] <> sram_data[0]
sram_data[1] <> sram_data[1]
sram_data[2] <> sram_data[2]
sram_data[3] <> sram_data[3]
sram_data[4] <> sram_data[4]
sram_data[5] <> sram_data[5]
sram_data[6] <> sram_data[6]
sram_data[7] <> sram_data[7]
sram_cs_n << sram_cs_n~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_we_n << sram_we_n~reg0.DB_MAX_OUTPUT_PORT_TYPE
sram_oe_n << sram_oe_n~reg0.DB_MAX_OUTPUT_PORT_TYPE


