TimeQuest Timing Analyzer report for RP2C02G
Thu Aug 01 15:19:23 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'inst2|altpll_component|pll|clk[0]~1'
 13. Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'
 14. Slow Model Setup: 'inst2|altpll_component|pll|clk[1]~1'
 15. Slow Model Setup: 'inst2|altpll_component|pll|clk[1]'
 16. Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'
 17. Slow Model Hold: 'inst2|altpll_component|pll|clk[0]~1'
 18. Slow Model Hold: 'inst2|altpll_component|pll|clk[1]'
 19. Slow Model Hold: 'inst2|altpll_component|pll|clk[1]~1'
 20. Slow Model Minimum Pulse Width: 'MCLK'
 21. Slow Model Minimum Pulse Width: 'MCLKPAL'
 22. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'
 23. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 24. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'
 25. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Output Enable Times
 33. Minimum Output Enable Times
 34. Output Disable Times
 35. Minimum Output Disable Times
 36. Fast Model Setup Summary
 37. Fast Model Hold Summary
 38. Fast Model Recovery Summary
 39. Fast Model Removal Summary
 40. Fast Model Minimum Pulse Width Summary
 41. Fast Model Setup: 'inst2|altpll_component|pll|clk[0]~1'
 42. Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'
 43. Fast Model Setup: 'inst2|altpll_component|pll|clk[1]~1'
 44. Fast Model Setup: 'inst2|altpll_component|pll|clk[1]'
 45. Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'
 46. Fast Model Hold: 'inst2|altpll_component|pll|clk[0]~1'
 47. Fast Model Hold: 'inst2|altpll_component|pll|clk[1]'
 48. Fast Model Hold: 'inst2|altpll_component|pll|clk[1]~1'
 49. Fast Model Minimum Pulse Width: 'MCLK'
 50. Fast Model Minimum Pulse Width: 'MCLKPAL'
 51. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'
 52. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 53. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'
 54. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Progagation Delay
 71. Minimum Progagation Delay
 72. Setup Transfers
 73. Hold Transfers
 74. Report TCCS
 75. Report RSKM
 76. Unconstrained Paths
 77. TimeQuest Timing Analyzer Messages
 78. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RP2C02G                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RP2C02G.sdc   ; OK     ; Thu Aug 01 15:19:22 2024 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                    ;
+-------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; Clock Name                          ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                              ; Targets                               ;
+-------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; inst2|altpll_component|pll|clk[0]   ; Generated ; 23.280 ; 42.96 MHz ; 0.000 ; 11.640 ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; MCLK    ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; inst2|altpll_component|pll|clk[0]~1 ; Generated ; 18.796 ; 53.2 MHz  ; 0.000 ; 9.398  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; MCLKPAL ; inst2|altpll_component|pll|inclk[1] ; { inst2|altpll_component|pll|clk[0] } ;
; inst2|altpll_component|pll|clk[1]   ; Generated ; 46.561 ; 21.48 MHz ; 0.000 ; 23.280 ; 50.00      ; 2         ; 3           ;       ;        ;           ;            ; false    ; MCLK    ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[1] } ;
; inst2|altpll_component|pll|clk[1]~1 ; Generated ; 37.592 ; 26.6 MHz  ; 0.000 ; 18.796 ; 50.00      ; 2         ; 3           ;       ;        ;           ;            ; false    ; MCLKPAL ; inst2|altpll_component|pll|inclk[1] ; { inst2|altpll_component|pll|clk[1] } ;
; MCLK                                ; Base      ; 69.842 ; 14.32 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { MCLK }                              ;
; MCLKPAL                             ; Base      ; 56.388 ; 17.73 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { MCLKPAL }                           ;
+-------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                   ;
+------------+-----------------+-------------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                                                 ;
+------------+-----------------+-------------------------------------+------------------------------------------------------+
; 93.15 MHz  ; 93.15 MHz       ; inst2|altpll_component|pll|clk[0]   ;                                                      ;
; 93.15 MHz  ; 93.15 MHz       ; inst2|altpll_component|pll|clk[0]~1 ;                                                      ;
; 425.53 MHz ; 402.41 MHz      ; inst2|altpll_component|pll|clk[1]   ; limit due to low minimum pulse width violation (tcl) ;
; 425.53 MHz ; 402.58 MHz      ; inst2|altpll_component|pll|clk[1]~1 ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+-------------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0]~1 ; -5.049 ; -3797.672     ;
; inst2|altpll_component|pll|clk[0]   ; -5.026 ; -3776.351     ;
; inst2|altpll_component|pll|clk[1]~1 ; -1.205 ; -6.783        ;
; inst2|altpll_component|pll|clk[1]   ; -1.185 ; -6.663        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0]   ; 0.499 ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 0.499 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 0.723 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 0.733 ; 0.000         ;
+-------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; MCLK                                ; 5.000  ; 0.000         ;
; MCLKPAL                             ; 5.000  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 6.331  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]   ; 8.573  ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 17.554 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 22.038 ; 0.000         ;
+-------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                                                                  ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                                                                                ; Launch Clock                      ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; -5.049 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg   ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.093      ; 5.097      ;
; -4.878 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg   ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.089      ; 4.922      ;
; -4.797 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 4.856      ;
; -4.797 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 4.856      ;
; -4.797 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 4.856      ;
; -4.797 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 4.856      ;
; -4.769 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.099      ; 4.823      ;
; -4.727 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[1]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 4.779      ;
; -4.727 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 4.779      ;
; -4.727 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[3]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 4.779      ;
; -4.727 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[4]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 4.779      ;
; -4.727 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[5]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 4.779      ;
; -4.727 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[6]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 4.779      ;
; -4.727 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[7]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 4.779      ;
; -4.712 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[1]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 4.766      ;
; -4.712 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[2]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 4.766      ;
; -4.712 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[3]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 4.766      ;
; -4.712 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[4]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 4.766      ;
; -4.712 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 4.766      ;
; -4.712 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[6]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 4.766      ;
; -4.712 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[7]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 4.766      ;
; -4.709 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[3]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 4.757      ;
; -4.709 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[4]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 4.757      ;
; -4.709 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[7]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 4.757      ;
; -4.709 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.009      ; 4.759      ;
; -4.709 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.009      ; 4.759      ;
; -4.709 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.009      ; 4.759      ;
; -4.709 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.009      ; 4.759      ;
; -4.709 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.009      ; 4.759      ;
; -4.709 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[4]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 4.757      ;
; -4.709 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[5]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 4.757      ;
; -4.709 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[6]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 4.757      ;
; -4.709 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[7]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 4.757      ;
; -4.701 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[2]                                                                                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.006      ; 4.748      ;
; -4.701 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[1]                                                                                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.006      ; 4.748      ;
; -4.701 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[0]                                                                                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.006      ; 4.748      ;
; -4.663 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[3]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.703      ;
; -4.655 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[0]                                                                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.715      ;
; -4.655 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[1]                                                                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.715      ;
; -4.655 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[2]                                                                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.715      ;
; -4.655 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[3]                                                                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.715      ;
; -4.655 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[4]                                                                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.715      ;
; -4.655 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[5]                                                                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.715      ;
; -4.655 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[6]                                                                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.715      ;
; -4.655 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[7]                                                                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.715      ;
; -4.631 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.004      ; 4.676      ;
; -4.626 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.681      ;
; -4.626 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.681      ;
; -4.626 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.681      ;
; -4.626 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.681      ;
; -4.615 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PICT1                                                                                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 4.659      ;
; -4.615 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CSYNC                                                                                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 4.659      ;
; -4.614 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FNT_IN                                                                                   ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 4.658      ;
; -4.614 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF                                                                                ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 4.658      ;
; -4.614 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO1                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 4.658      ;
; -4.614 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP1                                                                                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 4.658      ;
; -4.614 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF                                                                                ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 4.658      ;
; -4.607 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.027      ; 4.675      ;
; -4.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[6]                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.644      ;
; -4.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[7]                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.644      ;
; -4.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[8]                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.644      ;
; -4.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NVIS_IN                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.644      ;
; -4.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|IOAM2_IN                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.644      ;
; -4.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EVAL_IN                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.644      ;
; -4.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN                                                                                   ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.644      ;
; -4.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PARO_IN                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.644      ;
; -4.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|SEV_IN                                                                                   ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.644      ;
; -4.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP2                                                                                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.644      ;
; -4.598 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.095      ; 4.648      ;
; -4.595 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.009     ; 4.627      ;
; -4.595 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.009     ; 4.627      ;
; -4.595 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.009     ; 4.627      ;
; -4.595 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.009     ; 4.627      ;
; -4.595 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.009     ; 4.627      ;
; -4.592 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.652      ;
; -4.591 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN5[2]                                                                                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.648      ;
; -4.591 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN5[1]                                                                                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.648      ;
; -4.591 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN5[0]                                                                                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.648      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[1]                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.643      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[1]                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.643      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[3]                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.643      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.643      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[6]                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.630      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.630      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[8]                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.630      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nVIS                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.630      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|S_EV                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.630      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FAT_IN                                                                                   ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.643      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO_OUT                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.643      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_IN                                                                                   ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.643      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_OUT                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.643      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.630      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[2]                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.643      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[2]                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.643      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.643      ;
; -4.587 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.643      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO2                                                                                             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.631      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.631      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.631      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[7]                                                                               ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.631      ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                                                                                ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -5.026 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg   ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.113      ; 5.097      ;
; -4.855 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg   ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.109      ; 4.922      ;
; -4.774 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.038      ; 4.856      ;
; -4.774 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.038      ; 4.856      ;
; -4.774 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.038      ; 4.856      ;
; -4.774 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.038      ; 4.856      ;
; -4.746 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.119      ; 4.823      ;
; -4.704 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[1]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 4.779      ;
; -4.704 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 4.779      ;
; -4.704 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[3]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 4.779      ;
; -4.704 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[4]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 4.779      ;
; -4.704 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[5]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 4.779      ;
; -4.704 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[6]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 4.779      ;
; -4.704 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[7]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 4.779      ;
; -4.689 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[1]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 4.766      ;
; -4.689 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[2]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 4.766      ;
; -4.689 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[3]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 4.766      ;
; -4.689 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[4]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 4.766      ;
; -4.689 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 4.766      ;
; -4.689 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[6]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 4.766      ;
; -4.689 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[7]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 4.766      ;
; -4.686 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[3]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.757      ;
; -4.686 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[4]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.757      ;
; -4.686 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[7]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.757      ;
; -4.686 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.029      ; 4.759      ;
; -4.686 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.029      ; 4.759      ;
; -4.686 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.029      ; 4.759      ;
; -4.686 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.029      ; 4.759      ;
; -4.686 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.029      ; 4.759      ;
; -4.686 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[4]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.757      ;
; -4.686 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[5]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.757      ;
; -4.686 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[6]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.757      ;
; -4.686 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[7]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.757      ;
; -4.678 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[2]                                                                                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.026      ; 4.748      ;
; -4.678 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[1]                                                                                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.026      ; 4.748      ;
; -4.678 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[0]                                                                                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.026      ; 4.748      ;
; -4.640 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[3]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.019      ; 4.703      ;
; -4.632 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[0]                                                                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.039      ; 4.715      ;
; -4.632 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[1]                                                                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.039      ; 4.715      ;
; -4.632 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[2]                                                                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.039      ; 4.715      ;
; -4.632 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[3]                                                                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.039      ; 4.715      ;
; -4.632 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[4]                                                                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.039      ; 4.715      ;
; -4.632 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[5]                                                                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.039      ; 4.715      ;
; -4.632 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[6]                                                                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.039      ; 4.715      ;
; -4.632 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[7]                                                                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.039      ; 4.715      ;
; -4.608 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.676      ;
; -4.603 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.034      ; 4.681      ;
; -4.603 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.034      ; 4.681      ;
; -4.603 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.034      ; 4.681      ;
; -4.603 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.034      ; 4.681      ;
; -4.592 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PICT1                                                                                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.023      ; 4.659      ;
; -4.592 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CSYNC                                                                                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.023      ; 4.659      ;
; -4.591 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FNT_IN                                                                                   ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.023      ; 4.658      ;
; -4.591 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF                                                                                ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.023      ; 4.658      ;
; -4.591 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO1                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.023      ; 4.658      ;
; -4.591 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP1                                                                                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.023      ; 4.658      ;
; -4.591 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF                                                                                ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.023      ; 4.658      ;
; -4.584 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.047      ; 4.675      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[6]                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.644      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[7]                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.644      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[8]                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.644      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NVIS_IN                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.644      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|IOAM2_IN                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.644      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EVAL_IN                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.644      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN                                                                                   ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.644      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PARO_IN                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.644      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|SEV_IN                                                                                   ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.644      ;
; -4.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP2                                                                                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.644      ;
; -4.575 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.115      ; 4.648      ;
; -4.572 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.011      ; 4.627      ;
; -4.572 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.011      ; 4.627      ;
; -4.572 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.011      ; 4.627      ;
; -4.572 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.011      ; 4.627      ;
; -4.572 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.011      ; 4.627      ;
; -4.569 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.039      ; 4.652      ;
; -4.568 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN5[2]                                                                                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.036      ; 4.648      ;
; -4.568 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN5[1]                                                                                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.036      ; 4.648      ;
; -4.568 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN5[0]                                                                                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.036      ; 4.648      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[1]                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.035      ; 4.643      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[1]                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.035      ; 4.643      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[3]                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.035      ; 4.643      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.035      ; 4.643      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[6]                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.630      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.630      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[8]                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.630      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nVIS                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.630      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|S_EV                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.630      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FAT_IN                                                                                   ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.035      ; 4.643      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO_OUT                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.035      ; 4.643      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_IN                                                                                   ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.035      ; 4.643      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_OUT                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.035      ; 4.643      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.630      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[2]                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.035      ; 4.643      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[2]                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.035      ; 4.643      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.035      ; 4.643      ;
; -4.564 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.035      ; 4.643      ;
; -4.555 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO2                                                                                             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 4.631      ;
; -4.555 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 4.631      ;
; -4.555 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 4.631      ;
; -4.555 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[7]                                                                               ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 4.631      ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.205 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 1.236      ;
; -1.192 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 1.223      ;
; -1.184 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 1.215      ;
; -1.184 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 1.215      ;
; -1.017 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 1.048      ;
; -1.010 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 1.041      ;
; -1.008 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 1.039      ;
; 17.621 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 18.796       ; 0.000      ; 1.215      ;
; 36.396 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.236      ;
; 36.409 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.223      ;
; 36.417 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.215      ;
; 36.584 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.048      ;
; 36.591 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.041      ;
; 36.593 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.039      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[1]'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -1.185 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 1.236      ;
; -1.172 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 1.223      ;
; -1.164 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 1.215      ;
; -1.164 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 1.215      ;
; -0.997 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 1.048      ;
; -0.990 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 1.041      ;
; -0.988 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 1.039      ;
; 22.106 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 23.281       ; 0.000      ; 1.215      ;
; 45.365 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.236      ;
; 45.378 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.223      ;
; 45.386 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.215      ;
; 45.553 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.048      ;
; 45.560 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.041      ;
; 45.562 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.039      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                        ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC                ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|Sel             ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|Sel            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2BOUT6                         ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2BOUT6                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2BOUT7           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2BOUT7          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|R2BOUT5                                 ; RP2C02:inst|OAM:MOD_OAM|R2BOUT5                                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.731 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CSYNC            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.037      ;
; 0.732 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NVIS_IN           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nVIS             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.038      ;
; 0.732 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET2             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET3            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.038      ;
; 0.732 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[2]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[3]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.038      ;
; 0.734 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[2]        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.736 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBCLIP                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPOR               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN6[0]                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR6[0]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[4]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[4]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.739 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL                 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[11]                         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OBOUT[5]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[8]                          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[7]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR1[0]                             ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|OAM:MOD_OAM|W4Q4                                    ; RP2C02:inst|OAM:MOD_OAM|W4Q5                                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|PD_R[4]                   ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|Do[4]                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nF_NT             ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO2                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                    ; RP2C02:inst|OAM:MOD_OAM|W4Q4                                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|PD_R[2]                   ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|Do[2]                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[4]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[4] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[4] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[5]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[6]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[6]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[2]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[2]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[2]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[3]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[6]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[6]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[6]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[6]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[5]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[6]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[1]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[1]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[8]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[8]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_IN            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_OUT          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[6]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[6]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[0]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[2]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[2] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[2] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[2]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[2]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[0]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[3]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[3]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[3]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[4]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[0]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[1]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[6]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[1]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC                ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|Sel             ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|Sel            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2BOUT6                         ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2BOUT6                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2BOUT7           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2BOUT7          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|R2BOUT5                                 ; RP2C02:inst|OAM:MOD_OAM|R2BOUT5                                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.731 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CSYNC            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.037      ;
; 0.732 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NVIS_IN           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nVIS             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.038      ;
; 0.732 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET2             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET3            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.038      ;
; 0.732 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[2]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[3]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.038      ;
; 0.734 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[2]        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.736 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBCLIP                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPOR               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN6[0]                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR6[0]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[4]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[4]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.739 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL                 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[11]                         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OBOUT[5]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[8]                          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[7]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR1[0]                             ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|OAM:MOD_OAM|W4Q4                                    ; RP2C02:inst|OAM:MOD_OAM|W4Q5                                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|PD_R[4]                   ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|Do[4]                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nF_NT             ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO2                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                    ; RP2C02:inst|OAM:MOD_OAM|W4Q4                                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|PD_R[2]                   ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|Do[2]                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[4]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[4] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[4] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[5]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[6]    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[6]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[2]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[2]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[2]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[3]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[6]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[6]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[6]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[6]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[5]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[6]    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[1]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[1]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[8]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[8]             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_IN            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_OUT          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[6]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[6]             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[0]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[2]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[2] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[2] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[2]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[2]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[0]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[3]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[3]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[3]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[4]    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[0]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[1]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[6]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[1]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[1]'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; 0.723  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 1.039      ;
; 0.725  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 1.041      ;
; 0.732  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 1.048      ;
; 0.733  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.039      ;
; 0.735  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.041      ;
; 0.742  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.048      ;
; 0.899  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 1.215      ;
; 0.899  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 1.215      ;
; 0.907  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 1.223      ;
; 0.909  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.215      ;
; 0.917  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.223      ;
; 0.920  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 1.236      ;
; 0.930  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.236      ;
; 24.189 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; -23.280      ; 0.000      ; 1.215      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.733  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.039      ;
; 0.735  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.041      ;
; 0.742  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.743  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 1.039      ;
; 0.745  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 1.041      ;
; 0.752  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 1.048      ;
; 0.909  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.215      ;
; 0.917  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.223      ;
; 0.919  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 1.215      ;
; 0.919  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 1.215      ;
; 0.927  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 1.223      ;
; 0.930  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.236      ;
; 0.940  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 1.236      ;
; 19.705 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; -18.796      ; 0.000      ; 1.215      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MCLK'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; MCLK|combout                        ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; MCLK|combout                        ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 66.901 ; 69.842       ; 2.941          ; Port Rate        ; MCLK  ; Rise       ; MCLK                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MCLKPAL'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 53.447 ; 56.388       ; 2.941          ; Port Rate        ; MCLKPAL ; Rise       ; MCLKPAL                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_N1                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_N1                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_N2                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_N2                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P1                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P1                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P2                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P2                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P3                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P3                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P4                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P4                           ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 22.038 ; 23.280       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_N1                           ;
; 22.038 ; 23.280       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_N2                           ;
; 22.038 ; 23.280       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P1                           ;
; 22.038 ; 23.280       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P2                           ;
; 22.038 ; 23.280       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P3                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P4                           ;
; 22.039 ; 23.281       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_N1                           ;
; 22.039 ; 23.281       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_N2                           ;
; 22.039 ; 23.281       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P1                           ;
; 22.039 ; 23.281       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P2                           ;
; 22.039 ; 23.281       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P3                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P4                           ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; 7.273  ; 7.273  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; 7.273  ; 7.273  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; 7.256  ; 7.256  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; 7.246  ; 7.246  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 7.747  ; 7.747  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.017  ; 7.017  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.476  ; 7.476  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.007  ; 7.007  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.990  ; 6.990  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.747  ; 7.747  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.574  ; 7.574  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.392  ; 7.392  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.403  ; 7.403  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; 12.329 ; 12.329 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; 8.728  ; 8.728  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 10.326 ; 10.326 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 9.547  ; 9.547  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 9.557  ; 9.557  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 9.820  ; 9.820  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 9.712  ; 9.712  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 9.526  ; 9.526  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 9.706  ; 9.706  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 10.326 ; 10.326 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 10.296 ; 10.296 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; 4.001  ; 4.001  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; 7.957  ; 7.957  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; 10.464 ; 10.464 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRES       ; MCLK       ; 3.710  ; 3.710  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; 7.283  ; 7.283  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; 7.283  ; 7.283  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; 7.266  ; 7.266  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; 7.256  ; 7.256  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 7.757  ; 7.757  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.027  ; 7.027  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.486  ; 7.486  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.017  ; 7.017  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.000  ; 7.000  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.757  ; 7.757  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.584  ; 7.584  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.402  ; 7.402  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.413  ; 7.413  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; 12.339 ; 12.339 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; 8.738  ; 8.738  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 10.336 ; 10.336 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 9.557  ; 9.557  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 9.567  ; 9.567  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 9.830  ; 9.830  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 9.722  ; 9.722  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 9.536  ; 9.536  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 9.716  ; 9.716  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 10.336 ; 10.336 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 10.306 ; 10.306 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; 4.011  ; 4.011  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; 7.967  ; 7.967  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; 10.474 ; 10.474 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRES       ; MCLKPAL    ; 3.720  ; 3.720  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; 8.264  ; 8.264  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; nRES       ; MCLK       ; 3.360  ; 3.360  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; 8.274  ; 8.274  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; nRES       ; MCLKPAL    ; 3.370  ; 3.370  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; -6.980 ; -6.980 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; -7.007 ; -7.007 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; -6.990 ; -6.990 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; -6.980 ; -6.980 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; -6.724 ; -6.724 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; -6.751 ; -6.751 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; -7.210 ; -7.210 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; -6.741 ; -6.741 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; -6.724 ; -6.724 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; -7.481 ; -7.481 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; -7.308 ; -7.308 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; -7.126 ; -7.126 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; -7.137 ; -7.137 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; -7.549 ; -7.549 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; -7.177 ; -7.177 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; -7.629 ; -7.629 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; -8.003 ; -8.003 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; -7.629 ; -7.629 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; -8.538 ; -8.538 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; -8.347 ; -8.347 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; -7.753 ; -7.753 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; -7.751 ; -7.751 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; -9.120 ; -9.120 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; -8.920 ; -8.920 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; -2.798 ; -2.798 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; -7.179 ; -7.179 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; -7.932 ; -7.932 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRES       ; MCLK       ; -2.831 ; -2.831 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; -6.990 ; -6.990 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; -7.017 ; -7.017 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; -7.000 ; -7.000 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; -6.990 ; -6.990 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; -6.734 ; -6.734 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; -6.761 ; -6.761 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; -7.220 ; -7.220 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; -6.751 ; -6.751 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; -6.734 ; -6.734 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; -7.491 ; -7.491 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; -7.318 ; -7.318 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; -7.136 ; -7.136 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; -7.147 ; -7.147 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; -7.559 ; -7.559 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; -7.187 ; -7.187 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; -7.639 ; -7.639 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; -8.013 ; -8.013 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; -7.639 ; -7.639 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; -8.548 ; -8.548 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; -8.357 ; -8.357 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; -7.763 ; -7.763 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; -7.761 ; -7.761 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; -9.130 ; -9.130 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; -8.930 ; -8.930 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; -2.808 ; -2.808 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; -7.189 ; -7.189 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; -7.942 ; -7.942 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRES       ; MCLKPAL    ; -2.841 ; -2.841 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; -7.774 ; -7.774 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; nRES       ; MCLK       ; -3.091 ; -3.091 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; -7.784 ; -7.784 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; nRES       ; MCLKPAL    ; -3.101 ; -3.101 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; ALE        ; MCLK       ; 10.052 ; 10.052 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 8.667  ; 8.667  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.497  ; 7.497  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 8.088  ; 8.088  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.951  ; 7.951  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.473  ; 7.473  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 8.667  ; 8.667  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 8.149  ; 8.149  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.845  ; 7.845  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 8.136  ; 8.136  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 7.713  ; 7.713  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 6.173  ; 6.173  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 5.594  ; 5.594  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 5.602  ; 5.602  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 5.919  ; 5.919  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 5.904  ; 5.904  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 5.613  ; 5.613  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 5.234  ; 5.234  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 5.960  ; 5.960  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 5.908  ; 5.908  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 6.173  ; 6.173  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 5.577  ; 5.577  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 5.937  ; 5.937  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 6.153  ; 6.153  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 5.895  ; 5.895  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 5.939  ; 5.939  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 5.626  ; 5.626  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 4.807  ; 4.807  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 5.169  ; 5.169  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 5.626  ; 5.626  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 5.623  ; 5.623  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 5.184  ; 5.184  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 4.768  ; 4.768  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 5.433  ; 5.433  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.606  ; 5.606  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RD         ; MCLK       ; 11.474 ; 11.474 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 7.593  ; 7.593  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 6.628  ; 6.628  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 6.784  ; 6.784  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 6.486  ; 6.486  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 6.700  ; 6.700  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 6.543  ; 6.543  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 7.183  ; 7.183  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 6.625  ; 6.625  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 6.622  ; 6.622  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 7.593  ; 7.593  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 6.665  ; 6.665  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 6.622  ; 6.622  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 6.612  ; 6.612  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 6.828  ; 6.828  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 6.543  ; 6.543  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 6.792  ; 6.792  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 6.483  ; 6.483  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 6.635  ; 6.635  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 6.827  ; 6.827  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 6.190  ; 6.190  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 7.104  ; 7.104  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 6.688  ; 6.688  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 7.170  ; 7.170  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 6.423  ; 6.423  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 6.612  ; 6.612  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 8.208  ; 8.208  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; WR         ; MCLK       ; 8.875  ; 8.875  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 10.042 ; 10.042 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 8.657  ; 8.657  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.487  ; 7.487  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 8.078  ; 8.078  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.941  ; 7.941  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.463  ; 7.463  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 8.657  ; 8.657  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 8.139  ; 8.139  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.835  ; 7.835  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 8.126  ; 8.126  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 7.703  ; 7.703  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 6.163  ; 6.163  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 5.584  ; 5.584  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 5.592  ; 5.592  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 5.909  ; 5.909  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 5.894  ; 5.894  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 5.603  ; 5.603  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 5.224  ; 5.224  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 5.950  ; 5.950  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 5.898  ; 5.898  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 6.163  ; 6.163  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 5.567  ; 5.567  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 5.927  ; 5.927  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 6.143  ; 6.143  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 5.885  ; 5.885  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 5.929  ; 5.929  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 5.616  ; 5.616  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 4.797  ; 4.797  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 5.159  ; 5.159  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 5.616  ; 5.616  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 5.613  ; 5.613  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 5.174  ; 5.174  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 4.758  ; 4.758  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 5.423  ; 5.423  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.596  ; 5.596  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RD         ; MCLKPAL    ; 11.464 ; 11.464 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 7.583  ; 7.583  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 6.618  ; 6.618  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 6.774  ; 6.774  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 6.476  ; 6.476  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 6.690  ; 6.690  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 6.533  ; 6.533  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 7.173  ; 7.173  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 6.615  ; 6.615  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 6.612  ; 6.612  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 7.583  ; 7.583  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 6.655  ; 6.655  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 6.612  ; 6.612  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 6.602  ; 6.602  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 6.818  ; 6.818  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 6.533  ; 6.533  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 6.782  ; 6.782  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 6.473  ; 6.473  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 6.625  ; 6.625  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 6.817  ; 6.817  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 6.180  ; 6.180  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 7.094  ; 7.094  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 6.678  ; 6.678  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 7.160  ; 7.160  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 6.413  ; 6.413  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 6.602  ; 6.602  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 8.198  ; 8.198  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; WR         ; MCLKPAL    ; 8.865  ; 8.865  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 7.715  ; 7.715  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 6.029  ; 6.029  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 8.436  ; 8.436  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 6.750  ; 6.750  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 7.705  ; 7.705  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 6.019  ; 6.019  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 8.426  ; 8.426  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 6.740  ; 6.740  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 7.306 ; 7.306 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 5.122 ; 5.122 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 5.533 ; 5.533 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.722 ; 6.722 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 5.654 ; 5.654 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 5.122 ; 5.122 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 6.799 ; 6.799 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 5.799 ; 5.799 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 5.493 ; 5.493 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 5.783 ; 5.783 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 6.789 ; 6.789 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 5.234 ; 5.234 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 5.594 ; 5.594 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 5.602 ; 5.602 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 5.919 ; 5.919 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 5.904 ; 5.904 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 5.613 ; 5.613 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 5.234 ; 5.234 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 5.960 ; 5.960 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 5.908 ; 5.908 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 6.173 ; 6.173 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 5.577 ; 5.577 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 5.937 ; 5.937 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 6.153 ; 6.153 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 5.895 ; 5.895 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 5.939 ; 5.939 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 4.768 ; 4.768 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 4.807 ; 4.807 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 5.169 ; 5.169 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 5.626 ; 5.626 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 5.623 ; 5.623 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 5.184 ; 5.184 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 4.768 ; 4.768 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 5.433 ; 5.433 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.606 ; 5.606 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RD         ; MCLK       ; 8.616 ; 8.616 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 5.873 ; 5.873 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 5.977 ; 5.977 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 6.637 ; 6.637 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 6.390 ; 6.390 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 6.052 ; 6.052 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 6.532 ; 6.532 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 6.537 ; 6.537 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 5.965 ; 5.965 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 5.966 ; 5.966 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 6.761 ; 6.761 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 6.013 ; 6.013 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 5.959 ; 5.959 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 5.966 ; 5.966 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 6.823 ; 6.823 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 6.159 ; 6.159 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 6.145 ; 6.145 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 6.471 ; 6.471 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 6.389 ; 6.389 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 6.729 ; 6.729 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 6.023 ; 6.023 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 6.918 ; 6.918 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 6.402 ; 6.402 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 6.530 ; 6.530 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 6.375 ; 6.375 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 5.873 ; 5.873 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 8.098 ; 8.098 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; WR         ; MCLK       ; 7.117 ; 7.117 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 7.296 ; 7.296 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 5.112 ; 5.112 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 5.523 ; 5.523 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 6.712 ; 6.712 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 5.644 ; 5.644 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 5.112 ; 5.112 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 6.789 ; 6.789 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 5.789 ; 5.789 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 5.483 ; 5.483 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 5.773 ; 5.773 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 6.779 ; 6.779 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 5.224 ; 5.224 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 5.584 ; 5.584 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 5.592 ; 5.592 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 5.909 ; 5.909 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 5.894 ; 5.894 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 5.603 ; 5.603 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 5.224 ; 5.224 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 5.950 ; 5.950 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 5.898 ; 5.898 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 6.163 ; 6.163 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 5.567 ; 5.567 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 5.927 ; 5.927 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 6.143 ; 6.143 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 5.885 ; 5.885 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 5.929 ; 5.929 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 4.758 ; 4.758 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 4.797 ; 4.797 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 5.159 ; 5.159 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 5.616 ; 5.616 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 5.613 ; 5.613 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 5.174 ; 5.174 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 4.758 ; 4.758 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 5.423 ; 5.423 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.596 ; 5.596 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RD         ; MCLKPAL    ; 8.606 ; 8.606 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 5.863 ; 5.863 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 5.967 ; 5.967 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 6.627 ; 6.627 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 6.380 ; 6.380 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 6.042 ; 6.042 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 6.522 ; 6.522 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 6.527 ; 6.527 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 5.955 ; 5.955 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 5.956 ; 5.956 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 6.751 ; 6.751 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 6.003 ; 6.003 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 5.949 ; 5.949 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 5.956 ; 5.956 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 6.813 ; 6.813 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 6.149 ; 6.149 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 6.135 ; 6.135 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 6.461 ; 6.461 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 6.379 ; 6.379 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 6.719 ; 6.719 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 6.013 ; 6.013 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 6.908 ; 6.908 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 6.392 ; 6.392 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 6.520 ; 6.520 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 6.365 ; 6.365 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 5.863 ; 5.863 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 8.088 ; 8.088 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; WR         ; MCLKPAL    ; 7.107 ; 7.107 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 7.715 ; 7.715 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 6.029 ; 6.029 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 8.265 ; 8.265 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 6.579 ; 6.579 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 7.705 ; 7.705 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 6.019 ; 6.019 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 8.255 ; 8.255 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 6.569 ; 6.569 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; MODE       ; ALE         ; 15.143 ; 15.143 ; 15.143 ; 15.143 ;
; MODE       ; DACLK       ; 13.457 ; 13.457 ; 13.457 ; 13.457 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; MODE       ; ALE         ; 15.143 ; 15.143 ; 15.143 ; 15.143 ;
; MODE       ; DACLK       ; 13.457 ; 13.457 ; 13.457 ; 13.457 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------------------------+
; Output Enable Times                                                                       ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 5.965 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 5.965 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.627 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.694 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.694 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.042 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 6.589 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.020 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 6.579 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 8.486 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 8.486 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 8.507 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 8.574 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 8.554 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 8.507 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 8.486 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 8.613 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 8.603 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 5.955 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 5.955 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 6.617 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.684 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 6.684 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.032 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 6.579 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.010 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 6.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 8.476 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 8.476 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 8.497 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 8.564 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 8.544 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 8.497 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 8.476 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 8.603 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 8.593 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                               ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 5.343 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 5.343 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.005 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.072 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.072 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 6.420 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 5.967 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 6.398 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 5.957 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 6.728 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 6.728 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 6.749 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 6.816 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 6.796 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 6.749 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 6.728 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 6.855 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 6.845 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 5.333 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 5.333 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 5.995 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.062 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 6.062 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 6.410 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 5.957 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 6.388 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 5.947 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 6.718 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 6.718 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 6.739 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 6.806 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 6.786 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 6.739 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 6.718 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 6.845 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 6.835 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 5.965     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 5.965     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.627     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.694     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.694     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.042     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 6.589     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.020     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 6.579     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 8.486     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 8.486     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 8.507     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 8.574     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 8.554     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 8.507     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 8.486     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 8.613     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 8.603     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 5.955     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 5.955     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 6.617     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.684     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 6.684     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.032     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 6.579     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.010     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 6.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 8.476     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 8.476     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 8.497     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 8.564     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 8.544     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 8.497     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 8.476     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 8.603     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 8.593     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 5.343     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 5.343     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.005     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.072     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.072     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 6.420     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 5.967     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 6.398     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 5.957     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 6.728     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 6.728     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 6.749     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 6.816     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 6.796     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 6.749     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 6.728     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 6.855     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 6.845     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 5.333     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 5.333     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 5.995     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.062     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 6.062     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 6.410     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 5.957     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 6.388     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 5.947     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 6.718     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 6.718     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 6.739     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 6.806     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 6.786     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 6.739     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 6.718     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 6.845     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 6.835     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+--------------------------------------------------------------+
; Fast Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0]~1 ; -1.645 ; -1323.096     ;
; inst2|altpll_component|pll|clk[0]   ; -1.622 ; -1301.775     ;
; inst2|altpll_component|pll|clk[1]~1 ; -0.461 ; -2.500        ;
; inst2|altpll_component|pll|clk[1]   ; -0.441 ; -2.380        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0]   ; 0.215 ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 0.215 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 0.226 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 0.236 ; 0.000         ;
+-------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; MCLK                                ; 5.000  ; 0.000         ;
; MCLKPAL                             ; 5.000  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 7.271  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]   ; 9.513  ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 17.796 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 22.280 ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                           ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                         ; Launch Clock                      ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; -1.645 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 1.696      ;
; -1.645 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 1.696      ;
; -1.645 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 1.696      ;
; -1.645 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.018      ; 1.696      ;
; -1.643 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 1.695      ;
; -1.618 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FNT_IN            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 1.653      ;
; -1.618 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 1.653      ;
; -1.618 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PICT1             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 1.653      ;
; -1.618 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO1              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 1.653      ;
; -1.618 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP1             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 1.653      ;
; -1.618 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 1.653      ;
; -1.618 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CSYNC             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 1.653      ;
; -1.616 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 1.674      ;
; -1.616 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 1.674      ;
; -1.616 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 1.674      ;
; -1.616 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 1.674      ;
; -1.616 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 1.674      ;
; -1.616 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 1.674      ;
; -1.616 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 1.674      ;
; -1.616 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 1.674      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[6]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.646      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[7]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.646      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[8]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.646      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NVIS_IN           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.646      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|IOAM2_IN          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.646      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EVAL_IN           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.646      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.646      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PARO_IN           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.646      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|SEV_IN            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.646      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP2             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.646      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[1]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.656      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.656      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[3]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.656      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[4]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.656      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[5]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.656      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[6]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.656      ;
; -1.612 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[7]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.011      ; 1.656      ;
; -1.604 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[1]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.651      ;
; -1.604 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[2]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.651      ;
; -1.604 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[3]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.651      ;
; -1.604 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[4]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.651      ;
; -1.604 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.651      ;
; -1.604 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[6]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.651      ;
; -1.604 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[7]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.651      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[3]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 1.644      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[4]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 1.644      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[7]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 1.644      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[2]                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.637      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[1]                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.637      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.010      ; 1.646      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[0]                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.637      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.010      ; 1.646      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.010      ; 1.646      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.010      ; 1.646      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.010      ; 1.646      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[4]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 1.644      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[5]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 1.644      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[6]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 1.644      ;
; -1.603 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[7]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 1.644      ;
; -1.602 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[0]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.657      ;
; -1.602 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[1]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.657      ;
; -1.602 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[2]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.657      ;
; -1.602 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[3]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.657      ;
; -1.602 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[4]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.657      ;
; -1.602 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[5]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.657      ;
; -1.602 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[6]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.657      ;
; -1.602 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[7]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.657      ;
; -1.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[6]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.635      ;
; -1.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.635      ;
; -1.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[8]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.635      ;
; -1.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nVIS              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.635      ;
; -1.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|S_EV              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.635      ;
; -1.601 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.635      ;
; -1.599 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 1.648      ;
; -1.599 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 1.648      ;
; -1.599 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 1.648      ;
; -1.599 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 1.648      ;
; -1.597 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.017      ; 1.647      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[1]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.639      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[3]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.639      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FAT_IN            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.639      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_IN            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.639      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[2]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.639      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.639      ;
; -1.592 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[1]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.638      ;
; -1.592 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.638      ;
; -1.592 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO_OUT           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.638      ;
; -1.592 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_OUT           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.638      ;
; -1.592 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[2]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.638      ;
; -1.592 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.638      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[3] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 1.618      ;
; -1.584 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nF_NT             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.629      ;
; -1.584 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO2                      ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.629      ;
; -1.584 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[2]            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.629      ;
; -1.584 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.629      ;
; -1.584 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[0]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.629      ;
; -1.584 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.629      ;
; -1.584 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[1]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.629      ;
; -1.584 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[7]        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.629      ;
; -1.584 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|ZCOLN[3]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.629      ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                             ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                         ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -1.622 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.038      ; 1.696      ;
; -1.622 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.038      ; 1.696      ;
; -1.622 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.038      ; 1.696      ;
; -1.622 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.038      ; 1.696      ;
; -1.620 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.039      ; 1.695      ;
; -1.595 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FNT_IN            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.653      ;
; -1.595 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.653      ;
; -1.595 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PICT1             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.653      ;
; -1.595 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO1              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.653      ;
; -1.595 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP1             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.653      ;
; -1.595 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.653      ;
; -1.595 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CSYNC             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.653      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.045      ; 1.674      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.045      ; 1.674      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.045      ; 1.674      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.045      ; 1.674      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.045      ; 1.674      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.045      ; 1.674      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.045      ; 1.674      ;
; -1.593 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.045      ; 1.674      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[6]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.646      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[7]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.646      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[8]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.646      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NVIS_IN           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.646      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|IOAM2_IN          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.646      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EVAL_IN           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.646      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.646      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PARO_IN           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.646      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|SEV_IN            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.646      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP2             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.646      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[1]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 1.656      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 1.656      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[3]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 1.656      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[4]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 1.656      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[5]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 1.656      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[6]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 1.656      ;
; -1.589 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[7]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.031      ; 1.656      ;
; -1.581 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[1]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.034      ; 1.651      ;
; -1.581 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[2]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.034      ; 1.651      ;
; -1.581 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[3]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.034      ; 1.651      ;
; -1.581 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[4]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.034      ; 1.651      ;
; -1.581 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.034      ; 1.651      ;
; -1.581 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[6]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.034      ; 1.651      ;
; -1.581 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[7]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.034      ; 1.651      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[3]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.028      ; 1.644      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[4]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.028      ; 1.644      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[7]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.028      ; 1.644      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[2]                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.637      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[1]                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.637      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.030      ; 1.646      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[0]                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.637      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.030      ; 1.646      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.030      ; 1.646      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.030      ; 1.646      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.030      ; 1.646      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[4]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.028      ; 1.644      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[5]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.028      ; 1.644      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[6]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.028      ; 1.644      ;
; -1.580 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[7]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.028      ; 1.644      ;
; -1.579 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[0]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.042      ; 1.657      ;
; -1.579 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[1]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.042      ; 1.657      ;
; -1.579 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[2]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.042      ; 1.657      ;
; -1.579 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[3]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.042      ; 1.657      ;
; -1.579 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[4]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.042      ; 1.657      ;
; -1.579 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[5]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.042      ; 1.657      ;
; -1.579 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[6]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.042      ; 1.657      ;
; -1.579 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[7]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.042      ; 1.657      ;
; -1.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[6]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.635      ;
; -1.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.635      ;
; -1.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[8]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.635      ;
; -1.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nVIS              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.635      ;
; -1.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|S_EV              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.635      ;
; -1.578 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.635      ;
; -1.576 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.036      ; 1.648      ;
; -1.576 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.036      ; 1.648      ;
; -1.576 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.036      ; 1.648      ;
; -1.576 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.036      ; 1.648      ;
; -1.574 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.037      ; 1.647      ;
; -1.570 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[1]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 1.639      ;
; -1.570 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[3]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 1.639      ;
; -1.570 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FAT_IN            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 1.639      ;
; -1.570 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_IN            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 1.639      ;
; -1.570 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[2]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 1.639      ;
; -1.570 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 1.639      ;
; -1.569 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[1]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 1.638      ;
; -1.569 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 1.638      ;
; -1.569 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO_OUT           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 1.638      ;
; -1.569 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_OUT           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 1.638      ;
; -1.569 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[2]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 1.638      ;
; -1.569 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.033      ; 1.638      ;
; -1.566 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[3] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 1.618      ;
; -1.561 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nF_NT             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 1.629      ;
; -1.561 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO2                      ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 1.629      ;
; -1.561 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[2]            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 1.629      ;
; -1.561 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 1.629      ;
; -1.561 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[0]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 1.629      ;
; -1.561 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 1.629      ;
; -1.561 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[1]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 1.629      ;
; -1.561 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[7]        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 1.629      ;
; -1.561 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|ZCOLN[3]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.032      ; 1.629      ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.461 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 0.484      ;
; -0.460 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 0.483      ;
; -0.430 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 0.453      ;
; -0.418 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 0.441      ;
; -0.371 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 0.394      ;
; -0.366 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 0.389      ;
; -0.365 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; -0.010     ; 0.388      ;
; 18.344 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 18.796       ; 0.000      ; 0.484      ;
; 37.141 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.483      ;
; 37.171 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.453      ;
; 37.183 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.441      ;
; 37.230 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.394      ;
; 37.235 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.389      ;
; 37.236 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.388      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[1]'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.441 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 0.484      ;
; -0.440 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 0.483      ;
; -0.410 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 0.453      ;
; -0.398 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 0.441      ;
; -0.351 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 0.394      ;
; -0.346 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 0.389      ;
; -0.345 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.010      ; 0.388      ;
; 22.829 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 23.281       ; 0.000      ; 0.484      ;
; 46.110 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.483      ;
; 46.140 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.453      ;
; 46.152 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.441      ;
; 46.199 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.394      ;
; 46.204 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.389      ;
; 46.205 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.388      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                        ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC                ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|Sel             ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|Sel            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2BOUT6                         ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2BOUT6                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2BOUT7           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2BOUT7          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|R2BOUT5                                 ; RP2C02:inst|OAM:MOD_OAM|R2BOUT5                                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[2]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[3]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[2]        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[7]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBCLIP                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPOR               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN6[0]                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR6[0]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[4]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[4]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nF_NT             ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO2                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR1[0]                             ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|PD_R[2]                   ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|Do[2]                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL                 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[11]                         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[6]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[6]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[4]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|PD_R[4]                   ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|Do[4]                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OBOUT[5]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[8]                          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[4] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[4] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[5]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[6]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[5]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[6]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[6]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[2]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[2]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[8]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[8]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[2]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[3]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[2]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[2]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[6]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[6]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[1]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[1]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[6]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[6]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[0]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[2]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                              ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[7]                            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[2] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[2] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[3]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[4]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[0]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[1]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[6]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[1]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[0]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[8]              ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[0]              ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[0]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[5]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[1]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[6]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC                ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|Sel             ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|Sel            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2BOUT6                         ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2BOUT6                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2BOUT7           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2BOUT7          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|R2BOUT5                                 ; RP2C02:inst|OAM:MOD_OAM|R2BOUT5                                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[2]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[3]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[2]        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[7]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBCLIP                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPOR               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN6[0]                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR6[0]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[4]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[4]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nF_NT             ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO2                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR1[0]                             ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|PD_R[2]                   ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|Do[2]                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL                 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[11]                         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[6]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[6]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[4]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|PD_R[4]                   ; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|Do[4]                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OBOUT[5]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[8]                          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[4] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[4] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[5]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[6]    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[5]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[6]    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[6]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[2]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[2]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[8]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[8]             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[2]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[3]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[2]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[2]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[6]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[6]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[1]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[1]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[6]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[6]             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[0]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[2]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                              ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[7]                            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[2] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[2] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[3]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[4]    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[0]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[1]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[6]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[1]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[0]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[8]              ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[0]              ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[0]            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[5]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[4]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[1]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[6]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[1]'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; 0.226  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.388      ;
; 0.227  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.389      ;
; 0.232  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.394      ;
; 0.236  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.389      ;
; 0.242  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.394      ;
; 0.279  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.441      ;
; 0.289  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.441      ;
; 0.291  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.453      ;
; 0.301  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.453      ;
; 0.321  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.483      ;
; 0.322  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.484      ;
; 0.331  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.483      ;
; 23.612 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; -23.280      ; 0.000      ; 0.484      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.236  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.388      ;
; 0.237  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.242  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.246  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 0.388      ;
; 0.247  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 0.389      ;
; 0.252  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 0.394      ;
; 0.289  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.441      ;
; 0.299  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 0.441      ;
; 0.301  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.453      ;
; 0.311  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 0.453      ;
; 0.331  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.483      ;
; 0.341  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 0.483      ;
; 0.342  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; -0.010     ; 0.484      ;
; 19.128 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; -18.796      ; 0.000      ; 0.484      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MCLK'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; MCLK|combout                        ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; MCLK|combout                        ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 67.462 ; 69.842       ; 2.380          ; Port Rate        ; MCLK  ; Rise       ; MCLK                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MCLKPAL'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 54.008 ; 56.388       ; 2.380          ; Port Rate        ; MCLKPAL ; Rise       ; MCLKPAL                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_N1                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_N1                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_N2                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_N2                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P1                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P1                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P2                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P2                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P3                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P3                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P4                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P4                           ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 22.280 ; 23.280       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_N1                           ;
; 22.280 ; 23.280       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_N2                           ;
; 22.280 ; 23.280       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P1                           ;
; 22.280 ; 23.280       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P2                           ;
; 22.280 ; 23.280       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P3                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P4                           ;
; 22.281 ; 23.281       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_N1                           ;
; 22.281 ; 23.281       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_N2                           ;
; 22.281 ; 23.281       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P1                           ;
; 22.281 ; 23.281       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P2                           ;
; 22.281 ; 23.281       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P3                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P4                           ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; A[*]       ; MCLK       ; 3.662 ; 3.662 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; 3.662 ; 3.662 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; 3.652 ; 3.652 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; 3.638 ; 3.638 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 3.843 ; 3.843 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 3.602 ; 3.602 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 3.786 ; 3.786 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 3.599 ; 3.599 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 3.591 ; 3.591 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 3.829 ; 3.829 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 3.843 ; 3.843 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 3.714 ; 3.714 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 3.780 ; 3.780 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; 5.325 ; 5.325 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; 4.286 ; 4.286 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 4.687 ; 4.687 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 4.364 ; 4.364 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 4.372 ; 4.372 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 4.559 ; 4.559 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 4.365 ; 4.365 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 4.357 ; 4.357 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 4.450 ; 4.450 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 4.636 ; 4.636 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 4.687 ; 4.687 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; 1.771 ; 1.771 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; 3.919 ; 3.919 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; 4.698 ; 4.698 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRES       ; MCLK       ; 1.646 ; 1.646 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; 3.672 ; 3.672 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; 3.672 ; 3.672 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; 3.662 ; 3.662 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; 3.648 ; 3.648 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 3.853 ; 3.853 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 3.612 ; 3.612 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 3.796 ; 3.796 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 3.609 ; 3.609 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 3.601 ; 3.601 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 3.839 ; 3.839 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 3.853 ; 3.853 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 3.724 ; 3.724 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 3.790 ; 3.790 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; 5.335 ; 5.335 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; 4.296 ; 4.296 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 4.697 ; 4.697 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 4.374 ; 4.374 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 4.382 ; 4.382 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 4.569 ; 4.569 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 4.375 ; 4.375 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 4.367 ; 4.367 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 4.460 ; 4.460 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 4.646 ; 4.646 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 4.697 ; 4.697 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; 1.781 ; 1.781 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; 3.929 ; 3.929 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; 4.708 ; 4.708 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRES       ; MCLKPAL    ; 1.656 ; 1.656 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; 4.247 ; 4.247 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; nRES       ; MCLK       ; 1.449 ; 1.449 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; 4.257 ; 4.257 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; nRES       ; MCLKPAL    ; 1.459 ; 1.459 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; -3.518 ; -3.518 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; -3.542 ; -3.542 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; -3.532 ; -3.532 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; -3.518 ; -3.518 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; -3.471 ; -3.471 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; -3.482 ; -3.482 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; -3.666 ; -3.666 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; -3.479 ; -3.479 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; -3.471 ; -3.471 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; -3.709 ; -3.709 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; -3.723 ; -3.723 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; -3.594 ; -3.594 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; -3.660 ; -3.660 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; -3.804 ; -3.804 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; -3.678 ; -3.678 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; -3.705 ; -3.705 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; -3.849 ; -3.849 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; -3.705 ; -3.705 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; -4.041 ; -4.041 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; -3.924 ; -3.924 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; -3.773 ; -3.773 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; -3.766 ; -3.766 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; -4.198 ; -4.198 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; -4.143 ; -4.143 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; -1.289 ; -1.289 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; -3.608 ; -3.608 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; -3.894 ; -3.894 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRES       ; MCLK       ; -1.306 ; -1.306 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; -3.528 ; -3.528 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; -3.552 ; -3.552 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; -3.542 ; -3.542 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; -3.528 ; -3.528 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; -3.481 ; -3.481 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; -3.492 ; -3.492 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; -3.676 ; -3.676 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; -3.489 ; -3.489 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; -3.481 ; -3.481 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; -3.719 ; -3.719 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; -3.733 ; -3.733 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; -3.604 ; -3.604 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; -3.670 ; -3.670 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; -3.814 ; -3.814 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; -3.688 ; -3.688 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; -3.715 ; -3.715 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; -3.859 ; -3.859 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; -3.715 ; -3.715 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; -4.051 ; -4.051 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; -3.934 ; -3.934 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; -3.783 ; -3.783 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; -3.776 ; -3.776 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; -4.208 ; -4.208 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; -4.153 ; -4.153 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; -1.299 ; -1.299 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; -3.618 ; -3.618 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; -3.904 ; -3.904 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRES       ; MCLKPAL    ; -1.316 ; -1.316 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; -3.994 ; -3.994 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; nRES       ; MCLK       ; -1.327 ; -1.327 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; -4.004 ; -4.004 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; nRES       ; MCLKPAL    ; -1.337 ; -1.337 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 3.813 ; 3.813 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 3.240 ; 3.240 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.881 ; 2.881 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 3.010 ; 3.010 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 3.021 ; 3.021 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.891 ; 2.891 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 3.240 ; 3.240 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 3.043 ; 3.043 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 3.003 ; 3.003 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 3.033 ; 3.033 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 3.005 ; 3.005 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 2.571 ; 2.571 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 2.335 ; 2.335 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 2.379 ; 2.379 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 2.366 ; 2.366 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 2.344 ; 2.344 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 2.221 ; 2.221 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 2.445 ; 2.445 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 2.369 ; 2.369 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 2.571 ; 2.571 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 2.325 ; 2.325 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 2.434 ; 2.434 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 2.501 ; 2.501 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 2.407 ; 2.407 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 2.438 ; 2.438 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.347 ; 2.347 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.071 ; 2.071 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.184 ; 2.184 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.347 ; 2.347 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.341 ; 2.341 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.194 ; 2.194 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.046 ; 2.046 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.201 ; 2.201 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.316 ; 2.316 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RD         ; MCLK       ; 4.320 ; 4.320 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 2.895 ; 2.895 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 2.569 ; 2.569 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 2.582 ; 2.582 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 2.581 ; 2.581 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 2.608 ; 2.608 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 2.634 ; 2.634 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 2.806 ; 2.806 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 2.564 ; 2.564 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 2.566 ; 2.566 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 2.895 ; 2.895 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 2.560 ; 2.560 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 2.552 ; 2.552 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 2.707 ; 2.707 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 2.639 ; 2.639 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 2.707 ; 2.707 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 2.598 ; 2.598 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 2.575 ; 2.575 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 2.702 ; 2.702 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 2.409 ; 2.409 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 2.786 ; 2.786 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 2.608 ; 2.608 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 2.793 ; 2.793 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 2.546 ; 2.546 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 2.551 ; 2.551 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 3.211 ; 3.211 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; WR         ; MCLK       ; 3.320 ; 3.320 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 3.803 ; 3.803 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 3.230 ; 3.230 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.871 ; 2.871 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 3.000 ; 3.000 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 3.011 ; 3.011 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.881 ; 2.881 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 3.230 ; 3.230 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 3.033 ; 3.033 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.993 ; 2.993 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 3.023 ; 3.023 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 2.995 ; 2.995 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 2.561 ; 2.561 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 2.325 ; 2.325 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 2.326 ; 2.326 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 2.369 ; 2.369 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 2.356 ; 2.356 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 2.334 ; 2.334 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 2.211 ; 2.211 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 2.435 ; 2.435 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 2.359 ; 2.359 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 2.561 ; 2.561 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 2.315 ; 2.315 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 2.424 ; 2.424 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 2.491 ; 2.491 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 2.397 ; 2.397 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 2.428 ; 2.428 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.337 ; 2.337 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.061 ; 2.061 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.174 ; 2.174 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.337 ; 2.337 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.331 ; 2.331 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.184 ; 2.184 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.036 ; 2.036 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.306 ; 2.306 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RD         ; MCLKPAL    ; 4.310 ; 4.310 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 2.885 ; 2.885 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 2.559 ; 2.559 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 2.572 ; 2.572 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 2.571 ; 2.571 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 2.598 ; 2.598 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 2.624 ; 2.624 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 2.796 ; 2.796 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 2.554 ; 2.554 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 2.556 ; 2.556 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 2.885 ; 2.885 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 2.580 ; 2.580 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 2.550 ; 2.550 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 2.542 ; 2.542 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 2.697 ; 2.697 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 2.629 ; 2.629 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 2.697 ; 2.697 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 2.588 ; 2.588 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 2.565 ; 2.565 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 2.692 ; 2.692 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 2.399 ; 2.399 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 2.776 ; 2.776 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 2.598 ; 2.598 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 2.783 ; 2.783 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 2.536 ; 2.536 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 2.541 ; 2.541 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 3.201 ; 3.201 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; WR         ; MCLKPAL    ; 3.310 ; 3.310 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 3.038 ; 3.038 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.642 ; 2.642 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 3.192 ; 3.192 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.796 ; 2.796 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 3.028 ; 3.028 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.632 ; 2.632 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 3.182 ; 3.182 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.786 ; 2.786 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 2.847 ; 2.847 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 2.207 ; 2.207 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.279 ; 2.279 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.565 ; 2.565 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.341 ; 2.341 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.207 ; 2.207 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.649 ; 2.649 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.360 ; 2.360 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.317 ; 2.317 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.349 ; 2.349 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 2.728 ; 2.728 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 2.221 ; 2.221 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 2.335 ; 2.335 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 2.379 ; 2.379 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 2.366 ; 2.366 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 2.344 ; 2.344 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 2.221 ; 2.221 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 2.445 ; 2.445 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 2.369 ; 2.369 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 2.571 ; 2.571 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 2.325 ; 2.325 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 2.434 ; 2.434 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 2.501 ; 2.501 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 2.407 ; 2.407 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 2.438 ; 2.438 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.046 ; 2.046 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.071 ; 2.071 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.184 ; 2.184 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.347 ; 2.347 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.341 ; 2.341 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.194 ; 2.194 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.046 ; 2.046 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.201 ; 2.201 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.316 ; 2.316 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RD         ; MCLK       ; 3.306 ; 3.306 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 2.321 ; 2.321 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 2.348 ; 2.348 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 2.578 ; 2.578 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 2.558 ; 2.558 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 2.389 ; 2.389 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 2.622 ; 2.622 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 2.591 ; 2.591 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 2.344 ; 2.344 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 2.340 ; 2.340 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 2.631 ; 2.631 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 2.367 ; 2.367 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 2.331 ; 2.331 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 2.688 ; 2.688 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 2.478 ; 2.478 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 2.494 ; 2.494 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 2.587 ; 2.587 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 2.468 ; 2.468 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 2.667 ; 2.667 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 2.342 ; 2.342 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 2.704 ; 2.704 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 2.501 ; 2.501 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 2.588 ; 2.588 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 2.545 ; 2.545 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 2.321 ; 2.321 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 3.198 ; 3.198 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; WR         ; MCLK       ; 2.823 ; 2.823 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 2.837 ; 2.837 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 2.197 ; 2.197 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.269 ; 2.269 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.555 ; 2.555 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.331 ; 2.331 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.197 ; 2.197 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.639 ; 2.639 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.350 ; 2.350 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.307 ; 2.307 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.339 ; 2.339 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 2.718 ; 2.718 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 2.211 ; 2.211 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 2.325 ; 2.325 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 2.326 ; 2.326 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 2.369 ; 2.369 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 2.356 ; 2.356 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 2.334 ; 2.334 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 2.211 ; 2.211 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 2.435 ; 2.435 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 2.359 ; 2.359 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 2.561 ; 2.561 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 2.315 ; 2.315 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 2.424 ; 2.424 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 2.491 ; 2.491 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 2.397 ; 2.397 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 2.428 ; 2.428 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.036 ; 2.036 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.061 ; 2.061 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.174 ; 2.174 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.337 ; 2.337 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.331 ; 2.331 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.184 ; 2.184 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.036 ; 2.036 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.306 ; 2.306 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RD         ; MCLKPAL    ; 3.296 ; 3.296 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 2.311 ; 2.311 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 2.338 ; 2.338 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 2.568 ; 2.568 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 2.548 ; 2.548 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 2.379 ; 2.379 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 2.612 ; 2.612 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 2.581 ; 2.581 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 2.334 ; 2.334 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 2.330 ; 2.330 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 2.621 ; 2.621 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 2.357 ; 2.357 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 2.321 ; 2.321 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 2.326 ; 2.326 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 2.678 ; 2.678 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 2.468 ; 2.468 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 2.484 ; 2.484 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 2.577 ; 2.577 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 2.458 ; 2.458 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 2.657 ; 2.657 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 2.332 ; 2.332 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 2.694 ; 2.694 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 2.491 ; 2.491 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 2.578 ; 2.578 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 2.535 ; 2.535 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 2.311 ; 2.311 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 3.188 ; 3.188 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; WR         ; MCLKPAL    ; 2.813 ; 2.813 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 3.038 ; 3.038 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.642 ; 2.642 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 3.146 ; 3.146 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.750 ; 2.750 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 3.028 ; 3.028 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.632 ; 2.632 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 3.136 ; 3.136 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.740 ; 2.740 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MODE       ; ALE         ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; MODE       ; DACLK       ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MODE       ; ALE         ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; MODE       ; DACLK       ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------+
; Output Enable Times                                                                       ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.431 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.431 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.568 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.643 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.643 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.754 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.545 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.731 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.535 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 3.145 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 3.145 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 3.170 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 3.207 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 3.187 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 3.170 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 3.145 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 3.156 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 3.146 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.421 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.421 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.558 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.633 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.633 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.744 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.535 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.721 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.525 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 3.135 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 3.135 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 3.160 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 3.197 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 3.177 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 3.160 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 3.135 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 3.146 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 3.136 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                               ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.227 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.227 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.364 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.439 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.439 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.550 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.341 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.527 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.331 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.648 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.648 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.673 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.710 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.690 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.673 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.648 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.659 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.649 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.217 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.217 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.354 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.429 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.429 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.540 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.331 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.517 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.321 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.638 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.638 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.663 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.700 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.680 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.663 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.638 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.649 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.639 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.431     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.431     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.568     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.643     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.643     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.754     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.545     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.731     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.535     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 3.145     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 3.145     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 3.170     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 3.207     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 3.187     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 3.170     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 3.145     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 3.156     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 3.146     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.421     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.421     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.558     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.633     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.633     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.744     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.535     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.721     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.525     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 3.135     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 3.135     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 3.160     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 3.197     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 3.177     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 3.160     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 3.135     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 3.146     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 3.136     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.227     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.227     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.364     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.439     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.439     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.550     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.341     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.527     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.331     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.648     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.648     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.673     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.710     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.690     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.673     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.648     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.659     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.649     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.217     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.217     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.354     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.429     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.429     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.540     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.331     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.517     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.321     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.638     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.638     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.663     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.700     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.680     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.663     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.638     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.649     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.639     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+--------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                     ; -5.049    ; 0.215 ; N/A      ; N/A     ; 5.000               ;
;  MCLK                                ; N/A       ; N/A   ; N/A      ; N/A     ; 5.000               ;
;  MCLKPAL                             ; N/A       ; N/A   ; N/A      ; N/A     ; 5.000               ;
;  inst2|altpll_component|pll|clk[0]   ; -5.026    ; 0.215 ; N/A      ; N/A     ; 8.573               ;
;  inst2|altpll_component|pll|clk[0]~1 ; -5.049    ; 0.215 ; N/A      ; N/A     ; 6.331               ;
;  inst2|altpll_component|pll|clk[1]   ; -1.185    ; 0.226 ; N/A      ; N/A     ; 22.038              ;
;  inst2|altpll_component|pll|clk[1]~1 ; -1.205    ; 0.236 ; N/A      ; N/A     ; 17.554              ;
; Design-wide TNS                      ; -7587.469 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  MCLK                                ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  MCLKPAL                             ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[0]   ; -3776.351 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[0]~1 ; -3797.672 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[1]   ; -6.663    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[1]~1 ; -6.783    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; 7.273  ; 7.273  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; 7.273  ; 7.273  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; 7.256  ; 7.256  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; 7.246  ; 7.246  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 7.747  ; 7.747  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.017  ; 7.017  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.476  ; 7.476  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.007  ; 7.007  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.990  ; 6.990  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.747  ; 7.747  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.574  ; 7.574  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.392  ; 7.392  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.403  ; 7.403  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; 12.329 ; 12.329 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; 8.728  ; 8.728  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 10.326 ; 10.326 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 9.547  ; 9.547  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 9.557  ; 9.557  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 9.820  ; 9.820  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 9.712  ; 9.712  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 9.526  ; 9.526  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 9.706  ; 9.706  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 10.326 ; 10.326 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 10.296 ; 10.296 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; 4.001  ; 4.001  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; 7.957  ; 7.957  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; 10.464 ; 10.464 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRES       ; MCLK       ; 3.710  ; 3.710  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; 7.283  ; 7.283  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; 7.283  ; 7.283  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; 7.266  ; 7.266  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; 7.256  ; 7.256  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 7.757  ; 7.757  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.027  ; 7.027  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.486  ; 7.486  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.017  ; 7.017  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.000  ; 7.000  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.757  ; 7.757  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.584  ; 7.584  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.402  ; 7.402  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.413  ; 7.413  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; 12.339 ; 12.339 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; 8.738  ; 8.738  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 10.336 ; 10.336 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 9.557  ; 9.557  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 9.567  ; 9.567  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 9.830  ; 9.830  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 9.722  ; 9.722  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 9.536  ; 9.536  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 9.716  ; 9.716  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 10.336 ; 10.336 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 10.306 ; 10.306 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; 4.011  ; 4.011  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; 7.967  ; 7.967  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; 10.474 ; 10.474 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRES       ; MCLKPAL    ; 3.720  ; 3.720  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; 8.264  ; 8.264  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; nRES       ; MCLK       ; 3.360  ; 3.360  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; 8.274  ; 8.274  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; nRES       ; MCLKPAL    ; 3.370  ; 3.370  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; -3.518 ; -3.518 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; -3.542 ; -3.542 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; -3.532 ; -3.532 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; -3.518 ; -3.518 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; -3.471 ; -3.471 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; -3.482 ; -3.482 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; -3.666 ; -3.666 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; -3.479 ; -3.479 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; -3.471 ; -3.471 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; -3.709 ; -3.709 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; -3.723 ; -3.723 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; -3.594 ; -3.594 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; -3.660 ; -3.660 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; -3.804 ; -3.804 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; -3.678 ; -3.678 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; -3.705 ; -3.705 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; -3.849 ; -3.849 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; -3.705 ; -3.705 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; -4.041 ; -4.041 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; -3.924 ; -3.924 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; -3.773 ; -3.773 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; -3.766 ; -3.766 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; -4.198 ; -4.198 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; -4.143 ; -4.143 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; -1.289 ; -1.289 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; -3.608 ; -3.608 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; -3.894 ; -3.894 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRES       ; MCLK       ; -1.306 ; -1.306 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; -3.528 ; -3.528 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; -3.552 ; -3.552 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; -3.542 ; -3.542 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; -3.528 ; -3.528 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; -3.481 ; -3.481 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; -3.492 ; -3.492 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; -3.676 ; -3.676 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; -3.489 ; -3.489 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; -3.481 ; -3.481 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; -3.719 ; -3.719 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; -3.733 ; -3.733 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; -3.604 ; -3.604 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; -3.670 ; -3.670 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; -3.814 ; -3.814 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; -3.688 ; -3.688 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; -3.715 ; -3.715 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; -3.859 ; -3.859 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; -3.715 ; -3.715 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; -4.051 ; -4.051 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; -3.934 ; -3.934 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; -3.783 ; -3.783 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; -3.776 ; -3.776 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; -4.208 ; -4.208 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; -4.153 ; -4.153 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; -1.299 ; -1.299 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; -3.618 ; -3.618 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; -3.904 ; -3.904 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRES       ; MCLKPAL    ; -1.316 ; -1.316 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; -3.994 ; -3.994 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; nRES       ; MCLK       ; -1.327 ; -1.327 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; -4.004 ; -4.004 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; nRES       ; MCLKPAL    ; -1.337 ; -1.337 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; ALE        ; MCLK       ; 10.052 ; 10.052 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 8.667  ; 8.667  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.497  ; 7.497  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 8.088  ; 8.088  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.951  ; 7.951  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.473  ; 7.473  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 8.667  ; 8.667  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 8.149  ; 8.149  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.845  ; 7.845  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 8.136  ; 8.136  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 7.713  ; 7.713  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 6.173  ; 6.173  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 5.594  ; 5.594  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 5.602  ; 5.602  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 5.919  ; 5.919  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 5.904  ; 5.904  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 5.613  ; 5.613  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 5.234  ; 5.234  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 5.960  ; 5.960  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 5.908  ; 5.908  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 6.173  ; 6.173  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 5.577  ; 5.577  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 5.937  ; 5.937  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 6.153  ; 6.153  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 5.895  ; 5.895  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 5.939  ; 5.939  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 5.626  ; 5.626  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 4.807  ; 4.807  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 5.169  ; 5.169  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 5.626  ; 5.626  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 5.623  ; 5.623  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 5.184  ; 5.184  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 4.768  ; 4.768  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 5.433  ; 5.433  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.606  ; 5.606  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RD         ; MCLK       ; 11.474 ; 11.474 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 7.593  ; 7.593  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 6.628  ; 6.628  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 6.784  ; 6.784  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 6.486  ; 6.486  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 6.700  ; 6.700  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 6.543  ; 6.543  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 7.183  ; 7.183  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 6.625  ; 6.625  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 6.622  ; 6.622  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 7.593  ; 7.593  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 6.665  ; 6.665  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 6.622  ; 6.622  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 6.612  ; 6.612  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 6.828  ; 6.828  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 6.543  ; 6.543  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 6.792  ; 6.792  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 6.483  ; 6.483  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 6.635  ; 6.635  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 6.827  ; 6.827  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 6.190  ; 6.190  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 7.104  ; 7.104  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 6.688  ; 6.688  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 7.170  ; 7.170  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 6.423  ; 6.423  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 6.612  ; 6.612  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 8.208  ; 8.208  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; WR         ; MCLK       ; 8.875  ; 8.875  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 10.042 ; 10.042 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 8.657  ; 8.657  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.487  ; 7.487  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 8.078  ; 8.078  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.941  ; 7.941  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.463  ; 7.463  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 8.657  ; 8.657  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 8.139  ; 8.139  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.835  ; 7.835  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 8.126  ; 8.126  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 7.703  ; 7.703  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 6.163  ; 6.163  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 5.584  ; 5.584  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 5.592  ; 5.592  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 5.909  ; 5.909  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 5.894  ; 5.894  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 5.603  ; 5.603  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 5.224  ; 5.224  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 5.950  ; 5.950  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 5.898  ; 5.898  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 6.163  ; 6.163  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 5.567  ; 5.567  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 5.927  ; 5.927  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 6.143  ; 6.143  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 5.885  ; 5.885  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 5.929  ; 5.929  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 5.616  ; 5.616  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 4.797  ; 4.797  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 5.159  ; 5.159  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 5.616  ; 5.616  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 5.613  ; 5.613  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 5.174  ; 5.174  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 4.758  ; 4.758  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 5.423  ; 5.423  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.596  ; 5.596  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RD         ; MCLKPAL    ; 11.464 ; 11.464 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 7.583  ; 7.583  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 6.618  ; 6.618  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 6.774  ; 6.774  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 6.476  ; 6.476  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 6.690  ; 6.690  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 6.533  ; 6.533  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 7.173  ; 7.173  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 6.615  ; 6.615  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 6.612  ; 6.612  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 7.583  ; 7.583  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 6.655  ; 6.655  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 6.612  ; 6.612  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 6.602  ; 6.602  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 6.818  ; 6.818  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 6.533  ; 6.533  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 6.782  ; 6.782  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 6.473  ; 6.473  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 6.625  ; 6.625  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 6.817  ; 6.817  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 6.180  ; 6.180  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 7.094  ; 7.094  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 6.678  ; 6.678  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 7.160  ; 7.160  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 6.413  ; 6.413  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 6.602  ; 6.602  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 8.198  ; 8.198  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; WR         ; MCLKPAL    ; 8.865  ; 8.865  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 7.715  ; 7.715  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 6.029  ; 6.029  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 8.436  ; 8.436  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 6.750  ; 6.750  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 7.705  ; 7.705  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 6.019  ; 6.019  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 8.426  ; 8.426  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 6.740  ; 6.740  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 2.847 ; 2.847 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 2.207 ; 2.207 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.279 ; 2.279 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.565 ; 2.565 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.341 ; 2.341 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.207 ; 2.207 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.649 ; 2.649 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.360 ; 2.360 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.317 ; 2.317 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.349 ; 2.349 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 2.728 ; 2.728 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 2.221 ; 2.221 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 2.335 ; 2.335 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 2.379 ; 2.379 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 2.366 ; 2.366 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 2.344 ; 2.344 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 2.221 ; 2.221 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 2.445 ; 2.445 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 2.369 ; 2.369 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 2.571 ; 2.571 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 2.325 ; 2.325 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 2.434 ; 2.434 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 2.501 ; 2.501 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 2.407 ; 2.407 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 2.438 ; 2.438 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.046 ; 2.046 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.071 ; 2.071 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.184 ; 2.184 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.347 ; 2.347 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.341 ; 2.341 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.194 ; 2.194 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.046 ; 2.046 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.201 ; 2.201 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.316 ; 2.316 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RD         ; MCLK       ; 3.306 ; 3.306 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 2.321 ; 2.321 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 2.348 ; 2.348 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 2.578 ; 2.578 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 2.558 ; 2.558 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 2.389 ; 2.389 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 2.622 ; 2.622 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 2.591 ; 2.591 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 2.344 ; 2.344 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 2.340 ; 2.340 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 2.631 ; 2.631 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 2.367 ; 2.367 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 2.331 ; 2.331 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 2.688 ; 2.688 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 2.478 ; 2.478 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 2.494 ; 2.494 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 2.587 ; 2.587 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 2.468 ; 2.468 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 2.667 ; 2.667 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 2.342 ; 2.342 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 2.704 ; 2.704 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 2.501 ; 2.501 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 2.588 ; 2.588 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 2.545 ; 2.545 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 2.321 ; 2.321 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 3.198 ; 3.198 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; WR         ; MCLK       ; 2.823 ; 2.823 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 2.837 ; 2.837 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 2.197 ; 2.197 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.269 ; 2.269 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.555 ; 2.555 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.331 ; 2.331 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.197 ; 2.197 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.639 ; 2.639 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.350 ; 2.350 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.307 ; 2.307 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.339 ; 2.339 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 2.718 ; 2.718 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 2.211 ; 2.211 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 2.325 ; 2.325 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 2.326 ; 2.326 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 2.369 ; 2.369 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 2.356 ; 2.356 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 2.334 ; 2.334 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 2.211 ; 2.211 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 2.435 ; 2.435 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 2.359 ; 2.359 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 2.561 ; 2.561 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 2.315 ; 2.315 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 2.424 ; 2.424 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 2.491 ; 2.491 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 2.397 ; 2.397 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 2.428 ; 2.428 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.036 ; 2.036 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.061 ; 2.061 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.174 ; 2.174 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.337 ; 2.337 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.331 ; 2.331 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.184 ; 2.184 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.036 ; 2.036 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.191 ; 2.191 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.306 ; 2.306 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RD         ; MCLKPAL    ; 3.296 ; 3.296 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 2.311 ; 2.311 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 2.338 ; 2.338 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 2.568 ; 2.568 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 2.548 ; 2.548 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 2.379 ; 2.379 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 2.612 ; 2.612 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 2.581 ; 2.581 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 2.334 ; 2.334 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 2.330 ; 2.330 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 2.621 ; 2.621 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 2.357 ; 2.357 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 2.321 ; 2.321 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 2.326 ; 2.326 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 2.678 ; 2.678 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 2.468 ; 2.468 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 2.484 ; 2.484 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 2.577 ; 2.577 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 2.458 ; 2.458 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 2.657 ; 2.657 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 2.332 ; 2.332 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 2.694 ; 2.694 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 2.491 ; 2.491 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 2.578 ; 2.578 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 2.535 ; 2.535 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 2.311 ; 2.311 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 3.188 ; 3.188 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; WR         ; MCLKPAL    ; 2.813 ; 2.813 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 3.038 ; 3.038 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.642 ; 2.642 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 3.146 ; 3.146 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.750 ; 2.750 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 3.028 ; 3.028 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.632 ; 2.632 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 3.136 ; 3.136 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.740 ; 2.740 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; MODE       ; ALE         ; 15.143 ; 15.143 ; 15.143 ; 15.143 ;
; MODE       ; DACLK       ; 13.457 ; 13.457 ; 13.457 ; 13.457 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MODE       ; ALE         ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; MODE       ; DACLK       ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]   ; 7805       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]   ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]   ; 1162       ; 2324     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]   ; 1162       ; 2324     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]~1 ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 7805       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]~1 ; 1162       ; 2324     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 1162       ; 2324     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]   ; 0          ; 1        ; 0        ; 6        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]   ; 0          ; 1        ; 0        ; 6        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0          ; 1        ; 0        ; 6        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0          ; 1        ; 0        ; 6        ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]   ; 7805       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]   ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]   ; 1162       ; 2324     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]   ; 1162       ; 2324     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]~1 ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 7805       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]~1 ; 1162       ; 2324     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 1162       ; 2324     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]   ; 0          ; 1        ; 0        ; 6        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]   ; 0          ; 1        ; 0        ; 6        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0          ; 1        ; 0        ; 6        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0          ; 1        ; 0        ; 6        ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 1098  ; 1098 ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 233   ; 233  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Aug 01 15:19:22 2024
Info: Command: quartus_sta RP2C02G -c RP2C02G
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'RP2C02G.sdc'
Warning (332153): Family doesn't support jitter analysis.
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[1]} -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]~1} {inst2|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]} {inst2|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[1]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[1]~1} {inst2|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[1]} {inst2|altpll_component|pll|clk[1]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.049     -3797.672 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):    -5.026     -3776.351 inst2|altpll_component|pll|clk[0] 
    Info (332119):    -1.205        -6.783 inst2|altpll_component|pll|clk[1]~1 
    Info (332119):    -1.185        -6.663 inst2|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     0.723         0.000 inst2|altpll_component|pll|clk[1] 
    Info (332119):     0.733         0.000 inst2|altpll_component|pll|clk[1]~1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 MCLK 
    Info (332119):     5.000         0.000 MCLKPAL 
    Info (332119):     6.331         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     8.573         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):    17.554         0.000 inst2|altpll_component|pll|clk[1]~1 
    Info (332119):    22.038         0.000 inst2|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.645     -1323.096 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):    -1.622     -1301.775 inst2|altpll_component|pll|clk[0] 
    Info (332119):    -0.461        -2.500 inst2|altpll_component|pll|clk[1]~1 
    Info (332119):    -0.441        -2.380 inst2|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     0.226         0.000 inst2|altpll_component|pll|clk[1] 
    Info (332119):     0.236         0.000 inst2|altpll_component|pll|clk[1]~1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 MCLK 
    Info (332119):     5.000         0.000 MCLKPAL 
    Info (332119):     7.271         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     9.513         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):    17.796         0.000 inst2|altpll_component|pll|clk[1]~1 
    Info (332119):    22.280         0.000 inst2|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (144001): Generated suppressed messages file C:/altera/13.0sp1/RP2C02G/output_files/RP2C02G.sta.smsg
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 415 megabytes
    Info: Processing ended: Thu Aug 01 15:19:23 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in C:/altera/13.0sp1/RP2C02G/output_files/RP2C02G.sta.smsg.


