B_DET_HTCC_HV_SEC1_L1:comms 0
B_DET_HTCC_HV_SEC1_L1:stat 0
B_DET_HTCC_HV_SEC1_L1:vmon 0.1
B_DET_HTCC_HV_SEC1_L1:pwonoff 0
B_DET_HTCC_HV_SEC1_L1:vset 0
B_DET_HTCC_HV_SEC1_L1:iset 0
B_DET_HTCC_HV_SEC1_L1:imon 1.0
B_DET_HTCC_HV_SEC1_L2:comms 0
B_DET_HTCC_HV_SEC1_L2:stat 0
B_DET_HTCC_HV_SEC1_L2:vmon 0.1
B_DET_HTCC_HV_SEC1_L2:pwonoff 0
B_DET_HTCC_HV_SEC1_L2:vset 0
B_DET_HTCC_HV_SEC1_L2:iset 0
B_DET_HTCC_HV_SEC1_L2:imon 1.0
B_DET_HTCC_HV_SEC1_L3:comms 0
B_DET_HTCC_HV_SEC1_L3:stat 0
B_DET_HTCC_HV_SEC1_L3:vmon 0.1
B_DET_HTCC_HV_SEC1_L3:pwonoff 0
B_DET_HTCC_HV_SEC1_L3:vset 0
B_DET_HTCC_HV_SEC1_L3:iset 0
B_DET_HTCC_HV_SEC1_L3:imon 1.0
B_DET_HTCC_HV_SEC1_L4:comms 0
B_DET_HTCC_HV_SEC1_L4:stat 0
B_DET_HTCC_HV_SEC1_L4:vmon 0.1
B_DET_HTCC_HV_SEC1_L4:pwonoff 0
B_DET_HTCC_HV_SEC1_L4:vset 0
B_DET_HTCC_HV_SEC1_L4:iset 0
B_DET_HTCC_HV_SEC1_L4:imon 1.0
B_DET_HTCC_HV_SEC1_R1:comms 0
B_DET_HTCC_HV_SEC1_R1:stat 0
B_DET_HTCC_HV_SEC1_R1:vmon 0.1
B_DET_HTCC_HV_SEC1_R1:pwonoff 0
B_DET_HTCC_HV_SEC1_R1:vset 0
B_DET_HTCC_HV_SEC1_R1:iset 0
B_DET_HTCC_HV_SEC1_R1:imon 1.0
B_DET_HTCC_HV_SEC1_R2:comms 0
B_DET_HTCC_HV_SEC1_R2:stat 0
B_DET_HTCC_HV_SEC1_R2:vmon 0.1
B_DET_HTCC_HV_SEC1_R2:pwonoff 0
B_DET_HTCC_HV_SEC1_R2:vset 0
B_DET_HTCC_HV_SEC1_R2:iset 0
B_DET_HTCC_HV_SEC1_R2:imon 1.0
B_DET_HTCC_HV_SEC1_R3:comms 0
B_DET_HTCC_HV_SEC1_R3:stat 0
B_DET_HTCC_HV_SEC1_R3:vmon 0.1
B_DET_HTCC_HV_SEC1_R3:pwonoff 0
B_DET_HTCC_HV_SEC1_R3:vset 0
B_DET_HTCC_HV_SEC1_R3:iset 0
B_DET_HTCC_HV_SEC1_R3:imon 1.0
B_DET_HTCC_HV_SEC1_R4:comms 0
B_DET_HTCC_HV_SEC1_R4:stat 0
B_DET_HTCC_HV_SEC1_R4:vmon 0.1
B_DET_HTCC_HV_SEC1_R4:pwonoff 0
B_DET_HTCC_HV_SEC1_R4:vset 0
B_DET_HTCC_HV_SEC1_R4:iset 0
B_DET_HTCC_HV_SEC1_R4:imon 1.0
B_DET_HTCC_HV_SEC2_L1:comms 0
B_DET_HTCC_HV_SEC2_L1:stat 0
B_DET_HTCC_HV_SEC2_L1:vmon 0.1
B_DET_HTCC_HV_SEC2_L1:pwonoff 0
B_DET_HTCC_HV_SEC2_L1:vset 0
B_DET_HTCC_HV_SEC2_L1:iset 0
B_DET_HTCC_HV_SEC2_L1:imon 1.0
B_DET_HTCC_HV_SEC2_L2:comms 0
B_DET_HTCC_HV_SEC2_L2:stat 0
B_DET_HTCC_HV_SEC2_L2:vmon 0.1
B_DET_HTCC_HV_SEC2_L2:pwonoff 0
B_DET_HTCC_HV_SEC2_L2:vset 0
B_DET_HTCC_HV_SEC2_L2:iset 0
B_DET_HTCC_HV_SEC2_L2:imon 1.0
B_DET_HTCC_HV_SEC2_L3:comms 0
B_DET_HTCC_HV_SEC2_L3:stat 0
B_DET_HTCC_HV_SEC2_L3:vmon 0.1
B_DET_HTCC_HV_SEC2_L3:pwonoff 0
B_DET_HTCC_HV_SEC2_L3:vset 0
B_DET_HTCC_HV_SEC2_L3:iset 0
B_DET_HTCC_HV_SEC2_L3:imon 1.0
B_DET_HTCC_HV_SEC2_L4:comms 0
B_DET_HTCC_HV_SEC2_L4:stat 0
B_DET_HTCC_HV_SEC2_L4:vmon 0.1
B_DET_HTCC_HV_SEC2_L4:pwonoff 0
B_DET_HTCC_HV_SEC2_L4:vset 0
B_DET_HTCC_HV_SEC2_L4:iset 0
B_DET_HTCC_HV_SEC2_L4:imon 1.0
B_DET_HTCC_HV_SEC2_R1:comms 0
B_DET_HTCC_HV_SEC2_R1:stat 0
B_DET_HTCC_HV_SEC2_R1:vmon 0.1
B_DET_HTCC_HV_SEC2_R1:pwonoff 0
B_DET_HTCC_HV_SEC2_R1:vset 0
B_DET_HTCC_HV_SEC2_R1:iset 0
B_DET_HTCC_HV_SEC2_R1:imon 1.0
B_DET_HTCC_HV_SEC2_R2:comms 0
B_DET_HTCC_HV_SEC2_R2:stat 0
B_DET_HTCC_HV_SEC2_R2:vmon 0.1
B_DET_HTCC_HV_SEC2_R2:pwonoff 0
B_DET_HTCC_HV_SEC2_R2:vset 0
B_DET_HTCC_HV_SEC2_R2:iset 0
B_DET_HTCC_HV_SEC2_R2:imon 1.0
B_DET_HTCC_HV_SEC2_R3:comms 0
B_DET_HTCC_HV_SEC2_R3:stat 0
B_DET_HTCC_HV_SEC2_R3:vmon 0.1
B_DET_HTCC_HV_SEC2_R3:pwonoff 0
B_DET_HTCC_HV_SEC2_R3:vset 0
B_DET_HTCC_HV_SEC2_R3:iset 0
B_DET_HTCC_HV_SEC2_R3:imon 1.0
B_DET_HTCC_HV_SEC2_R4:comms 0
B_DET_HTCC_HV_SEC2_R4:stat 0
B_DET_HTCC_HV_SEC2_R4:vmon 0.1
B_DET_HTCC_HV_SEC2_R4:pwonoff 0
B_DET_HTCC_HV_SEC2_R4:vset 0
B_DET_HTCC_HV_SEC2_R4:iset 0
B_DET_HTCC_HV_SEC2_R4:imon 1.0
B_DET_HTCC_HV_SEC3_L1:comms 0
B_DET_HTCC_HV_SEC3_L1:stat 0
B_DET_HTCC_HV_SEC3_L1:vmon 0.1
B_DET_HTCC_HV_SEC3_L1:pwonoff 0
B_DET_HTCC_HV_SEC3_L1:vset 0
B_DET_HTCC_HV_SEC3_L1:iset 0
B_DET_HTCC_HV_SEC3_L1:imon 1.0
B_DET_HTCC_HV_SEC3_L2:comms 0
B_DET_HTCC_HV_SEC3_L2:stat 0
B_DET_HTCC_HV_SEC3_L2:vmon 0.1
B_DET_HTCC_HV_SEC3_L2:pwonoff 0
B_DET_HTCC_HV_SEC3_L2:vset 0
B_DET_HTCC_HV_SEC3_L2:iset 0
B_DET_HTCC_HV_SEC3_L2:imon 1.0
B_DET_HTCC_HV_SEC3_L3:comms 0
B_DET_HTCC_HV_SEC3_L3:stat 0
B_DET_HTCC_HV_SEC3_L3:vmon 0.1
B_DET_HTCC_HV_SEC3_L3:pwonoff 0
B_DET_HTCC_HV_SEC3_L3:vset 0
B_DET_HTCC_HV_SEC3_L3:iset 0
B_DET_HTCC_HV_SEC3_L3:imon 1.0
B_DET_HTCC_HV_SEC3_L4:comms 0
B_DET_HTCC_HV_SEC3_L4:stat 0
B_DET_HTCC_HV_SEC3_L4:vmon 0.1
B_DET_HTCC_HV_SEC3_L4:pwonoff 0
B_DET_HTCC_HV_SEC3_L4:vset 0
B_DET_HTCC_HV_SEC3_L4:iset 0
B_DET_HTCC_HV_SEC3_L4:imon 1.0
B_DET_HTCC_HV_SEC3_R1:comms 0
B_DET_HTCC_HV_SEC3_R1:stat 0
B_DET_HTCC_HV_SEC3_R1:vmon 0.1
B_DET_HTCC_HV_SEC3_R1:pwonoff 0
B_DET_HTCC_HV_SEC3_R1:vset 0
B_DET_HTCC_HV_SEC3_R1:iset 0
B_DET_HTCC_HV_SEC3_R1:imon 1.0
B_DET_HTCC_HV_SEC3_R2:comms 0
B_DET_HTCC_HV_SEC3_R2:stat 0
B_DET_HTCC_HV_SEC3_R2:vmon 0.1
B_DET_HTCC_HV_SEC3_R2:pwonoff 0
B_DET_HTCC_HV_SEC3_R2:vset 0
B_DET_HTCC_HV_SEC3_R2:iset 0
B_DET_HTCC_HV_SEC3_R2:imon 1.0
B_DET_HTCC_HV_SEC3_R3:comms 0
B_DET_HTCC_HV_SEC3_R3:stat 0
B_DET_HTCC_HV_SEC3_R3:vmon 0.1
B_DET_HTCC_HV_SEC3_R3:pwonoff 0
B_DET_HTCC_HV_SEC3_R3:vset 0
B_DET_HTCC_HV_SEC3_R3:iset 0
B_DET_HTCC_HV_SEC3_R3:imon 1.0
B_DET_HTCC_HV_SEC3_R4:comms 0
B_DET_HTCC_HV_SEC3_R4:stat 0
B_DET_HTCC_HV_SEC3_R4:vmon 0.1
B_DET_HTCC_HV_SEC3_R4:pwonoff 0
B_DET_HTCC_HV_SEC3_R4:vset 0
B_DET_HTCC_HV_SEC3_R4:iset 0
B_DET_HTCC_HV_SEC3_R4:imon 1.0
B_DET_HTCC_HV_SEC4_L1:comms 0
B_DET_HTCC_HV_SEC4_L1:stat 0
B_DET_HTCC_HV_SEC4_L1:vmon 0.1
B_DET_HTCC_HV_SEC4_L1:pwonoff 0
B_DET_HTCC_HV_SEC4_L1:vset 0
B_DET_HTCC_HV_SEC4_L1:iset 0
B_DET_HTCC_HV_SEC4_L1:imon 1.0
B_DET_HTCC_HV_SEC4_L2:comms 0
B_DET_HTCC_HV_SEC4_L2:stat 0
B_DET_HTCC_HV_SEC4_L2:vmon 0.1
B_DET_HTCC_HV_SEC4_L2:pwonoff 0
B_DET_HTCC_HV_SEC4_L2:vset 0
B_DET_HTCC_HV_SEC4_L2:iset 0
B_DET_HTCC_HV_SEC4_L2:imon 1.0
B_DET_HTCC_HV_SEC4_L3:comms 0
B_DET_HTCC_HV_SEC4_L3:stat 0
B_DET_HTCC_HV_SEC4_L3:vmon 0.1
B_DET_HTCC_HV_SEC4_L3:pwonoff 0
B_DET_HTCC_HV_SEC4_L3:vset 0
B_DET_HTCC_HV_SEC4_L3:iset 0
B_DET_HTCC_HV_SEC4_L3:imon 1.0
B_DET_HTCC_HV_SEC4_L4:comms 0
B_DET_HTCC_HV_SEC4_L4:stat 0
B_DET_HTCC_HV_SEC4_L4:vmon 0.1
B_DET_HTCC_HV_SEC4_L4:pwonoff 0
B_DET_HTCC_HV_SEC4_L4:vset 0
B_DET_HTCC_HV_SEC4_L4:iset 0
B_DET_HTCC_HV_SEC4_L4:imon 1.0
B_DET_HTCC_HV_SEC4_R1:comms 0
B_DET_HTCC_HV_SEC4_R1:stat 0
B_DET_HTCC_HV_SEC4_R1:vmon 0.1
B_DET_HTCC_HV_SEC4_R1:pwonoff 0
B_DET_HTCC_HV_SEC4_R1:vset 0
B_DET_HTCC_HV_SEC4_R1:iset 0
B_DET_HTCC_HV_SEC4_R1:imon 1.0
B_DET_HTCC_HV_SEC4_R2:comms 0
B_DET_HTCC_HV_SEC4_R2:stat 0
B_DET_HTCC_HV_SEC4_R2:vmon 0.1
B_DET_HTCC_HV_SEC4_R2:pwonoff 0
B_DET_HTCC_HV_SEC4_R2:vset 0
B_DET_HTCC_HV_SEC4_R2:iset 0
B_DET_HTCC_HV_SEC4_R2:imon 1.0
B_DET_HTCC_HV_SEC4_R3:comms 0
B_DET_HTCC_HV_SEC4_R3:stat 0
B_DET_HTCC_HV_SEC4_R3:vmon 0.1
B_DET_HTCC_HV_SEC4_R3:pwonoff 0
B_DET_HTCC_HV_SEC4_R3:vset 0
B_DET_HTCC_HV_SEC4_R3:iset 0
B_DET_HTCC_HV_SEC4_R3:imon 1.0
B_DET_HTCC_HV_SEC4_R4:comms 0
B_DET_HTCC_HV_SEC4_R4:stat 0
B_DET_HTCC_HV_SEC4_R4:vmon 0.1
B_DET_HTCC_HV_SEC4_R4:pwonoff 0
B_DET_HTCC_HV_SEC4_R4:vset 0
B_DET_HTCC_HV_SEC4_R4:iset 0
B_DET_HTCC_HV_SEC4_R4:imon 1.0
B_DET_HTCC_HV_SEC5_L1:comms 0
B_DET_HTCC_HV_SEC5_L1:stat 0
B_DET_HTCC_HV_SEC5_L1:vmon 0.1
B_DET_HTCC_HV_SEC5_L1:pwonoff 0
B_DET_HTCC_HV_SEC5_L1:vset 0
B_DET_HTCC_HV_SEC5_L1:iset 0
B_DET_HTCC_HV_SEC5_L1:imon 1.0
B_DET_HTCC_HV_SEC5_L2:comms 0
B_DET_HTCC_HV_SEC5_L2:stat 0
B_DET_HTCC_HV_SEC5_L2:vmon 0.1
B_DET_HTCC_HV_SEC5_L2:pwonoff 0
B_DET_HTCC_HV_SEC5_L2:vset 0
B_DET_HTCC_HV_SEC5_L2:iset 0
B_DET_HTCC_HV_SEC5_L2:imon 1.0
B_DET_HTCC_HV_SEC5_L3:comms 0
B_DET_HTCC_HV_SEC5_L3:stat 0
B_DET_HTCC_HV_SEC5_L3:vmon 0.1
B_DET_HTCC_HV_SEC5_L3:pwonoff 0
B_DET_HTCC_HV_SEC5_L3:vset 0
B_DET_HTCC_HV_SEC5_L3:iset 0
B_DET_HTCC_HV_SEC5_L3:imon 1.0
B_DET_HTCC_HV_SEC5_L4:comms 0
B_DET_HTCC_HV_SEC5_L4:stat 0
B_DET_HTCC_HV_SEC5_L4:vmon 0.1
B_DET_HTCC_HV_SEC5_L4:pwonoff 0
B_DET_HTCC_HV_SEC5_L4:vset 0
B_DET_HTCC_HV_SEC5_L4:iset 0
B_DET_HTCC_HV_SEC5_L4:imon 1.0
B_DET_HTCC_HV_SEC5_R1:comms 0
B_DET_HTCC_HV_SEC5_R1:stat 0
B_DET_HTCC_HV_SEC5_R1:vmon 0.1
B_DET_HTCC_HV_SEC5_R1:pwonoff 0
B_DET_HTCC_HV_SEC5_R1:vset 0
B_DET_HTCC_HV_SEC5_R1:iset 0
B_DET_HTCC_HV_SEC5_R1:imon 1.0
B_DET_HTCC_HV_SEC5_R2:comms 0
B_DET_HTCC_HV_SEC5_R2:stat 0
B_DET_HTCC_HV_SEC5_R2:vmon 0.1
B_DET_HTCC_HV_SEC5_R2:pwonoff 0
B_DET_HTCC_HV_SEC5_R2:vset 0
B_DET_HTCC_HV_SEC5_R2:iset 0
B_DET_HTCC_HV_SEC5_R2:imon 1.0
B_DET_HTCC_HV_SEC5_R3:comms 0
B_DET_HTCC_HV_SEC5_R3:stat 0
B_DET_HTCC_HV_SEC5_R3:vmon 0.1
B_DET_HTCC_HV_SEC5_R3:pwonoff 0
B_DET_HTCC_HV_SEC5_R3:vset 0
B_DET_HTCC_HV_SEC5_R3:iset 0
B_DET_HTCC_HV_SEC5_R3:imon 1.0
B_DET_HTCC_HV_SEC5_R4:comms 0
B_DET_HTCC_HV_SEC5_R4:stat 0
B_DET_HTCC_HV_SEC5_R4:vmon 0.1
B_DET_HTCC_HV_SEC5_R4:pwonoff 0
B_DET_HTCC_HV_SEC5_R4:vset 0
B_DET_HTCC_HV_SEC5_R4:iset 0
B_DET_HTCC_HV_SEC5_R4:imon 1.0
B_DET_HTCC_HV_SEC6_L1:comms 0
B_DET_HTCC_HV_SEC6_L1:stat 0
B_DET_HTCC_HV_SEC6_L1:vmon 0.1
B_DET_HTCC_HV_SEC6_L1:pwonoff 0
B_DET_HTCC_HV_SEC6_L1:vset 0
B_DET_HTCC_HV_SEC6_L1:iset 0
B_DET_HTCC_HV_SEC6_L1:imon 1.0
B_DET_HTCC_HV_SEC6_L2:comms 0
B_DET_HTCC_HV_SEC6_L2:stat 0
B_DET_HTCC_HV_SEC6_L2:vmon 0.1
B_DET_HTCC_HV_SEC6_L2:pwonoff 0
B_DET_HTCC_HV_SEC6_L2:vset 0
B_DET_HTCC_HV_SEC6_L2:iset 0
B_DET_HTCC_HV_SEC6_L2:imon 1.0
B_DET_HTCC_HV_SEC6_L3:comms 0
B_DET_HTCC_HV_SEC6_L3:stat 0
B_DET_HTCC_HV_SEC6_L3:vmon 0.1
B_DET_HTCC_HV_SEC6_L3:pwonoff 0
B_DET_HTCC_HV_SEC6_L3:vset 0
B_DET_HTCC_HV_SEC6_L3:iset 0
B_DET_HTCC_HV_SEC6_L3:imon 1.0
B_DET_HTCC_HV_SEC6_L4:comms 0
B_DET_HTCC_HV_SEC6_L4:stat 0
B_DET_HTCC_HV_SEC6_L4:vmon 0.1
B_DET_HTCC_HV_SEC6_L4:pwonoff 0
B_DET_HTCC_HV_SEC6_L4:vset 0
B_DET_HTCC_HV_SEC6_L4:iset 0
B_DET_HTCC_HV_SEC6_L4:imon 1.0
B_DET_HTCC_HV_SEC6_R1:comms 0
B_DET_HTCC_HV_SEC6_R1:stat 0
B_DET_HTCC_HV_SEC6_R1:vmon 0.1
B_DET_HTCC_HV_SEC6_R1:pwonoff 0
B_DET_HTCC_HV_SEC6_R1:vset 0
B_DET_HTCC_HV_SEC6_R1:iset 0
B_DET_HTCC_HV_SEC6_R1:imon 1.0
B_DET_HTCC_HV_SEC6_R2:comms 0
B_DET_HTCC_HV_SEC6_R2:stat 0
B_DET_HTCC_HV_SEC6_R2:vmon 0.1
B_DET_HTCC_HV_SEC6_R2:pwonoff 0
B_DET_HTCC_HV_SEC6_R2:vset 0
B_DET_HTCC_HV_SEC6_R2:iset 0
B_DET_HTCC_HV_SEC6_R2:imon 1.0
B_DET_HTCC_HV_SEC6_R3:comms 0
B_DET_HTCC_HV_SEC6_R3:stat 0
B_DET_HTCC_HV_SEC6_R3:vmon 0.1
B_DET_HTCC_HV_SEC6_R3:pwonoff 0
B_DET_HTCC_HV_SEC6_R3:vset 0
B_DET_HTCC_HV_SEC6_R3:iset 0
B_DET_HTCC_HV_SEC6_R3:imon 1.0
B_DET_HTCC_HV_SEC6_R4:comms 0
B_DET_HTCC_HV_SEC6_R4:stat 0
B_DET_HTCC_HV_SEC6_R4:vmon 0.1
B_DET_HTCC_HV_SEC6_R4:pwonoff 0
B_DET_HTCC_HV_SEC6_R4:vset 0
B_DET_HTCC_HV_SEC6_R4:iset 0
B_DET_HTCC_HV_SEC6_R4:imon 1.0
