Simulator report for digital_clock
Sun Jun 11 21:08:25 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 10.0 ms      ;
; Simulation Netlist Size     ; 561 nodes    ;
; Simulation Coverage         ;       4.22 % ;
; Total Number of Transitions ; 303340       ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; MAX II       ;
; Device                      ; EPM570T100C5 ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Timing     ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       4.22 % ;
; Total nodes checked                                 ; 561          ;
; Total output ports checked                          ; 782          ;
; Total output ports with complete 1/0-value coverage ; 33           ;
; Total output ports with no 1/0-value coverage       ; 746          ;
; Total output ports with no 1-value coverage         ; 749          ;
; Total output ports with no 0-value coverage         ; 746          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                          ;
+-----------------------------------------+-----------------------------------------+------------------+
; Node Name                               ; Output Port Name                        ; Output Port Type ;
+-----------------------------------------+-----------------------------------------+------------------+
; |digital_clock|led_shower:inst1|DOT     ; |digital_clock|led_shower:inst1|DOT     ; regout           ;
; |digital_clock|led_shower:inst1|WLED[5] ; |digital_clock|led_shower:inst1|WLED[5] ; regout           ;
; |digital_clock|led_shower:inst1|WLED[4] ; |digital_clock|led_shower:inst1|WLED[4] ; regout           ;
; |digital_clock|led_shower:inst1|WLED[3] ; |digital_clock|led_shower:inst1|WLED[3] ; regout           ;
; |digital_clock|led_shower:inst1|WLED[2] ; |digital_clock|led_shower:inst1|WLED[2] ; regout           ;
; |digital_clock|led_shower:inst1|WLED[1] ; |digital_clock|led_shower:inst1|WLED[1] ; regout           ;
; |digital_clock|led_shower:inst1|WLED[0] ; |digital_clock|led_shower:inst1|WLED[0] ; regout           ;
; |digital_clock|timer:inst|ALARM~6       ; |digital_clock|timer:inst|ALARM~6       ; combout          ;
; |digital_clock|timer:inst|process_3~0   ; |digital_clock|timer:inst|process_3~0   ; combout          ;
; |digital_clock|timer:inst|process_3~4   ; |digital_clock|timer:inst|process_3~4   ; combout          ;
; |digital_clock|timer:inst|process_3~5   ; |digital_clock|timer:inst|process_3~5   ; combout          ;
; |digital_clock|led_shower:inst1|CNT6[0] ; |digital_clock|led_shower:inst1|CNT6[0] ; regout           ;
; |digital_clock|timer:inst|DOT4          ; |digital_clock|timer:inst|DOT4          ; regout           ;
; |digital_clock|led_shower:inst1|CNT6[2] ; |digital_clock|led_shower:inst1|CNT6[2] ; regout           ;
; |digital_clock|led_shower:inst1|CNT6[1] ; |digital_clock|led_shower:inst1|CNT6[1] ; regout           ;
; |digital_clock|timer:inst|DOT2          ; |digital_clock|led_shower:inst1|Mux10~0 ; combout          ;
; |digital_clock|led_shower:inst1|Mux9~0  ; |digital_clock|led_shower:inst1|Mux9~0  ; combout          ;
; |digital_clock|led_shower:inst1|Mux9~1  ; |digital_clock|led_shower:inst1|Mux9~1  ; combout          ;
; |digital_clock|led_shower:inst1|Mux8~0  ; |digital_clock|led_shower:inst1|Mux8~0  ; combout          ;
; |digital_clock|led_shower:inst1|Mux7~0  ; |digital_clock|led_shower:inst1|Mux7~0  ; combout          ;
; |digital_clock|timer:inst|SEC1[3]       ; |digital_clock|led_shower:inst1|Mux6~0  ; combout          ;
; |digital_clock|timer:inst|DOTARRAY[2]   ; |digital_clock|timer:inst|DOTARRAY[2]   ; regout           ;
; |digital_clock|timer:inst|DOTARRAY[4]   ; |digital_clock|timer:inst|Selector24~4  ; combout          ;
; |digital_clock|timer:inst|DOTARRAY[4]   ; |digital_clock|timer:inst|DOTARRAY[4]   ; regout           ;
; |digital_clock|scan_clk                 ; |digital_clock|scan_clk~corein          ; combout          ;
; |digital_clock|clk                      ; |digital_clock|clk~corein               ; combout          ;
; |digital_clock|DOT                      ; |digital_clock|DOT                      ; padio            ;
; |digital_clock|w[5]                     ; |digital_clock|w[5]                     ; padio            ;
; |digital_clock|w[4]                     ; |digital_clock|w[4]                     ; padio            ;
; |digital_clock|w[3]                     ; |digital_clock|w[3]                     ; padio            ;
; |digital_clock|w[2]                     ; |digital_clock|w[2]                     ; padio            ;
; |digital_clock|w[1]                     ; |digital_clock|w[1]                     ; padio            ;
; |digital_clock|w[0]                     ; |digital_clock|w[0]                     ; padio            ;
+-----------------------------------------+-----------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                                                                           ; Output Port Name                                                                                                                                                              ; Output Port Type ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; |digital_clock|led_shower:inst1|SHUJU[0]                                                                                                                            ; |digital_clock|led_shower:inst1|SHUJU[0]                                                                                                                                      ; regout           ;
; |digital_clock|led_shower:inst1|SHUJU[1]                                                                                                                            ; |digital_clock|led_shower:inst1|SHUJU[1]                                                                                                                                      ; regout           ;
; |digital_clock|led_shower:inst1|SHUJU[2]                                                                                                                            ; |digital_clock|led_shower:inst1|SHUJU[2]                                                                                                                                      ; regout           ;
; |digital_clock|led_shower:inst1|SHUJU[3]                                                                                                                            ; |digital_clock|led_shower:inst1|SHUJU[3]                                                                                                                                      ; regout           ;
; |digital_clock|led_shower:inst1|Mux14~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux14~0                                                                                                                                       ; combout          ;
; |digital_clock|led_shower:inst1|Mux15~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux15~0                                                                                                                                       ; combout          ;
; |digital_clock|led_shower:inst1|Mux16~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux16~0                                                                                                                                       ; combout          ;
; |digital_clock|led_shower:inst1|Mux17~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux17~0                                                                                                                                       ; combout          ;
; |digital_clock|led_shower:inst1|Mux18~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux18~0                                                                                                                                       ; combout          ;
; |digital_clock|led_shower:inst1|Mux19~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux19~0                                                                                                                                       ; combout          ;
; |digital_clock|led_shower:inst1|Mux20~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux20~0                                                                                                                                       ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUTCOUT1_41 ; cout1            ;
; |digital_clock|timer:inst|ALARM_MIN[1]                                                                                                                              ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|ALARM_MIN[1]                                                                                                                              ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUTCOUT1_39 ; cout1            ;
; |digital_clock|timer:inst|ALARM~0                                                                                                                                   ; |digital_clock|timer:inst|ALARM~0                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_30 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_36 ; cout1            ;
; |digital_clock|timer:inst|ALARM_MIN[2]                                                                                                                              ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|ALARM_MIN[2]                                                                                                                              ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |digital_clock|timer:inst|ALARM_MIN[3]                                                                                                                              ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|ALARM_MIN[3]                                                                                                                              ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_29 ; cout1            ;
; |digital_clock|timer:inst|ALARM~1                                                                                                                                   ; |digital_clock|timer:inst|ALARM~1                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|ALARM_MIN[5]                                                                                                                              ; |digital_clock|timer:inst|ALARM_MIN[5]                                                                                                                                        ; regout           ;
; |digital_clock|timer:inst|ALARM_MIN[4]                                                                                                                              ; |digital_clock|timer:inst|ALARM_MIN[4]                                                                                                                                        ; regout           ;
; |digital_clock|timer:inst|ALARM~2                                                                                                                                   ; |digital_clock|timer:inst|ALARM~2                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|ALARM_HOUR[1]                                                                                                                             ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|ALARM_HOUR[1]                                                                                                                             ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_34 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_36 ; cout1            ;
; |digital_clock|timer:inst|ALARM~3                                                                                                                                   ; |digital_clock|timer:inst|ALARM~3                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|ALARM~4                                                                                                                                   ; |digital_clock|timer:inst|ALARM~4                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|ALARM_HOUR[2]                                                                                                                             ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|ALARM_HOUR[2]                                                                                                                             ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_28 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_30 ; cout1            ;
; |digital_clock|timer:inst|ALARM_HOUR[3]                                                                                                                             ; |digital_clock|timer:inst|ALARM_HOUR[3]                                                                                                                                       ; regout           ;
; |digital_clock|timer:inst|ALARM~5                                                                                                                                   ; |digital_clock|timer:inst|ALARM~5                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|ALARM_HOUR[4]                                                                                                                             ; |digital_clock|timer:inst|ALARM_HOUR[4]                                                                                                                                       ; regout           ;
; |digital_clock|timer:inst|ALARM~7                                                                                                                                   ; |digital_clock|timer:inst|ALARM~7                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|process_3~1                                                                                                                               ; |digital_clock|timer:inst|process_3~1                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_SEC[3]                                                                                                                               ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|TIME_SEC[3]                                                                                                                               ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_29 ; cout1            ;
; |digital_clock|timer:inst|TIME_SEC[1]                                                                                                                               ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|TIME_SEC[1]                                                                                                                               ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUTCOUT1_39 ; cout1            ;
; |digital_clock|timer:inst|TIME_SEC[2]                                                                                                                               ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|TIME_SEC[2]                                                                                                                               ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |digital_clock|timer:inst|process_3~2                                                                                                                               ; |digital_clock|timer:inst|process_3~2                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_SEC[4]                                                                                                                               ; |digital_clock|timer:inst|TIME_SEC[4]                                                                                                                                         ; regout           ;
; |digital_clock|timer:inst|TIME_SEC[5]                                                                                                                               ; |digital_clock|timer:inst|TIME_SEC[5]                                                                                                                                         ; regout           ;
; |digital_clock|timer:inst|process_3~3                                                                                                                               ; |digital_clock|timer:inst|process_3~3                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|ALARM~8                                                                                                                                   ; |digital_clock|timer:inst|ALARM~8                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Equal5~2                                                                                                                                  ; |digital_clock|timer:inst|Equal5~2                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|Equal5~3                                                                                                                                  ; |digital_clock|timer:inst|Equal5~3                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|Equal1~2                                                                                                                                  ; |digital_clock|timer:inst|Equal1~2                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|ALARM~9                                                                                                                                   ; |digital_clock|timer:inst|ALARM~9                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|cur_state.sethour                                                                                                                         ; |digital_clock|timer:inst|cur_state.sethour                                                                                                                                   ; regout           ;
; |digital_clock|timer:inst|cur_state.setminute                                                                                                                       ; |digital_clock|timer:inst|process_3~6                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|cur_state.setminute                                                                                                                       ; |digital_clock|timer:inst|cur_state.setminute                                                                                                                                 ; regout           ;
; |digital_clock|timer:inst|MIN0[0]                                                                                                                                   ; |digital_clock|timer:inst|MIN0[0]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC1[0]                                                                                                                                   ; |digital_clock|timer:inst|SEC1[0]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC0[0]                                                                                                                                   ; |digital_clock|timer:inst|SEC0[0]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|MIN1[0]                                                                                                                                   ; |digital_clock|timer:inst|MIN1[0]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|HOUR1[0]                                                                                                                                  ; |digital_clock|timer:inst|HOUR1[0]                                                                                                                                            ; regout           ;
; |digital_clock|timer:inst|HOUR0[0]                                                                                                                                  ; |digital_clock|timer:inst|HOUR0[0]                                                                                                                                            ; regout           ;
; |digital_clock|led_shower:inst1|Mux9~2                                                                                                                              ; |digital_clock|led_shower:inst1|Mux9~2                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|MIN0[1]                                                                                                                                   ; |digital_clock|timer:inst|MIN0[1]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC1[1]                                                                                                                                   ; |digital_clock|timer:inst|SEC1[1]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC0[1]                                                                                                                                   ; |digital_clock|timer:inst|SEC0[1]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|MIN1[1]                                                                                                                                   ; |digital_clock|timer:inst|MIN1[1]                                                                                                                                             ; regout           ;
; |digital_clock|led_shower:inst1|Mux8~1                                                                                                                              ; |digital_clock|led_shower:inst1|Mux8~1                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|HOUR1[1]                                                                                                                                  ; |digital_clock|timer:inst|HOUR1[1]                                                                                                                                            ; regout           ;
; |digital_clock|timer:inst|HOUR0[1]                                                                                                                                  ; |digital_clock|timer:inst|HOUR0[1]                                                                                                                                            ; regout           ;
; |digital_clock|led_shower:inst1|Mux8~2                                                                                                                              ; |digital_clock|led_shower:inst1|Mux8~2                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|MIN0[2]                                                                                                                                   ; |digital_clock|timer:inst|MIN0[2]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC1[2]                                                                                                                                   ; |digital_clock|timer:inst|SEC1[2]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC0[2]                                                                                                                                   ; |digital_clock|timer:inst|SEC0[2]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|MIN1[2]                                                                                                                                   ; |digital_clock|timer:inst|MIN1[2]                                                                                                                                             ; regout           ;
; |digital_clock|led_shower:inst1|Mux7~1                                                                                                                              ; |digital_clock|led_shower:inst1|Mux7~1                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|HOUR0[2]                                                                                                                                  ; |digital_clock|timer:inst|HOUR0[2]                                                                                                                                            ; regout           ;
; |digital_clock|led_shower:inst1|Mux7~2                                                                                                                              ; |digital_clock|led_shower:inst1|Mux7~2                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|MIN0[3]                                                                                                                                   ; |digital_clock|timer:inst|MIN0[3]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC0[3]                                                                                                                                   ; |digital_clock|timer:inst|SEC0[3]                                                                                                                                             ; regout           ;
; |digital_clock|led_shower:inst1|Mux6~1                                                                                                                              ; |digital_clock|led_shower:inst1|Mux6~1                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|HOUR0[3]                                                                                                                                  ; |digital_clock|timer:inst|HOUR0[3]                                                                                                                                            ; regout           ;
; |digital_clock|led_shower:inst1|Mux6~2                                                                                                                              ; |digital_clock|led_shower:inst1|Mux6~2                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|TIME_SEC[0]~4                                                                                                                             ; |digital_clock|timer:inst|TIME_SEC[0]~4                                                                                                                                       ; combout          ;
; |digital_clock|timer:inst|TIME_SEC[0]                                                                                                                               ; |digital_clock|timer:inst|Equal1~3                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|TIME_SEC[0]                                                                                                                               ; |digital_clock|timer:inst|TIME_SEC[0]                                                                                                                                         ; regout           ;
; |digital_clock|timer:inst|Equal1~4                                                                                                                                  ; |digital_clock|timer:inst|Equal1~4                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|CLK11                                                                                                                                     ; |digital_clock|timer:inst|CLK11                                                                                                                                               ; regout           ;
; |digital_clock|timer:inst|TIME_MIN~3                                                                                                                                ; |digital_clock|timer:inst|TIME_MIN~3                                                                                                                                          ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~4                                                                                                                                ; |digital_clock|timer:inst|TIME_MIN~4                                                                                                                                          ; combout          ;
; |digital_clock|timer:inst|TIME_MIN[1]                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN[1]                                                                                                                                         ; regout           ;
; |digital_clock|timer:inst|Add5~0                                                                                                                                    ; |digital_clock|timer:inst|Add5~0                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add5~0                                                                                                                                    ; |digital_clock|timer:inst|Add5~2                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add5~0                                                                                                                                    ; |digital_clock|timer:inst|Add5~2COUT1_36                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|cur_state.setalarmminute                                                                                                                  ; |digital_clock|timer:inst|ALARM_MIN~1                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|cur_state.setalarmminute                                                                                                                  ; |digital_clock|timer:inst|cur_state.setalarmminute                                                                                                                            ; regout           ;
; |digital_clock|timer:inst|TIME_MIN[3]                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN[3]                                                                                                                                         ; regout           ;
; |digital_clock|timer:inst|TIME_MIN[2]                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN[2]                                                                                                                                         ; regout           ;
; |digital_clock|timer:inst|Add1~0                                                                                                                                    ; |digital_clock|timer:inst|Add1~0                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add1~1                                                                                                                                    ; |digital_clock|timer:inst|Add1~1                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add5~5                                                                                                                                    ; |digital_clock|timer:inst|Add5~5                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Equal4~0                                                                                                                                  ; |digital_clock|timer:inst|Equal4~0                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|Add5~10                                                                                                                                   ; |digital_clock|timer:inst|Add5~10                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add5~10                                                                                                                                   ; |digital_clock|timer:inst|Add5~12                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add5~10                                                                                                                                   ; |digital_clock|timer:inst|Add5~12COUT1_42                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|Add4~0                                                                                                                                    ; |digital_clock|timer:inst|Add4~0                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add4~0                                                                                                                                    ; |digital_clock|timer:inst|Add4~2                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add4~0                                                                                                                                    ; |digital_clock|timer:inst|Add4~2COUT1_31                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|cur_state.setalarmhour                                                                                                                    ; |digital_clock|timer:inst|ALARM_HOUR~1                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|cur_state.setalarmhour                                                                                                                    ; |digital_clock|timer:inst|cur_state.setalarmhour                                                                                                                              ; regout           ;
; |digital_clock|timer:inst|TIME_HOUR[1]                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR[1]                                                                                                                                        ; regout           ;
; |digital_clock|timer:inst|Add0~0                                                                                                                                    ; |digital_clock|timer:inst|Add0~0                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add0~0                                                                                                                                    ; |digital_clock|timer:inst|Add0~2                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add0~0                                                                                                                                    ; |digital_clock|timer:inst|Add0~2COUT1_31                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|TIME_HOUR~3                                                                                                                               ; |digital_clock|timer:inst|TIME_HOUR~3                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR[2]                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR[2]                                                                                                                                        ; regout           ;
; |digital_clock|timer:inst|Add4~5                                                                                                                                    ; |digital_clock|timer:inst|Add4~5                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add4~5                                                                                                                                    ; |digital_clock|timer:inst|Add4~7                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add4~5                                                                                                                                    ; |digital_clock|timer:inst|Add4~7COUT1_37                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|ALARM_HOUR[0]                                                                                                                             ; |digital_clock|timer:inst|Equal3~0                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|ALARM_HOUR[0]                                                                                                                             ; |digital_clock|timer:inst|ALARM_HOUR[0]                                                                                                                                       ; regout           ;
; |digital_clock|timer:inst|Add0~5                                                                                                                                    ; |digital_clock|timer:inst|Add0~5                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add0~5                                                                                                                                    ; |digital_clock|timer:inst|Add0~7                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add0~5                                                                                                                                    ; |digital_clock|timer:inst|Add0~7COUT1_37                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|Equal2~0                                                                                                                                  ; |digital_clock|timer:inst|Equal2~0                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|Equal2~1                                                                                                                                  ; |digital_clock|timer:inst|Equal2~1                                                                                                                                            ; combout          ;
; |digital_clock|music:inst6|\beep_pro:cnt[4]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[4]~1                                                                                                                                 ; cout0            ;
; |digital_clock|music:inst6|\beep_pro:cnt[4]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[4]~1COUT1_5                                                                                                                          ; cout1            ;
; |digital_clock|music:inst6|count[0]                                                                                                                                 ; |digital_clock|music:inst6|count[0]                                                                                                                                           ; regout           ;
; |digital_clock|music:inst6|Equal3~0                                                                                                                                 ; |digital_clock|music:inst6|Equal3~0                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|count[5]                                                                                                                                 ; |digital_clock|music:inst6|count[5]                                                                                                                                           ; regout           ;
; |digital_clock|music:inst6|count[4]                                                                                                                                 ; |digital_clock|music:inst6|count[4]                                                                                                                                           ; regout           ;
; |digital_clock|music:inst6|Mux6~0                                                                                                                                   ; |digital_clock|music:inst6|Mux6~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux6~1                                                                                                                                   ; |digital_clock|music:inst6|Mux6~1                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Equal1~0                                                                                                                                 ; |digital_clock|music:inst6|Equal1~0                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|\beep_pro:cnt[3]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[3]~1                                                                                                                                 ; cout             ;
; |digital_clock|music:inst6|Mux2~0                                                                                                                                   ; |digital_clock|music:inst6|Mux2~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux2~1                                                                                                                                   ; |digital_clock|music:inst6|Mux2~1                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|count[1]                                                                                                                                 ; |digital_clock|music:inst6|Mux0~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|count[1]                                                                                                                                 ; |digital_clock|music:inst6|count[1]                                                                                                                                           ; regout           ;
; |digital_clock|music:inst6|Mux0~1                                                                                                                                   ; |digital_clock|music:inst6|Mux0~1                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux1~0                                                                                                                                   ; |digital_clock|music:inst6|Mux1~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux1~1                                                                                                                                   ; |digital_clock|music:inst6|Mux1~1                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux1~2                                                                                                                                   ; |digital_clock|music:inst6|Mux1~2                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux1~3                                                                                                                                   ; |digital_clock|music:inst6|Mux1~3                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|WideOr0~0                                                                                                                                ; |digital_clock|music:inst6|WideOr0~0                                                                                                                                          ; combout          ;
; |digital_clock|music:inst6|count[2]                                                                                                                                 ; |digital_clock|music:inst6|Mux3~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|count[2]                                                                                                                                 ; |digital_clock|music:inst6|count[2]                                                                                                                                           ; regout           ;
; |digital_clock|music:inst6|Mux3~1                                                                                                                                   ; |digital_clock|music:inst6|Mux3~1                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux3~2                                                                                                                                   ; |digital_clock|music:inst6|Mux3~2                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux3~3                                                                                                                                   ; |digital_clock|music:inst6|Mux3~3                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|count[3]                                                                                                                                 ; |digital_clock|music:inst6|Mux5~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|count[3]                                                                                                                                 ; |digital_clock|music:inst6|count[3]                                                                                                                                           ; regout           ;
; |digital_clock|music:inst6|WideOr2~0                                                                                                                                ; |digital_clock|music:inst6|WideOr2~0                                                                                                                                          ; combout          ;
; |digital_clock|music:inst6|\beep_pro:cnt[1]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[1]~1                                                                                                                                 ; cout0            ;
; |digital_clock|music:inst6|\beep_pro:cnt[1]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[1]~1COUT1_5                                                                                                                          ; cout1            ;
; |digital_clock|music:inst6|Equal1~1                                                                                                                                 ; |digital_clock|music:inst6|Equal1~1                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|Equal1~2                                                                                                                                 ; |digital_clock|music:inst6|Equal1~2                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|WideOr1~2                                                                                                                                ; |digital_clock|music:inst6|WideOr1~2                                                                                                                                          ; combout          ;
; |digital_clock|music:inst6|WideOr1~3                                                                                                                                ; |digital_clock|music:inst6|WideOr1~3                                                                                                                                          ; combout          ;
; |digital_clock|music:inst6|WideOr1~4                                                                                                                                ; |digital_clock|music:inst6|WideOr1~4                                                                                                                                          ; combout          ;
; |digital_clock|music:inst6|\beep_pro:cnt[0]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[0]~1                                                                                                                                 ; cout0            ;
; |digital_clock|music:inst6|\beep_pro:cnt[0]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[0]~1COUT1_5                                                                                                                          ; cout1            ;
; |digital_clock|music:inst6|Equal1~3                                                                                                                                 ; |digital_clock|music:inst6|Equal1~3                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|Mux1~4                                                                                                                                   ; |digital_clock|music:inst6|Mux1~4                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|\beep_pro:cnt[2]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[2]~1                                                                                                                                 ; cout0            ;
; |digital_clock|music:inst6|\beep_pro:cnt[2]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[2]~1COUT1_5                                                                                                                          ; cout1            ;
; |digital_clock|music:inst6|Equal1~4                                                                                                                                 ; |digital_clock|music:inst6|Equal1~4                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|Equal1~5                                                                                                                                 ; |digital_clock|music:inst6|Equal1~5                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|Equal0~0                                                                                                                                 ; |digital_clock|music:inst6|Equal0~0                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|Equal0~1                                                                                                                                 ; |digital_clock|music:inst6|Equal0~1                                                                                                                                           ; combout          ;
; |digital_clock|timer:inst|Add4~10                                                                                                                                   ; |digital_clock|timer:inst|Add4~10                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add0~10                                                                                                                                   ; |digital_clock|timer:inst|Add0~10                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add2~0                                                                                                                                    ; |digital_clock|timer:inst|Add2~0                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add2~0                                                                                                                                    ; |digital_clock|timer:inst|Add2~2                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add2~0                                                                                                                                    ; |digital_clock|timer:inst|Add2~2COUT1_36                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|Add2~5                                                                                                                                    ; |digital_clock|timer:inst|Add2~5                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add2~5                                                                                                                                    ; |digital_clock|timer:inst|Add2~7                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add2~5                                                                                                                                    ; |digital_clock|timer:inst|Add2~7COUT1_42                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|Add2~10                                                                                                                                   ; |digital_clock|timer:inst|Add2~10                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|cur_state.nowtime                                                                                                                         ; |digital_clock|timer:inst|cur_state.nowtime                                                                                                                                   ; regout           ;
; |digital_clock|timer:inst|MIN1[3]                                                                                                                                   ; |digital_clock|timer:inst|Selector12~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|MIN1[3]                                                                                                                                   ; |digital_clock|timer:inst|MIN1[3]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|Selector11~0                                                                                                                              ; |digital_clock|timer:inst|Selector11~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|cur_state.alarmtime                                                                                                                       ; |digital_clock|timer:inst|WideOr0~0                                                                                                                                           ; combout          ;
; |digital_clock|timer:inst|cur_state.alarmtime                                                                                                                       ; |digital_clock|timer:inst|cur_state.alarmtime                                                                                                                                 ; regout           ;
; |digital_clock|timer:inst|SEC1[0]~4                                                                                                                                 ; |digital_clock|timer:inst|SEC1[0]~4COUT0_46                                                                                                                                   ; cout0            ;
; |digital_clock|timer:inst|SEC1[0]~4                                                                                                                                 ; |digital_clock|timer:inst|SEC1[0]~4COUT1_47                                                                                                                                   ; cout1            ;
; |digital_clock|timer:inst|Selector11~2                                                                                                                              ; |digital_clock|timer:inst|Selector11~2                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|HOUR1[2]                                                                                                                                  ; |digital_clock|timer:inst|Selector21~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|HOUR1[2]                                                                                                                                  ; |digital_clock|timer:inst|HOUR1[2]                                                                                                                                            ; regout           ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|Selector19~0                                                                                                                              ; |digital_clock|timer:inst|Selector19~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|Selector10~0                                                                                                                              ; |digital_clock|timer:inst|Selector10~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|Selector18~0                                                                                                                              ; |digital_clock|timer:inst|Selector18~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~7COUT1_43    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~16                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~16                                     ; combout          ;
; |digital_clock|timer:inst|Selector9~0                                                                                                                               ; |digital_clock|timer:inst|Selector9~0                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~7COUT1_45    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~16                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~16                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~7COUT1_43    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|Selector1~0                                                                                                                               ; |digital_clock|timer:inst|Selector1~0                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_38    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~0                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~0                                      ; combout          ;
; |digital_clock|timer:inst|Selector17~0                                                                                                                              ; |digital_clock|timer:inst|Selector17~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_40    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~0                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~0                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12COUT1_45   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_39    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~17                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~17                                     ; combout          ;
; |digital_clock|timer:inst|Selector8~0                                                                                                                               ; |digital_clock|timer:inst|Selector8~0                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12COUT1_47   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_40    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~17                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~17                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~18                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~18                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~19                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~19                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12COUT1_45   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_39    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|rtl~6                                                                                                                                                ; |digital_clock|rtl~6                                                                                                                                                          ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_40   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_32    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~1                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~1                                      ; combout          ;
; |digital_clock|timer:inst|Selector16~0                                                                                                                              ; |digital_clock|timer:inst|Selector16~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_42   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~1                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~1                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_34    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~2                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~2                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~3                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~3                                      ; combout          ;
; |digital_clock|debounce:inst3|d3                                                                                                                                    ; |digital_clock|debounce:inst3|d3                                                                                                                                              ; regout           ;
; |digital_clock|debounce:inst3|d2                                                                                                                                    ; |digital_clock|debounce:inst3|d2                                                                                                                                              ; regout           ;
; |digital_clock|debounce:inst3|d1                                                                                                                                    ; |digital_clock|debounce:inst3|d1                                                                                                                                              ; regout           ;
; |digital_clock|timer:inst|Add5~15                                                                                                                                   ; |digital_clock|timer:inst|Add5~15                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add5~15                                                                                                                                   ; |digital_clock|timer:inst|Add5~17                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add5~15                                                                                                                                   ; |digital_clock|timer:inst|Add5~17COUT1_38                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|Add5~20                                                                                                                                   ; |digital_clock|timer:inst|Add5~20                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add5~20                                                                                                                                   ; |digital_clock|timer:inst|Add5~22                                                                                                                                             ; cout             ;
; |digital_clock|timer:inst|Add4~15                                                                                                                                   ; |digital_clock|timer:inst|Add4~15                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add4~15                                                                                                                                   ; |digital_clock|timer:inst|Add4~17                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add4~15                                                                                                                                   ; |digital_clock|timer:inst|Add4~17COUT1_33                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|Add4~20                                                                                                                                   ; |digital_clock|timer:inst|Add4~20                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add4~20                                                                                                                                   ; |digital_clock|timer:inst|Add4~22                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add4~20                                                                                                                                   ; |digital_clock|timer:inst|Add4~22COUT1_35                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|Add0~15                                                                                                                                   ; |digital_clock|timer:inst|Add0~15                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add0~15                                                                                                                                   ; |digital_clock|timer:inst|Add0~17                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add0~15                                                                                                                                   ; |digital_clock|timer:inst|Add0~17COUT1_35                                                                                                                                     ; cout1            ;
; |digital_clock|music:inst6|Add2~0                                                                                                                                   ; |digital_clock|music:inst6|Add2~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Add2~0                                                                                                                                   ; |digital_clock|music:inst6|Add2~2                                                                                                                                             ; cout0            ;
; |digital_clock|music:inst6|Add2~0                                                                                                                                   ; |digital_clock|music:inst6|Add2~2COUT1_36                                                                                                                                     ; cout1            ;
; |digital_clock|music:inst6|Equal3~1                                                                                                                                 ; |digital_clock|music:inst6|Equal3~1                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|clk4hz                                                                                                                                   ; |digital_clock|music:inst6|clk4hz                                                                                                                                             ; regout           ;
; |digital_clock|music:inst6|Add2~5                                                                                                                                   ; |digital_clock|music:inst6|Add2~5                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Add2~5                                                                                                                                   ; |digital_clock|music:inst6|Add2~7                                                                                                                                             ; cout0            ;
; |digital_clock|music:inst6|Add2~5                                                                                                                                   ; |digital_clock|music:inst6|Add2~7COUT1_38                                                                                                                                     ; cout1            ;
; |digital_clock|music:inst6|Add2~10                                                                                                                                  ; |digital_clock|music:inst6|Add2~10                                                                                                                                            ; combout          ;
; |digital_clock|music:inst6|Add2~10                                                                                                                                  ; |digital_clock|music:inst6|Add2~12                                                                                                                                            ; cout0            ;
; |digital_clock|music:inst6|Add2~10                                                                                                                                  ; |digital_clock|music:inst6|Add2~12COUT1_40                                                                                                                                    ; cout1            ;
; |digital_clock|music:inst6|Add2~15                                                                                                                                  ; |digital_clock|music:inst6|Add2~15                                                                                                                                            ; combout          ;
; |digital_clock|music:inst6|Add2~20                                                                                                                                  ; |digital_clock|music:inst6|Add2~20                                                                                                                                            ; combout          ;
; |digital_clock|music:inst6|Add2~20                                                                                                                                  ; |digital_clock|music:inst6|Add2~22                                                                                                                                            ; cout0            ;
; |digital_clock|music:inst6|Add2~20                                                                                                                                  ; |digital_clock|music:inst6|Add2~22COUT1_42                                                                                                                                    ; cout1            ;
; |digital_clock|music:inst6|Add2~25                                                                                                                                  ; |digital_clock|music:inst6|Add2~25                                                                                                                                            ; combout          ;
; |digital_clock|music:inst6|Add2~25                                                                                                                                  ; |digital_clock|music:inst6|Add2~27                                                                                                                                            ; cout             ;
; |digital_clock|timer:inst|Add2~15                                                                                                                                   ; |digital_clock|timer:inst|Add2~15                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add2~15                                                                                                                                   ; |digital_clock|timer:inst|Add2~17                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add2~15                                                                                                                                   ; |digital_clock|timer:inst|Add2~17COUT1_38                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|Add2~20                                                                                                                                   ; |digital_clock|timer:inst|Add2~20                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add2~20                                                                                                                                   ; |digital_clock|timer:inst|Add2~22                                                                                                                                             ; cout             ;
; |digital_clock|debounce:inst2|d2                                                                                                                                    ; |digital_clock|debounce:inst2|d2                                                                                                                                              ; regout           ;
; |digital_clock|debounce:inst2|d1                                                                                                                                    ; |digital_clock|debounce:inst2|d1                                                                                                                                              ; regout           ;
; |digital_clock|debounce:inst2|d3                                                                                                                                    ; |digital_clock|debounce:inst2|key_output                                                                                                                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~16                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~16                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_30    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~17                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~17                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_39    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~18                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~18                                     ; combout          ;
; |digital_clock|timer:inst|SEC1[0]~9                                                                                                                                 ; |digital_clock|timer:inst|SEC1[0]~9COUT0_43                                                                                                                                   ; cout0            ;
; |digital_clock|timer:inst|SEC1[0]~9                                                                                                                                 ; |digital_clock|timer:inst|SEC1[0]~9COUT1_44                                                                                                                                   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17COUT1_49   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17COUT1_47   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_41   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17COUT1_47   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_41    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_41    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_44   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_42   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~18                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~18                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~19                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~19                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_43   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~20                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~20                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~21                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~21                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22COUT1_43   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_44   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_32   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~16                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~16                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~17                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~17                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_43   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~2                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~2                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~3                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~3                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_36   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_34   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~4                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~4                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~5                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~5                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_38   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_36   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~20                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~20                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~21                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~21                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~22                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~22                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~23                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~23                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_35    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~22                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~22                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~23                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~23                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_38   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_36    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~18                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~18                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~19                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~19                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~20                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~20                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~21                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~21                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_35    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~4                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~4                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~5                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~5                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_30   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_32   ; cout1            ;
; |digital_clock|timer:inst|TIME_MIN~17                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~17                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~18                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~18                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~19                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~19                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~20                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~20                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|Add1~2                                                                                                                                    ; |digital_clock|timer:inst|Add1~2                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~21                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~21                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~22                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~22                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~23                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~23                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~24                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~24                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|Add1~3                                                                                                                                    ; |digital_clock|timer:inst|Add1~3                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~25                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~25                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~26                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~26                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~27                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~27                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~28                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~28                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|Add5~25                                                                                                                                   ; |digital_clock|timer:inst|Add5~25                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add5~25                                                                                                                                   ; |digital_clock|timer:inst|Add5~27                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add5~25                                                                                                                                   ; |digital_clock|timer:inst|Add5~27COUT1_40                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|ALARM_MIN[0]                                                                                                                              ; |digital_clock|timer:inst|Equal4~1                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|ALARM_MIN[0]                                                                                                                              ; |digital_clock|timer:inst|ALARM_MIN[0]                                                                                                                                        ; regout           ;
; |digital_clock|timer:inst|Add0~20                                                                                                                                   ; |digital_clock|timer:inst|Add0~20                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add0~20                                                                                                                                   ; |digital_clock|timer:inst|Add0~22                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add0~20                                                                                                                                   ; |digital_clock|timer:inst|Add0~22COUT1_33                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|TIME_HOUR~13                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~13                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR~14                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~14                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR~15                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~15                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR~16                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~16                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR~17                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~17                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR~18                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~18                                                                                                                                        ; combout          ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[0]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[0]~1                                                                                                                               ; cout             ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[1]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[1]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[1]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[1]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[2]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[2]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[2]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[2]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[3]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[3]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[3]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[3]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|Equal2~0                                                                                                                                 ; |digital_clock|music:inst6|Equal2~0                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[4]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[4]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[4]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[4]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[5]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[5]~1                                                                                                                               ; cout             ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[6]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[6]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[6]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[6]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[7]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[7]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[7]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[7]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|Equal2~1                                                                                                                                 ; |digital_clock|music:inst6|Equal2~1                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[8]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[8]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[8]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[8]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[9]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[9]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[9]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[9]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[10]                                                                                                                      ; |digital_clock|music:inst6|\clk4hz_pro:cnt[10]~1                                                                                                                              ; cout             ;
; |digital_clock|music:inst6|Equal2~2                                                                                                                                 ; |digital_clock|music:inst6|Equal2~2                                                                                                                                           ; combout          ;
; |digital_clock|timer:inst|Add2~25                                                                                                                                   ; |digital_clock|timer:inst|Add2~25                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add2~25                                                                                                                                   ; |digital_clock|timer:inst|Add2~27                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add2~25                                                                                                                                   ; |digital_clock|timer:inst|Add2~27COUT1_40                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_28   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~19                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~19                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout             ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~20                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~20                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~21                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~21                                     ; combout          ;
; |digital_clock|timer:inst|SEC1[0]~14                                                                                                                                ; |digital_clock|timer:inst|SEC1[0]~14COUT0_40                                                                                                                                  ; cout0            ;
; |digital_clock|timer:inst|SEC1[0]~14                                                                                                                                ; |digital_clock|timer:inst|SEC1[0]~14COUT1_41                                                                                                                                  ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~16                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~16                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~17                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~17                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_39   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~18                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~18                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~16                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~16                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~17                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~17                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_39   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~18                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~18                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~25                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~25                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~26                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~26                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27           ; cout             ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~25                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~25                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~26                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~26                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27           ; cout             ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~22                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~22                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~23                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~23                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~22                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~22                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~23                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~23                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~24                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~24                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27           ; cout             ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~19                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~19                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~20                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~20                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~19                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~19                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~20                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~20                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_42   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_33   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_34   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_33   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_43 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                                     ; combout          ;
; |digital_clock|timer:inst|SEC1[0]~19                                                                                                                                ; |digital_clock|timer:inst|SEC1[0]~19COUT0_37                                                                                                                                  ; cout0            ;
; |digital_clock|timer:inst|SEC1[0]~19                                                                                                                                ; |digital_clock|timer:inst|SEC1[0]~19COUT1_38                                                                                                                                  ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~28                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~28                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~28                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~28                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~25                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~25                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~26                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~26                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~27                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~27                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_32   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_43 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_43 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                                      ; combout          ;
; |digital_clock|timer:inst|Equal5~4                                                                                                                                  ; |digital_clock|timer:inst|Equal5~4                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~29                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~29                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR~19                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~19                                                                                                                                        ; combout          ;
; |digital_clock|music:inst6|WideOr1~5                                                                                                                                ; |digital_clock|music:inst6|WideOr1~5                                                                                                                                          ; combout          ;
; |digital_clock|timer:inst|Selector15~3                                                                                                                              ; |digital_clock|timer:inst|Selector15~3                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|Selector23~3                                                                                                                              ; |digital_clock|timer:inst|Selector23~3                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|Selector14~3                                                                                                                              ; |digital_clock|timer:inst|Selector14~3                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|Selector22~3                                                                                                                              ; |digital_clock|timer:inst|Selector22~3                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|Selector13~3                                                                                                                              ; |digital_clock|timer:inst|Selector13~3                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|Equal1~5                                                                                                                                  ; |digital_clock|timer:inst|Equal1~5                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~30                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~30                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~30                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~30                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~28                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~28                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~31                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~31                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~31                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~31                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |digital_clock|CLK_HIGH                                                                                                                                             ; |digital_clock|CLK_HIGH~corein                                                                                                                                                ; combout          ;
; |digital_clock|EN_MUSIC                                                                                                                                             ; |digital_clock|EN_MUSIC~corein                                                                                                                                                ; combout          ;
; |digital_clock|EN_ALM                                                                                                                                               ; |digital_clock|EN_ALM~corein                                                                                                                                                  ; combout          ;
; |digital_clock|EN_REPORT                                                                                                                                            ; |digital_clock|EN_REPORT~corein                                                                                                                                               ; combout          ;
; |digital_clock|clk_quad                                                                                                                                             ; |digital_clock|clk_quad~corein                                                                                                                                                ; combout          ;
; |digital_clock|CLK_32768                                                                                                                                            ; |digital_clock|CLK_32768~corein                                                                                                                                               ; combout          ;
; |digital_clock|set_item                                                                                                                                             ; |digital_clock|set_item~corein                                                                                                                                                ; combout          ;
; |digital_clock|set_type                                                                                                                                             ; |digital_clock|set_type~corein                                                                                                                                                ; combout          ;
; |digital_clock|ALARM                                                                                                                                                ; |digital_clock|ALARM                                                                                                                                                          ; padio            ;
; |digital_clock|d[6]                                                                                                                                                 ; |digital_clock|d[6]                                                                                                                                                           ; padio            ;
; |digital_clock|d[5]                                                                                                                                                 ; |digital_clock|d[5]                                                                                                                                                           ; padio            ;
; |digital_clock|d[4]                                                                                                                                                 ; |digital_clock|d[4]                                                                                                                                                           ; padio            ;
; |digital_clock|d[3]                                                                                                                                                 ; |digital_clock|d[3]                                                                                                                                                           ; padio            ;
; |digital_clock|d[2]                                                                                                                                                 ; |digital_clock|d[2]                                                                                                                                                           ; padio            ;
; |digital_clock|d[1]                                                                                                                                                 ; |digital_clock|d[1]                                                                                                                                                           ; padio            ;
; |digital_clock|d[0]                                                                                                                                                 ; |digital_clock|d[0]                                                                                                                                                           ; padio            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                                                                           ; Output Port Name                                                                                                                                                              ; Output Port Type ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; |digital_clock|led_shower:inst1|SHUJU[0]                                                                                                                            ; |digital_clock|led_shower:inst1|SHUJU[0]                                                                                                                                      ; regout           ;
; |digital_clock|led_shower:inst1|SHUJU[1]                                                                                                                            ; |digital_clock|led_shower:inst1|SHUJU[1]                                                                                                                                      ; regout           ;
; |digital_clock|led_shower:inst1|SHUJU[2]                                                                                                                            ; |digital_clock|led_shower:inst1|SHUJU[2]                                                                                                                                      ; regout           ;
; |digital_clock|led_shower:inst1|SHUJU[3]                                                                                                                            ; |digital_clock|led_shower:inst1|SHUJU[3]                                                                                                                                      ; regout           ;
; |digital_clock|led_shower:inst1|Mux14~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux14~0                                                                                                                                       ; combout          ;
; |digital_clock|led_shower:inst1|Mux15~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux15~0                                                                                                                                       ; combout          ;
; |digital_clock|led_shower:inst1|Mux16~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux16~0                                                                                                                                       ; combout          ;
; |digital_clock|led_shower:inst1|Mux17~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux17~0                                                                                                                                       ; combout          ;
; |digital_clock|led_shower:inst1|Mux18~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux18~0                                                                                                                                       ; combout          ;
; |digital_clock|led_shower:inst1|Mux19~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux19~0                                                                                                                                       ; combout          ;
; |digital_clock|led_shower:inst1|Mux20~0                                                                                                                             ; |digital_clock|led_shower:inst1|Mux20~0                                                                                                                                       ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUTCOUT1_41 ; cout1            ;
; |digital_clock|timer:inst|ALARM_MIN[1]                                                                                                                              ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|ALARM_MIN[1]                                                                                                                              ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUTCOUT1_39 ; cout1            ;
; |digital_clock|timer:inst|ALARM~0                                                                                                                                   ; |digital_clock|timer:inst|ALARM~0                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_30 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_36 ; cout1            ;
; |digital_clock|timer:inst|ALARM_MIN[2]                                                                                                                              ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|ALARM_MIN[2]                                                                                                                              ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |digital_clock|timer:inst|ALARM_MIN[3]                                                                                                                              ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|ALARM_MIN[3]                                                                                                                              ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_29 ; cout1            ;
; |digital_clock|timer:inst|ALARM~1                                                                                                                                   ; |digital_clock|timer:inst|ALARM~1                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|ALARM_MIN[5]                                                                                                                              ; |digital_clock|timer:inst|ALARM_MIN[5]                                                                                                                                        ; regout           ;
; |digital_clock|timer:inst|ALARM_MIN[4]                                                                                                                              ; |digital_clock|timer:inst|ALARM_MIN[4]                                                                                                                                        ; regout           ;
; |digital_clock|timer:inst|ALARM~2                                                                                                                                   ; |digital_clock|timer:inst|ALARM~2                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|ALARM_HOUR[1]                                                                                                                             ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|ALARM_HOUR[1]                                                                                                                             ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_34 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_36 ; cout1            ;
; |digital_clock|timer:inst|ALARM~3                                                                                                                                   ; |digital_clock|timer:inst|ALARM~3                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|ALARM~4                                                                                                                                   ; |digital_clock|timer:inst|ALARM~4                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|ALARM_HOUR[2]                                                                                                                             ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|ALARM_HOUR[2]                                                                                                                             ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_28 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_30 ; cout1            ;
; |digital_clock|timer:inst|ALARM_HOUR[3]                                                                                                                             ; |digital_clock|timer:inst|ALARM_HOUR[3]                                                                                                                                       ; regout           ;
; |digital_clock|timer:inst|ALARM~5                                                                                                                                   ; |digital_clock|timer:inst|ALARM~5                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|ALARM_HOUR[4]                                                                                                                             ; |digital_clock|timer:inst|ALARM_HOUR[4]                                                                                                                                       ; regout           ;
; |digital_clock|timer:inst|ALARM~7                                                                                                                                   ; |digital_clock|timer:inst|ALARM~7                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|process_3~1                                                                                                                               ; |digital_clock|timer:inst|process_3~1                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_SEC[3]                                                                                                                               ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|TIME_SEC[3]                                                                                                                               ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_29 ; cout1            ;
; |digital_clock|timer:inst|TIME_SEC[1]                                                                                                                               ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|TIME_SEC[1]                                                                                                                               ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUTCOUT1_39 ; cout1            ;
; |digital_clock|timer:inst|TIME_SEC[2]                                                                                                                               ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|TIME_SEC[2]                                                                                                                               ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |digital_clock|timer:inst|process_3~2                                                                                                                               ; |digital_clock|timer:inst|process_3~2                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_SEC[4]                                                                                                                               ; |digital_clock|timer:inst|TIME_SEC[4]                                                                                                                                         ; regout           ;
; |digital_clock|timer:inst|TIME_SEC[5]                                                                                                                               ; |digital_clock|timer:inst|TIME_SEC[5]                                                                                                                                         ; regout           ;
; |digital_clock|timer:inst|process_3~3                                                                                                                               ; |digital_clock|timer:inst|process_3~3                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|Equal5~2                                                                                                                                  ; |digital_clock|timer:inst|Equal5~2                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|Equal5~3                                                                                                                                  ; |digital_clock|timer:inst|Equal5~3                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|Equal1~2                                                                                                                                  ; |digital_clock|timer:inst|Equal1~2                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|cur_state.sethour                                                                                                                         ; |digital_clock|timer:inst|cur_state.sethour                                                                                                                                   ; regout           ;
; |digital_clock|timer:inst|cur_state.setminute                                                                                                                       ; |digital_clock|timer:inst|process_3~6                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|cur_state.setminute                                                                                                                       ; |digital_clock|timer:inst|cur_state.setminute                                                                                                                                 ; regout           ;
; |digital_clock|timer:inst|MIN0[0]                                                                                                                                   ; |digital_clock|timer:inst|MIN0[0]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC1[0]                                                                                                                                   ; |digital_clock|timer:inst|SEC1[0]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC0[0]                                                                                                                                   ; |digital_clock|timer:inst|SEC0[0]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|MIN1[0]                                                                                                                                   ; |digital_clock|timer:inst|MIN1[0]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|HOUR1[0]                                                                                                                                  ; |digital_clock|timer:inst|HOUR1[0]                                                                                                                                            ; regout           ;
; |digital_clock|timer:inst|HOUR0[0]                                                                                                                                  ; |digital_clock|timer:inst|HOUR0[0]                                                                                                                                            ; regout           ;
; |digital_clock|led_shower:inst1|Mux9~2                                                                                                                              ; |digital_clock|led_shower:inst1|Mux9~2                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|MIN0[1]                                                                                                                                   ; |digital_clock|timer:inst|MIN0[1]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC1[1]                                                                                                                                   ; |digital_clock|timer:inst|SEC1[1]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC0[1]                                                                                                                                   ; |digital_clock|timer:inst|SEC0[1]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|MIN1[1]                                                                                                                                   ; |digital_clock|timer:inst|MIN1[1]                                                                                                                                             ; regout           ;
; |digital_clock|led_shower:inst1|Mux8~1                                                                                                                              ; |digital_clock|led_shower:inst1|Mux8~1                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|HOUR1[1]                                                                                                                                  ; |digital_clock|timer:inst|HOUR1[1]                                                                                                                                            ; regout           ;
; |digital_clock|timer:inst|HOUR0[1]                                                                                                                                  ; |digital_clock|timer:inst|HOUR0[1]                                                                                                                                            ; regout           ;
; |digital_clock|led_shower:inst1|Mux8~2                                                                                                                              ; |digital_clock|led_shower:inst1|Mux8~2                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|MIN0[2]                                                                                                                                   ; |digital_clock|timer:inst|MIN0[2]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC1[2]                                                                                                                                   ; |digital_clock|timer:inst|SEC1[2]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC0[2]                                                                                                                                   ; |digital_clock|timer:inst|SEC0[2]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|MIN1[2]                                                                                                                                   ; |digital_clock|timer:inst|MIN1[2]                                                                                                                                             ; regout           ;
; |digital_clock|led_shower:inst1|Mux7~1                                                                                                                              ; |digital_clock|led_shower:inst1|Mux7~1                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|HOUR0[2]                                                                                                                                  ; |digital_clock|timer:inst|HOUR0[2]                                                                                                                                            ; regout           ;
; |digital_clock|led_shower:inst1|Mux7~2                                                                                                                              ; |digital_clock|led_shower:inst1|Mux7~2                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|MIN0[3]                                                                                                                                   ; |digital_clock|timer:inst|MIN0[3]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|SEC0[3]                                                                                                                                   ; |digital_clock|timer:inst|SEC0[3]                                                                                                                                             ; regout           ;
; |digital_clock|led_shower:inst1|Mux6~1                                                                                                                              ; |digital_clock|led_shower:inst1|Mux6~1                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|HOUR0[3]                                                                                                                                  ; |digital_clock|timer:inst|HOUR0[3]                                                                                                                                            ; regout           ;
; |digital_clock|led_shower:inst1|Mux6~2                                                                                                                              ; |digital_clock|led_shower:inst1|Mux6~2                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|TIME_SEC[0]~4                                                                                                                             ; |digital_clock|timer:inst|TIME_SEC[0]~4                                                                                                                                       ; combout          ;
; |digital_clock|timer:inst|TIME_SEC[0]                                                                                                                               ; |digital_clock|timer:inst|Equal1~3                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|TIME_SEC[0]                                                                                                                               ; |digital_clock|timer:inst|TIME_SEC[0]                                                                                                                                         ; regout           ;
; |digital_clock|timer:inst|Equal1~4                                                                                                                                  ; |digital_clock|timer:inst|Equal1~4                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|CLK11                                                                                                                                     ; |digital_clock|timer:inst|CLK11                                                                                                                                               ; regout           ;
; |digital_clock|timer:inst|TIME_MIN~3                                                                                                                                ; |digital_clock|timer:inst|TIME_MIN~3                                                                                                                                          ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~4                                                                                                                                ; |digital_clock|timer:inst|TIME_MIN~4                                                                                                                                          ; combout          ;
; |digital_clock|timer:inst|TIME_MIN[1]                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN[1]                                                                                                                                         ; regout           ;
; |digital_clock|timer:inst|Add5~0                                                                                                                                    ; |digital_clock|timer:inst|Add5~0                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add5~0                                                                                                                                    ; |digital_clock|timer:inst|Add5~2                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add5~0                                                                                                                                    ; |digital_clock|timer:inst|Add5~2COUT1_36                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|cur_state.setalarmminute                                                                                                                  ; |digital_clock|timer:inst|ALARM_MIN~1                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|cur_state.setalarmminute                                                                                                                  ; |digital_clock|timer:inst|cur_state.setalarmminute                                                                                                                            ; regout           ;
; |digital_clock|timer:inst|TIME_MIN[3]                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN[3]                                                                                                                                         ; regout           ;
; |digital_clock|timer:inst|TIME_MIN[2]                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN[2]                                                                                                                                         ; regout           ;
; |digital_clock|timer:inst|Add1~0                                                                                                                                    ; |digital_clock|timer:inst|Add1~0                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add1~1                                                                                                                                    ; |digital_clock|timer:inst|Add1~1                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add5~5                                                                                                                                    ; |digital_clock|timer:inst|Add5~5                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Equal4~0                                                                                                                                  ; |digital_clock|timer:inst|Equal4~0                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|Add5~10                                                                                                                                   ; |digital_clock|timer:inst|Add5~10                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add5~10                                                                                                                                   ; |digital_clock|timer:inst|Add5~12                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add5~10                                                                                                                                   ; |digital_clock|timer:inst|Add5~12COUT1_42                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|Add4~0                                                                                                                                    ; |digital_clock|timer:inst|Add4~0                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add4~0                                                                                                                                    ; |digital_clock|timer:inst|Add4~2                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add4~0                                                                                                                                    ; |digital_clock|timer:inst|Add4~2COUT1_31                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|cur_state.setalarmhour                                                                                                                    ; |digital_clock|timer:inst|ALARM_HOUR~1                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|cur_state.setalarmhour                                                                                                                    ; |digital_clock|timer:inst|cur_state.setalarmhour                                                                                                                              ; regout           ;
; |digital_clock|timer:inst|TIME_HOUR[1]                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR[1]                                                                                                                                        ; regout           ;
; |digital_clock|timer:inst|Add0~0                                                                                                                                    ; |digital_clock|timer:inst|Add0~0                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add0~0                                                                                                                                    ; |digital_clock|timer:inst|Add0~2                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add0~0                                                                                                                                    ; |digital_clock|timer:inst|Add0~2COUT1_31                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|TIME_HOUR~3                                                                                                                               ; |digital_clock|timer:inst|TIME_HOUR~3                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR[2]                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR[2]                                                                                                                                        ; regout           ;
; |digital_clock|timer:inst|Add4~5                                                                                                                                    ; |digital_clock|timer:inst|Add4~5                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add4~5                                                                                                                                    ; |digital_clock|timer:inst|Add4~7                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add4~5                                                                                                                                    ; |digital_clock|timer:inst|Add4~7COUT1_37                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|ALARM_HOUR[0]                                                                                                                             ; |digital_clock|timer:inst|Equal3~0                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|ALARM_HOUR[0]                                                                                                                             ; |digital_clock|timer:inst|ALARM_HOUR[0]                                                                                                                                       ; regout           ;
; |digital_clock|timer:inst|Add0~5                                                                                                                                    ; |digital_clock|timer:inst|Add0~5                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add0~5                                                                                                                                    ; |digital_clock|timer:inst|Add0~7                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add0~5                                                                                                                                    ; |digital_clock|timer:inst|Add0~7COUT1_37                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|Equal2~0                                                                                                                                  ; |digital_clock|timer:inst|Equal2~0                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|Equal2~1                                                                                                                                  ; |digital_clock|timer:inst|Equal2~1                                                                                                                                            ; combout          ;
; |digital_clock|music:inst6|\beep_pro:cnt[4]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[4]~1                                                                                                                                 ; cout0            ;
; |digital_clock|music:inst6|\beep_pro:cnt[4]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[4]~1COUT1_5                                                                                                                          ; cout1            ;
; |digital_clock|music:inst6|count[0]                                                                                                                                 ; |digital_clock|music:inst6|count[0]                                                                                                                                           ; regout           ;
; |digital_clock|music:inst6|Equal3~0                                                                                                                                 ; |digital_clock|music:inst6|Equal3~0                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|count[5]                                                                                                                                 ; |digital_clock|music:inst6|count[5]                                                                                                                                           ; regout           ;
; |digital_clock|music:inst6|count[4]                                                                                                                                 ; |digital_clock|music:inst6|count[4]                                                                                                                                           ; regout           ;
; |digital_clock|music:inst6|Mux6~0                                                                                                                                   ; |digital_clock|music:inst6|Mux6~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux6~1                                                                                                                                   ; |digital_clock|music:inst6|Mux6~1                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Equal1~0                                                                                                                                 ; |digital_clock|music:inst6|Equal1~0                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|\beep_pro:cnt[3]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[3]~1                                                                                                                                 ; cout             ;
; |digital_clock|music:inst6|Mux2~0                                                                                                                                   ; |digital_clock|music:inst6|Mux2~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux2~1                                                                                                                                   ; |digital_clock|music:inst6|Mux2~1                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|count[1]                                                                                                                                 ; |digital_clock|music:inst6|Mux0~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|count[1]                                                                                                                                 ; |digital_clock|music:inst6|count[1]                                                                                                                                           ; regout           ;
; |digital_clock|music:inst6|Mux0~1                                                                                                                                   ; |digital_clock|music:inst6|Mux0~1                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux1~0                                                                                                                                   ; |digital_clock|music:inst6|Mux1~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux1~1                                                                                                                                   ; |digital_clock|music:inst6|Mux1~1                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux1~2                                                                                                                                   ; |digital_clock|music:inst6|Mux1~2                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux1~3                                                                                                                                   ; |digital_clock|music:inst6|Mux1~3                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|WideOr0~0                                                                                                                                ; |digital_clock|music:inst6|WideOr0~0                                                                                                                                          ; combout          ;
; |digital_clock|music:inst6|count[2]                                                                                                                                 ; |digital_clock|music:inst6|Mux3~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|count[2]                                                                                                                                 ; |digital_clock|music:inst6|count[2]                                                                                                                                           ; regout           ;
; |digital_clock|music:inst6|Mux3~1                                                                                                                                   ; |digital_clock|music:inst6|Mux3~1                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux3~2                                                                                                                                   ; |digital_clock|music:inst6|Mux3~2                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Mux3~3                                                                                                                                   ; |digital_clock|music:inst6|Mux3~3                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|count[3]                                                                                                                                 ; |digital_clock|music:inst6|Mux5~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|count[3]                                                                                                                                 ; |digital_clock|music:inst6|count[3]                                                                                                                                           ; regout           ;
; |digital_clock|music:inst6|WideOr2~0                                                                                                                                ; |digital_clock|music:inst6|WideOr2~0                                                                                                                                          ; combout          ;
; |digital_clock|music:inst6|\beep_pro:cnt[1]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[1]~1                                                                                                                                 ; cout0            ;
; |digital_clock|music:inst6|\beep_pro:cnt[1]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[1]~1COUT1_5                                                                                                                          ; cout1            ;
; |digital_clock|music:inst6|Equal1~1                                                                                                                                 ; |digital_clock|music:inst6|Equal1~1                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|Equal1~2                                                                                                                                 ; |digital_clock|music:inst6|Equal1~2                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|WideOr1~2                                                                                                                                ; |digital_clock|music:inst6|WideOr1~2                                                                                                                                          ; combout          ;
; |digital_clock|music:inst6|WideOr1~3                                                                                                                                ; |digital_clock|music:inst6|WideOr1~3                                                                                                                                          ; combout          ;
; |digital_clock|music:inst6|WideOr1~4                                                                                                                                ; |digital_clock|music:inst6|WideOr1~4                                                                                                                                          ; combout          ;
; |digital_clock|music:inst6|\beep_pro:cnt[0]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[0]~1                                                                                                                                 ; cout0            ;
; |digital_clock|music:inst6|\beep_pro:cnt[0]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[0]~1COUT1_5                                                                                                                          ; cout1            ;
; |digital_clock|music:inst6|Equal1~3                                                                                                                                 ; |digital_clock|music:inst6|Equal1~3                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|Mux1~4                                                                                                                                   ; |digital_clock|music:inst6|Mux1~4                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|\beep_pro:cnt[2]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[2]~1                                                                                                                                 ; cout0            ;
; |digital_clock|music:inst6|\beep_pro:cnt[2]                                                                                                                         ; |digital_clock|music:inst6|\beep_pro:cnt[2]~1COUT1_5                                                                                                                          ; cout1            ;
; |digital_clock|music:inst6|Equal1~4                                                                                                                                 ; |digital_clock|music:inst6|Equal1~4                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|Equal1~5                                                                                                                                 ; |digital_clock|music:inst6|Equal1~5                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|Equal0~0                                                                                                                                 ; |digital_clock|music:inst6|Equal0~0                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|Equal0~1                                                                                                                                 ; |digital_clock|music:inst6|Equal0~1                                                                                                                                           ; combout          ;
; |digital_clock|timer:inst|Add4~10                                                                                                                                   ; |digital_clock|timer:inst|Add4~10                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add0~10                                                                                                                                   ; |digital_clock|timer:inst|Add0~10                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add2~0                                                                                                                                    ; |digital_clock|timer:inst|Add2~0                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add2~0                                                                                                                                    ; |digital_clock|timer:inst|Add2~2                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add2~0                                                                                                                                    ; |digital_clock|timer:inst|Add2~2COUT1_36                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|Add2~5                                                                                                                                    ; |digital_clock|timer:inst|Add2~5                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|Add2~5                                                                                                                                    ; |digital_clock|timer:inst|Add2~7                                                                                                                                              ; cout0            ;
; |digital_clock|timer:inst|Add2~5                                                                                                                                    ; |digital_clock|timer:inst|Add2~7COUT1_42                                                                                                                                      ; cout1            ;
; |digital_clock|timer:inst|Add2~10                                                                                                                                   ; |digital_clock|timer:inst|Add2~10                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|cur_state.nowtime                                                                                                                         ; |digital_clock|timer:inst|cur_state.nowtime                                                                                                                                   ; regout           ;
; |digital_clock|timer:inst|MIN1[3]                                                                                                                                   ; |digital_clock|timer:inst|Selector12~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|MIN1[3]                                                                                                                                   ; |digital_clock|timer:inst|MIN1[3]                                                                                                                                             ; regout           ;
; |digital_clock|timer:inst|Selector11~0                                                                                                                              ; |digital_clock|timer:inst|Selector11~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|cur_state.alarmtime                                                                                                                       ; |digital_clock|timer:inst|WideOr0~0                                                                                                                                           ; combout          ;
; |digital_clock|timer:inst|cur_state.alarmtime                                                                                                                       ; |digital_clock|timer:inst|cur_state.alarmtime                                                                                                                                 ; regout           ;
; |digital_clock|timer:inst|SEC1[0]~4                                                                                                                                 ; |digital_clock|timer:inst|SEC1[0]~4COUT0_46                                                                                                                                   ; cout0            ;
; |digital_clock|timer:inst|SEC1[0]~4                                                                                                                                 ; |digital_clock|timer:inst|SEC1[0]~4COUT1_47                                                                                                                                   ; cout1            ;
; |digital_clock|timer:inst|Selector11~2                                                                                                                              ; |digital_clock|timer:inst|Selector11~2                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|HOUR1[2]                                                                                                                                  ; |digital_clock|timer:inst|Selector21~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|HOUR1[2]                                                                                                                                  ; |digital_clock|timer:inst|HOUR1[2]                                                                                                                                            ; regout           ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|Selector19~0                                                                                                                              ; |digital_clock|timer:inst|Selector19~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|Selector10~0                                                                                                                              ; |digital_clock|timer:inst|Selector10~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|Selector18~0                                                                                                                              ; |digital_clock|timer:inst|Selector18~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~7COUT1_43    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~16                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~16                                     ; combout          ;
; |digital_clock|timer:inst|Selector9~0                                                                                                                               ; |digital_clock|timer:inst|Selector9~0                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~7COUT1_45    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~16                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~16                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~7COUT1_43    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|Selector1~0                                                                                                                               ; |digital_clock|timer:inst|Selector1~0                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_38    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~0                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~0                                      ; combout          ;
; |digital_clock|timer:inst|Selector17~0                                                                                                                              ; |digital_clock|timer:inst|Selector17~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_40    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~0                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~0                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12COUT1_45   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_39    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~17                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~17                                     ; combout          ;
; |digital_clock|timer:inst|Selector8~0                                                                                                                               ; |digital_clock|timer:inst|Selector8~0                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12COUT1_47   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_40    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~17                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~17                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~18                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~18                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~19                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~19                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12COUT1_45   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_39    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |digital_clock|rtl~6                                                                                                                                                ; |digital_clock|rtl~6                                                                                                                                                          ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_40   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_32    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~1                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~1                                      ; combout          ;
; |digital_clock|timer:inst|Selector16~0                                                                                                                              ; |digital_clock|timer:inst|Selector16~0                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_42   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~1                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~1                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_34    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~2                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~2                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~3                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~3                                      ; combout          ;
; |digital_clock|debounce:inst3|d3                                                                                                                                    ; |digital_clock|debounce:inst3|d3                                                                                                                                              ; regout           ;
; |digital_clock|debounce:inst3|d2                                                                                                                                    ; |digital_clock|debounce:inst3|d2                                                                                                                                              ; regout           ;
; |digital_clock|debounce:inst3|d1                                                                                                                                    ; |digital_clock|debounce:inst3|d1                                                                                                                                              ; regout           ;
; |digital_clock|timer:inst|Add5~15                                                                                                                                   ; |digital_clock|timer:inst|Add5~15                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add5~15                                                                                                                                   ; |digital_clock|timer:inst|Add5~17                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add5~15                                                                                                                                   ; |digital_clock|timer:inst|Add5~17COUT1_38                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|Add5~20                                                                                                                                   ; |digital_clock|timer:inst|Add5~20                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add5~20                                                                                                                                   ; |digital_clock|timer:inst|Add5~22                                                                                                                                             ; cout             ;
; |digital_clock|timer:inst|Add4~15                                                                                                                                   ; |digital_clock|timer:inst|Add4~15                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add4~15                                                                                                                                   ; |digital_clock|timer:inst|Add4~17                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add4~15                                                                                                                                   ; |digital_clock|timer:inst|Add4~17COUT1_33                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|Add4~20                                                                                                                                   ; |digital_clock|timer:inst|Add4~20                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add4~20                                                                                                                                   ; |digital_clock|timer:inst|Add4~22                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add4~20                                                                                                                                   ; |digital_clock|timer:inst|Add4~22COUT1_35                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|Add0~15                                                                                                                                   ; |digital_clock|timer:inst|Add0~15                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add0~15                                                                                                                                   ; |digital_clock|timer:inst|Add0~17                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add0~15                                                                                                                                   ; |digital_clock|timer:inst|Add0~17COUT1_35                                                                                                                                     ; cout1            ;
; |digital_clock|music:inst6|Add2~0                                                                                                                                   ; |digital_clock|music:inst6|Add2~0                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Add2~0                                                                                                                                   ; |digital_clock|music:inst6|Add2~2                                                                                                                                             ; cout0            ;
; |digital_clock|music:inst6|Add2~0                                                                                                                                   ; |digital_clock|music:inst6|Add2~2COUT1_36                                                                                                                                     ; cout1            ;
; |digital_clock|music:inst6|Equal3~1                                                                                                                                 ; |digital_clock|music:inst6|Equal3~1                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|clk4hz                                                                                                                                   ; |digital_clock|music:inst6|clk4hz                                                                                                                                             ; regout           ;
; |digital_clock|music:inst6|Add2~5                                                                                                                                   ; |digital_clock|music:inst6|Add2~5                                                                                                                                             ; combout          ;
; |digital_clock|music:inst6|Add2~5                                                                                                                                   ; |digital_clock|music:inst6|Add2~7                                                                                                                                             ; cout0            ;
; |digital_clock|music:inst6|Add2~5                                                                                                                                   ; |digital_clock|music:inst6|Add2~7COUT1_38                                                                                                                                     ; cout1            ;
; |digital_clock|music:inst6|Add2~10                                                                                                                                  ; |digital_clock|music:inst6|Add2~10                                                                                                                                            ; combout          ;
; |digital_clock|music:inst6|Add2~10                                                                                                                                  ; |digital_clock|music:inst6|Add2~12                                                                                                                                            ; cout0            ;
; |digital_clock|music:inst6|Add2~10                                                                                                                                  ; |digital_clock|music:inst6|Add2~12COUT1_40                                                                                                                                    ; cout1            ;
; |digital_clock|music:inst6|Add2~15                                                                                                                                  ; |digital_clock|music:inst6|Add2~15                                                                                                                                            ; combout          ;
; |digital_clock|music:inst6|Add2~20                                                                                                                                  ; |digital_clock|music:inst6|Add2~20                                                                                                                                            ; combout          ;
; |digital_clock|music:inst6|Add2~20                                                                                                                                  ; |digital_clock|music:inst6|Add2~22                                                                                                                                            ; cout0            ;
; |digital_clock|music:inst6|Add2~20                                                                                                                                  ; |digital_clock|music:inst6|Add2~22COUT1_42                                                                                                                                    ; cout1            ;
; |digital_clock|music:inst6|Add2~25                                                                                                                                  ; |digital_clock|music:inst6|Add2~25                                                                                                                                            ; combout          ;
; |digital_clock|music:inst6|Add2~25                                                                                                                                  ; |digital_clock|music:inst6|Add2~27                                                                                                                                            ; cout             ;
; |digital_clock|timer:inst|Add2~15                                                                                                                                   ; |digital_clock|timer:inst|Add2~15                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add2~15                                                                                                                                   ; |digital_clock|timer:inst|Add2~17                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add2~15                                                                                                                                   ; |digital_clock|timer:inst|Add2~17COUT1_38                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|Add2~20                                                                                                                                   ; |digital_clock|timer:inst|Add2~20                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add2~20                                                                                                                                   ; |digital_clock|timer:inst|Add2~22                                                                                                                                             ; cout             ;
; |digital_clock|debounce:inst2|d2                                                                                                                                    ; |digital_clock|debounce:inst2|d2                                                                                                                                              ; regout           ;
; |digital_clock|debounce:inst2|d1                                                                                                                                    ; |digital_clock|debounce:inst2|d1                                                                                                                                              ; regout           ;
; |digital_clock|debounce:inst2|d3                                                                                                                                    ; |digital_clock|debounce:inst2|key_output                                                                                                                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~16                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~16                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_30    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~17                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~17                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_39    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~18                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~18                                     ; combout          ;
; |digital_clock|timer:inst|SEC1[0]~9                                                                                                                                 ; |digital_clock|timer:inst|SEC1[0]~9COUT0_43                                                                                                                                   ; cout0            ;
; |digital_clock|timer:inst|SEC1[0]~9                                                                                                                                 ; |digital_clock|timer:inst|SEC1[0]~9COUT1_44                                                                                                                                   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17COUT1_49   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17COUT1_47   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_41   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17COUT1_47   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_41    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_41    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_44   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_42   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~18                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~18                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~19                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~19                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_43   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~20                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~20                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~21                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~21                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22COUT1_43   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_44   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_32   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~16                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~16                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~17                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~17                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_43   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~2                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~2                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~3                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~3                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_36   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_34   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~4                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~4                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~5                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~5                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_38   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_36   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~20                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~20                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~21                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~21                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~22                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~22                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~23                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~23                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_35    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~22                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~22                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~23                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~23                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_38   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_36    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~18                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~18                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~19                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~19                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~20                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~20                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~21                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~21                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_35    ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~4                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~4                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~5                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~5                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_30   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_32   ; cout1            ;
; |digital_clock|timer:inst|TIME_MIN~17                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~17                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~18                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~18                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~19                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~19                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~20                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~20                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|Add1~2                                                                                                                                    ; |digital_clock|timer:inst|Add1~2                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~21                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~21                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~22                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~22                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~23                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~23                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~24                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~24                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|Add1~3                                                                                                                                    ; |digital_clock|timer:inst|Add1~3                                                                                                                                              ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~25                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~25                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~26                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~26                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~27                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~27                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~28                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~28                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|Add5~25                                                                                                                                   ; |digital_clock|timer:inst|Add5~25                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add5~25                                                                                                                                   ; |digital_clock|timer:inst|Add5~27                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add5~25                                                                                                                                   ; |digital_clock|timer:inst|Add5~27COUT1_40                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|ALARM_MIN[0]                                                                                                                              ; |digital_clock|timer:inst|Equal4~1                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|ALARM_MIN[0]                                                                                                                              ; |digital_clock|timer:inst|ALARM_MIN[0]                                                                                                                                        ; regout           ;
; |digital_clock|timer:inst|Add0~20                                                                                                                                   ; |digital_clock|timer:inst|Add0~20                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add0~20                                                                                                                                   ; |digital_clock|timer:inst|Add0~22                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add0~20                                                                                                                                   ; |digital_clock|timer:inst|Add0~22COUT1_33                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|TIME_HOUR~13                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~13                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR~14                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~14                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR~15                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~15                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR~16                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~16                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR~17                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~17                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR~18                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~18                                                                                                                                        ; combout          ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[0]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[0]~1                                                                                                                               ; cout             ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[1]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[1]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[1]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[1]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[2]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[2]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[2]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[2]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[3]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[3]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[3]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[3]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|Equal2~0                                                                                                                                 ; |digital_clock|music:inst6|Equal2~0                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[4]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[4]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[4]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[4]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[5]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[5]~1                                                                                                                               ; cout             ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[6]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[6]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[6]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[6]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[7]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[7]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[7]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[7]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|Equal2~1                                                                                                                                 ; |digital_clock|music:inst6|Equal2~1                                                                                                                                           ; combout          ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[8]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[8]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[8]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[8]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[9]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[9]~1                                                                                                                               ; cout0            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[9]                                                                                                                       ; |digital_clock|music:inst6|\clk4hz_pro:cnt[9]~1COUT1_5                                                                                                                        ; cout1            ;
; |digital_clock|music:inst6|\clk4hz_pro:cnt[10]                                                                                                                      ; |digital_clock|music:inst6|\clk4hz_pro:cnt[10]~1                                                                                                                              ; cout             ;
; |digital_clock|music:inst6|Equal2~2                                                                                                                                 ; |digital_clock|music:inst6|Equal2~2                                                                                                                                           ; combout          ;
; |digital_clock|timer:inst|Add2~25                                                                                                                                   ; |digital_clock|timer:inst|Add2~25                                                                                                                                             ; combout          ;
; |digital_clock|timer:inst|Add2~25                                                                                                                                   ; |digital_clock|timer:inst|Add2~27                                                                                                                                             ; cout0            ;
; |digital_clock|timer:inst|Add2~25                                                                                                                                   ; |digital_clock|timer:inst|Add2~27COUT1_40                                                                                                                                     ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_28   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~19                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~19                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout             ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~20                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~20                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~21                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~21                                     ; combout          ;
; |digital_clock|timer:inst|SEC1[0]~14                                                                                                                                ; |digital_clock|timer:inst|SEC1[0]~14COUT0_40                                                                                                                                  ; cout0            ;
; |digital_clock|timer:inst|SEC1[0]~14                                                                                                                                ; |digital_clock|timer:inst|SEC1[0]~14COUT1_41                                                                                                                                  ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~16                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~16                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~17                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~17                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_39   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~18                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~18                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~16                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~16                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~17                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~17                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_39   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~18                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~18                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~25                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~25                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~26                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~26                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27           ; cout             ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~25                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~25                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~26                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~26                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27           ; cout             ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~22                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~22                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~23                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~23                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~22                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~22                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~23                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~23                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~24                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~24                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27           ; cout             ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~19                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~19                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~20                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~20                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~19                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~19                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~20                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~20                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                            ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                            ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_42   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_33   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_34   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_33   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_43 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                                     ; combout          ;
; |digital_clock|timer:inst|SEC1[0]~19                                                                                                                                ; |digital_clock|timer:inst|SEC1[0]~19COUT0_37                                                                                                                                  ; cout0            ;
; |digital_clock|timer:inst|SEC1[0]~19                                                                                                                                ; |digital_clock|timer:inst|SEC1[0]~19COUT1_38                                                                                                                                  ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~28                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~28                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~28                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~28                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~25                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~25                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~26                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~26                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~27                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~27                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_32   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_43 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_35   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_43 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                            ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                                      ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                            ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                                      ; combout          ;
; |digital_clock|timer:inst|Equal5~4                                                                                                                                  ; |digital_clock|timer:inst|Equal5~4                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|TIME_MIN~29                                                                                                                               ; |digital_clock|timer:inst|TIME_MIN~29                                                                                                                                         ; combout          ;
; |digital_clock|timer:inst|TIME_HOUR~19                                                                                                                              ; |digital_clock|timer:inst|TIME_HOUR~19                                                                                                                                        ; combout          ;
; |digital_clock|music:inst6|WideOr1~5                                                                                                                                ; |digital_clock|music:inst6|WideOr1~5                                                                                                                                          ; combout          ;
; |digital_clock|timer:inst|Selector15~3                                                                                                                              ; |digital_clock|timer:inst|Selector15~3                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|Selector23~3                                                                                                                              ; |digital_clock|timer:inst|Selector23~3                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|Selector14~3                                                                                                                              ; |digital_clock|timer:inst|Selector14~3                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|Selector22~3                                                                                                                              ; |digital_clock|timer:inst|Selector22~3                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|Selector13~3                                                                                                                              ; |digital_clock|timer:inst|Selector13~3                                                                                                                                        ; combout          ;
; |digital_clock|timer:inst|Equal1~5                                                                                                                                  ; |digital_clock|timer:inst|Equal1~5                                                                                                                                            ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                           ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~30                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~30                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~30                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~30                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~28                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~28                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                           ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                           ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~31                           ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~31                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~31                           ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~31                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                           ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                                     ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |digital_clock|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |digital_clock|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |digital_clock|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |digital_clock|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |digital_clock|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27 ; |digital_clock|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27 ; |digital_clock|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27 ; |digital_clock|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |digital_clock|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |digital_clock|CLK_HIGH                                                                                                                                             ; |digital_clock|CLK_HIGH~corein                                                                                                                                                ; combout          ;
; |digital_clock|EN_MUSIC                                                                                                                                             ; |digital_clock|EN_MUSIC~corein                                                                                                                                                ; combout          ;
; |digital_clock|EN_ALM                                                                                                                                               ; |digital_clock|EN_ALM~corein                                                                                                                                                  ; combout          ;
; |digital_clock|EN_REPORT                                                                                                                                            ; |digital_clock|EN_REPORT~corein                                                                                                                                               ; combout          ;
; |digital_clock|clk_quad                                                                                                                                             ; |digital_clock|clk_quad~corein                                                                                                                                                ; combout          ;
; |digital_clock|CLK_32768                                                                                                                                            ; |digital_clock|CLK_32768~corein                                                                                                                                               ; combout          ;
; |digital_clock|set_item                                                                                                                                             ; |digital_clock|set_item~corein                                                                                                                                                ; combout          ;
; |digital_clock|set_type                                                                                                                                             ; |digital_clock|set_type~corein                                                                                                                                                ; combout          ;
; |digital_clock|d[6]                                                                                                                                                 ; |digital_clock|d[6]                                                                                                                                                           ; padio            ;
; |digital_clock|d[5]                                                                                                                                                 ; |digital_clock|d[5]                                                                                                                                                           ; padio            ;
; |digital_clock|d[4]                                                                                                                                                 ; |digital_clock|d[4]                                                                                                                                                           ; padio            ;
; |digital_clock|d[3]                                                                                                                                                 ; |digital_clock|d[3]                                                                                                                                                           ; padio            ;
; |digital_clock|d[2]                                                                                                                                                 ; |digital_clock|d[2]                                                                                                                                                           ; padio            ;
; |digital_clock|d[1]                                                                                                                                                 ; |digital_clock|d[1]                                                                                                                                                           ; padio            ;
; |digital_clock|d[0]                                                                                                                                                 ; |digital_clock|d[0]                                                                                                                                                           ; padio            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Sun Jun 11 21:08:24 2017
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off digital_clock -c digital_clock
Info: Using vector source file "F:/quartus/digital_clock/digital_clock.vwf"
Warning: Ignored node in vector source file. Can't find corresponding node name "hour0[3]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "hour0[2]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "hour0[1]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "hour0[0]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "hour1[3]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "hour1[2]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "hour1[1]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "hour1[0]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "min0[3]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "min0[2]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "min0[1]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "min0[0]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "min1[3]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "min1[2]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "min1[1]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "min1[0]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "sec0[3]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "sec0[2]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "sec0[1]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "sec0[0]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "sec1[3]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "sec1[2]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "sec1[1]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "sec1[0]" in design.
Warning: Can't find signal in vector source file for input pin "|digital_clock|CLK_HIGH"
Warning: Can't find signal in vector source file for input pin "|digital_clock|clk_quad"
Warning: Can't find signal in vector source file for input pin "|digital_clock|CLK_32768"
Info: Inverted registers were found during simulation
    Info: Register: |digital_clock|timer:inst|ALARM_HOUR[2]
    Info: Register: |digital_clock|timer:inst|ALARM_HOUR[3]
    Info: Register: |digital_clock|timer:inst|CLK11
    Info: Register: |digital_clock|debounce:inst3|d3
    Info: Register: |digital_clock|debounce:inst3|d2
    Info: Register: |digital_clock|debounce:inst3|d1
    Info: Register: |digital_clock|debounce:inst2|d2
    Info: Register: |digital_clock|debounce:inst2|d1
    Info: Register: |digital_clock|debounce:inst2|d3
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is       4.22 %
Info: Number of transitions in simulation is 303340
Info: Quartus II Simulator was successful. 0 errors, 27 warnings
    Info: Peak virtual memory: 176 megabytes
    Info: Processing ended: Sun Jun 11 21:08:25 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


