TimeQuest Timing Analyzer report for Project2
Wed Dec 03 03:32:16 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock10'
 13. Slow Model Hold: 'Clock10'
 14. Slow Model Minimum Pulse Width: 'Clock10'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'Clock10'
 25. Fast Model Hold: 'Clock10'
 26. Fast Model Minimum Pulse Width: 'Clock10'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Wed Dec 03 03:32:14 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock10    ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 158.1 MHz ; 158.1 MHz       ; Clock10    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 93.675 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.445 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 48.889 ; 0.000               ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                                                                          ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 93.675 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 6.364      ;
; 93.682 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.356      ;
; 93.732 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.306      ;
; 93.765 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.273      ;
; 93.784 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 6.255      ;
; 93.890 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 6.149      ;
; 93.897 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.141      ;
; 93.899 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.139      ;
; 93.906 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 6.131      ;
; 93.947 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.091      ;
; 93.956 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 6.081      ;
; 93.980 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.058      ;
; 93.989 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 6.048      ;
; 93.999 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 6.040      ;
; 94.008 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.030      ;
; 94.032 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 6.007      ;
; 94.039 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.999      ;
; 94.055 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.983      ;
; 94.062 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 5.975      ;
; 94.080 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 5.959      ;
; 94.087 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.951      ;
; 94.089 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.949      ;
; 94.100 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 5.939      ;
; 94.107 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.931      ;
; 94.112 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 5.925      ;
; 94.122 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.916      ;
; 94.137 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.901      ;
; 94.141 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 5.898      ;
; 94.145 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 5.892      ;
; 94.149 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.889      ;
; 94.157 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.881      ;
; 94.164 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.874      ;
; 94.170 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.868      ;
; 94.172 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.866      ;
; 94.189 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 5.850      ;
; 94.190 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.848      ;
; 94.195 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 5.844      ;
; 94.202 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.836      ;
; 94.209 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.829      ;
; 94.209 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 5.830      ;
; 94.252 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.786      ;
; 94.285 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.753      ;
; 94.304 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 5.735      ;
; 94.322 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 5.717      ;
; 94.329 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.709      ;
; 94.364 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.674      ;
; 94.373 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 5.664      ;
; 94.379 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.659      ;
; 94.387 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.651      ;
; 94.396 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 5.641      ;
; 94.407 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; 0.006      ; 5.637      ;
; 94.407 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; 0.006      ; 5.637      ;
; 94.412 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.626      ;
; 94.424 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.614      ;
; 94.431 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 5.608      ;
; 94.433 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 5.604      ;
; 94.436 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 5.607      ;
; 94.439 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 5.604      ;
; 94.457 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 5.582      ;
; 94.464 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.574      ;
; 94.506 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.532      ;
; 94.508 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 5.535      ;
; 94.508 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 5.535      ;
; 94.514 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.524      ;
; 94.529 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.509      ;
; 94.529 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 5.508      ;
; 94.547 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.491      ;
; 94.552 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 5.485      ;
; 94.554 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.484      ;
; 94.566 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.472      ;
; 94.566 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 5.473      ;
; 94.574 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.464      ;
; 94.577 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.461      ;
; 94.589 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 5.448      ;
; 94.597 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.441      ;
; 94.613 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; 0.006      ; 5.431      ;
; 94.613 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; 0.006      ; 5.431      ;
; 94.614 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.424      ;
; 94.634 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.404      ;
; 94.638 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; 0.006      ; 5.406      ;
; 94.638 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; 0.006      ; 5.406      ;
; 94.642 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 5.401      ;
; 94.645 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; 0.006      ; 5.399      ;
; 94.645 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; 0.006      ; 5.399      ;
; 94.645 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 5.398      ;
; 94.667 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 5.376      ;
; 94.669 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.369      ;
; 94.670 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 5.373      ;
; 94.674 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 5.369      ;
; 94.677 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 5.366      ;
; 94.684 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; 0.006      ; 5.360      ;
; 94.684 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; 0.006      ; 5.360      ;
; 94.691 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.347      ;
; 94.691 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.347      ;
; 94.691 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.347      ;
; 94.691 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.347      ;
; 94.691 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.347      ;
; 94.691 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.347      ;
; 94.691 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.347      ;
; 94.691 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.347      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                                                                                ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; ClkDivider:clkdi|counter[0]                                  ; ClkDivider:clkdi|counter[0]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[8]                 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[8]                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]             ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]        ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM1 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM1 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]                 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]                 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ClkDivider:clkdi|clkReg                                      ; ClkDivider:clkdi|clkReg                                      ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg                 ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; ClkDivider:clkdi|counter[31]                                 ; ClkDivider:clkdi|counter[31]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[31]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[31]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.968 ; ClkDivider:clkdi|counter[23]                                 ; ClkDivider:clkdi|counter[23]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; ClkDivider:clkdi|counter[15]                                 ; ClkDivider:clkdi|counter[15]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; ClkDivider:clkdi|counter[1]                                  ; ClkDivider:clkdi|counter[1]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; ClkDivider:clkdi|counter[9]                                  ; ClkDivider:clkdi|counter[9]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]             ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[4]             ; IO_controller:ioCtrl|ClkDivider:msClk|counter[4]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; ClkDivider:clkdi|counter[17]                                 ; ClkDivider:clkdi|counter[17]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]             ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; ClkDivider:clkdi|counter[25]                                 ; ClkDivider:clkdi|counter[25]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; ClkDivider:clkdi|counter[2]                                  ; ClkDivider:clkdi|counter[2]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[9]             ; IO_controller:ioCtrl|ClkDivider:msClk|counter[9]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; ClkDivider:clkdi|counter[4]                                  ; ClkDivider:clkdi|counter[4]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[27]                                 ; ClkDivider:clkdi|counter[27]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[29]                                 ; ClkDivider:clkdi|counter[29]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[30]                                 ; ClkDivider:clkdi|counter[30]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[7]                                  ; ClkDivider:clkdi|counter[7]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[29]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[29]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.982 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]        ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM7 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.268      ;
; 1.007 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[6]             ; IO_controller:ioCtrl|ClkDivider:msClk|counter[6]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.293      ;
; 1.011 ; ClkDivider:clkdi|counter[8]                                  ; ClkDivider:clkdi|counter[8]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; ClkDivider:clkdi|counter[10]                                 ; ClkDivider:clkdi|counter[10]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; ClkDivider:clkdi|counter[26]                                 ; ClkDivider:clkdi|counter[26]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; ClkDivider:clkdi|counter[5]                                  ; ClkDivider:clkdi|counter[5]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; ClkDivider:clkdi|counter[28]                                 ; ClkDivider:clkdi|counter[28]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; ClkDivider:clkdi|counter[3]                                  ; ClkDivider:clkdi|counter[3]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.013 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM5 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM1 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.299      ;
; 1.015 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.144 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0]    ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.430      ;
; 1.161 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1]    ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.447      ;
; 1.196 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM3 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM1 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.482      ;
; 1.260 ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                     ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.546      ;
; 1.271 ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                     ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.557      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                           ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[13] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[13] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[14] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[14] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 8.709 ; 8.709 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 8.709 ; 8.709 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 7.016 ; 7.016 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 6.697 ; 6.697 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 6.771 ; 6.771 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 7.270 ; 7.270 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 5.518 ; 5.518 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 5.498 ; 5.498 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 5.965 ; 5.965 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 5.619 ; 5.619 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; 5.785 ; 5.785 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; 5.791 ; 5.791 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; 5.463 ; 5.463 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; 5.276 ; 5.276 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; 7.270 ; 7.270 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; 7.042 ; 7.042 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -4.172 ; -4.172 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -4.434 ; -4.434 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -4.172 ; -4.172 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -4.244 ; -4.244 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -4.448 ; -4.448 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -2.121 ; -2.121 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -2.618 ; -2.618 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -2.562 ; -2.562 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -2.507 ; -2.507 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -2.508 ; -2.508 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; -2.803 ; -2.803 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; -2.779 ; -2.779 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; -2.624 ; -2.624 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; -2.592 ; -2.592 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; -2.150 ; -2.150 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; -2.121 ; -2.121 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 9.986  ; 9.986  ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 9.444  ; 9.444  ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 9.477  ; 9.477  ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 9.608  ; 9.608  ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.575  ; 9.575  ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 9.625  ; 9.625  ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 9.986  ; 9.986  ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 9.850  ; 9.850  ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 9.838  ; 9.838  ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 9.838  ; 9.838  ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 9.340  ; 9.340  ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 9.343  ; 9.343  ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 9.355  ; 9.355  ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 9.318  ; 9.318  ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 9.561  ; 9.561  ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 9.726  ; 9.726  ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 10.072 ; 10.072 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 9.903  ; 9.903  ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 10.016 ; 10.016 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 10.018 ; 10.018 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 10.000 ; 10.000 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 10.027 ; 10.027 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 10.072 ; 10.072 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 10.015 ; 10.015 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 10.278 ; 10.278 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 9.826  ; 9.826  ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 10.269 ; 10.269 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 10.278 ; 10.278 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 9.678  ; 9.678  ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 9.379  ; 9.379  ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 9.802  ; 9.802  ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 10.097 ; 10.097 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 10.243 ; 10.243 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 8.548  ; 8.548  ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 9.397  ; 9.397  ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 8.942  ; 8.942  ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 8.363  ; 8.363  ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 9.097  ; 9.097  ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 10.243 ; 10.243 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 9.198  ; 9.198  ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 8.754  ; 8.754  ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 10.058 ; 10.058 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 8.732  ; 8.732  ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 8.309  ; 8.309  ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 9.193  ; 9.193  ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 9.878  ; 9.878  ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 10.058 ; 10.058 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 9.262  ; 9.262  ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 9.765  ; 9.765  ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 9.065  ; 9.065  ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 9.440  ; 9.440  ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 9.978  ; 9.978  ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 9.016  ; 9.016  ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 9.016  ; 9.016  ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 9.099  ; 9.099  ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 9.225  ; 9.225  ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.196  ; 9.196  ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 9.196  ; 9.196  ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 9.590  ; 9.590  ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 9.459  ; 9.459  ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 8.997  ; 8.997  ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 9.370  ; 9.370  ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 8.997  ; 8.997  ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 8.998  ; 8.998  ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 9.011  ; 9.011  ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 9.016  ; 9.016  ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 9.256  ; 9.256  ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 9.380  ; 9.380  ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 9.228  ; 9.228  ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 9.228  ; 9.228  ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 9.338  ; 9.338  ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 9.344  ; 9.344  ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 9.318  ; 9.318  ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 9.345  ; 9.345  ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 9.363  ; 9.363  ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 9.338  ; 9.338  ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 8.948  ; 8.948  ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 9.169  ; 9.169  ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 9.921  ; 9.921  ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 9.935  ; 9.935  ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 9.027  ; 9.027  ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 8.948  ; 8.948  ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 9.169  ; 9.169  ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 9.760  ; 9.760  ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 8.363  ; 8.363  ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 8.548  ; 8.548  ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 9.397  ; 9.397  ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 8.942  ; 8.942  ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 8.363  ; 8.363  ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 9.097  ; 9.097  ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 10.243 ; 10.243 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 9.198  ; 9.198  ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 8.754  ; 8.754  ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 8.309  ; 8.309  ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 8.732  ; 8.732  ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 8.309  ; 8.309  ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 9.193  ; 9.193  ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 9.878  ; 9.878  ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 10.058 ; 10.058 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 9.262  ; 9.262  ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 9.765  ; 9.765  ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 9.065  ; 9.065  ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 9.440  ; 9.440  ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 9.978  ; 9.978  ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 97.504 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.215 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 49.000 ; 0.000               ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                                                                          ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 97.504 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.528      ;
; 97.526 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.506      ;
; 97.532 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 2.499      ;
; 97.564 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.468      ;
; 97.572 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.460      ;
; 97.586 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.446      ;
; 97.592 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 2.439      ;
; 97.594 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 2.437      ;
; 97.594 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.438      ;
; 97.600 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 2.431      ;
; 97.619 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.413      ;
; 97.620 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.412      ;
; 97.633 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.400      ;
; 97.641 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.391      ;
; 97.644 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.388      ;
; 97.647 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 2.384      ;
; 97.654 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 2.377      ;
; 97.655 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.378      ;
; 97.661 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.371      ;
; 97.662 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 2.369      ;
; 97.663 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.370      ;
; 97.666 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.366      ;
; 97.672 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 2.359      ;
; 97.680 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.352      ;
; 97.685 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.348      ;
; 97.688 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.344      ;
; 97.691 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.341      ;
; 97.692 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.341      ;
; 97.694 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.338      ;
; 97.709 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 2.322      ;
; 97.714 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.319      ;
; 97.716 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.316      ;
; 97.720 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.312      ;
; 97.722 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 2.309      ;
; 97.723 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.309      ;
; 97.731 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]         ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.545      ;
; 97.734 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 2.297      ;
; 97.735 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.297      ;
; 97.749 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.284      ;
; 97.753 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.279      ;
; 97.760 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.272      ;
; 97.760 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.272      ;
; 97.766 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.266      ;
; 97.779 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.254      ;
; 97.782 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.250      ;
; 97.784 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 2.247      ;
; 97.793 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.240      ;
; 97.798 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.234      ;
; 97.800 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]         ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.476      ;
; 97.808 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.225      ;
; 97.810 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.222      ;
; 97.815 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.218      ;
; 97.820 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.456      ;
; 97.820 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.212      ;
; 97.821 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.211      ;
; 97.826 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.206      ;
; 97.828 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.204      ;
; 97.833 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]         ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.443      ;
; 97.834 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.198      ;
; 97.858 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.174      ;
; 97.866 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.166      ;
; 97.875 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.157      ;
; 97.881 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.151      ;
; 97.883 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.149      ;
; 97.886 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 2.151      ;
; 97.886 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 2.151      ;
; 97.889 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.144      ;
; 97.895 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.138      ;
; 97.897 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]         ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.379      ;
; 97.900 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.132      ;
; 97.901 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]         ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.375      ;
; 97.903 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]         ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.373      ;
; 97.906 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.126      ;
; 97.909 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[3] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.124      ;
; 97.913 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.119      ;
; 97.919 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.114      ;
; 97.925 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.108      ;
; 97.927 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.106      ;
; 97.938 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.094      ;
; 97.944 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 2.093      ;
; 97.944 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; 0.005      ; 2.093      ;
; 97.948 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 2.085      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.949 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.083      ;
; 97.950 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.082      ;
; 97.954 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]         ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 100.000      ; -0.756     ; 1.322      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                                                                                ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ClkDivider:clkdi|counter[0]                                  ; ClkDivider:clkdi|counter[0]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[8]                 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[8]                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]             ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]        ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM1 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM1 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]                 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]                 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ClkDivider:clkdi|clkReg                                      ; ClkDivider:clkdi|clkReg                                      ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg                 ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; ClkDivider:clkdi|counter[31]                                 ; ClkDivider:clkdi|counter[31]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[31]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[31]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.355 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; ClkDivider:clkdi|counter[23]                                 ; ClkDivider:clkdi|counter[23]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; ClkDivider:clkdi|counter[9]                                  ; ClkDivider:clkdi|counter[9]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; ClkDivider:clkdi|counter[15]                                 ; ClkDivider:clkdi|counter[15]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; ClkDivider:clkdi|counter[1]                                  ; ClkDivider:clkdi|counter[1]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]             ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[4]             ; IO_controller:ioCtrl|ClkDivider:msClk|counter[4]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ClkDivider:clkdi|counter[17]                                 ; ClkDivider:clkdi|counter[17]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]             ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ClkDivider:clkdi|counter[27]                                 ; ClkDivider:clkdi|counter[27]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ClkDivider:clkdi|counter[25]                                 ; ClkDivider:clkdi|counter[25]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ClkDivider:clkdi|counter[2]                                  ; ClkDivider:clkdi|counter[2]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[9]             ; IO_controller:ioCtrl|ClkDivider:msClk|counter[9]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ClkDivider:clkdi|counter[4]                                  ; ClkDivider:clkdi|counter[4]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ClkDivider:clkdi|counter[29]                                 ; ClkDivider:clkdi|counter[29]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ClkDivider:clkdi|counter[30]                                 ; ClkDivider:clkdi|counter[30]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ClkDivider:clkdi|counter[7]                                  ; ClkDivider:clkdi|counter[7]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[29]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[29]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[6]             ; IO_controller:ioCtrl|ClkDivider:msClk|counter[6]             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; ClkDivider:clkdi|counter[5]                                  ; ClkDivider:clkdi|counter[5]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[28]                                 ; ClkDivider:clkdi|counter[28]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[8]                                  ; ClkDivider:clkdi|counter[8]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[10]                                 ; ClkDivider:clkdi|counter[10]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[26]                                 ; ClkDivider:clkdi|counter[26]                                 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[3]                                  ; ClkDivider:clkdi|counter[3]                                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]        ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM7 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM5 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM1 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]     ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28]    ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28]    ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]            ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.433 ; SW[9]                                                        ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9]    ; Clock10      ; Clock10     ; 0.000        ; 1.799      ; 2.384      ;
; 0.446 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM3 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]_OTERM1 ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.598      ;
; 0.454 ; SW[2]                                                        ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]        ; Clock10      ; Clock10     ; 0.000        ; 1.800      ; 2.406      ;
; 0.460 ; SW[8]                                                        ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8]    ; Clock10      ; Clock10     ; 0.000        ; 1.799      ; 2.411      ;
; 0.460 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0]    ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]        ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.612      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                           ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[13] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[13] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[14] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[14] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 3.782 ; 3.782 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 3.782 ; 3.782 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 2.933 ; 2.933 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 2.859 ; 2.859 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 2.903 ; 2.903 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 2.467 ; 2.467 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 1.704 ; 1.704 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 1.684 ; 1.684 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 1.899 ; 1.899 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 1.719 ; 1.719 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; 1.817 ; 1.817 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; 1.761 ; 1.761 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; 1.691 ; 1.691 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; 1.523 ; 1.523 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; 2.467 ; 2.467 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; 2.361 ; 2.361 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -1.911 ; -1.911 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -2.065 ; -2.065 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -1.911 ; -1.911 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -1.969 ; -1.969 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -2.051 ; -2.051 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -0.433 ; -0.433 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -0.489 ; -0.489 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -0.525 ; -0.525 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -0.454 ; -0.454 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -0.499 ; -0.499 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; -0.527 ; -0.527 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; -0.541 ; -0.541 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; -0.499 ; -0.499 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; -0.497 ; -0.497 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; -0.460 ; -0.460 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; -0.433 ; -0.433 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 4.916 ; 4.916 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.709 ; 4.709 ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.734 ; 4.734 ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.801 ; 4.801 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.786 ; 4.786 ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.777 ; 4.777 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.916 ; 4.916 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 4.896 ; 4.896 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 4.905 ; 4.905 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 4.905 ; 4.905 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 4.680 ; 4.680 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 4.683 ; 4.683 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 4.693 ; 4.693 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 4.696 ; 4.696 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 4.790 ; 4.790 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 4.850 ; 4.850 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 4.957 ; 4.957 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 4.913 ; 4.913 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 4.923 ; 4.923 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.938 ; 4.938 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 4.933 ; 4.933 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 4.937 ; 4.937 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 4.957 ; 4.957 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 4.937 ; 4.937 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 5.092 ; 5.092 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.838 ; 4.838 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 5.085 ; 5.085 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 5.092 ; 5.092 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.754 ; 4.754 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.661 ; 4.661 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.846 ; 4.846 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 4.958 ; 4.958 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 5.259 ; 5.259 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.404 ; 4.404 ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.675 ; 4.675 ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.579 ; 4.579 ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.350 ; 4.350 ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.678 ; 4.678 ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 5.259 ; 5.259 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.771 ; 4.771 ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.566 ; 4.566 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 5.135 ; 5.135 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 4.445 ; 4.445 ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.317 ; 4.317 ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.657 ; 4.657 ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.893 ; 4.893 ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 5.135 ; 5.135 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.705 ; 4.705 ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 5.030 ; 5.030 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.711 ; 4.711 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.691 ; 4.691 ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 5.014 ; 5.014 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 4.548 ; 4.548 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.548 ; 4.548 ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.587 ; 4.587 ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.650 ; 4.650 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.638 ; 4.638 ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.616 ; 4.616 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.756 ; 4.756 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 4.735 ; 4.735 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 4.572 ; 4.572 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 4.734 ; 4.734 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 4.572 ; 4.572 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 4.574 ; 4.574 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 4.585 ; 4.585 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 4.590 ; 4.590 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 4.685 ; 4.685 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 4.741 ; 4.741 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 4.657 ; 4.657 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 4.657 ; 4.657 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 4.663 ; 4.663 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.683 ; 4.683 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 4.670 ; 4.670 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 4.673 ; 4.673 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 4.698 ; 4.698 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 4.674 ; 4.674 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 4.530 ; 4.530 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.637 ; 4.637 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 4.986 ; 4.986 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 4.994 ; 4.994 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.561 ; 4.561 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.530 ; 4.530 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.638 ; 4.638 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 4.857 ; 4.857 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.350 ; 4.350 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.404 ; 4.404 ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.675 ; 4.675 ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.579 ; 4.579 ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.350 ; 4.350 ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.678 ; 4.678 ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 5.259 ; 5.259 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.771 ; 4.771 ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.566 ; 4.566 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.317 ; 4.317 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 4.445 ; 4.445 ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.317 ; 4.317 ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.657 ; 4.657 ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.893 ; 4.893 ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 5.135 ; 5.135 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.705 ; 4.705 ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 5.030 ; 5.030 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.711 ; 4.711 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.691 ; 4.691 ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 5.014 ; 5.014 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 93.675 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
;  Clock10         ; 93.675 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 8.709 ; 8.709 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 8.709 ; 8.709 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 7.016 ; 7.016 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 6.697 ; 6.697 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 6.771 ; 6.771 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 7.270 ; 7.270 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 5.518 ; 5.518 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 5.498 ; 5.498 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 5.965 ; 5.965 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 5.619 ; 5.619 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; 5.785 ; 5.785 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; 5.791 ; 5.791 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; 5.463 ; 5.463 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; 5.276 ; 5.276 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; 7.270 ; 7.270 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; 7.042 ; 7.042 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -1.911 ; -1.911 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -2.065 ; -2.065 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -1.911 ; -1.911 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -1.969 ; -1.969 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -2.051 ; -2.051 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -0.433 ; -0.433 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -0.489 ; -0.489 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -0.525 ; -0.525 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -0.454 ; -0.454 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -0.499 ; -0.499 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; -0.527 ; -0.527 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; -0.541 ; -0.541 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; -0.499 ; -0.499 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; -0.497 ; -0.497 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; -0.460 ; -0.460 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; -0.433 ; -0.433 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 9.986  ; 9.986  ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 9.444  ; 9.444  ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 9.477  ; 9.477  ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 9.608  ; 9.608  ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.575  ; 9.575  ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 9.625  ; 9.625  ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 9.986  ; 9.986  ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 9.850  ; 9.850  ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 9.838  ; 9.838  ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 9.838  ; 9.838  ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 9.340  ; 9.340  ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 9.343  ; 9.343  ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 9.355  ; 9.355  ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 9.318  ; 9.318  ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 9.561  ; 9.561  ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 9.726  ; 9.726  ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 10.072 ; 10.072 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 9.903  ; 9.903  ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 10.016 ; 10.016 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 10.018 ; 10.018 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 10.000 ; 10.000 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 10.027 ; 10.027 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 10.072 ; 10.072 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 10.015 ; 10.015 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 10.278 ; 10.278 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 9.826  ; 9.826  ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 10.269 ; 10.269 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 10.278 ; 10.278 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 9.678  ; 9.678  ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 9.379  ; 9.379  ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 9.802  ; 9.802  ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 10.097 ; 10.097 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 10.243 ; 10.243 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 8.548  ; 8.548  ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 9.397  ; 9.397  ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 8.942  ; 8.942  ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 8.363  ; 8.363  ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 9.097  ; 9.097  ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 10.243 ; 10.243 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 9.198  ; 9.198  ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 8.754  ; 8.754  ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 10.058 ; 10.058 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 8.732  ; 8.732  ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 8.309  ; 8.309  ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 9.193  ; 9.193  ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 9.878  ; 9.878  ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 10.058 ; 10.058 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 9.262  ; 9.262  ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 9.765  ; 9.765  ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 9.065  ; 9.065  ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 9.440  ; 9.440  ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 9.978  ; 9.978  ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 4.548 ; 4.548 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.548 ; 4.548 ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.587 ; 4.587 ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.650 ; 4.650 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.638 ; 4.638 ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.616 ; 4.616 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.756 ; 4.756 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 4.735 ; 4.735 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 4.572 ; 4.572 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 4.734 ; 4.734 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 4.572 ; 4.572 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 4.574 ; 4.574 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 4.585 ; 4.585 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 4.590 ; 4.590 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 4.685 ; 4.685 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 4.741 ; 4.741 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 4.657 ; 4.657 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 4.657 ; 4.657 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 4.663 ; 4.663 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.683 ; 4.683 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 4.670 ; 4.670 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 4.673 ; 4.673 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 4.698 ; 4.698 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 4.674 ; 4.674 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 4.530 ; 4.530 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.637 ; 4.637 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 4.986 ; 4.986 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 4.994 ; 4.994 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.561 ; 4.561 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.530 ; 4.530 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.638 ; 4.638 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 4.857 ; 4.857 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.350 ; 4.350 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.404 ; 4.404 ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.675 ; 4.675 ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.579 ; 4.579 ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.350 ; 4.350 ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.678 ; 4.678 ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 5.259 ; 5.259 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.771 ; 4.771 ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.566 ; 4.566 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.317 ; 4.317 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 4.445 ; 4.445 ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.317 ; 4.317 ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.657 ; 4.657 ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.893 ; 4.893 ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 5.135 ; 5.135 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.705 ; 4.705 ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 5.030 ; 5.030 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.711 ; 4.711 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.691 ; 4.691 ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 5.014 ; 5.014 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 5561     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 5561     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 03 03:32:10 2014
Info: Command: quartus_sta Project5 -c Project2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: IO_controller:ioCtrl|ClkDivider:msClk|clkReg was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 93.675
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    93.675         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 48.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.889         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 93.675
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 93.675 
    Info (332115): ===================================================================
    Info (332115): From Node    : IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7]
    Info (332115): To Node      : IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.866      2.866  R        clock network delay
    Info (332115):      3.143      0.277     uTco  IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7]
    Info (332115):      3.143      0.000 FF  CELL  ioCtrl|switches|swdebounce[7]|regout
    Info (332115):      3.564      0.421 FF    IC  ioCtrl|switches|Equal2~4|dataa
    Info (332115):      4.105      0.541 FF  CELL  ioCtrl|switches|Equal2~4|combout
    Info (332115):      4.421      0.316 FF    IC  ioCtrl|switches|Equal2~5|dataa
    Info (332115):      4.933      0.512 FF  CELL  ioCtrl|switches|Equal2~5|combout
    Info (332115):      5.245      0.312 FF    IC  ioCtrl|switches|swdebounce[9]~10|datac
    Info (332115):      5.567      0.322 FR  CELL  ioCtrl|switches|swdebounce[9]~10|combout
    Info (332115):      6.132      0.565 RR    IC  ioCtrl|switches|swdebounce[2]_NEW30|dataa
    Info (332115):      6.677      0.545 RR  CELL  ioCtrl|switches|swdebounce[2]_NEW30|combout
    Info (332115):      8.817      2.140 RR    IC  ioCtrl|switches|swdebounce[2]|sdata
    Info (332115):      9.230      0.413 RR  CELL  IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.867      2.867  R        clock network delay
    Info (332115):    102.905      0.038     uTsu  IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.230
    Info (332115): Data Required Time :   102.905
    Info (332115): Slack              :    93.675 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.445
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.445 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|counter[0]
    Info (332115): To Node      : ClkDivider:clkdi|counter[0]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.862      2.862  R        clock network delay
    Info (332115):      3.139      0.277     uTco  ClkDivider:clkdi|counter[0]
    Info (332115):      3.139      0.000 FF  CELL  clkdi|counter[0]|regout
    Info (332115):      3.139      0.000 FF    IC  clkdi|counter~1|datac
    Info (332115):      3.497      0.358 FR  CELL  clkdi|counter~1|combout
    Info (332115):      3.497      0.000 RR    IC  clkdi|counter[0]|datain
    Info (332115):      3.593      0.096 RR  CELL  ClkDivider:clkdi|counter[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.862      2.862  R        clock network delay
    Info (332115):      3.148      0.286      uTh  ClkDivider:clkdi|counter[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.593
    Info (332115): Data Required Time :     3.148
    Info (332115): Slack              :     0.445 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.889
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.889 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):      1.436      0.410 RR    IC  clkdi|clkReg|clk
    Info (332113):      2.038      0.602 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113):     51.436      0.410 FF    IC  clkdi|clkReg|clk
    Info (332113):     52.038      0.602 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.111
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.889
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: IO_controller:ioCtrl|ClkDivider:msClk|clkReg was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 97.504
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    97.504         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 49.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.000         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 97.504
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 97.504 
    Info (332115): ===================================================================
    Info (332115): From Node    : IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7]
    Info (332115): To Node      : IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.800      1.800  R        clock network delay
    Info (332115):      1.941      0.141     uTco  IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7]
    Info (332115):      1.941      0.000 FF  CELL  ioCtrl|switches|swdebounce[7]|regout
    Info (332115):      2.121      0.180 FF    IC  ioCtrl|switches|Equal2~4|dataa
    Info (332115):      2.301      0.180 FF  CELL  ioCtrl|switches|Equal2~4|combout
    Info (332115):      2.414      0.113 FF    IC  ioCtrl|switches|Equal2~5|dataa
    Info (332115):      2.601      0.187 FF  CELL  ioCtrl|switches|Equal2~5|combout
    Info (332115):      2.716      0.115 FF    IC  ioCtrl|switches|swdebounce[9]~10|datac
    Info (332115):      2.823      0.107 FR  CELL  ioCtrl|switches|swdebounce[9]~10|combout
    Info (332115):      2.950      0.127 RR    IC  ioCtrl|switches|swdebounce[7]_NEW12|datad
    Info (332115):      3.009      0.059 RR  CELL  ioCtrl|switches|swdebounce[7]_NEW12|combout
    Info (332115):      4.143      1.134 RR    IC  ioCtrl|switches|swdebounce[7]|sdata
    Info (332115):      4.328      0.185 RR  CELL  IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.800      1.800  R        clock network delay
    Info (332115):    101.832      0.032     uTsu  IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[7]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.328
    Info (332115): Data Required Time :   101.832
    Info (332115): Slack              :    97.504 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|counter[0]
    Info (332115): To Node      : ClkDivider:clkdi|counter[0]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.795      1.795  R        clock network delay
    Info (332115):      1.936      0.141     uTco  ClkDivider:clkdi|counter[0]
    Info (332115):      1.936      0.000 FF  CELL  clkdi|counter[0]|regout
    Info (332115):      1.936      0.000 FF    IC  clkdi|counter~1|datac
    Info (332115):      2.120      0.184 FR  CELL  clkdi|counter~1|combout
    Info (332115):      2.120      0.000 RR    IC  clkdi|counter[0]|datain
    Info (332115):      2.162      0.042 RR  CELL  ClkDivider:clkdi|counter[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.795      1.795  R        clock network delay
    Info (332115):      1.947      0.152      uTh  ClkDivider:clkdi|counter[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.162
    Info (332115): Data Required Time :     1.947
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.000 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      0.718      0.147 RR    IC  clkdi|clkReg|clk
    Info (332113):      1.040      0.322 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113):     50.718      0.147 FF    IC  clkdi|clkReg|clk
    Info (332113):     51.040      0.322 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 434 megabytes
    Info: Processing ended: Wed Dec 03 03:32:16 2014
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


