+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                     ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; BUS|Mux1                                  ; 31    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BUS|Arbitter1                             ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BUS                                       ; 37    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INCREMENT|inc1                            ; 22    ; 14             ; 0            ; 14             ; 24     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INCREMENT|MASTER_PORT|MASTER_OUT_PORT     ; 43    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INCREMENT|MASTER_PORT|MASTER_IN_PORT      ; 19    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INCREMENT|MASTER_PORT                     ; 44    ; 14             ; 0            ; 14             ; 21     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INCREMENT|SLAVE_PORT|SLAVE_OUT_PORT       ; 12    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INCREMENT|SLAVE_PORT|SLAVE_IN_PORT        ; 22    ; 1              ; 1            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INCREMENT|SLAVE_PORT                      ; 23    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INCREMENT                                 ; 31    ; 6              ; 0            ; 6              ; 28     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; OUTPUT_BRIDGE|BRIDGE                      ; 47    ; 8              ; 25           ; 8              ; 53     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; OUTPUT_BRIDGE|MASTER_PORT|MASTER_OUT_PORT ; 43    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; OUTPUT_BRIDGE|MASTER_PORT|MASTER_IN_PORT  ; 19    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; OUTPUT_BRIDGE|MASTER_PORT                 ; 44    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; OUTPUT_BRIDGE|SLAVE_PORT|SLAVE_OUT_PORT   ; 12    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; OUTPUT_BRIDGE|SLAVE_PORT|SLAVE_IN_PORT    ; 22    ; 1              ; 1            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; OUTPUT_BRIDGE|SLAVE_PORT                  ; 23    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; OUTPUT_BRIDGE|UART_PORT|UART_RX           ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; OUTPUT_BRIDGE|UART_PORT|UART_TX           ; 11    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; OUTPUT_BRIDGE|UART_PORT                   ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; OUTPUT_BRIDGE                             ; 17    ; 6              ; 0            ; 6              ; 5      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INPUT_BRIDGE|BRIDGE                       ; 47    ; 8              ; 25           ; 8              ; 53     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INPUT_BRIDGE|MASTER_PORT|MASTER_OUT_PORT  ; 43    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INPUT_BRIDGE|MASTER_PORT|MASTER_IN_PORT   ; 19    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INPUT_BRIDGE|MASTER_PORT                  ; 44    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INPUT_BRIDGE|SLAVE_PORT|SLAVE_OUT_PORT    ; 12    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INPUT_BRIDGE|SLAVE_PORT|SLAVE_IN_PORT     ; 22    ; 1              ; 1            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INPUT_BRIDGE|SLAVE_PORT                   ; 23    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INPUT_BRIDGE|UART_PORT|UART_RX            ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INPUT_BRIDGE|UART_PORT|UART_TX            ; 11    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INPUT_BRIDGE|UART_PORT                    ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; INPUT_BRIDGE                              ; 10    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
