# Tiny Tapeout project information
project:
  title:        "Processor-less SoC (UART/SPI/GPIO/PWM demo)"
  author:       "<il_tuo_nome>"
  discord:      ""
  description:  "SoC senza CPU: UART, SPI SDIO, 4xGPIO bidir, 4xPWM"
  language:     "SystemVerilog"
  clock_hz:     0
  tiles:        "4x4"     # cambia dopo una stima area, se necessario
  top_module:   "tt_um_eneadim_soc"

  # Elenca TUTTI i file in ./src (uno per riga). Mantieni l'ordine (pkg prima dei moduli).
  source_files:
    - "tt_um_eneadim_soc.sv"

    - "../ips/pkgs/top_pkg.sv"
    - "../ips/prim/prim_reg_pkg.sv"
    - "../ips/pkgs/prim_mubi_pkg.sv"
    - "../ips/pkgs/prim_secded_pkg.sv"
    - "../ips/pkgs/prim_subreg_pkg.sv"
    - "../ips/pkgs/prim_util_pkg.sv"
    - "../ips/pkgs/tlul_pkg.sv"
    - "../ips/pkgs/prim_assert.sv"
    - "../ips/pkgs/prim_count_pkg.sv"
    - "../ips/pkgs/prim_flop_macros.sv"
    - "../ips/pkgs/prim_alert_pkg.sv"
    - "../ips/prim/prim_bin2gray.sv"
    - "../ips/prim/prim_cdc_2phase.sv"
    - "../ips/prim/prim_clk_div.sv"
    - "../ips/prim/prim_clk_gate.sv"
    - "../ips/prim/prim_counter.sv"
    - "../ips/prim/prim_deglitch.sv"
    - "../ips/prim/prim_edge_detect.sv"
    - "../ips/prim/prim_ff.sv"
    - "../ips/prim/prim_ff_2sync.sv"
    - "../ips/prim/prim_fifo.sv"
    - "../ips/prim/prim_gray2bin.sv"
    - "../ips/prim/prim_lifo.sv"
    - "../ips/prim/prim_lzc.sv"
    - "../ips/prim/prim_ram.sv"
    - "../ips/prim/prim_reg.sv"
    - "../ips/prim/prim_rom.sv"
    - "../ips/prim/prim_rrarbiter.sv"
    - "../ips/prim/prim_shreg.sv"
    - "../ips/prim_opentitan/prim_arbiter_ppc.sv"
    - "../ips/prim_opentitan/prim_cdc_rand_delay.sv"
    - "../ips/prim_opentitan/prim_count.sv"
    - "../ips/prim_opentitan/prim_fifo_async.sv"
    - "../ips/prim_opentitan/prim_fifo_async_simple.sv"
    - "../ips/prim_opentitan/prim_fifo_async_sram_adapter.sv"
    - "../ips/prim_opentitan/prim_fifo_sync.sv"
    - "../ips/prim_opentitan/prim_fifo_sync_cnt.sv"
    - "../ips/prim_opentitan/prim_filter.sv"
    - "../ips/prim_opentitan/prim_filter_ctr.sv"
    - "../ips/prim_opentitan/prim_buf.sv"
    - "../ips/prim_opentitan/prim_onehot_check.sv"
    - "../ips/prim_opentitan/prim_flop.sv"
    - "../ips/prim_opentitan/prim_flop_2sync.sv"
    - "../ips/prim_opentitan/prim_intr_hw.sv"
    - "../ips/prim_opentitan/prim_reg_cdc.sv"
    - "../ips/prim_opentitan/prim_reg_cdc_arb.sv"
    - "../ips/prim_opentitan/prim_reg_we_check.sv"
    - "../ips/prim_opentitan/prim_pulse_sync.sv"
    - "../ips/prim_opentitan/prim_secded_inv_39_32_dec.sv"
    - "../ips/prim_opentitan/prim_secded_inv_39_32_enc.sv"
    - "../ips/prim_opentitan/prim_secded_inv_64_57_dec.sv"
    - "../ips/prim_opentitan/prim_secded_inv_64_57_enc.sv"
    - "../ips/prim_opentitan/prim_diff_decode.sv"
    - "../ips/prim_opentitan/prim_sec_anchor_buf.sv"
    - "../ips/prim_opentitan/prim_sec_anchor_flop.sv"
    - "../ips/prim_opentitan/prim_subreg.sv"
    - "../ips/prim_opentitan/prim_subreg_arb.sv"
    - "../ips/prim_opentitan/prim_subreg_ext.sv"
    - "../ips/prim_opentitan/prim_sync_reqack.sv"
    - "../ips/prim_opentitan/prim_alert_sender.sv"
    - "../ips/tlul/sram2tlul.sv"
    - "../ips/tlul/tlul_adapter_host.sv"
    - "../ips/tlul/tlul_adapter_reg.sv"
    - "../ips/tlul/tlul_adapter_sram.sv"
    - "../ips/tlul/tlul_assert.sv"
    - "../ips/tlul/tlul_assert_multiple.sv"
    - "../ips/tlul/tlul_cmd_intg_chk.sv"
    - "../ips/tlul/tlul_cmd_intg_gen.sv"
    - "../ips/tlul/tlul_data_integ_dec.sv"
    - "../ips/tlul/tlul_data_integ_enc.sv"
    - "../ips/tlul/tlul_err.sv"
    - "../ips/tlul/tlul_err_resp.sv"
    - "../ips/tlul/tlul_fifo_async.sv"
    - "../ips/tlul/tlul_fifo_sync.sv"
    - "../ips/tlul/tlul_rsp_intg_chk.sv"
    - "../ips/tlul/tlul_rsp_intg_gen.sv"
    - "../ips/tlul/tlul_socket_1n.sv"
    - "../ips/tlul/tlul_socket_m1.sv"
    - "../ips/tlul/tlul_sram_byte.sv"
    - "gpio_reg_pkg.sv"
    - "pwm_reg_pkg.sv"
    - "rv_timer_reg_pkg.sv"
    - "spi_host_reg_pkg.sv"
    - "tl_main_pkg.sv"
    - "uart_reg_pkg.sv"
    - "gpio.sv"
    - "gpio_reg_top.sv"
    - "pwm.sv"
    - "pwm_chan.sv"
    - "pwm_core.sv"
    - "pwm_reg_top.sv"
    - "rv_timer.sv"
    - "rv_timer_reg_top.sv"
    - "spi_host.sv"
    - "spi_host_core.sv"
    - "spi_host_reg_top.sv"
    - "timer_core.sv"
    - "uart.sv"
    - "uart_core.sv"
    - "uart_host_bridge.sv"
    - "uart_reg_top.sv"
    - "uart_rx.sv"
    - "uart_tx.sv"
    - "xbar_main.sv"
    - "soc.sv"

# The pinout of your project. Leave unused pins blank.
pinout:
  # Inputs
  ui[0]: "UART_RX"
  ui[1]: ""
  ui[2]: ""
  ui[3]: ""
  ui[4]: ""
  ui[5]: ""
  ui[6]: ""
  ui[7]: ""

  # Outputs
  uo[0]: "UART_TX"
  uo[1]: "SPI_SCLK"
  uo[2]: "SPI_CS"
  uo[3]: "PWM[0]"
  uo[4]: "PWM[1]"
  uo[5]: "PWM[2]"
  uo[6]: "PWM[3]"
  uo[7]: "UART_TX_EN"

  # Bidirectional pins
  uio[0]: "SPI_SDIO (bidir)"
  uio[1]: "GPIO[0]"
  uio[2]: "GPIO[1]"
  uio[3]: "GPIO[2]"
  uio[4]: "GPIO[3]"
  uio[5]: ""
  uio[6]: ""
  uio[7]: ""

# Do not change!
yaml_version: 6

