este es un proyeco en el cual creamos un procesador monociclo segmentado basado en la arquitectura risc-v de 32 bits con solocion a los problemas de segmentacion por hardware
todo el proyecto fue hecho en el lenguaje de descripcion de hardware systemverilog
