---
# 常用定义
title: "Verilog入门笔记：第5章 模块"
date: 2023-2-6    # 创建时间
lastmod: 2023-01-20 # 最后修改时间
draft: false                       # 是否是草稿？
tags: ["Verilog", "IC", "开发"]  # 标签
categories: ["Verilog"]              # 分类
author: "李尚坤"                  # 作者

# 用户自定义
# 你可以选择 关闭(false) 或者 打开(true) 以下选项
comment: false   # 关闭评论
toc: true       # 关闭文章目录
# 你同样可以自定义文章的版权规则
contentCopyright: '<a rel="license noopener" href="https://creativecommons.org/licenses/by-nc-nd/4.0/" target="_blank">CC BY-NC-ND 4.0</a>'
reward: false	 # 关闭打赏
mathjax: true    # 打开 mathjax
---

# CHAPTER 5

## 5.1 Verilog模块与端口

### 模块

- 模块是verilog中基本单元的定义形式，是与外界交互的接口

  ```verilog
  module module_name 
  #(parameter_list)
  (port_list) ;
                Declarations_and_Statements ;//模块内部的设计语句
  endmodule
  ```

![jxRkciGWpiEbvz3D](/imag/Verilog/picture1.png)

### 端口

- 模块与外界交互的接口

**端口列表**

- 模块的定义中包含一个可选的端口列表，一般将不带类型、不带位宽的信号变量罗列在模块声明里

- 如果模块与外界环境没有交互，则可以不用声明端口列表

  ```verilog
  module pad(
      DIN, OEN, PULL,
      DOUT, PAD);
  ```

  

**端口声明**

1. 端口信号在列表中列出之后，就可以在模块实体中进行声明

   - 端口类型：输入(input)，输出(output)，双向(inout)
   - Input, inout不能声明为reg类型
   - 端口数据类型：wire, reg

   ```verilog
   //端口类型声明
   input        DIN, OEN ;
   input [1:0]  PULL ;  //(00,01-dispull, 11-pullup, 10-pulldown)
   inout        PAD ;   //pad value
   output       DOUT ;  //pad load when pad configured as input
   
   //端口数据类型声明
   wire         DIN, OEN ;
   wire  [1:0]  PULL ;
   wire         PAD ;
   reg          DOUT ;
   ```

2. 当端口具有wire属性时，不用再次声明端口为wire型。但当端口有reg属性时，则reg声明不可省

   ```verilog
   //端口类型声明
   input        DIN, OEN ;
   input [1:0]  PULL ;     
   inout        PAD ;     
   output       DOUT ;    
   reg          DOUT ;
   ```

3. 代码中的最后两行可以合并

   ```verilog
   output reg DOUT;
   ```

4. 还有一种声明端口的方法，即在端口列表中同时列出端口及类型

   ```verilog
   //第一种写法
   module pad(
       input        DIN, OEN ,
       input [1:0]  PULL ,
       inout        PAD ,
       output reg   DOUT
       );
   //第二种写法
   module pad(
       input        DIN, OEN ,
       input [1:0]  PULL ,
       inout        PAD ,
       output       DOUT
       );
    
       reg        DOUT ;
   ```

### inout端口仿真

## 5.2 Verilog模块例化

- 在一个模块中引用另一个模块，对其端口进行相关连接，叫做模块例化

### 命名端口连接

- 将需要例化的模块端口与外部信号按照其名字进行连接

  ```verilog
  //例化一个1bit全加器
  full_adder1  u_adder0(
      .Ai     (a[0]),
      .Bi     (b[0]),
      .Ci     (c==1'b1 ? 1'b0 : 1'b1),
      .So     (so_bit0),
      .Co     (co_temp[0]));
  ```

- 如果某些输出端口并不需要在外部连接，例化时 可以悬空不连接，甚至删除。一般来说，input 端口在例化时不能删除，否则编译报错，output 端口在例化时可以删除

  ```verilog
  //output 端口 Co 悬空
  full_adder1  u_adder0(
      .Ai     (a[0]),
      .Bi     (b[0]),
      .Ci     (c==1'b1 ? 1'b0 : 1'b1),
      .So     (so_bit0),
      .Co     ());
   
  //output 端口 Co 删除
  full_adder1  u_adder0(
      .Ai     (a[0]),
      .Bi     (b[0]),
      .Ci     (c==1'b1 ? 1'b0 : 1'b1),
      .So     (so_bit0));
  ```

### 顺序端口连接

- 将需要例化的模块端口按照模块声明时端口的顺序与外部信号进行匹配连接，位置要严格保持一致
- 不建议使用

### 端口连接规则

**输入端口**

模块例化时，从模块外部来讲， input 端口可以连接 wire 或 reg 型变量。注：模块声明时，从模块内部来讲，input端口只能是wire型

**输出端口**

模块例化时，从模块外部来讲，output 端口必须连接 wire 型变量。注：模块声明时，从模块内部来讲，output 端口可以是 wire 或 reg 型

**输入输出端口**

模块例化时，从模块外部来讲，inout 端口必须连接 wire 型变量。这与模块声明是相同的。

**悬空端口**

模块例化时，如果某些信号不需要与外部信号进行连接交互，我们可以将其悬空

- output 端口正常悬空时，我们甚至可以在例化时将其删除

- input 端口正常悬空时，悬空信号的逻辑功能表现为高阻状态（逻辑值为 z）

- 一般来说，建议 input 端口不要做悬空处理，无其他外部连接时赋值其常量，例如：

  ```verilog
  full_adder4  u_adder4(
      .a      (a),
      .b      (b),
      .c      (1'b0),
      .so     (so),
      .co     (co));
  ```

**位宽匹配**

当例化端口与连续信号位宽不匹配时，端口会通过无符号数的右对齐或截断方式进行匹配

**端口连续信号规则**

连接端口的信号类型可以是，1）标识符，2）位选择，3）部分选择，4）上述类型的合并，5）用于输入端口的表达式

### 用generate进行模块例化

- 用generate语句进行多个模块的重复例化，可以简化程序编写过程

### 层次访问

verilog中通过`.`对各个模块进行层次分隔

## 5.3 Verilog带参数例化

- 当一个模块被另一个模块引用例化时，高层模块可以对底层模块的参数值进行改写

### defparam语句

- 用defparam关键字通过模块层次调用的方法，改写低层次模块的参数值

- ```verilog
  //instantiation
  //对一个单口地址线和数据线都是 4bit 宽度的 ram 模块的 MASK 参数进行改写
  defparam     u_ram_4x4.MASK = 7 ;
  ram_4x4    u_ram_4x4
      (
          .CLK    (clk),
          .A      (a[4-1:0]),
          .D      (d),
          .EN     (en),
          .WR     (wr),    //1 for write and 0 for read
          .Q      (q)    );
  ```

### 带参数模块例化

- 例化模块时，将新的参数值写入模块例化语句，以此来改写原有 module 的参数值

- ```verilog
  //对一个地址和数据位宽都可变的 ram 模块进行带参数的模块例化
  ram #(.AW(4), .DW(4))
      u_ram
      (
          .CLK    (clk),
          .A      (a[AW-1:0]),
          .D      (d),
          .EN     (en),
          .WR     (wr),    //1 for write and 0 for read
          .Q      (q)
       );
  ```

### 区别与建议

- 也可以不指定参数名字，按顺序例化