TimeQuest Timing Analyzer report for DrowsinessDetector
Thu Dec 14 13:53:46 2017
Quartus II Version 10.0 Build 218 06/27/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'Clock'
 12. Slow 1200mV 85C Model Setup: 'state.halt'
 13. Slow 1200mV 85C Model Setup: 'state.start'
 14. Slow 1200mV 85C Model Setup: 'counter:count65|stop~reg0'
 15. Slow 1200mV 85C Model Hold: 'state.start'
 16. Slow 1200mV 85C Model Hold: 'counter:count65|stop~reg0'
 17. Slow 1200mV 85C Model Hold: 'Clock'
 18. Slow 1200mV 85C Model Hold: 'state.halt'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'state.start'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'state.halt'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'counter:count65|stop~reg0'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'Clock'
 35. Slow 1200mV 0C Model Setup: 'state.halt'
 36. Slow 1200mV 0C Model Setup: 'state.start'
 37. Slow 1200mV 0C Model Setup: 'counter:count65|stop~reg0'
 38. Slow 1200mV 0C Model Hold: 'state.start'
 39. Slow 1200mV 0C Model Hold: 'Clock'
 40. Slow 1200mV 0C Model Hold: 'counter:count65|stop~reg0'
 41. Slow 1200mV 0C Model Hold: 'state.halt'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'state.start'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'counter:count65|stop~reg0'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'state.halt'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'Clock'
 57. Fast 1200mV 0C Model Setup: 'state.halt'
 58. Fast 1200mV 0C Model Setup: 'state.start'
 59. Fast 1200mV 0C Model Setup: 'counter:count65|stop~reg0'
 60. Fast 1200mV 0C Model Hold: 'state.start'
 61. Fast 1200mV 0C Model Hold: 'Clock'
 62. Fast 1200mV 0C Model Hold: 'counter:count65|stop~reg0'
 63. Fast 1200mV 0C Model Hold: 'state.halt'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'counter:count65|stop~reg0'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'state.start'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'state.halt'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Fast 1200mV 0C Model Metastability Report
 73. Multicorner Timing Analysis Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Signal Integrity Metrics (Slow 1200mv 0c Model)
 81. Signal Integrity Metrics (Slow 1200mv 85c Model)
 82. Signal Integrity Metrics (Fast 1200mv 0c Model)
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 218 06/27/2010 SJ Web Edition ;
; Revision Name      ; DrowsinessDetector                               ;
; Device Family      ; Cyclone IV E                                     ;
; Device Name        ; EP4CE115F29C7                                    ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                     ;
; counter:count65|stop~reg0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter:count65|stop~reg0 } ;
; state.halt                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.halt }                ;
; state.start               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.start }               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                    ;
+-------------+-----------------+-------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name  ; Note                    ;
+-------------+-----------------+-------------+-------------------------+
; 187.3 MHz   ; 187.3 MHz       ; Clock       ;                         ;
; 3846.15 MHz ; 671.14 MHz      ; state.start ; limit due to hold check ;
+-------------+-----------------+-------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; Clock                     ; -4.339 ; -206.063      ;
; state.halt                ; -3.502 ; -3.549        ;
; state.start               ; -2.632 ; -3.349        ;
; counter:count65|stop~reg0 ; -1.101 ; -1.639        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; state.start               ; -0.890 ; -2.483        ;
; counter:count65|stop~reg0 ; -0.753 ; -1.357        ;
; Clock                     ; -0.705 ; -0.705        ;
; state.halt                ; -0.338 ; -0.338        ;
+---------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; Clock                     ; -3.000 ; -119.935      ;
; state.start               ; 0.398  ; 0.000         ;
; state.halt                ; 0.420  ; 0.000         ;
; counter:count65|stop~reg0 ; 0.466  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                                         ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.339 ; counter:count65|count[2]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.081     ; 5.256      ;
; -4.268 ; counter:count65|count[3]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.081     ; 5.185      ;
; -4.133 ; counter:count65|count[4]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.078     ; 5.053      ;
; -4.111 ; counter:count65|count[9]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.078     ; 5.031      ;
; -4.058 ; counter:count65|count[0]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.081     ; 4.975      ;
; -4.020 ; counter:count65|count[1]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.081     ; 4.937      ;
; -3.995 ; WeightRAM:ram|REGISTER[24][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.909      ;
; -3.981 ; counter:count65|count[7]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.078     ; 4.901      ;
; -3.910 ; counter:count65|count[2]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.078     ; 4.830      ;
; -3.898 ; counter:count65|count[1]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.078     ; 4.818      ;
; -3.846 ; counter:count65|count[8]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.078     ; 4.766      ;
; -3.840 ; counter:count65|count[5]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.078     ; 4.760      ;
; -3.759 ; WeightRAM:ram|REGISTER[21][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.673      ;
; -3.745 ; WeightRAM:ram|REGISTER[4][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.659      ;
; -3.735 ; counter:count65|count[0]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.078     ; 4.655      ;
; -3.723 ; state.halt1                   ; counter:count65|count[0]      ; Clock        ; Clock       ; 1.000        ; -0.540     ; 4.181      ;
; -3.723 ; state.halt1                   ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.540     ; 4.181      ;
; -3.723 ; state.halt1                   ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.540     ; 4.181      ;
; -3.723 ; state.halt1                   ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.540     ; 4.181      ;
; -3.723 ; state.halt1                   ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.540     ; 4.181      ;
; -3.723 ; state.halt1                   ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.540     ; 4.181      ;
; -3.723 ; state.halt1                   ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.540     ; 4.181      ;
; -3.723 ; state.halt1                   ; counter:count65|count[1]      ; Clock        ; Clock       ; 1.000        ; -0.540     ; 4.181      ;
; -3.723 ; state.halt1                   ; counter:count65|count[2]      ; Clock        ; Clock       ; 1.000        ; -0.540     ; 4.181      ;
; -3.723 ; state.halt1                   ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.540     ; 4.181      ;
; -3.693 ; WeightRAM:ram|REGISTER[16][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.611      ;
; -3.680 ; WeightRAM:ram|REGISTER[17][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 4.602      ;
; -3.664 ; WeightRAM:ram|REGISTER[6][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.578      ;
; -3.633 ; WeightRAM:ram|REGISTER[8][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 4.555      ;
; -3.609 ; WeightRAM:ram|REGISTER[1][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.527      ;
; -3.595 ; WeightRAM:ram|REGISTER[9][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 4.517      ;
; -3.591 ; counter:count65|count[3]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.078     ; 4.511      ;
; -3.561 ; WeightRAM:ram|REGISTER[28][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.479      ;
; -3.530 ; WeightRAM:ram|REGISTER[2][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.449      ;
; -3.526 ; counter:count65|count[4]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.444      ;
; -3.525 ; counter:count65|count[9]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.443      ;
; -3.510 ; WeightRAM:ram|REGISTER[0][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.429      ;
; -3.410 ; counter:count65|count[7]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.328      ;
; -3.394 ; counter:count65|count[4]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.312      ;
; -3.393 ; counter:count65|count[9]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.311      ;
; -3.379 ; WeightRAM:ram|REGISTER[20][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 4.301      ;
; -3.375 ; counter:count65|count[4]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.293      ;
; -3.374 ; counter:count65|count[9]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.292      ;
; -3.355 ; counter:count65|count[6]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.078     ; 4.275      ;
; -3.314 ; WeightRAM:ram|REGISTER[5][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.228      ;
; -3.299 ; counter:count65|count[2]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.217      ;
; -3.282 ; WeightRAM:ram|REGISTER[7][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.084     ; 4.196      ;
; -3.282 ; WeightRAM:ram|REGISTER[40][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 4.204      ;
; -3.278 ; counter:count65|count[7]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.196      ;
; -3.277 ; counter:count65|count[1]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.195      ;
; -3.275 ; WeightRAM:ram|REGISTER[29][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 4.197      ;
; -3.264 ; counter:count65|count[8]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.182      ;
; -3.262 ; counter:count65|count[4]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.180      ;
; -3.261 ; counter:count65|count[9]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.179      ;
; -3.259 ; counter:count65|count[7]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.177      ;
; -3.243 ; counter:count65|count[4]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.161      ;
; -3.242 ; counter:count65|count[9]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.160      ;
; -3.236 ; counter:count65|count[5]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.154      ;
; -3.220 ; WeightRAM:ram|REGISTER[42][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 4.142      ;
; -3.205 ; WeightRAM:ram|REGISTER[27][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 4.127      ;
; -3.198 ; WeightRAM:ram|REGISTER[11][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 4.120      ;
; -3.186 ; WeightRAM:ram|REGISTER[49][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 4.108      ;
; -3.183 ; WeightRAM:ram|REGISTER[3][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.101      ;
; -3.180 ; WeightRAM:ram|REGISTER[56][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.081     ; 4.097      ;
; -3.167 ; counter:count65|count[2]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.085      ;
; -3.165 ; WeightRAM:ram|REGISTER[19][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.078     ; 4.085      ;
; -3.163 ; WeightRAM:ram|REGISTER[45][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.082      ;
; -3.148 ; counter:count65|count[2]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.066      ;
; -3.146 ; counter:count65|count[7]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.064      ;
; -3.145 ; counter:count65|count[1]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.063      ;
; -3.132 ; counter:count65|count[8]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.050      ;
; -3.130 ; counter:count65|count[4]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.048      ;
; -3.129 ; counter:count65|count[9]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.047      ;
; -3.127 ; counter:count65|count[7]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.045      ;
; -3.126 ; counter:count65|count[1]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.044      ;
; -3.117 ; WeightRAM:ram|REGISTER[48][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.081     ; 4.034      ;
; -3.117 ; WeightRAM:ram|REGISTER[31][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 4.039      ;
; -3.113 ; counter:count65|count[8]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.031      ;
; -3.111 ; counter:count65|count[4]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.029      ;
; -3.110 ; counter:count65|count[9]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.028      ;
; -3.108 ; WeightRAM:ram|REGISTER[50][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.081     ; 4.025      ;
; -3.105 ; WeightRAM:ram|REGISTER[36][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.024      ;
; -3.104 ; counter:count65|count[5]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.022      ;
; -3.100 ; counter:count65|count[0]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.018      ;
; -3.094 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[31][0] ; Clock        ; Clock       ; 1.000        ; -0.085     ; 4.007      ;
; -3.088 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[29][0] ; Clock        ; Clock       ; 1.000        ; -0.085     ; 4.001      ;
; -3.085 ; WeightRAM:ram|REGISTER[10][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.076     ; 4.007      ;
; -3.085 ; counter:count65|count[5]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 4.003      ;
; -3.083 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[25][0] ; Clock        ; Clock       ; 1.000        ; -0.085     ; 3.996      ;
; -3.082 ; WeightRAM:ram|REGISTER[52][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.081     ; 3.999      ;
; -3.047 ; counter:count65|count[3]      ; WeightRAM:ram|REGISTER[31][0] ; Clock        ; Clock       ; 1.000        ; -0.085     ; 3.960      ;
; -3.041 ; counter:count65|count[3]      ; WeightRAM:ram|REGISTER[29][0] ; Clock        ; Clock       ; 1.000        ; -0.085     ; 3.954      ;
; -3.036 ; counter:count65|count[3]      ; WeightRAM:ram|REGISTER[25][0] ; Clock        ; Clock       ; 1.000        ; -0.085     ; 3.949      ;
; -3.035 ; counter:count65|count[2]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.953      ;
; -3.016 ; counter:count65|count[2]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.934      ;
; -3.014 ; counter:count65|count[7]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.932      ;
; -3.013 ; counter:count65|count[1]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.931      ;
; -3.000 ; counter:count65|count[8]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.918      ;
; -2.998 ; counter:count65|count[4]      ; counter:count65|count[1]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.916      ;
; -2.997 ; counter:count65|count[9]      ; counter:count65|count[1]      ; Clock        ; Clock       ; 1.000        ; -0.080     ; 3.915      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.halt'                                                                             ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.502 ; state.readWeight ; WE                  ; Clock        ; state.halt  ; 0.500        ; -2.250     ; 0.730      ;
; -0.047 ; state.start      ; nextState.halt1_112 ; state.start  ; state.halt  ; 0.500        ; 1.356      ; 1.427      ;
; 0.496  ; state.start      ; nextState.halt1_112 ; state.start  ; state.halt  ; 1.000        ; 1.356      ; 1.384      ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.start'                                                                                   ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.632 ; LFSR:rndnm|data[0] ; dataIn[0]$latch          ; Clock        ; state.start ; 0.500        ; -1.379     ; 0.718      ;
; -0.717 ; state.halt         ; nextState.start_130      ; state.halt   ; state.start ; 0.500        ; 4.490      ; 4.203      ;
; -0.253 ; state.halt         ; nextState.start_130      ; state.halt   ; state.start ; 1.000        ; 4.490      ; 4.239      ;
; 0.310  ; state.halt1        ; nextState.readWeight_121 ; Clock        ; state.start ; 1.000        ; 1.177      ; 0.709      ;
; 0.370  ; state.start        ; nextState.halt1_112      ; state.start  ; state.start ; 0.500        ; 1.740      ; 1.384      ;
; 0.827  ; state.start        ; nextState.halt1_112      ; state.start  ; state.start ; 1.000        ; 1.740      ; 1.427      ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'counter:count65|stop~reg0'                                                                            ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                  ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+
; -1.101 ; state.halt  ; nextState.start_130      ; state.halt   ; counter:count65|stop~reg0 ; 0.500        ; 4.142      ; 4.239      ;
; -0.565 ; state.halt  ; nextState.start_130      ; state.halt   ; counter:count65|stop~reg0 ; 1.000        ; 4.142      ; 4.203      ;
; -0.538 ; state.halt1 ; nextState.readWeight_121 ; Clock        ; counter:count65|stop~reg0 ; 0.500        ; 0.829      ; 0.709      ;
; 0.406  ; state.start ; nextState.halt1_112      ; state.start  ; counter:count65|stop~reg0 ; 0.500        ; 1.776      ; 1.384      ;
; 0.863  ; state.start ; nextState.halt1_112      ; state.start  ; counter:count65|stop~reg0 ; 1.000        ; 1.776      ; 1.427      ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.start'                                                                                    ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.890 ; state.halt1        ; nextState.readWeight_121 ; Clock        ; state.start ; 0.000        ; 1.509      ; 0.649      ;
; -0.877 ; state.halt         ; nextState.start_130      ; state.halt   ; state.start ; 0.000        ; 4.685      ; 4.050      ;
; -0.716 ; state.start        ; nextState.halt1_112      ; state.start  ; state.start ; 0.000        ; 1.812      ; 1.348      ;
; -0.410 ; state.halt         ; nextState.start_130      ; state.halt   ; state.start ; -0.500       ; 4.685      ; 4.017      ;
; -0.245 ; state.start        ; nextState.halt1_112      ; state.start  ; state.start ; -0.500       ; 1.812      ; 1.319      ;
; 2.262  ; LFSR:rndnm|data[0] ; dataIn[0]$latch          ; Clock        ; state.start ; -0.500       ; -1.176     ; 0.616      ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'counter:count65|stop~reg0'                                                                             ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                  ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.753 ; state.start ; nextState.halt1_112      ; state.start  ; counter:count65|stop~reg0 ; 0.000        ; 1.849      ; 1.348      ;
; -0.562 ; state.halt  ; nextState.start_130      ; state.halt   ; counter:count65|stop~reg0 ; 0.000        ; 4.337      ; 4.017      ;
; -0.282 ; state.start ; nextState.halt1_112      ; state.start  ; counter:count65|stop~reg0 ; -0.500       ; 1.849      ; 1.319      ;
; -0.042 ; state.halt1 ; nextState.readWeight_121 ; Clock        ; counter:count65|stop~reg0 ; -0.500       ; 1.161      ; 0.649      ;
; -0.029 ; state.halt  ; nextState.start_130      ; state.halt   ; counter:count65|stop~reg0 ; -0.500       ; 4.337      ; 4.050      ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                                                       ;
+--------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.705 ; nextState.halt1_112           ; state.halt1                   ; state.halt                ; Clock       ; 0.000        ; 2.141      ; 1.642      ;
; 0.093  ; counter:count65|stop~reg0     ; counter:count65|stop~reg0     ; counter:count65|stop~reg0 ; Clock       ; 0.000        ; 3.071      ; 3.612      ;
; 0.134  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[23][0] ; state.start               ; Clock       ; -0.500       ; 1.379      ; 1.229      ;
; 0.135  ; state.halt                    ; counter:count65|stop~reg0     ; state.halt                ; Clock       ; 0.000        ; 3.071      ; 3.644      ;
; 0.169  ; nextState.halt1_112           ; state.halt1                   ; state.start               ; Clock       ; -0.500       ; 1.757      ; 1.642      ;
; 0.198  ; state.halt                    ; counter:count65|count[0]      ; state.halt                ; Clock       ; 0.000        ; 3.069      ; 3.705      ;
; 0.198  ; state.halt                    ; counter:count65|count[6]      ; state.halt                ; Clock       ; 0.000        ; 3.069      ; 3.705      ;
; 0.198  ; state.halt                    ; counter:count65|count[9]      ; state.halt                ; Clock       ; 0.000        ; 3.069      ; 3.705      ;
; 0.198  ; state.halt                    ; counter:count65|count[8]      ; state.halt                ; Clock       ; 0.000        ; 3.069      ; 3.705      ;
; 0.198  ; state.halt                    ; counter:count65|count[7]      ; state.halt                ; Clock       ; 0.000        ; 3.069      ; 3.705      ;
; 0.198  ; state.halt                    ; counter:count65|count[4]      ; state.halt                ; Clock       ; 0.000        ; 3.069      ; 3.705      ;
; 0.198  ; state.halt                    ; counter:count65|count[5]      ; state.halt                ; Clock       ; 0.000        ; 3.069      ; 3.705      ;
; 0.198  ; state.halt                    ; counter:count65|count[1]      ; state.halt                ; Clock       ; 0.000        ; 3.069      ; 3.705      ;
; 0.198  ; state.halt                    ; counter:count65|count[2]      ; state.halt                ; Clock       ; 0.000        ; 3.069      ; 3.705      ;
; 0.198  ; state.halt                    ; counter:count65|count[3]      ; state.halt                ; Clock       ; 0.000        ; 3.069      ; 3.705      ;
; 0.205  ; nextState.halt1_112           ; state.halt1                   ; counter:count65|stop~reg0 ; Clock       ; -0.500       ; 1.721      ; 1.642      ;
; 0.230  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[26][0] ; state.start               ; Clock       ; -0.500       ; 1.385      ; 1.331      ;
; 0.276  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[19][0] ; state.start               ; Clock       ; -0.500       ; 1.379      ; 1.371      ;
; 0.280  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[16][0] ; state.start               ; Clock       ; -0.500       ; 1.381      ; 1.377      ;
; 0.303  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[46][0] ; state.start               ; Clock       ; -0.500       ; 1.381      ; 1.400      ;
; 0.305  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[60][0] ; state.start               ; Clock       ; -0.500       ; 1.381      ; 1.402      ;
; 0.305  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[36][0] ; state.start               ; Clock       ; -0.500       ; 1.380      ; 1.401      ;
; 0.305  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[45][0] ; state.start               ; Clock       ; -0.500       ; 1.380      ; 1.401      ;
; 0.305  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[35][0] ; state.start               ; Clock       ; -0.500       ; 1.380      ; 1.401      ;
; 0.305  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[34][0] ; state.start               ; Clock       ; -0.500       ; 1.380      ; 1.401      ;
; 0.312  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[39][0] ; state.start               ; Clock       ; -0.500       ; 1.380      ; 1.408      ;
; 0.313  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[32][0] ; state.start               ; Clock       ; -0.500       ; 1.380      ; 1.409      ;
; 0.313  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[20][0] ; state.start               ; Clock       ; -0.500       ; 1.377      ; 1.406      ;
; 0.314  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[33][0] ; state.start               ; Clock       ; -0.500       ; 1.380      ; 1.410      ;
; 0.314  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[0][0]  ; state.start               ; Clock       ; -0.500       ; 1.380      ; 1.410      ;
; 0.315  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[37][0] ; state.start               ; Clock       ; -0.500       ; 1.380      ; 1.411      ;
; 0.322  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[2][0]  ; state.start               ; Clock       ; -0.500       ; 1.380      ; 1.418      ;
; 0.322  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[1][0]  ; state.start               ; Clock       ; -0.500       ; 1.381      ; 1.419      ;
; 0.323  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[3][0]  ; state.start               ; Clock       ; -0.500       ; 1.381      ; 1.420      ;
; 0.333  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[42][0] ; state.start               ; Clock       ; -0.500       ; 1.377      ; 1.426      ;
; 0.337  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[64][0] ; state.start               ; Clock       ; -0.500       ; 1.384      ; 1.437      ;
; 0.340  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[14][0] ; state.start               ; Clock       ; -0.500       ; 1.381      ; 1.437      ;
; 0.341  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[43][0] ; state.start               ; Clock       ; -0.500       ; 1.377      ; 1.434      ;
; 0.342  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[40][0] ; state.start               ; Clock       ; -0.500       ; 1.377      ; 1.435      ;
; 0.344  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[8][0]  ; state.start               ; Clock       ; -0.500       ; 1.377      ; 1.437      ;
; 0.348  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[17][0] ; state.start               ; Clock       ; -0.500       ; 1.377      ; 1.441      ;
; 0.356  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[10][0] ; state.start               ; Clock       ; -0.500       ; 1.377      ; 1.449      ;
; 0.358  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[27][0] ; state.start               ; Clock       ; -0.500       ; 1.377      ; 1.451      ;
; 0.365  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[4][0]  ; state.start               ; Clock       ; -0.500       ; 1.385      ; 1.466      ;
; 0.366  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[7][0]  ; state.start               ; Clock       ; -0.500       ; 1.385      ; 1.467      ;
; 0.367  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[5][0]  ; state.start               ; Clock       ; -0.500       ; 1.385      ; 1.468      ;
; 0.367  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[21][0] ; state.start               ; Clock       ; -0.500       ; 1.385      ; 1.468      ;
; 0.370  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[30][0] ; state.start               ; Clock       ; -0.500       ; 1.385      ; 1.471      ;
; 0.370  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[48][0] ; state.start               ; Clock       ; -0.500       ; 1.382      ; 1.468      ;
; 0.371  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[61][0] ; state.start               ; Clock       ; -0.500       ; 1.382      ; 1.469      ;
; 0.371  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[18][0] ; state.start               ; Clock       ; -0.500       ; 1.385      ; 1.472      ;
; 0.372  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[56][0] ; state.start               ; Clock       ; -0.500       ; 1.382      ; 1.470      ;
; 0.372  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[54][0] ; state.start               ; Clock       ; -0.500       ; 1.382      ; 1.470      ;
; 0.379  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[47][0] ; state.start               ; Clock       ; -0.500       ; 1.381      ; 1.476      ;
; 0.379  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[15][0] ; state.start               ; Clock       ; -0.500       ; 1.381      ; 1.476      ;
; 0.380  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[44][0] ; state.start               ; Clock       ; -0.500       ; 1.381      ; 1.477      ;
; 0.381  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[63][0] ; state.start               ; Clock       ; -0.500       ; 1.381      ; 1.478      ;
; 0.381  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[38][0] ; state.start               ; Clock       ; -0.500       ; 1.385      ; 1.482      ;
; 0.382  ; WeightRAM:ram|REGISTER[61][0] ; WeightRAM:ram|REGISTER[61][0] ; Clock                     ; Clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.382  ; WeightRAM:ram|REGISTER[53][0] ; WeightRAM:ram|REGISTER[53][0] ; Clock                     ; Clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.382  ; WeightRAM:ram|REGISTER[56][0] ; WeightRAM:ram|REGISTER[56][0] ; Clock                     ; Clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.382  ; WeightRAM:ram|REGISTER[62][0] ; WeightRAM:ram|REGISTER[62][0] ; Clock                     ; Clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.382  ; WeightRAM:ram|REGISTER[58][0] ; WeightRAM:ram|REGISTER[58][0] ; Clock                     ; Clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.382  ; WeightRAM:ram|REGISTER[57][0] ; WeightRAM:ram|REGISTER[57][0] ; Clock                     ; Clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.382  ; WeightRAM:ram|REGISTER[48][0] ; WeightRAM:ram|REGISTER[48][0] ; Clock                     ; Clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.382  ; WeightRAM:ram|REGISTER[52][0] ; WeightRAM:ram|REGISTER[52][0] ; Clock                     ; Clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.382  ; WeightRAM:ram|REGISTER[54][0] ; WeightRAM:ram|REGISTER[54][0] ; Clock                     ; Clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.382  ; WeightRAM:ram|REGISTER[50][0] ; WeightRAM:ram|REGISTER[50][0] ; Clock                     ; Clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.383  ; WeightRAM:ram|Q[0]            ; WeightRAM:ram|Q[0]            ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[64][0] ; WeightRAM:ram|REGISTER[64][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[55][0] ; WeightRAM:ram|REGISTER[55][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[63][0] ; WeightRAM:ram|REGISTER[63][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[39][0] ; WeightRAM:ram|REGISTER[39][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[38][0] ; WeightRAM:ram|REGISTER[38][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[47][0] ; WeightRAM:ram|REGISTER[47][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[46][0] ; WeightRAM:ram|REGISTER[46][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[59][0] ; WeightRAM:ram|REGISTER[59][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[51][0] ; WeightRAM:ram|REGISTER[51][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[60][0] ; WeightRAM:ram|REGISTER[60][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[49][0] ; WeightRAM:ram|REGISTER[49][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[36][0] ; WeightRAM:ram|REGISTER[36][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[37][0] ; WeightRAM:ram|REGISTER[37][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[45][0] ; WeightRAM:ram|REGISTER[45][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[44][0] ; WeightRAM:ram|REGISTER[44][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[41][0] ; WeightRAM:ram|REGISTER[41][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[43][0] ; WeightRAM:ram|REGISTER[43][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[35][0] ; WeightRAM:ram|REGISTER[35][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[33][0] ; WeightRAM:ram|REGISTER[33][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[27][0] ; WeightRAM:ram|REGISTER[27][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[31][0] ; WeightRAM:ram|REGISTER[31][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[30][0] ; WeightRAM:ram|REGISTER[30][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[22][0] ; WeightRAM:ram|REGISTER[22][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[11][0] ; WeightRAM:ram|REGISTER[11][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[10][0] ; WeightRAM:ram|REGISTER[10][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[15][0] ; WeightRAM:ram|REGISTER[15][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[13][0] ; WeightRAM:ram|REGISTER[13][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[42][0] ; WeightRAM:ram|REGISTER[42][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[40][0] ; WeightRAM:ram|REGISTER[40][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[32][0] ; WeightRAM:ram|REGISTER[32][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.383  ; WeightRAM:ram|REGISTER[34][0] ; WeightRAM:ram|REGISTER[34][0] ; Clock                     ; Clock       ; 0.000        ; 0.080      ; 0.669      ;
+--------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.halt'                                                                              ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.338 ; state.start      ; nextState.halt1_112 ; state.start  ; state.halt  ; 0.000        ; 1.415      ; 1.319      ;
; 0.191  ; state.start      ; nextState.halt1_112 ; state.start  ; state.halt  ; -0.500       ; 1.415      ; 1.348      ;
; 3.179  ; state.readWeight ; WE                  ; Clock        ; state.halt  ; -0.500       ; -2.069     ; 0.630      ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clock ; Rise       ; Clock                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[8]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[9]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|Q[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[17][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[18][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[19][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[1][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[20][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[21][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[22][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[23][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[24][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[25][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[26][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[27][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[28][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[29][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[2][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[30][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[31][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[32][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[33][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[34][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[35][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[36][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[37][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[38][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[39][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[3][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[40][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[41][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[42][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[43][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[44][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[45][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[46][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[47][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[48][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[49][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[4][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[50][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[51][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[52][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[53][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[54][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[55][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[56][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[57][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[58][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[59][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[5][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[60][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[61][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[62][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[63][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[64][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[6][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[7][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[8][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[9][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|stop~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; state.halt                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; state.halt1                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; state.readWeight              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; state.start                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Clock ; Rise       ; LFSR:rndnm|data[0]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Clock ; Rise       ; LFSR:rndnm|data[1]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Clock ; Rise       ; LFSR:rndnm|data[2]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Clock ; Rise       ; LFSR:rndnm|data[3]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Clock ; Rise       ; LFSR:rndnm|data[4]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Clock ; Rise       ; LFSR:rndnm|data[5]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Clock ; Rise       ; LFSR:rndnm|data[6]            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; Clock ; Rise       ; LFSR:rndnm|data[7]            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.start'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+-------------+------------+--------------------------------+
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; nextState.start_130            ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; Selector5~0|dataa              ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; Selector5~0|combout            ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; nextState.readWeight_121       ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; nextState.start_130|datad      ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; nextState.readWeight_121|datac ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; Selector5~0clkctrl|inclk[0]    ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; Selector5~0clkctrl|outclk      ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; Selector3~0|dataa              ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; nextState.halt1_112|datad      ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; dataIn[0]$latch                ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; dataIn[0]$latch|datab          ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; Selector3~0|combout            ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; nextState.halt1_112            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; state.start|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; state.start|q                  ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; nextState.halt1_112            ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; Selector3~0|combout            ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; dataIn[0]$latch|datab          ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; dataIn[0]$latch                ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; nextState.halt1_112|datad      ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; Selector5~0clkctrl|inclk[0]    ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; Selector5~0clkctrl|outclk      ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; Selector3~0|dataa              ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; nextState.readWeight_121|datac ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; nextState.start_130|datad      ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; nextState.readWeight_121       ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; Selector5~0|combout            ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; nextState.start_130            ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; Selector5~0|dataa              ;
+-------+--------------+----------------+------------------+-------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.halt'                                                        ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------+
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; state.halt ; Rise       ; startCounter~2|datac      ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; startCounter~2|combout    ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; WE                        ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; WE|datac                  ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; state.halt ; Rise       ; Selector3~0|datac         ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; state.halt ; Rise       ; nextState.halt1_112       ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; Selector3~0|combout       ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; nextState.halt1_112|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.halt ; Rise       ; state.halt|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.halt ; Rise       ; state.halt|q              ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; nextState.halt1_112|datad ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; Selector3~0|combout       ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; state.halt ; Rise       ; nextState.halt1_112       ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; state.halt ; Rise       ; Selector3~0|datac         ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; WE|datac                  ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; WE                        ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; startCounter~2|combout    ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; state.halt ; Rise       ; startCounter~2|datac      ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'counter:count65|stop~reg0'                                                             ;
+-------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Fall       ; nextState.start_130            ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Fall       ; nextState.halt1_112            ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector3~0|combout            ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector3~0|datad              ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector5~0|combout            ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector5~0clkctrl|inclk[0]    ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector5~0clkctrl|outclk      ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; nextState.halt1_112|datad      ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Fall       ; nextState.readWeight_121       ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; nextState.start_130|datad      ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; nextState.readWeight_121|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector5~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector5~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; count65|stop~reg0|q            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; count65|stop~reg0|q            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; nextState.readWeight_121|datac ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; nextState.start_130|datad      ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Fall       ; nextState.readWeight_121       ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector5~0clkctrl|inclk[0]    ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector5~0clkctrl|outclk      ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; nextState.halt1_112|datad      ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector5~0|combout            ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector3~0|combout            ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector3~0|datad              ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Fall       ; nextState.halt1_112            ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Fall       ; nextState.start_130            ;
+-------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Rst       ; Clock      ; 0.687 ; 0.640 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Rst       ; Clock      ; -0.211 ; -0.183 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; count[*]     ; Clock       ; 10.461 ; 10.496 ; Rise       ; Clock           ;
;  count[0]    ; Clock       ; 9.894  ; 9.761  ; Rise       ; Clock           ;
;  count[1]    ; Clock       ; 10.461 ; 10.496 ; Rise       ; Clock           ;
;  count[2]    ; Clock       ; 10.147 ; 10.084 ; Rise       ; Clock           ;
;  count[3]    ; Clock       ; 9.940  ; 9.817  ; Rise       ; Clock           ;
;  count[4]    ; Clock       ; 9.341  ; 9.260  ; Rise       ; Clock           ;
;  count[5]    ; Clock       ; 9.063  ; 8.997  ; Rise       ; Clock           ;
;  count[6]    ; Clock       ; 9.214  ; 9.127  ; Rise       ; Clock           ;
;  count[7]    ; Clock       ; 9.399  ; 9.286  ; Rise       ; Clock           ;
;  count[8]    ; Clock       ; 8.775  ; 8.742  ; Rise       ; Clock           ;
;  count[9]    ; Clock       ; 9.048  ; 8.972  ; Rise       ; Clock           ;
; dataRead[*]  ; Clock       ; 9.015  ; 8.965  ; Rise       ; Clock           ;
;  dataRead[0] ; Clock       ; 9.015  ; 8.965  ; Rise       ; Clock           ;
; dataIn[*]    ; state.start ; 7.834  ; 7.963  ; Fall       ; state.start     ;
;  dataIn[0]   ; state.start ; 7.834  ; 7.963  ; Fall       ; state.start     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; count[*]     ; Clock       ; 8.471  ; 8.437  ; Rise       ; Clock           ;
;  count[0]    ; Clock       ; 9.543  ; 9.415  ; Rise       ; Clock           ;
;  count[1]    ; Clock       ; 10.143 ; 10.179 ; Rise       ; Clock           ;
;  count[2]    ; Clock       ; 9.787  ; 9.726  ; Rise       ; Clock           ;
;  count[3]    ; Clock       ; 9.587  ; 9.468  ; Rise       ; Clock           ;
;  count[4]    ; Clock       ; 9.014  ; 8.934  ; Rise       ; Clock           ;
;  count[5]    ; Clock       ; 8.746  ; 8.681  ; Rise       ; Clock           ;
;  count[6]    ; Clock       ; 8.891  ; 8.806  ; Rise       ; Clock           ;
;  count[7]    ; Clock       ; 9.068  ; 8.959  ; Rise       ; Clock           ;
;  count[8]    ; Clock       ; 8.471  ; 8.437  ; Rise       ; Clock           ;
;  count[9]    ; Clock       ; 8.732  ; 8.657  ; Rise       ; Clock           ;
; dataRead[*]  ; Clock       ; 8.699  ; 8.650  ; Rise       ; Clock           ;
;  dataRead[0] ; Clock       ; 8.699  ; 8.650  ; Rise       ; Clock           ;
; dataIn[*]    ; state.start ; 7.526  ; 7.649  ; Fall       ; state.start     ;
;  dataIn[0]   ; state.start ; 7.526  ; 7.649  ; Fall       ; state.start     ;
+--------------+-------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                     ;
+-------------+-----------------+-------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name  ; Note                    ;
+-------------+-----------------+-------------+-------------------------+
; 207.47 MHz  ; 207.47 MHz      ; Clock       ;                         ;
; 2777.78 MHz ; 792.39 MHz      ; state.start ; limit due to hold check ;
+-------------+-----------------+-------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; Clock                     ; -3.820 ; -182.906      ;
; state.halt                ; -3.155 ; -3.155        ;
; state.start               ; -2.375 ; -3.048        ;
; counter:count65|stop~reg0 ; -1.171 ; -1.725        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; state.start               ; -0.704 ; -1.982        ;
; Clock                     ; -0.687 ; -0.687        ;
; counter:count65|stop~reg0 ; -0.678 ; -1.145        ;
; state.halt                ; -0.304 ; -0.304        ;
+---------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; Clock                     ; -3.000 ; -119.935      ;
; state.start               ; 0.345  ; 0.000         ;
; counter:count65|stop~reg0 ; 0.390  ; 0.000         ;
; state.halt                ; 0.421  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.820 ; counter:count65|count[2]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.074     ; 4.745      ;
; -3.790 ; counter:count65|count[3]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.074     ; 4.715      ;
; -3.724 ; counter:count65|count[4]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.070     ; 4.653      ;
; -3.708 ; counter:count65|count[9]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.070     ; 4.637      ;
; -3.658 ; counter:count65|count[0]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.074     ; 4.583      ;
; -3.595 ; counter:count65|count[7]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.070     ; 4.524      ;
; -3.573 ; counter:count65|count[1]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.074     ; 4.498      ;
; -3.525 ; counter:count65|count[2]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.070     ; 4.454      ;
; -3.517 ; counter:count65|count[1]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.070     ; 4.446      ;
; -3.514 ; WeightRAM:ram|REGISTER[24][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.077     ; 4.436      ;
; -3.479 ; counter:count65|count[8]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.070     ; 4.408      ;
; -3.475 ; counter:count65|count[5]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.070     ; 4.404      ;
; -3.418 ; state.halt1                   ; counter:count65|count[0]      ; Clock        ; Clock       ; 1.000        ; -0.514     ; 3.903      ;
; -3.418 ; state.halt1                   ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.514     ; 3.903      ;
; -3.418 ; state.halt1                   ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.514     ; 3.903      ;
; -3.418 ; state.halt1                   ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.514     ; 3.903      ;
; -3.418 ; state.halt1                   ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.514     ; 3.903      ;
; -3.418 ; state.halt1                   ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.514     ; 3.903      ;
; -3.418 ; state.halt1                   ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.514     ; 3.903      ;
; -3.418 ; state.halt1                   ; counter:count65|count[1]      ; Clock        ; Clock       ; 1.000        ; -0.514     ; 3.903      ;
; -3.418 ; state.halt1                   ; counter:count65|count[2]      ; Clock        ; Clock       ; 1.000        ; -0.514     ; 3.903      ;
; -3.418 ; state.halt1                   ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.514     ; 3.903      ;
; -3.380 ; counter:count65|count[0]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.070     ; 4.309      ;
; -3.374 ; WeightRAM:ram|REGISTER[4][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.077     ; 4.296      ;
; -3.303 ; WeightRAM:ram|REGISTER[21][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.077     ; 4.225      ;
; -3.301 ; WeightRAM:ram|REGISTER[6][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.077     ; 4.223      ;
; -3.265 ; WeightRAM:ram|REGISTER[8][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 4.196      ;
; -3.244 ; WeightRAM:ram|REGISTER[16][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.072     ; 4.171      ;
; -3.244 ; counter:count65|count[3]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.070     ; 4.173      ;
; -3.232 ; WeightRAM:ram|REGISTER[9][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 4.163      ;
; -3.229 ; WeightRAM:ram|REGISTER[1][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.155      ;
; -3.227 ; WeightRAM:ram|REGISTER[17][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 4.158      ;
; -3.140 ; WeightRAM:ram|REGISTER[0][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.068      ;
; -3.130 ; WeightRAM:ram|REGISTER[2][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.058      ;
; -3.125 ; WeightRAM:ram|REGISTER[28][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.074     ; 4.050      ;
; -3.077 ; counter:count65|count[4]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.005      ;
; -3.070 ; counter:count65|count[9]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.998      ;
; -3.062 ; counter:count65|count[6]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.070     ; 3.991      ;
; -2.977 ; counter:count65|count[7]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.905      ;
; -2.961 ; counter:count65|count[4]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.889      ;
; -2.955 ; WeightRAM:ram|REGISTER[20][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 3.886      ;
; -2.954 ; counter:count65|count[9]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.882      ;
; -2.946 ; WeightRAM:ram|REGISTER[5][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.077     ; 3.868      ;
; -2.936 ; counter:count65|count[4]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.864      ;
; -2.925 ; counter:count65|count[9]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.853      ;
; -2.910 ; WeightRAM:ram|REGISTER[7][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.077     ; 3.832      ;
; -2.903 ; WeightRAM:ram|REGISTER[40][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 3.834      ;
; -2.876 ; counter:count65|count[2]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.804      ;
; -2.861 ; WeightRAM:ram|REGISTER[29][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 3.792      ;
; -2.861 ; counter:count65|count[7]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.789      ;
; -2.854 ; WeightRAM:ram|REGISTER[49][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 3.785      ;
; -2.852 ; counter:count65|count[1]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.780      ;
; -2.846 ; WeightRAM:ram|REGISTER[42][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 3.777      ;
; -2.845 ; counter:count65|count[4]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.773      ;
; -2.839 ; WeightRAM:ram|REGISTER[45][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.767      ;
; -2.838 ; counter:count65|count[9]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.766      ;
; -2.832 ; counter:count65|count[8]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.760      ;
; -2.832 ; counter:count65|count[7]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.760      ;
; -2.827 ; WeightRAM:ram|REGISTER[3][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.073     ; 3.753      ;
; -2.820 ; counter:count65|count[4]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.748      ;
; -2.815 ; counter:count65|count[5]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.743      ;
; -2.809 ; counter:count65|count[9]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.737      ;
; -2.790 ; WeightRAM:ram|REGISTER[27][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 3.721      ;
; -2.785 ; WeightRAM:ram|REGISTER[11][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 3.716      ;
; -2.784 ; WeightRAM:ram|REGISTER[19][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.070     ; 3.713      ;
; -2.760 ; counter:count65|count[2]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.688      ;
; -2.745 ; WeightRAM:ram|REGISTER[56][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.073     ; 3.671      ;
; -2.745 ; counter:count65|count[7]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.673      ;
; -2.737 ; counter:count65|count[2]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.665      ;
; -2.736 ; counter:count65|count[1]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.664      ;
; -2.729 ; counter:count65|count[4]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.657      ;
; -2.729 ; counter:count65|count[1]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.657      ;
; -2.725 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[31][0] ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.646      ;
; -2.725 ; WeightRAM:ram|REGISTER[48][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.073     ; 3.651      ;
; -2.725 ; WeightRAM:ram|REGISTER[50][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.073     ; 3.651      ;
; -2.722 ; counter:count65|count[9]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.650      ;
; -2.718 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[29][0] ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.639      ;
; -2.717 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[25][0] ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.638      ;
; -2.716 ; WeightRAM:ram|REGISTER[31][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 3.647      ;
; -2.716 ; counter:count65|count[8]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.644      ;
; -2.716 ; counter:count65|count[7]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.644      ;
; -2.704 ; counter:count65|count[4]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.632      ;
; -2.704 ; WeightRAM:ram|REGISTER[10][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.068     ; 3.635      ;
; -2.699 ; counter:count65|count[5]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.627      ;
; -2.694 ; WeightRAM:ram|REGISTER[52][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.073     ; 3.620      ;
; -2.693 ; counter:count65|count[9]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.621      ;
; -2.691 ; counter:count65|count[8]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.619      ;
; -2.688 ; counter:count65|count[0]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.616      ;
; -2.687 ; counter:count65|count[5]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.615      ;
; -2.677 ; WeightRAM:ram|REGISTER[14][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.074     ; 3.602      ;
; -2.676 ; WeightRAM:ram|REGISTER[36][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.604      ;
; -2.676 ; counter:count65|count[3]      ; WeightRAM:ram|REGISTER[31][0] ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.597      ;
; -2.669 ; counter:count65|count[3]      ; WeightRAM:ram|REGISTER[29][0] ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.590      ;
; -2.668 ; WeightRAM:ram|REGISTER[18][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.077     ; 3.590      ;
; -2.668 ; counter:count65|count[3]      ; WeightRAM:ram|REGISTER[25][0] ; Clock        ; Clock       ; 1.000        ; -0.078     ; 3.589      ;
; -2.654 ; WeightRAM:ram|REGISTER[12][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.074     ; 3.579      ;
; -2.644 ; counter:count65|count[2]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.572      ;
; -2.633 ; counter:count65|count[2]      ; WeightRAM:ram|REGISTER[2][0]  ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.557      ;
; -2.629 ; counter:count65|count[7]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.557      ;
; -2.621 ; counter:count65|count[2]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.549      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.halt'                                                                              ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.155 ; state.readWeight ; WE                  ; Clock        ; state.halt  ; 0.500        ; -2.056     ; 0.662      ;
; 0.032  ; state.start      ; nextState.halt1_112 ; state.start  ; state.halt  ; 0.500        ; 1.245      ; 1.273      ;
; 0.525  ; state.start      ; nextState.halt1_112 ; state.start  ; state.halt  ; 1.000        ; 1.245      ; 1.280      ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.start'                                                                                    ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.375 ; LFSR:rndnm|data[0] ; dataIn[0]$latch          ; Clock        ; state.start ; 0.500        ; -1.282     ; 0.651      ;
; -0.673 ; state.halt         ; nextState.start_130      ; state.halt   ; state.start ; 0.500        ; 4.016      ; 3.778      ;
; -0.339 ; state.halt         ; nextState.start_130      ; state.halt   ; state.start ; 1.000        ; 4.016      ; 3.944      ;
; 0.278  ; state.halt1        ; nextState.readWeight_121 ; Clock        ; state.start ; 1.000        ; 0.980      ; 0.642      ;
; 0.320  ; state.start        ; nextState.halt1_112      ; state.start  ; state.start ; 0.500        ; 1.550      ; 1.280      ;
; 0.827  ; state.start        ; nextState.halt1_112      ; state.start  ; state.start ; 1.000        ; 1.550      ; 1.273      ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'counter:count65|stop~reg0'                                                                             ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                  ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+
; -1.171 ; state.halt  ; nextState.start_130      ; state.halt   ; counter:count65|stop~reg0 ; 0.500        ; 3.684      ; 3.944      ;
; -0.554 ; state.halt1 ; nextState.readWeight_121 ; Clock        ; counter:count65|stop~reg0 ; 0.500        ; 0.648      ; 0.642      ;
; -0.505 ; state.halt  ; nextState.start_130      ; state.halt   ; counter:count65|stop~reg0 ; 1.000        ; 3.684      ; 3.778      ;
; 0.352  ; state.start ; nextState.halt1_112      ; state.start  ; counter:count65|stop~reg0 ; 0.500        ; 1.582      ; 1.280      ;
; 0.859  ; state.start ; nextState.halt1_112      ; state.start  ; counter:count65|stop~reg0 ; 1.000        ; 1.582      ; 1.273      ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.start'                                                                                     ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.704 ; state.halt1        ; nextState.readWeight_121 ; Clock        ; state.start ; 0.000        ; 1.272      ; 0.598      ;
; -0.644 ; state.start        ; nextState.halt1_112      ; state.start  ; state.start ; 0.000        ; 1.615      ; 1.204      ;
; -0.634 ; state.halt         ; nextState.start_130      ; state.halt   ; state.start ; 0.000        ; 4.185      ; 3.774      ;
; -0.296 ; state.halt         ; nextState.start_130      ; state.halt   ; state.start ; -0.500       ; 4.185      ; 3.612      ;
; -0.131 ; state.start        ; nextState.halt1_112      ; state.start  ; state.start ; -0.500       ; 1.615      ; 1.217      ;
; 2.136  ; LFSR:rndnm|data[0] ; dataIn[0]$latch          ; Clock        ; state.start ; -0.500       ; -1.103     ; 0.563      ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.687 ; nextState.halt1_112           ; state.halt1                   ; state.halt                ; Clock       ; 0.000        ; 1.957      ; 1.461      ;
; 0.108  ; nextState.halt1_112           ; state.halt1                   ; state.start               ; Clock       ; -0.500       ; 1.652      ; 1.461      ;
; 0.139  ; counter:count65|stop~reg0     ; counter:count65|stop~reg0     ; counter:count65|stop~reg0 ; Clock       ; 0.000        ; 2.789      ; 3.342      ;
; 0.139  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[23][0] ; state.start               ; Clock       ; -0.500       ; 1.282      ; 1.122      ;
; 0.140  ; nextState.halt1_112           ; state.halt1                   ; counter:count65|stop~reg0 ; Clock       ; -0.500       ; 1.620      ; 1.461      ;
; 0.155  ; state.halt                    ; counter:count65|count[0]      ; state.halt                ; Clock       ; 0.000        ; 2.787      ; 3.346      ;
; 0.155  ; state.halt                    ; counter:count65|count[6]      ; state.halt                ; Clock       ; 0.000        ; 2.787      ; 3.346      ;
; 0.155  ; state.halt                    ; counter:count65|count[9]      ; state.halt                ; Clock       ; 0.000        ; 2.787      ; 3.346      ;
; 0.155  ; state.halt                    ; counter:count65|count[8]      ; state.halt                ; Clock       ; 0.000        ; 2.787      ; 3.346      ;
; 0.155  ; state.halt                    ; counter:count65|count[7]      ; state.halt                ; Clock       ; 0.000        ; 2.787      ; 3.346      ;
; 0.155  ; state.halt                    ; counter:count65|count[4]      ; state.halt                ; Clock       ; 0.000        ; 2.787      ; 3.346      ;
; 0.155  ; state.halt                    ; counter:count65|count[5]      ; state.halt                ; Clock       ; 0.000        ; 2.787      ; 3.346      ;
; 0.155  ; state.halt                    ; counter:count65|count[1]      ; state.halt                ; Clock       ; 0.000        ; 2.787      ; 3.346      ;
; 0.155  ; state.halt                    ; counter:count65|count[2]      ; state.halt                ; Clock       ; 0.000        ; 2.787      ; 3.346      ;
; 0.155  ; state.halt                    ; counter:count65|count[3]      ; state.halt                ; Clock       ; 0.000        ; 2.787      ; 3.346      ;
; 0.181  ; state.halt                    ; counter:count65|stop~reg0     ; state.halt                ; Clock       ; 0.000        ; 2.789      ; 3.374      ;
; 0.195  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[26][0] ; state.start               ; Clock       ; -0.500       ; 1.289      ; 1.185      ;
; 0.240  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[19][0] ; state.start               ; Clock       ; -0.500       ; 1.282      ; 1.223      ;
; 0.243  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[16][0] ; state.start               ; Clock       ; -0.500       ; 1.284      ; 1.228      ;
; 0.268  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[20][0] ; state.start               ; Clock       ; -0.500       ; 1.280      ; 1.249      ;
; 0.270  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[35][0] ; state.start               ; Clock       ; -0.500       ; 1.283      ; 1.254      ;
; 0.270  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[34][0] ; state.start               ; Clock       ; -0.500       ; 1.283      ; 1.254      ;
; 0.271  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[46][0] ; state.start               ; Clock       ; -0.500       ; 1.286      ; 1.258      ;
; 0.271  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[36][0] ; state.start               ; Clock       ; -0.500       ; 1.283      ; 1.255      ;
; 0.271  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[45][0] ; state.start               ; Clock       ; -0.500       ; 1.283      ; 1.255      ;
; 0.273  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[60][0] ; state.start               ; Clock       ; -0.500       ; 1.286      ; 1.260      ;
; 0.287  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[2][0]  ; state.start               ; Clock       ; -0.500       ; 1.283      ; 1.271      ;
; 0.288  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[14][0] ; state.start               ; Clock       ; -0.500       ; 1.286      ; 1.275      ;
; 0.290  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[39][0] ; state.start               ; Clock       ; -0.500       ; 1.283      ; 1.274      ;
; 0.292  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[32][0] ; state.start               ; Clock       ; -0.500       ; 1.283      ; 1.276      ;
; 0.292  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[0][0]  ; state.start               ; Clock       ; -0.500       ; 1.283      ; 1.276      ;
; 0.293  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[33][0] ; state.start               ; Clock       ; -0.500       ; 1.283      ; 1.277      ;
; 0.293  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[1][0]  ; state.start               ; Clock       ; -0.500       ; 1.285      ; 1.279      ;
; 0.294  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[37][0] ; state.start               ; Clock       ; -0.500       ; 1.283      ; 1.278      ;
; 0.294  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[3][0]  ; state.start               ; Clock       ; -0.500       ; 1.285      ; 1.280      ;
; 0.298  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[64][0] ; state.start               ; Clock       ; -0.500       ; 1.288      ; 1.287      ;
; 0.299  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[43][0] ; state.start               ; Clock       ; -0.500       ; 1.280      ; 1.280      ;
; 0.299  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[40][0] ; state.start               ; Clock       ; -0.500       ; 1.280      ; 1.280      ;
; 0.302  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[8][0]  ; state.start               ; Clock       ; -0.500       ; 1.280      ; 1.283      ;
; 0.306  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[17][0] ; state.start               ; Clock       ; -0.500       ; 1.280      ; 1.287      ;
; 0.308  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[10][0] ; state.start               ; Clock       ; -0.500       ; 1.280      ; 1.289      ;
; 0.309  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[42][0] ; state.start               ; Clock       ; -0.500       ; 1.280      ; 1.290      ;
; 0.310  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[27][0] ; state.start               ; Clock       ; -0.500       ; 1.280      ; 1.291      ;
; 0.314  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[61][0] ; state.start               ; Clock       ; -0.500       ; 1.285      ; 1.300      ;
; 0.314  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[48][0] ; state.start               ; Clock       ; -0.500       ; 1.285      ; 1.300      ;
; 0.316  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[56][0] ; state.start               ; Clock       ; -0.500       ; 1.285      ; 1.302      ;
; 0.316  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[54][0] ; state.start               ; Clock       ; -0.500       ; 1.285      ; 1.302      ;
; 0.328  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[47][0] ; state.start               ; Clock       ; -0.500       ; 1.286      ; 1.315      ;
; 0.328  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[15][0] ; state.start               ; Clock       ; -0.500       ; 1.286      ; 1.315      ;
; 0.329  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[44][0] ; state.start               ; Clock       ; -0.500       ; 1.286      ; 1.316      ;
; 0.330  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[63][0] ; state.start               ; Clock       ; -0.500       ; 1.286      ; 1.317      ;
; 0.332  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[12][0] ; state.start               ; Clock       ; -0.500       ; 1.286      ; 1.319      ;
; 0.333  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[13][0] ; state.start               ; Clock       ; -0.500       ; 1.286      ; 1.320      ;
; 0.333  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[28][0] ; state.start               ; Clock       ; -0.500       ; 1.286      ; 1.320      ;
; 0.334  ; WeightRAM:ram|Q[0]            ; WeightRAM:ram|Q[0]            ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[64][0] ; WeightRAM:ram|REGISTER[64][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[55][0] ; WeightRAM:ram|REGISTER[55][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[63][0] ; WeightRAM:ram|REGISTER[63][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[61][0] ; WeightRAM:ram|REGISTER[61][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[53][0] ; WeightRAM:ram|REGISTER[53][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[39][0] ; WeightRAM:ram|REGISTER[39][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[47][0] ; WeightRAM:ram|REGISTER[47][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[46][0] ; WeightRAM:ram|REGISTER[46][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[59][0] ; WeightRAM:ram|REGISTER[59][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[51][0] ; WeightRAM:ram|REGISTER[51][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[56][0] ; WeightRAM:ram|REGISTER[56][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[60][0] ; WeightRAM:ram|REGISTER[60][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[62][0] ; WeightRAM:ram|REGISTER[62][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[58][0] ; WeightRAM:ram|REGISTER[58][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[57][0] ; WeightRAM:ram|REGISTER[57][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[49][0] ; WeightRAM:ram|REGISTER[49][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[36][0] ; WeightRAM:ram|REGISTER[36][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[37][0] ; WeightRAM:ram|REGISTER[37][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[45][0] ; WeightRAM:ram|REGISTER[45][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[44][0] ; WeightRAM:ram|REGISTER[44][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[35][0] ; WeightRAM:ram|REGISTER[35][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[33][0] ; WeightRAM:ram|REGISTER[33][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[31][0] ; WeightRAM:ram|REGISTER[31][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[15][0] ; WeightRAM:ram|REGISTER[15][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[13][0] ; WeightRAM:ram|REGISTER[13][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[48][0] ; WeightRAM:ram|REGISTER[48][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[52][0] ; WeightRAM:ram|REGISTER[52][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[54][0] ; WeightRAM:ram|REGISTER[54][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[50][0] ; WeightRAM:ram|REGISTER[50][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[32][0] ; WeightRAM:ram|REGISTER[32][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[34][0] ; WeightRAM:ram|REGISTER[34][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[20][0] ; WeightRAM:ram|REGISTER[20][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[28][0] ; WeightRAM:ram|REGISTER[28][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[29][0] ; WeightRAM:ram|REGISTER[29][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[25][0] ; WeightRAM:ram|REGISTER[25][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[14][0] ; WeightRAM:ram|REGISTER[14][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[12][0] ; WeightRAM:ram|REGISTER[12][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[2][0]  ; WeightRAM:ram|REGISTER[2][0]  ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[3][0]  ; WeightRAM:ram|REGISTER[3][0]  ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[16][0] ; WeightRAM:ram|REGISTER[16][0] ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[1][0]  ; WeightRAM:ram|REGISTER[1][0]  ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.334  ; WeightRAM:ram|REGISTER[0][0]  ; WeightRAM:ram|REGISTER[0][0]  ; Clock                     ; Clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.335  ; WeightRAM:ram|REGISTER[38][0] ; WeightRAM:ram|REGISTER[38][0] ; Clock                     ; Clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.335  ; WeightRAM:ram|REGISTER[41][0] ; WeightRAM:ram|REGISTER[41][0] ; Clock                     ; Clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.335  ; WeightRAM:ram|REGISTER[43][0] ; WeightRAM:ram|REGISTER[43][0] ; Clock                     ; Clock       ; 0.000        ; 0.071      ; 0.597      ;
+--------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'counter:count65|stop~reg0'                                                                              ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                  ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.678 ; state.start ; nextState.halt1_112      ; state.start  ; counter:count65|stop~reg0 ; 0.000        ; 1.649      ; 1.204      ;
; -0.467 ; state.halt  ; nextState.start_130      ; state.halt   ; counter:count65|stop~reg0 ; 0.000        ; 3.856      ; 3.612      ;
; -0.165 ; state.start ; nextState.halt1_112      ; state.start  ; counter:count65|stop~reg0 ; -0.500       ; 1.649      ; 1.217      ;
; 0.125  ; state.halt1 ; nextState.readWeight_121 ; Clock        ; counter:count65|stop~reg0 ; -0.500       ; 0.943      ; 0.598      ;
; 0.195  ; state.halt  ; nextState.start_130      ; state.halt   ; counter:count65|stop~reg0 ; -0.500       ; 3.856      ; 3.774      ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.halt'                                                                               ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.304 ; state.start      ; nextState.halt1_112 ; state.start  ; state.halt  ; 0.000        ; 1.298      ; 1.217      ;
; 0.183  ; state.start      ; nextState.halt1_112 ; state.start  ; state.halt  ; -0.500       ; 1.298      ; 1.204      ;
; 2.947  ; state.readWeight ; WE                  ; Clock        ; state.halt  ; -0.500       ; -1.892     ; 0.575      ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clock ; Rise       ; Clock                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[8]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[9]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|Q[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[17][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[18][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[19][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[1][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[20][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[21][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[22][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[23][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[24][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[25][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[26][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[27][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[28][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[29][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[2][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[30][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[31][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[32][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[33][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[34][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[35][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[36][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[37][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[38][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[39][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[3][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[40][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[41][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[42][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[43][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[44][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[45][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[46][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[47][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[48][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[49][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[4][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[50][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[51][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[52][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[53][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[54][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[55][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[56][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[57][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[58][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[59][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[5][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[60][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[61][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[62][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[63][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[64][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[6][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[7][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[8][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[9][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|count[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; counter:count65|stop~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; state.halt                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; state.halt1                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; state.readWeight              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; Clock ; Rise       ; state.start                   ;
; 0.208  ; 0.394        ; 0.186          ; Low Pulse Width ; Clock ; Rise       ; state.halt1                   ;
; 0.208  ; 0.394        ; 0.186          ; Low Pulse Width ; Clock ; Rise       ; state.readWeight              ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|Q[0]            ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][0]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][0] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|REGISTER[2][0]  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|REGISTER[32][0] ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|REGISTER[33][0] ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.start'                                                              ;
+-------+--------------+----------------+------------------+-------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+-------------+------------+--------------------------------+
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; nextState.start_130            ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; nextState.readWeight_121       ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; nextState.readWeight_121|datac ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; nextState.start_130|datad      ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; Selector5~0clkctrl|inclk[0]    ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; Selector5~0clkctrl|outclk      ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; Selector5~0|dataa              ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; Selector5~0|combout            ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; nextState.halt1_112            ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; dataIn[0]$latch                ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; dataIn[0]$latch|datab          ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; Selector3~0|combout            ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; nextState.halt1_112|datad      ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; Selector3~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; state.start|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; state.start|q                  ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; Selector3~0|dataa              ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; nextState.halt1_112|datad      ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; Selector5~0|combout            ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; Selector3~0|combout            ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; dataIn[0]$latch|datab          ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; dataIn[0]$latch                ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; nextState.halt1_112            ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; Selector5~0|dataa              ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; Selector5~0clkctrl|inclk[0]    ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; Selector5~0clkctrl|outclk      ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; nextState.start_130|datad      ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; nextState.readWeight_121|datac ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; nextState.readWeight_121       ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; nextState.start_130            ;
+-------+--------------+----------------+------------------+-------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'counter:count65|stop~reg0'                                                              ;
+-------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Fall       ; nextState.start_130            ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Fall       ; nextState.readWeight_121       ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Fall       ; nextState.halt1_112            ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; nextState.readWeight_121|datac ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; nextState.start_130|datad      ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector3~0|combout            ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector5~0clkctrl|inclk[0]    ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector5~0clkctrl|outclk      ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; nextState.halt1_112|datad      ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector3~0|datad              ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector5~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector5~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector5~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; count65|stop~reg0|q            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; count65|stop~reg0|q            ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector5~0|combout            ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector3~0|datad              ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; nextState.halt1_112|datad      ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector5~0clkctrl|inclk[0]    ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector5~0clkctrl|outclk      ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector3~0|combout            ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; nextState.start_130|datad      ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; nextState.readWeight_121|datac ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Fall       ; nextState.halt1_112            ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Fall       ; nextState.readWeight_121       ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Fall       ; nextState.start_130            ;
+-------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.halt'                                                         ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------+
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; WE                        ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; WE|datac                  ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; state.halt ; Rise       ; startCounter~2|datac      ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; startCounter~2|combout    ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; nextState.halt1_112|datad ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; Selector3~0|combout       ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; state.halt ; Rise       ; Selector3~0|datac         ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.halt ; Rise       ; nextState.halt1_112       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.halt ; Rise       ; state.halt|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.halt ; Rise       ; state.halt|q              ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; state.halt ; Rise       ; nextState.halt1_112       ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; state.halt ; Rise       ; Selector3~0|datac         ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; Selector3~0|combout       ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; nextState.halt1_112|datad ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; startCounter~2|combout    ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; state.halt ; Rise       ; startCounter~2|datac      ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; WE|datac                  ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; WE                        ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Rst       ; Clock      ; 0.638 ; 0.675 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Rst       ; Clock      ; -0.211 ; -0.252 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; count[*]     ; Clock       ; 9.460 ; 9.375 ; Rise       ; Clock           ;
;  count[0]    ; Clock       ; 9.122 ; 8.740 ; Rise       ; Clock           ;
;  count[1]    ; Clock       ; 9.460 ; 9.375 ; Rise       ; Clock           ;
;  count[2]    ; Clock       ; 9.250 ; 9.081 ; Rise       ; Clock           ;
;  count[3]    ; Clock       ; 9.161 ; 8.794 ; Rise       ; Clock           ;
;  count[4]    ; Clock       ; 8.493 ; 8.329 ; Rise       ; Clock           ;
;  count[5]    ; Clock       ; 8.238 ; 8.092 ; Rise       ; Clock           ;
;  count[6]    ; Clock       ; 8.386 ; 8.207 ; Rise       ; Clock           ;
;  count[7]    ; Clock       ; 8.645 ; 8.316 ; Rise       ; Clock           ;
;  count[8]    ; Clock       ; 8.040 ; 7.838 ; Rise       ; Clock           ;
;  count[9]    ; Clock       ; 8.215 ; 8.077 ; Rise       ; Clock           ;
; dataRead[*]  ; Clock       ; 8.206 ; 8.040 ; Rise       ; Clock           ;
;  dataRead[0] ; Clock       ; 8.206 ; 8.040 ; Rise       ; Clock           ;
; dataIn[*]    ; state.start ; 7.125 ; 7.080 ; Fall       ; state.start     ;
;  dataIn[0]   ; state.start ; 7.125 ; 7.080 ; Fall       ; state.start     ;
+--------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; count[*]     ; Clock       ; 7.748 ; 7.552 ; Rise       ; Clock           ;
;  count[0]    ; Clock       ; 8.786 ; 8.417 ; Rise       ; Clock           ;
;  count[1]    ; Clock       ; 9.155 ; 9.075 ; Rise       ; Clock           ;
;  count[2]    ; Clock       ; 8.906 ; 8.743 ; Rise       ; Clock           ;
;  count[3]    ; Clock       ; 8.823 ; 8.469 ; Rise       ; Clock           ;
;  count[4]    ; Clock       ; 8.179 ; 8.021 ; Rise       ; Clock           ;
;  count[5]    ; Clock       ; 7.933 ; 7.793 ; Rise       ; Clock           ;
;  count[6]    ; Clock       ; 8.076 ; 7.904 ; Rise       ; Clock           ;
;  count[7]    ; Clock       ; 8.328 ; 8.012 ; Rise       ; Clock           ;
;  count[8]    ; Clock       ; 7.748 ; 7.552 ; Rise       ; Clock           ;
;  count[9]    ; Clock       ; 7.912 ; 7.778 ; Rise       ; Clock           ;
; dataRead[*]  ; Clock       ; 7.905 ; 7.744 ; Rise       ; Clock           ;
;  dataRead[0] ; Clock       ; 7.905 ; 7.744 ; Rise       ; Clock           ;
; dataIn[*]    ; state.start ; 6.831 ; 6.786 ; Fall       ; state.start     ;
;  dataIn[0]   ; state.start ; 6.831 ; 6.786 ; Fall       ; state.start     ;
+--------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; Clock                     ; -1.645 ; -62.953       ;
; state.halt                ; -1.645 ; -1.645        ;
; state.start               ; -1.120 ; -1.298        ;
; counter:count65|stop~reg0 ; -0.076 ; -0.076        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; state.start               ; -0.681 ; -1.588        ;
; Clock                     ; -0.587 ; -0.803        ;
; counter:count65|stop~reg0 ; -0.420 ; -0.699        ;
; state.halt                ; -0.170 ; -0.170        ;
+---------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; Clock                     ; -3.000 ; -181.304      ;
; counter:count65|stop~reg0 ; 0.358  ; 0.000         ;
; state.start               ; 0.390  ; 0.000         ;
; state.halt                ; 0.436  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.645 ; counter:count65|count[2]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.043     ; 2.589      ;
; -1.581 ; counter:count65|count[3]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.043     ; 2.525      ;
; -1.527 ; counter:count65|count[1]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.043     ; 2.471      ;
; -1.521 ; counter:count65|count[0]      ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.043     ; 2.465      ;
; -1.489 ; counter:count65|count[9]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.436      ;
; -1.477 ; counter:count65|count[4]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.424      ;
; -1.440 ; WeightRAM:ram|REGISTER[24][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.047     ; 2.380      ;
; -1.438 ; state.halt1                   ; counter:count65|count[0]      ; Clock        ; Clock       ; 1.000        ; -0.298     ; 2.127      ;
; -1.438 ; state.halt1                   ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.298     ; 2.127      ;
; -1.438 ; state.halt1                   ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.298     ; 2.127      ;
; -1.438 ; state.halt1                   ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.298     ; 2.127      ;
; -1.438 ; state.halt1                   ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.298     ; 2.127      ;
; -1.438 ; state.halt1                   ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.298     ; 2.127      ;
; -1.438 ; state.halt1                   ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.298     ; 2.127      ;
; -1.438 ; state.halt1                   ; counter:count65|count[1]      ; Clock        ; Clock       ; 1.000        ; -0.298     ; 2.127      ;
; -1.438 ; state.halt1                   ; counter:count65|count[2]      ; Clock        ; Clock       ; 1.000        ; -0.298     ; 2.127      ;
; -1.438 ; state.halt1                   ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.298     ; 2.127      ;
; -1.434 ; counter:count65|count[7]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.381      ;
; -1.364 ; counter:count65|count[2]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.311      ;
; -1.359 ; counter:count65|count[8]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.306      ;
; -1.359 ; counter:count65|count[1]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.306      ;
; -1.352 ; counter:count65|count[5]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.299      ;
; -1.333 ; WeightRAM:ram|REGISTER[21][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.047     ; 2.273      ;
; -1.319 ; WeightRAM:ram|REGISTER[4][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.047     ; 2.259      ;
; -1.294 ; WeightRAM:ram|REGISTER[8][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.038     ; 2.243      ;
; -1.284 ; WeightRAM:ram|REGISTER[17][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.038     ; 2.233      ;
; -1.283 ; counter:count65|count[0]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.230      ;
; -1.282 ; WeightRAM:ram|REGISTER[9][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.038     ; 2.231      ;
; -1.282 ; WeightRAM:ram|REGISTER[6][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.047     ; 2.222      ;
; -1.256 ; WeightRAM:ram|REGISTER[16][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.041     ; 2.202      ;
; -1.239 ; WeightRAM:ram|REGISTER[1][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.186      ;
; -1.236 ; WeightRAM:ram|REGISTER[28][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.181      ;
; -1.216 ; WeightRAM:ram|REGISTER[2][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.163      ;
; -1.212 ; counter:count65|count[6]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.159      ;
; -1.209 ; WeightRAM:ram|REGISTER[0][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.156      ;
; -1.207 ; counter:count65|count[9]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.152      ;
; -1.203 ; counter:count65|count[3]      ; counter:count65|stop~reg0     ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.150      ;
; -1.195 ; counter:count65|count[4]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.140      ;
; -1.152 ; counter:count65|count[7]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.097      ;
; -1.143 ; counter:count65|count[9]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.088      ;
; -1.139 ; counter:count65|count[9]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.084      ;
; -1.136 ; WeightRAM:ram|REGISTER[20][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.037     ; 2.086      ;
; -1.131 ; counter:count65|count[4]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.076      ;
; -1.128 ; WeightRAM:ram|REGISTER[5][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.047     ; 2.068      ;
; -1.127 ; counter:count65|count[4]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.072      ;
; -1.120 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[31][0] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 2.060      ;
; -1.113 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[29][0] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 2.053      ;
; -1.113 ; WeightRAM:ram|REGISTER[7][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.047     ; 2.053      ;
; -1.109 ; counter:count65|count[4]      ; WeightRAM:ram|REGISTER[25][0] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 2.049      ;
; -1.101 ; WeightRAM:ram|REGISTER[40][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.038     ; 2.050      ;
; -1.096 ; WeightRAM:ram|REGISTER[29][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.037     ; 2.046      ;
; -1.095 ; counter:count65|count[3]      ; WeightRAM:ram|REGISTER[31][0] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 2.035      ;
; -1.093 ; WeightRAM:ram|REGISTER[11][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.038     ; 2.042      ;
; -1.088 ; WeightRAM:ram|REGISTER[49][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.037     ; 2.038      ;
; -1.088 ; counter:count65|count[7]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.033      ;
; -1.088 ; counter:count65|count[3]      ; WeightRAM:ram|REGISTER[29][0] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 2.028      ;
; -1.084 ; counter:count65|count[7]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.029      ;
; -1.084 ; counter:count65|count[3]      ; WeightRAM:ram|REGISTER[25][0] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 2.024      ;
; -1.082 ; counter:count65|count[2]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.027      ;
; -1.077 ; counter:count65|count[8]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.022      ;
; -1.077 ; counter:count65|count[1]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.022      ;
; -1.075 ; counter:count65|count[9]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.020      ;
; -1.071 ; counter:count65|count[9]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.016      ;
; -1.071 ; WeightRAM:ram|REGISTER[42][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.038     ; 2.020      ;
; -1.070 ; counter:count65|count[5]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.015      ;
; -1.065 ; WeightRAM:ram|REGISTER[27][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.038     ; 2.014      ;
; -1.063 ; counter:count65|count[4]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.008      ;
; -1.059 ; counter:count65|count[4]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.004      ;
; -1.055 ; WeightRAM:ram|REGISTER[56][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.042     ; 2.000      ;
; -1.054 ; WeightRAM:ram|REGISTER[45][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 2.001      ;
; -1.030 ; WeightRAM:ram|REGISTER[31][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.980      ;
; -1.030 ; WeightRAM:ram|REGISTER[3][0]  ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 1.977      ;
; -1.028 ; WeightRAM:ram|REGISTER[10][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.038     ; 1.977      ;
; -1.027 ; WeightRAM:ram|REGISTER[19][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.039     ; 1.975      ;
; -1.020 ; counter:count65|count[7]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.965      ;
; -1.018 ; WeightRAM:ram|REGISTER[50][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.963      ;
; -1.018 ; counter:count65|count[2]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.963      ;
; -1.016 ; counter:count65|count[7]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.961      ;
; -1.014 ; counter:count65|count[2]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.959      ;
; -1.013 ; counter:count65|count[8]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.958      ;
; -1.013 ; counter:count65|count[1]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.958      ;
; -1.009 ; counter:count65|count[8]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.954      ;
; -1.009 ; counter:count65|count[1]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.954      ;
; -1.008 ; WeightRAM:ram|REGISTER[48][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.953      ;
; -1.008 ; WeightRAM:ram|REGISTER[36][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.040     ; 1.955      ;
; -1.007 ; counter:count65|count[9]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.952      ;
; -1.006 ; counter:count65|count[5]      ; counter:count65|count[8]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.951      ;
; -1.003 ; counter:count65|count[9]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.948      ;
; -1.002 ; counter:count65|count[5]      ; counter:count65|count[7]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.947      ;
; -1.001 ; counter:count65|count[0]      ; counter:count65|count[9]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.946      ;
; -0.997 ; WeightRAM:ram|REGISTER[52][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.942      ;
; -0.995 ; counter:count65|count[4]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.940      ;
; -0.991 ; counter:count65|count[4]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.936      ;
; -0.983 ; WeightRAM:ram|REGISTER[63][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.928      ;
; -0.961 ; WeightRAM:ram|REGISTER[18][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.901      ;
; -0.952 ; counter:count65|count[7]      ; counter:count65|count[4]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.897      ;
; -0.950 ; counter:count65|count[2]      ; counter:count65|count[6]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.895      ;
; -0.948 ; counter:count65|count[7]      ; counter:count65|count[3]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.893      ;
; -0.947 ; WeightRAM:ram|REGISTER[59][0] ; WeightRAM:ram|Q[0]            ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.897      ;
; -0.946 ; counter:count65|count[2]      ; counter:count65|count[5]      ; Clock        ; Clock       ; 1.000        ; -0.042     ; 1.891      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.halt'                                                                              ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.645 ; state.readWeight ; WE                  ; Clock        ; state.halt  ; 0.500        ; -1.302     ; 0.342      ;
; 0.186  ; state.start      ; nextState.halt1_112 ; state.start  ; state.halt  ; 0.500        ; 0.623      ; 0.705      ;
; 0.770  ; state.start      ; nextState.halt1_112 ; state.start  ; state.halt  ; 1.000        ; 0.623      ; 0.621      ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.start'                                                                                    ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.120 ; LFSR:rndnm|data[0] ; dataIn[0]$latch          ; Clock        ; state.start ; 0.500        ; -0.772     ; 0.337      ;
; -0.178 ; state.halt         ; nextState.start_130      ; state.halt   ; state.start ; 0.500        ; 2.403      ; 2.296      ;
; 0.520  ; state.start        ; nextState.halt1_112      ; state.start  ; state.start ; 0.500        ; 0.883      ; 0.621      ;
; 0.577  ; state.halt         ; nextState.start_130      ; state.halt   ; state.start ; 1.000        ; 2.403      ; 2.041      ;
; 0.693  ; state.halt1        ; nextState.readWeight_121 ; Clock        ; state.start ; 1.000        ; 0.608      ; 0.337      ;
; 0.936  ; state.start        ; nextState.halt1_112      ; state.start  ; state.start ; 1.000        ; 0.883      ; 0.705      ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'counter:count65|stop~reg0'                                                                             ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                  ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.076 ; state.halt  ; nextState.start_130      ; state.halt   ; counter:count65|stop~reg0 ; 0.500        ; 2.250      ; 2.041      ;
; 0.040  ; state.halt1 ; nextState.readWeight_121 ; Clock        ; counter:count65|stop~reg0 ; 0.500        ; 0.455      ; 0.337      ;
; 0.169  ; state.halt  ; nextState.start_130      ; state.halt   ; counter:count65|stop~reg0 ; 1.000        ; 2.250      ; 2.296      ;
; 0.557  ; state.start ; nextState.halt1_112      ; state.start  ; counter:count65|stop~reg0 ; 0.500        ; 0.920      ; 0.621      ;
; 0.973  ; state.start ; nextState.halt1_112      ; state.start  ; counter:count65|stop~reg0 ; 1.000        ; 0.920      ; 0.705      ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.start'                                                                                     ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.681 ; state.halt         ; nextState.start_130      ; state.halt   ; state.start ; 0.000        ; 2.513      ; 1.947      ;
; -0.526 ; state.halt1        ; nextState.readWeight_121 ; Clock        ; state.start ; 0.000        ; 0.792      ; 0.296      ;
; -0.381 ; state.start        ; nextState.halt1_112      ; state.start  ; state.start ; 0.000        ; 0.918      ; 0.662      ;
; 0.051  ; state.start        ; nextState.halt1_112      ; state.start  ; state.start ; -0.500       ; 0.918      ; 0.594      ;
; 0.065  ; state.halt         ; nextState.start_130      ; state.halt   ; state.start ; -0.500       ; 2.513      ; 2.193      ;
; 1.417  ; LFSR:rndnm|data[0] ; dataIn[0]$latch          ; Clock        ; state.start ; -0.500       ; -0.661     ; 0.286      ;
+--------+--------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.587 ; nextState.halt1_112           ; state.halt1                   ; state.halt                ; Clock       ; 0.000        ; 1.257      ; 0.774      ;
; -0.216 ; counter:count65|stop~reg0     ; counter:count65|stop~reg0     ; counter:count65|stop~reg0 ; Clock       ; 0.000        ; 1.646      ; 1.649      ;
; -0.173 ; state.halt                    ; counter:count65|stop~reg0     ; state.halt                ; Clock       ; 0.000        ; 1.646      ; 1.682      ;
; 0.031  ; state.halt                    ; counter:count65|count[0]      ; state.halt                ; Clock       ; 0.000        ; 1.644      ; 1.884      ;
; 0.031  ; state.halt                    ; counter:count65|count[6]      ; state.halt                ; Clock       ; 0.000        ; 1.644      ; 1.884      ;
; 0.031  ; state.halt                    ; counter:count65|count[9]      ; state.halt                ; Clock       ; 0.000        ; 1.644      ; 1.884      ;
; 0.031  ; state.halt                    ; counter:count65|count[8]      ; state.halt                ; Clock       ; 0.000        ; 1.644      ; 1.884      ;
; 0.031  ; state.halt                    ; counter:count65|count[7]      ; state.halt                ; Clock       ; 0.000        ; 1.644      ; 1.884      ;
; 0.031  ; state.halt                    ; counter:count65|count[4]      ; state.halt                ; Clock       ; 0.000        ; 1.644      ; 1.884      ;
; 0.031  ; state.halt                    ; counter:count65|count[5]      ; state.halt                ; Clock       ; 0.000        ; 1.644      ; 1.884      ;
; 0.031  ; state.halt                    ; counter:count65|count[1]      ; state.halt                ; Clock       ; 0.000        ; 1.644      ; 1.884      ;
; 0.031  ; state.halt                    ; counter:count65|count[2]      ; state.halt                ; Clock       ; 0.000        ; 1.644      ; 1.884      ;
; 0.031  ; state.halt                    ; counter:count65|count[3]      ; state.halt                ; Clock       ; 0.000        ; 1.644      ; 1.884      ;
; 0.161  ; WeightRAM:ram|REGISTER[64][0] ; WeightRAM:ram|REGISTER[64][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[63][0] ; WeightRAM:ram|REGISTER[63][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[61][0] ; WeightRAM:ram|REGISTER[61][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[53][0] ; WeightRAM:ram|REGISTER[53][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[47][0] ; WeightRAM:ram|REGISTER[47][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[46][0] ; WeightRAM:ram|REGISTER[46][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[56][0] ; WeightRAM:ram|REGISTER[56][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[60][0] ; WeightRAM:ram|REGISTER[60][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[62][0] ; WeightRAM:ram|REGISTER[62][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[58][0] ; WeightRAM:ram|REGISTER[58][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[57][0] ; WeightRAM:ram|REGISTER[57][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[44][0] ; WeightRAM:ram|REGISTER[44][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[15][0] ; WeightRAM:ram|REGISTER[15][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[13][0] ; WeightRAM:ram|REGISTER[13][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[48][0] ; WeightRAM:ram|REGISTER[48][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[52][0] ; WeightRAM:ram|REGISTER[52][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[54][0] ; WeightRAM:ram|REGISTER[54][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[50][0] ; WeightRAM:ram|REGISTER[50][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[28][0] ; WeightRAM:ram|REGISTER[28][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[14][0] ; WeightRAM:ram|REGISTER[14][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.161  ; WeightRAM:ram|REGISTER[12][0] ; WeightRAM:ram|REGISTER[12][0] ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.162  ; WeightRAM:ram|Q[0]            ; WeightRAM:ram|Q[0]            ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[55][0] ; WeightRAM:ram|REGISTER[55][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[39][0] ; WeightRAM:ram|REGISTER[39][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[38][0] ; WeightRAM:ram|REGISTER[38][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[59][0] ; WeightRAM:ram|REGISTER[59][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[51][0] ; WeightRAM:ram|REGISTER[51][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[49][0] ; WeightRAM:ram|REGISTER[49][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[36][0] ; WeightRAM:ram|REGISTER[36][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[37][0] ; WeightRAM:ram|REGISTER[37][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[45][0] ; WeightRAM:ram|REGISTER[45][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[41][0] ; WeightRAM:ram|REGISTER[41][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[43][0] ; WeightRAM:ram|REGISTER[43][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[35][0] ; WeightRAM:ram|REGISTER[35][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[33][0] ; WeightRAM:ram|REGISTER[33][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[27][0] ; WeightRAM:ram|REGISTER[27][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[31][0] ; WeightRAM:ram|REGISTER[31][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[30][0] ; WeightRAM:ram|REGISTER[30][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[22][0] ; WeightRAM:ram|REGISTER[22][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[11][0] ; WeightRAM:ram|REGISTER[11][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[10][0] ; WeightRAM:ram|REGISTER[10][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[42][0] ; WeightRAM:ram|REGISTER[42][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[40][0] ; WeightRAM:ram|REGISTER[40][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[32][0] ; WeightRAM:ram|REGISTER[32][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[34][0] ; WeightRAM:ram|REGISTER[34][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[19][0] ; WeightRAM:ram|REGISTER[19][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[23][0] ; WeightRAM:ram|REGISTER[23][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[20][0] ; WeightRAM:ram|REGISTER[20][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[29][0] ; WeightRAM:ram|REGISTER[29][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[25][0] ; WeightRAM:ram|REGISTER[25][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[18][0] ; WeightRAM:ram|REGISTER[18][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[26][0] ; WeightRAM:ram|REGISTER[26][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[8][0]  ; WeightRAM:ram|REGISTER[8][0]  ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[9][0]  ; WeightRAM:ram|REGISTER[9][0]  ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[2][0]  ; WeightRAM:ram|REGISTER[2][0]  ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[3][0]  ; WeightRAM:ram|REGISTER[3][0]  ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[7][0]  ; WeightRAM:ram|REGISTER[7][0]  ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[5][0]  ; WeightRAM:ram|REGISTER[5][0]  ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[16][0] ; WeightRAM:ram|REGISTER[16][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[24][0] ; WeightRAM:ram|REGISTER[24][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[21][0] ; WeightRAM:ram|REGISTER[21][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[17][0] ; WeightRAM:ram|REGISTER[17][0] ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[1][0]  ; WeightRAM:ram|REGISTER[1][0]  ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[0][0]  ; WeightRAM:ram|REGISTER[0][0]  ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[4][0]  ; WeightRAM:ram|REGISTER[4][0]  ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.162  ; WeightRAM:ram|REGISTER[6][0]  ; WeightRAM:ram|REGISTER[6][0]  ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.163  ; nextState.halt1_112           ; state.halt1                   ; state.start               ; Clock       ; -0.500       ; 0.997      ; 0.774      ;
; 0.169  ; LFSR:rndnm|data[9]            ; LFSR:rndnm|data[0]            ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.314      ;
; 0.169  ; LFSR:rndnm|data[4]            ; LFSR:rndnm|data[5]            ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.314      ;
; 0.169  ; LFSR:rndnm|data[7]            ; LFSR:rndnm|data[8]            ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.314      ;
; 0.170  ; LFSR:rndnm|data[1]            ; LFSR:rndnm|data[2]            ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.315      ;
; 0.173  ; LFSR:rndnm|data[0]            ; LFSR:rndnm|data[1]            ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.318      ;
; 0.179  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[23][0] ; state.start               ; Clock       ; -0.500       ; 0.772      ; 0.565      ;
; 0.191  ; counter:count65|count[9]      ; counter:count65|count[9]      ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.337      ;
; 0.200  ; nextState.halt1_112           ; state.halt1                   ; counter:count65|stop~reg0 ; Clock       ; -0.500       ; 0.960      ; 0.774      ;
; 0.228  ; LFSR:rndnm|data[3]            ; LFSR:rndnm|data[4]            ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.373      ;
; 0.229  ; LFSR:rndnm|data[5]            ; LFSR:rndnm|data[6]            ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.374      ;
; 0.231  ; LFSR:rndnm|data[2]            ; LFSR:rndnm|data[3]            ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.376      ;
; 0.233  ; LFSR:rndnm|data[8]            ; LFSR:rndnm|data[9]            ; Clock                     ; Clock       ; 0.000        ; 0.042      ; 0.379      ;
; 0.233  ; WE                            ; WeightRAM:ram|REGISTER[64][0] ; state.halt                ; Clock       ; -0.500       ; 1.068      ; 0.905      ;
; 0.233  ; WE                            ; WeightRAM:ram|REGISTER[7][0]  ; state.halt                ; Clock       ; -0.500       ; 1.070      ; 0.907      ;
; 0.236  ; WE                            ; WeightRAM:ram|REGISTER[11][0] ; state.halt                ; Clock       ; -0.500       ; 1.061      ; 0.901      ;
; 0.237  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[19][0] ; state.start               ; Clock       ; -0.500       ; 0.772      ; 0.623      ;
; 0.238  ; LFSR:rndnm|data[6]            ; LFSR:rndnm|data[0]            ; Clock                     ; Clock       ; 0.000        ; 0.041      ; 0.383      ;
; 0.239  ; WE                            ; WeightRAM:ram|REGISTER[23][0] ; state.halt                ; Clock       ; -0.500       ; 1.062      ; 0.905      ;
; 0.240  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[26][0] ; state.start               ; Clock       ; -0.500       ; 0.780      ; 0.634      ;
; 0.243  ; dataIn[0]$latch               ; WeightRAM:ram|REGISTER[16][0] ; state.start               ; Clock       ; -0.500       ; 0.774      ; 0.631      ;
+--------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'counter:count65|stop~reg0'                                                                              ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                  ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.420 ; state.start ; nextState.halt1_112      ; state.start  ; counter:count65|stop~reg0 ; 0.000        ; 0.957      ; 0.662      ;
; -0.279 ; state.halt  ; nextState.start_130      ; state.halt   ; counter:count65|stop~reg0 ; 0.000        ; 2.357      ; 2.193      ;
; -0.025 ; state.halt  ; nextState.start_130      ; state.halt   ; counter:count65|stop~reg0 ; -0.500       ; 2.357      ; 1.947      ;
; 0.012  ; state.start ; nextState.halt1_112      ; state.start  ; counter:count65|stop~reg0 ; -0.500       ; 0.957      ; 0.594      ;
; 0.130  ; state.halt1 ; nextState.readWeight_121 ; Clock        ; counter:count65|stop~reg0 ; -0.500       ; 0.636      ; 0.296      ;
+--------+-------------+--------------------------+--------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.halt'                                                                               ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.170 ; state.start      ; nextState.halt1_112 ; state.start  ; state.halt  ; 0.000        ; 0.649      ; 0.594      ;
; 0.398  ; state.start      ; nextState.halt1_112 ; state.start  ; state.halt  ; -0.500       ; 0.649      ; 0.662      ;
; 1.980  ; state.readWeight ; WE                  ; Clock        ; state.halt  ; -0.500       ; -1.208     ; 0.292      ;
+--------+------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clock ; Rise       ; Clock                         ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[0]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[1]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[2]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[3]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[4]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[5]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[6]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[7]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[8]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; LFSR:rndnm|data[9]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|Q[0]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[10][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[11][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[12][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[13][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[14][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[15][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[17][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[18][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[19][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[1][0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[20][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[21][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[22][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[23][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[24][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[25][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[26][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[27][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[28][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[29][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[2][0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[30][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[31][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[32][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[33][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[34][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[35][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[36][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[37][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[38][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[39][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[3][0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[40][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[41][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[42][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[43][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[44][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[45][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[46][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[47][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[48][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[49][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[4][0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[50][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[51][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[52][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[53][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[54][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[55][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[56][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[57][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[58][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[59][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[5][0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[60][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[61][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[62][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[63][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[64][0] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[6][0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[7][0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[8][0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; WeightRAM:ram|REGISTER[9][0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; counter:count65|count[0]      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; counter:count65|count[1]      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; counter:count65|count[2]      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; counter:count65|count[3]      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; counter:count65|count[4]      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; counter:count65|count[5]      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; counter:count65|count[6]      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; counter:count65|count[7]      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; counter:count65|count[8]      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; counter:count65|count[9]      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; counter:count65|stop~reg0     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; state.halt                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; state.halt1                   ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; state.readWeight              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; Clock ; Rise       ; state.start                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|Q[0]            ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|REGISTER[0][0]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|REGISTER[16][0] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|REGISTER[2][0]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|REGISTER[32][0] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|REGISTER[33][0] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|REGISTER[34][0] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; WeightRAM:ram|REGISTER[35][0] ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'counter:count65|stop~reg0'                                                              ;
+-------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Fall       ; nextState.readWeight_121       ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; nextState.readWeight_121|datac ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; nextState.start_130|datad      ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Fall       ; nextState.start_130            ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; nextState.halt1_112|datad      ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Fall       ; nextState.halt1_112            ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector3~0|datad              ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector5~0clkctrl|inclk[0]    ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector5~0clkctrl|outclk      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector3~0|combout            ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector5~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector5~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; Selector5~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; count65|stop~reg0|q            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Rise       ; count65|stop~reg0|q            ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector5~0|combout            ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector3~0|combout            ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector5~0clkctrl|inclk[0]    ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector5~0clkctrl|outclk      ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; Selector3~0|datad              ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Fall       ; nextState.halt1_112            ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; nextState.halt1_112|datad      ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Fall       ; nextState.start_130            ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; nextState.start_130|datad      ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; counter:count65|stop~reg0 ; Rise       ; nextState.readWeight_121|datac ;
; 0.634 ; 0.634        ; 0.000          ; Low Pulse Width  ; counter:count65|stop~reg0 ; Fall       ; nextState.readWeight_121       ;
+-------+--------------+----------------+------------------+---------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.start'                                                              ;
+-------+--------------+----------------+------------------+-------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+-------------+------------+--------------------------------+
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; dataIn[0]$latch                ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; dataIn[0]$latch|datab          ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; nextState.halt1_112|datad      ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; nextState.halt1_112            ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; Selector3~0|dataa              ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; Selector3~0|combout            ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; nextState.readWeight_121       ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; nextState.readWeight_121|datac ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; nextState.start_130|datad      ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; nextState.start_130            ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; Selector5~0|combout            ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; Selector5~0|dataa              ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; Selector5~0clkctrl|inclk[0]    ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; Selector5~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; state.start|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; state.start|q                  ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; Selector5~0clkctrl|inclk[0]    ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; Selector5~0clkctrl|outclk      ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; Selector5~0|dataa              ;
; 0.552 ; 0.552        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; Selector5~0|combout            ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; nextState.start_130            ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; nextState.start_130|datad      ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; state.start ; Fall       ; nextState.readWeight_121|datac ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; Selector3~0|combout            ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; state.start ; Rise       ; nextState.readWeight_121       ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; Selector3~0|dataa              ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; nextState.halt1_112            ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; dataIn[0]$latch|datab          ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; state.start ; Rise       ; nextState.halt1_112|datad      ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; state.start ; Fall       ; dataIn[0]$latch                ;
+-------+--------------+----------------+------------------+-------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.halt'                                                         ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------+
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; state.halt ; Rise       ; Selector3~0|datac         ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; Selector3~0|combout       ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; state.halt ; Rise       ; nextState.halt1_112       ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; state.halt ; Rise       ; startCounter~2|datac      ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; nextState.halt1_112|datad ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; startCounter~2|combout    ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; WE                        ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; state.halt ; Fall       ; WE|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.halt ; Rise       ; state.halt|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.halt ; Rise       ; state.halt|q              ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; WE|datac                  ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; WE                        ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; startCounter~2|combout    ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; nextState.halt1_112|datad ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; state.halt ; Rise       ; startCounter~2|datac      ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; state.halt ; Rise       ; nextState.halt1_112       ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; state.halt ; Fall       ; Selector3~0|combout       ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; state.halt ; Rise       ; Selector3~0|datac         ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Rst       ; Clock      ; 0.366 ; 0.542 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Rst       ; Clock      ; -0.126 ; -0.317 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; count[*]     ; Clock       ; 5.702 ; 5.950 ; Rise       ; Clock           ;
;  count[0]    ; Clock       ; 5.106 ; 5.338 ; Rise       ; Clock           ;
;  count[1]    ; Clock       ; 5.702 ; 5.950 ; Rise       ; Clock           ;
;  count[2]    ; Clock       ; 5.324 ; 5.586 ; Rise       ; Clock           ;
;  count[3]    ; Clock       ; 5.122 ; 5.373 ; Rise       ; Clock           ;
;  count[4]    ; Clock       ; 4.890 ; 5.089 ; Rise       ; Clock           ;
;  count[5]    ; Clock       ; 4.751 ; 4.943 ; Rise       ; Clock           ;
;  count[6]    ; Clock       ; 4.815 ; 5.016 ; Rise       ; Clock           ;
;  count[7]    ; Clock       ; 4.884 ; 5.083 ; Rise       ; Clock           ;
;  count[8]    ; Clock       ; 4.594 ; 4.794 ; Rise       ; Clock           ;
;  count[9]    ; Clock       ; 4.739 ; 4.926 ; Rise       ; Clock           ;
; dataRead[*]  ; Clock       ; 4.703 ; 4.922 ; Rise       ; Clock           ;
;  dataRead[0] ; Clock       ; 4.703 ; 4.922 ; Rise       ; Clock           ;
; dataIn[*]    ; state.start ; 4.080 ; 4.359 ; Fall       ; state.start     ;
;  dataIn[0]   ; state.start ; 4.080 ; 4.359 ; Fall       ; state.start     ;
+--------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; count[*]     ; Clock       ; 4.441 ; 4.634 ; Rise       ; Clock           ;
;  count[0]    ; Clock       ; 4.932 ; 5.156 ; Rise       ; Clock           ;
;  count[1]    ; Clock       ; 5.537 ; 5.777 ; Rise       ; Clock           ;
;  count[2]    ; Clock       ; 5.138 ; 5.389 ; Rise       ; Clock           ;
;  count[3]    ; Clock       ; 4.947 ; 5.189 ; Rise       ; Clock           ;
;  count[4]    ; Clock       ; 4.721 ; 4.912 ; Rise       ; Clock           ;
;  count[5]    ; Clock       ; 4.587 ; 4.771 ; Rise       ; Clock           ;
;  count[6]    ; Clock       ; 4.648 ; 4.841 ; Rise       ; Clock           ;
;  count[7]    ; Clock       ; 4.720 ; 4.911 ; Rise       ; Clock           ;
;  count[8]    ; Clock       ; 4.441 ; 4.634 ; Rise       ; Clock           ;
;  count[9]    ; Clock       ; 4.575 ; 4.755 ; Rise       ; Clock           ;
; dataRead[*]  ; Clock       ; 4.545 ; 4.756 ; Rise       ; Clock           ;
;  dataRead[0] ; Clock       ; 4.545 ; 4.756 ; Rise       ; Clock           ;
; dataIn[*]    ; state.start ; 3.926 ; 4.195 ; Fall       ; state.start     ;
;  dataIn[0]   ; state.start ; 3.926 ; 4.195 ; Fall       ; state.start     ;
+--------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -4.339   ; -0.890 ; N/A      ; N/A     ; -3.000              ;
;  Clock                     ; -4.339   ; -0.705 ; N/A      ; N/A     ; -3.000              ;
;  counter:count65|stop~reg0 ; -1.171   ; -0.753 ; N/A      ; N/A     ; 0.358               ;
;  state.halt                ; -3.502   ; -0.338 ; N/A      ; N/A     ; 0.420               ;
;  state.start               ; -2.632   ; -0.890 ; N/A      ; N/A     ; 0.345               ;
; Design-wide TNS            ; -214.6   ; -4.883 ; 0.0      ; 0.0     ; -181.304            ;
;  Clock                     ; -206.063 ; -0.803 ; N/A      ; N/A     ; -181.304            ;
;  counter:count65|stop~reg0 ; -1.725   ; -1.357 ; N/A      ; N/A     ; 0.000               ;
;  state.halt                ; -3.549   ; -0.338 ; N/A      ; N/A     ; 0.000               ;
;  state.start               ; -3.349   ; -2.483 ; N/A      ; N/A     ; 0.000               ;
+----------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Rst       ; Clock      ; 0.687 ; 0.675 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Rst       ; Clock      ; -0.126 ; -0.183 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; count[*]     ; Clock       ; 10.461 ; 10.496 ; Rise       ; Clock           ;
;  count[0]    ; Clock       ; 9.894  ; 9.761  ; Rise       ; Clock           ;
;  count[1]    ; Clock       ; 10.461 ; 10.496 ; Rise       ; Clock           ;
;  count[2]    ; Clock       ; 10.147 ; 10.084 ; Rise       ; Clock           ;
;  count[3]    ; Clock       ; 9.940  ; 9.817  ; Rise       ; Clock           ;
;  count[4]    ; Clock       ; 9.341  ; 9.260  ; Rise       ; Clock           ;
;  count[5]    ; Clock       ; 9.063  ; 8.997  ; Rise       ; Clock           ;
;  count[6]    ; Clock       ; 9.214  ; 9.127  ; Rise       ; Clock           ;
;  count[7]    ; Clock       ; 9.399  ; 9.286  ; Rise       ; Clock           ;
;  count[8]    ; Clock       ; 8.775  ; 8.742  ; Rise       ; Clock           ;
;  count[9]    ; Clock       ; 9.048  ; 8.972  ; Rise       ; Clock           ;
; dataRead[*]  ; Clock       ; 9.015  ; 8.965  ; Rise       ; Clock           ;
;  dataRead[0] ; Clock       ; 9.015  ; 8.965  ; Rise       ; Clock           ;
; dataIn[*]    ; state.start ; 7.834  ; 7.963  ; Fall       ; state.start     ;
;  dataIn[0]   ; state.start ; 7.834  ; 7.963  ; Fall       ; state.start     ;
+--------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; count[*]     ; Clock       ; 4.441 ; 4.634 ; Rise       ; Clock           ;
;  count[0]    ; Clock       ; 4.932 ; 5.156 ; Rise       ; Clock           ;
;  count[1]    ; Clock       ; 5.537 ; 5.777 ; Rise       ; Clock           ;
;  count[2]    ; Clock       ; 5.138 ; 5.389 ; Rise       ; Clock           ;
;  count[3]    ; Clock       ; 4.947 ; 5.189 ; Rise       ; Clock           ;
;  count[4]    ; Clock       ; 4.721 ; 4.912 ; Rise       ; Clock           ;
;  count[5]    ; Clock       ; 4.587 ; 4.771 ; Rise       ; Clock           ;
;  count[6]    ; Clock       ; 4.648 ; 4.841 ; Rise       ; Clock           ;
;  count[7]    ; Clock       ; 4.720 ; 4.911 ; Rise       ; Clock           ;
;  count[8]    ; Clock       ; 4.441 ; 4.634 ; Rise       ; Clock           ;
;  count[9]    ; Clock       ; 4.575 ; 4.755 ; Rise       ; Clock           ;
; dataRead[*]  ; Clock       ; 4.545 ; 4.756 ; Rise       ; Clock           ;
;  dataRead[0] ; Clock       ; 4.545 ; 4.756 ; Rise       ; Clock           ;
; dataIn[*]    ; state.start ; 3.926 ; 4.195 ; Fall       ; state.start     ;
;  dataIn[0]   ; state.start ; 3.926 ; 4.195 ; Fall       ; state.start     ;
+--------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; dataRead[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataRead[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataIn[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataIn[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataIn[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataIn[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataIn[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataIn[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataIn[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataIn[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataIn[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dataIn[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; count[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; count[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; count[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; count[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; count[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; count[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; count[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; count[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; count[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; count[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; In                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataRead[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataRead[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataRead[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataRead[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataRead[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataRead[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataRead[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataIn[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; dataIn[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataIn[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataIn[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataIn[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataIn[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dataIn[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; count[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; count[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; count[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; count[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; count[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; count[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataRead[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; dataIn[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; count[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; count[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; count[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; count[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; count[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; count[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataRead[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dataRead[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dataRead[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataRead[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dataRead[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dataIn[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dataIn[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dataIn[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataIn[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; count[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; count[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; count[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; count[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; count[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; count[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; Clock                     ; Clock                     ; 845      ; 0        ; 0        ; 0        ;
; counter:count65|stop~reg0 ; Clock                     ; 1        ; 4        ; 0        ; 0        ;
; state.halt                ; Clock                     ; 12       ; 77       ; 0        ; 0        ;
; state.start               ; Clock                     ; 2        ; 66       ; 0        ; 0        ;
; Clock                     ; counter:count65|stop~reg0 ; 0        ; 0        ; 1        ; 0        ;
; state.halt                ; counter:count65|stop~reg0 ; 0        ; 0        ; 1        ; 1        ;
; state.start               ; counter:count65|stop~reg0 ; 0        ; 0        ; 1        ; 1        ;
; Clock                     ; state.halt                ; 0        ; 0        ; 1        ; 0        ;
; state.start               ; state.halt                ; 1        ; 1        ; 0        ; 0        ;
; Clock                     ; state.start               ; 1        ; 0        ; 1        ; 0        ;
; state.halt                ; state.start               ; 1        ; 1        ; 0        ; 0        ;
; state.start               ; state.start               ; 0        ; 0        ; 1        ; 1        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; Clock                     ; Clock                     ; 845      ; 0        ; 0        ; 0        ;
; counter:count65|stop~reg0 ; Clock                     ; 1        ; 4        ; 0        ; 0        ;
; state.halt                ; Clock                     ; 12       ; 77       ; 0        ; 0        ;
; state.start               ; Clock                     ; 2        ; 66       ; 0        ; 0        ;
; Clock                     ; counter:count65|stop~reg0 ; 0        ; 0        ; 1        ; 0        ;
; state.halt                ; counter:count65|stop~reg0 ; 0        ; 0        ; 1        ; 1        ;
; state.start               ; counter:count65|stop~reg0 ; 0        ; 0        ; 1        ; 1        ;
; Clock                     ; state.halt                ; 0        ; 0        ; 1        ; 0        ;
; state.start               ; state.halt                ; 1        ; 1        ; 0        ; 0        ;
; Clock                     ; state.start               ; 1        ; 0        ; 1        ; 0        ;
; state.halt                ; state.start               ; 1        ; 1        ; 0        ; 0        ;
; state.start               ; state.start               ; 0        ; 0        ; 1        ; 1        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Registers Without Clock Pin     ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 80    ; 80   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
; Unconstrained Reg-to-Reg Paths  ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.0 Build 218 06/27/2010 SJ Web Edition
    Info: Processing started: Thu Dec 14 13:53:42 2017
Info: Command: quartus_sta DrowsinessDetector -c DrowsinessDetector
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "nextState.halt1_112|combout" is a latch
    Warning: Node "nextState.start_130|combout" is a latch
    Warning: Node "nextState.readWeight_121|combout" is a latch
    Warning: Node "WE|combout" is a latch
    Warning: Node "dataIn[0]$latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'DrowsinessDetector.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name Clock Clock
    Info: create_clock -period 1.000 -name counter:count65|stop~reg0 counter:count65|stop~reg0
    Info: create_clock -period 1.000 -name state.halt state.halt
    Info: create_clock -period 1.000 -name state.start state.start
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {state.halt}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {state.halt}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {state.halt}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {state.halt}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {state.halt}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {state.halt}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {state.halt}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {state.halt}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {state.start}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {state.start}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {state.start}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {state.start}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {state.start}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {state.start}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {state.start}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {state.start}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {state.start}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {state.start}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {state.start}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {state.start}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {state.start}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {state.start}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {state.start}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {state.start}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {state.halt}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {state.halt}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {state.halt}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {state.halt}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {state.halt}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {state.halt}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {state.halt}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {state.halt}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.339
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.339      -206.063 Clock 
    Info:    -3.502        -3.549 state.halt 
    Info:    -2.632        -3.349 state.start 
    Info:    -1.101        -1.639 counter:count65|stop~reg0 
Info: Worst-case hold slack is -0.890
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.890        -2.483 state.start 
    Info:    -0.753        -1.357 counter:count65|stop~reg0 
    Info:    -0.705        -0.705 Clock 
    Info:    -0.338        -0.338 state.halt 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -119.935 Clock 
    Info:     0.398         0.000 state.start 
    Info:     0.420         0.000 state.halt 
    Info:     0.466         0.000 counter:count65|stop~reg0 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {state.halt}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {state.halt}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {state.halt}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {state.halt}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {state.halt}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {state.halt}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {state.halt}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {state.halt}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {state.start}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {state.start}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {state.start}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {state.start}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {state.start}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {state.start}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {state.start}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {state.start}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {state.start}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {state.start}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {state.start}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {state.start}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {state.start}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {state.start}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {state.start}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {state.start}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {state.halt}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {state.halt}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {state.halt}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {state.halt}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {state.halt}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {state.halt}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {state.halt}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {state.halt}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.820
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.820      -182.906 Clock 
    Info:    -3.155        -3.155 state.halt 
    Info:    -2.375        -3.048 state.start 
    Info:    -1.171        -1.725 counter:count65|stop~reg0 
Info: Worst-case hold slack is -0.704
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.704        -1.982 state.start 
    Info:    -0.687        -0.687 Clock 
    Info:    -0.678        -1.145 counter:count65|stop~reg0 
    Info:    -0.304        -0.304 state.halt 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -119.935 Clock 
    Info:     0.345         0.000 state.start 
    Info:     0.390         0.000 counter:count65|stop~reg0 
    Info:     0.421         0.000 state.halt 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {state.halt}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {state.halt}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {state.halt}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {state.halt}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {state.halt}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {state.halt}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {state.halt}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {state.halt}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -rise_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {state.start}] -fall_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -rise_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {state.start}] -fall_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {state.start}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {state.start}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {state.start}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {state.start}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {state.start}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {state.start}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {state.start}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {state.start}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {state.halt}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {state.halt}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {state.start}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {state.start}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {Clock}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -rise_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {counter:count65|stop~reg0}] -fall_to [get_clocks {Clock}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {state.start}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {state.start}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {state.start}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {state.start}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {state.start}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {state.start}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {state.start}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {state.start}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {state.halt}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {state.halt}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {state.halt}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {state.halt}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {state.halt}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {state.halt}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {state.halt}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {state.halt}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {counter:count65|stop~reg0}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {counter:count65|stop~reg0}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {counter:count65|stop~reg0}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {counter:count65|stop~reg0}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.645
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.645       -62.953 Clock 
    Info:    -1.645        -1.645 state.halt 
    Info:    -1.120        -1.298 state.start 
    Info:    -0.076        -0.076 counter:count65|stop~reg0 
Info: Worst-case hold slack is -0.681
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.681        -1.588 state.start 
    Info:    -0.587        -0.803 Clock 
    Info:    -0.420        -0.699 counter:count65|stop~reg0 
    Info:    -0.170        -0.170 state.halt 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -181.304 Clock 
    Info:     0.358         0.000 counter:count65|stop~reg0 
    Info:     0.390         0.000 state.start 
    Info:     0.436         0.000 state.halt 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 336 megabytes
    Info: Processing ended: Thu Dec 14 13:53:46 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


