Partition Merge report for simple_ipod_solution
Fri Feb 14 12:16:08 2020
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Partition Merge Summary                                                      ;
+---------------------------------+--------------------------------------------+
; Partition Merge Status          ; Successful - Fri Feb 14 12:16:07 2020      ;
; Quartus II 64-Bit Version       ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                   ; simple_ipod_solution                       ;
; Top-level Entity Name           ; simple_ipod_solution                       ;
; Family                          ; Cyclone V                                  ;
; Logic utilization (in ALMs)     ; N/A                                        ;
; Total registers                 ; 2551                                       ;
; Total pins                      ; 188                                        ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 23,424                                     ;
; Total DSP Blocks                ; 0                                          ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 0                                          ;
; Total DLLs                      ; 0                                          ;
+---------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------+----------------+-------------------+------------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Name                                                         ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents                                                                                                            ;
+------------------------------------------------------------------------+----------------+-------------------+------------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Top                                                                    ; User-created   ; Source File       ; Source File            ;                                                                                                                               ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst ; User-created   ; Source File       ; Source File            ; LCD_Scope_Encapsulated_pacoblaze_wrapper:LCD_LED_scope|LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0            ; User-created   ; Source File       ; Source File            ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0                                                                   ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1            ; User-created   ; Source File       ; Source File            ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1                                                                   ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2            ; User-created   ; Source File       ; Source File            ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2                                                                   ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3            ; User-created   ; Source File       ; Source File            ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3                                                                   ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4            ; User-created   ; Source File       ; Source File            ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4                                                                   ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5            ; User-created   ; Source File       ; Source File            ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5                                                                   ;
; async_trap_and_reset:ensure_data_ready_hold                            ; User-created   ; Source File       ; Source File            ; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_hold                                                           ;
; async_trap_and_reset:ensure_data_ready_reset                           ; User-created   ; Source File       ; Source File            ; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_reset                                                          ;
; async_trap_and_reset:make_kbd_ready_signal                             ; User-created   ; Source File       ; Source File            ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|async_trap_and_reset:make_kbd_ready_signal                                           ;
; async_trap_and_reset_gen_1_pulse:make_speedown_pulse                   ; User-created   ; Source File       ; Source File            ; async_trap_and_reset_gen_1_pulse:make_speedown_pulse                                                                          ;
; async_trap_and_reset_gen_1_pulse:make_speedup_pulse                    ; User-created   ; Source File       ; Source File            ; async_trap_and_reset_gen_1_pulse:make_speedup_pulse                                                                           ;
; audio_controller:audio_control                                         ; User-created   ; Source File       ; Source File            ; audio_controller:audio_control                                                                                                ;
; flash:flash_inst                                                       ; User-created   ; Source File       ; Source File            ; flash:flash_inst                                                                                                              ;
; scope_capture:LCD_scope_channelA                                       ; User-created   ; Source File       ; Source File            ; scope_capture:LCD_scope_channelA                                                                                              ;
; scope_capture:LCD_scope_channelB                                       ; User-created   ; Source File       ; Source File            ; scope_capture:LCD_scope_channelB                                                                                              ;
; sld_hub:auto_hub                                                       ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub                                                                                                              ;
; sld_signaltap:auto_signaltap_0                                         ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0                                                                                                ;
; speed_reg_control:speed_reg_control_inst                               ; User-created   ; Source File       ; Source File            ; speed_reg_control:speed_reg_control_inst                                                                                      ;
; to_slow_clk_interface:interface_actual_audio_data_left                 ; User-created   ; Source File       ; Source File            ; to_slow_clk_interface:interface_actual_audio_data_left                                                                        ;
; to_slow_clk_interface:interface_actual_audio_data_right                ; User-created   ; Source File       ; Source File            ; to_slow_clk_interface:interface_actual_audio_data_right                                                                       ;
; var_clk_div32:Div_Clk                                                  ; User-created   ; Source File       ; Source File            ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk                                                 ;
; var_clk_div32:Div_Clk_2                                                ; User-created   ; Source File       ; Source File            ; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk                                                           ;
; var_clk_div32:Div_Clk_3                                                ; User-created   ; Source File       ; Source File            ; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk                                                            ;
; hard_block:auto_generated_inst                                         ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst                                                                                                ;
+------------------------------------------------------------------------+----------------+-------------------+------------------------+-------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                          ;
+-------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+
; Name                    ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                   ; Details ;
+-------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+
; CLOCK_50                ; post-fitting ; connected ; Top                            ; post-synthesis    ; CLOCK_50                            ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|gnd    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; auto_signaltap_0|vcc    ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A     ;
; flash_fsm:F_F|state[0]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[0]              ; N/A     ;
; flash_fsm:F_F|state[0]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[0]              ; N/A     ;
; flash_fsm:F_F|state[10] ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[10]             ; N/A     ;
; flash_fsm:F_F|state[10] ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[10]             ; N/A     ;
; flash_fsm:F_F|state[11] ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[11]             ; N/A     ;
; flash_fsm:F_F|state[11] ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[11]             ; N/A     ;
; flash_fsm:F_F|state[5]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[5]              ; N/A     ;
; flash_fsm:F_F|state[5]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[5]              ; N/A     ;
; flash_fsm:F_F|state[6]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[6]              ; N/A     ;
; flash_fsm:F_F|state[6]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[6]              ; N/A     ;
; flash_fsm:F_F|state[8]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[8]              ; N/A     ;
; flash_fsm:F_F|state[8]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[8]              ; N/A     ;
; flash_fsm:F_F|state[9]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[9]              ; N/A     ;
; flash_fsm:F_F|state[9]  ; post-fitting ; connected ; Top                            ; post-synthesis    ; flash_fsm:F_F|state[9]              ; N/A     ;
+-------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------+-------+------------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+----------------------------------------------+--------------------------------------------+------------------------------------------------------+-----------------------------------------------------+--------------------------------+------------------+----------------------------------+----------------------------------+------------------+--------------------------------+------------------------------------------+--------------------------------------------------------+---------------------------------------------------------+-----------------------+-------------------------+-------------------------+--------------------------------+
; Statistic                                                                     ; Top   ; LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0 ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1 ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2 ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3 ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4 ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5 ; async_trap_and_reset:ensure_data_ready_hold ; async_trap_and_reset:ensure_data_ready_reset ; async_trap_and_reset:make_kbd_ready_signal ; async_trap_and_reset_gen_1_pulse:make_speedown_pulse ; async_trap_and_reset_gen_1_pulse:make_speedup_pulse ; audio_controller:audio_control ; flash:flash_inst ; scope_capture:LCD_scope_channelA ; scope_capture:LCD_scope_channelB ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; speed_reg_control:speed_reg_control_inst ; to_slow_clk_interface:interface_actual_audio_data_left ; to_slow_clk_interface:interface_actual_audio_data_right ; var_clk_div32:Div_Clk ; var_clk_div32:Div_Clk_2 ; var_clk_div32:Div_Clk_3 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------------------------+-------+------------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+----------------------------------------------+--------------------------------------------+------------------------------------------------------+-----------------------------------------------------+--------------------------------+------------------+----------------------------------+----------------------------------+------------------+--------------------------------+------------------------------------------+--------------------------------------------------------+---------------------------------------------------------+-----------------------+-------------------------+-------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed)                                   ; 1682  ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 75               ; 236                            ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                               ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Combinational ALUT usage for logic                                            ; 2174  ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 144              ; 291                            ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- 7 input functions                                                      ; 24    ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 10               ; 2                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- 6 input functions                                                      ; 822   ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 34               ; 107                            ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- 5 input functions                                                      ; 250   ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 32               ; 56                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- 4 input functions                                                      ; 186   ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 17               ; 19                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- <=3 input functions                                                    ; 892   ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 51               ; 107                            ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
; Memory ALUT usage                                                             ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- 64-address deep                                                        ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- 32-address deep                                                        ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                               ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Dedicated logic registers                                                     ; 2097  ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 100              ; 354                            ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                               ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;                                                                               ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; I/O pins                                                                      ; 187   ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 1                              ;
; I/O registers                                                                 ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
; Total block memory bits                                                       ; 22528 ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 896                            ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
; Total block memory implementation bits                                        ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
; JTAG                                                                          ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 1                              ;
; ASMI block                                                                    ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 1                              ;
;                                                                               ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Connections                                                                   ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- Input Connections                                                      ; 1859  ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 165              ; 620                            ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 5                              ;
;     -- Registered Input Connections                                           ; 1730  ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 109              ; 386                            ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Output Connections                                                     ; 112   ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 211              ; 34                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 2292                           ;
;     -- Registered Output Connections                                          ; 14    ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 210              ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                               ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Internal Connections                                                          ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- Total Connections                                                      ; 17641 ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 1104             ; 2536                           ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 2307                           ;
;     -- Registered Connections                                                 ; 9993  ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 821              ; 1425                           ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                               ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; External Connections                                                          ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- Top                                                                    ; 188   ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 14                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 1769                           ;
;     -- LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0            ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1            ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2            ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3            ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4            ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5            ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- async_trap_and_reset:ensure_data_ready_hold                            ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- async_trap_and_reset:ensure_data_ready_reset                           ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- async_trap_and_reset:make_kbd_ready_signal                             ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- async_trap_and_reset_gen_1_pulse:make_speedown_pulse                   ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- async_trap_and_reset_gen_1_pulse:make_speedup_pulse                    ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- audio_controller:audio_control                                         ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- flash:flash_inst                                                       ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- scope_capture:LCD_scope_channelA                                       ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- scope_capture:LCD_scope_channelB                                       ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- sld_hub:auto_hub                                                       ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 20               ; 202                            ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 154                            ;
;     -- sld_signaltap:auto_signaltap_0                                         ; 14    ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 202              ; 64                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 374                            ;
;     -- speed_reg_control:speed_reg_control_inst                               ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- to_slow_clk_interface:interface_actual_audio_data_left                 ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- to_slow_clk_interface:interface_actual_audio_data_right                ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- var_clk_div32:Div_Clk                                                  ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- var_clk_div32:Div_Clk_2                                                ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- var_clk_div32:Div_Clk_3                                                ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- hard_block:auto_generated_inst                                         ; 1769  ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 154              ; 374                            ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                               ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Partition Interface                                                           ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- Input Ports                                                            ; 19    ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 44               ; 89                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 9                              ;
;     -- Output Ports                                                           ; 79    ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 62               ; 29                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 11                             ;
;     -- Bidir Ports                                                            ; 94    ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                               ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Registered Ports                                                              ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- Registered Input Ports                                                 ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 3                ; 19                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Registered Output Ports                                                ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 28               ; 15                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                               ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Port Connectivity                                                             ;       ;                                                                        ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                  ;                                  ;                                  ;                  ;                                ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- Input Ports driven by GND                                              ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 16                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 2                              ;
;     -- Output Ports driven by GND                                             ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 28               ; 2                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC                                              ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 16                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC                                             ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 1                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Input Ports with no Source                                             ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 24               ; 10                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Output Ports with no Source                                            ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 0                ; 0                              ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout                                             ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 29               ; 24                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 1                              ;
;     -- Output Ports with no Fanout                                            ; 0     ; 0                                                                      ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                ; 0                                ; 0                                ; 29               ; 17                             ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
+-------------------------------------------------------------------------------+-------+------------------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+----------------------------------------------+--------------------------------------------+------------------------------------------------------+-----------------------------------------------------+--------------------------------+------------------+----------------------------------+----------------------------------+------------------+--------------------------------+------------------------------------------+--------------------------------------------------------+---------------------------------------------------------+-----------------------+-------------------------+-------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                 ; Partition ; Type          ; Location ; Status                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; AUD_ADCDAT                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- AUD_ADCDAT                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCDAT~input                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; AUD_ADCLRCK                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_ADCLRCK                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCLRCK~output                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; AUD_BCLK                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_BCLK                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;     -- audio_controller:audio_control|AUD_BCLK~output                                                                                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; AUD_DACDAT                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_DACDAT                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_DACDAT~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; AUD_DACLRCK                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_DACLRCK                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_DACLRCK~output                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; AUD_XCK                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_XCK                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_XCK~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; CLOCK_50                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_LDQM                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_UDQM                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; FPGA_I2C_SCLK                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_I2C_SCLK                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C_SCLK~output                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; FPGA_I2C_SDAT                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_I2C_SDAT                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;     -- audio_controller:audio_control|I2C_SDAT~output                                                                                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[0]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[0]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;     -- LCD_Scope_Encapsulated_pacoblaze_wrapper:LCD_LED_scope|LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst|lcd_d[0]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[10]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[10]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[10]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[11]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[11]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[11]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[12]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[12]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[12]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[13]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[13]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[13]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[14]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[14]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[14]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[15]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[15]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[15]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[16]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[16]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[16]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[17]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[17]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[17]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[18]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[18]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[18]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[19]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[19]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[19]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[1]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[1]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;     -- LCD_Scope_Encapsulated_pacoblaze_wrapper:LCD_LED_scope|LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst|lcd_d[1]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[20]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[20]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[20]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[21]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[21]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[21]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[22]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[22]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[22]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[23]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[23]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[23]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[24]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[24]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[24]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[25]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[25]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[25]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[26]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[26]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[26]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[27]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[27]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[27]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[28]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[28]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[28]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[29]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[29]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[29]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[2]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[2]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;     -- LCD_Scope_Encapsulated_pacoblaze_wrapper:LCD_LED_scope|LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst|lcd_d[2]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[30]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[30]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[30]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[31]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[31]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[31]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[32]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[32]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[32]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[33]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[33]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[33]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[34]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[34]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[34]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[35]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[35]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[35]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[3]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[3]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;     -- LCD_Scope_Encapsulated_pacoblaze_wrapper:LCD_LED_scope|LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst|lcd_d[3]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[4]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[4]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;     -- LCD_Scope_Encapsulated_pacoblaze_wrapper:LCD_LED_scope|LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst|lcd_d[4]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[5]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[5]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;     -- LCD_Scope_Encapsulated_pacoblaze_wrapper:LCD_LED_scope|LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst|lcd_d[5]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[6]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[6]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;     -- LCD_Scope_Encapsulated_pacoblaze_wrapper:LCD_LED_scope|LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst|lcd_d[6]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[7]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[7]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;     -- LCD_Scope_Encapsulated_pacoblaze_wrapper:LCD_LED_scope|LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst|lcd_d[7]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[8]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[8]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[8]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_0[9]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[9]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[9]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[0]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[0]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[0]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[10]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[10]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[10]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[11]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[11]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[11]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[12]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[12]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[12]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[13]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[13]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[13]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[14]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[14]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[14]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[15]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[15]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[15]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[16]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[16]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[16]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[17]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[17]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[17]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[18]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[18]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[18]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[19]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[19]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[19]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[1]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[1]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[1]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[20]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[20]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[20]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[21]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[21]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[21]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[22]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[22]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[22]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[23]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[23]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[23]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[24]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[24]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[24]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[25]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[25]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[25]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[26]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[26]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[26]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[27]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[27]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[27]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[28]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[28]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[28]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[29]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[29]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[29]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[2]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[2]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[2]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[30]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[30]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[30]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[31]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[31]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[31]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[32]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[32]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[32]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[33]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[33]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[33]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[34]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[34]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[34]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[35]                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[35]                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[35]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[3]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[3]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[3]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[4]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[4]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[4]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[5]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[5]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[5]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[6]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[6]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[6]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[7]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[7]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[7]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[8]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[8]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[8]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; GPIO_1[9]                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_1[9]                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_1[9]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[0]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[1]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[2]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[3]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[4]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[5]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX0[6]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[0]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[1]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[2]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[3]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[4]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[5]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX1[6]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[0]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[1]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[2]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[3]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[4]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[5]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX2[6]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[0]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[1]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[2]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[3]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[4]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[5]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX3[6]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[0]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[1]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[2]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[3]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[4]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[5]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX4[6]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[0]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[1]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[2]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[3]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[4]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[5]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; HEX5[6]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; KEY[2]                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; KEY[3]                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; PS2_CLK                                                                                                                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_CLK                                                                                                                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_CLK~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; PS2_DAT                                                                                                                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_DAT                                                                                                                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_DAT~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; SW[4]                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; SW[5]                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; SW[6]                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; SW[7]                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; SW[8]                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; SW[9]                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                      ;           ;               ;          ;                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 2388           ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 2609           ;
;     -- 7 input functions                    ; 36             ;
;     -- 6 input functions                    ; 963            ;
;     -- 5 input functions                    ; 338            ;
;     -- 4 input functions                    ; 222            ;
;     -- <=3 input functions                  ; 1050           ;
;                                             ;                ;
; Dedicated logic registers                   ; 2551           ;
;                                             ;                ;
; I/O pins                                    ; 188            ;
; Total MLAB memory bits                      ; 0              ;
; Total block memory bits                     ; 23424          ;
;                                             ;                ;
; Total DSP Blocks                            ; 0              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 1920           ;
; Total fan-out                               ; 20885          ;
; Average fan-out                             ; 3.68           ;
+---------------------------------------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------------+
; Name                                                                                                                                                                                                                                                                                                                     ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------------+
; LCD_Scope_Encapsulated_pacoblaze_wrapper:LCD_LED_scope|LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_o8h1:auto_generated|ALTSYNCRAM                      ; AUTO ; ROM              ; 1024         ; 20           ; --           ; --           ; 20480 ; ALTERA_lcdscp2.hex.mif ;
; flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|scfifo:scfifo4|scfifo_jks:auto_generated|a_dpfifo_qh21:dpfifo|dpram_8t31:FIFOram|altsyncram_c7q1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 8            ; 512          ; 8            ; 4096  ; None                   ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_02e4:auto_generated|ALTSYNCRAM                                                                                                                    ; AUTO ; Simple Dual Port ; 128          ; 7            ; 128          ; 7            ; 896   ; None                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Fri Feb 14 12:16:04 2020
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off simple_ipod_solution -c simple_ipod_solution --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "LCD_Scope_Encapsulated_pacoblaze:LCD_Scope_Encapsulated_pacoblaze_inst"
Info (35007): Using synthesis netlist for partition "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0"
Info (35007): Using synthesis netlist for partition "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1"
Info (35007): Using synthesis netlist for partition "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2"
Info (35007): Using synthesis netlist for partition "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3"
Info (35007): Using synthesis netlist for partition "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4"
Info (35007): Using synthesis netlist for partition "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5"
Info (35007): Using synthesis netlist for partition "async_trap_and_reset:ensure_data_ready_hold"
Info (35007): Using synthesis netlist for partition "async_trap_and_reset:ensure_data_ready_reset"
Info (35007): Using synthesis netlist for partition "async_trap_and_reset:make_kbd_ready_signal"
Info (35007): Using synthesis netlist for partition "async_trap_and_reset_gen_1_pulse:make_speedown_pulse"
Info (35007): Using synthesis netlist for partition "async_trap_and_reset_gen_1_pulse:make_speedup_pulse"
Info (35007): Using synthesis netlist for partition "audio_controller:audio_control"
Info (35007): Using synthesis netlist for partition "flash:flash_inst"
Info (35007): Using synthesis netlist for partition "scope_capture:LCD_scope_channelA"
Info (35007): Using synthesis netlist for partition "scope_capture:LCD_scope_channelB"
Info (35007): Using synthesis netlist for partition "speed_reg_control:speed_reg_control_inst"
Info (35007): Using synthesis netlist for partition "to_slow_clk_interface:interface_actual_audio_data_left"
Info (35007): Using synthesis netlist for partition "to_slow_clk_interface:interface_actual_audio_data_right"
Info (35007): Using synthesis netlist for partition "var_clk_div32:Div_Clk"
Info (35007): Using synthesis netlist for partition "var_clk_div32:Div_Clk_2"
Info (35007): Using synthesis netlist for partition "var_clk_div32:Div_Clk_3"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Succesfully connected in-system debug instance "auto_signaltap_0" to all 47 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 25 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 12 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (35003): Optimize away 176 nodes that do not fanout to OUTPUT or BIDIR pins
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0|ssOut[6]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1|ssOut[6]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2|ssOut[6]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3|ssOut[6]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|ssOut[0]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|ssOut[1]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|ssOut[2]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|ssOut[3]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|ssOut[4]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|ssOut[5]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|ssOut[6]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|ssOut[0]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|ssOut[1]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|ssOut[2]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|ssOut[3]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|ssOut[4]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|ssOut[5]"
    Info (35004): Node: "SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|ssOut[6]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[1][0]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[1][1]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[1][2]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[1][3]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[1][4]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[1][5]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[1][6]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[1][7]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[2][0]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[2][1]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[2][2]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[2][3]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[2][4]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[2][5]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[2][6]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[2][7]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[3][0]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[3][1]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[3][2]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[3][3]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[3][4]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[3][5]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[3][6]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|rd_data_reg[3][7]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|rdid_out_reg[0]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|statreg_out[0]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|rdid_out_reg[1]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|statreg_out[1]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|rdid_out_reg[2]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|statreg_out[2]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|rdid_out_reg[3]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|statreg_out[3]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|rdid_out_reg[4]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|statreg_out[4]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|rdid_out_reg[5]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|statreg_out[5]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|rdid_out_reg[6]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|statreg_out[6]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|rdid_out_reg[7]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|statreg_out[7]"
    Info (35004): Node: "flash:flash_inst|flash_csr_waitrequest"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|avl_csr_rddata[0]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|avl_csr_rddata[1]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|avl_csr_rddata[2]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|avl_csr_rddata[3]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|avl_csr_rddata[4]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|avl_csr_rddata[5]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|avl_csr_rddata[6]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|avl_csr_rddata[7]"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|read_status_valid"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|read_sid_valid"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|read_rdid_valid"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|read_isr_valid"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|read_imr_valid"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|avl_csr_rddata_valid"
    Info (35004): Node: "flash:flash_inst|flash_mem_waitrequest"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|read_sid_en"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|read_rdid_en"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|read_status_en"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|m_illegal_erase_reg"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|illegal_erase_reg"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|m_illegal_write_reg"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|illegal_write_reg"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_epcq_controller_core:epcq_controller_inst|altera_epcq_controller_arb:altera_epcq_controller_core|altera_epcq_controller:controller|asmi_read_sid"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|rdid_load"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|ill_erase_reg"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|ill_write_reg"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|illegal_erase_dly_reg"
    Info (35004): Node: "flash:flash_inst|altera_epcq_controller_wrapper:epcq_controller_0|altera_asmi_parallel:asmi_parallel_inst|flash_epcq_controller_0_altera_asmi_parallel_altera_asmi_parallel:altera_asmi_parallel|illegal_write_dly_reg"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|raw_outdata[8]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|raw_outdata[9]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|raw_outdata[10]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|raw_outdata[11]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|raw_outdata[12]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|raw_outdata[13]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|raw_outdata[14]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|raw_outdata[15]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|outdata[8]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|outdata[9]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|outdata[10]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|outdata[11]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|outdata[12]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|outdata[13]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|outdata[14]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_left|outdata[15]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|raw_outdata[8]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|raw_outdata[9]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|raw_outdata[10]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|raw_outdata[11]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|raw_outdata[12]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|raw_outdata[13]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|raw_outdata[14]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|raw_outdata[15]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|outdata[8]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|outdata[9]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|outdata[10]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|outdata[11]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|outdata[12]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|outdata[13]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|outdata[14]"
    Info (35004): Node: "to_slow_clk_interface:interface_actual_audio_data_right|outdata[15]"
    Info (35004): Node: "Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_not_reg"
    Info (35004): Node: "Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|outclk_not"
    Info (35004): Node: "Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|tc_not_reg"
    Info (35004): Node: "Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|outclk_not"
    Info (35004): Node: "Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|tc_not_reg"
    Info (35004): Node: "Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|outclk_not"
Warning (21074): Design contains 8 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "KEY[3]"
    Warning (15610): No output dependent on input pin "SW[0]"
    Warning (15610): No output dependent on input pin "SW[3]"
    Warning (15610): No output dependent on input pin "SW[4]"
    Warning (15610): No output dependent on input pin "SW[5]"
    Warning (15610): No output dependent on input pin "SW[6]"
    Warning (15610): No output dependent on input pin "SW[7]"
    Warning (15610): No output dependent on input pin "AUD_ADCDAT"
Info (21057): Implemented 4358 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 19 input pins
    Info (21059): Implemented 79 output pins
    Info (21060): Implemented 94 bidirectional pins
    Info (21061): Implemented 4131 logic cells
    Info (21064): Implemented 33 RAM segments
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 4825 megabytes
    Info: Processing ended: Fri Feb 14 12:16:08 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


