Fitter report for toplevel
Wed Apr 13 20:24:33 2022
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. |toplevel|SoC:inst1|SoC_data_mem_0:data_mem_0|altsyncram:the_altsyncram|altsyncram_etb1:auto_generated|ALTSYNCRAM
 24. |toplevel|SoC:inst1|SoC_data_mem_1:data_mem_1|altsyncram:the_altsyncram|altsyncram_ftb1:auto_generated|ALTSYNCRAM
 25. |toplevel|SoC:inst1|SoC_data_mem_2:data_mem_2|altsyncram:the_altsyncram|altsyncram_gtb1:auto_generated|ALTSYNCRAM
 26. |toplevel|SoC:inst1|SoC_data_mem_3:data_mem_3|altsyncram:the_altsyncram|altsyncram_htb1:auto_generated|ALTSYNCRAM
 27. |toplevel|SoC:inst1|SoC_data_mem_4:data_mem_4|altsyncram:the_altsyncram|altsyncram_itb1:auto_generated|ALTSYNCRAM
 28. |toplevel|SoC:inst1|SoC_data_mem_5:data_mem_5|altsyncram:the_altsyncram|altsyncram_jtb1:auto_generated|ALTSYNCRAM
 29. |toplevel|SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ALTSYNCRAM
 30. |toplevel|SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ALTSYNCRAM
 31. |toplevel|SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ALTSYNCRAM
 32. |toplevel|SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ALTSYNCRAM
 33. |toplevel|SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ALTSYNCRAM
 34. |toplevel|SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ALTSYNCRAM
 35. Other Routing Usage Summary
 36. LAB Logic Elements
 37. LAB-wide Signals
 38. LAB Signals Sourced
 39. LAB Signals Sourced Out
 40. LAB Distinct Inputs
 41. I/O Rules Summary
 42. I/O Rules Details
 43. I/O Rules Matrix
 44. Fitter Device Options
 45. Operating Settings and Conditions
 46. Fitter Messages
 47. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 13 20:24:33 2022     ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; toplevel                                  ;
; Top-level Entity Name              ; toplevel                                  ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE115F29C7                             ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 16,366 / 114,480 ( 14 % )                 ;
;     Total combinational functions  ; 15,282 / 114,480 ( 13 % )                 ;
;     Dedicated logic registers      ; 8,816 / 114,480 ( 8 % )                   ;
; Total registers                    ; 8816                                      ;
; Total pins                         ; 1 / 529 ( < 1 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 537,728 / 3,981,312 ( 14 % )              ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.41        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  18.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                               ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
+----------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 25680 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 25680 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 24964   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 706     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/DELL/Documents/Academics/sem6/CO503/FPGA_CO503/Lab4/part1/output_files/toplevel.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 16,366 / 114,480 ( 14 % )      ;
;     -- Combinational with no register       ; 7550                           ;
;     -- Register only                        ; 1084                           ;
;     -- Combinational with a register        ; 7732                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 8566                           ;
;     -- 3 input functions                    ; 4317                           ;
;     -- <=2 input functions                  ; 2399                           ;
;     -- Register only                        ; 1084                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 13997                          ;
;     -- arithmetic mode                      ; 1285                           ;
;                                             ;                                ;
; Total registers*                            ; 8,816 / 117,053 ( 8 % )        ;
;     -- Dedicated logic registers            ; 8,816 / 114,480 ( 8 % )        ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 1,180 / 7,155 ( 16 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 1 / 529 ( < 1 % )              ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )                 ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                 ;
;                                             ;                                ;
; Global signals                              ; 20                             ;
; M9Ks                                        ; 109 / 432 ( 25 % )             ;
; Total block memory bits                     ; 537,728 / 3,981,312 ( 14 % )   ;
; Total block memory implementation bits      ; 1,004,544 / 3,981,312 ( 25 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )                ;
; PLLs                                        ; 0 / 4 ( 0 % )                  ;
; Global clocks                               ; 20 / 20 ( 100 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 7%                   ;
; Peak interconnect usage (total/H/V)         ; 68% / 71% / 65%                ;
; Maximum fan-out                             ; 8191                           ;
; Highest non-global fan-out                  ; 424                            ;
; Total fan-out                               ; 89791                          ;
; Average fan-out                             ; 3.59                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                     ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                     ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                    ; Low                            ;
;                                             ;                         ;                        ;                                ;
; Total logic elements                        ; 15909 / 114480 ( 14 % ) ; 457 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 7354                    ; 196                    ; 0                              ;
;     -- Register only                        ; 1071                    ; 13                     ; 0                              ;
;     -- Combinational with a register        ; 7484                    ; 248                    ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                        ;                                ;
;     -- 4 input functions                    ; 8372                    ; 194                    ; 0                              ;
;     -- 3 input functions                    ; 4108                    ; 209                    ; 0                              ;
;     -- <=2 input functions                  ; 2358                    ; 41                     ; 0                              ;
;     -- Register only                        ; 1071                    ; 13                     ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Logic elements by mode                      ;                         ;                        ;                                ;
;     -- normal mode                          ; 13563                   ; 434                    ; 0                              ;
;     -- arithmetic mode                      ; 1275                    ; 10                     ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Total registers                             ; 8555                    ; 261                    ; 0                              ;
;     -- Dedicated logic registers            ; 8555 / 114480 ( 7 % )   ; 261 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;                                             ;                         ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1144 / 7155 ( 16 % )    ; 36 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                         ;                        ;                                ;
; Virtual pins                                ; 0                       ; 0                      ; 0                              ;
; I/O pins                                    ; 1                       ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 537728                  ; 0                      ; 0                              ;
; Total RAM block bits                        ; 1004544                 ; 0                      ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 109 / 432 ( 25 % )      ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 19 / 24 ( 79 % )        ; 1 / 24 ( 4 % )         ; 0 / 24 ( 0 % )                 ;
;                                             ;                         ;                        ;                                ;
; Connections                                 ;                         ;                        ;                                ;
;     -- Input Connections                    ; 1620                    ; 411                    ; 0                              ;
;     -- Registered Input Connections         ; 786                     ; 271                    ; 0                              ;
;     -- Output Connections                   ; 981                     ; 1050                   ; 0                              ;
;     -- Registered Output Connections        ; 24                      ; 815                    ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Internal Connections                        ;                         ;                        ;                                ;
;     -- Total Connections                    ; 88070                   ; 3522                   ; 5                              ;
;     -- Registered Connections               ; 32100                   ; 2086                   ; 0                              ;
;                                             ;                         ;                        ;                                ;
; External Connections                        ;                         ;                        ;                                ;
;     -- Top                                  ; 1152                    ; 1449                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 1449                    ; 12                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                       ; 0                      ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Partition Interface                         ;                         ;                        ;                                ;
;     -- Input Ports                          ; 226                     ; 117                    ; 0                              ;
;     -- Output Ports                         ; 37                      ; 124                    ; 0                              ;
;     -- Bidir Ports                          ; 0                       ; 0                      ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Registered Ports                            ;                         ;                        ;                                ;
;     -- Registered Input Ports               ; 0                       ; 3                      ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 113                    ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Port Connectivity                           ;                         ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 78                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 1                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 1                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 2                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 85                     ; 0                              ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK  ; J1    ; 1        ; 0            ; 36           ; 7            ; 8191                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 5 / 56 ( 9 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 63 ( 0 % ) ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 65 ( 0 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 58 ( 2 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 72 ( 0 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % ) ; 2.5V          ; --           ;
+----------+----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                        ; Library Name ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |toplevel                                                                                                      ; 16366 (1)   ; 8816 (0)                  ; 0 (0)         ; 537728      ; 109  ; 0            ; 0       ; 0         ; 1    ; 0            ; 7550 (1)     ; 1084 (0)          ; 7732 (0)         ; |toplevel                                                                                                                                                                                                                                                                                  ;              ;
;    |SoC:inst1|                                                                                                 ; 15908 (0)   ; 8555 (0)                  ; 0 (0)         ; 537728      ; 109  ; 0            ; 0       ; 0         ; 0    ; 0            ; 7353 (0)     ; 1071 (0)          ; 7484 (0)         ; |toplevel|SoC:inst1                                                                                                                                                                                                                                                                        ;              ;
;       |SoC_addr_router:addr_router|                                                                            ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 15 (15)          ; |toplevel|SoC:inst1|SoC_addr_router:addr_router                                                                                                                                                                                                                                            ;              ;
;       |SoC_addr_router_001:addr_router_001|                                                                    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_addr_router_001:addr_router_001                                                                                                                                                                                                                                    ;              ;
;       |SoC_addr_router_002:addr_router_002|                                                                    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_addr_router_002:addr_router_002                                                                                                                                                                                                                                    ;              ;
;       |SoC_addr_router_003:addr_router_003|                                                                    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 12 (12)          ; |toplevel|SoC:inst1|SoC_addr_router_003:addr_router_003                                                                                                                                                                                                                                    ;              ;
;       |SoC_addr_router_004:addr_router_004|                                                                    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_addr_router_004:addr_router_004                                                                                                                                                                                                                                    ;              ;
;       |SoC_addr_router_005:addr_router_005|                                                                    ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 14 (14)          ; |toplevel|SoC:inst1|SoC_addr_router_005:addr_router_005                                                                                                                                                                                                                                    ;              ;
;       |SoC_addr_router_006:addr_router_006|                                                                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_addr_router_006:addr_router_006                                                                                                                                                                                                                                    ;              ;
;       |SoC_addr_router_007:addr_router_007|                                                                    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |toplevel|SoC:inst1|SoC_addr_router_007:addr_router_007                                                                                                                                                                                                                                    ;              ;
;       |SoC_addr_router_008:addr_router_008|                                                                    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_addr_router_008:addr_router_008                                                                                                                                                                                                                                    ;              ;
;       |SoC_addr_router_009:addr_router_009|                                                                    ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 13 (13)          ; |toplevel|SoC:inst1|SoC_addr_router_009:addr_router_009                                                                                                                                                                                                                                    ;              ;
;       |SoC_addr_router_010:addr_router_010|                                                                    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_addr_router_010:addr_router_010                                                                                                                                                                                                                                    ;              ;
;       |SoC_addr_router_011:addr_router_011|                                                                    ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 20 (20)          ; |toplevel|SoC:inst1|SoC_addr_router_011:addr_router_011                                                                                                                                                                                                                                    ;              ;
;       |SoC_atob_0:atob_0|                                                                                      ; 116 (0)     ; 50 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 50 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_0                                                                                                                                                                                                                                                      ;              ;
;          |SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|                                            ; 116 (96)    ; 50 (36)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (60)      ; 0 (0)             ; 50 (36)          ; |toplevel|SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                             ;              ;
;             |SoC_atob_0_single_clock_fifo:the_scfifo|                                                          ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo                                                                                                                                                     ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                            ;              ;
;                   |scfifo_2241:auto_generated|                                                                 ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated                                                                                                 ;              ;
;                      |a_dpfifo_9841:dpfifo|                                                                    ; 20 (1)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo                                                                            ;              ;
;                         |a_fefifo_66f:fifo_state|                                                              ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (2)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state                                                    ;              ;
;                            |cntr_bo7:count_usedw|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|cntr_bo7:count_usedw                               ;              ;
;                         |cntr_vnb:rd_ptr_count|                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:rd_ptr_count                                                      ;              ;
;                         |cntr_vnb:wr_ptr|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:wr_ptr                                                            ;              ;
;                         |dpram_d611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram                                                         ;              ;
;                            |altsyncram_i3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1                             ;              ;
;       |SoC_atob_0:atob_1|                                                                                      ; 117 (0)     ; 50 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 50 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_1                                                                                                                                                                                                                                                      ;              ;
;          |SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|                                            ; 117 (97)    ; 50 (36)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (61)      ; 0 (0)             ; 50 (36)          ; |toplevel|SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                             ;              ;
;             |SoC_atob_0_single_clock_fifo:the_scfifo|                                                          ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo                                                                                                                                                     ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                            ;              ;
;                   |scfifo_2241:auto_generated|                                                                 ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated                                                                                                 ;              ;
;                      |a_dpfifo_9841:dpfifo|                                                                    ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo                                                                            ;              ;
;                         |a_fefifo_66f:fifo_state|                                                              ; 12 (8)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (2)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state                                                    ;              ;
;                            |cntr_bo7:count_usedw|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|cntr_bo7:count_usedw                               ;              ;
;                         |cntr_vnb:rd_ptr_count|                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:rd_ptr_count                                                      ;              ;
;                         |cntr_vnb:wr_ptr|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:wr_ptr                                                            ;              ;
;                         |dpram_d611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram                                                         ;              ;
;                            |altsyncram_i3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1                             ;              ;
;       |SoC_atob_0:atob_2|                                                                                      ; 115 (0)     ; 50 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 50 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_2                                                                                                                                                                                                                                                      ;              ;
;          |SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|                                            ; 115 (95)    ; 50 (36)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (59)      ; 0 (0)             ; 50 (36)          ; |toplevel|SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                             ;              ;
;             |SoC_atob_0_single_clock_fifo:the_scfifo|                                                          ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo                                                                                                                                                     ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                            ;              ;
;                   |scfifo_2241:auto_generated|                                                                 ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated                                                                                                 ;              ;
;                      |a_dpfifo_9841:dpfifo|                                                                    ; 20 (1)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo                                                                            ;              ;
;                         |a_fefifo_66f:fifo_state|                                                              ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (2)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state                                                    ;              ;
;                            |cntr_bo7:count_usedw|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|cntr_bo7:count_usedw                               ;              ;
;                         |cntr_vnb:rd_ptr_count|                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:rd_ptr_count                                                      ;              ;
;                         |cntr_vnb:wr_ptr|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:wr_ptr                                                            ;              ;
;                         |dpram_d611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram                                                         ;              ;
;                            |altsyncram_i3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1                             ;              ;
;       |SoC_atob_0:btoc_0|                                                                                      ; 117 (0)     ; 50 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 50 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:btoc_0                                                                                                                                                                                                                                                      ;              ;
;          |SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|                                            ; 117 (97)    ; 50 (36)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (61)      ; 0 (0)             ; 50 (36)          ; |toplevel|SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                             ;              ;
;             |SoC_atob_0_single_clock_fifo:the_scfifo|                                                          ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo                                                                                                                                                     ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                            ;              ;
;                   |scfifo_2241:auto_generated|                                                                 ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated                                                                                                 ;              ;
;                      |a_dpfifo_9841:dpfifo|                                                                    ; 20 (1)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo                                                                            ;              ;
;                         |a_fefifo_66f:fifo_state|                                                              ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (2)            ; |toplevel|SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state                                                    ;              ;
;                            |cntr_bo7:count_usedw|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|cntr_bo7:count_usedw                               ;              ;
;                         |cntr_vnb:rd_ptr_count|                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:rd_ptr_count                                                      ;              ;
;                         |cntr_vnb:wr_ptr|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:wr_ptr                                                            ;              ;
;                         |dpram_d611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram                                                         ;              ;
;                            |altsyncram_i3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1                             ;              ;
;       |SoC_atob_0:ctod_0|                                                                                      ; 116 (0)     ; 50 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 50 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:ctod_0                                                                                                                                                                                                                                                      ;              ;
;          |SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|                                            ; 116 (96)    ; 50 (36)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (60)      ; 0 (0)             ; 50 (36)          ; |toplevel|SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                             ;              ;
;             |SoC_atob_0_single_clock_fifo:the_scfifo|                                                          ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo                                                                                                                                                     ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                            ;              ;
;                   |scfifo_2241:auto_generated|                                                                 ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated                                                                                                 ;              ;
;                      |a_dpfifo_9841:dpfifo|                                                                    ; 20 (1)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo                                                                            ;              ;
;                         |a_fefifo_66f:fifo_state|                                                              ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (2)            ; |toplevel|SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state                                                    ;              ;
;                            |cntr_bo7:count_usedw|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|cntr_bo7:count_usedw                               ;              ;
;                         |cntr_vnb:rd_ptr_count|                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:rd_ptr_count                                                      ;              ;
;                         |cntr_vnb:wr_ptr|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:wr_ptr                                                            ;              ;
;                         |dpram_d611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram                                                         ;              ;
;                            |altsyncram_i3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1                             ;              ;
;       |SoC_atob_0:dtoe_0|                                                                                      ; 116 (0)     ; 50 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 50 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_0                                                                                                                                                                                                                                                      ;              ;
;          |SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|                                            ; 116 (96)    ; 50 (36)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (60)      ; 0 (0)             ; 50 (36)          ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                             ;              ;
;             |SoC_atob_0_single_clock_fifo:the_scfifo|                                                          ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo                                                                                                                                                     ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                            ;              ;
;                   |scfifo_2241:auto_generated|                                                                 ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated                                                                                                 ;              ;
;                      |a_dpfifo_9841:dpfifo|                                                                    ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo                                                                            ;              ;
;                         |a_fefifo_66f:fifo_state|                                                              ; 12 (8)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (2)            ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state                                                    ;              ;
;                            |cntr_bo7:count_usedw|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|cntr_bo7:count_usedw                               ;              ;
;                         |cntr_vnb:rd_ptr_count|                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:rd_ptr_count                                                      ;              ;
;                         |cntr_vnb:wr_ptr|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:wr_ptr                                                            ;              ;
;                         |dpram_d611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram                                                         ;              ;
;                            |altsyncram_i3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1                             ;              ;
;       |SoC_atob_0:dtoe_1|                                                                                      ; 116 (0)     ; 50 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 50 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_1                                                                                                                                                                                                                                                      ;              ;
;          |SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|                                            ; 116 (96)    ; 50 (36)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (60)      ; 0 (0)             ; 50 (36)          ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                             ;              ;
;             |SoC_atob_0_single_clock_fifo:the_scfifo|                                                          ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo                                                                                                                                                     ;              ;
;                |scfifo:single_clock_fifo|                                                                      ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                            ;              ;
;                   |scfifo_2241:auto_generated|                                                                 ; 20 (0)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated                                                                                                 ;              ;
;                      |a_dpfifo_9841:dpfifo|                                                                    ; 20 (1)      ; 14 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 14 (0)           ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo                                                                            ;              ;
;                         |a_fefifo_66f:fifo_state|                                                              ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (2)            ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state                                                    ;              ;
;                            |cntr_bo7:count_usedw|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|cntr_bo7:count_usedw                               ;              ;
;                         |cntr_vnb:rd_ptr_count|                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:rd_ptr_count                                                      ;              ;
;                         |cntr_vnb:wr_ptr|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|cntr_vnb:wr_ptr                                                            ;              ;
;                         |dpram_d611:FIFOram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram                                                         ;              ;
;                            |altsyncram_i3k1:altsyncram1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1                             ;              ;
;       |SoC_cmd_xbar_demux:cmd_xbar_demux|                                                                      ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                      ;              ;
;       |SoC_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                              ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                              ;              ;
;       |SoC_cmd_xbar_demux_002:cmd_xbar_demux_002|                                                              ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 5 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_demux_002:cmd_xbar_demux_002                                                                                                                                                                                                                              ;              ;
;       |SoC_cmd_xbar_demux_003:cmd_xbar_demux_003|                                                              ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_demux_003:cmd_xbar_demux_003                                                                                                                                                                                                                              ;              ;
;       |SoC_cmd_xbar_demux_003:cmd_xbar_demux_005|                                                              ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_demux_003:cmd_xbar_demux_005                                                                                                                                                                                                                              ;              ;
;       |SoC_cmd_xbar_demux_003:cmd_xbar_demux_009|                                                              ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_demux_003:cmd_xbar_demux_009                                                                                                                                                                                                                              ;              ;
;       |SoC_cmd_xbar_demux_004:cmd_xbar_demux_004|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_demux_004:cmd_xbar_demux_004                                                                                                                                                                                                                              ;              ;
;       |SoC_cmd_xbar_demux_004:cmd_xbar_demux_006|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_demux_004:cmd_xbar_demux_006                                                                                                                                                                                                                              ;              ;
;       |SoC_cmd_xbar_demux_004:cmd_xbar_demux_010|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_demux_004:cmd_xbar_demux_010                                                                                                                                                                                                                              ;              ;
;       |SoC_cmd_xbar_demux_007:cmd_xbar_demux_007|                                                              ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_demux_007:cmd_xbar_demux_007                                                                                                                                                                                                                              ;              ;
;       |SoC_cmd_xbar_demux_008:cmd_xbar_demux_008|                                                              ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_demux_008:cmd_xbar_demux_008                                                                                                                                                                                                                              ;              ;
;       |SoC_cmd_xbar_demux_011:cmd_xbar_demux_011|                                                              ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_demux_011:cmd_xbar_demux_011                                                                                                                                                                                                                              ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_019|                                                                      ; 54 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (46)      ; 1 (0)             ; 6 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_019                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_019|altera_merlin_arbitrator:arb                                                                                                                                                                                                         ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_024|                                                                      ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (49)      ; 1 (0)             ; 4 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024|altera_merlin_arbitrator:arb                                                                                                                                                                                                         ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_028|                                                                      ; 54 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (47)      ; 1 (0)             ; 5 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_028                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_028|altera_merlin_arbitrator:arb                                                                                                                                                                                                         ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_038|                                                                      ; 53 (50)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (46)      ; 0 (0)             ; 6 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_038                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_038|altera_merlin_arbitrator:arb                                                                                                                                                                                                         ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux_046|                                                                      ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (50)      ; 1 (0)             ; 4 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_046                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_046|altera_merlin_arbitrator:arb                                                                                                                                                                                                         ;              ;
;       |SoC_cmd_xbar_mux:cmd_xbar_mux|                                                                          ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (48)      ; 1 (0)             ; 5 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                             ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_002|                                                                  ; 55 (43)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (38)      ; 0 (0)             ; 9 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_002                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 14 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 6 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_003|                                                                  ; 36 (26)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (15)      ; 0 (0)             ; 15 (7)           ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_003                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 14 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 8 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_004|                                                                  ; 22 (12)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (7)       ; 0 (0)             ; 9 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_004                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 14 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 8 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_005|                                                                  ; 55 (43)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (38)      ; 0 (0)             ; 9 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_005                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 14 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 6 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_006|                                                                  ; 37 (26)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (15)      ; 0 (0)             ; 15 (8)           ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_006                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 14 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (2)        ; 0 (0)             ; 7 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_006|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_007|                                                                  ; 23 (12)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (7)       ; 0 (0)             ; 9 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_007                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 14 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 7 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_007|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_008|                                                                  ; 55 (43)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (38)      ; 0 (0)             ; 9 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_008                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 14 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 6 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_008|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_009|                                                                  ; 41 (31)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (20)      ; 0 (0)             ; 15 (7)           ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_009                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 14 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 8 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_009|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_010|                                                                  ; 24 (11)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (6)       ; 0 (0)             ; 9 (4)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_010                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 14 (8)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (3)        ; 0 (0)             ; 5 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_010|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_020|                                                                  ; 55 (43)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (38)      ; 0 (0)             ; 9 (4)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_020                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 13 (8)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 5 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_020|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_020|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_021|                                                                  ; 37 (25)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (14)      ; 0 (0)             ; 15 (10)          ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_021                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 13 (8)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 5 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_021|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_021|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_022|                                                                  ; 24 (12)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (7)       ; 0 (0)             ; 9 (4)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_022                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 13 (8)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 5 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_022|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_022|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_025|                                                                  ; 53 (42)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (37)      ; 0 (0)             ; 9 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_025                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 14 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (2)        ; 0 (0)             ; 7 (6)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_025|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_025|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_026|                                                                  ; 23 (13)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (8)       ; 0 (0)             ; 9 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_026                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 14 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 8 (6)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_026|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_026|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_027|                                                                  ; 36 (26)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (15)      ; 0 (0)             ; 15 (7)           ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_027                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 14 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 8 (6)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_027|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_027|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_033|                                                                  ; 54 (43)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (38)      ; 0 (0)             ; 9 (3)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_033                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 13 (8)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (2)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_033|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_033|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_034|                                                                  ; 35 (24)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (13)      ; 0 (0)             ; 15 (9)           ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_034                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 13 (8)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (2)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_034|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_034|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_035|                                                                  ; 24 (12)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (7)       ; 0 (0)             ; 9 (4)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_035                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 13 (8)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 5 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_035|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_035|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_042|                                                                  ; 53 (43)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (38)      ; 0 (0)             ; 9 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_042                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 13 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 7 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_042|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_042|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_043|                                                                  ; 36 (25)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (14)      ; 0 (0)             ; 15 (9)           ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_043                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 13 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 6 (5)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_043|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_043|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cmd_xbar_mux_002:cmd_xbar_mux_044|                                                                  ; 22 (12)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (7)       ; 0 (0)             ; 9 (2)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_044                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 13 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 7 (6)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_044|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_044|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                       ;              ;
;       |SoC_cpu_0:cpu_0|                                                                                        ; 1415 (1038) ; 799 (611)                 ; 0 (0)         ; 44288       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 587 (426)    ; 92 (49)           ; 736 (563)        ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0                                                                                                                                                                                                                                                        ;              ;
;          |SoC_cpu_0_ic_data_module:SoC_cpu_0_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_data_module:SoC_cpu_0_ic_data                                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_data_module:SoC_cpu_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                   ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_data_module:SoC_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                    ;              ;
;          |SoC_cpu_0_ic_tag_module:SoC_cpu_0_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_tag_module:SoC_cpu_0_ic_tag                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_tag_module:SoC_cpu_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                     ;              ;
;                |altsyncram_vmg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_tag_module:SoC_cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_vmg1:auto_generated                                                                                                                                                      ;              ;
;          |SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|                                                         ; 277 (31)    ; 187 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (3)       ; 43 (0)            ; 173 (28)         ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci                                                                                                                                                                                                            ;              ;
;             |SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|                      ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 43 (0)            ; 53 (0)           ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper                                                                                                                                ;              ;
;                |SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|                     ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|                           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:SoC_cpu_0_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_0_jtag_debug_module_phy                                                                         ;              ;
;             |SoC_cpu_0_nios2_avalon_reg:the_SoC_cpu_0_nios2_avalon_reg|                                        ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_avalon_reg:the_SoC_cpu_0_nios2_avalon_reg                                                                                                                                                  ;              ;
;             |SoC_cpu_0_nios2_oci_break:the_SoC_cpu_0_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_oci_break:the_SoC_cpu_0_nios2_oci_break                                                                                                                                                    ;              ;
;             |SoC_cpu_0_nios2_oci_debug:the_SoC_cpu_0_nios2_oci_debug|                                          ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_oci_debug:the_SoC_cpu_0_nios2_oci_debug                                                                                                                                                    ;              ;
;             |SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|                                                ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 45 (45)          ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem                                                                                                                                                          ;              ;
;                |SoC_cpu_0_ociram_lpm_dram_bdp_component_module:SoC_cpu_0_ociram_lpm_dram_bdp_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|SoC_cpu_0_ociram_lpm_dram_bdp_component_module:SoC_cpu_0_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|SoC_cpu_0_ociram_lpm_dram_bdp_component_module:SoC_cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_2n72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|SoC_cpu_0_ociram_lpm_dram_bdp_component_module:SoC_cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_2n72:auto_generated          ;              ;
;          |SoC_cpu_0_register_bank_a_module:SoC_cpu_0_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_a_module:SoC_cpu_0_register_bank_a                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_a_module:SoC_cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_8dg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_a_module:SoC_cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_8dg1:auto_generated                                                                                                                                    ;              ;
;          |SoC_cpu_0_register_bank_b_module:SoC_cpu_0_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_b_module:SoC_cpu_0_register_bank_b                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_b_module:SoC_cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_9dg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_b_module:SoC_cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_9dg1:auto_generated                                                                                                                                    ;              ;
;          |SoC_cpu_0_test_bench:the_SoC_cpu_0_test_bench|                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_test_bench:the_SoC_cpu_0_test_bench                                                                                                                                                                                                          ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|lpm_add_sub:Add8                                                                                                                                                                                                                                       ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_0:cpu_0|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                            ;              ;
;       |SoC_cpu_1:cpu_1|                                                                                        ; 1424 (1045) ; 803 (614)                 ; 0 (0)         ; 44288       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 592 (430)    ; 89 (46)           ; 743 (569)        ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1                                                                                                                                                                                                                                                        ;              ;
;          |SoC_cpu_1_ic_data_module:SoC_cpu_1_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_data_module:SoC_cpu_1_ic_data                                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_data_module:SoC_cpu_1_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                   ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_data_module:SoC_cpu_1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                    ;              ;
;          |SoC_cpu_1_ic_tag_module:SoC_cpu_1_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_tag_module:SoC_cpu_1_ic_tag                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_tag_module:SoC_cpu_1_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                     ;              ;
;                |altsyncram_0ng1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_tag_module:SoC_cpu_1_ic_tag|altsyncram:the_altsyncram|altsyncram_0ng1:auto_generated                                                                                                                                                      ;              ;
;          |SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|                                                         ; 279 (32)    ; 188 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (4)       ; 43 (0)            ; 174 (28)         ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci                                                                                                                                                                                                            ;              ;
;             |SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|                      ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 43 (0)            ; 53 (0)           ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper                                                                                                                                ;              ;
;                |SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|                     ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|                           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:SoC_cpu_1_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_1_jtag_debug_module_phy                                                                         ;              ;
;             |SoC_cpu_1_nios2_avalon_reg:the_SoC_cpu_1_nios2_avalon_reg|                                        ; 16 (16)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_avalon_reg:the_SoC_cpu_1_nios2_avalon_reg                                                                                                                                                  ;              ;
;             |SoC_cpu_1_nios2_oci_break:the_SoC_cpu_1_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_oci_break:the_SoC_cpu_1_nios2_oci_break                                                                                                                                                    ;              ;
;             |SoC_cpu_1_nios2_oci_debug:the_SoC_cpu_1_nios2_oci_debug|                                          ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_oci_debug:the_SoC_cpu_1_nios2_oci_debug                                                                                                                                                    ;              ;
;             |SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|                                                ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 45 (45)          ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem                                                                                                                                                          ;              ;
;                |SoC_cpu_1_ociram_lpm_dram_bdp_component_module:SoC_cpu_1_ociram_lpm_dram_bdp_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|SoC_cpu_1_ociram_lpm_dram_bdp_component_module:SoC_cpu_1_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|SoC_cpu_1_ociram_lpm_dram_bdp_component_module:SoC_cpu_1_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_3n72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|SoC_cpu_1_ociram_lpm_dram_bdp_component_module:SoC_cpu_1_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_3n72:auto_generated          ;              ;
;          |SoC_cpu_1_register_bank_a_module:SoC_cpu_1_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_a_module:SoC_cpu_1_register_bank_a                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_a_module:SoC_cpu_1_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_adg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_a_module:SoC_cpu_1_register_bank_a|altsyncram:the_altsyncram|altsyncram_adg1:auto_generated                                                                                                                                    ;              ;
;          |SoC_cpu_1_register_bank_b_module:SoC_cpu_1_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_b_module:SoC_cpu_1_register_bank_b                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_b_module:SoC_cpu_1_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_bdg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_b_module:SoC_cpu_1_register_bank_b|altsyncram:the_altsyncram|altsyncram_bdg1:auto_generated                                                                                                                                    ;              ;
;          |SoC_cpu_1_test_bench:the_SoC_cpu_1_test_bench|                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_test_bench:the_SoC_cpu_1_test_bench                                                                                                                                                                                                          ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|lpm_add_sub:Add8                                                                                                                                                                                                                                       ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_1:cpu_1|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                            ;              ;
;       |SoC_cpu_2:cpu_2|                                                                                        ; 1408 (1033) ; 795 (608)                 ; 0 (0)         ; 44288       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 584 (424)    ; 91 (48)           ; 733 (561)        ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2                                                                                                                                                                                                                                                        ;              ;
;          |SoC_cpu_2_ic_data_module:SoC_cpu_2_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_data_module:SoC_cpu_2_ic_data                                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_data_module:SoC_cpu_2_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                   ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_data_module:SoC_cpu_2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                    ;              ;
;          |SoC_cpu_2_ic_tag_module:SoC_cpu_2_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_tag_module:SoC_cpu_2_ic_tag                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_tag_module:SoC_cpu_2_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                     ;              ;
;                |altsyncram_1ng1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_tag_module:SoC_cpu_2_ic_tag|altsyncram:the_altsyncram|altsyncram_1ng1:auto_generated                                                                                                                                                      ;              ;
;          |SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|                                                         ; 275 (31)    ; 186 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (3)       ; 43 (0)            ; 172 (28)         ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci                                                                                                                                                                                                            ;              ;
;             |SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|                      ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 43 (0)            ; 53 (0)           ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper                                                                                                                                ;              ;
;                |SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|                     ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|                           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:SoC_cpu_2_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_2_jtag_debug_module_phy                                                                         ;              ;
;             |SoC_cpu_2_nios2_avalon_reg:the_SoC_cpu_2_nios2_avalon_reg|                                        ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_avalon_reg:the_SoC_cpu_2_nios2_avalon_reg                                                                                                                                                  ;              ;
;             |SoC_cpu_2_nios2_oci_break:the_SoC_cpu_2_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_oci_break:the_SoC_cpu_2_nios2_oci_break                                                                                                                                                    ;              ;
;             |SoC_cpu_2_nios2_oci_debug:the_SoC_cpu_2_nios2_oci_debug|                                          ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_oci_debug:the_SoC_cpu_2_nios2_oci_debug                                                                                                                                                    ;              ;
;             |SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|                                                ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 45 (45)          ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem                                                                                                                                                          ;              ;
;                |SoC_cpu_2_ociram_lpm_dram_bdp_component_module:SoC_cpu_2_ociram_lpm_dram_bdp_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|SoC_cpu_2_ociram_lpm_dram_bdp_component_module:SoC_cpu_2_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|SoC_cpu_2_ociram_lpm_dram_bdp_component_module:SoC_cpu_2_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_4n72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|SoC_cpu_2_ociram_lpm_dram_bdp_component_module:SoC_cpu_2_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_4n72:auto_generated          ;              ;
;          |SoC_cpu_2_register_bank_a_module:SoC_cpu_2_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_a_module:SoC_cpu_2_register_bank_a                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_a_module:SoC_cpu_2_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_cdg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_a_module:SoC_cpu_2_register_bank_a|altsyncram:the_altsyncram|altsyncram_cdg1:auto_generated                                                                                                                                    ;              ;
;          |SoC_cpu_2_register_bank_b_module:SoC_cpu_2_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_b_module:SoC_cpu_2_register_bank_b                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_b_module:SoC_cpu_2_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_ddg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_b_module:SoC_cpu_2_register_bank_b|altsyncram:the_altsyncram|altsyncram_ddg1:auto_generated                                                                                                                                    ;              ;
;          |SoC_cpu_2_test_bench:the_SoC_cpu_2_test_bench|                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_test_bench:the_SoC_cpu_2_test_bench                                                                                                                                                                                                          ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|lpm_add_sub:Add8                                                                                                                                                                                                                                       ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_2:cpu_2|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                            ;              ;
;       |SoC_cpu_3:cpu_3|                                                                                        ; 1415 (1040) ; 795 (608)                 ; 0 (0)         ; 44288       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 591 (431)    ; 91 (48)           ; 733 (561)        ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3                                                                                                                                                                                                                                                        ;              ;
;          |SoC_cpu_3_ic_data_module:SoC_cpu_3_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_data_module:SoC_cpu_3_ic_data                                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_data_module:SoC_cpu_3_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                   ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_data_module:SoC_cpu_3_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                    ;              ;
;          |SoC_cpu_3_ic_tag_module:SoC_cpu_3_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_tag_module:SoC_cpu_3_ic_tag                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_tag_module:SoC_cpu_3_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                     ;              ;
;                |altsyncram_2ng1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_tag_module:SoC_cpu_3_ic_tag|altsyncram:the_altsyncram|altsyncram_2ng1:auto_generated                                                                                                                                                      ;              ;
;          |SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|                                                         ; 275 (31)    ; 186 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (3)       ; 43 (0)            ; 172 (28)         ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci                                                                                                                                                                                                            ;              ;
;             |SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|                      ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 43 (0)            ; 53 (0)           ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper                                                                                                                                ;              ;
;                |SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|                     ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|                           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:SoC_cpu_3_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_3_jtag_debug_module_phy                                                                         ;              ;
;             |SoC_cpu_3_nios2_avalon_reg:the_SoC_cpu_3_nios2_avalon_reg|                                        ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_avalon_reg:the_SoC_cpu_3_nios2_avalon_reg                                                                                                                                                  ;              ;
;             |SoC_cpu_3_nios2_oci_break:the_SoC_cpu_3_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_oci_break:the_SoC_cpu_3_nios2_oci_break                                                                                                                                                    ;              ;
;             |SoC_cpu_3_nios2_oci_debug:the_SoC_cpu_3_nios2_oci_debug|                                          ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_oci_debug:the_SoC_cpu_3_nios2_oci_debug                                                                                                                                                    ;              ;
;             |SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|                                                ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 45 (45)          ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem                                                                                                                                                          ;              ;
;                |SoC_cpu_3_ociram_lpm_dram_bdp_component_module:SoC_cpu_3_ociram_lpm_dram_bdp_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|SoC_cpu_3_ociram_lpm_dram_bdp_component_module:SoC_cpu_3_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|SoC_cpu_3_ociram_lpm_dram_bdp_component_module:SoC_cpu_3_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_5n72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|SoC_cpu_3_ociram_lpm_dram_bdp_component_module:SoC_cpu_3_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_5n72:auto_generated          ;              ;
;          |SoC_cpu_3_register_bank_a_module:SoC_cpu_3_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_a_module:SoC_cpu_3_register_bank_a                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_a_module:SoC_cpu_3_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_edg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_a_module:SoC_cpu_3_register_bank_a|altsyncram:the_altsyncram|altsyncram_edg1:auto_generated                                                                                                                                    ;              ;
;          |SoC_cpu_3_register_bank_b_module:SoC_cpu_3_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_b_module:SoC_cpu_3_register_bank_b                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_b_module:SoC_cpu_3_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_fdg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_b_module:SoC_cpu_3_register_bank_b|altsyncram:the_altsyncram|altsyncram_fdg1:auto_generated                                                                                                                                    ;              ;
;          |SoC_cpu_3_test_bench:the_SoC_cpu_3_test_bench|                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_test_bench:the_SoC_cpu_3_test_bench                                                                                                                                                                                                          ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|lpm_add_sub:Add8                                                                                                                                                                                                                                       ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_3:cpu_3|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                            ;              ;
;       |SoC_cpu_4:cpu_4|                                                                                        ; 1409 (1033) ; 795 (608)                 ; 0 (0)         ; 44288       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 585 (424)    ; 90 (47)           ; 734 (562)        ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4                                                                                                                                                                                                                                                        ;              ;
;          |SoC_cpu_4_ic_data_module:SoC_cpu_4_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_data_module:SoC_cpu_4_ic_data                                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_data_module:SoC_cpu_4_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                   ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_data_module:SoC_cpu_4_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                    ;              ;
;          |SoC_cpu_4_ic_tag_module:SoC_cpu_4_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_tag_module:SoC_cpu_4_ic_tag                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_tag_module:SoC_cpu_4_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                     ;              ;
;                |altsyncram_3ng1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_tag_module:SoC_cpu_4_ic_tag|altsyncram:the_altsyncram|altsyncram_3ng1:auto_generated                                                                                                                                                      ;              ;
;          |SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|                                                         ; 276 (31)    ; 186 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (3)       ; 43 (0)            ; 172 (28)         ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci                                                                                                                                                                                                            ;              ;
;             |SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|                      ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 43 (0)            ; 53 (0)           ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper                                                                                                                                ;              ;
;                |SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|                     ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|                           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:SoC_cpu_4_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_4_jtag_debug_module_phy                                                                         ;              ;
;             |SoC_cpu_4_nios2_avalon_reg:the_SoC_cpu_4_nios2_avalon_reg|                                        ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_avalon_reg:the_SoC_cpu_4_nios2_avalon_reg                                                                                                                                                  ;              ;
;             |SoC_cpu_4_nios2_oci_break:the_SoC_cpu_4_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_oci_break:the_SoC_cpu_4_nios2_oci_break                                                                                                                                                    ;              ;
;             |SoC_cpu_4_nios2_oci_debug:the_SoC_cpu_4_nios2_oci_debug|                                          ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_oci_debug:the_SoC_cpu_4_nios2_oci_debug                                                                                                                                                    ;              ;
;             |SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|                                                ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 45 (45)          ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem                                                                                                                                                          ;              ;
;                |SoC_cpu_4_ociram_lpm_dram_bdp_component_module:SoC_cpu_4_ociram_lpm_dram_bdp_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|SoC_cpu_4_ociram_lpm_dram_bdp_component_module:SoC_cpu_4_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|SoC_cpu_4_ociram_lpm_dram_bdp_component_module:SoC_cpu_4_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_6n72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|SoC_cpu_4_ociram_lpm_dram_bdp_component_module:SoC_cpu_4_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6n72:auto_generated          ;              ;
;          |SoC_cpu_4_register_bank_a_module:SoC_cpu_4_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_a_module:SoC_cpu_4_register_bank_a                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_a_module:SoC_cpu_4_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_gdg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_a_module:SoC_cpu_4_register_bank_a|altsyncram:the_altsyncram|altsyncram_gdg1:auto_generated                                                                                                                                    ;              ;
;          |SoC_cpu_4_register_bank_b_module:SoC_cpu_4_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_b_module:SoC_cpu_4_register_bank_b                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_b_module:SoC_cpu_4_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_hdg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_b_module:SoC_cpu_4_register_bank_b|altsyncram:the_altsyncram|altsyncram_hdg1:auto_generated                                                                                                                                    ;              ;
;          |SoC_cpu_4_test_bench:the_SoC_cpu_4_test_bench|                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_test_bench:the_SoC_cpu_4_test_bench                                                                                                                                                                                                          ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|lpm_add_sub:Add8                                                                                                                                                                                                                                       ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_4:cpu_4|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                            ;              ;
;       |SoC_cpu_5:cpu_5|                                                                                        ; 1405 (1030) ; 791 (605)                 ; 0 (0)         ; 44288       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 585 (424)    ; 88 (45)           ; 732 (561)        ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5                                                                                                                                                                                                                                                        ;              ;
;          |SoC_cpu_5_ic_data_module:SoC_cpu_5_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_data_module:SoC_cpu_5_ic_data                                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_data_module:SoC_cpu_5_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                   ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_data_module:SoC_cpu_5_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                    ;              ;
;          |SoC_cpu_5_ic_tag_module:SoC_cpu_5_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_tag_module:SoC_cpu_5_ic_tag                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_tag_module:SoC_cpu_5_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                     ;              ;
;                |altsyncram_4ng1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_tag_module:SoC_cpu_5_ic_tag|altsyncram:the_altsyncram|altsyncram_4ng1:auto_generated                                                                                                                                                      ;              ;
;          |SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|                                                         ; 275 (31)    ; 185 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (3)       ; 43 (0)            ; 171 (28)         ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci                                                                                                                                                                                                            ;              ;
;             |SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|                      ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 43 (0)            ; 53 (0)           ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper                                                                                                                                ;              ;
;                |SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|                     ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|                           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:SoC_cpu_5_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_5_jtag_debug_module_phy                                                                         ;              ;
;             |SoC_cpu_5_nios2_avalon_reg:the_SoC_cpu_5_nios2_avalon_reg|                                        ; 13 (13)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_avalon_reg:the_SoC_cpu_5_nios2_avalon_reg                                                                                                                                                  ;              ;
;             |SoC_cpu_5_nios2_oci_break:the_SoC_cpu_5_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_oci_break:the_SoC_cpu_5_nios2_oci_break                                                                                                                                                    ;              ;
;             |SoC_cpu_5_nios2_oci_debug:the_SoC_cpu_5_nios2_oci_debug|                                          ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_oci_debug:the_SoC_cpu_5_nios2_oci_debug                                                                                                                                                    ;              ;
;             |SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|                                                ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 45 (45)          ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem                                                                                                                                                          ;              ;
;                |SoC_cpu_5_ociram_lpm_dram_bdp_component_module:SoC_cpu_5_ociram_lpm_dram_bdp_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|SoC_cpu_5_ociram_lpm_dram_bdp_component_module:SoC_cpu_5_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|SoC_cpu_5_ociram_lpm_dram_bdp_component_module:SoC_cpu_5_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_7n72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|SoC_cpu_5_ociram_lpm_dram_bdp_component_module:SoC_cpu_5_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_7n72:auto_generated          ;              ;
;          |SoC_cpu_5_register_bank_a_module:SoC_cpu_5_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_a_module:SoC_cpu_5_register_bank_a                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_a_module:SoC_cpu_5_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_idg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_a_module:SoC_cpu_5_register_bank_a|altsyncram:the_altsyncram|altsyncram_idg1:auto_generated                                                                                                                                    ;              ;
;          |SoC_cpu_5_register_bank_b_module:SoC_cpu_5_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_b_module:SoC_cpu_5_register_bank_b                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_b_module:SoC_cpu_5_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_jdg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_b_module:SoC_cpu_5_register_bank_b|altsyncram:the_altsyncram|altsyncram_jdg1:auto_generated                                                                                                                                    ;              ;
;          |SoC_cpu_5_test_bench:the_SoC_cpu_5_test_bench|                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_test_bench:the_SoC_cpu_5_test_bench                                                                                                                                                                                                          ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|lpm_add_sub:Add8                                                                                                                                                                                                                                       ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_cpu_5:cpu_5|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                            ;              ;
;       |SoC_data_mem_0:data_mem_0|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_0:data_mem_0                                                                                                                                                                                                                                              ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_0:data_mem_0|altsyncram:the_altsyncram                                                                                                                                                                                                                    ;              ;
;             |altsyncram_etb1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_0:data_mem_0|altsyncram:the_altsyncram|altsyncram_etb1:auto_generated                                                                                                                                                                                     ;              ;
;       |SoC_data_mem_1:data_mem_1|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_1:data_mem_1                                                                                                                                                                                                                                              ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_1:data_mem_1|altsyncram:the_altsyncram                                                                                                                                                                                                                    ;              ;
;             |altsyncram_ftb1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_1:data_mem_1|altsyncram:the_altsyncram|altsyncram_ftb1:auto_generated                                                                                                                                                                                     ;              ;
;       |SoC_data_mem_2:data_mem_2|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_2:data_mem_2                                                                                                                                                                                                                                              ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_2:data_mem_2|altsyncram:the_altsyncram                                                                                                                                                                                                                    ;              ;
;             |altsyncram_gtb1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_2:data_mem_2|altsyncram:the_altsyncram|altsyncram_gtb1:auto_generated                                                                                                                                                                                     ;              ;
;       |SoC_data_mem_3:data_mem_3|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_3:data_mem_3                                                                                                                                                                                                                                              ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_3:data_mem_3|altsyncram:the_altsyncram                                                                                                                                                                                                                    ;              ;
;             |altsyncram_htb1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_3:data_mem_3|altsyncram:the_altsyncram|altsyncram_htb1:auto_generated                                                                                                                                                                                     ;              ;
;       |SoC_data_mem_4:data_mem_4|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_4:data_mem_4                                                                                                                                                                                                                                              ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_4:data_mem_4|altsyncram:the_altsyncram                                                                                                                                                                                                                    ;              ;
;             |altsyncram_itb1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_4:data_mem_4|altsyncram:the_altsyncram|altsyncram_itb1:auto_generated                                                                                                                                                                                     ;              ;
;       |SoC_data_mem_5:data_mem_5|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_5:data_mem_5                                                                                                                                                                                                                                              ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_5:data_mem_5|altsyncram:the_altsyncram                                                                                                                                                                                                                    ;              ;
;             |altsyncram_jtb1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10944       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_data_mem_5:data_mem_5|altsyncram:the_altsyncram|altsyncram_jtb1:auto_generated                                                                                                                                                                                     ;              ;
;       |SoC_high_scale_timer_0:high_scale_timer_0|                                                              ; 146 (146)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 30 (30)           ; 90 (90)          ; |toplevel|SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0                                                                                                                                                                                                                              ;              ;
;       |SoC_high_scale_timer_0:high_scale_timer_1|                                                              ; 141 (141)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 30 (30)           ; 90 (90)          ; |toplevel|SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_1                                                                                                                                                                                                                              ;              ;
;       |SoC_high_scale_timer_0:high_scale_timer_2|                                                              ; 148 (148)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 30 (30)           ; 90 (90)          ; |toplevel|SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2                                                                                                                                                                                                                              ;              ;
;       |SoC_high_scale_timer_0:high_scale_timer_3|                                                              ; 148 (148)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 30 (30)           ; 90 (90)          ; |toplevel|SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3                                                                                                                                                                                                                              ;              ;
;       |SoC_high_scale_timer_0:high_scale_timer_4|                                                              ; 148 (148)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 30 (30)           ; 90 (90)          ; |toplevel|SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4                                                                                                                                                                                                                              ;              ;
;       |SoC_high_scale_timer_0:high_scale_timer_5|                                                              ; 142 (142)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 30 (30)           ; 90 (90)          ; |toplevel|SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_5                                                                                                                                                                                                                              ;              ;
;       |SoC_id_router_025:id_router_025|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_id_router_025:id_router_025                                                                                                                                                                                                                                        ;              ;
;       |SoC_id_router_025:id_router_026|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_id_router_025:id_router_026                                                                                                                                                                                                                                        ;              ;
;       |SoC_id_router_025:id_router_027|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_id_router_025:id_router_027                                                                                                                                                                                                                                        ;              ;
;       |SoC_id_router_033:id_router_033|                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_id_router_033:id_router_033                                                                                                                                                                                                                                        ;              ;
;       |SoC_id_router_033:id_router_034|                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_id_router_033:id_router_034                                                                                                                                                                                                                                        ;              ;
;       |SoC_id_router_033:id_router_035|                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_id_router_033:id_router_035                                                                                                                                                                                                                                        ;              ;
;       |SoC_ins_mem_0:ins_mem_0|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_0:ins_mem_0                                                                                                                                                                                                                                                ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram                                                                                                                                                                                                                      ;              ;
;             |altsyncram_2vb1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated                                                                                                                                                                                       ;              ;
;       |SoC_ins_mem_1:ins_mem_1|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_1:ins_mem_1                                                                                                                                                                                                                                                ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram                                                                                                                                                                                                                      ;              ;
;             |altsyncram_3vb1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated                                                                                                                                                                                       ;              ;
;       |SoC_ins_mem_2:ins_mem_2|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_2:ins_mem_2                                                                                                                                                                                                                                                ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram                                                                                                                                                                                                                      ;              ;
;             |altsyncram_4vb1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated                                                                                                                                                                                       ;              ;
;       |SoC_ins_mem_3:ins_mem_3|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_3:ins_mem_3                                                                                                                                                                                                                                                ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram                                                                                                                                                                                                                      ;              ;
;             |altsyncram_5vb1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated                                                                                                                                                                                       ;              ;
;       |SoC_ins_mem_4:ins_mem_4|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_4:ins_mem_4                                                                                                                                                                                                                                                ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram                                                                                                                                                                                                                      ;              ;
;             |altsyncram_6vb1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated                                                                                                                                                                                       ;              ;
;       |SoC_ins_mem_5:ins_mem_5|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_5:ins_mem_5                                                                                                                                                                                                                                                ;              ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram                                                                                                                                                                                                                      ;              ;
;             |altsyncram_7vb1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated                                                                                                                                                                                       ;              ;
;       |SoC_jtag_uart_0:jtag_uart_0|                                                                            ; 158 (38)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (15)      ; 17 (2)            ; 97 (20)          ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                            ;              ;
;          |SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                          ;              ;
;          |SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                          ;              ;
;          |alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 70 (70)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 37 (37)          ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                        ;              ;
;       |SoC_jtag_uart_0:jtag_uart_1|                                                                            ; 159 (38)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (15)      ; 17 (2)            ; 98 (20)          ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1                                                                                                                                                                                                                                            ;              ;
;          |SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                          ;              ;
;          |SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                          ;              ;
;          |alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 38 (38)          ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                        ;              ;
;       |SoC_jtag_uart_0:jtag_uart_2|                                                                            ; 158 (38)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (15)      ; 17 (2)            ; 97 (20)          ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2                                                                                                                                                                                                                                            ;              ;
;          |SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                          ;              ;
;          |SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                          ;              ;
;          |alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 70 (70)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 37 (37)          ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                        ;              ;
;       |SoC_jtag_uart_0:jtag_uart_3|                                                                            ; 158 (38)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (15)      ; 17 (2)            ; 97 (20)          ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3                                                                                                                                                                                                                                            ;              ;
;          |SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                          ;              ;
;          |SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                          ;              ;
;          |alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 70 (70)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 37 (37)          ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                        ;              ;
;       |SoC_jtag_uart_0:jtag_uart_4|                                                                            ; 158 (38)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (15)      ; 17 (2)            ; 97 (20)          ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4                                                                                                                                                                                                                                            ;              ;
;          |SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                          ;              ;
;          |SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                          ;              ;
;          |alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 70 (70)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 37 (37)          ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                        ;              ;
;       |SoC_jtag_uart_0:jtag_uart_5|                                                                            ; 158 (38)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (15)      ; 17 (2)            ; 97 (20)          ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5                                                                                                                                                                                                                                            ;              ;
;          |SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r                                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                          ;              ;
;          |SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w                                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                          ;              ;
;          |alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 70 (70)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 37 (37)          ; |toplevel|SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                        ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_019|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_019                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_024|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_024                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_028|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_028                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_038|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_038                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux_046|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_046                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_demux:rsp_xbar_demux|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_002|                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_002                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_003|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_003                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_004|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_004                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_005|                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_005                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_006|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_006                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_007|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_007                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_008|                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_008                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_009|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_009                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_010|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_010                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_020|                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_020                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_021|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_021                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_022|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_022                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_025|                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_025                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_026|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_026                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_027|                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_027                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_033|                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_033                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_034|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_034                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_035|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_035                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_042|                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_042                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_043|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_043                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_demux_002:rsp_xbar_demux_044|                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |toplevel|SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_044                                                                                                                                                                                                                              ;              ;
;       |SoC_rsp_xbar_mux:rsp_xbar_mux_004|                                                                      ; 142 (142)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 59 (59)          ; |toplevel|SoC:inst1|SoC_rsp_xbar_mux:rsp_xbar_mux_004                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux:rsp_xbar_mux_006|                                                                      ; 145 (145)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 0 (0)             ; 59 (59)          ; |toplevel|SoC:inst1|SoC_rsp_xbar_mux:rsp_xbar_mux_006                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux:rsp_xbar_mux_010|                                                                      ; 146 (146)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 58 (58)          ; |toplevel|SoC:inst1|SoC_rsp_xbar_mux:rsp_xbar_mux_010                                                                                                                                                                                                                                      ;              ;
;       |SoC_rsp_xbar_mux:rsp_xbar_mux|                                                                          ; 145 (145)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 42 (42)          ; |toplevel|SoC:inst1|SoC_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                          ;              ;
;       |SoC_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                  ; 173 (173)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 72 (72)          ; |toplevel|SoC:inst1|SoC_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_mux_001:rsp_xbar_mux_011|                                                                  ; 164 (164)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 0 (0)             ; 39 (39)          ; |toplevel|SoC:inst1|SoC_rsp_xbar_mux_001:rsp_xbar_mux_011                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_mux_002:rsp_xbar_mux_002|                                                                  ; 193 (193)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 59 (59)          ; |toplevel|SoC:inst1|SoC_rsp_xbar_mux_002:rsp_xbar_mux_002                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_mux_003:rsp_xbar_mux_003|                                                                  ; 113 (113)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 35 (35)          ; |toplevel|SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_003                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_mux_003:rsp_xbar_mux_005|                                                                  ; 113 (113)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 37 (37)          ; |toplevel|SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_005                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_mux_003:rsp_xbar_mux_008|                                                                  ; 114 (114)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 54 (54)          ; |toplevel|SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_008                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_mux_003:rsp_xbar_mux_009|                                                                  ; 113 (113)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 37 (37)          ; |toplevel|SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_009                                                                                                                                                                                                                                  ;              ;
;       |SoC_rsp_xbar_mux_007:rsp_xbar_mux_007|                                                                  ; 74 (74)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 34 (34)          ; |toplevel|SoC:inst1|SoC_rsp_xbar_mux_007:rsp_xbar_mux_007                                                                                                                                                                                                                                  ;              ;
;       |SoC_timer_0:timer_0|                                                                                    ; 145 (145)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 21 (21)           ; 99 (99)          ; |toplevel|SoC:inst1|SoC_timer_0:timer_0                                                                                                                                                                                                                                                    ;              ;
;       |SoC_timer_0:timer_1|                                                                                    ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 21 (21)           ; 99 (99)          ; |toplevel|SoC:inst1|SoC_timer_0:timer_1                                                                                                                                                                                                                                                    ;              ;
;       |SoC_timer_0:timer_2|                                                                                    ; 145 (145)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 21 (21)           ; 99 (99)          ; |toplevel|SoC:inst1|SoC_timer_0:timer_2                                                                                                                                                                                                                                                    ;              ;
;       |SoC_timer_0:timer_3|                                                                                    ; 145 (145)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 21 (21)           ; 99 (99)          ; |toplevel|SoC:inst1|SoC_timer_0:timer_3                                                                                                                                                                                                                                                    ;              ;
;       |SoC_timer_0:timer_4|                                                                                    ; 145 (145)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 21 (21)           ; 99 (99)          ; |toplevel|SoC:inst1|SoC_timer_0:timer_4                                                                                                                                                                                                                                                    ;              ;
;       |SoC_timer_0:timer_5|                                                                                    ; 148 (148)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 21 (21)           ; 99 (99)          ; |toplevel|SoC:inst1|SoC_timer_0:timer_5                                                                                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:atob_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:atob_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:atob_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:atob_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:atob_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:atob_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:atob_1_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:atob_1_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:atob_1_in_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:atob_1_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:atob_1_out_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:atob_1_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:atob_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:atob_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:atob_2_in_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:atob_2_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:atob_2_out_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:atob_2_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:btoc_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:btoc_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:btoc_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:btoc_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:btoc_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:btoc_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:cpu_1_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:cpu_1_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:cpu_2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 7 (7)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:cpu_2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:cpu_3_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:cpu_3_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:cpu_4_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:cpu_4_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:ctod_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 11 (11)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:ctod_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:ctod_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 11 (11)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:ctod_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:ctod_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 17 (17)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 11 (11)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:ctod_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:data_mem_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:data_mem_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:data_mem_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:data_mem_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:data_mem_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:data_mem_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:data_mem_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:data_mem_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:data_mem_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:data_mem_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:data_mem_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:data_mem_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:dtoe_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 17 (17)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 11 (11)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:dtoe_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:dtoe_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 11 (11)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:dtoe_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:dtoe_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 11 (11)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:dtoe_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:dtoe_1_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|                 ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:dtoe_1_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:dtoe_1_in_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:dtoe_1_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:dtoe_1_out_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:dtoe_1_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:high_scale_timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:high_scale_timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:high_scale_timer_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:high_scale_timer_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:high_scale_timer_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:high_scale_timer_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:high_scale_timer_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:high_scale_timer_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:high_scale_timer_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:high_scale_timer_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:high_scale_timer_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:high_scale_timer_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:ins_mem_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:ins_mem_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                  ;              ;
;       |altera_avalon_sc_fifo:ins_mem_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:ins_mem_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                  ;              ;
;       |altera_avalon_sc_fifo:ins_mem_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:ins_mem_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                  ;              ;
;       |altera_avalon_sc_fifo:ins_mem_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:ins_mem_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                  ;              ;
;       |altera_avalon_sc_fifo:ins_mem_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:ins_mem_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                  ;              ;
;       |altera_avalon_sc_fifo:ins_mem_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:ins_mem_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                  ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:jtag_uart_1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_2_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:jtag_uart_2_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_3_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:jtag_uart_3_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_4_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:jtag_uart_4_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_5_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:jtag_uart_5_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:timer_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:timer_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:timer_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:timer_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:timer_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:timer_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:timer_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:timer_4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:timer_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_avalon_sc_fifo:timer_5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ;              ;
;       |altera_merlin_master_agent:cpu_0_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_master_agent:cpu_0_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                ;              ;
;       |altera_merlin_master_agent:cpu_1_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_master_agent:cpu_1_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                ;              ;
;       |altera_merlin_master_agent:cpu_2_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_master_agent:cpu_2_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                ;              ;
;       |altera_merlin_master_agent:cpu_3_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_master_agent:cpu_3_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                ;              ;
;       |altera_merlin_master_agent:cpu_4_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_master_agent:cpu_4_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                ;              ;
;       |altera_merlin_master_agent:cpu_5_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_master_agent:cpu_5_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                ;              ;
;       |altera_merlin_master_translator:cpu_0_data_master_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_master_translator:cpu_0_data_master_translator                                                                                                                                                                                                           ;              ;
;       |altera_merlin_master_translator:cpu_1_data_master_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_master_translator:cpu_1_data_master_translator                                                                                                                                                                                                           ;              ;
;       |altera_merlin_master_translator:cpu_2_data_master_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_master_translator:cpu_2_data_master_translator                                                                                                                                                                                                           ;              ;
;       |altera_merlin_master_translator:cpu_3_data_master_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_master_translator:cpu_3_data_master_translator                                                                                                                                                                                                           ;              ;
;       |altera_merlin_master_translator:cpu_4_data_master_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_master_translator:cpu_4_data_master_translator                                                                                                                                                                                                           ;              ;
;       |altera_merlin_master_translator:cpu_5_data_master_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_master_translator:cpu_5_data_master_translator                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_agent:atob_0_in_csr_translator_avalon_universal_slave_0_agent|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:atob_0_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_agent:atob_0_in_translator_avalon_universal_slave_0_agent|                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:atob_0_in_translator_avalon_universal_slave_0_agent                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_agent:atob_1_in_csr_translator_avalon_universal_slave_0_agent|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:atob_1_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_agent:atob_1_in_translator_avalon_universal_slave_0_agent|                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:atob_1_in_translator_avalon_universal_slave_0_agent                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_agent:atob_2_in_csr_translator_avalon_universal_slave_0_agent|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:atob_2_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_agent:atob_2_in_translator_avalon_universal_slave_0_agent|                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:atob_2_in_translator_avalon_universal_slave_0_agent                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_agent:atob_2_out_translator_avalon_universal_slave_0_agent|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:atob_2_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_agent:btoc_0_in_csr_translator_avalon_universal_slave_0_agent|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:btoc_0_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_agent:btoc_0_in_translator_avalon_universal_slave_0_agent|                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:btoc_0_in_translator_avalon_universal_slave_0_agent                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_agent:btoc_0_out_translator_avalon_universal_slave_0_agent|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:btoc_0_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_agent:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_agent:cpu_1_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:cpu_1_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_agent:cpu_2_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:cpu_2_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_agent:cpu_3_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:cpu_3_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_agent:cpu_4_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:cpu_4_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_agent:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_agent:ctod_0_in_csr_translator_avalon_universal_slave_0_agent|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:ctod_0_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_agent:ctod_0_in_translator_avalon_universal_slave_0_agent|                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:ctod_0_in_translator_avalon_universal_slave_0_agent                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_agent:ctod_0_out_translator_avalon_universal_slave_0_agent|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:ctod_0_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_agent:dtoe_0_in_csr_translator_avalon_universal_slave_0_agent|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:dtoe_0_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_agent:dtoe_0_in_translator_avalon_universal_slave_0_agent|                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:dtoe_0_in_translator_avalon_universal_slave_0_agent                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_agent:dtoe_1_in_csr_translator_avalon_universal_slave_0_agent|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:dtoe_1_in_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_agent:dtoe_1_in_translator_avalon_universal_slave_0_agent|                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:dtoe_1_in_translator_avalon_universal_slave_0_agent                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_agent:dtoe_1_out_translator_avalon_universal_slave_0_agent|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:dtoe_1_out_translator_avalon_universal_slave_0_agent                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_agent:high_scale_timer_1_s1_translator_avalon_universal_slave_0_agent|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:high_scale_timer_1_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:ins_mem_0_s1_translator_avalon_universal_slave_0_agent|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:ins_mem_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_agent:ins_mem_1_s1_translator_avalon_universal_slave_0_agent|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:ins_mem_1_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_agent:ins_mem_2_s1_translator_avalon_universal_slave_0_agent|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:ins_mem_2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_agent:ins_mem_3_s1_translator_avalon_universal_slave_0_agent|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:ins_mem_3_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_agent:ins_mem_4_s1_translator_avalon_universal_slave_0_agent|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:ins_mem_4_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_agent:ins_mem_5_s1_translator_avalon_universal_slave_0_agent|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toplevel|SoC:inst1|altera_merlin_slave_agent:ins_mem_5_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:atob_0_in_csr_translator|                                                ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:atob_0_in_csr_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:atob_0_in_translator|                                                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:atob_0_in_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:atob_0_out_translator|                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:atob_0_out_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:atob_1_in_csr_translator|                                                ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:atob_1_in_csr_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:atob_1_in_translator|                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:atob_1_in_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:atob_1_out_translator|                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:atob_1_out_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:atob_2_in_csr_translator|                                                ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (9)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:atob_2_in_csr_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:atob_2_in_translator|                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:atob_2_in_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:atob_2_out_translator|                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:atob_2_out_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:btoc_0_in_csr_translator|                                                ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:btoc_0_in_csr_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:btoc_0_in_translator|                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:btoc_0_in_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:btoc_0_out_translator|                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:btoc_0_out_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:cpu_0_jtag_debug_module_translator|                                      ; 42 (42)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:cpu_0_jtag_debug_module_translator                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:cpu_1_jtag_debug_module_translator|                                      ; 43 (43)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:cpu_1_jtag_debug_module_translator                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:cpu_2_jtag_debug_module_translator|                                      ; 42 (42)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:cpu_2_jtag_debug_module_translator                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:cpu_3_jtag_debug_module_translator|                                      ; 42 (42)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:cpu_3_jtag_debug_module_translator                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:cpu_4_jtag_debug_module_translator|                                      ; 42 (42)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:cpu_4_jtag_debug_module_translator                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:cpu_5_jtag_debug_module_translator|                                      ; 41 (41)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 36 (36)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:cpu_5_jtag_debug_module_translator                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:ctod_0_in_csr_translator|                                                ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:ctod_0_in_csr_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:ctod_0_in_translator|                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:ctod_0_in_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:ctod_0_out_translator|                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:ctod_0_out_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:data_mem_0_s1_translator|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:data_mem_0_s1_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:data_mem_1_s1_translator|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:data_mem_1_s1_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:data_mem_2_s1_translator|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:data_mem_2_s1_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:data_mem_3_s1_translator|                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:data_mem_3_s1_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:data_mem_4_s1_translator|                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:data_mem_4_s1_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:data_mem_5_s1_translator|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:data_mem_5_s1_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:dtoe_0_in_csr_translator|                                                ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:dtoe_0_in_csr_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:dtoe_0_in_translator|                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:dtoe_0_in_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:dtoe_0_out_translator|                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:dtoe_0_out_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:dtoe_1_in_csr_translator|                                                ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:dtoe_1_in_csr_translator                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:dtoe_1_in_translator|                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:dtoe_1_in_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:dtoe_1_out_translator|                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:dtoe_1_out_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:high_scale_timer_0_s1_translator|                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:high_scale_timer_0_s1_translator                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:high_scale_timer_1_s1_translator|                                        ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:high_scale_timer_1_s1_translator                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:high_scale_timer_2_s1_translator|                                        ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 18 (18)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:high_scale_timer_2_s1_translator                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:high_scale_timer_3_s1_translator|                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:high_scale_timer_3_s1_translator                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:high_scale_timer_4_s1_translator|                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:high_scale_timer_4_s1_translator                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:high_scale_timer_5_s1_translator|                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:high_scale_timer_5_s1_translator                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:ins_mem_0_s1_translator|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:ins_mem_0_s1_translator                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_translator:ins_mem_1_s1_translator|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:ins_mem_1_s1_translator                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_translator:ins_mem_2_s1_translator|                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:ins_mem_2_s1_translator                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_translator:ins_mem_3_s1_translator|                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:ins_mem_3_s1_translator                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_translator:ins_mem_4_s1_translator|                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:ins_mem_4_s1_translator                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_translator:ins_mem_5_s1_translator|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:ins_mem_5_s1_translator                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:jtag_uart_1_avalon_jtag_slave_translator|                                ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:jtag_uart_1_avalon_jtag_slave_translator                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:jtag_uart_2_avalon_jtag_slave_translator|                                ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:jtag_uart_2_avalon_jtag_slave_translator                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:jtag_uart_3_avalon_jtag_slave_translator|                                ; 25 (25)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 23 (23)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:jtag_uart_3_avalon_jtag_slave_translator                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:jtag_uart_4_avalon_jtag_slave_translator|                                ; 25 (25)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 23 (23)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:jtag_uart_4_avalon_jtag_slave_translator                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:jtag_uart_5_avalon_jtag_slave_translator|                                ; 25 (25)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 23 (23)          ; |toplevel|SoC:inst1|altera_merlin_slave_translator:jtag_uart_5_avalon_jtag_slave_translator                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:timer_0_s1_translator|                                                   ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 4 (4)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:timer_1_s1_translator|                                                   ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 15 (15)           ; 4 (4)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:timer_1_s1_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:timer_2_s1_translator|                                                   ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 15 (15)           ; 4 (4)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:timer_2_s1_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:timer_3_s1_translator|                                                   ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 4 (4)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:timer_3_s1_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:timer_4_s1_translator|                                                   ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 4 (4)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:timer_4_s1_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:timer_5_s1_translator|                                                   ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 15 (15)           ; 4 (4)            ; |toplevel|SoC:inst1|altera_merlin_slave_translator:timer_5_s1_translator                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                              ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |toplevel|SoC:inst1|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_traffic_limiter:limiter_002|                                                              ; 22 (22)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 15 (15)          ; |toplevel|SoC:inst1|altera_merlin_traffic_limiter:limiter_002                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_traffic_limiter:limiter_003|                                                              ; 20 (20)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 13 (13)          ; |toplevel|SoC:inst1|altera_merlin_traffic_limiter:limiter_003                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_traffic_limiter:limiter_004|                                                              ; 22 (22)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |toplevel|SoC:inst1|altera_merlin_traffic_limiter:limiter_004                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_traffic_limiter:limiter_005|                                                              ; 29 (29)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; |toplevel|SoC:inst1|altera_merlin_traffic_limiter:limiter_005                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_traffic_limiter:limiter|                                                                  ; 25 (25)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 17 (17)          ; |toplevel|SoC:inst1|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller_001|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller_002|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller_003|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller_004|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_004                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller_005|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_005                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_005|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller_006|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_006                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_006|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller_007|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_007                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_007|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller_008|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_008                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_008|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller_009|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_009                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_009|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller_010|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_010                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_010|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller_011|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_011                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller_011|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                  ;              ;
;       |altera_reset_controller:rst_controller|                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller                                                                                                                                                                                                                                 ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |toplevel|SoC:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                      ;              ;
;    |sld_hub:auto_hub|                                                                                          ; 457 (1)     ; 261 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (1)      ; 13 (0)            ; 248 (0)          ; |toplevel|sld_hub:auto_hub                                                                                                                                                                                                                                                                 ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                           ; 456 (404)   ; 261 (231)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (173)    ; 13 (13)           ; 248 (221)        ; |toplevel|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                    ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                             ; 32 (32)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 11 (11)          ; |toplevel|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                            ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |toplevel|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                          ;              ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+------+----------+---------------+---------------+-----------------------+-----+------+
; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------+----------+---------------+---------------+-----------------------+-----+------+
; CLK  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLK                 ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                 ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                                                  ; PIN_J1             ; 8148    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|_~0                    ; LCCOMB_X67_Y43_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|valid_wreq~2                                   ; LCCOMB_X66_Y44_N30 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always4~0                                                                                                                                                       ; LCCOMB_X68_Y44_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always5~0                                                                                                                                                       ; LCCOMB_X68_Y44_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always6~0                                                                                                                                                       ; LCCOMB_X67_Y45_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|_~0                    ; LCCOMB_X60_Y49_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|valid_wreq~2           ; LCCOMB_X65_Y48_N6  ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always4~1                                                                                                                                                       ; LCCOMB_X63_Y49_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always5~0                                                                                                                                                       ; LCCOMB_X63_Y49_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always6~0                                                                                                                                                       ; LCCOMB_X66_Y45_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|_~0                    ; LCCOMB_X73_Y48_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|valid_wreq~0                                   ; LCCOMB_X73_Y48_N22 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always4~0                                                                                                                                                       ; LCCOMB_X76_Y47_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always5~0                                                                                                                                                       ; LCCOMB_X76_Y47_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always6~0                                                                                                                                                       ; LCCOMB_X76_Y46_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|_~0                    ; LCCOMB_X75_Y44_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|valid_wreq~0                                   ; LCCOMB_X76_Y44_N10 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always4~2                                                                                                                                                       ; LCCOMB_X80_Y48_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always5~0                                                                                                                                                       ; LCCOMB_X79_Y48_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always6~0                                                                                                                                                       ; LCCOMB_X77_Y48_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|_~0                    ; LCCOMB_X73_Y36_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|valid_wreq~2                                   ; LCCOMB_X73_Y37_N14 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always4~0                                                                                                                                                       ; LCCOMB_X75_Y38_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always5~0                                                                                                                                                       ; LCCOMB_X74_Y37_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always6~0                                                                                                                                                       ; LCCOMB_X74_Y37_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|_~0                    ; LCCOMB_X67_Y29_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|valid_wreq~2           ; LCCOMB_X63_Y29_N30 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always4~0                                                                                                                                                       ; LCCOMB_X66_Y30_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always5~0                                                                                                                                                       ; LCCOMB_X66_Y30_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always6~0                                                                                                                                                       ; LCCOMB_X66_Y30_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|_~0                    ; LCCOMB_X49_Y28_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|valid_wreq~2                                   ; LCCOMB_X46_Y29_N20 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always4~0                                                                                                                                                       ; LCCOMB_X47_Y26_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always5~0                                                                                                                                                       ; LCCOMB_X47_Y26_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|always6~0                                                                                                                                                       ; LCCOMB_X47_Y26_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_019|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                       ; LCCOMB_X74_Y39_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_019|src_data[46]                                                                                                                                                                                             ; LCCOMB_X73_Y40_N24 ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_019|update_grant~1                                                                                                                                                                                           ; LCCOMB_X74_Y39_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                       ; LCCOMB_X68_Y38_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024|src_data[46]                                                                                                                                                                                             ; LCCOMB_X65_Y38_N0  ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024|update_grant~1                                                                                                                                                                                           ; LCCOMB_X68_Y38_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_028|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                       ; LCCOMB_X73_Y26_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_028|src_data[46]                                                                                                                                                                                             ; LCCOMB_X77_Y26_N8  ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_028|update_grant~1                                                                                                                                                                                           ; LCCOMB_X73_Y26_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_038|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                       ; LCCOMB_X40_Y31_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_038|src_data[46]                                                                                                                                                                                             ; LCCOMB_X40_Y31_N20 ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_038|update_grant~1                                                                                                                                                                                           ; LCCOMB_X40_Y31_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_046|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                       ; LCCOMB_X48_Y23_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_046|src_data[46]                                                                                                                                                                                             ; LCCOMB_X50_Y25_N8  ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_046|update_grant~1                                                                                                                                                                                           ; LCCOMB_X48_Y23_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                           ; LCCOMB_X54_Y40_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                 ; LCCOMB_X52_Y39_N0  ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                               ; LCCOMB_X54_Y40_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X67_Y48_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_002|update_grant~0                                                                                                                                                                                       ; LCCOMB_X66_Y48_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X73_Y45_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_003|update_grant~0                                                                                                                                                                                       ; LCCOMB_X70_Y45_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X68_Y47_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_004|update_grant~0                                                                                                                                                                                       ; LCCOMB_X67_Y47_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X66_Y49_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_005|update_grant~0                                                                                                                                                                                       ; LCCOMB_X65_Y48_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X66_Y47_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_006|update_grant~0                                                                                                                                                                                       ; LCCOMB_X62_Y47_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X62_Y48_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_007|update_grant~0                                                                                                                                                                                       ; LCCOMB_X61_Y48_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X70_Y47_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_008|update_grant~0                                                                                                                                                                                       ; LCCOMB_X73_Y46_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X75_Y46_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_009|update_grant~0                                                                                                                                                                                       ; LCCOMB_X74_Y46_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X69_Y50_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_010|update_grant~0                                                                                                                                                                                       ; LCCOMB_X69_Y48_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_020|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X77_Y44_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_020|update_grant~0                                                                                                                                                                                       ; LCCOMB_X76_Y44_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_021|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X75_Y42_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_021|update_grant~0                                                                                                                                                                                       ; LCCOMB_X76_Y42_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_022|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X73_Y44_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_022|update_grant~0                                                                                                                                                                                       ; LCCOMB_X74_Y44_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_025|altera_merlin_arbitrator:arb|top_priority_reg[2]~0                                                                                                                                                   ; LCCOMB_X72_Y34_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_025|update_grant~0                                                                                                                                                                                       ; LCCOMB_X73_Y37_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_026|altera_merlin_arbitrator:arb|top_priority_reg[2]~0                                                                                                                                                   ; LCCOMB_X69_Y35_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_026|update_grant~0                                                                                                                                                                                       ; LCCOMB_X70_Y36_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_027|altera_merlin_arbitrator:arb|top_priority_reg[2]~0                                                                                                                                                   ; LCCOMB_X72_Y36_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_027|update_grant~0                                                                                                                                                                                       ; LCCOMB_X73_Y35_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_033|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X63_Y27_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_033|update_grant~0                                                                                                                                                                                       ; LCCOMB_X63_Y29_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_034|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X67_Y30_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_034|update_grant~0                                                                                                                                                                                       ; LCCOMB_X66_Y30_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_035|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X60_Y28_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_035|update_grant~0                                                                                                                                                                                       ; LCCOMB_X61_Y28_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_042|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X43_Y27_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_042|update_grant~0                                                                                                                                                                                       ; LCCOMB_X46_Y27_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_043|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X45_Y26_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_043|update_grant~0                                                                                                                                                                                       ; LCCOMB_X45_Y27_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_044|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X48_Y26_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_044|update_grant~0                                                                                                                                                                                       ; LCCOMB_X49_Y28_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_ic_fill_starting~1                                                                                                                                                                                                       ; LCCOMB_X49_Y44_N16 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src1_hazard_M                                                                                                                                                                                                            ; LCCOMB_X43_Y44_N28 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src2_hazard_M                                                                                                                                                                                                            ; LCCOMB_X43_Y44_N16 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_iw[4]                                                                                                                                                                                                                    ; FF_X43_Y43_N11     ; 75      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_src2_hazard_M                                                                                                                                                                                                            ; FF_X43_Y44_N5      ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|Equal183~0                                                                                                                                                                                                                 ; LCCOMB_X43_Y43_N10 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|Equal2~0                                                                                                                                                                                                                   ; LCCOMB_X47_Y44_N12 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_ienable_reg_irq5~0                                                                                                                                                                                                       ; LCCOMB_X46_Y43_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_ld_align_sh8                                                                                                                                                                                                             ; LCCOMB_X47_Y44_N16 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_shift_rot_stall                                                                                                                                                                                                          ; FF_X42_Y45_N25     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_status_reg_pie~0                                                                                                                                                                                                         ; LCCOMB_X50_Y43_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_wr_dst_reg                                                                                                                                                                                                               ; FF_X49_Y44_N11     ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_data_module:SoC_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                         ; LCCOMB_X50_Y43_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|jxuir                    ; FF_X77_Y35_N11     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X80_Y37_N22 ; 13      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X77_Y37_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X77_Y37_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X80_Y37_N0  ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X77_Y37_N16 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X77_Y35_N17     ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|sr[33]~31                      ; LCCOMB_X81_Y36_N8  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|sr[37]~21                      ; LCCOMB_X80_Y35_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|sr[5]~13                       ; LCCOMB_X80_Y35_N26 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                         ; LCCOMB_X77_Y35_N4  ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_0_jtag_debug_module_phy|virtual_state_uir~0                         ; LCCOMB_X77_Y35_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_avalon_reg:the_SoC_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                      ; LCCOMB_X54_Y42_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_oci_debug:the_SoC_cpu_0_nios2_oci_debug|resetrequest                                                                                                           ; FF_X79_Y37_N9      ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|MonDReg[0]~10                                                                                                                ; LCCOMB_X80_Y37_N2  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|MonWr                                                                                                                        ; FF_X77_Y37_N21     ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|comb~1                                                                                                                       ; LCCOMB_X53_Y44_N26 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|W_stall                                                                                                                                                                                                                    ; LCCOMB_X50_Y43_N12 ; 421     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|clr_break_line                                                                                                                                                                                                             ; FF_X49_Y42_N19     ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|i_readdatavalid_d1                                                                                                                                                                                                         ; FF_X61_Y46_N5      ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_ap_offset[1]~0                                                                                                                                                                                                     ; LCCOMB_X50_Y39_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                                                     ; LCCOMB_X50_Y42_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_valid_bits_en                                                                                                                                                                                                      ; LCCOMB_X50_Y42_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                ; LCCOMB_X49_Y42_N10 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_tag_wraddress[4]~5                                                                                                                                                                                                      ; LCCOMB_X49_Y42_N26 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_tag_wren                                                                                                                                                                                                                ; LCCOMB_X49_Y42_N20 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_ic_fill_starting~1                                                                                                                                                                                                       ; LCCOMB_X55_Y41_N14 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src1_hazard_M                                                                                                                                                                                                            ; LCCOMB_X57_Y35_N30 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src2_hazard_M                                                                                                                                                                                                            ; LCCOMB_X54_Y35_N16 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_iw[4]                                                                                                                                                                                                                    ; FF_X62_Y39_N17     ; 75      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_src2_hazard_M                                                                                                                                                                                                            ; FF_X56_Y35_N25     ; 45      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|Equal183~0                                                                                                                                                                                                                 ; LCCOMB_X62_Y39_N16 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|Equal2~0                                                                                                                                                                                                                   ; LCCOMB_X62_Y39_N24 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_ienable_reg_irq6~1                                                                                                                                                                                                       ; LCCOMB_X60_Y40_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_ld_align_sh8                                                                                                                                                                                                             ; LCCOMB_X62_Y39_N0  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_shift_rot_stall                                                                                                                                                                                                          ; FF_X58_Y38_N17     ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_status_reg_pie~0                                                                                                                                                                                                         ; LCCOMB_X58_Y40_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_wr_dst_reg                                                                                                                                                                                                               ; FF_X57_Y35_N3      ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_data_module:SoC_cpu_1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                         ; LCCOMB_X67_Y40_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|jxuir                    ; FF_X82_Y36_N29     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X80_Y32_N26 ; 13      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X82_Y36_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X82_Y36_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X82_Y36_N20 ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X82_Y36_N10 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X82_Y36_N27     ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|sr[33]~31                      ; LCCOMB_X81_Y31_N12 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|sr[36]~21                      ; LCCOMB_X81_Y31_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|sr[4]~13                       ; LCCOMB_X82_Y32_N22 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_1_jtag_debug_module_phy|virtual_state_sdr~0                         ; LCCOMB_X82_Y32_N18 ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_1_jtag_debug_module_phy|virtual_state_uir~0                         ; LCCOMB_X82_Y36_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_avalon_reg:the_SoC_cpu_1_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                      ; LCCOMB_X76_Y40_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_oci_debug:the_SoC_cpu_1_nios2_oci_debug|resetrequest                                                                                                           ; FF_X75_Y40_N19     ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|MonDReg[0]~10                                                                                                                ; LCCOMB_X82_Y36_N16 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|MonWr                                                                                                                        ; FF_X80_Y32_N23     ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|comb~2                                                                                                                       ; LCCOMB_X76_Y40_N18 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|W_stall                                                                                                                                                                                                                    ; LCCOMB_X67_Y40_N22 ; 419     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|i_readdatavalid_d1                                                                                                                                                                                                         ; FF_X67_Y46_N13     ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_ap_offset[0]~0                                                                                                                                                                                                     ; LCCOMB_X75_Y45_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_dp_offset_en~0                                                                                                                                                                                                     ; LCCOMB_X61_Y45_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_valid_bits_en                                                                                                                                                                                                      ; LCCOMB_X61_Y45_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                ; LCCOMB_X60_Y41_N10 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_tag_wraddress[0]~5                                                                                                                                                                                                      ; LCCOMB_X60_Y41_N4  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_tag_wren                                                                                                                                                                                                                ; LCCOMB_X60_Y41_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_ic_fill_starting~1                                                                                                                                                                                                       ; LCCOMB_X57_Y51_N12 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src1_hazard_M                                                                                                                                                                                                            ; LCCOMB_X48_Y50_N14 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src2_hazard_M                                                                                                                                                                                                            ; LCCOMB_X47_Y50_N28 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_iw[4]                                                                                                                                                                                                                    ; FF_X48_Y48_N1      ; 75      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_src2_hazard_M                                                                                                                                                                                                            ; FF_X48_Y50_N13     ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|Equal183~0                                                                                                                                                                                                                 ; LCCOMB_X48_Y48_N0  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|Equal2~0                                                                                                                                                                                                                   ; LCCOMB_X56_Y47_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_ienable_reg_irq4~1                                                                                                                                                                                                       ; LCCOMB_X55_Y49_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_ld_align_sh8                                                                                                                                                                                                             ; LCCOMB_X56_Y47_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_shift_rot_stall                                                                                                                                                                                                          ; FF_X50_Y53_N17     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_status_reg_pie~0                                                                                                                                                                                                         ; LCCOMB_X56_Y48_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_wr_dst_reg                                                                                                                                                                                                               ; FF_X48_Y50_N25     ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_data_module:SoC_cpu_2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                         ; LCCOMB_X56_Y48_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|jxuir                    ; FF_X68_Y31_N23     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X62_Y32_N24 ; 13      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X66_Y33_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X66_Y33_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X66_Y33_N10 ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X66_Y33_N24 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X68_Y31_N5      ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|sr[34]~31                      ; LCCOMB_X69_Y32_N28 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|sr[37]~21                      ; LCCOMB_X67_Y32_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|sr[9]~13                       ; LCCOMB_X69_Y32_N18 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_2_jtag_debug_module_phy|virtual_state_sdr~0                         ; LCCOMB_X69_Y32_N16 ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_2_jtag_debug_module_phy|virtual_state_uir~0                         ; LCCOMB_X68_Y31_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_avalon_reg:the_SoC_cpu_2_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                      ; LCCOMB_X66_Y36_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_oci_debug:the_SoC_cpu_2_nios2_oci_debug|resetrequest                                                                                                           ; FF_X62_Y33_N17     ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|MonDReg[0]~10                                                                                                                ; LCCOMB_X66_Y33_N6  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|MonWr                                                                                                                        ; FF_X63_Y33_N25     ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|comb~1                                                                                                                       ; LCCOMB_X66_Y36_N2  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|W_stall                                                                                                                                                                                                                    ; LCCOMB_X56_Y48_N30 ; 420     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|clr_break_line                                                                                                                                                                                                             ; FF_X57_Y52_N19     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|i_readdatavalid_d1                                                                                                                                                                                                         ; FF_X72_Y41_N23     ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_ap_offset[0]~2                                                                                                                                                                                                     ; LCCOMB_X57_Y51_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_dp_offset_en~0                                                                                                                                                                                                     ; LCCOMB_X58_Y51_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_valid_bits_en                                                                                                                                                                                                      ; LCCOMB_X58_Y51_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                ; LCCOMB_X57_Y52_N20 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_tag_wraddress[5]~5                                                                                                                                                                                                      ; LCCOMB_X54_Y53_N12 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_tag_wren                                                                                                                                                                                                                ; LCCOMB_X59_Y50_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_ic_fill_starting~1                                                                                                                                                                                                       ; LCCOMB_X67_Y26_N18 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src1_hazard_M                                                                                                                                                                                                            ; LCCOMB_X63_Y19_N8  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src2_hazard_M                                                                                                                                                                                                            ; LCCOMB_X62_Y19_N6  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_iw[4]                                                                                                                                                                                                                    ; FF_X70_Y20_N9      ; 75      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_src2_hazard_M                                                                                                                                                                                                            ; FF_X62_Y19_N29     ; 44      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|Equal183~0                                                                                                                                                                                                                 ; LCCOMB_X70_Y20_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|Equal2~0                                                                                                                                                                                                                   ; LCCOMB_X70_Y25_N24 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_ienable_reg_irq4~1                                                                                                                                                                                                       ; LCCOMB_X72_Y22_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_ld_align_sh8                                                                                                                                                                                                             ; LCCOMB_X70_Y21_N14 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_shift_rot_stall                                                                                                                                                                                                          ; FF_X69_Y20_N25     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_status_reg_pie~0                                                                                                                                                                                                         ; LCCOMB_X70_Y18_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_wr_dst_reg                                                                                                                                                                                                               ; FF_X63_Y19_N27     ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_data_module:SoC_cpu_3_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                         ; LCCOMB_X72_Y22_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|jxuir                    ; FF_X81_Y26_N17     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X81_Y22_N14 ; 13      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X82_Y22_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X82_Y22_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X82_Y22_N18 ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X82_Y22_N8  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X81_Y26_N23     ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|sr[13]~13                      ; LCCOMB_X83_Y25_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|sr[33]~31                      ; LCCOMB_X83_Y25_N16 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|sr[37]~21                      ; LCCOMB_X83_Y25_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_3_jtag_debug_module_phy|virtual_state_sdr~0                         ; LCCOMB_X83_Y25_N4  ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_3_jtag_debug_module_phy|virtual_state_uir~0                         ; LCCOMB_X81_Y26_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_avalon_reg:the_SoC_cpu_3_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                      ; LCCOMB_X77_Y25_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_oci_debug:the_SoC_cpu_3_nios2_oci_debug|resetrequest                                                                                                           ; FF_X80_Y22_N9      ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|MonDReg[0]~10                                                                                                                ; LCCOMB_X81_Y22_N18 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|MonWr                                                                                                                        ; FF_X80_Y25_N11     ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|comb~1                                                                                                                       ; LCCOMB_X77_Y25_N8  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|W_stall~2                                                                                                                                                                                                                  ; LCCOMB_X72_Y22_N14 ; 424     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|clr_break_line                                                                                                                                                                                                             ; FF_X75_Y26_N5      ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|i_readdatavalid_d1                                                                                                                                                                                                         ; FF_X68_Y29_N25     ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_ap_offset[0]~2                                                                                                                                                                                                     ; LCCOMB_X67_Y26_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_dp_offset_en~0                                                                                                                                                                                                     ; LCCOMB_X66_Y26_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_valid_bits_en                                                                                                                                                                                                      ; LCCOMB_X66_Y26_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                ; LCCOMB_X67_Y18_N30 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_tag_wraddress[2]~5                                                                                                                                                                                                      ; LCCOMB_X67_Y18_N8  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_tag_wren                                                                                                                                                                                                                ; LCCOMB_X67_Y18_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_ic_fill_starting~1                                                                                                                                                                                                       ; LCCOMB_X36_Y31_N10 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src1_hazard_M                                                                                                                                                                                                            ; LCCOMB_X32_Y35_N0  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src2_hazard_M                                                                                                                                                                                                            ; LCCOMB_X32_Y37_N10 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_iw[4]                                                                                                                                                                                                                    ; FF_X36_Y34_N3      ; 75      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_src2_hazard_M                                                                                                                                                                                                            ; FF_X32_Y35_N15     ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|Equal183~0                                                                                                                                                                                                                 ; LCCOMB_X36_Y34_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|Equal2~0                                                                                                                                                                                                                   ; LCCOMB_X38_Y32_N10 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_ienable_reg_irq4~1                                                                                                                                                                                                       ; LCCOMB_X33_Y32_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_ld_align_sh8                                                                                                                                                                                                             ; LCCOMB_X38_Y32_N6  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_shift_rot_stall                                                                                                                                                                                                          ; FF_X35_Y40_N19     ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_status_reg_pie~0                                                                                                                                                                                                         ; LCCOMB_X33_Y32_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_wr_dst_reg                                                                                                                                                                                                               ; FF_X32_Y35_N3      ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_data_module:SoC_cpu_4_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                         ; LCCOMB_X33_Y32_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|jxuir                    ; FF_X55_Y30_N29     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X50_Y31_N10 ; 13      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X56_Y31_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X56_Y31_N12 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X55_Y31_N24 ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X56_Y31_N24 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X55_Y30_N11     ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|sr[1]~13                       ; LCCOMB_X59_Y30_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|sr[33]~31                      ; LCCOMB_X60_Y30_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|sr[36]~21                      ; LCCOMB_X60_Y30_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_4_jtag_debug_module_phy|virtual_state_sdr~0                         ; LCCOMB_X59_Y30_N16 ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_4_jtag_debug_module_phy|virtual_state_uir~0                         ; LCCOMB_X55_Y30_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_avalon_reg:the_SoC_cpu_4_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                      ; LCCOMB_X49_Y32_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_oci_debug:the_SoC_cpu_4_nios2_oci_debug|resetrequest                                                                                                           ; FF_X50_Y30_N13     ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|MonDReg[0]~10                                                                                                                ; LCCOMB_X55_Y31_N2  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|MonWr                                                                                                                        ; FF_X52_Y32_N5      ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|comb~1                                                                                                                       ; LCCOMB_X49_Y32_N8  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|W_stall~1                                                                                                                                                                                                                  ; LCCOMB_X33_Y32_N10 ; 417     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|clr_break_line                                                                                                                                                                                                             ; FF_X46_Y30_N21     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|i_readdatavalid_d1                                                                                                                                                                                                         ; FF_X47_Y29_N17     ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_ap_offset[0]~0                                                                                                                                                                                                     ; LCCOMB_X39_Y29_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_dp_offset_en~0                                                                                                                                                                                                     ; LCCOMB_X38_Y33_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_valid_bits_en                                                                                                                                                                                                      ; LCCOMB_X38_Y33_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                ; LCCOMB_X36_Y31_N16 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_tag_wraddress[5]~5                                                                                                                                                                                                      ; LCCOMB_X36_Y31_N24 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_tag_wren                                                                                                                                                                                                                ; LCCOMB_X36_Y31_N20 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_ic_fill_starting~1                                                                                                                                                                                                       ; LCCOMB_X39_Y22_N22 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src1_hazard_M                                                                                                                                                                                                            ; LCCOMB_X35_Y22_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src2_hazard_M                                                                                                                                                                                                            ; LCCOMB_X35_Y22_N14 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_iw[4]                                                                                                                                                                                                                    ; FF_X40_Y22_N23     ; 75      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_src2_hazard_M                                                                                                                                                                                                            ; FF_X35_Y22_N21     ; 45      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|Equal183~0                                                                                                                                                                                                                 ; LCCOMB_X40_Y22_N22 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|Equal2~0                                                                                                                                                                                                                   ; LCCOMB_X47_Y21_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_ienable_reg_irq3~1                                                                                                                                                                                                       ; LCCOMB_X45_Y21_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_ld_align_sh8                                                                                                                                                                                                             ; LCCOMB_X40_Y22_N12 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_shift_rot_stall                                                                                                                                                                                                          ; FF_X35_Y20_N17     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_status_reg_pie~2                                                                                                                                                                                                         ; LCCOMB_X39_Y22_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_wr_dst_reg                                                                                                                                                                                                               ; FF_X39_Y22_N25     ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_data_module:SoC_cpu_5_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                         ; LCCOMB_X46_Y21_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|jxuir                    ; FF_X58_Y29_N11     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X55_Y27_N24 ; 13      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X55_Y29_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X55_Y29_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X55_Y29_N12 ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X55_Y29_N2  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X58_Y29_N25     ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|sr[12]~13                      ; LCCOMB_X59_Y31_N12 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|sr[33]~31                      ; LCCOMB_X58_Y31_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|sr[37]~21                      ; LCCOMB_X59_Y31_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_5_jtag_debug_module_phy|virtual_state_sdr~0                         ; LCCOMB_X59_Y31_N24 ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_5_jtag_debug_module_phy|virtual_state_uir~0                         ; LCCOMB_X58_Y29_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_avalon_reg:the_SoC_cpu_5_nios2_avalon_reg|take_action_oci_intr_mask_reg~2                                                                                      ; LCCOMB_X49_Y25_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_oci_debug:the_SoC_cpu_5_nios2_oci_debug|resetrequest                                                                                                           ; FF_X47_Y23_N9      ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|MonDReg[0]~10                                                                                                                ; LCCOMB_X55_Y29_N16 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|MonWr                                                                                                                        ; FF_X52_Y29_N5      ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|comb~2                                                                                                                       ; LCCOMB_X49_Y26_N16 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|W_stall~2                                                                                                                                                                                                                  ; LCCOMB_X45_Y21_N14 ; 423     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|clr_break_line                                                                                                                                                                                                             ; FF_X39_Y21_N17     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|i_readdatavalid_d1                                                                                                                                                                                                         ; FF_X47_Y25_N7      ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_ap_offset[2]~0                                                                                                                                                                                                     ; LCCOMB_X43_Y25_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_dp_offset_en~0                                                                                                                                                                                                     ; LCCOMB_X38_Y25_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_valid_bits_en                                                                                                                                                                                                      ; LCCOMB_X38_Y25_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                ; LCCOMB_X39_Y21_N24 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_tag_wraddress[4]~5                                                                                                                                                                                                      ; LCCOMB_X40_Y22_N14 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_tag_wren                                                                                                                                                                                                                ; LCCOMB_X39_Y21_N20 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_data_mem_0:data_mem_0|wren~0                                                                                                                                                                                                           ; LCCOMB_X52_Y44_N4  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_data_mem_1:data_mem_1|wren~0                                                                                                                                                                                                           ; LCCOMB_X68_Y49_N4  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_data_mem_2:data_mem_2|wren~0                                                                                                                                                                                                           ; LCCOMB_X59_Y47_N10 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_data_mem_3:data_mem_3|wren~0                                                                                                                                                                                                           ; LCCOMB_X73_Y27_N30 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_data_mem_4:data_mem_4|wren~0                                                                                                                                                                                                           ; LCCOMB_X43_Y28_N28 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_data_mem_5:data_mem_5|wren~0                                                                                                                                                                                                           ; LCCOMB_X53_Y25_N0  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|always0~0                                                                                                                                                                                        ; LCCOMB_X33_Y40_N14 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|always0~1                                                                                                                                                                                        ; LCCOMB_X33_Y40_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|control_wr_strobe                                                                                                                                                                                ; LCCOMB_X33_Y41_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|period_h_wr_strobe                                                                                                                                                                               ; LCCOMB_X33_Y41_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|period_l_wr_strobe                                                                                                                                                                               ; LCCOMB_X33_Y41_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|snap_strobe~0                                                                                                                                                                                    ; LCCOMB_X30_Y40_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_1|always0~0                                                                                                                                                                                        ; LCCOMB_X70_Y49_N20 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_1|always0~1                                                                                                                                                                                        ; LCCOMB_X70_Y49_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_1|control_wr_strobe                                                                                                                                                                                ; LCCOMB_X70_Y49_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_1|period_h_wr_strobe                                                                                                                                                                               ; LCCOMB_X70_Y49_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_1|period_l_wr_strobe                                                                                                                                                                               ; LCCOMB_X70_Y49_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_1|snap_strobe~0                                                                                                                                                                                    ; LCCOMB_X70_Y49_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|always0~0                                                                                                                                                                                        ; LCCOMB_X43_Y47_N24 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|always0~1                                                                                                                                                                                        ; LCCOMB_X43_Y47_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|control_wr_strobe                                                                                                                                                                                ; LCCOMB_X43_Y47_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|period_h_wr_strobe                                                                                                                                                                               ; LCCOMB_X39_Y47_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|period_l_wr_strobe                                                                                                                                                                               ; LCCOMB_X39_Y47_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|snap_strobe~0                                                                                                                                                                                    ; LCCOMB_X43_Y47_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|always0~0                                                                                                                                                                                        ; LCCOMB_X74_Y22_N24 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|always0~1                                                                                                                                                                                        ; LCCOMB_X74_Y22_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|control_wr_strobe                                                                                                                                                                                ; LCCOMB_X74_Y22_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|period_h_wr_strobe                                                                                                                                                                               ; LCCOMB_X74_Y23_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|period_l_wr_strobe                                                                                                                                                                               ; LCCOMB_X74_Y23_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|snap_strobe~0                                                                                                                                                                                    ; LCCOMB_X74_Y22_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|always0~0                                                                                                                                                                                        ; LCCOMB_X41_Y33_N8  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|always0~1                                                                                                                                                                                        ; LCCOMB_X41_Y33_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|control_wr_strobe                                                                                                                                                                                ; LCCOMB_X41_Y33_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|period_h_wr_strobe                                                                                                                                                                               ; LCCOMB_X42_Y30_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|period_l_wr_strobe                                                                                                                                                                               ; LCCOMB_X42_Y30_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|snap_strobe~0                                                                                                                                                                                    ; LCCOMB_X41_Y33_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_5|always0~0                                                                                                                                                                                        ; LCCOMB_X54_Y19_N26 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_5|always0~1                                                                                                                                                                                        ; LCCOMB_X54_Y19_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_5|control_wr_strobe                                                                                                                                                                                ; LCCOMB_X53_Y19_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_5|period_h_wr_strobe                                                                                                                                                                               ; LCCOMB_X53_Y19_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_5|period_l_wr_strobe                                                                                                                                                                               ; LCCOMB_X53_Y19_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_5|snap_strobe~0                                                                                                                                                                                    ; LCCOMB_X52_Y19_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                 ; LCCOMB_X74_Y51_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                 ; LCCOMB_X75_Y49_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                    ; LCCOMB_X80_Y51_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                              ; LCCOMB_X83_Y51_N26 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                            ; LCCOMB_X83_Y51_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                    ; LCCOMB_X83_Y51_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                      ; LCCOMB_X74_Y51_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                        ; FF_X74_Y48_N17     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                       ; LCCOMB_X74_Y48_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                        ; LCCOMB_X80_Y51_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                         ; FF_X52_Y44_N9      ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                       ; LCCOMB_X74_Y51_N24 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                 ; LCCOMB_X67_Y50_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                 ; LCCOMB_X69_Y51_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                    ; LCCOMB_X70_Y52_N12 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                              ; LCCOMB_X76_Y52_N10 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                            ; LCCOMB_X76_Y52_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                    ; LCCOMB_X76_Y52_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|fifo_rd~1                                                                                                                                                                                                      ; LCCOMB_X67_Y50_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|fifo_wr                                                                                                                                                                                                        ; FF_X69_Y51_N31     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|ien_AE~0                                                                                                                                                                                                       ; LCCOMB_X68_Y50_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|r_val~0                                                                                                                                                                                                        ; LCCOMB_X70_Y52_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|read_0                                                                                                                                                                                                         ; FF_X68_Y50_N25     ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|wr_rfifo                                                                                                                                                                                                       ; LCCOMB_X67_Y50_N18 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                 ; LCCOMB_X80_Y43_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                 ; LCCOMB_X80_Y44_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                    ; LCCOMB_X87_Y47_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                              ; LCCOMB_X85_Y48_N18 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                            ; LCCOMB_X85_Y48_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                    ; LCCOMB_X85_Y48_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|fifo_rd~1                                                                                                                                                                                                      ; LCCOMB_X80_Y43_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|fifo_wr                                                                                                                                                                                                        ; FF_X72_Y43_N27     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|ien_AE~0                                                                                                                                                                                                       ; LCCOMB_X72_Y43_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|r_val~0                                                                                                                                                                                                        ; LCCOMB_X87_Y47_N16 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|read_0                                                                                                                                                                                                         ; FF_X72_Y43_N13     ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|wr_rfifo                                                                                                                                                                                                       ; LCCOMB_X80_Y43_N28 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                 ; LCCOMB_X75_Y28_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                 ; LCCOMB_X74_Y28_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                    ; LCCOMB_X74_Y29_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                              ; LCCOMB_X74_Y30_N26 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                            ; LCCOMB_X75_Y30_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                    ; LCCOMB_X75_Y30_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|fifo_rd~1                                                                                                                                                                                                      ; LCCOMB_X75_Y28_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|fifo_wr                                                                                                                                                                                                        ; FF_X74_Y28_N19     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|ien_AE~0                                                                                                                                                                                                       ; LCCOMB_X73_Y27_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|r_val~0                                                                                                                                                                                                        ; LCCOMB_X74_Y29_N12 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|read_0                                                                                                                                                                                                         ; FF_X75_Y28_N3      ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|wr_rfifo                                                                                                                                                                                                       ; LCCOMB_X76_Y28_N20 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                 ; LCCOMB_X39_Y26_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                 ; LCCOMB_X42_Y27_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                    ; LCCOMB_X43_Y26_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                              ; LCCOMB_X55_Y26_N10 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                            ; LCCOMB_X55_Y26_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                    ; LCCOMB_X55_Y26_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|fifo_rd~1                                                                                                                                                                                                      ; LCCOMB_X39_Y26_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|fifo_wr                                                                                                                                                                                                        ; FF_X42_Y27_N11     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|ien_AE~0                                                                                                                                                                                                       ; LCCOMB_X39_Y30_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|r_val~0                                                                                                                                                                                                        ; LCCOMB_X43_Y26_N14 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|read_0                                                                                                                                                                                                         ; FF_X39_Y30_N21     ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|wr_rfifo                                                                                                                                                                                                       ; LCCOMB_X39_Y26_N0  ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                 ; LCCOMB_X59_Y25_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                 ; LCCOMB_X58_Y25_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                    ; LCCOMB_X60_Y25_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                              ; LCCOMB_X61_Y25_N6  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                            ; LCCOMB_X61_Y25_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                    ; LCCOMB_X61_Y25_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|fifo_rd~1                                                                                                                                                                                                      ; LCCOMB_X59_Y25_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|fifo_wr                                                                                                                                                                                                        ; FF_X56_Y25_N17     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|ien_AF~0                                                                                                                                                                                                       ; LCCOMB_X54_Y25_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|r_val~0                                                                                                                                                                                                        ; LCCOMB_X60_Y25_N20 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|read_0                                                                                                                                                                                                         ; FF_X54_Y25_N27     ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|wr_rfifo                                                                                                                                                                                                       ; LCCOMB_X59_Y25_N28 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_0|always0~0                                                                                                                                                                                                              ; LCCOMB_X32_Y41_N30 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_0|always0~1                                                                                                                                                                                                              ; LCCOMB_X32_Y41_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                      ; LCCOMB_X32_Y41_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X52_Y41_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X32_Y41_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                          ; LCCOMB_X31_Y41_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_1|always0~0                                                                                                                                                                                                              ; LCCOMB_X79_Y46_N14 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_1|always0~1                                                                                                                                                                                                              ; LCCOMB_X79_Y46_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_1|control_wr_strobe                                                                                                                                                                                                      ; LCCOMB_X79_Y49_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_1|period_h_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X79_Y49_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_1|period_l_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X79_Y49_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_1|snap_strobe~0                                                                                                                                                                                                          ; LCCOMB_X79_Y49_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_2|always0~0                                                                                                                                                                                                              ; LCCOMB_X43_Y49_N20 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_2|always0~1                                                                                                                                                                                                              ; LCCOMB_X43_Y49_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_2|control_wr_strobe                                                                                                                                                                                                      ; LCCOMB_X47_Y47_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_2|period_h_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X47_Y47_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_2|period_l_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X47_Y47_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_2|snap_strobe~0                                                                                                                                                                                                          ; LCCOMB_X39_Y48_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_3|always0~0                                                                                                                                                                                                              ; LCCOMB_X74_Y21_N30 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_3|always0~1                                                                                                                                                                                                              ; LCCOMB_X74_Y21_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_3|control_wr_strobe                                                                                                                                                                                                      ; LCCOMB_X75_Y25_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_3|period_h_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X75_Y25_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_3|period_l_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X75_Y25_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_3|snap_strobe~0                                                                                                                                                                                                          ; LCCOMB_X74_Y21_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_4|always0~0                                                                                                                                                                                                              ; LCCOMB_X42_Y33_N30 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_4|always0~1                                                                                                                                                                                                              ; LCCOMB_X42_Y33_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_4|control_wr_strobe                                                                                                                                                                                                      ; LCCOMB_X41_Y30_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_4|period_h_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X41_Y30_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_4|period_l_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X41_Y30_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_4|snap_strobe~0                                                                                                                                                                                                          ; LCCOMB_X41_Y36_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_5|always0~0                                                                                                                                                                                                              ; LCCOMB_X55_Y22_N12 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_5|always0~1                                                                                                                                                                                                              ; LCCOMB_X54_Y19_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_5|control_wr_strobe                                                                                                                                                                                                      ; LCCOMB_X53_Y21_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_5|period_h_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X53_Y21_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_5|period_l_wr_strobe                                                                                                                                                                                                     ; LCCOMB_X53_Y21_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|SoC_timer_0:timer_5|snap_strobe~0                                                                                                                                                                                                          ; LCCOMB_X55_Y22_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:atob_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                           ; LCCOMB_X70_Y48_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:atob_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                               ; LCCOMB_X66_Y46_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:atob_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                              ; LCCOMB_X67_Y46_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:atob_1_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                           ; LCCOMB_X62_Y47_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:atob_1_in_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                               ; LCCOMB_X65_Y46_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:atob_1_out_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                              ; LCCOMB_X60_Y48_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:atob_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                           ; LCCOMB_X70_Y46_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:atob_2_in_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                               ; LCCOMB_X73_Y46_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:atob_2_out_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                              ; LCCOMB_X70_Y46_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:btoc_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                           ; LCCOMB_X77_Y45_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:btoc_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                               ; LCCOMB_X76_Y44_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:btoc_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                              ; LCCOMB_X75_Y44_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                             ; LCCOMB_X53_Y44_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_1_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                             ; LCCOMB_X73_Y42_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                             ; LCCOMB_X69_Y39_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_3_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                             ; LCCOMB_X69_Y26_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_4_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                             ; LCCOMB_X46_Y31_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                             ; LCCOMB_X48_Y23_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:ctod_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                           ; LCCOMB_X74_Y37_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:ctod_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                               ; LCCOMB_X72_Y37_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:ctod_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                              ; LCCOMB_X70_Y36_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:dtoe_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                           ; LCCOMB_X49_Y29_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:dtoe_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                               ; LCCOMB_X63_Y29_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:dtoe_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                              ; LCCOMB_X58_Y28_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:dtoe_1_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                           ; LCCOMB_X46_Y25_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:dtoe_1_in_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                               ; LCCOMB_X46_Y29_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_avalon_sc_fifo:dtoe_1_out_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                              ; LCCOMB_X49_Y28_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:atob_0_in_csr_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                ; LCCOMB_X70_Y48_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:atob_1_in_csr_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                ; LCCOMB_X62_Y50_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:atob_2_in_csr_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                ; LCCOMB_X76_Y46_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:btoc_0_in_csr_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                ; LCCOMB_X77_Y45_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:ctod_0_in_csr_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                ; LCCOMB_X74_Y37_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:dtoe_0_in_csr_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                ; LCCOMB_X49_Y29_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_agent:dtoe_1_in_csr_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                ; LCCOMB_X46_Y25_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:atob_0_out_translator|read_latency_shift_reg~1                                                                                                                                                              ; LCCOMB_X67_Y43_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:atob_1_out_translator|read_latency_shift_reg~1                                                                                                                                                              ; LCCOMB_X60_Y48_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:atob_2_out_translator|read_latency_shift_reg~1                                                                                                                                                              ; LCCOMB_X73_Y47_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:btoc_0_out_translator|read_latency_shift_reg~1                                                                                                                                                              ; LCCOMB_X75_Y44_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:ctod_0_out_translator|read_latency_shift_reg~1                                                                                                                                                              ; LCCOMB_X73_Y36_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:dtoe_0_out_translator|read_latency_shift_reg~1                                                                                                                                                              ; LCCOMB_X68_Y28_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_slave_translator:dtoe_1_out_translator|read_latency_shift_reg~1                                                                                                                                                              ; LCCOMB_X49_Y28_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_001|save_dest_id~0                                                                                                                                                                                   ; LCCOMB_X72_Y42_N8  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_002|save_dest_id~0                                                                                                                                                                                   ; LCCOMB_X65_Y27_N14 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_003|save_dest_id~1                                                                                                                                                                                   ; LCCOMB_X45_Y25_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_004|save_dest_id~0                                                                                                                                                                                   ; LCCOMB_X42_Y28_N26 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_005|save_dest_id~0                                                                                                                                                                                   ; LCCOMB_X76_Y43_N28 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter|internal_valid~1                                                                                                                                                                                     ; LCCOMB_X58_Y47_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                              ; FF_X92_Y37_N9      ; 382     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                              ; FF_X79_Y32_N17     ; 692     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                              ; FF_X66_Y33_N17     ; 1061    ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                              ; FF_X81_Y22_N21     ; 1059    ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_005|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                              ; FF_X50_Y30_N1      ; 1061    ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_006|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                              ; FF_X55_Y29_N27     ; 1053    ; Async. clear               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_007|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                              ; FF_X55_Y72_N1      ; 356     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_007|merged_reset~0                                                                                                                                                                                  ; LCCOMB_X79_Y37_N22 ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_008|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                              ; FF_X114_Y37_N17    ; 113     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_008|merged_reset~0                                                                                                                                                                                  ; LCCOMB_X62_Y33_N4  ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_009|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                              ; FF_X57_Y1_N9       ; 125     ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_009|merged_reset~0                                                                                                                                                                                  ; LCCOMB_X62_Y33_N24 ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_010|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                              ; FF_X56_Y72_N1      ; 125     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_010|merged_reset~0                                                                                                                                                                                  ; LCCOMB_X50_Y30_N10 ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_011|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                              ; FF_X113_Y37_N1     ; 119     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_011|merged_reset~0                                                                                                                                                                                  ; LCCOMB_X50_Y30_N22 ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                  ; FF_X80_Y37_N13     ; 1065    ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                         ; JTAG_X1_Y37_N0     ; 777     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                         ; JTAG_X1_Y37_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                ; FF_X76_Y33_N1      ; 427     ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                     ; LCCOMB_X74_Y33_N28 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                       ; LCCOMB_X74_Y33_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_tdo_mux_proc~0                                                                                                                                                                     ; LCCOMB_X79_Y33_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                        ; LCCOMB_X79_Y33_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                       ; LCCOMB_X79_Y33_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[10][0]~75                                                                                                                                                                      ; LCCOMB_X81_Y30_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[11][0]~83                                                                                                                                                                      ; LCCOMB_X81_Y30_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[12][0]~91                                                                                                                                                                      ; LCCOMB_X81_Y30_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                        ; LCCOMB_X81_Y30_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                       ; LCCOMB_X81_Y30_N24 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~19                                                                                                                                                                       ; LCCOMB_X81_Y30_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][0]~27                                                                                                                                                                       ; LCCOMB_X81_Y30_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[5][0]~35                                                                                                                                                                       ; LCCOMB_X81_Y30_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[6][0]~43                                                                                                                                                                       ; LCCOMB_X81_Y30_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[7][0]~51                                                                                                                                                                       ; LCCOMB_X81_Y30_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[8][0]~59                                                                                                                                                                       ; LCCOMB_X81_Y30_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[9][0]~67                                                                                                                                                                       ; LCCOMB_X81_Y30_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~30                                                                                                                                                                         ; LCCOMB_X83_Y30_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]~31                                                                                                                                                                         ; LCCOMB_X83_Y31_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~12                                                                                                                                                                   ; LCCOMB_X74_Y33_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                   ; LCCOMB_X73_Y33_N30 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                             ; LCCOMB_X77_Y30_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[10][0]~75                                                                                                                                                               ; LCCOMB_X80_Y30_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[11][0]~83                                                                                                                                                               ; LCCOMB_X80_Y30_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[12][0]~91                                                                                                                                                               ; LCCOMB_X80_Y30_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~3                                                                                                                                                                 ; LCCOMB_X80_Y30_N24 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~11                                                                                                                                                                ; LCCOMB_X80_Y30_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~19                                                                                                                                                                ; LCCOMB_X80_Y30_N12 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[4][0]~27                                                                                                                                                                ; LCCOMB_X80_Y30_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[5][0]~35                                                                                                                                                                ; LCCOMB_X80_Y30_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[6][0]~43                                                                                                                                                                ; LCCOMB_X80_Y30_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[7][0]~51                                                                                                                                                                ; LCCOMB_X80_Y30_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[8][0]~59                                                                                                                                                                ; LCCOMB_X80_Y30_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[9][0]~67                                                                                                                                                                ; LCCOMB_X80_Y30_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~24                                                                                                                                                  ; LCCOMB_X83_Y23_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]~20                                                                                                                                             ; LCCOMB_X83_Y23_N0  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]~27                                                                                                                                             ; LCCOMB_X83_Y23_N30 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                     ; FF_X73_Y31_N21     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                    ; FF_X76_Y31_N15     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                     ; FF_X76_Y31_N11     ; 193     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                     ; FF_X76_Y31_N1      ; 25      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                              ; LCCOMB_X76_Y31_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                    ; FF_X75_Y31_N25     ; 80      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                     ; PIN_J1             ; 8148    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X92_Y37_N9      ; 382     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X79_Y32_N17     ; 692     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X66_Y33_N17     ; 1061    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X81_Y22_N21     ; 1059    ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_005|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X50_Y30_N1      ; 1061    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_006|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X55_Y29_N27     ; 1053    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_007|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X55_Y72_N1      ; 356     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_007|merged_reset~0                                                                     ; LCCOMB_X79_Y37_N22 ; 3       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_008|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X114_Y37_N17    ; 113     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_008|merged_reset~0                                                                     ; LCCOMB_X62_Y33_N4  ; 3       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_009|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X57_Y1_N9       ; 125     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_009|merged_reset~0                                                                     ; LCCOMB_X62_Y33_N24 ; 3       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_010|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X56_Y72_N1      ; 125     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_010|merged_reset~0                                                                     ; LCCOMB_X50_Y30_N10 ; 3       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_011|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X113_Y37_N1     ; 119     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller_011|merged_reset~0                                                                     ; LCCOMB_X50_Y30_N22 ; 3       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; SoC:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; FF_X80_Y37_N13     ; 1065    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                            ; JTAG_X1_Y37_N0     ; 777     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                   ; FF_X76_Y33_N1      ; 427     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; SoC:inst1|SoC_cpu_3:cpu_3|W_stall~2                                                                                                                                                                                                                  ; 424     ;
; SoC:inst1|SoC_cpu_5:cpu_5|W_stall~2                                                                                                                                                                                                                  ; 423     ;
; SoC:inst1|SoC_cpu_0:cpu_0|W_stall                                                                                                                                                                                                                    ; 421     ;
; SoC:inst1|SoC_cpu_2:cpu_2|W_stall                                                                                                                                                                                                                    ; 420     ;
; SoC:inst1|SoC_cpu_1:cpu_1|W_stall                                                                                                                                                                                                                    ; 419     ;
; SoC:inst1|SoC_cpu_4:cpu_4|W_stall~1                                                                                                                                                                                                                  ; 417     ;
; ~GND                                                                                                                                                                                                                                                 ; 270     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                     ; 193     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                     ; 147     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                        ; 104     ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_ctrl_shift_rot                                                                                                                                                                                                           ; 98      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_ctrl_shift_rot                                                                                                                                                                                                           ; 96      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_ctrl_shift_rot                                                                                                                                                                                                           ; 95      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_ctrl_shift_rot                                                                                                                                                                                                           ; 95      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_ctrl_shift_rot                                                                                                                                                                                                           ; 94      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_ctrl_shift_rot                                                                                                                                                                                                           ; 94      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                    ; 80      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                         ; 79      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_src2_choose_imm                                                                                                                                                                                                     ; 76      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_iw[4]                                                                                                                                                                                                                    ; 75      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_iw[4]                                                                                                                                                                                                                    ; 75      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_src2_choose_imm                                                                                                                                                                                                     ; 75      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_iw[4]                                                                                                                                                                                                                    ; 75      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_iw[4]                                                                                                                                                                                                                    ; 75      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_iw[4]                                                                                                                                                                                                                    ; 75      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_iw[4]                                                                                                                                                                                                                    ; 75      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_src2_choose_imm                                                                                                                                                                                                     ; 73      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_src2_choose_imm                                                                                                                                                                                                     ; 73      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_src2_choose_imm                                                                                                                                                                                                     ; 72      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_src2_choose_imm                                                                                                                                                                                                     ; 68      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_alu_result[2]                                                                                                                                                                                                            ; 56      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_046|saved_grant[1]                                                                                                                                                                                           ; 54      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024|saved_grant[1]                                                                                                                                                                                           ; 54      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_038|saved_grant[0]                                                                                                                                                                                           ; 53      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_028|saved_grant[0]                                                                                                                                                                                           ; 53      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_019|saved_grant[0]                                                                                                                                                                                           ; 53      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                               ; 53      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_alu_result[4]                                                                                                                                                                                                            ; 52      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_alu_result[3]                                                                                                                                                                                                            ; 49      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_alu_result[3]                                                                                                                                                                                                            ; 48      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[3]                                                                                                                                                                                                            ; 48      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[3]                                                                                                                                                                                                            ; 48      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[4]                                                                                                                                                                                                            ; 48      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_alu_result[2]                                                                                                                                                                                                            ; 47      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[2]                                                                                                                                                                                                            ; 47      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_alu_result[2]                                                                                                                                                                                                            ; 46      ;
; SoC:inst1|SoC_cpu_2:cpu_2|av_ld_or_div_done                                                                                                                                                                                                          ; 46      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_src2_hazard_M                                                                                                                                                                                                            ; 45      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_src2_hazard_M                                                                                                                                                                                                            ; 45      ;
; SoC:inst1|SoC_cpu_5:cpu_5|av_ld_or_div_done                                                                                                                                                                                                          ; 45      ;
; SoC:inst1|SoC_cpu_4:cpu_4|av_ld_or_div_done                                                                                                                                                                                                          ; 45      ;
; SoC:inst1|SoC_cpu_3:cpu_3|av_ld_or_div_done                                                                                                                                                                                                          ; 45      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_alu_result[2]                                                                                                                                                                                                            ; 45      ;
; SoC:inst1|SoC_cpu_1:cpu_1|av_ld_or_div_done                                                                                                                                                                                                          ; 45      ;
; SoC:inst1|SoC_cpu_0:cpu_0|av_ld_or_div_done                                                                                                                                                                                                          ; 45      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[2]                                                                                                                                                                                                            ; 45      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_src2_hazard_M                                                                                                                                                                                                            ; 44      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_alu_result[3]                                                                                                                                                                                                            ; 44      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_alu_result[4]                                                                                                                                                                                                            ; 44      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_alu_result[4]                                                                                                                                                                                                            ; 44      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[4]                                                                                                                                                                                                            ; 44      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_alu_result[3]                                                                                                                                                                                                            ; 44      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_alu_result[4]                                                                                                                                                                                                            ; 44      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_src2_hazard_M                                                                                                                                                                                                            ; 42      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_src2_hazard_M                                                                                                                                                                                                            ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[11][1]                                                                                                                                                                         ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[9][1]                                                                                                                                                                          ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[7][1]                                                                                                                                                                          ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[5][1]                                                                                                                                                                          ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                          ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                          ; 41      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_src2_hazard_M                                                                                                                                                                                                            ; 41      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_shift_rot_stall                                                                                                                                                                                                          ; 40      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_shift_rot_stall                                                                                                                                                                                                          ; 40      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[2]                                                                                                                                                                                                                    ; 39      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[2]                                                                                                                                                                                                                    ; 39      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_iw[3]                                                                                                                                                                                                                    ; 39      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_iw[3]                                                                                                                                                                                                                    ; 39      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_iw[3]                                                                                                                                                                                                                    ; 39      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_iw[3]                                                                                                                                                                                                                    ; 39      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_iw[3]                                                                                                                                                                                                                    ; 39      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_iw[3]                                                                                                                                                                                                                    ; 39      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_shift_rot_stall                                                                                                                                                                                                          ; 39      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_033|saved_grant[2]                                                                                                                                                                                       ; 39      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_shift_rot_stall                                                                                                                                                                                                          ; 39      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_shift_rot_stall                                                                                                                                                                                                          ; 39      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_025|saved_grant[3]                                                                                                                                                                                       ; 39      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_shift_rot_stall                                                                                                                                                                                                          ; 39      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_5_jtag_debug_module_phy|virtual_state_sdr~0                         ; 39      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_4_jtag_debug_module_phy|virtual_state_sdr~0                         ; 39      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_3_jtag_debug_module_phy|virtual_state_sdr~0                         ; 39      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_2_jtag_debug_module_phy|virtual_state_sdr~0                         ; 39      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_1_jtag_debug_module_phy|virtual_state_sdr~0                         ; 39      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SoC_cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                         ; 39      ;
; SoC:inst1|altera_merlin_slave_translator:ins_mem_5_s1_translator|read_latency_shift_reg[0]                                                                                                                                                           ; 38      ;
; SoC:inst1|altera_merlin_slave_translator:ins_mem_4_s1_translator|read_latency_shift_reg[0]                                                                                                                                                           ; 38      ;
; SoC:inst1|altera_merlin_slave_translator:ins_mem_3_s1_translator|read_latency_shift_reg[0]                                                                                                                                                           ; 38      ;
; SoC:inst1|altera_merlin_slave_translator:ins_mem_2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                           ; 38      ;
; SoC:inst1|altera_merlin_slave_translator:ins_mem_1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                           ; 38      ;
; SoC:inst1|altera_merlin_slave_translator:ins_mem_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                           ; 38      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_042|saved_grant[2]                                                                                                                                                                                       ; 38      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_042|saved_grant[0]                                                                                                                                                                                       ; 38      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_025|saved_grant[1]                                                                                                                                                                                       ; 38      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_033|saved_grant[0]                                                                                                                                                                                       ; 38      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_020|saved_grant[2]                                                                                                                                                                                       ; 38      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_005|saved_grant[2]                                                                                                                                                                                       ; 38      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_008|saved_grant[2]                                                                                                                                                                                       ; 38      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_002|saved_grant[2]                                                                                                                                                                                       ; 38      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_008|saved_grant[1]                                                                                                                                                                                       ; 38      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_005|saved_grant[1]                                                                                                                                                                                       ; 38      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                       ; 38      ;
; SoC:inst1|SoC_cpu_0:cpu_0|hbreak_enabled                                                                                                                                                                                                             ; 38      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[2]                                                                                                                                                                                                                    ; 37      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[5]                                                                                                                                                                                                                    ; 37      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[2]                                                                                                                                                                                                                    ; 37      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_020|saved_grant[0]                                                                                                                                                                                       ; 37      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[2]                                                                                                                                                                                                                    ; 36      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[5]                                                                                                                                                                                                                    ; 36      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[5]                                                                                                                                                                                                                    ; 36      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[5]                                                                                                                                                                                                                    ; 36      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[5]                                                                                                                                                                                                                    ; 36      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[2]                                                                                                                                                                                                                    ; 36      ;
; SoC:inst1|altera_merlin_slave_translator:data_mem_4_s1_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 36      ;
; SoC:inst1|altera_merlin_slave_translator:data_mem_3_s1_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 36      ;
; SoC:inst1|SoC_addr_router_001:addr_router_001|Equal11~0                                                                                                                                                                                              ; 36      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                            ; 35      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[5]                                                                                                                                                                                                                    ; 35      ;
; SoC:inst1|SoC_addr_router_008:addr_router_008|Equal7~1                                                                                                                                                                                               ; 35      ;
; SoC:inst1|altera_merlin_slave_translator:data_mem_5_s1_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 35      ;
; SoC:inst1|altera_merlin_slave_translator:data_mem_2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 35      ;
; SoC:inst1|altera_merlin_slave_translator:data_mem_1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 35      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_019|src_data[46]                                                                                                                                                                                             ; 35      ;
; SoC:inst1|altera_merlin_slave_translator:data_mem_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 35      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_b     ; 35      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_b     ; 35      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_b     ; 35      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_b     ; 35      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_b     ; 35      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; 35      ;
; SoC:inst1|SoC_timer_0:timer_5|Equal6~2                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_timer_0:timer_5|Equal6~1                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|Equal6~3                                                                                                                                                                                         ; 34      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|Equal6~2                                                                                                                                                                                         ; 34      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|Equal6~3                                                                                                                                                                                         ; 34      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|Equal6~2                                                                                                                                                                                         ; 34      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|Equal6~3                                                                                                                                                                                         ; 34      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|Equal6~2                                                                                                                                                                                         ; 34      ;
; SoC:inst1|SoC_timer_0:timer_1|Equal6~3                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_timer_0:timer_1|Equal6~2                                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|Equal6~2                                                                                                                                                                                         ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_044|src1_valid                                                                                                                                                                                       ; 34      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_alu_subtract                                                                                                                                                                                                        ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_044|src3_valid                                                                                                                                                                                       ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_035|src3_valid                                                                                                                                                                                       ; 34      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_alu_subtract                                                                                                                                                                                                        ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_035|src1_valid                                                                                                                                                                                       ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_026|src2_valid                                                                                                                                                                                       ; 34      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_src1_hazard_M                                                                                                                                                                                                            ; 34      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_alu_subtract                                                                                                                                                                                                        ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_024|src0_valid~0                                                                                                                                                                                         ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_022|src1_valid                                                                                                                                                                                       ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_026|src0_valid~0                                                                                                                                                                                     ; 34      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_alu_subtract                                                                                                                                                                                                        ; 34      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_alu_subtract                                                                                                                                                                                                        ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_010|src3_valid                                                                                                                                                                                       ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_007|src3_valid                                                                                                                                                                                       ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_004|src3_valid                                                                                                                                                                                       ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_010|src0_valid~0                                                                                                                                                                                     ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_007|src0_valid~0                                                                                                                                                                                     ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                               ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_004|src0_valid~0                                                                                                                                                                                     ; 34      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_alu_subtract                                                                                                                                                                                                        ; 34      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_src1_hazard_M                                                                                                                                                                                                            ; 34      ;
; SoC:inst1|SoC_cpu_0:cpu_0|latched_oci_tb_hbreak_req                                                                                                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_046|src_data[46]                                                                                                                                                                                             ; 34      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_038|src_data[46]                                                                                                                                                                                             ; 34      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_028|src_data[46]                                                                                                                                                                                             ; 34      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024|src_data[46]                                                                                                                                                                                             ; 34      ;
; SoC:inst1|SoC_addr_router_001:addr_router_001|Equal13~0                                                                                                                                                                                              ; 34      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                 ; 34      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|MonAReg[10]                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|MonAReg[10]                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|MonAReg[10]                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|MonAReg[10]                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|MonAReg[10]                                                                                                                  ; 34      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|MonAReg[10]                                                                                                                  ; 34      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_046|src0_valid~0                                                                                                                                                                                         ; 33      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_compare_op[0]                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_compare_op[1]                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_logic                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_compare_op[0]                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_compare_op[1]                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_logic                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_src1_hazard_M                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_005|src_payload~2                                                                                                                                                                                        ; 33      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_compare_op[0]                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_compare_op[1]                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_logic                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_compare_op[0]                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_compare_op[1]                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_logic                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_src1_hazard_M                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_compare_op[0]                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_compare_op[1]                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_logic                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_src1_hazard_M                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_022|src3_valid                                                                                                                                                                                       ; 33      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_compare_op[0]                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_compare_op[1]                                                                                                                                                                                                            ; 33      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_logic                                                                                                                                                                                                               ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_044|src2_valid                                                                                                                                                                                       ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_044|src0_valid~0                                                                                                                                                                                     ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_026|src1_valid                                                                                                                                                                                       ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_035|src0_valid~0                                                                                                                                                                                     ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_024|src1_valid~0                                                                                                                                                                                         ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_022|src2_valid                                                                                                                                                                                       ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_010|src2_valid                                                                                                                                                                                       ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_007|src2_valid                                                                                                                                                                                       ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_004|src2_valid                                                                                                                                                                                       ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_022|src0_valid~0                                                                                                                                                                                     ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_010|src1_valid                                                                                                                                                                                       ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_007|src1_valid                                                                                                                                                                                       ; 33      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_004|src1_valid                                                                                                                                                                                       ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                            ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_timer_0:timer_5|snap_strobe~0                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_5|snap_strobe~0                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_5|always0~1                                                                                                                                                                                                              ; 32      ;
; SoC:inst1|SoC_timer_0:timer_5|always0~0                                                                                                                                                                                                              ; 32      ;
; SoC:inst1|SoC_timer_0:timer_4|snap_strobe~0                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|snap_strobe~0                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_4|always0~1                                                                                                                                                                                                              ; 32      ;
; SoC:inst1|SoC_timer_0:timer_4|always0~0                                                                                                                                                                                                              ; 32      ;
; SoC:inst1|SoC_timer_0:timer_3|snap_strobe~0                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|snap_strobe~0                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_3|always0~1                                                                                                                                                                                                              ; 32      ;
; SoC:inst1|SoC_timer_0:timer_3|always0~0                                                                                                                                                                                                              ; 32      ;
; SoC:inst1|SoC_timer_0:timer_2|snap_strobe~0                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|snap_strobe~0                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_2|always0~1                                                                                                                                                                                                              ; 32      ;
; SoC:inst1|SoC_timer_0:timer_2|always0~0                                                                                                                                                                                                              ; 32      ;
; SoC:inst1|SoC_timer_0:timer_1|snap_strobe~0                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_1|snap_strobe~0                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_1|always0~1                                                                                                                                                                                                              ; 32      ;
; SoC:inst1|SoC_timer_0:timer_1|always0~0                                                                                                                                                                                                              ; 32      ;
; SoC:inst1|SoC_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                          ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|snap_strobe~0                                                                                                                                                                                    ; 32      ;
; SoC:inst1|SoC_timer_0:timer_0|always0~1                                                                                                                                                                                                              ; 32      ;
; SoC:inst1|SoC_timer_0:timer_0|always0~0                                                                                                                                                                                                              ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_5|always0~1                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_5|always0~0                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|always0~1                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|always0~0                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|Equal6~4                                                                                                                                                                                         ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|always0~1                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|always0~0                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|Equal6~4                                                                                                                                                                                         ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|always0~1                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|always0~0                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|Equal6~4                                                                                                                                                                                         ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_1|always0~1                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_1|always0~0                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_timer_0:timer_1|Equal6~4                                                                                                                                                                                                               ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|always0~1                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|always0~0                                                                                                                                                                                        ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[29]~1                                                                                                                                                                                                                 ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[27]~0                                                                                                                                                                                                                 ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[21]~0                                                                                                                                                                                                                 ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[16]~0                                                                                                                                                                                                                 ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[9]~0                                                                                                                                                                                                                  ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|intr_req                                                                                                                                                                                                                   ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src1_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src1_hazard_W                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_ctrl_shift_rot_right                                                                                                                                                                                                     ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src2_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src2_hazard_W                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src1_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src1_hazard_W                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_ctrl_shift_rot_right                                                                                                                                                                                                     ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src2_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src2_hazard_W                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src1_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src1_hazard_W                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_ctrl_shift_rot_right                                                                                                                                                                                                     ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src2_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src2_hazard_W                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src1_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src1_hazard_W                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_ctrl_shift_rot_right                                                                                                                                                                                                     ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src2_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src2_hazard_W                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src1_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src1_hazard_W                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_ctrl_shift_rot_right                                                                                                                                                                                                     ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src2_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src2_hazard_W                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src1_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src1_hazard_W                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_ctrl_shift_rot_right                                                                                                                                                                                                     ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src2_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src2_hazard_W                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_alu_result~0                                                                                                                                                                                                             ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_src1_hazard_M                                                                                                                                                                                                            ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_alu_result~0                                                                                                                                                                                                             ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_alu_result~0                                                                                                                                                                                                             ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_alu_result~0                                                                                                                                                                                                             ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_alu_result~0                                                                                                                                                                                                             ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_alu_result~0                                                                                                                                                                                                             ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                            ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                           ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                            ; 31      ;
; SoC:inst1|SoC_rsp_xbar_mux_001:rsp_xbar_mux_011|src_payload~3                                                                                                                                                                                        ; 31      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_019|src0_valid~0                                                                                                                                                                                         ; 31      ;
; SoC:inst1|SoC_cpu_1:cpu_1|i_read                                                                                                                                                                                                                     ; 31      ;
; SoC:inst1|SoC_cpu_0:cpu_0|i_read                                                                                                                                                                                                                     ; 31      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|MonDReg[0]~10                                                                                                                ; 31      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|MonDReg[0]~10                                                                                                                ; 31      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|MonDReg[0]~10                                                                                                                ; 31      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|MonDReg[0]~10                                                                                                                ; 31      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|MonDReg[0]~10                                                                                                                ; 31      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|MonDReg[0]~10                                                                                                                ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                            ; 30      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_035|src2_valid                                                                                                                                                                                       ; 30      ;
; SoC:inst1|SoC_cpu_2:cpu_2|clr_break_line                                                                                                                                                                                                             ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                            ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                            ; 29      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_028|src0_valid~0                                                                                                                                                                                         ; 29      ;
; SoC:inst1|SoC_cpu_1:cpu_1|d_write                                                                                                                                                                                                                    ; 29      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_avalon_reg:the_SoC_cpu_5_nios2_avalon_reg|oci_reg_readdata~0                                                                                                   ; 28      ;
; SoC:inst1|altera_merlin_slave_translator:jtag_uart_5_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                          ; 28      ;
; SoC:inst1|altera_merlin_master_agent:cpu_1_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                           ; 28      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                            ; 27      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_avalon_reg:the_SoC_cpu_4_nios2_avalon_reg|oci_reg_readdata~0                                                                                                   ; 27      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_avalon_reg:the_SoC_cpu_3_nios2_avalon_reg|oci_reg_readdata~0                                                                                                   ; 27      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_avalon_reg:the_SoC_cpu_2_nios2_avalon_reg|oci_reg_readdata~0                                                                                                   ; 27      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_038|src0_valid~0                                                                                                                                                                                         ; 27      ;
; SoC:inst1|SoC_cpu_0:cpu_0|clr_break_line                                                                                                                                                                                                             ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[11][0]                                                                                                                                                                         ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[9][0]                                                                                                                                                                          ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[7][0]                                                                                                                                                                          ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[5][0]                                                                                                                                                                          ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                          ; 26      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_avalon_reg:the_SoC_cpu_0_nios2_avalon_reg|oci_reg_readdata~0                                                                                                   ; 26      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_046|src1_valid~0                                                                                                                                                                                         ; 26      ;
; SoC:inst1|altera_merlin_slave_translator:jtag_uart_4_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                          ; 26      ;
; SoC:inst1|altera_merlin_slave_translator:jtag_uart_3_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                          ; 26      ;
; SoC:inst1|altera_merlin_slave_translator:jtag_uart_1_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                          ; 26      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_alu_result[7]                                                                                                                                                                                                            ; 26      ;
; SoC:inst1|SoC_cpu_1:cpu_1|d_read                                                                                                                                                                                                                     ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                     ; 25      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                                                          ; 25      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_avalon_reg:the_SoC_cpu_1_nios2_avalon_reg|oci_reg_readdata~0                                                                                                   ; 25      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[0]                                                                                                                                                                                                                    ; 25      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[0]                                                                                                                                                                                                                    ; 25      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux_038|src1_valid~0                                                                                                                                                                                         ; 25      ;
; SoC:inst1|SoC_cpu_4:cpu_4|clr_break_line                                                                                                                                                                                                             ; 25      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_034|saved_grant[2]                                                                                                                                                                                       ; 25      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_034|saved_grant[0]                                                                                                                                                                                       ; 25      ;
; SoC:inst1|SoC_cpu_3:cpu_3|clr_break_line                                                                                                                                                                                                             ; 25      ;
; SoC:inst1|altera_merlin_slave_translator:jtag_uart_2_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                          ; 25      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_027|saved_grant[1]                                                                                                                                                                                       ; 25      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_027|saved_grant[3]                                                                                                                                                                                       ; 25      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_021|saved_grant[2]                                                                                                                                                                                       ; 25      ;
; SoC:inst1|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                          ; 25      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_006|saved_grant[1]                                                                                                                                                                                       ; 25      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_003|saved_grant[1]                                                                                                                                                                                       ; 25      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[0]                                                                                                                                                                                                                    ; 24      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[0]                                                                                                                                                                                                                    ; 24      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_043|saved_grant[0]                                                                                                                                                                                       ; 24      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_043|saved_grant[2]                                                                                                                                                                                       ; 24      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_006|saved_grant[2]                                                                                                                                                                                       ; 24      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_009|saved_grant[2]                                                                                                                                                                                       ; 24      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_009|saved_grant[1]                                                                                                                                                                                       ; 24      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_003|saved_grant[2]                                                                                                                                                                                       ; 24      ;
; SoC:inst1|SoC_cpu_0:cpu_0|d_write                                                                                                                                                                                                                    ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                         ; 23      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[0]                                                                                                                                                                                                                    ; 23      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[1]                                                                                                                                                                                                                    ; 23      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[0]                                                                                                                                                                                                                    ; 23      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[1]                                                                                                                                                                                                                    ; 23      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_021|saved_grant[0]                                                                                                                                                                                       ; 23      ;
; SoC:inst1|altera_merlin_slave_translator:cpu_0_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                            ; 22      ;
; SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_009|src_data[16]~3                                                                                                                                                                                       ; 22      ;
; SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_005|src_data[16]~3                                                                                                                                                                                       ; 22      ;
; SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_003|src_payload~7                                                                                                                                                                                        ; 22      ;
; SoC:inst1|SoC_rsp_xbar_mux_001:rsp_xbar_mux_011|src_data[16]~7                                                                                                                                                                                       ; 22      ;
; SoC:inst1|SoC_rsp_xbar_mux:rsp_xbar_mux|src_data[21]~0                                                                                                                                                                                               ; 22      ;
; SoC:inst1|SoC_rsp_xbar_mux:rsp_xbar_mux_006|src_data[7]~4                                                                                                                                                                                            ; 22      ;
; SoC:inst1|SoC_rsp_xbar_mux:rsp_xbar_mux_004|src_data[7]~10                                                                                                                                                                                           ; 22      ;
; SoC:inst1|SoC_rsp_xbar_mux:rsp_xbar_mux_010|src_data[7]~5                                                                                                                                                                                            ; 22      ;
; SoC:inst1|SoC_rsp_xbar_mux_002:rsp_xbar_mux_002|src_data[7]~6                                                                                                                                                                                        ; 22      ;
; SoC:inst1|SoC_rsp_xbar_mux_001:rsp_xbar_mux_001|src_data[7]~19                                                                                                                                                                                       ; 22      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[1]                                                                                                                                                                                                                    ; 22      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[1]                                                                                                                                                                                                                    ; 22      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[1]                                                                                                                                                                                                                    ; 22      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[1]                                                                                                                                                                                                                    ; 22      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_005|save_dest_id~0                                                                                                                                                                                   ; 22      ;
; SoC:inst1|SoC_cpu_5:cpu_5|clr_break_line                                                                                                                                                                                                             ; 22      ;
; SoC:inst1|SoC_cpu_5:cpu_5|F_kill~2                                                                                                                                                                                                                   ; 21      ;
; SoC:inst1|SoC_cpu_4:cpu_4|F_kill~2                                                                                                                                                                                                                   ; 21      ;
; SoC:inst1|SoC_cpu_3:cpu_3|F_kill~0                                                                                                                                                                                                                   ; 21      ;
; SoC:inst1|SoC_cpu_2:cpu_2|F_kill~2                                                                                                                                                                                                                   ; 21      ;
; SoC:inst1|SoC_cpu_1:cpu_1|F_kill~0                                                                                                                                                                                                                   ; 21      ;
; SoC:inst1|SoC_cpu_0:cpu_0|F_kill~2                                                                                                                                                                                                                   ; 21      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_iw[4]                                                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_iw[4]                                                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_iw[4]                                                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_rsp_xbar_demux_002:rsp_xbar_demux_026|src3_valid                                                                                                                                                                                       ; 21      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_iw[4]                                                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_line[1]                                                                                                                                                                                                            ; 21      ;
; SoC:inst1|SoC_cpu_2:cpu_2|d_write                                                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_iw[4]                                                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_ap_offset[0]                                                                                                                                                                                                       ; 21      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_ap_offset[1]                                                                                                                                                                                                       ; 21      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_iw[4]                                                                                                                                                                                                                    ; 21      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_ap_offset[0]                                                                                                                                                                                                       ; 21      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                              ; 21      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                              ; 21      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                              ; 21      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                              ; 21      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                              ; 21      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                              ; 21      ;
; SoC:inst1|altera_merlin_slave_translator:high_scale_timer_5_s1_translator|read_latency_shift_reg[0]                                                                                                                                                  ; 20      ;
; SoC:inst1|altera_merlin_slave_translator:timer_5_s1_translator|read_latency_shift_reg[0]                                                                                                                                                             ; 20      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_046|saved_grant[0]                                                                                                                                                                                           ; 20      ;
; SoC:inst1|altera_merlin_slave_translator:cpu_4_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                ; 20      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_ap_offset[1]                                                                                                                                                                                                       ; 20      ;
; SoC:inst1|SoC_cpu_4:cpu_4|i_read                                                                                                                                                                                                                     ; 20      ;
; SoC:inst1|altera_avalon_sc_fifo:dtoe_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                            ; 20      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_028|saved_grant[1]                                                                                                                                                                                           ; 20      ;
; SoC:inst1|altera_merlin_slave_translator:ctod_0_out_translator|read_latency_shift_reg[0]                                                                                                                                                             ; 20      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_alu_result[6]                                                                                                                                                                                                            ; 20      ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                ; 20      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_ap_offset[2]                                                                                                                                                                                                       ; 20      ;
; SoC:inst1|altera_merlin_master_translator:cpu_1_data_master_translator|read_accepted                                                                                                                                                                 ; 20      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_line[4]                                                                                                                                                                                                            ; 20      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_line[2]                                                                                                                                                                                                            ; 20      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_ap_offset[2]                                                                                                                                                                                                       ; 20      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[3]                                                                                                                                                                                                               ; 19      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[14]                                                                                                                                                                                                                   ; 19      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[14]                                                                                                                                                                                                                   ; 19      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[14]                                                                                                                                                                                                                   ; 19      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[14]                                                                                                                                                                                                                   ; 19      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[2]                                                                                                                                                                                                               ; 19      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[14]                                                                                                                                                                                                                   ; 19      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[14]                                                                                                                                                                                                                   ; 19      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[1]                                                                                                                                                                                                               ; 19      ;
; SoC:inst1|altera_merlin_slave_translator:high_scale_timer_4_s1_translator|read_latency_shift_reg[0]                                                                                                                                                  ; 19      ;
; SoC:inst1|altera_merlin_slave_translator:timer_4_s1_translator|read_latency_shift_reg[0]                                                                                                                                                             ; 19      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_038|saved_grant[1]                                                                                                                                                                                           ; 19      ;
; SoC:inst1|altera_merlin_slave_translator:high_scale_timer_3_s1_translator|read_latency_shift_reg[0]                                                                                                                                                  ; 19      ;
; SoC:inst1|altera_merlin_slave_translator:timer_3_s1_translator|read_latency_shift_reg[0]                                                                                                                                                             ; 19      ;
; SoC:inst1|altera_merlin_slave_translator:high_scale_timer_2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                  ; 19      ;
; SoC:inst1|altera_merlin_slave_translator:timer_2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                             ; 19      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_024|saved_grant[0]                                                                                                                                                                                           ; 19      ;
; SoC:inst1|altera_merlin_slave_translator:high_scale_timer_1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                  ; 19      ;
; SoC:inst1|altera_merlin_slave_translator:timer_1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                             ; 19      ;
; SoC:inst1|SoC_cpu_2:cpu_2|d_read                                                                                                                                                                                                                     ; 19      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[0]                                                                                                                                                                                                               ; 19      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_019|saved_grant[1]                                                                                                                                                                                           ; 19      ;
; SoC:inst1|altera_merlin_slave_translator:high_scale_timer_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                  ; 19      ;
; SoC:inst1|altera_merlin_slave_translator:timer_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                             ; 19      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_line[1]                                                                                                                                                                                                            ; 19      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_line[0]                                                                                                                                                                                                            ; 19      ;
; SoC:inst1|altera_merlin_master_agent:cpu_0_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                           ; 19      ;
; SoC:inst1|SoC_rsp_xbar_mux_007:rsp_xbar_mux_007|src_payload~1                                                                                                                                                                                        ; 18      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_pipe_flush_waddr[7]~1                                                                                                                                                                                                    ; 18      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_pipe_flush_waddr[7]~0                                                                                                                                                                                                    ; 18      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_pipe_flush_waddr[1]~1                                                                                                                                                                                                    ; 18      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_pipe_flush_waddr[1]~0                                                                                                                                                                                                    ; 18      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_pipe_flush_waddr[11]~1                                                                                                                                                                                                   ; 18      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_pipe_flush_waddr[11]~0                                                                                                                                                                                                   ; 18      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_pipe_flush_waddr[9]~1                                                                                                                                                                                                    ; 18      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_pipe_flush_waddr[9]~0                                                                                                                                                                                                    ; 18      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_pipe_flush_waddr[7]~1                                                                                                                                                                                                    ; 18      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_pipe_flush_waddr[7]~0                                                                                                                                                                                                    ; 18      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_pipe_flush_waddr[0]~1                                                                                                                                                                                                    ; 18      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_pipe_flush_waddr[0]~0                                                                                                                                                                                                    ; 18      ;
; SoC:inst1|SoC_cpu_5:cpu_5|F_pc[11]~0                                                                                                                                                                                                                 ; 18      ;
; SoC:inst1|SoC_rsp_xbar_mux_003:rsp_xbar_mux_008|src_payload~3                                                                                                                                                                                        ; 18      ;
; SoC:inst1|SoC_cpu_4:cpu_4|F_pc[11]~0                                                                                                                                                                                                                 ; 18      ;
; SoC:inst1|SoC_cpu_3:cpu_3|F_pc[10]~0                                                                                                                                                                                                                 ; 18      ;
; SoC:inst1|SoC_cpu_2:cpu_2|F_pc[10]~0                                                                                                                                                                                                                 ; 18      ;
; SoC:inst1|SoC_cpu_1:cpu_1|F_pc[10]~0                                                                                                                                                                                                                 ; 18      ;
; SoC:inst1|SoC_cpu_0:cpu_0|F_pc[10]~0                                                                                                                                                                                                                 ; 18      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|sr[33]~31                      ; 18      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|sr[33]~31                      ; 18      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[4]                                                                                                                                                                                                                    ; 18      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|sr[33]~31                      ; 18      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|sr[34]~31                      ; 18      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[4]                                                                                                                                                                                                                    ; 18      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|sr[33]~31                      ; 18      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|sr[33]~31                      ; 18      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_004|save_dest_id~0                                                                                                                                                                                   ; 18      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_line[2]                                                                                                                                                                                                            ; 18      ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_line[2]                                                                                                                                                                                                            ; 18      ;
; SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_full                 ; 18      ;
; SoC:inst1|SoC_cpu_2:cpu_2|i_read                                                                                                                                                                                                                     ; 18      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_alu_result[6]                                                                                                                                                                                                            ; 18      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_005|has_pending_responses                                                                                                                                                                            ; 18      ;
; SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_full                 ; 18      ;
; SoC:inst1|altera_avalon_sc_fifo:atob_1_out_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                            ; 18      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_line[4]                                                                                                                                                                                                            ; 18      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                               ; 18      ;
; SoC:inst1|SoC_cpu_0:cpu_0|d_read                                                                                                                                                                                                                     ; 18      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[3]                                                                                                                                                                                                               ; 17      ;
; SoC:inst1|SoC_cpu_5:cpu_5|av_sign_bit~2                                                                                                                                                                                                              ; 17      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_ctrl_ld_signed                                                                                                                                                                                                           ; 17      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_ctrl_hi_imm16~0                                                                                                                                                                                                          ; 17      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[21]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[15]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[16]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[12]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[4]                                                                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_4:cpu_4|av_sign_bit~2                                                                                                                                                                                                              ; 17      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_ctrl_ld_signed                                                                                                                                                                                                           ; 17      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_ctrl_hi_imm16~0                                                                                                                                                                                                          ; 17      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[21]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[15]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[16]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[3]                                                                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[21]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_ctrl_hi_imm16~0                                                                                                                                                                                                          ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|av_sign_bit~2                                                                                                                                                                                                              ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_ctrl_ld_signed                                                                                                                                                                                                           ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[15]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[16]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[12]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[4]                                                                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_2:cpu_2|av_sign_bit~2                                                                                                                                                                                                              ; 17      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_ctrl_ld_signed                                                                                                                                                                                                           ; 17      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_ctrl_hi_imm16~0                                                                                                                                                                                                          ; 17      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[21]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[15]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[16]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[3]                                                                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|av_sign_bit~2                                                                                                                                                                                                              ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_ctrl_ld_signed                                                                                                                                                                                                           ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_ctrl_hi_imm16~0                                                                                                                                                                                                          ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[21]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[15]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[16]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[12]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[4]                                                                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|av_sign_bit~2                                                                                                                                                                                                              ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_ctrl_ld_signed                                                                                                                                                                                                           ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[21]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_ctrl_hi_imm16~0                                                                                                                                                                                                          ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[15]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[16]                                                                                                                                                                                                                   ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[4]                                                                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[2]                                                                                                                                                                                                               ; 17      ;
; SoC:inst1|altera_merlin_master_translator:cpu_0_data_master_translator|uav_read~0                                                                                                                                                                    ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[1]                                                                                                                                                                                                               ; 17      ;
; SoC:inst1|SoC_cpu_5:cpu_5|i_read                                                                                                                                                                                                                     ; 17      ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_4_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][72]                                                                                                                                ; 17      ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_4_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                ; 17      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_ap_offset[0]                                                                                                                                                                                                       ; 17      ;
; SoC:inst1|altera_avalon_sc_fifo:dtoe_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                         ; 17      ;
; SoC:inst1|altera_avalon_sc_fifo:dtoe_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                             ; 17      ;
; SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_full                 ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|i_read                                                                                                                                                                                                                     ; 17      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[5]                                                                                                                                                                                                            ; 17      ;
; SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_full                 ; 17      ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_line[0]                                                                                                                                                                                                            ; 17      ;
; SoC:inst1|altera_avalon_sc_fifo:atob_2_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                         ; 17      ;
; SoC:inst1|altera_avalon_sc_fifo:atob_2_in_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                             ; 17      ;
; SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_full                 ; 17      ;
; SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_full                 ; 17      ;
; SoC:inst1|altera_avalon_sc_fifo:atob_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                            ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[0]                                                                                                                                                                                                               ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_line[0]                                                                                                                                                                                                            ; 17      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[5]                                                                                                                                                                                                            ; 17      ;
; SoC:inst1|SoC_timer_0:timer_5|period_l_wr_strobe                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_timer_0:timer_5|period_h_wr_strobe                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_5|period_l_wr_strobe                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_5|period_h_wr_strobe                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_timer_0:timer_4|period_l_wr_strobe                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_timer_0:timer_4|period_h_wr_strobe                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|period_l_wr_strobe                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|period_h_wr_strobe                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_timer_0:timer_3|period_l_wr_strobe                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_timer_0:timer_3|period_h_wr_strobe                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|period_l_wr_strobe                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|period_h_wr_strobe                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_timer_0:timer_2|period_l_wr_strobe                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_timer_0:timer_2|period_h_wr_strobe                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|period_l_wr_strobe                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|period_h_wr_strobe                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_timer_0:timer_1|period_h_wr_strobe                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_timer_0:timer_1|period_l_wr_strobe                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_1|period_l_wr_strobe                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_1|period_h_wr_strobe                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|period_l_wr_strobe                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|period_h_wr_strobe                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|read_0                                                                                                                                                                                                         ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|read_0                                                                                                                                                                                                         ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|read_0                                                                                                                                                                                                         ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|read_0                                                                                                                                                                                                         ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|read_0                                                                                                                                                                                                         ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                         ; 16      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_src2_imm[15]~15                                                                                                                                                                                                          ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_src2_imm[15]~15                                                                                                                                                                                                          ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_ctrl_unsigned_lo_imm16~2                                                                                                                                                                                                 ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[3]                                                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_src2_imm[15]~15                                                                                                                                                                                                          ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_ctrl_unsigned_lo_imm16~2                                                                                                                                                                                                 ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[3]                                                                                                                                                                                                               ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_src2_imm[15]~15                                                                                                                                                                                                          ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_ctrl_unsigned_lo_imm16~2                                                                                                                                                                                                 ; 16      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_src2_imm[15]~15                                                                                                                                                                                                          ; 16      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_ctrl_unsigned_lo_imm16~2                                                                                                                                                                                                 ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_src2_imm[15]~15                                                                                                                                                                                                          ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_ctrl_unsigned_lo_imm16~2                                                                                                                                                                                                 ; 16      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|sr~29                          ; 16      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_ld_align_sh16                                                                                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[11]                                                                                                                                                                                                                   ; 16      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[3]                                                                                                                                                                                                                    ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|sr~29                          ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_ld_align_sh16                                                                                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[12]                                                                                                                                                                                                                   ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[11]                                                                                                                                                                                                                   ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|sr~29                          ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_ld_align_sh16                                                                                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[11]                                                                                                                                                                                                                   ; 16      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[3]                                                                                                                                                                                                                    ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|sr~29                          ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_ld_align_sh16                                                                                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[12]                                                                                                                                                                                                                   ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[11]                                                                                                                                                                                                                   ; 16      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|sr~29                          ; 16      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_ld_align_sh16                                                                                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[11]                                                                                                                                                                                                                   ; 16      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[3]                                                                                                                                                                                                                    ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|sr~29                          ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_ld_align_sh16                                                                                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[12]                                                                                                                                                                                                                   ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[11]                                                                                                                                                                                                                   ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[3]                                                                                                                                                                                                                    ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|fifo_wr                                                                                                                                                                                                        ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|fifo_wr                                                                                                                                                                                                        ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|fifo_wr                                                                                                                                                                                                        ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|fifo_wr                                                                                                                                                                                                        ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|fifo_wr                                                                                                                                                                                                        ; 16      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                        ; 16      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter|internal_valid~1                                                                                                                                                                                     ; 16      ;
; SoC:inst1|altera_merlin_slave_translator:dtoe_1_in_csr_translator|waitrequest_reset_override                                                                                                                                                         ; 16      ;
; SoC:inst1|altera_avalon_sc_fifo:dtoe_1_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                         ; 16      ;
; SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_full                 ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_alu_result[7]                                                                                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_alu_result[5]                                                                                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_cpu_4:cpu_4|d_read                                                                                                                                                                                                                     ; 16      ;
; SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_non_empty            ; 16      ;
; SoC:inst1|altera_avalon_sc_fifo:ctod_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                             ; 16      ;
; SoC:inst1|altera_avalon_sc_fifo:ctod_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_ap_offset[0]                                                                                                                                                                                                       ; 16      ;
; SoC:inst1|altera_avalon_sc_fifo:btoc_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                             ; 16      ;
; SoC:inst1|altera_avalon_sc_fifo:btoc_0_out_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_non_empty            ; 16      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_line[3]                                                                                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_non_empty            ; 16      ;
; SoC:inst1|altera_avalon_sc_fifo:atob_2_out_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_line[1]                                                                                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_line[2]                                                                                                                                                                                                            ; 16      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[6]                                                                                                                                                                                                            ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                     ; 15      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_crst                                                                                                                                                                                                                ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_crst                                                                                                                                                                                                                ; 15      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_crst                                                                                                                                                                                                                ; 15      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_exception                                                                                                                                                                                                           ; 15      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_crst                                                                                                                                                                                                                ; 15      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_crst                                                                                                                                                                                                                ; 15      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_exception                                                                                                                                                                                                           ; 15      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[6]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[5]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[4]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_crst                                                                                                                                                                                                                ; 15      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_ctrl_unsigned_lo_imm16~2                                                                                                                                                                                                 ; 15      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_ctrl_hi_imm16~1                                                                                                                                                                                                          ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[3]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_ctrl_hi_imm16~1                                                                                                                                                                                                          ; 15      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_ctrl_hi_imm16~1                                                                                                                                                                                                          ; 15      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_ctrl_hi_imm16~1                                                                                                                                                                                                          ; 15      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_ctrl_hi_imm16~1                                                                                                                                                                                                          ; 15      ;
; SoC:inst1|SoC_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_ctrl_hi_imm16~1                                                                                                                                                                                                          ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[2]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[2]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[2]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_break                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_ic_fill_starting~1                                                                                                                                                                                                       ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_break                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[1]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_ic_fill_starting~1                                                                                                                                                                                                       ; 15      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_break                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[1]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_break                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[1]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[7]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_break                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_break                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_5:cpu_5|d_read                                                                                                                                                                                                                     ; 15      ;
; SoC:inst1|SoC_cpu_5:cpu_5|d_write                                                                                                                                                                                                                    ; 15      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[0]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_ap_offset[0]                                                                                                                                                                                                       ; 15      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[0]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|altera_avalon_sc_fifo:ctod_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                         ; 15      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[0]                                                                                                                                                                                                               ; 15      ;
; SoC:inst1|altera_merlin_slave_translator:atob_0_in_csr_translator|waitrequest_reset_override                                                                                                                                                         ; 15      ;
; SoC:inst1|altera_avalon_sc_fifo:atob_1_in_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                             ; 15      ;
; SoC:inst1|altera_avalon_sc_fifo:atob_0_in_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                             ; 15      ;
; SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_non_empty            ; 15      ;
; SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_non_empty            ; 15      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_line[3]                                                                                                                                                                                                            ; 15      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[10]                                                                                                                                                                                                              ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                        ; 14      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_exception                                                                                                                                                                                                           ; 14      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_exception                                                                                                                                                                                                           ; 14      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_exception                                                                                                                                                                                                           ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_exception                                                                                                                                                                                                           ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|wr_rfifo                                                                                                                                                                                                       ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|wr_rfifo                                                                                                                                                                                                       ; 14      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_ic_fill_starting_d1                                                                                                                                                                                                      ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|wr_rfifo                                                                                                                                                                                                       ; 14      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_ic_fill_starting_d1                                                                                                                                                                                                      ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|wr_rfifo                                                                                                                                                                                                       ; 14      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_ic_fill_starting_d1                                                                                                                                                                                                      ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|wr_rfifo                                                                                                                                                                                                       ; 14      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_ic_fill_starting_d1                                                                                                                                                                                                      ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                       ; 14      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_002|save_dest_id~0                                                                                                                                                                                   ; 14      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_ic_fill_starting~1                                                                                                                                                                                                       ; 14      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_001|save_dest_id~0                                                                                                                                                                                   ; 14      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_ic_fill_starting~1                                                                                                                                                                                                       ; 14      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_ic_fill_starting~1                                                                                                                                                                                                       ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_ic_fill_starting~1                                                                                                                                                                                                       ; 14      ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_line[0]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|altera_avalon_sc_fifo:dtoe_1_out_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                            ; 14      ;
; SoC:inst1|altera_avalon_sc_fifo:dtoe_1_in_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                             ; 14      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_line[1]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_line[0]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_ap_offset[1]                                                                                                                                                                                                       ; 14      ;
; SoC:inst1|SoC_id_router_025:id_router_026|Equal3~0                                                                                                                                                                                                   ; 14      ;
; SoC:inst1|altera_merlin_slave_translator:ctod_0_in_csr_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 14      ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_line[0]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_line[1]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_line[3]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_line[4]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[7]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_3:cpu_3|d_write                                                                                                                                                                                                                    ; 14      ;
; SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_non_empty            ; 14      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|rst1                                                                                                                                                       ; 14      ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_line[3]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_line[4]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_line[2]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_line[6]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_alu_result[7]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_alu_result[5]                                                                                                                                                                                                            ; 14      ;
; SoC:inst1|altera_merlin_master_translator:cpu_2_data_master_translator|read_accepted                                                                                                                                                                 ; 14      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                ; 14      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_ap_offset[1]                                                                                                                                                                                                       ; 14      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[14]                                                                                                                                                                                                              ; 14      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[15]                                                                                                                                                                                                              ; 14      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[13]                                                                                                                                                                                                              ; 14      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[8]                                                                                                                                                                                                               ; 14      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[9]                                                                                                                                                                                                               ; 14      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[11]                                                                                                                                                                                                              ; 14      ;
; SoC:inst1|SoC_cpu_1:cpu_1|M_st_data[12]                                                                                                                                                                                                              ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~20                                                                                                                                                                         ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                        ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[6]                                                                                                                                                                                                               ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[5]                                                                                                                                                                                                               ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[4]                                                                                                                                                                                                               ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_st_data[3]                                                                                                                                                                                                               ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_st_data[2]                                                                                                                                                                                                               ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                       ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|D_iw[13]                                                                                                                                                                                                                   ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                       ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                       ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[13]                                                                                                                                                                                                                   ; 13      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                       ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                       ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_ic_fill_starting_d1                                                                                                                                                                                                      ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[13]                                                                                                                                                                                                                   ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_ic_fill_starting_d1                                                                                                                                                                                                      ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                       ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_st_data[1]                                                                                                                                                                                                               ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|E_ctrl_retaddr                                                                                                                                                                                                             ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|E_ctrl_retaddr                                                                                                                                                                                                             ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|E_ctrl_retaddr                                                                                                                                                                                                             ; 13      ;
; SoC:inst1|SoC_cpu_2:cpu_2|E_ctrl_retaddr                                                                                                                                                                                                             ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[7]                                                                                                                                                                                                               ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|E_ctrl_retaddr                                                                                                                                                                                                             ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|E_ctrl_retaddr                                                                                                                                                                                                             ; 13      ;
; SoC:inst1|altera_merlin_slave_translator:cpu_5_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_a     ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_st_data[0]                                                                                                                                                                                                               ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_line[6]                                                                                                                                                                                                            ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_line[1]                                                                                                                                                                                                            ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_line[2]                                                                                                                                                                                                            ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_line[3]                                                                                                                                                                                                            ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_line[4]                                                                                                                                                                                                            ; 13      ;
; SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|b_non_empty            ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_a     ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_line[3]                                                                                                                                                                                                            ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_line[4]                                                                                                                                                                                                            ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_line[6]                                                                                                                                                                                                            ; 13      ;
; SoC:inst1|altera_merlin_master_translator:cpu_4_data_master_translator|read_accepted                                                                                                                                                                 ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|d_write                                                                                                                                                                                                                    ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_a     ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_line[6]                                                                                                                                                                                                            ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|d_read                                                                                                                                                                                                                     ; 13      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_a     ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_sysclk:the_SoC_cpu_1_jtag_debug_module_sysclk|take_action_ocimem_a     ; 13      ;
; SoC:inst1|SoC_cmd_xbar_mux_002:cmd_xbar_mux_009|saved_grant[3]                                                                                                                                                                                       ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_line[6]                                                                                                                                                                                                            ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_sysclk:the_SoC_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; 13      ;
; SoC:inst1|altera_merlin_master_translator:cpu_0_data_master_translator|read_accepted                                                                                                                                                                 ; 13      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_tck:the_SoC_cpu_5_jtag_debug_module_tck|sr[12]~13                      ; 13      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_tck:the_SoC_cpu_4_jtag_debug_module_tck|sr[1]~13                       ; 13      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_tck:the_SoC_cpu_3_jtag_debug_module_tck|sr[13]~13                      ; 13      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_tck:the_SoC_cpu_2_jtag_debug_module_tck|sr[9]~13                       ; 13      ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_jtag_debug_module_wrapper:the_SoC_cpu_1_jtag_debug_module_wrapper|SoC_cpu_1_jtag_debug_module_tck:the_SoC_cpu_1_jtag_debug_module_tck|sr[4]~13                       ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_jtag_debug_module_wrapper:the_SoC_cpu_0_jtag_debug_module_wrapper|SoC_cpu_0_jtag_debug_module_tck:the_SoC_cpu_0_jtag_debug_module_tck|sr[5]~13                       ; 13      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[10]                                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][6]~2                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~4                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                             ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                                                                                             ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                        ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~1                                                                                                                                                                        ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[12][0]                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[10][0]                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[8][0]                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[6][0]                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][0]                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                    ; 12      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[13]                                                                                                                                                                                                                   ; 12      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[13]                                                                                                                                                                                                                   ; 12      ;
; SoC:inst1|SoC_cpu_1:cpu_1|D_iw[8]                                                                                                                                                                                                                    ; 12      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[13]                                                                                                                                                                                                                   ; 12      ;
; SoC:inst1|altera_merlin_master_translator:cpu_3_data_master_translator|uav_read~0                                                                                                                                                                    ; 12      ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_line[5]                                                                                                                                                                                                            ; 12      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_alu_result[5]                                                                                                                                                                                                            ; 12      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_ap_offset[2]                                                                                                                                                                                                       ; 12      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_line[5]                                                                                                                                                                                                            ; 12      ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_line[5]                                                                                                                                                                                                            ; 12      ;
; SoC:inst1|altera_merlin_master_agent:cpu_3_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                           ; 12      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                            ; 12      ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_line[5]                                                                                                                                                                                                            ; 12      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_line[5]                                                                                                                                                                                                            ; 12      ;
; SoC:inst1|altera_avalon_sc_fifo:atob_0_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                         ; 12      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_line[5]                                                                                                                                                                                                            ; 12      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_line[6]                                                                                                                                                                                                            ; 12      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[9]                                                                                                                                                                                                            ; 12      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[14]                                                                                                                                                                                                              ; 12      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[15]                                                                                                                                                                                                              ; 12      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[13]                                                                                                                                                                                                              ; 12      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[8]                                                                                                                                                                                                               ; 12      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[9]                                                                                                                                                                                                               ; 12      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[11]                                                                                                                                                                                                              ; 12      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_st_data[12]                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~22                                                                                                                                                                         ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~21                                                                                                                                                                         ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~11                                                                                                                                                                         ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~7                                                                                                                                                                          ; 11      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[4]                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[5]                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[6]                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[6]                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[4]                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[5]                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|Equal3~1                                                                                                                                                        ; 11      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[4]                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[5]                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[6]                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|Equal3~1                                                                                                                                                        ; 11      ;
; SoC:inst1|SoC_cpu_5:cpu_5|i_readdatavalid_d1                                                                                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_cpu_4:cpu_4|i_readdatavalid_d1                                                                                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_cpu_3:cpu_3|i_readdatavalid_d1                                                                                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_cpu_2:cpu_2|i_readdatavalid_d1                                                                                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_cpu_1:cpu_1|i_readdatavalid_d1                                                                                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_cpu_0:cpu_0|i_readdatavalid_d1                                                                                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_cpu_0:cpu_0|D_iw[8]                                                                                                                                                                                                                    ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|r_val~0                                                                                                                                                                                                        ; 11      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[7]                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|r_val~0                                                                                                                                                                                                        ; 11      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[7]                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|r_val~0                                                                                                                                                                                                        ; 11      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[7]                                                                                                                                                                                                               ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|r_val~0                                                                                                                                                                                                        ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|r_val~0                                                                                                                                                                                                        ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                        ; 11      ;
; SoC:inst1|altera_merlin_master_translator:cpu_1_data_master_translator|uav_read~0                                                                                                                                                                    ; 11      ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_ap_offset[0]                                                                                                                                                                                                       ; 11      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_alu_result[6]                                                                                                                                                                                                            ; 11      ;
; SoC:inst1|altera_merlin_master_agent:cpu_5_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                           ; 11      ;
; SoC:inst1|altera_merlin_master_translator:cpu_5_data_master_translator|read_accepted                                                                                                                                                                 ; 11      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_004|has_pending_responses                                                                                                                                                                            ; 11      ;
; SoC:inst1|altera_merlin_master_agent:cpu_4_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                           ; 11      ;
; SoC:inst1|altera_merlin_slave_translator:dtoe_0_out_translator|read_latency_shift_reg[0]                                                                                                                                                             ; 11      ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_ap_offset[2]                                                                                                                                                                                                       ; 11      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_002|has_pending_responses                                                                                                                                                                            ; 11      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[8]                                                                                                                                                                                                            ; 11      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[9]                                                                                                                                                                                                            ; 11      ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_2_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                               ; 11      ;
; SoC:inst1|altera_merlin_master_agent:cpu_2_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                           ; 11      ;
; SoC:inst1|altera_avalon_sc_fifo:atob_1_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                         ; 11      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[7]                                                                                                                                                                                                            ; 11      ;
; SoC:inst1|SoC_cpu_0:cpu_0|M_alu_result[8]                                                                                                                                                                                                            ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SoC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                   ; 11      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_st_data[10]                                                                                                                                                                                                              ; 11      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_st_data[10]                                                                                                                                                                                                              ; 11      ;
; SoC:inst1|SoC_cpu_2:cpu_2|M_st_data[10]                                                                                                                                                                                                              ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~25                                                                                                                                                                         ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~12                                                                                                                                                                         ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                      ; 10      ;
; SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|valid_wreq~2                                   ; 10      ;
; SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|valid_wreq~2           ; 10      ;
; SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|valid_wreq~2                                   ; 10      ;
; SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|a_fefifo_66f:fifo_state|valid_wreq~2           ; 10      ;
; SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|valid_wreq~2                                   ; 10      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_4|Equal6~1                                                                                                                                                                                         ; 10      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_3|Equal6~1                                                                                                                                                                                         ; 10      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_2|Equal6~1                                                                                                                                                                                         ; 10      ;
; SoC:inst1|SoC_timer_0:timer_1|Equal6~1                                                                                                                                                                                                               ; 10      ;
; SoC:inst1|SoC_high_scale_timer_0:high_scale_timer_0|Equal6~1                                                                                                                                                                                         ; 10      ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_cpu_5:cpu_5|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_cpu_4:cpu_4|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_cpu_4:cpu_4|D_iw[8]                                                                                                                                                                                                                    ; 10      ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_cpu_3:cpu_3|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_cpu_3:cpu_3|D_iw[8]                                                                                                                                                                                                                    ; 10      ;
; SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|valid_wreq~0                                   ; 10      ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_cpu_2:cpu_2|D_iw[8]                                                                                                                                                                                                                    ; 10      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_cpu_1:cpu_1|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|valid_wreq~0                                   ; 10      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|SoC_cpu_0:cpu_0|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                 ; 10      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_003|save_dest_id~1                                                                                                                                                                                   ; 10      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_002|nonposted_cmd_accepted~0                                                                                                                                                                         ; 10      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_001|nonposted_cmd_accepted~0                                                                                                                                                                         ; 10      ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][74]                                                                                                                                ; 10      ;
; SoC:inst1|altera_avalon_sc_fifo:cpu_5_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][71]                                                                                                                                ; 10      ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_jtag_debug_module_wrapper:the_SoC_cpu_5_jtag_debug_module_wrapper|SoC_cpu_5_jtag_debug_module_sysclk:the_SoC_cpu_5_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 10      ;
; SoC:inst1|SoC_cmd_xbar_mux:cmd_xbar_mux_046|src_data[38]                                                                                                                                                                                             ; 10      ;
; SoC:inst1|altera_merlin_traffic_limiter:limiter_003|has_pending_responses                                                                                                                                                                            ; 10      ;
; SoC:inst1|SoC_cpu_5:cpu_5|M_alu_result[7]                                                                                                                                                                                                            ; 10      ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_jtag_debug_module_wrapper:the_SoC_cpu_4_jtag_debug_module_wrapper|SoC_cpu_4_jtag_debug_module_sysclk:the_SoC_cpu_4_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 10      ;
; SoC:inst1|SoC_cpu_4:cpu_4|M_alu_result[6]                                                                                                                                                                                                            ; 10      ;
; SoC:inst1|altera_merlin_slave_translator:cpu_3_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                ; 10      ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_jtag_debug_module_wrapper:the_SoC_cpu_3_jtag_debug_module_wrapper|SoC_cpu_3_jtag_debug_module_sysclk:the_SoC_cpu_3_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 10      ;
; SoC:inst1|SoC_cpu_3:cpu_3|M_alu_result[6]                                                                                                                                                                                                            ; 10      ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_jtag_debug_module_wrapper:the_SoC_cpu_2_jtag_debug_module_wrapper|SoC_cpu_2_jtag_debug_module_sysclk:the_SoC_cpu_2_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 10      ;
; SoC:inst1|SoC_cpu_2:cpu_2|ic_fill_ap_offset[1]                                                                                                                                                                                                       ; 10      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------+----------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                   ; Location                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------+----------------------------------------------------------------+
; SoC:inst1|SoC_atob_0:atob_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                                  ; M9K_X64_Y41_N0                                                 ;
; SoC:inst1|SoC_atob_0:atob_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                                  ; M9K_X64_Y43_N0                                                 ;
; SoC:inst1|SoC_atob_0:atob_2|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                                  ; M9K_X64_Y42_N0                                                 ;
; SoC:inst1|SoC_atob_0:btoc_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                                  ; M9K_X64_Y44_N0                                                 ;
; SoC:inst1|SoC_atob_0:ctod_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                                  ; M9K_X64_Y35_N0                                                 ;
; SoC:inst1|SoC_atob_0:dtoe_0|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                                  ; M9K_X64_Y28_N0                                                 ;
; SoC:inst1|SoC_atob_0:dtoe_1|SoC_atob_0_scfifo_with_controls:the_scfifo_with_controls|SoC_atob_0_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_2241:auto_generated|a_dpfifo_9841:dpfifo|dpram_d611:FIFOram|altsyncram_i3k1:altsyncram1|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                                  ; M9K_X51_Y27_N0                                                 ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_data_module:SoC_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X51_Y42_N0, M9K_X51_Y44_N0, M9K_X51_Y43_N0, M9K_X51_Y39_N0 ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_ic_tag_module:SoC_cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_vmg1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; SoC_cpu_0_ic_tag_ram.mif              ; M9K_X51_Y40_N0                                                 ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_ocimem:the_SoC_cpu_0_nios2_ocimem|SoC_cpu_0_ociram_lpm_dram_bdp_component_module:SoC_cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_2n72:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SoC_cpu_0_ociram_default_contents.mif ; M9K_X78_Y38_N0, M9K_X78_Y39_N0                                 ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_a_module:SoC_cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_8dg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_0_rf_ram_a.mif                ; M9K_X37_Y43_N0                                                 ;
; SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_register_bank_b_module:SoC_cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_9dg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_0_rf_ram_b.mif                ; M9K_X37_Y44_N0                                                 ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_data_module:SoC_cpu_1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X64_Y39_N0, M9K_X64_Y38_N0, M9K_X64_Y37_N0, M9K_X64_Y40_N0 ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_ic_tag_module:SoC_cpu_1_ic_tag|altsyncram:the_altsyncram|altsyncram_0ng1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; SoC_cpu_1_ic_tag_ram.mif              ; M9K_X64_Y45_N0                                                 ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_ocimem:the_SoC_cpu_1_nios2_ocimem|SoC_cpu_1_ociram_lpm_dram_bdp_component_module:SoC_cpu_1_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_3n72:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SoC_cpu_1_ociram_default_contents.mif ; M9K_X78_Y36_N0, M9K_X78_Y34_N0                                 ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_a_module:SoC_cpu_1_register_bank_a|altsyncram:the_altsyncram|altsyncram_adg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_1_rf_ram_a.mif                ; M9K_X51_Y36_N0                                                 ;
; SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_register_bank_b_module:SoC_cpu_1_register_bank_b|altsyncram:the_altsyncram|altsyncram_bdg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_1_rf_ram_b.mif                ; M9K_X51_Y35_N0                                                 ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_data_module:SoC_cpu_2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X51_Y48_N0, M9K_X51_Y51_N0, M9K_X51_Y46_N0, M9K_X51_Y47_N0 ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_ic_tag_module:SoC_cpu_2_ic_tag|altsyncram:the_altsyncram|altsyncram_1ng1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; SoC_cpu_2_ic_tag_ram.mif              ; M9K_X51_Y52_N0                                                 ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_ocimem:the_SoC_cpu_2_nios2_ocimem|SoC_cpu_2_ociram_lpm_dram_bdp_component_module:SoC_cpu_2_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_4n72:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SoC_cpu_2_ociram_default_contents.mif ; M9K_X64_Y34_N0, M9K_X64_Y36_N0                                 ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_a_module:SoC_cpu_2_register_bank_a|altsyncram:the_altsyncram|altsyncram_cdg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_2_rf_ram_a.mif                ; M9K_X51_Y50_N0                                                 ;
; SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_register_bank_b_module:SoC_cpu_2_register_bank_b|altsyncram:the_altsyncram|altsyncram_ddg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_2_rf_ram_b.mif                ; M9K_X51_Y49_N0                                                 ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_data_module:SoC_cpu_3_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X64_Y21_N0, M9K_X64_Y20_N0, M9K_X64_Y19_N0, M9K_X64_Y17_N0 ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_ic_tag_module:SoC_cpu_3_ic_tag|altsyncram:the_altsyncram|altsyncram_2ng1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; SoC_cpu_3_ic_tag_ram.mif              ; M9K_X64_Y18_N0                                                 ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_ocimem:the_SoC_cpu_3_nios2_ocimem|SoC_cpu_3_ociram_lpm_dram_bdp_component_module:SoC_cpu_3_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_5n72:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SoC_cpu_3_ociram_default_contents.mif ; M9K_X78_Y24_N0, M9K_X78_Y23_N0                                 ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_a_module:SoC_cpu_3_register_bank_a|altsyncram:the_altsyncram|altsyncram_edg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_3_rf_ram_a.mif                ; M9K_X64_Y23_N0                                                 ;
; SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_register_bank_b_module:SoC_cpu_3_register_bank_b|altsyncram:the_altsyncram|altsyncram_fdg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_3_rf_ram_b.mif                ; M9K_X64_Y22_N0                                                 ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_data_module:SoC_cpu_4_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X37_Y32_N0, M9K_X37_Y34_N0, M9K_X37_Y35_N0, M9K_X37_Y33_N0 ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_ic_tag_module:SoC_cpu_4_ic_tag|altsyncram:the_altsyncram|altsyncram_3ng1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; SoC_cpu_4_ic_tag_ram.mif              ; M9K_X37_Y31_N0                                                 ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_ocimem:the_SoC_cpu_4_nios2_ocimem|SoC_cpu_4_ociram_lpm_dram_bdp_component_module:SoC_cpu_4_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6n72:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SoC_cpu_4_ociram_default_contents.mif ; M9K_X51_Y32_N0, M9K_X51_Y31_N0                                 ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_a_module:SoC_cpu_4_register_bank_a|altsyncram:the_altsyncram|altsyncram_gdg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_4_rf_ram_a.mif                ; M9K_X37_Y37_N0                                                 ;
; SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_register_bank_b_module:SoC_cpu_4_register_bank_b|altsyncram:the_altsyncram|altsyncram_hdg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_4_rf_ram_b.mif                ; M9K_X37_Y38_N0                                                 ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_data_module:SoC_cpu_5_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X37_Y24_N0, M9K_X37_Y23_N0, M9K_X37_Y20_N0, M9K_X37_Y22_N0 ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_ic_tag_module:SoC_cpu_5_ic_tag|altsyncram:the_altsyncram|altsyncram_4ng1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; SoC_cpu_5_ic_tag_ram.mif              ; M9K_X37_Y21_N0                                                 ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_ocimem:the_SoC_cpu_5_nios2_ocimem|SoC_cpu_5_ociram_lpm_dram_bdp_component_module:SoC_cpu_5_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_7n72:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SoC_cpu_5_ociram_default_contents.mif ; M9K_X51_Y29_N0, M9K_X51_Y28_N0                                 ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_a_module:SoC_cpu_5_register_bank_a|altsyncram:the_altsyncram|altsyncram_idg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_5_rf_ram_a.mif                ; M9K_X37_Y18_N0                                                 ;
; SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_register_bank_b_module:SoC_cpu_5_register_bank_b|altsyncram:the_altsyncram|altsyncram_jdg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SoC_cpu_5_rf_ram_b.mif                ; M9K_X37_Y19_N0                                                 ;
; SoC:inst1|SoC_data_mem_0:data_mem_0|altsyncram:the_altsyncram|altsyncram_etb1:auto_generated|ALTSYNCRAM                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 342          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 10944 ; 342                         ; 32                          ; --                          ; --                          ; 10944               ; 2    ; SoC_data_mem_0.hex                    ; M9K_X51_Y45_N0, M9K_X51_Y41_N0                                 ;
; SoC:inst1|SoC_data_mem_1:data_mem_1|altsyncram:the_altsyncram|altsyncram_ftb1:auto_generated|ALTSYNCRAM                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 342          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 10944 ; 342                         ; 32                          ; --                          ; --                          ; 10944               ; 2    ; SoC_data_mem_1.hex                    ; M9K_X64_Y50_N0, M9K_X64_Y48_N0                                 ;
; SoC:inst1|SoC_data_mem_2:data_mem_2|altsyncram:the_altsyncram|altsyncram_gtb1:auto_generated|ALTSYNCRAM                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 342          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 10944 ; 342                         ; 32                          ; --                          ; --                          ; 10944               ; 2    ; SoC_data_mem_2.hex                    ; M9K_X64_Y47_N0, M9K_X64_Y46_N0                                 ;
; SoC:inst1|SoC_data_mem_3:data_mem_3|altsyncram:the_altsyncram|altsyncram_htb1:auto_generated|ALTSYNCRAM                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 342          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 10944 ; 342                         ; 32                          ; --                          ; --                          ; 10944               ; 2    ; SoC_data_mem_3.hex                    ; M9K_X78_Y26_N0, M9K_X64_Y26_N0                                 ;
; SoC:inst1|SoC_data_mem_4:data_mem_4|altsyncram:the_altsyncram|altsyncram_itb1:auto_generated|ALTSYNCRAM                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 342          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 10944 ; 342                         ; 32                          ; --                          ; --                          ; 10944               ; 2    ; SoC_data_mem_4.hex                    ; M9K_X37_Y29_N0, M9K_X37_Y30_N0                                 ;
; SoC:inst1|SoC_data_mem_5:data_mem_5|altsyncram:the_altsyncram|altsyncram_jtb1:auto_generated|ALTSYNCRAM                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 342          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 10944 ; 342                         ; 32                          ; --                          ; --                          ; 10944               ; 2    ; SoC_data_mem_5.hex                    ; M9K_X51_Y25_N0, M9K_X51_Y24_N0                                 ;
; SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; SoC_ins_mem_0.hex                     ; M9K_X51_Y37_N0, M9K_X78_Y37_N0, M9K_X78_Y41_N0, M9K_X78_Y40_N0 ;
; SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; SoC_ins_mem_1.hex                     ; M9K_X64_Y49_N0, M9K_X78_Y45_N0, M9K_X78_Y42_N0, M9K_X78_Y46_N0 ;
; SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; SoC_ins_mem_2.hex                     ; M9K_X78_Y44_N0, M9K_X64_Y51_N0, M9K_X64_Y52_N0, M9K_X51_Y38_N0 ;
; SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; SoC_ins_mem_3.hex                     ; M9K_X78_Y28_N0, M9K_X64_Y27_N0, M9K_X64_Y29_N0, M9K_X78_Y27_N0 ;
; SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; SoC_ins_mem_4.hex                     ; M9K_X37_Y36_N0, M9K_X51_Y30_N0, M9K_X51_Y33_N0, M9K_X37_Y28_N0 ;
; SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ALTSYNCRAM                                                                                                                                                                              ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; SoC_ins_mem_5.hex                     ; M9K_X51_Y20_N0, M9K_X51_Y21_N0, M9K_X51_Y23_N0, M9K_X51_Y22_N0 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X78_Y51_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_0|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X78_Y48_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X64_Y53_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_1|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X78_Y52_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X78_Y43_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_2|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X78_Y47_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X78_Y31_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_3|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X78_Y29_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X37_Y26_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_4|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X51_Y26_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_r:the_SoC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X64_Y24_N0                                                 ;
; SoC:inst1|SoC_jtag_uart_0:jtag_uart_5|SoC_jtag_uart_0_scfifo_w:the_SoC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X64_Y25_N0                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------+----------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toplevel|SoC:inst1|SoC_data_mem_0:data_mem_0|altsyncram:the_altsyncram|altsyncram_etb1:auto_generated|ALTSYNCRAM                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toplevel|SoC:inst1|SoC_data_mem_1:data_mem_1|altsyncram:the_altsyncram|altsyncram_ftb1:auto_generated|ALTSYNCRAM                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toplevel|SoC:inst1|SoC_data_mem_2:data_mem_2|altsyncram:the_altsyncram|altsyncram_gtb1:auto_generated|ALTSYNCRAM                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toplevel|SoC:inst1|SoC_data_mem_3:data_mem_3|altsyncram:the_altsyncram|altsyncram_htb1:auto_generated|ALTSYNCRAM                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toplevel|SoC:inst1|SoC_data_mem_4:data_mem_4|altsyncram:the_altsyncram|altsyncram_itb1:auto_generated|ALTSYNCRAM                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toplevel|SoC:inst1|SoC_data_mem_5:data_mem_5|altsyncram:the_altsyncram|altsyncram_jtb1:auto_generated|ALTSYNCRAM                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toplevel|SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ALTSYNCRAM                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toplevel|SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ALTSYNCRAM                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toplevel|SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ALTSYNCRAM                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toplevel|SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ALTSYNCRAM                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toplevel|SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ALTSYNCRAM                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |toplevel|SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ALTSYNCRAM                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 26,988 / 342,891 ( 8 % )  ;
; C16 interconnects           ; 300 / 10,120 ( 3 % )      ;
; C4 interconnects            ; 17,312 / 209,544 ( 8 % )  ;
; Direct links                ; 2,548 / 342,891 ( < 1 % ) ;
; Global clocks               ; 20 / 20 ( 100 % )         ;
; Local interconnects         ; 9,063 / 119,088 ( 8 % )   ;
; R24 interconnects           ; 574 / 9,963 ( 6 % )       ;
; R4 interconnects            ; 23,616 / 289,782 ( 8 % )  ;
+-----------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.87) ; Number of LABs  (Total = 1180) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 35                             ;
; 2                                           ; 15                             ;
; 3                                           ; 11                             ;
; 4                                           ; 21                             ;
; 5                                           ; 11                             ;
; 6                                           ; 14                             ;
; 7                                           ; 8                              ;
; 8                                           ; 10                             ;
; 9                                           ; 10                             ;
; 10                                          ; 17                             ;
; 11                                          ; 12                             ;
; 12                                          ; 32                             ;
; 13                                          ; 63                             ;
; 14                                          ; 107                            ;
; 15                                          ; 208                            ;
; 16                                          ; 606                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.57) ; Number of LABs  (Total = 1180) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 908                            ;
; 1 Clock                            ; 1034                           ;
; 1 Clock enable                     ; 615                            ;
; 1 Sync. clear                      ; 5                              ;
; 1 Sync. load                       ; 252                            ;
; 2 Async. clears                    ; 60                             ;
; 2 Clock enables                    ; 115                            ;
; 2 Clocks                           ; 39                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 20.88) ; Number of LABs  (Total = 1180) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 7                              ;
; 1                                            ; 12                             ;
; 2                                            ; 25                             ;
; 3                                            ; 5                              ;
; 4                                            ; 11                             ;
; 5                                            ; 2                              ;
; 6                                            ; 10                             ;
; 7                                            ; 8                              ;
; 8                                            ; 27                             ;
; 9                                            ; 3                              ;
; 10                                           ; 4                              ;
; 11                                           ; 6                              ;
; 12                                           ; 18                             ;
; 13                                           ; 6                              ;
; 14                                           ; 15                             ;
; 15                                           ; 29                             ;
; 16                                           ; 68                             ;
; 17                                           ; 28                             ;
; 18                                           ; 58                             ;
; 19                                           ; 51                             ;
; 20                                           ; 72                             ;
; 21                                           ; 83                             ;
; 22                                           ; 97                             ;
; 23                                           ; 78                             ;
; 24                                           ; 99                             ;
; 25                                           ; 63                             ;
; 26                                           ; 58                             ;
; 27                                           ; 53                             ;
; 28                                           ; 53                             ;
; 29                                           ; 29                             ;
; 30                                           ; 29                             ;
; 31                                           ; 11                             ;
; 32                                           ; 62                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.32) ; Number of LABs  (Total = 1180) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 7                              ;
; 1                                               ; 53                             ;
; 2                                               ; 21                             ;
; 3                                               ; 33                             ;
; 4                                               ; 67                             ;
; 5                                               ; 66                             ;
; 6                                               ; 98                             ;
; 7                                               ; 94                             ;
; 8                                               ; 103                            ;
; 9                                               ; 94                             ;
; 10                                              ; 108                            ;
; 11                                              ; 87                             ;
; 12                                              ; 75                             ;
; 13                                              ; 59                             ;
; 14                                              ; 36                             ;
; 15                                              ; 44                             ;
; 16                                              ; 91                             ;
; 17                                              ; 8                              ;
; 18                                              ; 4                              ;
; 19                                              ; 1                              ;
; 20                                              ; 0                              ;
; 21                                              ; 2                              ;
; 22                                              ; 2                              ;
; 23                                              ; 4                              ;
; 24                                              ; 18                             ;
; 25                                              ; 3                              ;
; 26                                              ; 1                              ;
; 27                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 19.71) ; Number of LABs  (Total = 1180) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 10                             ;
; 3                                            ; 41                             ;
; 4                                            ; 19                             ;
; 5                                            ; 17                             ;
; 6                                            ; 11                             ;
; 7                                            ; 18                             ;
; 8                                            ; 25                             ;
; 9                                            ; 19                             ;
; 10                                           ; 24                             ;
; 11                                           ; 24                             ;
; 12                                           ; 20                             ;
; 13                                           ; 39                             ;
; 14                                           ; 42                             ;
; 15                                           ; 36                             ;
; 16                                           ; 36                             ;
; 17                                           ; 33                             ;
; 18                                           ; 38                             ;
; 19                                           ; 47                             ;
; 20                                           ; 77                             ;
; 21                                           ; 78                             ;
; 22                                           ; 69                             ;
; 23                                           ; 61                             ;
; 24                                           ; 47                             ;
; 25                                           ; 44                             ;
; 26                                           ; 49                             ;
; 27                                           ; 44                             ;
; 28                                           ; 31                             ;
; 29                                           ; 29                             ;
; 30                                           ; 29                             ;
; 31                                           ; 24                             ;
; 32                                           ; 25                             ;
; 33                                           ; 35                             ;
; 34                                           ; 26                             ;
; 35                                           ; 10                             ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 24    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 0            ; 0            ; 0            ; 0            ; 5         ; 0            ; 0            ; 5         ; 5         ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 5         ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 5            ; 5            ; 5            ; 5            ; 0         ; 5            ; 5            ; 0         ; 0         ; 5            ; 5            ; 5            ; 5            ; 4            ; 5            ; 5            ; 4            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 0         ; 5            ; 5            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLK                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Wed Apr 13 20:23:08 2022
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off MPSoC -c toplevel
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "toplevel"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a24" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a25" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a26" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a27" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a28" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a29" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a30" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a31" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a24" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a25" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a26" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a27" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a28" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a29" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a30" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a31" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a24" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a25" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a26" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a27" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a28" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a29" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a30" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a31" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a24" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a25" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a26" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a27" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a28" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a29" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a30" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a31" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a24" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a25" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a26" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a27" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a28" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a29" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a30" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a31" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a24" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a25" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a26" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a27" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a28" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a29" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a30" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a31" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_0:ins_mem_0|altsyncram:the_altsyncram|altsyncram_2vb1:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_1:ins_mem_1|altsyncram:the_altsyncram|altsyncram_3vb1:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_2:ins_mem_2|altsyncram:the_altsyncram|altsyncram_4vb1:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_3:ins_mem_3|altsyncram:the_altsyncram|altsyncram_5vb1:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_4:ins_mem_4|altsyncram:the_altsyncram|altsyncram_6vb1:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "SoC:inst1|SoC_ins_mem_5:ins_mem_5|altsyncram:the_altsyncram|altsyncram_7vb1:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 1 total pins
    Info (169086): Pin CLK not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/SoC_cpu_5.sdc'
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/SoC_cpu_4.sdc'
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/SoC_cpu_3.sdc'
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/SoC_cpu_2.sdc'
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/SoC_cpu_1.sdc'
Info (332104): Reading SDC File: 'SoC/synthesis/submodules/SoC_cpu_0.sdc'
Warning (332060): Node: CLK was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node CLK~input (placed in PIN J1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_oci_debug:the_SoC_cpu_0_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node SoC:inst1|SoC_cpu_0:cpu_0|SoC_cpu_0_nios2_oci:the_SoC_cpu_0_nios2_oci|SoC_cpu_0_nios2_oci_debug:the_SoC_cpu_0_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_oci_debug:the_SoC_cpu_2_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node SoC:inst1|SoC_cpu_2:cpu_2|SoC_cpu_2_nios2_oci:the_SoC_cpu_2_nios2_oci|SoC_cpu_2_nios2_oci_debug:the_SoC_cpu_2_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_005|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_oci_debug:the_SoC_cpu_4_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node SoC:inst1|SoC_cpu_4:cpu_4|SoC_cpu_4_nios2_oci:the_SoC_cpu_4_nios2_oci|SoC_cpu_4_nios2_oci_debug:the_SoC_cpu_4_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_oci_debug:the_SoC_cpu_3_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node SoC:inst1|SoC_cpu_3:cpu_3|SoC_cpu_3_nios2_oci:the_SoC_cpu_3_nios2_oci|SoC_cpu_3_nios2_oci_debug:the_SoC_cpu_3_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_006|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_oci_debug:the_SoC_cpu_5_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node SoC:inst1|SoC_cpu_5:cpu_5|SoC_cpu_5_nios2_oci:the_SoC_cpu_5_nios2_oci|SoC_cpu_5_nios2_oci_debug:the_SoC_cpu_5_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_oci_debug:the_SoC_cpu_1_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node SoC:inst1|SoC_cpu_1:cpu_1|SoC_cpu_1_nios2_oci:the_SoC_cpu_1_nios2_oci|SoC_cpu_1_nios2_oci_debug:the_SoC_cpu_1_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_007|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_009|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_010|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_011|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_008|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_007|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_008|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_009|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_010|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SoC:inst1|altera_reset_controller:rst_controller_011|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 48 registers into blocks of type EC
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:21
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 62% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Info (144001): Generated suppressed messages file C:/Users/DELL/Documents/Academics/sem6/CO503/FPGA_CO503/Lab4/part1/output_files/toplevel.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5324 megabytes
    Info: Processing ended: Wed Apr 13 20:24:39 2022
    Info: Elapsed time: 00:01:31
    Info: Total CPU time (on all processors): 00:01:55


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/DELL/Documents/Academics/sem6/CO503/FPGA_CO503/Lab4/part1/output_files/toplevel.fit.smsg.


